Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Clock interconnect

Tile CLK_ROOT_0PLL

Cells: 6

Bel CLK_ROOT

machxo CLK_ROOT_0PLL bel CLK_ROOT
PinDirectionWires
CIBCLK00inputCELL5.IMUX_A2
CIBCLK01inputCELL5.IMUX_B2
CIBCLK02inputCELL5.IMUX_C2
CIBCLK03inputCELL5.IMUX_D2
CIBCLK10inputCELL4.IMUX_A2
CIBCLK11inputCELL4.IMUX_B2
CIBCLK12inputCELL4.IMUX_C2
CIBCLK13inputCELL4.IMUX_D2
CIBCLK20inputCELL3.IMUX_A2
CIBCLK21inputCELL3.IMUX_B2
CIBCLK22inputCELL3.IMUX_C2
CIBCLK23inputCELL3.IMUX_D2
CIBCTL00inputCELL2.IMUX_A2
CIBCTL01inputCELL2.IMUX_B2
CIBCTL02inputCELL2.IMUX_C2
CIBCTL03inputCELL2.IMUX_D2
CIBCTL10inputCELL1.IMUX_A2
CIBCTL11inputCELL1.IMUX_B2
CIBCTL12inputCELL1.IMUX_C2
CIBCTL13inputCELL1.IMUX_D2
CIBCTL20inputCELL0.IMUX_A2
CIBCTL21inputCELL0.IMUX_B2
CIBCTL22inputCELL0.IMUX_C2
CIBCTL23inputCELL0.IMUX_D2
PCLK0inputCELL0.PCLK0
PCLK1inputCELL0.PCLK1
PCLK2inputCELL0.PCLK2
PCLK3inputCELL0.PCLK3
SCLK0inputCELL0.SCLK0
SCLK1inputCELL0.SCLK1
SCLK2inputCELL0.SCLK2
SCLK3inputCELL0.SCLK3

Bel wires

machxo CLK_ROOT_0PLL bel wires
WirePins
CELL0.PCLK0CLK_ROOT.PCLK0
CELL0.PCLK1CLK_ROOT.PCLK1
CELL0.PCLK2CLK_ROOT.PCLK2
CELL0.PCLK3CLK_ROOT.PCLK3
CELL0.SCLK0CLK_ROOT.SCLK0
CELL0.SCLK1CLK_ROOT.SCLK1
CELL0.SCLK2CLK_ROOT.SCLK2
CELL0.SCLK3CLK_ROOT.SCLK3
CELL0.IMUX_A2CLK_ROOT.CIBCTL20
CELL0.IMUX_B2CLK_ROOT.CIBCTL21
CELL0.IMUX_C2CLK_ROOT.CIBCTL22
CELL0.IMUX_D2CLK_ROOT.CIBCTL23
CELL1.IMUX_A2CLK_ROOT.CIBCTL10
CELL1.IMUX_B2CLK_ROOT.CIBCTL11
CELL1.IMUX_C2CLK_ROOT.CIBCTL12
CELL1.IMUX_D2CLK_ROOT.CIBCTL13
CELL2.IMUX_A2CLK_ROOT.CIBCTL00
CELL2.IMUX_B2CLK_ROOT.CIBCTL01
CELL2.IMUX_C2CLK_ROOT.CIBCTL02
CELL2.IMUX_D2CLK_ROOT.CIBCTL03
CELL3.IMUX_A2CLK_ROOT.CIBCLK20
CELL3.IMUX_B2CLK_ROOT.CIBCLK21
CELL3.IMUX_C2CLK_ROOT.CIBCLK22
CELL3.IMUX_D2CLK_ROOT.CIBCLK23
CELL4.IMUX_A2CLK_ROOT.CIBCLK10
CELL4.IMUX_B2CLK_ROOT.CIBCLK11
CELL4.IMUX_C2CLK_ROOT.CIBCLK12
CELL4.IMUX_D2CLK_ROOT.CIBCLK13
CELL5.IMUX_A2CLK_ROOT.CIBCLK00
CELL5.IMUX_B2CLK_ROOT.CIBCLK01
CELL5.IMUX_C2CLK_ROOT.CIBCLK02
CELL5.IMUX_D2CLK_ROOT.CIBCLK03

Tile CLK_ROOT_1PLL

Cells: 6

Bel CLK_ROOT

machxo CLK_ROOT_1PLL bel CLK_ROOT
PinDirectionWires
CIBCLK00inputCELL5.IMUX_A6
CIBCLK01inputCELL5.IMUX_B6
CIBCLK02inputCELL5.IMUX_C6
CIBCLK10inputCELL4.IMUX_A6
CIBCLK11inputCELL4.IMUX_B6
CIBCLK12inputCELL4.IMUX_C6
CIBCLK20inputCELL3.IMUX_A6
CIBCLK21inputCELL3.IMUX_B6
CIBCLK22inputCELL3.IMUX_C6
CIBCTL00inputCELL2.IMUX_A6
CIBCTL01inputCELL2.IMUX_B6
CIBCTL02inputCELL2.IMUX_C6
CIBCTL03inputCELL2.IMUX_D6
CIBCTL10inputCELL1.IMUX_A6
CIBCTL11inputCELL1.IMUX_B6
CIBCTL12inputCELL1.IMUX_C6
CIBCTL13inputCELL1.IMUX_D6
CIBCTL20inputCELL0.IMUX_A6
CIBCTL21inputCELL0.IMUX_B6
CIBCTL22inputCELL0.IMUX_C6
CIBCTL23inputCELL0.IMUX_D6
PCLK0inputCELL0.PCLK0
PCLK1inputCELL0.PCLK1
PCLK2inputCELL0.PCLK2
PCLK3inputCELL0.PCLK3
SCLK0inputCELL0.SCLK0
SCLK1inputCELL0.SCLK1
SCLK2inputCELL0.SCLK2
SCLK3inputCELL0.SCLK3

Bel wires

machxo CLK_ROOT_1PLL bel wires
WirePins
CELL0.PCLK0CLK_ROOT.PCLK0
CELL0.PCLK1CLK_ROOT.PCLK1
CELL0.PCLK2CLK_ROOT.PCLK2
CELL0.PCLK3CLK_ROOT.PCLK3
CELL0.SCLK0CLK_ROOT.SCLK0
CELL0.SCLK1CLK_ROOT.SCLK1
CELL0.SCLK2CLK_ROOT.SCLK2
CELL0.SCLK3CLK_ROOT.SCLK3
CELL0.IMUX_A6CLK_ROOT.CIBCTL20
CELL0.IMUX_B6CLK_ROOT.CIBCTL21
CELL0.IMUX_C6CLK_ROOT.CIBCTL22
CELL0.IMUX_D6CLK_ROOT.CIBCTL23
CELL1.IMUX_A6CLK_ROOT.CIBCTL10
CELL1.IMUX_B6CLK_ROOT.CIBCTL11
CELL1.IMUX_C6CLK_ROOT.CIBCTL12
CELL1.IMUX_D6CLK_ROOT.CIBCTL13
CELL2.IMUX_A6CLK_ROOT.CIBCTL00
CELL2.IMUX_B6CLK_ROOT.CIBCTL01
CELL2.IMUX_C6CLK_ROOT.CIBCTL02
CELL2.IMUX_D6CLK_ROOT.CIBCTL03
CELL3.IMUX_A6CLK_ROOT.CIBCLK20
CELL3.IMUX_B6CLK_ROOT.CIBCLK21
CELL3.IMUX_C6CLK_ROOT.CIBCLK22
CELL4.IMUX_A6CLK_ROOT.CIBCLK10
CELL4.IMUX_B6CLK_ROOT.CIBCLK11
CELL4.IMUX_C6CLK_ROOT.CIBCLK12
CELL5.IMUX_A6CLK_ROOT.CIBCLK00
CELL5.IMUX_B6CLK_ROOT.CIBCLK01
CELL5.IMUX_C6CLK_ROOT.CIBCLK02

Tile CLK_ROOT_2PLL

Cells: 6

Bel CLK_ROOT

machxo CLK_ROOT_2PLL bel CLK_ROOT
PinDirectionWires
CIBCLK00inputCELL5.IMUX_A6
CIBCLK01inputCELL5.IMUX_B6
CIBCLK10inputCELL4.IMUX_A6
CIBCLK11inputCELL4.IMUX_B6
CIBCLK20inputCELL3.IMUX_A6
CIBCLK21inputCELL3.IMUX_B6
CIBCTL00inputCELL2.IMUX_A6
CIBCTL01inputCELL2.IMUX_B6
CIBCTL02inputCELL2.IMUX_C6
CIBCTL03inputCELL2.IMUX_D6
CIBCTL10inputCELL1.IMUX_A6
CIBCTL11inputCELL1.IMUX_B6
CIBCTL12inputCELL1.IMUX_C6
CIBCTL13inputCELL1.IMUX_D6
CIBCTL20inputCELL0.IMUX_A6
CIBCTL21inputCELL0.IMUX_B6
CIBCTL22inputCELL0.IMUX_C6
CIBCTL23inputCELL0.IMUX_D6
PCLK0inputCELL0.PCLK0
PCLK1inputCELL0.PCLK1
PCLK2inputCELL0.PCLK2
PCLK3inputCELL0.PCLK3
SCLK0inputCELL0.SCLK0
SCLK1inputCELL0.SCLK1
SCLK2inputCELL0.SCLK2
SCLK3inputCELL0.SCLK3

Bel wires

machxo CLK_ROOT_2PLL bel wires
WirePins
CELL0.PCLK0CLK_ROOT.PCLK0
CELL0.PCLK1CLK_ROOT.PCLK1
CELL0.PCLK2CLK_ROOT.PCLK2
CELL0.PCLK3CLK_ROOT.PCLK3
CELL0.SCLK0CLK_ROOT.SCLK0
CELL0.SCLK1CLK_ROOT.SCLK1
CELL0.SCLK2CLK_ROOT.SCLK2
CELL0.SCLK3CLK_ROOT.SCLK3
CELL0.IMUX_A6CLK_ROOT.CIBCTL20
CELL0.IMUX_B6CLK_ROOT.CIBCTL21
CELL0.IMUX_C6CLK_ROOT.CIBCTL22
CELL0.IMUX_D6CLK_ROOT.CIBCTL23
CELL1.IMUX_A6CLK_ROOT.CIBCTL10
CELL1.IMUX_B6CLK_ROOT.CIBCTL11
CELL1.IMUX_C6CLK_ROOT.CIBCTL12
CELL1.IMUX_D6CLK_ROOT.CIBCTL13
CELL2.IMUX_A6CLK_ROOT.CIBCTL00
CELL2.IMUX_B6CLK_ROOT.CIBCTL01
CELL2.IMUX_C6CLK_ROOT.CIBCTL02
CELL2.IMUX_D6CLK_ROOT.CIBCTL03
CELL3.IMUX_A6CLK_ROOT.CIBCLK20
CELL3.IMUX_B6CLK_ROOT.CIBCLK21
CELL4.IMUX_A6CLK_ROOT.CIBCLK10
CELL4.IMUX_B6CLK_ROOT.CIBCLK11
CELL5.IMUX_A6CLK_ROOT.CIBCLK00
CELL5.IMUX_B6CLK_ROOT.CIBCLK01