Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

DSP

TODO: document

Bitstream

The data for a DSP is spread across the 4 bitstream tiles belonging to the corresponding INT tiles, in order from the bottom row.

Tile DSP

Cells: 4

Bel DSP

spartan3 DSP bel DSP
PinDirectionWires
A0inputTCELL1:IMUX.FAN.BX0
A1inputTCELL1:IMUX.FAN.BY0
A10inputTCELL2:IMUX.FAN.BY0
A11inputTCELL2:IMUX.FAN.BX2
A12inputTCELL2:IMUX.FAN.BY2
A13inputTCELL2:IMUX.FAN.BX1
A14inputTCELL2:IMUX.FAN.BY1
A15inputTCELL2:IMUX.FAN.BX3
A16inputTCELL2:IMUX.FAN.BY3
A17inputTCELL2:IMUX.DATA2
A2inputTCELL1:IMUX.FAN.BX2
A3inputTCELL1:IMUX.FAN.BY2
A4inputTCELL1:IMUX.FAN.BX1
A5inputTCELL1:IMUX.FAN.BY1
A6inputTCELL1:IMUX.FAN.BX3
A7inputTCELL1:IMUX.FAN.BY3
A8inputTCELL1:IMUX.DATA2
A9inputTCELL2:IMUX.FAN.BX0
B0inputTCELL0:IMUX.DATA1
B1inputTCELL0:IMUX.DATA17
B10inputTCELL3:IMUX.DATA30
B11inputTCELL3:IMUX.FAN.BY0
B12inputTCELL3:IMUX.FAN.BY2
B13inputTCELL3:IMUX.FAN.BY1
B14inputTCELL3:IMUX.FAN.BY3
B15inputTCELL3:IMUX.DATA5
B16inputTCELL3:IMUX.DATA10
B17inputTCELL3:IMUX.DATA26
B2inputTCELL0:IMUX.DATA22
B3inputTCELL0:IMUX.FAN.BY1
B4inputTCELL0:IMUX.FAN.BY2
B5inputTCELL0:IMUX.FAN.BY0
B6inputTCELL0:IMUX.FAN.BY3
B7inputTCELL0:IMUX.DATA13
B8inputTCELL0:IMUX.DATA10
B9inputTCELL0:IMUX.DATA26
C0inputTCELL0:IMUX.DATA6
C1inputTCELL0:IMUX.DATA14
C10inputTCELL0:IMUX.DATA29
C11inputTCELL0:IMUX.DATA21
C12inputTCELL1:IMUX.DATA6
C13inputTCELL1:IMUX.DATA14
C14inputTCELL1:IMUX.DATA11
C15inputTCELL1:IMUX.DATA3
C16inputTCELL1:IMUX.DATA27
C17inputTCELL1:IMUX.DATA19
C18inputTCELL1:IMUX.DATA0
C19inputTCELL1:IMUX.DATA8
C2inputTCELL0:IMUX.DATA11
C20inputTCELL1:IMUX.DATA16
C21inputTCELL1:IMUX.DATA24
C22inputTCELL1:IMUX.DATA29
C23inputTCELL1:IMUX.DATA21
C24inputTCELL2:IMUX.DATA6
C25inputTCELL2:IMUX.DATA14
C26inputTCELL2:IMUX.DATA11
C27inputTCELL2:IMUX.DATA3
C28inputTCELL2:IMUX.DATA27
C29inputTCELL2:IMUX.DATA19
C3inputTCELL0:IMUX.DATA3
C30inputTCELL2:IMUX.DATA0
C31inputTCELL2:IMUX.DATA8
C32inputTCELL2:IMUX.DATA16
C33inputTCELL2:IMUX.DATA24
C34inputTCELL2:IMUX.DATA29
C35inputTCELL2:IMUX.DATA21
C36inputTCELL3:IMUX.DATA6
C37inputTCELL3:IMUX.DATA14
C38inputTCELL3:IMUX.DATA11
C39inputTCELL3:IMUX.DATA3
C4inputTCELL0:IMUX.DATA27
C40inputTCELL3:IMUX.DATA27
C41inputTCELL3:IMUX.DATA19
C42inputTCELL3:IMUX.DATA0
C43inputTCELL3:IMUX.DATA8
C44inputTCELL3:IMUX.DATA16
C45inputTCELL3:IMUX.DATA24
C46inputTCELL3:IMUX.DATA29
C47inputTCELL3:IMUX.DATA21
C5inputTCELL0:IMUX.DATA19
C6inputTCELL0:IMUX.DATA0
C7inputTCELL0:IMUX.DATA8
C8inputTCELL0:IMUX.DATA16
C9inputTCELL0:IMUX.DATA24
CEAinputTCELL3:IMUX.CE0
CEBinputTCELL3:IMUX.CE1
CECinputTCELL3:IMUX.CE2
CECARRYINinputTCELL2:IMUX.CE3
CEDinputTCELL3:IMUX.CE3
CEMinputTCELL2:IMUX.CE2
CEOPMODEinputTCELL2:IMUX.CE0
CEPinputTCELL2:IMUX.CE1
CLKinputTCELL2:IMUX.CLK3
D0inputTCELL0:IMUX.DATA9
D1inputTCELL0:IMUX.DATA25
D10inputTCELL3:IMUX.DATA22
D11inputTCELL3:IMUX.FAN.BX0
D12inputTCELL3:IMUX.FAN.BX2
D13inputTCELL3:IMUX.FAN.BX1
D14inputTCELL3:IMUX.FAN.BX3
D15inputTCELL3:IMUX.DATA13
D16inputTCELL3:IMUX.DATA2
D17inputTCELL3:IMUX.DATA18
D2inputTCELL0:IMUX.DATA30
D3inputTCELL0:IMUX.FAN.BX0
D4inputTCELL0:IMUX.FAN.BX2
D5inputTCELL0:IMUX.FAN.BX1
D6inputTCELL0:IMUX.FAN.BX3
D7inputTCELL0:IMUX.DATA5
D8inputTCELL0:IMUX.DATA2
D9inputTCELL0:IMUX.DATA18
OPMODE0inputTCELL1:IMUX.DATA1
OPMODE1inputTCELL1:IMUX.DATA9
OPMODE2inputTCELL1:IMUX.DATA17
OPMODE3inputTCELL1:IMUX.DATA25
OPMODE4inputTCELL1:IMUX.DATA13
OPMODE5inputTCELL1:IMUX.DATA30
OPMODE6inputTCELL1:IMUX.DATA5
OPMODE7inputTCELL1:IMUX.DATA22
P0outputTCELL0:OUT.FAN6.TMIN
P1outputTCELL0:OUT.FAN1.TMIN
P10outputTCELL0:OUT.SEC15.TMIN
P11outputTCELL0:OUT.SEC14.TMIN
P12outputTCELL1:OUT.FAN6.TMIN
P13outputTCELL1:OUT.FAN1.TMIN
P14outputTCELL1:OUT.FAN0.TMIN
P15outputTCELL1:OUT.FAN5.TMIN
P16outputTCELL1:OUT.FAN4.TMIN
P17outputTCELL1:OUT.SEC13.TMIN
P18outputTCELL1:OUT.SEC12.TMIN
P19outputTCELL1:OUT.FAN3.TMIN
P2outputTCELL0:OUT.FAN0.TMIN
P20outputTCELL1:OUT.FAN2.TMIN
P21outputTCELL1:OUT.FAN7.TMIN
P22outputTCELL1:OUT.SEC15.TMIN
P23outputTCELL1:OUT.SEC14.TMIN
P24outputTCELL2:OUT.FAN6.TMIN
P25outputTCELL2:OUT.FAN1.TMIN
P26outputTCELL2:OUT.FAN0.TMIN
P27outputTCELL2:OUT.FAN5.TMIN
P28outputTCELL2:OUT.FAN4.TMIN
P29outputTCELL2:OUT.SEC13.TMIN
P3outputTCELL0:OUT.FAN5.TMIN
P30outputTCELL2:OUT.SEC12.TMIN
P31outputTCELL2:OUT.FAN3.TMIN
P32outputTCELL2:OUT.FAN2.TMIN
P33outputTCELL2:OUT.FAN7.TMIN
P34outputTCELL2:OUT.SEC15.TMIN
P35outputTCELL2:OUT.SEC14.TMIN
P36outputTCELL3:OUT.FAN6.TMIN
P37outputTCELL3:OUT.FAN1.TMIN
P38outputTCELL3:OUT.FAN0.TMIN
P39outputTCELL3:OUT.FAN5.TMIN
P4outputTCELL0:OUT.FAN4.TMIN
P40outputTCELL3:OUT.FAN4.TMIN
P41outputTCELL3:OUT.SEC13.TMIN
P42outputTCELL3:OUT.SEC12.TMIN
P43outputTCELL3:OUT.FAN3.TMIN
P44outputTCELL3:OUT.FAN2.TMIN
P45outputTCELL3:OUT.FAN7.TMIN
P46outputTCELL3:OUT.SEC15.TMIN
P47outputTCELL3:OUT.SEC14.TMIN
P5outputTCELL0:OUT.SEC13.TMIN
P6outputTCELL0:OUT.SEC12.TMIN
P7outputTCELL0:OUT.FAN3.TMIN
P8outputTCELL0:OUT.FAN2.TMIN
P9outputTCELL0:OUT.FAN7.TMIN
RSTAinputTCELL0:IMUX.SR0
RSTBinputTCELL0:IMUX.SR1
RSTCinputTCELL0:IMUX.SR2
RSTCARRYINinputTCELL1:IMUX.SR3
RSTDinputTCELL0:IMUX.SR3
RSTMinputTCELL1:IMUX.SR2
RSTOPMODEinputTCELL1:IMUX.SR0
RSTPinputTCELL1:IMUX.SR1

Bel wires

spartan3 DSP bel wires
WirePins
TCELL0:IMUX.SR0DSP.RSTA
TCELL0:IMUX.SR1DSP.RSTB
TCELL0:IMUX.SR2DSP.RSTC
TCELL0:IMUX.SR3DSP.RSTD
TCELL0:IMUX.FAN.BX0DSP.D3
TCELL0:IMUX.FAN.BX1DSP.D5
TCELL0:IMUX.FAN.BX2DSP.D4
TCELL0:IMUX.FAN.BX3DSP.D6
TCELL0:IMUX.FAN.BY0DSP.B5
TCELL0:IMUX.FAN.BY1DSP.B3
TCELL0:IMUX.FAN.BY2DSP.B4
TCELL0:IMUX.FAN.BY3DSP.B6
TCELL0:IMUX.DATA0DSP.C6
TCELL0:IMUX.DATA1DSP.B0
TCELL0:IMUX.DATA2DSP.D8
TCELL0:IMUX.DATA3DSP.C3
TCELL0:IMUX.DATA5DSP.D7
TCELL0:IMUX.DATA6DSP.C0
TCELL0:IMUX.DATA8DSP.C7
TCELL0:IMUX.DATA9DSP.D0
TCELL0:IMUX.DATA10DSP.B8
TCELL0:IMUX.DATA11DSP.C2
TCELL0:IMUX.DATA13DSP.B7
TCELL0:IMUX.DATA14DSP.C1
TCELL0:IMUX.DATA16DSP.C8
TCELL0:IMUX.DATA17DSP.B1
TCELL0:IMUX.DATA18DSP.D9
TCELL0:IMUX.DATA19DSP.C5
TCELL0:IMUX.DATA21DSP.C11
TCELL0:IMUX.DATA22DSP.B2
TCELL0:IMUX.DATA24DSP.C9
TCELL0:IMUX.DATA25DSP.D1
TCELL0:IMUX.DATA26DSP.B9
TCELL0:IMUX.DATA27DSP.C4
TCELL0:IMUX.DATA29DSP.C10
TCELL0:IMUX.DATA30DSP.D2
TCELL0:OUT.FAN0.TMINDSP.P2
TCELL0:OUT.FAN1.TMINDSP.P1
TCELL0:OUT.FAN2.TMINDSP.P8
TCELL0:OUT.FAN3.TMINDSP.P7
TCELL0:OUT.FAN4.TMINDSP.P4
TCELL0:OUT.FAN5.TMINDSP.P3
TCELL0:OUT.FAN6.TMINDSP.P0
TCELL0:OUT.FAN7.TMINDSP.P9
TCELL0:OUT.SEC12.TMINDSP.P6
TCELL0:OUT.SEC13.TMINDSP.P5
TCELL0:OUT.SEC14.TMINDSP.P11
TCELL0:OUT.SEC15.TMINDSP.P10
TCELL1:IMUX.SR0DSP.RSTOPMODE
TCELL1:IMUX.SR1DSP.RSTP
TCELL1:IMUX.SR2DSP.RSTM
TCELL1:IMUX.SR3DSP.RSTCARRYIN
TCELL1:IMUX.FAN.BX0DSP.A0
TCELL1:IMUX.FAN.BX1DSP.A4
TCELL1:IMUX.FAN.BX2DSP.A2
TCELL1:IMUX.FAN.BX3DSP.A6
TCELL1:IMUX.FAN.BY0DSP.A1
TCELL1:IMUX.FAN.BY1DSP.A5
TCELL1:IMUX.FAN.BY2DSP.A3
TCELL1:IMUX.FAN.BY3DSP.A7
TCELL1:IMUX.DATA0DSP.C18
TCELL1:IMUX.DATA1DSP.OPMODE0
TCELL1:IMUX.DATA2DSP.A8
TCELL1:IMUX.DATA3DSP.C15
TCELL1:IMUX.DATA5DSP.OPMODE6
TCELL1:IMUX.DATA6DSP.C12
TCELL1:IMUX.DATA8DSP.C19
TCELL1:IMUX.DATA9DSP.OPMODE1
TCELL1:IMUX.DATA11DSP.C14
TCELL1:IMUX.DATA13DSP.OPMODE4
TCELL1:IMUX.DATA14DSP.C13
TCELL1:IMUX.DATA16DSP.C20
TCELL1:IMUX.DATA17DSP.OPMODE2
TCELL1:IMUX.DATA19DSP.C17
TCELL1:IMUX.DATA21DSP.C23
TCELL1:IMUX.DATA22DSP.OPMODE7
TCELL1:IMUX.DATA24DSP.C21
TCELL1:IMUX.DATA25DSP.OPMODE3
TCELL1:IMUX.DATA27DSP.C16
TCELL1:IMUX.DATA29DSP.C22
TCELL1:IMUX.DATA30DSP.OPMODE5
TCELL1:OUT.FAN0.TMINDSP.P14
TCELL1:OUT.FAN1.TMINDSP.P13
TCELL1:OUT.FAN2.TMINDSP.P20
TCELL1:OUT.FAN3.TMINDSP.P19
TCELL1:OUT.FAN4.TMINDSP.P16
TCELL1:OUT.FAN5.TMINDSP.P15
TCELL1:OUT.FAN6.TMINDSP.P12
TCELL1:OUT.FAN7.TMINDSP.P21
TCELL1:OUT.SEC12.TMINDSP.P18
TCELL1:OUT.SEC13.TMINDSP.P17
TCELL1:OUT.SEC14.TMINDSP.P23
TCELL1:OUT.SEC15.TMINDSP.P22
TCELL2:IMUX.CLK3DSP.CLK
TCELL2:IMUX.CE0DSP.CEOPMODE
TCELL2:IMUX.CE1DSP.CEP
TCELL2:IMUX.CE2DSP.CEM
TCELL2:IMUX.CE3DSP.CECARRYIN
TCELL2:IMUX.FAN.BX0DSP.A9
TCELL2:IMUX.FAN.BX1DSP.A13
TCELL2:IMUX.FAN.BX2DSP.A11
TCELL2:IMUX.FAN.BX3DSP.A15
TCELL2:IMUX.FAN.BY0DSP.A10
TCELL2:IMUX.FAN.BY1DSP.A14
TCELL2:IMUX.FAN.BY2DSP.A12
TCELL2:IMUX.FAN.BY3DSP.A16
TCELL2:IMUX.DATA0DSP.C30
TCELL2:IMUX.DATA2DSP.A17
TCELL2:IMUX.DATA3DSP.C27
TCELL2:IMUX.DATA6DSP.C24
TCELL2:IMUX.DATA8DSP.C31
TCELL2:IMUX.DATA11DSP.C26
TCELL2:IMUX.DATA14DSP.C25
TCELL2:IMUX.DATA16DSP.C32
TCELL2:IMUX.DATA19DSP.C29
TCELL2:IMUX.DATA21DSP.C35
TCELL2:IMUX.DATA24DSP.C33
TCELL2:IMUX.DATA27DSP.C28
TCELL2:IMUX.DATA29DSP.C34
TCELL2:OUT.FAN0.TMINDSP.P26
TCELL2:OUT.FAN1.TMINDSP.P25
TCELL2:OUT.FAN2.TMINDSP.P32
TCELL2:OUT.FAN3.TMINDSP.P31
TCELL2:OUT.FAN4.TMINDSP.P28
TCELL2:OUT.FAN5.TMINDSP.P27
TCELL2:OUT.FAN6.TMINDSP.P24
TCELL2:OUT.FAN7.TMINDSP.P33
TCELL2:OUT.SEC12.TMINDSP.P30
TCELL2:OUT.SEC13.TMINDSP.P29
TCELL2:OUT.SEC14.TMINDSP.P35
TCELL2:OUT.SEC15.TMINDSP.P34
TCELL3:IMUX.CE0DSP.CEA
TCELL3:IMUX.CE1DSP.CEB
TCELL3:IMUX.CE2DSP.CEC
TCELL3:IMUX.CE3DSP.CED
TCELL3:IMUX.FAN.BX0DSP.D11
TCELL3:IMUX.FAN.BX1DSP.D13
TCELL3:IMUX.FAN.BX2DSP.D12
TCELL3:IMUX.FAN.BX3DSP.D14
TCELL3:IMUX.FAN.BY0DSP.B11
TCELL3:IMUX.FAN.BY1DSP.B13
TCELL3:IMUX.FAN.BY2DSP.B12
TCELL3:IMUX.FAN.BY3DSP.B14
TCELL3:IMUX.DATA0DSP.C42
TCELL3:IMUX.DATA2DSP.D16
TCELL3:IMUX.DATA3DSP.C39
TCELL3:IMUX.DATA5DSP.B15
TCELL3:IMUX.DATA6DSP.C36
TCELL3:IMUX.DATA8DSP.C43
TCELL3:IMUX.DATA10DSP.B16
TCELL3:IMUX.DATA11DSP.C38
TCELL3:IMUX.DATA13DSP.D15
TCELL3:IMUX.DATA14DSP.C37
TCELL3:IMUX.DATA16DSP.C44
TCELL3:IMUX.DATA18DSP.D17
TCELL3:IMUX.DATA19DSP.C41
TCELL3:IMUX.DATA21DSP.C47
TCELL3:IMUX.DATA22DSP.D10
TCELL3:IMUX.DATA24DSP.C45
TCELL3:IMUX.DATA26DSP.B17
TCELL3:IMUX.DATA27DSP.C40
TCELL3:IMUX.DATA29DSP.C46
TCELL3:IMUX.DATA30DSP.B10
TCELL3:OUT.FAN0.TMINDSP.P38
TCELL3:OUT.FAN1.TMINDSP.P37
TCELL3:OUT.FAN2.TMINDSP.P44
TCELL3:OUT.FAN3.TMINDSP.P43
TCELL3:OUT.FAN4.TMINDSP.P40
TCELL3:OUT.FAN5.TMINDSP.P39
TCELL3:OUT.FAN6.TMINDSP.P36
TCELL3:OUT.FAN7.TMINDSP.P45
TCELL3:OUT.SEC12.TMINDSP.P42
TCELL3:OUT.SEC13.TMINDSP.P41
TCELL3:OUT.SEC14.TMINDSP.P47
TCELL3:OUT.SEC15.TMINDSP.P46

Bitstream

spartan3 DSP bittile 0
BitFrame
spartan3 DSP bittile 1
BitFrame
spartan3 DSP bittile 2
BitFrame
spartan3 DSP bittile 3
BitFrame
0 1
62 DSP:OPMODEREG[0] DSP:A1REG[0]
61 DSP:DREG[0] DSP:A0REG[0]
60 DSP:B_INPUT[0] DSP:B0REG[0]
59 DSP:CARRYINSEL[0] DSP:RSTTYPE[0]
58 DSP:PREG[0] DSP:B1REG[0]
57 DSP:CARRYINREG[0] -
56 DSP:CREG[0] DSP:MREG[0]
55 - -
54 - -
53 - -
52 - -
51 - -
50 - -
49 - -
48 - -
47 - -
46 - -
45 - -
44 - -
43 - -
42 - -
41 - -
40 - -
39 - -
38 - -
37 - -
36 - -
35 - -
34 - -
33 - -
32 - -
31 - -
30 - -
29 - -
28 - -
27 - -
26 - -
25 - -
24 - -
23 - -
22 - -
21 - -
20 - -
19 - -
18 - -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - -
5 - -
4 - -
3 - -
2 - -
1 - -
0 - -
DSP:A0REG 3.1.61
DSP:A1REG 3.1.62
DSP:B0REG 3.1.60
DSP:B1REG 3.1.58
DSP:CARRYINREG 3.0.57
DSP:CREG 3.0.56
DSP:DREG 3.0.61
DSP:MREG 3.1.56
DSP:OPMODEREG 3.0.62
DSP:PREG 3.0.58
0 0
1 1
DSP:B_INPUT 3.0.60
DIRECT 0
CASCADE 1
DSP:CARRYINSEL 3.0.59
CARRYIN 0
OPMODE5 1
DSP:RSTTYPE 3.1.59
SYNC 0
ASYNC 1