Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

DSP

TODO: document

Bitstream

The data for a DSP is spread across the 4 bitstream tiles belonging to the corresponding INT tiles, in order from the bottom row.

Tile DSP

Cells: 4

Bel DSP

spartan6 DSP bel DSP
PinDirectionWires
A0inputTCELL2:IMUX.LOGICIN19
A1inputTCELL2:IMUX.LOGICIN29
A10inputTCELL3:IMUX.LOGICIN26
A11inputTCELL3:IMUX.LOGICIN30
A12inputTCELL3:IMUX.LOGICIN1
A13inputTCELL3:IMUX.LOGICIN19
A14inputTCELL3:IMUX.LOGICIN29
A15inputTCELL3:IMUX.LOGICIN52
A16inputTCELL3:IMUX.LOGICIN14
A17inputTCELL3:IMUX.LOGICIN8
A2inputTCELL2:IMUX.LOGICIN52
A3inputTCELL2:IMUX.LOGICIN39
A4inputTCELL2:IMUX.LOGICIN8
A5inputTCELL3:IMUX.LOGICIN15
A6inputTCELL3:IMUX.LOGICIN7
A7inputTCELL3:IMUX.LOGICIN16
A8inputTCELL3:IMUX.LOGICIN23
A9inputTCELL3:IMUX.LOGICIN44
B0inputTCELL0:IMUX.LOGICIN42
B1inputTCELL0:IMUX.LOGICIN38
B10inputTCELL1:IMUX.LOGICIN57
B11inputTCELL1:IMUX.LOGICIN55
B12inputTCELL1:IMUX.LOGICIN1
B13inputTCELL1:IMUX.LOGICIN27
B14inputTCELL1:IMUX.LOGICIN52
B15inputTCELL1:IMUX.LOGICIN39
B16inputTCELL2:IMUX.LOGICIN36
B17inputTCELL2:IMUX.LOGICIN47
B2inputTCELL0:IMUX.LOGICIN34
B3inputTCELL0:IMUX.LOGICIN44
B4inputTCELL0:IMUX.LOGICIN30
B5inputTCELL0:IMUX.LOGICIN58
B6inputTCELL0:IMUX.LOGICIN29
B7inputTCELL0:IMUX.LOGICIN37
B8inputTCELL0:IMUX.LOGICIN31
B9inputTCELL1:IMUX.LOGICIN34
C0inputTCELL0:IMUX.LOGICIN15
C1inputTCELL0:IMUX.LOGICIN62
C10inputTCELL0:IMUX.LOGICIN32
C11inputTCELL0:IMUX.LOGICIN14
C12inputTCELL1:IMUX.LOGICIN15
C13inputTCELL1:IMUX.LOGICIN36
C14inputTCELL1:IMUX.LOGICIN47
C15inputTCELL1:IMUX.LOGICIN17
C16inputTCELL1:IMUX.LOGICIN48
C17inputTCELL1:IMUX.LOGICIN44
C18inputTCELL1:IMUX.LOGICIN26
C19inputTCELL1:IMUX.LOGICIN41
C2inputTCELL0:IMUX.LOGICIN20
C20inputTCELL1:IMUX.LOGICIN58
C21inputTCELL1:IMUX.LOGICIN19
C22inputTCELL1:IMUX.LOGICIN32
C23inputTCELL1:IMUX.LOGICIN9
C24inputTCELL2:IMUX.LOGICIN16
C25inputTCELL2:IMUX.LOGICIN20
C26inputTCELL2:IMUX.LOGICIN23
C27inputTCELL2:IMUX.LOGICIN48
C28inputTCELL2:IMUX.LOGICIN4
C29inputTCELL2:IMUX.LOGICIN26
C3inputTCELL0:IMUX.LOGICIN17
C30inputTCELL2:IMUX.LOGICIN10
C31inputTCELL2:IMUX.LOGICIN3
C32inputTCELL2:IMUX.LOGICIN27
C33inputTCELL2:IMUX.LOGICIN59
C34inputTCELL2:IMUX.LOGICIN14
C35inputTCELL2:IMUX.LOGICIN31
C36inputTCELL3:IMUX.LOGICIN36
C37inputTCELL3:IMUX.LOGICIN47
C38inputTCELL3:IMUX.LOGICIN17
C39inputTCELL3:IMUX.LOGICIN57
C4inputTCELL0:IMUX.LOGICIN23
C40inputTCELL3:IMUX.LOGICIN4
C41inputTCELL3:IMUX.LOGICIN55
C42inputTCELL3:IMUX.LOGICIN10
C43inputTCELL3:IMUX.LOGICIN3
C44inputTCELL3:IMUX.LOGICIN27
C45inputTCELL3:IMUX.LOGICIN32
C46inputTCELL3:IMUX.LOGICIN39
C47inputTCELL3:IMUX.LOGICIN37
C5inputTCELL0:IMUX.LOGICIN4
C6inputTCELL0:IMUX.LOGICIN55
C7inputTCELL0:IMUX.LOGICIN41
C8inputTCELL0:IMUX.LOGICIN3
C9inputTCELL0:IMUX.LOGICIN28
CARRYOUTFoutputTCELL3:OUT9.TMIN
CEAinputTCELL2:IMUX.LOGICIN30
CEBinputTCELL2:IMUX.LOGICIN41
CECinputTCELL2:IMUX.LOGICIN57
CECARRYINinputTCELL2:IMUX.LOGICIN34
CEDinputTCELL2:IMUX.LOGICIN17
CEMinputTCELL2:IMUX.LOGICIN58
CEOPMODEinputTCELL2:IMUX.LOGICIN55
CEPinputTCELL2:IMUX.LOGICIN44
CLKinputTCELL2:IMUX.CLK0
D0inputTCELL0:IMUX.LOGICIN7
D1inputTCELL0:IMUX.LOGICIN47
D10inputTCELL1:IMUX.LOGICIN23
D11inputTCELL1:IMUX.LOGICIN4
D12inputTCELL1:IMUX.LOGICIN10
D13inputTCELL1:IMUX.LOGICIN28
D14inputTCELL1:IMUX.LOGICIN2
D15inputTCELL1:IMUX.LOGICIN14
D16inputTCELL2:IMUX.LOGICIN7
D17inputTCELL2:IMUX.LOGICIN12
D2inputTCELL0:IMUX.LOGICIN25
D3inputTCELL0:IMUX.LOGICIN57
D4inputTCELL0:IMUX.LOGICIN26
D5inputTCELL0:IMUX.LOGICIN1
D6inputTCELL0:IMUX.LOGICIN59
D7inputTCELL0:IMUX.LOGICIN39
D8inputTCELL0:IMUX.LOGICIN8
D9inputTCELL1:IMUX.LOGICIN45
M0outputTCELL0:OUT12.TMIN
M1outputTCELL0:OUT10.TMIN
M10outputTCELL1:OUT19.TMIN
M11outputTCELL1:OUT0.TMIN
M12outputTCELL1:OUT5.TMIN
M13outputTCELL1:OUT15.TMIN
M14outputTCELL1:OUT3.TMIN
M15outputTCELL1:OUT18.TMIN
M16outputTCELL1:OUT20.TMIN
M17outputTCELL1:OUT23.TMIN
M18outputTCELL2:OUT2.TMIN
M19outputTCELL2:OUT14.TMIN
M2outputTCELL0:OUT17.TMIN
M20outputTCELL2:OUT12.TMIN
M21outputTCELL2:OUT0.TMIN
M22outputTCELL2:OUT15.TMIN
M23outputTCELL2:OUT3.TMIN
M24outputTCELL2:OUT20.TMIN
M25outputTCELL2:OUT13.TMIN
M26outputTCELL2:OUT23.TMIN
M27outputTCELL2:OUT11.TMIN
M28outputTCELL3:OUT19.TMIN
M29outputTCELL3:OUT7.TMIN
M3outputTCELL0:OUT3.TMIN
M30outputTCELL3:OUT10.TMIN
M31outputTCELL3:OUT17.TMIN
M32outputTCELL3:OUT8.TMIN
M33outputTCELL3:OUT1.TMIN
M34outputTCELL3:OUT4.TMIN
M35outputTCELL3:OUT16.TMIN
M4outputTCELL0:OUT8.TMIN
M5outputTCELL0:OUT13.TMIN
M6outputTCELL0:OUT6.TMIN
M7outputTCELL0:OUT21.TMIN
M8outputTCELL0:OUT23.TMIN
M9outputTCELL1:OUT14.TMIN
OPMODE0inputTCELL1:IMUX.LOGICIN31
OPMODE1inputTCELL1:IMUX.LOGICIN8
OPMODE2inputTCELL2:IMUX.LOGICIN42
OPMODE3inputTCELL2:IMUX.LOGICIN15
OPMODE4inputTCELL1:IMUX.LOGICIN5
OPMODE5inputTCELL2:IMUX.LOGICIN62
OPMODE6inputTCELL1:IMUX.LOGICIN16
OPMODE7inputTCELL2:IMUX.LOGICIN24
P0outputTCELL0:OUT14.TMIN
P1outputTCELL0:OUT7.TMIN
P10outputTCELL0:OUT16.TMIN
P11outputTCELL0:OUT9.TMIN
P12outputTCELL1:OUT2.TMIN
P13outputTCELL1:OUT7.TMIN
P14outputTCELL1:OUT12.TMIN
P15outputTCELL1:OUT10.TMIN
P16outputTCELL1:OUT17.TMIN
P17outputTCELL1:OUT22.TMIN
P18outputTCELL1:OUT8.TMIN
P19outputTCELL1:OUT1.TMIN
P2outputTCELL0:OUT0.TMIN
P20outputTCELL1:OUT13.TMIN
P21outputTCELL1:OUT4.TMIN
P22outputTCELL1:OUT16.TMIN
P23outputTCELL1:OUT11.TMIN
P24outputTCELL2:OUT7.TMIN
P25outputTCELL2:OUT10.TMIN
P26outputTCELL2:OUT17.TMIN
P27outputTCELL2:OUT22.TMIN
P28outputTCELL2:OUT8.TMIN
P29outputTCELL2:OUT1.TMIN
P3outputTCELL0:OUT5.TMIN
P30outputTCELL2:OUT18.TMIN
P31outputTCELL2:OUT6.TMIN
P32outputTCELL2:OUT4.TMIN
P33outputTCELL2:OUT21.TMIN
P34outputTCELL2:OUT9.TMIN
P35outputTCELL3:OUT2.TMIN
P36outputTCELL3:OUT12.TMIN
P37outputTCELL3:OUT0.TMIN
P38outputTCELL3:OUT5.TMIN
P39outputTCELL3:OUT22.TMIN
P4outputTCELL0:OUT22.TMIN
P40outputTCELL3:OUT15.TMIN
P41outputTCELL3:OUT3.TMIN
P42outputTCELL3:OUT18.TMIN
P43outputTCELL3:OUT20.TMIN
P44outputTCELL3:OUT6.TMIN
P45outputTCELL3:OUT21.TMIN
P46outputTCELL3:OUT23.TMIN
P47outputTCELL3:OUT11.TMIN
P5outputTCELL0:OUT15.TMIN
P6outputTCELL0:OUT1.TMIN
P7outputTCELL0:OUT18.TMIN
P8outputTCELL0:OUT20.TMIN
P9outputTCELL0:OUT4.TMIN
RSTAinputTCELL3:IMUX.SR0
RSTBinputTCELL3:IMUX.SR1
RSTCinputTCELL2:IMUX.SR0
RSTCARRYINinputTCELL0:IMUX.SR1
RSTDinputTCELL0:IMUX.SR0
RSTMinputTCELL2:IMUX.SR1
RSTOPMODEinputTCELL1:IMUX.SR1
RSTPinputTCELL1:IMUX.SR0

Bel wires

spartan6 DSP bel wires
WirePins
TCELL0:IMUX.SR0DSP.RSTD
TCELL0:IMUX.SR1DSP.RSTCARRYIN
TCELL0:IMUX.LOGICIN1DSP.D5
TCELL0:IMUX.LOGICIN3DSP.C8
TCELL0:IMUX.LOGICIN4DSP.C5
TCELL0:IMUX.LOGICIN7DSP.D0
TCELL0:IMUX.LOGICIN8DSP.D8
TCELL0:IMUX.LOGICIN14DSP.C11
TCELL0:IMUX.LOGICIN15DSP.C0
TCELL0:IMUX.LOGICIN17DSP.C3
TCELL0:IMUX.LOGICIN20DSP.C2
TCELL0:IMUX.LOGICIN23DSP.C4
TCELL0:IMUX.LOGICIN25DSP.D2
TCELL0:IMUX.LOGICIN26DSP.D4
TCELL0:IMUX.LOGICIN28DSP.C9
TCELL0:IMUX.LOGICIN29DSP.B6
TCELL0:IMUX.LOGICIN30DSP.B4
TCELL0:IMUX.LOGICIN31DSP.B8
TCELL0:IMUX.LOGICIN32DSP.C10
TCELL0:IMUX.LOGICIN34DSP.B2
TCELL0:IMUX.LOGICIN37DSP.B7
TCELL0:IMUX.LOGICIN38DSP.B1
TCELL0:IMUX.LOGICIN39DSP.D7
TCELL0:IMUX.LOGICIN41DSP.C7
TCELL0:IMUX.LOGICIN42DSP.B0
TCELL0:IMUX.LOGICIN44DSP.B3
TCELL0:IMUX.LOGICIN47DSP.D1
TCELL0:IMUX.LOGICIN55DSP.C6
TCELL0:IMUX.LOGICIN57DSP.D3
TCELL0:IMUX.LOGICIN58DSP.B5
TCELL0:IMUX.LOGICIN59DSP.D6
TCELL0:IMUX.LOGICIN62DSP.C1
TCELL0:OUT0.TMINDSP.P2
TCELL0:OUT1.TMINDSP.P6
TCELL0:OUT3.TMINDSP.M3
TCELL0:OUT4.TMINDSP.P9
TCELL0:OUT5.TMINDSP.P3
TCELL0:OUT6.TMINDSP.M6
TCELL0:OUT7.TMINDSP.P1
TCELL0:OUT8.TMINDSP.M4
TCELL0:OUT9.TMINDSP.P11
TCELL0:OUT10.TMINDSP.M1
TCELL0:OUT12.TMINDSP.M0
TCELL0:OUT13.TMINDSP.M5
TCELL0:OUT14.TMINDSP.P0
TCELL0:OUT15.TMINDSP.P5
TCELL0:OUT16.TMINDSP.P10
TCELL0:OUT17.TMINDSP.M2
TCELL0:OUT18.TMINDSP.P7
TCELL0:OUT20.TMINDSP.P8
TCELL0:OUT21.TMINDSP.M7
TCELL0:OUT22.TMINDSP.P4
TCELL0:OUT23.TMINDSP.M8
TCELL1:IMUX.SR0DSP.RSTP
TCELL1:IMUX.SR1DSP.RSTOPMODE
TCELL1:IMUX.LOGICIN1DSP.B12
TCELL1:IMUX.LOGICIN2DSP.D14
TCELL1:IMUX.LOGICIN4DSP.D11
TCELL1:IMUX.LOGICIN5DSP.OPMODE4
TCELL1:IMUX.LOGICIN8DSP.OPMODE1
TCELL1:IMUX.LOGICIN9DSP.C23
TCELL1:IMUX.LOGICIN10DSP.D12
TCELL1:IMUX.LOGICIN14DSP.D15
TCELL1:IMUX.LOGICIN15DSP.C12
TCELL1:IMUX.LOGICIN16DSP.OPMODE6
TCELL1:IMUX.LOGICIN17DSP.C15
TCELL1:IMUX.LOGICIN19DSP.C21
TCELL1:IMUX.LOGICIN23DSP.D10
TCELL1:IMUX.LOGICIN26DSP.C18
TCELL1:IMUX.LOGICIN27DSP.B13
TCELL1:IMUX.LOGICIN28DSP.D13
TCELL1:IMUX.LOGICIN31DSP.OPMODE0
TCELL1:IMUX.LOGICIN32DSP.C22
TCELL1:IMUX.LOGICIN34DSP.B9
TCELL1:IMUX.LOGICIN36DSP.C13
TCELL1:IMUX.LOGICIN39DSP.B15
TCELL1:IMUX.LOGICIN41DSP.C19
TCELL1:IMUX.LOGICIN44DSP.C17
TCELL1:IMUX.LOGICIN45DSP.D9
TCELL1:IMUX.LOGICIN47DSP.C14
TCELL1:IMUX.LOGICIN48DSP.C16
TCELL1:IMUX.LOGICIN52DSP.B14
TCELL1:IMUX.LOGICIN55DSP.B11
TCELL1:IMUX.LOGICIN57DSP.B10
TCELL1:IMUX.LOGICIN58DSP.C20
TCELL1:OUT0.TMINDSP.M11
TCELL1:OUT1.TMINDSP.P19
TCELL1:OUT2.TMINDSP.P12
TCELL1:OUT3.TMINDSP.M14
TCELL1:OUT4.TMINDSP.P21
TCELL1:OUT5.TMINDSP.M12
TCELL1:OUT7.TMINDSP.P13
TCELL1:OUT8.TMINDSP.P18
TCELL1:OUT10.TMINDSP.P15
TCELL1:OUT11.TMINDSP.P23
TCELL1:OUT12.TMINDSP.P14
TCELL1:OUT13.TMINDSP.P20
TCELL1:OUT14.TMINDSP.M9
TCELL1:OUT15.TMINDSP.M13
TCELL1:OUT16.TMINDSP.P22
TCELL1:OUT17.TMINDSP.P16
TCELL1:OUT18.TMINDSP.M15
TCELL1:OUT19.TMINDSP.M10
TCELL1:OUT20.TMINDSP.M16
TCELL1:OUT22.TMINDSP.P17
TCELL1:OUT23.TMINDSP.M17
TCELL2:IMUX.CLK0DSP.CLK
TCELL2:IMUX.SR0DSP.RSTC
TCELL2:IMUX.SR1DSP.RSTM
TCELL2:IMUX.LOGICIN3DSP.C31
TCELL2:IMUX.LOGICIN4DSP.C28
TCELL2:IMUX.LOGICIN7DSP.D16
TCELL2:IMUX.LOGICIN8DSP.A4
TCELL2:IMUX.LOGICIN10DSP.C30
TCELL2:IMUX.LOGICIN12DSP.D17
TCELL2:IMUX.LOGICIN14DSP.C34
TCELL2:IMUX.LOGICIN15DSP.OPMODE3
TCELL2:IMUX.LOGICIN16DSP.C24
TCELL2:IMUX.LOGICIN17DSP.CED
TCELL2:IMUX.LOGICIN19DSP.A0
TCELL2:IMUX.LOGICIN20DSP.C25
TCELL2:IMUX.LOGICIN23DSP.C26
TCELL2:IMUX.LOGICIN24DSP.OPMODE7
TCELL2:IMUX.LOGICIN26DSP.C29
TCELL2:IMUX.LOGICIN27DSP.C32
TCELL2:IMUX.LOGICIN29DSP.A1
TCELL2:IMUX.LOGICIN30DSP.CEA
TCELL2:IMUX.LOGICIN31DSP.C35
TCELL2:IMUX.LOGICIN34DSP.CECARRYIN
TCELL2:IMUX.LOGICIN36DSP.B16
TCELL2:IMUX.LOGICIN39DSP.A3
TCELL2:IMUX.LOGICIN41DSP.CEB
TCELL2:IMUX.LOGICIN42DSP.OPMODE2
TCELL2:IMUX.LOGICIN44DSP.CEP
TCELL2:IMUX.LOGICIN47DSP.B17
TCELL2:IMUX.LOGICIN48DSP.C27
TCELL2:IMUX.LOGICIN52DSP.A2
TCELL2:IMUX.LOGICIN55DSP.CEOPMODE
TCELL2:IMUX.LOGICIN57DSP.CEC
TCELL2:IMUX.LOGICIN58DSP.CEM
TCELL2:IMUX.LOGICIN59DSP.C33
TCELL2:IMUX.LOGICIN62DSP.OPMODE5
TCELL2:OUT0.TMINDSP.M21
TCELL2:OUT1.TMINDSP.P29
TCELL2:OUT2.TMINDSP.M18
TCELL2:OUT3.TMINDSP.M23
TCELL2:OUT4.TMINDSP.P32
TCELL2:OUT6.TMINDSP.P31
TCELL2:OUT7.TMINDSP.P24
TCELL2:OUT8.TMINDSP.P28
TCELL2:OUT9.TMINDSP.P34
TCELL2:OUT10.TMINDSP.P25
TCELL2:OUT11.TMINDSP.M27
TCELL2:OUT12.TMINDSP.M20
TCELL2:OUT13.TMINDSP.M25
TCELL2:OUT14.TMINDSP.M19
TCELL2:OUT15.TMINDSP.M22
TCELL2:OUT17.TMINDSP.P26
TCELL2:OUT18.TMINDSP.P30
TCELL2:OUT20.TMINDSP.M24
TCELL2:OUT21.TMINDSP.P33
TCELL2:OUT22.TMINDSP.P27
TCELL2:OUT23.TMINDSP.M26
TCELL3:IMUX.SR0DSP.RSTA
TCELL3:IMUX.SR1DSP.RSTB
TCELL3:IMUX.LOGICIN1DSP.A12
TCELL3:IMUX.LOGICIN3DSP.C43
TCELL3:IMUX.LOGICIN4DSP.C40
TCELL3:IMUX.LOGICIN7DSP.A6
TCELL3:IMUX.LOGICIN8DSP.A17
TCELL3:IMUX.LOGICIN10DSP.C42
TCELL3:IMUX.LOGICIN14DSP.A16
TCELL3:IMUX.LOGICIN15DSP.A5
TCELL3:IMUX.LOGICIN16DSP.A7
TCELL3:IMUX.LOGICIN17DSP.C38
TCELL3:IMUX.LOGICIN19DSP.A13
TCELL3:IMUX.LOGICIN23DSP.A8
TCELL3:IMUX.LOGICIN26DSP.A10
TCELL3:IMUX.LOGICIN27DSP.C44
TCELL3:IMUX.LOGICIN29DSP.A14
TCELL3:IMUX.LOGICIN30DSP.A11
TCELL3:IMUX.LOGICIN32DSP.C45
TCELL3:IMUX.LOGICIN36DSP.C36
TCELL3:IMUX.LOGICIN37DSP.C47
TCELL3:IMUX.LOGICIN39DSP.C46
TCELL3:IMUX.LOGICIN44DSP.A9
TCELL3:IMUX.LOGICIN47DSP.C37
TCELL3:IMUX.LOGICIN52DSP.A15
TCELL3:IMUX.LOGICIN55DSP.C41
TCELL3:IMUX.LOGICIN57DSP.C39
TCELL3:OUT0.TMINDSP.P37
TCELL3:OUT1.TMINDSP.M33
TCELL3:OUT2.TMINDSP.P35
TCELL3:OUT3.TMINDSP.P41
TCELL3:OUT4.TMINDSP.M34
TCELL3:OUT5.TMINDSP.P38
TCELL3:OUT6.TMINDSP.P44
TCELL3:OUT7.TMINDSP.M29
TCELL3:OUT8.TMINDSP.M32
TCELL3:OUT9.TMINDSP.CARRYOUTF
TCELL3:OUT10.TMINDSP.M30
TCELL3:OUT11.TMINDSP.P47
TCELL3:OUT12.TMINDSP.P36
TCELL3:OUT15.TMINDSP.P40
TCELL3:OUT16.TMINDSP.M35
TCELL3:OUT17.TMINDSP.M31
TCELL3:OUT18.TMINDSP.P42
TCELL3:OUT19.TMINDSP.M28
TCELL3:OUT20.TMINDSP.P43
TCELL3:OUT21.TMINDSP.P45
TCELL3:OUT22.TMINDSP.P39
TCELL3:OUT23.TMINDSP.P46

Bitstream

spartan6 DSP bittile 0
BitFrame
spartan6 DSP bittile 1
BitFrame
spartan6 DSP bittile 2
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
62 - - - - - - - - - - - - - - - - - - - - - - DSP:CREG[0] DSP:MREG[0]
61 - - - - - - - - - - - - - - - - - - - - - - DSP:OPMODEREG[0] DSP:A1REG[0]
60 - - - - - - - - - - - - - - - - - - - - - - - -
59 - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - -
57 - - - - - - - - - - - - - - - - - - - - - - - -
56 - - - - - - - - - - - - - - - - - - - - - - - -
55 - - - - - - - - - - - - - - - - - - - - - - - -
54 - - - - - - - - - - - - - - - - - - - - - - - -
53 - - - - - - - - - - - - - - - - - - - - - - - -
52 - - - - - - - - - - - - - - - - - - - - - - - -
51 - - - - - - - - - - - - - - - - - - - - - - - -
50 - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - -
spartan6 DSP bittile 3
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
23 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.RSTOPMODE -
22 - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.RSTM DSP:INV.RSTA
20 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.CEP DSP:INV.RSTB
19 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.RSTP DSP:INV.CLK
18 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.RSTD DSP:INV.CEM
17 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.RSTCARRYIN DSP:INV.CEA
16 - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.CECARRYIN DSP:INV.CEB
14 - - - - - - - - - - - - - - - - - - - - - - DSP:INV.CED DSP:INV.RSTC
13 - - - - - - - - - - - - - - - - - - - - - - DSP:CARRYINREG[0] DSP:INV.CEC
12 - - - - - - - - - - - - - - - - - - - - - - DSP:CARRYOUTREG[0] DSP:INV.CEOPMODE
11 - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - DSP:PREG[0] DSP:B0REG[0]
4 - - - - - - - - - - - - - - - - - - - - - - DSP:CARRYINSEL[0] DSP:A0REG[0]
3 - - - - - - - - - - - - - - - - - - - - - - DSP:B_INPUT[0] DSP:B1REG[0]
2 - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - DSP:DREG[0] DSP:RSTTYPE[0]
DSP:A0REG 3.23.4
DSP:A1REG 2.23.61
DSP:B0REG 3.23.5
DSP:B1REG 3.23.3
DSP:CARRYINREG 3.22.13
DSP:CARRYOUTREG 3.22.12
DSP:CREG 2.22.62
DSP:DREG 3.22.0
DSP:MREG 2.23.62
DSP:OPMODEREG 2.22.61
DSP:PREG 3.22.5
0 0
1 1
DSP:B_INPUT 3.22.3
DIRECT 0
CASCADE 1
DSP:CARRYINSEL 3.22.4
CARRYIN 0
OPMODE5 1
DSP:INV.CEA 3.23.17
DSP:INV.CEB 3.23.15
DSP:INV.CEC 3.23.13
DSP:INV.CECARRYIN 3.22.15
DSP:INV.CED 3.22.14
DSP:INV.CEM 3.23.18
DSP:INV.CEOPMODE 3.23.12
DSP:INV.CEP 3.22.20
DSP:INV.CLK 3.23.19
DSP:INV.RSTA 3.23.21
DSP:INV.RSTB 3.23.20
DSP:INV.RSTC 3.23.14
DSP:INV.RSTCARRYIN 3.22.17
DSP:INV.RSTD 3.22.18
DSP:INV.RSTM 3.22.21
DSP:INV.RSTOPMODE 3.22.23
DSP:INV.RSTP 3.22.19
non-inverted [0]
DSP:RSTTYPE 3.23.0
SYNC 0
ASYNC 1