TODO: document
The data for a DSP is spread across the 4 bitstream tiles belonging to the corresponding INT
tiles, in order from the bottom row.
Cells: 4
IRIs: 0
spartan6 DSP bel DSP
Pin | Direction | Wires |
A0 | input | TCELL2:IMUX.LOGICIN19 |
A1 | input | TCELL2:IMUX.LOGICIN29 |
A10 | input | TCELL3:IMUX.LOGICIN26 |
A11 | input | TCELL3:IMUX.LOGICIN30 |
A12 | input | TCELL3:IMUX.LOGICIN1 |
A13 | input | TCELL3:IMUX.LOGICIN19 |
A14 | input | TCELL3:IMUX.LOGICIN29 |
A15 | input | TCELL3:IMUX.LOGICIN52 |
A16 | input | TCELL3:IMUX.LOGICIN14 |
A17 | input | TCELL3:IMUX.LOGICIN8 |
A2 | input | TCELL2:IMUX.LOGICIN52 |
A3 | input | TCELL2:IMUX.LOGICIN39 |
A4 | input | TCELL2:IMUX.LOGICIN8 |
A5 | input | TCELL3:IMUX.LOGICIN15 |
A6 | input | TCELL3:IMUX.LOGICIN7 |
A7 | input | TCELL3:IMUX.LOGICIN16 |
A8 | input | TCELL3:IMUX.LOGICIN23 |
A9 | input | TCELL3:IMUX.LOGICIN44 |
B0 | input | TCELL0:IMUX.LOGICIN42 |
B1 | input | TCELL0:IMUX.LOGICIN38 |
B10 | input | TCELL1:IMUX.LOGICIN57 |
B11 | input | TCELL1:IMUX.LOGICIN55 |
B12 | input | TCELL1:IMUX.LOGICIN1 |
B13 | input | TCELL1:IMUX.LOGICIN27 |
B14 | input | TCELL1:IMUX.LOGICIN52 |
B15 | input | TCELL1:IMUX.LOGICIN39 |
B16 | input | TCELL2:IMUX.LOGICIN36 |
B17 | input | TCELL2:IMUX.LOGICIN47 |
B2 | input | TCELL0:IMUX.LOGICIN34 |
B3 | input | TCELL0:IMUX.LOGICIN44 |
B4 | input | TCELL0:IMUX.LOGICIN30 |
B5 | input | TCELL0:IMUX.LOGICIN58 |
B6 | input | TCELL0:IMUX.LOGICIN29 |
B7 | input | TCELL0:IMUX.LOGICIN37 |
B8 | input | TCELL0:IMUX.LOGICIN31 |
B9 | input | TCELL1:IMUX.LOGICIN34 |
C0 | input | TCELL0:IMUX.LOGICIN15 |
C1 | input | TCELL0:IMUX.LOGICIN62 |
C10 | input | TCELL0:IMUX.LOGICIN32 |
C11 | input | TCELL0:IMUX.LOGICIN14 |
C12 | input | TCELL1:IMUX.LOGICIN15 |
C13 | input | TCELL1:IMUX.LOGICIN36 |
C14 | input | TCELL1:IMUX.LOGICIN47 |
C15 | input | TCELL1:IMUX.LOGICIN17 |
C16 | input | TCELL1:IMUX.LOGICIN48 |
C17 | input | TCELL1:IMUX.LOGICIN44 |
C18 | input | TCELL1:IMUX.LOGICIN26 |
C19 | input | TCELL1:IMUX.LOGICIN41 |
C2 | input | TCELL0:IMUX.LOGICIN20 |
C20 | input | TCELL1:IMUX.LOGICIN58 |
C21 | input | TCELL1:IMUX.LOGICIN19 |
C22 | input | TCELL1:IMUX.LOGICIN32 |
C23 | input | TCELL1:IMUX.LOGICIN9 |
C24 | input | TCELL2:IMUX.LOGICIN16 |
C25 | input | TCELL2:IMUX.LOGICIN20 |
C26 | input | TCELL2:IMUX.LOGICIN23 |
C27 | input | TCELL2:IMUX.LOGICIN48 |
C28 | input | TCELL2:IMUX.LOGICIN4 |
C29 | input | TCELL2:IMUX.LOGICIN26 |
C3 | input | TCELL0:IMUX.LOGICIN17 |
C30 | input | TCELL2:IMUX.LOGICIN10 |
C31 | input | TCELL2:IMUX.LOGICIN3 |
C32 | input | TCELL2:IMUX.LOGICIN27 |
C33 | input | TCELL2:IMUX.LOGICIN59 |
C34 | input | TCELL2:IMUX.LOGICIN14 |
C35 | input | TCELL2:IMUX.LOGICIN31 |
C36 | input | TCELL3:IMUX.LOGICIN36 |
C37 | input | TCELL3:IMUX.LOGICIN47 |
C38 | input | TCELL3:IMUX.LOGICIN17 |
C39 | input | TCELL3:IMUX.LOGICIN57 |
C4 | input | TCELL0:IMUX.LOGICIN23 |
C40 | input | TCELL3:IMUX.LOGICIN4 |
C41 | input | TCELL3:IMUX.LOGICIN55 |
C42 | input | TCELL3:IMUX.LOGICIN10 |
C43 | input | TCELL3:IMUX.LOGICIN3 |
C44 | input | TCELL3:IMUX.LOGICIN27 |
C45 | input | TCELL3:IMUX.LOGICIN32 |
C46 | input | TCELL3:IMUX.LOGICIN39 |
C47 | input | TCELL3:IMUX.LOGICIN37 |
C5 | input | TCELL0:IMUX.LOGICIN4 |
C6 | input | TCELL0:IMUX.LOGICIN55 |
C7 | input | TCELL0:IMUX.LOGICIN41 |
C8 | input | TCELL0:IMUX.LOGICIN3 |
C9 | input | TCELL0:IMUX.LOGICIN28 |
CARRYOUTF | output | TCELL3:OUT9 |
CEA | input | TCELL2:IMUX.LOGICIN30 |
CEB | input | TCELL2:IMUX.LOGICIN41 |
CEC | input | TCELL2:IMUX.LOGICIN57 |
CECARRYIN | input | TCELL2:IMUX.LOGICIN34 |
CED | input | TCELL2:IMUX.LOGICIN17 |
CEM | input | TCELL2:IMUX.LOGICIN58 |
CEOPMODE | input | TCELL2:IMUX.LOGICIN55 |
CEP | input | TCELL2:IMUX.LOGICIN44 |
CLK | input | TCELL2:IMUX.CLK0 |
D0 | input | TCELL0:IMUX.LOGICIN7 |
D1 | input | TCELL0:IMUX.LOGICIN47 |
D10 | input | TCELL1:IMUX.LOGICIN23 |
D11 | input | TCELL1:IMUX.LOGICIN4 |
D12 | input | TCELL1:IMUX.LOGICIN10 |
D13 | input | TCELL1:IMUX.LOGICIN28 |
D14 | input | TCELL1:IMUX.LOGICIN2 |
D15 | input | TCELL1:IMUX.LOGICIN14 |
D16 | input | TCELL2:IMUX.LOGICIN7 |
D17 | input | TCELL2:IMUX.LOGICIN12 |
D2 | input | TCELL0:IMUX.LOGICIN25 |
D3 | input | TCELL0:IMUX.LOGICIN57 |
D4 | input | TCELL0:IMUX.LOGICIN26 |
D5 | input | TCELL0:IMUX.LOGICIN1 |
D6 | input | TCELL0:IMUX.LOGICIN59 |
D7 | input | TCELL0:IMUX.LOGICIN39 |
D8 | input | TCELL0:IMUX.LOGICIN8 |
D9 | input | TCELL1:IMUX.LOGICIN45 |
M0 | output | TCELL0:OUT12 |
M1 | output | TCELL0:OUT10 |
M10 | output | TCELL1:OUT19 |
M11 | output | TCELL1:OUT0 |
M12 | output | TCELL1:OUT5 |
M13 | output | TCELL1:OUT15 |
M14 | output | TCELL1:OUT3 |
M15 | output | TCELL1:OUT18 |
M16 | output | TCELL1:OUT20 |
M17 | output | TCELL1:OUT23 |
M18 | output | TCELL2:OUT2 |
M19 | output | TCELL2:OUT14 |
M2 | output | TCELL0:OUT17 |
M20 | output | TCELL2:OUT12 |
M21 | output | TCELL2:OUT0 |
M22 | output | TCELL2:OUT15 |
M23 | output | TCELL2:OUT3 |
M24 | output | TCELL2:OUT20 |
M25 | output | TCELL2:OUT13 |
M26 | output | TCELL2:OUT23 |
M27 | output | TCELL2:OUT11 |
M28 | output | TCELL3:OUT19 |
M29 | output | TCELL3:OUT7 |
M3 | output | TCELL0:OUT3 |
M30 | output | TCELL3:OUT10 |
M31 | output | TCELL3:OUT17 |
M32 | output | TCELL3:OUT8 |
M33 | output | TCELL3:OUT1 |
M34 | output | TCELL3:OUT4 |
M35 | output | TCELL3:OUT16 |
M4 | output | TCELL0:OUT8 |
M5 | output | TCELL0:OUT13 |
M6 | output | TCELL0:OUT6 |
M7 | output | TCELL0:OUT21 |
M8 | output | TCELL0:OUT23 |
M9 | output | TCELL1:OUT14 |
OPMODE0 | input | TCELL1:IMUX.LOGICIN31 |
OPMODE1 | input | TCELL1:IMUX.LOGICIN8 |
OPMODE2 | input | TCELL2:IMUX.LOGICIN42 |
OPMODE3 | input | TCELL2:IMUX.LOGICIN15 |
OPMODE4 | input | TCELL1:IMUX.LOGICIN5 |
OPMODE5 | input | TCELL2:IMUX.LOGICIN62 |
OPMODE6 | input | TCELL1:IMUX.LOGICIN16 |
OPMODE7 | input | TCELL2:IMUX.LOGICIN24 |
P0 | output | TCELL0:OUT14 |
P1 | output | TCELL0:OUT7 |
P10 | output | TCELL0:OUT16 |
P11 | output | TCELL0:OUT9 |
P12 | output | TCELL1:OUT2 |
P13 | output | TCELL1:OUT7 |
P14 | output | TCELL1:OUT12 |
P15 | output | TCELL1:OUT10 |
P16 | output | TCELL1:OUT17 |
P17 | output | TCELL1:OUT22 |
P18 | output | TCELL1:OUT8 |
P19 | output | TCELL1:OUT1 |
P2 | output | TCELL0:OUT0 |
P20 | output | TCELL1:OUT13 |
P21 | output | TCELL1:OUT4 |
P22 | output | TCELL1:OUT16 |
P23 | output | TCELL1:OUT11 |
P24 | output | TCELL2:OUT7 |
P25 | output | TCELL2:OUT10 |
P26 | output | TCELL2:OUT17 |
P27 | output | TCELL2:OUT22 |
P28 | output | TCELL2:OUT8 |
P29 | output | TCELL2:OUT1 |
P3 | output | TCELL0:OUT5 |
P30 | output | TCELL2:OUT18 |
P31 | output | TCELL2:OUT6 |
P32 | output | TCELL2:OUT4 |
P33 | output | TCELL2:OUT21 |
P34 | output | TCELL2:OUT9 |
P35 | output | TCELL3:OUT2 |
P36 | output | TCELL3:OUT12 |
P37 | output | TCELL3:OUT0 |
P38 | output | TCELL3:OUT5 |
P39 | output | TCELL3:OUT22 |
P4 | output | TCELL0:OUT22 |
P40 | output | TCELL3:OUT15 |
P41 | output | TCELL3:OUT3 |
P42 | output | TCELL3:OUT18 |
P43 | output | TCELL3:OUT20 |
P44 | output | TCELL3:OUT6 |
P45 | output | TCELL3:OUT21 |
P46 | output | TCELL3:OUT23 |
P47 | output | TCELL3:OUT11 |
P5 | output | TCELL0:OUT15 |
P6 | output | TCELL0:OUT1 |
P7 | output | TCELL0:OUT18 |
P8 | output | TCELL0:OUT20 |
P9 | output | TCELL0:OUT4 |
RSTA | input | TCELL3:IMUX.SR0 |
RSTB | input | TCELL3:IMUX.SR1 |
RSTC | input | TCELL2:IMUX.SR0 |
RSTCARRYIN | input | TCELL0:IMUX.SR1 |
RSTD | input | TCELL0:IMUX.SR0 |
RSTM | input | TCELL2:IMUX.SR1 |
RSTOPMODE | input | TCELL1:IMUX.SR1 |
RSTP | input | TCELL1:IMUX.SR0 |
spartan6 DSP bel wires
Wire | Pins |
TCELL0:IMUX.SR0 | DSP.RSTD |
TCELL0:IMUX.SR1 | DSP.RSTCARRYIN |
TCELL0:IMUX.LOGICIN1 | DSP.D5 |
TCELL0:IMUX.LOGICIN3 | DSP.C8 |
TCELL0:IMUX.LOGICIN4 | DSP.C5 |
TCELL0:IMUX.LOGICIN7 | DSP.D0 |
TCELL0:IMUX.LOGICIN8 | DSP.D8 |
TCELL0:IMUX.LOGICIN14 | DSP.C11 |
TCELL0:IMUX.LOGICIN15 | DSP.C0 |
TCELL0:IMUX.LOGICIN17 | DSP.C3 |
TCELL0:IMUX.LOGICIN20 | DSP.C2 |
TCELL0:IMUX.LOGICIN23 | DSP.C4 |
TCELL0:IMUX.LOGICIN25 | DSP.D2 |
TCELL0:IMUX.LOGICIN26 | DSP.D4 |
TCELL0:IMUX.LOGICIN28 | DSP.C9 |
TCELL0:IMUX.LOGICIN29 | DSP.B6 |
TCELL0:IMUX.LOGICIN30 | DSP.B4 |
TCELL0:IMUX.LOGICIN31 | DSP.B8 |
TCELL0:IMUX.LOGICIN32 | DSP.C10 |
TCELL0:IMUX.LOGICIN34 | DSP.B2 |
TCELL0:IMUX.LOGICIN37 | DSP.B7 |
TCELL0:IMUX.LOGICIN38 | DSP.B1 |
TCELL0:IMUX.LOGICIN39 | DSP.D7 |
TCELL0:IMUX.LOGICIN41 | DSP.C7 |
TCELL0:IMUX.LOGICIN42 | DSP.B0 |
TCELL0:IMUX.LOGICIN44 | DSP.B3 |
TCELL0:IMUX.LOGICIN47 | DSP.D1 |
TCELL0:IMUX.LOGICIN55 | DSP.C6 |
TCELL0:IMUX.LOGICIN57 | DSP.D3 |
TCELL0:IMUX.LOGICIN58 | DSP.B5 |
TCELL0:IMUX.LOGICIN59 | DSP.D6 |
TCELL0:IMUX.LOGICIN62 | DSP.C1 |
TCELL0:OUT0 | DSP.P2 |
TCELL0:OUT1 | DSP.P6 |
TCELL0:OUT3 | DSP.M3 |
TCELL0:OUT4 | DSP.P9 |
TCELL0:OUT5 | DSP.P3 |
TCELL0:OUT6 | DSP.M6 |
TCELL0:OUT7 | DSP.P1 |
TCELL0:OUT8 | DSP.M4 |
TCELL0:OUT9 | DSP.P11 |
TCELL0:OUT10 | DSP.M1 |
TCELL0:OUT12 | DSP.M0 |
TCELL0:OUT13 | DSP.M5 |
TCELL0:OUT14 | DSP.P0 |
TCELL0:OUT15 | DSP.P5 |
TCELL0:OUT16 | DSP.P10 |
TCELL0:OUT17 | DSP.M2 |
TCELL0:OUT18 | DSP.P7 |
TCELL0:OUT20 | DSP.P8 |
TCELL0:OUT21 | DSP.M7 |
TCELL0:OUT22 | DSP.P4 |
TCELL0:OUT23 | DSP.M8 |
TCELL1:IMUX.SR0 | DSP.RSTP |
TCELL1:IMUX.SR1 | DSP.RSTOPMODE |
TCELL1:IMUX.LOGICIN1 | DSP.B12 |
TCELL1:IMUX.LOGICIN2 | DSP.D14 |
TCELL1:IMUX.LOGICIN4 | DSP.D11 |
TCELL1:IMUX.LOGICIN5 | DSP.OPMODE4 |
TCELL1:IMUX.LOGICIN8 | DSP.OPMODE1 |
TCELL1:IMUX.LOGICIN9 | DSP.C23 |
TCELL1:IMUX.LOGICIN10 | DSP.D12 |
TCELL1:IMUX.LOGICIN14 | DSP.D15 |
TCELL1:IMUX.LOGICIN15 | DSP.C12 |
TCELL1:IMUX.LOGICIN16 | DSP.OPMODE6 |
TCELL1:IMUX.LOGICIN17 | DSP.C15 |
TCELL1:IMUX.LOGICIN19 | DSP.C21 |
TCELL1:IMUX.LOGICIN23 | DSP.D10 |
TCELL1:IMUX.LOGICIN26 | DSP.C18 |
TCELL1:IMUX.LOGICIN27 | DSP.B13 |
TCELL1:IMUX.LOGICIN28 | DSP.D13 |
TCELL1:IMUX.LOGICIN31 | DSP.OPMODE0 |
TCELL1:IMUX.LOGICIN32 | DSP.C22 |
TCELL1:IMUX.LOGICIN34 | DSP.B9 |
TCELL1:IMUX.LOGICIN36 | DSP.C13 |
TCELL1:IMUX.LOGICIN39 | DSP.B15 |
TCELL1:IMUX.LOGICIN41 | DSP.C19 |
TCELL1:IMUX.LOGICIN44 | DSP.C17 |
TCELL1:IMUX.LOGICIN45 | DSP.D9 |
TCELL1:IMUX.LOGICIN47 | DSP.C14 |
TCELL1:IMUX.LOGICIN48 | DSP.C16 |
TCELL1:IMUX.LOGICIN52 | DSP.B14 |
TCELL1:IMUX.LOGICIN55 | DSP.B11 |
TCELL1:IMUX.LOGICIN57 | DSP.B10 |
TCELL1:IMUX.LOGICIN58 | DSP.C20 |
TCELL1:OUT0 | DSP.M11 |
TCELL1:OUT1 | DSP.P19 |
TCELL1:OUT2 | DSP.P12 |
TCELL1:OUT3 | DSP.M14 |
TCELL1:OUT4 | DSP.P21 |
TCELL1:OUT5 | DSP.M12 |
TCELL1:OUT7 | DSP.P13 |
TCELL1:OUT8 | DSP.P18 |
TCELL1:OUT10 | DSP.P15 |
TCELL1:OUT11 | DSP.P23 |
TCELL1:OUT12 | DSP.P14 |
TCELL1:OUT13 | DSP.P20 |
TCELL1:OUT14 | DSP.M9 |
TCELL1:OUT15 | DSP.M13 |
TCELL1:OUT16 | DSP.P22 |
TCELL1:OUT17 | DSP.P16 |
TCELL1:OUT18 | DSP.M15 |
TCELL1:OUT19 | DSP.M10 |
TCELL1:OUT20 | DSP.M16 |
TCELL1:OUT22 | DSP.P17 |
TCELL1:OUT23 | DSP.M17 |
TCELL2:IMUX.CLK0 | DSP.CLK |
TCELL2:IMUX.SR0 | DSP.RSTC |
TCELL2:IMUX.SR1 | DSP.RSTM |
TCELL2:IMUX.LOGICIN3 | DSP.C31 |
TCELL2:IMUX.LOGICIN4 | DSP.C28 |
TCELL2:IMUX.LOGICIN7 | DSP.D16 |
TCELL2:IMUX.LOGICIN8 | DSP.A4 |
TCELL2:IMUX.LOGICIN10 | DSP.C30 |
TCELL2:IMUX.LOGICIN12 | DSP.D17 |
TCELL2:IMUX.LOGICIN14 | DSP.C34 |
TCELL2:IMUX.LOGICIN15 | DSP.OPMODE3 |
TCELL2:IMUX.LOGICIN16 | DSP.C24 |
TCELL2:IMUX.LOGICIN17 | DSP.CED |
TCELL2:IMUX.LOGICIN19 | DSP.A0 |
TCELL2:IMUX.LOGICIN20 | DSP.C25 |
TCELL2:IMUX.LOGICIN23 | DSP.C26 |
TCELL2:IMUX.LOGICIN24 | DSP.OPMODE7 |
TCELL2:IMUX.LOGICIN26 | DSP.C29 |
TCELL2:IMUX.LOGICIN27 | DSP.C32 |
TCELL2:IMUX.LOGICIN29 | DSP.A1 |
TCELL2:IMUX.LOGICIN30 | DSP.CEA |
TCELL2:IMUX.LOGICIN31 | DSP.C35 |
TCELL2:IMUX.LOGICIN34 | DSP.CECARRYIN |
TCELL2:IMUX.LOGICIN36 | DSP.B16 |
TCELL2:IMUX.LOGICIN39 | DSP.A3 |
TCELL2:IMUX.LOGICIN41 | DSP.CEB |
TCELL2:IMUX.LOGICIN42 | DSP.OPMODE2 |
TCELL2:IMUX.LOGICIN44 | DSP.CEP |
TCELL2:IMUX.LOGICIN47 | DSP.B17 |
TCELL2:IMUX.LOGICIN48 | DSP.C27 |
TCELL2:IMUX.LOGICIN52 | DSP.A2 |
TCELL2:IMUX.LOGICIN55 | DSP.CEOPMODE |
TCELL2:IMUX.LOGICIN57 | DSP.CEC |
TCELL2:IMUX.LOGICIN58 | DSP.CEM |
TCELL2:IMUX.LOGICIN59 | DSP.C33 |
TCELL2:IMUX.LOGICIN62 | DSP.OPMODE5 |
TCELL2:OUT0 | DSP.M21 |
TCELL2:OUT1 | DSP.P29 |
TCELL2:OUT2 | DSP.M18 |
TCELL2:OUT3 | DSP.M23 |
TCELL2:OUT4 | DSP.P32 |
TCELL2:OUT6 | DSP.P31 |
TCELL2:OUT7 | DSP.P24 |
TCELL2:OUT8 | DSP.P28 |
TCELL2:OUT9 | DSP.P34 |
TCELL2:OUT10 | DSP.P25 |
TCELL2:OUT11 | DSP.M27 |
TCELL2:OUT12 | DSP.M20 |
TCELL2:OUT13 | DSP.M25 |
TCELL2:OUT14 | DSP.M19 |
TCELL2:OUT15 | DSP.M22 |
TCELL2:OUT17 | DSP.P26 |
TCELL2:OUT18 | DSP.P30 |
TCELL2:OUT20 | DSP.M24 |
TCELL2:OUT21 | DSP.P33 |
TCELL2:OUT22 | DSP.P27 |
TCELL2:OUT23 | DSP.M26 |
TCELL3:IMUX.SR0 | DSP.RSTA |
TCELL3:IMUX.SR1 | DSP.RSTB |
TCELL3:IMUX.LOGICIN1 | DSP.A12 |
TCELL3:IMUX.LOGICIN3 | DSP.C43 |
TCELL3:IMUX.LOGICIN4 | DSP.C40 |
TCELL3:IMUX.LOGICIN7 | DSP.A6 |
TCELL3:IMUX.LOGICIN8 | DSP.A17 |
TCELL3:IMUX.LOGICIN10 | DSP.C42 |
TCELL3:IMUX.LOGICIN14 | DSP.A16 |
TCELL3:IMUX.LOGICIN15 | DSP.A5 |
TCELL3:IMUX.LOGICIN16 | DSP.A7 |
TCELL3:IMUX.LOGICIN17 | DSP.C38 |
TCELL3:IMUX.LOGICIN19 | DSP.A13 |
TCELL3:IMUX.LOGICIN23 | DSP.A8 |
TCELL3:IMUX.LOGICIN26 | DSP.A10 |
TCELL3:IMUX.LOGICIN27 | DSP.C44 |
TCELL3:IMUX.LOGICIN29 | DSP.A14 |
TCELL3:IMUX.LOGICIN30 | DSP.A11 |
TCELL3:IMUX.LOGICIN32 | DSP.C45 |
TCELL3:IMUX.LOGICIN36 | DSP.C36 |
TCELL3:IMUX.LOGICIN37 | DSP.C47 |
TCELL3:IMUX.LOGICIN39 | DSP.C46 |
TCELL3:IMUX.LOGICIN44 | DSP.A9 |
TCELL3:IMUX.LOGICIN47 | DSP.C37 |
TCELL3:IMUX.LOGICIN52 | DSP.A15 |
TCELL3:IMUX.LOGICIN55 | DSP.C41 |
TCELL3:IMUX.LOGICIN57 | DSP.C39 |
TCELL3:OUT0 | DSP.P37 |
TCELL3:OUT1 | DSP.M33 |
TCELL3:OUT2 | DSP.P35 |
TCELL3:OUT3 | DSP.P41 |
TCELL3:OUT4 | DSP.M34 |
TCELL3:OUT5 | DSP.P38 |
TCELL3:OUT6 | DSP.P44 |
TCELL3:OUT7 | DSP.M29 |
TCELL3:OUT8 | DSP.M32 |
TCELL3:OUT9 | DSP.CARRYOUTF |
TCELL3:OUT10 | DSP.M30 |
TCELL3:OUT11 | DSP.P47 |
TCELL3:OUT12 | DSP.P36 |
TCELL3:OUT15 | DSP.P40 |
TCELL3:OUT16 | DSP.M35 |
TCELL3:OUT17 | DSP.M31 |
TCELL3:OUT18 | DSP.P42 |
TCELL3:OUT19 | DSP.M28 |
TCELL3:OUT20 | DSP.P43 |
TCELL3:OUT21 | DSP.P45 |
TCELL3:OUT22 | DSP.P39 |
TCELL3:OUT23 | DSP.P46 |
spartan6 DSP bittile 0
Bit | Frame |
spartan6 DSP bittile 1
Bit | Frame |
spartan6 DSP bittile 2
Bit | Frame |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
16 |
17 |
18 |
19 |
20 |
21 |
22 |
23 |
62 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
DSP:CREG[0]
|
DSP:MREG[0]
|
61 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
DSP:OPMODEREG[0]
|
DSP:A1REG[0]
|
60 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
59 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
58 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
57 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
56 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
55 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
54 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
53 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
52 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
51 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
50 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
49 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
48 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
47 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
46 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
45 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
44 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
43 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
42 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
41 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
40 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
39 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
38 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
37 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
36 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
35 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
34 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
33 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
32 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
31 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
30 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
29 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
28 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
27 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
26 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
25 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
24 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
23 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
22 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
21 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
20 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
19 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
18 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
17 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
16 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
15 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
14 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
13 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
12 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
11 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
10 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
9 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
8 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
7 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
6 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
5 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
4 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
3 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
2 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
1 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
0 |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
- |
DSP:A0REG |
3.23.4 |
DSP:A1REG |
2.23.61 |
DSP:B0REG |
3.23.5 |
DSP:B1REG |
3.23.3 |
DSP:CARRYINREG |
3.22.13 |
DSP:CARRYOUTREG |
3.22.12 |
DSP:CREG |
2.22.62 |
DSP:DREG |
3.22.0 |
DSP:MREG |
2.23.62 |
DSP:OPMODEREG |
2.22.61 |
DSP:PREG |
3.22.5 |
0 |
0 |
1 |
1 |
DSP:B_INPUT |
3.22.3 |
DIRECT |
0 |
CASCADE |
1 |
DSP:CARRYINSEL |
3.22.4 |
CARRYIN |
0 |
OPMODE5 |
1 |
DSP:INV.CEA |
3.23.17 |
DSP:INV.CEB |
3.23.15 |
DSP:INV.CEC |
3.23.13 |
DSP:INV.CECARRYIN |
3.22.15 |
DSP:INV.CED |
3.22.14 |
DSP:INV.CEM |
3.23.18 |
DSP:INV.CEOPMODE |
3.23.12 |
DSP:INV.CEP |
3.22.20 |
DSP:INV.CLK |
3.23.19 |
DSP:INV.RSTA |
3.23.21 |
DSP:INV.RSTB |
3.23.20 |
DSP:INV.RSTC |
3.23.14 |
DSP:INV.RSTCARRYIN |
3.22.17 |
DSP:INV.RSTD |
3.22.18 |
DSP:INV.RSTM |
3.22.21 |
DSP:INV.RSTOPMODE |
3.22.23 |
DSP:INV.RSTP |
3.22.19 |
non-inverted
|
[0] |
DSP:RSTTYPE |
3.23.0 |
SYNC |
0 |
ASYNC |
1 |