TCELL0:OUT.4 | BITSLICE0.PHY2CLB_FIFO_EMPTY |
TCELL0:OUT.5 | BITSLICE0.RX_Q0 |
TCELL0:OUT.6 | BITSLICE0.TX_CNTVALUEOUT0 |
TCELL0:OUT.7 | BITSLICE0.TX_CNTVALUEOUT1 |
TCELL0:OUT.8 | BITSLICE0.TX_CNTVALUEOUT2 |
TCELL0:OUT.9 | BITSLICE0.TX_CNTVALUEOUT3 |
TCELL0:OUT.10 | BITSLICE0.RX_Q1 |
TCELL0:OUT.11 | BITSLICE0.RX_Q2 |
TCELL0:OUT.12 | BITSLICE0.TX_CNTVALUEOUT4 |
TCELL0:OUT.13 | BITSLICE0.TX_CNTVALUEOUT5 |
TCELL0:OUT.14 | BITSLICE0.TX_CNTVALUEOUT6 |
TCELL0:OUT.15 | BITSLICE0.TX_CNTVALUEOUT7 |
TCELL0:OUT.16 | BITSLICE0.RX_Q3 |
TCELL0:OUT.17 | BITSLICE0.RX_Q4 |
TCELL0:OUT.18 | BITSLICE0.TX_CNTVALUEOUT8 |
TCELL0:OUT.19 | BITSLICE0.TX_T_OUT |
TCELL0:OUT.20 | BITSLICE0.RX_CNTVALUEOUT0 |
TCELL0:OUT.21 | BITSLICE0.RX_CNTVALUEOUT1 |
TCELL0:OUT.22 | BITSLICE0.RX_Q5 |
TCELL0:OUT.23 | BITSLICE0.RX_Q6 |
TCELL0:OUT.24 | BITSLICE0.RX_CNTVALUEOUT2 |
TCELL0:OUT.25 | BITSLICE0.RX_CNTVALUEOUT3 |
TCELL0:OUT.26 | BITSLICE0.RX_CNTVALUEOUT4 |
TCELL0:OUT.27 | BITSLICE0.RX_CNTVALUEOUT5 |
TCELL0:OUT.28 | BITSLICE0.RX_Q7 |
TCELL0:OUT.29 | BITSLICE0.RX_CNTVALUEOUT6 |
TCELL0:OUT.30 | BITSLICE0.RX_CNTVALUEOUT7 |
TCELL0:OUT.31 | BITSLICE0.RX_CNTVALUEOUT8 |
TCELL0:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_TRI_RST0 |
TCELL0:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.TXBIT_RST0 |
TCELL0:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.RXBIT_RST0 |
TCELL0:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.ODELAY_RST0 |
TCELL0:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.IDELAY_RST0 |
TCELL0:IMUX.BYP.6.DELAY | BITSLICE_T0.EN_VTC |
TCELL0:IMUX.BYP.7.DELAY | BITSLICE0.TX_LD |
TCELL0:IMUX.BYP.8.DELAY | BITSLICE0.TX_INC |
TCELL0:IMUX.BYP.9.DELAY | BITSLICE0.TX_EN_VTC |
TCELL0:IMUX.BYP.10.DELAY | BITSLICE0.TX_CE_ODELAY |
TCELL0:IMUX.BYP.11.DELAY | BITSLICE0.RX_LD |
TCELL0:IMUX.BYP.12.DELAY | BITSLICE0.RX_INC |
TCELL0:IMUX.BYP.13.DELAY | BITSLICE0.RX_EN_VTC |
TCELL0:IMUX.BYP.14.DELAY | BITSLICE0.RX_CE_IDELAY |
TCELL0:IMUX.BYP.15.DELAY | BITSLICE0.DYN_DCI_OUT_INT |
TCELL0:IMUX.IMUX.6.DELAY | BITSLICE0.TX_CE_OFD |
TCELL0:IMUX.IMUX.7.DELAY | BITSLICE0.RX_CE_IFD |
TCELL0:IMUX.IMUX.8.DELAY | BITSLICE0.RX_DATAIN1 |
TCELL0:IMUX.IMUX.9.DELAY | BITSLICE0.CLB2PHY_FIFO_RDEN |
TCELL0:IMUX.IMUX.10.DELAY | BITSLICE0.TX_D7 |
TCELL0:IMUX.IMUX.11.DELAY | BITSLICE0.TX_D6 |
TCELL0:IMUX.IMUX.12.DELAY | BITSLICE0.TX_D5 |
TCELL0:IMUX.IMUX.13.DELAY | BITSLICE0.TX_D4 |
TCELL0:IMUX.IMUX.14.DELAY | BITSLICE0.TX_D3 |
TCELL0:IMUX.IMUX.15.DELAY | BITSLICE0.TX_D2 |
TCELL0:IMUX.IMUX.16.DELAY | BITSLICE0.TX_T |
TCELL1:OUT.4 | BITSLICE1.PHY2CLB_FIFO_EMPTY |
TCELL1:OUT.5 | BITSLICE1.RX_Q0 |
TCELL1:OUT.6 | BITSLICE1.TX_CNTVALUEOUT0 |
TCELL1:OUT.7 | BITSLICE1.TX_CNTVALUEOUT1 |
TCELL1:OUT.8 | BITSLICE1.TX_CNTVALUEOUT2 |
TCELL1:OUT.9 | BITSLICE1.TX_CNTVALUEOUT3 |
TCELL1:OUT.10 | BITSLICE1.RX_Q1 |
TCELL1:OUT.11 | BITSLICE1.RX_Q2 |
TCELL1:OUT.12 | BITSLICE1.TX_CNTVALUEOUT4 |
TCELL1:OUT.13 | BITSLICE1.TX_CNTVALUEOUT5 |
TCELL1:OUT.14 | BITSLICE1.TX_CNTVALUEOUT6 |
TCELL1:OUT.15 | BITSLICE1.TX_CNTVALUEOUT7 |
TCELL1:OUT.16 | BITSLICE1.RX_Q3 |
TCELL1:OUT.17 | BITSLICE1.RX_Q4 |
TCELL1:OUT.18 | BITSLICE1.TX_CNTVALUEOUT8 |
TCELL1:OUT.19 | BITSLICE1.TX_T_OUT |
TCELL1:OUT.20 | BITSLICE1.RX_CNTVALUEOUT0 |
TCELL1:OUT.21 | BITSLICE1.RX_CNTVALUEOUT1 |
TCELL1:OUT.22 | BITSLICE1.RX_Q5 |
TCELL1:OUT.23 | BITSLICE1.RX_Q6 |
TCELL1:OUT.24 | BITSLICE1.RX_CNTVALUEOUT2 |
TCELL1:OUT.25 | BITSLICE1.RX_CNTVALUEOUT3 |
TCELL1:OUT.26 | BITSLICE1.RX_CNTVALUEOUT4 |
TCELL1:OUT.27 | BITSLICE1.RX_CNTVALUEOUT5 |
TCELL1:OUT.28 | BITSLICE1.RX_Q7 |
TCELL1:OUT.29 | BITSLICE1.RX_CNTVALUEOUT6 |
TCELL1:OUT.30 | BITSLICE1.RX_CNTVALUEOUT7 |
TCELL1:OUT.31 | BITSLICE1.RX_CNTVALUEOUT8 |
TCELL1:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_TRI_RST1 |
TCELL1:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.TXBIT_RST1 |
TCELL1:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK0 |
TCELL1:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.RXBIT_RST1 |
TCELL1:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.ODELAY_RST1 |
TCELL1:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST1 |
TCELL1:IMUX.BYP.6.DELAY | BITSLICE_T1.EN_VTC |
TCELL1:IMUX.BYP.7.DELAY | BITSLICE1.TX_LD |
TCELL1:IMUX.BYP.8.DELAY | BITSLICE1.TX_INC |
TCELL1:IMUX.BYP.9.DELAY | BITSLICE1.TX_EN_VTC |
TCELL1:IMUX.BYP.10.DELAY | BITSLICE1.TX_CE_ODELAY |
TCELL1:IMUX.BYP.11.DELAY | BITSLICE1.RX_LD |
TCELL1:IMUX.BYP.12.DELAY | BITSLICE1.RX_INC |
TCELL1:IMUX.BYP.13.DELAY | BITSLICE1.RX_EN_VTC |
TCELL1:IMUX.BYP.14.DELAY | BITSLICE1.RX_CE_IDELAY |
TCELL1:IMUX.BYP.15.DELAY | BITSLICE1.DYN_DCI_OUT_INT |
TCELL1:IMUX.IMUX.6.DELAY | BITSLICE0.TX_D1 |
TCELL1:IMUX.IMUX.7.DELAY | BITSLICE0.TX_CNTVALUEIN0 |
TCELL1:IMUX.IMUX.8.DELAY | BITSLICE0.TX_CNTVALUEIN1 |
TCELL1:IMUX.IMUX.9.DELAY | BITSLICE0.TX_CNTVALUEIN2 |
TCELL1:IMUX.IMUX.10.DELAY | BITSLICE0.TX_CNTVALUEIN3 |
TCELL1:IMUX.IMUX.11.DELAY | BITSLICE0.TX_CNTVALUEIN4 |
TCELL1:IMUX.IMUX.12.DELAY | BITSLICE0.TX_CNTVALUEIN5 |
TCELL1:IMUX.IMUX.13.DELAY | BITSLICE0.TX_CNTVALUEIN6 |
TCELL1:IMUX.IMUX.14.DELAY | BITSLICE0.TX_CNTVALUEIN7 |
TCELL1:IMUX.IMUX.15.DELAY | BITSLICE0.TX_CNTVALUEIN8 |
TCELL1:IMUX.IMUX.16.DELAY | BITSLICE0.TX_D0 |
TCELL2:OUT.4 | BITSLICE2.PHY2CLB_FIFO_EMPTY |
TCELL2:OUT.5 | BITSLICE2.RX_Q0 |
TCELL2:OUT.6 | BITSLICE2.TX_CNTVALUEOUT0 |
TCELL2:OUT.7 | BITSLICE2.TX_CNTVALUEOUT1 |
TCELL2:OUT.8 | BITSLICE2.TX_CNTVALUEOUT2 |
TCELL2:OUT.9 | BITSLICE2.TX_CNTVALUEOUT3 |
TCELL2:OUT.10 | BITSLICE2.RX_Q1 |
TCELL2:OUT.11 | BITSLICE2.RX_Q2 |
TCELL2:OUT.12 | BITSLICE2.TX_CNTVALUEOUT4 |
TCELL2:OUT.13 | BITSLICE2.TX_CNTVALUEOUT5 |
TCELL2:OUT.14 | BITSLICE2.TX_CNTVALUEOUT6 |
TCELL2:OUT.15 | BITSLICE2.TX_CNTVALUEOUT7 |
TCELL2:OUT.16 | BITSLICE2.RX_Q3 |
TCELL2:OUT.17 | BITSLICE2.RX_Q4 |
TCELL2:OUT.18 | BITSLICE2.TX_CNTVALUEOUT8 |
TCELL2:OUT.19 | BITSLICE2.TX_T_OUT |
TCELL2:OUT.20 | BITSLICE2.RX_CNTVALUEOUT0 |
TCELL2:OUT.21 | BITSLICE2.RX_CNTVALUEOUT1 |
TCELL2:OUT.22 | BITSLICE2.RX_Q5 |
TCELL2:OUT.23 | BITSLICE2.RX_Q6 |
TCELL2:OUT.24 | BITSLICE2.RX_CNTVALUEOUT2 |
TCELL2:OUT.25 | BITSLICE2.RX_CNTVALUEOUT3 |
TCELL2:OUT.26 | BITSLICE2.RX_CNTVALUEOUT4 |
TCELL2:OUT.27 | BITSLICE2.RX_CNTVALUEOUT5 |
TCELL2:OUT.28 | BITSLICE2.RX_Q7 |
TCELL2:OUT.29 | BITSLICE2.RX_CNTVALUEOUT6 |
TCELL2:OUT.30 | BITSLICE2.RX_CNTVALUEOUT7 |
TCELL2:OUT.31 | BITSLICE2.RX_CNTVALUEOUT8 |
TCELL2:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.TXBIT_RST2 |
TCELL2:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.RXBIT_RST2 |
TCELL2:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK1 |
TCELL2:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.ODELAY_RST2 |
TCELL2:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST2 |
TCELL2:IMUX.BYP.6.DELAY | BITSLICE2.TX_LD |
TCELL2:IMUX.BYP.7.DELAY | BITSLICE2.TX_INC |
TCELL2:IMUX.BYP.8.DELAY | BITSLICE2.TX_EN_VTC |
TCELL2:IMUX.BYP.9.DELAY | BITSLICE2.TX_CE_ODELAY |
TCELL2:IMUX.BYP.10.DELAY | BITSLICE2.RX_LD |
TCELL2:IMUX.BYP.11.DELAY | BITSLICE2.RX_INC |
TCELL2:IMUX.BYP.12.DELAY | BITSLICE2.RX_EN_VTC |
TCELL2:IMUX.BYP.13.DELAY | BITSLICE2.RX_CE_IDELAY |
TCELL2:IMUX.BYP.14.DELAY | BITSLICE2.DYN_DCI_OUT_INT |
TCELL2:IMUX.BYP.15.DELAY | BITSLICE_T0.CE_OFD |
TCELL2:IMUX.IMUX.6.DELAY | BITSLICE1.RX_CE_IFD |
TCELL2:IMUX.IMUX.7.DELAY | BITSLICE1.CLB2PHY_FIFO_RDEN |
TCELL2:IMUX.IMUX.8.DELAY | BITSLICE1.TX_D5 |
TCELL2:IMUX.IMUX.9.DELAY | BITSLICE1.TX_CNTVALUEIN3 |
TCELL2:IMUX.IMUX.10.DELAY | BITSLICE1.TX_CNTVALUEIN7 |
TCELL2:IMUX.IMUX.11.DELAY | BITSLICE1.RX_CNTVALUEIN0 |
TCELL2:IMUX.IMUX.12.DELAY | BITSLICE1.RX_CNTVALUEIN2 |
TCELL2:IMUX.IMUX.13.DELAY | BITSLICE1.RX_CNTVALUEIN4 |
TCELL2:IMUX.IMUX.14.DELAY | BITSLICE1.RX_CNTVALUEIN8 |
TCELL2:IMUX.IMUX.15.DELAY | BITSLICE2.TX_CE_OFD |
TCELL2:IMUX.IMUX.16.DELAY | BITSLICE1.TX_D0 |
TCELL2:IMUX.IMUX.17.DELAY | BITSLICE1.TX_D1 |
TCELL2:IMUX.IMUX.18.DELAY | BITSLICE0.RX_CNTVALUEIN0 |
TCELL2:IMUX.IMUX.19.DELAY | BITSLICE0.RX_CNTVALUEIN1 |
TCELL2:IMUX.IMUX.20.DELAY | BITSLICE0.RX_CNTVALUEIN2 |
TCELL2:IMUX.IMUX.21.DELAY | BITSLICE0.RX_CNTVALUEIN3 |
TCELL2:IMUX.IMUX.22.DELAY | BITSLICE0.RX_CNTVALUEIN4 |
TCELL2:IMUX.IMUX.23.DELAY | BITSLICE0.RX_CNTVALUEIN5 |
TCELL2:IMUX.IMUX.24.DELAY | BITSLICE0.RX_CNTVALUEIN6 |
TCELL2:IMUX.IMUX.25.DELAY | BITSLICE0.RX_CNTVALUEIN7 |
TCELL2:IMUX.IMUX.26.DELAY | BITSLICE1.TX_D2 |
TCELL2:IMUX.IMUX.27.DELAY | BITSLICE1.TX_D3 |
TCELL2:IMUX.IMUX.28.DELAY | BITSLICE0.RX_CNTVALUEIN8 |
TCELL2:IMUX.IMUX.29.DELAY | BITSLICE1.TX_T |
TCELL2:IMUX.IMUX.30.DELAY | BITSLICE1.TX_CE_OFD |
TCELL2:IMUX.IMUX.31.DELAY | BITSLICE1.RX_DATAIN1 |
TCELL2:IMUX.IMUX.32.DELAY | BITSLICE1.TX_CNTVALUEIN0 |
TCELL2:IMUX.IMUX.33.DELAY | BITSLICE1.TX_CNTVALUEIN1 |
TCELL2:IMUX.IMUX.34.DELAY | BITSLICE1.TX_D4 |
TCELL2:IMUX.IMUX.35.DELAY | BITSLICE1.TX_CNTVALUEIN2 |
TCELL2:IMUX.IMUX.36.DELAY | BITSLICE1.TX_CNTVALUEIN4 |
TCELL2:IMUX.IMUX.37.DELAY | BITSLICE1.TX_CNTVALUEIN5 |
TCELL2:IMUX.IMUX.38.DELAY | BITSLICE1.TX_CNTVALUEIN6 |
TCELL2:IMUX.IMUX.39.DELAY | BITSLICE1.TX_CNTVALUEIN8 |
TCELL2:IMUX.IMUX.40.DELAY | BITSLICE1.TX_D6 |
TCELL2:IMUX.IMUX.41.DELAY | BITSLICE1.TX_D7 |
TCELL2:IMUX.IMUX.42.DELAY | BITSLICE1.RX_CNTVALUEIN1 |
TCELL2:IMUX.IMUX.43.DELAY | BITSLICE1.RX_CNTVALUEIN3 |
TCELL2:IMUX.IMUX.44.DELAY | BITSLICE1.RX_CNTVALUEIN5 |
TCELL2:IMUX.IMUX.45.DELAY | BITSLICE1.RX_CNTVALUEIN6 |
TCELL2:IMUX.IMUX.46.DELAY | BITSLICE1.RX_CNTVALUEIN7 |
TCELL2:IMUX.IMUX.47.DELAY | BITSLICE2.TX_T |
TCELL3:OUT.4 | BITSLICE3.PHY2CLB_FIFO_EMPTY |
TCELL3:OUT.5 | BITSLICE3.RX_Q0 |
TCELL3:OUT.6 | BITSLICE_T0.CNTVALUEOUT0 |
TCELL3:OUT.7 | BITSLICE_T0.CNTVALUEOUT1 |
TCELL3:OUT.8 | BITSLICE_T0.CNTVALUEOUT2 |
TCELL3:OUT.9 | BITSLICE_T0.CNTVALUEOUT3 |
TCELL3:OUT.10 | BITSLICE3.RX_Q1 |
TCELL3:OUT.11 | BITSLICE3.RX_Q2 |
TCELL3:OUT.12 | BITSLICE_T0.CNTVALUEOUT4 |
TCELL3:OUT.13 | BITSLICE_T0.CNTVALUEOUT5 |
TCELL3:OUT.14 | BITSLICE_T0.CNTVALUEOUT6 |
TCELL3:OUT.15 | BITSLICE_T0.CNTVALUEOUT7 |
TCELL3:OUT.16 | BITSLICE3.RX_Q3 |
TCELL3:OUT.17 | BITSLICE3.RX_Q4 |
TCELL3:OUT.18 | BITSLICE_T0.CNTVALUEOUT8 |
TCELL3:OUT.19 | BITSLICE3.TX_T_OUT |
TCELL3:OUT.20 | BITSLICE_CONTROL0.PHY2CLB_PHY_RDY |
TCELL3:OUT.21 | BITSLICE_CONTROL0.MASTER_PD_OUT |
TCELL3:OUT.22 | BITSLICE_CONTROL0.PHY2CLB_FIXDLY_RDY |
TCELL3:OUT.23 | BITSLICE_CONTROL0.CTRL_DLY_TEST_OUT |
TCELL3:OUT.24 | BITSLICE3.TX_CNTVALUEOUT0 |
TCELL3:OUT.25 | BITSLICE3.RX_Q5 |
TCELL3:OUT.26 | BITSLICE3.RX_Q6 |
TCELL3:OUT.27 | BITSLICE3.TX_CNTVALUEOUT1 |
TCELL3:OUT.28 | BITSLICE3.TX_CNTVALUEOUT2 |
TCELL3:OUT.29 | BITSLICE3.TX_CNTVALUEOUT3 |
TCELL3:OUT.30 | BITSLICE3.TX_CNTVALUEOUT4 |
TCELL3:OUT.31 | BITSLICE3.RX_Q7 |
TCELL3:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TRISTATE_ODELAY_RST0 |
TCELL3:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK2 |
TCELL3:IMUX.CTRL.5 | BITSLICE_CONTROL0.REFCLK |
TCELL3:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.CTRL_RST_LOW |
TCELL3:IMUX.CTRL.7 | BITSLICE_CONTROL0.RIU_CLK, XIPHY_FEEDTHROUGH0.CLB2PHY_CTRL_CLK_LOW |
TCELL3:IMUX.BYP.6.DELAY | BITSLICE_T0.LD |
TCELL3:IMUX.BYP.7.DELAY | BITSLICE_T0.INC |
TCELL3:IMUX.BYP.8.DELAY | BITSLICE_T0.CE_ODELAY |
TCELL3:IMUX.BYP.9.DELAY | BITSLICE_CONTROL0.EN_VTC |
TCELL3:IMUX.BYP.10.DELAY | BITSLICE_CONTROL0.CTRL_DLY_TEST_IN |
TCELL3:IMUX.BYP.12.DELAY | BITSLICE3.TX_LD |
TCELL3:IMUX.BYP.13.DELAY | BITSLICE3.TX_INC |
TCELL3:IMUX.BYP.14.DELAY | BITSLICE3.TX_EN_VTC |
TCELL3:IMUX.BYP.15.DELAY | BITSLICE3.TX_CE_ODELAY |
TCELL3:IMUX.IMUX.6.DELAY | BITSLICE2.RX_CNTVALUEIN0 |
TCELL3:IMUX.IMUX.7.DELAY | BITSLICE2.RX_CNTVALUEIN2 |
TCELL3:IMUX.IMUX.8.DELAY | BITSLICE2.RX_CNTVALUEIN4 |
TCELL3:IMUX.IMUX.9.DELAY | BITSLICE2.RX_CNTVALUEIN6 |
TCELL3:IMUX.IMUX.10.DELAY | BITSLICE_T0.CNTVALUEIN1 |
TCELL3:IMUX.IMUX.11.DELAY | BITSLICE2.TX_D5 |
TCELL3:IMUX.IMUX.12.DELAY | BITSLICE_T0.CNTVALUEIN5 |
TCELL3:IMUX.IMUX.13.DELAY | BITSLICE_T0.CNTVALUEIN7 |
TCELL3:IMUX.IMUX.14.DELAY | BITSLICE_CONTROL0.CLB2RIU_NIBBLE_SEL |
TCELL3:IMUX.IMUX.15.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS1_1 |
TCELL3:IMUX.IMUX.16.DELAY | BITSLICE2.RX_CE_IFD |
TCELL3:IMUX.IMUX.17.DELAY | BITSLICE2.RX_DATAIN1 |
TCELL3:IMUX.IMUX.18.DELAY | BITSLICE2.CLB2PHY_FIFO_RDEN |
TCELL3:IMUX.IMUX.20.DELAY | BITSLICE2.TX_CNTVALUEIN0 |
TCELL3:IMUX.IMUX.21.DELAY | BITSLICE2.TX_CNTVALUEIN1 |
TCELL3:IMUX.IMUX.22.DELAY | BITSLICE2.TX_CNTVALUEIN2 |
TCELL3:IMUX.IMUX.23.DELAY | BITSLICE2.TX_CNTVALUEIN3 |
TCELL3:IMUX.IMUX.24.DELAY | BITSLICE2.TX_D0 |
TCELL3:IMUX.IMUX.25.DELAY | BITSLICE2.TX_D1 |
TCELL3:IMUX.IMUX.26.DELAY | BITSLICE2.TX_CNTVALUEIN4 |
TCELL3:IMUX.IMUX.27.DELAY | BITSLICE2.TX_CNTVALUEIN5 |
TCELL3:IMUX.IMUX.28.DELAY | BITSLICE2.TX_CNTVALUEIN6 |
TCELL3:IMUX.IMUX.29.DELAY | BITSLICE2.TX_CNTVALUEIN7 |
TCELL3:IMUX.IMUX.30.DELAY | BITSLICE2.TX_CNTVALUEIN8 |
TCELL3:IMUX.IMUX.31.DELAY | BITSLICE2.RX_CNTVALUEIN1 |
TCELL3:IMUX.IMUX.32.DELAY | BITSLICE2.TX_D2 |
TCELL3:IMUX.IMUX.33.DELAY | BITSLICE2.TX_D3 |
TCELL3:IMUX.IMUX.34.DELAY | BITSLICE2.RX_CNTVALUEIN3 |
TCELL3:IMUX.IMUX.35.DELAY | BITSLICE2.RX_CNTVALUEIN5 |
TCELL3:IMUX.IMUX.36.DELAY | BITSLICE2.RX_CNTVALUEIN7 |
TCELL3:IMUX.IMUX.37.DELAY | BITSLICE2.RX_CNTVALUEIN8 |
TCELL3:IMUX.IMUX.38.DELAY | BITSLICE_T0.CNTVALUEIN0 |
TCELL3:IMUX.IMUX.39.DELAY | BITSLICE2.TX_D4 |
TCELL3:IMUX.IMUX.40.DELAY | BITSLICE_T0.CNTVALUEIN2 |
TCELL3:IMUX.IMUX.41.DELAY | BITSLICE_T0.CNTVALUEIN3 |
TCELL3:IMUX.IMUX.42.DELAY | BITSLICE_T0.CNTVALUEIN4 |
TCELL3:IMUX.IMUX.43.DELAY | BITSLICE_T0.CNTVALUEIN6 |
TCELL3:IMUX.IMUX.44.DELAY | BITSLICE_T0.CNTVALUEIN8 |
TCELL3:IMUX.IMUX.45.DELAY | BITSLICE2.TX_D6 |
TCELL3:IMUX.IMUX.46.DELAY | BITSLICE2.TX_D7 |
TCELL3:IMUX.IMUX.47.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS1_0 |
TCELL4:OUT.4 | BITSLICE4.PHY2CLB_FIFO_EMPTY |
TCELL4:OUT.5 | BITSLICE4.RX_Q0 |
TCELL4:OUT.6 | BITSLICE3.TX_CNTVALUEOUT5 |
TCELL4:OUT.7 | BITSLICE3.TX_CNTVALUEOUT6 |
TCELL4:OUT.8 | BITSLICE3.TX_CNTVALUEOUT7 |
TCELL4:OUT.9 | BITSLICE3.TX_CNTVALUEOUT8 |
TCELL4:OUT.10 | BITSLICE4.RX_Q1 |
TCELL4:OUT.11 | BITSLICE4.RX_Q2 |
TCELL4:OUT.12 | BITSLICE4.TX_T_OUT |
TCELL4:OUT.13 | BITSLICE3.RX_CNTVALUEOUT0 |
TCELL4:OUT.14 | BITSLICE3.RX_CNTVALUEOUT1 |
TCELL4:OUT.15 | BITSLICE3.RX_CNTVALUEOUT2 |
TCELL4:OUT.16 | BITSLICE3.RX_CNTVALUEOUT3 |
TCELL4:OUT.17 | BITSLICE4.RX_Q3 |
TCELL4:OUT.18 | BITSLICE4.RX_Q4 |
TCELL4:OUT.19 | BITSLICE3.RX_CNTVALUEOUT4 |
TCELL4:OUT.20 | BITSLICE3.RX_CNTVALUEOUT5 |
TCELL4:OUT.21 | BITSLICE3.RX_CNTVALUEOUT6 |
TCELL4:OUT.22 | BITSLICE3.RX_CNTVALUEOUT7 |
TCELL4:OUT.23 | BITSLICE4.RX_Q5 |
TCELL4:OUT.24 | BITSLICE4.RX_Q6 |
TCELL4:OUT.25 | BITSLICE3.RX_CNTVALUEOUT8 |
TCELL4:OUT.26 | BITSLICE4.TX_CNTVALUEOUT0 |
TCELL4:OUT.27 | BITSLICE4.TX_CNTVALUEOUT1 |
TCELL4:OUT.28 | BITSLICE4.TX_CNTVALUEOUT2 |
TCELL4:OUT.29 | BITSLICE4.RX_Q7 |
TCELL4:OUT.30 | BITSLICE4.TX_CNTVALUEOUT3 |
TCELL4:OUT.31 | BITSLICE4.TX_CNTVALUEOUT4 |
TCELL4:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_RST3 |
TCELL4:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.RXBIT_RST3 |
TCELL4:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK3 |
TCELL4:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.ODELAY_RST3 |
TCELL4:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST3 |
TCELL4:IMUX.BYP.6.DELAY | BITSLICE3.RX_LD |
TCELL4:IMUX.BYP.7.DELAY | BITSLICE3.RX_INC |
TCELL4:IMUX.BYP.8.DELAY | BITSLICE3.RX_EN_VTC |
TCELL4:IMUX.BYP.9.DELAY | BITSLICE3.RX_CE_IDELAY |
TCELL4:IMUX.BYP.10.DELAY | BITSLICE3.DYN_DCI_OUT_INT |
TCELL4:IMUX.BYP.11.DELAY | BITSLICE4.TX_LD |
TCELL4:IMUX.BYP.12.DELAY | BITSLICE4.TX_INC |
TCELL4:IMUX.BYP.13.DELAY | BITSLICE4.TX_EN_VTC |
TCELL4:IMUX.BYP.14.DELAY | BITSLICE4.TX_CE_ODELAY |
TCELL4:IMUX.BYP.15.DELAY | BITSLICE4.RX_LD |
TCELL4:IMUX.IMUX.6.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS1_1 |
TCELL4:IMUX.IMUX.7.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS1_3 |
TCELL4:IMUX.IMUX.8.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS0_3 |
TCELL4:IMUX.IMUX.9.DELAY | BITSLICE3.TX_CE_OFD |
TCELL4:IMUX.IMUX.10.DELAY | BITSLICE3.TX_D0 |
TCELL4:IMUX.IMUX.11.DELAY | BITSLICE3.TX_CNTVALUEIN0 |
TCELL4:IMUX.IMUX.12.DELAY | BITSLICE3.TX_CNTVALUEIN2 |
TCELL4:IMUX.IMUX.13.DELAY | BITSLICE3.TX_D4 |
TCELL4:IMUX.IMUX.14.DELAY | BITSLICE3.TX_D6 |
TCELL4:IMUX.IMUX.15.DELAY | BITSLICE3.TX_CNTVALUEIN5 |
TCELL4:IMUX.IMUX.16.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS1_2 |
TCELL4:IMUX.IMUX.17.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS1_3 |
TCELL4:IMUX.IMUX.18.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS0_0 |
TCELL4:IMUX.IMUX.19.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS0_1 |
TCELL4:IMUX.IMUX.20.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS0_2 |
TCELL4:IMUX.IMUX.21.DELAY | BITSLICE_CONTROL0.CLB2PHY_WRCS0_3 |
TCELL4:IMUX.IMUX.22.DELAY | BITSLICE_CONTROL0.CLB2PHY_T_B0 |
TCELL4:IMUX.IMUX.23.DELAY | BITSLICE_CONTROL0.CLB2PHY_T_B1 |
TCELL4:IMUX.IMUX.24.DELAY | BITSLICE_CONTROL0.CLB2PHY_T_B2 |
TCELL4:IMUX.IMUX.25.DELAY | BITSLICE_CONTROL0.CLB2PHY_T_B3 |
TCELL4:IMUX.IMUX.26.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDEN0 |
TCELL4:IMUX.IMUX.27.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDEN1 |
TCELL4:IMUX.IMUX.28.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDEN2 |
TCELL4:IMUX.IMUX.29.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDEN3 |
TCELL4:IMUX.IMUX.30.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS1_0 |
TCELL4:IMUX.IMUX.31.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS1_2 |
TCELL4:IMUX.IMUX.32.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS0_0 |
TCELL4:IMUX.IMUX.33.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS0_1 |
TCELL4:IMUX.IMUX.34.DELAY | BITSLICE_CONTROL0.CLB2PHY_RDCS0_2 |
TCELL4:IMUX.IMUX.35.DELAY | BITSLICE3.TX_T |
TCELL4:IMUX.IMUX.36.DELAY | BITSLICE3.RX_CE_IFD |
TCELL4:IMUX.IMUX.37.DELAY | BITSLICE3.RX_DATAIN1 |
TCELL4:IMUX.IMUX.38.DELAY | BITSLICE3.CLB2PHY_FIFO_RDEN |
TCELL4:IMUX.IMUX.39.DELAY | BITSLICE3.TX_D1 |
TCELL4:IMUX.IMUX.40.DELAY | BITSLICE3.TX_CNTVALUEIN1 |
TCELL4:IMUX.IMUX.41.DELAY | BITSLICE3.TX_D2 |
TCELL4:IMUX.IMUX.42.DELAY | BITSLICE3.TX_D3 |
TCELL4:IMUX.IMUX.44.DELAY | BITSLICE3.TX_D5 |
TCELL4:IMUX.IMUX.45.DELAY | BITSLICE3.TX_CNTVALUEIN3 |
TCELL4:IMUX.IMUX.46.DELAY | BITSLICE3.TX_CNTVALUEIN4 |
TCELL4:IMUX.IMUX.47.DELAY | BITSLICE3.TX_D7 |
TCELL5:OUT.4 | BITSLICE5.PHY2CLB_FIFO_EMPTY |
TCELL5:OUT.5 | BITSLICE5.RX_Q0 |
TCELL5:OUT.6 | BITSLICE4.TX_CNTVALUEOUT5 |
TCELL5:OUT.7 | BITSLICE4.TX_CNTVALUEOUT6 |
TCELL5:OUT.8 | BITSLICE4.TX_CNTVALUEOUT7 |
TCELL5:OUT.9 | BITSLICE4.TX_CNTVALUEOUT8 |
TCELL5:OUT.10 | BITSLICE5.RX_Q1 |
TCELL5:OUT.11 | BITSLICE5.RX_Q2 |
TCELL5:OUT.12 | BITSLICE5.TX_T_OUT |
TCELL5:OUT.13 | BITSLICE4.RX_CNTVALUEOUT0 |
TCELL5:OUT.14 | BITSLICE4.RX_CNTVALUEOUT1 |
TCELL5:OUT.15 | BITSLICE4.RX_CNTVALUEOUT2 |
TCELL5:OUT.16 | BITSLICE5.RX_Q3 |
TCELL5:OUT.17 | BITSLICE5.RX_Q4 |
TCELL5:OUT.18 | BITSLICE4.RX_CNTVALUEOUT3 |
TCELL5:OUT.19 | BITSLICE4.RX_CNTVALUEOUT4 |
TCELL5:OUT.20 | BITSLICE4.RX_CNTVALUEOUT5 |
TCELL5:OUT.21 | BITSLICE4.RX_CNTVALUEOUT6 |
TCELL5:OUT.22 | BITSLICE5.RX_Q5 |
TCELL5:OUT.23 | BITSLICE5.RX_Q6 |
TCELL5:OUT.24 | BITSLICE4.RX_CNTVALUEOUT7 |
TCELL5:OUT.25 | BITSLICE4.RX_CNTVALUEOUT8 |
TCELL5:OUT.26 | BITSLICE5.TX_CNTVALUEOUT0 |
TCELL5:OUT.27 | BITSLICE5.TX_CNTVALUEOUT1 |
TCELL5:OUT.28 | BITSLICE5.RX_Q7 |
TCELL5:OUT.29 | BITSLICE5.TX_CNTVALUEOUT2 |
TCELL5:OUT.30 | BITSLICE5.TX_CNTVALUEOUT3 |
TCELL5:OUT.31 | BITSLICE5.TX_CNTVALUEOUT4 |
TCELL5:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_RST4 |
TCELL5:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.RXBIT_RST4 |
TCELL5:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK4 |
TCELL5:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.ODELAY_RST4 |
TCELL5:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST4 |
TCELL5:IMUX.BYP.6.DELAY | BITSLICE4.RX_INC |
TCELL5:IMUX.BYP.7.DELAY | BITSLICE4.RX_EN_VTC |
TCELL5:IMUX.BYP.8.DELAY | BITSLICE4.RX_CE_IDELAY |
TCELL5:IMUX.BYP.9.DELAY | BITSLICE4.DYN_DCI_OUT_INT |
TCELL5:IMUX.BYP.10.DELAY | BITSLICE5.TX_LD |
TCELL5:IMUX.BYP.11.DELAY | BITSLICE5.TX_INC |
TCELL5:IMUX.BYP.12.DELAY | BITSLICE5.TX_EN_VTC |
TCELL5:IMUX.BYP.13.DELAY | BITSLICE5.TX_CE_ODELAY |
TCELL5:IMUX.BYP.14.DELAY | BITSLICE5.RX_LD |
TCELL5:IMUX.BYP.15.DELAY | BITSLICE5.RX_INC |
TCELL5:IMUX.IMUX.6.DELAY | BITSLICE4.TX_CE_OFD |
TCELL5:IMUX.IMUX.7.DELAY | BITSLICE4.RX_DATAIN1 |
TCELL5:IMUX.IMUX.8.DELAY | BITSLICE4.TX_CNTVALUEIN0 |
TCELL5:IMUX.IMUX.9.DELAY | BITSLICE4.TX_CNTVALUEIN2 |
TCELL5:IMUX.IMUX.10.DELAY | BITSLICE4.TX_CNTVALUEIN6 |
TCELL5:IMUX.IMUX.11.DELAY | BITSLICE4.TX_D4 |
TCELL5:IMUX.IMUX.12.DELAY | BITSLICE4.RX_CNTVALUEIN1 |
TCELL5:IMUX.IMUX.13.DELAY | BITSLICE4.RX_CNTVALUEIN3 |
TCELL5:IMUX.IMUX.14.DELAY | BITSLICE4.TX_D7 |
TCELL5:IMUX.IMUX.15.DELAY | BITSLICE4.RX_CNTVALUEIN7 |
TCELL5:IMUX.IMUX.16.DELAY | BITSLICE3.TX_CNTVALUEIN6 |
TCELL5:IMUX.IMUX.17.DELAY | BITSLICE3.TX_CNTVALUEIN7 |
TCELL5:IMUX.IMUX.18.DELAY | BITSLICE3.TX_CNTVALUEIN8 |
TCELL5:IMUX.IMUX.19.DELAY | BITSLICE3.RX_CNTVALUEIN0 |
TCELL5:IMUX.IMUX.20.DELAY | BITSLICE3.RX_CNTVALUEIN1 |
TCELL5:IMUX.IMUX.21.DELAY | BITSLICE3.RX_CNTVALUEIN2 |
TCELL5:IMUX.IMUX.22.DELAY | BITSLICE3.RX_CNTVALUEIN3 |
TCELL5:IMUX.IMUX.23.DELAY | BITSLICE3.RX_CNTVALUEIN4 |
TCELL5:IMUX.IMUX.24.DELAY | BITSLICE4.TX_D0 |
TCELL5:IMUX.IMUX.25.DELAY | BITSLICE4.TX_D1 |
TCELL5:IMUX.IMUX.26.DELAY | BITSLICE3.RX_CNTVALUEIN5 |
TCELL5:IMUX.IMUX.27.DELAY | BITSLICE3.RX_CNTVALUEIN6 |
TCELL5:IMUX.IMUX.28.DELAY | BITSLICE3.RX_CNTVALUEIN7 |
TCELL5:IMUX.IMUX.29.DELAY | BITSLICE3.RX_CNTVALUEIN8 |
TCELL5:IMUX.IMUX.30.DELAY | BITSLICE4.TX_T |
TCELL5:IMUX.IMUX.31.DELAY | BITSLICE4.RX_CE_IFD |
TCELL5:IMUX.IMUX.32.DELAY | BITSLICE4.CLB2PHY_FIFO_RDEN |
TCELL5:IMUX.IMUX.33.DELAY | BITSLICE4.TX_D2 |
TCELL5:IMUX.IMUX.34.DELAY | BITSLICE4.TX_D3 |
TCELL5:IMUX.IMUX.35.DELAY | BITSLICE4.TX_CNTVALUEIN1 |
TCELL5:IMUX.IMUX.36.DELAY | BITSLICE4.TX_CNTVALUEIN3 |
TCELL5:IMUX.IMUX.37.DELAY | BITSLICE4.TX_CNTVALUEIN4 |
TCELL5:IMUX.IMUX.38.DELAY | BITSLICE4.TX_CNTVALUEIN5 |
TCELL5:IMUX.IMUX.39.DELAY | BITSLICE4.TX_CNTVALUEIN7 |
TCELL5:IMUX.IMUX.40.DELAY | BITSLICE4.TX_D5 |
TCELL5:IMUX.IMUX.41.DELAY | BITSLICE4.TX_CNTVALUEIN8 |
TCELL5:IMUX.IMUX.42.DELAY | BITSLICE4.RX_CNTVALUEIN0 |
TCELL5:IMUX.IMUX.43.DELAY | BITSLICE4.RX_CNTVALUEIN2 |
TCELL5:IMUX.IMUX.44.DELAY | BITSLICE4.RX_CNTVALUEIN4 |
TCELL5:IMUX.IMUX.45.DELAY | BITSLICE4.RX_CNTVALUEIN5 |
TCELL5:IMUX.IMUX.46.DELAY | BITSLICE4.TX_D6 |
TCELL5:IMUX.IMUX.47.DELAY | BITSLICE4.RX_CNTVALUEIN6 |
TCELL6:OUT.4 | RIU_OR0.RIU_RD_DATA0 |
TCELL6:OUT.5 | RIU_OR0.RIU_RD_DATA1 |
TCELL6:OUT.6 | BITSLICE5.TX_CNTVALUEOUT5 |
TCELL6:OUT.7 | BITSLICE5.TX_CNTVALUEOUT6 |
TCELL6:OUT.8 | BITSLICE5.TX_CNTVALUEOUT7 |
TCELL6:OUT.9 | RIU_OR0.RIU_RD_DATA2 |
TCELL6:OUT.10 | RIU_OR0.RIU_RD_DATA3 |
TCELL6:OUT.11 | BITSLICE5.TX_CNTVALUEOUT8 |
TCELL6:OUT.12 | BITSLICE6.TX_T_OUT |
TCELL6:OUT.13 | BITSLICE5.RX_CNTVALUEOUT0 |
TCELL6:OUT.14 | RIU_OR0.RIU_RD_DATA4 |
TCELL6:OUT.15 | RIU_OR0.RIU_RD_DATA5 |
TCELL6:OUT.16 | BITSLICE5.RX_CNTVALUEOUT1 |
TCELL6:OUT.17 | BITSLICE5.RX_CNTVALUEOUT2 |
TCELL6:OUT.18 | BITSLICE5.RX_CNTVALUEOUT3 |
TCELL6:OUT.19 | RIU_OR0.RIU_RD_DATA6 |
TCELL6:OUT.20 | RIU_OR0.RIU_RD_DATA7 |
TCELL6:OUT.21 | BITSLICE5.RX_CNTVALUEOUT4 |
TCELL6:OUT.22 | BITSLICE5.RX_CNTVALUEOUT5 |
TCELL6:OUT.23 | BITSLICE5.RX_CNTVALUEOUT6 |
TCELL6:OUT.24 | RIU_OR0.RIU_RD_DATA8 |
TCELL6:OUT.25 | RIU_OR0.RIU_RD_DATA9 |
TCELL6:OUT.26 | BITSLICE5.RX_CNTVALUEOUT7 |
TCELL6:OUT.27 | BITSLICE5.RX_CNTVALUEOUT8 |
TCELL6:OUT.28 | RIU_OR0.RIU_RD_VALID |
TCELL6:OUT.29 | RIU_OR0.RIU_RD_DATA10 |
TCELL6:OUT.30 | RIU_OR0.RIU_RD_DATA11 |
TCELL6:OUT.31 | RIU_OR0.RIU_RD_DATA12 |
TCELL6:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_RST5 |
TCELL6:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.RXBIT_RST5 |
TCELL6:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.ODELAY_RST5 |
TCELL6:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK5 |
TCELL6:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST5 |
TCELL6:IMUX.BYP.6.DELAY | BITSLICE5.RX_EN_VTC |
TCELL6:IMUX.BYP.7.DELAY | BITSLICE5.RX_CE_IDELAY |
TCELL6:IMUX.BYP.8.DELAY | BITSLICE5.DYN_DCI_OUT_INT |
TCELL6:IMUX.BYP.9.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B0 |
TCELL6:IMUX.BYP.10.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B1 |
TCELL6:IMUX.BYP.11.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B2 |
TCELL6:IMUX.BYP.12.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B3 |
TCELL6:IMUX.BYP.13.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_RST_MASK_B |
TCELL6:IMUX.BYP.14.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_MODE_B |
TCELL6:IMUX.BYP.15.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN0 |
TCELL6:IMUX.IMUX.6.DELAY | BITSLICE5.TX_CNTVALUEIN7 |
TCELL6:IMUX.IMUX.7.DELAY | BITSLICE5.TX_D3 |
TCELL6:IMUX.IMUX.8.DELAY | BITSLICE5.TX_D4 |
TCELL6:IMUX.IMUX.10.DELAY | BITSLICE5.RX_CNTVALUEIN5 |
TCELL6:IMUX.IMUX.11.DELAY | BITSLICE5.TX_D7 |
TCELL6:IMUX.IMUX.12.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_EN, BITSLICE_CONTROL1.CLB2RIU_WR_EN |
TCELL6:IMUX.IMUX.13.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA1, BITSLICE_CONTROL1.CLB2RIU_WR_DATA1 |
TCELL6:IMUX.IMUX.14.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA5, BITSLICE_CONTROL1.CLB2RIU_WR_DATA5 |
TCELL6:IMUX.IMUX.15.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA7, BITSLICE_CONTROL1.CLB2RIU_WR_DATA7 |
TCELL6:IMUX.IMUX.16.DELAY | BITSLICE4.RX_CNTVALUEIN8 |
TCELL6:IMUX.IMUX.17.DELAY | BITSLICE5.TX_T |
TCELL6:IMUX.IMUX.18.DELAY | BITSLICE5.TX_CE_OFD |
TCELL6:IMUX.IMUX.19.DELAY | BITSLICE5.RX_CE_IFD |
TCELL6:IMUX.IMUX.20.DELAY | BITSLICE5.RX_DATAIN1 |
TCELL6:IMUX.IMUX.21.DELAY | BITSLICE5.CLB2PHY_FIFO_RDEN |
TCELL6:IMUX.IMUX.22.DELAY | BITSLICE5.TX_CNTVALUEIN0 |
TCELL6:IMUX.IMUX.23.DELAY | BITSLICE5.TX_CNTVALUEIN1 |
TCELL6:IMUX.IMUX.24.DELAY | BITSLICE5.TX_CNTVALUEIN2 |
TCELL6:IMUX.IMUX.25.DELAY | BITSLICE5.TX_CNTVALUEIN3 |
TCELL6:IMUX.IMUX.26.DELAY | BITSLICE5.TX_D0 |
TCELL6:IMUX.IMUX.27.DELAY | BITSLICE5.TX_D1 |
TCELL6:IMUX.IMUX.28.DELAY | BITSLICE5.TX_CNTVALUEIN4 |
TCELL6:IMUX.IMUX.29.DELAY | BITSLICE5.TX_CNTVALUEIN5 |
TCELL6:IMUX.IMUX.30.DELAY | BITSLICE5.TX_CNTVALUEIN6 |
TCELL6:IMUX.IMUX.31.DELAY | BITSLICE5.TX_D2 |
TCELL6:IMUX.IMUX.32.DELAY | BITSLICE5.TX_CNTVALUEIN8 |
TCELL6:IMUX.IMUX.33.DELAY | BITSLICE5.RX_CNTVALUEIN0 |
TCELL6:IMUX.IMUX.34.DELAY | BITSLICE5.RX_CNTVALUEIN1 |
TCELL6:IMUX.IMUX.35.DELAY | BITSLICE5.TX_D5 |
TCELL6:IMUX.IMUX.36.DELAY | BITSLICE5.RX_CNTVALUEIN2 |
TCELL6:IMUX.IMUX.37.DELAY | BITSLICE5.RX_CNTVALUEIN3 |
TCELL6:IMUX.IMUX.38.DELAY | BITSLICE5.RX_CNTVALUEIN4 |
TCELL6:IMUX.IMUX.39.DELAY | BITSLICE5.TX_D6 |
TCELL6:IMUX.IMUX.40.DELAY | BITSLICE5.RX_CNTVALUEIN6 |
TCELL6:IMUX.IMUX.41.DELAY | BITSLICE5.RX_CNTVALUEIN7 |
TCELL6:IMUX.IMUX.42.DELAY | BITSLICE5.RX_CNTVALUEIN8 |
TCELL6:IMUX.IMUX.43.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA0, BITSLICE_CONTROL1.CLB2RIU_WR_DATA0 |
TCELL6:IMUX.IMUX.44.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA2, BITSLICE_CONTROL1.CLB2RIU_WR_DATA2 |
TCELL6:IMUX.IMUX.45.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA3, BITSLICE_CONTROL1.CLB2RIU_WR_DATA3 |
TCELL6:IMUX.IMUX.46.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA4, BITSLICE_CONTROL1.CLB2RIU_WR_DATA4 |
TCELL6:IMUX.IMUX.47.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA6, BITSLICE_CONTROL1.CLB2RIU_WR_DATA6 |
TCELL7:OUT.4 | RIU_OR0.RIU_RD_DATA13 |
TCELL7:OUT.5 | RIU_OR0.RIU_RD_DATA14 |
TCELL7:OUT.6 | RIU_OR0.RIU_RD_DATA15 |
TCELL7:OUT.7 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT0 |
TCELL7:OUT.8 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT1 |
TCELL7:OUT.9 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT2 |
TCELL7:OUT.10 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT3 |
TCELL7:OUT.11 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT4 |
TCELL7:OUT.12 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT5 |
TCELL7:OUT.13 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT6 |
TCELL7:OUT.14 | XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT7 |
TCELL7:OUT.15 | XIPHY_FEEDTHROUGH0.PHY2CLB_DBG_CLK_STOP_OUT |
TCELL7:OUT.16 | XIPHY_FEEDTHROUGH0.PHY2CLB_DBG_CLK_STOP_FLG_OUT |
TCELL7:OUT.17 | XIPHY_FEEDTHROUGH0.PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT |
TCELL7:OUT.18 | BITSLICE12.PHY2CLB_FIFO_EMPTY |
TCELL7:OUT.19 | BITSLICE12.RX_Q0 |
TCELL7:OUT.20 | BITSLICE12.RX_Q1 |
TCELL7:OUT.21 | BITSLICE12.TX_CNTVALUEOUT0 |
TCELL7:OUT.22 | BITSLICE12.TX_CNTVALUEOUT1 |
TCELL7:OUT.23 | BITSLICE12.RX_Q2 |
TCELL7:OUT.24 | BITSLICE12.RX_Q3 |
TCELL7:OUT.25 | BITSLICE12.RX_Q4 |
TCELL7:OUT.26 | BITSLICE12.TX_CNTVALUEOUT2 |
TCELL7:OUT.27 | BITSLICE12.TX_CNTVALUEOUT3 |
TCELL7:OUT.28 | BITSLICE12.TX_CNTVALUEOUT4 |
TCELL7:OUT.29 | BITSLICE12.RX_Q5 |
TCELL7:OUT.30 | BITSLICE12.RX_Q6 |
TCELL7:OUT.31 | BITSLICE12.RX_Q7 |
TCELL7:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.RXBIT_RST12 |
TCELL7:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_CLK_SDR |
TCELL7:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_CLK_DIV4 |
TCELL7:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_CLK_DIV2 |
TCELL7:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.TXBIT_RST12 |
TCELL7:IMUX.BYP.6.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN1 |
TCELL7:IMUX.BYP.7.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN2 |
TCELL7:IMUX.BYP.8.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN3 |
TCELL7:IMUX.BYP.10.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN4 |
TCELL7:IMUX.BYP.11.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN5 |
TCELL7:IMUX.BYP.12.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN6 |
TCELL7:IMUX.BYP.13.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN7 |
TCELL7:IMUX.BYP.14.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_EN_B |
TCELL7:IMUX.BYP.15.DELAY | BITSLICE12.TX_LD |
TCELL7:IMUX.IMUX.6.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_DIV4_CLK_SEL_B |
TCELL7:IMUX.IMUX.7.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_DBG_CT_START_EN |
TCELL7:IMUX.IMUX.8.DELAY | BITSLICE12.TX_CE_OFD |
TCELL7:IMUX.IMUX.9.DELAY | BITSLICE12.RX_DATAIN1 |
TCELL7:IMUX.IMUX.10.DELAY | BITSLICE12.TX_D0 |
TCELL7:IMUX.IMUX.11.DELAY | BITSLICE12.TX_CNTVALUEIN2 |
TCELL7:IMUX.IMUX.12.DELAY | BITSLICE12.TX_CNTVALUEIN4 |
TCELL7:IMUX.IMUX.13.DELAY | BITSLICE12.TX_D4 |
TCELL7:IMUX.IMUX.14.DELAY | BITSLICE12.TX_D6 |
TCELL7:IMUX.IMUX.15.DELAY | BITSLICE12.TX_CNTVALUEIN8 |
TCELL7:IMUX.IMUX.16.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA8, BITSLICE_CONTROL1.CLB2RIU_WR_DATA8 |
TCELL7:IMUX.IMUX.17.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA9, BITSLICE_CONTROL1.CLB2RIU_WR_DATA9 |
TCELL7:IMUX.IMUX.18.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA10, BITSLICE_CONTROL1.CLB2RIU_WR_DATA10 |
TCELL7:IMUX.IMUX.19.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA11, BITSLICE_CONTROL1.CLB2RIU_WR_DATA11 |
TCELL7:IMUX.IMUX.20.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA12, BITSLICE_CONTROL1.CLB2RIU_WR_DATA12 |
TCELL7:IMUX.IMUX.21.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA13, BITSLICE_CONTROL1.CLB2RIU_WR_DATA13 |
TCELL7:IMUX.IMUX.22.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA14, BITSLICE_CONTROL1.CLB2RIU_WR_DATA14 |
TCELL7:IMUX.IMUX.23.DELAY | BITSLICE_CONTROL0.CLB2RIU_WR_DATA15, BITSLICE_CONTROL1.CLB2RIU_WR_DATA15 |
TCELL7:IMUX.IMUX.24.DELAY | BITSLICE_CONTROL0.CLB2RIU_ADDR0, BITSLICE_CONTROL1.CLB2RIU_ADDR0 |
TCELL7:IMUX.IMUX.25.DELAY | BITSLICE_CONTROL0.CLB2RIU_ADDR1, BITSLICE_CONTROL1.CLB2RIU_ADDR1 |
TCELL7:IMUX.IMUX.26.DELAY | BITSLICE_CONTROL0.CLB2RIU_ADDR2, BITSLICE_CONTROL1.CLB2RIU_ADDR2 |
TCELL7:IMUX.IMUX.27.DELAY | BITSLICE_CONTROL0.CLB2RIU_ADDR3, BITSLICE_CONTROL1.CLB2RIU_ADDR3 |
TCELL7:IMUX.IMUX.28.DELAY | BITSLICE_CONTROL0.CLB2RIU_ADDR4, BITSLICE_CONTROL1.CLB2RIU_ADDR4 |
TCELL7:IMUX.IMUX.29.DELAY | BITSLICE_CONTROL0.CLB2RIU_ADDR5, BITSLICE_CONTROL1.CLB2RIU_ADDR5 |
TCELL7:IMUX.IMUX.30.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SDR_CLK_SEL_B |
TCELL7:IMUX.IMUX.31.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_DIV2_CLK_SEL_B |
TCELL7:IMUX.IMUX.32.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_DBG_CLK_STOP_FLG_OUT |
TCELL7:IMUX.IMUX.33.DELAY | XIPHY_FEEDTHROUGH0.CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT |
TCELL7:IMUX.IMUX.34.DELAY | BITSLICE12.TX_T |
TCELL7:IMUX.IMUX.35.DELAY | BITSLICE12.RX_CE_IFD |
TCELL7:IMUX.IMUX.36.DELAY | BITSLICE12.CLB2PHY_FIFO_RDEN |
TCELL7:IMUX.IMUX.37.DELAY | BITSLICE12.TX_CNTVALUEIN0 |
TCELL7:IMUX.IMUX.38.DELAY | BITSLICE12.TX_CNTVALUEIN1 |
TCELL7:IMUX.IMUX.39.DELAY | BITSLICE12.TX_D1 |
TCELL7:IMUX.IMUX.40.DELAY | BITSLICE12.TX_CNTVALUEIN3 |
TCELL7:IMUX.IMUX.41.DELAY | BITSLICE12.TX_D2 |
TCELL7:IMUX.IMUX.42.DELAY | BITSLICE12.TX_D3 |
TCELL7:IMUX.IMUX.43.DELAY | BITSLICE12.TX_CNTVALUEIN5 |
TCELL7:IMUX.IMUX.44.DELAY | BITSLICE12.TX_D5 |
TCELL7:IMUX.IMUX.45.DELAY | BITSLICE12.TX_CNTVALUEIN6 |
TCELL7:IMUX.IMUX.46.DELAY | BITSLICE12.TX_CNTVALUEIN7 |
TCELL7:IMUX.IMUX.47.DELAY | BITSLICE12.TX_D7 |
TCELL8:OUT.4 | BITSLICE6.PHY2CLB_FIFO_EMPTY |
TCELL8:OUT.5 | BITSLICE6.RX_Q0 |
TCELL8:OUT.6 | BITSLICE6.RX_Q1 |
TCELL8:OUT.7 | BITSLICE12.TX_CNTVALUEOUT5 |
TCELL8:OUT.8 | BITSLICE12.TX_CNTVALUEOUT6 |
TCELL8:OUT.9 | BITSLICE12.TX_CNTVALUEOUT7 |
TCELL8:OUT.10 | BITSLICE12.TX_CNTVALUEOUT8 |
TCELL8:OUT.11 | BITSLICE6.RX_Q2 |
TCELL8:OUT.12 | BITSLICE6.RX_Q3 |
TCELL8:OUT.13 | BITSLICE7.TX_T_OUT |
TCELL8:OUT.14 | BITSLICE12.RX_CNTVALUEOUT0 |
TCELL8:OUT.15 | BITSLICE12.RX_CNTVALUEOUT1 |
TCELL8:OUT.16 | BITSLICE12.RX_CNTVALUEOUT2 |
TCELL8:OUT.17 | BITSLICE12.RX_CNTVALUEOUT3 |
TCELL8:OUT.18 | BITSLICE6.RX_Q4 |
TCELL8:OUT.19 | BITSLICE6.RX_Q5 |
TCELL8:OUT.20 | BITSLICE12.RX_CNTVALUEOUT4 |
TCELL8:OUT.21 | BITSLICE12.RX_CNTVALUEOUT5 |
TCELL8:OUT.22 | BITSLICE12.RX_CNTVALUEOUT6 |
TCELL8:OUT.23 | BITSLICE12.RX_CNTVALUEOUT7 |
TCELL8:OUT.24 | BITSLICE12.RX_CNTVALUEOUT8 |
TCELL8:OUT.25 | BITSLICE6.RX_Q6 |
TCELL8:OUT.26 | BITSLICE6.RX_Q7 |
TCELL8:OUT.27 | BITSLICE6.TX_CNTVALUEOUT0 |
TCELL8:OUT.28 | BITSLICE6.TX_CNTVALUEOUT1 |
TCELL8:OUT.29 | BITSLICE6.TX_CNTVALUEOUT2 |
TCELL8:OUT.30 | BITSLICE6.TX_CNTVALUEOUT3 |
TCELL8:OUT.31 | BITSLICE6.TX_CNTVALUEOUT4 |
TCELL8:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.ODELAY_RST12 |
TCELL8:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.IDELAY_RST12 |
TCELL8:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK12 |
TCELL8:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.TXBIT_RST6 |
TCELL8:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.RXBIT_RST6 |
TCELL8:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.ODELAY_RST6 |
TCELL8:IMUX.BYP.6.DELAY | BITSLICE12.TX_INC |
TCELL8:IMUX.BYP.7.DELAY | BITSLICE12.TX_EN_VTC |
TCELL8:IMUX.BYP.8.DELAY | BITSLICE12.TX_CE_ODELAY |
TCELL8:IMUX.BYP.9.DELAY | BITSLICE12.RX_LD |
TCELL8:IMUX.BYP.10.DELAY | BITSLICE12.RX_INC |
TCELL8:IMUX.BYP.11.DELAY | BITSLICE12.RX_EN_VTC |
TCELL8:IMUX.BYP.12.DELAY | BITSLICE12.RX_CE_IDELAY |
TCELL8:IMUX.BYP.13.DELAY | BITSLICE12.DYN_DCI_OUT_INT |
TCELL8:IMUX.BYP.14.DELAY | BITSLICE6.TX_LD |
TCELL8:IMUX.BYP.15.DELAY | BITSLICE6.TX_INC |
TCELL8:IMUX.IMUX.6.DELAY | BITSLICE6.RX_CE_IFD |
TCELL8:IMUX.IMUX.7.DELAY | BITSLICE6.RX_DATAIN1 |
TCELL8:IMUX.IMUX.8.DELAY | BITSLICE6.TX_D5 |
TCELL8:IMUX.IMUX.9.DELAY | BITSLICE6.TX_CNTVALUEIN2 |
TCELL8:IMUX.IMUX.10.DELAY | BITSLICE6.TX_CNTVALUEIN6 |
TCELL8:IMUX.IMUX.11.DELAY | BITSLICE6.TX_CNTVALUEIN8 |
TCELL8:IMUX.IMUX.12.DELAY | BITSLICE6.RX_CNTVALUEIN1 |
TCELL8:IMUX.IMUX.13.DELAY | BITSLICE6.RX_CNTVALUEIN3 |
TCELL8:IMUX.IMUX.14.DELAY | BITSLICE6.RX_CNTVALUEIN7 |
TCELL8:IMUX.IMUX.15.DELAY | BITSLICE7.TX_T |
TCELL8:IMUX.IMUX.16.DELAY | BITSLICE6.TX_D0 |
TCELL8:IMUX.IMUX.17.DELAY | BITSLICE6.TX_D1 |
TCELL8:IMUX.IMUX.18.DELAY | BITSLICE12.RX_CNTVALUEIN0 |
TCELL8:IMUX.IMUX.19.DELAY | BITSLICE12.RX_CNTVALUEIN1 |
TCELL8:IMUX.IMUX.20.DELAY | BITSLICE12.RX_CNTVALUEIN2 |
TCELL8:IMUX.IMUX.21.DELAY | BITSLICE12.RX_CNTVALUEIN3 |
TCELL8:IMUX.IMUX.22.DELAY | BITSLICE12.RX_CNTVALUEIN4 |
TCELL8:IMUX.IMUX.23.DELAY | BITSLICE12.RX_CNTVALUEIN5 |
TCELL8:IMUX.IMUX.24.DELAY | BITSLICE12.RX_CNTVALUEIN6 |
TCELL8:IMUX.IMUX.25.DELAY | BITSLICE12.RX_CNTVALUEIN7 |
TCELL8:IMUX.IMUX.26.DELAY | BITSLICE6.TX_D2 |
TCELL8:IMUX.IMUX.27.DELAY | BITSLICE6.TX_D3 |
TCELL8:IMUX.IMUX.29.DELAY | BITSLICE6.TX_T |
TCELL8:IMUX.IMUX.30.DELAY | BITSLICE6.TX_CE_OFD |
TCELL8:IMUX.IMUX.31.DELAY | BITSLICE12.RX_CNTVALUEIN8 |
TCELL8:IMUX.IMUX.32.DELAY | BITSLICE6.CLB2PHY_FIFO_RDEN |
TCELL8:IMUX.IMUX.33.DELAY | BITSLICE6.TX_CNTVALUEIN0 |
TCELL8:IMUX.IMUX.34.DELAY | BITSLICE6.TX_D4 |
TCELL8:IMUX.IMUX.35.DELAY | BITSLICE6.TX_CNTVALUEIN1 |
TCELL8:IMUX.IMUX.36.DELAY | BITSLICE6.TX_CNTVALUEIN3 |
TCELL8:IMUX.IMUX.37.DELAY | BITSLICE6.TX_CNTVALUEIN4 |
TCELL8:IMUX.IMUX.38.DELAY | BITSLICE6.TX_CNTVALUEIN5 |
TCELL8:IMUX.IMUX.39.DELAY | BITSLICE6.TX_CNTVALUEIN7 |
TCELL8:IMUX.IMUX.40.DELAY | BITSLICE6.TX_D6 |
TCELL8:IMUX.IMUX.41.DELAY | BITSLICE6.TX_D7 |
TCELL8:IMUX.IMUX.42.DELAY | BITSLICE6.RX_CNTVALUEIN0 |
TCELL8:IMUX.IMUX.43.DELAY | BITSLICE6.RX_CNTVALUEIN2 |
TCELL8:IMUX.IMUX.44.DELAY | BITSLICE6.RX_CNTVALUEIN4 |
TCELL8:IMUX.IMUX.45.DELAY | BITSLICE6.RX_CNTVALUEIN5 |
TCELL8:IMUX.IMUX.46.DELAY | BITSLICE6.RX_CNTVALUEIN6 |
TCELL8:IMUX.IMUX.47.DELAY | BITSLICE6.RX_CNTVALUEIN8 |
TCELL9:OUT.4 | BITSLICE7.PHY2CLB_FIFO_EMPTY |
TCELL9:OUT.5 | BITSLICE7.RX_Q0 |
TCELL9:OUT.6 | BITSLICE7.RX_Q1 |
TCELL9:OUT.7 | BITSLICE6.TX_CNTVALUEOUT5 |
TCELL9:OUT.8 | BITSLICE6.TX_CNTVALUEOUT6 |
TCELL9:OUT.9 | BITSLICE6.TX_CNTVALUEOUT7 |
TCELL9:OUT.10 | BITSLICE6.TX_CNTVALUEOUT8 |
TCELL9:OUT.11 | BITSLICE7.RX_Q2 |
TCELL9:OUT.12 | BITSLICE7.RX_Q3 |
TCELL9:OUT.13 | BITSLICE8.TX_T_OUT |
TCELL9:OUT.14 | BITSLICE6.RX_CNTVALUEOUT0 |
TCELL9:OUT.15 | BITSLICE6.RX_CNTVALUEOUT1 |
TCELL9:OUT.16 | BITSLICE6.RX_CNTVALUEOUT2 |
TCELL9:OUT.17 | BITSLICE6.RX_CNTVALUEOUT3 |
TCELL9:OUT.18 | BITSLICE7.RX_Q4 |
TCELL9:OUT.19 | BITSLICE7.RX_Q5 |
TCELL9:OUT.20 | BITSLICE6.RX_CNTVALUEOUT4 |
TCELL9:OUT.21 | BITSLICE6.RX_CNTVALUEOUT5 |
TCELL9:OUT.22 | BITSLICE6.RX_CNTVALUEOUT6 |
TCELL9:OUT.23 | BITSLICE6.RX_CNTVALUEOUT7 |
TCELL9:OUT.24 | BITSLICE6.RX_CNTVALUEOUT8 |
TCELL9:OUT.25 | BITSLICE7.RX_Q6 |
TCELL9:OUT.26 | BITSLICE7.RX_Q7 |
TCELL9:OUT.27 | BITSLICE7.TX_CNTVALUEOUT0 |
TCELL9:OUT.28 | BITSLICE7.TX_CNTVALUEOUT1 |
TCELL9:OUT.29 | BITSLICE7.TX_CNTVALUEOUT2 |
TCELL9:OUT.30 | BITSLICE7.TX_CNTVALUEOUT3 |
TCELL9:OUT.31 | BITSLICE7.TX_CNTVALUEOUT4 |
TCELL9:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.IDELAY_RST6 |
TCELL9:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK6 |
TCELL9:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.TXBIT_RST7 |
TCELL9:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.RXBIT_RST7 |
TCELL9:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.ODELAY_RST7 |
TCELL9:IMUX.BYP.6.DELAY | BITSLICE6.TX_EN_VTC |
TCELL9:IMUX.BYP.7.DELAY | BITSLICE6.TX_CE_ODELAY |
TCELL9:IMUX.BYP.8.DELAY | BITSLICE6.RX_LD |
TCELL9:IMUX.BYP.9.DELAY | BITSLICE6.RX_INC |
TCELL9:IMUX.BYP.10.DELAY | BITSLICE6.RX_EN_VTC |
TCELL9:IMUX.BYP.11.DELAY | BITSLICE6.RX_CE_IDELAY |
TCELL9:IMUX.BYP.12.DELAY | BITSLICE6.DYN_DCI_OUT_INT |
TCELL9:IMUX.BYP.14.DELAY | BITSLICE7.TX_LD |
TCELL9:IMUX.BYP.15.DELAY | BITSLICE7.TX_INC |
TCELL9:IMUX.IMUX.6.DELAY | BITSLICE7.TX_D3 |
TCELL9:IMUX.IMUX.7.DELAY | BITSLICE7.RX_CNTVALUEIN0 |
TCELL9:IMUX.IMUX.8.DELAY | BITSLICE7.TX_D5 |
TCELL9:IMUX.IMUX.9.DELAY | BITSLICE7.RX_CNTVALUEIN4 |
TCELL9:IMUX.IMUX.10.DELAY | BITSLICE7.TX_D7 |
TCELL9:IMUX.IMUX.11.DELAY | BITSLICE7.RX_CNTVALUEIN8 |
TCELL9:IMUX.IMUX.12.DELAY | BITSLICE8.RX_DATAIN1 |
TCELL9:IMUX.IMUX.13.DELAY | BITSLICE8.TX_D0 |
TCELL9:IMUX.IMUX.14.DELAY | BITSLICE8.TX_D4 |
TCELL9:IMUX.IMUX.15.DELAY | BITSLICE8.TX_D6 |
TCELL9:IMUX.IMUX.16.DELAY | BITSLICE7.TX_CE_OFD |
TCELL9:IMUX.IMUX.17.DELAY | BITSLICE7.RX_CE_IFD |
TCELL9:IMUX.IMUX.18.DELAY | BITSLICE7.RX_DATAIN1 |
TCELL9:IMUX.IMUX.19.DELAY | BITSLICE7.CLB2PHY_FIFO_RDEN |
TCELL9:IMUX.IMUX.20.DELAY | BITSLICE7.TX_CNTVALUEIN0 |
TCELL9:IMUX.IMUX.21.DELAY | BITSLICE7.TX_CNTVALUEIN1 |
TCELL9:IMUX.IMUX.22.DELAY | BITSLICE7.TX_CNTVALUEIN2 |
TCELL9:IMUX.IMUX.23.DELAY | BITSLICE7.TX_CNTVALUEIN3 |
TCELL9:IMUX.IMUX.24.DELAY | BITSLICE7.TX_D0 |
TCELL9:IMUX.IMUX.25.DELAY | BITSLICE7.TX_D1 |
TCELL9:IMUX.IMUX.26.DELAY | BITSLICE7.TX_CNTVALUEIN4 |
TCELL9:IMUX.IMUX.27.DELAY | BITSLICE7.TX_CNTVALUEIN5 |
TCELL9:IMUX.IMUX.28.DELAY | BITSLICE7.TX_CNTVALUEIN6 |
TCELL9:IMUX.IMUX.29.DELAY | BITSLICE7.TX_CNTVALUEIN7 |
TCELL9:IMUX.IMUX.30.DELAY | BITSLICE7.TX_D2 |
TCELL9:IMUX.IMUX.31.DELAY | BITSLICE7.TX_CNTVALUEIN8 |
TCELL9:IMUX.IMUX.32.DELAY | BITSLICE7.RX_CNTVALUEIN1 |
TCELL9:IMUX.IMUX.33.DELAY | BITSLICE7.RX_CNTVALUEIN2 |
TCELL9:IMUX.IMUX.34.DELAY | BITSLICE7.TX_D4 |
TCELL9:IMUX.IMUX.35.DELAY | BITSLICE7.RX_CNTVALUEIN3 |
TCELL9:IMUX.IMUX.36.DELAY | BITSLICE7.RX_CNTVALUEIN5 |
TCELL9:IMUX.IMUX.37.DELAY | BITSLICE7.RX_CNTVALUEIN6 |
TCELL9:IMUX.IMUX.38.DELAY | BITSLICE7.TX_D6 |
TCELL9:IMUX.IMUX.39.DELAY | BITSLICE7.RX_CNTVALUEIN7 |
TCELL9:IMUX.IMUX.40.DELAY | BITSLICE8.TX_T |
TCELL9:IMUX.IMUX.41.DELAY | BITSLICE8.TX_CE_OFD |
TCELL9:IMUX.IMUX.42.DELAY | BITSLICE8.RX_CE_IFD |
TCELL9:IMUX.IMUX.43.DELAY | BITSLICE8.CLB2PHY_FIFO_RDEN |
TCELL9:IMUX.IMUX.44.DELAY | BITSLICE8.TX_D1 |
TCELL9:IMUX.IMUX.45.DELAY | BITSLICE8.TX_D2 |
TCELL9:IMUX.IMUX.46.DELAY | BITSLICE8.TX_D3 |
TCELL9:IMUX.IMUX.47.DELAY | BITSLICE8.TX_D5 |
TCELL10:OUT.4 | BITSLICE8.PHY2CLB_FIFO_EMPTY |
TCELL10:OUT.5 | BITSLICE8.RX_Q0 |
TCELL10:OUT.6 | BITSLICE8.RX_Q1 |
TCELL10:OUT.7 | BITSLICE7.TX_CNTVALUEOUT5 |
TCELL10:OUT.8 | BITSLICE7.TX_CNTVALUEOUT6 |
TCELL10:OUT.9 | BITSLICE7.TX_CNTVALUEOUT7 |
TCELL10:OUT.10 | BITSLICE7.TX_CNTVALUEOUT8 |
TCELL10:OUT.11 | BITSLICE8.RX_Q2 |
TCELL10:OUT.12 | BITSLICE8.RX_Q3 |
TCELL10:OUT.13 | BITSLICE9.TX_T_OUT |
TCELL10:OUT.14 | BITSLICE7.RX_CNTVALUEOUT0 |
TCELL10:OUT.15 | BITSLICE7.RX_CNTVALUEOUT1 |
TCELL10:OUT.16 | BITSLICE7.RX_CNTVALUEOUT2 |
TCELL10:OUT.17 | BITSLICE7.RX_CNTVALUEOUT3 |
TCELL10:OUT.18 | BITSLICE8.RX_Q4 |
TCELL10:OUT.19 | BITSLICE8.RX_Q5 |
TCELL10:OUT.20 | BITSLICE7.RX_CNTVALUEOUT4 |
TCELL10:OUT.21 | BITSLICE7.RX_CNTVALUEOUT5 |
TCELL10:OUT.22 | BITSLICE7.RX_CNTVALUEOUT6 |
TCELL10:OUT.23 | BITSLICE7.RX_CNTVALUEOUT7 |
TCELL10:OUT.24 | BITSLICE7.RX_CNTVALUEOUT8 |
TCELL10:OUT.25 | BITSLICE8.RX_Q6 |
TCELL10:OUT.26 | BITSLICE8.RX_Q7 |
TCELL10:OUT.27 | BITSLICE8.TX_CNTVALUEOUT0 |
TCELL10:OUT.28 | BITSLICE8.TX_CNTVALUEOUT1 |
TCELL10:OUT.29 | BITSLICE8.TX_CNTVALUEOUT2 |
TCELL10:OUT.30 | BITSLICE8.TX_CNTVALUEOUT3 |
TCELL10:OUT.31 | BITSLICE8.TX_CNTVALUEOUT4 |
TCELL10:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.IDELAY_RST7 |
TCELL10:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK7 |
TCELL10:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.TXBIT_RST8 |
TCELL10:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.RXBIT_RST8 |
TCELL10:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.ODELAY_RST8 |
TCELL10:IMUX.BYP.6.DELAY | BITSLICE7.TX_EN_VTC |
TCELL10:IMUX.BYP.7.DELAY | BITSLICE7.TX_CE_ODELAY |
TCELL10:IMUX.BYP.8.DELAY | BITSLICE7.RX_LD |
TCELL10:IMUX.BYP.9.DELAY | BITSLICE7.RX_INC |
TCELL10:IMUX.BYP.10.DELAY | BITSLICE7.RX_EN_VTC |
TCELL10:IMUX.BYP.11.DELAY | BITSLICE7.RX_CE_IDELAY |
TCELL10:IMUX.BYP.12.DELAY | BITSLICE7.DYN_DCI_OUT_INT |
TCELL10:IMUX.BYP.13.DELAY | BITSLICE8.TX_LD |
TCELL10:IMUX.BYP.14.DELAY | BITSLICE8.TX_INC |
TCELL10:IMUX.BYP.15.DELAY | BITSLICE8.TX_EN_VTC |
TCELL10:IMUX.IMUX.6.DELAY | BITSLICE8.RX_CNTVALUEIN4 |
TCELL10:IMUX.IMUX.7.DELAY | BITSLICE8.RX_CNTVALUEIN6 |
TCELL10:IMUX.IMUX.8.DELAY | BITSLICE_T1.CNTVALUEIN1 |
TCELL10:IMUX.IMUX.9.DELAY | BITSLICE_T1.CNTVALUEIN3 |
TCELL10:IMUX.IMUX.10.DELAY | BITSLICE_T1.CNTVALUEIN7 |
TCELL10:IMUX.IMUX.11.DELAY | BITSLICE_CONTROL1.CLB2RIU_NIBBLE_SEL |
TCELL10:IMUX.IMUX.12.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS1_3 |
TCELL10:IMUX.IMUX.13.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS0_1 |
TCELL10:IMUX.IMUX.14.DELAY | BITSLICE_CONTROL1.CLB2PHY_T_B1 |
TCELL10:IMUX.IMUX.15.DELAY | BITSLICE_CONTROL1.CLB2PHY_T_B3 |
TCELL10:IMUX.IMUX.16.DELAY | BITSLICE8.TX_D7 |
TCELL10:IMUX.IMUX.18.DELAY | BITSLICE8.TX_CNTVALUEIN0 |
TCELL10:IMUX.IMUX.19.DELAY | BITSLICE8.TX_CNTVALUEIN1 |
TCELL10:IMUX.IMUX.20.DELAY | BITSLICE8.TX_CNTVALUEIN2 |
TCELL10:IMUX.IMUX.21.DELAY | BITSLICE8.TX_CNTVALUEIN3 |
TCELL10:IMUX.IMUX.22.DELAY | BITSLICE8.TX_CNTVALUEIN4 |
TCELL10:IMUX.IMUX.23.DELAY | BITSLICE8.TX_CNTVALUEIN5 |
TCELL10:IMUX.IMUX.24.DELAY | BITSLICE8.TX_CNTVALUEIN6 |
TCELL10:IMUX.IMUX.25.DELAY | BITSLICE8.TX_CNTVALUEIN7 |
TCELL10:IMUX.IMUX.26.DELAY | BITSLICE8.TX_CNTVALUEIN8 |
TCELL10:IMUX.IMUX.27.DELAY | BITSLICE8.RX_CNTVALUEIN0 |
TCELL10:IMUX.IMUX.28.DELAY | BITSLICE8.RX_CNTVALUEIN1 |
TCELL10:IMUX.IMUX.29.DELAY | BITSLICE8.RX_CNTVALUEIN2 |
TCELL10:IMUX.IMUX.30.DELAY | BITSLICE8.RX_CNTVALUEIN3 |
TCELL10:IMUX.IMUX.31.DELAY | BITSLICE8.RX_CNTVALUEIN5 |
TCELL10:IMUX.IMUX.32.DELAY | BITSLICE8.RX_CNTVALUEIN7 |
TCELL10:IMUX.IMUX.33.DELAY | BITSLICE8.RX_CNTVALUEIN8 |
TCELL10:IMUX.IMUX.34.DELAY | BITSLICE_T1.CNTVALUEIN0 |
TCELL10:IMUX.IMUX.35.DELAY | BITSLICE_T1.CNTVALUEIN2 |
TCELL10:IMUX.IMUX.36.DELAY | BITSLICE_T1.CNTVALUEIN4 |
TCELL10:IMUX.IMUX.37.DELAY | BITSLICE_T1.CNTVALUEIN5 |
TCELL10:IMUX.IMUX.38.DELAY | BITSLICE_T1.CNTVALUEIN6 |
TCELL10:IMUX.IMUX.39.DELAY | BITSLICE_T1.CNTVALUEIN8 |
TCELL10:IMUX.IMUX.40.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS1_0 |
TCELL10:IMUX.IMUX.41.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS1_1 |
TCELL10:IMUX.IMUX.42.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS1_2 |
TCELL10:IMUX.IMUX.43.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS0_0 |
TCELL10:IMUX.IMUX.44.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS0_2 |
TCELL10:IMUX.IMUX.45.DELAY | BITSLICE_CONTROL1.CLB2PHY_WRCS0_3 |
TCELL10:IMUX.IMUX.46.DELAY | BITSLICE_CONTROL1.CLB2PHY_T_B0 |
TCELL10:IMUX.IMUX.47.DELAY | BITSLICE_CONTROL1.CLB2PHY_T_B2 |
TCELL11:OUT.4 | BITSLICE8.TX_CNTVALUEOUT5 |
TCELL11:OUT.5 | BITSLICE8.TX_CNTVALUEOUT6 |
TCELL11:OUT.6 | BITSLICE8.TX_CNTVALUEOUT7 |
TCELL11:OUT.7 | BITSLICE8.TX_CNTVALUEOUT8 |
TCELL11:OUT.8 | BITSLICE10.TX_T_OUT |
TCELL11:OUT.9 | BITSLICE8.RX_CNTVALUEOUT0 |
TCELL11:OUT.10 | BITSLICE8.RX_CNTVALUEOUT1 |
TCELL11:OUT.11 | BITSLICE8.RX_CNTVALUEOUT2 |
TCELL11:OUT.12 | BITSLICE8.RX_CNTVALUEOUT3 |
TCELL11:OUT.13 | BITSLICE8.RX_CNTVALUEOUT4 |
TCELL11:OUT.14 | BITSLICE8.RX_CNTVALUEOUT5 |
TCELL11:OUT.15 | BITSLICE8.RX_CNTVALUEOUT6 |
TCELL11:OUT.16 | BITSLICE8.RX_CNTVALUEOUT7 |
TCELL11:OUT.17 | BITSLICE8.RX_CNTVALUEOUT8 |
TCELL11:OUT.18 | BITSLICE_T1.CNTVALUEOUT0 |
TCELL11:OUT.19 | BITSLICE_T1.CNTVALUEOUT1 |
TCELL11:OUT.20 | BITSLICE_T1.CNTVALUEOUT2 |
TCELL11:OUT.21 | BITSLICE_T1.CNTVALUEOUT3 |
TCELL11:OUT.22 | BITSLICE_T1.CNTVALUEOUT4 |
TCELL11:OUT.23 | BITSLICE_T1.CNTVALUEOUT5 |
TCELL11:OUT.24 | BITSLICE_T1.CNTVALUEOUT6 |
TCELL11:OUT.25 | BITSLICE_T1.CNTVALUEOUT7 |
TCELL11:OUT.26 | BITSLICE_T1.CNTVALUEOUT8 |
TCELL11:OUT.27 | BITSLICE_CONTROL1.PHY2CLB_PHY_RDY |
TCELL11:OUT.28 | BITSLICE_CONTROL1.MASTER_PD_OUT |
TCELL11:OUT.29 | BITSLICE_CONTROL1.PHY2CLB_FIXDLY_RDY |
TCELL11:OUT.30 | BITSLICE_CONTROL1.CTRL_DLY_TEST_OUT |
TCELL11:OUT.31 | BITSLICE11.TX_T_OUT |
TCELL11:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.IDELAY_RST8 |
TCELL11:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.TRISTATE_ODELAY_RST1 |
TCELL11:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK8 |
TCELL11:IMUX.CTRL.6 | BITSLICE_CONTROL1.REFCLK |
TCELL11:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.CTRL_RST_UPP |
TCELL11:IMUX.BYP.6.DELAY | BITSLICE8.TX_CE_ODELAY |
TCELL11:IMUX.BYP.8.DELAY | BITSLICE8.RX_LD |
TCELL11:IMUX.BYP.9.DELAY | BITSLICE8.RX_INC |
TCELL11:IMUX.BYP.10.DELAY | BITSLICE8.RX_EN_VTC |
TCELL11:IMUX.BYP.11.DELAY | BITSLICE8.RX_CE_IDELAY |
TCELL11:IMUX.BYP.12.DELAY | BITSLICE8.DYN_DCI_OUT_INT |
TCELL11:IMUX.BYP.13.DELAY | BITSLICE_T1.CE_OFD |
TCELL11:IMUX.BYP.14.DELAY | BITSLICE_T1.LD |
TCELL11:IMUX.BYP.15.DELAY | BITSLICE_T1.INC |
TCELL11:IMUX.IMUX.6.DELAY | BITSLICE9.RX_DATAIN1 |
TCELL11:IMUX.IMUX.7.DELAY | BITSLICE9.TX_CNTVALUEIN0 |
TCELL11:IMUX.IMUX.8.DELAY | BITSLICE9.TX_D0 |
TCELL11:IMUX.IMUX.9.DELAY | BITSLICE9.TX_CNTVALUEIN4 |
TCELL11:IMUX.IMUX.10.DELAY | BITSLICE9.TX_D2 |
TCELL11:IMUX.IMUX.11.DELAY | BITSLICE9.TX_CNTVALUEIN8 |
TCELL11:IMUX.IMUX.12.DELAY | BITSLICE9.TX_D4 |
TCELL11:IMUX.IMUX.13.DELAY | BITSLICE9.RX_CNTVALUEIN2 |
TCELL11:IMUX.IMUX.14.DELAY | BITSLICE9.TX_D6 |
TCELL11:IMUX.IMUX.15.DELAY | BITSLICE9.RX_CNTVALUEIN6 |
TCELL11:IMUX.IMUX.16.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDEN0 |
TCELL11:IMUX.IMUX.17.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDEN1 |
TCELL11:IMUX.IMUX.18.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDEN2 |
TCELL11:IMUX.IMUX.19.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDEN3 |
TCELL11:IMUX.IMUX.20.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS1_0 |
TCELL11:IMUX.IMUX.21.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS1_1 |
TCELL11:IMUX.IMUX.22.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS1_2 |
TCELL11:IMUX.IMUX.23.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS1_3 |
TCELL11:IMUX.IMUX.24.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS0_0 |
TCELL11:IMUX.IMUX.25.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS0_1 |
TCELL11:IMUX.IMUX.26.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS0_2 |
TCELL11:IMUX.IMUX.27.DELAY | BITSLICE_CONTROL1.CLB2PHY_RDCS0_3 |
TCELL11:IMUX.IMUX.28.DELAY | BITSLICE9.TX_T |
TCELL11:IMUX.IMUX.29.DELAY | BITSLICE9.TX_CE_OFD |
TCELL11:IMUX.IMUX.30.DELAY | BITSLICE9.RX_CE_IFD |
TCELL11:IMUX.IMUX.31.DELAY | BITSLICE9.CLB2PHY_FIFO_RDEN |
TCELL11:IMUX.IMUX.32.DELAY | BITSLICE9.TX_CNTVALUEIN1 |
TCELL11:IMUX.IMUX.33.DELAY | BITSLICE9.TX_CNTVALUEIN2 |
TCELL11:IMUX.IMUX.34.DELAY | BITSLICE9.TX_CNTVALUEIN3 |
TCELL11:IMUX.IMUX.35.DELAY | BITSLICE9.TX_D1 |
TCELL11:IMUX.IMUX.36.DELAY | BITSLICE9.TX_CNTVALUEIN5 |
TCELL11:IMUX.IMUX.37.DELAY | BITSLICE9.TX_CNTVALUEIN6 |
TCELL11:IMUX.IMUX.38.DELAY | BITSLICE9.TX_CNTVALUEIN7 |
TCELL11:IMUX.IMUX.39.DELAY | BITSLICE9.TX_D3 |
TCELL11:IMUX.IMUX.40.DELAY | BITSLICE9.RX_CNTVALUEIN0 |
TCELL11:IMUX.IMUX.41.DELAY | BITSLICE9.RX_CNTVALUEIN1 |
TCELL11:IMUX.IMUX.43.DELAY | BITSLICE9.TX_D5 |
TCELL11:IMUX.IMUX.44.DELAY | BITSLICE9.RX_CNTVALUEIN3 |
TCELL11:IMUX.IMUX.45.DELAY | BITSLICE9.RX_CNTVALUEIN4 |
TCELL11:IMUX.IMUX.46.DELAY | BITSLICE9.RX_CNTVALUEIN5 |
TCELL11:IMUX.IMUX.47.DELAY | BITSLICE9.TX_D7 |
TCELL12:OUT.4 | BITSLICE9.PHY2CLB_FIFO_EMPTY |
TCELL12:OUT.5 | BITSLICE9.RX_Q0 |
TCELL12:OUT.6 | BITSLICE9.RX_Q1 |
TCELL12:OUT.7 | BITSLICE9.TX_CNTVALUEOUT0 |
TCELL12:OUT.8 | BITSLICE9.TX_CNTVALUEOUT1 |
TCELL12:OUT.9 | BITSLICE9.TX_CNTVALUEOUT2 |
TCELL12:OUT.10 | BITSLICE9.TX_CNTVALUEOUT3 |
TCELL12:OUT.11 | BITSLICE9.RX_Q2 |
TCELL12:OUT.12 | BITSLICE9.RX_Q3 |
TCELL12:OUT.13 | BITSLICE9.TX_CNTVALUEOUT4 |
TCELL12:OUT.14 | BITSLICE9.TX_CNTVALUEOUT5 |
TCELL12:OUT.15 | BITSLICE9.TX_CNTVALUEOUT6 |
TCELL12:OUT.16 | BITSLICE9.TX_CNTVALUEOUT7 |
TCELL12:OUT.17 | BITSLICE9.RX_Q4 |
TCELL12:OUT.18 | BITSLICE9.RX_Q5 |
TCELL12:OUT.19 | BITSLICE9.TX_CNTVALUEOUT8 |
TCELL12:OUT.20 | BITSLICE12.TX_T_OUT |
TCELL12:OUT.21 | BITSLICE9.RX_CNTVALUEOUT0 |
TCELL12:OUT.22 | BITSLICE9.RX_CNTVALUEOUT1 |
TCELL12:OUT.23 | BITSLICE9.RX_CNTVALUEOUT2 |
TCELL12:OUT.24 | BITSLICE9.RX_Q6 |
TCELL12:OUT.25 | BITSLICE9.RX_Q7 |
TCELL12:OUT.26 | BITSLICE9.RX_CNTVALUEOUT3 |
TCELL12:OUT.27 | BITSLICE9.RX_CNTVALUEOUT4 |
TCELL12:OUT.28 | BITSLICE9.RX_CNTVALUEOUT5 |
TCELL12:OUT.29 | BITSLICE9.RX_CNTVALUEOUT6 |
TCELL12:OUT.30 | BITSLICE9.RX_CNTVALUEOUT7 |
TCELL12:OUT.31 | BITSLICE9.RX_CNTVALUEOUT8 |
TCELL12:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_RST9 |
TCELL12:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.RXBIT_RST9 |
TCELL12:IMUX.CTRL.4 | BITSLICE_CONTROL1.RIU_CLK, XIPHY_FEEDTHROUGH0.CLB2PHY_CTRL_CLK_UPP |
TCELL12:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.ODELAY_RST9 |
TCELL12:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST9 |
TCELL12:IMUX.BYP.6.DELAY | BITSLICE_T1.CE_ODELAY |
TCELL12:IMUX.BYP.7.DELAY | BITSLICE_CONTROL1.EN_VTC |
TCELL12:IMUX.BYP.8.DELAY | BITSLICE_CONTROL1.CTRL_DLY_TEST_IN |
TCELL12:IMUX.BYP.9.DELAY | BITSLICE9.TX_LD |
TCELL12:IMUX.BYP.10.DELAY | BITSLICE9.TX_INC |
TCELL12:IMUX.BYP.11.DELAY | BITSLICE9.TX_EN_VTC |
TCELL12:IMUX.BYP.12.DELAY | BITSLICE9.TX_CE_ODELAY |
TCELL12:IMUX.BYP.13.DELAY | BITSLICE9.RX_LD |
TCELL12:IMUX.BYP.14.DELAY | BITSLICE9.RX_INC |
TCELL12:IMUX.BYP.15.DELAY | BITSLICE9.RX_EN_VTC |
TCELL12:IMUX.IMUX.6.DELAY | BITSLICE10.TX_CNTVALUEIN6 |
TCELL12:IMUX.IMUX.7.DELAY | BITSLICE10.TX_D3 |
TCELL12:IMUX.IMUX.8.DELAY | BITSLICE10.RX_CNTVALUEIN1 |
TCELL12:IMUX.IMUX.9.DELAY | BITSLICE10.TX_D1 |
TCELL12:IMUX.IMUX.10.DELAY | BITSLICE10.RX_CNTVALUEIN5 |
TCELL12:IMUX.IMUX.11.DELAY | BITSLICE10.TX_D6 |
TCELL12:IMUX.IMUX.12.DELAY | BITSLICE11.TX_T |
TCELL12:IMUX.IMUX.13.DELAY | BITSLICE11.RX_CE_IFD |
TCELL12:IMUX.IMUX.14.DELAY | BITSLICE11.TX_D1 |
TCELL12:IMUX.IMUX.15.DELAY | BITSLICE11.TX_D3 |
TCELL12:IMUX.IMUX.16.DELAY | BITSLICE9.RX_CNTVALUEIN7 |
TCELL12:IMUX.IMUX.17.DELAY | BITSLICE9.RX_CNTVALUEIN8 |
TCELL12:IMUX.IMUX.18.DELAY | BITSLICE10.TX_T |
TCELL12:IMUX.IMUX.19.DELAY | BITSLICE10.TX_CE_OFD |
TCELL12:IMUX.IMUX.20.DELAY | BITSLICE10.RX_CE_IFD |
TCELL12:IMUX.IMUX.21.DELAY | BITSLICE10.RX_DATAIN1 |
TCELL12:IMUX.IMUX.22.DELAY | BITSLICE10.CLB2PHY_FIFO_RDEN |
TCELL12:IMUX.IMUX.23.DELAY | BITSLICE10.TX_CNTVALUEIN0 |
TCELL12:IMUX.IMUX.24.DELAY | BITSLICE10.TX_CNTVALUEIN1 |
TCELL12:IMUX.IMUX.25.DELAY | BITSLICE10.TX_CNTVALUEIN2 |
TCELL12:IMUX.IMUX.26.DELAY | BITSLICE10.TX_CNTVALUEIN3 |
TCELL12:IMUX.IMUX.27.DELAY | BITSLICE10.TX_D5 |
TCELL12:IMUX.IMUX.28.DELAY | BITSLICE10.TX_D4 |
TCELL12:IMUX.IMUX.29.DELAY | BITSLICE10.TX_CNTVALUEIN4 |
TCELL12:IMUX.IMUX.30.DELAY | BITSLICE10.TX_CNTVALUEIN5 |
TCELL12:IMUX.IMUX.31.DELAY | BITSLICE10.TX_CNTVALUEIN7 |
TCELL12:IMUX.IMUX.32.DELAY | BITSLICE10.TX_D2 |
TCELL12:IMUX.IMUX.33.DELAY | BITSLICE10.TX_CNTVALUEIN8 |
TCELL12:IMUX.IMUX.34.DELAY | BITSLICE10.RX_CNTVALUEIN0 |
TCELL12:IMUX.IMUX.35.DELAY | BITSLICE10.RX_CNTVALUEIN2 |
TCELL12:IMUX.IMUX.36.DELAY | BITSLICE10.TX_D0 |
TCELL12:IMUX.IMUX.37.DELAY | BITSLICE10.RX_CNTVALUEIN3 |
TCELL12:IMUX.IMUX.38.DELAY | BITSLICE10.RX_CNTVALUEIN4 |
TCELL12:IMUX.IMUX.39.DELAY | BITSLICE10.RX_CNTVALUEIN6 |
TCELL12:IMUX.IMUX.40.DELAY | BITSLICE10.TX_D7 |
TCELL12:IMUX.IMUX.41.DELAY | BITSLICE10.RX_CNTVALUEIN7 |
TCELL12:IMUX.IMUX.42.DELAY | BITSLICE10.RX_CNTVALUEIN8 |
TCELL12:IMUX.IMUX.43.DELAY | BITSLICE11.TX_CE_OFD |
TCELL12:IMUX.IMUX.44.DELAY | BITSLICE11.RX_DATAIN1 |
TCELL12:IMUX.IMUX.45.DELAY | BITSLICE11.CLB2PHY_FIFO_RDEN |
TCELL12:IMUX.IMUX.46.DELAY | BITSLICE11.TX_D0 |
TCELL12:IMUX.IMUX.47.DELAY | BITSLICE11.TX_D2 |
TCELL13:OUT.4 | BITSLICE10.PHY2CLB_FIFO_EMPTY |
TCELL13:OUT.5 | BITSLICE10.RX_Q0 |
TCELL13:OUT.6 | BITSLICE10.RX_Q1 |
TCELL13:OUT.7 | BITSLICE10.TX_CNTVALUEOUT0 |
TCELL13:OUT.8 | BITSLICE10.TX_CNTVALUEOUT1 |
TCELL13:OUT.9 | BITSLICE10.TX_CNTVALUEOUT2 |
TCELL13:OUT.10 | BITSLICE10.TX_CNTVALUEOUT3 |
TCELL13:OUT.11 | BITSLICE10.RX_Q2 |
TCELL13:OUT.12 | BITSLICE10.RX_Q3 |
TCELL13:OUT.13 | BITSLICE10.TX_CNTVALUEOUT4 |
TCELL13:OUT.14 | BITSLICE10.TX_CNTVALUEOUT5 |
TCELL13:OUT.15 | BITSLICE10.TX_CNTVALUEOUT6 |
TCELL13:OUT.16 | BITSLICE10.TX_CNTVALUEOUT7 |
TCELL13:OUT.17 | BITSLICE10.RX_Q4 |
TCELL13:OUT.18 | BITSLICE10.RX_Q5 |
TCELL13:OUT.19 | BITSLICE10.TX_CNTVALUEOUT8 |
TCELL13:OUT.21 | BITSLICE10.RX_CNTVALUEOUT0 |
TCELL13:OUT.22 | BITSLICE10.RX_CNTVALUEOUT1 |
TCELL13:OUT.23 | BITSLICE10.RX_CNTVALUEOUT2 |
TCELL13:OUT.24 | BITSLICE10.RX_Q6 |
TCELL13:OUT.25 | BITSLICE10.RX_Q7 |
TCELL13:OUT.26 | BITSLICE10.RX_CNTVALUEOUT3 |
TCELL13:OUT.27 | BITSLICE10.RX_CNTVALUEOUT4 |
TCELL13:OUT.28 | BITSLICE10.RX_CNTVALUEOUT5 |
TCELL13:OUT.29 | BITSLICE10.RX_CNTVALUEOUT6 |
TCELL13:OUT.30 | BITSLICE10.RX_CNTVALUEOUT7 |
TCELL13:OUT.31 | BITSLICE10.RX_CNTVALUEOUT8 |
TCELL13:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.ODELAY_RST10 |
TCELL13:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.TXBIT_RST10 |
TCELL13:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.RXBIT_RST10 |
TCELL13:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK9 |
TCELL13:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST10 |
TCELL13:IMUX.BYP.6.DELAY | BITSLICE9.RX_CE_IDELAY |
TCELL13:IMUX.BYP.7.DELAY | BITSLICE9.DYN_DCI_OUT_INT |
TCELL13:IMUX.BYP.8.DELAY | BITSLICE10.TX_LD |
TCELL13:IMUX.BYP.9.DELAY | BITSLICE10.TX_INC |
TCELL13:IMUX.BYP.10.DELAY | BITSLICE10.TX_EN_VTC |
TCELL13:IMUX.BYP.11.DELAY | BITSLICE10.TX_CE_ODELAY |
TCELL13:IMUX.BYP.12.DELAY | BITSLICE10.RX_LD |
TCELL13:IMUX.BYP.13.DELAY | BITSLICE10.RX_INC |
TCELL13:IMUX.BYP.14.DELAY | BITSLICE10.RX_EN_VTC |
TCELL13:IMUX.BYP.15.DELAY | BITSLICE10.RX_CE_IDELAY |
TCELL13:IMUX.IMUX.6.DELAY | BITSLICE11.TX_D5 |
TCELL13:IMUX.IMUX.7.DELAY | BITSLICE11.TX_CNTVALUEIN0 |
TCELL13:IMUX.IMUX.8.DELAY | BITSLICE11.TX_CNTVALUEIN1 |
TCELL13:IMUX.IMUX.9.DELAY | BITSLICE11.TX_CNTVALUEIN2 |
TCELL13:IMUX.IMUX.10.DELAY | BITSLICE11.TX_CNTVALUEIN3 |
TCELL13:IMUX.IMUX.11.DELAY | BITSLICE11.TX_D6 |
TCELL13:IMUX.IMUX.12.DELAY | BITSLICE11.TX_D7 |
TCELL13:IMUX.IMUX.13.DELAY | BITSLICE11.TX_CNTVALUEIN4 |
TCELL13:IMUX.IMUX.14.DELAY | BITSLICE11.TX_CNTVALUEIN5 |
TCELL13:IMUX.IMUX.15.DELAY | BITSLICE11.TX_CNTVALUEIN6 |
TCELL13:IMUX.IMUX.16.DELAY | BITSLICE11.TX_D4 |
TCELL14:OUT.4 | BITSLICE11.PHY2CLB_FIFO_EMPTY |
TCELL14:OUT.5 | BITSLICE11.RX_Q0 |
TCELL14:OUT.6 | BITSLICE11.RX_Q1 |
TCELL14:OUT.7 | BITSLICE11.TX_CNTVALUEOUT0 |
TCELL14:OUT.8 | BITSLICE11.TX_CNTVALUEOUT1 |
TCELL14:OUT.9 | BITSLICE11.TX_CNTVALUEOUT2 |
TCELL14:OUT.10 | BITSLICE11.TX_CNTVALUEOUT3 |
TCELL14:OUT.11 | BITSLICE11.RX_Q2 |
TCELL14:OUT.12 | BITSLICE11.RX_Q3 |
TCELL14:OUT.13 | BITSLICE11.TX_CNTVALUEOUT4 |
TCELL14:OUT.14 | BITSLICE11.TX_CNTVALUEOUT5 |
TCELL14:OUT.15 | BITSLICE11.TX_CNTVALUEOUT6 |
TCELL14:OUT.16 | BITSLICE11.TX_CNTVALUEOUT7 |
TCELL14:OUT.17 | BITSLICE11.RX_Q4 |
TCELL14:OUT.18 | BITSLICE11.RX_Q5 |
TCELL14:OUT.19 | BITSLICE11.TX_CNTVALUEOUT8 |
TCELL14:OUT.21 | BITSLICE11.RX_CNTVALUEOUT0 |
TCELL14:OUT.22 | BITSLICE11.RX_CNTVALUEOUT1 |
TCELL14:OUT.23 | BITSLICE11.RX_CNTVALUEOUT2 |
TCELL14:OUT.24 | BITSLICE11.RX_CNTVALUEOUT3 |
TCELL14:OUT.25 | BITSLICE11.RX_Q6 |
TCELL14:OUT.26 | BITSLICE11.RX_Q7 |
TCELL14:OUT.27 | BITSLICE11.RX_CNTVALUEOUT4 |
TCELL14:OUT.28 | BITSLICE11.RX_CNTVALUEOUT5 |
TCELL14:OUT.29 | BITSLICE11.RX_CNTVALUEOUT6 |
TCELL14:OUT.30 | BITSLICE11.RX_CNTVALUEOUT7 |
TCELL14:OUT.31 | BITSLICE11.RX_CNTVALUEOUT8 |
TCELL14:IMUX.CTRL.2 | XIPHY_FEEDTHROUGH0.TXBIT_RST11 |
TCELL14:IMUX.CTRL.3 | XIPHY_FEEDTHROUGH0.RXBIT_RST11 |
TCELL14:IMUX.CTRL.4 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK10 |
TCELL14:IMUX.CTRL.5 | XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK11 |
TCELL14:IMUX.CTRL.6 | XIPHY_FEEDTHROUGH0.ODELAY_RST11 |
TCELL14:IMUX.CTRL.7 | XIPHY_FEEDTHROUGH0.IDELAY_RST11 |
TCELL14:IMUX.BYP.6.DELAY | BITSLICE10.DYN_DCI_OUT_INT |
TCELL14:IMUX.BYP.7.DELAY | BITSLICE11.TX_LD |
TCELL14:IMUX.BYP.8.DELAY | BITSLICE11.TX_INC |
TCELL14:IMUX.BYP.9.DELAY | BITSLICE11.TX_EN_VTC |
TCELL14:IMUX.BYP.10.DELAY | BITSLICE11.TX_CE_ODELAY |
TCELL14:IMUX.BYP.11.DELAY | BITSLICE11.RX_LD |
TCELL14:IMUX.BYP.12.DELAY | BITSLICE11.RX_INC |
TCELL14:IMUX.BYP.13.DELAY | BITSLICE11.RX_EN_VTC |
TCELL14:IMUX.BYP.14.DELAY | BITSLICE11.RX_CE_IDELAY |
TCELL14:IMUX.BYP.15.DELAY | BITSLICE11.DYN_DCI_OUT_INT |
TCELL14:IMUX.IMUX.6.DELAY | BITSLICE11.TX_CNTVALUEIN8 |
TCELL14:IMUX.IMUX.7.DELAY | BITSLICE11.RX_CNTVALUEIN0 |
TCELL14:IMUX.IMUX.8.DELAY | BITSLICE11.RX_CNTVALUEIN1 |
TCELL14:IMUX.IMUX.9.DELAY | BITSLICE11.RX_CNTVALUEIN2 |
TCELL14:IMUX.IMUX.10.DELAY | BITSLICE11.RX_CNTVALUEIN3 |
TCELL14:IMUX.IMUX.11.DELAY | BITSLICE11.RX_CNTVALUEIN4 |
TCELL14:IMUX.IMUX.12.DELAY | BITSLICE11.RX_CNTVALUEIN5 |
TCELL14:IMUX.IMUX.13.DELAY | BITSLICE11.RX_CNTVALUEIN6 |
TCELL14:IMUX.IMUX.14.DELAY | BITSLICE11.RX_CNTVALUEIN7 |
TCELL14:IMUX.IMUX.15.DELAY | BITSLICE11.RX_CNTVALUEIN8 |
TCELL14:IMUX.IMUX.16.DELAY | BITSLICE11.TX_CNTVALUEIN7 |