Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

DSP

Tile DSP

Cells: 5 IRIs: 0

Bel DSP0

virtex5 DSP bel DSP0
PinDirectionWires
A0inputTCELL0:IMUX.IMUX0
A1inputTCELL0:IMUX.IMUX6
A10inputTCELL2:IMUX.IMUX12
A11inputTCELL2:IMUX.IMUX18
A12inputTCELL3:IMUX.IMUX0
A13inputTCELL3:IMUX.IMUX6
A14inputTCELL3:IMUX.IMUX12
A15inputTCELL3:IMUX.IMUX18
A16inputTCELL4:IMUX.IMUX0
A17inputTCELL4:IMUX.IMUX6
A18inputTCELL4:IMUX.IMUX12
A19inputTCELL4:IMUX.IMUX18
A2inputTCELL0:IMUX.IMUX12
A20inputTCELL4:IMUX.IMUX4
A21inputTCELL4:IMUX.IMUX10
A22inputTCELL4:IMUX.IMUX16
A23inputTCELL4:IMUX.IMUX22
A24inputTCELL4:IMUX.IMUX28
A25inputTCELL4:IMUX.IMUX34
A26inputTCELL4:IMUX.IMUX40
A27inputTCELL4:IMUX.IMUX46
A28inputTCELL4:IMUX.IMUX13
A29inputTCELL4:IMUX.IMUX19
A3inputTCELL0:IMUX.IMUX18
A4inputTCELL1:IMUX.IMUX0
A5inputTCELL1:IMUX.IMUX6
A6inputTCELL1:IMUX.IMUX12
A7inputTCELL1:IMUX.IMUX18
A8inputTCELL2:IMUX.IMUX0
A9inputTCELL2:IMUX.IMUX6
ALUMODE0inputTCELL2:IMUX.IMUX4
ALUMODE1inputTCELL2:IMUX.IMUX10
ALUMODE2inputTCELL2:IMUX.IMUX16
ALUMODE3inputTCELL2:IMUX.IMUX22
B0inputTCELL0:IMUX.IMUX1
B1inputTCELL0:IMUX.IMUX7
B10inputTCELL2:IMUX.IMUX13
B11inputTCELL2:IMUX.IMUX19
B12inputTCELL3:IMUX.IMUX1
B13inputTCELL3:IMUX.IMUX7
B14inputTCELL3:IMUX.IMUX13
B15inputTCELL3:IMUX.IMUX19
B16inputTCELL4:IMUX.IMUX1
B17inputTCELL4:IMUX.IMUX7
B2inputTCELL0:IMUX.IMUX13
B3inputTCELL0:IMUX.IMUX19
B4inputTCELL1:IMUX.IMUX1
B5inputTCELL1:IMUX.IMUX7
B6inputTCELL1:IMUX.IMUX13
B7inputTCELL1:IMUX.IMUX19
B8inputTCELL2:IMUX.IMUX1
B9inputTCELL2:IMUX.IMUX7
C0inputTCELL0:IMUX.IMUX2
C1inputTCELL0:IMUX.IMUX8
C10inputTCELL2:IMUX.IMUX14
C11inputTCELL2:IMUX.IMUX20
C12inputTCELL3:IMUX.IMUX2
C13inputTCELL3:IMUX.IMUX8
C14inputTCELL3:IMUX.IMUX14
C15inputTCELL3:IMUX.IMUX20
C16inputTCELL4:IMUX.IMUX2
C17inputTCELL4:IMUX.IMUX8
C18inputTCELL4:IMUX.IMUX14
C19inputTCELL4:IMUX.IMUX20
C2inputTCELL0:IMUX.IMUX14
C20inputTCELL0:IMUX.IMUX3
C21inputTCELL0:IMUX.IMUX9
C22inputTCELL0:IMUX.IMUX15
C23inputTCELL0:IMUX.IMUX21
C24inputTCELL1:IMUX.IMUX3
C25inputTCELL1:IMUX.IMUX9
C26inputTCELL1:IMUX.IMUX15
C27inputTCELL1:IMUX.IMUX21
C28inputTCELL2:IMUX.IMUX3
C29inputTCELL2:IMUX.IMUX9
C3inputTCELL0:IMUX.IMUX20
C30inputTCELL2:IMUX.IMUX15
C31inputTCELL2:IMUX.IMUX21
C32inputTCELL3:IMUX.IMUX3
C33inputTCELL3:IMUX.IMUX9
C34inputTCELL3:IMUX.IMUX15
C35inputTCELL3:IMUX.IMUX21
C36inputTCELL4:IMUX.IMUX3
C37inputTCELL4:IMUX.IMUX9
C38inputTCELL4:IMUX.IMUX15
C39inputTCELL4:IMUX.IMUX21
C4inputTCELL1:IMUX.IMUX2
C40inputTCELL0:IMUX.IMUX4
C41inputTCELL0:IMUX.IMUX10
C42inputTCELL0:IMUX.IMUX16
C43inputTCELL0:IMUX.IMUX22
C44inputTCELL1:IMUX.IMUX4
C45inputTCELL1:IMUX.IMUX10
C46inputTCELL1:IMUX.IMUX16
C47inputTCELL1:IMUX.IMUX22
C5inputTCELL1:IMUX.IMUX8
C6inputTCELL1:IMUX.IMUX14
C7inputTCELL1:IMUX.IMUX20
C8inputTCELL2:IMUX.IMUX2
C9inputTCELL2:IMUX.IMUX8
CARRYINinputTCELL3:IMUX.IMUX23
CARRYINSEL0inputTCELL2:IMUX.IMUX5
CARRYINSEL1inputTCELL2:IMUX.IMUX11
CARRYINSEL2inputTCELL2:IMUX.IMUX17
CARRYOUT0outputTCELL3:OUT5
CARRYOUT1outputTCELL3:OUT11
CARRYOUT2outputTCELL3:OUT17
CARRYOUT3outputTCELL3:OUT23
CEA1inputTCELL0:IMUX.IMUX17
CEA2inputTCELL0:IMUX.IMUX23
CEALUMODEinputTCELL1:IMUX.IMUX5
CEB1inputTCELL0:IMUX.IMUX5
CEB2inputTCELL0:IMUX.IMUX11
CECinputTCELL2:IMUX.IMUX23
CECARRYINinputTCELL1:IMUX.IMUX17
CECTRLinputTCELL1:IMUX.IMUX11
CEMinputTCELL2:IMUX.CTRL2.SITE
CEMULTCARRYINinputTCELL1:IMUX.IMUX23
CEPinputTCELL2:IMUX.CTRL0.SITE
CLKinputTCELL1:IMUX.CLK0
LFSRENinputTCELL2:IMUX.BYP0.SITE
OPMODE0inputTCELL3:IMUX.IMUX4
OPMODE1inputTCELL3:IMUX.IMUX10
OPMODE2inputTCELL3:IMUX.IMUX16
OPMODE3inputTCELL3:IMUX.IMUX22
OPMODE4inputTCELL3:IMUX.IMUX5
OPMODE5inputTCELL3:IMUX.IMUX11
OPMODE6inputTCELL3:IMUX.IMUX17
OVERFLOWoutputTCELL2:OUT11
P0outputTCELL0:OUT0
P1outputTCELL0:OUT6
P10outputTCELL2:OUT12
P11outputTCELL2:OUT18
P12outputTCELL3:OUT0
P13outputTCELL3:OUT6
P14outputTCELL3:OUT12
P15outputTCELL3:OUT18
P16outputTCELL4:OUT0
P17outputTCELL4:OUT6
P18outputTCELL4:OUT12
P19outputTCELL4:OUT18
P2outputTCELL0:OUT20
P20outputTCELL0:OUT1
P21outputTCELL0:OUT7
P22outputTCELL0:OUT13
P23outputTCELL0:OUT19
P24outputTCELL1:OUT1
P25outputTCELL1:OUT7
P26outputTCELL1:OUT13
P27outputTCELL1:OUT19
P28outputTCELL2:OUT1
P29outputTCELL2:OUT7
P3outputTCELL0:OUT23
P30outputTCELL2:OUT13
P31outputTCELL2:OUT19
P32outputTCELL3:OUT1
P33outputTCELL3:OUT7
P34outputTCELL3:OUT13
P35outputTCELL3:OUT19
P36outputTCELL4:OUT1
P37outputTCELL4:OUT7
P38outputTCELL4:OUT13
P39outputTCELL4:OUT19
P4outputTCELL1:OUT0
P40outputTCELL0:OUT2
P41outputTCELL0:OUT8
P42outputTCELL0:OUT14
P43outputTCELL2:OUT2
P44outputTCELL1:OUT2
P45outputTCELL1:OUT8
P46outputTCELL1:OUT14
P47outputTCELL1:OUT20
P5outputTCELL1:OUT6
P6outputTCELL1:OUT12
P7outputTCELL1:OUT18
P8outputTCELL2:OUT0
P9outputTCELL2:OUT6
PATTERNBDETECToutputTCELL2:OUT20
PATTERNDETECToutputTCELL2:OUT14
RSTAinputTCELL1:IMUX.CTRL3.SITE
RSTALLCARRYINinputTCELL0:IMUX.CTRL0.SITE
RSTALUMODEinputTCELL0:IMUX.CTRL1.SITE
RSTBinputTCELL1:IMUX.CTRL2.SITE
RSTCinputTCELL0:IMUX.CTRL3.SITE
RSTCTRLinputTCELL0:IMUX.CTRL2.SITE
RSTMinputTCELL1:IMUX.CTRL1.SITE
RSTPinputTCELL1:IMUX.CTRL0.SITE
SCANINMinputTCELL1:IMUX.BYP2.SITE
SCANINPinputTCELL1:IMUX.BYP3.SITE
SCANOUTMoutputTCELL2:OUT17
SCANOUTPoutputTCELL2:OUT23
TESTMinputTCELL1:IMUX.BYP0.SITE
TESTPinputTCELL1:IMUX.BYP1.SITE
UNDERFLOWoutputTCELL2:OUT8

Bel DSP1

virtex5 DSP bel DSP1
PinDirectionWires
A0inputTCELL0:IMUX.IMUX24
A1inputTCELL0:IMUX.IMUX30
A10inputTCELL2:IMUX.IMUX36
A11inputTCELL2:IMUX.IMUX42
A12inputTCELL3:IMUX.IMUX24
A13inputTCELL3:IMUX.IMUX30
A14inputTCELL3:IMUX.IMUX36
A15inputTCELL3:IMUX.IMUX42
A16inputTCELL4:IMUX.IMUX24
A17inputTCELL4:IMUX.IMUX30
A18inputTCELL4:IMUX.IMUX36
A19inputTCELL4:IMUX.IMUX42
A2inputTCELL0:IMUX.IMUX36
A20inputTCELL4:IMUX.IMUX5
A21inputTCELL4:IMUX.IMUX11
A22inputTCELL4:IMUX.IMUX17
A23inputTCELL4:IMUX.IMUX23
A24inputTCELL4:IMUX.IMUX29
A25inputTCELL4:IMUX.IMUX35
A26inputTCELL4:IMUX.IMUX41
A27inputTCELL4:IMUX.IMUX47
A28inputTCELL4:IMUX.IMUX37
A29inputTCELL4:IMUX.IMUX43
A3inputTCELL0:IMUX.IMUX42
A4inputTCELL1:IMUX.IMUX24
A5inputTCELL1:IMUX.IMUX30
A6inputTCELL1:IMUX.IMUX36
A7inputTCELL1:IMUX.IMUX42
A8inputTCELL2:IMUX.IMUX24
A9inputTCELL2:IMUX.IMUX30
ALUMODE0inputTCELL2:IMUX.IMUX28
ALUMODE1inputTCELL2:IMUX.IMUX34
ALUMODE2inputTCELL2:IMUX.IMUX40
ALUMODE3inputTCELL2:IMUX.IMUX46
B0inputTCELL0:IMUX.IMUX25
B1inputTCELL0:IMUX.IMUX31
B10inputTCELL2:IMUX.IMUX37
B11inputTCELL2:IMUX.IMUX43
B12inputTCELL3:IMUX.IMUX25
B13inputTCELL3:IMUX.IMUX31
B14inputTCELL3:IMUX.IMUX37
B15inputTCELL3:IMUX.IMUX43
B16inputTCELL4:IMUX.IMUX25
B17inputTCELL4:IMUX.IMUX31
B2inputTCELL0:IMUX.IMUX37
B3inputTCELL0:IMUX.IMUX43
B4inputTCELL1:IMUX.IMUX25
B5inputTCELL1:IMUX.IMUX31
B6inputTCELL1:IMUX.IMUX37
B7inputTCELL1:IMUX.IMUX43
B8inputTCELL2:IMUX.IMUX25
B9inputTCELL2:IMUX.IMUX31
C0inputTCELL0:IMUX.IMUX26
C1inputTCELL0:IMUX.IMUX32
C10inputTCELL2:IMUX.IMUX38
C11inputTCELL2:IMUX.IMUX44
C12inputTCELL3:IMUX.IMUX26
C13inputTCELL3:IMUX.IMUX32
C14inputTCELL3:IMUX.IMUX38
C15inputTCELL3:IMUX.IMUX44
C16inputTCELL4:IMUX.IMUX26
C17inputTCELL4:IMUX.IMUX32
C18inputTCELL4:IMUX.IMUX38
C19inputTCELL4:IMUX.IMUX44
C2inputTCELL0:IMUX.IMUX38
C20inputTCELL0:IMUX.IMUX27
C21inputTCELL0:IMUX.IMUX33
C22inputTCELL0:IMUX.IMUX39
C23inputTCELL0:IMUX.IMUX45
C24inputTCELL1:IMUX.IMUX27
C25inputTCELL1:IMUX.IMUX33
C26inputTCELL1:IMUX.IMUX39
C27inputTCELL1:IMUX.IMUX45
C28inputTCELL2:IMUX.IMUX27
C29inputTCELL2:IMUX.IMUX33
C3inputTCELL0:IMUX.IMUX44
C30inputTCELL2:IMUX.IMUX39
C31inputTCELL2:IMUX.IMUX45
C32inputTCELL3:IMUX.IMUX27
C33inputTCELL3:IMUX.IMUX33
C34inputTCELL3:IMUX.IMUX39
C35inputTCELL3:IMUX.IMUX45
C36inputTCELL4:IMUX.IMUX27
C37inputTCELL4:IMUX.IMUX33
C38inputTCELL4:IMUX.IMUX39
C39inputTCELL4:IMUX.IMUX45
C4inputTCELL1:IMUX.IMUX26
C40inputTCELL0:IMUX.IMUX28
C41inputTCELL0:IMUX.IMUX34
C42inputTCELL0:IMUX.IMUX40
C43inputTCELL0:IMUX.IMUX46
C44inputTCELL1:IMUX.IMUX28
C45inputTCELL1:IMUX.IMUX34
C46inputTCELL1:IMUX.IMUX40
C47inputTCELL1:IMUX.IMUX46
C5inputTCELL1:IMUX.IMUX32
C6inputTCELL1:IMUX.IMUX38
C7inputTCELL1:IMUX.IMUX44
C8inputTCELL2:IMUX.IMUX26
C9inputTCELL2:IMUX.IMUX32
CARRYINinputTCELL3:IMUX.IMUX47
CARRYINSEL0inputTCELL2:IMUX.IMUX29
CARRYINSEL1inputTCELL2:IMUX.IMUX35
CARRYINSEL2inputTCELL2:IMUX.IMUX41
CARRYOUT0outputTCELL3:OUT2
CARRYOUT1outputTCELL3:OUT8
CARRYOUT2outputTCELL3:OUT14
CARRYOUT3outputTCELL3:OUT20
CEA1inputTCELL0:IMUX.IMUX41
CEA2inputTCELL0:IMUX.IMUX47
CEALUMODEinputTCELL1:IMUX.IMUX29
CEB1inputTCELL0:IMUX.IMUX29
CEB2inputTCELL0:IMUX.IMUX35
CECinputTCELL2:IMUX.IMUX47
CECARRYINinputTCELL1:IMUX.IMUX41
CECTRLinputTCELL1:IMUX.IMUX35
CEMinputTCELL2:IMUX.CTRL3.SITE
CEMULTCARRYINinputTCELL1:IMUX.IMUX47
CEPinputTCELL2:IMUX.CTRL1.SITE
CLKinputTCELL3:IMUX.CLK0
LFSRENinputTCELL2:IMUX.BYP1.SITE
OPMODE0inputTCELL3:IMUX.IMUX28
OPMODE1inputTCELL3:IMUX.IMUX34
OPMODE2inputTCELL3:IMUX.IMUX40
OPMODE3inputTCELL3:IMUX.IMUX46
OPMODE4inputTCELL3:IMUX.IMUX29
OPMODE5inputTCELL3:IMUX.IMUX35
OPMODE6inputTCELL3:IMUX.IMUX41
OVERFLOWoutputTCELL4:OUT11
P0outputTCELL0:OUT3
P1outputTCELL0:OUT9
P10outputTCELL2:OUT15
P11outputTCELL2:OUT21
P12outputTCELL3:OUT3
P13outputTCELL3:OUT9
P14outputTCELL3:OUT15
P15outputTCELL3:OUT21
P16outputTCELL4:OUT3
P17outputTCELL4:OUT9
P18outputTCELL4:OUT2
P19outputTCELL4:OUT21
P2outputTCELL0:OUT15
P20outputTCELL0:OUT4
P21outputTCELL0:OUT10
P22outputTCELL0:OUT16
P23outputTCELL0:OUT22
P24outputTCELL1:OUT4
P25outputTCELL1:OUT10
P26outputTCELL1:OUT16
P27outputTCELL1:OUT22
P28outputTCELL2:OUT4
P29outputTCELL2:OUT10
P3outputTCELL0:OUT21
P30outputTCELL2:OUT16
P31outputTCELL2:OUT22
P32outputTCELL3:OUT4
P33outputTCELL3:OUT10
P34outputTCELL3:OUT16
P35outputTCELL3:OUT22
P36outputTCELL4:OUT4
P37outputTCELL4:OUT10
P38outputTCELL4:OUT16
P39outputTCELL4:OUT22
P4outputTCELL1:OUT3
P40outputTCELL0:OUT5
P41outputTCELL0:OUT11
P42outputTCELL0:OUT17
P43outputTCELL2:OUT5
P44outputTCELL1:OUT5
P45outputTCELL1:OUT11
P46outputTCELL1:OUT17
P47outputTCELL1:OUT23
P5outputTCELL1:OUT9
P6outputTCELL1:OUT15
P7outputTCELL1:OUT21
P8outputTCELL2:OUT3
P9outputTCELL2:OUT9
PATTERNBDETECToutputTCELL4:OUT20
PATTERNDETECToutputTCELL4:OUT14
RSTAinputTCELL4:IMUX.CTRL3.SITE
RSTALLCARRYINinputTCELL3:IMUX.CTRL0.SITE
RSTALUMODEinputTCELL3:IMUX.CTRL1.SITE
RSTBinputTCELL4:IMUX.CTRL2.SITE
RSTCinputTCELL3:IMUX.CTRL3.SITE
RSTCTRLinputTCELL3:IMUX.CTRL2.SITE
RSTMinputTCELL4:IMUX.CTRL1.SITE
RSTPinputTCELL4:IMUX.CTRL0.SITE
SCANINMinputTCELL3:IMUX.BYP2.SITE
SCANINPinputTCELL3:IMUX.BYP3.SITE
SCANOUTMoutputTCELL4:OUT17
SCANOUTPoutputTCELL4:OUT23
TESTMinputTCELL3:IMUX.BYP0.SITE
TESTPinputTCELL3:IMUX.BYP1.SITE
UNDERFLOWoutputTCELL4:OUT8

Bel wires

virtex5 DSP bel wires
WirePins
TCELL0:IMUX.CTRL0.SITEDSP0.RSTALLCARRYIN
TCELL0:IMUX.CTRL1.SITEDSP0.RSTALUMODE
TCELL0:IMUX.CTRL2.SITEDSP0.RSTCTRL
TCELL0:IMUX.CTRL3.SITEDSP0.RSTC
TCELL0:IMUX.IMUX0DSP0.A0
TCELL0:IMUX.IMUX1DSP0.B0
TCELL0:IMUX.IMUX2DSP0.C0
TCELL0:IMUX.IMUX3DSP0.C20
TCELL0:IMUX.IMUX4DSP0.C40
TCELL0:IMUX.IMUX5DSP0.CEB1
TCELL0:IMUX.IMUX6DSP0.A1
TCELL0:IMUX.IMUX7DSP0.B1
TCELL0:IMUX.IMUX8DSP0.C1
TCELL0:IMUX.IMUX9DSP0.C21
TCELL0:IMUX.IMUX10DSP0.C41
TCELL0:IMUX.IMUX11DSP0.CEB2
TCELL0:IMUX.IMUX12DSP0.A2
TCELL0:IMUX.IMUX13DSP0.B2
TCELL0:IMUX.IMUX14DSP0.C2
TCELL0:IMUX.IMUX15DSP0.C22
TCELL0:IMUX.IMUX16DSP0.C42
TCELL0:IMUX.IMUX17DSP0.CEA1
TCELL0:IMUX.IMUX18DSP0.A3
TCELL0:IMUX.IMUX19DSP0.B3
TCELL0:IMUX.IMUX20DSP0.C3
TCELL0:IMUX.IMUX21DSP0.C23
TCELL0:IMUX.IMUX22DSP0.C43
TCELL0:IMUX.IMUX23DSP0.CEA2
TCELL0:IMUX.IMUX24DSP1.A0
TCELL0:IMUX.IMUX25DSP1.B0
TCELL0:IMUX.IMUX26DSP1.C0
TCELL0:IMUX.IMUX27DSP1.C20
TCELL0:IMUX.IMUX28DSP1.C40
TCELL0:IMUX.IMUX29DSP1.CEB1
TCELL0:IMUX.IMUX30DSP1.A1
TCELL0:IMUX.IMUX31DSP1.B1
TCELL0:IMUX.IMUX32DSP1.C1
TCELL0:IMUX.IMUX33DSP1.C21
TCELL0:IMUX.IMUX34DSP1.C41
TCELL0:IMUX.IMUX35DSP1.CEB2
TCELL0:IMUX.IMUX36DSP1.A2
TCELL0:IMUX.IMUX37DSP1.B2
TCELL0:IMUX.IMUX38DSP1.C2
TCELL0:IMUX.IMUX39DSP1.C22
TCELL0:IMUX.IMUX40DSP1.C42
TCELL0:IMUX.IMUX41DSP1.CEA1
TCELL0:IMUX.IMUX42DSP1.A3
TCELL0:IMUX.IMUX43DSP1.B3
TCELL0:IMUX.IMUX44DSP1.C3
TCELL0:IMUX.IMUX45DSP1.C23
TCELL0:IMUX.IMUX46DSP1.C43
TCELL0:IMUX.IMUX47DSP1.CEA2
TCELL0:OUT0DSP0.P0
TCELL0:OUT1DSP0.P20
TCELL0:OUT2DSP0.P40
TCELL0:OUT3DSP1.P0
TCELL0:OUT4DSP1.P20
TCELL0:OUT5DSP1.P40
TCELL0:OUT6DSP0.P1
TCELL0:OUT7DSP0.P21
TCELL0:OUT8DSP0.P41
TCELL0:OUT9DSP1.P1
TCELL0:OUT10DSP1.P21
TCELL0:OUT11DSP1.P41
TCELL0:OUT13DSP0.P22
TCELL0:OUT14DSP0.P42
TCELL0:OUT15DSP1.P2
TCELL0:OUT16DSP1.P22
TCELL0:OUT17DSP1.P42
TCELL0:OUT19DSP0.P23
TCELL0:OUT20DSP0.P2
TCELL0:OUT21DSP1.P3
TCELL0:OUT22DSP1.P23
TCELL0:OUT23DSP0.P3
TCELL1:IMUX.CLK0DSP0.CLK
TCELL1:IMUX.CTRL0.SITEDSP0.RSTP
TCELL1:IMUX.CTRL1.SITEDSP0.RSTM
TCELL1:IMUX.CTRL2.SITEDSP0.RSTB
TCELL1:IMUX.CTRL3.SITEDSP0.RSTA
TCELL1:IMUX.BYP0.SITEDSP0.TESTM
TCELL1:IMUX.BYP1.SITEDSP0.TESTP
TCELL1:IMUX.BYP2.SITEDSP0.SCANINM
TCELL1:IMUX.BYP3.SITEDSP0.SCANINP
TCELL1:IMUX.IMUX0DSP0.A4
TCELL1:IMUX.IMUX1DSP0.B4
TCELL1:IMUX.IMUX2DSP0.C4
TCELL1:IMUX.IMUX3DSP0.C24
TCELL1:IMUX.IMUX4DSP0.C44
TCELL1:IMUX.IMUX5DSP0.CEALUMODE
TCELL1:IMUX.IMUX6DSP0.A5
TCELL1:IMUX.IMUX7DSP0.B5
TCELL1:IMUX.IMUX8DSP0.C5
TCELL1:IMUX.IMUX9DSP0.C25
TCELL1:IMUX.IMUX10DSP0.C45
TCELL1:IMUX.IMUX11DSP0.CECTRL
TCELL1:IMUX.IMUX12DSP0.A6
TCELL1:IMUX.IMUX13DSP0.B6
TCELL1:IMUX.IMUX14DSP0.C6
TCELL1:IMUX.IMUX15DSP0.C26
TCELL1:IMUX.IMUX16DSP0.C46
TCELL1:IMUX.IMUX17DSP0.CECARRYIN
TCELL1:IMUX.IMUX18DSP0.A7
TCELL1:IMUX.IMUX19DSP0.B7
TCELL1:IMUX.IMUX20DSP0.C7
TCELL1:IMUX.IMUX21DSP0.C27
TCELL1:IMUX.IMUX22DSP0.C47
TCELL1:IMUX.IMUX23DSP0.CEMULTCARRYIN
TCELL1:IMUX.IMUX24DSP1.A4
TCELL1:IMUX.IMUX25DSP1.B4
TCELL1:IMUX.IMUX26DSP1.C4
TCELL1:IMUX.IMUX27DSP1.C24
TCELL1:IMUX.IMUX28DSP1.C44
TCELL1:IMUX.IMUX29DSP1.CEALUMODE
TCELL1:IMUX.IMUX30DSP1.A5
TCELL1:IMUX.IMUX31DSP1.B5
TCELL1:IMUX.IMUX32DSP1.C5
TCELL1:IMUX.IMUX33DSP1.C25
TCELL1:IMUX.IMUX34DSP1.C45
TCELL1:IMUX.IMUX35DSP1.CECTRL
TCELL1:IMUX.IMUX36DSP1.A6
TCELL1:IMUX.IMUX37DSP1.B6
TCELL1:IMUX.IMUX38DSP1.C6
TCELL1:IMUX.IMUX39DSP1.C26
TCELL1:IMUX.IMUX40DSP1.C46
TCELL1:IMUX.IMUX41DSP1.CECARRYIN
TCELL1:IMUX.IMUX42DSP1.A7
TCELL1:IMUX.IMUX43DSP1.B7
TCELL1:IMUX.IMUX44DSP1.C7
TCELL1:IMUX.IMUX45DSP1.C27
TCELL1:IMUX.IMUX46DSP1.C47
TCELL1:IMUX.IMUX47DSP1.CEMULTCARRYIN
TCELL1:OUT0DSP0.P4
TCELL1:OUT1DSP0.P24
TCELL1:OUT2DSP0.P44
TCELL1:OUT3DSP1.P4
TCELL1:OUT4DSP1.P24
TCELL1:OUT5DSP1.P44
TCELL1:OUT6DSP0.P5
TCELL1:OUT7DSP0.P25
TCELL1:OUT8DSP0.P45
TCELL1:OUT9DSP1.P5
TCELL1:OUT10DSP1.P25
TCELL1:OUT11DSP1.P45
TCELL1:OUT12DSP0.P6
TCELL1:OUT13DSP0.P26
TCELL1:OUT14DSP0.P46
TCELL1:OUT15DSP1.P6
TCELL1:OUT16DSP1.P26
TCELL1:OUT17DSP1.P46
TCELL1:OUT18DSP0.P7
TCELL1:OUT19DSP0.P27
TCELL1:OUT20DSP0.P47
TCELL1:OUT21DSP1.P7
TCELL1:OUT22DSP1.P27
TCELL1:OUT23DSP1.P47
TCELL2:IMUX.CTRL0.SITEDSP0.CEP
TCELL2:IMUX.CTRL1.SITEDSP1.CEP
TCELL2:IMUX.CTRL2.SITEDSP0.CEM
TCELL2:IMUX.CTRL3.SITEDSP1.CEM
TCELL2:IMUX.BYP0.SITEDSP0.LFSREN
TCELL2:IMUX.BYP1.SITEDSP1.LFSREN
TCELL2:IMUX.IMUX0DSP0.A8
TCELL2:IMUX.IMUX1DSP0.B8
TCELL2:IMUX.IMUX2DSP0.C8
TCELL2:IMUX.IMUX3DSP0.C28
TCELL2:IMUX.IMUX4DSP0.ALUMODE0
TCELL2:IMUX.IMUX5DSP0.CARRYINSEL0
TCELL2:IMUX.IMUX6DSP0.A9
TCELL2:IMUX.IMUX7DSP0.B9
TCELL2:IMUX.IMUX8DSP0.C9
TCELL2:IMUX.IMUX9DSP0.C29
TCELL2:IMUX.IMUX10DSP0.ALUMODE1
TCELL2:IMUX.IMUX11DSP0.CARRYINSEL1
TCELL2:IMUX.IMUX12DSP0.A10
TCELL2:IMUX.IMUX13DSP0.B10
TCELL2:IMUX.IMUX14DSP0.C10
TCELL2:IMUX.IMUX15DSP0.C30
TCELL2:IMUX.IMUX16DSP0.ALUMODE2
TCELL2:IMUX.IMUX17DSP0.CARRYINSEL2
TCELL2:IMUX.IMUX18DSP0.A11
TCELL2:IMUX.IMUX19DSP0.B11
TCELL2:IMUX.IMUX20DSP0.C11
TCELL2:IMUX.IMUX21DSP0.C31
TCELL2:IMUX.IMUX22DSP0.ALUMODE3
TCELL2:IMUX.IMUX23DSP0.CEC
TCELL2:IMUX.IMUX24DSP1.A8
TCELL2:IMUX.IMUX25DSP1.B8
TCELL2:IMUX.IMUX26DSP1.C8
TCELL2:IMUX.IMUX27DSP1.C28
TCELL2:IMUX.IMUX28DSP1.ALUMODE0
TCELL2:IMUX.IMUX29DSP1.CARRYINSEL0
TCELL2:IMUX.IMUX30DSP1.A9
TCELL2:IMUX.IMUX31DSP1.B9
TCELL2:IMUX.IMUX32DSP1.C9
TCELL2:IMUX.IMUX33DSP1.C29
TCELL2:IMUX.IMUX34DSP1.ALUMODE1
TCELL2:IMUX.IMUX35DSP1.CARRYINSEL1
TCELL2:IMUX.IMUX36DSP1.A10
TCELL2:IMUX.IMUX37DSP1.B10
TCELL2:IMUX.IMUX38DSP1.C10
TCELL2:IMUX.IMUX39DSP1.C30
TCELL2:IMUX.IMUX40DSP1.ALUMODE2
TCELL2:IMUX.IMUX41DSP1.CARRYINSEL2
TCELL2:IMUX.IMUX42DSP1.A11
TCELL2:IMUX.IMUX43DSP1.B11
TCELL2:IMUX.IMUX44DSP1.C11
TCELL2:IMUX.IMUX45DSP1.C31
TCELL2:IMUX.IMUX46DSP1.ALUMODE3
TCELL2:IMUX.IMUX47DSP1.CEC
TCELL2:OUT0DSP0.P8
TCELL2:OUT1DSP0.P28
TCELL2:OUT2DSP0.P43
TCELL2:OUT3DSP1.P8
TCELL2:OUT4DSP1.P28
TCELL2:OUT5DSP1.P43
TCELL2:OUT6DSP0.P9
TCELL2:OUT7DSP0.P29
TCELL2:OUT8DSP0.UNDERFLOW
TCELL2:OUT9DSP1.P9
TCELL2:OUT10DSP1.P29
TCELL2:OUT11DSP0.OVERFLOW
TCELL2:OUT12DSP0.P10
TCELL2:OUT13DSP0.P30
TCELL2:OUT14DSP0.PATTERNDETECT
TCELL2:OUT15DSP1.P10
TCELL2:OUT16DSP1.P30
TCELL2:OUT17DSP0.SCANOUTM
TCELL2:OUT18DSP0.P11
TCELL2:OUT19DSP0.P31
TCELL2:OUT20DSP0.PATTERNBDETECT
TCELL2:OUT21DSP1.P11
TCELL2:OUT22DSP1.P31
TCELL2:OUT23DSP0.SCANOUTP
TCELL3:IMUX.CLK0DSP1.CLK
TCELL3:IMUX.CTRL0.SITEDSP1.RSTALLCARRYIN
TCELL3:IMUX.CTRL1.SITEDSP1.RSTALUMODE
TCELL3:IMUX.CTRL2.SITEDSP1.RSTCTRL
TCELL3:IMUX.CTRL3.SITEDSP1.RSTC
TCELL3:IMUX.BYP0.SITEDSP1.TESTM
TCELL3:IMUX.BYP1.SITEDSP1.TESTP
TCELL3:IMUX.BYP2.SITEDSP1.SCANINM
TCELL3:IMUX.BYP3.SITEDSP1.SCANINP
TCELL3:IMUX.IMUX0DSP0.A12
TCELL3:IMUX.IMUX1DSP0.B12
TCELL3:IMUX.IMUX2DSP0.C12
TCELL3:IMUX.IMUX3DSP0.C32
TCELL3:IMUX.IMUX4DSP0.OPMODE0
TCELL3:IMUX.IMUX5DSP0.OPMODE4
TCELL3:IMUX.IMUX6DSP0.A13
TCELL3:IMUX.IMUX7DSP0.B13
TCELL3:IMUX.IMUX8DSP0.C13
TCELL3:IMUX.IMUX9DSP0.C33
TCELL3:IMUX.IMUX10DSP0.OPMODE1
TCELL3:IMUX.IMUX11DSP0.OPMODE5
TCELL3:IMUX.IMUX12DSP0.A14
TCELL3:IMUX.IMUX13DSP0.B14
TCELL3:IMUX.IMUX14DSP0.C14
TCELL3:IMUX.IMUX15DSP0.C34
TCELL3:IMUX.IMUX16DSP0.OPMODE2
TCELL3:IMUX.IMUX17DSP0.OPMODE6
TCELL3:IMUX.IMUX18DSP0.A15
TCELL3:IMUX.IMUX19DSP0.B15
TCELL3:IMUX.IMUX20DSP0.C15
TCELL3:IMUX.IMUX21DSP0.C35
TCELL3:IMUX.IMUX22DSP0.OPMODE3
TCELL3:IMUX.IMUX23DSP0.CARRYIN
TCELL3:IMUX.IMUX24DSP1.A12
TCELL3:IMUX.IMUX25DSP1.B12
TCELL3:IMUX.IMUX26DSP1.C12
TCELL3:IMUX.IMUX27DSP1.C32
TCELL3:IMUX.IMUX28DSP1.OPMODE0
TCELL3:IMUX.IMUX29DSP1.OPMODE4
TCELL3:IMUX.IMUX30DSP1.A13
TCELL3:IMUX.IMUX31DSP1.B13
TCELL3:IMUX.IMUX32DSP1.C13
TCELL3:IMUX.IMUX33DSP1.C33
TCELL3:IMUX.IMUX34DSP1.OPMODE1
TCELL3:IMUX.IMUX35DSP1.OPMODE5
TCELL3:IMUX.IMUX36DSP1.A14
TCELL3:IMUX.IMUX37DSP1.B14
TCELL3:IMUX.IMUX38DSP1.C14
TCELL3:IMUX.IMUX39DSP1.C34
TCELL3:IMUX.IMUX40DSP1.OPMODE2
TCELL3:IMUX.IMUX41DSP1.OPMODE6
TCELL3:IMUX.IMUX42DSP1.A15
TCELL3:IMUX.IMUX43DSP1.B15
TCELL3:IMUX.IMUX44DSP1.C15
TCELL3:IMUX.IMUX45DSP1.C35
TCELL3:IMUX.IMUX46DSP1.OPMODE3
TCELL3:IMUX.IMUX47DSP1.CARRYIN
TCELL3:OUT0DSP0.P12
TCELL3:OUT1DSP0.P32
TCELL3:OUT2DSP1.CARRYOUT0
TCELL3:OUT3DSP1.P12
TCELL3:OUT4DSP1.P32
TCELL3:OUT5DSP0.CARRYOUT0
TCELL3:OUT6DSP0.P13
TCELL3:OUT7DSP0.P33
TCELL3:OUT8DSP1.CARRYOUT1
TCELL3:OUT9DSP1.P13
TCELL3:OUT10DSP1.P33
TCELL3:OUT11DSP0.CARRYOUT1
TCELL3:OUT12DSP0.P14
TCELL3:OUT13DSP0.P34
TCELL3:OUT14DSP1.CARRYOUT2
TCELL3:OUT15DSP1.P14
TCELL3:OUT16DSP1.P34
TCELL3:OUT17DSP0.CARRYOUT2
TCELL3:OUT18DSP0.P15
TCELL3:OUT19DSP0.P35
TCELL3:OUT20DSP1.CARRYOUT3
TCELL3:OUT21DSP1.P15
TCELL3:OUT22DSP1.P35
TCELL3:OUT23DSP0.CARRYOUT3
TCELL4:IMUX.CTRL0.SITEDSP1.RSTP
TCELL4:IMUX.CTRL1.SITEDSP1.RSTM
TCELL4:IMUX.CTRL2.SITEDSP1.RSTB
TCELL4:IMUX.CTRL3.SITEDSP1.RSTA
TCELL4:IMUX.IMUX0DSP0.A16
TCELL4:IMUX.IMUX1DSP0.B16
TCELL4:IMUX.IMUX2DSP0.C16
TCELL4:IMUX.IMUX3DSP0.C36
TCELL4:IMUX.IMUX4DSP0.A20
TCELL4:IMUX.IMUX5DSP1.A20
TCELL4:IMUX.IMUX6DSP0.A17
TCELL4:IMUX.IMUX7DSP0.B17
TCELL4:IMUX.IMUX8DSP0.C17
TCELL4:IMUX.IMUX9DSP0.C37
TCELL4:IMUX.IMUX10DSP0.A21
TCELL4:IMUX.IMUX11DSP1.A21
TCELL4:IMUX.IMUX12DSP0.A18
TCELL4:IMUX.IMUX13DSP0.A28
TCELL4:IMUX.IMUX14DSP0.C18
TCELL4:IMUX.IMUX15DSP0.C38
TCELL4:IMUX.IMUX16DSP0.A22
TCELL4:IMUX.IMUX17DSP1.A22
TCELL4:IMUX.IMUX18DSP0.A19
TCELL4:IMUX.IMUX19DSP0.A29
TCELL4:IMUX.IMUX20DSP0.C19
TCELL4:IMUX.IMUX21DSP0.C39
TCELL4:IMUX.IMUX22DSP0.A23
TCELL4:IMUX.IMUX23DSP1.A23
TCELL4:IMUX.IMUX24DSP1.A16
TCELL4:IMUX.IMUX25DSP1.B16
TCELL4:IMUX.IMUX26DSP1.C16
TCELL4:IMUX.IMUX27DSP1.C36
TCELL4:IMUX.IMUX28DSP0.A24
TCELL4:IMUX.IMUX29DSP1.A24
TCELL4:IMUX.IMUX30DSP1.A17
TCELL4:IMUX.IMUX31DSP1.B17
TCELL4:IMUX.IMUX32DSP1.C17
TCELL4:IMUX.IMUX33DSP1.C37
TCELL4:IMUX.IMUX34DSP0.A25
TCELL4:IMUX.IMUX35DSP1.A25
TCELL4:IMUX.IMUX36DSP1.A18
TCELL4:IMUX.IMUX37DSP1.A28
TCELL4:IMUX.IMUX38DSP1.C18
TCELL4:IMUX.IMUX39DSP1.C38
TCELL4:IMUX.IMUX40DSP0.A26
TCELL4:IMUX.IMUX41DSP1.A26
TCELL4:IMUX.IMUX42DSP1.A19
TCELL4:IMUX.IMUX43DSP1.A29
TCELL4:IMUX.IMUX44DSP1.C19
TCELL4:IMUX.IMUX45DSP1.C39
TCELL4:IMUX.IMUX46DSP0.A27
TCELL4:IMUX.IMUX47DSP1.A27
TCELL4:OUT0DSP0.P16
TCELL4:OUT1DSP0.P36
TCELL4:OUT2DSP1.P18
TCELL4:OUT3DSP1.P16
TCELL4:OUT4DSP1.P36
TCELL4:OUT6DSP0.P17
TCELL4:OUT7DSP0.P37
TCELL4:OUT8DSP1.UNDERFLOW
TCELL4:OUT9DSP1.P17
TCELL4:OUT10DSP1.P37
TCELL4:OUT11DSP1.OVERFLOW
TCELL4:OUT12DSP0.P18
TCELL4:OUT13DSP0.P38
TCELL4:OUT14DSP1.PATTERNDETECT
TCELL4:OUT16DSP1.P38
TCELL4:OUT17DSP1.SCANOUTM
TCELL4:OUT18DSP0.P19
TCELL4:OUT19DSP0.P39
TCELL4:OUT20DSP1.PATTERNBDETECT
TCELL4:OUT21DSP1.P19
TCELL4:OUT22DSP1.P39
TCELL4:OUT23DSP1.SCANOUTP

Bitstream

virtex5 DSP bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[21]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_MULT[1] DSP0:B_INPUT[0]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[20] DSP0:PATTERN[20]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[19] DSP0:PATTERN[19]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[18] -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[18] DSP0:BREG_BCASCREG[0]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AREG_ACASCREG[1] DSP0:AREG_ACASCREG[0]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AREG_ACASCREG[2]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[17] -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[17]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[16] DSP0:PATTERN[16]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[15] -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[15] -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[14] DSP0:PATTERN[14]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[13] DSP0:MASK[13]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[12] DSP0:PATTERN[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_SIMD[1]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:CARRYINSELREG[0] -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE5 ~DSP0:INV.OPMODE6
30 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE4 -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[11] DSP0:MASK[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[10]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[9] DSP0:PATTERN[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[9] -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[8]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[8]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[7] DSP0:PATTERN[7]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[6] DSP0:MASK[6]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MULTCARRYINREG[0] -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[5]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[5]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.CARRYIN DSP0:CARRYINREG[0]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[4] DSP0:PATTERN[4]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SCAN_IN_SET_M[0]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SCAN_IN_SETVAL_M DSP0:MASK[3]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:TEST_SETVAL_M DSP0:TEST_SET_M[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[2] DSP0:MREG[0]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[2] -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[1] DSP0:MASK[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[0] DSP0:PATTERN[0]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:ROUNDING_LSB_MASK DSP0:SCAN_IN_SET_P[0]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SCAN_IN_SETVAL_P
virtex5 DSP bittile 1
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:LFSR_EN_SET[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:OPMODEREG[0] DSP0:LFSR_EN_SETVAL
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE1
60 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE3 ~DSP0:INV.OPMODE0
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE2 -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_SIMD[2] -
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[35]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[34] DSP0:MASK[35]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[34] -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[33]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[33] -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[32]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[32]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[31] DSP0:MASK[31]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[30] DSP0:MASK[30]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[29] DSP0:PATTERN[29]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[28] -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[28]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[27] DSP0:PATTERN[27]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[26] -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[26] -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[25]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[25]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[24] -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[24]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_MULT[0] DSP0:USE_PATTERN_DETECT[0]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.CLK -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AUTORESET_PATTERN_DETECT_OPTINV[0] -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:TEST_SET_P[0] DSP0:TEST_SETVAL_P
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AUTORESET_PATTERN_DETECT DSP0:AUTORESET_OVER_UNDER_FLOW
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:CLOCK_INVERT_M[0] -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:CLOCK_INVERT_P[0]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_SIMD[0]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PREG[0] -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[23] -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[23] DSP0:BREG_BCASCREG[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[22] DSP0:A_INPUT[0]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:BREG_BCASCREG[2] DSP0:PATTERN[22]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[21]
virtex5 DSP bittile 2
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE5
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE4
61 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[11] DSP1:MASK[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[10] -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[10] DSP1:PATTERN[9]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[8] DSP1:MASK[9]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[8]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[7]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[7]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[6]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[6]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[5] -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[5] DSP1:MULTCARRYINREG[0]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[4] DSP1:PATTERN[4]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.CARRYIN DSP1:CARRYINREG[0]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[3] DSP1:MASK[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SCAN_IN_SETVAL_M
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SCAN_IN_SET_M[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[2] -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[2] DSP1:TEST_SETVAL_M
36 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[1] DSP1:TEST_SET_M[0]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[1] -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[0] DSP1:MASK[0]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:ROUNDING_LSB_MASK DSP1:SCAN_IN_SET_P[0]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SCAN_IN_SETVAL_P DSP1:MREG[0]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SEL_PATTERN[0] DSP0:SEL_ROUNDING_MASK[1]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SEL_MASK[0] -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.ALUMODE0 DSP0:SEL_ROUNDING_MASK[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[47] DSP0:MASK[47]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[46] -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[46] -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[45]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[45]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[44]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[44]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[43] -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[43] -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[42] DSP0:MASK[42]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[41] DSP0:MASK[41]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[40]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[40]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:ALUMODEREG[0] -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.ALUMODE2 ~DSP0:INV.ALUMODE1
6 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[39] DSP0:PATTERN[39]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[38] -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[38] DSP0:PATTERN[37]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:CREG[0] DSP0:MASK[37]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.ALUMODE3 DSP0:MASK[36]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[36]
virtex5 DSP bittile 3
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
62 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[26] -
61 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[26] -
60 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[25] -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[25] -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[24]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[24]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
52 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.CLK -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AUTORESET_PATTERN_DETECT_OPTINV[0]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:TEST_SET_P[0] -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AUTORESET_OVER_UNDER_FLOW -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:TEST_SETVAL_P DSP1:AUTORESET_PATTERN_DETECT
46 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:CLOCK_INVERT_M[0] -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:CLOCK_INVERT_P[0] DSP1:USE_SIMD[0]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PREG[0] -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[23]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:BREG_BCASCREG[1] DSP1:MASK[23]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:A_INPUT[0] -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[22] DSP1:BREG_BCASCREG[2]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[22] -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[21] -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[21] -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[20]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[20] -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[19] DSP1:PATTERN[19]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[18] -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[18]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_PATTERN_DETECT[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[17] DSP1:USE_MULT[0]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[17] -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[16] -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:B_INPUT[0] DSP1:PATTERN[16]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[15] DSP1:MASK[15]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:BREG_BCASCREG[0] DSP1:USE_MULT[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AREG_ACASCREG[0] -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[14]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[14]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[13] DSP1:AREG_ACASCREG[2]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[13] -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[12]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AREG_ACASCREG[1] -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_SIMD[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:CARRYINSELREG[0]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE6
virtex5 DSP bittile 4
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
62 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SEL_MASK[0] DSP1:SEL_ROUNDING_MASK[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SEL_ROUNDING_MASK[0] DSP1:SEL_PATTERN[0]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[47] -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[47] -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[46] DSP1:PATTERN[46]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:LFSR_EN_SETVAL DSP1:LFSR_EN_SET[0]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[45]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[45] -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[44]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.ALUMODE0 DSP1:PATTERN[44]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:ALUMODEREG[0] ~DSP1:INV.ALUMODE1
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[43]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[43] -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[42] -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[42] ~DSP1:INV.ALUMODE2
46 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:CREG[0] ~DSP1:INV.ALUMODE3
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[41] DSP1:MASK[41]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[40] -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[40] DSP1:OPMODEREG[0]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE0
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE1
38 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[39] -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[39] DSP1:MASK[38]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE3 DSP1:PATTERN[38]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[37] -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE2 DSP1:MASK[37]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[36]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[36]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_SIMD[2]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[35] -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[34] DSP1:MASK[35]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[33] DSP1:PATTERN[34]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[33] -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[32] -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[32]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[31]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[31]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[30]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[30]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[29] -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[29] DSP1:MASK[28]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[28]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[27]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[27]
DSP0:ALUMODEREG 2.26.8
DSP0:CARRYINREG 0.27.12
DSP0:CARRYINSELREG 0.26.32
DSP0:CREG 2.26.2
DSP0:MREG 0.27.6
DSP0:MULTCARRYINREG 0.26.15
DSP0:OPMODEREG 1.26.62
DSP0:PREG 1.26.6
DSP1:ALUMODEREG 4.26.51
DSP1:CARRYINREG 2.27.42
DSP1:CARRYINSELREG 3.27.1
DSP1:CREG 4.26.46
DSP1:MREG 2.27.32
DSP1:MULTCARRYINREG 2.27.45
DSP1:OPMODEREG 4.27.41
DSP1:PREG 3.26.38
1 0
0 1
DSP0:AREG_ACASCREG 0.27.55 0.26.56 0.27.56
DSP0:BREG_BCASCREG 1.26.1 1.27.3 0.27.57
DSP1:AREG_ACASCREG 3.27.12 3.26.7 3.26.15
DSP1:BREG_BCASCREG 3.27.34 3.26.36 3.26.16
1_1 0 0 1
0_0 0 1 1
2_1 1 0 0
2_2 1 0 1
DSP0:AUTORESET_OVER_UNDER_FLOW 1.27.16
DSP0:AUTORESET_PATTERN_DETECT 1.26.16
DSP0:LFSR_EN_SETVAL 1.27.62
DSP0:ROUNDING_LSB_MASK 0.26.1
DSP0:SCAN_IN_SETVAL_M 0.26.8
DSP0:SCAN_IN_SETVAL_P 0.27.0
DSP0:TEST_SETVAL_M 0.26.7
DSP0:TEST_SETVAL_P 1.27.17
DSP1:AUTORESET_OVER_UNDER_FLOW 3.26.48
DSP1:AUTORESET_PATTERN_DETECT 3.27.47
DSP1:LFSR_EN_SETVAL 4.26.56
DSP1:ROUNDING_LSB_MASK 2.26.33
DSP1:SCAN_IN_SETVAL_M 2.27.40
DSP1:SCAN_IN_SETVAL_P 2.26.32
DSP1:TEST_SETVAL_M 2.27.37
DSP1:TEST_SETVAL_P 3.26.47
non-inverted [0]
DSP0:AUTORESET_PATTERN_DETECT_OPTINV 1.26.18
DSP1:AUTORESET_PATTERN_DETECT_OPTINV 3.27.50
MATCH 0
NOT_MATCH 1
DSP0:A_INPUT 1.27.2
DSP0:B_INPUT 0.27.62
DSP1:A_INPUT 3.26.35
DSP1:B_INPUT 3.26.18
DIRECT 0
CASCADE 1
DSP0:CLOCK_INVERT_M 1.26.15
DSP0:CLOCK_INVERT_P 1.27.14
DSP1:CLOCK_INVERT_M 3.26.46
DSP1:CLOCK_INVERT_P 3.26.45
SAME_EDGE 0
OPPOSITE_EDGE 1
DSP0:INV.ALUMODE0 2.26.29
DSP0:INV.ALUMODE1 2.27.7
DSP0:INV.ALUMODE2 2.26.7
DSP0:INV.ALUMODE3 2.26.1
DSP0:INV.CARRYIN 0.26.12
DSP0:INV.CLK 1.26.20
DSP0:INV.OPMODE0 1.27.60
DSP0:INV.OPMODE1 1.27.61
DSP0:INV.OPMODE2 1.26.58
DSP0:INV.OPMODE3 1.26.60
DSP0:INV.OPMODE4 0.26.30
DSP0:INV.OPMODE5 0.26.31
DSP0:INV.OPMODE6 0.27.31
DSP1:INV.ALUMODE0 4.26.52
DSP1:INV.ALUMODE1 4.27.51
DSP1:INV.ALUMODE2 4.27.47
DSP1:INV.ALUMODE3 4.27.46
DSP1:INV.CARRYIN 2.26.42
DSP1:INV.CLK 3.26.52
DSP1:INV.OPMODE0 4.27.40
DSP1:INV.OPMODE1 4.27.39
DSP1:INV.OPMODE2 4.26.34
DSP1:INV.OPMODE3 4.26.36
DSP1:INV.OPMODE4 2.27.62
DSP1:INV.OPMODE5 2.27.63
DSP1:INV.OPMODE6 3.27.0
inverted ~[0]
DSP0:LFSR_EN_SET 1.27.63
DSP0:SCAN_IN_SET_M 0.27.10
DSP0:SCAN_IN_SET_P 0.27.1
DSP0:TEST_SET_M 0.27.7
DSP0:TEST_SET_P 1.26.17
DSP1:LFSR_EN_SET 4.27.56
DSP1:SCAN_IN_SET_M 2.27.39
DSP1:SCAN_IN_SET_P 2.27.33
DSP1:TEST_SET_M 2.27.36
DSP1:TEST_SET_P 3.26.49
SET 0
DONT_SET 1
DSP0:MASK 2.27.27 2.26.26 2.27.22 2.27.21 2.26.17 2.27.16 2.27.11 2.27.10 2.26.6 2.26.3 2.27.2 2.27.1 1.27.52 1.26.52 1.26.49 1.27.47 1.27.45 1.27.42 1.26.36 1.26.35 1.26.32 1.26.30 1.27.26 1.26.25 1.26.3 1.26.2 0.27.63 0.26.61 0.26.60 0.26.58 0.27.53 0.26.51 0.26.48 0.26.45 0.27.43 0.26.41 0.27.29 0.27.27 0.26.25 0.27.24 0.26.20 0.27.18 0.27.13 0.26.11 0.27.8 0.26.6 0.27.3 0.26.2
DSP0:PATTERN 2.26.27 2.26.25 2.27.23 2.27.20 2.26.18 2.26.16 2.26.11 2.27.9 2.27.6 2.26.5 2.27.3 2.27.0 1.27.53 1.26.51 1.27.50 1.27.46 1.26.45 1.26.42 1.27.36 1.27.34 1.27.32 1.26.29 1.27.27 1.27.24 1.26.5 1.27.1 1.27.0 0.27.61 0.27.60 0.26.57 0.26.54 0.27.51 0.26.49 0.27.45 0.26.43 0.27.41 0.26.29 0.27.26 0.26.26 0.27.23 0.27.20 0.26.18 0.27.14 0.27.11 0.27.9 0.26.5 0.26.3 0.27.2
DSP1:MASK 4.26.58 4.26.57 4.26.54 4.27.53 4.26.49 4.26.48 4.27.43 4.26.42 4.26.37 4.27.37 4.27.34 4.27.33 4.27.20 4.26.20 4.26.17 4.26.15 4.27.12 4.27.10 4.26.3 4.27.3 4.27.0 3.26.62 3.26.58 3.27.57 3.27.36 3.26.34 3.26.31 3.27.29 3.26.26 3.26.25 3.26.21 3.26.20 3.27.17 3.27.14 3.26.11 3.27.9 2.27.61 2.26.58 2.27.56 2.26.56 2.27.52 2.27.51 2.26.45 2.26.43 2.27.41 2.26.38 2.26.35 2.27.34
DSP1:PATTERN 4.26.60 4.27.57 4.27.55 4.27.52 4.27.50 4.26.47 4.26.43 4.26.41 4.26.38 4.27.36 4.26.35 4.27.32 4.26.21 4.27.18 4.26.18 4.27.14 4.27.13 4.27.9 4.26.5 4.27.2 4.27.1 3.26.61 3.26.60 3.27.56 3.27.37 3.26.33 3.26.32 3.26.28 3.27.26 3.27.24 3.26.22 3.27.18 3.26.17 3.27.13 3.26.12 3.27.8 2.26.61 2.26.57 2.27.57 2.27.55 2.27.53 2.27.50 2.26.46 2.27.43 2.26.41 2.26.37 2.26.36 2.26.34
non-inverted [47] [46] [45] [44] [43] [42] [41] [40] [39] [38] [37] [36] [35] [34] [33] [32] [31] [30] [29] [28] [27] [26] [25] [24] [23] [22] [21] [20] [19] [18] [17] [16] [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
DSP0:SEL_MASK 2.26.30
DSP1:SEL_MASK 4.26.62
MASK 0
C 1
DSP0:SEL_PATTERN 2.26.31
DSP1:SEL_PATTERN 4.27.61
PATTERN 0
C 1
DSP0:SEL_ROUNDING_MASK 2.27.31 2.27.29
DSP1:SEL_ROUNDING_MASK 4.27.62 4.26.61
SEL_MASK 0 0
MODE1 0 1
MODE2 1 1
DSP0:USE_MULT 0.26.62 1.26.22
DSP1:USE_MULT 3.27.16 3.27.22
MULT 0 0
MULT_S 0 1
NONE 1 1
DSP0:USE_PATTERN_DETECT 1.27.22
DSP1:USE_PATTERN_DETECT 3.27.23
NO_PATDET 0
PATDET 1
DSP0:USE_SIMD 1.26.56 0.27.39 1.27.13
DSP1:USE_SIMD 4.27.23 3.27.6 3.27.45
ONE48 0 0 0
TWO24 0 0 1
FOUR12 1 1 1