Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

DSP

Tile DSP

Cells: 5

Bel DSP0

virtex7 DSP bel DSP0
PinDirectionWires
A0inputTCELL0:IMUX.IMUX23
A1inputTCELL0:IMUX.IMUX19
A10inputTCELL2:IMUX.IMUX21
A11inputTCELL2:IMUX.IMUX17
A12inputTCELL3:IMUX.IMUX47
A13inputTCELL3:IMUX.IMUX7
A14inputTCELL3:IMUX.IMUX46
A15inputTCELL3:IMUX.IMUX6
A16inputTCELL4:IMUX.IMUX47
A17inputTCELL4:IMUX.IMUX7
A18inputTCELL4:IMUX.IMUX46
A19inputTCELL4:IMUX.IMUX6
A2inputTCELL0:IMUX.IMUX21
A20inputTCELL0:IMUX.IMUX47
A21inputTCELL0:IMUX.IMUX7
A22inputTCELL0:IMUX.IMUX46
A23inputTCELL0:IMUX.IMUX6
A24inputTCELL1:IMUX.IMUX47
A25inputTCELL1:IMUX.IMUX7
A26inputTCELL1:IMUX.IMUX46
A27inputTCELL1:IMUX.IMUX6
A28inputTCELL2:IMUX.IMUX47
A29inputTCELL2:IMUX.IMUX7
A3inputTCELL0:IMUX.IMUX17
A4inputTCELL1:IMUX.IMUX23
A5inputTCELL1:IMUX.IMUX19
A6inputTCELL1:IMUX.IMUX21
A7inputTCELL1:IMUX.IMUX17
A8inputTCELL2:IMUX.IMUX23
A9inputTCELL2:IMUX.IMUX19
ALUMODE0inputTCELL3:IMUX.IMUX21
ALUMODE1inputTCELL3:IMUX.IMUX13
ALUMODE2inputTCELL0:IMUX.FAN0.SITE
ALUMODE3inputTCELL0:IMUX.BYP0.SITE
B0inputTCELL0:IMUX.IMUX22
B1inputTCELL0:IMUX.IMUX34
B10inputTCELL2:IMUX.IMUX36
B11inputTCELL2:IMUX.IMUX16
B12inputTCELL3:IMUX.IMUX43
B13inputTCELL3:IMUX.IMUX3
B14inputTCELL3:IMUX.IMUX42
B15inputTCELL3:IMUX.IMUX2
B16inputTCELL4:IMUX.IMUX43
B17inputTCELL4:IMUX.IMUX3
B2inputTCELL0:IMUX.IMUX36
B3inputTCELL0:IMUX.IMUX40
B4inputTCELL1:IMUX.IMUX38
B5inputTCELL1:IMUX.IMUX18
B6inputTCELL1:IMUX.IMUX36
B7inputTCELL1:IMUX.IMUX16
B8inputTCELL2:IMUX.IMUX22
B9inputTCELL2:IMUX.IMUX18
C0inputTCELL0:IMUX.IMUX39
C1inputTCELL0:IMUX.IMUX3
C10inputTCELL2:IMUX.IMUX37
C11inputTCELL2:IMUX.IMUX33
C12inputTCELL3:IMUX.IMUX39
C13inputTCELL3:IMUX.IMUX35
C14inputTCELL3:IMUX.IMUX37
C15inputTCELL3:IMUX.IMUX33
C16inputTCELL4:IMUX.IMUX39
C17inputTCELL4:IMUX.IMUX35
C18inputTCELL4:IMUX.IMUX21
C19inputTCELL4:IMUX.IMUX1
C2inputTCELL0:IMUX.IMUX37
C20inputTCELL0:IMUX.IMUX38
C21inputTCELL0:IMUX.IMUX18
C22inputTCELL0:IMUX.IMUX20
C23inputTCELL0:IMUX.IMUX32
C24inputTCELL1:IMUX.IMUX22
C25inputTCELL1:IMUX.IMUX34
C26inputTCELL1:IMUX.IMUX20
C27inputTCELL1:IMUX.IMUX32
C28inputTCELL2:IMUX.IMUX6
C29inputTCELL2:IMUX.IMUX2
C3inputTCELL0:IMUX.IMUX1
C30inputTCELL2:IMUX.IMUX4
C31inputTCELL2:IMUX.IMUX32
C32inputTCELL3:IMUX.IMUX38
C33inputTCELL3:IMUX.IMUX18
C34inputTCELL3:IMUX.IMUX20
C35inputTCELL3:IMUX.IMUX32
C36inputTCELL4:IMUX.IMUX38
C37inputTCELL4:IMUX.IMUX32
C38inputTCELL4:IMUX.IMUX20
C39inputTCELL4:IMUX.IMUX18
C4inputTCELL1:IMUX.IMUX39
C40inputTCELL0:IMUX.IMUX35
C41inputTCELL0:IMUX.IMUX16
C42inputTCELL0:IMUX.IMUX42
C43inputTCELL0:IMUX.IMUX33
C44inputTCELL4:IMUX.IMUX34
C45inputTCELL4:IMUX.IMUX37
C46inputTCELL4:IMUX.IMUX19
C47inputTCELL4:IMUX.IMUX33
C5inputTCELL1:IMUX.IMUX35
C6inputTCELL1:IMUX.IMUX37
C7inputTCELL1:IMUX.IMUX33
C8inputTCELL2:IMUX.IMUX39
C9inputTCELL2:IMUX.IMUX3
CARRYINinputTCELL3:IMUX.IMUX23
CARRYINSEL0inputTCELL3:IMUX.IMUX30
CARRYINSEL1inputTCELL3:IMUX.IMUX14
CARRYINSEL2inputTCELL2:IMUX.BYP2.SITE
CARRYOUT0outputTCELL1:OUT12.TMIN
CARRYOUT1outputTCELL1:OUT11.TMIN
CARRYOUT2outputTCELL1:OUT13.TMIN
CARRYOUT3outputTCELL1:OUT10.TMIN
CEA1inputTCELL1:IMUX.IMUX40
CEA2inputTCELL1:IMUX.IMUX0
CEADinputTCELL1:IMUX.BYP0.SITE
CEALUMODEinputTCELL0:IMUX.BYP4.SITE
CEB1inputTCELL1:IMUX.IMUX41
CEB2inputTCELL1:IMUX.IMUX1
CECinputTCELL2:IMUX.IMUX40
CECARRYINinputTCELL2:IMUX.IMUX0
CECTRLinputTCELL2:IMUX.IMUX41
CEDinputTCELL1:IMUX.FAN0.SITE
CEINMODEinputTCELL0:IMUX.FAN2.SITE
CEMinputTCELL2:IMUX.IMUX1
CEPinputTCELL2:IMUX.IMUX34
CLKinputTCELL1:IMUX.CLK0
D0inputTCELL0:IMUX.BYP7.SITE
D1inputTCELL0:IMUX.BYP5.SITE
D10inputTCELL2:IMUX.BYP3.SITE
D11inputTCELL2:IMUX.BYP1.SITE
D12inputTCELL3:IMUX.BYP7.SITE
D13inputTCELL3:IMUX.BYP5.SITE
D14inputTCELL3:IMUX.BYP3.SITE
D15inputTCELL3:IMUX.BYP1.SITE
D16inputTCELL4:IMUX.BYP7.SITE
D17inputTCELL4:IMUX.BYP5.SITE
D18inputTCELL4:IMUX.BYP3.SITE
D19inputTCELL4:IMUX.BYP1.SITE
D2inputTCELL0:IMUX.BYP3.SITE
D20inputTCELL0:IMUX.BYP6.SITE
D21inputTCELL1:IMUX.BYP6.SITE
D22inputTCELL2:IMUX.BYP0.SITE
D23inputTCELL3:IMUX.BYP2.SITE
D24inputTCELL0:IMUX.BYP2.SITE
D3inputTCELL0:IMUX.BYP1.SITE
D4inputTCELL1:IMUX.BYP7.SITE
D5inputTCELL1:IMUX.BYP5.SITE
D6inputTCELL1:IMUX.BYP3.SITE
D7inputTCELL1:IMUX.BYP1.SITE
D8inputTCELL2:IMUX.BYP7.SITE
D9inputTCELL2:IMUX.BYP5.SITE
INMODE0inputTCELL3:IMUX.BYP6.SITE
INMODE1inputTCELL1:IMUX.FAN7.SITE
INMODE2inputTCELL2:IMUX.FAN1.SITE
INMODE3inputTCELL2:IMUX.BYP6.SITE
INMODE4inputTCELL3:IMUX.FAN1.SITE
OPMODE0inputTCELL2:IMUX.IMUX35
OPMODE1inputTCELL2:IMUX.IMUX30
OPMODE2inputTCELL2:IMUX.IMUX27
OPMODE3inputTCELL2:IMUX.IMUX38
OPMODE4inputTCELL2:IMUX.IMUX20
OPMODE5inputTCELL2:IMUX.IMUX12
OPMODE6inputTCELL2:IMUX.FAN7.SITE
OVERFLOWoutputTCELL2:OUT10.TMIN
P0outputTCELL0:OUT21.TMIN
P1outputTCELL0:OUT23.TMIN
P10outputTCELL2:OUT16.TMIN
P11outputTCELL2:OUT18.TMIN
P12outputTCELL3:OUT21.TMIN
P13outputTCELL3:OUT23.TMIN
P14outputTCELL3:OUT16.TMIN
P15outputTCELL3:OUT18.TMIN
P16outputTCELL4:OUT21.TMIN
P17outputTCELL4:OUT23.TMIN
P18outputTCELL4:OUT16.TMIN
P19outputTCELL4:OUT18.TMIN
P2outputTCELL0:OUT16.TMIN
P20outputTCELL0:OUT17.TMIN
P21outputTCELL0:OUT19.TMIN
P22outputTCELL0:OUT20.TMIN
P23outputTCELL0:OUT22.TMIN
P24outputTCELL1:OUT17.TMIN
P25outputTCELL1:OUT19.TMIN
P26outputTCELL1:OUT20.TMIN
P27outputTCELL1:OUT22.TMIN
P28outputTCELL2:OUT17.TMIN
P29outputTCELL2:OUT19.TMIN
P3outputTCELL0:OUT18.TMIN
P30outputTCELL2:OUT20.TMIN
P31outputTCELL2:OUT22.TMIN
P32outputTCELL3:OUT17.TMIN
P33outputTCELL3:OUT19.TMIN
P34outputTCELL3:OUT20.TMIN
P35outputTCELL3:OUT22.TMIN
P36outputTCELL4:OUT17.TMIN
P37outputTCELL4:OUT22.TMIN
P38outputTCELL4:OUT20.TMIN
P39outputTCELL4:OUT19.TMIN
P4outputTCELL1:OUT21.TMIN
P40outputTCELL0:OUT13.TMIN
P41outputTCELL0:OUT12.TMIN
P42outputTCELL0:OUT9.TMIN
P43outputTCELL0:OUT8.TMIN
P44outputTCELL4:OUT9.TMIN
P45outputTCELL4:OUT10.TMIN
P46outputTCELL4:OUT13.TMIN
P47outputTCELL4:OUT8.TMIN
P5outputTCELL1:OUT23.TMIN
P6outputTCELL1:OUT16.TMIN
P7outputTCELL1:OUT18.TMIN
P8outputTCELL2:OUT21.TMIN
P9outputTCELL2:OUT23.TMIN
PATTERNBDETECToutputTCELL2:OUT14.TMIN
PATTERNDETECToutputTCELL2:OUT11.TMIN
RSTAinputTCELL0:IMUX.CTRL1
RSTALLCARRYINinputTCELL1:IMUX.IMUX2
RSTALUMODEinputTCELL1:IMUX.IMUX3
RSTBinputTCELL2:IMUX.CTRL0
RSTCinputTCELL1:IMUX.CTRL0
RSTCTRLinputTCELL1:IMUX.IMUX43
RSTDinputTCELL1:IMUX.BYP4.SITE
RSTINMODEinputTCELL1:IMUX.IMUX42
RSTMinputTCELL1:IMUX.CTRL1
RSTPinputTCELL0:IMUX.CTRL0
UNDERFLOWoutputTCELL2:OUT9.TMIN

Bel DSP1

virtex7 DSP bel DSP1
PinDirectionWires
A0inputTCELL0:IMUX.IMUX15
A1inputTCELL0:IMUX.IMUX11
A10inputTCELL2:IMUX.IMUX13
A11inputTCELL2:IMUX.IMUX9
A12inputTCELL3:IMUX.IMUX45
A13inputTCELL3:IMUX.IMUX5
A14inputTCELL3:IMUX.IMUX44
A15inputTCELL3:IMUX.IMUX4
A16inputTCELL4:IMUX.IMUX45
A17inputTCELL4:IMUX.IMUX5
A18inputTCELL4:IMUX.IMUX44
A19inputTCELL4:IMUX.IMUX4
A2inputTCELL0:IMUX.IMUX13
A20inputTCELL0:IMUX.IMUX45
A21inputTCELL0:IMUX.IMUX5
A22inputTCELL0:IMUX.IMUX44
A23inputTCELL0:IMUX.IMUX4
A24inputTCELL1:IMUX.IMUX45
A25inputTCELL1:IMUX.IMUX5
A26inputTCELL1:IMUX.IMUX44
A27inputTCELL1:IMUX.IMUX4
A28inputTCELL2:IMUX.IMUX45
A29inputTCELL2:IMUX.IMUX5
A3inputTCELL0:IMUX.IMUX9
A4inputTCELL1:IMUX.IMUX15
A5inputTCELL1:IMUX.IMUX11
A6inputTCELL1:IMUX.IMUX13
A7inputTCELL1:IMUX.IMUX9
A8inputTCELL2:IMUX.IMUX15
A9inputTCELL2:IMUX.IMUX11
ALUMODE0inputTCELL4:IMUX.IMUX0
ALUMODE1inputTCELL4:IMUX.IMUX40
ALUMODE2inputTCELL4:IMUX.FAN0.SITE
ALUMODE3inputTCELL4:IMUX.BYP0.SITE
B0inputTCELL0:IMUX.IMUX14
B1inputTCELL0:IMUX.IMUX26
B10inputTCELL2:IMUX.IMUX44
B11inputTCELL2:IMUX.IMUX8
B12inputTCELL3:IMUX.IMUX41
B13inputTCELL3:IMUX.IMUX1
B14inputTCELL3:IMUX.IMUX40
B15inputTCELL3:IMUX.IMUX0
B16inputTCELL4:IMUX.IMUX42
B17inputTCELL4:IMUX.IMUX2
B2inputTCELL0:IMUX.IMUX28
B3inputTCELL0:IMUX.IMUX0
B4inputTCELL1:IMUX.IMUX30
B5inputTCELL1:IMUX.IMUX10
B6inputTCELL1:IMUX.IMUX28
B7inputTCELL1:IMUX.IMUX8
B8inputTCELL2:IMUX.IMUX14
B9inputTCELL2:IMUX.IMUX42
C0inputTCELL0:IMUX.IMUX31
C1inputTCELL0:IMUX.IMUX43
C10inputTCELL2:IMUX.IMUX29
C11inputTCELL2:IMUX.IMUX25
C12inputTCELL3:IMUX.IMUX31
C13inputTCELL3:IMUX.IMUX27
C14inputTCELL3:IMUX.IMUX29
C15inputTCELL3:IMUX.IMUX25
C16inputTCELL4:IMUX.IMUX31
C17inputTCELL4:IMUX.IMUX27
C18inputTCELL4:IMUX.IMUX13
C19inputTCELL4:IMUX.IMUX41
C2inputTCELL0:IMUX.IMUX29
C20inputTCELL0:IMUX.IMUX30
C21inputTCELL0:IMUX.IMUX10
C22inputTCELL0:IMUX.IMUX12
C23inputTCELL0:IMUX.IMUX24
C24inputTCELL1:IMUX.IMUX14
C25inputTCELL1:IMUX.IMUX26
C26inputTCELL1:IMUX.IMUX12
C27inputTCELL1:IMUX.IMUX24
C28inputTCELL2:IMUX.IMUX46
C29inputTCELL2:IMUX.IMUX10
C3inputTCELL0:IMUX.IMUX41
C30inputTCELL2:IMUX.IMUX28
C31inputTCELL2:IMUX.IMUX24
C32inputTCELL3:IMUX.IMUX22
C33inputTCELL3:IMUX.IMUX10
C34inputTCELL3:IMUX.IMUX12
C35inputTCELL3:IMUX.IMUX24
C36inputTCELL4:IMUX.IMUX30
C37inputTCELL4:IMUX.IMUX24
C38inputTCELL4:IMUX.IMUX12
C39inputTCELL4:IMUX.IMUX10
C4inputTCELL1:IMUX.IMUX31
C40inputTCELL0:IMUX.IMUX27
C41inputTCELL0:IMUX.IMUX8
C42inputTCELL0:IMUX.IMUX2
C43inputTCELL0:IMUX.IMUX25
C44inputTCELL4:IMUX.IMUX26
C45inputTCELL4:IMUX.IMUX29
C46inputTCELL4:IMUX.IMUX11
C47inputTCELL4:IMUX.IMUX25
C5inputTCELL1:IMUX.IMUX27
C6inputTCELL1:IMUX.IMUX29
C7inputTCELL1:IMUX.IMUX25
C8inputTCELL2:IMUX.IMUX31
C9inputTCELL2:IMUX.IMUX43
CARRYINinputTCELL3:IMUX.IMUX15
CARRYINSEL0inputTCELL4:IMUX.IMUX36
CARRYINSEL1inputTCELL4:IMUX.IMUX28
CARRYINSEL2inputTCELL4:IMUX.BYP2.SITE
CARRYOUT0outputTCELL3:OUT8.TMIN
CARRYOUT1outputTCELL3:OUT11.TMIN
CARRYOUT2outputTCELL3:OUT10.TMIN
CARRYOUT3outputTCELL3:OUT15.TMIN
CEA1inputTCELL3:IMUX.IMUX9
CEA2inputTCELL3:IMUX.IMUX17
CEADinputTCELL3:IMUX.BYP0.SITE
CEALUMODEinputTCELL3:IMUX.BYP4.SITE
CEB1inputTCELL3:IMUX.IMUX8
CEB2inputTCELL3:IMUX.IMUX16
CECinputTCELL3:IMUX.IMUX34
CECARRYINinputTCELL3:IMUX.IMUX26
CECTRLinputTCELL3:IMUX.IMUX11
CEDinputTCELL3:IMUX.FAN0.SITE
CEINMODEinputTCELL3:IMUX.FAN2.SITE
CEMinputTCELL3:IMUX.IMUX19
CEPinputTCELL2:IMUX.IMUX26
CLKinputTCELL3:IMUX.CLK0
D0inputTCELL0:IMUX.FAN3.SITE
D1inputTCELL0:IMUX.FAN6.SITE
D10inputTCELL2:IMUX.FAN5.SITE
D11inputTCELL2:IMUX.FAN4.SITE
D12inputTCELL3:IMUX.FAN3.SITE
D13inputTCELL3:IMUX.FAN6.SITE
D14inputTCELL3:IMUX.FAN5.SITE
D15inputTCELL3:IMUX.FAN4.SITE
D16inputTCELL4:IMUX.FAN3.SITE
D17inputTCELL4:IMUX.FAN6.SITE
D18inputTCELL4:IMUX.FAN5.SITE
D19inputTCELL4:IMUX.FAN4.SITE
D2inputTCELL0:IMUX.FAN5.SITE
D20inputTCELL0:IMUX.FAN1.SITE
D21inputTCELL1:IMUX.FAN1.SITE
D22inputTCELL2:IMUX.FAN0.SITE
D23inputTCELL3:IMUX.FAN7.SITE
D24inputTCELL0:IMUX.FAN7.SITE
D3inputTCELL0:IMUX.FAN4.SITE
D4inputTCELL1:IMUX.FAN3.SITE
D5inputTCELL1:IMUX.FAN6.SITE
D6inputTCELL1:IMUX.FAN5.SITE
D7inputTCELL1:IMUX.FAN4.SITE
D8inputTCELL2:IMUX.FAN3.SITE
D9inputTCELL2:IMUX.FAN6.SITE
INMODE0inputTCELL2:IMUX.BYP4.SITE
INMODE1inputTCELL1:IMUX.BYP2.SITE
INMODE2inputTCELL4:IMUX.FAN7.SITE
INMODE3inputTCELL4:IMUX.BYP4.SITE
INMODE4inputTCELL2:IMUX.FAN2.SITE
OPMODE0inputTCELL3:IMUX.IMUX28
OPMODE1inputTCELL4:IMUX.IMUX8
OPMODE2inputTCELL3:IMUX.IMUX36
OPMODE3inputTCELL4:IMUX.IMUX16
OPMODE4inputTCELL4:IMUX.IMUX17
OPMODE5inputTCELL4:IMUX.IMUX9
OPMODE6inputTCELL4:IMUX.FAN2.SITE
OVERFLOWoutputTCELL2:OUT8.TMIN
P0outputTCELL0:OUT3.TMIN
P1outputTCELL0:OUT1.TMIN
P10outputTCELL2:OUT6.TMIN
P11outputTCELL2:OUT4.TMIN
P12outputTCELL3:OUT3.TMIN
P13outputTCELL3:OUT1.TMIN
P14outputTCELL3:OUT6.TMIN
P15outputTCELL3:OUT4.TMIN
P16outputTCELL4:OUT3.TMIN
P17outputTCELL4:OUT1.TMIN
P18outputTCELL4:OUT6.TMIN
P19outputTCELL4:OUT4.TMIN
P2outputTCELL0:OUT6.TMIN
P20outputTCELL0:OUT7.TMIN
P21outputTCELL0:OUT5.TMIN
P22outputTCELL0:OUT2.TMIN
P23outputTCELL0:OUT0.TMIN
P24outputTCELL1:OUT7.TMIN
P25outputTCELL1:OUT5.TMIN
P26outputTCELL1:OUT2.TMIN
P27outputTCELL1:OUT0.TMIN
P28outputTCELL2:OUT7.TMIN
P29outputTCELL2:OUT5.TMIN
P3outputTCELL0:OUT4.TMIN
P30outputTCELL2:OUT2.TMIN
P31outputTCELL2:OUT0.TMIN
P32outputTCELL3:OUT7.TMIN
P33outputTCELL3:OUT5.TMIN
P34outputTCELL3:OUT2.TMIN
P35outputTCELL3:OUT0.TMIN
P36outputTCELL4:OUT7.TMIN
P37outputTCELL4:OUT0.TMIN
P38outputTCELL4:OUT2.TMIN
P39outputTCELL4:OUT5.TMIN
P4outputTCELL1:OUT3.TMIN
P40outputTCELL0:OUT15.TMIN
P41outputTCELL0:OUT11.TMIN
P42outputTCELL0:OUT10.TMIN
P43outputTCELL0:OUT14.TMIN
P44outputTCELL4:OUT12.TMIN
P45outputTCELL4:OUT11.TMIN
P46outputTCELL4:OUT14.TMIN
P47outputTCELL4:OUT15.TMIN
P5outputTCELL1:OUT1.TMIN
P6outputTCELL1:OUT6.TMIN
P7outputTCELL1:OUT4.TMIN
P8outputTCELL2:OUT3.TMIN
P9outputTCELL2:OUT1.TMIN
PATTERNBDETECToutputTCELL2:OUT15.TMIN
PATTERNDETECToutputTCELL2:OUT13.TMIN
RSTAinputTCELL2:IMUX.CTRL1
RSTALLCARRYINinputTCELL4:IMUX.IMUX15
RSTALUMODEinputTCELL4:IMUX.IMUX22
RSTBinputTCELL4:IMUX.CTRL1
RSTCinputTCELL3:IMUX.CTRL0
RSTCTRLinputTCELL4:IMUX.IMUX14
RSTDinputTCELL4:IMUX.BYP6.SITE
RSTINMODEinputTCELL4:IMUX.IMUX23
RSTMinputTCELL3:IMUX.CTRL1
RSTPinputTCELL4:IMUX.CTRL0
UNDERFLOWoutputTCELL3:OUT14.TMIN

Bel TIEOFF_DSP

virtex7 DSP bel TIEOFF_DSP
PinDirectionWires

Bel wires

virtex7 DSP bel wires
WirePins
TCELL0:IMUX.CTRL0DSP0.RSTP
TCELL0:IMUX.CTRL1DSP0.RSTA
TCELL0:IMUX.BYP0.SITEDSP0.ALUMODE3
TCELL0:IMUX.BYP1.SITEDSP0.D3
TCELL0:IMUX.BYP2.SITEDSP0.D24
TCELL0:IMUX.BYP3.SITEDSP0.D2
TCELL0:IMUX.BYP4.SITEDSP0.CEALUMODE
TCELL0:IMUX.BYP5.SITEDSP0.D1
TCELL0:IMUX.BYP6.SITEDSP0.D20
TCELL0:IMUX.BYP7.SITEDSP0.D0
TCELL0:IMUX.FAN0.SITEDSP0.ALUMODE2
TCELL0:IMUX.FAN1.SITEDSP1.D20
TCELL0:IMUX.FAN2.SITEDSP0.CEINMODE
TCELL0:IMUX.FAN3.SITEDSP1.D0
TCELL0:IMUX.FAN4.SITEDSP1.D3
TCELL0:IMUX.FAN5.SITEDSP1.D2
TCELL0:IMUX.FAN6.SITEDSP1.D1
TCELL0:IMUX.FAN7.SITEDSP1.D24
TCELL0:IMUX.IMUX0DSP1.B3
TCELL0:IMUX.IMUX1DSP0.C3
TCELL0:IMUX.IMUX2DSP1.C42
TCELL0:IMUX.IMUX3DSP0.C1
TCELL0:IMUX.IMUX4DSP1.A23
TCELL0:IMUX.IMUX5DSP1.A21
TCELL0:IMUX.IMUX6DSP0.A23
TCELL0:IMUX.IMUX7DSP0.A21
TCELL0:IMUX.IMUX8DSP1.C41
TCELL0:IMUX.IMUX9DSP1.A3
TCELL0:IMUX.IMUX10DSP1.C21
TCELL0:IMUX.IMUX11DSP1.A1
TCELL0:IMUX.IMUX12DSP1.C22
TCELL0:IMUX.IMUX13DSP1.A2
TCELL0:IMUX.IMUX14DSP1.B0
TCELL0:IMUX.IMUX15DSP1.A0
TCELL0:IMUX.IMUX16DSP0.C41
TCELL0:IMUX.IMUX17DSP0.A3
TCELL0:IMUX.IMUX18DSP0.C21
TCELL0:IMUX.IMUX19DSP0.A1
TCELL0:IMUX.IMUX20DSP0.C22
TCELL0:IMUX.IMUX21DSP0.A2
TCELL0:IMUX.IMUX22DSP0.B0
TCELL0:IMUX.IMUX23DSP0.A0
TCELL0:IMUX.IMUX24DSP1.C23
TCELL0:IMUX.IMUX25DSP1.C43
TCELL0:IMUX.IMUX26DSP1.B1
TCELL0:IMUX.IMUX27DSP1.C40
TCELL0:IMUX.IMUX28DSP1.B2
TCELL0:IMUX.IMUX29DSP1.C2
TCELL0:IMUX.IMUX30DSP1.C20
TCELL0:IMUX.IMUX31DSP1.C0
TCELL0:IMUX.IMUX32DSP0.C23
TCELL0:IMUX.IMUX33DSP0.C43
TCELL0:IMUX.IMUX34DSP0.B1
TCELL0:IMUX.IMUX35DSP0.C40
TCELL0:IMUX.IMUX36DSP0.B2
TCELL0:IMUX.IMUX37DSP0.C2
TCELL0:IMUX.IMUX38DSP0.C20
TCELL0:IMUX.IMUX39DSP0.C0
TCELL0:IMUX.IMUX40DSP0.B3
TCELL0:IMUX.IMUX41DSP1.C3
TCELL0:IMUX.IMUX42DSP0.C42
TCELL0:IMUX.IMUX43DSP1.C1
TCELL0:IMUX.IMUX44DSP1.A22
TCELL0:IMUX.IMUX45DSP1.A20
TCELL0:IMUX.IMUX46DSP0.A22
TCELL0:IMUX.IMUX47DSP0.A20
TCELL0:OUT0.TMINDSP1.P23
TCELL0:OUT1.TMINDSP1.P1
TCELL0:OUT2.TMINDSP1.P22
TCELL0:OUT3.TMINDSP1.P0
TCELL0:OUT4.TMINDSP1.P3
TCELL0:OUT5.TMINDSP1.P21
TCELL0:OUT6.TMINDSP1.P2
TCELL0:OUT7.TMINDSP1.P20
TCELL0:OUT8.TMINDSP0.P43
TCELL0:OUT9.TMINDSP0.P42
TCELL0:OUT10.TMINDSP1.P42
TCELL0:OUT11.TMINDSP1.P41
TCELL0:OUT12.TMINDSP0.P41
TCELL0:OUT13.TMINDSP0.P40
TCELL0:OUT14.TMINDSP1.P43
TCELL0:OUT15.TMINDSP1.P40
TCELL0:OUT16.TMINDSP0.P2
TCELL0:OUT17.TMINDSP0.P20
TCELL0:OUT18.TMINDSP0.P3
TCELL0:OUT19.TMINDSP0.P21
TCELL0:OUT20.TMINDSP0.P22
TCELL0:OUT21.TMINDSP0.P0
TCELL0:OUT22.TMINDSP0.P23
TCELL0:OUT23.TMINDSP0.P1
TCELL1:IMUX.CLK0DSP0.CLK
TCELL1:IMUX.CTRL0DSP0.RSTC
TCELL1:IMUX.CTRL1DSP0.RSTM
TCELL1:IMUX.BYP0.SITEDSP0.CEAD
TCELL1:IMUX.BYP1.SITEDSP0.D7
TCELL1:IMUX.BYP2.SITEDSP1.INMODE1
TCELL1:IMUX.BYP3.SITEDSP0.D6
TCELL1:IMUX.BYP4.SITEDSP0.RSTD
TCELL1:IMUX.BYP5.SITEDSP0.D5
TCELL1:IMUX.BYP6.SITEDSP0.D21
TCELL1:IMUX.BYP7.SITEDSP0.D4
TCELL1:IMUX.FAN0.SITEDSP0.CED
TCELL1:IMUX.FAN1.SITEDSP1.D21
TCELL1:IMUX.FAN3.SITEDSP1.D4
TCELL1:IMUX.FAN4.SITEDSP1.D7
TCELL1:IMUX.FAN5.SITEDSP1.D6
TCELL1:IMUX.FAN6.SITEDSP1.D5
TCELL1:IMUX.FAN7.SITEDSP0.INMODE1
TCELL1:IMUX.IMUX0DSP0.CEA2
TCELL1:IMUX.IMUX1DSP0.CEB2
TCELL1:IMUX.IMUX2DSP0.RSTALLCARRYIN
TCELL1:IMUX.IMUX3DSP0.RSTALUMODE
TCELL1:IMUX.IMUX4DSP1.A27
TCELL1:IMUX.IMUX5DSP1.A25
TCELL1:IMUX.IMUX6DSP0.A27
TCELL1:IMUX.IMUX7DSP0.A25
TCELL1:IMUX.IMUX8DSP1.B7
TCELL1:IMUX.IMUX9DSP1.A7
TCELL1:IMUX.IMUX10DSP1.B5
TCELL1:IMUX.IMUX11DSP1.A5
TCELL1:IMUX.IMUX12DSP1.C26
TCELL1:IMUX.IMUX13DSP1.A6
TCELL1:IMUX.IMUX14DSP1.C24
TCELL1:IMUX.IMUX15DSP1.A4
TCELL1:IMUX.IMUX16DSP0.B7
TCELL1:IMUX.IMUX17DSP0.A7
TCELL1:IMUX.IMUX18DSP0.B5
TCELL1:IMUX.IMUX19DSP0.A5
TCELL1:IMUX.IMUX20DSP0.C26
TCELL1:IMUX.IMUX21DSP0.A6
TCELL1:IMUX.IMUX22DSP0.C24
TCELL1:IMUX.IMUX23DSP0.A4
TCELL1:IMUX.IMUX24DSP1.C27
TCELL1:IMUX.IMUX25DSP1.C7
TCELL1:IMUX.IMUX26DSP1.C25
TCELL1:IMUX.IMUX27DSP1.C5
TCELL1:IMUX.IMUX28DSP1.B6
TCELL1:IMUX.IMUX29DSP1.C6
TCELL1:IMUX.IMUX30DSP1.B4
TCELL1:IMUX.IMUX31DSP1.C4
TCELL1:IMUX.IMUX32DSP0.C27
TCELL1:IMUX.IMUX33DSP0.C7
TCELL1:IMUX.IMUX34DSP0.C25
TCELL1:IMUX.IMUX35DSP0.C5
TCELL1:IMUX.IMUX36DSP0.B6
TCELL1:IMUX.IMUX37DSP0.C6
TCELL1:IMUX.IMUX38DSP0.B4
TCELL1:IMUX.IMUX39DSP0.C4
TCELL1:IMUX.IMUX40DSP0.CEA1
TCELL1:IMUX.IMUX41DSP0.CEB1
TCELL1:IMUX.IMUX42DSP0.RSTINMODE
TCELL1:IMUX.IMUX43DSP0.RSTCTRL
TCELL1:IMUX.IMUX44DSP1.A26
TCELL1:IMUX.IMUX45DSP1.A24
TCELL1:IMUX.IMUX46DSP0.A26
TCELL1:IMUX.IMUX47DSP0.A24
TCELL1:OUT0.TMINDSP1.P27
TCELL1:OUT1.TMINDSP1.P5
TCELL1:OUT2.TMINDSP1.P26
TCELL1:OUT3.TMINDSP1.P4
TCELL1:OUT4.TMINDSP1.P7
TCELL1:OUT5.TMINDSP1.P25
TCELL1:OUT6.TMINDSP1.P6
TCELL1:OUT7.TMINDSP1.P24
TCELL1:OUT10.TMINDSP0.CARRYOUT3
TCELL1:OUT11.TMINDSP0.CARRYOUT1
TCELL1:OUT12.TMINDSP0.CARRYOUT0
TCELL1:OUT13.TMINDSP0.CARRYOUT2
TCELL1:OUT16.TMINDSP0.P6
TCELL1:OUT17.TMINDSP0.P24
TCELL1:OUT18.TMINDSP0.P7
TCELL1:OUT19.TMINDSP0.P25
TCELL1:OUT20.TMINDSP0.P26
TCELL1:OUT21.TMINDSP0.P4
TCELL1:OUT22.TMINDSP0.P27
TCELL1:OUT23.TMINDSP0.P5
TCELL2:IMUX.CTRL0DSP0.RSTB
TCELL2:IMUX.CTRL1DSP1.RSTA
TCELL2:IMUX.BYP0.SITEDSP0.D22
TCELL2:IMUX.BYP1.SITEDSP0.D11
TCELL2:IMUX.BYP2.SITEDSP0.CARRYINSEL2
TCELL2:IMUX.BYP3.SITEDSP0.D10
TCELL2:IMUX.BYP4.SITEDSP1.INMODE0
TCELL2:IMUX.BYP5.SITEDSP0.D9
TCELL2:IMUX.BYP6.SITEDSP0.INMODE3
TCELL2:IMUX.BYP7.SITEDSP0.D8
TCELL2:IMUX.FAN0.SITEDSP1.D22
TCELL2:IMUX.FAN1.SITEDSP0.INMODE2
TCELL2:IMUX.FAN2.SITEDSP1.INMODE4
TCELL2:IMUX.FAN3.SITEDSP1.D8
TCELL2:IMUX.FAN4.SITEDSP1.D11
TCELL2:IMUX.FAN5.SITEDSP1.D10
TCELL2:IMUX.FAN6.SITEDSP1.D9
TCELL2:IMUX.FAN7.SITEDSP0.OPMODE6
TCELL2:IMUX.IMUX0DSP0.CECARRYIN
TCELL2:IMUX.IMUX1DSP0.CEM
TCELL2:IMUX.IMUX2DSP0.C29
TCELL2:IMUX.IMUX3DSP0.C9
TCELL2:IMUX.IMUX4DSP0.C30
TCELL2:IMUX.IMUX5DSP1.A29
TCELL2:IMUX.IMUX6DSP0.C28
TCELL2:IMUX.IMUX7DSP0.A29
TCELL2:IMUX.IMUX8DSP1.B11
TCELL2:IMUX.IMUX9DSP1.A11
TCELL2:IMUX.IMUX10DSP1.C29
TCELL2:IMUX.IMUX11DSP1.A9
TCELL2:IMUX.IMUX12DSP0.OPMODE5
TCELL2:IMUX.IMUX13DSP1.A10
TCELL2:IMUX.IMUX14DSP1.B8
TCELL2:IMUX.IMUX15DSP1.A8
TCELL2:IMUX.IMUX16DSP0.B11
TCELL2:IMUX.IMUX17DSP0.A11
TCELL2:IMUX.IMUX18DSP0.B9
TCELL2:IMUX.IMUX19DSP0.A9
TCELL2:IMUX.IMUX20DSP0.OPMODE4
TCELL2:IMUX.IMUX21DSP0.A10
TCELL2:IMUX.IMUX22DSP0.B8
TCELL2:IMUX.IMUX23DSP0.A8
TCELL2:IMUX.IMUX24DSP1.C31
TCELL2:IMUX.IMUX25DSP1.C11
TCELL2:IMUX.IMUX26DSP1.CEP
TCELL2:IMUX.IMUX27DSP0.OPMODE2
TCELL2:IMUX.IMUX28DSP1.C30
TCELL2:IMUX.IMUX29DSP1.C10
TCELL2:IMUX.IMUX30DSP0.OPMODE1
TCELL2:IMUX.IMUX31DSP1.C8
TCELL2:IMUX.IMUX32DSP0.C31
TCELL2:IMUX.IMUX33DSP0.C11
TCELL2:IMUX.IMUX34DSP0.CEP
TCELL2:IMUX.IMUX35DSP0.OPMODE0
TCELL2:IMUX.IMUX36DSP0.B10
TCELL2:IMUX.IMUX37DSP0.C10
TCELL2:IMUX.IMUX38DSP0.OPMODE3
TCELL2:IMUX.IMUX39DSP0.C8
TCELL2:IMUX.IMUX40DSP0.CEC
TCELL2:IMUX.IMUX41DSP0.CECTRL
TCELL2:IMUX.IMUX42DSP1.B9
TCELL2:IMUX.IMUX43DSP1.C9
TCELL2:IMUX.IMUX44DSP1.B10
TCELL2:IMUX.IMUX45DSP1.A28
TCELL2:IMUX.IMUX46DSP1.C28
TCELL2:IMUX.IMUX47DSP0.A28
TCELL2:OUT0.TMINDSP1.P31
TCELL2:OUT1.TMINDSP1.P9
TCELL2:OUT2.TMINDSP1.P30
TCELL2:OUT3.TMINDSP1.P8
TCELL2:OUT4.TMINDSP1.P11
TCELL2:OUT5.TMINDSP1.P29
TCELL2:OUT6.TMINDSP1.P10
TCELL2:OUT7.TMINDSP1.P28
TCELL2:OUT8.TMINDSP1.OVERFLOW
TCELL2:OUT9.TMINDSP0.UNDERFLOW
TCELL2:OUT10.TMINDSP0.OVERFLOW
TCELL2:OUT11.TMINDSP0.PATTERNDETECT
TCELL2:OUT13.TMINDSP1.PATTERNDETECT
TCELL2:OUT14.TMINDSP0.PATTERNBDETECT
TCELL2:OUT15.TMINDSP1.PATTERNBDETECT
TCELL2:OUT16.TMINDSP0.P10
TCELL2:OUT17.TMINDSP0.P28
TCELL2:OUT18.TMINDSP0.P11
TCELL2:OUT19.TMINDSP0.P29
TCELL2:OUT20.TMINDSP0.P30
TCELL2:OUT21.TMINDSP0.P8
TCELL2:OUT22.TMINDSP0.P31
TCELL2:OUT23.TMINDSP0.P9
TCELL3:IMUX.CLK0DSP1.CLK
TCELL3:IMUX.CTRL0DSP1.RSTC
TCELL3:IMUX.CTRL1DSP1.RSTM
TCELL3:IMUX.BYP0.SITEDSP1.CEAD
TCELL3:IMUX.BYP1.SITEDSP0.D15
TCELL3:IMUX.BYP2.SITEDSP0.D23
TCELL3:IMUX.BYP3.SITEDSP0.D14
TCELL3:IMUX.BYP4.SITEDSP1.CEALUMODE
TCELL3:IMUX.BYP5.SITEDSP0.D13
TCELL3:IMUX.BYP6.SITEDSP0.INMODE0
TCELL3:IMUX.BYP7.SITEDSP0.D12
TCELL3:IMUX.FAN0.SITEDSP1.CED
TCELL3:IMUX.FAN1.SITEDSP0.INMODE4
TCELL3:IMUX.FAN2.SITEDSP1.CEINMODE
TCELL3:IMUX.FAN3.SITEDSP1.D12
TCELL3:IMUX.FAN4.SITEDSP1.D15
TCELL3:IMUX.FAN5.SITEDSP1.D14
TCELL3:IMUX.FAN6.SITEDSP1.D13
TCELL3:IMUX.FAN7.SITEDSP1.D23
TCELL3:IMUX.IMUX0DSP1.B15
TCELL3:IMUX.IMUX1DSP1.B13
TCELL3:IMUX.IMUX2DSP0.B15
TCELL3:IMUX.IMUX3DSP0.B13
TCELL3:IMUX.IMUX4DSP1.A15
TCELL3:IMUX.IMUX5DSP1.A13
TCELL3:IMUX.IMUX6DSP0.A15
TCELL3:IMUX.IMUX7DSP0.A13
TCELL3:IMUX.IMUX8DSP1.CEB1
TCELL3:IMUX.IMUX9DSP1.CEA1
TCELL3:IMUX.IMUX10DSP1.C33
TCELL3:IMUX.IMUX11DSP1.CECTRL
TCELL3:IMUX.IMUX12DSP1.C34
TCELL3:IMUX.IMUX13DSP0.ALUMODE1
TCELL3:IMUX.IMUX14DSP0.CARRYINSEL1
TCELL3:IMUX.IMUX15DSP1.CARRYIN
TCELL3:IMUX.IMUX16DSP1.CEB2
TCELL3:IMUX.IMUX17DSP1.CEA2
TCELL3:IMUX.IMUX18DSP0.C33
TCELL3:IMUX.IMUX19DSP1.CEM
TCELL3:IMUX.IMUX20DSP0.C34
TCELL3:IMUX.IMUX21DSP0.ALUMODE0
TCELL3:IMUX.IMUX22DSP1.C32
TCELL3:IMUX.IMUX23DSP0.CARRYIN
TCELL3:IMUX.IMUX24DSP1.C35
TCELL3:IMUX.IMUX25DSP1.C15
TCELL3:IMUX.IMUX26DSP1.CECARRYIN
TCELL3:IMUX.IMUX27DSP1.C13
TCELL3:IMUX.IMUX28DSP1.OPMODE0
TCELL3:IMUX.IMUX29DSP1.C14
TCELL3:IMUX.IMUX30DSP0.CARRYINSEL0
TCELL3:IMUX.IMUX31DSP1.C12
TCELL3:IMUX.IMUX32DSP0.C35
TCELL3:IMUX.IMUX33DSP0.C15
TCELL3:IMUX.IMUX34DSP1.CEC
TCELL3:IMUX.IMUX35DSP0.C13
TCELL3:IMUX.IMUX36DSP1.OPMODE2
TCELL3:IMUX.IMUX37DSP0.C14
TCELL3:IMUX.IMUX38DSP0.C32
TCELL3:IMUX.IMUX39DSP0.C12
TCELL3:IMUX.IMUX40DSP1.B14
TCELL3:IMUX.IMUX41DSP1.B12
TCELL3:IMUX.IMUX42DSP0.B14
TCELL3:IMUX.IMUX43DSP0.B12
TCELL3:IMUX.IMUX44DSP1.A14
TCELL3:IMUX.IMUX45DSP1.A12
TCELL3:IMUX.IMUX46DSP0.A14
TCELL3:IMUX.IMUX47DSP0.A12
TCELL3:OUT0.TMINDSP1.P35
TCELL3:OUT1.TMINDSP1.P13
TCELL3:OUT2.TMINDSP1.P34
TCELL3:OUT3.TMINDSP1.P12
TCELL3:OUT4.TMINDSP1.P15
TCELL3:OUT5.TMINDSP1.P33
TCELL3:OUT6.TMINDSP1.P14
TCELL3:OUT7.TMINDSP1.P32
TCELL3:OUT8.TMINDSP1.CARRYOUT0
TCELL3:OUT10.TMINDSP1.CARRYOUT2
TCELL3:OUT11.TMINDSP1.CARRYOUT1
TCELL3:OUT14.TMINDSP1.UNDERFLOW
TCELL3:OUT15.TMINDSP1.CARRYOUT3
TCELL3:OUT16.TMINDSP0.P14
TCELL3:OUT17.TMINDSP0.P32
TCELL3:OUT18.TMINDSP0.P15
TCELL3:OUT19.TMINDSP0.P33
TCELL3:OUT20.TMINDSP0.P34
TCELL3:OUT21.TMINDSP0.P12
TCELL3:OUT22.TMINDSP0.P35
TCELL3:OUT23.TMINDSP0.P13
TCELL4:IMUX.CTRL0DSP1.RSTP
TCELL4:IMUX.CTRL1DSP1.RSTB
TCELL4:IMUX.BYP0.SITEDSP1.ALUMODE3
TCELL4:IMUX.BYP1.SITEDSP0.D19
TCELL4:IMUX.BYP2.SITEDSP1.CARRYINSEL2
TCELL4:IMUX.BYP3.SITEDSP0.D18
TCELL4:IMUX.BYP4.SITEDSP1.INMODE3
TCELL4:IMUX.BYP5.SITEDSP0.D17
TCELL4:IMUX.BYP6.SITEDSP1.RSTD
TCELL4:IMUX.BYP7.SITEDSP0.D16
TCELL4:IMUX.FAN0.SITEDSP1.ALUMODE2
TCELL4:IMUX.FAN2.SITEDSP1.OPMODE6
TCELL4:IMUX.FAN3.SITEDSP1.D16
TCELL4:IMUX.FAN4.SITEDSP1.D19
TCELL4:IMUX.FAN5.SITEDSP1.D18
TCELL4:IMUX.FAN6.SITEDSP1.D17
TCELL4:IMUX.FAN7.SITEDSP1.INMODE2
TCELL4:IMUX.IMUX0DSP1.ALUMODE0
TCELL4:IMUX.IMUX1DSP0.C19
TCELL4:IMUX.IMUX2DSP1.B17
TCELL4:IMUX.IMUX3DSP0.B17
TCELL4:IMUX.IMUX4DSP1.A19
TCELL4:IMUX.IMUX5DSP1.A17
TCELL4:IMUX.IMUX6DSP0.A19
TCELL4:IMUX.IMUX7DSP0.A17
TCELL4:IMUX.IMUX8DSP1.OPMODE1
TCELL4:IMUX.IMUX9DSP1.OPMODE5
TCELL4:IMUX.IMUX10DSP1.C39
TCELL4:IMUX.IMUX11DSP1.C46
TCELL4:IMUX.IMUX12DSP1.C38
TCELL4:IMUX.IMUX13DSP1.C18
TCELL4:IMUX.IMUX14DSP1.RSTCTRL
TCELL4:IMUX.IMUX15DSP1.RSTALLCARRYIN
TCELL4:IMUX.IMUX16DSP1.OPMODE3
TCELL4:IMUX.IMUX17DSP1.OPMODE4
TCELL4:IMUX.IMUX18DSP0.C39
TCELL4:IMUX.IMUX19DSP0.C46
TCELL4:IMUX.IMUX20DSP0.C38
TCELL4:IMUX.IMUX21DSP0.C18
TCELL4:IMUX.IMUX22DSP1.RSTALUMODE
TCELL4:IMUX.IMUX23DSP1.RSTINMODE
TCELL4:IMUX.IMUX24DSP1.C37
TCELL4:IMUX.IMUX25DSP1.C47
TCELL4:IMUX.IMUX26DSP1.C44
TCELL4:IMUX.IMUX27DSP1.C17
TCELL4:IMUX.IMUX28DSP1.CARRYINSEL1
TCELL4:IMUX.IMUX29DSP1.C45
TCELL4:IMUX.IMUX30DSP1.C36
TCELL4:IMUX.IMUX31DSP1.C16
TCELL4:IMUX.IMUX32DSP0.C37
TCELL4:IMUX.IMUX33DSP0.C47
TCELL4:IMUX.IMUX34DSP0.C44
TCELL4:IMUX.IMUX35DSP0.C17
TCELL4:IMUX.IMUX36DSP1.CARRYINSEL0
TCELL4:IMUX.IMUX37DSP0.C45
TCELL4:IMUX.IMUX38DSP0.C36
TCELL4:IMUX.IMUX39DSP0.C16
TCELL4:IMUX.IMUX40DSP1.ALUMODE1
TCELL4:IMUX.IMUX41DSP1.C19
TCELL4:IMUX.IMUX42DSP1.B16
TCELL4:IMUX.IMUX43DSP0.B16
TCELL4:IMUX.IMUX44DSP1.A18
TCELL4:IMUX.IMUX45DSP1.A16
TCELL4:IMUX.IMUX46DSP0.A18
TCELL4:IMUX.IMUX47DSP0.A16
TCELL4:OUT0.TMINDSP1.P37
TCELL4:OUT1.TMINDSP1.P17
TCELL4:OUT2.TMINDSP1.P38
TCELL4:OUT3.TMINDSP1.P16
TCELL4:OUT4.TMINDSP1.P19
TCELL4:OUT5.TMINDSP1.P39
TCELL4:OUT6.TMINDSP1.P18
TCELL4:OUT7.TMINDSP1.P36
TCELL4:OUT8.TMINDSP0.P47
TCELL4:OUT9.TMINDSP0.P44
TCELL4:OUT10.TMINDSP0.P45
TCELL4:OUT11.TMINDSP1.P45
TCELL4:OUT12.TMINDSP1.P44
TCELL4:OUT13.TMINDSP0.P46
TCELL4:OUT14.TMINDSP1.P46
TCELL4:OUT15.TMINDSP1.P47
TCELL4:OUT16.TMINDSP0.P18
TCELL4:OUT17.TMINDSP0.P36
TCELL4:OUT18.TMINDSP0.P19
TCELL4:OUT19.TMINDSP0.P39
TCELL4:OUT20.TMINDSP0.P38
TCELL4:OUT21.TMINDSP0.P16
TCELL4:OUT22.TMINDSP0.P37
TCELL4:OUT23.TMINDSP0.P17

Bitstream

virtex7 DSP bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
63 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.CEAD[0] DSP0:MASK[21]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[20] DSP0:MUX.CEAD[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.ALUMODE2 DSP0:PATTERN[20]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[19] DSP0:MUX.ALUMODE3[0]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[19] -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.INMODE4[0] ~DSP0:INV.ALUMODE0
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[18] DSP0:MASK[18]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.ALUMODE2[0]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.ALUMODE2[1] -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:ALUMODEREG[0] ~DSP0:INV.ALUMODE3
53 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.ALUMODE3[1] ~DSP0:INV.INMODE4
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_SIMD[1]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[17] DSP0:MUX.CEALUMODE[0]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.CEALUMODE[1] DSP0:MASK[17]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[16] DSP0:BREG_BCASCREG[0]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:BREG_BCASCREG[3] DSP0:PATTERN[16]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[15] DSP0:BREG_BCASCREG[4]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.INMODE4[1] DSP0:MASK[15]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[14] ~DSP0:INV.ALUMODE1
44 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE1 DSP0:PATTERN[14]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[13] -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[13]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[12] ~DSP0:INV.OPMODE0
40 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:BREG_BCASCREG[2] DSP0:PATTERN[12]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MREG[0] DSP0:BREG_BCASCREG[1]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[11] ~DSP0:INV.OPMODE2
28 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[11] -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[10] DSP0:MASK[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:OPMODEREG[0] -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[9]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[9]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[8] ~DSP0:INV.OPMODE3
21 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE4 DSP0:PATTERN[8]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[7] DSP0:MUX.OPMODE6[1]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE5 DSP0:MASK[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[6] DSP0:MUX.CARRYINSEL2[1]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.CARRYINSEL2[0] DSP0:PATTERN[6]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.OPMODE6
12 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[5] DSP0:MUX.OPMODE6[0]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:B_INPUT[0] DSP0:MASK[5]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[4] DSP0:CARRYINSELREG[0]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[4] ~DSP0:INV.CARRYIN
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[3]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[3] -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[2] -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[1] -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[1] -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:CARRYINREG[0] -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[0] DSP0:MASK[0]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 DSP bittile 1
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
63 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[36] DSP0:MASK[36]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D17[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D16[1] DSP0:MUX.D16[0]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D15[0]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D15[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:INV.INMODE1
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D14[0] ~DSP0:INV.INMODE0
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D14[1]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D13[1] -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AREG_ACASCREG[2] DSP0:MUX.D13[0]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[35] DSP0:PATTERN[35]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D12[1] DSP0:AREG_ACASCREG[1]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[34] DSP0:MASK[34]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[33] DSP0:PATTERN[33]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D12[0] DSP0:MUX.D11[0]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[32] DSP0:MASK[32]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D10[0] DSP0:MUX.D11[1]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[31] DSP0:PATTERN[31]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D10[1] -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[30]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D9[0] DSP0:PATTERN[30]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D9[1] -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D8[0] -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[29] DSP0:MUX.D8[1]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[29] DSP0:MUX.RSTD[0]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_DPORT DSP0:ADREG[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[28] DSP0:MASK[28]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:DREG[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[27] DSP0:PATTERN[27]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D7[1] DSP0:MUX.D7[0]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[26] DSP0:MASK[26]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D6[0] DSP0:MUX.D6[1]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[25] DSP0:PATTERN[25]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:INMODEREG[0] -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[24] DSP0:MASK[24]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP0:USE_MULT DSP0:MUX.RSTD[1]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_SIMD[0] DSP0:A_INPUT[0]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SEL_MASK[0] -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D5[0] DSP0:SEL_MASK[1]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D5[1] DSP0:SEL_MASK[2]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:SEL_PATTERN[0] DSP0:MUX.INMODE2[0]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AUTORESET_PATDET[0] DSP0:MUX.INMODE3[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AUTORESET_PATDET[1] DSP0:MUX.D4[0]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D4[1] ~DSP0:INV.CLK
12 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:CREG[0] -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D3[0] DSP0:PREG[0]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D1[1]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D3[1] -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.CED[1] DSP0:MUX.CED[0]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.INMODE2[1] DSP0:MUX.D2[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.INMODE3[1] DSP0:MUX.D2[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.CEINMODE[0] ~DSP0:INV.INMODE3
4 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[23] DSP0:MUX.D1[0]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.CEINMODE[1] DSP0:MASK[23]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[22] ~DSP0:INV.INMODE2
1 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D0[0] DSP0:PATTERN[22]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[21] DSP0:MUX.D0[1]
virtex7 DSP bittile 2
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
61 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[11] ~DSP1:INV.OPMODE2
60 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[11] -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[10] DSP1:MASK[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:OPMODEREG[0] -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[9]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[9]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[8] ~DSP1:INV.OPMODE3
53 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE4 DSP1:PATTERN[8]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[7] DSP1:MUX.OPMODE6[1]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE5 DSP1:MASK[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[6] DSP1:MUX.CARRYINSEL2[1]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.CARRYINSEL2[0] DSP1:PATTERN[6]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE6
44 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[5] DSP1:MUX.OPMODE6[0]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:B_INPUT[0] DSP1:MASK[5]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[4] DSP1:CARRYINSELREG[0]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[4] ~DSP1:INV.CARRYIN
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[3]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[3] -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[2] -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[1] -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[1] -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:CARRYINREG[0] -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[0] DSP1:MASK[0]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D24[0]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[47] DSP0:MUX.D24[1]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[47] DSP0:MUX.D23[0]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[46] DSP0:MUX.D23[1]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[46]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[45] DSP0:MUX.D22[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D22[1] DSP0:MASK[45]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[44] -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[44] -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D21[1] DSP0:MUX.D21[0]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[43] DSP0:PATTERN[43]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D20[0] DSP0:MUX.INMODE1[1]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[42] DSP0:MASK[42]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:USE_SIMD[2] DSP0:MUX.D20[1]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D19[1] DSP0:MUX.D19[0]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AREG_ACASCREG[0] -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[41] -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:AREG_ACASCREG[3] DSP0:MASK[41]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[40] DSP0:AREG_ACASCREG[4]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D18[0] DSP0:PATTERN[40]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[39] DSP0:MUX.INMODE0[0]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.INMODE1[0] DSP0:MASK[39]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[38] -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D18[1] DSP0:PATTERN[38]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:PATTERN[37] DSP0:MUX.INMODE0[1]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MASK[37] -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP0:MUX.D17[0]
virtex7 DSP bittile 3
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
63 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_DPORT DSP1:ADREG[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[28] DSP1:MASK[28]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:DREG[0]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[27] DSP1:PATTERN[27]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D7[1] DSP1:MUX.D7[0]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[26] DSP1:MASK[26]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D6[0] DSP1:MUX.D6[1]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[25] DSP1:PATTERN[25]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:INMODEREG[0] -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[24] DSP1:MASK[24]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:USE_MULT DSP1:MUX.RSTD[1]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_SIMD[0] DSP1:A_INPUT[0]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SEL_MASK[0] -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D5[0] DSP1:SEL_MASK[1]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D5[1] DSP1:SEL_MASK[2]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:SEL_PATTERN[0] DSP1:MUX.INMODE2[0]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AUTORESET_PATDET[0] DSP1:MUX.INMODE3[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AUTORESET_PATDET[1] DSP1:MUX.D4[0]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D4[1] ~DSP1:INV.CLK
44 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:CREG[0] -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D3[0] DSP1:PREG[0]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D1[1]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D3[1] -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.CED[1] DSP1:MUX.CED[0]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.INMODE2[1] DSP1:MUX.D2[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.INMODE3[1] DSP1:MUX.D2[1]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.CEINMODE[0] ~DSP1:INV.INMODE3
36 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[23] DSP1:MUX.D1[0]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.CEINMODE[1] DSP1:MASK[23]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[22] ~DSP1:INV.INMODE2
33 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D0[0] DSP1:PATTERN[22]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[21] DSP1:MUX.D0[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.CEAD[0] DSP1:MASK[21]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[20] DSP1:MUX.CEAD[1]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.ALUMODE2 DSP1:PATTERN[20]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[19] DSP1:MUX.ALUMODE3[0]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[19] -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.INMODE4[0] ~DSP1:INV.ALUMODE0
25 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[18] DSP1:MASK[18]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.ALUMODE2[0]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.ALUMODE2[1] -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:ALUMODEREG[0] ~DSP1:INV.ALUMODE3
21 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.ALUMODE3[1] ~DSP1:INV.INMODE4
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_SIMD[1]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[17] DSP1:MUX.CEALUMODE[0]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.CEALUMODE[1] DSP1:MASK[17]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[16] DSP1:BREG_BCASCREG[0]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:BREG_BCASCREG[3] DSP1:PATTERN[16]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[15] DSP1:BREG_BCASCREG[4]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.INMODE4[1] DSP1:MASK[15]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[14] ~DSP1:INV.ALUMODE1
12 - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.OPMODE1 DSP1:PATTERN[14]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[13] -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[13]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[12] ~DSP1:INV.OPMODE0
8 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:BREG_BCASCREG[2] DSP1:PATTERN[12]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MREG[0] DSP1:BREG_BCASCREG[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 DSP bittile 4
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D24[0]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[47] DSP1:MUX.D24[1]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[47] DSP1:MUX.D23[0]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[46] DSP1:MUX.D23[1]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[46]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[45] DSP1:MUX.D22[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D22[1] DSP1:MASK[45]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[44] -
52 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[44] -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D21[1] DSP1:MUX.D21[0]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[43] DSP1:PATTERN[43]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D20[0] DSP1:MUX.INMODE1[1]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[42] DSP1:MASK[42]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:USE_SIMD[2] DSP1:MUX.D20[1]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D19[1] DSP1:MUX.D19[0]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AREG_ACASCREG[0] -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[41] -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AREG_ACASCREG[3] DSP1:MASK[41]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[40] DSP1:AREG_ACASCREG[4]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D18[0] DSP1:PATTERN[40]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[39] DSP1:MUX.INMODE0[0]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.INMODE1[0] DSP1:MASK[39]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[38] -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D18[1] DSP1:PATTERN[38]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[37] DSP1:MUX.INMODE0[1]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[37] -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D17[0]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[36] DSP1:MASK[36]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D17[1]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D16[1] DSP1:MUX.D16[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D15[0]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D15[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - ~DSP1:INV.INMODE1
22 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D14[0] ~DSP1:INV.INMODE0
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D14[1]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D13[1] -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:AREG_ACASCREG[2] DSP1:MUX.D13[0]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[35] DSP1:PATTERN[35]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D12[1] DSP1:AREG_ACASCREG[1]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[34] DSP1:MASK[34]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[33] DSP1:PATTERN[33]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D12[0] DSP1:MUX.D11[0]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[32] DSP1:MASK[32]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D10[0] DSP1:MUX.D11[1]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[31] DSP1:PATTERN[31]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D10[1] -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[30]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D9[0] DSP1:PATTERN[30]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D9[1] -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MUX.D8[0] -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:PATTERN[29] DSP1:MUX.D8[1]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - DSP1:MASK[29] DSP1:MUX.RSTD[0]
DSP0:ADREG 1.27.31
DSP0:ALUMODEREG 0.26.54
DSP0:CARRYINREG 0.26.2
DSP0:CARRYINSELREG 0.27.10
DSP0:CREG 1.26.12
DSP0:DREG 1.27.29
DSP0:INMODEREG 1.26.23
DSP0:MREG 0.26.38
DSP0:OPMODEREG 0.26.25
DSP0:PREG 1.27.11
DSP1:ADREG 3.27.63
DSP1:ALUMODEREG 3.26.22
DSP1:CARRYINREG 2.26.34
DSP1:CARRYINSELREG 2.27.42
DSP1:CREG 3.26.44
DSP1:DREG 3.27.61
DSP1:INMODEREG 3.26.55
DSP1:MREG 3.26.6
DSP1:OPMODEREG 2.26.57
DSP1:PREG 3.27.43
1 0
0 1
DSP0:AREG_ACASCREG 2.27.8 2.26.9 1.26.49 1.27.47 2.26.11
DSP1:AREG_ACASCREG 4.27.40 4.26.41 4.26.17 4.27.15 4.26.43
1_1 0 0 0 0 1
1_1_INMODE0_GND 0 0 0 1 1
0_0 0 1 1 1 1
2_1 1 0 0 0 0
2_2 1 0 0 0 1
DSP0:AUTORESET_PATDET 1.26.14 1.26.15
DSP1:AUTORESET_PATDET 3.26.46 3.26.47
NO_RESET 0 0
RESET_MATCH 0 1
RESET_NOT_MATCH 1 1
DSP0:A_INPUT 1.27.20
DSP0:B_INPUT 0.26.11
DSP1:A_INPUT 3.27.52
DSP1:B_INPUT 2.26.43
DIRECT 0
CASCADE 1
DSP0:BREG_BCASCREG 0.27.47 0.26.48 0.26.40 0.27.38 0.27.49
DSP1:BREG_BCASCREG 3.27.15 3.26.16 3.26.8 3.27.6 3.27.17
1_1 0 0 0 0 1
1_1_INMODE4_GND 0 0 0 1 1
0_0 0 1 1 1 1
2_1 1 0 0 0 0
2_2 1 0 0 0 1
DSP0:INV.ALUMODE0 0.27.58
DSP0:INV.ALUMODE1 0.27.45
DSP0:INV.ALUMODE2 0.26.61
DSP0:INV.ALUMODE3 0.27.54
DSP0:INV.CARRYIN 0.27.9
DSP0:INV.CLK 1.27.13
DSP0:INV.INMODE0 1.27.54
DSP0:INV.INMODE1 1.27.55
DSP0:INV.INMODE2 1.27.2
DSP0:INV.INMODE3 1.27.5
DSP0:INV.INMODE4 0.27.53
DSP0:INV.OPMODE0 0.27.41
DSP0:INV.OPMODE1 0.26.44
DSP0:INV.OPMODE2 0.27.29
DSP0:INV.OPMODE3 0.27.22
DSP0:INV.OPMODE4 0.26.21
DSP0:INV.OPMODE5 0.26.19
DSP0:INV.OPMODE6 0.27.13
DSP0:USE_MULT 1.26.21
DSP1:INV.ALUMODE0 3.27.26
DSP1:INV.ALUMODE1 3.27.13
DSP1:INV.ALUMODE2 3.26.29
DSP1:INV.ALUMODE3 3.27.22
DSP1:INV.CARRYIN 2.27.41
DSP1:INV.CLK 3.27.45
DSP1:INV.INMODE0 4.27.22
DSP1:INV.INMODE1 4.27.23
DSP1:INV.INMODE2 3.27.34
DSP1:INV.INMODE3 3.27.37
DSP1:INV.INMODE4 3.27.21
DSP1:INV.OPMODE0 3.27.9
DSP1:INV.OPMODE1 3.26.12
DSP1:INV.OPMODE2 2.27.61
DSP1:INV.OPMODE3 2.27.54
DSP1:INV.OPMODE4 2.26.53
DSP1:INV.OPMODE5 2.26.51
DSP1:INV.OPMODE6 2.27.45
DSP1:USE_MULT 3.26.53
inverted ~[0]
DSP0:MASK 2.26.26 2.26.25 2.27.22 2.26.21 2.26.18 2.27.16 2.27.9 2.26.8 2.27.5 2.26.4 2.26.1 1.27.63 1.26.48 1.27.46 1.26.44 1.27.42 1.26.40 1.27.38 1.26.32 1.27.30 1.26.28 1.27.26 1.26.24 1.27.22 1.27.3 1.26.2 0.27.63 0.26.62 0.26.59 0.27.57 0.27.50 0.26.49 0.27.46 0.26.45 0.27.42 0.26.41 0.26.28 0.27.26 0.27.23 0.26.22 0.27.19 0.26.18 0.27.11 0.26.10 0.26.7 0.27.6 0.26.3 0.27.1
DSP0:PATTERN 2.26.27 2.27.24 2.26.23 2.26.20 2.27.18 2.26.16 2.26.10 2.27.7 2.26.6 2.27.3 2.26.2 1.26.63 1.27.48 1.26.46 1.27.44 1.26.42 1.27.40 1.27.37 1.26.33 1.26.30 1.27.28 1.26.26 1.27.24 1.26.22 1.26.4 1.27.1 1.26.0 0.27.61 0.26.60 0.26.57 0.26.51 0.27.48 0.26.47 0.27.44 0.26.43 0.27.40 0.26.29 0.26.26 0.27.24 0.27.21 0.26.20 0.27.17 0.26.12 0.26.9 0.27.8 0.26.5 0.26.4 0.26.1
DSP1:MASK 4.26.58 4.26.57 4.27.54 4.26.53 4.26.50 4.27.48 4.27.41 4.26.40 4.27.37 4.26.36 4.26.33 4.27.31 4.26.16 4.27.14 4.26.12 4.27.10 4.26.8 4.27.6 4.26.0 3.27.62 3.26.60 3.27.58 3.26.56 3.27.54 3.27.35 3.26.34 3.27.31 3.26.30 3.26.27 3.27.25 3.27.18 3.26.17 3.27.14 3.26.13 3.27.10 3.26.9 2.26.60 2.27.58 2.27.55 2.26.54 2.27.51 2.26.50 2.27.43 2.26.42 2.26.39 2.27.38 2.26.35 2.27.33
DSP1:PATTERN 4.26.59 4.27.56 4.26.55 4.26.52 4.27.50 4.26.48 4.26.42 4.27.39 4.26.38 4.27.35 4.26.34 4.26.31 4.27.16 4.26.14 4.27.12 4.26.10 4.27.8 4.27.5 4.26.1 3.26.62 3.27.60 3.26.58 3.27.56 3.26.54 3.26.36 3.27.33 3.26.32 3.27.29 3.26.28 3.26.25 3.26.19 3.27.16 3.26.15 3.27.12 3.26.11 3.27.8 2.26.61 2.26.58 2.27.56 2.27.53 2.26.52 2.27.49 2.26.44 2.26.41 2.27.40 2.26.37 2.26.36 2.26.33
non-inverted [47] [46] [45] [44] [43] [42] [41] [40] [39] [38] [37] [36] [35] [34] [33] [32] [31] [30] [29] [28] [27] [26] [25] [24] [23] [22] [21] [20] [19] [18] [17] [16] [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
DSP0:MUX.ALUMODE2 0.26.55 0.27.56
DSP0:MUX.ALUMODE3 0.26.53 0.27.60
DSP0:MUX.CARRYINSEL2 0.27.18 0.26.17
DSP0:MUX.CEAD 0.27.62 0.26.63
DSP0:MUX.CEALUMODE 0.26.50 0.27.51
DSP0:MUX.CED 1.26.8 1.27.8
DSP0:MUX.CEINMODE 1.26.3 1.26.5
DSP0:MUX.D0 1.27.0 1.26.1
DSP0:MUX.D1 1.27.10 1.27.4
DSP0:MUX.D10 1.26.39 1.26.41
DSP0:MUX.D11 1.27.41 1.27.43
DSP0:MUX.D12 1.26.47 1.26.43
DSP0:MUX.D13 1.26.50 1.27.49
DSP0:MUX.D14 1.27.52 1.26.54
DSP0:MUX.D15 1.27.56 1.27.58
DSP0:MUX.D16 1.26.61 1.27.61
DSP0:MUX.D17 1.27.62 2.27.0
DSP0:MUX.D18 2.26.3 2.26.7
DSP0:MUX.D19 2.26.12 2.27.12
DSP0:MUX.D2 1.27.6 1.27.7
DSP0:MUX.D20 2.27.15 2.26.17
DSP0:MUX.D21 2.26.19 2.27.19
DSP0:MUX.D22 2.26.22 2.27.23
DSP0:MUX.D23 2.27.25 2.27.26
DSP0:MUX.D24 2.27.27 2.27.30
DSP0:MUX.D3 1.26.9 1.26.11
DSP0:MUX.D4 1.26.13 1.27.14
DSP0:MUX.D5 1.26.17 1.26.18
DSP0:MUX.D6 1.27.25 1.26.25
DSP0:MUX.D7 1.26.27 1.27.27
DSP0:MUX.D8 1.27.33 1.26.34
DSP0:MUX.D9 1.26.35 1.26.37
DSP0:MUX.INMODE0 2.27.2 2.27.6
DSP0:MUX.INMODE1 2.27.17 2.26.5
DSP0:MUX.INMODE2 1.26.7 1.27.16
DSP0:MUX.INMODE3 1.26.6 1.27.15
DSP0:MUX.INMODE4 0.26.46 0.26.58
DSP0:MUX.OPMODE6 0.27.20 0.27.12
DSP0:MUX.RSTD 1.27.21 1.27.32
DSP1:MUX.ALUMODE2 3.26.23 3.27.24
DSP1:MUX.ALUMODE3 3.26.21 3.27.28
DSP1:MUX.CARRYINSEL2 2.27.50 2.26.49
DSP1:MUX.CEAD 3.27.30 3.26.31
DSP1:MUX.CEALUMODE 3.26.18 3.27.19
DSP1:MUX.CED 3.26.40 3.27.40
DSP1:MUX.CEINMODE 3.26.35 3.26.37
DSP1:MUX.D0 3.27.32 3.26.33
DSP1:MUX.D1 3.27.42 3.27.36
DSP1:MUX.D10 4.26.7 4.26.9
DSP1:MUX.D11 4.27.9 4.27.11
DSP1:MUX.D12 4.26.15 4.26.11
DSP1:MUX.D13 4.26.18 4.27.17
DSP1:MUX.D14 4.27.20 4.26.22
DSP1:MUX.D15 4.27.24 4.27.26
DSP1:MUX.D16 4.26.29 4.27.29
DSP1:MUX.D17 4.27.30 4.27.32
DSP1:MUX.D18 4.26.35 4.26.39
DSP1:MUX.D19 4.26.44 4.27.44
DSP1:MUX.D2 3.27.38 3.27.39
DSP1:MUX.D20 4.27.47 4.26.49
DSP1:MUX.D21 4.26.51 4.27.51
DSP1:MUX.D22 4.26.54 4.27.55
DSP1:MUX.D23 4.27.57 4.27.58
DSP1:MUX.D24 4.27.59 4.27.62
DSP1:MUX.D3 3.26.41 3.26.43
DSP1:MUX.D4 3.26.45 3.27.46
DSP1:MUX.D5 3.26.49 3.26.50
DSP1:MUX.D6 3.27.57 3.26.57
DSP1:MUX.D7 3.26.59 3.27.59
DSP1:MUX.D8 4.27.1 4.26.2
DSP1:MUX.D9 4.26.3 4.26.5
DSP1:MUX.INMODE0 4.27.34 4.27.38
DSP1:MUX.INMODE1 4.27.49 4.26.37
DSP1:MUX.INMODE2 3.26.39 3.27.48
DSP1:MUX.INMODE3 3.26.38 3.27.47
DSP1:MUX.INMODE4 3.26.14 3.26.26
DSP1:MUX.OPMODE6 2.27.52 2.27.44
DSP1:MUX.RSTD 3.27.53 4.27.0
INT 0 0
GND 0 1
VCC 1 0
DSP0:SEL_MASK 1.27.17 1.27.18 1.26.19
DSP1:SEL_MASK 3.27.49 3.27.50 3.26.51
MASK 0 0 0
C 0 0 1
ROUNDING_MODE1 0 1 0
ROUNDING_MODE2 1 1 0
DSP0:SEL_PATTERN 1.26.16
DSP1:SEL_PATTERN 3.26.48
PATTERN 0
C 1
DSP0:USE_DPORT 1.26.31
DSP1:USE_DPORT 3.26.63
non-inverted [0]
DSP0:USE_SIMD 2.26.15 0.27.52 1.26.20
DSP1:USE_SIMD 4.26.47 3.27.20 3.26.52
ONE48 0 0 0
TWO24 0 0 1
FOUR12 1 1 1