Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Splitters

Tile LLH_CLB

Cells: 2

Switchbox LLH

xc4000e LLH_CLB switchbox LLH bidirectional pass gates
Side ASide BBit
W.LONG_H[0]E.LONG_H[0]!LLH_S[0][8]
W.LONG_H[1]E.LONG_H[1]!LLH_S[0][7]
W.LONG_H[2]E.LONG_H[2]!LLH_S[0][6]
W.LONG_H[3]E.LONG_H[3]!LLH[0][4]
W.LONG_H[4]E.LONG_H[4]!LLH[0][5]
W.LONG_H[5]E.LONG_H[5]!LLH[0][3]

Bitstream

xc4000e LLH_CLB rect LLH
BitFrame
F0
B9 -
B8 -
B7 -
B6 -
B5 LLH: !bipass W.LONG_H[4] = E.LONG_H[4]
B4 LLH: !bipass W.LONG_H[3] = E.LONG_H[3]
B3 LLH: !bipass W.LONG_H[5] = E.LONG_H[5]
B2 -
B1 -
B0 -
xc4000e LLH_CLB rect LLH_S
BitFrame
F0
B9 -
B8 LLH: !bipass W.LONG_H[0] = E.LONG_H[0]
B7 LLH: !bipass W.LONG_H[1] = E.LONG_H[1]
B6 LLH: !bipass W.LONG_H[2] = E.LONG_H[2]
B5 -
B4 -
B3 -
B2 -
B1 -
B0 -

Tile LLH_CLB_S

Cells: 2

Switchbox LLH

xc4000e LLH_CLB_S switchbox LLH bidirectional pass gates
Side ASide BBit
W.LONG_H[0]E.LONG_H[0]!LLH_S[0][11]
W.LONG_H[1]E.LONG_H[1]!LLH_S[0][12]
W.LONG_H[2]E.LONG_H[2]!LLH[0][0]
W.LONG_H[3]E.LONG_H[3]!LLH[0][4]
W.LONG_H[4]E.LONG_H[4]!LLH[0][5]
W.LONG_H[5]E.LONG_H[5]!LLH[0][3]

Bitstream

xc4000e LLH_CLB_S rect LLH
BitFrame
F0
B9 -
B8 -
B7 -
B6 -
B5 LLH: !bipass W.LONG_H[4] = E.LONG_H[4]
B4 LLH: !bipass W.LONG_H[3] = E.LONG_H[3]
B3 LLH: !bipass W.LONG_H[5] = E.LONG_H[5]
B2 -
B1 -
B0 LLH: !bipass W.LONG_H[2] = E.LONG_H[2]
xc4000e LLH_CLB_S rect LLH_S
BitFrame
F0
B12 LLH: !bipass W.LONG_H[1] = E.LONG_H[1]
B11 LLH: !bipass W.LONG_H[0] = E.LONG_H[0]
B10 -
B9 -
B8 -
B7 -
B6 -
B5 -
B4 -
B3 -
B2 -
B1 -
B0 -
xc4000e LLH_CLB_S rect MAIN_SW
BitFrame
F35 F34 F33 F32 F31 F30 F29 F28 F27 F26 F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -

Tile LLH_IO_S

Cells: 2

Switchbox LLH

xc4000e LLH_IO_S switchbox LLH bidirectional pass gates
Side ASide BBit
W.LONG_H[3]E.LONG_H[3]!LLH[0][10]
W.LONG_H[4]E.LONG_H[4]!LLH[0][9]
W.LONG_H[5]E.LONG_H[5]!LLH[0][8]
W.LONG_IO_H[0]E.LONG_IO_H[0]!LLH[0][2]
W.LONG_IO_H[1]E.LONG_IO_H[1]!LLH[0][0]
W.LONG_IO_H[2]E.LONG_IO_H[2]!LLH[0][1]
W.LONG_IO_H[3]E.LONG_IO_H[3]!LLH[0][3]
W.DEC_H[0]E.DEC_H[0]!LLH[0][4]
W.DEC_H[1]E.DEC_H[1]!LLH[0][6]
W.DEC_H[2]E.DEC_H[2]!LLH[0][5]
W.DEC_H[3]E.DEC_H[3]!LLH[0][7]

Bitstream

xc4000e LLH_IO_S rect LLH
BitFrame
F0
B12 -
B11 -
B10 LLH: !bipass W.LONG_H[3] = E.LONG_H[3]
B9 LLH: !bipass W.LONG_H[4] = E.LONG_H[4]
B8 LLH: !bipass W.LONG_H[5] = E.LONG_H[5]
B7 LLH: !bipass W.DEC_H[3] = E.DEC_H[3]
B6 LLH: !bipass W.DEC_H[1] = E.DEC_H[1]
B5 LLH: !bipass W.DEC_H[2] = E.DEC_H[2]
B4 LLH: !bipass W.DEC_H[0] = E.DEC_H[0]
B3 LLH: !bipass W.LONG_IO_H[3] = E.LONG_IO_H[3]
B2 LLH: !bipass W.LONG_IO_H[0] = E.LONG_IO_H[0]
B1 LLH: !bipass W.LONG_IO_H[2] = E.LONG_IO_H[2]
B0 LLH: !bipass W.LONG_IO_H[1] = E.LONG_IO_H[1]
xc4000e LLH_IO_S rect MAIN_W
BitFrame
F35 F34 F33 F32 F31 F30 F29 F28 F27 F26 F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -

Tile LLH_IO_N

Cells: 2

Switchbox LLH

xc4000e LLH_IO_N switchbox LLH bidirectional pass gates
Side ASide BBit
W.LONG_H[0]E.LONG_H[0]!LLH_S[0][8]
W.LONG_H[1]E.LONG_H[1]!LLH_S[0][7]
W.LONG_H[2]E.LONG_H[2]!LLH_S[0][6]
W.LONG_IO_H[0]E.LONG_IO_H[0]!LLH[0][4]
W.LONG_IO_H[1]E.LONG_IO_H[1]!LLH[0][6]
W.LONG_IO_H[2]E.LONG_IO_H[2]!LLH[0][5]
W.LONG_IO_H[3]E.LONG_IO_H[3]!LLH[0][3]
W.DEC_H[0]E.DEC_H[0]!LLH_S[0][9]
W.DEC_H[1]E.DEC_H[1]!LLH[0][1]
W.DEC_H[2]E.DEC_H[2]!LLH[0][0]
W.DEC_H[3]E.DEC_H[3]!LLH[0][2]

Bitstream

xc4000e LLH_IO_N rect LLH
BitFrame
F0
B6 LLH: !bipass W.LONG_IO_H[1] = E.LONG_IO_H[1]
B5 LLH: !bipass W.LONG_IO_H[2] = E.LONG_IO_H[2]
B4 LLH: !bipass W.LONG_IO_H[0] = E.LONG_IO_H[0]
B3 LLH: !bipass W.LONG_IO_H[3] = E.LONG_IO_H[3]
B2 LLH: !bipass W.DEC_H[3] = E.DEC_H[3]
B1 LLH: !bipass W.DEC_H[1] = E.DEC_H[1]
B0 LLH: !bipass W.DEC_H[2] = E.DEC_H[2]
xc4000e LLH_IO_N rect LLH_S
BitFrame
F0
B9 LLH: !bipass W.DEC_H[0] = E.DEC_H[0]
B8 LLH: !bipass W.LONG_H[0] = E.LONG_H[0]
B7 LLH: !bipass W.LONG_H[1] = E.LONG_H[1]
B6 LLH: !bipass W.LONG_H[2] = E.LONG_H[2]
B5 -
B4 -
B3 -
B2 -
B1 -
B0 -
xc4000e LLH_IO_N rect MAIN_W
BitFrame
F35 F34 F33 F32 F31 F30 F29 F28 F27 F26 F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -

Tile LLV_CLB

Cells: 2

Switchbox LLV

xc4000e LLV_CLB switchbox LLV bidirectional pass gates
Side ASide BBit
S.LONG_V[0]N.LONG_V[0]!LLV[21][0]
S.LONG_V[1]N.LONG_V[1]!LLV[29][0]
S.LONG_V[2]N.LONG_V[2]!LLV[28][0]
S.LONG_V[3]N.LONG_V[3]!LLV[22][0]
S.LONG_V[4]N.LONG_V[4]!LLV[20][0]
S.LONG_V[5]N.LONG_V[5]!LLV[30][0]
xc4000e LLV_CLB switchbox LLV muxes GCLK[0]
BitsDestination
LLV[19][0]LLV[15][0]LLV[16][0]LLV[17][0]LLV[18][0]S.GCLK[0]
Source
01111S.BUFGLS[0]
10111S.BUFGLS[1]
11011S.BUFGLS[3]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_CLB switchbox LLV muxes GCLK[1]
BitsDestination
LLV[4][0]LLV[8][0]LLV[5][0]LLV[6][0]LLV[7][0]S.GCLK[1]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[2]
11011S.BUFGLS[3]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_CLB switchbox LLV muxes GCLK[2]
BitsDestination
LLV[23][0]LLV[24][0]LLV[27][0]LLV[25][0]LLV[26][0]S.GCLK[2]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[3]
11011S.BUFGLS[4]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_CLB switchbox LLV muxes GCLK[3]
BitsDestination
LLV[14][0]LLV[13][0]LLV[11][0]LLV[9][0]LLV[10][0]S.GCLK[3]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[3]
11011S.BUFGLS[5]
11101S.BUFGLS[6]
11110S.BUFGLS[7]
11111off

Bitstream

xc4000e LLV_CLB rect LLV
BitFrame
F35 F34 F33 F32 F31 F30 F29 F28 F27 F26 F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B0 - - - - - LLV: !bipass S.LONG_V[5] = N.LONG_V[5] LLV: !bipass S.LONG_V[1] = N.LONG_V[1] LLV: !bipass S.LONG_V[2] = N.LONG_V[2] LLV: mux S.GCLK[2] bit 2 LLV: mux S.GCLK[2] bit 0 LLV: mux S.GCLK[2] bit 1 LLV: mux S.GCLK[2] bit 3 LLV: mux S.GCLK[2] bit 4 LLV: !bipass S.LONG_V[3] = N.LONG_V[3] LLV: !bipass S.LONG_V[0] = N.LONG_V[0] LLV: !bipass S.LONG_V[4] = N.LONG_V[4] LLV: mux S.GCLK[0] bit 4 LLV: mux S.GCLK[0] bit 0 LLV: mux S.GCLK[0] bit 1 LLV: mux S.GCLK[0] bit 2 LLV: mux S.GCLK[0] bit 3 LLV: mux S.GCLK[3] bit 4 LLV: mux S.GCLK[3] bit 3 - LLV: mux S.GCLK[3] bit 2 LLV: mux S.GCLK[3] bit 0 LLV: mux S.GCLK[3] bit 1 LLV: mux S.GCLK[1] bit 3 LLV: mux S.GCLK[1] bit 0 LLV: mux S.GCLK[1] bit 1 LLV: mux S.GCLK[1] bit 2 LLV: mux S.GCLK[1] bit 4 - - - -

Tile LLV_IO_W

Cells: 2

Switchbox LLV

xc4000e LLV_IO_W switchbox LLV bidirectional pass gates
Side ASide BBit
S.LONG_IO_V[0]N.LONG_IO_V[0]!LLV[2][0]
S.LONG_IO_V[1]N.LONG_IO_V[1]!LLV[14][0]
S.LONG_IO_V[2]N.LONG_IO_V[2]!LLV[4][0]
S.LONG_IO_V[3]N.LONG_IO_V[3]!LLV[3][0]
S.DEC_V[0]N.DEC_V[0]!LLV[7][0]
S.DEC_V[1]N.DEC_V[1]!LLV[12][0]
S.DEC_V[2]N.DEC_V[2]!LLV[13][0]
S.DEC_V[3]N.DEC_V[3]!LLV[20][0]
xc4000e LLV_IO_W switchbox LLV muxes GCLK[0]
BitsDestination
LLV[11][0]LLV[6][0]LLV[8][0]LLV[9][0]LLV[10][0]S.GCLK[0]
Source
01111S.BUFGLS[0]
10111S.BUFGLS[1]
11011S.BUFGLS[3]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_IO_W switchbox LLV muxes GCLK[1]
BitsDestination
LLV[15][0]LLV[19][0]LLV[16][0]LLV[17][0]LLV[18][0]S.GCLK[1]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[2]
11011S.BUFGLS[3]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_IO_W switchbox LLV muxes GCLK[2]
BitsDestination
LLV_E[31][0]LLV_E[32][0]LLV[0][0]LLV_E[33][0]LLV_E[34][0]S.GCLK[2]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[3]
11011S.BUFGLS[4]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_IO_W switchbox LLV muxes GCLK[3]
BitsDestination
LLV[21][0]LLV[22][0]LLV[23][0]LLV[25][0]LLV[24][0]S.GCLK[3]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[3]
11011S.BUFGLS[5]
11101S.BUFGLS[6]
11110S.BUFGLS[7]
11111off

Bitstream

xc4000e LLV_IO_W rect LLV
BitFrame
F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B0 LLV: mux S.GCLK[3] bit 1 LLV: mux S.GCLK[3] bit 0 LLV: mux S.GCLK[3] bit 2 LLV: mux S.GCLK[3] bit 3 LLV: mux S.GCLK[3] bit 4 LLV: !bipass S.DEC_V[3] = N.DEC_V[3] LLV: mux S.GCLK[1] bit 3 LLV: mux S.GCLK[1] bit 0 LLV: mux S.GCLK[1] bit 1 LLV: mux S.GCLK[1] bit 2 LLV: mux S.GCLK[1] bit 4 LLV: !bipass S.LONG_IO_V[1] = N.LONG_IO_V[1] LLV: !bipass S.DEC_V[2] = N.DEC_V[2] LLV: !bipass S.DEC_V[1] = N.DEC_V[1] LLV: mux S.GCLK[0] bit 4 LLV: mux S.GCLK[0] bit 0 LLV: mux S.GCLK[0] bit 1 LLV: mux S.GCLK[0] bit 2 LLV: !bipass S.DEC_V[0] = N.DEC_V[0] LLV: mux S.GCLK[0] bit 3 - LLV: !bipass S.LONG_IO_V[2] = N.LONG_IO_V[2] LLV: !bipass S.LONG_IO_V[3] = N.LONG_IO_V[3] LLV: !bipass S.LONG_IO_V[0] = N.LONG_IO_V[0] - LLV: mux S.GCLK[2] bit 2
xc4000e LLV_IO_W rect LLV_E
BitFrame
F35 F34 F33 F32 F31 F30 F29 F28 F27 F26 F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B0 - LLV: mux S.GCLK[2] bit 0 LLV: mux S.GCLK[2] bit 1 LLV: mux S.GCLK[2] bit 3 LLV: mux S.GCLK[2] bit 4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -

Tile LLV_IO_E

Cells: 2

Switchbox LLV

xc4000e LLV_IO_E switchbox LLV bidirectional pass gates
Side ASide BBit
S.LONG_V[0]N.LONG_V[0]!LLV[26][0]
S.LONG_V[1]N.LONG_V[1]!LLV[34][0]
S.LONG_V[2]N.LONG_V[2]!LLV[33][0]
S.LONG_V[3]N.LONG_V[3]!LLV[27][0]
S.LONG_V[4]N.LONG_V[4]!LLV[24][0]
S.LONG_V[5]N.LONG_V[5]!LLV[35][0]
S.LONG_IO_V[0]N.LONG_IO_V[0]!LLV[23][0]
S.LONG_IO_V[1]N.LONG_IO_V[1]!LLV[11][0]
S.LONG_IO_V[2]N.LONG_IO_V[2]!LLV[21][0]
S.LONG_IO_V[3]N.LONG_IO_V[3]!LLV[22][0]
S.DEC_V[0]N.DEC_V[0]!LLV[5][0]
S.DEC_V[1]N.DEC_V[1]!LLV[12][0]
S.DEC_V[2]N.DEC_V[2]!LLV[13][0]
S.DEC_V[3]N.DEC_V[3]!LLV[18][0]
xc4000e LLV_IO_E switchbox LLV muxes GCLK[0]
BitsDestination
LLV[14][0]LLV[19][0]LLV[17][0]LLV[16][0]LLV[15][0]S.GCLK[0]
Source
01111S.BUFGLS[0]
10111S.BUFGLS[1]
11011S.BUFGLS[3]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_IO_E switchbox LLV muxes GCLK[1]
BitsDestination
LLV[10][0]LLV[6][0]LLV[9][0]LLV[8][0]LLV[7][0]S.GCLK[1]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[2]
11011S.BUFGLS[3]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_IO_E switchbox LLV muxes GCLK[2]
BitsDestination
LLV[28][0]LLV[29][0]LLV[32][0]LLV[30][0]LLV[31][0]S.GCLK[2]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[3]
11011S.BUFGLS[4]
11101S.BUFGLS[5]
11110S.BUFGLS[7]
11111off
xc4000e LLV_IO_E switchbox LLV muxes GCLK[3]
BitsDestination
LLV[4][0]LLV[3][0]LLV[2][0]LLV[0][0]LLV[1][0]S.GCLK[3]
Source
01111S.BUFGLS[1]
10111S.BUFGLS[3]
11011S.BUFGLS[5]
11101S.BUFGLS[6]
11110S.BUFGLS[7]
11111off

Bels MISC_E

xc4000e LLV_IO_E bel MISC_E pins
PinDirectionMISC_E
xc4000e LLV_IO_E bel MISC_E attribute bits
AttributeMISC_E
TLC!LLV[25][0]

Bitstream

xc4000e LLV_IO_E rect LLV
BitFrame
F40 F39 F38 F37 F36 F35 F34 F33 F32 F31 F30 F29 F28 F27 F26 F25 F24 F23 F22 F21 F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B0 - - - - - LLV: !bipass S.LONG_V[5] = N.LONG_V[5] LLV: !bipass S.LONG_V[1] = N.LONG_V[1] LLV: !bipass S.LONG_V[2] = N.LONG_V[2] LLV: mux S.GCLK[2] bit 2 LLV: mux S.GCLK[2] bit 0 LLV: mux S.GCLK[2] bit 1 LLV: mux S.GCLK[2] bit 3 LLV: mux S.GCLK[2] bit 4 LLV: !bipass S.LONG_V[3] = N.LONG_V[3] LLV: !bipass S.LONG_V[0] = N.LONG_V[0] MISC_E: ! TLC LLV: !bipass S.LONG_V[4] = N.LONG_V[4] LLV: !bipass S.LONG_IO_V[0] = N.LONG_IO_V[0] LLV: !bipass S.LONG_IO_V[3] = N.LONG_IO_V[3] LLV: !bipass S.LONG_IO_V[2] = N.LONG_IO_V[2] - LLV: mux S.GCLK[0] bit 3 LLV: !bipass S.DEC_V[3] = N.DEC_V[3] LLV: mux S.GCLK[0] bit 2 LLV: mux S.GCLK[0] bit 1 LLV: mux S.GCLK[0] bit 0 LLV: mux S.GCLK[0] bit 4 LLV: !bipass S.DEC_V[2] = N.DEC_V[2] LLV: !bipass S.DEC_V[1] = N.DEC_V[1] LLV: !bipass S.LONG_IO_V[1] = N.LONG_IO_V[1] LLV: mux S.GCLK[1] bit 4 LLV: mux S.GCLK[1] bit 2 LLV: mux S.GCLK[1] bit 1 LLV: mux S.GCLK[1] bit 0 LLV: mux S.GCLK[1] bit 3 LLV: !bipass S.DEC_V[0] = N.DEC_V[0] LLV: mux S.GCLK[3] bit 4 LLV: mux S.GCLK[3] bit 3 LLV: mux S.GCLK[3] bit 2 LLV: mux S.GCLK[3] bit 0 LLV: mux S.GCLK[3] bit 1