MIPI D-PHY

Tile MIPI_W

Cells: 24

Bel MIPI

crosslink MIPI_W bel MIPI
Pin	Direction	Wires
CLKCDEN	input	TCELL12:IMUX_D4
CLKDCDN	output	TCELL12:OUT_F4
CLKDRXHS	output	TCELL14:OUT_F6
CLKDRXLPN	output	TCELL12:OUT_F0
CLKDRXLPP	output	TCELL12:OUT_F1
CLKDTXLPN	input	TCELL11:IMUX_C0
CLKDTXLPP	input	TCELL11:IMUX_D4
CLKHSBYTE	output	TCELL14:OUT_F4
CLKREF	input	TCELL11:IMUX_CLK0
CLKRXHSEN	input	TCELL13:IMUX_C4
CLKRXLPEN	input	TCELL12:IMUX_C4
CLKTXHSEN	input	TCELL12:IMUX_D0
CLKTXHSGATE	input	TCELL10:IMUX_B4
CLKTXHSPD	input	TCELL11:IMUX_C4
CLKTXLPEN	input	TCELL10:IMUX_D6
CM0	input	TCELL11:IMUX_A0
CM1	input	TCELL11:IMUX_A4
CM2	input	TCELL11:IMUX_B0
CM3	input	TCELL11:IMUX_B4
CM4	input	TCELL12:IMUX_A0
CM5	input	TCELL12:IMUX_A4
CM6	input	TCELL12:IMUX_B0
CM7	input	TCELL12:IMUX_B4
CN0	input	TCELL9:IMUX_C0
CN1	input	TCELL9:IMUX_C4
CN2	input	TCELL10:IMUX_C0
CN3	input	TCELL10:IMUX_C4
CN4	input	TCELL10:IMUX_C6
CO0	input	TCELL14:IMUX_A0
CO1	input	TCELL14:IMUX_A4
D0CDEN	input	TCELL17:IMUX_A3
D0DCDN	output	TCELL17:OUT_Q1
D0DCDP	output	TCELL17:OUT_Q0
D0DRXHS	output	TCELL19:OUT_F1
D0DRXLPN	output	TCELL16:OUT_F0
D0DRXLPP	output	TCELL16:OUT_F1
D0DTXLPN	input	TCELL15:IMUX_C4
D0DTXLPP	input	TCELL16:IMUX_A4
D0ERRSYNC	output	TCELL18:OUT_Q5
D0HSDESEREN	input	TCELL18:IMUX_A7
D0HSRXDATA0	output	TCELL17:OUT_F0
D0HSRXDATA1	output	TCELL17:OUT_F1
D0HSRXDATA10	output	TCELL18:OUT_F2
D0HSRXDATA11	output	TCELL18:OUT_F3
D0HSRXDATA12	output	TCELL18:OUT_F4
D0HSRXDATA13	output	TCELL18:OUT_F5
D0HSRXDATA14	output	TCELL18:OUT_F6
D0HSRXDATA15	output	TCELL18:OUT_F7
D0HSRXDATA2	output	TCELL17:OUT_F2
D0HSRXDATA3	output	TCELL17:OUT_F3
D0HSRXDATA4	output	TCELL17:OUT_F4
D0HSRXDATA5	output	TCELL17:OUT_F5
D0HSRXDATA6	output	TCELL17:OUT_F6
D0HSRXDATA7	output	TCELL17:OUT_F7
D0HSRXDATA8	output	TCELL18:OUT_F0
D0HSRXDATA9	output	TCELL18:OUT_F1
D0HSSEREN	input	TCELL14:IMUX_C4
D0HSTXDATA0	input	TCELL15:IMUX_D0
D0HSTXDATA1	input	TCELL15:IMUX_B0
D0HSTXDATA10	input	TCELL16:IMUX_D2
D0HSTXDATA11	input	TCELL16:IMUX_B2
D0HSTXDATA12	input	TCELL16:IMUX_D4
D0HSTXDATA13	input	TCELL16:IMUX_B4
D0HSTXDATA14	input	TCELL16:IMUX_D6
D0HSTXDATA15	input	TCELL16:IMUX_B6
D0HSTXDATA2	input	TCELL15:IMUX_D2
D0HSTXDATA3	input	TCELL15:IMUX_B2
D0HSTXDATA4	input	TCELL15:IMUX_D4
D0HSTXDATA5	input	TCELL15:IMUX_B4
D0HSTXDATA6	input	TCELL15:IMUX_D6
D0HSTXDATA7	input	TCELL15:IMUX_B6
D0HSTXDATA8	input	TCELL16:IMUX_D0
D0HSTXDATA9	input	TCELL16:IMUX_B0
D0NOSYNC	output	TCELL16:OUT_F3
D0RXHSEN	input	TCELL18:IMUX_A3
D0RXLPEN	input	TCELL16:IMUX_A0
D0SYNC	output	TCELL18:OUT_Q4
D0TXHSEN	input	TCELL16:IMUX_C0
D0TXHSPD	input	TCELL15:IMUX_A4
D0TXLPEN	input	TCELL15:IMUX_A0
D1CDEN	input	TCELL8:IMUX_A0
D1DCDN	output	TCELL7:OUT_F4
D1DCDP	output	TCELL7:OUT_F3
D1DRXHS	output	TCELL5:OUT_F1
D1DRXLPN	output	TCELL7:OUT_F0
D1DRXLPP	output	TCELL7:OUT_F1
D1DTXLPN	input	TCELL6:IMUX_A5
D1DTXLPP	input	TCELL6:IMUX_C2
D1ERRSYNC	output	TCELL9:OUT_Q1
D1HSDESEREN	input	TCELL9:IMUX_A4
D1HSRXDATA0	output	TCELL8:OUT_F0
D1HSRXDATA1	output	TCELL8:OUT_F1
D1HSRXDATA10	output	TCELL9:OUT_F2
D1HSRXDATA11	output	TCELL9:OUT_F3
D1HSRXDATA12	output	TCELL9:OUT_F4
D1HSRXDATA13	output	TCELL9:OUT_F5
D1HSRXDATA14	output	TCELL9:OUT_F6
D1HSRXDATA15	output	TCELL9:OUT_F7
D1HSRXDATA2	output	TCELL8:OUT_F2
D1HSRXDATA3	output	TCELL8:OUT_F3
D1HSRXDATA4	output	TCELL8:OUT_F4
D1HSRXDATA5	output	TCELL8:OUT_F5
D1HSRXDATA6	output	TCELL8:OUT_F6
D1HSRXDATA7	output	TCELL8:OUT_F7
D1HSRXDATA8	output	TCELL9:OUT_F0
D1HSRXDATA9	output	TCELL9:OUT_F1
D1HSSEREN	input	TCELL5:IMUX_A0
D1HSTXDATA0	input	TCELL5:IMUX_D0
D1HSTXDATA1	input	TCELL5:IMUX_B0
D1HSTXDATA10	input	TCELL6:IMUX_D2
D1HSTXDATA11	input	TCELL6:IMUX_B2
D1HSTXDATA12	input	TCELL6:IMUX_D4
D1HSTXDATA13	input	TCELL6:IMUX_B4
D1HSTXDATA14	input	TCELL6:IMUX_D6
D1HSTXDATA15	input	TCELL6:IMUX_B6
D1HSTXDATA2	input	TCELL5:IMUX_D2
D1HSTXDATA3	input	TCELL5:IMUX_B2
D1HSTXDATA4	input	TCELL5:IMUX_D4
D1HSTXDATA5	input	TCELL5:IMUX_B4
D1HSTXDATA6	input	TCELL5:IMUX_D6
D1HSTXDATA7	input	TCELL5:IMUX_B6
D1HSTXDATA8	input	TCELL6:IMUX_D0
D1HSTXDATA9	input	TCELL6:IMUX_B0
D1NOSYNC	output	TCELL7:OUT_F2
D1RXHSEN	input	TCELL9:IMUX_A0
D1RXLPEN	input	TCELL7:IMUX_C2
D1SYNC	output	TCELL9:OUT_Q0
D1TXHSEN	input	TCELL7:IMUX_D0
D1TXHSPD	input	TCELL6:IMUX_A2
D1TXLPEN	input	TCELL6:IMUX_A0
D2CDEN	input	TCELL22:IMUX_A4
D2DCDN	output	TCELL22:OUT_Q4
D2DCDP	output	TCELL22:OUT_Q1
D2DRXHS	output	TCELL19:OUT_F6
D2DRXLPN	output	TCELL21:OUT_F0
D2DRXLPP	output	TCELL21:OUT_F1
D2DTXLPN	input	TCELL20:IMUX_C4
D2DTXLPP	input	TCELL21:IMUX_A5
D2ERRSYNC	output	TCELL23:OUT_Q4
D2HSDESEREN	input	TCELL23:IMUX_A0
D2HSRXDATA0	output	TCELL22:OUT_F0
D2HSRXDATA1	output	TCELL22:OUT_F1
D2HSRXDATA10	output	TCELL23:OUT_F2
D2HSRXDATA11	output	TCELL23:OUT_F3
D2HSRXDATA12	output	TCELL23:OUT_F4
D2HSRXDATA13	output	TCELL23:OUT_F5
D2HSRXDATA14	output	TCELL23:OUT_F6
D2HSRXDATA15	output	TCELL23:OUT_F7
D2HSRXDATA2	output	TCELL22:OUT_F2
D2HSRXDATA3	output	TCELL22:OUT_F3
D2HSRXDATA4	output	TCELL22:OUT_F4
D2HSRXDATA5	output	TCELL22:OUT_F5
D2HSRXDATA6	output	TCELL22:OUT_F6
D2HSRXDATA7	output	TCELL22:OUT_F7
D2HSRXDATA8	output	TCELL23:OUT_F0
D2HSRXDATA9	output	TCELL23:OUT_F1
D2HSSEREN	input	TCELL19:IMUX_A6
D2HSTXDATA0	input	TCELL20:IMUX_D0
D2HSTXDATA1	input	TCELL20:IMUX_B0
D2HSTXDATA10	input	TCELL21:IMUX_D2
D2HSTXDATA11	input	TCELL21:IMUX_B2
D2HSTXDATA12	input	TCELL21:IMUX_D4
D2HSTXDATA13	input	TCELL21:IMUX_B4
D2HSTXDATA14	input	TCELL21:IMUX_D6
D2HSTXDATA15	input	TCELL21:IMUX_B6
D2HSTXDATA2	input	TCELL20:IMUX_D2
D2HSTXDATA3	input	TCELL20:IMUX_B2
D2HSTXDATA4	input	TCELL20:IMUX_D4
D2HSTXDATA5	input	TCELL20:IMUX_B4
D2HSTXDATA6	input	TCELL20:IMUX_D6
D2HSTXDATA7	input	TCELL20:IMUX_B6
D2HSTXDATA8	input	TCELL21:IMUX_D0
D2HSTXDATA9	input	TCELL21:IMUX_B0
D2NOSYNC	output	TCELL22:OUT_Q0
D2RXHSEN	input	TCELL23:IMUX_C4
D2RXLPEN	input	TCELL21:IMUX_A3
D2SYNC	output	TCELL23:OUT_Q3
D2TXHSEN	input	TCELL21:IMUX_C3
D2TXHSPD	input	TCELL20:IMUX_C0
D2TXLPEN	input	TCELL20:IMUX_A4
D3CDEN	input	TCELL3:IMUX_B0
D3DCDN	output	TCELL3:OUT_Q4
D3DCDP	output	TCELL3:OUT_Q1
D3DRXHS	output	TCELL5:OUT_F6
D3DRXLPN	output	TCELL2:OUT_F0
D3DRXLPP	output	TCELL2:OUT_F1
D3DTXLPN	input	TCELL1:IMUX_C4
D3DTXLPP	input	TCELL2:IMUX_A4
D3ERRSYNC	output	TCELL5:OUT_F0
D3HSDESEREN	input	TCELL4:IMUX_C4
D3HSRXDATA0	output	TCELL3:OUT_F0
D3HSRXDATA1	output	TCELL3:OUT_F1
D3HSRXDATA10	output	TCELL4:OUT_F2
D3HSRXDATA11	output	TCELL4:OUT_F3
D3HSRXDATA12	output	TCELL4:OUT_F4
D3HSRXDATA13	output	TCELL4:OUT_F5
D3HSRXDATA14	output	TCELL4:OUT_F6
D3HSRXDATA15	output	TCELL4:OUT_F7
D3HSRXDATA2	output	TCELL3:OUT_F2
D3HSRXDATA3	output	TCELL3:OUT_F3
D3HSRXDATA4	output	TCELL3:OUT_F4
D3HSRXDATA5	output	TCELL3:OUT_F5
D3HSRXDATA6	output	TCELL3:OUT_F6
D3HSRXDATA7	output	TCELL3:OUT_F7
D3HSRXDATA8	output	TCELL4:OUT_F0
D3HSRXDATA9	output	TCELL4:OUT_F1
D3HSSEREN	input	TCELL0:IMUX_A4
D3HSTXDATA0	input	TCELL1:IMUX_D0
D3HSTXDATA1	input	TCELL1:IMUX_B0
D3HSTXDATA10	input	TCELL2:IMUX_D2
D3HSTXDATA11	input	TCELL2:IMUX_B2
D3HSTXDATA12	input	TCELL2:IMUX_D4
D3HSTXDATA13	input	TCELL2:IMUX_B4
D3HSTXDATA14	input	TCELL2:IMUX_D6
D3HSTXDATA15	input	TCELL2:IMUX_B6
D3HSTXDATA2	input	TCELL1:IMUX_D2
D3HSTXDATA3	input	TCELL1:IMUX_B2
D3HSTXDATA4	input	TCELL1:IMUX_D4
D3HSTXDATA5	input	TCELL1:IMUX_B4
D3HSTXDATA6	input	TCELL1:IMUX_D6
D3HSTXDATA7	input	TCELL1:IMUX_B6
D3HSTXDATA8	input	TCELL2:IMUX_D0
D3HSTXDATA9	input	TCELL2:IMUX_B0
D3NOSYNC	output	TCELL3:OUT_Q0
D3RXHSEN	input	TCELL4:IMUX_C0
D3RXLPEN	input	TCELL2:IMUX_C4
D3SYNC	output	TCELL5:OUT_F4
D3TXHSEN	input	TCELL3:IMUX_A1
D3TXHSPD	input	TCELL1:IMUX_C2
D3TXLPEN	input	TCELL1:IMUX_A2
LBEN	input	TCELL9:IMUX_B0
LOCK	output	TCELL13:OUT_F0
PDBIAS	input	TCELL0:IMUX_C4
PDCKG	input	TCELL9:IMUX_B4
PDDPHY	input	TCELL10:IMUX_B0
PDPLL	input	TCELL14:IMUX_C0
TST0	input	TCELL9:IMUX_D0
TST1	input	TCELL9:IMUX_D4
TST2	input	TCELL10:IMUX_D0
TST3	input	TCELL10:IMUX_D4

Bel CLKTEST_MIPI

crosslink MIPI_W bel CLKTEST_MIPI
Pin	Direction	Wires
TESTIN0	input	TCELL11:IMUX_B7
TESTIN1	input	TCELL11:IMUX_C7

Bel wires

crosslink MIPI_W bel wires
Wire	Pins
TCELL0:IMUX_A4	MIPI.D3HSSEREN
TCELL0:IMUX_C4	MIPI.PDBIAS
TCELL1:IMUX_A2	MIPI.D3TXLPEN
TCELL1:IMUX_B0	MIPI.D3HSTXDATA1
TCELL1:IMUX_B2	MIPI.D3HSTXDATA3
TCELL1:IMUX_B4	MIPI.D3HSTXDATA5
TCELL1:IMUX_B6	MIPI.D3HSTXDATA7
TCELL1:IMUX_C2	MIPI.D3TXHSPD
TCELL1:IMUX_C4	MIPI.D3DTXLPN
TCELL1:IMUX_D0	MIPI.D3HSTXDATA0
TCELL1:IMUX_D2	MIPI.D3HSTXDATA2
TCELL1:IMUX_D4	MIPI.D3HSTXDATA4
TCELL1:IMUX_D6	MIPI.D3HSTXDATA6
TCELL2:IMUX_A4	MIPI.D3DTXLPP
TCELL2:IMUX_B0	MIPI.D3HSTXDATA9
TCELL2:IMUX_B2	MIPI.D3HSTXDATA11
TCELL2:IMUX_B4	MIPI.D3HSTXDATA13
TCELL2:IMUX_B6	MIPI.D3HSTXDATA15
TCELL2:IMUX_C4	MIPI.D3RXLPEN
TCELL2:IMUX_D0	MIPI.D3HSTXDATA8
TCELL2:IMUX_D2	MIPI.D3HSTXDATA10
TCELL2:IMUX_D4	MIPI.D3HSTXDATA12
TCELL2:IMUX_D6	MIPI.D3HSTXDATA14
TCELL2:OUT_F0	MIPI.D3DRXLPN
TCELL2:OUT_F1	MIPI.D3DRXLPP
TCELL3:IMUX_A1	MIPI.D3TXHSEN
TCELL3:IMUX_B0	MIPI.D3CDEN
TCELL3:OUT_F0	MIPI.D3HSRXDATA0
TCELL3:OUT_F1	MIPI.D3HSRXDATA1
TCELL3:OUT_F2	MIPI.D3HSRXDATA2
TCELL3:OUT_F3	MIPI.D3HSRXDATA3
TCELL3:OUT_F4	MIPI.D3HSRXDATA4
TCELL3:OUT_F5	MIPI.D3HSRXDATA5
TCELL3:OUT_F6	MIPI.D3HSRXDATA6
TCELL3:OUT_F7	MIPI.D3HSRXDATA7
TCELL3:OUT_Q0	MIPI.D3NOSYNC
TCELL3:OUT_Q1	MIPI.D3DCDP
TCELL3:OUT_Q4	MIPI.D3DCDN
TCELL4:IMUX_C0	MIPI.D3RXHSEN
TCELL4:IMUX_C4	MIPI.D3HSDESEREN
TCELL4:OUT_F0	MIPI.D3HSRXDATA8
TCELL4:OUT_F1	MIPI.D3HSRXDATA9
TCELL4:OUT_F2	MIPI.D3HSRXDATA10
TCELL4:OUT_F3	MIPI.D3HSRXDATA11
TCELL4:OUT_F4	MIPI.D3HSRXDATA12
TCELL4:OUT_F5	MIPI.D3HSRXDATA13
TCELL4:OUT_F6	MIPI.D3HSRXDATA14
TCELL4:OUT_F7	MIPI.D3HSRXDATA15
TCELL5:IMUX_A0	MIPI.D1HSSEREN
TCELL5:IMUX_B0	MIPI.D1HSTXDATA1
TCELL5:IMUX_B2	MIPI.D1HSTXDATA3
TCELL5:IMUX_B4	MIPI.D1HSTXDATA5
TCELL5:IMUX_B6	MIPI.D1HSTXDATA7
TCELL5:IMUX_D0	MIPI.D1HSTXDATA0
TCELL5:IMUX_D2	MIPI.D1HSTXDATA2
TCELL5:IMUX_D4	MIPI.D1HSTXDATA4
TCELL5:IMUX_D6	MIPI.D1HSTXDATA6
TCELL5:OUT_F0	MIPI.D3ERRSYNC
TCELL5:OUT_F1	MIPI.D1DRXHS
TCELL5:OUT_F4	MIPI.D3SYNC
TCELL5:OUT_F6	MIPI.D3DRXHS
TCELL6:IMUX_A0	MIPI.D1TXLPEN
TCELL6:IMUX_A2	MIPI.D1TXHSPD
TCELL6:IMUX_A5	MIPI.D1DTXLPN
TCELL6:IMUX_B0	MIPI.D1HSTXDATA9
TCELL6:IMUX_B2	MIPI.D1HSTXDATA11
TCELL6:IMUX_B4	MIPI.D1HSTXDATA13
TCELL6:IMUX_B6	MIPI.D1HSTXDATA15
TCELL6:IMUX_C2	MIPI.D1DTXLPP
TCELL6:IMUX_D0	MIPI.D1HSTXDATA8
TCELL6:IMUX_D2	MIPI.D1HSTXDATA10
TCELL6:IMUX_D4	MIPI.D1HSTXDATA12
TCELL6:IMUX_D6	MIPI.D1HSTXDATA14
TCELL7:IMUX_C2	MIPI.D1RXLPEN
TCELL7:IMUX_D0	MIPI.D1TXHSEN
TCELL7:OUT_F0	MIPI.D1DRXLPN
TCELL7:OUT_F1	MIPI.D1DRXLPP
TCELL7:OUT_F2	MIPI.D1NOSYNC
TCELL7:OUT_F3	MIPI.D1DCDP
TCELL7:OUT_F4	MIPI.D1DCDN
TCELL8:IMUX_A0	MIPI.D1CDEN
TCELL8:OUT_F0	MIPI.D1HSRXDATA0
TCELL8:OUT_F1	MIPI.D1HSRXDATA1
TCELL8:OUT_F2	MIPI.D1HSRXDATA2
TCELL8:OUT_F3	MIPI.D1HSRXDATA3
TCELL8:OUT_F4	MIPI.D1HSRXDATA4
TCELL8:OUT_F5	MIPI.D1HSRXDATA5
TCELL8:OUT_F6	MIPI.D1HSRXDATA6
TCELL8:OUT_F7	MIPI.D1HSRXDATA7
TCELL9:IMUX_A0	MIPI.D1RXHSEN
TCELL9:IMUX_A4	MIPI.D1HSDESEREN
TCELL9:IMUX_B0	MIPI.LBEN
TCELL9:IMUX_B4	MIPI.PDCKG
TCELL9:IMUX_C0	MIPI.CN0
TCELL9:IMUX_C4	MIPI.CN1
TCELL9:IMUX_D0	MIPI.TST0
TCELL9:IMUX_D4	MIPI.TST1
TCELL9:OUT_F0	MIPI.D1HSRXDATA8
TCELL9:OUT_F1	MIPI.D1HSRXDATA9
TCELL9:OUT_F2	MIPI.D1HSRXDATA10
TCELL9:OUT_F3	MIPI.D1HSRXDATA11
TCELL9:OUT_F4	MIPI.D1HSRXDATA12
TCELL9:OUT_F5	MIPI.D1HSRXDATA13
TCELL9:OUT_F6	MIPI.D1HSRXDATA14
TCELL9:OUT_F7	MIPI.D1HSRXDATA15
TCELL9:OUT_Q0	MIPI.D1SYNC
TCELL9:OUT_Q1	MIPI.D1ERRSYNC
TCELL10:IMUX_B0	MIPI.PDDPHY
TCELL10:IMUX_B4	MIPI.CLKTXHSGATE
TCELL10:IMUX_C0	MIPI.CN2
TCELL10:IMUX_C4	MIPI.CN3
TCELL10:IMUX_C6	MIPI.CN4
TCELL10:IMUX_D0	MIPI.TST2
TCELL10:IMUX_D4	MIPI.TST3
TCELL10:IMUX_D6	MIPI.CLKTXLPEN
TCELL11:IMUX_A0	MIPI.CM0
TCELL11:IMUX_A4	MIPI.CM1
TCELL11:IMUX_B0	MIPI.CM2
TCELL11:IMUX_B4	MIPI.CM3
TCELL11:IMUX_B7	CLKTEST_MIPI.TESTIN0
TCELL11:IMUX_C0	MIPI.CLKDTXLPN
TCELL11:IMUX_C4	MIPI.CLKTXHSPD
TCELL11:IMUX_C7	CLKTEST_MIPI.TESTIN1
TCELL11:IMUX_D4	MIPI.CLKDTXLPP
TCELL11:IMUX_CLK0	MIPI.CLKREF
TCELL12:IMUX_A0	MIPI.CM4
TCELL12:IMUX_A4	MIPI.CM5
TCELL12:IMUX_B0	MIPI.CM6
TCELL12:IMUX_B4	MIPI.CM7
TCELL12:IMUX_C4	MIPI.CLKRXLPEN
TCELL12:IMUX_D0	MIPI.CLKTXHSEN
TCELL12:IMUX_D4	MIPI.CLKCDEN
TCELL12:OUT_F0	MIPI.CLKDRXLPN
TCELL12:OUT_F1	MIPI.CLKDRXLPP
TCELL12:OUT_F4	MIPI.CLKDCDN
TCELL13:IMUX_C4	MIPI.CLKRXHSEN
TCELL13:OUT_F0	MIPI.LOCK
TCELL14:IMUX_A0	MIPI.CO0
TCELL14:IMUX_A4	MIPI.CO1
TCELL14:IMUX_C0	MIPI.PDPLL
TCELL14:IMUX_C4	MIPI.D0HSSEREN
TCELL14:OUT_F4	MIPI.CLKHSBYTE
TCELL14:OUT_F6	MIPI.CLKDRXHS
TCELL15:IMUX_A0	MIPI.D0TXLPEN
TCELL15:IMUX_A4	MIPI.D0TXHSPD
TCELL15:IMUX_B0	MIPI.D0HSTXDATA1
TCELL15:IMUX_B2	MIPI.D0HSTXDATA3
TCELL15:IMUX_B4	MIPI.D0HSTXDATA5
TCELL15:IMUX_B6	MIPI.D0HSTXDATA7
TCELL15:IMUX_C4	MIPI.D0DTXLPN
TCELL15:IMUX_D0	MIPI.D0HSTXDATA0
TCELL15:IMUX_D2	MIPI.D0HSTXDATA2
TCELL15:IMUX_D4	MIPI.D0HSTXDATA4
TCELL15:IMUX_D6	MIPI.D0HSTXDATA6
TCELL16:IMUX_A0	MIPI.D0RXLPEN
TCELL16:IMUX_A4	MIPI.D0DTXLPP
TCELL16:IMUX_B0	MIPI.D0HSTXDATA9
TCELL16:IMUX_B2	MIPI.D0HSTXDATA11
TCELL16:IMUX_B4	MIPI.D0HSTXDATA13
TCELL16:IMUX_B6	MIPI.D0HSTXDATA15
TCELL16:IMUX_C0	MIPI.D0TXHSEN
TCELL16:IMUX_D0	MIPI.D0HSTXDATA8
TCELL16:IMUX_D2	MIPI.D0HSTXDATA10
TCELL16:IMUX_D4	MIPI.D0HSTXDATA12
TCELL16:IMUX_D6	MIPI.D0HSTXDATA14
TCELL16:OUT_F0	MIPI.D0DRXLPN
TCELL16:OUT_F1	MIPI.D0DRXLPP
TCELL16:OUT_F3	MIPI.D0NOSYNC
TCELL17:IMUX_A3	MIPI.D0CDEN
TCELL17:OUT_F0	MIPI.D0HSRXDATA0
TCELL17:OUT_F1	MIPI.D0HSRXDATA1
TCELL17:OUT_F2	MIPI.D0HSRXDATA2
TCELL17:OUT_F3	MIPI.D0HSRXDATA3
TCELL17:OUT_F4	MIPI.D0HSRXDATA4
TCELL17:OUT_F5	MIPI.D0HSRXDATA5
TCELL17:OUT_F6	MIPI.D0HSRXDATA6
TCELL17:OUT_F7	MIPI.D0HSRXDATA7
TCELL17:OUT_Q0	MIPI.D0DCDP
TCELL17:OUT_Q1	MIPI.D0DCDN
TCELL18:IMUX_A3	MIPI.D0RXHSEN
TCELL18:IMUX_A7	MIPI.D0HSDESEREN
TCELL18:OUT_F0	MIPI.D0HSRXDATA8
TCELL18:OUT_F1	MIPI.D0HSRXDATA9
TCELL18:OUT_F2	MIPI.D0HSRXDATA10
TCELL18:OUT_F3	MIPI.D0HSRXDATA11
TCELL18:OUT_F4	MIPI.D0HSRXDATA12
TCELL18:OUT_F5	MIPI.D0HSRXDATA13
TCELL18:OUT_F6	MIPI.D0HSRXDATA14
TCELL18:OUT_F7	MIPI.D0HSRXDATA15
TCELL18:OUT_Q4	MIPI.D0SYNC
TCELL18:OUT_Q5	MIPI.D0ERRSYNC
TCELL19:IMUX_A6	MIPI.D2HSSEREN
TCELL19:OUT_F1	MIPI.D0DRXHS
TCELL19:OUT_F6	MIPI.D2DRXHS
TCELL20:IMUX_A4	MIPI.D2TXLPEN
TCELL20:IMUX_B0	MIPI.D2HSTXDATA1
TCELL20:IMUX_B2	MIPI.D2HSTXDATA3
TCELL20:IMUX_B4	MIPI.D2HSTXDATA5
TCELL20:IMUX_B6	MIPI.D2HSTXDATA7
TCELL20:IMUX_C0	MIPI.D2TXHSPD
TCELL20:IMUX_C4	MIPI.D2DTXLPN
TCELL20:IMUX_D0	MIPI.D2HSTXDATA0
TCELL20:IMUX_D2	MIPI.D2HSTXDATA2
TCELL20:IMUX_D4	MIPI.D2HSTXDATA4
TCELL20:IMUX_D6	MIPI.D2HSTXDATA6
TCELL21:IMUX_A3	MIPI.D2RXLPEN
TCELL21:IMUX_A5	MIPI.D2DTXLPP
TCELL21:IMUX_B0	MIPI.D2HSTXDATA9
TCELL21:IMUX_B2	MIPI.D2HSTXDATA11
TCELL21:IMUX_B4	MIPI.D2HSTXDATA13
TCELL21:IMUX_B6	MIPI.D2HSTXDATA15
TCELL21:IMUX_C3	MIPI.D2TXHSEN
TCELL21:IMUX_D0	MIPI.D2HSTXDATA8
TCELL21:IMUX_D2	MIPI.D2HSTXDATA10
TCELL21:IMUX_D4	MIPI.D2HSTXDATA12
TCELL21:IMUX_D6	MIPI.D2HSTXDATA14
TCELL21:OUT_F0	MIPI.D2DRXLPN
TCELL21:OUT_F1	MIPI.D2DRXLPP
TCELL22:IMUX_A4	MIPI.D2CDEN
TCELL22:OUT_F0	MIPI.D2HSRXDATA0
TCELL22:OUT_F1	MIPI.D2HSRXDATA1
TCELL22:OUT_F2	MIPI.D2HSRXDATA2
TCELL22:OUT_F3	MIPI.D2HSRXDATA3
TCELL22:OUT_F4	MIPI.D2HSRXDATA4
TCELL22:OUT_F5	MIPI.D2HSRXDATA5
TCELL22:OUT_F6	MIPI.D2HSRXDATA6
TCELL22:OUT_F7	MIPI.D2HSRXDATA7
TCELL22:OUT_Q0	MIPI.D2NOSYNC
TCELL22:OUT_Q1	MIPI.D2DCDP
TCELL22:OUT_Q4	MIPI.D2DCDN
TCELL23:IMUX_A0	MIPI.D2HSDESEREN
TCELL23:IMUX_C4	MIPI.D2RXHSEN
TCELL23:OUT_F0	MIPI.D2HSRXDATA8
TCELL23:OUT_F1	MIPI.D2HSRXDATA9
TCELL23:OUT_F2	MIPI.D2HSRXDATA10
TCELL23:OUT_F3	MIPI.D2HSRXDATA11
TCELL23:OUT_F4	MIPI.D2HSRXDATA12
TCELL23:OUT_F5	MIPI.D2HSRXDATA13
TCELL23:OUT_F6	MIPI.D2HSRXDATA14
TCELL23:OUT_F7	MIPI.D2HSRXDATA15
TCELL23:OUT_Q3	MIPI.D2SYNC
TCELL23:OUT_Q4	MIPI.D2ERRSYNC

Tile MIPI_E

Cells: 24

Bel MIPI

crosslink MIPI_E bel MIPI
Pin	Direction	Wires
CLKCDEN	input	TCELL12:IMUX_D4
CLKDCDN	output	TCELL12:OUT_F4
CLKDRXHS	output	TCELL14:OUT_F6
CLKDRXLPN	output	TCELL12:OUT_F0
CLKDRXLPP	output	TCELL12:OUT_F1
CLKDTXLPN	input	TCELL11:IMUX_C0
CLKDTXLPP	input	TCELL11:IMUX_D4
CLKHSBYTE	output	TCELL14:OUT_F4
CLKREF	input	TCELL13:IMUX_CLK0
CLKRXHSEN	input	TCELL13:IMUX_C4
CLKRXLPEN	input	TCELL12:IMUX_C4
CLKTXHSEN	input	TCELL12:IMUX_D0
CLKTXHSGATE	input	TCELL10:IMUX_B4
CLKTXHSPD	input	TCELL11:IMUX_C4
CLKTXLPEN	input	TCELL10:IMUX_D6
CM0	input	TCELL11:IMUX_A0
CM1	input	TCELL11:IMUX_A4
CM2	input	TCELL11:IMUX_B0
CM3	input	TCELL11:IMUX_B4
CM4	input	TCELL12:IMUX_A0
CM5	input	TCELL12:IMUX_A4
CM6	input	TCELL12:IMUX_B0
CM7	input	TCELL12:IMUX_B4
CN0	input	TCELL9:IMUX_C0
CN1	input	TCELL9:IMUX_C4
CN2	input	TCELL10:IMUX_C0
CN3	input	TCELL10:IMUX_C4
CN4	input	TCELL10:IMUX_C6
CO0	input	TCELL14:IMUX_A0
CO1	input	TCELL14:IMUX_A4
D0CDEN	input	TCELL17:IMUX_A3
D0DCDN	output	TCELL17:OUT_Q1
D0DCDP	output	TCELL17:OUT_Q0
D0DRXHS	output	TCELL19:OUT_F1
D0DRXLPN	output	TCELL16:OUT_F0
D0DRXLPP	output	TCELL16:OUT_F1
D0DTXLPN	input	TCELL15:IMUX_C4
D0DTXLPP	input	TCELL16:IMUX_A4
D0ERRSYNC	output	TCELL18:OUT_Q5
D0HSDESEREN	input	TCELL18:IMUX_A7
D0HSRXDATA0	output	TCELL17:OUT_F0
D0HSRXDATA1	output	TCELL17:OUT_F1
D0HSRXDATA10	output	TCELL18:OUT_F2
D0HSRXDATA11	output	TCELL18:OUT_F3
D0HSRXDATA12	output	TCELL18:OUT_F4
D0HSRXDATA13	output	TCELL18:OUT_F5
D0HSRXDATA14	output	TCELL18:OUT_F6
D0HSRXDATA15	output	TCELL18:OUT_F7
D0HSRXDATA2	output	TCELL17:OUT_F2
D0HSRXDATA3	output	TCELL17:OUT_F3
D0HSRXDATA4	output	TCELL17:OUT_F4
D0HSRXDATA5	output	TCELL17:OUT_F5
D0HSRXDATA6	output	TCELL17:OUT_F6
D0HSRXDATA7	output	TCELL17:OUT_F7
D0HSRXDATA8	output	TCELL18:OUT_F0
D0HSRXDATA9	output	TCELL18:OUT_F1
D0HSSEREN	input	TCELL14:IMUX_C4
D0HSTXDATA0	input	TCELL15:IMUX_D0
D0HSTXDATA1	input	TCELL15:IMUX_B0
D0HSTXDATA10	input	TCELL16:IMUX_D2
D0HSTXDATA11	input	TCELL16:IMUX_B2
D0HSTXDATA12	input	TCELL16:IMUX_D4
D0HSTXDATA13	input	TCELL16:IMUX_B4
D0HSTXDATA14	input	TCELL16:IMUX_D6
D0HSTXDATA15	input	TCELL16:IMUX_B6
D0HSTXDATA2	input	TCELL15:IMUX_D2
D0HSTXDATA3	input	TCELL15:IMUX_B2
D0HSTXDATA4	input	TCELL15:IMUX_D4
D0HSTXDATA5	input	TCELL15:IMUX_B4
D0HSTXDATA6	input	TCELL15:IMUX_D6
D0HSTXDATA7	input	TCELL15:IMUX_B6
D0HSTXDATA8	input	TCELL16:IMUX_D0
D0HSTXDATA9	input	TCELL16:IMUX_B0
D0NOSYNC	output	TCELL16:OUT_F3
D0RXHSEN	input	TCELL18:IMUX_A3
D0RXLPEN	input	TCELL16:IMUX_A0
D0SYNC	output	TCELL18:OUT_Q4
D0TXHSEN	input	TCELL16:IMUX_C0
D0TXHSPD	input	TCELL15:IMUX_A4
D0TXLPEN	input	TCELL15:IMUX_A0
D1CDEN	input	TCELL8:IMUX_A0
D1DCDN	output	TCELL7:OUT_F4
D1DCDP	output	TCELL7:OUT_F3
D1DRXHS	output	TCELL5:OUT_F1
D1DRXLPN	output	TCELL7:OUT_F0
D1DRXLPP	output	TCELL7:OUT_F1
D1DTXLPN	input	TCELL6:IMUX_A5
D1DTXLPP	input	TCELL6:IMUX_C2
D1ERRSYNC	output	TCELL9:OUT_Q1
D1HSDESEREN	input	TCELL9:IMUX_A4
D1HSRXDATA0	output	TCELL8:OUT_F0
D1HSRXDATA1	output	TCELL8:OUT_F1
D1HSRXDATA10	output	TCELL9:OUT_F2
D1HSRXDATA11	output	TCELL9:OUT_F3
D1HSRXDATA12	output	TCELL9:OUT_F4
D1HSRXDATA13	output	TCELL9:OUT_F5
D1HSRXDATA14	output	TCELL9:OUT_F6
D1HSRXDATA15	output	TCELL9:OUT_F7
D1HSRXDATA2	output	TCELL8:OUT_F2
D1HSRXDATA3	output	TCELL8:OUT_F3
D1HSRXDATA4	output	TCELL8:OUT_F4
D1HSRXDATA5	output	TCELL8:OUT_F5
D1HSRXDATA6	output	TCELL8:OUT_F6
D1HSRXDATA7	output	TCELL8:OUT_F7
D1HSRXDATA8	output	TCELL9:OUT_F0
D1HSRXDATA9	output	TCELL9:OUT_F1
D1HSSEREN	input	TCELL5:IMUX_A0
D1HSTXDATA0	input	TCELL5:IMUX_D0
D1HSTXDATA1	input	TCELL5:IMUX_B0
D1HSTXDATA10	input	TCELL6:IMUX_D2
D1HSTXDATA11	input	TCELL6:IMUX_B2
D1HSTXDATA12	input	TCELL6:IMUX_D4
D1HSTXDATA13	input	TCELL6:IMUX_B4
D1HSTXDATA14	input	TCELL6:IMUX_D6
D1HSTXDATA15	input	TCELL6:IMUX_B6
D1HSTXDATA2	input	TCELL5:IMUX_D2
D1HSTXDATA3	input	TCELL5:IMUX_B2
D1HSTXDATA4	input	TCELL5:IMUX_D4
D1HSTXDATA5	input	TCELL5:IMUX_B4
D1HSTXDATA6	input	TCELL5:IMUX_D6
D1HSTXDATA7	input	TCELL5:IMUX_B6
D1HSTXDATA8	input	TCELL6:IMUX_D0
D1HSTXDATA9	input	TCELL6:IMUX_B0
D1NOSYNC	output	TCELL7:OUT_F2
D1RXHSEN	input	TCELL9:IMUX_A0
D1RXLPEN	input	TCELL7:IMUX_C2
D1SYNC	output	TCELL9:OUT_Q0
D1TXHSEN	input	TCELL7:IMUX_D0
D1TXHSPD	input	TCELL6:IMUX_A2
D1TXLPEN	input	TCELL6:IMUX_A0
D2CDEN	input	TCELL22:IMUX_A4
D2DCDN	output	TCELL22:OUT_Q4
D2DCDP	output	TCELL22:OUT_Q1
D2DRXHS	output	TCELL19:OUT_F6
D2DRXLPN	output	TCELL21:OUT_F0
D2DRXLPP	output	TCELL21:OUT_F1
D2DTXLPN	input	TCELL20:IMUX_C4
D2DTXLPP	input	TCELL21:IMUX_A5
D2ERRSYNC	output	TCELL23:OUT_Q4
D2HSDESEREN	input	TCELL23:IMUX_A0
D2HSRXDATA0	output	TCELL22:OUT_F0
D2HSRXDATA1	output	TCELL22:OUT_F1
D2HSRXDATA10	output	TCELL23:OUT_F2
D2HSRXDATA11	output	TCELL23:OUT_F3
D2HSRXDATA12	output	TCELL23:OUT_F4
D2HSRXDATA13	output	TCELL23:OUT_F5
D2HSRXDATA14	output	TCELL23:OUT_F6
D2HSRXDATA15	output	TCELL23:OUT_F7
D2HSRXDATA2	output	TCELL22:OUT_F2
D2HSRXDATA3	output	TCELL22:OUT_F3
D2HSRXDATA4	output	TCELL22:OUT_F4
D2HSRXDATA5	output	TCELL22:OUT_F5
D2HSRXDATA6	output	TCELL22:OUT_F6
D2HSRXDATA7	output	TCELL22:OUT_F7
D2HSRXDATA8	output	TCELL23:OUT_F0
D2HSRXDATA9	output	TCELL23:OUT_F1
D2HSSEREN	input	TCELL19:IMUX_A6
D2HSTXDATA0	input	TCELL20:IMUX_D0
D2HSTXDATA1	input	TCELL20:IMUX_B0
D2HSTXDATA10	input	TCELL21:IMUX_D2
D2HSTXDATA11	input	TCELL21:IMUX_B2
D2HSTXDATA12	input	TCELL21:IMUX_D4
D2HSTXDATA13	input	TCELL21:IMUX_B4
D2HSTXDATA14	input	TCELL21:IMUX_D6
D2HSTXDATA15	input	TCELL21:IMUX_B6
D2HSTXDATA2	input	TCELL20:IMUX_D2
D2HSTXDATA3	input	TCELL20:IMUX_B2
D2HSTXDATA4	input	TCELL20:IMUX_D4
D2HSTXDATA5	input	TCELL20:IMUX_B4
D2HSTXDATA6	input	TCELL20:IMUX_D6
D2HSTXDATA7	input	TCELL20:IMUX_B6
D2HSTXDATA8	input	TCELL21:IMUX_D0
D2HSTXDATA9	input	TCELL21:IMUX_B0
D2NOSYNC	output	TCELL22:OUT_Q0
D2RXHSEN	input	TCELL23:IMUX_C4
D2RXLPEN	input	TCELL21:IMUX_A3
D2SYNC	output	TCELL23:OUT_Q3
D2TXHSEN	input	TCELL21:IMUX_C3
D2TXHSPD	input	TCELL20:IMUX_C0
D2TXLPEN	input	TCELL20:IMUX_A4
D3CDEN	input	TCELL3:IMUX_B0
D3DCDN	output	TCELL3:OUT_Q4
D3DCDP	output	TCELL3:OUT_Q1
D3DRXHS	output	TCELL5:OUT_F6
D3DRXLPN	output	TCELL2:OUT_F0
D3DRXLPP	output	TCELL2:OUT_F1
D3DTXLPN	input	TCELL1:IMUX_C4
D3DTXLPP	input	TCELL2:IMUX_A4
D3ERRSYNC	output	TCELL5:OUT_F0
D3HSDESEREN	input	TCELL4:IMUX_C4
D3HSRXDATA0	output	TCELL3:OUT_F0
D3HSRXDATA1	output	TCELL3:OUT_F1
D3HSRXDATA10	output	TCELL4:OUT_F2
D3HSRXDATA11	output	TCELL4:OUT_F3
D3HSRXDATA12	output	TCELL4:OUT_F4
D3HSRXDATA13	output	TCELL4:OUT_F5
D3HSRXDATA14	output	TCELL4:OUT_F6
D3HSRXDATA15	output	TCELL4:OUT_F7
D3HSRXDATA2	output	TCELL3:OUT_F2
D3HSRXDATA3	output	TCELL3:OUT_F3
D3HSRXDATA4	output	TCELL3:OUT_F4
D3HSRXDATA5	output	TCELL3:OUT_F5
D3HSRXDATA6	output	TCELL3:OUT_F6
D3HSRXDATA7	output	TCELL3:OUT_F7
D3HSRXDATA8	output	TCELL4:OUT_F0
D3HSRXDATA9	output	TCELL4:OUT_F1
D3HSSEREN	input	TCELL0:IMUX_A4
D3HSTXDATA0	input	TCELL1:IMUX_D0
D3HSTXDATA1	input	TCELL1:IMUX_B0
D3HSTXDATA10	input	TCELL2:IMUX_D2
D3HSTXDATA11	input	TCELL2:IMUX_B2
D3HSTXDATA12	input	TCELL2:IMUX_D4
D3HSTXDATA13	input	TCELL2:IMUX_B4
D3HSTXDATA14	input	TCELL2:IMUX_D6
D3HSTXDATA15	input	TCELL2:IMUX_B6
D3HSTXDATA2	input	TCELL1:IMUX_D2
D3HSTXDATA3	input	TCELL1:IMUX_B2
D3HSTXDATA4	input	TCELL1:IMUX_D4
D3HSTXDATA5	input	TCELL1:IMUX_B4
D3HSTXDATA6	input	TCELL1:IMUX_D6
D3HSTXDATA7	input	TCELL1:IMUX_B6
D3HSTXDATA8	input	TCELL2:IMUX_D0
D3HSTXDATA9	input	TCELL2:IMUX_B0
D3NOSYNC	output	TCELL3:OUT_Q0
D3RXHSEN	input	TCELL4:IMUX_C0
D3RXLPEN	input	TCELL2:IMUX_C4
D3SYNC	output	TCELL5:OUT_F4
D3TXHSEN	input	TCELL3:IMUX_A1
D3TXHSPD	input	TCELL1:IMUX_C2
D3TXLPEN	input	TCELL1:IMUX_A2
LBEN	input	TCELL9:IMUX_B0
LOCK	output	TCELL13:OUT_F0
PDBIAS	input	TCELL0:IMUX_C4
PDCKG	input	TCELL9:IMUX_B4
PDDPHY	input	TCELL10:IMUX_B0
PDPLL	input	TCELL14:IMUX_C0
TST0	input	TCELL9:IMUX_D0
TST1	input	TCELL9:IMUX_D4
TST2	input	TCELL10:IMUX_D0
TST3	input	TCELL10:IMUX_D4

Bel CLKTEST_MIPI

crosslink MIPI_E bel CLKTEST_MIPI
Pin	Direction	Wires
TESTIN0	input	TCELL13:IMUX_B7
TESTIN1	input	TCELL13:IMUX_C7

Bel wires

crosslink MIPI_E bel wires
Wire	Pins
TCELL0:IMUX_A4	MIPI.D3HSSEREN
TCELL0:IMUX_C4	MIPI.PDBIAS
TCELL1:IMUX_A2	MIPI.D3TXLPEN
TCELL1:IMUX_B0	MIPI.D3HSTXDATA1
TCELL1:IMUX_B2	MIPI.D3HSTXDATA3
TCELL1:IMUX_B4	MIPI.D3HSTXDATA5
TCELL1:IMUX_B6	MIPI.D3HSTXDATA7
TCELL1:IMUX_C2	MIPI.D3TXHSPD
TCELL1:IMUX_C4	MIPI.D3DTXLPN
TCELL1:IMUX_D0	MIPI.D3HSTXDATA0
TCELL1:IMUX_D2	MIPI.D3HSTXDATA2
TCELL1:IMUX_D4	MIPI.D3HSTXDATA4
TCELL1:IMUX_D6	MIPI.D3HSTXDATA6
TCELL2:IMUX_A4	MIPI.D3DTXLPP
TCELL2:IMUX_B0	MIPI.D3HSTXDATA9
TCELL2:IMUX_B2	MIPI.D3HSTXDATA11
TCELL2:IMUX_B4	MIPI.D3HSTXDATA13
TCELL2:IMUX_B6	MIPI.D3HSTXDATA15
TCELL2:IMUX_C4	MIPI.D3RXLPEN
TCELL2:IMUX_D0	MIPI.D3HSTXDATA8
TCELL2:IMUX_D2	MIPI.D3HSTXDATA10
TCELL2:IMUX_D4	MIPI.D3HSTXDATA12
TCELL2:IMUX_D6	MIPI.D3HSTXDATA14
TCELL2:OUT_F0	MIPI.D3DRXLPN
TCELL2:OUT_F1	MIPI.D3DRXLPP
TCELL3:IMUX_A1	MIPI.D3TXHSEN
TCELL3:IMUX_B0	MIPI.D3CDEN
TCELL3:OUT_F0	MIPI.D3HSRXDATA0
TCELL3:OUT_F1	MIPI.D3HSRXDATA1
TCELL3:OUT_F2	MIPI.D3HSRXDATA2
TCELL3:OUT_F3	MIPI.D3HSRXDATA3
TCELL3:OUT_F4	MIPI.D3HSRXDATA4
TCELL3:OUT_F5	MIPI.D3HSRXDATA5
TCELL3:OUT_F6	MIPI.D3HSRXDATA6
TCELL3:OUT_F7	MIPI.D3HSRXDATA7
TCELL3:OUT_Q0	MIPI.D3NOSYNC
TCELL3:OUT_Q1	MIPI.D3DCDP
TCELL3:OUT_Q4	MIPI.D3DCDN
TCELL4:IMUX_C0	MIPI.D3RXHSEN
TCELL4:IMUX_C4	MIPI.D3HSDESEREN
TCELL4:OUT_F0	MIPI.D3HSRXDATA8
TCELL4:OUT_F1	MIPI.D3HSRXDATA9
TCELL4:OUT_F2	MIPI.D3HSRXDATA10
TCELL4:OUT_F3	MIPI.D3HSRXDATA11
TCELL4:OUT_F4	MIPI.D3HSRXDATA12
TCELL4:OUT_F5	MIPI.D3HSRXDATA13
TCELL4:OUT_F6	MIPI.D3HSRXDATA14
TCELL4:OUT_F7	MIPI.D3HSRXDATA15
TCELL5:IMUX_A0	MIPI.D1HSSEREN
TCELL5:IMUX_B0	MIPI.D1HSTXDATA1
TCELL5:IMUX_B2	MIPI.D1HSTXDATA3
TCELL5:IMUX_B4	MIPI.D1HSTXDATA5
TCELL5:IMUX_B6	MIPI.D1HSTXDATA7
TCELL5:IMUX_D0	MIPI.D1HSTXDATA0
TCELL5:IMUX_D2	MIPI.D1HSTXDATA2
TCELL5:IMUX_D4	MIPI.D1HSTXDATA4
TCELL5:IMUX_D6	MIPI.D1HSTXDATA6
TCELL5:OUT_F0	MIPI.D3ERRSYNC
TCELL5:OUT_F1	MIPI.D1DRXHS
TCELL5:OUT_F4	MIPI.D3SYNC
TCELL5:OUT_F6	MIPI.D3DRXHS
TCELL6:IMUX_A0	MIPI.D1TXLPEN
TCELL6:IMUX_A2	MIPI.D1TXHSPD
TCELL6:IMUX_A5	MIPI.D1DTXLPN
TCELL6:IMUX_B0	MIPI.D1HSTXDATA9
TCELL6:IMUX_B2	MIPI.D1HSTXDATA11
TCELL6:IMUX_B4	MIPI.D1HSTXDATA13
TCELL6:IMUX_B6	MIPI.D1HSTXDATA15
TCELL6:IMUX_C2	MIPI.D1DTXLPP
TCELL6:IMUX_D0	MIPI.D1HSTXDATA8
TCELL6:IMUX_D2	MIPI.D1HSTXDATA10
TCELL6:IMUX_D4	MIPI.D1HSTXDATA12
TCELL6:IMUX_D6	MIPI.D1HSTXDATA14
TCELL7:IMUX_C2	MIPI.D1RXLPEN
TCELL7:IMUX_D0	MIPI.D1TXHSEN
TCELL7:OUT_F0	MIPI.D1DRXLPN
TCELL7:OUT_F1	MIPI.D1DRXLPP
TCELL7:OUT_F2	MIPI.D1NOSYNC
TCELL7:OUT_F3	MIPI.D1DCDP
TCELL7:OUT_F4	MIPI.D1DCDN
TCELL8:IMUX_A0	MIPI.D1CDEN
TCELL8:OUT_F0	MIPI.D1HSRXDATA0
TCELL8:OUT_F1	MIPI.D1HSRXDATA1
TCELL8:OUT_F2	MIPI.D1HSRXDATA2
TCELL8:OUT_F3	MIPI.D1HSRXDATA3
TCELL8:OUT_F4	MIPI.D1HSRXDATA4
TCELL8:OUT_F5	MIPI.D1HSRXDATA5
TCELL8:OUT_F6	MIPI.D1HSRXDATA6
TCELL8:OUT_F7	MIPI.D1HSRXDATA7
TCELL9:IMUX_A0	MIPI.D1RXHSEN
TCELL9:IMUX_A4	MIPI.D1HSDESEREN
TCELL9:IMUX_B0	MIPI.LBEN
TCELL9:IMUX_B4	MIPI.PDCKG
TCELL9:IMUX_C0	MIPI.CN0
TCELL9:IMUX_C4	MIPI.CN1
TCELL9:IMUX_D0	MIPI.TST0
TCELL9:IMUX_D4	MIPI.TST1
TCELL9:OUT_F0	MIPI.D1HSRXDATA8
TCELL9:OUT_F1	MIPI.D1HSRXDATA9
TCELL9:OUT_F2	MIPI.D1HSRXDATA10
TCELL9:OUT_F3	MIPI.D1HSRXDATA11
TCELL9:OUT_F4	MIPI.D1HSRXDATA12
TCELL9:OUT_F5	MIPI.D1HSRXDATA13
TCELL9:OUT_F6	MIPI.D1HSRXDATA14
TCELL9:OUT_F7	MIPI.D1HSRXDATA15
TCELL9:OUT_Q0	MIPI.D1SYNC
TCELL9:OUT_Q1	MIPI.D1ERRSYNC
TCELL10:IMUX_B0	MIPI.PDDPHY
TCELL10:IMUX_B4	MIPI.CLKTXHSGATE
TCELL10:IMUX_C0	MIPI.CN2
TCELL10:IMUX_C4	MIPI.CN3
TCELL10:IMUX_C6	MIPI.CN4
TCELL10:IMUX_D0	MIPI.TST2
TCELL10:IMUX_D4	MIPI.TST3
TCELL10:IMUX_D6	MIPI.CLKTXLPEN
TCELL11:IMUX_A0	MIPI.CM0
TCELL11:IMUX_A4	MIPI.CM1
TCELL11:IMUX_B0	MIPI.CM2
TCELL11:IMUX_B4	MIPI.CM3
TCELL11:IMUX_C0	MIPI.CLKDTXLPN
TCELL11:IMUX_C4	MIPI.CLKTXHSPD
TCELL11:IMUX_D4	MIPI.CLKDTXLPP
TCELL12:IMUX_A0	MIPI.CM4
TCELL12:IMUX_A4	MIPI.CM5
TCELL12:IMUX_B0	MIPI.CM6
TCELL12:IMUX_B4	MIPI.CM7
TCELL12:IMUX_C4	MIPI.CLKRXLPEN
TCELL12:IMUX_D0	MIPI.CLKTXHSEN
TCELL12:IMUX_D4	MIPI.CLKCDEN
TCELL12:OUT_F0	MIPI.CLKDRXLPN
TCELL12:OUT_F1	MIPI.CLKDRXLPP
TCELL12:OUT_F4	MIPI.CLKDCDN
TCELL13:IMUX_B7	CLKTEST_MIPI.TESTIN0
TCELL13:IMUX_C4	MIPI.CLKRXHSEN
TCELL13:IMUX_C7	CLKTEST_MIPI.TESTIN1
TCELL13:IMUX_CLK0	MIPI.CLKREF
TCELL13:OUT_F0	MIPI.LOCK
TCELL14:IMUX_A0	MIPI.CO0
TCELL14:IMUX_A4	MIPI.CO1
TCELL14:IMUX_C0	MIPI.PDPLL
TCELL14:IMUX_C4	MIPI.D0HSSEREN
TCELL14:OUT_F4	MIPI.CLKHSBYTE
TCELL14:OUT_F6	MIPI.CLKDRXHS
TCELL15:IMUX_A0	MIPI.D0TXLPEN
TCELL15:IMUX_A4	MIPI.D0TXHSPD
TCELL15:IMUX_B0	MIPI.D0HSTXDATA1
TCELL15:IMUX_B2	MIPI.D0HSTXDATA3
TCELL15:IMUX_B4	MIPI.D0HSTXDATA5
TCELL15:IMUX_B6	MIPI.D0HSTXDATA7
TCELL15:IMUX_C4	MIPI.D0DTXLPN
TCELL15:IMUX_D0	MIPI.D0HSTXDATA0
TCELL15:IMUX_D2	MIPI.D0HSTXDATA2
TCELL15:IMUX_D4	MIPI.D0HSTXDATA4
TCELL15:IMUX_D6	MIPI.D0HSTXDATA6
TCELL16:IMUX_A0	MIPI.D0RXLPEN
TCELL16:IMUX_A4	MIPI.D0DTXLPP
TCELL16:IMUX_B0	MIPI.D0HSTXDATA9
TCELL16:IMUX_B2	MIPI.D0HSTXDATA11
TCELL16:IMUX_B4	MIPI.D0HSTXDATA13
TCELL16:IMUX_B6	MIPI.D0HSTXDATA15
TCELL16:IMUX_C0	MIPI.D0TXHSEN
TCELL16:IMUX_D0	MIPI.D0HSTXDATA8
TCELL16:IMUX_D2	MIPI.D0HSTXDATA10
TCELL16:IMUX_D4	MIPI.D0HSTXDATA12
TCELL16:IMUX_D6	MIPI.D0HSTXDATA14
TCELL16:OUT_F0	MIPI.D0DRXLPN
TCELL16:OUT_F1	MIPI.D0DRXLPP
TCELL16:OUT_F3	MIPI.D0NOSYNC
TCELL17:IMUX_A3	MIPI.D0CDEN
TCELL17:OUT_F0	MIPI.D0HSRXDATA0
TCELL17:OUT_F1	MIPI.D0HSRXDATA1
TCELL17:OUT_F2	MIPI.D0HSRXDATA2
TCELL17:OUT_F3	MIPI.D0HSRXDATA3
TCELL17:OUT_F4	MIPI.D0HSRXDATA4
TCELL17:OUT_F5	MIPI.D0HSRXDATA5
TCELL17:OUT_F6	MIPI.D0HSRXDATA6
TCELL17:OUT_F7	MIPI.D0HSRXDATA7
TCELL17:OUT_Q0	MIPI.D0DCDP
TCELL17:OUT_Q1	MIPI.D0DCDN
TCELL18:IMUX_A3	MIPI.D0RXHSEN
TCELL18:IMUX_A7	MIPI.D0HSDESEREN
TCELL18:OUT_F0	MIPI.D0HSRXDATA8
TCELL18:OUT_F1	MIPI.D0HSRXDATA9
TCELL18:OUT_F2	MIPI.D0HSRXDATA10
TCELL18:OUT_F3	MIPI.D0HSRXDATA11
TCELL18:OUT_F4	MIPI.D0HSRXDATA12
TCELL18:OUT_F5	MIPI.D0HSRXDATA13
TCELL18:OUT_F6	MIPI.D0HSRXDATA14
TCELL18:OUT_F7	MIPI.D0HSRXDATA15
TCELL18:OUT_Q4	MIPI.D0SYNC
TCELL18:OUT_Q5	MIPI.D0ERRSYNC
TCELL19:IMUX_A6	MIPI.D2HSSEREN
TCELL19:OUT_F1	MIPI.D0DRXHS
TCELL19:OUT_F6	MIPI.D2DRXHS
TCELL20:IMUX_A4	MIPI.D2TXLPEN
TCELL20:IMUX_B0	MIPI.D2HSTXDATA1
TCELL20:IMUX_B2	MIPI.D2HSTXDATA3
TCELL20:IMUX_B4	MIPI.D2HSTXDATA5
TCELL20:IMUX_B6	MIPI.D2HSTXDATA7
TCELL20:IMUX_C0	MIPI.D2TXHSPD
TCELL20:IMUX_C4	MIPI.D2DTXLPN
TCELL20:IMUX_D0	MIPI.D2HSTXDATA0
TCELL20:IMUX_D2	MIPI.D2HSTXDATA2
TCELL20:IMUX_D4	MIPI.D2HSTXDATA4
TCELL20:IMUX_D6	MIPI.D2HSTXDATA6
TCELL21:IMUX_A3	MIPI.D2RXLPEN
TCELL21:IMUX_A5	MIPI.D2DTXLPP
TCELL21:IMUX_B0	MIPI.D2HSTXDATA9
TCELL21:IMUX_B2	MIPI.D2HSTXDATA11
TCELL21:IMUX_B4	MIPI.D2HSTXDATA13
TCELL21:IMUX_B6	MIPI.D2HSTXDATA15
TCELL21:IMUX_C3	MIPI.D2TXHSEN
TCELL21:IMUX_D0	MIPI.D2HSTXDATA8
TCELL21:IMUX_D2	MIPI.D2HSTXDATA10
TCELL21:IMUX_D4	MIPI.D2HSTXDATA12
TCELL21:IMUX_D6	MIPI.D2HSTXDATA14
TCELL21:OUT_F0	MIPI.D2DRXLPN
TCELL21:OUT_F1	MIPI.D2DRXLPP
TCELL22:IMUX_A4	MIPI.D2CDEN
TCELL22:OUT_F0	MIPI.D2HSRXDATA0
TCELL22:OUT_F1	MIPI.D2HSRXDATA1
TCELL22:OUT_F2	MIPI.D2HSRXDATA2
TCELL22:OUT_F3	MIPI.D2HSRXDATA3
TCELL22:OUT_F4	MIPI.D2HSRXDATA4
TCELL22:OUT_F5	MIPI.D2HSRXDATA5
TCELL22:OUT_F6	MIPI.D2HSRXDATA6
TCELL22:OUT_F7	MIPI.D2HSRXDATA7
TCELL22:OUT_Q0	MIPI.D2NOSYNC
TCELL22:OUT_Q1	MIPI.D2DCDP
TCELL22:OUT_Q4	MIPI.D2DCDN
TCELL23:IMUX_A0	MIPI.D2HSDESEREN
TCELL23:IMUX_C4	MIPI.D2RXHSEN
TCELL23:OUT_F0	MIPI.D2HSRXDATA8
TCELL23:OUT_F1	MIPI.D2HSRXDATA9
TCELL23:OUT_F2	MIPI.D2HSRXDATA10
TCELL23:OUT_F3	MIPI.D2HSRXDATA11
TCELL23:OUT_F4	MIPI.D2HSRXDATA12
TCELL23:OUT_F5	MIPI.D2HSRXDATA13
TCELL23:OUT_F6	MIPI.D2HSRXDATA14
TCELL23:OUT_F7	MIPI.D2HSRXDATA15
TCELL23:OUT_Q3	MIPI.D2SYNC
TCELL23:OUT_Q4	MIPI.D2ERRSYNC

Keyboard shortcuts

Project Combine