Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Phase-Locked Loops

Tile PLL_W

Cells: 4

Bel DQSDLL

ecp2m PLL_W bel DQSDLL
PinDirectionWires
CLKinputCELL1.IMUX_CLK1
LOCKoutputCELL1.OUT_Q0
RSTinputCELL1.IMUX_B4
UDDCNTLinputCELL1.IMUX_A4

Bel PLL0

ecp2m PLL_W bel PLL0
PinDirectionWires
CLKFB0inputCELL2.IMUX_CLK1
CLKI1inputCELL2.IMUX_A0
CLKI2inputCELL2.IMUX_CLK0
CLKOKoutputCELL2.OUT_F2
CLKOPoutputCELL2.OUT_F5
CLKOSoutputCELL2.OUT_F6
CNTRSTinputCELL2.IMUX_LSR0
DDAIDEL0inputCELL2.IMUX_D2
DDAIDEL1inputCELL2.IMUX_C2
DDAIDEL2inputCELL2.IMUX_B2
DDAILAGinputCELL2.IMUX_A3
DDAIZRinputCELL2.IMUX_A2
DDAMODEinputCELL2.IMUX_B3
DDAODEL0outputCELL2.OUT_F3
DDAODEL1outputCELL2.OUT_F7
DDAODEL2outputCELL2.OUT_F1
DDAOLAGoutputCELL2.OUT_F4
DDAOZRoutputCELL2.OUT_F0
DFPAI0inputCELL3.IMUX_D0
DFPAI1inputCELL3.IMUX_B0
DFPAI2inputCELL3.IMUX_D2
DFPAI3inputCELL3.IMUX_B1
DFPAO0outputCELL3.OUT_F4
DFPAO1outputCELL3.OUT_F5
DFPAO2outputCELL3.OUT_F6
DFPAO3outputCELL3.OUT_F7
DNLOCKoutputCELL2.OUT_Q3
DPAMODEinputCELL3.IMUX_A2
DRPAI0inputCELL3.IMUX_C0
DRPAI1inputCELL3.IMUX_A0
DRPAI2inputCELL3.IMUX_C2
DRPAI3inputCELL3.IMUX_A1
DRPAO0outputCELL3.OUT_F0
DRPAO1outputCELL3.OUT_F1
DRPAO2outputCELL3.OUT_F2
DRPAO3outputCELL3.OUT_F3
LOCKoutputCELL2.OUT_Q0
PWDinputCELL2.IMUX_A4
RESETKinputCELL2.IMUX_LSR2
RESETMinputCELL2.IMUX_LSR1
TCLKIinputCELL2.IMUX_B4
TESTOUToutputCELL2.OUT_Q1
UPLOCKoutputCELL2.OUT_Q2

Bel DLL0

ecp2m PLL_W bel DLL0
PinDirectionWires
CLKFB3inputCELL0.IMUX_CLK1
CLKI1inputCELL0.IMUX_CLK0
CLKI2inputCELL0.IMUX_A4
CLKOPoutputCELL0.OUT_F4
CLKOSoutputCELL0.OUT_F5
DCNTL0outputCELL0.OUT_Q0
DCNTL1outputCELL0.OUT_Q1
DCNTL2outputCELL0.OUT_Q2
DCNTL3outputCELL0.OUT_Q3
DCNTL4outputCELL0.OUT_Q4
DCNTL5outputCELL0.OUT_Q5
DCNTL6outputCELL1.OUT_Q5
DCNTL7outputCELL1.OUT_Q6
DCNTL8outputCELL1.OUT_Q7
DTCCST0inputCELL0.IMUX_D4
DTCCST1inputCELL0.IMUX_A5
LOCKoutputCELL1.OUT_Q4
RSTNinputCELL0.IMUX_LSR1
SMIADDR0inputCELL0.IMUX_D0
SMIADDR1inputCELL0.IMUX_B0
SMIADDR2inputCELL0.IMUX_D2
SMIADDR3inputCELL0.IMUX_B1
SMIADDR4inputCELL0.IMUX_C0
SMIADDR5inputCELL0.IMUX_A0
SMIADDR6inputCELL0.IMUX_C2
SMIADDR7inputCELL0.IMUX_A1
SMIADDR8inputCELL0.IMUX_C4
SMIADDR9inputCELL0.IMUX_B4
SMICLKinputCELL0.IMUX_A3
SMIRDinputCELL0.IMUX_A2
SMIRDATAoutputCELL0.OUT_Q7
SMIRSTNinputCELL0.IMUX_LSR0
SMIWDATAinputCELL0.IMUX_B3
SMIWRinputCELL0.IMUX_B2
UDDCNTLinputCELL0.IMUX_B5

Bel DLLDEL0

ecp2m PLL_W bel DLLDEL0
PinDirectionWires

Bel CLKDIV0

ecp2m PLL_W bel CLKDIV0
PinDirectionWires
CDIV1outputCELL0.OUT_F0
CDIV2outputCELL0.OUT_F2
CDIV4outputCELL0.OUT_F1
CDIV8outputCELL0.OUT_F3
RELEASEinputCELL0.IMUX_CE0
RSTinputCELL0.IMUX_LSR2

Bel ECLK_ALT_ROOT

ecp2m PLL_W bel ECLK_ALT_ROOT
PinDirectionWires
ECLK0_INinputCELL0.IMUX_CLK0
ECLK1_INinputCELL0.IMUX_CLK1

Bel wires

ecp2m PLL_W bel wires
WirePins
CELL0.IMUX_A0DLL0.SMIADDR5
CELL0.IMUX_A1DLL0.SMIADDR7
CELL0.IMUX_A2DLL0.SMIRD
CELL0.IMUX_A3DLL0.SMICLK
CELL0.IMUX_A4DLL0.CLKI2
CELL0.IMUX_A5DLL0.DTCCST1
CELL0.IMUX_B0DLL0.SMIADDR1
CELL0.IMUX_B1DLL0.SMIADDR3
CELL0.IMUX_B2DLL0.SMIWR
CELL0.IMUX_B3DLL0.SMIWDATA
CELL0.IMUX_B4DLL0.SMIADDR9
CELL0.IMUX_B5DLL0.UDDCNTL
CELL0.IMUX_C0DLL0.SMIADDR4
CELL0.IMUX_C2DLL0.SMIADDR6
CELL0.IMUX_C4DLL0.SMIADDR8
CELL0.IMUX_D0DLL0.SMIADDR0
CELL0.IMUX_D2DLL0.SMIADDR2
CELL0.IMUX_D4DLL0.DTCCST0
CELL0.IMUX_CLK0DLL0.CLKI1, ECLK_ALT_ROOT.ECLK0_IN
CELL0.IMUX_CLK1DLL0.CLKFB3, ECLK_ALT_ROOT.ECLK1_IN
CELL0.IMUX_LSR0DLL0.SMIRSTN
CELL0.IMUX_LSR1DLL0.RSTN
CELL0.IMUX_LSR2CLKDIV0.RST
CELL0.IMUX_CE0CLKDIV0.RELEASE
CELL0.OUT_F0CLKDIV0.CDIV1
CELL0.OUT_F1CLKDIV0.CDIV4
CELL0.OUT_F2CLKDIV0.CDIV2
CELL0.OUT_F3CLKDIV0.CDIV8
CELL0.OUT_F4DLL0.CLKOP
CELL0.OUT_F5DLL0.CLKOS
CELL0.OUT_Q0DLL0.DCNTL0
CELL0.OUT_Q1DLL0.DCNTL1
CELL0.OUT_Q2DLL0.DCNTL2
CELL0.OUT_Q3DLL0.DCNTL3
CELL0.OUT_Q4DLL0.DCNTL4
CELL0.OUT_Q5DLL0.DCNTL5
CELL0.OUT_Q7DLL0.SMIRDATA
CELL1.IMUX_A4DQSDLL.UDDCNTL
CELL1.IMUX_B4DQSDLL.RST
CELL1.IMUX_CLK1DQSDLL.CLK
CELL1.OUT_Q0DQSDLL.LOCK
CELL1.OUT_Q4DLL0.LOCK
CELL1.OUT_Q5DLL0.DCNTL6
CELL1.OUT_Q6DLL0.DCNTL7
CELL1.OUT_Q7DLL0.DCNTL8
CELL2.IMUX_A0PLL0.CLKI1
CELL2.IMUX_A2PLL0.DDAIZR
CELL2.IMUX_A3PLL0.DDAILAG
CELL2.IMUX_A4PLL0.PWD
CELL2.IMUX_B2PLL0.DDAIDEL2
CELL2.IMUX_B3PLL0.DDAMODE
CELL2.IMUX_B4PLL0.TCLKI
CELL2.IMUX_C2PLL0.DDAIDEL1
CELL2.IMUX_D2PLL0.DDAIDEL0
CELL2.IMUX_CLK0PLL0.CLKI2
CELL2.IMUX_CLK1PLL0.CLKFB0
CELL2.IMUX_LSR0PLL0.CNTRST
CELL2.IMUX_LSR1PLL0.RESETM
CELL2.IMUX_LSR2PLL0.RESETK
CELL2.OUT_F0PLL0.DDAOZR
CELL2.OUT_F1PLL0.DDAODEL2
CELL2.OUT_F2PLL0.CLKOK
CELL2.OUT_F3PLL0.DDAODEL0
CELL2.OUT_F4PLL0.DDAOLAG
CELL2.OUT_F5PLL0.CLKOP
CELL2.OUT_F6PLL0.CLKOS
CELL2.OUT_F7PLL0.DDAODEL1
CELL2.OUT_Q0PLL0.LOCK
CELL2.OUT_Q1PLL0.TESTOUT
CELL2.OUT_Q2PLL0.UPLOCK
CELL2.OUT_Q3PLL0.DNLOCK
CELL3.IMUX_A0PLL0.DRPAI1
CELL3.IMUX_A1PLL0.DRPAI3
CELL3.IMUX_A2PLL0.DPAMODE
CELL3.IMUX_B0PLL0.DFPAI1
CELL3.IMUX_B1PLL0.DFPAI3
CELL3.IMUX_C0PLL0.DRPAI0
CELL3.IMUX_C2PLL0.DRPAI2
CELL3.IMUX_D0PLL0.DFPAI0
CELL3.IMUX_D2PLL0.DFPAI2
CELL3.OUT_F0PLL0.DRPAO0
CELL3.OUT_F1PLL0.DRPAO1
CELL3.OUT_F2PLL0.DRPAO2
CELL3.OUT_F3PLL0.DRPAO3
CELL3.OUT_F4PLL0.DFPAO0
CELL3.OUT_F5PLL0.DFPAO1
CELL3.OUT_F6PLL0.DFPAO2
CELL3.OUT_F7PLL0.DFPAO3

Tile PLL_E

Cells: 4

Bel DQSDLL

ecp2m PLL_E bel DQSDLL
PinDirectionWires
CLKinputCELL1.IMUX_CLK1
LOCKoutputCELL0.OUT_Q0
RSTinputCELL0.IMUX_B4
UDDCNTLinputCELL1.IMUX_A4

Bel PLL0

ecp2m PLL_E bel PLL0
PinDirectionWires
CLKFB0inputCELL2.IMUX_CLK1
CLKI1inputCELL2.IMUX_A0
CLKI2inputCELL2.IMUX_CLK0
CLKOKoutputCELL2.OUT_F2
CLKOPoutputCELL2.OUT_F5
CLKOSoutputCELL2.OUT_F6
CNTRSTinputCELL2.IMUX_LSR0
DDAIDEL0inputCELL2.IMUX_D2
DDAIDEL1inputCELL2.IMUX_C2
DDAIDEL2inputCELL2.IMUX_B2
DDAILAGinputCELL2.IMUX_A3
DDAIZRinputCELL2.IMUX_A2
DDAMODEinputCELL2.IMUX_B3
DDAODEL0outputCELL2.OUT_F3
DDAODEL1outputCELL2.OUT_F7
DDAODEL2outputCELL2.OUT_F1
DDAOLAGoutputCELL2.OUT_F4
DDAOZRoutputCELL2.OUT_F0
DFPAI0inputCELL3.IMUX_D0
DFPAI1inputCELL3.IMUX_B0
DFPAI2inputCELL3.IMUX_D2
DFPAI3inputCELL3.IMUX_B1
DFPAO0outputCELL3.OUT_F4
DFPAO1outputCELL3.OUT_F5
DFPAO2outputCELL3.OUT_F6
DFPAO3outputCELL3.OUT_F7
DNLOCKoutputCELL2.OUT_Q3
DPAMODEinputCELL3.IMUX_A2
DRPAI0inputCELL3.IMUX_C0
DRPAI1inputCELL3.IMUX_A0
DRPAI2inputCELL3.IMUX_C2
DRPAI3inputCELL3.IMUX_A1
DRPAO0outputCELL3.OUT_F0
DRPAO1outputCELL3.OUT_F1
DRPAO2outputCELL3.OUT_F2
DRPAO3outputCELL3.OUT_F3
LOCKoutputCELL2.OUT_Q0
PWDinputCELL2.IMUX_A4
RESETKinputCELL2.IMUX_LSR2
RESETMinputCELL2.IMUX_LSR1
TCLKIinputCELL2.IMUX_B4
TESTOUToutputCELL2.OUT_Q1
UPLOCKoutputCELL2.OUT_Q2

Bel DLL0

ecp2m PLL_E bel DLL0
PinDirectionWires
CLKFB3inputCELL0.IMUX_CLK1
CLKI1inputCELL0.IMUX_CLK0
CLKI2inputCELL0.IMUX_A4
CLKOPoutputCELL0.OUT_F4
CLKOSoutputCELL0.OUT_F5
DCNTL0outputCELL1.OUT_Q0
DCNTL1outputCELL1.OUT_Q1
DCNTL2outputCELL1.OUT_Q2
DCNTL3outputCELL1.OUT_Q3
DCNTL4outputCELL1.OUT_Q4
DCNTL5outputCELL1.OUT_Q5
DCNTL6outputCELL1.OUT_Q6
DCNTL7outputCELL0.OUT_Q5
DCNTL8outputCELL0.OUT_Q7
DTCCST0inputCELL1.IMUX_D4
DTCCST1inputCELL1.IMUX_A5
LOCKoutputCELL0.OUT_Q4
RSTNinputCELL1.IMUX_LSR1
SMIADDR0inputCELL1.IMUX_D0
SMIADDR1inputCELL1.IMUX_B0
SMIADDR2inputCELL1.IMUX_D2
SMIADDR3inputCELL1.IMUX_B1
SMIADDR4inputCELL1.IMUX_C0
SMIADDR5inputCELL1.IMUX_A0
SMIADDR6inputCELL1.IMUX_C2
SMIADDR7inputCELL1.IMUX_A1
SMIADDR8inputCELL1.IMUX_C4
SMIADDR9inputCELL1.IMUX_B4
SMICLKinputCELL1.IMUX_A3
SMIRDinputCELL1.IMUX_A2
SMIRDATAoutputCELL1.OUT_Q7
SMIRSTNinputCELL1.IMUX_LSR0
SMIWDATAinputCELL1.IMUX_B3
SMIWRinputCELL1.IMUX_B2
UDDCNTLinputCELL0.IMUX_B5

Bel DLLDEL0

ecp2m PLL_E bel DLLDEL0
PinDirectionWires

Bel CLKDIV0

ecp2m PLL_E bel CLKDIV0
PinDirectionWires
CDIV1outputCELL0.OUT_F0
CDIV2outputCELL0.OUT_F2
CDIV4outputCELL0.OUT_F1
CDIV8outputCELL0.OUT_F3
RELEASEinputCELL1.IMUX_CE0
RSTinputCELL1.IMUX_LSR2

Bel ECLK_ALT_ROOT

ecp2m PLL_E bel ECLK_ALT_ROOT
PinDirectionWires
ECLK0_INinputCELL0.IMUX_CLK0
ECLK1_INinputCELL0.IMUX_CLK1

Bel wires

ecp2m PLL_E bel wires
WirePins
CELL0.IMUX_A4DLL0.CLKI2
CELL0.IMUX_B4DQSDLL.RST
CELL0.IMUX_B5DLL0.UDDCNTL
CELL0.IMUX_CLK0DLL0.CLKI1, ECLK_ALT_ROOT.ECLK0_IN
CELL0.IMUX_CLK1DLL0.CLKFB3, ECLK_ALT_ROOT.ECLK1_IN
CELL0.OUT_F0CLKDIV0.CDIV1
CELL0.OUT_F1CLKDIV0.CDIV4
CELL0.OUT_F2CLKDIV0.CDIV2
CELL0.OUT_F3CLKDIV0.CDIV8
CELL0.OUT_F4DLL0.CLKOP
CELL0.OUT_F5DLL0.CLKOS
CELL0.OUT_Q0DQSDLL.LOCK
CELL0.OUT_Q4DLL0.LOCK
CELL0.OUT_Q5DLL0.DCNTL7
CELL0.OUT_Q7DLL0.DCNTL8
CELL1.IMUX_A0DLL0.SMIADDR5
CELL1.IMUX_A1DLL0.SMIADDR7
CELL1.IMUX_A2DLL0.SMIRD
CELL1.IMUX_A3DLL0.SMICLK
CELL1.IMUX_A4DQSDLL.UDDCNTL
CELL1.IMUX_A5DLL0.DTCCST1
CELL1.IMUX_B0DLL0.SMIADDR1
CELL1.IMUX_B1DLL0.SMIADDR3
CELL1.IMUX_B2DLL0.SMIWR
CELL1.IMUX_B3DLL0.SMIWDATA
CELL1.IMUX_B4DLL0.SMIADDR9
CELL1.IMUX_C0DLL0.SMIADDR4
CELL1.IMUX_C2DLL0.SMIADDR6
CELL1.IMUX_C4DLL0.SMIADDR8
CELL1.IMUX_D0DLL0.SMIADDR0
CELL1.IMUX_D2DLL0.SMIADDR2
CELL1.IMUX_D4DLL0.DTCCST0
CELL1.IMUX_CLK1DQSDLL.CLK
CELL1.IMUX_LSR0DLL0.SMIRSTN
CELL1.IMUX_LSR1DLL0.RSTN
CELL1.IMUX_LSR2CLKDIV0.RST
CELL1.IMUX_CE0CLKDIV0.RELEASE
CELL1.OUT_Q0DLL0.DCNTL0
CELL1.OUT_Q1DLL0.DCNTL1
CELL1.OUT_Q2DLL0.DCNTL2
CELL1.OUT_Q3DLL0.DCNTL3
CELL1.OUT_Q4DLL0.DCNTL4
CELL1.OUT_Q5DLL0.DCNTL5
CELL1.OUT_Q6DLL0.DCNTL6
CELL1.OUT_Q7DLL0.SMIRDATA
CELL2.IMUX_A0PLL0.CLKI1
CELL2.IMUX_A2PLL0.DDAIZR
CELL2.IMUX_A3PLL0.DDAILAG
CELL2.IMUX_A4PLL0.PWD
CELL2.IMUX_B2PLL0.DDAIDEL2
CELL2.IMUX_B3PLL0.DDAMODE
CELL2.IMUX_B4PLL0.TCLKI
CELL2.IMUX_C2PLL0.DDAIDEL1
CELL2.IMUX_D2PLL0.DDAIDEL0
CELL2.IMUX_CLK0PLL0.CLKI2
CELL2.IMUX_CLK1PLL0.CLKFB0
CELL2.IMUX_LSR0PLL0.CNTRST
CELL2.IMUX_LSR1PLL0.RESETM
CELL2.IMUX_LSR2PLL0.RESETK
CELL2.OUT_F0PLL0.DDAOZR
CELL2.OUT_F1PLL0.DDAODEL2
CELL2.OUT_F2PLL0.CLKOK
CELL2.OUT_F3PLL0.DDAODEL0
CELL2.OUT_F4PLL0.DDAOLAG
CELL2.OUT_F5PLL0.CLKOP
CELL2.OUT_F6PLL0.CLKOS
CELL2.OUT_F7PLL0.DDAODEL1
CELL2.OUT_Q0PLL0.LOCK
CELL2.OUT_Q1PLL0.TESTOUT
CELL2.OUT_Q2PLL0.UPLOCK
CELL2.OUT_Q3PLL0.DNLOCK
CELL3.IMUX_A0PLL0.DRPAI1
CELL3.IMUX_A1PLL0.DRPAI3
CELL3.IMUX_A2PLL0.DPAMODE
CELL3.IMUX_B0PLL0.DFPAI1
CELL3.IMUX_B1PLL0.DFPAI3
CELL3.IMUX_C0PLL0.DRPAI0
CELL3.IMUX_C2PLL0.DRPAI2
CELL3.IMUX_D0PLL0.DFPAI0
CELL3.IMUX_D2PLL0.DFPAI2
CELL3.OUT_F0PLL0.DRPAO0
CELL3.OUT_F1PLL0.DRPAO1
CELL3.OUT_F2PLL0.DRPAO2
CELL3.OUT_F3PLL0.DRPAO3
CELL3.OUT_F4PLL0.DFPAO0
CELL3.OUT_F5PLL0.DFPAO1
CELL3.OUT_F6PLL0.DFPAO2
CELL3.OUT_F7PLL0.DFPAO3

Tile SPLL_W

Cells: 2

Bel SPLL

ecp2m SPLL_W bel SPLL
PinDirectionWires
CLKFB0inputCELL0.IMUX_CLK1
CLKI1inputCELL0.IMUX_A0
CLKI2inputCELL0.IMUX_CLK0
CLKOKoutputCELL0.OUT_F2
CLKOPoutputCELL0.OUT_F3
CLKOSoutputCELL0.OUT_F4
CNTRSTinputCELL0.IMUX_LSR0
DFPAI0inputCELL0.IMUX_D2
DFPAI1inputCELL0.IMUX_C2
DFPAI2inputCELL0.IMUX_B2
DFPAI3inputCELL0.IMUX_A2
DFPAO0outputCELL0.OUT_Q4
DFPAO1outputCELL0.OUT_Q5
DFPAO2outputCELL0.OUT_Q6
DFPAO3outputCELL0.OUT_Q7
DNLOCKoutputCELL0.OUT_Q3
DPAMODEinputCELL0.IMUX_A5
DRPAI0inputCELL0.IMUX_D4
DRPAI1inputCELL0.IMUX_C4
DRPAI2inputCELL0.IMUX_B3
DRPAI3inputCELL0.IMUX_A3
DRPAO0outputCELL0.OUT_F0
DRPAO1outputCELL0.OUT_F1
DRPAO2outputCELL0.OUT_F5
DRPAO3outputCELL1.OUT_Q4
LOCKoutputCELL0.OUT_Q0
PWDinputCELL0.IMUX_A4
RESETKinputCELL0.IMUX_LSR2
RESETMinputCELL0.IMUX_LSR1
TCLKIinputCELL0.IMUX_B4
TESTOUToutputCELL0.OUT_Q1
UPLOCKoutputCELL0.OUT_Q2

Bel wires

ecp2m SPLL_W bel wires
WirePins
CELL0.IMUX_A0SPLL.CLKI1
CELL0.IMUX_A2SPLL.DFPAI3
CELL0.IMUX_A3SPLL.DRPAI3
CELL0.IMUX_A4SPLL.PWD
CELL0.IMUX_A5SPLL.DPAMODE
CELL0.IMUX_B2SPLL.DFPAI2
CELL0.IMUX_B3SPLL.DRPAI2
CELL0.IMUX_B4SPLL.TCLKI
CELL0.IMUX_C2SPLL.DFPAI1
CELL0.IMUX_C4SPLL.DRPAI1
CELL0.IMUX_D2SPLL.DFPAI0
CELL0.IMUX_D4SPLL.DRPAI0
CELL0.IMUX_CLK0SPLL.CLKI2
CELL0.IMUX_CLK1SPLL.CLKFB0
CELL0.IMUX_LSR0SPLL.CNTRST
CELL0.IMUX_LSR1SPLL.RESETM
CELL0.IMUX_LSR2SPLL.RESETK
CELL0.OUT_F0SPLL.DRPAO0
CELL0.OUT_F1SPLL.DRPAO1
CELL0.OUT_F2SPLL.CLKOK
CELL0.OUT_F3SPLL.CLKOP
CELL0.OUT_F4SPLL.CLKOS
CELL0.OUT_F5SPLL.DRPAO2
CELL0.OUT_Q0SPLL.LOCK
CELL0.OUT_Q1SPLL.TESTOUT
CELL0.OUT_Q2SPLL.UPLOCK
CELL0.OUT_Q3SPLL.DNLOCK
CELL0.OUT_Q4SPLL.DFPAO0
CELL0.OUT_Q5SPLL.DFPAO1
CELL0.OUT_Q6SPLL.DFPAO2
CELL0.OUT_Q7SPLL.DFPAO3
CELL1.OUT_Q4SPLL.DRPAO3

Tile SPLL_E

Cells: 2

Bel SPLL

ecp2m SPLL_E bel SPLL
PinDirectionWires
CLKFB0inputCELL0.IMUX_CLK1
CLKI1inputCELL0.IMUX_A0
CLKI2inputCELL0.IMUX_CLK0
CLKOKoutputCELL0.OUT_F2
CLKOPoutputCELL0.OUT_F3
CLKOSoutputCELL0.OUT_F4
CNTRSTinputCELL0.IMUX_LSR0
DFPAI0inputCELL0.IMUX_D2
DFPAI1inputCELL0.IMUX_C2
DFPAI2inputCELL0.IMUX_B2
DFPAI3inputCELL0.IMUX_A2
DFPAO0outputCELL0.OUT_Q4
DFPAO1outputCELL0.OUT_Q5
DFPAO2outputCELL0.OUT_Q6
DFPAO3outputCELL0.OUT_Q7
DNLOCKoutputCELL0.OUT_Q3
DPAMODEinputCELL0.IMUX_A5
DRPAI0inputCELL0.IMUX_D4
DRPAI1inputCELL0.IMUX_C4
DRPAI2inputCELL0.IMUX_B3
DRPAI3inputCELL0.IMUX_A3
DRPAO0outputCELL0.OUT_F0
DRPAO1outputCELL0.OUT_F1
DRPAO2outputCELL0.OUT_F5
DRPAO3outputCELL1.OUT_Q4
LOCKoutputCELL0.OUT_Q0
PWDinputCELL0.IMUX_A4
RESETKinputCELL0.IMUX_LSR2
RESETMinputCELL0.IMUX_LSR1
TCLKIinputCELL0.IMUX_B4
TESTOUToutputCELL0.OUT_Q1
UPLOCKoutputCELL0.OUT_Q2

Bel wires

ecp2m SPLL_E bel wires
WirePins
CELL0.IMUX_A0SPLL.CLKI1
CELL0.IMUX_A2SPLL.DFPAI3
CELL0.IMUX_A3SPLL.DRPAI3
CELL0.IMUX_A4SPLL.PWD
CELL0.IMUX_A5SPLL.DPAMODE
CELL0.IMUX_B2SPLL.DFPAI2
CELL0.IMUX_B3SPLL.DRPAI2
CELL0.IMUX_B4SPLL.TCLKI
CELL0.IMUX_C2SPLL.DFPAI1
CELL0.IMUX_C4SPLL.DRPAI1
CELL0.IMUX_D2SPLL.DFPAI0
CELL0.IMUX_D4SPLL.DRPAI0
CELL0.IMUX_CLK0SPLL.CLKI2
CELL0.IMUX_CLK1SPLL.CLKFB0
CELL0.IMUX_LSR0SPLL.CNTRST
CELL0.IMUX_LSR1SPLL.RESETM
CELL0.IMUX_LSR2SPLL.RESETK
CELL0.OUT_F0SPLL.DRPAO0
CELL0.OUT_F1SPLL.DRPAO1
CELL0.OUT_F2SPLL.CLKOK
CELL0.OUT_F3SPLL.CLKOP
CELL0.OUT_F4SPLL.CLKOS
CELL0.OUT_F5SPLL.DRPAO2
CELL0.OUT_Q0SPLL.LOCK
CELL0.OUT_Q1SPLL.TESTOUT
CELL0.OUT_Q2SPLL.UPLOCK
CELL0.OUT_Q3SPLL.DNLOCK
CELL0.OUT_Q4SPLL.DFPAO0
CELL0.OUT_Q5SPLL.DFPAO1
CELL0.OUT_Q6SPLL.DFPAO2
CELL0.OUT_Q7SPLL.DFPAO3
CELL1.OUT_Q4SPLL.DRPAO3