Configuration center

Tile CONFIG

Cells: 14

Bel START

ecp3 CONFIG bel START
Pin	Direction	Wires
STARTCLK	input	TCELL12:IMUX_CLK1

Bel OSC

ecp3 CONFIG bel OSC
Pin	Direction	Wires
CFGCLK	output	TCELL3:OUT_Q1

Bel JTAG

ecp3 CONFIG bel JTAG
Pin	Direction	Wires
JCE1	output	TCELL3:OUT_F0
JCE2	output	TCELL3:OUT_F1
JRSTN	output	TCELL3:OUT_F2
JRTI1	output	TCELL3:OUT_F6
JRTI2	output	TCELL3:OUT_F7
JSHIFT	output	TCELL3:OUT_F3
JTCK	output	TCELL3:OUT_F5
JTDI	output	TCELL3:OUT_Q0
JTDO1	input	TCELL3:IMUX_A0
JTDO2	input	TCELL3:IMUX_B0
JUPDATE	output	TCELL3:OUT_F4

Bel GSR

ecp3 CONFIG bel GSR
Pin	Direction	Wires
CLK	input	TCELL13:IMUX_CLK0
GSR	input	TCELL3:IMUX_C0

Bel SED

ecp3 CONFIG bel SED
Pin	Direction	Wires
AUTODONE	output	TCELL4:OUT_Q5
SEDCLKOUT	output	TCELL12:OUT_Q4
SEDDONE	output	TCELL4:OUT_Q3
SEDENABLE	input	TCELL12:IMUX_CLK0
SEDERR	output	TCELL4:OUT_Q1
SEDFRCERR	input	TCELL4:IMUX_CLK0
SEDINPROG	output	TCELL4:OUT_Q2
SEDMODE	input	TCELL4:IMUX_CLK1
SEDSTART	input	TCELL3:IMUX_CLK1

Bel AMBOOT

ecp3 CONFIG bel AMBOOT
Pin	Direction	Wires
A0	input	TCELL4:IMUX_A0
A1	input	TCELL4:IMUX_B0
A2	input	TCELL4:IMUX_C0
A3	input	TCELL4:IMUX_D0
A4	input	TCELL4:IMUX_A1
A5	input	TCELL4:IMUX_B1
A6	input	TCELL4:IMUX_C1
A7	input	TCELL4:IMUX_D1
AUTOREBOOTI	input	TCELL4:IMUX_CE1
CSI	input	TCELL4:IMUX_CE0
CSO	output	TCELL4:OUT_Q0
O0	output	TCELL4:OUT_F0
O1	output	TCELL4:OUT_F1
O2	output	TCELL4:OUT_F2
O3	output	TCELL4:OUT_F3
O4	output	TCELL4:OUT_F4
O5	output	TCELL4:OUT_F5
O6	output	TCELL4:OUT_F6
O7	output	TCELL4:OUT_F7

Bel PERREG

ecp3 CONFIG bel PERREG
Pin	Direction	Wires
D0	input	TCELL5:IMUX_A0
D1	input	TCELL5:IMUX_B0
D10	input	TCELL5:IMUX_C2
D11	input	TCELL5:IMUX_D2
D12	input	TCELL5:IMUX_A3
D13	input	TCELL5:IMUX_B3
D14	input	TCELL5:IMUX_C3
D15	input	TCELL5:IMUX_D3
D2	input	TCELL5:IMUX_C0
D3	input	TCELL5:IMUX_D0
D4	input	TCELL5:IMUX_A1
D5	input	TCELL5:IMUX_B1
D6	input	TCELL5:IMUX_C1
D7	input	TCELL5:IMUX_D1
D8	input	TCELL5:IMUX_A2
D9	input	TCELL5:IMUX_B2
Q0	output	TCELL5:OUT_F0
Q1	output	TCELL5:OUT_F1
Q10	output	TCELL5:OUT_Q2
Q11	output	TCELL5:OUT_Q3
Q12	output	TCELL5:OUT_Q4
Q13	output	TCELL5:OUT_Q5
Q14	output	TCELL5:OUT_Q6
Q15	output	TCELL5:OUT_Q7
Q2	output	TCELL5:OUT_F2
Q3	output	TCELL5:OUT_F3
Q4	output	TCELL5:OUT_F4
Q5	output	TCELL5:OUT_F5
Q6	output	TCELL5:OUT_F6
Q7	output	TCELL5:OUT_F7
Q8	output	TCELL5:OUT_Q0
Q9	output	TCELL5:OUT_Q1

Bel wires

ecp3 CONFIG bel wires
Wire	Pins
TCELL3:IMUX_A0	JTAG.JTDO1
TCELL3:IMUX_B0	JTAG.JTDO2
TCELL3:IMUX_C0	GSR.GSR
TCELL3:IMUX_CLK1	SED.SEDSTART
TCELL3:OUT_F0	JTAG.JCE1
TCELL3:OUT_F1	JTAG.JCE2
TCELL3:OUT_F2	JTAG.JRSTN
TCELL3:OUT_F3	JTAG.JSHIFT
TCELL3:OUT_F4	JTAG.JUPDATE
TCELL3:OUT_F5	JTAG.JTCK
TCELL3:OUT_F6	JTAG.JRTI1
TCELL3:OUT_F7	JTAG.JRTI2
TCELL3:OUT_Q0	JTAG.JTDI
TCELL3:OUT_Q1	OSC.CFGCLK
TCELL4:IMUX_A0	AMBOOT.A0
TCELL4:IMUX_A1	AMBOOT.A4
TCELL4:IMUX_B0	AMBOOT.A1
TCELL4:IMUX_B1	AMBOOT.A5
TCELL4:IMUX_C0	AMBOOT.A2
TCELL4:IMUX_C1	AMBOOT.A6
TCELL4:IMUX_D0	AMBOOT.A3
TCELL4:IMUX_D1	AMBOOT.A7
TCELL4:IMUX_CLK0	SED.SEDFRCERR
TCELL4:IMUX_CLK1	SED.SEDMODE
TCELL4:IMUX_CE0	AMBOOT.CSI
TCELL4:IMUX_CE1	AMBOOT.AUTOREBOOTI
TCELL4:OUT_F0	AMBOOT.O0
TCELL4:OUT_F1	AMBOOT.O1
TCELL4:OUT_F2	AMBOOT.O2
TCELL4:OUT_F3	AMBOOT.O3
TCELL4:OUT_F4	AMBOOT.O4
TCELL4:OUT_F5	AMBOOT.O5
TCELL4:OUT_F6	AMBOOT.O6
TCELL4:OUT_F7	AMBOOT.O7
TCELL4:OUT_Q0	AMBOOT.CSO
TCELL4:OUT_Q1	SED.SEDERR
TCELL4:OUT_Q2	SED.SEDINPROG
TCELL4:OUT_Q3	SED.SEDDONE
TCELL4:OUT_Q5	SED.AUTODONE
TCELL5:IMUX_A0	PERREG.D0
TCELL5:IMUX_A1	PERREG.D4
TCELL5:IMUX_A2	PERREG.D8
TCELL5:IMUX_A3	PERREG.D12
TCELL5:IMUX_B0	PERREG.D1
TCELL5:IMUX_B1	PERREG.D5
TCELL5:IMUX_B2	PERREG.D9
TCELL5:IMUX_B3	PERREG.D13
TCELL5:IMUX_C0	PERREG.D2
TCELL5:IMUX_C1	PERREG.D6
TCELL5:IMUX_C2	PERREG.D10
TCELL5:IMUX_C3	PERREG.D14
TCELL5:IMUX_D0	PERREG.D3
TCELL5:IMUX_D1	PERREG.D7
TCELL5:IMUX_D2	PERREG.D11
TCELL5:IMUX_D3	PERREG.D15
TCELL5:OUT_F0	PERREG.Q0
TCELL5:OUT_F1	PERREG.Q1
TCELL5:OUT_F2	PERREG.Q2
TCELL5:OUT_F3	PERREG.Q3
TCELL5:OUT_F4	PERREG.Q4
TCELL5:OUT_F5	PERREG.Q5
TCELL5:OUT_F6	PERREG.Q6
TCELL5:OUT_F7	PERREG.Q7
TCELL5:OUT_Q0	PERREG.Q8
TCELL5:OUT_Q1	PERREG.Q9
TCELL5:OUT_Q2	PERREG.Q10
TCELL5:OUT_Q3	PERREG.Q11
TCELL5:OUT_Q4	PERREG.Q12
TCELL5:OUT_Q5	PERREG.Q13
TCELL5:OUT_Q6	PERREG.Q14
TCELL5:OUT_Q7	PERREG.Q15
TCELL12:IMUX_CLK0	SED.SEDENABLE
TCELL12:IMUX_CLK1	START.STARTCLK
TCELL12:OUT_Q4	SED.SEDCLKOUT
TCELL13:IMUX_CLK0	GSR.CLK

Tile TEST_SW

Cells: 3

Bel TESTIN

ecp3 TEST_SW bel TESTIN
Pin	Direction	Wires
CE	input	TCELL2:IMUX_CE2
CLK	input	TCELL2:IMUX_CLK2
OUT0	output	TCELL2:OUT_F0
OUT1	output	TCELL2:OUT_F1
OUT10	output	TCELL2:OUT_Q2
OUT11	output	TCELL2:OUT_Q3
OUT12	output	TCELL2:OUT_Q4
OUT13	output	TCELL2:OUT_Q5
OUT14	output	TCELL2:OUT_Q6
OUT15	output	TCELL2:OUT_Q7
OUT2	output	TCELL2:OUT_F2
OUT3	output	TCELL2:OUT_F3
OUT4	output	TCELL2:OUT_F4
OUT5	output	TCELL2:OUT_F5
OUT6	output	TCELL2:OUT_F6
OUT7	output	TCELL2:OUT_F7
OUT8	output	TCELL2:OUT_Q0
OUT9	output	TCELL2:OUT_Q1
SCANIN	input	TCELL1:IMUX_C5
SCANOUT	output	TCELL1:OUT_F6

Bel TESTOUT

ecp3 TEST_SW bel TESTOUT
Pin	Direction	Wires
CE	input	TCELL2:IMUX_CE2
CLK	input	TCELL2:IMUX_CLK2
LOADIN0	input	TCELL2:IMUX_A0
LOADIN1	input	TCELL2:IMUX_B0
LOADIN10	input	TCELL2:IMUX_C2
LOADIN11	input	TCELL2:IMUX_D2
LOADIN12	input	TCELL2:IMUX_A3
LOADIN13	input	TCELL2:IMUX_B3
LOADIN14	input	TCELL2:IMUX_C3
LOADIN15	input	TCELL2:IMUX_D3
LOADIN16	input	TCELL2:IMUX_A4
LOADIN17	input	TCELL2:IMUX_B4
LOADIN18	input	TCELL2:IMUX_C4
LOADIN19	input	TCELL2:IMUX_D4
LOADIN2	input	TCELL2:IMUX_C0
LOADIN20	input	TCELL2:IMUX_A5
LOADIN21	input	TCELL2:IMUX_B5
LOADIN22	input	TCELL2:IMUX_C5
LOADIN23	input	TCELL2:IMUX_D5
LOADIN24	input	TCELL2:IMUX_A6
LOADIN25	input	TCELL2:IMUX_B6
LOADIN26	input	TCELL2:IMUX_C6
LOADIN27	input	TCELL2:IMUX_D6
LOADIN28	input	TCELL2:IMUX_A7
LOADIN29	input	TCELL2:IMUX_B7
LOADIN3	input	TCELL2:IMUX_D0
LOADIN30	input	TCELL2:IMUX_C7
LOADIN31	input	TCELL2:IMUX_D7
LOADIN4	input	TCELL2:IMUX_A1
LOADIN5	input	TCELL2:IMUX_B1
LOADIN6	input	TCELL2:IMUX_C1
LOADIN7	input	TCELL2:IMUX_D1
LOADIN8	input	TCELL2:IMUX_A2
LOADIN9	input	TCELL2:IMUX_B2
SCANOUT	output	TCELL1:OUT_F7

Bel wires

ecp3 TEST_SW bel wires
Wire	Pins
TCELL1:IMUX_C5	TESTIN.SCANIN
TCELL1:OUT_F6	TESTIN.SCANOUT
TCELL1:OUT_F7	TESTOUT.SCANOUT
TCELL2:IMUX_A0	TESTOUT.LOADIN0
TCELL2:IMUX_A1	TESTOUT.LOADIN4
TCELL2:IMUX_A2	TESTOUT.LOADIN8
TCELL2:IMUX_A3	TESTOUT.LOADIN12
TCELL2:IMUX_A4	TESTOUT.LOADIN16
TCELL2:IMUX_A5	TESTOUT.LOADIN20
TCELL2:IMUX_A6	TESTOUT.LOADIN24
TCELL2:IMUX_A7	TESTOUT.LOADIN28
TCELL2:IMUX_B0	TESTOUT.LOADIN1
TCELL2:IMUX_B1	TESTOUT.LOADIN5
TCELL2:IMUX_B2	TESTOUT.LOADIN9
TCELL2:IMUX_B3	TESTOUT.LOADIN13
TCELL2:IMUX_B4	TESTOUT.LOADIN17
TCELL2:IMUX_B5	TESTOUT.LOADIN21
TCELL2:IMUX_B6	TESTOUT.LOADIN25
TCELL2:IMUX_B7	TESTOUT.LOADIN29
TCELL2:IMUX_C0	TESTOUT.LOADIN2
TCELL2:IMUX_C1	TESTOUT.LOADIN6
TCELL2:IMUX_C2	TESTOUT.LOADIN10
TCELL2:IMUX_C3	TESTOUT.LOADIN14
TCELL2:IMUX_C4	TESTOUT.LOADIN18
TCELL2:IMUX_C5	TESTOUT.LOADIN22
TCELL2:IMUX_C6	TESTOUT.LOADIN26
TCELL2:IMUX_C7	TESTOUT.LOADIN30
TCELL2:IMUX_D0	TESTOUT.LOADIN3
TCELL2:IMUX_D1	TESTOUT.LOADIN7
TCELL2:IMUX_D2	TESTOUT.LOADIN11
TCELL2:IMUX_D3	TESTOUT.LOADIN15
TCELL2:IMUX_D4	TESTOUT.LOADIN19
TCELL2:IMUX_D5	TESTOUT.LOADIN23
TCELL2:IMUX_D6	TESTOUT.LOADIN27
TCELL2:IMUX_D7	TESTOUT.LOADIN31
TCELL2:IMUX_CLK2	TESTIN.CLK, TESTOUT.CLK
TCELL2:IMUX_CE2	TESTIN.CE, TESTOUT.CE
TCELL2:OUT_F0	TESTIN.OUT0
TCELL2:OUT_F1	TESTIN.OUT1
TCELL2:OUT_F2	TESTIN.OUT2
TCELL2:OUT_F3	TESTIN.OUT3
TCELL2:OUT_F4	TESTIN.OUT4
TCELL2:OUT_F5	TESTIN.OUT5
TCELL2:OUT_F6	TESTIN.OUT6
TCELL2:OUT_F7	TESTIN.OUT7
TCELL2:OUT_Q0	TESTIN.OUT8
TCELL2:OUT_Q1	TESTIN.OUT9
TCELL2:OUT_Q2	TESTIN.OUT10
TCELL2:OUT_Q3	TESTIN.OUT11
TCELL2:OUT_Q4	TESTIN.OUT12
TCELL2:OUT_Q5	TESTIN.OUT13
TCELL2:OUT_Q6	TESTIN.OUT14
TCELL2:OUT_Q7	TESTIN.OUT15

Tile TEST_SE

Cells: 3

Bel TESTIN

ecp3 TEST_SE bel TESTIN
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE2
CLK	input	TCELL0:IMUX_CLK2
OUT0	output	TCELL0:OUT_F0
OUT1	output	TCELL0:OUT_F1
OUT10	output	TCELL0:OUT_Q2
OUT11	output	TCELL0:OUT_Q3
OUT12	output	TCELL0:OUT_Q4
OUT13	output	TCELL0:OUT_Q5
OUT14	output	TCELL0:OUT_Q6
OUT15	output	TCELL0:OUT_Q7
OUT2	output	TCELL0:OUT_F2
OUT3	output	TCELL0:OUT_F3
OUT4	output	TCELL0:OUT_F4
OUT5	output	TCELL0:OUT_F5
OUT6	output	TCELL0:OUT_F6
OUT7	output	TCELL0:OUT_F7
OUT8	output	TCELL0:OUT_Q0
OUT9	output	TCELL0:OUT_Q1
SCANIN	input	TCELL1:IMUX_C5
SCANOUT	output	TCELL1:OUT_F6

Bel TESTOUT

ecp3 TEST_SE bel TESTOUT
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE2
CLK	input	TCELL0:IMUX_CLK2
LOADIN0	input	TCELL0:IMUX_A0
LOADIN1	input	TCELL0:IMUX_B0
LOADIN10	input	TCELL0:IMUX_C2
LOADIN11	input	TCELL0:IMUX_D2
LOADIN12	input	TCELL0:IMUX_A3
LOADIN13	input	TCELL0:IMUX_B3
LOADIN14	input	TCELL0:IMUX_C3
LOADIN15	input	TCELL0:IMUX_D3
LOADIN16	input	TCELL0:IMUX_A4
LOADIN17	input	TCELL0:IMUX_B4
LOADIN18	input	TCELL0:IMUX_C4
LOADIN19	input	TCELL0:IMUX_D4
LOADIN2	input	TCELL0:IMUX_C0
LOADIN20	input	TCELL0:IMUX_A5
LOADIN21	input	TCELL0:IMUX_B5
LOADIN22	input	TCELL0:IMUX_C5
LOADIN23	input	TCELL0:IMUX_D5
LOADIN24	input	TCELL0:IMUX_A6
LOADIN25	input	TCELL0:IMUX_B6
LOADIN26	input	TCELL0:IMUX_C6
LOADIN27	input	TCELL0:IMUX_D6
LOADIN28	input	TCELL0:IMUX_A7
LOADIN29	input	TCELL0:IMUX_B7
LOADIN3	input	TCELL0:IMUX_D0
LOADIN30	input	TCELL0:IMUX_C7
LOADIN31	input	TCELL0:IMUX_D7
LOADIN4	input	TCELL0:IMUX_A1
LOADIN5	input	TCELL0:IMUX_B1
LOADIN6	input	TCELL0:IMUX_C1
LOADIN7	input	TCELL0:IMUX_D1
LOADIN8	input	TCELL0:IMUX_A2
LOADIN9	input	TCELL0:IMUX_B2
SCANOUT	output	TCELL1:OUT_F7

Bel DTS

ecp3 TEST_SE bel DTS
Pin	Direction	Wires
DTSI0	input	TCELL2:IMUX_CLK0
DTSI1	input	TCELL2:IMUX_CLK1
DTSI2	input	TCELL2:IMUX_CE0
DTSI3	input	TCELL2:IMUX_CE1
DTSO	output	TCELL2:OUT_Q4

Bel wires

ecp3 TEST_SE bel wires
Wire	Pins
TCELL0:IMUX_A0	TESTOUT.LOADIN0
TCELL0:IMUX_A1	TESTOUT.LOADIN4
TCELL0:IMUX_A2	TESTOUT.LOADIN8
TCELL0:IMUX_A3	TESTOUT.LOADIN12
TCELL0:IMUX_A4	TESTOUT.LOADIN16
TCELL0:IMUX_A5	TESTOUT.LOADIN20
TCELL0:IMUX_A6	TESTOUT.LOADIN24
TCELL0:IMUX_A7	TESTOUT.LOADIN28
TCELL0:IMUX_B0	TESTOUT.LOADIN1
TCELL0:IMUX_B1	TESTOUT.LOADIN5
TCELL0:IMUX_B2	TESTOUT.LOADIN9
TCELL0:IMUX_B3	TESTOUT.LOADIN13
TCELL0:IMUX_B4	TESTOUT.LOADIN17
TCELL0:IMUX_B5	TESTOUT.LOADIN21
TCELL0:IMUX_B6	TESTOUT.LOADIN25
TCELL0:IMUX_B7	TESTOUT.LOADIN29
TCELL0:IMUX_C0	TESTOUT.LOADIN2
TCELL0:IMUX_C1	TESTOUT.LOADIN6
TCELL0:IMUX_C2	TESTOUT.LOADIN10
TCELL0:IMUX_C3	TESTOUT.LOADIN14
TCELL0:IMUX_C4	TESTOUT.LOADIN18
TCELL0:IMUX_C5	TESTOUT.LOADIN22
TCELL0:IMUX_C6	TESTOUT.LOADIN26
TCELL0:IMUX_C7	TESTOUT.LOADIN30
TCELL0:IMUX_D0	TESTOUT.LOADIN3
TCELL0:IMUX_D1	TESTOUT.LOADIN7
TCELL0:IMUX_D2	TESTOUT.LOADIN11
TCELL0:IMUX_D3	TESTOUT.LOADIN15
TCELL0:IMUX_D4	TESTOUT.LOADIN19
TCELL0:IMUX_D5	TESTOUT.LOADIN23
TCELL0:IMUX_D6	TESTOUT.LOADIN27
TCELL0:IMUX_D7	TESTOUT.LOADIN31
TCELL0:IMUX_CLK2	TESTIN.CLK, TESTOUT.CLK
TCELL0:IMUX_CE2	TESTIN.CE, TESTOUT.CE
TCELL0:OUT_F0	TESTIN.OUT0
TCELL0:OUT_F1	TESTIN.OUT1
TCELL0:OUT_F2	TESTIN.OUT2
TCELL0:OUT_F3	TESTIN.OUT3
TCELL0:OUT_F4	TESTIN.OUT4
TCELL0:OUT_F5	TESTIN.OUT5
TCELL0:OUT_F6	TESTIN.OUT6
TCELL0:OUT_F7	TESTIN.OUT7
TCELL0:OUT_Q0	TESTIN.OUT8
TCELL0:OUT_Q1	TESTIN.OUT9
TCELL0:OUT_Q2	TESTIN.OUT10
TCELL0:OUT_Q3	TESTIN.OUT11
TCELL0:OUT_Q4	TESTIN.OUT12
TCELL0:OUT_Q5	TESTIN.OUT13
TCELL0:OUT_Q6	TESTIN.OUT14
TCELL0:OUT_Q7	TESTIN.OUT15
TCELL1:IMUX_C5	TESTIN.SCANIN
TCELL1:OUT_F6	TESTIN.SCANOUT
TCELL1:OUT_F7	TESTOUT.SCANOUT
TCELL2:IMUX_CLK0	DTS.DTSI0
TCELL2:IMUX_CLK1	DTS.DTSI1
TCELL2:IMUX_CE0	DTS.DTSI2
TCELL2:IMUX_CE1	DTS.DTSI3
TCELL2:OUT_Q4	DTS.DTSO

Tile TEST_NW

Cells: 2

Bel TESTIN

ecp3 TEST_NW bel TESTIN
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE2
CLK	input	TCELL0:IMUX_CLK2
OUT0	output	TCELL0:OUT_F0
OUT1	output	TCELL0:OUT_F1
OUT10	output	TCELL0:OUT_Q2
OUT11	output	TCELL0:OUT_Q3
OUT12	output	TCELL0:OUT_Q4
OUT13	output	TCELL0:OUT_Q5
OUT14	output	TCELL0:OUT_Q6
OUT15	output	TCELL0:OUT_Q7
OUT2	output	TCELL0:OUT_F2
OUT3	output	TCELL0:OUT_F3
OUT4	output	TCELL0:OUT_F4
OUT5	output	TCELL0:OUT_F5
OUT6	output	TCELL0:OUT_F6
OUT7	output	TCELL0:OUT_F7
OUT8	output	TCELL0:OUT_Q0
OUT9	output	TCELL0:OUT_Q1
SCANIN	input	TCELL1:IMUX_C5
SCANOUT	output	TCELL1:OUT_F6

Bel TESTOUT

ecp3 TEST_NW bel TESTOUT
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE2
CLK	input	TCELL0:IMUX_CLK2
LOADIN0	input	TCELL0:IMUX_A0
LOADIN1	input	TCELL0:IMUX_B0
LOADIN10	input	TCELL0:IMUX_C2
LOADIN11	input	TCELL0:IMUX_D2
LOADIN12	input	TCELL0:IMUX_A3
LOADIN13	input	TCELL0:IMUX_B3
LOADIN14	input	TCELL0:IMUX_C3
LOADIN15	input	TCELL0:IMUX_D3
LOADIN16	input	TCELL0:IMUX_A4
LOADIN17	input	TCELL0:IMUX_B4
LOADIN18	input	TCELL0:IMUX_C4
LOADIN19	input	TCELL0:IMUX_D4
LOADIN2	input	TCELL0:IMUX_C0
LOADIN20	input	TCELL0:IMUX_A5
LOADIN21	input	TCELL0:IMUX_B5
LOADIN22	input	TCELL0:IMUX_C5
LOADIN23	input	TCELL0:IMUX_D5
LOADIN24	input	TCELL0:IMUX_A6
LOADIN25	input	TCELL0:IMUX_B6
LOADIN26	input	TCELL0:IMUX_C6
LOADIN27	input	TCELL0:IMUX_D6
LOADIN28	input	TCELL0:IMUX_A7
LOADIN29	input	TCELL0:IMUX_B7
LOADIN3	input	TCELL0:IMUX_D0
LOADIN30	input	TCELL0:IMUX_C7
LOADIN31	input	TCELL0:IMUX_D7
LOADIN4	input	TCELL0:IMUX_A1
LOADIN5	input	TCELL0:IMUX_B1
LOADIN6	input	TCELL0:IMUX_C1
LOADIN7	input	TCELL0:IMUX_D1
LOADIN8	input	TCELL0:IMUX_A2
LOADIN9	input	TCELL0:IMUX_B2
SCANOUT	output	TCELL1:OUT_F7

Bel wires

ecp3 TEST_NW bel wires
Wire	Pins
TCELL0:IMUX_A0	TESTOUT.LOADIN0
TCELL0:IMUX_A1	TESTOUT.LOADIN4
TCELL0:IMUX_A2	TESTOUT.LOADIN8
TCELL0:IMUX_A3	TESTOUT.LOADIN12
TCELL0:IMUX_A4	TESTOUT.LOADIN16
TCELL0:IMUX_A5	TESTOUT.LOADIN20
TCELL0:IMUX_A6	TESTOUT.LOADIN24
TCELL0:IMUX_A7	TESTOUT.LOADIN28
TCELL0:IMUX_B0	TESTOUT.LOADIN1
TCELL0:IMUX_B1	TESTOUT.LOADIN5
TCELL0:IMUX_B2	TESTOUT.LOADIN9
TCELL0:IMUX_B3	TESTOUT.LOADIN13
TCELL0:IMUX_B4	TESTOUT.LOADIN17
TCELL0:IMUX_B5	TESTOUT.LOADIN21
TCELL0:IMUX_B6	TESTOUT.LOADIN25
TCELL0:IMUX_B7	TESTOUT.LOADIN29
TCELL0:IMUX_C0	TESTOUT.LOADIN2
TCELL0:IMUX_C1	TESTOUT.LOADIN6
TCELL0:IMUX_C2	TESTOUT.LOADIN10
TCELL0:IMUX_C3	TESTOUT.LOADIN14
TCELL0:IMUX_C4	TESTOUT.LOADIN18
TCELL0:IMUX_C5	TESTOUT.LOADIN22
TCELL0:IMUX_C6	TESTOUT.LOADIN26
TCELL0:IMUX_C7	TESTOUT.LOADIN30
TCELL0:IMUX_D0	TESTOUT.LOADIN3
TCELL0:IMUX_D1	TESTOUT.LOADIN7
TCELL0:IMUX_D2	TESTOUT.LOADIN11
TCELL0:IMUX_D3	TESTOUT.LOADIN15
TCELL0:IMUX_D4	TESTOUT.LOADIN19
TCELL0:IMUX_D5	TESTOUT.LOADIN23
TCELL0:IMUX_D6	TESTOUT.LOADIN27
TCELL0:IMUX_D7	TESTOUT.LOADIN31
TCELL0:IMUX_CLK2	TESTIN.CLK, TESTOUT.CLK
TCELL0:IMUX_CE2	TESTIN.CE, TESTOUT.CE
TCELL0:OUT_F0	TESTIN.OUT0
TCELL0:OUT_F1	TESTIN.OUT1
TCELL0:OUT_F2	TESTIN.OUT2
TCELL0:OUT_F3	TESTIN.OUT3
TCELL0:OUT_F4	TESTIN.OUT4
TCELL0:OUT_F5	TESTIN.OUT5
TCELL0:OUT_F6	TESTIN.OUT6
TCELL0:OUT_F7	TESTIN.OUT7
TCELL0:OUT_Q0	TESTIN.OUT8
TCELL0:OUT_Q1	TESTIN.OUT9
TCELL0:OUT_Q2	TESTIN.OUT10
TCELL0:OUT_Q3	TESTIN.OUT11
TCELL0:OUT_Q4	TESTIN.OUT12
TCELL0:OUT_Q5	TESTIN.OUT13
TCELL0:OUT_Q6	TESTIN.OUT14
TCELL0:OUT_Q7	TESTIN.OUT15
TCELL1:IMUX_C5	TESTIN.SCANIN
TCELL1:OUT_F6	TESTIN.SCANOUT
TCELL1:OUT_F7	TESTOUT.SCANOUT

Tile TEST_NE

Cells: 2

Bel TESTIN

ecp3 TEST_NE bel TESTIN
Pin	Direction	Wires
CE	input	TCELL1:IMUX_CE2
CLK	input	TCELL1:IMUX_CLK2
OUT0	output	TCELL1:OUT_F0
OUT1	output	TCELL1:OUT_F1
OUT10	output	TCELL1:OUT_Q2
OUT11	output	TCELL1:OUT_Q3
OUT12	output	TCELL1:OUT_Q4
OUT13	output	TCELL1:OUT_Q5
OUT14	output	TCELL1:OUT_Q6
OUT15	output	TCELL1:OUT_Q7
OUT2	output	TCELL1:OUT_F2
OUT3	output	TCELL1:OUT_F3
OUT4	output	TCELL1:OUT_F4
OUT5	output	TCELL1:OUT_F5
OUT6	output	TCELL1:OUT_F6
OUT7	output	TCELL1:OUT_F7
OUT8	output	TCELL1:OUT_Q0
OUT9	output	TCELL1:OUT_Q1
SCANIN	input	TCELL0:IMUX_C5
SCANOUT	output	TCELL0:OUT_F6

Bel TESTOUT

ecp3 TEST_NE bel TESTOUT
Pin	Direction	Wires
CE	input	TCELL1:IMUX_CE2
CLK	input	TCELL1:IMUX_CLK2
LOADIN0	input	TCELL1:IMUX_A0
LOADIN1	input	TCELL1:IMUX_B0
LOADIN10	input	TCELL1:IMUX_C2
LOADIN11	input	TCELL1:IMUX_D2
LOADIN12	input	TCELL1:IMUX_A3
LOADIN13	input	TCELL1:IMUX_B3
LOADIN14	input	TCELL1:IMUX_C3
LOADIN15	input	TCELL1:IMUX_D3
LOADIN16	input	TCELL1:IMUX_A4
LOADIN17	input	TCELL1:IMUX_B4
LOADIN18	input	TCELL1:IMUX_C4
LOADIN19	input	TCELL1:IMUX_D4
LOADIN2	input	TCELL1:IMUX_C0
LOADIN20	input	TCELL1:IMUX_A5
LOADIN21	input	TCELL1:IMUX_B5
LOADIN22	input	TCELL1:IMUX_C5
LOADIN23	input	TCELL1:IMUX_D5
LOADIN24	input	TCELL1:IMUX_A6
LOADIN25	input	TCELL1:IMUX_B6
LOADIN26	input	TCELL1:IMUX_C6
LOADIN27	input	TCELL1:IMUX_D6
LOADIN28	input	TCELL1:IMUX_A7
LOADIN29	input	TCELL1:IMUX_B7
LOADIN3	input	TCELL1:IMUX_D0
LOADIN30	input	TCELL1:IMUX_C7
LOADIN31	input	TCELL1:IMUX_D7
LOADIN4	input	TCELL1:IMUX_A1
LOADIN5	input	TCELL1:IMUX_B1
LOADIN6	input	TCELL1:IMUX_C1
LOADIN7	input	TCELL1:IMUX_D1
LOADIN8	input	TCELL1:IMUX_A2
LOADIN9	input	TCELL1:IMUX_B2
SCANOUT	output	TCELL0:OUT_F7

Bel wires

ecp3 TEST_NE bel wires
Wire	Pins
TCELL0:IMUX_C5	TESTIN.SCANIN
TCELL0:OUT_F6	TESTIN.SCANOUT
TCELL0:OUT_F7	TESTOUT.SCANOUT
TCELL1:IMUX_A0	TESTOUT.LOADIN0
TCELL1:IMUX_A1	TESTOUT.LOADIN4
TCELL1:IMUX_A2	TESTOUT.LOADIN8
TCELL1:IMUX_A3	TESTOUT.LOADIN12
TCELL1:IMUX_A4	TESTOUT.LOADIN16
TCELL1:IMUX_A5	TESTOUT.LOADIN20
TCELL1:IMUX_A6	TESTOUT.LOADIN24
TCELL1:IMUX_A7	TESTOUT.LOADIN28
TCELL1:IMUX_B0	TESTOUT.LOADIN1
TCELL1:IMUX_B1	TESTOUT.LOADIN5
TCELL1:IMUX_B2	TESTOUT.LOADIN9
TCELL1:IMUX_B3	TESTOUT.LOADIN13
TCELL1:IMUX_B4	TESTOUT.LOADIN17
TCELL1:IMUX_B5	TESTOUT.LOADIN21
TCELL1:IMUX_B6	TESTOUT.LOADIN25
TCELL1:IMUX_B7	TESTOUT.LOADIN29
TCELL1:IMUX_C0	TESTOUT.LOADIN2
TCELL1:IMUX_C1	TESTOUT.LOADIN6
TCELL1:IMUX_C2	TESTOUT.LOADIN10
TCELL1:IMUX_C3	TESTOUT.LOADIN14
TCELL1:IMUX_C4	TESTOUT.LOADIN18
TCELL1:IMUX_C5	TESTOUT.LOADIN22
TCELL1:IMUX_C6	TESTOUT.LOADIN26
TCELL1:IMUX_C7	TESTOUT.LOADIN30
TCELL1:IMUX_D0	TESTOUT.LOADIN3
TCELL1:IMUX_D1	TESTOUT.LOADIN7
TCELL1:IMUX_D2	TESTOUT.LOADIN11
TCELL1:IMUX_D3	TESTOUT.LOADIN15
TCELL1:IMUX_D4	TESTOUT.LOADIN19
TCELL1:IMUX_D5	TESTOUT.LOADIN23
TCELL1:IMUX_D6	TESTOUT.LOADIN27
TCELL1:IMUX_D7	TESTOUT.LOADIN31
TCELL1:IMUX_CLK2	TESTIN.CLK, TESTOUT.CLK
TCELL1:IMUX_CE2	TESTIN.CE, TESTOUT.CE
TCELL1:OUT_F0	TESTIN.OUT0
TCELL1:OUT_F1	TESTIN.OUT1
TCELL1:OUT_F2	TESTIN.OUT2
TCELL1:OUT_F3	TESTIN.OUT3
TCELL1:OUT_F4	TESTIN.OUT4
TCELL1:OUT_F5	TESTIN.OUT5
TCELL1:OUT_F6	TESTIN.OUT6
TCELL1:OUT_F7	TESTIN.OUT7
TCELL1:OUT_Q0	TESTIN.OUT8
TCELL1:OUT_Q1	TESTIN.OUT9
TCELL1:OUT_Q2	TESTIN.OUT10
TCELL1:OUT_Q3	TESTIN.OUT11
TCELL1:OUT_Q4	TESTIN.OUT12
TCELL1:OUT_Q5	TESTIN.OUT13
TCELL1:OUT_Q6	TESTIN.OUT14
TCELL1:OUT_Q7	TESTIN.OUT15