Cells: 4
ecp5 CONFIG bel START
| Pin | Direction | Wires |
|---|
| STARTCLK | input | TCELL0:IMUX_CLK1 |
ecp5 CONFIG bel OSC
| Pin | Direction | Wires |
|---|
| OSC | output | TCELL2:OUT_Q1 |
| STDBY | input | TCELL1:IMUX_CE1 |
ecp5 CONFIG bel JTAG
| Pin | Direction | Wires |
|---|
| JCE1 | output | TCELL0:OUT_Q1 |
| JCE2 | output | TCELL0:OUT_Q3 |
| JRSTN | output | TCELL0:OUT_F6 |
| JRTI1 | output | TCELL0:OUT_Q2 |
| JRTI2 | output | TCELL0:OUT_Q4 |
| JSHIFT | output | TCELL0:OUT_F7 |
| JTCK | output | TCELL0:OUT_F4 |
| JTDI | output | TCELL0:OUT_F5 |
| JTDO1 | input | TCELL0:IMUX_A4 |
| JTDO2 | input | TCELL0:IMUX_B4 |
| JUPDATE | output | TCELL0:OUT_Q5 |
ecp5 CONFIG bel GSR
| Pin | Direction | Wires |
|---|
| CLK | input | TCELL3:IMUX_CLK0 |
| GSR | input | TCELL0:IMUX_A5 |
ecp5 CONFIG bel SED
| Pin | Direction | Wires |
|---|
| AUTODONE | output | TCELL2:OUT_Q2 |
| SEDCLKOUT | output | TCELL2:OUT_F4 |
| SEDDONE | output | TCELL2:OUT_F5 |
| SEDENABLE | input | TCELL2:IMUX_CE1 |
| SEDERR | output | TCELL2:OUT_F6 |
| SEDEXCLK | input | TCELL2:IMUX_CLK1 |
| SEDFRCERR | input | TCELL2:IMUX_A3 |
| SEDINPROG | output | TCELL2:OUT_F7 |
| SEDSTART | input | TCELL2:IMUX_CE2 |
ecp5 CONFIG bel CCLK
| Pin | Direction | Wires |
|---|
| PADDI | output | TCELL1:OUT_F5 |
| PADDO | input | TCELL1:IMUX_A4 |
| PADDT | input | TCELL1:IMUX_B4 |
ecp5 CONFIG bel wires
| Wire | Pins |
|---|
| TCELL0:IMUX_A4 | JTAG.JTDO1 |
| TCELL0:IMUX_A5 | GSR.GSR |
| TCELL0:IMUX_B4 | JTAG.JTDO2 |
| TCELL0:IMUX_CLK1 | START.STARTCLK |
| TCELL0:OUT_F4 | JTAG.JTCK |
| TCELL0:OUT_F5 | JTAG.JTDI |
| TCELL0:OUT_F6 | JTAG.JRSTN |
| TCELL0:OUT_F7 | JTAG.JSHIFT |
| TCELL0:OUT_Q1 | JTAG.JCE1 |
| TCELL0:OUT_Q2 | JTAG.JRTI1 |
| TCELL0:OUT_Q3 | JTAG.JCE2 |
| TCELL0:OUT_Q4 | JTAG.JRTI2 |
| TCELL0:OUT_Q5 | JTAG.JUPDATE |
| TCELL1:IMUX_A4 | CCLK.PADDO |
| TCELL1:IMUX_B4 | CCLK.PADDT |
| TCELL1:IMUX_CE1 | OSC.STDBY |
| TCELL1:OUT_F5 | CCLK.PADDI |
| TCELL2:IMUX_A3 | SED.SEDFRCERR |
| TCELL2:IMUX_CLK1 | SED.SEDEXCLK |
| TCELL2:IMUX_CE1 | SED.SEDENABLE |
| TCELL2:IMUX_CE2 | SED.SEDSTART |
| TCELL2:OUT_F4 | SED.SEDCLKOUT |
| TCELL2:OUT_F5 | SED.SEDDONE |
| TCELL2:OUT_F6 | SED.SEDERR |
| TCELL2:OUT_F7 | SED.SEDINPROG |
| TCELL2:OUT_Q1 | OSC.OSC |
| TCELL2:OUT_Q2 | SED.AUTODONE |
| TCELL3:IMUX_CLK0 | GSR.CLK |
Cells: 1
ecp5 DTR bel DTR
| Pin | Direction | Wires |
|---|
| DTROUT0 | output | OUT_F0 |
| DTROUT1 | output | OUT_F1 |
| DTROUT2 | output | OUT_F2 |
| DTROUT3 | output | OUT_F3 |
| DTROUT4 | output | OUT_F4 |
| DTROUT5 | output | OUT_F5 |
| DTROUT6 | output | OUT_F6 |
| DTROUT7 | output | OUT_F7 |
| STARTPULSE | input | IMUX_A0 |
ecp5 DTR bel wires
| Wire | Pins |
|---|
| IMUX_A0 | DTR.STARTPULSE |
| OUT_F0 | DTR.DTROUT0 |
| OUT_F1 | DTR.DTROUT1 |
| OUT_F2 | DTR.DTROUT2 |
| OUT_F3 | DTR.DTROUT3 |
| OUT_F4 | DTR.DTROUT4 |
| OUT_F5 | DTR.DTROUT5 |
| OUT_F6 | DTR.DTROUT6 |
| OUT_F7 | DTR.DTROUT7 |