Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Interface tiles

INTF.DSP

This tile, unusually, takes up four interconnect tiles. It shares its bitstream tiles with the four corresponding INT.BRAM.S3ADSP tiles.

Tile INTF.DSP

Cells: 4

Test mux INTF_TESTMUX

spartan3 INTF.DSP INTF_TESTMUX mux
DestinationPrimary source Test source 0 Test source 1
TCELL0:OUT.FAN0TCELL0:OUT.FAN0.TMIN TCELL0:IMUX.DATA11 TCELL0:IMUX.DATA22
TCELL0:OUT.FAN1TCELL0:OUT.FAN1.TMIN TCELL0:IMUX.DATA14 TCELL0:IMUX.DATA17
TCELL0:OUT.FAN2TCELL0:OUT.FAN2.TMIN TCELL0:IMUX.DATA16 TCELL0:IMUX.DATA10
TCELL0:OUT.FAN3TCELL0:OUT.FAN3.TMIN TCELL0:IMUX.DATA8 TCELL0:IMUX.DATA13
TCELL0:OUT.FAN4TCELL0:OUT.FAN4.TMIN TCELL0:IMUX.DATA27 TCELL0:IMUX.FAN.BY2
TCELL0:OUT.FAN5TCELL0:OUT.FAN5.TMIN TCELL0:IMUX.DATA3 TCELL0:IMUX.FAN.BY1
TCELL0:OUT.FAN6TCELL0:OUT.FAN6.TMIN TCELL0:IMUX.DATA6 TCELL0:IMUX.DATA1
TCELL0:OUT.FAN7TCELL0:OUT.FAN7.TMIN TCELL0:IMUX.DATA24 TCELL0:IMUX.DATA26
TCELL0:OUT.SEC8TCELL0:OUT.SEC8.TMIN TCELL0:IMUX.SR3 -
TCELL0:OUT.SEC9TCELL0:OUT.SEC9.TMIN TCELL0:IMUX.SR2 -
TCELL0:OUT.SEC10TCELL0:OUT.SEC10.TMIN TCELL0:IMUX.SR1 -
TCELL0:OUT.SEC11TCELL0:OUT.SEC11.TMIN TCELL0:IMUX.SR0 -
TCELL0:OUT.SEC12TCELL0:OUT.SEC12.TMIN TCELL0:IMUX.DATA0 TCELL0:IMUX.FAN.BY3
TCELL0:OUT.SEC13TCELL0:OUT.SEC13.TMIN TCELL0:IMUX.DATA19 TCELL0:IMUX.FAN.BY0
TCELL0:OUT.SEC14TCELL0:OUT.SEC14.TMIN TCELL0:IMUX.DATA21 TCELL3:IMUX.FAN.BY0
TCELL0:OUT.SEC15TCELL0:OUT.SEC15.TMIN TCELL0:IMUX.DATA29 TCELL3:IMUX.DATA30
TCELL1:OUT.FAN0TCELL1:OUT.FAN0.TMIN TCELL1:IMUX.DATA11 TCELL3:IMUX.FAN.BY3
TCELL1:OUT.FAN1TCELL1:OUT.FAN1.TMIN TCELL1:IMUX.DATA14 TCELL3:IMUX.FAN.BY1
TCELL1:OUT.FAN2TCELL1:OUT.FAN2.TMIN TCELL1:IMUX.DATA16 TCELL1:IMUX.FAN.BX2
TCELL1:OUT.FAN3TCELL1:OUT.FAN3.TMIN TCELL1:IMUX.DATA8 TCELL1:IMUX.FAN.BY0
TCELL1:OUT.FAN4TCELL1:OUT.FAN4.TMIN TCELL1:IMUX.DATA27 TCELL3:IMUX.DATA10
TCELL1:OUT.FAN5TCELL1:OUT.FAN5.TMIN TCELL1:IMUX.DATA3 TCELL3:IMUX.DATA5
TCELL1:OUT.FAN6TCELL1:OUT.FAN6.TMIN TCELL1:IMUX.DATA6 TCELL3:IMUX.FAN.BY2
TCELL1:OUT.FAN7TCELL1:OUT.FAN7.TMIN TCELL1:IMUX.DATA24 TCELL1:IMUX.FAN.BY2
TCELL1:OUT.SEC8TCELL1:OUT.SEC8.TMIN TCELL1:IMUX.SR3 -
TCELL1:OUT.SEC9TCELL1:OUT.SEC9.TMIN TCELL1:IMUX.SR2 -
TCELL1:OUT.SEC10TCELL1:OUT.SEC10.TMIN TCELL1:IMUX.SR1 -
TCELL1:OUT.SEC11TCELL1:OUT.SEC11.TMIN TCELL1:IMUX.SR0 -
TCELL1:OUT.SEC12TCELL1:OUT.SEC12.TMIN TCELL1:IMUX.DATA0 TCELL1:IMUX.FAN.BX0
TCELL1:OUT.SEC13TCELL1:OUT.SEC13.TMIN TCELL1:IMUX.DATA19 TCELL3:IMUX.DATA26
TCELL1:OUT.SEC14TCELL1:OUT.SEC14.TMIN TCELL1:IMUX.DATA21 TCELL1:IMUX.FAN.BY1
TCELL1:OUT.SEC15TCELL1:OUT.SEC15.TMIN TCELL1:IMUX.DATA29 TCELL1:IMUX.FAN.BX1
TCELL1:OUT.HALF0.0TCELL1:OUT.HALF0.0.TMIN TCELL1:IMUX.DATA1 -
TCELL1:OUT.HALF0.1TCELL1:OUT.HALF0.1.TMIN TCELL1:IMUX.DATA13 -
TCELL1:OUT.HALF1.0TCELL1:OUT.HALF1.0.TMIN TCELL1:IMUX.DATA9 -
TCELL1:OUT.HALF1.1TCELL1:OUT.HALF1.1.TMIN TCELL1:IMUX.DATA30 -
TCELL1:OUT.HALF2.0TCELL1:OUT.HALF2.0.TMIN TCELL1:IMUX.DATA25 -
TCELL1:OUT.HALF2.1TCELL1:OUT.HALF2.1.TMIN TCELL1:IMUX.DATA22 -
TCELL1:OUT.HALF3.0TCELL1:OUT.HALF3.0.TMIN TCELL1:IMUX.DATA17 -
TCELL1:OUT.HALF3.1TCELL1:OUT.HALF3.1.TMIN TCELL1:IMUX.DATA5 -
TCELL2:OUT.FAN0TCELL2:OUT.FAN0.TMIN TCELL2:IMUX.DATA11 TCELL1:IMUX.DATA2
TCELL2:OUT.FAN1TCELL2:OUT.FAN1.TMIN TCELL2:IMUX.DATA14 TCELL1:IMUX.FAN.BY3
TCELL2:OUT.FAN2TCELL2:OUT.FAN2.TMIN TCELL2:IMUX.DATA16 TCELL2:IMUX.FAN.BY1
TCELL2:OUT.FAN3TCELL2:OUT.FAN3.TMIN TCELL2:IMUX.DATA8 TCELL2:IMUX.FAN.BX1
TCELL2:OUT.FAN4TCELL2:OUT.FAN4.TMIN TCELL2:IMUX.DATA27 TCELL2:IMUX.FAN.BY0
TCELL2:OUT.FAN5TCELL2:OUT.FAN5.TMIN TCELL2:IMUX.DATA3 TCELL2:IMUX.FAN.BX0
TCELL2:OUT.FAN6TCELL2:OUT.FAN6.TMIN TCELL2:IMUX.DATA6 TCELL1:IMUX.FAN.BX3
TCELL2:OUT.FAN7TCELL2:OUT.FAN7.TMIN TCELL2:IMUX.DATA24 TCELL2:IMUX.FAN.BX3
TCELL2:OUT.SEC7TCELL2:OUT.SEC7.TMIN TCELL2:IMUX.CLK3 -
TCELL2:OUT.SEC8TCELL2:OUT.SEC8.TMIN TCELL2:IMUX.CE3 -
TCELL2:OUT.SEC9TCELL2:OUT.SEC9.TMIN TCELL2:IMUX.CE2 -
TCELL2:OUT.SEC10TCELL2:OUT.SEC10.TMIN TCELL2:IMUX.CE1 -
TCELL2:OUT.SEC11TCELL2:OUT.SEC11.TMIN TCELL2:IMUX.CE0 -
TCELL2:OUT.SEC12TCELL2:OUT.SEC12.TMIN TCELL2:IMUX.DATA0 TCELL2:IMUX.FAN.BY2
TCELL2:OUT.SEC13TCELL2:OUT.SEC13.TMIN TCELL2:IMUX.DATA19 TCELL2:IMUX.FAN.BX2
TCELL2:OUT.SEC14TCELL2:OUT.SEC14.TMIN TCELL2:IMUX.DATA21 TCELL2:IMUX.DATA2
TCELL2:OUT.SEC15TCELL2:OUT.SEC15.TMIN TCELL2:IMUX.DATA29 TCELL2:IMUX.FAN.BY3
TCELL3:OUT.FAN0TCELL3:OUT.FAN0.TMIN TCELL3:IMUX.DATA11 TCELL0:IMUX.DATA30
TCELL3:OUT.FAN1TCELL3:OUT.FAN1.TMIN TCELL3:IMUX.DATA14 TCELL0:IMUX.DATA25
TCELL3:OUT.FAN2TCELL3:OUT.FAN2.TMIN TCELL3:IMUX.DATA16 TCELL0:IMUX.DATA2
TCELL3:OUT.FAN3TCELL3:OUT.FAN3.TMIN TCELL3:IMUX.DATA8 TCELL0:IMUX.DATA5
TCELL3:OUT.FAN4TCELL3:OUT.FAN4.TMIN TCELL3:IMUX.DATA27 TCELL0:IMUX.FAN.BX2
TCELL3:OUT.FAN5TCELL3:OUT.FAN5.TMIN TCELL3:IMUX.DATA3 TCELL0:IMUX.FAN.BX0
TCELL3:OUT.FAN6TCELL3:OUT.FAN6.TMIN TCELL3:IMUX.DATA6 TCELL0:IMUX.DATA9
TCELL3:OUT.FAN7TCELL3:OUT.FAN7.TMIN TCELL3:IMUX.DATA24 TCELL0:IMUX.DATA18
TCELL3:OUT.SEC8TCELL3:OUT.SEC8.TMIN TCELL3:IMUX.CE3 -
TCELL3:OUT.SEC9TCELL3:OUT.SEC9.TMIN TCELL3:IMUX.CE2 -
TCELL3:OUT.SEC10TCELL3:OUT.SEC10.TMIN TCELL3:IMUX.CE1 -
TCELL3:OUT.SEC11TCELL3:OUT.SEC11.TMIN TCELL3:IMUX.CE0 -
TCELL3:OUT.SEC12TCELL3:OUT.SEC12.TMIN TCELL3:IMUX.DATA0 TCELL0:IMUX.FAN.BX3
TCELL3:OUT.SEC13TCELL3:OUT.SEC13.TMIN TCELL3:IMUX.DATA19 TCELL0:IMUX.FAN.BX1
TCELL3:OUT.SEC14TCELL3:OUT.SEC14.TMIN TCELL3:IMUX.DATA21 TCELL3:IMUX.FAN.BX0
TCELL3:OUT.SEC15TCELL3:OUT.SEC15.TMIN TCELL3:IMUX.DATA29 TCELL3:IMUX.DATA22
TCELL3:OUT.HALF0.0TCELL3:OUT.HALF0.0.TMIN TCELL3:IMUX.FAN.BX2 -
TCELL3:OUT.HALF0.1TCELL3:OUT.HALF0.1.TMIN TCELL3:IMUX.DATA13 -
TCELL3:OUT.HALF1.0TCELL3:OUT.HALF1.0.TMIN TCELL3:IMUX.FAN.BX1 -
TCELL3:OUT.HALF1.1TCELL3:OUT.HALF1.1.TMIN TCELL3:IMUX.DATA2 -
TCELL3:OUT.HALF3.0TCELL3:OUT.HALF3.0.TMIN TCELL3:IMUX.FAN.BX3 -
TCELL3:OUT.HALF3.1TCELL3:OUT.HALF3.1.TMIN TCELL3:IMUX.DATA18 -

Bitstream

spartan3 INTF.DSP bittile 0
BitFrame
spartan3 INTF.DSP bittile 1
BitFrame
spartan3 INTF.DSP bittile 2
BitFrame
spartan3 INTF.DSP bittile 3
BitFrame
0 1
46 - INTF_TESTMUX:TEST_GROUP[1]
45 - INTF_TESTMUX:TEST_GROUP[0]
44 - -
43 - -
42 - -
41 - -
40 - -
39 - -
38 - -
37 - -
36 - -
35 - -
34 - -
33 - -
32 - -
31 - -
30 - -
29 - -
28 - -
27 - -
26 - -
25 - -
24 - -
23 - -
22 - -
21 - -
20 - -
19 - -
18 - -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - -
5 - -
4 - -
3 - -
2 - -
1 - -
0 - -
INTF_TESTMUX:TEST_GROUP 3.1.46 3.1.45
NONE 0 0
0 0 1
1 1 0