Keyboard shortcuts

Press or to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Vertical long line splitter tiles

Used for LLV tiles that split vertical long lines. Physically located on the horizontal clock spine.

LLV.S3E

On Spartan 3E, the data for LLV tiles is split into two bitstream tiles: a 19×1 tile that lives in the bottom special area of every interconnect column, and a 19×2 tile that lives in the top special area of every interconnect column.

Tile LLV.S3E

Cells: 2

Bel LLV

Switchbox LLV

spartan3 LLV.S3E switchbox LLV
DestinationSourceKind
TCELL0_LV.0TCELL1_LV.23buffer
TCELL0_LV.1TCELL1_LV.0buffer
TCELL0_LV.2TCELL1_LV.1buffer
TCELL0_LV.3TCELL1_LV.2buffer
TCELL0_LV.4TCELL1_LV.3buffer
TCELL0_LV.5TCELL1_LV.4buffer
TCELL0_LV.6TCELL1_LV.5buffer
TCELL0_LV.7TCELL1_LV.6buffer
TCELL0_LV.8TCELL1_LV.7buffer
TCELL0_LV.9TCELL1_LV.8buffer
TCELL0_LV.10TCELL1_LV.9buffer
TCELL0_LV.11TCELL1_LV.10buffer
TCELL0_LV.12TCELL1_LV.11buffer
TCELL0_LV.13TCELL1_LV.12buffer
TCELL0_LV.14TCELL1_LV.13buffer
TCELL0_LV.15TCELL1_LV.14buffer
TCELL0_LV.16TCELL1_LV.15buffer
TCELL0_LV.17TCELL1_LV.16buffer
TCELL0_LV.18TCELL1_LV.17buffer
TCELL0_LV.19TCELL1_LV.18buffer
TCELL0_LV.20TCELL1_LV.19buffer
TCELL0_LV.21TCELL1_LV.20buffer
TCELL0_LV.22TCELL1_LV.21buffer
TCELL0_LV.23TCELL1_LV.22buffer
TCELL1_LV.0TCELL0_LV.1buffer
TCELL1_LV.1TCELL0_LV.2buffer
TCELL1_LV.2TCELL0_LV.3buffer
TCELL1_LV.3TCELL0_LV.4buffer
TCELL1_LV.4TCELL0_LV.5buffer
TCELL1_LV.5TCELL0_LV.6buffer
TCELL1_LV.6TCELL0_LV.7buffer
TCELL1_LV.7TCELL0_LV.8buffer
TCELL1_LV.8TCELL0_LV.9buffer
TCELL1_LV.9TCELL0_LV.10buffer
TCELL1_LV.10TCELL0_LV.11buffer
TCELL1_LV.11TCELL0_LV.12buffer
TCELL1_LV.12TCELL0_LV.13buffer
TCELL1_LV.13TCELL0_LV.14buffer
TCELL1_LV.14TCELL0_LV.15buffer
TCELL1_LV.15TCELL0_LV.16buffer
TCELL1_LV.16TCELL0_LV.17buffer
TCELL1_LV.17TCELL0_LV.18buffer
TCELL1_LV.18TCELL0_LV.19buffer
TCELL1_LV.19TCELL0_LV.20buffer
TCELL1_LV.20TCELL0_LV.21buffer
TCELL1_LV.21TCELL0_LV.22buffer
TCELL1_LV.22TCELL0_LV.23buffer
TCELL1_LV.23TCELL0_LV.0buffer

Bitstream

LLV:BUF.0.LV.0.1.LV.23 1.3.1
LLV:BUF.0.LV.1.1.LV.0 0.18.0
LLV:BUF.0.LV.10.1.LV.9 0.12.0
LLV:BUF.0.LV.11.1.LV.10 1.12.0
LLV:BUF.0.LV.12.1.LV.11 1.11.1
LLV:BUF.0.LV.13.1.LV.12 0.10.0
LLV:BUF.0.LV.14.1.LV.13 1.10.0
LLV:BUF.0.LV.15.1.LV.14 1.9.1
LLV:BUF.0.LV.16.1.LV.15 0.8.0
LLV:BUF.0.LV.17.1.LV.16 1.8.0
LLV:BUF.0.LV.18.1.LV.17 1.7.1
LLV:BUF.0.LV.19.1.LV.18 0.6.0
LLV:BUF.0.LV.2.1.LV.1 1.18.0
LLV:BUF.0.LV.20.1.LV.19 1.6.0
LLV:BUF.0.LV.21.1.LV.20 1.5.1
LLV:BUF.0.LV.22.1.LV.21 0.4.0
LLV:BUF.0.LV.23.1.LV.22 1.4.0
LLV:BUF.0.LV.3.1.LV.2 1.17.1
LLV:BUF.0.LV.4.1.LV.3 0.16.0
LLV:BUF.0.LV.5.1.LV.4 1.16.0
LLV:BUF.0.LV.6.1.LV.5 1.15.1
LLV:BUF.0.LV.7.1.LV.6 0.14.0
LLV:BUF.0.LV.8.1.LV.7 1.14.0
LLV:BUF.0.LV.9.1.LV.8 1.13.1
LLV:BUF.1.LV.0.0.LV.1 1.18.1
LLV:BUF.1.LV.1.0.LV.2 0.17.0
LLV:BUF.1.LV.10.0.LV.11 0.11.0
LLV:BUF.1.LV.11.0.LV.12 1.11.0
LLV:BUF.1.LV.12.0.LV.13 1.10.1
LLV:BUF.1.LV.13.0.LV.14 0.9.0
LLV:BUF.1.LV.14.0.LV.15 1.9.0
LLV:BUF.1.LV.15.0.LV.16 1.8.1
LLV:BUF.1.LV.16.0.LV.17 0.7.0
LLV:BUF.1.LV.17.0.LV.18 1.7.0
LLV:BUF.1.LV.18.0.LV.19 1.6.1
LLV:BUF.1.LV.19.0.LV.20 0.5.0
LLV:BUF.1.LV.2.0.LV.3 1.17.0
LLV:BUF.1.LV.20.0.LV.21 1.5.0
LLV:BUF.1.LV.21.0.LV.22 1.4.1
LLV:BUF.1.LV.22.0.LV.23 0.3.0
LLV:BUF.1.LV.23.0.LV.0 1.3.0
LLV:BUF.1.LV.3.0.LV.4 1.16.1
LLV:BUF.1.LV.4.0.LV.5 0.15.0
LLV:BUF.1.LV.5.0.LV.6 1.15.0
LLV:BUF.1.LV.6.0.LV.7 1.14.1
LLV:BUF.1.LV.7.0.LV.8 0.13.0
LLV:BUF.1.LV.8.0.LV.9 1.13.0
LLV:BUF.1.LV.9.0.LV.10 1.12.1
non-inverted [0]

LLV.S3A

On Spartan 3A and Spartan 3A DSP, the data for LLV tiles lives in 19×3 bitstream tiles in the top special area of every interconnect column.

Tile LLV.S3A

Cells: 2

Bel LLV

Switchbox LLV

spartan3 LLV.S3A switchbox LLV
DestinationSourceKind
TCELL0_LV.0TCELL1_LV.23buffer
TCELL0_LV.1TCELL1_LV.0buffer
TCELL0_LV.2TCELL1_LV.1buffer
TCELL0_LV.3TCELL1_LV.2buffer
TCELL0_LV.4TCELL1_LV.3buffer
TCELL0_LV.5TCELL1_LV.4buffer
TCELL0_LV.6TCELL1_LV.5buffer
TCELL0_LV.7TCELL1_LV.6buffer
TCELL0_LV.8TCELL1_LV.7buffer
TCELL0_LV.9TCELL1_LV.8buffer
TCELL0_LV.10TCELL1_LV.9buffer
TCELL0_LV.11TCELL1_LV.10buffer
TCELL0_LV.12TCELL1_LV.11buffer
TCELL0_LV.13TCELL1_LV.12buffer
TCELL0_LV.14TCELL1_LV.13buffer
TCELL0_LV.15TCELL1_LV.14buffer
TCELL0_LV.16TCELL1_LV.15buffer
TCELL0_LV.17TCELL1_LV.16buffer
TCELL0_LV.18TCELL1_LV.17buffer
TCELL0_LV.19TCELL1_LV.18buffer
TCELL0_LV.20TCELL1_LV.19buffer
TCELL0_LV.21TCELL1_LV.20buffer
TCELL0_LV.22TCELL1_LV.21buffer
TCELL0_LV.23TCELL1_LV.22buffer
TCELL1_LV.0TCELL0_LV.1buffer
TCELL1_LV.1TCELL0_LV.2buffer
TCELL1_LV.2TCELL0_LV.3buffer
TCELL1_LV.3TCELL0_LV.4buffer
TCELL1_LV.4TCELL0_LV.5buffer
TCELL1_LV.5TCELL0_LV.6buffer
TCELL1_LV.6TCELL0_LV.7buffer
TCELL1_LV.7TCELL0_LV.8buffer
TCELL1_LV.8TCELL0_LV.9buffer
TCELL1_LV.9TCELL0_LV.10buffer
TCELL1_LV.10TCELL0_LV.11buffer
TCELL1_LV.11TCELL0_LV.12buffer
TCELL1_LV.12TCELL0_LV.13buffer
TCELL1_LV.13TCELL0_LV.14buffer
TCELL1_LV.14TCELL0_LV.15buffer
TCELL1_LV.15TCELL0_LV.16buffer
TCELL1_LV.16TCELL0_LV.17buffer
TCELL1_LV.17TCELL0_LV.18buffer
TCELL1_LV.18TCELL0_LV.19buffer
TCELL1_LV.19TCELL0_LV.20buffer
TCELL1_LV.20TCELL0_LV.21buffer
TCELL1_LV.21TCELL0_LV.22buffer
TCELL1_LV.22TCELL0_LV.23buffer
TCELL1_LV.23TCELL0_LV.0buffer

Bitstream

LLV:BUF.0.LV.0.1.LV.23 0.4.2
LLV:BUF.0.LV.1.1.LV.0 0.3.1
LLV:BUF.0.LV.10.1.LV.9 0.13.1
LLV:BUF.0.LV.11.1.LV.10 0.12.0
LLV:BUF.0.LV.12.1.LV.11 0.12.2
LLV:BUF.0.LV.13.1.LV.12 0.11.1
LLV:BUF.0.LV.14.1.LV.13 0.10.0
LLV:BUF.0.LV.15.1.LV.14 0.10.2
LLV:BUF.0.LV.16.1.LV.15 0.9.1
LLV:BUF.0.LV.17.1.LV.16 0.8.0
LLV:BUF.0.LV.18.1.LV.17 0.8.2
LLV:BUF.0.LV.19.1.LV.18 0.7.1
LLV:BUF.0.LV.2.1.LV.1 0.18.0
LLV:BUF.0.LV.20.1.LV.19 0.6.0
LLV:BUF.0.LV.21.1.LV.20 0.6.2
LLV:BUF.0.LV.22.1.LV.21 0.5.1
LLV:BUF.0.LV.23.1.LV.22 0.4.0
LLV:BUF.0.LV.3.1.LV.2 0.18.2
LLV:BUF.0.LV.4.1.LV.3 0.17.1
LLV:BUF.0.LV.5.1.LV.4 0.16.0
LLV:BUF.0.LV.6.1.LV.5 0.16.2
LLV:BUF.0.LV.7.1.LV.6 0.15.1
LLV:BUF.0.LV.8.1.LV.7 0.14.0
LLV:BUF.0.LV.9.1.LV.8 0.14.2
LLV:BUF.1.LV.0.0.LV.1 0.3.2
LLV:BUF.1.LV.1.0.LV.2 0.18.1
LLV:BUF.1.LV.10.0.LV.11 0.12.1
LLV:BUF.1.LV.11.0.LV.12 0.11.0
LLV:BUF.1.LV.12.0.LV.13 0.11.2
LLV:BUF.1.LV.13.0.LV.14 0.10.1
LLV:BUF.1.LV.14.0.LV.15 0.9.0
LLV:BUF.1.LV.15.0.LV.16 0.9.2
LLV:BUF.1.LV.16.0.LV.17 0.8.1
LLV:BUF.1.LV.17.0.LV.18 0.7.0
LLV:BUF.1.LV.18.0.LV.19 0.7.2
LLV:BUF.1.LV.19.0.LV.20 0.6.1
LLV:BUF.1.LV.2.0.LV.3 0.17.0
LLV:BUF.1.LV.20.0.LV.21 0.5.0
LLV:BUF.1.LV.21.0.LV.22 0.5.2
LLV:BUF.1.LV.22.0.LV.23 0.4.1
LLV:BUF.1.LV.23.0.LV.0 0.3.0
LLV:BUF.1.LV.3.0.LV.4 0.17.2
LLV:BUF.1.LV.4.0.LV.5 0.16.1
LLV:BUF.1.LV.5.0.LV.6 0.15.0
LLV:BUF.1.LV.6.0.LV.7 0.15.2
LLV:BUF.1.LV.7.0.LV.8 0.14.1
LLV:BUF.1.LV.8.0.LV.9 0.13.0
LLV:BUF.1.LV.9.0.LV.10 0.13.2
non-inverted [0]