Used for LLV tiles that split vertical long lines. Physically located on the horizontal clock spine.
On Spartan 3E, the data for LLV tiles is split into two bitstream tiles: a 19×1 tile that lives in the bottom special area of every interconnect column, and a 19×2 tile that lives in the top special area of every interconnect column.
Cells: 2
spartan3 LLV_S3E rect LLV_S
Bit Frame
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
F10
F11
F12
F13
F14
F15
F16
F17
F18
B0
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
spartan3 LLV_S3E rect LLV_N
Bit Frame
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
F10
F11
F12
F13
F14
F15
F16
F17
F18
B1
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
B0
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
### Bitstream
LLV:BUF.0.LV[0].1.LV[23]
1.F3.B1
LLV:BUF.0.LV[10].1.LV[9]
0.F12.B0
LLV:BUF.0.LV[11].1.LV[10]
1.F12.B0
LLV:BUF.0.LV[12].1.LV[11]
1.F11.B1
LLV:BUF.0.LV[13].1.LV[12]
0.F10.B0
LLV:BUF.0.LV[14].1.LV[13]
1.F10.B0
LLV:BUF.0.LV[15].1.LV[14]
1.F9.B1
LLV:BUF.0.LV[16].1.LV[15]
0.F8.B0
LLV:BUF.0.LV[17].1.LV[16]
1.F8.B0
LLV:BUF.0.LV[18].1.LV[17]
1.F7.B1
LLV:BUF.0.LV[19].1.LV[18]
0.F6.B0
LLV:BUF.0.LV[1].1.LV[0]
0.F18.B0
LLV:BUF.0.LV[20].1.LV[19]
1.F6.B0
LLV:BUF.0.LV[21].1.LV[20]
1.F5.B1
LLV:BUF.0.LV[22].1.LV[21]
0.F4.B0
LLV:BUF.0.LV[23].1.LV[22]
1.F4.B0
LLV:BUF.0.LV[2].1.LV[1]
1.F18.B0
LLV:BUF.0.LV[3].1.LV[2]
1.F17.B1
LLV:BUF.0.LV[4].1.LV[3]
0.F16.B0
LLV:BUF.0.LV[5].1.LV[4]
1.F16.B0
LLV:BUF.0.LV[6].1.LV[5]
1.F15.B1
LLV:BUF.0.LV[7].1.LV[6]
0.F14.B0
LLV:BUF.0.LV[8].1.LV[7]
1.F14.B0
LLV:BUF.0.LV[9].1.LV[8]
1.F13.B1
LLV:BUF.1.LV[0].0.LV[1]
1.F18.B1
LLV:BUF.1.LV[10].0.LV[11]
0.F11.B0
LLV:BUF.1.LV[11].0.LV[12]
1.F11.B0
LLV:BUF.1.LV[12].0.LV[13]
1.F10.B1
LLV:BUF.1.LV[13].0.LV[14]
0.F9.B0
LLV:BUF.1.LV[14].0.LV[15]
1.F9.B0
LLV:BUF.1.LV[15].0.LV[16]
1.F8.B1
LLV:BUF.1.LV[16].0.LV[17]
0.F7.B0
LLV:BUF.1.LV[17].0.LV[18]
1.F7.B0
LLV:BUF.1.LV[18].0.LV[19]
1.F6.B1
LLV:BUF.1.LV[19].0.LV[20]
0.F5.B0
LLV:BUF.1.LV[1].0.LV[2]
0.F17.B0
LLV:BUF.1.LV[20].0.LV[21]
1.F5.B0
LLV:BUF.1.LV[21].0.LV[22]
1.F4.B1
LLV:BUF.1.LV[22].0.LV[23]
0.F3.B0
LLV:BUF.1.LV[23].0.LV[0]
1.F3.B0
LLV:BUF.1.LV[2].0.LV[3]
1.F17.B0
LLV:BUF.1.LV[3].0.LV[4]
1.F16.B1
LLV:BUF.1.LV[4].0.LV[5]
0.F15.B0
LLV:BUF.1.LV[5].0.LV[6]
1.F15.B0
LLV:BUF.1.LV[6].0.LV[7]
1.F14.B1
LLV:BUF.1.LV[7].0.LV[8]
0.F13.B0
LLV:BUF.1.LV[8].0.LV[9]
1.F13.B0
LLV:BUF.1.LV[9].0.LV[10]
1.F12.B1
non-inverted
[0]
On Spartan 3A and Spartan 3A DSP, the data for LLV tiles lives in 19×3 bitstream tiles in the top special area of every interconnect column.
Cells: 2
spartan3 LLV_S3A rect LLV
Bit Frame
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
F10
F11
F12
F13
F14
F15
F16
F17
F18
B2
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
B1
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
B0
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
### Bitstream
LLV:BUF.0.LV[0].1.LV[23]
0.F4.B2
LLV:BUF.0.LV[10].1.LV[9]
0.F13.B1
LLV:BUF.0.LV[11].1.LV[10]
0.F12.B0
LLV:BUF.0.LV[12].1.LV[11]
0.F12.B2
LLV:BUF.0.LV[13].1.LV[12]
0.F11.B1
LLV:BUF.0.LV[14].1.LV[13]
0.F10.B0
LLV:BUF.0.LV[15].1.LV[14]
0.F10.B2
LLV:BUF.0.LV[16].1.LV[15]
0.F9.B1
LLV:BUF.0.LV[17].1.LV[16]
0.F8.B0
LLV:BUF.0.LV[18].1.LV[17]
0.F8.B2
LLV:BUF.0.LV[19].1.LV[18]
0.F7.B1
LLV:BUF.0.LV[1].1.LV[0]
0.F3.B1
LLV:BUF.0.LV[20].1.LV[19]
0.F6.B0
LLV:BUF.0.LV[21].1.LV[20]
0.F6.B2
LLV:BUF.0.LV[22].1.LV[21]
0.F5.B1
LLV:BUF.0.LV[23].1.LV[22]
0.F4.B0
LLV:BUF.0.LV[2].1.LV[1]
0.F18.B0
LLV:BUF.0.LV[3].1.LV[2]
0.F18.B2
LLV:BUF.0.LV[4].1.LV[3]
0.F17.B1
LLV:BUF.0.LV[5].1.LV[4]
0.F16.B0
LLV:BUF.0.LV[6].1.LV[5]
0.F16.B2
LLV:BUF.0.LV[7].1.LV[6]
0.F15.B1
LLV:BUF.0.LV[8].1.LV[7]
0.F14.B0
LLV:BUF.0.LV[9].1.LV[8]
0.F14.B2
LLV:BUF.1.LV[0].0.LV[1]
0.F3.B2
LLV:BUF.1.LV[10].0.LV[11]
0.F12.B1
LLV:BUF.1.LV[11].0.LV[12]
0.F11.B0
LLV:BUF.1.LV[12].0.LV[13]
0.F11.B2
LLV:BUF.1.LV[13].0.LV[14]
0.F10.B1
LLV:BUF.1.LV[14].0.LV[15]
0.F9.B0
LLV:BUF.1.LV[15].0.LV[16]
0.F9.B2
LLV:BUF.1.LV[16].0.LV[17]
0.F8.B1
LLV:BUF.1.LV[17].0.LV[18]
0.F7.B0
LLV:BUF.1.LV[18].0.LV[19]
0.F7.B2
LLV:BUF.1.LV[19].0.LV[20]
0.F6.B1
LLV:BUF.1.LV[1].0.LV[2]
0.F18.B1
LLV:BUF.1.LV[20].0.LV[21]
0.F5.B0
LLV:BUF.1.LV[21].0.LV[22]
0.F5.B2
LLV:BUF.1.LV[22].0.LV[23]
0.F4.B1
LLV:BUF.1.LV[23].0.LV[0]
0.F3.B0
LLV:BUF.1.LV[2].0.LV[3]
0.F17.B0
LLV:BUF.1.LV[3].0.LV[4]
0.F17.B2
LLV:BUF.1.LV[4].0.LV[5]
0.F16.B1
LLV:BUF.1.LV[5].0.LV[6]
0.F15.B0
LLV:BUF.1.LV[6].0.LV[7]
0.F15.B2
LLV:BUF.1.LV[7].0.LV[8]
0.F14.B1
LLV:BUF.1.LV[8].0.LV[9]
0.F13.B0
LLV:BUF.1.LV[9].0.LV[10]
0.F13.B2
non-inverted
[0]