Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Vertical long line splitter tiles

Used for LLV tiles that split vertical long lines. Physically located on the horizontal clock spine.

LLV.S3E

On Spartan 3E, the data for LLV tiles is split into two bitstream tiles: a 19×1 tile that lives in the bottom special area of every interconnect column, and a 19×2 tile that lives in the top special area of every interconnect column.

Tile LLV.S3E

Cells: 2 IRIs: 0

Muxes

spartan3 LLV.S3E muxes
DestinationSources
TCELL0:LV.0TCELL1:LV.23
TCELL0:LV.1TCELL1:LV.0
TCELL0:LV.2TCELL1:LV.1
TCELL0:LV.3TCELL1:LV.2
TCELL0:LV.4TCELL1:LV.3
TCELL0:LV.5TCELL1:LV.4
TCELL0:LV.6TCELL1:LV.5
TCELL0:LV.7TCELL1:LV.6
TCELL0:LV.8TCELL1:LV.7
TCELL0:LV.9TCELL1:LV.8
TCELL0:LV.10TCELL1:LV.9
TCELL0:LV.11TCELL1:LV.10
TCELL0:LV.12TCELL1:LV.11
TCELL0:LV.13TCELL1:LV.12
TCELL0:LV.14TCELL1:LV.13
TCELL0:LV.15TCELL1:LV.14
TCELL0:LV.16TCELL1:LV.15
TCELL0:LV.17TCELL1:LV.16
TCELL0:LV.18TCELL1:LV.17
TCELL0:LV.19TCELL1:LV.18
TCELL0:LV.20TCELL1:LV.19
TCELL0:LV.21TCELL1:LV.20
TCELL0:LV.22TCELL1:LV.21
TCELL0:LV.23TCELL1:LV.22
TCELL1:LV.0TCELL0:LV.1
TCELL1:LV.1TCELL0:LV.2
TCELL1:LV.2TCELL0:LV.3
TCELL1:LV.3TCELL0:LV.4
TCELL1:LV.4TCELL0:LV.5
TCELL1:LV.5TCELL0:LV.6
TCELL1:LV.6TCELL0:LV.7
TCELL1:LV.7TCELL0:LV.8
TCELL1:LV.8TCELL0:LV.9
TCELL1:LV.9TCELL0:LV.10
TCELL1:LV.10TCELL0:LV.11
TCELL1:LV.11TCELL0:LV.12
TCELL1:LV.12TCELL0:LV.13
TCELL1:LV.13TCELL0:LV.14
TCELL1:LV.14TCELL0:LV.15
TCELL1:LV.15TCELL0:LV.16
TCELL1:LV.16TCELL0:LV.17
TCELL1:LV.17TCELL0:LV.18
TCELL1:LV.18TCELL0:LV.19
TCELL1:LV.19TCELL0:LV.20
TCELL1:LV.20TCELL0:LV.21
TCELL1:LV.21TCELL0:LV.22
TCELL1:LV.22TCELL0:LV.23
TCELL1:LV.23TCELL0:LV.0

Bitstream

spartan3 LLV.S3E bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
0 - - - INT:MUX.1.LV.22[0] INT:MUX.0.LV.22[0] INT:MUX.1.LV.19[0] INT:MUX.0.LV.19[0] INT:MUX.1.LV.16[0] INT:MUX.0.LV.16[0] INT:MUX.1.LV.13[0] INT:MUX.0.LV.13[0] INT:MUX.1.LV.10[0] INT:MUX.0.LV.10[0] INT:MUX.1.LV.7[0] INT:MUX.0.LV.7[0] INT:MUX.1.LV.4[0] INT:MUX.0.LV.4[0] INT:MUX.1.LV.1[0] INT:MUX.0.LV.1[0]
spartan3 LLV.S3E bittile 1
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
1 - - - INT:MUX.0.LV.0[0] INT:MUX.1.LV.21[0] INT:MUX.0.LV.21[0] INT:MUX.1.LV.18[0] INT:MUX.0.LV.18[0] INT:MUX.1.LV.15[0] INT:MUX.0.LV.15[0] INT:MUX.1.LV.12[0] INT:MUX.0.LV.12[0] INT:MUX.1.LV.9[0] INT:MUX.0.LV.9[0] INT:MUX.1.LV.6[0] INT:MUX.0.LV.6[0] INT:MUX.1.LV.3[0] INT:MUX.0.LV.3[0] INT:MUX.1.LV.0[0]
0 - - - INT:MUX.1.LV.23[0] INT:MUX.0.LV.23[0] INT:MUX.1.LV.20[0] INT:MUX.0.LV.20[0] INT:MUX.1.LV.17[0] INT:MUX.0.LV.17[0] INT:MUX.1.LV.14[0] INT:MUX.0.LV.14[0] INT:MUX.1.LV.11[0] INT:MUX.0.LV.11[0] INT:MUX.1.LV.8[0] INT:MUX.0.LV.8[0] INT:MUX.1.LV.5[0] INT:MUX.0.LV.5[0] INT:MUX.1.LV.2[0] INT:MUX.0.LV.2[0]
INT:MUX.0.LV.0 1.3.1
NONE 0
1.LV.23 1
INT:MUX.0.LV.1 0.18.0
NONE 0
1.LV.0 1
INT:MUX.0.LV.10 0.12.0
NONE 0
1.LV.9 1
INT:MUX.0.LV.11 1.12.0
NONE 0
1.LV.10 1
INT:MUX.0.LV.12 1.11.1
NONE 0
1.LV.11 1
INT:MUX.0.LV.13 0.10.0
NONE 0
1.LV.12 1
INT:MUX.0.LV.14 1.10.0
NONE 0
1.LV.13 1
INT:MUX.0.LV.15 1.9.1
NONE 0
1.LV.14 1
INT:MUX.0.LV.16 0.8.0
NONE 0
1.LV.15 1
INT:MUX.0.LV.17 1.8.0
NONE 0
1.LV.16 1
INT:MUX.0.LV.18 1.7.1
NONE 0
1.LV.17 1
INT:MUX.0.LV.19 0.6.0
NONE 0
1.LV.18 1
INT:MUX.0.LV.2 1.18.0
NONE 0
1.LV.1 1
INT:MUX.0.LV.20 1.6.0
NONE 0
1.LV.19 1
INT:MUX.0.LV.21 1.5.1
NONE 0
1.LV.20 1
INT:MUX.0.LV.22 0.4.0
NONE 0
1.LV.21 1
INT:MUX.0.LV.23 1.4.0
NONE 0
1.LV.22 1
INT:MUX.0.LV.3 1.17.1
NONE 0
1.LV.2 1
INT:MUX.0.LV.4 0.16.0
NONE 0
1.LV.3 1
INT:MUX.0.LV.5 1.16.0
NONE 0
1.LV.4 1
INT:MUX.0.LV.6 1.15.1
NONE 0
1.LV.5 1
INT:MUX.0.LV.7 0.14.0
NONE 0
1.LV.6 1
INT:MUX.0.LV.8 1.14.0
NONE 0
1.LV.7 1
INT:MUX.0.LV.9 1.13.1
NONE 0
1.LV.8 1
INT:MUX.1.LV.0 1.18.1
NONE 0
0.LV.1 1
INT:MUX.1.LV.1 0.17.0
NONE 0
0.LV.2 1
INT:MUX.1.LV.10 0.11.0
NONE 0
0.LV.11 1
INT:MUX.1.LV.11 1.11.0
NONE 0
0.LV.12 1
INT:MUX.1.LV.12 1.10.1
NONE 0
0.LV.13 1
INT:MUX.1.LV.13 0.9.0
NONE 0
0.LV.14 1
INT:MUX.1.LV.14 1.9.0
NONE 0
0.LV.15 1
INT:MUX.1.LV.15 1.8.1
NONE 0
0.LV.16 1
INT:MUX.1.LV.16 0.7.0
NONE 0
0.LV.17 1
INT:MUX.1.LV.17 1.7.0
NONE 0
0.LV.18 1
INT:MUX.1.LV.18 1.6.1
NONE 0
0.LV.19 1
INT:MUX.1.LV.19 0.5.0
NONE 0
0.LV.20 1
INT:MUX.1.LV.2 1.17.0
NONE 0
0.LV.3 1
INT:MUX.1.LV.20 1.5.0
NONE 0
0.LV.21 1
INT:MUX.1.LV.21 1.4.1
NONE 0
0.LV.22 1
INT:MUX.1.LV.22 0.3.0
NONE 0
0.LV.23 1
INT:MUX.1.LV.23 1.3.0
NONE 0
0.LV.0 1
INT:MUX.1.LV.3 1.16.1
NONE 0
0.LV.4 1
INT:MUX.1.LV.4 0.15.0
NONE 0
0.LV.5 1
INT:MUX.1.LV.5 1.15.0
NONE 0
0.LV.6 1
INT:MUX.1.LV.6 1.14.1
NONE 0
0.LV.7 1
INT:MUX.1.LV.7 0.13.0
NONE 0
0.LV.8 1
INT:MUX.1.LV.8 1.13.0
NONE 0
0.LV.9 1
INT:MUX.1.LV.9 1.12.1
NONE 0
0.LV.10 1

LLV.S3A

On Spartan 3A and Spartan 3A DSP, the data for LLV tiles lives in 19×3 bitstream tiles in the top special area of every interconnect column.

Tile LLV.S3A

Cells: 2 IRIs: 0

Muxes

spartan3 LLV.S3A muxes
DestinationSources
TCELL0:LV.0TCELL1:LV.23
TCELL0:LV.1TCELL1:LV.0
TCELL0:LV.2TCELL1:LV.1
TCELL0:LV.3TCELL1:LV.2
TCELL0:LV.4TCELL1:LV.3
TCELL0:LV.5TCELL1:LV.4
TCELL0:LV.6TCELL1:LV.5
TCELL0:LV.7TCELL1:LV.6
TCELL0:LV.8TCELL1:LV.7
TCELL0:LV.9TCELL1:LV.8
TCELL0:LV.10TCELL1:LV.9
TCELL0:LV.11TCELL1:LV.10
TCELL0:LV.12TCELL1:LV.11
TCELL0:LV.13TCELL1:LV.12
TCELL0:LV.14TCELL1:LV.13
TCELL0:LV.15TCELL1:LV.14
TCELL0:LV.16TCELL1:LV.15
TCELL0:LV.17TCELL1:LV.16
TCELL0:LV.18TCELL1:LV.17
TCELL0:LV.19TCELL1:LV.18
TCELL0:LV.20TCELL1:LV.19
TCELL0:LV.21TCELL1:LV.20
TCELL0:LV.22TCELL1:LV.21
TCELL0:LV.23TCELL1:LV.22
TCELL1:LV.0TCELL0:LV.1
TCELL1:LV.1TCELL0:LV.2
TCELL1:LV.2TCELL0:LV.3
TCELL1:LV.3TCELL0:LV.4
TCELL1:LV.4TCELL0:LV.5
TCELL1:LV.5TCELL0:LV.6
TCELL1:LV.6TCELL0:LV.7
TCELL1:LV.7TCELL0:LV.8
TCELL1:LV.8TCELL0:LV.9
TCELL1:LV.9TCELL0:LV.10
TCELL1:LV.10TCELL0:LV.11
TCELL1:LV.11TCELL0:LV.12
TCELL1:LV.12TCELL0:LV.13
TCELL1:LV.13TCELL0:LV.14
TCELL1:LV.14TCELL0:LV.15
TCELL1:LV.15TCELL0:LV.16
TCELL1:LV.16TCELL0:LV.17
TCELL1:LV.17TCELL0:LV.18
TCELL1:LV.18TCELL0:LV.19
TCELL1:LV.19TCELL0:LV.20
TCELL1:LV.20TCELL0:LV.21
TCELL1:LV.21TCELL0:LV.22
TCELL1:LV.22TCELL0:LV.23
TCELL1:LV.23TCELL0:LV.0

Bitstream

spartan3 LLV.S3A bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
2 - - - INT:MUX.1.LV.0[0] INT:MUX.0.LV.0[0] INT:MUX.1.LV.21[0] INT:MUX.0.LV.21[0] INT:MUX.1.LV.18[0] INT:MUX.0.LV.18[0] INT:MUX.1.LV.15[0] INT:MUX.0.LV.15[0] INT:MUX.1.LV.12[0] INT:MUX.0.LV.12[0] INT:MUX.1.LV.9[0] INT:MUX.0.LV.9[0] INT:MUX.1.LV.6[0] INT:MUX.0.LV.6[0] INT:MUX.1.LV.3[0] INT:MUX.0.LV.3[0]
1 - - - INT:MUX.0.LV.1[0] INT:MUX.1.LV.22[0] INT:MUX.0.LV.22[0] INT:MUX.1.LV.19[0] INT:MUX.0.LV.19[0] INT:MUX.1.LV.16[0] INT:MUX.0.LV.16[0] INT:MUX.1.LV.13[0] INT:MUX.0.LV.13[0] INT:MUX.1.LV.10[0] INT:MUX.0.LV.10[0] INT:MUX.1.LV.7[0] INT:MUX.0.LV.7[0] INT:MUX.1.LV.4[0] INT:MUX.0.LV.4[0] INT:MUX.1.LV.1[0]
0 - - - INT:MUX.1.LV.23[0] INT:MUX.0.LV.23[0] INT:MUX.1.LV.20[0] INT:MUX.0.LV.20[0] INT:MUX.1.LV.17[0] INT:MUX.0.LV.17[0] INT:MUX.1.LV.14[0] INT:MUX.0.LV.14[0] INT:MUX.1.LV.11[0] INT:MUX.0.LV.11[0] INT:MUX.1.LV.8[0] INT:MUX.0.LV.8[0] INT:MUX.1.LV.5[0] INT:MUX.0.LV.5[0] INT:MUX.1.LV.2[0] INT:MUX.0.LV.2[0]
INT:MUX.0.LV.0 0.4.2
NONE 0
1.LV.23 1
INT:MUX.0.LV.1 0.3.1
NONE 0
1.LV.0 1
INT:MUX.0.LV.10 0.13.1
NONE 0
1.LV.9 1
INT:MUX.0.LV.11 0.12.0
NONE 0
1.LV.10 1
INT:MUX.0.LV.12 0.12.2
NONE 0
1.LV.11 1
INT:MUX.0.LV.13 0.11.1
NONE 0
1.LV.12 1
INT:MUX.0.LV.14 0.10.0
NONE 0
1.LV.13 1
INT:MUX.0.LV.15 0.10.2
NONE 0
1.LV.14 1
INT:MUX.0.LV.16 0.9.1
NONE 0
1.LV.15 1
INT:MUX.0.LV.17 0.8.0
NONE 0
1.LV.16 1
INT:MUX.0.LV.18 0.8.2
NONE 0
1.LV.17 1
INT:MUX.0.LV.19 0.7.1
NONE 0
1.LV.18 1
INT:MUX.0.LV.2 0.18.0
NONE 0
1.LV.1 1
INT:MUX.0.LV.20 0.6.0
NONE 0
1.LV.19 1
INT:MUX.0.LV.21 0.6.2
NONE 0
1.LV.20 1
INT:MUX.0.LV.22 0.5.1
NONE 0
1.LV.21 1
INT:MUX.0.LV.23 0.4.0
NONE 0
1.LV.22 1
INT:MUX.0.LV.3 0.18.2
NONE 0
1.LV.2 1
INT:MUX.0.LV.4 0.17.1
NONE 0
1.LV.3 1
INT:MUX.0.LV.5 0.16.0
NONE 0
1.LV.4 1
INT:MUX.0.LV.6 0.16.2
NONE 0
1.LV.5 1
INT:MUX.0.LV.7 0.15.1
NONE 0
1.LV.6 1
INT:MUX.0.LV.8 0.14.0
NONE 0
1.LV.7 1
INT:MUX.0.LV.9 0.14.2
NONE 0
1.LV.8 1
INT:MUX.1.LV.0 0.3.2
NONE 0
0.LV.1 1
INT:MUX.1.LV.1 0.18.1
NONE 0
0.LV.2 1
INT:MUX.1.LV.10 0.12.1
NONE 0
0.LV.11 1
INT:MUX.1.LV.11 0.11.0
NONE 0
0.LV.12 1
INT:MUX.1.LV.12 0.11.2
NONE 0
0.LV.13 1
INT:MUX.1.LV.13 0.10.1
NONE 0
0.LV.14 1
INT:MUX.1.LV.14 0.9.0
NONE 0
0.LV.15 1
INT:MUX.1.LV.15 0.9.2
NONE 0
0.LV.16 1
INT:MUX.1.LV.16 0.8.1
NONE 0
0.LV.17 1
INT:MUX.1.LV.17 0.7.0
NONE 0
0.LV.18 1
INT:MUX.1.LV.18 0.7.2
NONE 0
0.LV.19 1
INT:MUX.1.LV.19 0.6.1
NONE 0
0.LV.20 1
INT:MUX.1.LV.2 0.17.0
NONE 0
0.LV.3 1
INT:MUX.1.LV.20 0.5.0
NONE 0
0.LV.21 1
INT:MUX.1.LV.21 0.5.2
NONE 0
0.LV.22 1
INT:MUX.1.LV.22 0.4.1
NONE 0
0.LV.23 1
INT:MUX.1.LV.23 0.3.0
NONE 0
0.LV.0 1
INT:MUX.1.LV.3 0.17.2
NONE 0
0.LV.4 1
INT:MUX.1.LV.4 0.16.1
NONE 0
0.LV.5 1
INT:MUX.1.LV.5 0.15.0
NONE 0
0.LV.6 1
INT:MUX.1.LV.6 0.15.2
NONE 0
0.LV.7 1
INT:MUX.1.LV.7 0.14.1
NONE 0
0.LV.8 1
INT:MUX.1.LV.8 0.13.0
NONE 0
0.LV.9 1
INT:MUX.1.LV.9 0.13.2
NONE 0
0.LV.10 1