Keyboard shortcuts

Press or to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Vertical long line splitter tiles

Used for LLV tiles that split vertical long lines. Physically located on the horizontal clock spine.

LLV_S3E

On Spartan 3E, the data for LLV tiles is split into two bitstream tiles: a 19×1 tile that lives in the bottom special area of every interconnect column, and a 19×2 tile that lives in the top special area of every interconnect column.

Tile LLV_S3E

Cells: 2

Switchbox LLV

spartan3 LLV_S3E switchbox LLV programmable buffers
DestinationSourceBit
S.LV[0]N.LV[23]LLV_N[3][1]
S.LV[1]N.LV[0]LLV_S[18][0]
S.LV[2]N.LV[1]LLV_N[18][0]
S.LV[3]N.LV[2]LLV_N[17][1]
S.LV[4]N.LV[3]LLV_S[16][0]
S.LV[5]N.LV[4]LLV_N[16][0]
S.LV[6]N.LV[5]LLV_N[15][1]
S.LV[7]N.LV[6]LLV_S[14][0]
S.LV[8]N.LV[7]LLV_N[14][0]
S.LV[9]N.LV[8]LLV_N[13][1]
S.LV[10]N.LV[9]LLV_S[12][0]
S.LV[11]N.LV[10]LLV_N[12][0]
S.LV[12]N.LV[11]LLV_N[11][1]
S.LV[13]N.LV[12]LLV_S[10][0]
S.LV[14]N.LV[13]LLV_N[10][0]
S.LV[15]N.LV[14]LLV_N[9][1]
S.LV[16]N.LV[15]LLV_S[8][0]
S.LV[17]N.LV[16]LLV_N[8][0]
S.LV[18]N.LV[17]LLV_N[7][1]
S.LV[19]N.LV[18]LLV_S[6][0]
S.LV[20]N.LV[19]LLV_N[6][0]
S.LV[21]N.LV[20]LLV_N[5][1]
S.LV[22]N.LV[21]LLV_S[4][0]
S.LV[23]N.LV[22]LLV_N[4][0]
N.LV[0]S.LV[1]LLV_N[18][1]
N.LV[1]S.LV[2]LLV_S[17][0]
N.LV[2]S.LV[3]LLV_N[17][0]
N.LV[3]S.LV[4]LLV_N[16][1]
N.LV[4]S.LV[5]LLV_S[15][0]
N.LV[5]S.LV[6]LLV_N[15][0]
N.LV[6]S.LV[7]LLV_N[14][1]
N.LV[7]S.LV[8]LLV_S[13][0]
N.LV[8]S.LV[9]LLV_N[13][0]
N.LV[9]S.LV[10]LLV_N[12][1]
N.LV[10]S.LV[11]LLV_S[11][0]
N.LV[11]S.LV[12]LLV_N[11][0]
N.LV[12]S.LV[13]LLV_N[10][1]
N.LV[13]S.LV[14]LLV_S[9][0]
N.LV[14]S.LV[15]LLV_N[9][0]
N.LV[15]S.LV[16]LLV_N[8][1]
N.LV[16]S.LV[17]LLV_S[7][0]
N.LV[17]S.LV[18]LLV_N[7][0]
N.LV[18]S.LV[19]LLV_N[6][1]
N.LV[19]S.LV[20]LLV_S[5][0]
N.LV[20]S.LV[21]LLV_N[5][0]
N.LV[21]S.LV[22]LLV_N[4][1]
N.LV[22]S.LV[23]LLV_S[3][0]
N.LV[23]S.LV[0]LLV_N[3][0]

Bitstream

LLV_S3A

On Spartan 3A and Spartan 3A DSP, the data for LLV tiles lives in 19×3 bitstream tiles in the top special area of every interconnect column.

Tile LLV_S3A

Cells: 2

Switchbox LLV

spartan3 LLV_S3A switchbox LLV programmable buffers
DestinationSourceBit
S.LV[0]N.LV[23]LLV[4][2]
S.LV[1]N.LV[0]LLV[3][1]
S.LV[2]N.LV[1]LLV[18][0]
S.LV[3]N.LV[2]LLV[18][2]
S.LV[4]N.LV[3]LLV[17][1]
S.LV[5]N.LV[4]LLV[16][0]
S.LV[6]N.LV[5]LLV[16][2]
S.LV[7]N.LV[6]LLV[15][1]
S.LV[8]N.LV[7]LLV[14][0]
S.LV[9]N.LV[8]LLV[14][2]
S.LV[10]N.LV[9]LLV[13][1]
S.LV[11]N.LV[10]LLV[12][0]
S.LV[12]N.LV[11]LLV[12][2]
S.LV[13]N.LV[12]LLV[11][1]
S.LV[14]N.LV[13]LLV[10][0]
S.LV[15]N.LV[14]LLV[10][2]
S.LV[16]N.LV[15]LLV[9][1]
S.LV[17]N.LV[16]LLV[8][0]
S.LV[18]N.LV[17]LLV[8][2]
S.LV[19]N.LV[18]LLV[7][1]
S.LV[20]N.LV[19]LLV[6][0]
S.LV[21]N.LV[20]LLV[6][2]
S.LV[22]N.LV[21]LLV[5][1]
S.LV[23]N.LV[22]LLV[4][0]
N.LV[0]S.LV[1]LLV[3][2]
N.LV[1]S.LV[2]LLV[18][1]
N.LV[2]S.LV[3]LLV[17][0]
N.LV[3]S.LV[4]LLV[17][2]
N.LV[4]S.LV[5]LLV[16][1]
N.LV[5]S.LV[6]LLV[15][0]
N.LV[6]S.LV[7]LLV[15][2]
N.LV[7]S.LV[8]LLV[14][1]
N.LV[8]S.LV[9]LLV[13][0]
N.LV[9]S.LV[10]LLV[13][2]
N.LV[10]S.LV[11]LLV[12][1]
N.LV[11]S.LV[12]LLV[11][0]
N.LV[12]S.LV[13]LLV[11][2]
N.LV[13]S.LV[14]LLV[10][1]
N.LV[14]S.LV[15]LLV[9][0]
N.LV[15]S.LV[16]LLV[9][2]
N.LV[16]S.LV[17]LLV[8][1]
N.LV[17]S.LV[18]LLV[7][0]
N.LV[18]S.LV[19]LLV[7][2]
N.LV[19]S.LV[20]LLV[6][1]
N.LV[20]S.LV[21]LLV[5][0]
N.LV[21]S.LV[22]LLV[5][2]
N.LV[22]S.LV[23]LLV[4][1]
N.LV[23]S.LV[0]LLV[3][0]

Bitstream

spartan3 LLV_S3A rect LLV
BitFrame
F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B2 LLV: buffer S.LV[3] ← N.LV[2] LLV: buffer N.LV[3] ← S.LV[4] LLV: buffer S.LV[6] ← N.LV[5] LLV: buffer N.LV[6] ← S.LV[7] LLV: buffer S.LV[9] ← N.LV[8] LLV: buffer N.LV[9] ← S.LV[10] LLV: buffer S.LV[12] ← N.LV[11] LLV: buffer N.LV[12] ← S.LV[13] LLV: buffer S.LV[15] ← N.LV[14] LLV: buffer N.LV[15] ← S.LV[16] LLV: buffer S.LV[18] ← N.LV[17] LLV: buffer N.LV[18] ← S.LV[19] LLV: buffer S.LV[21] ← N.LV[20] LLV: buffer N.LV[21] ← S.LV[22] LLV: buffer S.LV[0] ← N.LV[23] LLV: buffer N.LV[0] ← S.LV[1] - - -
B1 LLV: buffer N.LV[1] ← S.LV[2] LLV: buffer S.LV[4] ← N.LV[3] LLV: buffer N.LV[4] ← S.LV[5] LLV: buffer S.LV[7] ← N.LV[6] LLV: buffer N.LV[7] ← S.LV[8] LLV: buffer S.LV[10] ← N.LV[9] LLV: buffer N.LV[10] ← S.LV[11] LLV: buffer S.LV[13] ← N.LV[12] LLV: buffer N.LV[13] ← S.LV[14] LLV: buffer S.LV[16] ← N.LV[15] LLV: buffer N.LV[16] ← S.LV[17] LLV: buffer S.LV[19] ← N.LV[18] LLV: buffer N.LV[19] ← S.LV[20] LLV: buffer S.LV[22] ← N.LV[21] LLV: buffer N.LV[22] ← S.LV[23] LLV: buffer S.LV[1] ← N.LV[0] - - -
B0 LLV: buffer S.LV[2] ← N.LV[1] LLV: buffer N.LV[2] ← S.LV[3] LLV: buffer S.LV[5] ← N.LV[4] LLV: buffer N.LV[5] ← S.LV[6] LLV: buffer S.LV[8] ← N.LV[7] LLV: buffer N.LV[8] ← S.LV[9] LLV: buffer S.LV[11] ← N.LV[10] LLV: buffer N.LV[11] ← S.LV[12] LLV: buffer S.LV[14] ← N.LV[13] LLV: buffer N.LV[14] ← S.LV[15] LLV: buffer S.LV[17] ← N.LV[16] LLV: buffer N.LV[17] ← S.LV[18] LLV: buffer S.LV[20] ← N.LV[19] LLV: buffer N.LV[20] ← S.LV[21] LLV: buffer S.LV[23] ← N.LV[22] LLV: buffer N.LV[23] ← S.LV[0] - - -