Keyboard shortcuts

Press or to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Horizontal long line splitter tiles

Used for LLH tiles that split horizontal long lines, physically located on the primary vertical clock spine. Such tiles are located on the intersection of frames 2-3 of the clock spines bitstream column and interconnect rows, making them 2×64 in size.

LLH

This type of tile is used for all horizontal splitters on Spartan 3E, and for horizontal splitters in general rows on Spartan 3A and Spartan 3A DSP. On Spartan 3A and 3A DSP, the horizontal splitters in IO rows have special tile types.

On Spartan 3E, the bitstream area is also used by CLKB.S3E and CLKT.S3E in the bottom and top rows.

Tile LLH

Cells: 2

Bel LLH

Switchbox LLH

spartan3 LLH switchbox LLH
DestinationSourceKind
TCELL0_LH.0TCELL1_LH.1buffer
TCELL0_LH.1TCELL1_LH.2buffer
TCELL0_LH.2TCELL1_LH.3buffer
TCELL0_LH.3TCELL1_LH.4buffer
TCELL0_LH.4TCELL1_LH.5buffer
TCELL0_LH.5TCELL1_LH.6buffer
TCELL0_LH.6TCELL1_LH.7buffer
TCELL0_LH.7TCELL1_LH.8buffer
TCELL0_LH.8TCELL1_LH.9buffer
TCELL0_LH.9TCELL1_LH.10buffer
TCELL0_LH.10TCELL1_LH.11buffer
TCELL0_LH.11TCELL1_LH.12buffer
TCELL0_LH.12TCELL1_LH.13buffer
TCELL0_LH.13TCELL1_LH.14buffer
TCELL0_LH.14TCELL1_LH.15buffer
TCELL0_LH.15TCELL1_LH.16buffer
TCELL0_LH.16TCELL1_LH.17buffer
TCELL0_LH.17TCELL1_LH.18buffer
TCELL0_LH.18TCELL1_LH.19buffer
TCELL0_LH.19TCELL1_LH.20buffer
TCELL0_LH.20TCELL1_LH.21buffer
TCELL0_LH.21TCELL1_LH.22buffer
TCELL0_LH.22TCELL1_LH.23buffer
TCELL0_LH.23TCELL1_LH.0buffer
TCELL1_LH.0TCELL0_LH.23buffer
TCELL1_LH.1TCELL0_LH.0buffer
TCELL1_LH.2TCELL0_LH.1buffer
TCELL1_LH.3TCELL0_LH.2buffer
TCELL1_LH.4TCELL0_LH.3buffer
TCELL1_LH.5TCELL0_LH.4buffer
TCELL1_LH.6TCELL0_LH.5buffer
TCELL1_LH.7TCELL0_LH.6buffer
TCELL1_LH.8TCELL0_LH.7buffer
TCELL1_LH.9TCELL0_LH.8buffer
TCELL1_LH.10TCELL0_LH.9buffer
TCELL1_LH.11TCELL0_LH.10buffer
TCELL1_LH.12TCELL0_LH.11buffer
TCELL1_LH.13TCELL0_LH.12buffer
TCELL1_LH.14TCELL0_LH.13buffer
TCELL1_LH.15TCELL0_LH.14buffer
TCELL1_LH.16TCELL0_LH.15buffer
TCELL1_LH.17TCELL0_LH.16buffer
TCELL1_LH.18TCELL0_LH.17buffer
TCELL1_LH.19TCELL0_LH.18buffer
TCELL1_LH.20TCELL0_LH.19buffer
TCELL1_LH.21TCELL0_LH.20buffer
TCELL1_LH.22TCELL0_LH.21buffer
TCELL1_LH.23TCELL0_LH.22buffer

Bitstream

LLH:BUF.0.LH.0.1.LH.1 0.1.2
LLH:BUF.0.LH.1.1.LH.2 0.1.4
LLH:BUF.0.LH.10.1.LH.11 0.1.28
LLH:BUF.0.LH.11.1.LH.12 0.1.30
LLH:BUF.0.LH.12.1.LH.13 0.1.34
LLH:BUF.0.LH.13.1.LH.14 0.1.36
LLH:BUF.0.LH.14.1.LH.15 0.1.38
LLH:BUF.0.LH.15.1.LH.16 0.1.42
LLH:BUF.0.LH.16.1.LH.17 0.1.44
LLH:BUF.0.LH.17.1.LH.18 0.1.46
LLH:BUF.0.LH.18.1.LH.19 0.1.50
LLH:BUF.0.LH.19.1.LH.20 0.1.52
LLH:BUF.0.LH.2.1.LH.3 0.1.6
LLH:BUF.0.LH.20.1.LH.21 0.1.54
LLH:BUF.0.LH.21.1.LH.22 0.1.58
LLH:BUF.0.LH.22.1.LH.23 0.1.60
LLH:BUF.0.LH.23.1.LH.0 0.1.62
LLH:BUF.0.LH.3.1.LH.4 0.1.10
LLH:BUF.0.LH.4.1.LH.5 0.1.12
LLH:BUF.0.LH.5.1.LH.6 0.1.14
LLH:BUF.0.LH.6.1.LH.7 0.1.18
LLH:BUF.0.LH.7.1.LH.8 0.1.20
LLH:BUF.0.LH.8.1.LH.9 0.1.22
LLH:BUF.0.LH.9.1.LH.10 0.1.26
LLH:BUF.1.LH.0.0.LH.23 0.1.61
LLH:BUF.1.LH.1.0.LH.0 0.1.1
LLH:BUF.1.LH.10.0.LH.9 0.1.25
LLH:BUF.1.LH.11.0.LH.10 0.1.27
LLH:BUF.1.LH.12.0.LH.11 0.1.29
LLH:BUF.1.LH.13.0.LH.12 0.1.33
LLH:BUF.1.LH.14.0.LH.13 0.1.35
LLH:BUF.1.LH.15.0.LH.14 0.1.37
LLH:BUF.1.LH.16.0.LH.15 0.1.41
LLH:BUF.1.LH.17.0.LH.16 0.1.43
LLH:BUF.1.LH.18.0.LH.17 0.1.45
LLH:BUF.1.LH.19.0.LH.18 0.1.49
LLH:BUF.1.LH.2.0.LH.1 0.1.3
LLH:BUF.1.LH.20.0.LH.19 0.1.51
LLH:BUF.1.LH.21.0.LH.20 0.1.53
LLH:BUF.1.LH.22.0.LH.21 0.1.57
LLH:BUF.1.LH.23.0.LH.22 0.1.59
LLH:BUF.1.LH.3.0.LH.2 0.1.5
LLH:BUF.1.LH.4.0.LH.3 0.1.9
LLH:BUF.1.LH.5.0.LH.4 0.1.11
LLH:BUF.1.LH.6.0.LH.5 0.1.13
LLH:BUF.1.LH.7.0.LH.6 0.1.17
LLH:BUF.1.LH.8.0.LH.7 0.1.19
LLH:BUF.1.LH.9.0.LH.8 0.1.21
non-inverted [0]

LLH.CLKB.S3A

This type of tile is used for horizontal splitters in the bottom IO row on Spartan 3A and Spartan 3A DSP. The same bitstream area is also used for CLKB.S3A.

Tile LLH.CLKB.S3A

Cells: 2

Bel LLH

Switchbox LLH

spartan3 LLH.CLKB.S3A switchbox LLH
DestinationSourceKind
TCELL0_LH.0TCELL1_LH.1buffer
TCELL0_LH.1TCELL1_LH.2buffer
TCELL0_LH.2TCELL1_LH.3buffer
TCELL0_LH.3TCELL1_LH.4buffer
TCELL0_LH.4TCELL1_LH.5buffer
TCELL0_LH.5TCELL1_LH.6buffer
TCELL0_LH.6TCELL1_LH.7buffer
TCELL0_LH.7TCELL1_LH.8buffer
TCELL0_LH.8TCELL1_LH.9buffer
TCELL0_LH.9TCELL1_LH.10buffer
TCELL0_LH.10TCELL1_LH.11buffer
TCELL0_LH.11TCELL1_LH.12buffer
TCELL0_LH.12TCELL1_LH.13buffer
TCELL0_LH.13TCELL1_LH.14buffer
TCELL0_LH.14TCELL1_LH.15buffer
TCELL0_LH.15TCELL1_LH.16buffer
TCELL0_LH.16TCELL1_LH.17buffer
TCELL0_LH.17TCELL1_LH.18buffer
TCELL0_LH.18TCELL1_LH.19buffer
TCELL0_LH.19TCELL1_LH.20buffer
TCELL0_LH.20TCELL1_LH.21buffer
TCELL0_LH.21TCELL1_LH.22buffer
TCELL0_LH.22TCELL1_LH.23buffer
TCELL0_LH.23TCELL1_LH.0buffer
TCELL1_LH.0TCELL0_LH.23buffer
TCELL1_LH.1TCELL0_LH.0buffer
TCELL1_LH.2TCELL0_LH.1buffer
TCELL1_LH.3TCELL0_LH.2buffer
TCELL1_LH.4TCELL0_LH.3buffer
TCELL1_LH.5TCELL0_LH.4buffer
TCELL1_LH.6TCELL0_LH.5buffer
TCELL1_LH.7TCELL0_LH.6buffer
TCELL1_LH.8TCELL0_LH.7buffer
TCELL1_LH.9TCELL0_LH.8buffer
TCELL1_LH.10TCELL0_LH.9buffer
TCELL1_LH.11TCELL0_LH.10buffer
TCELL1_LH.12TCELL0_LH.11buffer
TCELL1_LH.13TCELL0_LH.12buffer
TCELL1_LH.14TCELL0_LH.13buffer
TCELL1_LH.15TCELL0_LH.14buffer
TCELL1_LH.16TCELL0_LH.15buffer
TCELL1_LH.17TCELL0_LH.16buffer
TCELL1_LH.18TCELL0_LH.17buffer
TCELL1_LH.19TCELL0_LH.18buffer
TCELL1_LH.20TCELL0_LH.19buffer
TCELL1_LH.21TCELL0_LH.20buffer
TCELL1_LH.22TCELL0_LH.21buffer
TCELL1_LH.23TCELL0_LH.22buffer

Bitstream

LLH:BUF.0.LH.0.1.LH.1 0.1.2
LLH:BUF.0.LH.1.1.LH.2 0.1.1
LLH:BUF.0.LH.10.1.LH.11 0.1.19
LLH:BUF.0.LH.11.1.LH.12 0.1.23
LLH:BUF.0.LH.12.1.LH.13 0.1.16
LLH:BUF.0.LH.13.1.LH.14 0.1.3
LLH:BUF.0.LH.14.1.LH.15 0.1.31
LLH:BUF.0.LH.15.1.LH.16 0.1.14
LLH:BUF.0.LH.16.1.LH.17 0.1.33
LLH:BUF.0.LH.17.1.LH.18 0.1.34
LLH:BUF.0.LH.18.1.LH.19 0.1.37
LLH:BUF.0.LH.19.1.LH.20 0.1.38
LLH:BUF.0.LH.2.1.LH.3 0.1.6
LLH:BUF.0.LH.20.1.LH.21 0.1.48
LLH:BUF.0.LH.21.1.LH.22 0.1.46
LLH:BUF.0.LH.22.1.LH.23 0.1.59
LLH:BUF.0.LH.23.1.LH.0 0.1.56
LLH:BUF.0.LH.3.1.LH.4 0.1.27
LLH:BUF.0.LH.4.1.LH.5 0.1.8
LLH:BUF.0.LH.5.1.LH.6 0.1.10
LLH:BUF.0.LH.6.1.LH.7 0.1.13
LLH:BUF.0.LH.7.1.LH.8 0.1.28
LLH:BUF.0.LH.8.1.LH.9 0.1.18
LLH:BUF.0.LH.9.1.LH.10 0.1.26
LLH:BUF.1.LH.0.0.LH.23 0.1.58
LLH:BUF.1.LH.1.0.LH.0 0.1.0
LLH:BUF.1.LH.10.0.LH.9 0.1.21
LLH:BUF.1.LH.11.0.LH.10 0.1.20
LLH:BUF.1.LH.12.0.LH.11 0.1.22
LLH:BUF.1.LH.13.0.LH.12 0.1.4
LLH:BUF.1.LH.14.0.LH.13 0.1.5
LLH:BUF.1.LH.15.0.LH.14 0.1.30
LLH:BUF.1.LH.16.0.LH.15 0.1.15
LLH:BUF.1.LH.17.0.LH.16 0.1.32
LLH:BUF.1.LH.18.0.LH.17 0.1.35
LLH:BUF.1.LH.19.0.LH.18 0.1.36
LLH:BUF.1.LH.2.0.LH.1 0.1.24
LLH:BUF.1.LH.20.0.LH.19 0.1.39
LLH:BUF.1.LH.21.0.LH.20 0.1.45
LLH:BUF.1.LH.22.0.LH.21 0.1.47
LLH:BUF.1.LH.23.0.LH.22 0.1.57
LLH:BUF.1.LH.3.0.LH.2 0.1.25
LLH:BUF.1.LH.4.0.LH.3 0.1.7
LLH:BUF.1.LH.5.0.LH.4 0.1.11
LLH:BUF.1.LH.6.0.LH.5 0.1.9
LLH:BUF.1.LH.7.0.LH.6 0.1.12
LLH:BUF.1.LH.8.0.LH.7 0.1.29
LLH:BUF.1.LH.9.0.LH.8 0.1.17
non-inverted [0]

LLH.CLKT.S3A

This type of tile is used for horizontal splitters in the top IO row on Spartan 3A and Spartan 3A DSP. The same bitstream area is also used for CLKT.S3A.

Tile LLH.CLKT.S3A

Cells: 2

Bel LLH

Switchbox LLH

spartan3 LLH.CLKT.S3A switchbox LLH
DestinationSourceKind
TCELL0_LH.0TCELL1_LH.1buffer
TCELL0_LH.1TCELL1_LH.2buffer
TCELL0_LH.2TCELL1_LH.3buffer
TCELL0_LH.3TCELL1_LH.4buffer
TCELL0_LH.4TCELL1_LH.5buffer
TCELL0_LH.5TCELL1_LH.6buffer
TCELL0_LH.6TCELL1_LH.7buffer
TCELL0_LH.7TCELL1_LH.8buffer
TCELL0_LH.8TCELL1_LH.9buffer
TCELL0_LH.9TCELL1_LH.10buffer
TCELL0_LH.10TCELL1_LH.11buffer
TCELL0_LH.11TCELL1_LH.12buffer
TCELL0_LH.12TCELL1_LH.13buffer
TCELL0_LH.13TCELL1_LH.14buffer
TCELL0_LH.14TCELL1_LH.15buffer
TCELL0_LH.15TCELL1_LH.16buffer
TCELL0_LH.16TCELL1_LH.17buffer
TCELL0_LH.17TCELL1_LH.18buffer
TCELL0_LH.18TCELL1_LH.19buffer
TCELL0_LH.19TCELL1_LH.20buffer
TCELL0_LH.20TCELL1_LH.21buffer
TCELL0_LH.21TCELL1_LH.22buffer
TCELL0_LH.22TCELL1_LH.23buffer
TCELL0_LH.23TCELL1_LH.0buffer
TCELL1_LH.0TCELL0_LH.23buffer
TCELL1_LH.1TCELL0_LH.0buffer
TCELL1_LH.2TCELL0_LH.1buffer
TCELL1_LH.3TCELL0_LH.2buffer
TCELL1_LH.4TCELL0_LH.3buffer
TCELL1_LH.5TCELL0_LH.4buffer
TCELL1_LH.6TCELL0_LH.5buffer
TCELL1_LH.7TCELL0_LH.6buffer
TCELL1_LH.8TCELL0_LH.7buffer
TCELL1_LH.9TCELL0_LH.8buffer
TCELL1_LH.10TCELL0_LH.9buffer
TCELL1_LH.11TCELL0_LH.10buffer
TCELL1_LH.12TCELL0_LH.11buffer
TCELL1_LH.13TCELL0_LH.12buffer
TCELL1_LH.14TCELL0_LH.13buffer
TCELL1_LH.15TCELL0_LH.14buffer
TCELL1_LH.16TCELL0_LH.15buffer
TCELL1_LH.17TCELL0_LH.16buffer
TCELL1_LH.18TCELL0_LH.17buffer
TCELL1_LH.19TCELL0_LH.18buffer
TCELL1_LH.20TCELL0_LH.19buffer
TCELL1_LH.21TCELL0_LH.20buffer
TCELL1_LH.22TCELL0_LH.21buffer
TCELL1_LH.23TCELL0_LH.22buffer

Bitstream

LLH:BUF.0.LH.0.1.LH.1 0.1.7
LLH:BUF.0.LH.1.1.LH.2 0.1.4
LLH:BUF.0.LH.10.1.LH.11 0.1.60
LLH:BUF.0.LH.11.1.LH.12 0.1.47
LLH:BUF.0.LH.12.1.LH.13 0.1.40
LLH:BUF.0.LH.13.1.LH.14 0.1.44
LLH:BUF.0.LH.14.1.LH.15 0.1.37
LLH:BUF.0.LH.15.1.LH.16 0.1.45
LLH:BUF.0.LH.16.1.LH.17 0.1.35
LLH:BUF.0.LH.17.1.LH.18 0.1.50
LLH:BUF.0.LH.18.1.LH.19 0.1.53
LLH:BUF.0.LH.19.1.LH.20 0.1.55
LLH:BUF.0.LH.2.1.LH.3 0.1.17
LLH:BUF.0.LH.20.1.LH.21 0.1.36
LLH:BUF.0.LH.21.1.LH.22 0.1.57
LLH:BUF.0.LH.22.1.LH.23 0.1.62
LLH:BUF.0.LH.23.1.LH.0 0.1.61
LLH:BUF.0.LH.3.1.LH.4 0.1.15
LLH:BUF.0.LH.4.1.LH.5 0.1.25
LLH:BUF.0.LH.5.1.LH.6 0.1.26
LLH:BUF.0.LH.6.1.LH.7 0.1.29
LLH:BUF.0.LH.7.1.LH.8 0.1.30
LLH:BUF.0.LH.8.1.LH.9 0.1.49
LLH:BUF.0.LH.9.1.LH.10 0.1.32
LLH:BUF.1.LH.0.0.LH.23 0.1.63
LLH:BUF.1.LH.1.0.LH.0 0.1.5
LLH:BUF.1.LH.10.0.LH.9 0.1.33
LLH:BUF.1.LH.11.0.LH.10 0.1.58
LLH:BUF.1.LH.12.0.LH.11 0.1.59
LLH:BUF.1.LH.13.0.LH.12 0.1.41
LLH:BUF.1.LH.14.0.LH.13 0.1.43
LLH:BUF.1.LH.15.0.LH.14 0.1.42
LLH:BUF.1.LH.16.0.LH.15 0.1.46
LLH:BUF.1.LH.17.0.LH.16 0.1.34
LLH:BUF.1.LH.18.0.LH.17 0.1.51
LLH:BUF.1.LH.19.0.LH.18 0.1.54
LLH:BUF.1.LH.2.0.LH.1 0.1.6
LLH:BUF.1.LH.20.0.LH.19 0.1.52
LLH:BUF.1.LH.21.0.LH.20 0.1.56
LLH:BUF.1.LH.22.0.LH.21 0.1.38
LLH:BUF.1.LH.23.0.LH.22 0.1.39
LLH:BUF.1.LH.3.0.LH.2 0.1.16
LLH:BUF.1.LH.4.0.LH.3 0.1.18
LLH:BUF.1.LH.5.0.LH.4 0.1.24
LLH:BUF.1.LH.6.0.LH.5 0.1.27
LLH:BUF.1.LH.7.0.LH.6 0.1.28
LLH:BUF.1.LH.8.0.LH.7 0.1.31
LLH:BUF.1.LH.9.0.LH.8 0.1.48
non-inverted [0]