Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Clock column buffers

Tile RCLK_INT

Cells: 4 IRIs: 0

Muxes

ultrascale RCLK_INT muxes
DestinationSources
TCELL0:RCLK.IMUX.0TCELL0:VCC, TCELL0:RCLK.INODE.1, TCELL0:RCLK.INODE.8, TCELL0:RCLK.INODE.10, TCELL0:RCLK.INODE.14, TCELL0:RCLK.INODE.21, TCELL0:RCLK.INODE.23
TCELL0:RCLK.IMUX.1TCELL0:VCC, TCELL0:RCLK.INODE.1, TCELL0:RCLK.INODE.8, TCELL0:RCLK.INODE.10, TCELL0:RCLK.INODE.14, TCELL0:RCLK.INODE.21, TCELL0:RCLK.INODE.23
TCELL0:RCLK.IMUX.2TCELL0:VCC, TCELL0:RCLK.INODE.1, TCELL0:RCLK.INODE.8, TCELL0:RCLK.INODE.10, TCELL0:RCLK.INODE.14, TCELL0:RCLK.INODE.21, TCELL0:RCLK.INODE.23
TCELL0:RCLK.IMUX.3TCELL0:VCC, TCELL0:RCLK.INODE.1, TCELL0:RCLK.INODE.8, TCELL0:RCLK.INODE.10, TCELL0:RCLK.INODE.14, TCELL0:RCLK.INODE.21, TCELL0:RCLK.INODE.23
TCELL0:RCLK.IMUX.4TCELL0:VCC, TCELL0:RCLK.INODE.1, TCELL0:RCLK.INODE.8, TCELL0:RCLK.INODE.10, TCELL0:RCLK.INODE.14, TCELL0:RCLK.INODE.21, TCELL0:RCLK.INODE.23
TCELL0:RCLK.IMUX.5TCELL0:VCC, TCELL0:RCLK.INODE.1, TCELL0:RCLK.INODE.8, TCELL0:RCLK.INODE.10, TCELL0:RCLK.INODE.14, TCELL0:RCLK.INODE.21, TCELL0:RCLK.INODE.23
TCELL0:RCLK.IMUX.6TCELL0:VCC, TCELL0:RCLK.INODE.3, TCELL0:RCLK.INODE.5, TCELL0:RCLK.INODE.7, TCELL0:RCLK.INODE.12, TCELL0:RCLK.INODE.16, TCELL0:RCLK.INODE.18
TCELL0:RCLK.IMUX.7TCELL0:VCC, TCELL0:RCLK.INODE.3, TCELL0:RCLK.INODE.5, TCELL0:RCLK.INODE.7, TCELL0:RCLK.INODE.12, TCELL0:RCLK.INODE.16, TCELL0:RCLK.INODE.18
TCELL0:RCLK.IMUX.8TCELL0:VCC, TCELL0:RCLK.INODE.3, TCELL0:RCLK.INODE.5, TCELL0:RCLK.INODE.7, TCELL0:RCLK.INODE.12, TCELL0:RCLK.INODE.16, TCELL0:RCLK.INODE.18
TCELL0:RCLK.IMUX.9TCELL0:VCC, TCELL0:RCLK.INODE.3, TCELL0:RCLK.INODE.5, TCELL0:RCLK.INODE.7, TCELL0:RCLK.INODE.12, TCELL0:RCLK.INODE.16, TCELL0:RCLK.INODE.18
TCELL0:RCLK.IMUX.10TCELL0:VCC, TCELL0:RCLK.INODE.3, TCELL0:RCLK.INODE.5, TCELL0:RCLK.INODE.7, TCELL0:RCLK.INODE.12, TCELL0:RCLK.INODE.16, TCELL0:RCLK.INODE.18
TCELL0:RCLK.IMUX.11TCELL0:VCC, TCELL0:RCLK.INODE.3, TCELL0:RCLK.INODE.5, TCELL0:RCLK.INODE.7, TCELL0:RCLK.INODE.12, TCELL0:RCLK.INODE.16, TCELL0:RCLK.INODE.18
TCELL0:RCLK.IMUX.12TCELL0:VCC, TCELL0:RCLK.INODE.0, TCELL0:RCLK.INODE.4, TCELL0:RCLK.INODE.6, TCELL0:RCLK.INODE.15, TCELL0:RCLK.INODE.17, TCELL0:RCLK.INODE.19
TCELL0:RCLK.IMUX.13TCELL0:VCC, TCELL0:RCLK.INODE.0, TCELL0:RCLK.INODE.4, TCELL0:RCLK.INODE.6, TCELL0:RCLK.INODE.15, TCELL0:RCLK.INODE.17, TCELL0:RCLK.INODE.19
TCELL0:RCLK.IMUX.14TCELL0:VCC, TCELL0:RCLK.INODE.0, TCELL0:RCLK.INODE.4, TCELL0:RCLK.INODE.6, TCELL0:RCLK.INODE.15, TCELL0:RCLK.INODE.17, TCELL0:RCLK.INODE.19
TCELL0:RCLK.IMUX.15TCELL0:VCC, TCELL0:RCLK.INODE.0, TCELL0:RCLK.INODE.4, TCELL0:RCLK.INODE.6, TCELL0:RCLK.INODE.15, TCELL0:RCLK.INODE.17, TCELL0:RCLK.INODE.19
TCELL0:RCLK.IMUX.16TCELL0:VCC, TCELL0:RCLK.INODE.0, TCELL0:RCLK.INODE.4, TCELL0:RCLK.INODE.6, TCELL0:RCLK.INODE.15, TCELL0:RCLK.INODE.17, TCELL0:RCLK.INODE.19
TCELL0:RCLK.IMUX.17TCELL0:VCC, TCELL0:RCLK.INODE.0, TCELL0:RCLK.INODE.4, TCELL0:RCLK.INODE.6, TCELL0:RCLK.INODE.15, TCELL0:RCLK.INODE.17, TCELL0:RCLK.INODE.19
TCELL0:RCLK.IMUX.18TCELL0:VCC, TCELL0:RCLK.INODE.2, TCELL0:RCLK.INODE.9, TCELL0:RCLK.INODE.11, TCELL0:RCLK.INODE.13, TCELL0:RCLK.INODE.20, TCELL0:RCLK.INODE.22
TCELL0:RCLK.IMUX.19TCELL0:VCC, TCELL0:RCLK.INODE.2, TCELL0:RCLK.INODE.9, TCELL0:RCLK.INODE.11, TCELL0:RCLK.INODE.13, TCELL0:RCLK.INODE.20, TCELL0:RCLK.INODE.22
TCELL0:RCLK.IMUX.20TCELL0:VCC, TCELL0:RCLK.INODE.2, TCELL0:RCLK.INODE.9, TCELL0:RCLK.INODE.11, TCELL0:RCLK.INODE.13, TCELL0:RCLK.INODE.20, TCELL0:RCLK.INODE.22
TCELL0:RCLK.IMUX.21TCELL0:VCC, TCELL0:RCLK.INODE.2, TCELL0:RCLK.INODE.9, TCELL0:RCLK.INODE.11, TCELL0:RCLK.INODE.13, TCELL0:RCLK.INODE.20, TCELL0:RCLK.INODE.22
TCELL0:RCLK.IMUX.22TCELL0:VCC, TCELL0:RCLK.INODE.2, TCELL0:RCLK.INODE.9, TCELL0:RCLK.INODE.11, TCELL0:RCLK.INODE.13, TCELL0:RCLK.INODE.20, TCELL0:RCLK.INODE.22
TCELL0:RCLK.IMUX.23TCELL0:VCC, TCELL0:RCLK.INODE.2, TCELL0:RCLK.INODE.9, TCELL0:RCLK.INODE.11, TCELL0:RCLK.INODE.13, TCELL0:RCLK.INODE.20, TCELL0:RCLK.INODE.22
TCELL0:RCLK.INODE.0TCELL0:SNG.S.0.0, TCELL0:SNG.S.3.0, TCELL0:SNG.S.6.0, TCELL0:DBL.S.1.1, TCELL0:DBL.S.4.0, TCELL0:DBL.S.7.1
TCELL0:RCLK.INODE.1TCELL0:SNG.S.0.0, TCELL0:SNG.S.3.0, TCELL0:SNG.S.6.0, TCELL0:DBL.S.1.1, TCELL0:DBL.S.4.0, TCELL0:DBL.S.7.1
TCELL0:RCLK.INODE.2TCELL0:SNG.S.0.0, TCELL0:SNG.S.3.0, TCELL0:SNG.S.6.0, TCELL0:DBL.S.1.1, TCELL0:DBL.S.4.0, TCELL0:DBL.S.7.1
TCELL0:RCLK.INODE.3TCELL0:SNG.S.0.0, TCELL0:SNG.S.3.0, TCELL0:SNG.S.6.0, TCELL0:DBL.S.1.1, TCELL0:DBL.S.4.0, TCELL0:DBL.S.7.1
TCELL0:RCLK.INODE.4TCELL0:SNG.S.0.0, TCELL0:SNG.S.2.0, TCELL0:SNG.S.5.0, TCELL0:DBL.S.0.0, TCELL0:DBL.S.3.1, TCELL0:DBL.S.7.0
TCELL0:RCLK.INODE.5TCELL0:SNG.S.1.0, TCELL0:SNG.S.2.0, TCELL0:SNG.S.5.0, TCELL0:DBL.S.0.0, TCELL0:DBL.S.3.1, TCELL0:DBL.S.7.0
TCELL0:RCLK.INODE.6TCELL0:SNG.S.1.0, TCELL0:SNG.S.4.0, TCELL0:SNG.S.7.0, TCELL0:DBL.S.0.0, TCELL0:DBL.S.2.0, TCELL0:DBL.S.5.1
TCELL0:RCLK.INODE.7TCELL0:SNG.S.1.0, TCELL0:SNG.S.4.0, TCELL0:SNG.S.7.0, TCELL0:DBL.S.2.0, TCELL0:DBL.S.4.0, TCELL0:DBL.S.5.1
TCELL0:RCLK.INODE.8TCELL0:SNG.S.1.0, TCELL0:SNG.S.4.0, TCELL0:SNG.S.7.0, TCELL0:DBL.S.2.0, TCELL0:DBL.S.4.0, TCELL0:DBL.S.5.1
TCELL0:RCLK.INODE.9TCELL0:SNG.S.1.0, TCELL0:SNG.S.4.0, TCELL0:SNG.S.7.0, TCELL0:DBL.S.0.0, TCELL0:DBL.S.2.0, TCELL0:DBL.S.5.1
TCELL0:RCLK.INODE.10TCELL0:SNG.S.1.0, TCELL0:SNG.S.2.0, TCELL0:SNG.S.5.0, TCELL0:DBL.S.0.0, TCELL0:DBL.S.3.1, TCELL0:DBL.S.7.0
TCELL0:RCLK.INODE.11TCELL0:SNG.S.0.0, TCELL0:SNG.S.2.0, TCELL0:SNG.S.5.0, TCELL0:DBL.S.0.0, TCELL0:DBL.S.3.1, TCELL0:DBL.S.7.0
TCELL0:RCLK.INODE.12TCELL0:SNG.N.0.1, TCELL0:SNG.N.3.1, TCELL0:SNG.N.6.1, TCELL0:DBL.N.1.2, TCELL0:DBL.N.4.1, TCELL0:DBL.N.7.2
TCELL0:RCLK.INODE.13TCELL0:SNG.N.0.1, TCELL0:SNG.N.3.1, TCELL0:SNG.N.6.1, TCELL0:DBL.N.1.2, TCELL0:DBL.N.4.1, TCELL0:DBL.N.7.2
TCELL0:RCLK.INODE.14TCELL0:SNG.N.0.1, TCELL0:SNG.N.3.1, TCELL0:SNG.N.6.1, TCELL0:DBL.N.1.2, TCELL0:DBL.N.4.1, TCELL0:DBL.N.7.2
TCELL0:RCLK.INODE.15TCELL0:SNG.N.0.1, TCELL0:SNG.N.3.1, TCELL0:SNG.N.6.1, TCELL0:DBL.N.1.2, TCELL0:DBL.N.4.1, TCELL0:DBL.N.7.2
TCELL0:RCLK.INODE.16TCELL0:SNG.N.0.1, TCELL0:SNG.N.2.1, TCELL0:SNG.N.5.1, TCELL0:DBL.N.0.1, TCELL0:DBL.N.3.2, TCELL0:DBL.N.7.1
TCELL0:RCLK.INODE.17TCELL0:SNG.N.1.1, TCELL0:SNG.N.2.1, TCELL0:SNG.N.5.1, TCELL0:DBL.N.0.1, TCELL0:DBL.N.3.2, TCELL0:DBL.N.7.1
TCELL0:RCLK.INODE.18TCELL0:SNG.N.1.1, TCELL0:SNG.N.4.1, TCELL0:SNG.N.7.1, TCELL0:DBL.N.0.1, TCELL0:DBL.N.2.1, TCELL0:DBL.N.5.2
TCELL0:RCLK.INODE.19TCELL0:SNG.N.1.1, TCELL0:SNG.N.3.1, TCELL0:SNG.N.4.1, TCELL0:SNG.N.7.1, TCELL0:DBL.N.2.1, TCELL0:DBL.N.5.2
TCELL0:RCLK.INODE.20TCELL0:SNG.N.1.1, TCELL0:SNG.N.3.1, TCELL0:SNG.N.4.1, TCELL0:SNG.N.7.1, TCELL0:DBL.N.2.1, TCELL0:DBL.N.5.2
TCELL0:RCLK.INODE.21TCELL0:SNG.N.1.1, TCELL0:SNG.N.4.1, TCELL0:SNG.N.7.1, TCELL0:DBL.N.0.1, TCELL0:DBL.N.2.1, TCELL0:DBL.N.5.2
TCELL0:RCLK.INODE.22TCELL0:SNG.N.1.1, TCELL0:SNG.N.2.1, TCELL0:SNG.N.5.1, TCELL0:DBL.N.0.1, TCELL0:DBL.N.3.2, TCELL0:DBL.N.7.1
TCELL0:RCLK.INODE.23TCELL0:SNG.N.0.1, TCELL0:SNG.N.2.1, TCELL0:SNG.N.5.1, TCELL0:DBL.N.0.1, TCELL0:DBL.N.3.2, TCELL0:DBL.N.7.1
TCELL1:RCLK.IMUX.0TCELL0:VCC, TCELL1:RCLK.INODE.1, TCELL1:RCLK.INODE.8, TCELL1:RCLK.INODE.10, TCELL1:RCLK.INODE.14, TCELL1:RCLK.INODE.21, TCELL1:RCLK.INODE.23
TCELL1:RCLK.IMUX.1TCELL0:VCC, TCELL1:RCLK.INODE.1, TCELL1:RCLK.INODE.8, TCELL1:RCLK.INODE.10, TCELL1:RCLK.INODE.14, TCELL1:RCLK.INODE.21, TCELL1:RCLK.INODE.23
TCELL1:RCLK.IMUX.2TCELL0:VCC, TCELL1:RCLK.INODE.1, TCELL1:RCLK.INODE.8, TCELL1:RCLK.INODE.10, TCELL1:RCLK.INODE.14, TCELL1:RCLK.INODE.21, TCELL1:RCLK.INODE.23
TCELL1:RCLK.IMUX.3TCELL0:VCC, TCELL1:RCLK.INODE.1, TCELL1:RCLK.INODE.8, TCELL1:RCLK.INODE.10, TCELL1:RCLK.INODE.14, TCELL1:RCLK.INODE.21, TCELL1:RCLK.INODE.23
TCELL1:RCLK.IMUX.4TCELL0:VCC, TCELL1:RCLK.INODE.1, TCELL1:RCLK.INODE.8, TCELL1:RCLK.INODE.10, TCELL1:RCLK.INODE.14, TCELL1:RCLK.INODE.21, TCELL1:RCLK.INODE.23
TCELL1:RCLK.IMUX.5TCELL0:VCC, TCELL1:RCLK.INODE.1, TCELL1:RCLK.INODE.8, TCELL1:RCLK.INODE.10, TCELL1:RCLK.INODE.14, TCELL1:RCLK.INODE.21, TCELL1:RCLK.INODE.23
TCELL1:RCLK.IMUX.6TCELL0:VCC, TCELL1:RCLK.INODE.3, TCELL1:RCLK.INODE.5, TCELL1:RCLK.INODE.7, TCELL1:RCLK.INODE.12, TCELL1:RCLK.INODE.16, TCELL1:RCLK.INODE.18
TCELL1:RCLK.IMUX.7TCELL0:VCC, TCELL1:RCLK.INODE.3, TCELL1:RCLK.INODE.5, TCELL1:RCLK.INODE.7, TCELL1:RCLK.INODE.12, TCELL1:RCLK.INODE.16, TCELL1:RCLK.INODE.18
TCELL1:RCLK.IMUX.8TCELL0:VCC, TCELL1:RCLK.INODE.3, TCELL1:RCLK.INODE.5, TCELL1:RCLK.INODE.7, TCELL1:RCLK.INODE.12, TCELL1:RCLK.INODE.16, TCELL1:RCLK.INODE.18
TCELL1:RCLK.IMUX.9TCELL0:VCC, TCELL1:RCLK.INODE.3, TCELL1:RCLK.INODE.5, TCELL1:RCLK.INODE.7, TCELL1:RCLK.INODE.12, TCELL1:RCLK.INODE.16, TCELL1:RCLK.INODE.18
TCELL1:RCLK.IMUX.10TCELL0:VCC, TCELL1:RCLK.INODE.3, TCELL1:RCLK.INODE.5, TCELL1:RCLK.INODE.7, TCELL1:RCLK.INODE.12, TCELL1:RCLK.INODE.16, TCELL1:RCLK.INODE.18
TCELL1:RCLK.IMUX.11TCELL0:VCC, TCELL1:RCLK.INODE.3, TCELL1:RCLK.INODE.5, TCELL1:RCLK.INODE.7, TCELL1:RCLK.INODE.12, TCELL1:RCLK.INODE.16, TCELL1:RCLK.INODE.18
TCELL1:RCLK.IMUX.12TCELL0:VCC, TCELL1:RCLK.INODE.0, TCELL1:RCLK.INODE.4, TCELL1:RCLK.INODE.6, TCELL1:RCLK.INODE.15, TCELL1:RCLK.INODE.17, TCELL1:RCLK.INODE.19
TCELL1:RCLK.IMUX.13TCELL0:VCC, TCELL1:RCLK.INODE.0, TCELL1:RCLK.INODE.4, TCELL1:RCLK.INODE.6, TCELL1:RCLK.INODE.15, TCELL1:RCLK.INODE.17, TCELL1:RCLK.INODE.19
TCELL1:RCLK.IMUX.14TCELL0:VCC, TCELL1:RCLK.INODE.0, TCELL1:RCLK.INODE.4, TCELL1:RCLK.INODE.6, TCELL1:RCLK.INODE.15, TCELL1:RCLK.INODE.17, TCELL1:RCLK.INODE.19
TCELL1:RCLK.IMUX.15TCELL0:VCC, TCELL1:RCLK.INODE.0, TCELL1:RCLK.INODE.4, TCELL1:RCLK.INODE.6, TCELL1:RCLK.INODE.15, TCELL1:RCLK.INODE.17, TCELL1:RCLK.INODE.19
TCELL1:RCLK.IMUX.16TCELL0:VCC, TCELL1:RCLK.INODE.0, TCELL1:RCLK.INODE.4, TCELL1:RCLK.INODE.6, TCELL1:RCLK.INODE.15, TCELL1:RCLK.INODE.17, TCELL1:RCLK.INODE.19
TCELL1:RCLK.IMUX.17TCELL0:VCC, TCELL1:RCLK.INODE.0, TCELL1:RCLK.INODE.4, TCELL1:RCLK.INODE.6, TCELL1:RCLK.INODE.15, TCELL1:RCLK.INODE.17, TCELL1:RCLK.INODE.19
TCELL1:RCLK.IMUX.18TCELL0:VCC, TCELL1:RCLK.INODE.2, TCELL1:RCLK.INODE.9, TCELL1:RCLK.INODE.11, TCELL1:RCLK.INODE.13, TCELL1:RCLK.INODE.20, TCELL1:RCLK.INODE.22
TCELL1:RCLK.IMUX.19TCELL0:VCC, TCELL1:RCLK.INODE.2, TCELL1:RCLK.INODE.9, TCELL1:RCLK.INODE.11, TCELL1:RCLK.INODE.13, TCELL1:RCLK.INODE.20, TCELL1:RCLK.INODE.22
TCELL1:RCLK.IMUX.20TCELL0:VCC, TCELL1:RCLK.INODE.2, TCELL1:RCLK.INODE.9, TCELL1:RCLK.INODE.11, TCELL1:RCLK.INODE.13, TCELL1:RCLK.INODE.20, TCELL1:RCLK.INODE.22
TCELL1:RCLK.IMUX.21TCELL0:VCC, TCELL1:RCLK.INODE.2, TCELL1:RCLK.INODE.9, TCELL1:RCLK.INODE.11, TCELL1:RCLK.INODE.13, TCELL1:RCLK.INODE.20, TCELL1:RCLK.INODE.22
TCELL1:RCLK.IMUX.22TCELL0:VCC, TCELL1:RCLK.INODE.2, TCELL1:RCLK.INODE.9, TCELL1:RCLK.INODE.11, TCELL1:RCLK.INODE.13, TCELL1:RCLK.INODE.20, TCELL1:RCLK.INODE.22
TCELL1:RCLK.IMUX.23TCELL0:VCC, TCELL1:RCLK.INODE.2, TCELL1:RCLK.INODE.9, TCELL1:RCLK.INODE.11, TCELL1:RCLK.INODE.13, TCELL1:RCLK.INODE.20, TCELL1:RCLK.INODE.22
TCELL1:RCLK.INODE.0TCELL1:SNG.S.0.0, TCELL1:SNG.S.3.0, TCELL1:SNG.S.6.0, TCELL1:DBL.S.1.1, TCELL1:DBL.S.4.0, TCELL1:DBL.S.7.1
TCELL1:RCLK.INODE.1TCELL1:SNG.S.0.0, TCELL1:SNG.S.3.0, TCELL1:SNG.S.6.0, TCELL1:DBL.S.1.1, TCELL1:DBL.S.4.0, TCELL1:DBL.S.7.1
TCELL1:RCLK.INODE.2TCELL1:SNG.S.0.0, TCELL1:SNG.S.3.0, TCELL1:SNG.S.6.0, TCELL1:DBL.S.1.1, TCELL1:DBL.S.4.0, TCELL1:DBL.S.7.1
TCELL1:RCLK.INODE.3TCELL1:SNG.S.0.0, TCELL1:SNG.S.3.0, TCELL1:SNG.S.6.0, TCELL1:DBL.S.1.1, TCELL1:DBL.S.4.0, TCELL1:DBL.S.7.1
TCELL1:RCLK.INODE.4TCELL1:SNG.S.0.0, TCELL1:SNG.S.2.0, TCELL1:SNG.S.5.0, TCELL1:DBL.S.0.0, TCELL1:DBL.S.3.1, TCELL1:DBL.S.6.0
TCELL1:RCLK.INODE.5TCELL1:SNG.S.1.0, TCELL1:SNG.S.2.0, TCELL1:SNG.S.5.0, TCELL1:DBL.S.0.0, TCELL1:DBL.S.3.1, TCELL1:DBL.S.6.0
TCELL1:RCLK.INODE.6TCELL1:SNG.S.1.0, TCELL1:SNG.S.4.0, TCELL1:SNG.S.7.0, TCELL1:DBL.S.0.0, TCELL1:DBL.S.2.0, TCELL1:DBL.S.5.1
TCELL1:RCLK.INODE.7TCELL1:SNG.S.1.0, TCELL1:SNG.S.4.0, TCELL1:SNG.S.7.0, TCELL1:DBL.S.2.0, TCELL1:DBL.S.4.0, TCELL1:DBL.S.5.1
TCELL1:RCLK.INODE.8TCELL1:SNG.S.1.0, TCELL1:SNG.S.4.0, TCELL1:SNG.S.7.0, TCELL1:DBL.S.2.0, TCELL1:DBL.S.4.0, TCELL1:DBL.S.5.1
TCELL1:RCLK.INODE.9TCELL1:SNG.S.1.0, TCELL1:SNG.S.4.0, TCELL1:SNG.S.7.0, TCELL1:DBL.S.0.0, TCELL1:DBL.S.2.0, TCELL1:DBL.S.5.1
TCELL1:RCLK.INODE.10TCELL1:SNG.S.1.0, TCELL1:SNG.S.2.0, TCELL1:SNG.S.5.0, TCELL1:DBL.S.0.0, TCELL1:DBL.S.3.1, TCELL1:DBL.S.6.0
TCELL1:RCLK.INODE.11TCELL1:SNG.S.0.0, TCELL1:SNG.S.2.0, TCELL1:SNG.S.5.0, TCELL1:DBL.S.0.0, TCELL1:DBL.S.3.1, TCELL1:DBL.S.6.0
TCELL1:RCLK.INODE.12TCELL1:SNG.N.0.1, TCELL1:SNG.N.3.1, TCELL1:SNG.N.6.1, TCELL1:DBL.N.1.2, TCELL1:DBL.N.4.1, TCELL1:DBL.N.7.2
TCELL1:RCLK.INODE.13TCELL1:SNG.N.0.1, TCELL1:SNG.N.3.1, TCELL1:SNG.N.6.1, TCELL1:DBL.N.1.2, TCELL1:DBL.N.4.1, TCELL1:DBL.N.7.2
TCELL1:RCLK.INODE.14TCELL1:SNG.N.0.1, TCELL1:SNG.N.3.1, TCELL1:SNG.N.6.1, TCELL1:DBL.N.1.2, TCELL1:DBL.N.4.1, TCELL1:DBL.N.7.2
TCELL1:RCLK.INODE.15TCELL1:SNG.N.0.1, TCELL1:SNG.N.3.1, TCELL1:SNG.N.6.1, TCELL1:DBL.N.1.2, TCELL1:DBL.N.4.1, TCELL1:DBL.N.7.2
TCELL1:RCLK.INODE.16TCELL1:SNG.N.0.1, TCELL1:SNG.N.2.1, TCELL1:SNG.N.5.1, TCELL1:DBL.N.0.1, TCELL1:DBL.N.3.2, TCELL1:DBL.N.6.1
TCELL1:RCLK.INODE.17TCELL1:SNG.N.1.1, TCELL1:SNG.N.2.1, TCELL1:SNG.N.5.1, TCELL1:DBL.N.0.1, TCELL1:DBL.N.3.2, TCELL1:DBL.N.6.1
TCELL1:RCLK.INODE.18TCELL1:SNG.N.1.1, TCELL1:SNG.N.4.1, TCELL1:SNG.N.7.1, TCELL1:DBL.N.0.1, TCELL1:DBL.N.2.1, TCELL1:DBL.N.5.2
TCELL1:RCLK.INODE.19TCELL1:SNG.N.1.1, TCELL1:SNG.N.3.1, TCELL1:SNG.N.4.1, TCELL1:SNG.N.7.1, TCELL1:DBL.N.2.1, TCELL1:DBL.N.5.2
TCELL1:RCLK.INODE.20TCELL1:SNG.N.1.1, TCELL1:SNG.N.3.1, TCELL1:SNG.N.4.1, TCELL1:SNG.N.7.1, TCELL1:DBL.N.2.1, TCELL1:DBL.N.5.2
TCELL1:RCLK.INODE.21TCELL1:SNG.N.1.1, TCELL1:SNG.N.4.1, TCELL1:SNG.N.7.1, TCELL1:DBL.N.0.1, TCELL1:DBL.N.2.1, TCELL1:DBL.N.5.2
TCELL1:RCLK.INODE.22TCELL1:SNG.N.1.1, TCELL1:SNG.N.2.1, TCELL1:SNG.N.5.1, TCELL1:DBL.N.0.1, TCELL1:DBL.N.3.2, TCELL1:DBL.N.6.1
TCELL1:RCLK.INODE.23TCELL1:SNG.N.0.1, TCELL1:SNG.N.2.1, TCELL1:SNG.N.5.1, TCELL1:DBL.N.0.1, TCELL1:DBL.N.3.2, TCELL1:DBL.N.6.1

Bel BUFCE_LEAF_X16_S

ultrascale RCLK_INT bel BUFCE_LEAF_X16_S
PinDirectionWires
CE_INT0inputTCELL0:RCLK.IMUX.12
CE_INT1inputTCELL1:RCLK.IMUX.12
CE_INT10inputTCELL0:RCLK.IMUX.19
CE_INT11inputTCELL1:RCLK.IMUX.19
CE_INT12inputTCELL0:RCLK.IMUX.15
CE_INT13inputTCELL1:RCLK.IMUX.15
CE_INT14inputTCELL0:RCLK.IMUX.20
CE_INT15inputTCELL1:RCLK.IMUX.20
CE_INT2inputTCELL0:RCLK.IMUX.18
CE_INT3inputTCELL1:RCLK.IMUX.18
CE_INT4inputTCELL0:RCLK.IMUX.13
CE_INT5inputTCELL1:RCLK.IMUX.13
CE_INT6inputTCELL0:RCLK.IMUX.14
CE_INT7inputTCELL1:RCLK.IMUX.10
CE_INT8inputTCELL1:RCLK.IMUX.14
CE_INT9inputTCELL0:RCLK.IMUX.10
CLK_OUT0outputTCELL2:GCLK0
CLK_OUT1outputTCELL2:GCLK2
CLK_OUT10outputTCELL2:GCLK5
CLK_OUT11outputTCELL2:GCLK7
CLK_OUT12outputTCELL2:GCLK9
CLK_OUT13outputTCELL2:GCLK11
CLK_OUT14outputTCELL2:GCLK13
CLK_OUT15outputTCELL2:GCLK15
CLK_OUT2outputTCELL2:GCLK4
CLK_OUT3outputTCELL2:GCLK6
CLK_OUT4outputTCELL2:GCLK8
CLK_OUT5outputTCELL2:GCLK10
CLK_OUT6outputTCELL2:GCLK12
CLK_OUT7outputTCELL2:GCLK14
CLK_OUT8outputTCELL2:GCLK1
CLK_OUT9outputTCELL2:GCLK3

Bel BUFCE_LEAF_X16_N

ultrascale RCLK_INT bel BUFCE_LEAF_X16_N
PinDirectionWires
CE_INT0inputTCELL1:RCLK.IMUX.21
CE_INT1inputTCELL0:RCLK.IMUX.21
CE_INT10inputTCELL1:RCLK.IMUX.16
CE_INT11inputTCELL0:RCLK.IMUX.11
CE_INT12inputTCELL1:RCLK.IMUX.23
CE_INT13inputTCELL0:RCLK.IMUX.5
CE_INT14inputTCELL1:RCLK.IMUX.17
CE_INT15inputTCELL0:RCLK.IMUX.17
CE_INT2inputTCELL1:RCLK.IMUX.11
CE_INT3inputTCELL0:RCLK.IMUX.16
CE_INT4inputTCELL1:RCLK.IMUX.4
CE_INT5inputTCELL0:RCLK.IMUX.22
CE_INT6inputTCELL1:RCLK.IMUX.5
CE_INT7inputTCELL0:RCLK.IMUX.23
CE_INT8inputTCELL0:RCLK.IMUX.4
CE_INT9inputTCELL1:RCLK.IMUX.22
CLK_OUT0outputTCELL0:GCLK0
CLK_OUT1outputTCELL0:GCLK2
CLK_OUT10outputTCELL0:GCLK5
CLK_OUT11outputTCELL0:GCLK7
CLK_OUT12outputTCELL0:GCLK9
CLK_OUT13outputTCELL0:GCLK11
CLK_OUT14outputTCELL0:GCLK13
CLK_OUT15outputTCELL0:GCLK15
CLK_OUT2outputTCELL0:GCLK4
CLK_OUT3outputTCELL0:GCLK6
CLK_OUT4outputTCELL0:GCLK8
CLK_OUT5outputTCELL0:GCLK10
CLK_OUT6outputTCELL0:GCLK12
CLK_OUT7outputTCELL0:GCLK14
CLK_OUT8outputTCELL0:GCLK1
CLK_OUT9outputTCELL0:GCLK3

Bel RCLK_INT

ultrascale RCLK_INT bel RCLK_INT
PinDirectionWires

Bel wires

ultrascale RCLK_INT bel wires
WirePins
TCELL0:GCLK0BUFCE_LEAF_X16_N.CLK_OUT0
TCELL0:GCLK1BUFCE_LEAF_X16_N.CLK_OUT8
TCELL0:GCLK2BUFCE_LEAF_X16_N.CLK_OUT1
TCELL0:GCLK3BUFCE_LEAF_X16_N.CLK_OUT9
TCELL0:GCLK4BUFCE_LEAF_X16_N.CLK_OUT2
TCELL0:GCLK5BUFCE_LEAF_X16_N.CLK_OUT10
TCELL0:GCLK6BUFCE_LEAF_X16_N.CLK_OUT3
TCELL0:GCLK7BUFCE_LEAF_X16_N.CLK_OUT11
TCELL0:GCLK8BUFCE_LEAF_X16_N.CLK_OUT4
TCELL0:GCLK9BUFCE_LEAF_X16_N.CLK_OUT12
TCELL0:GCLK10BUFCE_LEAF_X16_N.CLK_OUT5
TCELL0:GCLK11BUFCE_LEAF_X16_N.CLK_OUT13
TCELL0:GCLK12BUFCE_LEAF_X16_N.CLK_OUT6
TCELL0:GCLK13BUFCE_LEAF_X16_N.CLK_OUT14
TCELL0:GCLK14BUFCE_LEAF_X16_N.CLK_OUT7
TCELL0:GCLK15BUFCE_LEAF_X16_N.CLK_OUT15
TCELL0:RCLK.IMUX.4BUFCE_LEAF_X16_N.CE_INT8
TCELL0:RCLK.IMUX.5BUFCE_LEAF_X16_N.CE_INT13
TCELL0:RCLK.IMUX.10BUFCE_LEAF_X16_S.CE_INT9
TCELL0:RCLK.IMUX.11BUFCE_LEAF_X16_N.CE_INT11
TCELL0:RCLK.IMUX.12BUFCE_LEAF_X16_S.CE_INT0
TCELL0:RCLK.IMUX.13BUFCE_LEAF_X16_S.CE_INT4
TCELL0:RCLK.IMUX.14BUFCE_LEAF_X16_S.CE_INT6
TCELL0:RCLK.IMUX.15BUFCE_LEAF_X16_S.CE_INT12
TCELL0:RCLK.IMUX.16BUFCE_LEAF_X16_N.CE_INT3
TCELL0:RCLK.IMUX.17BUFCE_LEAF_X16_N.CE_INT15
TCELL0:RCLK.IMUX.18BUFCE_LEAF_X16_S.CE_INT2
TCELL0:RCLK.IMUX.19BUFCE_LEAF_X16_S.CE_INT10
TCELL0:RCLK.IMUX.20BUFCE_LEAF_X16_S.CE_INT14
TCELL0:RCLK.IMUX.21BUFCE_LEAF_X16_N.CE_INT1
TCELL0:RCLK.IMUX.22BUFCE_LEAF_X16_N.CE_INT5
TCELL0:RCLK.IMUX.23BUFCE_LEAF_X16_N.CE_INT7
TCELL1:RCLK.IMUX.4BUFCE_LEAF_X16_N.CE_INT4
TCELL1:RCLK.IMUX.5BUFCE_LEAF_X16_N.CE_INT6
TCELL1:RCLK.IMUX.10BUFCE_LEAF_X16_S.CE_INT7
TCELL1:RCLK.IMUX.11BUFCE_LEAF_X16_N.CE_INT2
TCELL1:RCLK.IMUX.12BUFCE_LEAF_X16_S.CE_INT1
TCELL1:RCLK.IMUX.13BUFCE_LEAF_X16_S.CE_INT5
TCELL1:RCLK.IMUX.14BUFCE_LEAF_X16_S.CE_INT8
TCELL1:RCLK.IMUX.15BUFCE_LEAF_X16_S.CE_INT13
TCELL1:RCLK.IMUX.16BUFCE_LEAF_X16_N.CE_INT10
TCELL1:RCLK.IMUX.17BUFCE_LEAF_X16_N.CE_INT14
TCELL1:RCLK.IMUX.18BUFCE_LEAF_X16_S.CE_INT3
TCELL1:RCLK.IMUX.19BUFCE_LEAF_X16_S.CE_INT11
TCELL1:RCLK.IMUX.20BUFCE_LEAF_X16_S.CE_INT15
TCELL1:RCLK.IMUX.21BUFCE_LEAF_X16_N.CE_INT0
TCELL1:RCLK.IMUX.22BUFCE_LEAF_X16_N.CE_INT9
TCELL1:RCLK.IMUX.23BUFCE_LEAF_X16_N.CE_INT12
TCELL2:GCLK0BUFCE_LEAF_X16_S.CLK_OUT0
TCELL2:GCLK1BUFCE_LEAF_X16_S.CLK_OUT8
TCELL2:GCLK2BUFCE_LEAF_X16_S.CLK_OUT1
TCELL2:GCLK3BUFCE_LEAF_X16_S.CLK_OUT9
TCELL2:GCLK4BUFCE_LEAF_X16_S.CLK_OUT2
TCELL2:GCLK5BUFCE_LEAF_X16_S.CLK_OUT10
TCELL2:GCLK6BUFCE_LEAF_X16_S.CLK_OUT3
TCELL2:GCLK7BUFCE_LEAF_X16_S.CLK_OUT11
TCELL2:GCLK8BUFCE_LEAF_X16_S.CLK_OUT4
TCELL2:GCLK9BUFCE_LEAF_X16_S.CLK_OUT12
TCELL2:GCLK10BUFCE_LEAF_X16_S.CLK_OUT5
TCELL2:GCLK11BUFCE_LEAF_X16_S.CLK_OUT13
TCELL2:GCLK12BUFCE_LEAF_X16_S.CLK_OUT6
TCELL2:GCLK13BUFCE_LEAF_X16_S.CLK_OUT14
TCELL2:GCLK14BUFCE_LEAF_X16_S.CLK_OUT7
TCELL2:GCLK15BUFCE_LEAF_X16_S.CLK_OUT15