HPIO/HRIO XIPHY

Tile XIPHY

Cells: 60

Bel BUFCE_ROW_CMT0

ultrascale XIPHY bel BUFCE_ROW_CMT0
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.17.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT1

ultrascale XIPHY bel BUFCE_ROW_CMT1
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.18.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT2

ultrascale XIPHY bel BUFCE_ROW_CMT2
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.19.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT3

ultrascale XIPHY bel BUFCE_ROW_CMT3
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.20.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT4

ultrascale XIPHY bel BUFCE_ROW_CMT4
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.21.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT5

ultrascale XIPHY bel BUFCE_ROW_CMT5
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.22.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT6

ultrascale XIPHY bel BUFCE_ROW_CMT6
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.23.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT7

ultrascale XIPHY bel BUFCE_ROW_CMT7
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.24.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT8

ultrascale XIPHY bel BUFCE_ROW_CMT8
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.25.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT9

ultrascale XIPHY bel BUFCE_ROW_CMT9
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.26.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT10

ultrascale XIPHY bel BUFCE_ROW_CMT10
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.27.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT11

ultrascale XIPHY bel BUFCE_ROW_CMT11
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.28.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT12

ultrascale XIPHY bel BUFCE_ROW_CMT12
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.29.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT13

ultrascale XIPHY bel BUFCE_ROW_CMT13
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.30.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT14

ultrascale XIPHY bel BUFCE_ROW_CMT14
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.31.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT15

ultrascale XIPHY bel BUFCE_ROW_CMT15
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.32.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT16

ultrascale XIPHY bel BUFCE_ROW_CMT16
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.33.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT17

ultrascale XIPHY bel BUFCE_ROW_CMT17
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.34.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT18

ultrascale XIPHY bel BUFCE_ROW_CMT18
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.35.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT19

ultrascale XIPHY bel BUFCE_ROW_CMT19
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.36.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT20

ultrascale XIPHY bel BUFCE_ROW_CMT20
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.37.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.0
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.1
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.2

Bel BUFCE_ROW_CMT21

ultrascale XIPHY bel BUFCE_ROW_CMT21
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.38.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT22

ultrascale XIPHY bel BUFCE_ROW_CMT22
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.39.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel BUFCE_ROW_CMT23

ultrascale XIPHY bel BUFCE_ROW_CMT23
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.40.DELAY
OPT_DELAY_TEST0	input	TCELL30:RCLK.IMUX.6
OPT_DELAY_TEST1	input	TCELL30:RCLK.IMUX.7
OPT_DELAY_TEST2	input	TCELL30:RCLK.IMUX.8

Bel GCLK_TEST_BUF_CMT0

ultrascale XIPHY bel GCLK_TEST_BUF_CMT0
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT1

ultrascale XIPHY bel GCLK_TEST_BUF_CMT1
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT2

ultrascale XIPHY bel GCLK_TEST_BUF_CMT2
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT3

ultrascale XIPHY bel GCLK_TEST_BUF_CMT3
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT4

ultrascale XIPHY bel GCLK_TEST_BUF_CMT4
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT5

ultrascale XIPHY bel GCLK_TEST_BUF_CMT5
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT6

ultrascale XIPHY bel GCLK_TEST_BUF_CMT6
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT7

ultrascale XIPHY bel GCLK_TEST_BUF_CMT7
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT8

ultrascale XIPHY bel GCLK_TEST_BUF_CMT8
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT9

ultrascale XIPHY bel GCLK_TEST_BUF_CMT9
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT10

ultrascale XIPHY bel GCLK_TEST_BUF_CMT10
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT11

ultrascale XIPHY bel GCLK_TEST_BUF_CMT11
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT12

ultrascale XIPHY bel GCLK_TEST_BUF_CMT12
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT13

ultrascale XIPHY bel GCLK_TEST_BUF_CMT13
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT14

ultrascale XIPHY bel GCLK_TEST_BUF_CMT14
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT15

ultrascale XIPHY bel GCLK_TEST_BUF_CMT15
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT16

ultrascale XIPHY bel GCLK_TEST_BUF_CMT16
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT17

ultrascale XIPHY bel GCLK_TEST_BUF_CMT17
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT18

ultrascale XIPHY bel GCLK_TEST_BUF_CMT18
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT19

ultrascale XIPHY bel GCLK_TEST_BUF_CMT19
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT20

ultrascale XIPHY bel GCLK_TEST_BUF_CMT20
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT21

ultrascale XIPHY bel GCLK_TEST_BUF_CMT21
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT22

ultrascale XIPHY bel GCLK_TEST_BUF_CMT22
Pin	Direction	Wires

Bel GCLK_TEST_BUF_CMT23

ultrascale XIPHY bel GCLK_TEST_BUF_CMT23
Pin	Direction	Wires

Bel BUFGCE0

ultrascale XIPHY bel BUFGCE0
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.31.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.24.DELAY

Bel BUFGCE1

ultrascale XIPHY bel BUFGCE1
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.32.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.25.DELAY

Bel BUFGCE2

ultrascale XIPHY bel BUFGCE2
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.33.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.26.DELAY

Bel BUFGCE3

ultrascale XIPHY bel BUFGCE3
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.34.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.27.DELAY

Bel BUFGCE4

ultrascale XIPHY bel BUFGCE4
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.35.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.28.DELAY

Bel BUFGCE5

ultrascale XIPHY bel BUFGCE5
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.36.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.29.DELAY

Bel BUFGCE6

ultrascale XIPHY bel BUFGCE6
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.37.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.30.DELAY

Bel BUFGCE7

ultrascale XIPHY bel BUFGCE7
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.38.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.31.DELAY

Bel BUFGCE8

ultrascale XIPHY bel BUFGCE8
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.39.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.32.DELAY

Bel BUFGCE9

ultrascale XIPHY bel BUFGCE9
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.40.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.33.DELAY

Bel BUFGCE10

ultrascale XIPHY bel BUFGCE10
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.41.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.34.DELAY

Bel BUFGCE11

ultrascale XIPHY bel BUFGCE11
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.42.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.35.DELAY

Bel BUFGCE12

ultrascale XIPHY bel BUFGCE12
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.43.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.36.DELAY

Bel BUFGCE13

ultrascale XIPHY bel BUFGCE13
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.44.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.37.DELAY

Bel BUFGCE14

ultrascale XIPHY bel BUFGCE14
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.45.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.38.DELAY

Bel BUFGCE15

ultrascale XIPHY bel BUFGCE15
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.46.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.39.DELAY

Bel BUFGCE16

ultrascale XIPHY bel BUFGCE16
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL30:IMUX.IMUX.47.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.40.DELAY

Bel BUFGCE17

ultrascale XIPHY bel BUFGCE17
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.17.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.41.DELAY

Bel BUFGCE18

ultrascale XIPHY bel BUFGCE18
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.18.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.42.DELAY

Bel BUFGCE19

ultrascale XIPHY bel BUFGCE19
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.19.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.43.DELAY

Bel BUFGCE20

ultrascale XIPHY bel BUFGCE20
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.20.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.44.DELAY

Bel BUFGCE21

ultrascale XIPHY bel BUFGCE21
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.21.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.45.DELAY

Bel BUFGCE22

ultrascale XIPHY bel BUFGCE22
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.22.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.46.DELAY

Bel BUFGCE23

ultrascale XIPHY bel BUFGCE23
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL31:IMUX.IMUX.23.DELAY
CLK_IN_CKINT	input	TCELL31:IMUX.IMUX.47.DELAY

Bel BUFGCTRL0

ultrascale XIPHY bel BUFGCTRL0
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.23.DELAY
CE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.46.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.38.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.30.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.22.DELAY
SEL1_PRE_OPTINV	input	TCELL28:IMUX.IMUX.45.DELAY

Bel BUFGCTRL1

ultrascale XIPHY bel BUFGCTRL1
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.24.DELAY
CE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.47.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.39.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.31.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.23.DELAY
SEL1_PRE_OPTINV	input	TCELL28:IMUX.IMUX.46.DELAY

Bel BUFGCTRL2

ultrascale XIPHY bel BUFGCTRL2
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.25.DELAY
CE1_PRE_OPTINV	input	TCELL30:IMUX.IMUX.17.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.40.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.32.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.24.DELAY
SEL1_PRE_OPTINV	input	TCELL28:IMUX.IMUX.47.DELAY

Bel BUFGCTRL3

ultrascale XIPHY bel BUFGCTRL3
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.26.DELAY
CE1_PRE_OPTINV	input	TCELL30:IMUX.IMUX.18.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.41.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.33.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.25.DELAY
SEL1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.17.DELAY

Bel BUFGCTRL4

ultrascale XIPHY bel BUFGCTRL4
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.27.DELAY
CE1_PRE_OPTINV	input	TCELL30:IMUX.IMUX.19.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.42.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.34.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.26.DELAY
SEL1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.18.DELAY

Bel BUFGCTRL5

ultrascale XIPHY bel BUFGCTRL5
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.28.DELAY
CE1_PRE_OPTINV	input	TCELL30:IMUX.IMUX.20.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.43.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.35.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.27.DELAY
SEL1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.19.DELAY

Bel BUFGCTRL6

ultrascale XIPHY bel BUFGCTRL6
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.29.DELAY
CE1_PRE_OPTINV	input	TCELL30:IMUX.IMUX.21.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.44.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.36.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.28.DELAY
SEL1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.20.DELAY

Bel BUFGCTRL7

ultrascale XIPHY bel BUFGCTRL7
Pin	Direction	Wires
CE0_PRE_OPTINV	input	TCELL30:IMUX.IMUX.30.DELAY
CE1_PRE_OPTINV	input	TCELL30:IMUX.IMUX.22.DELAY
IGNORE0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.45.DELAY
IGNORE1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.37.DELAY
SEL0_PRE_OPTINV	input	TCELL29:IMUX.IMUX.29.DELAY
SEL1_PRE_OPTINV	input	TCELL29:IMUX.IMUX.21.DELAY

Bel BUFGCE_DIV0

ultrascale XIPHY bel BUFGCE_DIV0
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.41.DELAY
RST_PRE_OPTINV	input	TCELL28:IMUX.IMUX.0.DELAY

Bel BUFGCE_DIV1

ultrascale XIPHY bel BUFGCE_DIV1
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.42.DELAY
RST_PRE_OPTINV	input	TCELL29:IMUX.IMUX.0.DELAY

Bel BUFGCE_DIV2

ultrascale XIPHY bel BUFGCE_DIV2
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.43.DELAY
RST_PRE_OPTINV	input	TCELL30:IMUX.IMUX.0.DELAY

Bel BUFGCE_DIV3

ultrascale XIPHY bel BUFGCE_DIV3
Pin	Direction	Wires
CE_PRE_OPTINV	input	TCELL28:IMUX.IMUX.44.DELAY
RST_PRE_OPTINV	input	TCELL31:IMUX.IMUX.0.DELAY

Bel PLL0

ultrascale XIPHY bel PLL0
Pin	Direction	Wires
CLKOUTPHY_EN	input	TCELL1:IMUX.IMUX.0.DELAY
DADDR0	input	TCELL9:IMUX.BYP.0
DADDR1	input	TCELL9:IMUX.BYP.1
DADDR2	input	TCELL9:IMUX.BYP.2
DADDR3	input	TCELL9:IMUX.BYP.3
DADDR4	input	TCELL8:IMUX.BYP.0
DADDR5	input	TCELL8:IMUX.BYP.1
DADDR6	input	TCELL8:IMUX.BYP.2
DCLK_B	input	TCELL11:IMUX.CTRL.0
DEN	input	TCELL11:IMUX.IMUX.0.DELAY
DI0	input	TCELL13:IMUX.BYP.0
DI1	input	TCELL13:IMUX.BYP.1
DI10	input	TCELL11:IMUX.BYP.2
DI11	input	TCELL11:IMUX.BYP.3
DI12	input	TCELL10:IMUX.BYP.0
DI13	input	TCELL10:IMUX.BYP.1
DI14	input	TCELL10:IMUX.BYP.2
DI15	input	TCELL10:IMUX.BYP.3
DI2	input	TCELL13:IMUX.BYP.2
DI3	input	TCELL13:IMUX.BYP.3
DI4	input	TCELL12:IMUX.BYP.0
DI5	input	TCELL12:IMUX.BYP.1
DI6	input	TCELL12:IMUX.BYP.2
DI7	input	TCELL12:IMUX.BYP.3
DI8	input	TCELL11:IMUX.BYP.0
DI9	input	TCELL11:IMUX.BYP.1
DOUT0	output	TCELL12:OUT.0.TMIN
DOUT1	output	TCELL12:OUT.1.TMIN
DOUT10	output	TCELL10:OUT.2.TMIN
DOUT11	output	TCELL10:OUT.3.TMIN
DOUT12	output	TCELL9:OUT.0.TMIN
DOUT13	output	TCELL9:OUT.1.TMIN
DOUT14	output	TCELL9:OUT.2.TMIN
DOUT15	output	TCELL9:OUT.3.TMIN
DOUT2	output	TCELL12:OUT.2.TMIN
DOUT3	output	TCELL12:OUT.3.TMIN
DOUT4	output	TCELL11:OUT.0.TMIN
DOUT5	output	TCELL11:OUT.1.TMIN
DOUT6	output	TCELL11:OUT.2.TMIN
DOUT7	output	TCELL11:OUT.3.TMIN
DOUT8	output	TCELL10:OUT.0.TMIN
DOUT9	output	TCELL10:OUT.1.TMIN
DRDY	output	TCELL13:OUT.0.TMIN
DWE	input	TCELL10:IMUX.IMUX.0.DELAY
LOCKED	output	TCELL13:OUT.1.TMIN
PWRDWN	input	TCELL12:IMUX.IMUX.0.DELAY
RST	input	TCELL13:IMUX.IMUX.0.DELAY
SCANCLK_B	input	TCELL13:IMUX.CTRL.0
SCANENB	input	TCELL7:IMUX.IMUX.0.DELAY
SCANIN	input	TCELL8:IMUX.IMUX.0.DELAY
SCANMODEB	input	TCELL6:IMUX.IMUX.0.DELAY
SCANOUT	output	TCELL13:OUT.3.TMIN
TESTIN0	input	TCELL7:IMUX.BYP.0
TESTIN1	input	TCELL7:IMUX.BYP.1
TESTIN10	input	TCELL5:IMUX.BYP.2
TESTIN11	input	TCELL5:IMUX.BYP.3
TESTIN12	input	TCELL4:IMUX.BYP.0
TESTIN13	input	TCELL4:IMUX.BYP.1
TESTIN14	input	TCELL4:IMUX.BYP.2
TESTIN15	input	TCELL4:IMUX.BYP.3
TESTIN16	input	TCELL3:IMUX.BYP.0
TESTIN17	input	TCELL3:IMUX.BYP.1
TESTIN18	input	TCELL3:IMUX.BYP.2
TESTIN19	input	TCELL3:IMUX.BYP.3
TESTIN2	input	TCELL7:IMUX.BYP.2
TESTIN20	input	TCELL2:IMUX.BYP.0
TESTIN21	input	TCELL2:IMUX.BYP.1
TESTIN22	input	TCELL2:IMUX.BYP.2
TESTIN23	input	TCELL2:IMUX.BYP.3
TESTIN24	input	TCELL1:IMUX.BYP.0
TESTIN25	input	TCELL1:IMUX.BYP.1
TESTIN26	input	TCELL1:IMUX.BYP.2
TESTIN27	input	TCELL1:IMUX.BYP.3
TESTIN28	input	TCELL0:IMUX.BYP.0
TESTIN29	input	TCELL0:IMUX.BYP.1
TESTIN3	input	TCELL7:IMUX.BYP.3
TESTIN30	input	TCELL0:IMUX.BYP.2
TESTIN31	input	TCELL0:IMUX.BYP.3
TESTIN4	input	TCELL6:IMUX.BYP.0
TESTIN5	input	TCELL6:IMUX.BYP.1
TESTIN6	input	TCELL6:IMUX.BYP.2
TESTIN7	input	TCELL6:IMUX.BYP.3
TESTIN8	input	TCELL5:IMUX.BYP.0
TESTIN9	input	TCELL5:IMUX.BYP.1
TESTOUT0	output	TCELL8:OUT.0.TMIN
TESTOUT1	output	TCELL8:OUT.1.TMIN
TESTOUT10	output	TCELL6:OUT.2.TMIN
TESTOUT11	output	TCELL6:OUT.3.TMIN
TESTOUT12	output	TCELL5:OUT.0.TMIN
TESTOUT13	output	TCELL5:OUT.1.TMIN
TESTOUT14	output	TCELL5:OUT.2.TMIN
TESTOUT15	output	TCELL5:OUT.3.TMIN
TESTOUT16	output	TCELL4:OUT.0.TMIN
TESTOUT17	output	TCELL4:OUT.1.TMIN
TESTOUT18	output	TCELL4:OUT.2.TMIN
TESTOUT19	output	TCELL4:OUT.3.TMIN
TESTOUT2	output	TCELL8:OUT.2.TMIN
TESTOUT20	output	TCELL3:OUT.0.TMIN
TESTOUT21	output	TCELL3:OUT.1.TMIN
TESTOUT22	output	TCELL3:OUT.2.TMIN
TESTOUT23	output	TCELL3:OUT.3.TMIN
TESTOUT24	output	TCELL2:OUT.0.TMIN
TESTOUT25	output	TCELL2:OUT.1.TMIN
TESTOUT26	output	TCELL2:OUT.2.TMIN
TESTOUT27	output	TCELL2:OUT.3.TMIN
TESTOUT28	output	TCELL1:OUT.0.TMIN
TESTOUT29	output	TCELL1:OUT.1.TMIN
TESTOUT3	output	TCELL8:OUT.3.TMIN
TESTOUT30	output	TCELL1:OUT.2.TMIN
TESTOUT31	output	TCELL1:OUT.3.TMIN
TESTOUT32	output	TCELL0:OUT.0.TMIN
TESTOUT33	output	TCELL0:OUT.1.TMIN
TESTOUT34	output	TCELL0:OUT.2.TMIN
TESTOUT35	output	TCELL0:OUT.3.TMIN
TESTOUT36	output	TCELL13:OUT.2.TMIN
TESTOUT4	output	TCELL7:OUT.0.TMIN
TESTOUT5	output	TCELL7:OUT.1.TMIN
TESTOUT6	output	TCELL7:OUT.2.TMIN
TESTOUT7	output	TCELL7:OUT.3.TMIN
TESTOUT8	output	TCELL6:OUT.0.TMIN
TESTOUT9	output	TCELL6:OUT.1.TMIN

Bel PLL1

ultrascale XIPHY bel PLL1
Pin	Direction	Wires
CLKOUTPHY_EN	input	TCELL15:IMUX.IMUX.0.DELAY
DADDR0	input	TCELL23:IMUX.BYP.0
DADDR1	input	TCELL23:IMUX.BYP.1
DADDR2	input	TCELL23:IMUX.BYP.2
DADDR3	input	TCELL23:IMUX.BYP.3
DADDR4	input	TCELL22:IMUX.BYP.0
DADDR5	input	TCELL22:IMUX.BYP.1
DADDR6	input	TCELL22:IMUX.BYP.2
DCLK_B	input	TCELL25:IMUX.CTRL.0
DEN	input	TCELL25:IMUX.IMUX.0.DELAY
DI0	input	TCELL27:IMUX.BYP.0
DI1	input	TCELL27:IMUX.BYP.1
DI10	input	TCELL25:IMUX.BYP.2
DI11	input	TCELL25:IMUX.BYP.3
DI12	input	TCELL24:IMUX.BYP.0
DI13	input	TCELL24:IMUX.BYP.1
DI14	input	TCELL24:IMUX.BYP.2
DI15	input	TCELL24:IMUX.BYP.3
DI2	input	TCELL27:IMUX.BYP.2
DI3	input	TCELL27:IMUX.BYP.3
DI4	input	TCELL26:IMUX.BYP.0
DI5	input	TCELL26:IMUX.BYP.1
DI6	input	TCELL26:IMUX.BYP.2
DI7	input	TCELL26:IMUX.BYP.3
DI8	input	TCELL25:IMUX.BYP.0
DI9	input	TCELL25:IMUX.BYP.1
DOUT0	output	TCELL26:OUT.0.TMIN
DOUT1	output	TCELL26:OUT.1.TMIN
DOUT10	output	TCELL24:OUT.2.TMIN
DOUT11	output	TCELL24:OUT.3.TMIN
DOUT12	output	TCELL23:OUT.0.TMIN
DOUT13	output	TCELL23:OUT.1.TMIN
DOUT14	output	TCELL23:OUT.2.TMIN
DOUT15	output	TCELL23:OUT.3.TMIN
DOUT2	output	TCELL26:OUT.2.TMIN
DOUT3	output	TCELL26:OUT.3.TMIN
DOUT4	output	TCELL25:OUT.0.TMIN
DOUT5	output	TCELL25:OUT.1.TMIN
DOUT6	output	TCELL25:OUT.2.TMIN
DOUT7	output	TCELL25:OUT.3.TMIN
DOUT8	output	TCELL24:OUT.0.TMIN
DOUT9	output	TCELL24:OUT.1.TMIN
DRDY	output	TCELL27:OUT.0.TMIN
DWE	input	TCELL24:IMUX.IMUX.0.DELAY
LOCKED	output	TCELL27:OUT.1.TMIN
PWRDWN	input	TCELL26:IMUX.IMUX.0.DELAY
RST	input	TCELL27:IMUX.IMUX.0.DELAY
SCANCLK_B	input	TCELL27:IMUX.CTRL.0
SCANENB	input	TCELL21:IMUX.IMUX.0.DELAY
SCANIN	input	TCELL22:IMUX.IMUX.0.DELAY
SCANMODEB	input	TCELL20:IMUX.IMUX.0.DELAY
SCANOUT	output	TCELL27:OUT.3.TMIN
TESTIN0	input	TCELL21:IMUX.BYP.0
TESTIN1	input	TCELL21:IMUX.BYP.1
TESTIN10	input	TCELL19:IMUX.BYP.2
TESTIN11	input	TCELL19:IMUX.BYP.3
TESTIN12	input	TCELL18:IMUX.BYP.0
TESTIN13	input	TCELL18:IMUX.BYP.1
TESTIN14	input	TCELL18:IMUX.BYP.2
TESTIN15	input	TCELL18:IMUX.BYP.3
TESTIN16	input	TCELL17:IMUX.BYP.0
TESTIN17	input	TCELL17:IMUX.BYP.1
TESTIN18	input	TCELL17:IMUX.BYP.2
TESTIN19	input	TCELL17:IMUX.BYP.3
TESTIN2	input	TCELL21:IMUX.BYP.2
TESTIN20	input	TCELL16:IMUX.BYP.0
TESTIN21	input	TCELL16:IMUX.BYP.1
TESTIN22	input	TCELL16:IMUX.BYP.2
TESTIN23	input	TCELL16:IMUX.BYP.3
TESTIN24	input	TCELL15:IMUX.BYP.0
TESTIN25	input	TCELL15:IMUX.BYP.1
TESTIN26	input	TCELL15:IMUX.BYP.2
TESTIN27	input	TCELL15:IMUX.BYP.3
TESTIN28	input	TCELL14:IMUX.BYP.0
TESTIN29	input	TCELL14:IMUX.BYP.1
TESTIN3	input	TCELL21:IMUX.BYP.3
TESTIN30	input	TCELL14:IMUX.BYP.2
TESTIN31	input	TCELL14:IMUX.BYP.3
TESTIN4	input	TCELL20:IMUX.BYP.0
TESTIN5	input	TCELL20:IMUX.BYP.1
TESTIN6	input	TCELL20:IMUX.BYP.2
TESTIN7	input	TCELL20:IMUX.BYP.3
TESTIN8	input	TCELL19:IMUX.BYP.0
TESTIN9	input	TCELL19:IMUX.BYP.1
TESTOUT0	output	TCELL22:OUT.0.TMIN
TESTOUT1	output	TCELL22:OUT.1.TMIN
TESTOUT10	output	TCELL20:OUT.2.TMIN
TESTOUT11	output	TCELL20:OUT.3.TMIN
TESTOUT12	output	TCELL19:OUT.0.TMIN
TESTOUT13	output	TCELL19:OUT.1.TMIN
TESTOUT14	output	TCELL19:OUT.2.TMIN
TESTOUT15	output	TCELL19:OUT.3.TMIN
TESTOUT16	output	TCELL18:OUT.0.TMIN
TESTOUT17	output	TCELL18:OUT.1.TMIN
TESTOUT18	output	TCELL18:OUT.2.TMIN
TESTOUT19	output	TCELL18:OUT.3.TMIN
TESTOUT2	output	TCELL22:OUT.2.TMIN
TESTOUT20	output	TCELL17:OUT.0.TMIN
TESTOUT21	output	TCELL17:OUT.1.TMIN
TESTOUT22	output	TCELL17:OUT.2.TMIN
TESTOUT23	output	TCELL17:OUT.3.TMIN
TESTOUT24	output	TCELL16:OUT.0.TMIN
TESTOUT25	output	TCELL16:OUT.1.TMIN
TESTOUT26	output	TCELL16:OUT.2.TMIN
TESTOUT27	output	TCELL16:OUT.3.TMIN
TESTOUT28	output	TCELL15:OUT.0.TMIN
TESTOUT29	output	TCELL15:OUT.1.TMIN
TESTOUT3	output	TCELL22:OUT.3.TMIN
TESTOUT30	output	TCELL15:OUT.2.TMIN
TESTOUT31	output	TCELL15:OUT.3.TMIN
TESTOUT32	output	TCELL14:OUT.0.TMIN
TESTOUT33	output	TCELL14:OUT.1.TMIN
TESTOUT34	output	TCELL14:OUT.2.TMIN
TESTOUT35	output	TCELL14:OUT.3.TMIN
TESTOUT36	output	TCELL27:OUT.2.TMIN
TESTOUT4	output	TCELL21:OUT.0.TMIN
TESTOUT5	output	TCELL21:OUT.1.TMIN
TESTOUT6	output	TCELL21:OUT.2.TMIN
TESTOUT7	output	TCELL21:OUT.3.TMIN
TESTOUT8	output	TCELL20:OUT.0.TMIN
TESTOUT9	output	TCELL20:OUT.1.TMIN

Bel MMCM

ultrascale XIPHY bel MMCM
Pin	Direction	Wires
CDDCDONE	output	TCELL55:OUT.3.TMIN
CDDCREQ	input	TCELL50:IMUX.IMUX.0.DELAY
CLKFBSTOPPED	output	TCELL55:OUT.0.TMIN
CLKINSEL	input	TCELL41:IMUX.IMUX.0.DELAY
CLKINSTOPPED	output	TCELL55:OUT.1.TMIN
DADDR0	input	TCELL50:IMUX.BYP.0
DADDR1	input	TCELL50:IMUX.BYP.1
DADDR2	input	TCELL50:IMUX.BYP.2
DADDR3	input	TCELL50:IMUX.BYP.3
DADDR4	input	TCELL49:IMUX.BYP.0
DADDR5	input	TCELL49:IMUX.BYP.1
DADDR6	input	TCELL49:IMUX.BYP.2
DCLK_B	input	TCELL52:IMUX.CTRL.0
DEN	input	TCELL52:IMUX.IMUX.0.DELAY
DI0	input	TCELL54:IMUX.BYP.0
DI1	input	TCELL54:IMUX.BYP.1
DI10	input	TCELL52:IMUX.BYP.2
DI11	input	TCELL52:IMUX.BYP.3
DI12	input	TCELL51:IMUX.BYP.0
DI13	input	TCELL51:IMUX.BYP.1
DI14	input	TCELL51:IMUX.BYP.2
DI15	input	TCELL51:IMUX.BYP.3
DI2	input	TCELL54:IMUX.BYP.2
DI3	input	TCELL54:IMUX.BYP.3
DI4	input	TCELL53:IMUX.BYP.0
DI5	input	TCELL53:IMUX.BYP.1
DI6	input	TCELL53:IMUX.BYP.2
DI7	input	TCELL53:IMUX.BYP.3
DI8	input	TCELL52:IMUX.BYP.0
DI9	input	TCELL52:IMUX.BYP.1
DOUT0	output	TCELL53:OUT.0.TMIN
DOUT1	output	TCELL53:OUT.1.TMIN
DOUT10	output	TCELL51:OUT.2.TMIN
DOUT11	output	TCELL51:OUT.3.TMIN
DOUT12	output	TCELL50:OUT.0.TMIN
DOUT13	output	TCELL50:OUT.1.TMIN
DOUT14	output	TCELL50:OUT.2.TMIN
DOUT15	output	TCELL50:OUT.3.TMIN
DOUT2	output	TCELL53:OUT.2.TMIN
DOUT3	output	TCELL53:OUT.3.TMIN
DOUT4	output	TCELL52:OUT.0.TMIN
DOUT5	output	TCELL52:OUT.1.TMIN
DOUT6	output	TCELL52:OUT.2.TMIN
DOUT7	output	TCELL52:OUT.3.TMIN
DOUT8	output	TCELL51:OUT.0.TMIN
DOUT9	output	TCELL51:OUT.1.TMIN
DRDY	output	TCELL54:OUT.0.TMIN
DWE	input	TCELL51:IMUX.IMUX.0.DELAY
LOCKED	output	TCELL54:OUT.1.TMIN
PSCLK_B	input	TCELL53:IMUX.CTRL.0
PSDONE	output	TCELL55:OUT.2.TMIN
PSEN	input	TCELL56:IMUX.IMUX.0.DELAY
PSINCDEC	input	TCELL55:IMUX.IMUX.0.DELAY
PWRDWN	input	TCELL53:IMUX.IMUX.0.DELAY
RST	input	TCELL54:IMUX.IMUX.0.DELAY
SCANCLK_B	input	TCELL54:IMUX.CTRL.0
SCANENB	input	TCELL48:IMUX.IMUX.0.DELAY
SCANIN	input	TCELL49:IMUX.IMUX.0.DELAY
SCANMODEB	input	TCELL47:IMUX.IMUX.0.DELAY
SCANOUT	output	TCELL54:OUT.3.TMIN
TESTIN0	input	TCELL48:IMUX.BYP.0
TESTIN1	input	TCELL48:IMUX.BYP.1
TESTIN10	input	TCELL46:IMUX.BYP.2
TESTIN11	input	TCELL46:IMUX.BYP.3
TESTIN12	input	TCELL45:IMUX.BYP.0
TESTIN13	input	TCELL45:IMUX.BYP.1
TESTIN14	input	TCELL45:IMUX.BYP.2
TESTIN15	input	TCELL45:IMUX.BYP.3
TESTIN16	input	TCELL44:IMUX.BYP.0
TESTIN17	input	TCELL44:IMUX.BYP.1
TESTIN18	input	TCELL44:IMUX.BYP.2
TESTIN19	input	TCELL44:IMUX.BYP.3
TESTIN2	input	TCELL48:IMUX.BYP.2
TESTIN20	input	TCELL43:IMUX.BYP.0
TESTIN21	input	TCELL43:IMUX.BYP.1
TESTIN22	input	TCELL43:IMUX.BYP.2
TESTIN23	input	TCELL43:IMUX.BYP.3
TESTIN24	input	TCELL42:IMUX.BYP.0
TESTIN25	input	TCELL42:IMUX.BYP.1
TESTIN26	input	TCELL42:IMUX.BYP.2
TESTIN27	input	TCELL42:IMUX.BYP.3
TESTIN28	input	TCELL41:IMUX.BYP.0
TESTIN29	input	TCELL41:IMUX.BYP.1
TESTIN3	input	TCELL48:IMUX.BYP.3
TESTIN30	input	TCELL41:IMUX.BYP.2
TESTIN31	input	TCELL41:IMUX.BYP.3
TESTIN4	input	TCELL47:IMUX.BYP.0
TESTIN5	input	TCELL47:IMUX.BYP.1
TESTIN6	input	TCELL47:IMUX.BYP.2
TESTIN7	input	TCELL47:IMUX.BYP.3
TESTIN8	input	TCELL46:IMUX.BYP.0
TESTIN9	input	TCELL46:IMUX.BYP.1
TESTOUT0	output	TCELL49:OUT.0.TMIN
TESTOUT1	output	TCELL49:OUT.1.TMIN
TESTOUT10	output	TCELL47:OUT.2.TMIN
TESTOUT11	output	TCELL47:OUT.3.TMIN
TESTOUT12	output	TCELL46:OUT.0.TMIN
TESTOUT13	output	TCELL46:OUT.1.TMIN
TESTOUT14	output	TCELL46:OUT.2.TMIN
TESTOUT15	output	TCELL46:OUT.3.TMIN
TESTOUT16	output	TCELL45:OUT.0.TMIN
TESTOUT17	output	TCELL45:OUT.1.TMIN
TESTOUT18	output	TCELL45:OUT.2.TMIN
TESTOUT19	output	TCELL45:OUT.3.TMIN
TESTOUT2	output	TCELL49:OUT.2.TMIN
TESTOUT20	output	TCELL44:OUT.0.TMIN
TESTOUT21	output	TCELL44:OUT.1.TMIN
TESTOUT22	output	TCELL44:OUT.2.TMIN
TESTOUT23	output	TCELL44:OUT.3.TMIN
TESTOUT24	output	TCELL43:OUT.0.TMIN
TESTOUT25	output	TCELL43:OUT.1.TMIN
TESTOUT26	output	TCELL43:OUT.2.TMIN
TESTOUT27	output	TCELL43:OUT.3.TMIN
TESTOUT28	output	TCELL42:OUT.0.TMIN
TESTOUT29	output	TCELL42:OUT.1.TMIN
TESTOUT3	output	TCELL49:OUT.3.TMIN
TESTOUT30	output	TCELL42:OUT.2.TMIN
TESTOUT31	output	TCELL42:OUT.3.TMIN
TESTOUT32	output	TCELL41:OUT.0.TMIN
TESTOUT33	output	TCELL41:OUT.1.TMIN
TESTOUT34	output	TCELL41:OUT.2.TMIN
TESTOUT35	output	TCELL41:OUT.3.TMIN
TESTOUT36	output	TCELL54:OUT.2.TMIN
TESTOUT4	output	TCELL48:OUT.0.TMIN
TESTOUT5	output	TCELL48:OUT.1.TMIN
TESTOUT6	output	TCELL48:OUT.2.TMIN
TESTOUT7	output	TCELL48:OUT.3.TMIN
TESTOUT8	output	TCELL47:OUT.0.TMIN
TESTOUT9	output	TCELL47:OUT.1.TMIN

Bel CMT

ultrascale XIPHY bel CMT
Pin	Direction	Wires

Bel VCC_CMT

ultrascale XIPHY bel VCC_CMT
Pin	Direction	Wires

Bel BITSLICE0

ultrascale XIPHY bel BITSLICE0
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL0:IMUX.IMUX.9.DELAY
DYN_DCI_OUT_INT	input	TCELL0:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL0:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL0:IMUX.BYP.14
RX_CE_IFD	input	TCELL0:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN0	input	TCELL2:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL2:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL2:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL2:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL2:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL2:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL2:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL2:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL2:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL0:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL0:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL0:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL0:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL0:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL0:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL0:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL0:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL0:OUT.31.TMIN
RX_DATAIN1	input	TCELL0:IMUX.IMUX.8.DELAY
RX_EN_VTC	input	TCELL0:IMUX.BYP.13
RX_INC	input	TCELL0:IMUX.BYP.12
RX_LD	input	TCELL0:IMUX.BYP.11
RX_Q0	output	TCELL0:OUT.5.TMIN
RX_Q1	output	TCELL0:OUT.6.TMIN
RX_Q2	output	TCELL0:OUT.7.TMIN
RX_Q3	output	TCELL0:OUT.8.TMIN
RX_Q4	output	TCELL0:OUT.9.TMIN
RX_Q5	output	TCELL0:OUT.10.TMIN
RX_Q6	output	TCELL0:OUT.11.TMIN
RX_Q7	output	TCELL0:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL0:IMUX.BYP.10
TX_CE_OFD	input	TCELL0:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN0	input	TCELL1:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN1	input	TCELL1:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN2	input	TCELL1:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN3	input	TCELL1:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN4	input	TCELL1:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL1:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN6	input	TCELL1:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN7	input	TCELL1:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN8	input	TCELL1:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL0:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL0:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL0:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL0:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL0:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL0:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL0:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL0:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL0:OUT.21.TMIN
TX_D0	input	TCELL1:IMUX.IMUX.16.DELAY
TX_D1	input	TCELL1:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL0:IMUX.IMUX.15.DELAY
TX_D3	input	TCELL0:IMUX.IMUX.14.DELAY
TX_D4	input	TCELL0:IMUX.IMUX.13.DELAY
TX_D5	input	TCELL0:IMUX.IMUX.12.DELAY
TX_D6	input	TCELL0:IMUX.IMUX.11.DELAY
TX_D7	input	TCELL0:IMUX.IMUX.10.DELAY
TX_EN_VTC	input	TCELL0:IMUX.BYP.9
TX_INC	input	TCELL0:IMUX.BYP.8
TX_LD	input	TCELL0:IMUX.BYP.7
TX_T	input	TCELL0:IMUX.IMUX.16.DELAY
TX_T_OUT	output	TCELL0:OUT.22.TMIN

Bel BITSLICE1

ultrascale XIPHY bel BITSLICE1
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL2:IMUX.IMUX.29.DELAY
DYN_DCI_OUT_INT	input	TCELL1:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL1:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL1:IMUX.BYP.14
RX_CE_IFD	input	TCELL2:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL2:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN1	input	TCELL2:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN2	input	TCELL2:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN3	input	TCELL2:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN4	input	TCELL2:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN5	input	TCELL2:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN6	input	TCELL2:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN7	input	TCELL2:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN8	input	TCELL2:IMUX.IMUX.14.DELAY
RX_CNTVALUEOUT0	output	TCELL1:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL1:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL1:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL1:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL1:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL1:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL1:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL1:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL1:OUT.31.TMIN
RX_DATAIN1	input	TCELL2:IMUX.IMUX.28.DELAY
RX_EN_VTC	input	TCELL1:IMUX.BYP.13
RX_INC	input	TCELL1:IMUX.BYP.12
RX_LD	input	TCELL1:IMUX.BYP.11
RX_Q0	output	TCELL1:OUT.5.TMIN
RX_Q1	output	TCELL1:OUT.6.TMIN
RX_Q2	output	TCELL1:OUT.7.TMIN
RX_Q3	output	TCELL1:OUT.8.TMIN
RX_Q4	output	TCELL1:OUT.9.TMIN
RX_Q5	output	TCELL1:OUT.10.TMIN
RX_Q6	output	TCELL1:OUT.11.TMIN
RX_Q7	output	TCELL1:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL1:IMUX.BYP.10
TX_CE_OFD	input	TCELL2:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL2:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN1	input	TCELL2:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN2	input	TCELL2:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN3	input	TCELL2:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN4	input	TCELL2:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN5	input	TCELL2:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN6	input	TCELL2:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN7	input	TCELL2:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN8	input	TCELL2:IMUX.IMUX.40.DELAY
TX_CNTVALUEOUT0	output	TCELL1:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL1:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL1:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL1:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL1:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL1:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL1:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL1:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL1:OUT.21.TMIN
TX_D0	input	TCELL2:IMUX.IMUX.30.DELAY
TX_D1	input	TCELL2:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL2:IMUX.IMUX.31.DELAY
TX_D3	input	TCELL2:IMUX.IMUX.7.DELAY
TX_D4	input	TCELL2:IMUX.IMUX.32.DELAY
TX_D5	input	TCELL2:IMUX.IMUX.33.DELAY
TX_D6	input	TCELL2:IMUX.IMUX.34.DELAY
TX_D7	input	TCELL2:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL1:IMUX.BYP.9
TX_INC	input	TCELL1:IMUX.BYP.8
TX_LD	input	TCELL1:IMUX.BYP.7
TX_T	input	TCELL2:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL1:OUT.22.TMIN

Bel BITSLICE2

ultrascale XIPHY bel BITSLICE2
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL3:IMUX.IMUX.18.DELAY
DYN_DCI_OUT_INT	input	TCELL2:IMUX.BYP.14
PHY2CLB_FIFO_EMPTY	output	TCELL2:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL2:IMUX.BYP.13
RX_CE_IFD	input	TCELL3:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN0	input	TCELL3:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL3:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL3:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL3:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL3:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL3:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL3:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL3:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL3:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL2:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL2:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL2:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL2:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL2:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL2:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL2:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL2:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL2:OUT.31.TMIN
RX_DATAIN1	input	TCELL3:IMUX.IMUX.17.DELAY
RX_EN_VTC	input	TCELL2:IMUX.BYP.12
RX_INC	input	TCELL2:IMUX.BYP.11
RX_LD	input	TCELL2:IMUX.BYP.10
RX_Q0	output	TCELL2:OUT.5.TMIN
RX_Q1	output	TCELL2:OUT.6.TMIN
RX_Q2	output	TCELL2:OUT.7.TMIN
RX_Q3	output	TCELL2:OUT.8.TMIN
RX_Q4	output	TCELL2:OUT.9.TMIN
RX_Q5	output	TCELL2:OUT.10.TMIN
RX_Q6	output	TCELL2:OUT.11.TMIN
RX_Q7	output	TCELL2:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL2:IMUX.BYP.9
TX_CE_OFD	input	TCELL2:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN0	input	TCELL3:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL3:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL3:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL3:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL3:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL3:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL3:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL3:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL3:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL2:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL2:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL2:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL2:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL2:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL2:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL2:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL2:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL2:OUT.21.TMIN
TX_D0	input	TCELL3:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL3:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL3:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL3:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL3:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL3:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL3:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL3:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL2:IMUX.BYP.8
TX_INC	input	TCELL2:IMUX.BYP.7
TX_LD	input	TCELL2:IMUX.BYP.6
TX_T	input	TCELL2:IMUX.IMUX.47.DELAY
TX_T_OUT	output	TCELL2:OUT.22.TMIN

Bel BITSLICE3

ultrascale XIPHY bel BITSLICE3
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL4:IMUX.IMUX.38.DELAY
DYN_DCI_OUT_INT	input	TCELL4:IMUX.BYP.10
PHY2CLB_FIFO_EMPTY	output	TCELL3:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL4:IMUX.BYP.9
RX_CE_IFD	input	TCELL4:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN0	input	TCELL5:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN1	input	TCELL5:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN2	input	TCELL5:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN3	input	TCELL5:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN4	input	TCELL5:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN5	input	TCELL5:IMUX.IMUX.24.DELAY
RX_CNTVALUEIN6	input	TCELL5:IMUX.IMUX.25.DELAY
RX_CNTVALUEIN7	input	TCELL5:IMUX.IMUX.26.DELAY
RX_CNTVALUEIN8	input	TCELL5:IMUX.IMUX.27.DELAY
RX_CNTVALUEOUT0	output	TCELL4:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL4:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL4:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL4:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL4:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL4:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL4:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL4:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL4:OUT.17.TMIN
RX_DATAIN1	input	TCELL4:IMUX.IMUX.37.DELAY
RX_EN_VTC	input	TCELL4:IMUX.BYP.8
RX_INC	input	TCELL4:IMUX.BYP.7
RX_LD	input	TCELL4:IMUX.BYP.6
RX_Q0	output	TCELL3:OUT.19.TMIN
RX_Q1	output	TCELL3:OUT.20.TMIN
RX_Q2	output	TCELL3:OUT.21.TMIN
RX_Q3	output	TCELL3:OUT.22.TMIN
RX_Q4	output	TCELL3:OUT.23.TMIN
RX_Q5	output	TCELL3:OUT.24.TMIN
RX_Q6	output	TCELL3:OUT.25.TMIN
RX_Q7	output	TCELL3:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL3:IMUX.BYP.15
TX_CE_OFD	input	TCELL4:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN0	input	TCELL4:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN1	input	TCELL4:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN2	input	TCELL4:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN3	input	TCELL4:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN4	input	TCELL4:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN5	input	TCELL4:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN6	input	TCELL5:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN7	input	TCELL5:IMUX.IMUX.17.DELAY
TX_CNTVALUEIN8	input	TCELL5:IMUX.IMUX.18.DELAY
TX_CNTVALUEOUT0	output	TCELL3:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL3:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL3:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL3:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL3:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL4:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL4:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL4:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL4:OUT.7.TMIN
TX_D0	input	TCELL4:IMUX.IMUX.10.DELAY
TX_D1	input	TCELL4:IMUX.IMUX.39.DELAY
TX_D2	input	TCELL4:IMUX.IMUX.11.DELAY
TX_D3	input	TCELL4:IMUX.IMUX.40.DELAY
TX_D4	input	TCELL4:IMUX.IMUX.41.DELAY
TX_D5	input	TCELL4:IMUX.IMUX.42.DELAY
TX_D6	input	TCELL4:IMUX.IMUX.12.DELAY
TX_D7	input	TCELL4:IMUX.IMUX.13.DELAY
TX_EN_VTC	input	TCELL3:IMUX.BYP.14
TX_INC	input	TCELL3:IMUX.BYP.13
TX_LD	input	TCELL3:IMUX.BYP.12
TX_T	input	TCELL4:IMUX.IMUX.35.DELAY
TX_T_OUT	output	TCELL3:OUT.13.TMIN

Bel BITSLICE4

ultrascale XIPHY bel BITSLICE4
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL5:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL5:IMUX.BYP.9
PHY2CLB_FIFO_EMPTY	output	TCELL4:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL5:IMUX.BYP.8
RX_CE_IFD	input	TCELL5:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL5:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN1	input	TCELL5:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN2	input	TCELL5:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN3	input	TCELL5:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN4	input	TCELL5:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN5	input	TCELL5:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN6	input	TCELL5:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN7	input	TCELL5:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN8	input	TCELL6:IMUX.IMUX.16.DELAY
RX_CNTVALUEOUT0	output	TCELL5:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL5:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL5:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL5:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL5:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL5:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL5:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL5:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL5:OUT.17.TMIN
RX_DATAIN1	input	TCELL5:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL5:IMUX.BYP.7
RX_INC	input	TCELL5:IMUX.BYP.6
RX_LD	input	TCELL4:IMUX.BYP.15
RX_Q0	output	TCELL4:OUT.19.TMIN
RX_Q1	output	TCELL4:OUT.20.TMIN
RX_Q2	output	TCELL4:OUT.21.TMIN
RX_Q3	output	TCELL4:OUT.22.TMIN
RX_Q4	output	TCELL4:OUT.23.TMIN
RX_Q5	output	TCELL4:OUT.24.TMIN
RX_Q6	output	TCELL4:OUT.25.TMIN
RX_Q7	output	TCELL4:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL4:IMUX.BYP.14
TX_CE_OFD	input	TCELL5:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL5:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL5:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL5:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL5:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL5:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL5:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL5:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL5:IMUX.IMUX.42.DELAY
TX_CNTVALUEIN8	input	TCELL5:IMUX.IMUX.12.DELAY
TX_CNTVALUEOUT0	output	TCELL4:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL4:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL4:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL4:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL4:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL5:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL5:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL5:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL5:OUT.7.TMIN
TX_D0	input	TCELL5:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL5:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL5:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL5:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL5:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL5:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL5:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL5:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL4:IMUX.BYP.13
TX_INC	input	TCELL4:IMUX.BYP.12
TX_LD	input	TCELL4:IMUX.BYP.11
TX_T	input	TCELL5:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL4:OUT.8.TMIN

Bel BITSLICE5

ultrascale XIPHY bel BITSLICE5
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL6:IMUX.IMUX.21.DELAY
DYN_DCI_OUT_INT	input	TCELL6:IMUX.BYP.8
PHY2CLB_FIFO_EMPTY	output	TCELL5:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL6:IMUX.BYP.7
RX_CE_IFD	input	TCELL6:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN0	input	TCELL6:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL6:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL6:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL6:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL6:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL6:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL6:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL6:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL6:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL6:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL6:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL6:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL6:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL6:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL6:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL6:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL6:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL6:OUT.17.TMIN
RX_DATAIN1	input	TCELL6:IMUX.IMUX.20.DELAY
RX_EN_VTC	input	TCELL6:IMUX.BYP.6
RX_INC	input	TCELL5:IMUX.BYP.15
RX_LD	input	TCELL5:IMUX.BYP.14
RX_Q0	output	TCELL5:OUT.19.TMIN
RX_Q1	output	TCELL5:OUT.20.TMIN
RX_Q2	output	TCELL5:OUT.21.TMIN
RX_Q3	output	TCELL5:OUT.22.TMIN
RX_Q4	output	TCELL5:OUT.23.TMIN
RX_Q5	output	TCELL5:OUT.24.TMIN
RX_Q6	output	TCELL5:OUT.25.TMIN
RX_Q7	output	TCELL5:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL5:IMUX.BYP.13
TX_CE_OFD	input	TCELL6:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN0	input	TCELL6:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN1	input	TCELL6:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN2	input	TCELL6:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN3	input	TCELL6:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN4	input	TCELL6:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN5	input	TCELL6:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN6	input	TCELL6:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN7	input	TCELL6:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN8	input	TCELL6:IMUX.IMUX.35.DELAY
TX_CNTVALUEOUT0	output	TCELL5:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL5:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL5:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL5:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL5:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL6:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL6:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL6:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL6:OUT.7.TMIN
TX_D0	input	TCELL6:IMUX.IMUX.22.DELAY
TX_D1	input	TCELL6:IMUX.IMUX.23.DELAY
TX_D2	input	TCELL6:IMUX.IMUX.24.DELAY
TX_D3	input	TCELL6:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL6:IMUX.IMUX.26.DELAY
TX_D5	input	TCELL6:IMUX.IMUX.27.DELAY
TX_D6	input	TCELL6:IMUX.IMUX.28.DELAY
TX_D7	input	TCELL6:IMUX.IMUX.29.DELAY
TX_EN_VTC	input	TCELL5:IMUX.BYP.12
TX_INC	input	TCELL5:IMUX.BYP.11
TX_LD	input	TCELL5:IMUX.BYP.10
TX_T	input	TCELL6:IMUX.IMUX.17.DELAY
TX_T_OUT	output	TCELL5:OUT.8.TMIN

Bel BITSLICE6

ultrascale XIPHY bel BITSLICE6
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL8:IMUX.IMUX.30.DELAY
DYN_DCI_OUT_INT	input	TCELL9:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL8:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL9:IMUX.BYP.11
RX_CE_IFD	input	TCELL8:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL8:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN1	input	TCELL8:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN2	input	TCELL8:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN3	input	TCELL8:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN4	input	TCELL8:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN5	input	TCELL8:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN6	input	TCELL8:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN7	input	TCELL8:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL8:IMUX.IMUX.47.DELAY
RX_CNTVALUEOUT0	output	TCELL9:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL9:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL9:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL9:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL9:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL9:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL9:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL9:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL9:OUT.17.TMIN
RX_DATAIN1	input	TCELL8:IMUX.IMUX.29.DELAY
RX_EN_VTC	input	TCELL9:IMUX.BYP.10
RX_INC	input	TCELL9:IMUX.BYP.9
RX_LD	input	TCELL9:IMUX.BYP.8
RX_Q0	output	TCELL8:OUT.19.TMIN
RX_Q1	output	TCELL8:OUT.20.TMIN
RX_Q2	output	TCELL8:OUT.21.TMIN
RX_Q3	output	TCELL8:OUT.22.TMIN
RX_Q4	output	TCELL8:OUT.23.TMIN
RX_Q5	output	TCELL8:OUT.24.TMIN
RX_Q6	output	TCELL8:OUT.25.TMIN
RX_Q7	output	TCELL8:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL9:IMUX.BYP.7
TX_CE_OFD	input	TCELL8:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL8:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL8:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN2	input	TCELL8:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN3	input	TCELL8:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN4	input	TCELL8:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN5	input	TCELL8:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN6	input	TCELL8:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN7	input	TCELL8:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN8	input	TCELL8:IMUX.IMUX.41.DELAY
TX_CNTVALUEOUT0	output	TCELL8:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL8:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL8:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL8:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL8:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL9:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL9:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL9:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL9:OUT.7.TMIN
TX_D0	input	TCELL8:IMUX.IMUX.6.DELAY
TX_D1	input	TCELL8:IMUX.IMUX.31.DELAY
TX_D2	input	TCELL8:IMUX.IMUX.7.DELAY
TX_D3	input	TCELL8:IMUX.IMUX.32.DELAY
TX_D4	input	TCELL8:IMUX.IMUX.33.DELAY
TX_D5	input	TCELL8:IMUX.IMUX.34.DELAY
TX_D6	input	TCELL8:IMUX.IMUX.8.DELAY
TX_D7	input	TCELL8:IMUX.IMUX.35.DELAY
TX_EN_VTC	input	TCELL9:IMUX.BYP.6
TX_INC	input	TCELL8:IMUX.BYP.15
TX_LD	input	TCELL8:IMUX.BYP.14
TX_T	input	TCELL8:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL6:OUT.8.TMIN

Bel BITSLICE7

ultrascale XIPHY bel BITSLICE7
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL9:IMUX.IMUX.19.DELAY
DYN_DCI_OUT_INT	input	TCELL10:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL9:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL10:IMUX.BYP.11
RX_CE_IFD	input	TCELL9:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN0	input	TCELL9:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL9:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL9:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL9:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL9:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL9:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL9:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL9:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL9:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL10:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL10:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL10:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL10:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL10:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL10:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL10:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL10:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL10:OUT.17.TMIN
RX_DATAIN1	input	TCELL9:IMUX.IMUX.18.DELAY
RX_EN_VTC	input	TCELL10:IMUX.BYP.10
RX_INC	input	TCELL10:IMUX.BYP.9
RX_LD	input	TCELL10:IMUX.BYP.8
RX_Q0	output	TCELL9:OUT.19.TMIN
RX_Q1	output	TCELL9:OUT.20.TMIN
RX_Q2	output	TCELL9:OUT.21.TMIN
RX_Q3	output	TCELL9:OUT.22.TMIN
RX_Q4	output	TCELL9:OUT.23.TMIN
RX_Q5	output	TCELL9:OUT.24.TMIN
RX_Q6	output	TCELL9:OUT.25.TMIN
RX_Q7	output	TCELL9:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL10:IMUX.BYP.7
TX_CE_OFD	input	TCELL9:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN0	input	TCELL9:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL9:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL9:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL9:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL9:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL9:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL9:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL9:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL9:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL9:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL9:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL9:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL9:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL9:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL10:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL10:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL10:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL10:OUT.7.TMIN
TX_D0	input	TCELL9:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL9:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL9:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL9:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL9:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL9:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL9:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL9:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL10:IMUX.BYP.6
TX_INC	input	TCELL9:IMUX.BYP.15
TX_LD	input	TCELL9:IMUX.BYP.14
TX_T	input	TCELL8:IMUX.IMUX.15.DELAY
TX_T_OUT	output	TCELL8:OUT.8.TMIN

Bel BITSLICE8

ultrascale XIPHY bel BITSLICE8
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL9:IMUX.IMUX.43.DELAY
DYN_DCI_OUT_INT	input	TCELL11:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL10:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL11:IMUX.BYP.11
RX_CE_IFD	input	TCELL9:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN0	input	TCELL10:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN1	input	TCELL10:IMUX.IMUX.28.DELAY
RX_CNTVALUEIN2	input	TCELL10:IMUX.IMUX.29.DELAY
RX_CNTVALUEIN3	input	TCELL10:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN4	input	TCELL10:IMUX.IMUX.6.DELAY
RX_CNTVALUEIN5	input	TCELL10:IMUX.IMUX.31.DELAY
RX_CNTVALUEIN6	input	TCELL10:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN7	input	TCELL10:IMUX.IMUX.32.DELAY
RX_CNTVALUEIN8	input	TCELL10:IMUX.IMUX.33.DELAY
RX_CNTVALUEOUT0	output	TCELL11:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL11:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL11:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL11:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL11:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL11:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL11:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL11:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL11:OUT.17.TMIN
RX_DATAIN1	input	TCELL9:IMUX.IMUX.12.DELAY
RX_EN_VTC	input	TCELL11:IMUX.BYP.10
RX_INC	input	TCELL11:IMUX.BYP.9
RX_LD	input	TCELL11:IMUX.BYP.8
RX_Q0	output	TCELL10:OUT.19.TMIN
RX_Q1	output	TCELL10:OUT.20.TMIN
RX_Q2	output	TCELL10:OUT.21.TMIN
RX_Q3	output	TCELL10:OUT.22.TMIN
RX_Q4	output	TCELL10:OUT.23.TMIN
RX_Q5	output	TCELL10:OUT.24.TMIN
RX_Q6	output	TCELL10:OUT.25.TMIN
RX_Q7	output	TCELL10:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL11:IMUX.BYP.6
TX_CE_OFD	input	TCELL9:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN0	input	TCELL10:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN1	input	TCELL10:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN2	input	TCELL10:IMUX.IMUX.20.DELAY
TX_CNTVALUEIN3	input	TCELL10:IMUX.IMUX.21.DELAY
TX_CNTVALUEIN4	input	TCELL10:IMUX.IMUX.22.DELAY
TX_CNTVALUEIN5	input	TCELL10:IMUX.IMUX.23.DELAY
TX_CNTVALUEIN6	input	TCELL10:IMUX.IMUX.24.DELAY
TX_CNTVALUEIN7	input	TCELL10:IMUX.IMUX.25.DELAY
TX_CNTVALUEIN8	input	TCELL10:IMUX.IMUX.26.DELAY
TX_CNTVALUEOUT0	output	TCELL10:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL10:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL10:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL10:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL10:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL11:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL11:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL11:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL11:OUT.7.TMIN
TX_D0	input	TCELL9:IMUX.IMUX.13.DELAY
TX_D1	input	TCELL9:IMUX.IMUX.44.DELAY
TX_D2	input	TCELL9:IMUX.IMUX.45.DELAY
TX_D3	input	TCELL9:IMUX.IMUX.46.DELAY
TX_D4	input	TCELL9:IMUX.IMUX.14.DELAY
TX_D5	input	TCELL9:IMUX.IMUX.47.DELAY
TX_D6	input	TCELL9:IMUX.IMUX.15.DELAY
TX_D7	input	TCELL10:IMUX.IMUX.16.DELAY
TX_EN_VTC	input	TCELL10:IMUX.BYP.15
TX_INC	input	TCELL10:IMUX.BYP.14
TX_LD	input	TCELL10:IMUX.BYP.13
TX_T	input	TCELL9:IMUX.IMUX.40.DELAY
TX_T_OUT	output	TCELL9:OUT.8.TMIN

Bel BITSLICE9

ultrascale XIPHY bel BITSLICE9
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL11:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL13:IMUX.BYP.7
PHY2CLB_FIFO_EMPTY	output	TCELL12:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL13:IMUX.BYP.6
RX_CE_IFD	input	TCELL11:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL11:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN1	input	TCELL11:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN2	input	TCELL11:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN3	input	TCELL11:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN4	input	TCELL11:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN5	input	TCELL11:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN6	input	TCELL11:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN7	input	TCELL12:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN8	input	TCELL12:IMUX.IMUX.17.DELAY
RX_CNTVALUEOUT0	output	TCELL12:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL12:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL12:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL12:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL12:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL12:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL12:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL12:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL12:OUT.31.TMIN
RX_DATAIN1	input	TCELL11:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL12:IMUX.BYP.15
RX_INC	input	TCELL12:IMUX.BYP.14
RX_LD	input	TCELL12:IMUX.BYP.13
RX_Q0	output	TCELL12:OUT.5.TMIN
RX_Q1	output	TCELL12:OUT.6.TMIN
RX_Q2	output	TCELL12:OUT.7.TMIN
RX_Q3	output	TCELL12:OUT.8.TMIN
RX_Q4	output	TCELL12:OUT.9.TMIN
RX_Q5	output	TCELL12:OUT.10.TMIN
RX_Q6	output	TCELL12:OUT.11.TMIN
RX_Q7	output	TCELL12:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL12:IMUX.BYP.12
TX_CE_OFD	input	TCELL11:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL11:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL11:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL11:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL11:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL11:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL11:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL11:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL11:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN8	input	TCELL11:IMUX.IMUX.43.DELAY
TX_CNTVALUEOUT0	output	TCELL12:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL12:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL12:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL12:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL12:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL12:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL12:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL12:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL12:OUT.21.TMIN
TX_D0	input	TCELL11:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL11:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL11:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL11:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL11:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL11:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL11:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL11:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL12:IMUX.BYP.11
TX_INC	input	TCELL12:IMUX.BYP.10
TX_LD	input	TCELL12:IMUX.BYP.9
TX_T	input	TCELL11:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL10:OUT.8.TMIN

Bel BITSLICE10

ultrascale XIPHY bel BITSLICE10
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL12:IMUX.IMUX.22.DELAY
DYN_DCI_OUT_INT	input	TCELL14:IMUX.BYP.6
PHY2CLB_FIFO_EMPTY	output	TCELL13:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL13:IMUX.BYP.15
RX_CE_IFD	input	TCELL12:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN0	input	TCELL12:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL12:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL12:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL12:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL12:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL12:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL12:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL12:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL12:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL13:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL13:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL13:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL13:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL13:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL13:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL13:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL13:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL13:OUT.31.TMIN
RX_DATAIN1	input	TCELL12:IMUX.IMUX.21.DELAY
RX_EN_VTC	input	TCELL13:IMUX.BYP.14
RX_INC	input	TCELL13:IMUX.BYP.13
RX_LD	input	TCELL13:IMUX.BYP.12
RX_Q0	output	TCELL13:OUT.5.TMIN
RX_Q1	output	TCELL13:OUT.6.TMIN
RX_Q2	output	TCELL13:OUT.7.TMIN
RX_Q3	output	TCELL13:OUT.8.TMIN
RX_Q4	output	TCELL13:OUT.9.TMIN
RX_Q5	output	TCELL13:OUT.10.TMIN
RX_Q6	output	TCELL13:OUT.11.TMIN
RX_Q7	output	TCELL13:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL13:IMUX.BYP.11
TX_CE_OFD	input	TCELL12:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN0	input	TCELL12:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN1	input	TCELL12:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN2	input	TCELL12:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN3	input	TCELL12:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN4	input	TCELL12:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN5	input	TCELL12:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN6	input	TCELL12:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN7	input	TCELL12:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN8	input	TCELL12:IMUX.IMUX.9.DELAY
TX_CNTVALUEOUT0	output	TCELL13:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL13:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL13:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL13:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL13:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL13:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL13:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL13:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL13:OUT.21.TMIN
TX_D0	input	TCELL12:IMUX.IMUX.28.DELAY
TX_D1	input	TCELL12:IMUX.IMUX.27.DELAY
TX_D2	input	TCELL12:IMUX.IMUX.26.DELAY
TX_D3	input	TCELL12:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL12:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL12:IMUX.IMUX.23.DELAY
TX_D6	input	TCELL12:IMUX.IMUX.29.DELAY
TX_D7	input	TCELL12:IMUX.IMUX.30.DELAY
TX_EN_VTC	input	TCELL13:IMUX.BYP.10
TX_INC	input	TCELL13:IMUX.BYP.9
TX_LD	input	TCELL13:IMUX.BYP.8
TX_T	input	TCELL12:IMUX.IMUX.18.DELAY
TX_T_OUT	output	TCELL11:OUT.8.TMIN

Bel BITSLICE11

ultrascale XIPHY bel BITSLICE11
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL12:IMUX.IMUX.45.DELAY
DYN_DCI_OUT_INT	input	TCELL14:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL14:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL14:IMUX.BYP.14
RX_CE_IFD	input	TCELL12:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN0	input	TCELL14:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN1	input	TCELL14:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN2	input	TCELL14:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL14:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL14:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN5	input	TCELL14:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN6	input	TCELL14:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN7	input	TCELL14:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL14:IMUX.IMUX.15.DELAY
RX_CNTVALUEOUT0	output	TCELL14:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL14:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL14:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL14:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL14:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL14:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL14:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL14:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL14:OUT.31.TMIN
RX_DATAIN1	input	TCELL12:IMUX.IMUX.44.DELAY
RX_EN_VTC	input	TCELL14:IMUX.BYP.13
RX_INC	input	TCELL14:IMUX.BYP.12
RX_LD	input	TCELL14:IMUX.BYP.11
RX_Q0	output	TCELL14:OUT.5.TMIN
RX_Q1	output	TCELL14:OUT.6.TMIN
RX_Q2	output	TCELL14:OUT.7.TMIN
RX_Q3	output	TCELL14:OUT.8.TMIN
RX_Q4	output	TCELL14:OUT.9.TMIN
RX_Q5	output	TCELL14:OUT.10.TMIN
RX_Q6	output	TCELL14:OUT.11.TMIN
RX_Q7	output	TCELL14:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL14:IMUX.BYP.10
TX_CE_OFD	input	TCELL12:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN0	input	TCELL13:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL13:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN2	input	TCELL13:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN3	input	TCELL13:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN4	input	TCELL13:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN5	input	TCELL13:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN6	input	TCELL13:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN7	input	TCELL14:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN8	input	TCELL14:IMUX.IMUX.6.DELAY
TX_CNTVALUEOUT0	output	TCELL14:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL14:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL14:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL14:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL14:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL14:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL14:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL14:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL14:OUT.21.TMIN
TX_D0	input	TCELL12:IMUX.IMUX.46.DELAY
TX_D1	input	TCELL12:IMUX.IMUX.14.DELAY
TX_D2	input	TCELL12:IMUX.IMUX.47.DELAY
TX_D3	input	TCELL12:IMUX.IMUX.15.DELAY
TX_D4	input	TCELL13:IMUX.IMUX.16.DELAY
TX_D5	input	TCELL13:IMUX.IMUX.6.DELAY
TX_D6	input	TCELL13:IMUX.IMUX.7.DELAY
TX_D7	input	TCELL13:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL14:IMUX.BYP.9
TX_INC	input	TCELL14:IMUX.BYP.8
TX_LD	input	TCELL14:IMUX.BYP.7
TX_T	input	TCELL12:IMUX.IMUX.12.DELAY
TX_T_OUT	output	TCELL11:OUT.31.TMIN

Bel BITSLICE12

ultrascale XIPHY bel BITSLICE12
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL7:IMUX.IMUX.36.DELAY
DYN_DCI_OUT_INT	input	TCELL8:IMUX.BYP.13
PHY2CLB_FIFO_EMPTY	output	TCELL7:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL8:IMUX.BYP.12
RX_CE_IFD	input	TCELL7:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN0	input	TCELL8:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL8:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL8:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL8:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL8:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL8:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL8:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL8:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL8:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL8:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL8:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL8:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL8:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL8:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL8:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL8:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL8:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL8:OUT.17.TMIN
RX_DATAIN1	input	TCELL7:IMUX.IMUX.9.DELAY
RX_EN_VTC	input	TCELL8:IMUX.BYP.11
RX_INC	input	TCELL8:IMUX.BYP.10
RX_LD	input	TCELL8:IMUX.BYP.9
RX_Q0	output	TCELL7:OUT.19.TMIN
RX_Q1	output	TCELL7:OUT.20.TMIN
RX_Q2	output	TCELL7:OUT.21.TMIN
RX_Q3	output	TCELL7:OUT.22.TMIN
RX_Q4	output	TCELL7:OUT.23.TMIN
RX_Q5	output	TCELL7:OUT.24.TMIN
RX_Q6	output	TCELL7:OUT.25.TMIN
RX_Q7	output	TCELL7:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL8:IMUX.BYP.8
TX_CE_OFD	input	TCELL7:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN0	input	TCELL7:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN1	input	TCELL7:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN2	input	TCELL7:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN3	input	TCELL7:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN4	input	TCELL7:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN5	input	TCELL7:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN6	input	TCELL7:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN7	input	TCELL7:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN8	input	TCELL7:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL7:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL7:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL7:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL7:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL7:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL8:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL8:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL8:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL8:OUT.7.TMIN
TX_D0	input	TCELL7:IMUX.IMUX.37.DELAY
TX_D1	input	TCELL7:IMUX.IMUX.38.DELAY
TX_D2	input	TCELL7:IMUX.IMUX.10.DELAY
TX_D3	input	TCELL7:IMUX.IMUX.39.DELAY
TX_D4	input	TCELL7:IMUX.IMUX.11.DELAY
TX_D5	input	TCELL7:IMUX.IMUX.40.DELAY
TX_D6	input	TCELL7:IMUX.IMUX.41.DELAY
TX_D7	input	TCELL7:IMUX.IMUX.42.DELAY
TX_EN_VTC	input	TCELL8:IMUX.BYP.7
TX_INC	input	TCELL8:IMUX.BYP.6
TX_LD	input	TCELL7:IMUX.BYP.15
TX_T	input	TCELL7:IMUX.IMUX.34.DELAY
TX_T_OUT	output	TCELL12:OUT.22.TMIN

Bel BITSLICE13

ultrascale XIPHY bel BITSLICE13
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL15:IMUX.IMUX.9.DELAY
DYN_DCI_OUT_INT	input	TCELL15:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL15:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL15:IMUX.BYP.14
RX_CE_IFD	input	TCELL15:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN0	input	TCELL17:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL17:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL17:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL17:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL17:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL17:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL17:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL17:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL17:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL15:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL15:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL15:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL15:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL15:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL15:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL15:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL15:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL15:OUT.31.TMIN
RX_DATAIN1	input	TCELL15:IMUX.IMUX.8.DELAY
RX_EN_VTC	input	TCELL15:IMUX.BYP.13
RX_INC	input	TCELL15:IMUX.BYP.12
RX_LD	input	TCELL15:IMUX.BYP.11
RX_Q0	output	TCELL15:OUT.5.TMIN
RX_Q1	output	TCELL15:OUT.6.TMIN
RX_Q2	output	TCELL15:OUT.7.TMIN
RX_Q3	output	TCELL15:OUT.8.TMIN
RX_Q4	output	TCELL15:OUT.9.TMIN
RX_Q5	output	TCELL15:OUT.10.TMIN
RX_Q6	output	TCELL15:OUT.11.TMIN
RX_Q7	output	TCELL15:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL15:IMUX.BYP.10
TX_CE_OFD	input	TCELL15:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN0	input	TCELL16:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN1	input	TCELL16:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN2	input	TCELL16:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN3	input	TCELL16:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN4	input	TCELL16:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL16:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN6	input	TCELL16:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN7	input	TCELL16:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN8	input	TCELL16:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL15:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL15:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL15:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL15:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL15:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL15:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL15:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL15:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL15:OUT.21.TMIN
TX_D0	input	TCELL16:IMUX.IMUX.16.DELAY
TX_D1	input	TCELL16:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL15:IMUX.IMUX.15.DELAY
TX_D3	input	TCELL15:IMUX.IMUX.14.DELAY
TX_D4	input	TCELL15:IMUX.IMUX.13.DELAY
TX_D5	input	TCELL15:IMUX.IMUX.12.DELAY
TX_D6	input	TCELL15:IMUX.IMUX.11.DELAY
TX_D7	input	TCELL15:IMUX.IMUX.10.DELAY
TX_EN_VTC	input	TCELL15:IMUX.BYP.9
TX_INC	input	TCELL15:IMUX.BYP.8
TX_LD	input	TCELL15:IMUX.BYP.7
TX_T	input	TCELL15:IMUX.IMUX.16.DELAY
TX_T_OUT	output	TCELL15:OUT.22.TMIN

Bel BITSLICE14

ultrascale XIPHY bel BITSLICE14
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL17:IMUX.IMUX.29.DELAY
DYN_DCI_OUT_INT	input	TCELL16:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL16:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL16:IMUX.BYP.14
RX_CE_IFD	input	TCELL17:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL17:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN1	input	TCELL17:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN2	input	TCELL17:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN3	input	TCELL17:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN4	input	TCELL17:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN5	input	TCELL17:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN6	input	TCELL17:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN7	input	TCELL17:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN8	input	TCELL17:IMUX.IMUX.14.DELAY
RX_CNTVALUEOUT0	output	TCELL16:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL16:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL16:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL16:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL16:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL16:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL16:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL16:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL16:OUT.31.TMIN
RX_DATAIN1	input	TCELL17:IMUX.IMUX.28.DELAY
RX_EN_VTC	input	TCELL16:IMUX.BYP.13
RX_INC	input	TCELL16:IMUX.BYP.12
RX_LD	input	TCELL16:IMUX.BYP.11
RX_Q0	output	TCELL16:OUT.5.TMIN
RX_Q1	output	TCELL16:OUT.6.TMIN
RX_Q2	output	TCELL16:OUT.7.TMIN
RX_Q3	output	TCELL16:OUT.8.TMIN
RX_Q4	output	TCELL16:OUT.9.TMIN
RX_Q5	output	TCELL16:OUT.10.TMIN
RX_Q6	output	TCELL16:OUT.11.TMIN
RX_Q7	output	TCELL16:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL16:IMUX.BYP.10
TX_CE_OFD	input	TCELL17:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL17:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN1	input	TCELL17:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN2	input	TCELL17:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN3	input	TCELL17:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN4	input	TCELL17:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN5	input	TCELL17:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN6	input	TCELL17:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN7	input	TCELL17:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN8	input	TCELL17:IMUX.IMUX.40.DELAY
TX_CNTVALUEOUT0	output	TCELL16:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL16:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL16:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL16:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL16:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL16:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL16:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL16:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL16:OUT.21.TMIN
TX_D0	input	TCELL17:IMUX.IMUX.30.DELAY
TX_D1	input	TCELL17:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL17:IMUX.IMUX.31.DELAY
TX_D3	input	TCELL17:IMUX.IMUX.7.DELAY
TX_D4	input	TCELL17:IMUX.IMUX.32.DELAY
TX_D5	input	TCELL17:IMUX.IMUX.33.DELAY
TX_D6	input	TCELL17:IMUX.IMUX.34.DELAY
TX_D7	input	TCELL17:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL16:IMUX.BYP.9
TX_INC	input	TCELL16:IMUX.BYP.8
TX_LD	input	TCELL16:IMUX.BYP.7
TX_T	input	TCELL17:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL16:OUT.22.TMIN

Bel BITSLICE15

ultrascale XIPHY bel BITSLICE15
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL18:IMUX.IMUX.18.DELAY
DYN_DCI_OUT_INT	input	TCELL17:IMUX.BYP.14
PHY2CLB_FIFO_EMPTY	output	TCELL17:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL17:IMUX.BYP.13
RX_CE_IFD	input	TCELL18:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN0	input	TCELL18:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL18:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL18:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL18:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL18:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL18:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL18:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL18:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL18:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL17:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL17:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL17:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL17:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL17:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL17:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL17:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL17:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL17:OUT.31.TMIN
RX_DATAIN1	input	TCELL18:IMUX.IMUX.17.DELAY
RX_EN_VTC	input	TCELL17:IMUX.BYP.12
RX_INC	input	TCELL17:IMUX.BYP.11
RX_LD	input	TCELL17:IMUX.BYP.10
RX_Q0	output	TCELL17:OUT.5.TMIN
RX_Q1	output	TCELL17:OUT.6.TMIN
RX_Q2	output	TCELL17:OUT.7.TMIN
RX_Q3	output	TCELL17:OUT.8.TMIN
RX_Q4	output	TCELL17:OUT.9.TMIN
RX_Q5	output	TCELL17:OUT.10.TMIN
RX_Q6	output	TCELL17:OUT.11.TMIN
RX_Q7	output	TCELL17:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL17:IMUX.BYP.9
TX_CE_OFD	input	TCELL17:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN0	input	TCELL18:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL18:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL18:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL18:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL18:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL18:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL18:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL18:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL18:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL17:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL17:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL17:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL17:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL17:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL17:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL17:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL17:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL17:OUT.21.TMIN
TX_D0	input	TCELL18:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL18:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL18:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL18:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL18:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL18:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL18:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL18:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL17:IMUX.BYP.8
TX_INC	input	TCELL17:IMUX.BYP.7
TX_LD	input	TCELL17:IMUX.BYP.6
TX_T	input	TCELL17:IMUX.IMUX.47.DELAY
TX_T_OUT	output	TCELL17:OUT.22.TMIN

Bel BITSLICE16

ultrascale XIPHY bel BITSLICE16
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL19:IMUX.IMUX.38.DELAY
DYN_DCI_OUT_INT	input	TCELL19:IMUX.BYP.10
PHY2CLB_FIFO_EMPTY	output	TCELL18:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL19:IMUX.BYP.9
RX_CE_IFD	input	TCELL19:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN0	input	TCELL20:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN1	input	TCELL20:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN2	input	TCELL20:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN3	input	TCELL20:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN4	input	TCELL20:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN5	input	TCELL20:IMUX.IMUX.24.DELAY
RX_CNTVALUEIN6	input	TCELL20:IMUX.IMUX.25.DELAY
RX_CNTVALUEIN7	input	TCELL20:IMUX.IMUX.26.DELAY
RX_CNTVALUEIN8	input	TCELL20:IMUX.IMUX.27.DELAY
RX_CNTVALUEOUT0	output	TCELL19:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL19:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL19:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL19:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL19:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL19:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL19:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL19:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL19:OUT.17.TMIN
RX_DATAIN1	input	TCELL19:IMUX.IMUX.37.DELAY
RX_EN_VTC	input	TCELL19:IMUX.BYP.8
RX_INC	input	TCELL19:IMUX.BYP.7
RX_LD	input	TCELL19:IMUX.BYP.6
RX_Q0	output	TCELL18:OUT.19.TMIN
RX_Q1	output	TCELL18:OUT.20.TMIN
RX_Q2	output	TCELL18:OUT.21.TMIN
RX_Q3	output	TCELL18:OUT.22.TMIN
RX_Q4	output	TCELL18:OUT.23.TMIN
RX_Q5	output	TCELL18:OUT.24.TMIN
RX_Q6	output	TCELL18:OUT.25.TMIN
RX_Q7	output	TCELL18:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL18:IMUX.BYP.15
TX_CE_OFD	input	TCELL19:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN0	input	TCELL19:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN1	input	TCELL19:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN2	input	TCELL19:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN3	input	TCELL19:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN4	input	TCELL19:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN5	input	TCELL19:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN6	input	TCELL20:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN7	input	TCELL20:IMUX.IMUX.17.DELAY
TX_CNTVALUEIN8	input	TCELL20:IMUX.IMUX.18.DELAY
TX_CNTVALUEOUT0	output	TCELL18:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL18:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL18:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL18:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL18:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL19:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL19:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL19:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL19:OUT.7.TMIN
TX_D0	input	TCELL19:IMUX.IMUX.10.DELAY
TX_D1	input	TCELL19:IMUX.IMUX.39.DELAY
TX_D2	input	TCELL19:IMUX.IMUX.11.DELAY
TX_D3	input	TCELL19:IMUX.IMUX.40.DELAY
TX_D4	input	TCELL19:IMUX.IMUX.41.DELAY
TX_D5	input	TCELL19:IMUX.IMUX.42.DELAY
TX_D6	input	TCELL19:IMUX.IMUX.12.DELAY
TX_D7	input	TCELL19:IMUX.IMUX.13.DELAY
TX_EN_VTC	input	TCELL18:IMUX.BYP.14
TX_INC	input	TCELL18:IMUX.BYP.13
TX_LD	input	TCELL18:IMUX.BYP.12
TX_T	input	TCELL19:IMUX.IMUX.35.DELAY
TX_T_OUT	output	TCELL18:OUT.13.TMIN

Bel BITSLICE17

ultrascale XIPHY bel BITSLICE17
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL20:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL20:IMUX.BYP.9
PHY2CLB_FIFO_EMPTY	output	TCELL19:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL20:IMUX.BYP.8
RX_CE_IFD	input	TCELL20:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL20:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN1	input	TCELL20:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN2	input	TCELL20:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN3	input	TCELL20:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN4	input	TCELL20:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN5	input	TCELL20:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN6	input	TCELL20:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN7	input	TCELL20:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN8	input	TCELL21:IMUX.IMUX.16.DELAY
RX_CNTVALUEOUT0	output	TCELL20:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL20:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL20:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL20:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL20:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL20:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL20:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL20:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL20:OUT.17.TMIN
RX_DATAIN1	input	TCELL20:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL20:IMUX.BYP.7
RX_INC	input	TCELL20:IMUX.BYP.6
RX_LD	input	TCELL19:IMUX.BYP.15
RX_Q0	output	TCELL19:OUT.19.TMIN
RX_Q1	output	TCELL19:OUT.20.TMIN
RX_Q2	output	TCELL19:OUT.21.TMIN
RX_Q3	output	TCELL19:OUT.22.TMIN
RX_Q4	output	TCELL19:OUT.23.TMIN
RX_Q5	output	TCELL19:OUT.24.TMIN
RX_Q6	output	TCELL19:OUT.25.TMIN
RX_Q7	output	TCELL19:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL19:IMUX.BYP.14
TX_CE_OFD	input	TCELL20:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL20:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL20:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL20:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL20:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL20:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL20:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL20:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL20:IMUX.IMUX.42.DELAY
TX_CNTVALUEIN8	input	TCELL20:IMUX.IMUX.12.DELAY
TX_CNTVALUEOUT0	output	TCELL19:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL19:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL19:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL19:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL19:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL20:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL20:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL20:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL20:OUT.7.TMIN
TX_D0	input	TCELL20:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL20:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL20:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL20:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL20:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL20:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL20:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL20:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL19:IMUX.BYP.13
TX_INC	input	TCELL19:IMUX.BYP.12
TX_LD	input	TCELL19:IMUX.BYP.11
TX_T	input	TCELL20:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL19:OUT.8.TMIN

Bel BITSLICE18

ultrascale XIPHY bel BITSLICE18
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL21:IMUX.IMUX.21.DELAY
DYN_DCI_OUT_INT	input	TCELL21:IMUX.BYP.8
PHY2CLB_FIFO_EMPTY	output	TCELL20:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL21:IMUX.BYP.7
RX_CE_IFD	input	TCELL21:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN0	input	TCELL21:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL21:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL21:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL21:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL21:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL21:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL21:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL21:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL21:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL21:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL21:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL21:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL21:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL21:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL21:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL21:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL21:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL21:OUT.17.TMIN
RX_DATAIN1	input	TCELL21:IMUX.IMUX.20.DELAY
RX_EN_VTC	input	TCELL21:IMUX.BYP.6
RX_INC	input	TCELL20:IMUX.BYP.15
RX_LD	input	TCELL20:IMUX.BYP.14
RX_Q0	output	TCELL20:OUT.19.TMIN
RX_Q1	output	TCELL20:OUT.20.TMIN
RX_Q2	output	TCELL20:OUT.21.TMIN
RX_Q3	output	TCELL20:OUT.22.TMIN
RX_Q4	output	TCELL20:OUT.23.TMIN
RX_Q5	output	TCELL20:OUT.24.TMIN
RX_Q6	output	TCELL20:OUT.25.TMIN
RX_Q7	output	TCELL20:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL20:IMUX.BYP.13
TX_CE_OFD	input	TCELL21:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN0	input	TCELL21:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN1	input	TCELL21:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN2	input	TCELL21:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN3	input	TCELL21:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN4	input	TCELL21:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN5	input	TCELL21:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN6	input	TCELL21:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN7	input	TCELL21:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN8	input	TCELL21:IMUX.IMUX.35.DELAY
TX_CNTVALUEOUT0	output	TCELL20:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL20:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL20:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL20:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL20:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL21:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL21:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL21:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL21:OUT.7.TMIN
TX_D0	input	TCELL21:IMUX.IMUX.22.DELAY
TX_D1	input	TCELL21:IMUX.IMUX.23.DELAY
TX_D2	input	TCELL21:IMUX.IMUX.24.DELAY
TX_D3	input	TCELL21:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL21:IMUX.IMUX.26.DELAY
TX_D5	input	TCELL21:IMUX.IMUX.27.DELAY
TX_D6	input	TCELL21:IMUX.IMUX.28.DELAY
TX_D7	input	TCELL21:IMUX.IMUX.29.DELAY
TX_EN_VTC	input	TCELL20:IMUX.BYP.12
TX_INC	input	TCELL20:IMUX.BYP.11
TX_LD	input	TCELL20:IMUX.BYP.10
TX_T	input	TCELL21:IMUX.IMUX.17.DELAY
TX_T_OUT	output	TCELL20:OUT.8.TMIN

Bel BITSLICE19

ultrascale XIPHY bel BITSLICE19
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL23:IMUX.IMUX.30.DELAY
DYN_DCI_OUT_INT	input	TCELL24:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL23:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL24:IMUX.BYP.11
RX_CE_IFD	input	TCELL23:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL23:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN1	input	TCELL23:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN2	input	TCELL23:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN3	input	TCELL23:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN4	input	TCELL23:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN5	input	TCELL23:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN6	input	TCELL23:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN7	input	TCELL23:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL23:IMUX.IMUX.47.DELAY
RX_CNTVALUEOUT0	output	TCELL24:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL24:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL24:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL24:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL24:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL24:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL24:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL24:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL24:OUT.17.TMIN
RX_DATAIN1	input	TCELL23:IMUX.IMUX.29.DELAY
RX_EN_VTC	input	TCELL24:IMUX.BYP.10
RX_INC	input	TCELL24:IMUX.BYP.9
RX_LD	input	TCELL24:IMUX.BYP.8
RX_Q0	output	TCELL23:OUT.19.TMIN
RX_Q1	output	TCELL23:OUT.20.TMIN
RX_Q2	output	TCELL23:OUT.21.TMIN
RX_Q3	output	TCELL23:OUT.22.TMIN
RX_Q4	output	TCELL23:OUT.23.TMIN
RX_Q5	output	TCELL23:OUT.24.TMIN
RX_Q6	output	TCELL23:OUT.25.TMIN
RX_Q7	output	TCELL23:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL24:IMUX.BYP.7
TX_CE_OFD	input	TCELL23:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL23:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL23:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN2	input	TCELL23:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN3	input	TCELL23:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN4	input	TCELL23:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN5	input	TCELL23:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN6	input	TCELL23:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN7	input	TCELL23:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN8	input	TCELL23:IMUX.IMUX.41.DELAY
TX_CNTVALUEOUT0	output	TCELL23:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL23:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL23:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL23:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL23:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL24:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL24:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL24:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL24:OUT.7.TMIN
TX_D0	input	TCELL23:IMUX.IMUX.6.DELAY
TX_D1	input	TCELL23:IMUX.IMUX.31.DELAY
TX_D2	input	TCELL23:IMUX.IMUX.7.DELAY
TX_D3	input	TCELL23:IMUX.IMUX.32.DELAY
TX_D4	input	TCELL23:IMUX.IMUX.33.DELAY
TX_D5	input	TCELL23:IMUX.IMUX.34.DELAY
TX_D6	input	TCELL23:IMUX.IMUX.8.DELAY
TX_D7	input	TCELL23:IMUX.IMUX.35.DELAY
TX_EN_VTC	input	TCELL24:IMUX.BYP.6
TX_INC	input	TCELL23:IMUX.BYP.15
TX_LD	input	TCELL23:IMUX.BYP.14
TX_T	input	TCELL23:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL21:OUT.8.TMIN

Bel BITSLICE20

ultrascale XIPHY bel BITSLICE20
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL24:IMUX.IMUX.19.DELAY
DYN_DCI_OUT_INT	input	TCELL25:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL24:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL25:IMUX.BYP.11
RX_CE_IFD	input	TCELL24:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN0	input	TCELL24:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL24:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL24:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL24:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL24:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL24:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL24:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL24:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL24:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL25:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL25:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL25:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL25:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL25:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL25:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL25:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL25:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL25:OUT.17.TMIN
RX_DATAIN1	input	TCELL24:IMUX.IMUX.18.DELAY
RX_EN_VTC	input	TCELL25:IMUX.BYP.10
RX_INC	input	TCELL25:IMUX.BYP.9
RX_LD	input	TCELL25:IMUX.BYP.8
RX_Q0	output	TCELL24:OUT.19.TMIN
RX_Q1	output	TCELL24:OUT.20.TMIN
RX_Q2	output	TCELL24:OUT.21.TMIN
RX_Q3	output	TCELL24:OUT.22.TMIN
RX_Q4	output	TCELL24:OUT.23.TMIN
RX_Q5	output	TCELL24:OUT.24.TMIN
RX_Q6	output	TCELL24:OUT.25.TMIN
RX_Q7	output	TCELL24:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL25:IMUX.BYP.7
TX_CE_OFD	input	TCELL24:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN0	input	TCELL24:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL24:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL24:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL24:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL24:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL24:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL24:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL24:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL24:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL24:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL24:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL24:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL24:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL24:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL25:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL25:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL25:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL25:OUT.7.TMIN
TX_D0	input	TCELL24:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL24:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL24:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL24:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL24:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL24:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL24:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL24:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL25:IMUX.BYP.6
TX_INC	input	TCELL24:IMUX.BYP.15
TX_LD	input	TCELL24:IMUX.BYP.14
TX_T	input	TCELL23:IMUX.IMUX.15.DELAY
TX_T_OUT	output	TCELL23:OUT.8.TMIN

Bel BITSLICE21

ultrascale XIPHY bel BITSLICE21
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL24:IMUX.IMUX.43.DELAY
DYN_DCI_OUT_INT	input	TCELL26:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL25:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL26:IMUX.BYP.11
RX_CE_IFD	input	TCELL24:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN0	input	TCELL25:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN1	input	TCELL25:IMUX.IMUX.28.DELAY
RX_CNTVALUEIN2	input	TCELL25:IMUX.IMUX.29.DELAY
RX_CNTVALUEIN3	input	TCELL25:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN4	input	TCELL25:IMUX.IMUX.6.DELAY
RX_CNTVALUEIN5	input	TCELL25:IMUX.IMUX.31.DELAY
RX_CNTVALUEIN6	input	TCELL25:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN7	input	TCELL25:IMUX.IMUX.32.DELAY
RX_CNTVALUEIN8	input	TCELL25:IMUX.IMUX.33.DELAY
RX_CNTVALUEOUT0	output	TCELL26:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL26:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL26:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL26:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL26:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL26:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL26:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL26:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL26:OUT.17.TMIN
RX_DATAIN1	input	TCELL24:IMUX.IMUX.12.DELAY
RX_EN_VTC	input	TCELL26:IMUX.BYP.10
RX_INC	input	TCELL26:IMUX.BYP.9
RX_LD	input	TCELL26:IMUX.BYP.8
RX_Q0	output	TCELL25:OUT.19.TMIN
RX_Q1	output	TCELL25:OUT.20.TMIN
RX_Q2	output	TCELL25:OUT.21.TMIN
RX_Q3	output	TCELL25:OUT.22.TMIN
RX_Q4	output	TCELL25:OUT.23.TMIN
RX_Q5	output	TCELL25:OUT.24.TMIN
RX_Q6	output	TCELL25:OUT.25.TMIN
RX_Q7	output	TCELL25:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL26:IMUX.BYP.6
TX_CE_OFD	input	TCELL24:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN0	input	TCELL25:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN1	input	TCELL25:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN2	input	TCELL25:IMUX.IMUX.20.DELAY
TX_CNTVALUEIN3	input	TCELL25:IMUX.IMUX.21.DELAY
TX_CNTVALUEIN4	input	TCELL25:IMUX.IMUX.22.DELAY
TX_CNTVALUEIN5	input	TCELL25:IMUX.IMUX.23.DELAY
TX_CNTVALUEIN6	input	TCELL25:IMUX.IMUX.24.DELAY
TX_CNTVALUEIN7	input	TCELL25:IMUX.IMUX.25.DELAY
TX_CNTVALUEIN8	input	TCELL25:IMUX.IMUX.26.DELAY
TX_CNTVALUEOUT0	output	TCELL25:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL25:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL25:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL25:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL25:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL26:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL26:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL26:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL26:OUT.7.TMIN
TX_D0	input	TCELL24:IMUX.IMUX.13.DELAY
TX_D1	input	TCELL24:IMUX.IMUX.44.DELAY
TX_D2	input	TCELL24:IMUX.IMUX.45.DELAY
TX_D3	input	TCELL24:IMUX.IMUX.46.DELAY
TX_D4	input	TCELL24:IMUX.IMUX.14.DELAY
TX_D5	input	TCELL24:IMUX.IMUX.47.DELAY
TX_D6	input	TCELL24:IMUX.IMUX.15.DELAY
TX_D7	input	TCELL25:IMUX.IMUX.16.DELAY
TX_EN_VTC	input	TCELL25:IMUX.BYP.15
TX_INC	input	TCELL25:IMUX.BYP.14
TX_LD	input	TCELL25:IMUX.BYP.13
TX_T	input	TCELL24:IMUX.IMUX.40.DELAY
TX_T_OUT	output	TCELL24:OUT.8.TMIN

Bel BITSLICE22

ultrascale XIPHY bel BITSLICE22
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL26:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL28:IMUX.BYP.7
PHY2CLB_FIFO_EMPTY	output	TCELL27:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL28:IMUX.BYP.6
RX_CE_IFD	input	TCELL26:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL26:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN1	input	TCELL26:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN2	input	TCELL26:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN3	input	TCELL26:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN4	input	TCELL26:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN5	input	TCELL26:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN6	input	TCELL26:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN7	input	TCELL27:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN8	input	TCELL27:IMUX.IMUX.17.DELAY
RX_CNTVALUEOUT0	output	TCELL27:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL27:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL27:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL27:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL27:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL27:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL27:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL27:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL27:OUT.31.TMIN
RX_DATAIN1	input	TCELL26:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL27:IMUX.BYP.15
RX_INC	input	TCELL27:IMUX.BYP.14
RX_LD	input	TCELL27:IMUX.BYP.13
RX_Q0	output	TCELL27:OUT.5.TMIN
RX_Q1	output	TCELL27:OUT.6.TMIN
RX_Q2	output	TCELL27:OUT.7.TMIN
RX_Q3	output	TCELL27:OUT.8.TMIN
RX_Q4	output	TCELL27:OUT.9.TMIN
RX_Q5	output	TCELL27:OUT.10.TMIN
RX_Q6	output	TCELL27:OUT.11.TMIN
RX_Q7	output	TCELL27:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL27:IMUX.BYP.12
TX_CE_OFD	input	TCELL26:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL26:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL26:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL26:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL26:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL26:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL26:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL26:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL26:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN8	input	TCELL26:IMUX.IMUX.43.DELAY
TX_CNTVALUEOUT0	output	TCELL27:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL27:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL27:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL27:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL27:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL27:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL27:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL27:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL27:OUT.21.TMIN
TX_D0	input	TCELL26:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL26:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL26:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL26:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL26:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL26:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL26:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL26:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL27:IMUX.BYP.11
TX_INC	input	TCELL27:IMUX.BYP.10
TX_LD	input	TCELL27:IMUX.BYP.9
TX_T	input	TCELL26:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL25:OUT.8.TMIN

Bel BITSLICE23

ultrascale XIPHY bel BITSLICE23
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL27:IMUX.IMUX.22.DELAY
DYN_DCI_OUT_INT	input	TCELL29:IMUX.BYP.6
PHY2CLB_FIFO_EMPTY	output	TCELL28:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL28:IMUX.BYP.15
RX_CE_IFD	input	TCELL27:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN0	input	TCELL27:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL27:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL27:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL27:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL27:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL27:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL27:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL27:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL27:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL28:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL28:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL28:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL28:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL28:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL28:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL28:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL28:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL28:OUT.31.TMIN
RX_DATAIN1	input	TCELL27:IMUX.IMUX.21.DELAY
RX_EN_VTC	input	TCELL28:IMUX.BYP.14
RX_INC	input	TCELL28:IMUX.BYP.13
RX_LD	input	TCELL28:IMUX.BYP.12
RX_Q0	output	TCELL28:OUT.5.TMIN
RX_Q1	output	TCELL28:OUT.6.TMIN
RX_Q2	output	TCELL28:OUT.7.TMIN
RX_Q3	output	TCELL28:OUT.8.TMIN
RX_Q4	output	TCELL28:OUT.9.TMIN
RX_Q5	output	TCELL28:OUT.10.TMIN
RX_Q6	output	TCELL28:OUT.11.TMIN
RX_Q7	output	TCELL28:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL28:IMUX.BYP.11
TX_CE_OFD	input	TCELL27:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN0	input	TCELL27:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN1	input	TCELL27:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN2	input	TCELL27:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN3	input	TCELL27:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN4	input	TCELL27:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN5	input	TCELL27:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN6	input	TCELL27:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN7	input	TCELL27:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN8	input	TCELL27:IMUX.IMUX.9.DELAY
TX_CNTVALUEOUT0	output	TCELL28:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL28:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL28:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL28:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL28:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL28:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL28:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL28:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL28:OUT.21.TMIN
TX_D0	input	TCELL27:IMUX.IMUX.28.DELAY
TX_D1	input	TCELL27:IMUX.IMUX.27.DELAY
TX_D2	input	TCELL27:IMUX.IMUX.26.DELAY
TX_D3	input	TCELL27:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL27:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL27:IMUX.IMUX.23.DELAY
TX_D6	input	TCELL27:IMUX.IMUX.29.DELAY
TX_D7	input	TCELL27:IMUX.IMUX.30.DELAY
TX_EN_VTC	input	TCELL28:IMUX.BYP.10
TX_INC	input	TCELL28:IMUX.BYP.9
TX_LD	input	TCELL28:IMUX.BYP.8
TX_T	input	TCELL27:IMUX.IMUX.18.DELAY
TX_T_OUT	output	TCELL26:OUT.8.TMIN

Bel BITSLICE24

ultrascale XIPHY bel BITSLICE24
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL27:IMUX.IMUX.45.DELAY
DYN_DCI_OUT_INT	input	TCELL29:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL29:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL29:IMUX.BYP.14
RX_CE_IFD	input	TCELL27:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN0	input	TCELL29:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN1	input	TCELL29:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN2	input	TCELL29:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL29:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL29:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN5	input	TCELL29:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN6	input	TCELL29:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN7	input	TCELL29:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL29:IMUX.IMUX.15.DELAY
RX_CNTVALUEOUT0	output	TCELL29:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL29:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL29:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL29:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL29:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL29:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL29:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL29:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL29:OUT.31.TMIN
RX_DATAIN1	input	TCELL27:IMUX.IMUX.44.DELAY
RX_EN_VTC	input	TCELL29:IMUX.BYP.13
RX_INC	input	TCELL29:IMUX.BYP.12
RX_LD	input	TCELL29:IMUX.BYP.11
RX_Q0	output	TCELL29:OUT.5.TMIN
RX_Q1	output	TCELL29:OUT.6.TMIN
RX_Q2	output	TCELL29:OUT.7.TMIN
RX_Q3	output	TCELL29:OUT.8.TMIN
RX_Q4	output	TCELL29:OUT.9.TMIN
RX_Q5	output	TCELL29:OUT.10.TMIN
RX_Q6	output	TCELL29:OUT.11.TMIN
RX_Q7	output	TCELL29:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL29:IMUX.BYP.10
TX_CE_OFD	input	TCELL27:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN0	input	TCELL28:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL28:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN2	input	TCELL28:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN3	input	TCELL28:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN4	input	TCELL28:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN5	input	TCELL28:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN6	input	TCELL28:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN7	input	TCELL29:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN8	input	TCELL29:IMUX.IMUX.6.DELAY
TX_CNTVALUEOUT0	output	TCELL29:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL29:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL29:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL29:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL29:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL29:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL29:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL29:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL29:OUT.21.TMIN
TX_D0	input	TCELL27:IMUX.IMUX.46.DELAY
TX_D1	input	TCELL27:IMUX.IMUX.14.DELAY
TX_D2	input	TCELL27:IMUX.IMUX.47.DELAY
TX_D3	input	TCELL27:IMUX.IMUX.15.DELAY
TX_D4	input	TCELL28:IMUX.IMUX.16.DELAY
TX_D5	input	TCELL28:IMUX.IMUX.6.DELAY
TX_D6	input	TCELL28:IMUX.IMUX.7.DELAY
TX_D7	input	TCELL28:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL29:IMUX.BYP.9
TX_INC	input	TCELL29:IMUX.BYP.8
TX_LD	input	TCELL29:IMUX.BYP.7
TX_T	input	TCELL27:IMUX.IMUX.12.DELAY
TX_T_OUT	output	TCELL26:OUT.31.TMIN

Bel BITSLICE25

ultrascale XIPHY bel BITSLICE25
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL22:IMUX.IMUX.36.DELAY
DYN_DCI_OUT_INT	input	TCELL23:IMUX.BYP.13
PHY2CLB_FIFO_EMPTY	output	TCELL22:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL23:IMUX.BYP.12
RX_CE_IFD	input	TCELL22:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN0	input	TCELL23:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL23:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL23:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL23:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL23:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL23:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL23:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL23:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL23:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL23:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL23:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL23:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL23:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL23:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL23:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL23:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL23:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL23:OUT.17.TMIN
RX_DATAIN1	input	TCELL22:IMUX.IMUX.9.DELAY
RX_EN_VTC	input	TCELL23:IMUX.BYP.11
RX_INC	input	TCELL23:IMUX.BYP.10
RX_LD	input	TCELL23:IMUX.BYP.9
RX_Q0	output	TCELL22:OUT.19.TMIN
RX_Q1	output	TCELL22:OUT.20.TMIN
RX_Q2	output	TCELL22:OUT.21.TMIN
RX_Q3	output	TCELL22:OUT.22.TMIN
RX_Q4	output	TCELL22:OUT.23.TMIN
RX_Q5	output	TCELL22:OUT.24.TMIN
RX_Q6	output	TCELL22:OUT.25.TMIN
RX_Q7	output	TCELL22:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL23:IMUX.BYP.8
TX_CE_OFD	input	TCELL22:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN0	input	TCELL22:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN1	input	TCELL22:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN2	input	TCELL22:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN3	input	TCELL22:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN4	input	TCELL22:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN5	input	TCELL22:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN6	input	TCELL22:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN7	input	TCELL22:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN8	input	TCELL22:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL22:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL22:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL22:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL22:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL22:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL23:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL23:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL23:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL23:OUT.7.TMIN
TX_D0	input	TCELL22:IMUX.IMUX.37.DELAY
TX_D1	input	TCELL22:IMUX.IMUX.38.DELAY
TX_D2	input	TCELL22:IMUX.IMUX.10.DELAY
TX_D3	input	TCELL22:IMUX.IMUX.39.DELAY
TX_D4	input	TCELL22:IMUX.IMUX.11.DELAY
TX_D5	input	TCELL22:IMUX.IMUX.40.DELAY
TX_D6	input	TCELL22:IMUX.IMUX.41.DELAY
TX_D7	input	TCELL22:IMUX.IMUX.42.DELAY
TX_EN_VTC	input	TCELL23:IMUX.BYP.7
TX_INC	input	TCELL23:IMUX.BYP.6
TX_LD	input	TCELL22:IMUX.BYP.15
TX_T	input	TCELL22:IMUX.IMUX.34.DELAY
TX_T_OUT	output	TCELL27:OUT.22.TMIN

Bel BITSLICE26

ultrascale XIPHY bel BITSLICE26
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL30:IMUX.IMUX.9.DELAY
DYN_DCI_OUT_INT	input	TCELL30:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL30:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL30:IMUX.BYP.14
RX_CE_IFD	input	TCELL30:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN0	input	TCELL32:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL32:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL32:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL32:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL32:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL32:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL32:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL32:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL32:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL30:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL30:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL30:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL30:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL30:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL30:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL30:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL30:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL30:OUT.31.TMIN
RX_DATAIN1	input	TCELL30:IMUX.IMUX.8.DELAY
RX_EN_VTC	input	TCELL30:IMUX.BYP.13
RX_INC	input	TCELL30:IMUX.BYP.12
RX_LD	input	TCELL30:IMUX.BYP.11
RX_Q0	output	TCELL30:OUT.5.TMIN
RX_Q1	output	TCELL30:OUT.6.TMIN
RX_Q2	output	TCELL30:OUT.7.TMIN
RX_Q3	output	TCELL30:OUT.8.TMIN
RX_Q4	output	TCELL30:OUT.9.TMIN
RX_Q5	output	TCELL30:OUT.10.TMIN
RX_Q6	output	TCELL30:OUT.11.TMIN
RX_Q7	output	TCELL30:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL30:IMUX.BYP.10
TX_CE_OFD	input	TCELL30:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN0	input	TCELL31:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN1	input	TCELL31:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN2	input	TCELL31:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN3	input	TCELL31:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN4	input	TCELL31:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL31:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN6	input	TCELL31:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN7	input	TCELL31:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN8	input	TCELL31:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL30:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL30:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL30:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL30:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL30:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL30:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL30:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL30:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL30:OUT.21.TMIN
TX_D0	input	TCELL31:IMUX.IMUX.16.DELAY
TX_D1	input	TCELL31:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL30:IMUX.IMUX.15.DELAY
TX_D3	input	TCELL30:IMUX.IMUX.14.DELAY
TX_D4	input	TCELL30:IMUX.IMUX.13.DELAY
TX_D5	input	TCELL30:IMUX.IMUX.12.DELAY
TX_D6	input	TCELL30:IMUX.IMUX.11.DELAY
TX_D7	input	TCELL30:IMUX.IMUX.10.DELAY
TX_EN_VTC	input	TCELL30:IMUX.BYP.9
TX_INC	input	TCELL30:IMUX.BYP.8
TX_LD	input	TCELL30:IMUX.BYP.7
TX_T	input	TCELL30:IMUX.IMUX.16.DELAY
TX_T_OUT	output	TCELL30:OUT.22.TMIN

Bel BITSLICE27

ultrascale XIPHY bel BITSLICE27
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL32:IMUX.IMUX.29.DELAY
DYN_DCI_OUT_INT	input	TCELL31:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL31:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL31:IMUX.BYP.14
RX_CE_IFD	input	TCELL32:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL32:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN1	input	TCELL32:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN2	input	TCELL32:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN3	input	TCELL32:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN4	input	TCELL32:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN5	input	TCELL32:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN6	input	TCELL32:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN7	input	TCELL32:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN8	input	TCELL32:IMUX.IMUX.14.DELAY
RX_CNTVALUEOUT0	output	TCELL31:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL31:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL31:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL31:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL31:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL31:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL31:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL31:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL31:OUT.31.TMIN
RX_DATAIN1	input	TCELL32:IMUX.IMUX.28.DELAY
RX_EN_VTC	input	TCELL31:IMUX.BYP.13
RX_INC	input	TCELL31:IMUX.BYP.12
RX_LD	input	TCELL31:IMUX.BYP.11
RX_Q0	output	TCELL31:OUT.5.TMIN
RX_Q1	output	TCELL31:OUT.6.TMIN
RX_Q2	output	TCELL31:OUT.7.TMIN
RX_Q3	output	TCELL31:OUT.8.TMIN
RX_Q4	output	TCELL31:OUT.9.TMIN
RX_Q5	output	TCELL31:OUT.10.TMIN
RX_Q6	output	TCELL31:OUT.11.TMIN
RX_Q7	output	TCELL31:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL31:IMUX.BYP.10
TX_CE_OFD	input	TCELL32:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL32:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN1	input	TCELL32:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN2	input	TCELL32:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN3	input	TCELL32:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN4	input	TCELL32:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN5	input	TCELL32:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN6	input	TCELL32:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN7	input	TCELL32:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN8	input	TCELL32:IMUX.IMUX.40.DELAY
TX_CNTVALUEOUT0	output	TCELL31:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL31:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL31:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL31:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL31:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL31:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL31:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL31:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL31:OUT.21.TMIN
TX_D0	input	TCELL32:IMUX.IMUX.30.DELAY
TX_D1	input	TCELL32:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL32:IMUX.IMUX.31.DELAY
TX_D3	input	TCELL32:IMUX.IMUX.7.DELAY
TX_D4	input	TCELL32:IMUX.IMUX.32.DELAY
TX_D5	input	TCELL32:IMUX.IMUX.33.DELAY
TX_D6	input	TCELL32:IMUX.IMUX.34.DELAY
TX_D7	input	TCELL32:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL31:IMUX.BYP.9
TX_INC	input	TCELL31:IMUX.BYP.8
TX_LD	input	TCELL31:IMUX.BYP.7
TX_T	input	TCELL32:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL31:OUT.22.TMIN

Bel BITSLICE28

ultrascale XIPHY bel BITSLICE28
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL33:IMUX.IMUX.18.DELAY
DYN_DCI_OUT_INT	input	TCELL32:IMUX.BYP.14
PHY2CLB_FIFO_EMPTY	output	TCELL32:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL32:IMUX.BYP.13
RX_CE_IFD	input	TCELL33:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN0	input	TCELL33:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL33:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL33:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL33:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL33:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL33:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL33:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL33:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL33:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL32:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL32:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL32:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL32:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL32:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL32:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL32:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL32:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL32:OUT.31.TMIN
RX_DATAIN1	input	TCELL33:IMUX.IMUX.17.DELAY
RX_EN_VTC	input	TCELL32:IMUX.BYP.12
RX_INC	input	TCELL32:IMUX.BYP.11
RX_LD	input	TCELL32:IMUX.BYP.10
RX_Q0	output	TCELL32:OUT.5.TMIN
RX_Q1	output	TCELL32:OUT.6.TMIN
RX_Q2	output	TCELL32:OUT.7.TMIN
RX_Q3	output	TCELL32:OUT.8.TMIN
RX_Q4	output	TCELL32:OUT.9.TMIN
RX_Q5	output	TCELL32:OUT.10.TMIN
RX_Q6	output	TCELL32:OUT.11.TMIN
RX_Q7	output	TCELL32:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL32:IMUX.BYP.9
TX_CE_OFD	input	TCELL32:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN0	input	TCELL33:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL33:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL33:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL33:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL33:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL33:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL33:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL33:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL33:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL32:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL32:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL32:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL32:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL32:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL32:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL32:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL32:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL32:OUT.21.TMIN
TX_D0	input	TCELL33:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL33:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL33:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL33:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL33:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL33:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL33:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL33:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL32:IMUX.BYP.8
TX_INC	input	TCELL32:IMUX.BYP.7
TX_LD	input	TCELL32:IMUX.BYP.6
TX_T	input	TCELL32:IMUX.IMUX.47.DELAY
TX_T_OUT	output	TCELL32:OUT.22.TMIN

Bel BITSLICE29

ultrascale XIPHY bel BITSLICE29
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL34:IMUX.IMUX.38.DELAY
DYN_DCI_OUT_INT	input	TCELL34:IMUX.BYP.10
PHY2CLB_FIFO_EMPTY	output	TCELL33:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL34:IMUX.BYP.9
RX_CE_IFD	input	TCELL34:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN0	input	TCELL35:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN1	input	TCELL35:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN2	input	TCELL35:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN3	input	TCELL35:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN4	input	TCELL35:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN5	input	TCELL35:IMUX.IMUX.24.DELAY
RX_CNTVALUEIN6	input	TCELL35:IMUX.IMUX.25.DELAY
RX_CNTVALUEIN7	input	TCELL35:IMUX.IMUX.26.DELAY
RX_CNTVALUEIN8	input	TCELL35:IMUX.IMUX.27.DELAY
RX_CNTVALUEOUT0	output	TCELL34:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL34:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL34:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL34:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL34:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL34:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL34:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL34:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL34:OUT.17.TMIN
RX_DATAIN1	input	TCELL34:IMUX.IMUX.37.DELAY
RX_EN_VTC	input	TCELL34:IMUX.BYP.8
RX_INC	input	TCELL34:IMUX.BYP.7
RX_LD	input	TCELL34:IMUX.BYP.6
RX_Q0	output	TCELL33:OUT.19.TMIN
RX_Q1	output	TCELL33:OUT.20.TMIN
RX_Q2	output	TCELL33:OUT.21.TMIN
RX_Q3	output	TCELL33:OUT.22.TMIN
RX_Q4	output	TCELL33:OUT.23.TMIN
RX_Q5	output	TCELL33:OUT.24.TMIN
RX_Q6	output	TCELL33:OUT.25.TMIN
RX_Q7	output	TCELL33:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL33:IMUX.BYP.15
TX_CE_OFD	input	TCELL34:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN0	input	TCELL34:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN1	input	TCELL34:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN2	input	TCELL34:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN3	input	TCELL34:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN4	input	TCELL34:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN5	input	TCELL34:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN6	input	TCELL35:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN7	input	TCELL35:IMUX.IMUX.17.DELAY
TX_CNTVALUEIN8	input	TCELL35:IMUX.IMUX.18.DELAY
TX_CNTVALUEOUT0	output	TCELL33:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL33:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL33:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL33:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL33:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL34:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL34:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL34:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL34:OUT.7.TMIN
TX_D0	input	TCELL34:IMUX.IMUX.10.DELAY
TX_D1	input	TCELL34:IMUX.IMUX.39.DELAY
TX_D2	input	TCELL34:IMUX.IMUX.11.DELAY
TX_D3	input	TCELL34:IMUX.IMUX.40.DELAY
TX_D4	input	TCELL34:IMUX.IMUX.41.DELAY
TX_D5	input	TCELL34:IMUX.IMUX.42.DELAY
TX_D6	input	TCELL34:IMUX.IMUX.12.DELAY
TX_D7	input	TCELL34:IMUX.IMUX.13.DELAY
TX_EN_VTC	input	TCELL33:IMUX.BYP.14
TX_INC	input	TCELL33:IMUX.BYP.13
TX_LD	input	TCELL33:IMUX.BYP.12
TX_T	input	TCELL34:IMUX.IMUX.35.DELAY
TX_T_OUT	output	TCELL33:OUT.13.TMIN

Bel BITSLICE30

ultrascale XIPHY bel BITSLICE30
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL35:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL35:IMUX.BYP.9
PHY2CLB_FIFO_EMPTY	output	TCELL34:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL35:IMUX.BYP.8
RX_CE_IFD	input	TCELL35:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL35:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN1	input	TCELL35:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN2	input	TCELL35:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN3	input	TCELL35:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN4	input	TCELL35:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN5	input	TCELL35:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN6	input	TCELL35:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN7	input	TCELL35:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN8	input	TCELL36:IMUX.IMUX.16.DELAY
RX_CNTVALUEOUT0	output	TCELL35:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL35:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL35:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL35:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL35:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL35:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL35:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL35:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL35:OUT.17.TMIN
RX_DATAIN1	input	TCELL35:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL35:IMUX.BYP.7
RX_INC	input	TCELL35:IMUX.BYP.6
RX_LD	input	TCELL34:IMUX.BYP.15
RX_Q0	output	TCELL34:OUT.19.TMIN
RX_Q1	output	TCELL34:OUT.20.TMIN
RX_Q2	output	TCELL34:OUT.21.TMIN
RX_Q3	output	TCELL34:OUT.22.TMIN
RX_Q4	output	TCELL34:OUT.23.TMIN
RX_Q5	output	TCELL34:OUT.24.TMIN
RX_Q6	output	TCELL34:OUT.25.TMIN
RX_Q7	output	TCELL34:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL34:IMUX.BYP.14
TX_CE_OFD	input	TCELL35:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL35:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL35:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL35:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL35:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL35:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL35:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL35:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL35:IMUX.IMUX.42.DELAY
TX_CNTVALUEIN8	input	TCELL35:IMUX.IMUX.12.DELAY
TX_CNTVALUEOUT0	output	TCELL34:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL34:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL34:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL34:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL34:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL35:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL35:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL35:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL35:OUT.7.TMIN
TX_D0	input	TCELL35:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL35:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL35:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL35:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL35:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL35:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL35:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL35:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL34:IMUX.BYP.13
TX_INC	input	TCELL34:IMUX.BYP.12
TX_LD	input	TCELL34:IMUX.BYP.11
TX_T	input	TCELL35:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL34:OUT.8.TMIN

Bel BITSLICE31

ultrascale XIPHY bel BITSLICE31
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL36:IMUX.IMUX.21.DELAY
DYN_DCI_OUT_INT	input	TCELL36:IMUX.BYP.8
PHY2CLB_FIFO_EMPTY	output	TCELL35:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL36:IMUX.BYP.7
RX_CE_IFD	input	TCELL36:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN0	input	TCELL36:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL36:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL36:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL36:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL36:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL36:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL36:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL36:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL36:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL36:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL36:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL36:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL36:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL36:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL36:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL36:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL36:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL36:OUT.17.TMIN
RX_DATAIN1	input	TCELL36:IMUX.IMUX.20.DELAY
RX_EN_VTC	input	TCELL36:IMUX.BYP.6
RX_INC	input	TCELL35:IMUX.BYP.15
RX_LD	input	TCELL35:IMUX.BYP.14
RX_Q0	output	TCELL35:OUT.19.TMIN
RX_Q1	output	TCELL35:OUT.20.TMIN
RX_Q2	output	TCELL35:OUT.21.TMIN
RX_Q3	output	TCELL35:OUT.22.TMIN
RX_Q4	output	TCELL35:OUT.23.TMIN
RX_Q5	output	TCELL35:OUT.24.TMIN
RX_Q6	output	TCELL35:OUT.25.TMIN
RX_Q7	output	TCELL35:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL35:IMUX.BYP.13
TX_CE_OFD	input	TCELL36:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN0	input	TCELL36:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN1	input	TCELL36:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN2	input	TCELL36:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN3	input	TCELL36:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN4	input	TCELL36:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN5	input	TCELL36:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN6	input	TCELL36:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN7	input	TCELL36:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN8	input	TCELL36:IMUX.IMUX.35.DELAY
TX_CNTVALUEOUT0	output	TCELL35:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL35:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL35:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL35:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL35:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL36:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL36:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL36:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL36:OUT.7.TMIN
TX_D0	input	TCELL36:IMUX.IMUX.22.DELAY
TX_D1	input	TCELL36:IMUX.IMUX.23.DELAY
TX_D2	input	TCELL36:IMUX.IMUX.24.DELAY
TX_D3	input	TCELL36:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL36:IMUX.IMUX.26.DELAY
TX_D5	input	TCELL36:IMUX.IMUX.27.DELAY
TX_D6	input	TCELL36:IMUX.IMUX.28.DELAY
TX_D7	input	TCELL36:IMUX.IMUX.29.DELAY
TX_EN_VTC	input	TCELL35:IMUX.BYP.12
TX_INC	input	TCELL35:IMUX.BYP.11
TX_LD	input	TCELL35:IMUX.BYP.10
TX_T	input	TCELL36:IMUX.IMUX.17.DELAY
TX_T_OUT	output	TCELL35:OUT.8.TMIN

Bel BITSLICE32

ultrascale XIPHY bel BITSLICE32
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL38:IMUX.IMUX.30.DELAY
DYN_DCI_OUT_INT	input	TCELL39:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL38:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL39:IMUX.BYP.11
RX_CE_IFD	input	TCELL38:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL38:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN1	input	TCELL38:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN2	input	TCELL38:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN3	input	TCELL38:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN4	input	TCELL38:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN5	input	TCELL38:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN6	input	TCELL38:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN7	input	TCELL38:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL38:IMUX.IMUX.47.DELAY
RX_CNTVALUEOUT0	output	TCELL39:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL39:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL39:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL39:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL39:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL39:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL39:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL39:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL39:OUT.17.TMIN
RX_DATAIN1	input	TCELL38:IMUX.IMUX.29.DELAY
RX_EN_VTC	input	TCELL39:IMUX.BYP.10
RX_INC	input	TCELL39:IMUX.BYP.9
RX_LD	input	TCELL39:IMUX.BYP.8
RX_Q0	output	TCELL38:OUT.19.TMIN
RX_Q1	output	TCELL38:OUT.20.TMIN
RX_Q2	output	TCELL38:OUT.21.TMIN
RX_Q3	output	TCELL38:OUT.22.TMIN
RX_Q4	output	TCELL38:OUT.23.TMIN
RX_Q5	output	TCELL38:OUT.24.TMIN
RX_Q6	output	TCELL38:OUT.25.TMIN
RX_Q7	output	TCELL38:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL39:IMUX.BYP.7
TX_CE_OFD	input	TCELL38:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL38:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL38:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN2	input	TCELL38:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN3	input	TCELL38:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN4	input	TCELL38:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN5	input	TCELL38:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN6	input	TCELL38:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN7	input	TCELL38:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN8	input	TCELL38:IMUX.IMUX.41.DELAY
TX_CNTVALUEOUT0	output	TCELL38:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL38:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL38:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL38:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL38:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL39:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL39:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL39:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL39:OUT.7.TMIN
TX_D0	input	TCELL38:IMUX.IMUX.6.DELAY
TX_D1	input	TCELL38:IMUX.IMUX.31.DELAY
TX_D2	input	TCELL38:IMUX.IMUX.7.DELAY
TX_D3	input	TCELL38:IMUX.IMUX.32.DELAY
TX_D4	input	TCELL38:IMUX.IMUX.33.DELAY
TX_D5	input	TCELL38:IMUX.IMUX.34.DELAY
TX_D6	input	TCELL38:IMUX.IMUX.8.DELAY
TX_D7	input	TCELL38:IMUX.IMUX.35.DELAY
TX_EN_VTC	input	TCELL39:IMUX.BYP.6
TX_INC	input	TCELL38:IMUX.BYP.15
TX_LD	input	TCELL38:IMUX.BYP.14
TX_T	input	TCELL38:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL36:OUT.8.TMIN

Bel BITSLICE33

ultrascale XIPHY bel BITSLICE33
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL39:IMUX.IMUX.19.DELAY
DYN_DCI_OUT_INT	input	TCELL40:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL39:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL40:IMUX.BYP.11
RX_CE_IFD	input	TCELL39:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN0	input	TCELL39:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL39:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL39:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL39:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL39:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL39:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL39:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL39:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL39:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL40:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL40:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL40:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL40:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL40:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL40:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL40:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL40:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL40:OUT.17.TMIN
RX_DATAIN1	input	TCELL39:IMUX.IMUX.18.DELAY
RX_EN_VTC	input	TCELL40:IMUX.BYP.10
RX_INC	input	TCELL40:IMUX.BYP.9
RX_LD	input	TCELL40:IMUX.BYP.8
RX_Q0	output	TCELL39:OUT.19.TMIN
RX_Q1	output	TCELL39:OUT.20.TMIN
RX_Q2	output	TCELL39:OUT.21.TMIN
RX_Q3	output	TCELL39:OUT.22.TMIN
RX_Q4	output	TCELL39:OUT.23.TMIN
RX_Q5	output	TCELL39:OUT.24.TMIN
RX_Q6	output	TCELL39:OUT.25.TMIN
RX_Q7	output	TCELL39:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL40:IMUX.BYP.7
TX_CE_OFD	input	TCELL39:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN0	input	TCELL39:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL39:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL39:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL39:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL39:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL39:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL39:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL39:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL39:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL39:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL39:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL39:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL39:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL39:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL40:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL40:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL40:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL40:OUT.7.TMIN
TX_D0	input	TCELL39:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL39:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL39:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL39:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL39:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL39:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL39:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL39:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL40:IMUX.BYP.6
TX_INC	input	TCELL39:IMUX.BYP.15
TX_LD	input	TCELL39:IMUX.BYP.14
TX_T	input	TCELL38:IMUX.IMUX.15.DELAY
TX_T_OUT	output	TCELL38:OUT.8.TMIN

Bel BITSLICE34

ultrascale XIPHY bel BITSLICE34
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL39:IMUX.IMUX.43.DELAY
DYN_DCI_OUT_INT	input	TCELL41:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL40:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL41:IMUX.BYP.11
RX_CE_IFD	input	TCELL39:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN0	input	TCELL40:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN1	input	TCELL40:IMUX.IMUX.28.DELAY
RX_CNTVALUEIN2	input	TCELL40:IMUX.IMUX.29.DELAY
RX_CNTVALUEIN3	input	TCELL40:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN4	input	TCELL40:IMUX.IMUX.6.DELAY
RX_CNTVALUEIN5	input	TCELL40:IMUX.IMUX.31.DELAY
RX_CNTVALUEIN6	input	TCELL40:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN7	input	TCELL40:IMUX.IMUX.32.DELAY
RX_CNTVALUEIN8	input	TCELL40:IMUX.IMUX.33.DELAY
RX_CNTVALUEOUT0	output	TCELL41:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL41:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL41:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL41:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL41:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL41:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL41:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL41:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL41:OUT.17.TMIN
RX_DATAIN1	input	TCELL39:IMUX.IMUX.12.DELAY
RX_EN_VTC	input	TCELL41:IMUX.BYP.10
RX_INC	input	TCELL41:IMUX.BYP.9
RX_LD	input	TCELL41:IMUX.BYP.8
RX_Q0	output	TCELL40:OUT.19.TMIN
RX_Q1	output	TCELL40:OUT.20.TMIN
RX_Q2	output	TCELL40:OUT.21.TMIN
RX_Q3	output	TCELL40:OUT.22.TMIN
RX_Q4	output	TCELL40:OUT.23.TMIN
RX_Q5	output	TCELL40:OUT.24.TMIN
RX_Q6	output	TCELL40:OUT.25.TMIN
RX_Q7	output	TCELL40:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL41:IMUX.BYP.6
TX_CE_OFD	input	TCELL39:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN0	input	TCELL40:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN1	input	TCELL40:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN2	input	TCELL40:IMUX.IMUX.20.DELAY
TX_CNTVALUEIN3	input	TCELL40:IMUX.IMUX.21.DELAY
TX_CNTVALUEIN4	input	TCELL40:IMUX.IMUX.22.DELAY
TX_CNTVALUEIN5	input	TCELL40:IMUX.IMUX.23.DELAY
TX_CNTVALUEIN6	input	TCELL40:IMUX.IMUX.24.DELAY
TX_CNTVALUEIN7	input	TCELL40:IMUX.IMUX.25.DELAY
TX_CNTVALUEIN8	input	TCELL40:IMUX.IMUX.26.DELAY
TX_CNTVALUEOUT0	output	TCELL40:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL40:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL40:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL40:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL40:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL41:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL41:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL41:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL41:OUT.7.TMIN
TX_D0	input	TCELL39:IMUX.IMUX.13.DELAY
TX_D1	input	TCELL39:IMUX.IMUX.44.DELAY
TX_D2	input	TCELL39:IMUX.IMUX.45.DELAY
TX_D3	input	TCELL39:IMUX.IMUX.46.DELAY
TX_D4	input	TCELL39:IMUX.IMUX.14.DELAY
TX_D5	input	TCELL39:IMUX.IMUX.47.DELAY
TX_D6	input	TCELL39:IMUX.IMUX.15.DELAY
TX_D7	input	TCELL40:IMUX.IMUX.16.DELAY
TX_EN_VTC	input	TCELL40:IMUX.BYP.15
TX_INC	input	TCELL40:IMUX.BYP.14
TX_LD	input	TCELL40:IMUX.BYP.13
TX_T	input	TCELL39:IMUX.IMUX.40.DELAY
TX_T_OUT	output	TCELL39:OUT.8.TMIN

Bel BITSLICE35

ultrascale XIPHY bel BITSLICE35
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL41:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL43:IMUX.BYP.7
PHY2CLB_FIFO_EMPTY	output	TCELL42:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL43:IMUX.BYP.6
RX_CE_IFD	input	TCELL41:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL41:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN1	input	TCELL41:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN2	input	TCELL41:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN3	input	TCELL41:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN4	input	TCELL41:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN5	input	TCELL41:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN6	input	TCELL41:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN7	input	TCELL42:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN8	input	TCELL42:IMUX.IMUX.17.DELAY
RX_CNTVALUEOUT0	output	TCELL42:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL42:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL42:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL42:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL42:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL42:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL42:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL42:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL42:OUT.31.TMIN
RX_DATAIN1	input	TCELL41:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL42:IMUX.BYP.15
RX_INC	input	TCELL42:IMUX.BYP.14
RX_LD	input	TCELL42:IMUX.BYP.13
RX_Q0	output	TCELL42:OUT.5.TMIN
RX_Q1	output	TCELL42:OUT.6.TMIN
RX_Q2	output	TCELL42:OUT.7.TMIN
RX_Q3	output	TCELL42:OUT.8.TMIN
RX_Q4	output	TCELL42:OUT.9.TMIN
RX_Q5	output	TCELL42:OUT.10.TMIN
RX_Q6	output	TCELL42:OUT.11.TMIN
RX_Q7	output	TCELL42:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL42:IMUX.BYP.12
TX_CE_OFD	input	TCELL41:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL41:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL41:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL41:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL41:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL41:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL41:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL41:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL41:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN8	input	TCELL41:IMUX.IMUX.43.DELAY
TX_CNTVALUEOUT0	output	TCELL42:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL42:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL42:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL42:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL42:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL42:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL42:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL42:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL42:OUT.21.TMIN
TX_D0	input	TCELL41:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL41:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL41:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL41:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL41:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL41:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL41:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL41:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL42:IMUX.BYP.11
TX_INC	input	TCELL42:IMUX.BYP.10
TX_LD	input	TCELL42:IMUX.BYP.9
TX_T	input	TCELL41:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL40:OUT.8.TMIN

Bel BITSLICE36

ultrascale XIPHY bel BITSLICE36
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL42:IMUX.IMUX.22.DELAY
DYN_DCI_OUT_INT	input	TCELL44:IMUX.BYP.6
PHY2CLB_FIFO_EMPTY	output	TCELL43:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL43:IMUX.BYP.15
RX_CE_IFD	input	TCELL42:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN0	input	TCELL42:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL42:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL42:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL42:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL42:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL42:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL42:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL42:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL42:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL43:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL43:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL43:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL43:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL43:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL43:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL43:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL43:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL43:OUT.31.TMIN
RX_DATAIN1	input	TCELL42:IMUX.IMUX.21.DELAY
RX_EN_VTC	input	TCELL43:IMUX.BYP.14
RX_INC	input	TCELL43:IMUX.BYP.13
RX_LD	input	TCELL43:IMUX.BYP.12
RX_Q0	output	TCELL43:OUT.5.TMIN
RX_Q1	output	TCELL43:OUT.6.TMIN
RX_Q2	output	TCELL43:OUT.7.TMIN
RX_Q3	output	TCELL43:OUT.8.TMIN
RX_Q4	output	TCELL43:OUT.9.TMIN
RX_Q5	output	TCELL43:OUT.10.TMIN
RX_Q6	output	TCELL43:OUT.11.TMIN
RX_Q7	output	TCELL43:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL43:IMUX.BYP.11
TX_CE_OFD	input	TCELL42:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN0	input	TCELL42:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN1	input	TCELL42:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN2	input	TCELL42:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN3	input	TCELL42:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN4	input	TCELL42:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN5	input	TCELL42:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN6	input	TCELL42:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN7	input	TCELL42:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN8	input	TCELL42:IMUX.IMUX.9.DELAY
TX_CNTVALUEOUT0	output	TCELL43:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL43:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL43:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL43:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL43:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL43:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL43:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL43:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL43:OUT.21.TMIN
TX_D0	input	TCELL42:IMUX.IMUX.28.DELAY
TX_D1	input	TCELL42:IMUX.IMUX.27.DELAY
TX_D2	input	TCELL42:IMUX.IMUX.26.DELAY
TX_D3	input	TCELL42:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL42:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL42:IMUX.IMUX.23.DELAY
TX_D6	input	TCELL42:IMUX.IMUX.29.DELAY
TX_D7	input	TCELL42:IMUX.IMUX.30.DELAY
TX_EN_VTC	input	TCELL43:IMUX.BYP.10
TX_INC	input	TCELL43:IMUX.BYP.9
TX_LD	input	TCELL43:IMUX.BYP.8
TX_T	input	TCELL42:IMUX.IMUX.18.DELAY
TX_T_OUT	output	TCELL41:OUT.8.TMIN

Bel BITSLICE37

ultrascale XIPHY bel BITSLICE37
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL42:IMUX.IMUX.45.DELAY
DYN_DCI_OUT_INT	input	TCELL44:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL44:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL44:IMUX.BYP.14
RX_CE_IFD	input	TCELL42:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN0	input	TCELL44:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN1	input	TCELL44:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN2	input	TCELL44:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL44:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL44:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN5	input	TCELL44:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN6	input	TCELL44:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN7	input	TCELL44:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL44:IMUX.IMUX.15.DELAY
RX_CNTVALUEOUT0	output	TCELL44:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL44:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL44:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL44:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL44:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL44:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL44:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL44:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL44:OUT.31.TMIN
RX_DATAIN1	input	TCELL42:IMUX.IMUX.44.DELAY
RX_EN_VTC	input	TCELL44:IMUX.BYP.13
RX_INC	input	TCELL44:IMUX.BYP.12
RX_LD	input	TCELL44:IMUX.BYP.11
RX_Q0	output	TCELL44:OUT.5.TMIN
RX_Q1	output	TCELL44:OUT.6.TMIN
RX_Q2	output	TCELL44:OUT.7.TMIN
RX_Q3	output	TCELL44:OUT.8.TMIN
RX_Q4	output	TCELL44:OUT.9.TMIN
RX_Q5	output	TCELL44:OUT.10.TMIN
RX_Q6	output	TCELL44:OUT.11.TMIN
RX_Q7	output	TCELL44:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL44:IMUX.BYP.10
TX_CE_OFD	input	TCELL42:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN0	input	TCELL43:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL43:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN2	input	TCELL43:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN3	input	TCELL43:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN4	input	TCELL43:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN5	input	TCELL43:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN6	input	TCELL43:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN7	input	TCELL44:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN8	input	TCELL44:IMUX.IMUX.6.DELAY
TX_CNTVALUEOUT0	output	TCELL44:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL44:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL44:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL44:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL44:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL44:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL44:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL44:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL44:OUT.21.TMIN
TX_D0	input	TCELL42:IMUX.IMUX.46.DELAY
TX_D1	input	TCELL42:IMUX.IMUX.14.DELAY
TX_D2	input	TCELL42:IMUX.IMUX.47.DELAY
TX_D3	input	TCELL42:IMUX.IMUX.15.DELAY
TX_D4	input	TCELL43:IMUX.IMUX.16.DELAY
TX_D5	input	TCELL43:IMUX.IMUX.6.DELAY
TX_D6	input	TCELL43:IMUX.IMUX.7.DELAY
TX_D7	input	TCELL43:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL44:IMUX.BYP.9
TX_INC	input	TCELL44:IMUX.BYP.8
TX_LD	input	TCELL44:IMUX.BYP.7
TX_T	input	TCELL42:IMUX.IMUX.12.DELAY
TX_T_OUT	output	TCELL41:OUT.31.TMIN

Bel BITSLICE38

ultrascale XIPHY bel BITSLICE38
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL37:IMUX.IMUX.36.DELAY
DYN_DCI_OUT_INT	input	TCELL38:IMUX.BYP.13
PHY2CLB_FIFO_EMPTY	output	TCELL37:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL38:IMUX.BYP.12
RX_CE_IFD	input	TCELL37:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN0	input	TCELL38:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL38:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL38:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL38:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL38:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL38:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL38:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL38:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL38:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL38:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL38:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL38:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL38:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL38:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL38:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL38:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL38:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL38:OUT.17.TMIN
RX_DATAIN1	input	TCELL37:IMUX.IMUX.9.DELAY
RX_EN_VTC	input	TCELL38:IMUX.BYP.11
RX_INC	input	TCELL38:IMUX.BYP.10
RX_LD	input	TCELL38:IMUX.BYP.9
RX_Q0	output	TCELL37:OUT.19.TMIN
RX_Q1	output	TCELL37:OUT.20.TMIN
RX_Q2	output	TCELL37:OUT.21.TMIN
RX_Q3	output	TCELL37:OUT.22.TMIN
RX_Q4	output	TCELL37:OUT.23.TMIN
RX_Q5	output	TCELL37:OUT.24.TMIN
RX_Q6	output	TCELL37:OUT.25.TMIN
RX_Q7	output	TCELL37:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL38:IMUX.BYP.8
TX_CE_OFD	input	TCELL37:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN0	input	TCELL37:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN1	input	TCELL37:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN2	input	TCELL37:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN3	input	TCELL37:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN4	input	TCELL37:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN5	input	TCELL37:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN6	input	TCELL37:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN7	input	TCELL37:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN8	input	TCELL37:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL37:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL37:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL37:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL37:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL37:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL38:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL38:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL38:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL38:OUT.7.TMIN
TX_D0	input	TCELL37:IMUX.IMUX.37.DELAY
TX_D1	input	TCELL37:IMUX.IMUX.38.DELAY
TX_D2	input	TCELL37:IMUX.IMUX.10.DELAY
TX_D3	input	TCELL37:IMUX.IMUX.39.DELAY
TX_D4	input	TCELL37:IMUX.IMUX.11.DELAY
TX_D5	input	TCELL37:IMUX.IMUX.40.DELAY
TX_D6	input	TCELL37:IMUX.IMUX.41.DELAY
TX_D7	input	TCELL37:IMUX.IMUX.42.DELAY
TX_EN_VTC	input	TCELL38:IMUX.BYP.7
TX_INC	input	TCELL38:IMUX.BYP.6
TX_LD	input	TCELL37:IMUX.BYP.15
TX_T	input	TCELL37:IMUX.IMUX.34.DELAY
TX_T_OUT	output	TCELL42:OUT.22.TMIN

Bel BITSLICE39

ultrascale XIPHY bel BITSLICE39
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL45:IMUX.IMUX.9.DELAY
DYN_DCI_OUT_INT	input	TCELL45:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL45:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL45:IMUX.BYP.14
RX_CE_IFD	input	TCELL45:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN0	input	TCELL47:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL47:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL47:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL47:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL47:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL47:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL47:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL47:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL47:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL45:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL45:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL45:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL45:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL45:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL45:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL45:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL45:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL45:OUT.31.TMIN
RX_DATAIN1	input	TCELL45:IMUX.IMUX.8.DELAY
RX_EN_VTC	input	TCELL45:IMUX.BYP.13
RX_INC	input	TCELL45:IMUX.BYP.12
RX_LD	input	TCELL45:IMUX.BYP.11
RX_Q0	output	TCELL45:OUT.5.TMIN
RX_Q1	output	TCELL45:OUT.6.TMIN
RX_Q2	output	TCELL45:OUT.7.TMIN
RX_Q3	output	TCELL45:OUT.8.TMIN
RX_Q4	output	TCELL45:OUT.9.TMIN
RX_Q5	output	TCELL45:OUT.10.TMIN
RX_Q6	output	TCELL45:OUT.11.TMIN
RX_Q7	output	TCELL45:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL45:IMUX.BYP.10
TX_CE_OFD	input	TCELL45:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN0	input	TCELL46:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN1	input	TCELL46:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN2	input	TCELL46:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN3	input	TCELL46:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN4	input	TCELL46:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL46:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN6	input	TCELL46:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN7	input	TCELL46:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN8	input	TCELL46:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL45:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL45:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL45:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL45:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL45:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL45:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL45:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL45:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL45:OUT.21.TMIN
TX_D0	input	TCELL46:IMUX.IMUX.16.DELAY
TX_D1	input	TCELL46:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL45:IMUX.IMUX.15.DELAY
TX_D3	input	TCELL45:IMUX.IMUX.14.DELAY
TX_D4	input	TCELL45:IMUX.IMUX.13.DELAY
TX_D5	input	TCELL45:IMUX.IMUX.12.DELAY
TX_D6	input	TCELL45:IMUX.IMUX.11.DELAY
TX_D7	input	TCELL45:IMUX.IMUX.10.DELAY
TX_EN_VTC	input	TCELL45:IMUX.BYP.9
TX_INC	input	TCELL45:IMUX.BYP.8
TX_LD	input	TCELL45:IMUX.BYP.7
TX_T	input	TCELL45:IMUX.IMUX.16.DELAY
TX_T_OUT	output	TCELL45:OUT.22.TMIN

Bel BITSLICE40

ultrascale XIPHY bel BITSLICE40
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL47:IMUX.IMUX.29.DELAY
DYN_DCI_OUT_INT	input	TCELL46:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL46:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL46:IMUX.BYP.14
RX_CE_IFD	input	TCELL47:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL47:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN1	input	TCELL47:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN2	input	TCELL47:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN3	input	TCELL47:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN4	input	TCELL47:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN5	input	TCELL47:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN6	input	TCELL47:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN7	input	TCELL47:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN8	input	TCELL47:IMUX.IMUX.14.DELAY
RX_CNTVALUEOUT0	output	TCELL46:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL46:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL46:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL46:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL46:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL46:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL46:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL46:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL46:OUT.31.TMIN
RX_DATAIN1	input	TCELL47:IMUX.IMUX.28.DELAY
RX_EN_VTC	input	TCELL46:IMUX.BYP.13
RX_INC	input	TCELL46:IMUX.BYP.12
RX_LD	input	TCELL46:IMUX.BYP.11
RX_Q0	output	TCELL46:OUT.5.TMIN
RX_Q1	output	TCELL46:OUT.6.TMIN
RX_Q2	output	TCELL46:OUT.7.TMIN
RX_Q3	output	TCELL46:OUT.8.TMIN
RX_Q4	output	TCELL46:OUT.9.TMIN
RX_Q5	output	TCELL46:OUT.10.TMIN
RX_Q6	output	TCELL46:OUT.11.TMIN
RX_Q7	output	TCELL46:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL46:IMUX.BYP.10
TX_CE_OFD	input	TCELL47:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL47:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN1	input	TCELL47:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN2	input	TCELL47:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN3	input	TCELL47:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN4	input	TCELL47:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN5	input	TCELL47:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN6	input	TCELL47:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN7	input	TCELL47:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN8	input	TCELL47:IMUX.IMUX.40.DELAY
TX_CNTVALUEOUT0	output	TCELL46:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL46:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL46:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL46:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL46:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL46:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL46:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL46:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL46:OUT.21.TMIN
TX_D0	input	TCELL47:IMUX.IMUX.30.DELAY
TX_D1	input	TCELL47:IMUX.IMUX.6.DELAY
TX_D2	input	TCELL47:IMUX.IMUX.31.DELAY
TX_D3	input	TCELL47:IMUX.IMUX.7.DELAY
TX_D4	input	TCELL47:IMUX.IMUX.32.DELAY
TX_D5	input	TCELL47:IMUX.IMUX.33.DELAY
TX_D6	input	TCELL47:IMUX.IMUX.34.DELAY
TX_D7	input	TCELL47:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL46:IMUX.BYP.9
TX_INC	input	TCELL46:IMUX.BYP.8
TX_LD	input	TCELL46:IMUX.BYP.7
TX_T	input	TCELL47:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL46:OUT.22.TMIN

Bel BITSLICE41

ultrascale XIPHY bel BITSLICE41
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL48:IMUX.IMUX.18.DELAY
DYN_DCI_OUT_INT	input	TCELL47:IMUX.BYP.14
PHY2CLB_FIFO_EMPTY	output	TCELL47:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL47:IMUX.BYP.13
RX_CE_IFD	input	TCELL48:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN0	input	TCELL48:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL48:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL48:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL48:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL48:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL48:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL48:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL48:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL48:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL47:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL47:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL47:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL47:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL47:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL47:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL47:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL47:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL47:OUT.31.TMIN
RX_DATAIN1	input	TCELL48:IMUX.IMUX.17.DELAY
RX_EN_VTC	input	TCELL47:IMUX.BYP.12
RX_INC	input	TCELL47:IMUX.BYP.11
RX_LD	input	TCELL47:IMUX.BYP.10
RX_Q0	output	TCELL47:OUT.5.TMIN
RX_Q1	output	TCELL47:OUT.6.TMIN
RX_Q2	output	TCELL47:OUT.7.TMIN
RX_Q3	output	TCELL47:OUT.8.TMIN
RX_Q4	output	TCELL47:OUT.9.TMIN
RX_Q5	output	TCELL47:OUT.10.TMIN
RX_Q6	output	TCELL47:OUT.11.TMIN
RX_Q7	output	TCELL47:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL47:IMUX.BYP.9
TX_CE_OFD	input	TCELL47:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN0	input	TCELL48:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL48:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL48:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL48:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL48:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL48:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL48:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL48:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL48:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL47:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL47:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL47:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL47:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL47:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL47:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL47:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL47:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL47:OUT.21.TMIN
TX_D0	input	TCELL48:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL48:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL48:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL48:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL48:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL48:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL48:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL48:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL47:IMUX.BYP.8
TX_INC	input	TCELL47:IMUX.BYP.7
TX_LD	input	TCELL47:IMUX.BYP.6
TX_T	input	TCELL47:IMUX.IMUX.47.DELAY
TX_T_OUT	output	TCELL47:OUT.22.TMIN

Bel BITSLICE42

ultrascale XIPHY bel BITSLICE42
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL49:IMUX.IMUX.38.DELAY
DYN_DCI_OUT_INT	input	TCELL49:IMUX.BYP.10
PHY2CLB_FIFO_EMPTY	output	TCELL48:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL49:IMUX.BYP.9
RX_CE_IFD	input	TCELL49:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN0	input	TCELL50:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN1	input	TCELL50:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN2	input	TCELL50:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN3	input	TCELL50:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN4	input	TCELL50:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN5	input	TCELL50:IMUX.IMUX.24.DELAY
RX_CNTVALUEIN6	input	TCELL50:IMUX.IMUX.25.DELAY
RX_CNTVALUEIN7	input	TCELL50:IMUX.IMUX.26.DELAY
RX_CNTVALUEIN8	input	TCELL50:IMUX.IMUX.27.DELAY
RX_CNTVALUEOUT0	output	TCELL49:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL49:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL49:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL49:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL49:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL49:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL49:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL49:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL49:OUT.17.TMIN
RX_DATAIN1	input	TCELL49:IMUX.IMUX.37.DELAY
RX_EN_VTC	input	TCELL49:IMUX.BYP.8
RX_INC	input	TCELL49:IMUX.BYP.7
RX_LD	input	TCELL49:IMUX.BYP.6
RX_Q0	output	TCELL48:OUT.19.TMIN
RX_Q1	output	TCELL48:OUT.20.TMIN
RX_Q2	output	TCELL48:OUT.21.TMIN
RX_Q3	output	TCELL48:OUT.22.TMIN
RX_Q4	output	TCELL48:OUT.23.TMIN
RX_Q5	output	TCELL48:OUT.24.TMIN
RX_Q6	output	TCELL48:OUT.25.TMIN
RX_Q7	output	TCELL48:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL48:IMUX.BYP.15
TX_CE_OFD	input	TCELL49:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN0	input	TCELL49:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN1	input	TCELL49:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN2	input	TCELL49:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN3	input	TCELL49:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN4	input	TCELL49:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN5	input	TCELL49:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN6	input	TCELL50:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN7	input	TCELL50:IMUX.IMUX.17.DELAY
TX_CNTVALUEIN8	input	TCELL50:IMUX.IMUX.18.DELAY
TX_CNTVALUEOUT0	output	TCELL48:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL48:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL48:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL48:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL48:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL49:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL49:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL49:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL49:OUT.7.TMIN
TX_D0	input	TCELL49:IMUX.IMUX.10.DELAY
TX_D1	input	TCELL49:IMUX.IMUX.39.DELAY
TX_D2	input	TCELL49:IMUX.IMUX.11.DELAY
TX_D3	input	TCELL49:IMUX.IMUX.40.DELAY
TX_D4	input	TCELL49:IMUX.IMUX.41.DELAY
TX_D5	input	TCELL49:IMUX.IMUX.42.DELAY
TX_D6	input	TCELL49:IMUX.IMUX.12.DELAY
TX_D7	input	TCELL49:IMUX.IMUX.13.DELAY
TX_EN_VTC	input	TCELL48:IMUX.BYP.14
TX_INC	input	TCELL48:IMUX.BYP.13
TX_LD	input	TCELL48:IMUX.BYP.12
TX_T	input	TCELL49:IMUX.IMUX.35.DELAY
TX_T_OUT	output	TCELL48:OUT.13.TMIN

Bel BITSLICE43

ultrascale XIPHY bel BITSLICE43
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL50:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL50:IMUX.BYP.9
PHY2CLB_FIFO_EMPTY	output	TCELL49:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL50:IMUX.BYP.8
RX_CE_IFD	input	TCELL50:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL50:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN1	input	TCELL50:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN2	input	TCELL50:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN3	input	TCELL50:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN4	input	TCELL50:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN5	input	TCELL50:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN6	input	TCELL50:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN7	input	TCELL50:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN8	input	TCELL51:IMUX.IMUX.16.DELAY
RX_CNTVALUEOUT0	output	TCELL50:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL50:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL50:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL50:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL50:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL50:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL50:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL50:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL50:OUT.17.TMIN
RX_DATAIN1	input	TCELL50:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL50:IMUX.BYP.7
RX_INC	input	TCELL50:IMUX.BYP.6
RX_LD	input	TCELL49:IMUX.BYP.15
RX_Q0	output	TCELL49:OUT.19.TMIN
RX_Q1	output	TCELL49:OUT.20.TMIN
RX_Q2	output	TCELL49:OUT.21.TMIN
RX_Q3	output	TCELL49:OUT.22.TMIN
RX_Q4	output	TCELL49:OUT.23.TMIN
RX_Q5	output	TCELL49:OUT.24.TMIN
RX_Q6	output	TCELL49:OUT.25.TMIN
RX_Q7	output	TCELL49:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL49:IMUX.BYP.14
TX_CE_OFD	input	TCELL50:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL50:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL50:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL50:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL50:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL50:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL50:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL50:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL50:IMUX.IMUX.42.DELAY
TX_CNTVALUEIN8	input	TCELL50:IMUX.IMUX.12.DELAY
TX_CNTVALUEOUT0	output	TCELL49:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL49:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL49:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL49:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL49:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL50:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL50:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL50:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL50:OUT.7.TMIN
TX_D0	input	TCELL50:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL50:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL50:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL50:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL50:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL50:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL50:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL50:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL49:IMUX.BYP.13
TX_INC	input	TCELL49:IMUX.BYP.12
TX_LD	input	TCELL49:IMUX.BYP.11
TX_T	input	TCELL50:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL49:OUT.8.TMIN

Bel BITSLICE44

ultrascale XIPHY bel BITSLICE44
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL51:IMUX.IMUX.21.DELAY
DYN_DCI_OUT_INT	input	TCELL51:IMUX.BYP.8
PHY2CLB_FIFO_EMPTY	output	TCELL50:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL51:IMUX.BYP.7
RX_CE_IFD	input	TCELL51:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN0	input	TCELL51:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL51:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL51:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL51:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL51:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL51:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL51:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL51:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL51:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL51:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL51:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL51:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL51:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL51:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL51:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL51:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL51:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL51:OUT.17.TMIN
RX_DATAIN1	input	TCELL51:IMUX.IMUX.20.DELAY
RX_EN_VTC	input	TCELL51:IMUX.BYP.6
RX_INC	input	TCELL50:IMUX.BYP.15
RX_LD	input	TCELL50:IMUX.BYP.14
RX_Q0	output	TCELL50:OUT.19.TMIN
RX_Q1	output	TCELL50:OUT.20.TMIN
RX_Q2	output	TCELL50:OUT.21.TMIN
RX_Q3	output	TCELL50:OUT.22.TMIN
RX_Q4	output	TCELL50:OUT.23.TMIN
RX_Q5	output	TCELL50:OUT.24.TMIN
RX_Q6	output	TCELL50:OUT.25.TMIN
RX_Q7	output	TCELL50:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL50:IMUX.BYP.13
TX_CE_OFD	input	TCELL51:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN0	input	TCELL51:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN1	input	TCELL51:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN2	input	TCELL51:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN3	input	TCELL51:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN4	input	TCELL51:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN5	input	TCELL51:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN6	input	TCELL51:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN7	input	TCELL51:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN8	input	TCELL51:IMUX.IMUX.35.DELAY
TX_CNTVALUEOUT0	output	TCELL50:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL50:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL50:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL50:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL50:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL51:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL51:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL51:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL51:OUT.7.TMIN
TX_D0	input	TCELL51:IMUX.IMUX.22.DELAY
TX_D1	input	TCELL51:IMUX.IMUX.23.DELAY
TX_D2	input	TCELL51:IMUX.IMUX.24.DELAY
TX_D3	input	TCELL51:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL51:IMUX.IMUX.26.DELAY
TX_D5	input	TCELL51:IMUX.IMUX.27.DELAY
TX_D6	input	TCELL51:IMUX.IMUX.28.DELAY
TX_D7	input	TCELL51:IMUX.IMUX.29.DELAY
TX_EN_VTC	input	TCELL50:IMUX.BYP.12
TX_INC	input	TCELL50:IMUX.BYP.11
TX_LD	input	TCELL50:IMUX.BYP.10
TX_T	input	TCELL51:IMUX.IMUX.17.DELAY
TX_T_OUT	output	TCELL50:OUT.8.TMIN

Bel BITSLICE45

ultrascale XIPHY bel BITSLICE45
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL53:IMUX.IMUX.30.DELAY
DYN_DCI_OUT_INT	input	TCELL54:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL53:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL54:IMUX.BYP.11
RX_CE_IFD	input	TCELL53:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN0	input	TCELL53:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN1	input	TCELL53:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN2	input	TCELL53:IMUX.IMUX.43.DELAY
RX_CNTVALUEIN3	input	TCELL53:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN4	input	TCELL53:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN5	input	TCELL53:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN6	input	TCELL53:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN7	input	TCELL53:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL53:IMUX.IMUX.47.DELAY
RX_CNTVALUEOUT0	output	TCELL54:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL54:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL54:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL54:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL54:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL54:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL54:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL54:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL54:OUT.17.TMIN
RX_DATAIN1	input	TCELL53:IMUX.IMUX.29.DELAY
RX_EN_VTC	input	TCELL54:IMUX.BYP.10
RX_INC	input	TCELL54:IMUX.BYP.9
RX_LD	input	TCELL54:IMUX.BYP.8
RX_Q0	output	TCELL53:OUT.19.TMIN
RX_Q1	output	TCELL53:OUT.20.TMIN
RX_Q2	output	TCELL53:OUT.21.TMIN
RX_Q3	output	TCELL53:OUT.22.TMIN
RX_Q4	output	TCELL53:OUT.23.TMIN
RX_Q5	output	TCELL53:OUT.24.TMIN
RX_Q6	output	TCELL53:OUT.25.TMIN
RX_Q7	output	TCELL53:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL54:IMUX.BYP.7
TX_CE_OFD	input	TCELL53:IMUX.IMUX.26.DELAY
TX_CNTVALUEIN0	input	TCELL53:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL53:IMUX.IMUX.36.DELAY
TX_CNTVALUEIN2	input	TCELL53:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN3	input	TCELL53:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN4	input	TCELL53:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN5	input	TCELL53:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN6	input	TCELL53:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN7	input	TCELL53:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN8	input	TCELL53:IMUX.IMUX.41.DELAY
TX_CNTVALUEOUT0	output	TCELL53:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL53:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL53:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL53:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL53:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL54:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL54:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL54:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL54:OUT.7.TMIN
TX_D0	input	TCELL53:IMUX.IMUX.6.DELAY
TX_D1	input	TCELL53:IMUX.IMUX.31.DELAY
TX_D2	input	TCELL53:IMUX.IMUX.7.DELAY
TX_D3	input	TCELL53:IMUX.IMUX.32.DELAY
TX_D4	input	TCELL53:IMUX.IMUX.33.DELAY
TX_D5	input	TCELL53:IMUX.IMUX.34.DELAY
TX_D6	input	TCELL53:IMUX.IMUX.8.DELAY
TX_D7	input	TCELL53:IMUX.IMUX.35.DELAY
TX_EN_VTC	input	TCELL54:IMUX.BYP.6
TX_INC	input	TCELL53:IMUX.BYP.15
TX_LD	input	TCELL53:IMUX.BYP.14
TX_T	input	TCELL53:IMUX.IMUX.25.DELAY
TX_T_OUT	output	TCELL51:OUT.8.TMIN

Bel BITSLICE46

ultrascale XIPHY bel BITSLICE46
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL54:IMUX.IMUX.19.DELAY
DYN_DCI_OUT_INT	input	TCELL55:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL54:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL55:IMUX.BYP.11
RX_CE_IFD	input	TCELL54:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN0	input	TCELL54:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN1	input	TCELL54:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN2	input	TCELL54:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL54:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN4	input	TCELL54:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN5	input	TCELL54:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN6	input	TCELL54:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN7	input	TCELL54:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN8	input	TCELL54:IMUX.IMUX.11.DELAY
RX_CNTVALUEOUT0	output	TCELL55:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL55:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL55:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL55:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL55:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL55:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL55:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL55:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL55:OUT.17.TMIN
RX_DATAIN1	input	TCELL54:IMUX.IMUX.18.DELAY
RX_EN_VTC	input	TCELL55:IMUX.BYP.10
RX_INC	input	TCELL55:IMUX.BYP.9
RX_LD	input	TCELL55:IMUX.BYP.8
RX_Q0	output	TCELL54:OUT.19.TMIN
RX_Q1	output	TCELL54:OUT.20.TMIN
RX_Q2	output	TCELL54:OUT.21.TMIN
RX_Q3	output	TCELL54:OUT.22.TMIN
RX_Q4	output	TCELL54:OUT.23.TMIN
RX_Q5	output	TCELL54:OUT.24.TMIN
RX_Q6	output	TCELL54:OUT.25.TMIN
RX_Q7	output	TCELL54:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL55:IMUX.BYP.7
TX_CE_OFD	input	TCELL54:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN0	input	TCELL54:IMUX.IMUX.28.DELAY
TX_CNTVALUEIN1	input	TCELL54:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN2	input	TCELL54:IMUX.IMUX.30.DELAY
TX_CNTVALUEIN3	input	TCELL54:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN4	input	TCELL54:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN5	input	TCELL54:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN6	input	TCELL54:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN7	input	TCELL54:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN8	input	TCELL54:IMUX.IMUX.34.DELAY
TX_CNTVALUEOUT0	output	TCELL54:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL54:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL54:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL54:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL54:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL55:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL55:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL55:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL55:OUT.7.TMIN
TX_D0	input	TCELL54:IMUX.IMUX.20.DELAY
TX_D1	input	TCELL54:IMUX.IMUX.21.DELAY
TX_D2	input	TCELL54:IMUX.IMUX.22.DELAY
TX_D3	input	TCELL54:IMUX.IMUX.23.DELAY
TX_D4	input	TCELL54:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL54:IMUX.IMUX.25.DELAY
TX_D6	input	TCELL54:IMUX.IMUX.26.DELAY
TX_D7	input	TCELL54:IMUX.IMUX.27.DELAY
TX_EN_VTC	input	TCELL55:IMUX.BYP.6
TX_INC	input	TCELL54:IMUX.BYP.15
TX_LD	input	TCELL54:IMUX.BYP.14
TX_T	input	TCELL53:IMUX.IMUX.15.DELAY
TX_T_OUT	output	TCELL53:OUT.8.TMIN

Bel BITSLICE47

ultrascale XIPHY bel BITSLICE47
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL54:IMUX.IMUX.43.DELAY
DYN_DCI_OUT_INT	input	TCELL56:IMUX.BYP.12
PHY2CLB_FIFO_EMPTY	output	TCELL55:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL56:IMUX.BYP.11
RX_CE_IFD	input	TCELL54:IMUX.IMUX.42.DELAY
RX_CNTVALUEIN0	input	TCELL55:IMUX.IMUX.27.DELAY
RX_CNTVALUEIN1	input	TCELL55:IMUX.IMUX.28.DELAY
RX_CNTVALUEIN2	input	TCELL55:IMUX.IMUX.29.DELAY
RX_CNTVALUEIN3	input	TCELL55:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN4	input	TCELL55:IMUX.IMUX.6.DELAY
RX_CNTVALUEIN5	input	TCELL55:IMUX.IMUX.31.DELAY
RX_CNTVALUEIN6	input	TCELL55:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN7	input	TCELL55:IMUX.IMUX.32.DELAY
RX_CNTVALUEIN8	input	TCELL55:IMUX.IMUX.33.DELAY
RX_CNTVALUEOUT0	output	TCELL56:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL56:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL56:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL56:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL56:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL56:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL56:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL56:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL56:OUT.17.TMIN
RX_DATAIN1	input	TCELL54:IMUX.IMUX.12.DELAY
RX_EN_VTC	input	TCELL56:IMUX.BYP.10
RX_INC	input	TCELL56:IMUX.BYP.9
RX_LD	input	TCELL56:IMUX.BYP.8
RX_Q0	output	TCELL55:OUT.19.TMIN
RX_Q1	output	TCELL55:OUT.20.TMIN
RX_Q2	output	TCELL55:OUT.21.TMIN
RX_Q3	output	TCELL55:OUT.22.TMIN
RX_Q4	output	TCELL55:OUT.23.TMIN
RX_Q5	output	TCELL55:OUT.24.TMIN
RX_Q6	output	TCELL55:OUT.25.TMIN
RX_Q7	output	TCELL55:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL56:IMUX.BYP.6
TX_CE_OFD	input	TCELL54:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN0	input	TCELL55:IMUX.IMUX.18.DELAY
TX_CNTVALUEIN1	input	TCELL55:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN2	input	TCELL55:IMUX.IMUX.20.DELAY
TX_CNTVALUEIN3	input	TCELL55:IMUX.IMUX.21.DELAY
TX_CNTVALUEIN4	input	TCELL55:IMUX.IMUX.22.DELAY
TX_CNTVALUEIN5	input	TCELL55:IMUX.IMUX.23.DELAY
TX_CNTVALUEIN6	input	TCELL55:IMUX.IMUX.24.DELAY
TX_CNTVALUEIN7	input	TCELL55:IMUX.IMUX.25.DELAY
TX_CNTVALUEIN8	input	TCELL55:IMUX.IMUX.26.DELAY
TX_CNTVALUEOUT0	output	TCELL55:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL55:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL55:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL55:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL55:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL56:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL56:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL56:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL56:OUT.7.TMIN
TX_D0	input	TCELL54:IMUX.IMUX.13.DELAY
TX_D1	input	TCELL54:IMUX.IMUX.44.DELAY
TX_D2	input	TCELL54:IMUX.IMUX.45.DELAY
TX_D3	input	TCELL54:IMUX.IMUX.46.DELAY
TX_D4	input	TCELL54:IMUX.IMUX.14.DELAY
TX_D5	input	TCELL54:IMUX.IMUX.47.DELAY
TX_D6	input	TCELL54:IMUX.IMUX.15.DELAY
TX_D7	input	TCELL55:IMUX.IMUX.16.DELAY
TX_EN_VTC	input	TCELL55:IMUX.BYP.15
TX_INC	input	TCELL55:IMUX.BYP.14
TX_LD	input	TCELL55:IMUX.BYP.13
TX_T	input	TCELL54:IMUX.IMUX.40.DELAY
TX_T_OUT	output	TCELL54:OUT.8.TMIN

Bel BITSLICE48

ultrascale XIPHY bel BITSLICE48
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL56:IMUX.IMUX.31.DELAY
DYN_DCI_OUT_INT	input	TCELL58:IMUX.BYP.7
PHY2CLB_FIFO_EMPTY	output	TCELL57:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL58:IMUX.BYP.6
RX_CE_IFD	input	TCELL56:IMUX.IMUX.30.DELAY
RX_CNTVALUEIN0	input	TCELL56:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN1	input	TCELL56:IMUX.IMUX.44.DELAY
RX_CNTVALUEIN2	input	TCELL56:IMUX.IMUX.45.DELAY
RX_CNTVALUEIN3	input	TCELL56:IMUX.IMUX.46.DELAY
RX_CNTVALUEIN4	input	TCELL56:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN5	input	TCELL56:IMUX.IMUX.47.DELAY
RX_CNTVALUEIN6	input	TCELL56:IMUX.IMUX.15.DELAY
RX_CNTVALUEIN7	input	TCELL57:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN8	input	TCELL57:IMUX.IMUX.17.DELAY
RX_CNTVALUEOUT0	output	TCELL57:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL57:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL57:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL57:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL57:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL57:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL57:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL57:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL57:OUT.31.TMIN
RX_DATAIN1	input	TCELL56:IMUX.IMUX.6.DELAY
RX_EN_VTC	input	TCELL57:IMUX.BYP.15
RX_INC	input	TCELL57:IMUX.BYP.14
RX_LD	input	TCELL57:IMUX.BYP.13
RX_Q0	output	TCELL57:OUT.5.TMIN
RX_Q1	output	TCELL57:OUT.6.TMIN
RX_Q2	output	TCELL57:OUT.7.TMIN
RX_Q3	output	TCELL57:OUT.8.TMIN
RX_Q4	output	TCELL57:OUT.9.TMIN
RX_Q5	output	TCELL57:OUT.10.TMIN
RX_Q6	output	TCELL57:OUT.11.TMIN
RX_Q7	output	TCELL57:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL57:IMUX.BYP.12
TX_CE_OFD	input	TCELL56:IMUX.IMUX.29.DELAY
TX_CNTVALUEIN0	input	TCELL56:IMUX.IMUX.37.DELAY
TX_CNTVALUEIN1	input	TCELL56:IMUX.IMUX.38.DELAY
TX_CNTVALUEIN2	input	TCELL56:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN3	input	TCELL56:IMUX.IMUX.39.DELAY
TX_CNTVALUEIN4	input	TCELL56:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN5	input	TCELL56:IMUX.IMUX.40.DELAY
TX_CNTVALUEIN6	input	TCELL56:IMUX.IMUX.41.DELAY
TX_CNTVALUEIN7	input	TCELL56:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN8	input	TCELL56:IMUX.IMUX.43.DELAY
TX_CNTVALUEOUT0	output	TCELL57:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL57:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL57:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL57:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL57:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL57:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL57:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL57:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL57:OUT.21.TMIN
TX_D0	input	TCELL56:IMUX.IMUX.7.DELAY
TX_D1	input	TCELL56:IMUX.IMUX.32.DELAY
TX_D2	input	TCELL56:IMUX.IMUX.33.DELAY
TX_D3	input	TCELL56:IMUX.IMUX.34.DELAY
TX_D4	input	TCELL56:IMUX.IMUX.8.DELAY
TX_D5	input	TCELL56:IMUX.IMUX.35.DELAY
TX_D6	input	TCELL56:IMUX.IMUX.9.DELAY
TX_D7	input	TCELL56:IMUX.IMUX.36.DELAY
TX_EN_VTC	input	TCELL57:IMUX.BYP.11
TX_INC	input	TCELL57:IMUX.BYP.10
TX_LD	input	TCELL57:IMUX.BYP.9
TX_T	input	TCELL56:IMUX.IMUX.28.DELAY
TX_T_OUT	output	TCELL55:OUT.8.TMIN

Bel BITSLICE49

ultrascale XIPHY bel BITSLICE49
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL57:IMUX.IMUX.22.DELAY
DYN_DCI_OUT_INT	input	TCELL59:IMUX.BYP.6
PHY2CLB_FIFO_EMPTY	output	TCELL58:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL58:IMUX.BYP.15
RX_CE_IFD	input	TCELL57:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN0	input	TCELL57:IMUX.IMUX.36.DELAY
RX_CNTVALUEIN1	input	TCELL57:IMUX.IMUX.37.DELAY
RX_CNTVALUEIN2	input	TCELL57:IMUX.IMUX.38.DELAY
RX_CNTVALUEIN3	input	TCELL57:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL57:IMUX.IMUX.39.DELAY
RX_CNTVALUEIN5	input	TCELL57:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN6	input	TCELL57:IMUX.IMUX.40.DELAY
RX_CNTVALUEIN7	input	TCELL57:IMUX.IMUX.41.DELAY
RX_CNTVALUEIN8	input	TCELL57:IMUX.IMUX.42.DELAY
RX_CNTVALUEOUT0	output	TCELL58:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL58:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL58:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL58:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL58:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL58:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL58:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL58:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL58:OUT.31.TMIN
RX_DATAIN1	input	TCELL57:IMUX.IMUX.21.DELAY
RX_EN_VTC	input	TCELL58:IMUX.BYP.14
RX_INC	input	TCELL58:IMUX.BYP.13
RX_LD	input	TCELL58:IMUX.BYP.12
RX_Q0	output	TCELL58:OUT.5.TMIN
RX_Q1	output	TCELL58:OUT.6.TMIN
RX_Q2	output	TCELL58:OUT.7.TMIN
RX_Q3	output	TCELL58:OUT.8.TMIN
RX_Q4	output	TCELL58:OUT.9.TMIN
RX_Q5	output	TCELL58:OUT.10.TMIN
RX_Q6	output	TCELL58:OUT.11.TMIN
RX_Q7	output	TCELL58:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL58:IMUX.BYP.11
TX_CE_OFD	input	TCELL57:IMUX.IMUX.19.DELAY
TX_CNTVALUEIN0	input	TCELL57:IMUX.IMUX.6.DELAY
TX_CNTVALUEIN1	input	TCELL57:IMUX.IMUX.31.DELAY
TX_CNTVALUEIN2	input	TCELL57:IMUX.IMUX.7.DELAY
TX_CNTVALUEIN3	input	TCELL57:IMUX.IMUX.32.DELAY
TX_CNTVALUEIN4	input	TCELL57:IMUX.IMUX.33.DELAY
TX_CNTVALUEIN5	input	TCELL57:IMUX.IMUX.34.DELAY
TX_CNTVALUEIN6	input	TCELL57:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN7	input	TCELL57:IMUX.IMUX.35.DELAY
TX_CNTVALUEIN8	input	TCELL57:IMUX.IMUX.9.DELAY
TX_CNTVALUEOUT0	output	TCELL58:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL58:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL58:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL58:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL58:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL58:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL58:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL58:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL58:OUT.21.TMIN
TX_D0	input	TCELL57:IMUX.IMUX.28.DELAY
TX_D1	input	TCELL57:IMUX.IMUX.27.DELAY
TX_D2	input	TCELL57:IMUX.IMUX.26.DELAY
TX_D3	input	TCELL57:IMUX.IMUX.25.DELAY
TX_D4	input	TCELL57:IMUX.IMUX.24.DELAY
TX_D5	input	TCELL57:IMUX.IMUX.23.DELAY
TX_D6	input	TCELL57:IMUX.IMUX.29.DELAY
TX_D7	input	TCELL57:IMUX.IMUX.30.DELAY
TX_EN_VTC	input	TCELL58:IMUX.BYP.10
TX_INC	input	TCELL58:IMUX.BYP.9
TX_LD	input	TCELL58:IMUX.BYP.8
TX_T	input	TCELL57:IMUX.IMUX.18.DELAY
TX_T_OUT	output	TCELL56:OUT.8.TMIN

Bel BITSLICE50

ultrascale XIPHY bel BITSLICE50
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL57:IMUX.IMUX.45.DELAY
DYN_DCI_OUT_INT	input	TCELL59:IMUX.BYP.15
PHY2CLB_FIFO_EMPTY	output	TCELL59:OUT.4.TMIN
RX_CE_IDELAY	input	TCELL59:IMUX.BYP.14
RX_CE_IFD	input	TCELL57:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN0	input	TCELL59:IMUX.IMUX.7.DELAY
RX_CNTVALUEIN1	input	TCELL59:IMUX.IMUX.8.DELAY
RX_CNTVALUEIN2	input	TCELL59:IMUX.IMUX.9.DELAY
RX_CNTVALUEIN3	input	TCELL59:IMUX.IMUX.10.DELAY
RX_CNTVALUEIN4	input	TCELL59:IMUX.IMUX.11.DELAY
RX_CNTVALUEIN5	input	TCELL59:IMUX.IMUX.12.DELAY
RX_CNTVALUEIN6	input	TCELL59:IMUX.IMUX.13.DELAY
RX_CNTVALUEIN7	input	TCELL59:IMUX.IMUX.14.DELAY
RX_CNTVALUEIN8	input	TCELL59:IMUX.IMUX.15.DELAY
RX_CNTVALUEOUT0	output	TCELL59:OUT.23.TMIN
RX_CNTVALUEOUT1	output	TCELL59:OUT.24.TMIN
RX_CNTVALUEOUT2	output	TCELL59:OUT.25.TMIN
RX_CNTVALUEOUT3	output	TCELL59:OUT.26.TMIN
RX_CNTVALUEOUT4	output	TCELL59:OUT.27.TMIN
RX_CNTVALUEOUT5	output	TCELL59:OUT.28.TMIN
RX_CNTVALUEOUT6	output	TCELL59:OUT.29.TMIN
RX_CNTVALUEOUT7	output	TCELL59:OUT.30.TMIN
RX_CNTVALUEOUT8	output	TCELL59:OUT.31.TMIN
RX_DATAIN1	input	TCELL57:IMUX.IMUX.44.DELAY
RX_EN_VTC	input	TCELL59:IMUX.BYP.13
RX_INC	input	TCELL59:IMUX.BYP.12
RX_LD	input	TCELL59:IMUX.BYP.11
RX_Q0	output	TCELL59:OUT.5.TMIN
RX_Q1	output	TCELL59:OUT.6.TMIN
RX_Q2	output	TCELL59:OUT.7.TMIN
RX_Q3	output	TCELL59:OUT.8.TMIN
RX_Q4	output	TCELL59:OUT.9.TMIN
RX_Q5	output	TCELL59:OUT.10.TMIN
RX_Q6	output	TCELL59:OUT.11.TMIN
RX_Q7	output	TCELL59:OUT.12.TMIN
TX_CE_ODELAY	input	TCELL59:IMUX.BYP.10
TX_CE_OFD	input	TCELL57:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN0	input	TCELL58:IMUX.IMUX.9.DELAY
TX_CNTVALUEIN1	input	TCELL58:IMUX.IMUX.10.DELAY
TX_CNTVALUEIN2	input	TCELL58:IMUX.IMUX.11.DELAY
TX_CNTVALUEIN3	input	TCELL58:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN4	input	TCELL58:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN5	input	TCELL58:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN6	input	TCELL58:IMUX.IMUX.15.DELAY
TX_CNTVALUEIN7	input	TCELL59:IMUX.IMUX.16.DELAY
TX_CNTVALUEIN8	input	TCELL59:IMUX.IMUX.6.DELAY
TX_CNTVALUEOUT0	output	TCELL59:OUT.13.TMIN
TX_CNTVALUEOUT1	output	TCELL59:OUT.14.TMIN
TX_CNTVALUEOUT2	output	TCELL59:OUT.15.TMIN
TX_CNTVALUEOUT3	output	TCELL59:OUT.16.TMIN
TX_CNTVALUEOUT4	output	TCELL59:OUT.17.TMIN
TX_CNTVALUEOUT5	output	TCELL59:OUT.18.TMIN
TX_CNTVALUEOUT6	output	TCELL59:OUT.19.TMIN
TX_CNTVALUEOUT7	output	TCELL59:OUT.20.TMIN
TX_CNTVALUEOUT8	output	TCELL59:OUT.21.TMIN
TX_D0	input	TCELL57:IMUX.IMUX.46.DELAY
TX_D1	input	TCELL57:IMUX.IMUX.14.DELAY
TX_D2	input	TCELL57:IMUX.IMUX.47.DELAY
TX_D3	input	TCELL57:IMUX.IMUX.15.DELAY
TX_D4	input	TCELL58:IMUX.IMUX.16.DELAY
TX_D5	input	TCELL58:IMUX.IMUX.6.DELAY
TX_D6	input	TCELL58:IMUX.IMUX.7.DELAY
TX_D7	input	TCELL58:IMUX.IMUX.8.DELAY
TX_EN_VTC	input	TCELL59:IMUX.BYP.9
TX_INC	input	TCELL59:IMUX.BYP.8
TX_LD	input	TCELL59:IMUX.BYP.7
TX_T	input	TCELL57:IMUX.IMUX.12.DELAY
TX_T_OUT	output	TCELL56:OUT.31.TMIN

Bel BITSLICE51

ultrascale XIPHY bel BITSLICE51
Pin	Direction	Wires
CLB2PHY_FIFO_RDEN	input	TCELL52:IMUX.IMUX.36.DELAY
DYN_DCI_OUT_INT	input	TCELL53:IMUX.BYP.13
PHY2CLB_FIFO_EMPTY	output	TCELL52:OUT.18.TMIN
RX_CE_IDELAY	input	TCELL53:IMUX.BYP.12
RX_CE_IFD	input	TCELL52:IMUX.IMUX.35.DELAY
RX_CNTVALUEIN0	input	TCELL53:IMUX.IMUX.16.DELAY
RX_CNTVALUEIN1	input	TCELL53:IMUX.IMUX.17.DELAY
RX_CNTVALUEIN2	input	TCELL53:IMUX.IMUX.18.DELAY
RX_CNTVALUEIN3	input	TCELL53:IMUX.IMUX.19.DELAY
RX_CNTVALUEIN4	input	TCELL53:IMUX.IMUX.20.DELAY
RX_CNTVALUEIN5	input	TCELL53:IMUX.IMUX.21.DELAY
RX_CNTVALUEIN6	input	TCELL53:IMUX.IMUX.22.DELAY
RX_CNTVALUEIN7	input	TCELL53:IMUX.IMUX.23.DELAY
RX_CNTVALUEIN8	input	TCELL53:IMUX.IMUX.24.DELAY
RX_CNTVALUEOUT0	output	TCELL53:OUT.9.TMIN
RX_CNTVALUEOUT1	output	TCELL53:OUT.10.TMIN
RX_CNTVALUEOUT2	output	TCELL53:OUT.11.TMIN
RX_CNTVALUEOUT3	output	TCELL53:OUT.12.TMIN
RX_CNTVALUEOUT4	output	TCELL53:OUT.13.TMIN
RX_CNTVALUEOUT5	output	TCELL53:OUT.14.TMIN
RX_CNTVALUEOUT6	output	TCELL53:OUT.15.TMIN
RX_CNTVALUEOUT7	output	TCELL53:OUT.16.TMIN
RX_CNTVALUEOUT8	output	TCELL53:OUT.17.TMIN
RX_DATAIN1	input	TCELL52:IMUX.IMUX.9.DELAY
RX_EN_VTC	input	TCELL53:IMUX.BYP.11
RX_INC	input	TCELL53:IMUX.BYP.10
RX_LD	input	TCELL53:IMUX.BYP.9
RX_Q0	output	TCELL52:OUT.19.TMIN
RX_Q1	output	TCELL52:OUT.20.TMIN
RX_Q2	output	TCELL52:OUT.21.TMIN
RX_Q3	output	TCELL52:OUT.22.TMIN
RX_Q4	output	TCELL52:OUT.23.TMIN
RX_Q5	output	TCELL52:OUT.24.TMIN
RX_Q6	output	TCELL52:OUT.25.TMIN
RX_Q7	output	TCELL52:OUT.26.TMIN
TX_CE_ODELAY	input	TCELL53:IMUX.BYP.8
TX_CE_OFD	input	TCELL52:IMUX.IMUX.8.DELAY
TX_CNTVALUEIN0	input	TCELL52:IMUX.IMUX.12.DELAY
TX_CNTVALUEIN1	input	TCELL52:IMUX.IMUX.43.DELAY
TX_CNTVALUEIN2	input	TCELL52:IMUX.IMUX.13.DELAY
TX_CNTVALUEIN3	input	TCELL52:IMUX.IMUX.44.DELAY
TX_CNTVALUEIN4	input	TCELL52:IMUX.IMUX.45.DELAY
TX_CNTVALUEIN5	input	TCELL52:IMUX.IMUX.46.DELAY
TX_CNTVALUEIN6	input	TCELL52:IMUX.IMUX.14.DELAY
TX_CNTVALUEIN7	input	TCELL52:IMUX.IMUX.47.DELAY
TX_CNTVALUEIN8	input	TCELL52:IMUX.IMUX.15.DELAY
TX_CNTVALUEOUT0	output	TCELL52:OUT.27.TMIN
TX_CNTVALUEOUT1	output	TCELL52:OUT.28.TMIN
TX_CNTVALUEOUT2	output	TCELL52:OUT.29.TMIN
TX_CNTVALUEOUT3	output	TCELL52:OUT.30.TMIN
TX_CNTVALUEOUT4	output	TCELL52:OUT.31.TMIN
TX_CNTVALUEOUT5	output	TCELL53:OUT.4.TMIN
TX_CNTVALUEOUT6	output	TCELL53:OUT.5.TMIN
TX_CNTVALUEOUT7	output	TCELL53:OUT.6.TMIN
TX_CNTVALUEOUT8	output	TCELL53:OUT.7.TMIN
TX_D0	input	TCELL52:IMUX.IMUX.37.DELAY
TX_D1	input	TCELL52:IMUX.IMUX.38.DELAY
TX_D2	input	TCELL52:IMUX.IMUX.10.DELAY
TX_D3	input	TCELL52:IMUX.IMUX.39.DELAY
TX_D4	input	TCELL52:IMUX.IMUX.11.DELAY
TX_D5	input	TCELL52:IMUX.IMUX.40.DELAY
TX_D6	input	TCELL52:IMUX.IMUX.41.DELAY
TX_D7	input	TCELL52:IMUX.IMUX.42.DELAY
TX_EN_VTC	input	TCELL53:IMUX.BYP.7
TX_INC	input	TCELL53:IMUX.BYP.6
TX_LD	input	TCELL52:IMUX.BYP.15
TX_T	input	TCELL52:IMUX.IMUX.34.DELAY
TX_T_OUT	output	TCELL57:OUT.22.TMIN

Bel BITSLICE_T0

ultrascale XIPHY bel BITSLICE_T0
Pin	Direction	Wires
CE_ODELAY	input	TCELL3:IMUX.BYP.8
CE_OFD	input	TCELL2:IMUX.BYP.15
CNTVALUEIN0	input	TCELL3:IMUX.IMUX.40.DELAY
CNTVALUEIN1	input	TCELL3:IMUX.IMUX.41.DELAY
CNTVALUEIN2	input	TCELL3:IMUX.IMUX.42.DELAY
CNTVALUEIN3	input	TCELL3:IMUX.IMUX.12.DELAY
CNTVALUEIN4	input	TCELL3:IMUX.IMUX.43.DELAY
CNTVALUEIN5	input	TCELL3:IMUX.IMUX.13.DELAY
CNTVALUEIN6	input	TCELL3:IMUX.IMUX.44.DELAY
CNTVALUEIN7	input	TCELL3:IMUX.IMUX.45.DELAY
CNTVALUEIN8	input	TCELL3:IMUX.IMUX.46.DELAY
CNTVALUEOUT0	output	TCELL3:OUT.4.TMIN
CNTVALUEOUT1	output	TCELL3:OUT.5.TMIN
CNTVALUEOUT2	output	TCELL3:OUT.6.TMIN
CNTVALUEOUT3	output	TCELL3:OUT.7.TMIN
CNTVALUEOUT4	output	TCELL3:OUT.8.TMIN
CNTVALUEOUT5	output	TCELL3:OUT.9.TMIN
CNTVALUEOUT6	output	TCELL3:OUT.10.TMIN
CNTVALUEOUT7	output	TCELL3:OUT.11.TMIN
CNTVALUEOUT8	output	TCELL3:OUT.12.TMIN
EN_VTC	input	TCELL0:IMUX.BYP.6
INC	input	TCELL3:IMUX.BYP.7
LD	input	TCELL3:IMUX.BYP.6

Bel BITSLICE_T1

ultrascale XIPHY bel BITSLICE_T1
Pin	Direction	Wires
CE_ODELAY	input	TCELL12:IMUX.BYP.6
CE_OFD	input	TCELL11:IMUX.BYP.13
CNTVALUEIN0	input	TCELL10:IMUX.IMUX.34.DELAY
CNTVALUEIN1	input	TCELL10:IMUX.IMUX.8.DELAY
CNTVALUEIN2	input	TCELL10:IMUX.IMUX.35.DELAY
CNTVALUEIN3	input	TCELL10:IMUX.IMUX.9.DELAY
CNTVALUEIN4	input	TCELL10:IMUX.IMUX.36.DELAY
CNTVALUEIN5	input	TCELL10:IMUX.IMUX.37.DELAY
CNTVALUEIN6	input	TCELL10:IMUX.IMUX.38.DELAY
CNTVALUEIN7	input	TCELL10:IMUX.IMUX.10.DELAY
CNTVALUEIN8	input	TCELL10:IMUX.IMUX.39.DELAY
CNTVALUEOUT0	output	TCELL11:OUT.18.TMIN
CNTVALUEOUT1	output	TCELL11:OUT.19.TMIN
CNTVALUEOUT2	output	TCELL11:OUT.20.TMIN
CNTVALUEOUT3	output	TCELL11:OUT.21.TMIN
CNTVALUEOUT4	output	TCELL11:OUT.22.TMIN
CNTVALUEOUT5	output	TCELL11:OUT.23.TMIN
CNTVALUEOUT6	output	TCELL11:OUT.24.TMIN
CNTVALUEOUT7	output	TCELL11:OUT.25.TMIN
CNTVALUEOUT8	output	TCELL11:OUT.26.TMIN
EN_VTC	input	TCELL1:IMUX.BYP.6
INC	input	TCELL11:IMUX.BYP.15
LD	input	TCELL11:IMUX.BYP.14

Bel BITSLICE_T2

ultrascale XIPHY bel BITSLICE_T2
Pin	Direction	Wires
CE_ODELAY	input	TCELL18:IMUX.BYP.8
CE_OFD	input	TCELL17:IMUX.BYP.15
CNTVALUEIN0	input	TCELL18:IMUX.IMUX.40.DELAY
CNTVALUEIN1	input	TCELL18:IMUX.IMUX.41.DELAY
CNTVALUEIN2	input	TCELL18:IMUX.IMUX.42.DELAY
CNTVALUEIN3	input	TCELL18:IMUX.IMUX.12.DELAY
CNTVALUEIN4	input	TCELL18:IMUX.IMUX.43.DELAY
CNTVALUEIN5	input	TCELL18:IMUX.IMUX.13.DELAY
CNTVALUEIN6	input	TCELL18:IMUX.IMUX.44.DELAY
CNTVALUEIN7	input	TCELL18:IMUX.IMUX.45.DELAY
CNTVALUEIN8	input	TCELL18:IMUX.IMUX.46.DELAY
CNTVALUEOUT0	output	TCELL18:OUT.4.TMIN
CNTVALUEOUT1	output	TCELL18:OUT.5.TMIN
CNTVALUEOUT2	output	TCELL18:OUT.6.TMIN
CNTVALUEOUT3	output	TCELL18:OUT.7.TMIN
CNTVALUEOUT4	output	TCELL18:OUT.8.TMIN
CNTVALUEOUT5	output	TCELL18:OUT.9.TMIN
CNTVALUEOUT6	output	TCELL18:OUT.10.TMIN
CNTVALUEOUT7	output	TCELL18:OUT.11.TMIN
CNTVALUEOUT8	output	TCELL18:OUT.12.TMIN
EN_VTC	input	TCELL15:IMUX.BYP.6
INC	input	TCELL18:IMUX.BYP.7
LD	input	TCELL18:IMUX.BYP.6

Bel BITSLICE_T3

ultrascale XIPHY bel BITSLICE_T3
Pin	Direction	Wires
CE_ODELAY	input	TCELL27:IMUX.BYP.6
CE_OFD	input	TCELL26:IMUX.BYP.13
CNTVALUEIN0	input	TCELL25:IMUX.IMUX.34.DELAY
CNTVALUEIN1	input	TCELL25:IMUX.IMUX.8.DELAY
CNTVALUEIN2	input	TCELL25:IMUX.IMUX.35.DELAY
CNTVALUEIN3	input	TCELL25:IMUX.IMUX.9.DELAY
CNTVALUEIN4	input	TCELL25:IMUX.IMUX.36.DELAY
CNTVALUEIN5	input	TCELL25:IMUX.IMUX.37.DELAY
CNTVALUEIN6	input	TCELL25:IMUX.IMUX.38.DELAY
CNTVALUEIN7	input	TCELL25:IMUX.IMUX.10.DELAY
CNTVALUEIN8	input	TCELL25:IMUX.IMUX.39.DELAY
CNTVALUEOUT0	output	TCELL26:OUT.18.TMIN
CNTVALUEOUT1	output	TCELL26:OUT.19.TMIN
CNTVALUEOUT2	output	TCELL26:OUT.20.TMIN
CNTVALUEOUT3	output	TCELL26:OUT.21.TMIN
CNTVALUEOUT4	output	TCELL26:OUT.22.TMIN
CNTVALUEOUT5	output	TCELL26:OUT.23.TMIN
CNTVALUEOUT6	output	TCELL26:OUT.24.TMIN
CNTVALUEOUT7	output	TCELL26:OUT.25.TMIN
CNTVALUEOUT8	output	TCELL26:OUT.26.TMIN
EN_VTC	input	TCELL16:IMUX.BYP.6
INC	input	TCELL26:IMUX.BYP.15
LD	input	TCELL26:IMUX.BYP.14

Bel BITSLICE_T4

ultrascale XIPHY bel BITSLICE_T4
Pin	Direction	Wires
CE_ODELAY	input	TCELL33:IMUX.BYP.8
CE_OFD	input	TCELL32:IMUX.BYP.15
CNTVALUEIN0	input	TCELL33:IMUX.IMUX.40.DELAY
CNTVALUEIN1	input	TCELL33:IMUX.IMUX.41.DELAY
CNTVALUEIN2	input	TCELL33:IMUX.IMUX.42.DELAY
CNTVALUEIN3	input	TCELL33:IMUX.IMUX.12.DELAY
CNTVALUEIN4	input	TCELL33:IMUX.IMUX.43.DELAY
CNTVALUEIN5	input	TCELL33:IMUX.IMUX.13.DELAY
CNTVALUEIN6	input	TCELL33:IMUX.IMUX.44.DELAY
CNTVALUEIN7	input	TCELL33:IMUX.IMUX.45.DELAY
CNTVALUEIN8	input	TCELL33:IMUX.IMUX.46.DELAY
CNTVALUEOUT0	output	TCELL33:OUT.4.TMIN
CNTVALUEOUT1	output	TCELL33:OUT.5.TMIN
CNTVALUEOUT2	output	TCELL33:OUT.6.TMIN
CNTVALUEOUT3	output	TCELL33:OUT.7.TMIN
CNTVALUEOUT4	output	TCELL33:OUT.8.TMIN
CNTVALUEOUT5	output	TCELL33:OUT.9.TMIN
CNTVALUEOUT6	output	TCELL33:OUT.10.TMIN
CNTVALUEOUT7	output	TCELL33:OUT.11.TMIN
CNTVALUEOUT8	output	TCELL33:OUT.12.TMIN
EN_VTC	input	TCELL30:IMUX.BYP.6
INC	input	TCELL33:IMUX.BYP.7
LD	input	TCELL33:IMUX.BYP.6

Bel BITSLICE_T5

ultrascale XIPHY bel BITSLICE_T5
Pin	Direction	Wires
CE_ODELAY	input	TCELL42:IMUX.BYP.6
CE_OFD	input	TCELL41:IMUX.BYP.13
CNTVALUEIN0	input	TCELL40:IMUX.IMUX.34.DELAY
CNTVALUEIN1	input	TCELL40:IMUX.IMUX.8.DELAY
CNTVALUEIN2	input	TCELL40:IMUX.IMUX.35.DELAY
CNTVALUEIN3	input	TCELL40:IMUX.IMUX.9.DELAY
CNTVALUEIN4	input	TCELL40:IMUX.IMUX.36.DELAY
CNTVALUEIN5	input	TCELL40:IMUX.IMUX.37.DELAY
CNTVALUEIN6	input	TCELL40:IMUX.IMUX.38.DELAY
CNTVALUEIN7	input	TCELL40:IMUX.IMUX.10.DELAY
CNTVALUEIN8	input	TCELL40:IMUX.IMUX.39.DELAY
CNTVALUEOUT0	output	TCELL41:OUT.18.TMIN
CNTVALUEOUT1	output	TCELL41:OUT.19.TMIN
CNTVALUEOUT2	output	TCELL41:OUT.20.TMIN
CNTVALUEOUT3	output	TCELL41:OUT.21.TMIN
CNTVALUEOUT4	output	TCELL41:OUT.22.TMIN
CNTVALUEOUT5	output	TCELL41:OUT.23.TMIN
CNTVALUEOUT6	output	TCELL41:OUT.24.TMIN
CNTVALUEOUT7	output	TCELL41:OUT.25.TMIN
CNTVALUEOUT8	output	TCELL41:OUT.26.TMIN
EN_VTC	input	TCELL31:IMUX.BYP.6
INC	input	TCELL41:IMUX.BYP.15
LD	input	TCELL41:IMUX.BYP.14

Bel BITSLICE_T6

ultrascale XIPHY bel BITSLICE_T6
Pin	Direction	Wires
CE_ODELAY	input	TCELL48:IMUX.BYP.8
CE_OFD	input	TCELL47:IMUX.BYP.15
CNTVALUEIN0	input	TCELL48:IMUX.IMUX.40.DELAY
CNTVALUEIN1	input	TCELL48:IMUX.IMUX.41.DELAY
CNTVALUEIN2	input	TCELL48:IMUX.IMUX.42.DELAY
CNTVALUEIN3	input	TCELL48:IMUX.IMUX.12.DELAY
CNTVALUEIN4	input	TCELL48:IMUX.IMUX.43.DELAY
CNTVALUEIN5	input	TCELL48:IMUX.IMUX.13.DELAY
CNTVALUEIN6	input	TCELL48:IMUX.IMUX.44.DELAY
CNTVALUEIN7	input	TCELL48:IMUX.IMUX.45.DELAY
CNTVALUEIN8	input	TCELL48:IMUX.IMUX.46.DELAY
CNTVALUEOUT0	output	TCELL48:OUT.4.TMIN
CNTVALUEOUT1	output	TCELL48:OUT.5.TMIN
CNTVALUEOUT2	output	TCELL48:OUT.6.TMIN
CNTVALUEOUT3	output	TCELL48:OUT.7.TMIN
CNTVALUEOUT4	output	TCELL48:OUT.8.TMIN
CNTVALUEOUT5	output	TCELL48:OUT.9.TMIN
CNTVALUEOUT6	output	TCELL48:OUT.10.TMIN
CNTVALUEOUT7	output	TCELL48:OUT.11.TMIN
CNTVALUEOUT8	output	TCELL48:OUT.12.TMIN
EN_VTC	input	TCELL45:IMUX.BYP.6
INC	input	TCELL48:IMUX.BYP.7
LD	input	TCELL48:IMUX.BYP.6

Bel BITSLICE_T7

ultrascale XIPHY bel BITSLICE_T7
Pin	Direction	Wires
CE_ODELAY	input	TCELL57:IMUX.BYP.6
CE_OFD	input	TCELL56:IMUX.BYP.13
CNTVALUEIN0	input	TCELL55:IMUX.IMUX.34.DELAY
CNTVALUEIN1	input	TCELL55:IMUX.IMUX.8.DELAY
CNTVALUEIN2	input	TCELL55:IMUX.IMUX.35.DELAY
CNTVALUEIN3	input	TCELL55:IMUX.IMUX.9.DELAY
CNTVALUEIN4	input	TCELL55:IMUX.IMUX.36.DELAY
CNTVALUEIN5	input	TCELL55:IMUX.IMUX.37.DELAY
CNTVALUEIN6	input	TCELL55:IMUX.IMUX.38.DELAY
CNTVALUEIN7	input	TCELL55:IMUX.IMUX.10.DELAY
CNTVALUEIN8	input	TCELL55:IMUX.IMUX.39.DELAY
CNTVALUEOUT0	output	TCELL56:OUT.18.TMIN
CNTVALUEOUT1	output	TCELL56:OUT.19.TMIN
CNTVALUEOUT2	output	TCELL56:OUT.20.TMIN
CNTVALUEOUT3	output	TCELL56:OUT.21.TMIN
CNTVALUEOUT4	output	TCELL56:OUT.22.TMIN
CNTVALUEOUT5	output	TCELL56:OUT.23.TMIN
CNTVALUEOUT6	output	TCELL56:OUT.24.TMIN
CNTVALUEOUT7	output	TCELL56:OUT.25.TMIN
CNTVALUEOUT8	output	TCELL56:OUT.26.TMIN
EN_VTC	input	TCELL46:IMUX.BYP.6
INC	input	TCELL56:IMUX.BYP.15
LD	input	TCELL56:IMUX.BYP.14

Bel BITSLICE_CONTROL0

ultrascale XIPHY bel BITSLICE_CONTROL0
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL4:IMUX.IMUX.32.DELAY
CLB2PHY_RDCS0_1	input	TCELL4:IMUX.IMUX.33.DELAY
CLB2PHY_RDCS0_2	input	TCELL4:IMUX.IMUX.34.DELAY
CLB2PHY_RDCS0_3	input	TCELL4:IMUX.IMUX.8.DELAY
CLB2PHY_RDCS1_0	input	TCELL4:IMUX.IMUX.30.DELAY
CLB2PHY_RDCS1_1	input	TCELL4:IMUX.IMUX.6.DELAY
CLB2PHY_RDCS1_2	input	TCELL4:IMUX.IMUX.31.DELAY
CLB2PHY_RDCS1_3	input	TCELL4:IMUX.IMUX.7.DELAY
CLB2PHY_RDEN0	input	TCELL4:IMUX.IMUX.26.DELAY
CLB2PHY_RDEN1	input	TCELL4:IMUX.IMUX.27.DELAY
CLB2PHY_RDEN2	input	TCELL4:IMUX.IMUX.28.DELAY
CLB2PHY_RDEN3	input	TCELL4:IMUX.IMUX.29.DELAY
CLB2PHY_T_B0	input	TCELL4:IMUX.IMUX.22.DELAY
CLB2PHY_T_B1	input	TCELL4:IMUX.IMUX.23.DELAY
CLB2PHY_T_B2	input	TCELL4:IMUX.IMUX.24.DELAY
CLB2PHY_T_B3	input	TCELL4:IMUX.IMUX.25.DELAY
CLB2PHY_WRCS0_0	input	TCELL4:IMUX.IMUX.18.DELAY
CLB2PHY_WRCS0_1	input	TCELL4:IMUX.IMUX.19.DELAY
CLB2PHY_WRCS0_2	input	TCELL4:IMUX.IMUX.20.DELAY
CLB2PHY_WRCS0_3	input	TCELL4:IMUX.IMUX.21.DELAY
CLB2PHY_WRCS1_0	input	TCELL3:IMUX.IMUX.47.DELAY
CLB2PHY_WRCS1_1	input	TCELL3:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS1_2	input	TCELL4:IMUX.IMUX.16.DELAY
CLB2PHY_WRCS1_3	input	TCELL4:IMUX.IMUX.17.DELAY
CLB2RIU_ADDR0	input	TCELL7:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL7:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL7:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL7:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL7:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL7:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL3:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA0	input	TCELL6:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL6:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL7:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL7:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL7:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL7:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL7:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL7:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL6:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL6:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL6:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL6:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL6:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL6:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL7:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL7:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL6:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL3:IMUX.BYP.10
CTRL_DLY_TEST_OUT	output	TCELL3:OUT.17.TMIN
EN_VTC	input	TCELL3:IMUX.BYP.9
MASTER_PD_OUT	output	TCELL3:OUT.15.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL3:OUT.16.TMIN
PHY2CLB_PHY_RDY	output	TCELL3:OUT.14.TMIN
REFCLK	input	TCELL3:IMUX.CTRL.5
RIU_CLK	input	TCELL3:IMUX.CTRL.7

Bel BITSLICE_CONTROL1

ultrascale XIPHY bel BITSLICE_CONTROL1
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL11:IMUX.IMUX.24.DELAY
CLB2PHY_RDCS0_1	input	TCELL11:IMUX.IMUX.25.DELAY
CLB2PHY_RDCS0_2	input	TCELL11:IMUX.IMUX.26.DELAY
CLB2PHY_RDCS0_3	input	TCELL11:IMUX.IMUX.27.DELAY
CLB2PHY_RDCS1_0	input	TCELL11:IMUX.IMUX.20.DELAY
CLB2PHY_RDCS1_1	input	TCELL11:IMUX.IMUX.21.DELAY
CLB2PHY_RDCS1_2	input	TCELL11:IMUX.IMUX.22.DELAY
CLB2PHY_RDCS1_3	input	TCELL11:IMUX.IMUX.23.DELAY
CLB2PHY_RDEN0	input	TCELL11:IMUX.IMUX.16.DELAY
CLB2PHY_RDEN1	input	TCELL11:IMUX.IMUX.17.DELAY
CLB2PHY_RDEN2	input	TCELL11:IMUX.IMUX.18.DELAY
CLB2PHY_RDEN3	input	TCELL11:IMUX.IMUX.19.DELAY
CLB2PHY_T_B0	input	TCELL10:IMUX.IMUX.46.DELAY
CLB2PHY_T_B1	input	TCELL10:IMUX.IMUX.14.DELAY
CLB2PHY_T_B2	input	TCELL10:IMUX.IMUX.47.DELAY
CLB2PHY_T_B3	input	TCELL10:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS0_0	input	TCELL10:IMUX.IMUX.43.DELAY
CLB2PHY_WRCS0_1	input	TCELL10:IMUX.IMUX.13.DELAY
CLB2PHY_WRCS0_2	input	TCELL10:IMUX.IMUX.44.DELAY
CLB2PHY_WRCS0_3	input	TCELL10:IMUX.IMUX.45.DELAY
CLB2PHY_WRCS1_0	input	TCELL10:IMUX.IMUX.40.DELAY
CLB2PHY_WRCS1_1	input	TCELL10:IMUX.IMUX.41.DELAY
CLB2PHY_WRCS1_2	input	TCELL10:IMUX.IMUX.42.DELAY
CLB2PHY_WRCS1_3	input	TCELL10:IMUX.IMUX.12.DELAY
CLB2RIU_ADDR0	input	TCELL7:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL7:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL7:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL7:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL7:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL7:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL10:IMUX.IMUX.11.DELAY
CLB2RIU_WR_DATA0	input	TCELL6:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL6:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL7:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL7:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL7:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL7:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL7:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL7:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL6:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL6:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL6:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL6:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL6:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL6:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL7:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL7:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL6:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL12:IMUX.BYP.8
CTRL_DLY_TEST_OUT	output	TCELL11:OUT.30.TMIN
EN_VTC	input	TCELL12:IMUX.BYP.7
MASTER_PD_OUT	output	TCELL11:OUT.28.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL11:OUT.29.TMIN
PHY2CLB_PHY_RDY	output	TCELL11:OUT.27.TMIN
REFCLK	input	TCELL11:IMUX.CTRL.6
RIU_CLK	input	TCELL12:IMUX.CTRL.2

Bel BITSLICE_CONTROL2

ultrascale XIPHY bel BITSLICE_CONTROL2
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL19:IMUX.IMUX.32.DELAY
CLB2PHY_RDCS0_1	input	TCELL19:IMUX.IMUX.33.DELAY
CLB2PHY_RDCS0_2	input	TCELL19:IMUX.IMUX.34.DELAY
CLB2PHY_RDCS0_3	input	TCELL19:IMUX.IMUX.8.DELAY
CLB2PHY_RDCS1_0	input	TCELL19:IMUX.IMUX.30.DELAY
CLB2PHY_RDCS1_1	input	TCELL19:IMUX.IMUX.6.DELAY
CLB2PHY_RDCS1_2	input	TCELL19:IMUX.IMUX.31.DELAY
CLB2PHY_RDCS1_3	input	TCELL19:IMUX.IMUX.7.DELAY
CLB2PHY_RDEN0	input	TCELL19:IMUX.IMUX.26.DELAY
CLB2PHY_RDEN1	input	TCELL19:IMUX.IMUX.27.DELAY
CLB2PHY_RDEN2	input	TCELL19:IMUX.IMUX.28.DELAY
CLB2PHY_RDEN3	input	TCELL19:IMUX.IMUX.29.DELAY
CLB2PHY_T_B0	input	TCELL19:IMUX.IMUX.22.DELAY
CLB2PHY_T_B1	input	TCELL19:IMUX.IMUX.23.DELAY
CLB2PHY_T_B2	input	TCELL19:IMUX.IMUX.24.DELAY
CLB2PHY_T_B3	input	TCELL19:IMUX.IMUX.25.DELAY
CLB2PHY_WRCS0_0	input	TCELL19:IMUX.IMUX.18.DELAY
CLB2PHY_WRCS0_1	input	TCELL19:IMUX.IMUX.19.DELAY
CLB2PHY_WRCS0_2	input	TCELL19:IMUX.IMUX.20.DELAY
CLB2PHY_WRCS0_3	input	TCELL19:IMUX.IMUX.21.DELAY
CLB2PHY_WRCS1_0	input	TCELL18:IMUX.IMUX.47.DELAY
CLB2PHY_WRCS1_1	input	TCELL18:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS1_2	input	TCELL19:IMUX.IMUX.16.DELAY
CLB2PHY_WRCS1_3	input	TCELL19:IMUX.IMUX.17.DELAY
CLB2RIU_ADDR0	input	TCELL22:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL22:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL22:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL22:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL22:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL22:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL18:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA0	input	TCELL21:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL21:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL22:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL22:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL22:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL22:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL22:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL22:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL21:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL21:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL21:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL21:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL21:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL21:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL22:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL22:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL21:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL18:IMUX.BYP.10
CTRL_DLY_TEST_OUT	output	TCELL18:OUT.17.TMIN
EN_VTC	input	TCELL18:IMUX.BYP.9
MASTER_PD_OUT	output	TCELL18:OUT.15.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL18:OUT.16.TMIN
PHY2CLB_PHY_RDY	output	TCELL18:OUT.14.TMIN
REFCLK	input	TCELL18:IMUX.CTRL.5
RIU_CLK	input	TCELL18:IMUX.CTRL.7

Bel BITSLICE_CONTROL3

ultrascale XIPHY bel BITSLICE_CONTROL3
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL26:IMUX.IMUX.24.DELAY
CLB2PHY_RDCS0_1	input	TCELL26:IMUX.IMUX.25.DELAY
CLB2PHY_RDCS0_2	input	TCELL26:IMUX.IMUX.26.DELAY
CLB2PHY_RDCS0_3	input	TCELL26:IMUX.IMUX.27.DELAY
CLB2PHY_RDCS1_0	input	TCELL26:IMUX.IMUX.20.DELAY
CLB2PHY_RDCS1_1	input	TCELL26:IMUX.IMUX.21.DELAY
CLB2PHY_RDCS1_2	input	TCELL26:IMUX.IMUX.22.DELAY
CLB2PHY_RDCS1_3	input	TCELL26:IMUX.IMUX.23.DELAY
CLB2PHY_RDEN0	input	TCELL26:IMUX.IMUX.16.DELAY
CLB2PHY_RDEN1	input	TCELL26:IMUX.IMUX.17.DELAY
CLB2PHY_RDEN2	input	TCELL26:IMUX.IMUX.18.DELAY
CLB2PHY_RDEN3	input	TCELL26:IMUX.IMUX.19.DELAY
CLB2PHY_T_B0	input	TCELL25:IMUX.IMUX.46.DELAY
CLB2PHY_T_B1	input	TCELL25:IMUX.IMUX.14.DELAY
CLB2PHY_T_B2	input	TCELL25:IMUX.IMUX.47.DELAY
CLB2PHY_T_B3	input	TCELL25:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS0_0	input	TCELL25:IMUX.IMUX.43.DELAY
CLB2PHY_WRCS0_1	input	TCELL25:IMUX.IMUX.13.DELAY
CLB2PHY_WRCS0_2	input	TCELL25:IMUX.IMUX.44.DELAY
CLB2PHY_WRCS0_3	input	TCELL25:IMUX.IMUX.45.DELAY
CLB2PHY_WRCS1_0	input	TCELL25:IMUX.IMUX.40.DELAY
CLB2PHY_WRCS1_1	input	TCELL25:IMUX.IMUX.41.DELAY
CLB2PHY_WRCS1_2	input	TCELL25:IMUX.IMUX.42.DELAY
CLB2PHY_WRCS1_3	input	TCELL25:IMUX.IMUX.12.DELAY
CLB2RIU_ADDR0	input	TCELL22:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL22:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL22:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL22:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL22:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL22:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL25:IMUX.IMUX.11.DELAY
CLB2RIU_WR_DATA0	input	TCELL21:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL21:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL22:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL22:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL22:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL22:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL22:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL22:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL21:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL21:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL21:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL21:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL21:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL21:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL22:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL22:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL21:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL27:IMUX.BYP.8
CTRL_DLY_TEST_OUT	output	TCELL26:OUT.30.TMIN
EN_VTC	input	TCELL27:IMUX.BYP.7
MASTER_PD_OUT	output	TCELL26:OUT.28.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL26:OUT.29.TMIN
PHY2CLB_PHY_RDY	output	TCELL26:OUT.27.TMIN
REFCLK	input	TCELL26:IMUX.CTRL.6
RIU_CLK	input	TCELL27:IMUX.CTRL.2

Bel BITSLICE_CONTROL4

ultrascale XIPHY bel BITSLICE_CONTROL4
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL34:IMUX.IMUX.32.DELAY
CLB2PHY_RDCS0_1	input	TCELL34:IMUX.IMUX.33.DELAY
CLB2PHY_RDCS0_2	input	TCELL34:IMUX.IMUX.34.DELAY
CLB2PHY_RDCS0_3	input	TCELL34:IMUX.IMUX.8.DELAY
CLB2PHY_RDCS1_0	input	TCELL34:IMUX.IMUX.30.DELAY
CLB2PHY_RDCS1_1	input	TCELL34:IMUX.IMUX.6.DELAY
CLB2PHY_RDCS1_2	input	TCELL34:IMUX.IMUX.31.DELAY
CLB2PHY_RDCS1_3	input	TCELL34:IMUX.IMUX.7.DELAY
CLB2PHY_RDEN0	input	TCELL34:IMUX.IMUX.26.DELAY
CLB2PHY_RDEN1	input	TCELL34:IMUX.IMUX.27.DELAY
CLB2PHY_RDEN2	input	TCELL34:IMUX.IMUX.28.DELAY
CLB2PHY_RDEN3	input	TCELL34:IMUX.IMUX.29.DELAY
CLB2PHY_T_B0	input	TCELL34:IMUX.IMUX.22.DELAY
CLB2PHY_T_B1	input	TCELL34:IMUX.IMUX.23.DELAY
CLB2PHY_T_B2	input	TCELL34:IMUX.IMUX.24.DELAY
CLB2PHY_T_B3	input	TCELL34:IMUX.IMUX.25.DELAY
CLB2PHY_WRCS0_0	input	TCELL34:IMUX.IMUX.18.DELAY
CLB2PHY_WRCS0_1	input	TCELL34:IMUX.IMUX.19.DELAY
CLB2PHY_WRCS0_2	input	TCELL34:IMUX.IMUX.20.DELAY
CLB2PHY_WRCS0_3	input	TCELL34:IMUX.IMUX.21.DELAY
CLB2PHY_WRCS1_0	input	TCELL33:IMUX.IMUX.47.DELAY
CLB2PHY_WRCS1_1	input	TCELL33:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS1_2	input	TCELL34:IMUX.IMUX.16.DELAY
CLB2PHY_WRCS1_3	input	TCELL34:IMUX.IMUX.17.DELAY
CLB2RIU_ADDR0	input	TCELL37:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL37:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL37:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL37:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL37:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL37:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL33:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA0	input	TCELL36:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL36:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL37:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL37:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL37:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL37:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL37:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL37:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL36:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL36:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL36:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL36:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL36:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL36:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL37:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL37:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL36:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL33:IMUX.BYP.10
CTRL_DLY_TEST_OUT	output	TCELL33:OUT.17.TMIN
EN_VTC	input	TCELL33:IMUX.BYP.9
MASTER_PD_OUT	output	TCELL33:OUT.15.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL33:OUT.16.TMIN
PHY2CLB_PHY_RDY	output	TCELL33:OUT.14.TMIN
REFCLK	input	TCELL33:IMUX.CTRL.5
RIU_CLK	input	TCELL33:IMUX.CTRL.7

Bel BITSLICE_CONTROL5

ultrascale XIPHY bel BITSLICE_CONTROL5
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL41:IMUX.IMUX.24.DELAY
CLB2PHY_RDCS0_1	input	TCELL41:IMUX.IMUX.25.DELAY
CLB2PHY_RDCS0_2	input	TCELL41:IMUX.IMUX.26.DELAY
CLB2PHY_RDCS0_3	input	TCELL41:IMUX.IMUX.27.DELAY
CLB2PHY_RDCS1_0	input	TCELL41:IMUX.IMUX.20.DELAY
CLB2PHY_RDCS1_1	input	TCELL41:IMUX.IMUX.21.DELAY
CLB2PHY_RDCS1_2	input	TCELL41:IMUX.IMUX.22.DELAY
CLB2PHY_RDCS1_3	input	TCELL41:IMUX.IMUX.23.DELAY
CLB2PHY_RDEN0	input	TCELL41:IMUX.IMUX.16.DELAY
CLB2PHY_RDEN1	input	TCELL41:IMUX.IMUX.17.DELAY
CLB2PHY_RDEN2	input	TCELL41:IMUX.IMUX.18.DELAY
CLB2PHY_RDEN3	input	TCELL41:IMUX.IMUX.19.DELAY
CLB2PHY_T_B0	input	TCELL40:IMUX.IMUX.46.DELAY
CLB2PHY_T_B1	input	TCELL40:IMUX.IMUX.14.DELAY
CLB2PHY_T_B2	input	TCELL40:IMUX.IMUX.47.DELAY
CLB2PHY_T_B3	input	TCELL40:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS0_0	input	TCELL40:IMUX.IMUX.43.DELAY
CLB2PHY_WRCS0_1	input	TCELL40:IMUX.IMUX.13.DELAY
CLB2PHY_WRCS0_2	input	TCELL40:IMUX.IMUX.44.DELAY
CLB2PHY_WRCS0_3	input	TCELL40:IMUX.IMUX.45.DELAY
CLB2PHY_WRCS1_0	input	TCELL40:IMUX.IMUX.40.DELAY
CLB2PHY_WRCS1_1	input	TCELL40:IMUX.IMUX.41.DELAY
CLB2PHY_WRCS1_2	input	TCELL40:IMUX.IMUX.42.DELAY
CLB2PHY_WRCS1_3	input	TCELL40:IMUX.IMUX.12.DELAY
CLB2RIU_ADDR0	input	TCELL37:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL37:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL37:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL37:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL37:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL37:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL40:IMUX.IMUX.11.DELAY
CLB2RIU_WR_DATA0	input	TCELL36:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL36:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL37:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL37:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL37:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL37:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL37:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL37:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL36:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL36:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL36:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL36:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL36:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL36:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL37:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL37:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL36:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL42:IMUX.BYP.8
CTRL_DLY_TEST_OUT	output	TCELL41:OUT.30.TMIN
EN_VTC	input	TCELL42:IMUX.BYP.7
MASTER_PD_OUT	output	TCELL41:OUT.28.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL41:OUT.29.TMIN
PHY2CLB_PHY_RDY	output	TCELL41:OUT.27.TMIN
REFCLK	input	TCELL41:IMUX.CTRL.6
RIU_CLK	input	TCELL42:IMUX.CTRL.2

Bel BITSLICE_CONTROL6

ultrascale XIPHY bel BITSLICE_CONTROL6
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL49:IMUX.IMUX.32.DELAY
CLB2PHY_RDCS0_1	input	TCELL49:IMUX.IMUX.33.DELAY
CLB2PHY_RDCS0_2	input	TCELL49:IMUX.IMUX.34.DELAY
CLB2PHY_RDCS0_3	input	TCELL49:IMUX.IMUX.8.DELAY
CLB2PHY_RDCS1_0	input	TCELL49:IMUX.IMUX.30.DELAY
CLB2PHY_RDCS1_1	input	TCELL49:IMUX.IMUX.6.DELAY
CLB2PHY_RDCS1_2	input	TCELL49:IMUX.IMUX.31.DELAY
CLB2PHY_RDCS1_3	input	TCELL49:IMUX.IMUX.7.DELAY
CLB2PHY_RDEN0	input	TCELL49:IMUX.IMUX.26.DELAY
CLB2PHY_RDEN1	input	TCELL49:IMUX.IMUX.27.DELAY
CLB2PHY_RDEN2	input	TCELL49:IMUX.IMUX.28.DELAY
CLB2PHY_RDEN3	input	TCELL49:IMUX.IMUX.29.DELAY
CLB2PHY_T_B0	input	TCELL49:IMUX.IMUX.22.DELAY
CLB2PHY_T_B1	input	TCELL49:IMUX.IMUX.23.DELAY
CLB2PHY_T_B2	input	TCELL49:IMUX.IMUX.24.DELAY
CLB2PHY_T_B3	input	TCELL49:IMUX.IMUX.25.DELAY
CLB2PHY_WRCS0_0	input	TCELL49:IMUX.IMUX.18.DELAY
CLB2PHY_WRCS0_1	input	TCELL49:IMUX.IMUX.19.DELAY
CLB2PHY_WRCS0_2	input	TCELL49:IMUX.IMUX.20.DELAY
CLB2PHY_WRCS0_3	input	TCELL49:IMUX.IMUX.21.DELAY
CLB2PHY_WRCS1_0	input	TCELL48:IMUX.IMUX.47.DELAY
CLB2PHY_WRCS1_1	input	TCELL48:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS1_2	input	TCELL49:IMUX.IMUX.16.DELAY
CLB2PHY_WRCS1_3	input	TCELL49:IMUX.IMUX.17.DELAY
CLB2RIU_ADDR0	input	TCELL52:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL52:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL52:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL52:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL52:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL52:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL48:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA0	input	TCELL51:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL51:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL52:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL52:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL52:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL52:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL52:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL52:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL51:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL51:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL51:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL51:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL51:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL51:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL52:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL52:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL51:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL48:IMUX.BYP.10
CTRL_DLY_TEST_OUT	output	TCELL48:OUT.17.TMIN
EN_VTC	input	TCELL48:IMUX.BYP.9
MASTER_PD_OUT	output	TCELL48:OUT.15.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL48:OUT.16.TMIN
PHY2CLB_PHY_RDY	output	TCELL48:OUT.14.TMIN
REFCLK	input	TCELL48:IMUX.CTRL.5
RIU_CLK	input	TCELL48:IMUX.CTRL.7

Bel BITSLICE_CONTROL7

ultrascale XIPHY bel BITSLICE_CONTROL7
Pin	Direction	Wires
CLB2PHY_RDCS0_0	input	TCELL56:IMUX.IMUX.24.DELAY
CLB2PHY_RDCS0_1	input	TCELL56:IMUX.IMUX.25.DELAY
CLB2PHY_RDCS0_2	input	TCELL56:IMUX.IMUX.26.DELAY
CLB2PHY_RDCS0_3	input	TCELL56:IMUX.IMUX.27.DELAY
CLB2PHY_RDCS1_0	input	TCELL56:IMUX.IMUX.20.DELAY
CLB2PHY_RDCS1_1	input	TCELL56:IMUX.IMUX.21.DELAY
CLB2PHY_RDCS1_2	input	TCELL56:IMUX.IMUX.22.DELAY
CLB2PHY_RDCS1_3	input	TCELL56:IMUX.IMUX.23.DELAY
CLB2PHY_RDEN0	input	TCELL56:IMUX.IMUX.16.DELAY
CLB2PHY_RDEN1	input	TCELL56:IMUX.IMUX.17.DELAY
CLB2PHY_RDEN2	input	TCELL56:IMUX.IMUX.18.DELAY
CLB2PHY_RDEN3	input	TCELL56:IMUX.IMUX.19.DELAY
CLB2PHY_T_B0	input	TCELL55:IMUX.IMUX.46.DELAY
CLB2PHY_T_B1	input	TCELL55:IMUX.IMUX.14.DELAY
CLB2PHY_T_B2	input	TCELL55:IMUX.IMUX.47.DELAY
CLB2PHY_T_B3	input	TCELL55:IMUX.IMUX.15.DELAY
CLB2PHY_WRCS0_0	input	TCELL55:IMUX.IMUX.43.DELAY
CLB2PHY_WRCS0_1	input	TCELL55:IMUX.IMUX.13.DELAY
CLB2PHY_WRCS0_2	input	TCELL55:IMUX.IMUX.44.DELAY
CLB2PHY_WRCS0_3	input	TCELL55:IMUX.IMUX.45.DELAY
CLB2PHY_WRCS1_0	input	TCELL55:IMUX.IMUX.40.DELAY
CLB2PHY_WRCS1_1	input	TCELL55:IMUX.IMUX.41.DELAY
CLB2PHY_WRCS1_2	input	TCELL55:IMUX.IMUX.42.DELAY
CLB2PHY_WRCS1_3	input	TCELL55:IMUX.IMUX.12.DELAY
CLB2RIU_ADDR0	input	TCELL52:IMUX.IMUX.24.DELAY
CLB2RIU_ADDR1	input	TCELL52:IMUX.IMUX.25.DELAY
CLB2RIU_ADDR2	input	TCELL52:IMUX.IMUX.26.DELAY
CLB2RIU_ADDR3	input	TCELL52:IMUX.IMUX.27.DELAY
CLB2RIU_ADDR4	input	TCELL52:IMUX.IMUX.28.DELAY
CLB2RIU_ADDR5	input	TCELL52:IMUX.IMUX.29.DELAY
CLB2RIU_NIBBLE_SEL	input	TCELL55:IMUX.IMUX.11.DELAY
CLB2RIU_WR_DATA0	input	TCELL51:IMUX.IMUX.43.DELAY
CLB2RIU_WR_DATA1	input	TCELL51:IMUX.IMUX.13.DELAY
CLB2RIU_WR_DATA10	input	TCELL52:IMUX.IMUX.18.DELAY
CLB2RIU_WR_DATA11	input	TCELL52:IMUX.IMUX.19.DELAY
CLB2RIU_WR_DATA12	input	TCELL52:IMUX.IMUX.20.DELAY
CLB2RIU_WR_DATA13	input	TCELL52:IMUX.IMUX.21.DELAY
CLB2RIU_WR_DATA14	input	TCELL52:IMUX.IMUX.22.DELAY
CLB2RIU_WR_DATA15	input	TCELL52:IMUX.IMUX.23.DELAY
CLB2RIU_WR_DATA2	input	TCELL51:IMUX.IMUX.44.DELAY
CLB2RIU_WR_DATA3	input	TCELL51:IMUX.IMUX.45.DELAY
CLB2RIU_WR_DATA4	input	TCELL51:IMUX.IMUX.46.DELAY
CLB2RIU_WR_DATA5	input	TCELL51:IMUX.IMUX.14.DELAY
CLB2RIU_WR_DATA6	input	TCELL51:IMUX.IMUX.47.DELAY
CLB2RIU_WR_DATA7	input	TCELL51:IMUX.IMUX.15.DELAY
CLB2RIU_WR_DATA8	input	TCELL52:IMUX.IMUX.16.DELAY
CLB2RIU_WR_DATA9	input	TCELL52:IMUX.IMUX.17.DELAY
CLB2RIU_WR_EN	input	TCELL51:IMUX.IMUX.12.DELAY
CTRL_DLY_TEST_IN	input	TCELL57:IMUX.BYP.8
CTRL_DLY_TEST_OUT	output	TCELL56:OUT.30.TMIN
EN_VTC	input	TCELL57:IMUX.BYP.7
MASTER_PD_OUT	output	TCELL56:OUT.28.TMIN
PHY2CLB_FIXDLY_RDY	output	TCELL56:OUT.29.TMIN
PHY2CLB_PHY_RDY	output	TCELL56:OUT.27.TMIN
REFCLK	input	TCELL56:IMUX.CTRL.6
RIU_CLK	input	TCELL57:IMUX.CTRL.2

Bel PLL_SELECT0

ultrascale XIPHY bel PLL_SELECT0
Pin	Direction	Wires

Bel PLL_SELECT1

ultrascale XIPHY bel PLL_SELECT1
Pin	Direction	Wires

Bel PLL_SELECT2

ultrascale XIPHY bel PLL_SELECT2
Pin	Direction	Wires

Bel PLL_SELECT3

ultrascale XIPHY bel PLL_SELECT3
Pin	Direction	Wires

Bel PLL_SELECT4

ultrascale XIPHY bel PLL_SELECT4
Pin	Direction	Wires

Bel PLL_SELECT5

ultrascale XIPHY bel PLL_SELECT5
Pin	Direction	Wires

Bel PLL_SELECT6

ultrascale XIPHY bel PLL_SELECT6
Pin	Direction	Wires

Bel PLL_SELECT7

ultrascale XIPHY bel PLL_SELECT7
Pin	Direction	Wires

Bel RIU_OR0

ultrascale XIPHY bel RIU_OR0
Pin	Direction	Wires
RIU_RD_DATA0	output	TCELL6:OUT.19.TMIN
RIU_RD_DATA1	output	TCELL6:OUT.20.TMIN
RIU_RD_DATA10	output	TCELL6:OUT.29.TMIN
RIU_RD_DATA11	output	TCELL6:OUT.30.TMIN
RIU_RD_DATA12	output	TCELL6:OUT.31.TMIN
RIU_RD_DATA13	output	TCELL7:OUT.4.TMIN
RIU_RD_DATA14	output	TCELL7:OUT.5.TMIN
RIU_RD_DATA15	output	TCELL7:OUT.6.TMIN
RIU_RD_DATA2	output	TCELL6:OUT.21.TMIN
RIU_RD_DATA3	output	TCELL6:OUT.22.TMIN
RIU_RD_DATA4	output	TCELL6:OUT.23.TMIN
RIU_RD_DATA5	output	TCELL6:OUT.24.TMIN
RIU_RD_DATA6	output	TCELL6:OUT.25.TMIN
RIU_RD_DATA7	output	TCELL6:OUT.26.TMIN
RIU_RD_DATA8	output	TCELL6:OUT.27.TMIN
RIU_RD_DATA9	output	TCELL6:OUT.28.TMIN
RIU_RD_VALID	output	TCELL6:OUT.18.TMIN

Bel RIU_OR1

ultrascale XIPHY bel RIU_OR1
Pin	Direction	Wires
RIU_RD_DATA0	output	TCELL21:OUT.19.TMIN
RIU_RD_DATA1	output	TCELL21:OUT.20.TMIN
RIU_RD_DATA10	output	TCELL21:OUT.29.TMIN
RIU_RD_DATA11	output	TCELL21:OUT.30.TMIN
RIU_RD_DATA12	output	TCELL21:OUT.31.TMIN
RIU_RD_DATA13	output	TCELL22:OUT.4.TMIN
RIU_RD_DATA14	output	TCELL22:OUT.5.TMIN
RIU_RD_DATA15	output	TCELL22:OUT.6.TMIN
RIU_RD_DATA2	output	TCELL21:OUT.21.TMIN
RIU_RD_DATA3	output	TCELL21:OUT.22.TMIN
RIU_RD_DATA4	output	TCELL21:OUT.23.TMIN
RIU_RD_DATA5	output	TCELL21:OUT.24.TMIN
RIU_RD_DATA6	output	TCELL21:OUT.25.TMIN
RIU_RD_DATA7	output	TCELL21:OUT.26.TMIN
RIU_RD_DATA8	output	TCELL21:OUT.27.TMIN
RIU_RD_DATA9	output	TCELL21:OUT.28.TMIN
RIU_RD_VALID	output	TCELL21:OUT.18.TMIN

Bel RIU_OR2

ultrascale XIPHY bel RIU_OR2
Pin	Direction	Wires
RIU_RD_DATA0	output	TCELL36:OUT.19.TMIN
RIU_RD_DATA1	output	TCELL36:OUT.20.TMIN
RIU_RD_DATA10	output	TCELL36:OUT.29.TMIN
RIU_RD_DATA11	output	TCELL36:OUT.30.TMIN
RIU_RD_DATA12	output	TCELL36:OUT.31.TMIN
RIU_RD_DATA13	output	TCELL37:OUT.4.TMIN
RIU_RD_DATA14	output	TCELL37:OUT.5.TMIN
RIU_RD_DATA15	output	TCELL37:OUT.6.TMIN
RIU_RD_DATA2	output	TCELL36:OUT.21.TMIN
RIU_RD_DATA3	output	TCELL36:OUT.22.TMIN
RIU_RD_DATA4	output	TCELL36:OUT.23.TMIN
RIU_RD_DATA5	output	TCELL36:OUT.24.TMIN
RIU_RD_DATA6	output	TCELL36:OUT.25.TMIN
RIU_RD_DATA7	output	TCELL36:OUT.26.TMIN
RIU_RD_DATA8	output	TCELL36:OUT.27.TMIN
RIU_RD_DATA9	output	TCELL36:OUT.28.TMIN
RIU_RD_VALID	output	TCELL36:OUT.18.TMIN

Bel RIU_OR3

ultrascale XIPHY bel RIU_OR3
Pin	Direction	Wires
RIU_RD_DATA0	output	TCELL51:OUT.19.TMIN
RIU_RD_DATA1	output	TCELL51:OUT.20.TMIN
RIU_RD_DATA10	output	TCELL51:OUT.29.TMIN
RIU_RD_DATA11	output	TCELL51:OUT.30.TMIN
RIU_RD_DATA12	output	TCELL51:OUT.31.TMIN
RIU_RD_DATA13	output	TCELL52:OUT.4.TMIN
RIU_RD_DATA14	output	TCELL52:OUT.5.TMIN
RIU_RD_DATA15	output	TCELL52:OUT.6.TMIN
RIU_RD_DATA2	output	TCELL51:OUT.21.TMIN
RIU_RD_DATA3	output	TCELL51:OUT.22.TMIN
RIU_RD_DATA4	output	TCELL51:OUT.23.TMIN
RIU_RD_DATA5	output	TCELL51:OUT.24.TMIN
RIU_RD_DATA6	output	TCELL51:OUT.25.TMIN
RIU_RD_DATA7	output	TCELL51:OUT.26.TMIN
RIU_RD_DATA8	output	TCELL51:OUT.27.TMIN
RIU_RD_DATA9	output	TCELL51:OUT.28.TMIN
RIU_RD_VALID	output	TCELL51:OUT.18.TMIN

Bel XIPHY_FEEDTHROUGH0

ultrascale XIPHY bel XIPHY_FEEDTHROUGH0
Pin	Direction	Wires
CLB2PHY_CTRL_CLK_LOW	input	TCELL3:IMUX.CTRL.7
CLB2PHY_CTRL_CLK_UPP	input	TCELL12:IMUX.CTRL.2
CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT	input	TCELL7:IMUX.IMUX.33.DELAY
CLB2PHY_DBG_CLK_STOP_FLG_OUT	input	TCELL7:IMUX.IMUX.32.DELAY
CLB2PHY_DBG_CT_START_EN	input	TCELL7:IMUX.IMUX.7.DELAY
CLB2PHY_FIFO_CLK0	input	TCELL1:IMUX.CTRL.2
CLB2PHY_FIFO_CLK1	input	TCELL2:IMUX.CTRL.3
CLB2PHY_FIFO_CLK10	input	TCELL14:IMUX.CTRL.2
CLB2PHY_FIFO_CLK11	input	TCELL14:IMUX.CTRL.7
CLB2PHY_FIFO_CLK12	input	TCELL8:IMUX.CTRL.4
CLB2PHY_FIFO_CLK2	input	TCELL3:IMUX.CTRL.2
CLB2PHY_FIFO_CLK3	input	TCELL4:IMUX.CTRL.7
CLB2PHY_FIFO_CLK4	input	TCELL5:IMUX.CTRL.7
CLB2PHY_FIFO_CLK5	input	TCELL6:IMUX.CTRL.7
CLB2PHY_FIFO_CLK6	input	TCELL9:IMUX.CTRL.4
CLB2PHY_FIFO_CLK7	input	TCELL10:IMUX.CTRL.4
CLB2PHY_FIFO_CLK8	input	TCELL11:IMUX.CTRL.3
CLB2PHY_FIFO_CLK9	input	TCELL13:IMUX.CTRL.2
CLB2PHY_SCAN_CLK_DIV2	input	TCELL7:IMUX.CTRL.4
CLB2PHY_SCAN_CLK_DIV4	input	TCELL7:IMUX.CTRL.3
CLB2PHY_SCAN_CLK_SDR	input	TCELL7:IMUX.CTRL.2
CLB2PHY_SCAN_EN_B	input	TCELL7:IMUX.BYP.14
CLB2PHY_SCAN_IN0	input	TCELL6:IMUX.BYP.15
CLB2PHY_SCAN_IN1	input	TCELL7:IMUX.BYP.6
CLB2PHY_SCAN_IN2	input	TCELL7:IMUX.BYP.7
CLB2PHY_SCAN_IN3	input	TCELL7:IMUX.BYP.8
CLB2PHY_SCAN_IN4	input	TCELL7:IMUX.BYP.10
CLB2PHY_SCAN_IN5	input	TCELL7:IMUX.BYP.11
CLB2PHY_SCAN_IN6	input	TCELL7:IMUX.BYP.12
CLB2PHY_SCAN_IN7	input	TCELL7:IMUX.BYP.13
CLB2PHY_SCAN_MODE_B	input	TCELL6:IMUX.BYP.14
CLB2PHY_SCAN_RST_MASK_B	input	TCELL6:IMUX.BYP.13
CLB2PHY_TEST_DIV2_CLK_SEL_B	input	TCELL7:IMUX.IMUX.31.DELAY
CLB2PHY_TEST_DIV4_CLK_SEL_B	input	TCELL7:IMUX.IMUX.6.DELAY
CLB2PHY_TEST_SDR_CLK_SEL_B	input	TCELL7:IMUX.IMUX.30.DELAY
CLB2PHY_TEST_SPARE_B0	input	TCELL6:IMUX.BYP.9
CLB2PHY_TEST_SPARE_B1	input	TCELL6:IMUX.BYP.10
CLB2PHY_TEST_SPARE_B2	input	TCELL6:IMUX.BYP.11
CLB2PHY_TEST_SPARE_B3	input	TCELL6:IMUX.BYP.12
CTRL_RST_B_LOW	input	TCELL3:IMUX.CTRL.6
CTRL_RST_B_UPP	input	TCELL11:IMUX.CTRL.7
IDELAY_RST_B0	input	TCELL0:IMUX.CTRL.6
IDELAY_RST_B1	input	TCELL1:IMUX.CTRL.7
IDELAY_RST_B10	input	TCELL13:IMUX.CTRL.7
IDELAY_RST_B11	input	TCELL14:IMUX.CTRL.6
IDELAY_RST_B12	input	TCELL8:IMUX.CTRL.3
IDELAY_RST_B2	input	TCELL2:IMUX.CTRL.7
IDELAY_RST_B3	input	TCELL4:IMUX.CTRL.6
IDELAY_RST_B4	input	TCELL5:IMUX.CTRL.6
IDELAY_RST_B5	input	TCELL6:IMUX.CTRL.5
IDELAY_RST_B6	input	TCELL9:IMUX.CTRL.3
IDELAY_RST_B7	input	TCELL10:IMUX.CTRL.2
IDELAY_RST_B8	input	TCELL11:IMUX.CTRL.2
IDELAY_RST_B9	input	TCELL12:IMUX.CTRL.7
ODELAY_RST_B0	input	TCELL0:IMUX.CTRL.5
ODELAY_RST_B1	input	TCELL1:IMUX.CTRL.6
ODELAY_RST_B10	input	TCELL13:IMUX.CTRL.5
ODELAY_RST_B11	input	TCELL14:IMUX.CTRL.5
ODELAY_RST_B12	input	TCELL8:IMUX.CTRL.2
ODELAY_RST_B2	input	TCELL2:IMUX.CTRL.6
ODELAY_RST_B3	input	TCELL4:IMUX.CTRL.5
ODELAY_RST_B4	input	TCELL5:IMUX.CTRL.4
ODELAY_RST_B5	input	TCELL6:IMUX.CTRL.4
ODELAY_RST_B6	input	TCELL8:IMUX.CTRL.7
ODELAY_RST_B7	input	TCELL9:IMUX.CTRL.7
ODELAY_RST_B8	input	TCELL10:IMUX.CTRL.7
ODELAY_RST_B9	input	TCELL12:IMUX.CTRL.6
PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT	output	TCELL7:OUT.17.TMIN
PHY2CLB_DBG_CLK_STOP_FLG_OUT	output	TCELL7:OUT.16.TMIN
PHY2CLB_DBG_CLK_STOP_OUT	output	TCELL7:OUT.15.TMIN
PHY2CLB_SCAN_OUT0	output	TCELL7:OUT.7.TMIN
PHY2CLB_SCAN_OUT1	output	TCELL7:OUT.8.TMIN
PHY2CLB_SCAN_OUT2	output	TCELL7:OUT.9.TMIN
PHY2CLB_SCAN_OUT3	output	TCELL7:OUT.10.TMIN
PHY2CLB_SCAN_OUT4	output	TCELL7:OUT.11.TMIN
PHY2CLB_SCAN_OUT5	output	TCELL7:OUT.12.TMIN
PHY2CLB_SCAN_OUT6	output	TCELL7:OUT.13.TMIN
PHY2CLB_SCAN_OUT7	output	TCELL7:OUT.14.TMIN
RXBIT_RST_B0	input	TCELL0:IMUX.CTRL.4
RXBIT_RST_B1	input	TCELL1:IMUX.CTRL.5
RXBIT_RST_B10	input	TCELL13:IMUX.CTRL.4
RXBIT_RST_B11	input	TCELL14:IMUX.CTRL.4
RXBIT_RST_B12	input	TCELL7:IMUX.CTRL.6
RXBIT_RST_B2	input	TCELL2:IMUX.CTRL.5
RXBIT_RST_B3	input	TCELL4:IMUX.CTRL.3
RXBIT_RST_B4	input	TCELL5:IMUX.CTRL.3
RXBIT_RST_B5	input	TCELL6:IMUX.CTRL.3
RXBIT_RST_B6	input	TCELL8:IMUX.CTRL.6
RXBIT_RST_B7	input	TCELL9:IMUX.CTRL.6
RXBIT_RST_B8	input	TCELL10:IMUX.CTRL.6
RXBIT_RST_B9	input	TCELL12:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B0	input	TCELL3:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B1	input	TCELL11:IMUX.CTRL.5
TXBIT_RST_B0	input	TCELL0:IMUX.CTRL.3
TXBIT_RST_B1	input	TCELL1:IMUX.CTRL.4
TXBIT_RST_B10	input	TCELL13:IMUX.CTRL.3
TXBIT_RST_B11	input	TCELL14:IMUX.CTRL.3
TXBIT_RST_B12	input	TCELL7:IMUX.CTRL.5
TXBIT_RST_B2	input	TCELL2:IMUX.CTRL.4
TXBIT_RST_B3	input	TCELL4:IMUX.CTRL.2
TXBIT_RST_B4	input	TCELL5:IMUX.CTRL.2
TXBIT_RST_B5	input	TCELL6:IMUX.CTRL.2
TXBIT_RST_B6	input	TCELL8:IMUX.CTRL.5
TXBIT_RST_B7	input	TCELL9:IMUX.CTRL.5
TXBIT_RST_B8	input	TCELL10:IMUX.CTRL.5
TXBIT_RST_B9	input	TCELL12:IMUX.CTRL.3
TXBIT_TRI_RST_B0	input	TCELL0:IMUX.CTRL.2
TXBIT_TRI_RST_B1	input	TCELL1:IMUX.CTRL.3

Bel XIPHY_FEEDTHROUGH1

ultrascale XIPHY bel XIPHY_FEEDTHROUGH1
Pin	Direction	Wires
CLB2PHY_CTRL_CLK_LOW	input	TCELL18:IMUX.CTRL.7
CLB2PHY_CTRL_CLK_UPP	input	TCELL27:IMUX.CTRL.2
CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT	input	TCELL22:IMUX.IMUX.33.DELAY
CLB2PHY_DBG_CLK_STOP_FLG_OUT	input	TCELL22:IMUX.IMUX.32.DELAY
CLB2PHY_DBG_CT_START_EN	input	TCELL22:IMUX.IMUX.7.DELAY
CLB2PHY_FIFO_CLK0	input	TCELL16:IMUX.CTRL.2
CLB2PHY_FIFO_CLK1	input	TCELL17:IMUX.CTRL.3
CLB2PHY_FIFO_CLK10	input	TCELL29:IMUX.CTRL.2
CLB2PHY_FIFO_CLK11	input	TCELL29:IMUX.CTRL.7
CLB2PHY_FIFO_CLK12	input	TCELL23:IMUX.CTRL.4
CLB2PHY_FIFO_CLK2	input	TCELL18:IMUX.CTRL.2
CLB2PHY_FIFO_CLK3	input	TCELL19:IMUX.CTRL.7
CLB2PHY_FIFO_CLK4	input	TCELL20:IMUX.CTRL.7
CLB2PHY_FIFO_CLK5	input	TCELL21:IMUX.CTRL.7
CLB2PHY_FIFO_CLK6	input	TCELL24:IMUX.CTRL.4
CLB2PHY_FIFO_CLK7	input	TCELL25:IMUX.CTRL.4
CLB2PHY_FIFO_CLK8	input	TCELL26:IMUX.CTRL.3
CLB2PHY_FIFO_CLK9	input	TCELL28:IMUX.CTRL.2
CLB2PHY_SCAN_CLK_DIV2	input	TCELL22:IMUX.CTRL.4
CLB2PHY_SCAN_CLK_DIV4	input	TCELL22:IMUX.CTRL.3
CLB2PHY_SCAN_CLK_SDR	input	TCELL22:IMUX.CTRL.2
CLB2PHY_SCAN_EN_B	input	TCELL22:IMUX.BYP.14
CLB2PHY_SCAN_IN0	input	TCELL21:IMUX.BYP.15
CLB2PHY_SCAN_IN1	input	TCELL22:IMUX.BYP.6
CLB2PHY_SCAN_IN2	input	TCELL22:IMUX.BYP.7
CLB2PHY_SCAN_IN3	input	TCELL22:IMUX.BYP.8
CLB2PHY_SCAN_IN4	input	TCELL22:IMUX.BYP.10
CLB2PHY_SCAN_IN5	input	TCELL22:IMUX.BYP.11
CLB2PHY_SCAN_IN6	input	TCELL22:IMUX.BYP.12
CLB2PHY_SCAN_IN7	input	TCELL22:IMUX.BYP.13
CLB2PHY_SCAN_MODE_B	input	TCELL21:IMUX.BYP.14
CLB2PHY_SCAN_RST_MASK_B	input	TCELL21:IMUX.BYP.13
CLB2PHY_TEST_DIV2_CLK_SEL_B	input	TCELL22:IMUX.IMUX.31.DELAY
CLB2PHY_TEST_DIV4_CLK_SEL_B	input	TCELL22:IMUX.IMUX.6.DELAY
CLB2PHY_TEST_SDR_CLK_SEL_B	input	TCELL22:IMUX.IMUX.30.DELAY
CLB2PHY_TEST_SPARE_B0	input	TCELL21:IMUX.BYP.9
CLB2PHY_TEST_SPARE_B1	input	TCELL21:IMUX.BYP.10
CLB2PHY_TEST_SPARE_B2	input	TCELL21:IMUX.BYP.11
CLB2PHY_TEST_SPARE_B3	input	TCELL21:IMUX.BYP.12
CTRL_RST_B_LOW	input	TCELL18:IMUX.CTRL.6
CTRL_RST_B_UPP	input	TCELL26:IMUX.CTRL.7
IDELAY_RST_B0	input	TCELL15:IMUX.CTRL.6
IDELAY_RST_B1	input	TCELL16:IMUX.CTRL.7
IDELAY_RST_B10	input	TCELL28:IMUX.CTRL.7
IDELAY_RST_B11	input	TCELL29:IMUX.CTRL.6
IDELAY_RST_B12	input	TCELL23:IMUX.CTRL.3
IDELAY_RST_B2	input	TCELL17:IMUX.CTRL.7
IDELAY_RST_B3	input	TCELL19:IMUX.CTRL.6
IDELAY_RST_B4	input	TCELL20:IMUX.CTRL.6
IDELAY_RST_B5	input	TCELL21:IMUX.CTRL.5
IDELAY_RST_B6	input	TCELL24:IMUX.CTRL.3
IDELAY_RST_B7	input	TCELL25:IMUX.CTRL.2
IDELAY_RST_B8	input	TCELL26:IMUX.CTRL.2
IDELAY_RST_B9	input	TCELL27:IMUX.CTRL.7
ODELAY_RST_B0	input	TCELL15:IMUX.CTRL.5
ODELAY_RST_B1	input	TCELL16:IMUX.CTRL.6
ODELAY_RST_B10	input	TCELL28:IMUX.CTRL.5
ODELAY_RST_B11	input	TCELL29:IMUX.CTRL.5
ODELAY_RST_B12	input	TCELL23:IMUX.CTRL.2
ODELAY_RST_B2	input	TCELL17:IMUX.CTRL.6
ODELAY_RST_B3	input	TCELL19:IMUX.CTRL.5
ODELAY_RST_B4	input	TCELL20:IMUX.CTRL.4
ODELAY_RST_B5	input	TCELL21:IMUX.CTRL.4
ODELAY_RST_B6	input	TCELL23:IMUX.CTRL.7
ODELAY_RST_B7	input	TCELL24:IMUX.CTRL.7
ODELAY_RST_B8	input	TCELL25:IMUX.CTRL.7
ODELAY_RST_B9	input	TCELL27:IMUX.CTRL.6
PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT	output	TCELL22:OUT.17.TMIN
PHY2CLB_DBG_CLK_STOP_FLG_OUT	output	TCELL22:OUT.16.TMIN
PHY2CLB_DBG_CLK_STOP_OUT	output	TCELL22:OUT.15.TMIN
PHY2CLB_SCAN_OUT0	output	TCELL22:OUT.7.TMIN
PHY2CLB_SCAN_OUT1	output	TCELL22:OUT.8.TMIN
PHY2CLB_SCAN_OUT2	output	TCELL22:OUT.9.TMIN
PHY2CLB_SCAN_OUT3	output	TCELL22:OUT.10.TMIN
PHY2CLB_SCAN_OUT4	output	TCELL22:OUT.11.TMIN
PHY2CLB_SCAN_OUT5	output	TCELL22:OUT.12.TMIN
PHY2CLB_SCAN_OUT6	output	TCELL22:OUT.13.TMIN
PHY2CLB_SCAN_OUT7	output	TCELL22:OUT.14.TMIN
RXBIT_RST_B0	input	TCELL15:IMUX.CTRL.4
RXBIT_RST_B1	input	TCELL16:IMUX.CTRL.5
RXBIT_RST_B10	input	TCELL28:IMUX.CTRL.4
RXBIT_RST_B11	input	TCELL29:IMUX.CTRL.4
RXBIT_RST_B12	input	TCELL22:IMUX.CTRL.6
RXBIT_RST_B2	input	TCELL17:IMUX.CTRL.5
RXBIT_RST_B3	input	TCELL19:IMUX.CTRL.3
RXBIT_RST_B4	input	TCELL20:IMUX.CTRL.3
RXBIT_RST_B5	input	TCELL21:IMUX.CTRL.3
RXBIT_RST_B6	input	TCELL23:IMUX.CTRL.6
RXBIT_RST_B7	input	TCELL24:IMUX.CTRL.6
RXBIT_RST_B8	input	TCELL25:IMUX.CTRL.6
RXBIT_RST_B9	input	TCELL27:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B0	input	TCELL18:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B1	input	TCELL26:IMUX.CTRL.5
TXBIT_RST_B0	input	TCELL15:IMUX.CTRL.3
TXBIT_RST_B1	input	TCELL16:IMUX.CTRL.4
TXBIT_RST_B10	input	TCELL28:IMUX.CTRL.3
TXBIT_RST_B11	input	TCELL29:IMUX.CTRL.3
TXBIT_RST_B12	input	TCELL22:IMUX.CTRL.5
TXBIT_RST_B2	input	TCELL17:IMUX.CTRL.4
TXBIT_RST_B3	input	TCELL19:IMUX.CTRL.2
TXBIT_RST_B4	input	TCELL20:IMUX.CTRL.2
TXBIT_RST_B5	input	TCELL21:IMUX.CTRL.2
TXBIT_RST_B6	input	TCELL23:IMUX.CTRL.5
TXBIT_RST_B7	input	TCELL24:IMUX.CTRL.5
TXBIT_RST_B8	input	TCELL25:IMUX.CTRL.5
TXBIT_RST_B9	input	TCELL27:IMUX.CTRL.3
TXBIT_TRI_RST_B0	input	TCELL15:IMUX.CTRL.2
TXBIT_TRI_RST_B1	input	TCELL16:IMUX.CTRL.3

Bel XIPHY_FEEDTHROUGH2

ultrascale XIPHY bel XIPHY_FEEDTHROUGH2
Pin	Direction	Wires
CLB2PHY_CTRL_CLK_LOW	input	TCELL33:IMUX.CTRL.7
CLB2PHY_CTRL_CLK_UPP	input	TCELL42:IMUX.CTRL.2
CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT	input	TCELL37:IMUX.IMUX.33.DELAY
CLB2PHY_DBG_CLK_STOP_FLG_OUT	input	TCELL37:IMUX.IMUX.32.DELAY
CLB2PHY_DBG_CT_START_EN	input	TCELL37:IMUX.IMUX.7.DELAY
CLB2PHY_FIFO_CLK0	input	TCELL31:IMUX.CTRL.2
CLB2PHY_FIFO_CLK1	input	TCELL32:IMUX.CTRL.3
CLB2PHY_FIFO_CLK10	input	TCELL44:IMUX.CTRL.2
CLB2PHY_FIFO_CLK11	input	TCELL44:IMUX.CTRL.7
CLB2PHY_FIFO_CLK12	input	TCELL38:IMUX.CTRL.4
CLB2PHY_FIFO_CLK2	input	TCELL33:IMUX.CTRL.2
CLB2PHY_FIFO_CLK3	input	TCELL34:IMUX.CTRL.7
CLB2PHY_FIFO_CLK4	input	TCELL35:IMUX.CTRL.7
CLB2PHY_FIFO_CLK5	input	TCELL36:IMUX.CTRL.7
CLB2PHY_FIFO_CLK6	input	TCELL39:IMUX.CTRL.4
CLB2PHY_FIFO_CLK7	input	TCELL40:IMUX.CTRL.4
CLB2PHY_FIFO_CLK8	input	TCELL41:IMUX.CTRL.3
CLB2PHY_FIFO_CLK9	input	TCELL43:IMUX.CTRL.2
CLB2PHY_SCAN_CLK_DIV2	input	TCELL37:IMUX.CTRL.4
CLB2PHY_SCAN_CLK_DIV4	input	TCELL37:IMUX.CTRL.3
CLB2PHY_SCAN_CLK_SDR	input	TCELL37:IMUX.CTRL.2
CLB2PHY_SCAN_EN_B	input	TCELL37:IMUX.BYP.14
CLB2PHY_SCAN_IN0	input	TCELL36:IMUX.BYP.15
CLB2PHY_SCAN_IN1	input	TCELL37:IMUX.BYP.6
CLB2PHY_SCAN_IN2	input	TCELL37:IMUX.BYP.7
CLB2PHY_SCAN_IN3	input	TCELL37:IMUX.BYP.8
CLB2PHY_SCAN_IN4	input	TCELL37:IMUX.BYP.10
CLB2PHY_SCAN_IN5	input	TCELL37:IMUX.BYP.11
CLB2PHY_SCAN_IN6	input	TCELL37:IMUX.BYP.12
CLB2PHY_SCAN_IN7	input	TCELL37:IMUX.BYP.13
CLB2PHY_SCAN_MODE_B	input	TCELL36:IMUX.BYP.14
CLB2PHY_SCAN_RST_MASK_B	input	TCELL36:IMUX.BYP.13
CLB2PHY_TEST_DIV2_CLK_SEL_B	input	TCELL37:IMUX.IMUX.31.DELAY
CLB2PHY_TEST_DIV4_CLK_SEL_B	input	TCELL37:IMUX.IMUX.6.DELAY
CLB2PHY_TEST_SDR_CLK_SEL_B	input	TCELL37:IMUX.IMUX.30.DELAY
CLB2PHY_TEST_SPARE_B0	input	TCELL36:IMUX.BYP.9
CLB2PHY_TEST_SPARE_B1	input	TCELL36:IMUX.BYP.10
CLB2PHY_TEST_SPARE_B2	input	TCELL36:IMUX.BYP.11
CLB2PHY_TEST_SPARE_B3	input	TCELL36:IMUX.BYP.12
CTRL_RST_B_LOW	input	TCELL33:IMUX.CTRL.6
CTRL_RST_B_UPP	input	TCELL41:IMUX.CTRL.7
IDELAY_RST_B0	input	TCELL30:IMUX.CTRL.6
IDELAY_RST_B1	input	TCELL31:IMUX.CTRL.7
IDELAY_RST_B10	input	TCELL43:IMUX.CTRL.7
IDELAY_RST_B11	input	TCELL44:IMUX.CTRL.6
IDELAY_RST_B12	input	TCELL38:IMUX.CTRL.3
IDELAY_RST_B2	input	TCELL32:IMUX.CTRL.7
IDELAY_RST_B3	input	TCELL34:IMUX.CTRL.6
IDELAY_RST_B4	input	TCELL35:IMUX.CTRL.6
IDELAY_RST_B5	input	TCELL36:IMUX.CTRL.5
IDELAY_RST_B6	input	TCELL39:IMUX.CTRL.3
IDELAY_RST_B7	input	TCELL40:IMUX.CTRL.2
IDELAY_RST_B8	input	TCELL41:IMUX.CTRL.2
IDELAY_RST_B9	input	TCELL42:IMUX.CTRL.7
ODELAY_RST_B0	input	TCELL30:IMUX.CTRL.5
ODELAY_RST_B1	input	TCELL31:IMUX.CTRL.6
ODELAY_RST_B10	input	TCELL43:IMUX.CTRL.5
ODELAY_RST_B11	input	TCELL44:IMUX.CTRL.5
ODELAY_RST_B12	input	TCELL38:IMUX.CTRL.2
ODELAY_RST_B2	input	TCELL32:IMUX.CTRL.6
ODELAY_RST_B3	input	TCELL34:IMUX.CTRL.5
ODELAY_RST_B4	input	TCELL35:IMUX.CTRL.4
ODELAY_RST_B5	input	TCELL36:IMUX.CTRL.4
ODELAY_RST_B6	input	TCELL38:IMUX.CTRL.7
ODELAY_RST_B7	input	TCELL39:IMUX.CTRL.7
ODELAY_RST_B8	input	TCELL40:IMUX.CTRL.7
ODELAY_RST_B9	input	TCELL42:IMUX.CTRL.6
PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT	output	TCELL37:OUT.17.TMIN
PHY2CLB_DBG_CLK_STOP_FLG_OUT	output	TCELL37:OUT.16.TMIN
PHY2CLB_DBG_CLK_STOP_OUT	output	TCELL37:OUT.15.TMIN
PHY2CLB_SCAN_OUT0	output	TCELL37:OUT.7.TMIN
PHY2CLB_SCAN_OUT1	output	TCELL37:OUT.8.TMIN
PHY2CLB_SCAN_OUT2	output	TCELL37:OUT.9.TMIN
PHY2CLB_SCAN_OUT3	output	TCELL37:OUT.10.TMIN
PHY2CLB_SCAN_OUT4	output	TCELL37:OUT.11.TMIN
PHY2CLB_SCAN_OUT5	output	TCELL37:OUT.12.TMIN
PHY2CLB_SCAN_OUT6	output	TCELL37:OUT.13.TMIN
PHY2CLB_SCAN_OUT7	output	TCELL37:OUT.14.TMIN
RXBIT_RST_B0	input	TCELL30:IMUX.CTRL.4
RXBIT_RST_B1	input	TCELL31:IMUX.CTRL.5
RXBIT_RST_B10	input	TCELL43:IMUX.CTRL.4
RXBIT_RST_B11	input	TCELL44:IMUX.CTRL.4
RXBIT_RST_B12	input	TCELL37:IMUX.CTRL.6
RXBIT_RST_B2	input	TCELL32:IMUX.CTRL.5
RXBIT_RST_B3	input	TCELL34:IMUX.CTRL.3
RXBIT_RST_B4	input	TCELL35:IMUX.CTRL.3
RXBIT_RST_B5	input	TCELL36:IMUX.CTRL.3
RXBIT_RST_B6	input	TCELL38:IMUX.CTRL.6
RXBIT_RST_B7	input	TCELL39:IMUX.CTRL.6
RXBIT_RST_B8	input	TCELL40:IMUX.CTRL.6
RXBIT_RST_B9	input	TCELL42:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B0	input	TCELL33:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B1	input	TCELL41:IMUX.CTRL.5
TXBIT_RST_B0	input	TCELL30:IMUX.CTRL.3
TXBIT_RST_B1	input	TCELL31:IMUX.CTRL.4
TXBIT_RST_B10	input	TCELL43:IMUX.CTRL.3
TXBIT_RST_B11	input	TCELL44:IMUX.CTRL.3
TXBIT_RST_B12	input	TCELL37:IMUX.CTRL.5
TXBIT_RST_B2	input	TCELL32:IMUX.CTRL.4
TXBIT_RST_B3	input	TCELL34:IMUX.CTRL.2
TXBIT_RST_B4	input	TCELL35:IMUX.CTRL.2
TXBIT_RST_B5	input	TCELL36:IMUX.CTRL.2
TXBIT_RST_B6	input	TCELL38:IMUX.CTRL.5
TXBIT_RST_B7	input	TCELL39:IMUX.CTRL.5
TXBIT_RST_B8	input	TCELL40:IMUX.CTRL.5
TXBIT_RST_B9	input	TCELL42:IMUX.CTRL.3
TXBIT_TRI_RST_B0	input	TCELL30:IMUX.CTRL.2
TXBIT_TRI_RST_B1	input	TCELL31:IMUX.CTRL.3

Bel XIPHY_FEEDTHROUGH3

ultrascale XIPHY bel XIPHY_FEEDTHROUGH3
Pin	Direction	Wires
CLB2PHY_CTRL_CLK_LOW	input	TCELL48:IMUX.CTRL.7
CLB2PHY_CTRL_CLK_UPP	input	TCELL57:IMUX.CTRL.2
CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT	input	TCELL52:IMUX.IMUX.33.DELAY
CLB2PHY_DBG_CLK_STOP_FLG_OUT	input	TCELL52:IMUX.IMUX.32.DELAY
CLB2PHY_DBG_CT_START_EN	input	TCELL52:IMUX.IMUX.7.DELAY
CLB2PHY_FIFO_CLK0	input	TCELL46:IMUX.CTRL.2
CLB2PHY_FIFO_CLK1	input	TCELL47:IMUX.CTRL.3
CLB2PHY_FIFO_CLK10	input	TCELL59:IMUX.CTRL.2
CLB2PHY_FIFO_CLK11	input	TCELL59:IMUX.CTRL.7
CLB2PHY_FIFO_CLK12	input	TCELL53:IMUX.CTRL.4
CLB2PHY_FIFO_CLK2	input	TCELL48:IMUX.CTRL.2
CLB2PHY_FIFO_CLK3	input	TCELL49:IMUX.CTRL.7
CLB2PHY_FIFO_CLK4	input	TCELL50:IMUX.CTRL.7
CLB2PHY_FIFO_CLK5	input	TCELL51:IMUX.CTRL.7
CLB2PHY_FIFO_CLK6	input	TCELL54:IMUX.CTRL.4
CLB2PHY_FIFO_CLK7	input	TCELL55:IMUX.CTRL.4
CLB2PHY_FIFO_CLK8	input	TCELL56:IMUX.CTRL.3
CLB2PHY_FIFO_CLK9	input	TCELL58:IMUX.CTRL.2
CLB2PHY_SCAN_CLK_DIV2	input	TCELL52:IMUX.CTRL.4
CLB2PHY_SCAN_CLK_DIV4	input	TCELL52:IMUX.CTRL.3
CLB2PHY_SCAN_CLK_SDR	input	TCELL52:IMUX.CTRL.2
CLB2PHY_SCAN_EN_B	input	TCELL52:IMUX.BYP.14
CLB2PHY_SCAN_IN0	input	TCELL51:IMUX.BYP.15
CLB2PHY_SCAN_IN1	input	TCELL52:IMUX.BYP.6
CLB2PHY_SCAN_IN2	input	TCELL52:IMUX.BYP.7
CLB2PHY_SCAN_IN3	input	TCELL52:IMUX.BYP.8
CLB2PHY_SCAN_IN4	input	TCELL52:IMUX.BYP.10
CLB2PHY_SCAN_IN5	input	TCELL52:IMUX.BYP.11
CLB2PHY_SCAN_IN6	input	TCELL52:IMUX.BYP.12
CLB2PHY_SCAN_IN7	input	TCELL52:IMUX.BYP.13
CLB2PHY_SCAN_MODE_B	input	TCELL51:IMUX.BYP.14
CLB2PHY_SCAN_RST_MASK_B	input	TCELL51:IMUX.BYP.13
CLB2PHY_TEST_DIV2_CLK_SEL_B	input	TCELL52:IMUX.IMUX.31.DELAY
CLB2PHY_TEST_DIV4_CLK_SEL_B	input	TCELL52:IMUX.IMUX.6.DELAY
CLB2PHY_TEST_SDR_CLK_SEL_B	input	TCELL52:IMUX.IMUX.30.DELAY
CLB2PHY_TEST_SPARE_B0	input	TCELL51:IMUX.BYP.9
CLB2PHY_TEST_SPARE_B1	input	TCELL51:IMUX.BYP.10
CLB2PHY_TEST_SPARE_B2	input	TCELL51:IMUX.BYP.11
CLB2PHY_TEST_SPARE_B3	input	TCELL51:IMUX.BYP.12
CTRL_RST_B_LOW	input	TCELL48:IMUX.CTRL.6
CTRL_RST_B_UPP	input	TCELL56:IMUX.CTRL.7
IDELAY_RST_B0	input	TCELL45:IMUX.CTRL.6
IDELAY_RST_B1	input	TCELL46:IMUX.CTRL.7
IDELAY_RST_B10	input	TCELL58:IMUX.CTRL.7
IDELAY_RST_B11	input	TCELL59:IMUX.CTRL.6
IDELAY_RST_B12	input	TCELL53:IMUX.CTRL.3
IDELAY_RST_B2	input	TCELL47:IMUX.CTRL.7
IDELAY_RST_B3	input	TCELL49:IMUX.CTRL.6
IDELAY_RST_B4	input	TCELL50:IMUX.CTRL.6
IDELAY_RST_B5	input	TCELL51:IMUX.CTRL.5
IDELAY_RST_B6	input	TCELL54:IMUX.CTRL.3
IDELAY_RST_B7	input	TCELL55:IMUX.CTRL.2
IDELAY_RST_B8	input	TCELL56:IMUX.CTRL.2
IDELAY_RST_B9	input	TCELL57:IMUX.CTRL.7
ODELAY_RST_B0	input	TCELL45:IMUX.CTRL.5
ODELAY_RST_B1	input	TCELL46:IMUX.CTRL.6
ODELAY_RST_B10	input	TCELL58:IMUX.CTRL.5
ODELAY_RST_B11	input	TCELL59:IMUX.CTRL.5
ODELAY_RST_B12	input	TCELL53:IMUX.CTRL.2
ODELAY_RST_B2	input	TCELL47:IMUX.CTRL.6
ODELAY_RST_B3	input	TCELL49:IMUX.CTRL.5
ODELAY_RST_B4	input	TCELL50:IMUX.CTRL.4
ODELAY_RST_B5	input	TCELL51:IMUX.CTRL.4
ODELAY_RST_B6	input	TCELL53:IMUX.CTRL.7
ODELAY_RST_B7	input	TCELL54:IMUX.CTRL.7
ODELAY_RST_B8	input	TCELL55:IMUX.CTRL.7
ODELAY_RST_B9	input	TCELL57:IMUX.CTRL.6
PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT	output	TCELL52:OUT.17.TMIN
PHY2CLB_DBG_CLK_STOP_FLG_OUT	output	TCELL52:OUT.16.TMIN
PHY2CLB_DBG_CLK_STOP_OUT	output	TCELL52:OUT.15.TMIN
PHY2CLB_SCAN_OUT0	output	TCELL52:OUT.7.TMIN
PHY2CLB_SCAN_OUT1	output	TCELL52:OUT.8.TMIN
PHY2CLB_SCAN_OUT2	output	TCELL52:OUT.9.TMIN
PHY2CLB_SCAN_OUT3	output	TCELL52:OUT.10.TMIN
PHY2CLB_SCAN_OUT4	output	TCELL52:OUT.11.TMIN
PHY2CLB_SCAN_OUT5	output	TCELL52:OUT.12.TMIN
PHY2CLB_SCAN_OUT6	output	TCELL52:OUT.13.TMIN
PHY2CLB_SCAN_OUT7	output	TCELL52:OUT.14.TMIN
RXBIT_RST_B0	input	TCELL45:IMUX.CTRL.4
RXBIT_RST_B1	input	TCELL46:IMUX.CTRL.5
RXBIT_RST_B10	input	TCELL58:IMUX.CTRL.4
RXBIT_RST_B11	input	TCELL59:IMUX.CTRL.4
RXBIT_RST_B12	input	TCELL52:IMUX.CTRL.6
RXBIT_RST_B2	input	TCELL47:IMUX.CTRL.5
RXBIT_RST_B3	input	TCELL49:IMUX.CTRL.3
RXBIT_RST_B4	input	TCELL50:IMUX.CTRL.3
RXBIT_RST_B5	input	TCELL51:IMUX.CTRL.3
RXBIT_RST_B6	input	TCELL53:IMUX.CTRL.6
RXBIT_RST_B7	input	TCELL54:IMUX.CTRL.6
RXBIT_RST_B8	input	TCELL55:IMUX.CTRL.6
RXBIT_RST_B9	input	TCELL57:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B0	input	TCELL48:IMUX.CTRL.4
TRISTATE_ODELAY_RST_B1	input	TCELL56:IMUX.CTRL.5
TXBIT_RST_B0	input	TCELL45:IMUX.CTRL.3
TXBIT_RST_B1	input	TCELL46:IMUX.CTRL.4
TXBIT_RST_B10	input	TCELL58:IMUX.CTRL.3
TXBIT_RST_B11	input	TCELL59:IMUX.CTRL.3
TXBIT_RST_B12	input	TCELL52:IMUX.CTRL.5
TXBIT_RST_B2	input	TCELL47:IMUX.CTRL.4
TXBIT_RST_B3	input	TCELL49:IMUX.CTRL.2
TXBIT_RST_B4	input	TCELL50:IMUX.CTRL.2
TXBIT_RST_B5	input	TCELL51:IMUX.CTRL.2
TXBIT_RST_B6	input	TCELL53:IMUX.CTRL.5
TXBIT_RST_B7	input	TCELL54:IMUX.CTRL.5
TXBIT_RST_B8	input	TCELL55:IMUX.CTRL.5
TXBIT_RST_B9	input	TCELL57:IMUX.CTRL.3
TXBIT_TRI_RST_B0	input	TCELL45:IMUX.CTRL.2
TXBIT_TRI_RST_B1	input	TCELL46:IMUX.CTRL.3

Bel ABUS_SWITCH_CMT

ultrascale XIPHY bel ABUS_SWITCH_CMT
Pin	Direction	Wires

Bel wires

ultrascale XIPHY bel wires
Wire	Pins
TCELL0:OUT.0.TMIN	PLL0.TESTOUT32
TCELL0:OUT.1.TMIN	PLL0.TESTOUT33
TCELL0:OUT.2.TMIN	PLL0.TESTOUT34
TCELL0:OUT.3.TMIN	PLL0.TESTOUT35
TCELL0:OUT.4.TMIN	BITSLICE0.PHY2CLB_FIFO_EMPTY
TCELL0:OUT.5.TMIN	BITSLICE0.RX_Q0
TCELL0:OUT.6.TMIN	BITSLICE0.RX_Q1
TCELL0:OUT.7.TMIN	BITSLICE0.RX_Q2
TCELL0:OUT.8.TMIN	BITSLICE0.RX_Q3
TCELL0:OUT.9.TMIN	BITSLICE0.RX_Q4
TCELL0:OUT.10.TMIN	BITSLICE0.RX_Q5
TCELL0:OUT.11.TMIN	BITSLICE0.RX_Q6
TCELL0:OUT.12.TMIN	BITSLICE0.RX_Q7
TCELL0:OUT.13.TMIN	BITSLICE0.TX_CNTVALUEOUT0
TCELL0:OUT.14.TMIN	BITSLICE0.TX_CNTVALUEOUT1
TCELL0:OUT.15.TMIN	BITSLICE0.TX_CNTVALUEOUT2
TCELL0:OUT.16.TMIN	BITSLICE0.TX_CNTVALUEOUT3
TCELL0:OUT.17.TMIN	BITSLICE0.TX_CNTVALUEOUT4
TCELL0:OUT.18.TMIN	BITSLICE0.TX_CNTVALUEOUT5
TCELL0:OUT.19.TMIN	BITSLICE0.TX_CNTVALUEOUT6
TCELL0:OUT.20.TMIN	BITSLICE0.TX_CNTVALUEOUT7
TCELL0:OUT.21.TMIN	BITSLICE0.TX_CNTVALUEOUT8
TCELL0:OUT.22.TMIN	BITSLICE0.TX_T_OUT
TCELL0:OUT.23.TMIN	BITSLICE0.RX_CNTVALUEOUT0
TCELL0:OUT.24.TMIN	BITSLICE0.RX_CNTVALUEOUT1
TCELL0:OUT.25.TMIN	BITSLICE0.RX_CNTVALUEOUT2
TCELL0:OUT.26.TMIN	BITSLICE0.RX_CNTVALUEOUT3
TCELL0:OUT.27.TMIN	BITSLICE0.RX_CNTVALUEOUT4
TCELL0:OUT.28.TMIN	BITSLICE0.RX_CNTVALUEOUT5
TCELL0:OUT.29.TMIN	BITSLICE0.RX_CNTVALUEOUT6
TCELL0:OUT.30.TMIN	BITSLICE0.RX_CNTVALUEOUT7
TCELL0:OUT.31.TMIN	BITSLICE0.RX_CNTVALUEOUT8
TCELL0:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.TXBIT_TRI_RST_B0
TCELL0:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.TXBIT_RST_B0
TCELL0:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.RXBIT_RST_B0
TCELL0:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.ODELAY_RST_B0
TCELL0:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.IDELAY_RST_B0
TCELL0:IMUX.BYP.0	PLL0.TESTIN28
TCELL0:IMUX.BYP.1	PLL0.TESTIN29
TCELL0:IMUX.BYP.2	PLL0.TESTIN30
TCELL0:IMUX.BYP.3	PLL0.TESTIN31
TCELL0:IMUX.BYP.6	BITSLICE_T0.EN_VTC
TCELL0:IMUX.BYP.7	BITSLICE0.TX_LD
TCELL0:IMUX.BYP.8	BITSLICE0.TX_INC
TCELL0:IMUX.BYP.9	BITSLICE0.TX_EN_VTC
TCELL0:IMUX.BYP.10	BITSLICE0.TX_CE_ODELAY
TCELL0:IMUX.BYP.11	BITSLICE0.RX_LD
TCELL0:IMUX.BYP.12	BITSLICE0.RX_INC
TCELL0:IMUX.BYP.13	BITSLICE0.RX_EN_VTC
TCELL0:IMUX.BYP.14	BITSLICE0.RX_CE_IDELAY
TCELL0:IMUX.BYP.15	BITSLICE0.DYN_DCI_OUT_INT
TCELL0:IMUX.IMUX.6.DELAY	BITSLICE0.TX_CE_OFD
TCELL0:IMUX.IMUX.7.DELAY	BITSLICE0.RX_CE_IFD
TCELL0:IMUX.IMUX.8.DELAY	BITSLICE0.RX_DATAIN1
TCELL0:IMUX.IMUX.9.DELAY	BITSLICE0.CLB2PHY_FIFO_RDEN
TCELL0:IMUX.IMUX.10.DELAY	BITSLICE0.TX_D7
TCELL0:IMUX.IMUX.11.DELAY	BITSLICE0.TX_D6
TCELL0:IMUX.IMUX.12.DELAY	BITSLICE0.TX_D5
TCELL0:IMUX.IMUX.13.DELAY	BITSLICE0.TX_D4
TCELL0:IMUX.IMUX.14.DELAY	BITSLICE0.TX_D3
TCELL0:IMUX.IMUX.15.DELAY	BITSLICE0.TX_D2
TCELL0:IMUX.IMUX.16.DELAY	BITSLICE0.TX_T
TCELL1:OUT.0.TMIN	PLL0.TESTOUT28
TCELL1:OUT.1.TMIN	PLL0.TESTOUT29
TCELL1:OUT.2.TMIN	PLL0.TESTOUT30
TCELL1:OUT.3.TMIN	PLL0.TESTOUT31
TCELL1:OUT.4.TMIN	BITSLICE1.PHY2CLB_FIFO_EMPTY
TCELL1:OUT.5.TMIN	BITSLICE1.RX_Q0
TCELL1:OUT.6.TMIN	BITSLICE1.RX_Q1
TCELL1:OUT.7.TMIN	BITSLICE1.RX_Q2
TCELL1:OUT.8.TMIN	BITSLICE1.RX_Q3
TCELL1:OUT.9.TMIN	BITSLICE1.RX_Q4
TCELL1:OUT.10.TMIN	BITSLICE1.RX_Q5
TCELL1:OUT.11.TMIN	BITSLICE1.RX_Q6
TCELL1:OUT.12.TMIN	BITSLICE1.RX_Q7
TCELL1:OUT.13.TMIN	BITSLICE1.TX_CNTVALUEOUT0
TCELL1:OUT.14.TMIN	BITSLICE1.TX_CNTVALUEOUT1
TCELL1:OUT.15.TMIN	BITSLICE1.TX_CNTVALUEOUT2
TCELL1:OUT.16.TMIN	BITSLICE1.TX_CNTVALUEOUT3
TCELL1:OUT.17.TMIN	BITSLICE1.TX_CNTVALUEOUT4
TCELL1:OUT.18.TMIN	BITSLICE1.TX_CNTVALUEOUT5
TCELL1:OUT.19.TMIN	BITSLICE1.TX_CNTVALUEOUT6
TCELL1:OUT.20.TMIN	BITSLICE1.TX_CNTVALUEOUT7
TCELL1:OUT.21.TMIN	BITSLICE1.TX_CNTVALUEOUT8
TCELL1:OUT.22.TMIN	BITSLICE1.TX_T_OUT
TCELL1:OUT.23.TMIN	BITSLICE1.RX_CNTVALUEOUT0
TCELL1:OUT.24.TMIN	BITSLICE1.RX_CNTVALUEOUT1
TCELL1:OUT.25.TMIN	BITSLICE1.RX_CNTVALUEOUT2
TCELL1:OUT.26.TMIN	BITSLICE1.RX_CNTVALUEOUT3
TCELL1:OUT.27.TMIN	BITSLICE1.RX_CNTVALUEOUT4
TCELL1:OUT.28.TMIN	BITSLICE1.RX_CNTVALUEOUT5
TCELL1:OUT.29.TMIN	BITSLICE1.RX_CNTVALUEOUT6
TCELL1:OUT.30.TMIN	BITSLICE1.RX_CNTVALUEOUT7
TCELL1:OUT.31.TMIN	BITSLICE1.RX_CNTVALUEOUT8
TCELL1:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK0
TCELL1:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.TXBIT_TRI_RST_B1
TCELL1:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.TXBIT_RST_B1
TCELL1:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.RXBIT_RST_B1
TCELL1:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.ODELAY_RST_B1
TCELL1:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.IDELAY_RST_B1
TCELL1:IMUX.BYP.0	PLL0.TESTIN24
TCELL1:IMUX.BYP.1	PLL0.TESTIN25
TCELL1:IMUX.BYP.2	PLL0.TESTIN26
TCELL1:IMUX.BYP.3	PLL0.TESTIN27
TCELL1:IMUX.BYP.6	BITSLICE_T1.EN_VTC
TCELL1:IMUX.BYP.7	BITSLICE1.TX_LD
TCELL1:IMUX.BYP.8	BITSLICE1.TX_INC
TCELL1:IMUX.BYP.9	BITSLICE1.TX_EN_VTC
TCELL1:IMUX.BYP.10	BITSLICE1.TX_CE_ODELAY
TCELL1:IMUX.BYP.11	BITSLICE1.RX_LD
TCELL1:IMUX.BYP.12	BITSLICE1.RX_INC
TCELL1:IMUX.BYP.13	BITSLICE1.RX_EN_VTC
TCELL1:IMUX.BYP.14	BITSLICE1.RX_CE_IDELAY
TCELL1:IMUX.BYP.15	BITSLICE1.DYN_DCI_OUT_INT
TCELL1:IMUX.IMUX.0.DELAY	PLL0.CLKOUTPHY_EN
TCELL1:IMUX.IMUX.6.DELAY	BITSLICE0.TX_D1
TCELL1:IMUX.IMUX.7.DELAY	BITSLICE0.TX_CNTVALUEIN0
TCELL1:IMUX.IMUX.8.DELAY	BITSLICE0.TX_CNTVALUEIN1
TCELL1:IMUX.IMUX.9.DELAY	BITSLICE0.TX_CNTVALUEIN2
TCELL1:IMUX.IMUX.10.DELAY	BITSLICE0.TX_CNTVALUEIN3
TCELL1:IMUX.IMUX.11.DELAY	BITSLICE0.TX_CNTVALUEIN4
TCELL1:IMUX.IMUX.12.DELAY	BITSLICE0.TX_CNTVALUEIN5
TCELL1:IMUX.IMUX.13.DELAY	BITSLICE0.TX_CNTVALUEIN6
TCELL1:IMUX.IMUX.14.DELAY	BITSLICE0.TX_CNTVALUEIN7
TCELL1:IMUX.IMUX.15.DELAY	BITSLICE0.TX_CNTVALUEIN8
TCELL1:IMUX.IMUX.16.DELAY	BITSLICE0.TX_D0
TCELL2:OUT.0.TMIN	PLL0.TESTOUT24
TCELL2:OUT.1.TMIN	PLL0.TESTOUT25
TCELL2:OUT.2.TMIN	PLL0.TESTOUT26
TCELL2:OUT.3.TMIN	PLL0.TESTOUT27
TCELL2:OUT.4.TMIN	BITSLICE2.PHY2CLB_FIFO_EMPTY
TCELL2:OUT.5.TMIN	BITSLICE2.RX_Q0
TCELL2:OUT.6.TMIN	BITSLICE2.RX_Q1
TCELL2:OUT.7.TMIN	BITSLICE2.RX_Q2
TCELL2:OUT.8.TMIN	BITSLICE2.RX_Q3
TCELL2:OUT.9.TMIN	BITSLICE2.RX_Q4
TCELL2:OUT.10.TMIN	BITSLICE2.RX_Q5
TCELL2:OUT.11.TMIN	BITSLICE2.RX_Q6
TCELL2:OUT.12.TMIN	BITSLICE2.RX_Q7
TCELL2:OUT.13.TMIN	BITSLICE2.TX_CNTVALUEOUT0
TCELL2:OUT.14.TMIN	BITSLICE2.TX_CNTVALUEOUT1
TCELL2:OUT.15.TMIN	BITSLICE2.TX_CNTVALUEOUT2
TCELL2:OUT.16.TMIN	BITSLICE2.TX_CNTVALUEOUT3
TCELL2:OUT.17.TMIN	BITSLICE2.TX_CNTVALUEOUT4
TCELL2:OUT.18.TMIN	BITSLICE2.TX_CNTVALUEOUT5
TCELL2:OUT.19.TMIN	BITSLICE2.TX_CNTVALUEOUT6
TCELL2:OUT.20.TMIN	BITSLICE2.TX_CNTVALUEOUT7
TCELL2:OUT.21.TMIN	BITSLICE2.TX_CNTVALUEOUT8
TCELL2:OUT.22.TMIN	BITSLICE2.TX_T_OUT
TCELL2:OUT.23.TMIN	BITSLICE2.RX_CNTVALUEOUT0
TCELL2:OUT.24.TMIN	BITSLICE2.RX_CNTVALUEOUT1
TCELL2:OUT.25.TMIN	BITSLICE2.RX_CNTVALUEOUT2
TCELL2:OUT.26.TMIN	BITSLICE2.RX_CNTVALUEOUT3
TCELL2:OUT.27.TMIN	BITSLICE2.RX_CNTVALUEOUT4
TCELL2:OUT.28.TMIN	BITSLICE2.RX_CNTVALUEOUT5
TCELL2:OUT.29.TMIN	BITSLICE2.RX_CNTVALUEOUT6
TCELL2:OUT.30.TMIN	BITSLICE2.RX_CNTVALUEOUT7
TCELL2:OUT.31.TMIN	BITSLICE2.RX_CNTVALUEOUT8
TCELL2:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK1
TCELL2:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.TXBIT_RST_B2
TCELL2:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.RXBIT_RST_B2
TCELL2:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.ODELAY_RST_B2
TCELL2:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.IDELAY_RST_B2
TCELL2:IMUX.BYP.0	PLL0.TESTIN20
TCELL2:IMUX.BYP.1	PLL0.TESTIN21
TCELL2:IMUX.BYP.2	PLL0.TESTIN22
TCELL2:IMUX.BYP.3	PLL0.TESTIN23
TCELL2:IMUX.BYP.6	BITSLICE2.TX_LD
TCELL2:IMUX.BYP.7	BITSLICE2.TX_INC
TCELL2:IMUX.BYP.8	BITSLICE2.TX_EN_VTC
TCELL2:IMUX.BYP.9	BITSLICE2.TX_CE_ODELAY
TCELL2:IMUX.BYP.10	BITSLICE2.RX_LD
TCELL2:IMUX.BYP.11	BITSLICE2.RX_INC
TCELL2:IMUX.BYP.12	BITSLICE2.RX_EN_VTC
TCELL2:IMUX.BYP.13	BITSLICE2.RX_CE_IDELAY
TCELL2:IMUX.BYP.14	BITSLICE2.DYN_DCI_OUT_INT
TCELL2:IMUX.BYP.15	BITSLICE_T0.CE_OFD
TCELL2:IMUX.IMUX.6.DELAY	BITSLICE1.TX_D1
TCELL2:IMUX.IMUX.7.DELAY	BITSLICE1.TX_D3
TCELL2:IMUX.IMUX.8.DELAY	BITSLICE1.TX_D7
TCELL2:IMUX.IMUX.9.DELAY	BITSLICE1.TX_CNTVALUEIN1
TCELL2:IMUX.IMUX.10.DELAY	BITSLICE1.TX_CNTVALUEIN5
TCELL2:IMUX.IMUX.11.DELAY	BITSLICE1.TX_CNTVALUEIN7
TCELL2:IMUX.IMUX.12.DELAY	BITSLICE1.RX_CNTVALUEIN2
TCELL2:IMUX.IMUX.13.DELAY	BITSLICE1.RX_CNTVALUEIN4
TCELL2:IMUX.IMUX.14.DELAY	BITSLICE1.RX_CNTVALUEIN8
TCELL2:IMUX.IMUX.15.DELAY	BITSLICE2.TX_CE_OFD
TCELL2:IMUX.IMUX.16.DELAY	BITSLICE0.RX_CNTVALUEIN0
TCELL2:IMUX.IMUX.17.DELAY	BITSLICE0.RX_CNTVALUEIN1
TCELL2:IMUX.IMUX.18.DELAY	BITSLICE0.RX_CNTVALUEIN2
TCELL2:IMUX.IMUX.19.DELAY	BITSLICE0.RX_CNTVALUEIN3
TCELL2:IMUX.IMUX.20.DELAY	BITSLICE0.RX_CNTVALUEIN4
TCELL2:IMUX.IMUX.21.DELAY	BITSLICE0.RX_CNTVALUEIN5
TCELL2:IMUX.IMUX.22.DELAY	BITSLICE0.RX_CNTVALUEIN6
TCELL2:IMUX.IMUX.23.DELAY	BITSLICE0.RX_CNTVALUEIN7
TCELL2:IMUX.IMUX.24.DELAY	BITSLICE0.RX_CNTVALUEIN8
TCELL2:IMUX.IMUX.25.DELAY	BITSLICE1.TX_T
TCELL2:IMUX.IMUX.26.DELAY	BITSLICE1.TX_CE_OFD
TCELL2:IMUX.IMUX.27.DELAY	BITSLICE1.RX_CE_IFD
TCELL2:IMUX.IMUX.28.DELAY	BITSLICE1.RX_DATAIN1
TCELL2:IMUX.IMUX.29.DELAY	BITSLICE1.CLB2PHY_FIFO_RDEN
TCELL2:IMUX.IMUX.30.DELAY	BITSLICE1.TX_D0
TCELL2:IMUX.IMUX.31.DELAY	BITSLICE1.TX_D2
TCELL2:IMUX.IMUX.32.DELAY	BITSLICE1.TX_D4
TCELL2:IMUX.IMUX.33.DELAY	BITSLICE1.TX_D5
TCELL2:IMUX.IMUX.34.DELAY	BITSLICE1.TX_D6
TCELL2:IMUX.IMUX.35.DELAY	BITSLICE1.TX_CNTVALUEIN0
TCELL2:IMUX.IMUX.36.DELAY	BITSLICE1.TX_CNTVALUEIN2
TCELL2:IMUX.IMUX.37.DELAY	BITSLICE1.TX_CNTVALUEIN3
TCELL2:IMUX.IMUX.38.DELAY	BITSLICE1.TX_CNTVALUEIN4
TCELL2:IMUX.IMUX.39.DELAY	BITSLICE1.TX_CNTVALUEIN6
TCELL2:IMUX.IMUX.40.DELAY	BITSLICE1.TX_CNTVALUEIN8
TCELL2:IMUX.IMUX.41.DELAY	BITSLICE1.RX_CNTVALUEIN0
TCELL2:IMUX.IMUX.42.DELAY	BITSLICE1.RX_CNTVALUEIN1
TCELL2:IMUX.IMUX.43.DELAY	BITSLICE1.RX_CNTVALUEIN3
TCELL2:IMUX.IMUX.44.DELAY	BITSLICE1.RX_CNTVALUEIN5
TCELL2:IMUX.IMUX.45.DELAY	BITSLICE1.RX_CNTVALUEIN6
TCELL2:IMUX.IMUX.46.DELAY	BITSLICE1.RX_CNTVALUEIN7
TCELL2:IMUX.IMUX.47.DELAY	BITSLICE2.TX_T
TCELL3:OUT.0.TMIN	PLL0.TESTOUT20
TCELL3:OUT.1.TMIN	PLL0.TESTOUT21
TCELL3:OUT.2.TMIN	PLL0.TESTOUT22
TCELL3:OUT.3.TMIN	PLL0.TESTOUT23
TCELL3:OUT.4.TMIN	BITSLICE_T0.CNTVALUEOUT0
TCELL3:OUT.5.TMIN	BITSLICE_T0.CNTVALUEOUT1
TCELL3:OUT.6.TMIN	BITSLICE_T0.CNTVALUEOUT2
TCELL3:OUT.7.TMIN	BITSLICE_T0.CNTVALUEOUT3
TCELL3:OUT.8.TMIN	BITSLICE_T0.CNTVALUEOUT4
TCELL3:OUT.9.TMIN	BITSLICE_T0.CNTVALUEOUT5
TCELL3:OUT.10.TMIN	BITSLICE_T0.CNTVALUEOUT6
TCELL3:OUT.11.TMIN	BITSLICE_T0.CNTVALUEOUT7
TCELL3:OUT.12.TMIN	BITSLICE_T0.CNTVALUEOUT8
TCELL3:OUT.13.TMIN	BITSLICE3.TX_T_OUT
TCELL3:OUT.14.TMIN	BITSLICE_CONTROL0.PHY2CLB_PHY_RDY
TCELL3:OUT.15.TMIN	BITSLICE_CONTROL0.MASTER_PD_OUT
TCELL3:OUT.16.TMIN	BITSLICE_CONTROL0.PHY2CLB_FIXDLY_RDY
TCELL3:OUT.17.TMIN	BITSLICE_CONTROL0.CTRL_DLY_TEST_OUT
TCELL3:OUT.18.TMIN	BITSLICE3.PHY2CLB_FIFO_EMPTY
TCELL3:OUT.19.TMIN	BITSLICE3.RX_Q0
TCELL3:OUT.20.TMIN	BITSLICE3.RX_Q1
TCELL3:OUT.21.TMIN	BITSLICE3.RX_Q2
TCELL3:OUT.22.TMIN	BITSLICE3.RX_Q3
TCELL3:OUT.23.TMIN	BITSLICE3.RX_Q4
TCELL3:OUT.24.TMIN	BITSLICE3.RX_Q5
TCELL3:OUT.25.TMIN	BITSLICE3.RX_Q6
TCELL3:OUT.26.TMIN	BITSLICE3.RX_Q7
TCELL3:OUT.27.TMIN	BITSLICE3.TX_CNTVALUEOUT0
TCELL3:OUT.28.TMIN	BITSLICE3.TX_CNTVALUEOUT1
TCELL3:OUT.29.TMIN	BITSLICE3.TX_CNTVALUEOUT2
TCELL3:OUT.30.TMIN	BITSLICE3.TX_CNTVALUEOUT3
TCELL3:OUT.31.TMIN	BITSLICE3.TX_CNTVALUEOUT4
TCELL3:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK2
TCELL3:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.TRISTATE_ODELAY_RST_B0
TCELL3:IMUX.CTRL.5	BITSLICE_CONTROL0.REFCLK
TCELL3:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.CTRL_RST_B_LOW
TCELL3:IMUX.CTRL.7	BITSLICE_CONTROL0.RIU_CLK, XIPHY_FEEDTHROUGH0.CLB2PHY_CTRL_CLK_LOW
TCELL3:IMUX.BYP.0	PLL0.TESTIN16
TCELL3:IMUX.BYP.1	PLL0.TESTIN17
TCELL3:IMUX.BYP.2	PLL0.TESTIN18
TCELL3:IMUX.BYP.3	PLL0.TESTIN19
TCELL3:IMUX.BYP.6	BITSLICE_T0.LD
TCELL3:IMUX.BYP.7	BITSLICE_T0.INC
TCELL3:IMUX.BYP.8	BITSLICE_T0.CE_ODELAY
TCELL3:IMUX.BYP.9	BITSLICE_CONTROL0.EN_VTC
TCELL3:IMUX.BYP.10	BITSLICE_CONTROL0.CTRL_DLY_TEST_IN
TCELL3:IMUX.BYP.12	BITSLICE3.TX_LD
TCELL3:IMUX.BYP.13	BITSLICE3.TX_INC
TCELL3:IMUX.BYP.14	BITSLICE3.TX_EN_VTC
TCELL3:IMUX.BYP.15	BITSLICE3.TX_CE_ODELAY
TCELL3:IMUX.IMUX.6.DELAY	BITSLICE2.TX_CNTVALUEIN3
TCELL3:IMUX.IMUX.7.DELAY	BITSLICE2.TX_CNTVALUEIN5
TCELL3:IMUX.IMUX.8.DELAY	BITSLICE2.RX_CNTVALUEIN0
TCELL3:IMUX.IMUX.9.DELAY	BITSLICE2.RX_CNTVALUEIN2
TCELL3:IMUX.IMUX.10.DELAY	BITSLICE2.RX_CNTVALUEIN6
TCELL3:IMUX.IMUX.11.DELAY	BITSLICE2.RX_CNTVALUEIN8
TCELL3:IMUX.IMUX.12.DELAY	BITSLICE_T0.CNTVALUEIN3
TCELL3:IMUX.IMUX.13.DELAY	BITSLICE_T0.CNTVALUEIN5
TCELL3:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL0.CLB2RIU_NIBBLE_SEL
TCELL3:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS1_1
TCELL3:IMUX.IMUX.16.DELAY	BITSLICE2.RX_CE_IFD
TCELL3:IMUX.IMUX.17.DELAY	BITSLICE2.RX_DATAIN1
TCELL3:IMUX.IMUX.18.DELAY	BITSLICE2.CLB2PHY_FIFO_RDEN
TCELL3:IMUX.IMUX.20.DELAY	BITSLICE2.TX_D0
TCELL3:IMUX.IMUX.21.DELAY	BITSLICE2.TX_D1
TCELL3:IMUX.IMUX.22.DELAY	BITSLICE2.TX_D2
TCELL3:IMUX.IMUX.23.DELAY	BITSLICE2.TX_D3
TCELL3:IMUX.IMUX.24.DELAY	BITSLICE2.TX_D4
TCELL3:IMUX.IMUX.25.DELAY	BITSLICE2.TX_D5
TCELL3:IMUX.IMUX.26.DELAY	BITSLICE2.TX_D6
TCELL3:IMUX.IMUX.27.DELAY	BITSLICE2.TX_D7
TCELL3:IMUX.IMUX.28.DELAY	BITSLICE2.TX_CNTVALUEIN0
TCELL3:IMUX.IMUX.29.DELAY	BITSLICE2.TX_CNTVALUEIN1
TCELL3:IMUX.IMUX.30.DELAY	BITSLICE2.TX_CNTVALUEIN2
TCELL3:IMUX.IMUX.31.DELAY	BITSLICE2.TX_CNTVALUEIN4
TCELL3:IMUX.IMUX.32.DELAY	BITSLICE2.TX_CNTVALUEIN6
TCELL3:IMUX.IMUX.33.DELAY	BITSLICE2.TX_CNTVALUEIN7
TCELL3:IMUX.IMUX.34.DELAY	BITSLICE2.TX_CNTVALUEIN8
TCELL3:IMUX.IMUX.35.DELAY	BITSLICE2.RX_CNTVALUEIN1
TCELL3:IMUX.IMUX.36.DELAY	BITSLICE2.RX_CNTVALUEIN3
TCELL3:IMUX.IMUX.37.DELAY	BITSLICE2.RX_CNTVALUEIN4
TCELL3:IMUX.IMUX.38.DELAY	BITSLICE2.RX_CNTVALUEIN5
TCELL3:IMUX.IMUX.39.DELAY	BITSLICE2.RX_CNTVALUEIN7
TCELL3:IMUX.IMUX.40.DELAY	BITSLICE_T0.CNTVALUEIN0
TCELL3:IMUX.IMUX.41.DELAY	BITSLICE_T0.CNTVALUEIN1
TCELL3:IMUX.IMUX.42.DELAY	BITSLICE_T0.CNTVALUEIN2
TCELL3:IMUX.IMUX.43.DELAY	BITSLICE_T0.CNTVALUEIN4
TCELL3:IMUX.IMUX.44.DELAY	BITSLICE_T0.CNTVALUEIN6
TCELL3:IMUX.IMUX.45.DELAY	BITSLICE_T0.CNTVALUEIN7
TCELL3:IMUX.IMUX.46.DELAY	BITSLICE_T0.CNTVALUEIN8
TCELL3:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS1_0
TCELL4:OUT.0.TMIN	PLL0.TESTOUT16
TCELL4:OUT.1.TMIN	PLL0.TESTOUT17
TCELL4:OUT.2.TMIN	PLL0.TESTOUT18
TCELL4:OUT.3.TMIN	PLL0.TESTOUT19
TCELL4:OUT.4.TMIN	BITSLICE3.TX_CNTVALUEOUT5
TCELL4:OUT.5.TMIN	BITSLICE3.TX_CNTVALUEOUT6
TCELL4:OUT.6.TMIN	BITSLICE3.TX_CNTVALUEOUT7
TCELL4:OUT.7.TMIN	BITSLICE3.TX_CNTVALUEOUT8
TCELL4:OUT.8.TMIN	BITSLICE4.TX_T_OUT
TCELL4:OUT.9.TMIN	BITSLICE3.RX_CNTVALUEOUT0
TCELL4:OUT.10.TMIN	BITSLICE3.RX_CNTVALUEOUT1
TCELL4:OUT.11.TMIN	BITSLICE3.RX_CNTVALUEOUT2
TCELL4:OUT.12.TMIN	BITSLICE3.RX_CNTVALUEOUT3
TCELL4:OUT.13.TMIN	BITSLICE3.RX_CNTVALUEOUT4
TCELL4:OUT.14.TMIN	BITSLICE3.RX_CNTVALUEOUT5
TCELL4:OUT.15.TMIN	BITSLICE3.RX_CNTVALUEOUT6
TCELL4:OUT.16.TMIN	BITSLICE3.RX_CNTVALUEOUT7
TCELL4:OUT.17.TMIN	BITSLICE3.RX_CNTVALUEOUT8
TCELL4:OUT.18.TMIN	BITSLICE4.PHY2CLB_FIFO_EMPTY
TCELL4:OUT.19.TMIN	BITSLICE4.RX_Q0
TCELL4:OUT.20.TMIN	BITSLICE4.RX_Q1
TCELL4:OUT.21.TMIN	BITSLICE4.RX_Q2
TCELL4:OUT.22.TMIN	BITSLICE4.RX_Q3
TCELL4:OUT.23.TMIN	BITSLICE4.RX_Q4
TCELL4:OUT.24.TMIN	BITSLICE4.RX_Q5
TCELL4:OUT.25.TMIN	BITSLICE4.RX_Q6
TCELL4:OUT.26.TMIN	BITSLICE4.RX_Q7
TCELL4:OUT.27.TMIN	BITSLICE4.TX_CNTVALUEOUT0
TCELL4:OUT.28.TMIN	BITSLICE4.TX_CNTVALUEOUT1
TCELL4:OUT.29.TMIN	BITSLICE4.TX_CNTVALUEOUT2
TCELL4:OUT.30.TMIN	BITSLICE4.TX_CNTVALUEOUT3
TCELL4:OUT.31.TMIN	BITSLICE4.TX_CNTVALUEOUT4
TCELL4:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.TXBIT_RST_B3
TCELL4:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.RXBIT_RST_B3
TCELL4:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.ODELAY_RST_B3
TCELL4:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.IDELAY_RST_B3
TCELL4:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK3
TCELL4:IMUX.BYP.0	PLL0.TESTIN12
TCELL4:IMUX.BYP.1	PLL0.TESTIN13
TCELL4:IMUX.BYP.2	PLL0.TESTIN14
TCELL4:IMUX.BYP.3	PLL0.TESTIN15
TCELL4:IMUX.BYP.6	BITSLICE3.RX_LD
TCELL4:IMUX.BYP.7	BITSLICE3.RX_INC
TCELL4:IMUX.BYP.8	BITSLICE3.RX_EN_VTC
TCELL4:IMUX.BYP.9	BITSLICE3.RX_CE_IDELAY
TCELL4:IMUX.BYP.10	BITSLICE3.DYN_DCI_OUT_INT
TCELL4:IMUX.BYP.11	BITSLICE4.TX_LD
TCELL4:IMUX.BYP.12	BITSLICE4.TX_INC
TCELL4:IMUX.BYP.13	BITSLICE4.TX_EN_VTC
TCELL4:IMUX.BYP.14	BITSLICE4.TX_CE_ODELAY
TCELL4:IMUX.BYP.15	BITSLICE4.RX_LD
TCELL4:IMUX.IMUX.6.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS1_1
TCELL4:IMUX.IMUX.7.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS1_3
TCELL4:IMUX.IMUX.8.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS0_3
TCELL4:IMUX.IMUX.9.DELAY	BITSLICE3.TX_CE_OFD
TCELL4:IMUX.IMUX.10.DELAY	BITSLICE3.TX_D0
TCELL4:IMUX.IMUX.11.DELAY	BITSLICE3.TX_D2
TCELL4:IMUX.IMUX.12.DELAY	BITSLICE3.TX_D6
TCELL4:IMUX.IMUX.13.DELAY	BITSLICE3.TX_D7
TCELL4:IMUX.IMUX.14.DELAY	BITSLICE3.TX_CNTVALUEIN3
TCELL4:IMUX.IMUX.15.DELAY	BITSLICE3.TX_CNTVALUEIN5
TCELL4:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS1_2
TCELL4:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS1_3
TCELL4:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS0_0
TCELL4:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS0_1
TCELL4:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS0_2
TCELL4:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL0.CLB2PHY_WRCS0_3
TCELL4:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL0.CLB2PHY_T_B0
TCELL4:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL0.CLB2PHY_T_B1
TCELL4:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL0.CLB2PHY_T_B2
TCELL4:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL0.CLB2PHY_T_B3
TCELL4:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDEN0
TCELL4:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDEN1
TCELL4:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDEN2
TCELL4:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDEN3
TCELL4:IMUX.IMUX.30.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS1_0
TCELL4:IMUX.IMUX.31.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS1_2
TCELL4:IMUX.IMUX.32.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS0_0
TCELL4:IMUX.IMUX.33.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS0_1
TCELL4:IMUX.IMUX.34.DELAY	BITSLICE_CONTROL0.CLB2PHY_RDCS0_2
TCELL4:IMUX.IMUX.35.DELAY	BITSLICE3.TX_T
TCELL4:IMUX.IMUX.36.DELAY	BITSLICE3.RX_CE_IFD
TCELL4:IMUX.IMUX.37.DELAY	BITSLICE3.RX_DATAIN1
TCELL4:IMUX.IMUX.38.DELAY	BITSLICE3.CLB2PHY_FIFO_RDEN
TCELL4:IMUX.IMUX.39.DELAY	BITSLICE3.TX_D1
TCELL4:IMUX.IMUX.40.DELAY	BITSLICE3.TX_D3
TCELL4:IMUX.IMUX.41.DELAY	BITSLICE3.TX_D4
TCELL4:IMUX.IMUX.42.DELAY	BITSLICE3.TX_D5
TCELL4:IMUX.IMUX.44.DELAY	BITSLICE3.TX_CNTVALUEIN0
TCELL4:IMUX.IMUX.45.DELAY	BITSLICE3.TX_CNTVALUEIN1
TCELL4:IMUX.IMUX.46.DELAY	BITSLICE3.TX_CNTVALUEIN2
TCELL4:IMUX.IMUX.47.DELAY	BITSLICE3.TX_CNTVALUEIN4
TCELL5:OUT.0.TMIN	PLL0.TESTOUT12
TCELL5:OUT.1.TMIN	PLL0.TESTOUT13
TCELL5:OUT.2.TMIN	PLL0.TESTOUT14
TCELL5:OUT.3.TMIN	PLL0.TESTOUT15
TCELL5:OUT.4.TMIN	BITSLICE4.TX_CNTVALUEOUT5
TCELL5:OUT.5.TMIN	BITSLICE4.TX_CNTVALUEOUT6
TCELL5:OUT.6.TMIN	BITSLICE4.TX_CNTVALUEOUT7
TCELL5:OUT.7.TMIN	BITSLICE4.TX_CNTVALUEOUT8
TCELL5:OUT.8.TMIN	BITSLICE5.TX_T_OUT
TCELL5:OUT.9.TMIN	BITSLICE4.RX_CNTVALUEOUT0
TCELL5:OUT.10.TMIN	BITSLICE4.RX_CNTVALUEOUT1
TCELL5:OUT.11.TMIN	BITSLICE4.RX_CNTVALUEOUT2
TCELL5:OUT.12.TMIN	BITSLICE4.RX_CNTVALUEOUT3
TCELL5:OUT.13.TMIN	BITSLICE4.RX_CNTVALUEOUT4
TCELL5:OUT.14.TMIN	BITSLICE4.RX_CNTVALUEOUT5
TCELL5:OUT.15.TMIN	BITSLICE4.RX_CNTVALUEOUT6
TCELL5:OUT.16.TMIN	BITSLICE4.RX_CNTVALUEOUT7
TCELL5:OUT.17.TMIN	BITSLICE4.RX_CNTVALUEOUT8
TCELL5:OUT.18.TMIN	BITSLICE5.PHY2CLB_FIFO_EMPTY
TCELL5:OUT.19.TMIN	BITSLICE5.RX_Q0
TCELL5:OUT.20.TMIN	BITSLICE5.RX_Q1
TCELL5:OUT.21.TMIN	BITSLICE5.RX_Q2
TCELL5:OUT.22.TMIN	BITSLICE5.RX_Q3
TCELL5:OUT.23.TMIN	BITSLICE5.RX_Q4
TCELL5:OUT.24.TMIN	BITSLICE5.RX_Q5
TCELL5:OUT.25.TMIN	BITSLICE5.RX_Q6
TCELL5:OUT.26.TMIN	BITSLICE5.RX_Q7
TCELL5:OUT.27.TMIN	BITSLICE5.TX_CNTVALUEOUT0
TCELL5:OUT.28.TMIN	BITSLICE5.TX_CNTVALUEOUT1
TCELL5:OUT.29.TMIN	BITSLICE5.TX_CNTVALUEOUT2
TCELL5:OUT.30.TMIN	BITSLICE5.TX_CNTVALUEOUT3
TCELL5:OUT.31.TMIN	BITSLICE5.TX_CNTVALUEOUT4
TCELL5:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.TXBIT_RST_B4
TCELL5:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.RXBIT_RST_B4
TCELL5:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.ODELAY_RST_B4
TCELL5:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.IDELAY_RST_B4
TCELL5:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK4
TCELL5:IMUX.BYP.0	PLL0.TESTIN8
TCELL5:IMUX.BYP.1	PLL0.TESTIN9
TCELL5:IMUX.BYP.2	PLL0.TESTIN10
TCELL5:IMUX.BYP.3	PLL0.TESTIN11
TCELL5:IMUX.BYP.6	BITSLICE4.RX_INC
TCELL5:IMUX.BYP.7	BITSLICE4.RX_EN_VTC
TCELL5:IMUX.BYP.8	BITSLICE4.RX_CE_IDELAY
TCELL5:IMUX.BYP.9	BITSLICE4.DYN_DCI_OUT_INT
TCELL5:IMUX.BYP.10	BITSLICE5.TX_LD
TCELL5:IMUX.BYP.11	BITSLICE5.TX_INC
TCELL5:IMUX.BYP.12	BITSLICE5.TX_EN_VTC
TCELL5:IMUX.BYP.13	BITSLICE5.TX_CE_ODELAY
TCELL5:IMUX.BYP.14	BITSLICE5.RX_LD
TCELL5:IMUX.BYP.15	BITSLICE5.RX_INC
TCELL5:IMUX.IMUX.6.DELAY	BITSLICE4.RX_DATAIN1
TCELL5:IMUX.IMUX.7.DELAY	BITSLICE4.TX_D0
TCELL5:IMUX.IMUX.8.DELAY	BITSLICE4.TX_D4
TCELL5:IMUX.IMUX.9.DELAY	BITSLICE4.TX_D6
TCELL5:IMUX.IMUX.10.DELAY	BITSLICE4.TX_CNTVALUEIN2
TCELL5:IMUX.IMUX.11.DELAY	BITSLICE4.TX_CNTVALUEIN4
TCELL5:IMUX.IMUX.12.DELAY	BITSLICE4.TX_CNTVALUEIN8
TCELL5:IMUX.IMUX.13.DELAY	BITSLICE4.RX_CNTVALUEIN1
TCELL5:IMUX.IMUX.14.DELAY	BITSLICE4.RX_CNTVALUEIN5
TCELL5:IMUX.IMUX.15.DELAY	BITSLICE4.RX_CNTVALUEIN7
TCELL5:IMUX.IMUX.16.DELAY	BITSLICE3.TX_CNTVALUEIN6
TCELL5:IMUX.IMUX.17.DELAY	BITSLICE3.TX_CNTVALUEIN7
TCELL5:IMUX.IMUX.18.DELAY	BITSLICE3.TX_CNTVALUEIN8
TCELL5:IMUX.IMUX.19.DELAY	BITSLICE3.RX_CNTVALUEIN0
TCELL5:IMUX.IMUX.20.DELAY	BITSLICE3.RX_CNTVALUEIN1
TCELL5:IMUX.IMUX.21.DELAY	BITSLICE3.RX_CNTVALUEIN2
TCELL5:IMUX.IMUX.22.DELAY	BITSLICE3.RX_CNTVALUEIN3
TCELL5:IMUX.IMUX.23.DELAY	BITSLICE3.RX_CNTVALUEIN4
TCELL5:IMUX.IMUX.24.DELAY	BITSLICE3.RX_CNTVALUEIN5
TCELL5:IMUX.IMUX.25.DELAY	BITSLICE3.RX_CNTVALUEIN6
TCELL5:IMUX.IMUX.26.DELAY	BITSLICE3.RX_CNTVALUEIN7
TCELL5:IMUX.IMUX.27.DELAY	BITSLICE3.RX_CNTVALUEIN8
TCELL5:IMUX.IMUX.28.DELAY	BITSLICE4.TX_T
TCELL5:IMUX.IMUX.29.DELAY	BITSLICE4.TX_CE_OFD
TCELL5:IMUX.IMUX.30.DELAY	BITSLICE4.RX_CE_IFD
TCELL5:IMUX.IMUX.31.DELAY	BITSLICE4.CLB2PHY_FIFO_RDEN
TCELL5:IMUX.IMUX.32.DELAY	BITSLICE4.TX_D1
TCELL5:IMUX.IMUX.33.DELAY	BITSLICE4.TX_D2
TCELL5:IMUX.IMUX.34.DELAY	BITSLICE4.TX_D3
TCELL5:IMUX.IMUX.35.DELAY	BITSLICE4.TX_D5
TCELL5:IMUX.IMUX.36.DELAY	BITSLICE4.TX_D7
TCELL5:IMUX.IMUX.37.DELAY	BITSLICE4.TX_CNTVALUEIN0
TCELL5:IMUX.IMUX.38.DELAY	BITSLICE4.TX_CNTVALUEIN1
TCELL5:IMUX.IMUX.39.DELAY	BITSLICE4.TX_CNTVALUEIN3
TCELL5:IMUX.IMUX.40.DELAY	BITSLICE4.TX_CNTVALUEIN5
TCELL5:IMUX.IMUX.41.DELAY	BITSLICE4.TX_CNTVALUEIN6
TCELL5:IMUX.IMUX.42.DELAY	BITSLICE4.TX_CNTVALUEIN7
TCELL5:IMUX.IMUX.43.DELAY	BITSLICE4.RX_CNTVALUEIN0
TCELL5:IMUX.IMUX.44.DELAY	BITSLICE4.RX_CNTVALUEIN2
TCELL5:IMUX.IMUX.45.DELAY	BITSLICE4.RX_CNTVALUEIN3
TCELL5:IMUX.IMUX.46.DELAY	BITSLICE4.RX_CNTVALUEIN4
TCELL5:IMUX.IMUX.47.DELAY	BITSLICE4.RX_CNTVALUEIN6
TCELL6:OUT.0.TMIN	PLL0.TESTOUT8
TCELL6:OUT.1.TMIN	PLL0.TESTOUT9
TCELL6:OUT.2.TMIN	PLL0.TESTOUT10
TCELL6:OUT.3.TMIN	PLL0.TESTOUT11
TCELL6:OUT.4.TMIN	BITSLICE5.TX_CNTVALUEOUT5
TCELL6:OUT.5.TMIN	BITSLICE5.TX_CNTVALUEOUT6
TCELL6:OUT.6.TMIN	BITSLICE5.TX_CNTVALUEOUT7
TCELL6:OUT.7.TMIN	BITSLICE5.TX_CNTVALUEOUT8
TCELL6:OUT.8.TMIN	BITSLICE6.TX_T_OUT
TCELL6:OUT.9.TMIN	BITSLICE5.RX_CNTVALUEOUT0
TCELL6:OUT.10.TMIN	BITSLICE5.RX_CNTVALUEOUT1
TCELL6:OUT.11.TMIN	BITSLICE5.RX_CNTVALUEOUT2
TCELL6:OUT.12.TMIN	BITSLICE5.RX_CNTVALUEOUT3
TCELL6:OUT.13.TMIN	BITSLICE5.RX_CNTVALUEOUT4
TCELL6:OUT.14.TMIN	BITSLICE5.RX_CNTVALUEOUT5
TCELL6:OUT.15.TMIN	BITSLICE5.RX_CNTVALUEOUT6
TCELL6:OUT.16.TMIN	BITSLICE5.RX_CNTVALUEOUT7
TCELL6:OUT.17.TMIN	BITSLICE5.RX_CNTVALUEOUT8
TCELL6:OUT.18.TMIN	RIU_OR0.RIU_RD_VALID
TCELL6:OUT.19.TMIN	RIU_OR0.RIU_RD_DATA0
TCELL6:OUT.20.TMIN	RIU_OR0.RIU_RD_DATA1
TCELL6:OUT.21.TMIN	RIU_OR0.RIU_RD_DATA2
TCELL6:OUT.22.TMIN	RIU_OR0.RIU_RD_DATA3
TCELL6:OUT.23.TMIN	RIU_OR0.RIU_RD_DATA4
TCELL6:OUT.24.TMIN	RIU_OR0.RIU_RD_DATA5
TCELL6:OUT.25.TMIN	RIU_OR0.RIU_RD_DATA6
TCELL6:OUT.26.TMIN	RIU_OR0.RIU_RD_DATA7
TCELL6:OUT.27.TMIN	RIU_OR0.RIU_RD_DATA8
TCELL6:OUT.28.TMIN	RIU_OR0.RIU_RD_DATA9
TCELL6:OUT.29.TMIN	RIU_OR0.RIU_RD_DATA10
TCELL6:OUT.30.TMIN	RIU_OR0.RIU_RD_DATA11
TCELL6:OUT.31.TMIN	RIU_OR0.RIU_RD_DATA12
TCELL6:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.TXBIT_RST_B5
TCELL6:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.RXBIT_RST_B5
TCELL6:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.ODELAY_RST_B5
TCELL6:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.IDELAY_RST_B5
TCELL6:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK5
TCELL6:IMUX.BYP.0	PLL0.TESTIN4
TCELL6:IMUX.BYP.1	PLL0.TESTIN5
TCELL6:IMUX.BYP.2	PLL0.TESTIN6
TCELL6:IMUX.BYP.3	PLL0.TESTIN7
TCELL6:IMUX.BYP.6	BITSLICE5.RX_EN_VTC
TCELL6:IMUX.BYP.7	BITSLICE5.RX_CE_IDELAY
TCELL6:IMUX.BYP.8	BITSLICE5.DYN_DCI_OUT_INT
TCELL6:IMUX.BYP.9	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B0
TCELL6:IMUX.BYP.10	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B1
TCELL6:IMUX.BYP.11	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B2
TCELL6:IMUX.BYP.12	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SPARE_B3
TCELL6:IMUX.BYP.13	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_RST_MASK_B
TCELL6:IMUX.BYP.14	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_MODE_B
TCELL6:IMUX.BYP.15	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN0
TCELL6:IMUX.IMUX.0.DELAY	PLL0.SCANMODEB
TCELL6:IMUX.IMUX.6.DELAY	BITSLICE5.TX_CNTVALUEIN1
TCELL6:IMUX.IMUX.7.DELAY	BITSLICE5.TX_CNTVALUEIN3
TCELL6:IMUX.IMUX.8.DELAY	BITSLICE5.TX_CNTVALUEIN7
TCELL6:IMUX.IMUX.10.DELAY	BITSLICE5.RX_CNTVALUEIN3
TCELL6:IMUX.IMUX.11.DELAY	BITSLICE5.RX_CNTVALUEIN5
TCELL6:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_EN, BITSLICE_CONTROL1.CLB2RIU_WR_EN
TCELL6:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA1, BITSLICE_CONTROL1.CLB2RIU_WR_DATA1
TCELL6:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA5, BITSLICE_CONTROL1.CLB2RIU_WR_DATA5
TCELL6:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA7, BITSLICE_CONTROL1.CLB2RIU_WR_DATA7
TCELL6:IMUX.IMUX.16.DELAY	BITSLICE4.RX_CNTVALUEIN8
TCELL6:IMUX.IMUX.17.DELAY	BITSLICE5.TX_T
TCELL6:IMUX.IMUX.18.DELAY	BITSLICE5.TX_CE_OFD
TCELL6:IMUX.IMUX.19.DELAY	BITSLICE5.RX_CE_IFD
TCELL6:IMUX.IMUX.20.DELAY	BITSLICE5.RX_DATAIN1
TCELL6:IMUX.IMUX.21.DELAY	BITSLICE5.CLB2PHY_FIFO_RDEN
TCELL6:IMUX.IMUX.22.DELAY	BITSLICE5.TX_D0
TCELL6:IMUX.IMUX.23.DELAY	BITSLICE5.TX_D1
TCELL6:IMUX.IMUX.24.DELAY	BITSLICE5.TX_D2
TCELL6:IMUX.IMUX.25.DELAY	BITSLICE5.TX_D3
TCELL6:IMUX.IMUX.26.DELAY	BITSLICE5.TX_D4
TCELL6:IMUX.IMUX.27.DELAY	BITSLICE5.TX_D5
TCELL6:IMUX.IMUX.28.DELAY	BITSLICE5.TX_D6
TCELL6:IMUX.IMUX.29.DELAY	BITSLICE5.TX_D7
TCELL6:IMUX.IMUX.30.DELAY	BITSLICE5.TX_CNTVALUEIN0
TCELL6:IMUX.IMUX.31.DELAY	BITSLICE5.TX_CNTVALUEIN2
TCELL6:IMUX.IMUX.32.DELAY	BITSLICE5.TX_CNTVALUEIN4
TCELL6:IMUX.IMUX.33.DELAY	BITSLICE5.TX_CNTVALUEIN5
TCELL6:IMUX.IMUX.34.DELAY	BITSLICE5.TX_CNTVALUEIN6
TCELL6:IMUX.IMUX.35.DELAY	BITSLICE5.TX_CNTVALUEIN8
TCELL6:IMUX.IMUX.36.DELAY	BITSLICE5.RX_CNTVALUEIN0
TCELL6:IMUX.IMUX.37.DELAY	BITSLICE5.RX_CNTVALUEIN1
TCELL6:IMUX.IMUX.38.DELAY	BITSLICE5.RX_CNTVALUEIN2
TCELL6:IMUX.IMUX.39.DELAY	BITSLICE5.RX_CNTVALUEIN4
TCELL6:IMUX.IMUX.40.DELAY	BITSLICE5.RX_CNTVALUEIN6
TCELL6:IMUX.IMUX.41.DELAY	BITSLICE5.RX_CNTVALUEIN7
TCELL6:IMUX.IMUX.42.DELAY	BITSLICE5.RX_CNTVALUEIN8
TCELL6:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA0, BITSLICE_CONTROL1.CLB2RIU_WR_DATA0
TCELL6:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA2, BITSLICE_CONTROL1.CLB2RIU_WR_DATA2
TCELL6:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA3, BITSLICE_CONTROL1.CLB2RIU_WR_DATA3
TCELL6:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA4, BITSLICE_CONTROL1.CLB2RIU_WR_DATA4
TCELL6:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA6, BITSLICE_CONTROL1.CLB2RIU_WR_DATA6
TCELL7:OUT.0.TMIN	PLL0.TESTOUT4
TCELL7:OUT.1.TMIN	PLL0.TESTOUT5
TCELL7:OUT.2.TMIN	PLL0.TESTOUT6
TCELL7:OUT.3.TMIN	PLL0.TESTOUT7
TCELL7:OUT.4.TMIN	RIU_OR0.RIU_RD_DATA13
TCELL7:OUT.5.TMIN	RIU_OR0.RIU_RD_DATA14
TCELL7:OUT.6.TMIN	RIU_OR0.RIU_RD_DATA15
TCELL7:OUT.7.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT0
TCELL7:OUT.8.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT1
TCELL7:OUT.9.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT2
TCELL7:OUT.10.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT3
TCELL7:OUT.11.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT4
TCELL7:OUT.12.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT5
TCELL7:OUT.13.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT6
TCELL7:OUT.14.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_SCAN_OUT7
TCELL7:OUT.15.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_DBG_CLK_STOP_OUT
TCELL7:OUT.16.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_DBG_CLK_STOP_FLG_OUT
TCELL7:OUT.17.TMIN	XIPHY_FEEDTHROUGH0.PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT
TCELL7:OUT.18.TMIN	BITSLICE12.PHY2CLB_FIFO_EMPTY
TCELL7:OUT.19.TMIN	BITSLICE12.RX_Q0
TCELL7:OUT.20.TMIN	BITSLICE12.RX_Q1
TCELL7:OUT.21.TMIN	BITSLICE12.RX_Q2
TCELL7:OUT.22.TMIN	BITSLICE12.RX_Q3
TCELL7:OUT.23.TMIN	BITSLICE12.RX_Q4
TCELL7:OUT.24.TMIN	BITSLICE12.RX_Q5
TCELL7:OUT.25.TMIN	BITSLICE12.RX_Q6
TCELL7:OUT.26.TMIN	BITSLICE12.RX_Q7
TCELL7:OUT.27.TMIN	BITSLICE12.TX_CNTVALUEOUT0
TCELL7:OUT.28.TMIN	BITSLICE12.TX_CNTVALUEOUT1
TCELL7:OUT.29.TMIN	BITSLICE12.TX_CNTVALUEOUT2
TCELL7:OUT.30.TMIN	BITSLICE12.TX_CNTVALUEOUT3
TCELL7:OUT.31.TMIN	BITSLICE12.TX_CNTVALUEOUT4
TCELL7:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_CLK_SDR
TCELL7:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_CLK_DIV4
TCELL7:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_CLK_DIV2
TCELL7:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.TXBIT_RST_B12
TCELL7:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.RXBIT_RST_B12
TCELL7:IMUX.BYP.0	PLL0.TESTIN0
TCELL7:IMUX.BYP.1	PLL0.TESTIN1
TCELL7:IMUX.BYP.2	PLL0.TESTIN2
TCELL7:IMUX.BYP.3	PLL0.TESTIN3
TCELL7:IMUX.BYP.6	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN1
TCELL7:IMUX.BYP.7	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN2
TCELL7:IMUX.BYP.8	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN3
TCELL7:IMUX.BYP.10	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN4
TCELL7:IMUX.BYP.11	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN5
TCELL7:IMUX.BYP.12	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN6
TCELL7:IMUX.BYP.13	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_IN7
TCELL7:IMUX.BYP.14	XIPHY_FEEDTHROUGH0.CLB2PHY_SCAN_EN_B
TCELL7:IMUX.BYP.15	BITSLICE12.TX_LD
TCELL7:IMUX.IMUX.0.DELAY	PLL0.SCANENB
TCELL7:IMUX.IMUX.6.DELAY	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_DIV4_CLK_SEL_B
TCELL7:IMUX.IMUX.7.DELAY	XIPHY_FEEDTHROUGH0.CLB2PHY_DBG_CT_START_EN
TCELL7:IMUX.IMUX.8.DELAY	BITSLICE12.TX_CE_OFD
TCELL7:IMUX.IMUX.9.DELAY	BITSLICE12.RX_DATAIN1
TCELL7:IMUX.IMUX.10.DELAY	BITSLICE12.TX_D2
TCELL7:IMUX.IMUX.11.DELAY	BITSLICE12.TX_D4
TCELL7:IMUX.IMUX.12.DELAY	BITSLICE12.TX_CNTVALUEIN0
TCELL7:IMUX.IMUX.13.DELAY	BITSLICE12.TX_CNTVALUEIN2
TCELL7:IMUX.IMUX.14.DELAY	BITSLICE12.TX_CNTVALUEIN6
TCELL7:IMUX.IMUX.15.DELAY	BITSLICE12.TX_CNTVALUEIN8
TCELL7:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA8, BITSLICE_CONTROL1.CLB2RIU_WR_DATA8
TCELL7:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA9, BITSLICE_CONTROL1.CLB2RIU_WR_DATA9
TCELL7:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA10, BITSLICE_CONTROL1.CLB2RIU_WR_DATA10
TCELL7:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA11, BITSLICE_CONTROL1.CLB2RIU_WR_DATA11
TCELL7:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA12, BITSLICE_CONTROL1.CLB2RIU_WR_DATA12
TCELL7:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA13, BITSLICE_CONTROL1.CLB2RIU_WR_DATA13
TCELL7:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA14, BITSLICE_CONTROL1.CLB2RIU_WR_DATA14
TCELL7:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL0.CLB2RIU_WR_DATA15, BITSLICE_CONTROL1.CLB2RIU_WR_DATA15
TCELL7:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL0.CLB2RIU_ADDR0, BITSLICE_CONTROL1.CLB2RIU_ADDR0
TCELL7:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL0.CLB2RIU_ADDR1, BITSLICE_CONTROL1.CLB2RIU_ADDR1
TCELL7:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL0.CLB2RIU_ADDR2, BITSLICE_CONTROL1.CLB2RIU_ADDR2
TCELL7:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL0.CLB2RIU_ADDR3, BITSLICE_CONTROL1.CLB2RIU_ADDR3
TCELL7:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL0.CLB2RIU_ADDR4, BITSLICE_CONTROL1.CLB2RIU_ADDR4
TCELL7:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL0.CLB2RIU_ADDR5, BITSLICE_CONTROL1.CLB2RIU_ADDR5
TCELL7:IMUX.IMUX.30.DELAY	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_SDR_CLK_SEL_B
TCELL7:IMUX.IMUX.31.DELAY	XIPHY_FEEDTHROUGH0.CLB2PHY_TEST_DIV2_CLK_SEL_B
TCELL7:IMUX.IMUX.32.DELAY	XIPHY_FEEDTHROUGH0.CLB2PHY_DBG_CLK_STOP_FLG_OUT
TCELL7:IMUX.IMUX.33.DELAY	XIPHY_FEEDTHROUGH0.CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT
TCELL7:IMUX.IMUX.34.DELAY	BITSLICE12.TX_T
TCELL7:IMUX.IMUX.35.DELAY	BITSLICE12.RX_CE_IFD
TCELL7:IMUX.IMUX.36.DELAY	BITSLICE12.CLB2PHY_FIFO_RDEN
TCELL7:IMUX.IMUX.37.DELAY	BITSLICE12.TX_D0
TCELL7:IMUX.IMUX.38.DELAY	BITSLICE12.TX_D1
TCELL7:IMUX.IMUX.39.DELAY	BITSLICE12.TX_D3
TCELL7:IMUX.IMUX.40.DELAY	BITSLICE12.TX_D5
TCELL7:IMUX.IMUX.41.DELAY	BITSLICE12.TX_D6
TCELL7:IMUX.IMUX.42.DELAY	BITSLICE12.TX_D7
TCELL7:IMUX.IMUX.43.DELAY	BITSLICE12.TX_CNTVALUEIN1
TCELL7:IMUX.IMUX.44.DELAY	BITSLICE12.TX_CNTVALUEIN3
TCELL7:IMUX.IMUX.45.DELAY	BITSLICE12.TX_CNTVALUEIN4
TCELL7:IMUX.IMUX.46.DELAY	BITSLICE12.TX_CNTVALUEIN5
TCELL7:IMUX.IMUX.47.DELAY	BITSLICE12.TX_CNTVALUEIN7
TCELL8:OUT.0.TMIN	PLL0.TESTOUT0
TCELL8:OUT.1.TMIN	PLL0.TESTOUT1
TCELL8:OUT.2.TMIN	PLL0.TESTOUT2
TCELL8:OUT.3.TMIN	PLL0.TESTOUT3
TCELL8:OUT.4.TMIN	BITSLICE12.TX_CNTVALUEOUT5
TCELL8:OUT.5.TMIN	BITSLICE12.TX_CNTVALUEOUT6
TCELL8:OUT.6.TMIN	BITSLICE12.TX_CNTVALUEOUT7
TCELL8:OUT.7.TMIN	BITSLICE12.TX_CNTVALUEOUT8
TCELL8:OUT.8.TMIN	BITSLICE7.TX_T_OUT
TCELL8:OUT.9.TMIN	BITSLICE12.RX_CNTVALUEOUT0
TCELL8:OUT.10.TMIN	BITSLICE12.RX_CNTVALUEOUT1
TCELL8:OUT.11.TMIN	BITSLICE12.RX_CNTVALUEOUT2
TCELL8:OUT.12.TMIN	BITSLICE12.RX_CNTVALUEOUT3
TCELL8:OUT.13.TMIN	BITSLICE12.RX_CNTVALUEOUT4
TCELL8:OUT.14.TMIN	BITSLICE12.RX_CNTVALUEOUT5
TCELL8:OUT.15.TMIN	BITSLICE12.RX_CNTVALUEOUT6
TCELL8:OUT.16.TMIN	BITSLICE12.RX_CNTVALUEOUT7
TCELL8:OUT.17.TMIN	BITSLICE12.RX_CNTVALUEOUT8
TCELL8:OUT.18.TMIN	BITSLICE6.PHY2CLB_FIFO_EMPTY
TCELL8:OUT.19.TMIN	BITSLICE6.RX_Q0
TCELL8:OUT.20.TMIN	BITSLICE6.RX_Q1
TCELL8:OUT.21.TMIN	BITSLICE6.RX_Q2
TCELL8:OUT.22.TMIN	BITSLICE6.RX_Q3
TCELL8:OUT.23.TMIN	BITSLICE6.RX_Q4
TCELL8:OUT.24.TMIN	BITSLICE6.RX_Q5
TCELL8:OUT.25.TMIN	BITSLICE6.RX_Q6
TCELL8:OUT.26.TMIN	BITSLICE6.RX_Q7
TCELL8:OUT.27.TMIN	BITSLICE6.TX_CNTVALUEOUT0
TCELL8:OUT.28.TMIN	BITSLICE6.TX_CNTVALUEOUT1
TCELL8:OUT.29.TMIN	BITSLICE6.TX_CNTVALUEOUT2
TCELL8:OUT.30.TMIN	BITSLICE6.TX_CNTVALUEOUT3
TCELL8:OUT.31.TMIN	BITSLICE6.TX_CNTVALUEOUT4
TCELL8:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.ODELAY_RST_B12
TCELL8:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.IDELAY_RST_B12
TCELL8:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK12
TCELL8:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.TXBIT_RST_B6
TCELL8:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.RXBIT_RST_B6
TCELL8:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.ODELAY_RST_B6
TCELL8:IMUX.BYP.0	PLL0.DADDR4
TCELL8:IMUX.BYP.1	PLL0.DADDR5
TCELL8:IMUX.BYP.2	PLL0.DADDR6
TCELL8:IMUX.BYP.6	BITSLICE12.TX_INC
TCELL8:IMUX.BYP.7	BITSLICE12.TX_EN_VTC
TCELL8:IMUX.BYP.8	BITSLICE12.TX_CE_ODELAY
TCELL8:IMUX.BYP.9	BITSLICE12.RX_LD
TCELL8:IMUX.BYP.10	BITSLICE12.RX_INC
TCELL8:IMUX.BYP.11	BITSLICE12.RX_EN_VTC
TCELL8:IMUX.BYP.12	BITSLICE12.RX_CE_IDELAY
TCELL8:IMUX.BYP.13	BITSLICE12.DYN_DCI_OUT_INT
TCELL8:IMUX.BYP.14	BITSLICE6.TX_LD
TCELL8:IMUX.BYP.15	BITSLICE6.TX_INC
TCELL8:IMUX.IMUX.0.DELAY	PLL0.SCANIN
TCELL8:IMUX.IMUX.6.DELAY	BITSLICE6.TX_D0
TCELL8:IMUX.IMUX.7.DELAY	BITSLICE6.TX_D2
TCELL8:IMUX.IMUX.8.DELAY	BITSLICE6.TX_D6
TCELL8:IMUX.IMUX.9.DELAY	BITSLICE6.TX_CNTVALUEIN0
TCELL8:IMUX.IMUX.10.DELAY	BITSLICE6.TX_CNTVALUEIN4
TCELL8:IMUX.IMUX.11.DELAY	BITSLICE6.TX_CNTVALUEIN6
TCELL8:IMUX.IMUX.12.DELAY	BITSLICE6.RX_CNTVALUEIN1
TCELL8:IMUX.IMUX.13.DELAY	BITSLICE6.RX_CNTVALUEIN3
TCELL8:IMUX.IMUX.14.DELAY	BITSLICE6.RX_CNTVALUEIN7
TCELL8:IMUX.IMUX.15.DELAY	BITSLICE7.TX_T
TCELL8:IMUX.IMUX.16.DELAY	BITSLICE12.RX_CNTVALUEIN0
TCELL8:IMUX.IMUX.17.DELAY	BITSLICE12.RX_CNTVALUEIN1
TCELL8:IMUX.IMUX.18.DELAY	BITSLICE12.RX_CNTVALUEIN2
TCELL8:IMUX.IMUX.19.DELAY	BITSLICE12.RX_CNTVALUEIN3
TCELL8:IMUX.IMUX.20.DELAY	BITSLICE12.RX_CNTVALUEIN4
TCELL8:IMUX.IMUX.21.DELAY	BITSLICE12.RX_CNTVALUEIN5
TCELL8:IMUX.IMUX.22.DELAY	BITSLICE12.RX_CNTVALUEIN6
TCELL8:IMUX.IMUX.23.DELAY	BITSLICE12.RX_CNTVALUEIN7
TCELL8:IMUX.IMUX.24.DELAY	BITSLICE12.RX_CNTVALUEIN8
TCELL8:IMUX.IMUX.25.DELAY	BITSLICE6.TX_T
TCELL8:IMUX.IMUX.26.DELAY	BITSLICE6.TX_CE_OFD
TCELL8:IMUX.IMUX.27.DELAY	BITSLICE6.RX_CE_IFD
TCELL8:IMUX.IMUX.29.DELAY	BITSLICE6.RX_DATAIN1
TCELL8:IMUX.IMUX.30.DELAY	BITSLICE6.CLB2PHY_FIFO_RDEN
TCELL8:IMUX.IMUX.31.DELAY	BITSLICE6.TX_D1
TCELL8:IMUX.IMUX.32.DELAY	BITSLICE6.TX_D3
TCELL8:IMUX.IMUX.33.DELAY	BITSLICE6.TX_D4
TCELL8:IMUX.IMUX.34.DELAY	BITSLICE6.TX_D5
TCELL8:IMUX.IMUX.35.DELAY	BITSLICE6.TX_D7
TCELL8:IMUX.IMUX.36.DELAY	BITSLICE6.TX_CNTVALUEIN1
TCELL8:IMUX.IMUX.37.DELAY	BITSLICE6.TX_CNTVALUEIN2
TCELL8:IMUX.IMUX.38.DELAY	BITSLICE6.TX_CNTVALUEIN3
TCELL8:IMUX.IMUX.39.DELAY	BITSLICE6.TX_CNTVALUEIN5
TCELL8:IMUX.IMUX.40.DELAY	BITSLICE6.TX_CNTVALUEIN7
TCELL8:IMUX.IMUX.41.DELAY	BITSLICE6.TX_CNTVALUEIN8
TCELL8:IMUX.IMUX.42.DELAY	BITSLICE6.RX_CNTVALUEIN0
TCELL8:IMUX.IMUX.43.DELAY	BITSLICE6.RX_CNTVALUEIN2
TCELL8:IMUX.IMUX.44.DELAY	BITSLICE6.RX_CNTVALUEIN4
TCELL8:IMUX.IMUX.45.DELAY	BITSLICE6.RX_CNTVALUEIN5
TCELL8:IMUX.IMUX.46.DELAY	BITSLICE6.RX_CNTVALUEIN6
TCELL8:IMUX.IMUX.47.DELAY	BITSLICE6.RX_CNTVALUEIN8
TCELL9:OUT.0.TMIN	PLL0.DOUT12
TCELL9:OUT.1.TMIN	PLL0.DOUT13
TCELL9:OUT.2.TMIN	PLL0.DOUT14
TCELL9:OUT.3.TMIN	PLL0.DOUT15
TCELL9:OUT.4.TMIN	BITSLICE6.TX_CNTVALUEOUT5
TCELL9:OUT.5.TMIN	BITSLICE6.TX_CNTVALUEOUT6
TCELL9:OUT.6.TMIN	BITSLICE6.TX_CNTVALUEOUT7
TCELL9:OUT.7.TMIN	BITSLICE6.TX_CNTVALUEOUT8
TCELL9:OUT.8.TMIN	BITSLICE8.TX_T_OUT
TCELL9:OUT.9.TMIN	BITSLICE6.RX_CNTVALUEOUT0
TCELL9:OUT.10.TMIN	BITSLICE6.RX_CNTVALUEOUT1
TCELL9:OUT.11.TMIN	BITSLICE6.RX_CNTVALUEOUT2
TCELL9:OUT.12.TMIN	BITSLICE6.RX_CNTVALUEOUT3
TCELL9:OUT.13.TMIN	BITSLICE6.RX_CNTVALUEOUT4
TCELL9:OUT.14.TMIN	BITSLICE6.RX_CNTVALUEOUT5
TCELL9:OUT.15.TMIN	BITSLICE6.RX_CNTVALUEOUT6
TCELL9:OUT.16.TMIN	BITSLICE6.RX_CNTVALUEOUT7
TCELL9:OUT.17.TMIN	BITSLICE6.RX_CNTVALUEOUT8
TCELL9:OUT.18.TMIN	BITSLICE7.PHY2CLB_FIFO_EMPTY
TCELL9:OUT.19.TMIN	BITSLICE7.RX_Q0
TCELL9:OUT.20.TMIN	BITSLICE7.RX_Q1
TCELL9:OUT.21.TMIN	BITSLICE7.RX_Q2
TCELL9:OUT.22.TMIN	BITSLICE7.RX_Q3
TCELL9:OUT.23.TMIN	BITSLICE7.RX_Q4
TCELL9:OUT.24.TMIN	BITSLICE7.RX_Q5
TCELL9:OUT.25.TMIN	BITSLICE7.RX_Q6
TCELL9:OUT.26.TMIN	BITSLICE7.RX_Q7
TCELL9:OUT.27.TMIN	BITSLICE7.TX_CNTVALUEOUT0
TCELL9:OUT.28.TMIN	BITSLICE7.TX_CNTVALUEOUT1
TCELL9:OUT.29.TMIN	BITSLICE7.TX_CNTVALUEOUT2
TCELL9:OUT.30.TMIN	BITSLICE7.TX_CNTVALUEOUT3
TCELL9:OUT.31.TMIN	BITSLICE7.TX_CNTVALUEOUT4
TCELL9:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.IDELAY_RST_B6
TCELL9:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK6
TCELL9:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.TXBIT_RST_B7
TCELL9:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.RXBIT_RST_B7
TCELL9:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.ODELAY_RST_B7
TCELL9:IMUX.BYP.0	PLL0.DADDR0
TCELL9:IMUX.BYP.1	PLL0.DADDR1
TCELL9:IMUX.BYP.2	PLL0.DADDR2
TCELL9:IMUX.BYP.3	PLL0.DADDR3
TCELL9:IMUX.BYP.6	BITSLICE6.TX_EN_VTC
TCELL9:IMUX.BYP.7	BITSLICE6.TX_CE_ODELAY
TCELL9:IMUX.BYP.8	BITSLICE6.RX_LD
TCELL9:IMUX.BYP.9	BITSLICE6.RX_INC
TCELL9:IMUX.BYP.10	BITSLICE6.RX_EN_VTC
TCELL9:IMUX.BYP.11	BITSLICE6.RX_CE_IDELAY
TCELL9:IMUX.BYP.12	BITSLICE6.DYN_DCI_OUT_INT
TCELL9:IMUX.BYP.14	BITSLICE7.TX_LD
TCELL9:IMUX.BYP.15	BITSLICE7.TX_INC
TCELL9:IMUX.IMUX.6.DELAY	BITSLICE7.TX_CNTVALUEIN3
TCELL9:IMUX.IMUX.7.DELAY	BITSLICE7.TX_CNTVALUEIN5
TCELL9:IMUX.IMUX.8.DELAY	BITSLICE7.RX_CNTVALUEIN0
TCELL9:IMUX.IMUX.9.DELAY	BITSLICE7.RX_CNTVALUEIN2
TCELL9:IMUX.IMUX.10.DELAY	BITSLICE7.RX_CNTVALUEIN6
TCELL9:IMUX.IMUX.11.DELAY	BITSLICE7.RX_CNTVALUEIN8
TCELL9:IMUX.IMUX.12.DELAY	BITSLICE8.RX_DATAIN1
TCELL9:IMUX.IMUX.13.DELAY	BITSLICE8.TX_D0
TCELL9:IMUX.IMUX.14.DELAY	BITSLICE8.TX_D4
TCELL9:IMUX.IMUX.15.DELAY	BITSLICE8.TX_D6
TCELL9:IMUX.IMUX.16.DELAY	BITSLICE7.TX_CE_OFD
TCELL9:IMUX.IMUX.17.DELAY	BITSLICE7.RX_CE_IFD
TCELL9:IMUX.IMUX.18.DELAY	BITSLICE7.RX_DATAIN1
TCELL9:IMUX.IMUX.19.DELAY	BITSLICE7.CLB2PHY_FIFO_RDEN
TCELL9:IMUX.IMUX.20.DELAY	BITSLICE7.TX_D0
TCELL9:IMUX.IMUX.21.DELAY	BITSLICE7.TX_D1
TCELL9:IMUX.IMUX.22.DELAY	BITSLICE7.TX_D2
TCELL9:IMUX.IMUX.23.DELAY	BITSLICE7.TX_D3
TCELL9:IMUX.IMUX.24.DELAY	BITSLICE7.TX_D4
TCELL9:IMUX.IMUX.25.DELAY	BITSLICE7.TX_D5
TCELL9:IMUX.IMUX.26.DELAY	BITSLICE7.TX_D6
TCELL9:IMUX.IMUX.27.DELAY	BITSLICE7.TX_D7
TCELL9:IMUX.IMUX.28.DELAY	BITSLICE7.TX_CNTVALUEIN0
TCELL9:IMUX.IMUX.29.DELAY	BITSLICE7.TX_CNTVALUEIN1
TCELL9:IMUX.IMUX.30.DELAY	BITSLICE7.TX_CNTVALUEIN2
TCELL9:IMUX.IMUX.31.DELAY	BITSLICE7.TX_CNTVALUEIN4
TCELL9:IMUX.IMUX.32.DELAY	BITSLICE7.TX_CNTVALUEIN6
TCELL9:IMUX.IMUX.33.DELAY	BITSLICE7.TX_CNTVALUEIN7
TCELL9:IMUX.IMUX.34.DELAY	BITSLICE7.TX_CNTVALUEIN8
TCELL9:IMUX.IMUX.35.DELAY	BITSLICE7.RX_CNTVALUEIN1
TCELL9:IMUX.IMUX.36.DELAY	BITSLICE7.RX_CNTVALUEIN3
TCELL9:IMUX.IMUX.37.DELAY	BITSLICE7.RX_CNTVALUEIN4
TCELL9:IMUX.IMUX.38.DELAY	BITSLICE7.RX_CNTVALUEIN5
TCELL9:IMUX.IMUX.39.DELAY	BITSLICE7.RX_CNTVALUEIN7
TCELL9:IMUX.IMUX.40.DELAY	BITSLICE8.TX_T
TCELL9:IMUX.IMUX.41.DELAY	BITSLICE8.TX_CE_OFD
TCELL9:IMUX.IMUX.42.DELAY	BITSLICE8.RX_CE_IFD
TCELL9:IMUX.IMUX.43.DELAY	BITSLICE8.CLB2PHY_FIFO_RDEN
TCELL9:IMUX.IMUX.44.DELAY	BITSLICE8.TX_D1
TCELL9:IMUX.IMUX.45.DELAY	BITSLICE8.TX_D2
TCELL9:IMUX.IMUX.46.DELAY	BITSLICE8.TX_D3
TCELL9:IMUX.IMUX.47.DELAY	BITSLICE8.TX_D5
TCELL10:OUT.0.TMIN	PLL0.DOUT8
TCELL10:OUT.1.TMIN	PLL0.DOUT9
TCELL10:OUT.2.TMIN	PLL0.DOUT10
TCELL10:OUT.3.TMIN	PLL0.DOUT11
TCELL10:OUT.4.TMIN	BITSLICE7.TX_CNTVALUEOUT5
TCELL10:OUT.5.TMIN	BITSLICE7.TX_CNTVALUEOUT6
TCELL10:OUT.6.TMIN	BITSLICE7.TX_CNTVALUEOUT7
TCELL10:OUT.7.TMIN	BITSLICE7.TX_CNTVALUEOUT8
TCELL10:OUT.8.TMIN	BITSLICE9.TX_T_OUT
TCELL10:OUT.9.TMIN	BITSLICE7.RX_CNTVALUEOUT0
TCELL10:OUT.10.TMIN	BITSLICE7.RX_CNTVALUEOUT1
TCELL10:OUT.11.TMIN	BITSLICE7.RX_CNTVALUEOUT2
TCELL10:OUT.12.TMIN	BITSLICE7.RX_CNTVALUEOUT3
TCELL10:OUT.13.TMIN	BITSLICE7.RX_CNTVALUEOUT4
TCELL10:OUT.14.TMIN	BITSLICE7.RX_CNTVALUEOUT5
TCELL10:OUT.15.TMIN	BITSLICE7.RX_CNTVALUEOUT6
TCELL10:OUT.16.TMIN	BITSLICE7.RX_CNTVALUEOUT7
TCELL10:OUT.17.TMIN	BITSLICE7.RX_CNTVALUEOUT8
TCELL10:OUT.18.TMIN	BITSLICE8.PHY2CLB_FIFO_EMPTY
TCELL10:OUT.19.TMIN	BITSLICE8.RX_Q0
TCELL10:OUT.20.TMIN	BITSLICE8.RX_Q1
TCELL10:OUT.21.TMIN	BITSLICE8.RX_Q2
TCELL10:OUT.22.TMIN	BITSLICE8.RX_Q3
TCELL10:OUT.23.TMIN	BITSLICE8.RX_Q4
TCELL10:OUT.24.TMIN	BITSLICE8.RX_Q5
TCELL10:OUT.25.TMIN	BITSLICE8.RX_Q6
TCELL10:OUT.26.TMIN	BITSLICE8.RX_Q7
TCELL10:OUT.27.TMIN	BITSLICE8.TX_CNTVALUEOUT0
TCELL10:OUT.28.TMIN	BITSLICE8.TX_CNTVALUEOUT1
TCELL10:OUT.29.TMIN	BITSLICE8.TX_CNTVALUEOUT2
TCELL10:OUT.30.TMIN	BITSLICE8.TX_CNTVALUEOUT3
TCELL10:OUT.31.TMIN	BITSLICE8.TX_CNTVALUEOUT4
TCELL10:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.IDELAY_RST_B7
TCELL10:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK7
TCELL10:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.TXBIT_RST_B8
TCELL10:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.RXBIT_RST_B8
TCELL10:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.ODELAY_RST_B8
TCELL10:IMUX.BYP.0	PLL0.DI12
TCELL10:IMUX.BYP.1	PLL0.DI13
TCELL10:IMUX.BYP.2	PLL0.DI14
TCELL10:IMUX.BYP.3	PLL0.DI15
TCELL10:IMUX.BYP.6	BITSLICE7.TX_EN_VTC
TCELL10:IMUX.BYP.7	BITSLICE7.TX_CE_ODELAY
TCELL10:IMUX.BYP.8	BITSLICE7.RX_LD
TCELL10:IMUX.BYP.9	BITSLICE7.RX_INC
TCELL10:IMUX.BYP.10	BITSLICE7.RX_EN_VTC
TCELL10:IMUX.BYP.11	BITSLICE7.RX_CE_IDELAY
TCELL10:IMUX.BYP.12	BITSLICE7.DYN_DCI_OUT_INT
TCELL10:IMUX.BYP.13	BITSLICE8.TX_LD
TCELL10:IMUX.BYP.14	BITSLICE8.TX_INC
TCELL10:IMUX.BYP.15	BITSLICE8.TX_EN_VTC
TCELL10:IMUX.IMUX.0.DELAY	PLL0.DWE
TCELL10:IMUX.IMUX.6.DELAY	BITSLICE8.RX_CNTVALUEIN4
TCELL10:IMUX.IMUX.7.DELAY	BITSLICE8.RX_CNTVALUEIN6
TCELL10:IMUX.IMUX.8.DELAY	BITSLICE_T1.CNTVALUEIN1
TCELL10:IMUX.IMUX.9.DELAY	BITSLICE_T1.CNTVALUEIN3
TCELL10:IMUX.IMUX.10.DELAY	BITSLICE_T1.CNTVALUEIN7
TCELL10:IMUX.IMUX.11.DELAY	BITSLICE_CONTROL1.CLB2RIU_NIBBLE_SEL
TCELL10:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS1_3
TCELL10:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS0_1
TCELL10:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL1.CLB2PHY_T_B1
TCELL10:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL1.CLB2PHY_T_B3
TCELL10:IMUX.IMUX.16.DELAY	BITSLICE8.TX_D7
TCELL10:IMUX.IMUX.18.DELAY	BITSLICE8.TX_CNTVALUEIN0
TCELL10:IMUX.IMUX.19.DELAY	BITSLICE8.TX_CNTVALUEIN1
TCELL10:IMUX.IMUX.20.DELAY	BITSLICE8.TX_CNTVALUEIN2
TCELL10:IMUX.IMUX.21.DELAY	BITSLICE8.TX_CNTVALUEIN3
TCELL10:IMUX.IMUX.22.DELAY	BITSLICE8.TX_CNTVALUEIN4
TCELL10:IMUX.IMUX.23.DELAY	BITSLICE8.TX_CNTVALUEIN5
TCELL10:IMUX.IMUX.24.DELAY	BITSLICE8.TX_CNTVALUEIN6
TCELL10:IMUX.IMUX.25.DELAY	BITSLICE8.TX_CNTVALUEIN7
TCELL10:IMUX.IMUX.26.DELAY	BITSLICE8.TX_CNTVALUEIN8
TCELL10:IMUX.IMUX.27.DELAY	BITSLICE8.RX_CNTVALUEIN0
TCELL10:IMUX.IMUX.28.DELAY	BITSLICE8.RX_CNTVALUEIN1
TCELL10:IMUX.IMUX.29.DELAY	BITSLICE8.RX_CNTVALUEIN2
TCELL10:IMUX.IMUX.30.DELAY	BITSLICE8.RX_CNTVALUEIN3
TCELL10:IMUX.IMUX.31.DELAY	BITSLICE8.RX_CNTVALUEIN5
TCELL10:IMUX.IMUX.32.DELAY	BITSLICE8.RX_CNTVALUEIN7
TCELL10:IMUX.IMUX.33.DELAY	BITSLICE8.RX_CNTVALUEIN8
TCELL10:IMUX.IMUX.34.DELAY	BITSLICE_T1.CNTVALUEIN0
TCELL10:IMUX.IMUX.35.DELAY	BITSLICE_T1.CNTVALUEIN2
TCELL10:IMUX.IMUX.36.DELAY	BITSLICE_T1.CNTVALUEIN4
TCELL10:IMUX.IMUX.37.DELAY	BITSLICE_T1.CNTVALUEIN5
TCELL10:IMUX.IMUX.38.DELAY	BITSLICE_T1.CNTVALUEIN6
TCELL10:IMUX.IMUX.39.DELAY	BITSLICE_T1.CNTVALUEIN8
TCELL10:IMUX.IMUX.40.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS1_0
TCELL10:IMUX.IMUX.41.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS1_1
TCELL10:IMUX.IMUX.42.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS1_2
TCELL10:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS0_0
TCELL10:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS0_2
TCELL10:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL1.CLB2PHY_WRCS0_3
TCELL10:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL1.CLB2PHY_T_B0
TCELL10:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL1.CLB2PHY_T_B2
TCELL11:OUT.0.TMIN	PLL0.DOUT4
TCELL11:OUT.1.TMIN	PLL0.DOUT5
TCELL11:OUT.2.TMIN	PLL0.DOUT6
TCELL11:OUT.3.TMIN	PLL0.DOUT7
TCELL11:OUT.4.TMIN	BITSLICE8.TX_CNTVALUEOUT5
TCELL11:OUT.5.TMIN	BITSLICE8.TX_CNTVALUEOUT6
TCELL11:OUT.6.TMIN	BITSLICE8.TX_CNTVALUEOUT7
TCELL11:OUT.7.TMIN	BITSLICE8.TX_CNTVALUEOUT8
TCELL11:OUT.8.TMIN	BITSLICE10.TX_T_OUT
TCELL11:OUT.9.TMIN	BITSLICE8.RX_CNTVALUEOUT0
TCELL11:OUT.10.TMIN	BITSLICE8.RX_CNTVALUEOUT1
TCELL11:OUT.11.TMIN	BITSLICE8.RX_CNTVALUEOUT2
TCELL11:OUT.12.TMIN	BITSLICE8.RX_CNTVALUEOUT3
TCELL11:OUT.13.TMIN	BITSLICE8.RX_CNTVALUEOUT4
TCELL11:OUT.14.TMIN	BITSLICE8.RX_CNTVALUEOUT5
TCELL11:OUT.15.TMIN	BITSLICE8.RX_CNTVALUEOUT6
TCELL11:OUT.16.TMIN	BITSLICE8.RX_CNTVALUEOUT7
TCELL11:OUT.17.TMIN	BITSLICE8.RX_CNTVALUEOUT8
TCELL11:OUT.18.TMIN	BITSLICE_T1.CNTVALUEOUT0
TCELL11:OUT.19.TMIN	BITSLICE_T1.CNTVALUEOUT1
TCELL11:OUT.20.TMIN	BITSLICE_T1.CNTVALUEOUT2
TCELL11:OUT.21.TMIN	BITSLICE_T1.CNTVALUEOUT3
TCELL11:OUT.22.TMIN	BITSLICE_T1.CNTVALUEOUT4
TCELL11:OUT.23.TMIN	BITSLICE_T1.CNTVALUEOUT5
TCELL11:OUT.24.TMIN	BITSLICE_T1.CNTVALUEOUT6
TCELL11:OUT.25.TMIN	BITSLICE_T1.CNTVALUEOUT7
TCELL11:OUT.26.TMIN	BITSLICE_T1.CNTVALUEOUT8
TCELL11:OUT.27.TMIN	BITSLICE_CONTROL1.PHY2CLB_PHY_RDY
TCELL11:OUT.28.TMIN	BITSLICE_CONTROL1.MASTER_PD_OUT
TCELL11:OUT.29.TMIN	BITSLICE_CONTROL1.PHY2CLB_FIXDLY_RDY
TCELL11:OUT.30.TMIN	BITSLICE_CONTROL1.CTRL_DLY_TEST_OUT
TCELL11:OUT.31.TMIN	BITSLICE11.TX_T_OUT
TCELL11:IMUX.CTRL.0	PLL0.DCLK_B
TCELL11:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.IDELAY_RST_B8
TCELL11:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK8
TCELL11:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.TRISTATE_ODELAY_RST_B1
TCELL11:IMUX.CTRL.6	BITSLICE_CONTROL1.REFCLK
TCELL11:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.CTRL_RST_B_UPP
TCELL11:IMUX.BYP.0	PLL0.DI8
TCELL11:IMUX.BYP.1	PLL0.DI9
TCELL11:IMUX.BYP.2	PLL0.DI10
TCELL11:IMUX.BYP.3	PLL0.DI11
TCELL11:IMUX.BYP.6	BITSLICE8.TX_CE_ODELAY
TCELL11:IMUX.BYP.8	BITSLICE8.RX_LD
TCELL11:IMUX.BYP.9	BITSLICE8.RX_INC
TCELL11:IMUX.BYP.10	BITSLICE8.RX_EN_VTC
TCELL11:IMUX.BYP.11	BITSLICE8.RX_CE_IDELAY
TCELL11:IMUX.BYP.12	BITSLICE8.DYN_DCI_OUT_INT
TCELL11:IMUX.BYP.13	BITSLICE_T1.CE_OFD
TCELL11:IMUX.BYP.14	BITSLICE_T1.LD
TCELL11:IMUX.BYP.15	BITSLICE_T1.INC
TCELL11:IMUX.IMUX.0.DELAY	PLL0.DEN
TCELL11:IMUX.IMUX.6.DELAY	BITSLICE9.RX_DATAIN1
TCELL11:IMUX.IMUX.7.DELAY	BITSLICE9.TX_D0
TCELL11:IMUX.IMUX.8.DELAY	BITSLICE9.TX_D4
TCELL11:IMUX.IMUX.9.DELAY	BITSLICE9.TX_D6
TCELL11:IMUX.IMUX.10.DELAY	BITSLICE9.TX_CNTVALUEIN2
TCELL11:IMUX.IMUX.11.DELAY	BITSLICE9.TX_CNTVALUEIN4
TCELL11:IMUX.IMUX.12.DELAY	BITSLICE9.TX_CNTVALUEIN7
TCELL11:IMUX.IMUX.13.DELAY	BITSLICE9.RX_CNTVALUEIN0
TCELL11:IMUX.IMUX.14.DELAY	BITSLICE9.RX_CNTVALUEIN4
TCELL11:IMUX.IMUX.15.DELAY	BITSLICE9.RX_CNTVALUEIN6
TCELL11:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDEN0
TCELL11:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDEN1
TCELL11:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDEN2
TCELL11:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDEN3
TCELL11:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS1_0
TCELL11:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS1_1
TCELL11:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS1_2
TCELL11:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS1_3
TCELL11:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS0_0
TCELL11:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS0_1
TCELL11:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS0_2
TCELL11:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL1.CLB2PHY_RDCS0_3
TCELL11:IMUX.IMUX.28.DELAY	BITSLICE9.TX_T
TCELL11:IMUX.IMUX.29.DELAY	BITSLICE9.TX_CE_OFD
TCELL11:IMUX.IMUX.30.DELAY	BITSLICE9.RX_CE_IFD
TCELL11:IMUX.IMUX.31.DELAY	BITSLICE9.CLB2PHY_FIFO_RDEN
TCELL11:IMUX.IMUX.32.DELAY	BITSLICE9.TX_D1
TCELL11:IMUX.IMUX.33.DELAY	BITSLICE9.TX_D2
TCELL11:IMUX.IMUX.34.DELAY	BITSLICE9.TX_D3
TCELL11:IMUX.IMUX.35.DELAY	BITSLICE9.TX_D5
TCELL11:IMUX.IMUX.36.DELAY	BITSLICE9.TX_D7
TCELL11:IMUX.IMUX.37.DELAY	BITSLICE9.TX_CNTVALUEIN0
TCELL11:IMUX.IMUX.38.DELAY	BITSLICE9.TX_CNTVALUEIN1
TCELL11:IMUX.IMUX.39.DELAY	BITSLICE9.TX_CNTVALUEIN3
TCELL11:IMUX.IMUX.40.DELAY	BITSLICE9.TX_CNTVALUEIN5
TCELL11:IMUX.IMUX.41.DELAY	BITSLICE9.TX_CNTVALUEIN6
TCELL11:IMUX.IMUX.43.DELAY	BITSLICE9.TX_CNTVALUEIN8
TCELL11:IMUX.IMUX.44.DELAY	BITSLICE9.RX_CNTVALUEIN1
TCELL11:IMUX.IMUX.45.DELAY	BITSLICE9.RX_CNTVALUEIN2
TCELL11:IMUX.IMUX.46.DELAY	BITSLICE9.RX_CNTVALUEIN3
TCELL11:IMUX.IMUX.47.DELAY	BITSLICE9.RX_CNTVALUEIN5
TCELL12:OUT.0.TMIN	PLL0.DOUT0
TCELL12:OUT.1.TMIN	PLL0.DOUT1
TCELL12:OUT.2.TMIN	PLL0.DOUT2
TCELL12:OUT.3.TMIN	PLL0.DOUT3
TCELL12:OUT.4.TMIN	BITSLICE9.PHY2CLB_FIFO_EMPTY
TCELL12:OUT.5.TMIN	BITSLICE9.RX_Q0
TCELL12:OUT.6.TMIN	BITSLICE9.RX_Q1
TCELL12:OUT.7.TMIN	BITSLICE9.RX_Q2
TCELL12:OUT.8.TMIN	BITSLICE9.RX_Q3
TCELL12:OUT.9.TMIN	BITSLICE9.RX_Q4
TCELL12:OUT.10.TMIN	BITSLICE9.RX_Q5
TCELL12:OUT.11.TMIN	BITSLICE9.RX_Q6
TCELL12:OUT.12.TMIN	BITSLICE9.RX_Q7
TCELL12:OUT.13.TMIN	BITSLICE9.TX_CNTVALUEOUT0
TCELL12:OUT.14.TMIN	BITSLICE9.TX_CNTVALUEOUT1
TCELL12:OUT.15.TMIN	BITSLICE9.TX_CNTVALUEOUT2
TCELL12:OUT.16.TMIN	BITSLICE9.TX_CNTVALUEOUT3
TCELL12:OUT.17.TMIN	BITSLICE9.TX_CNTVALUEOUT4
TCELL12:OUT.18.TMIN	BITSLICE9.TX_CNTVALUEOUT5
TCELL12:OUT.19.TMIN	BITSLICE9.TX_CNTVALUEOUT6
TCELL12:OUT.20.TMIN	BITSLICE9.TX_CNTVALUEOUT7
TCELL12:OUT.21.TMIN	BITSLICE9.TX_CNTVALUEOUT8
TCELL12:OUT.22.TMIN	BITSLICE12.TX_T_OUT
TCELL12:OUT.23.TMIN	BITSLICE9.RX_CNTVALUEOUT0
TCELL12:OUT.24.TMIN	BITSLICE9.RX_CNTVALUEOUT1
TCELL12:OUT.25.TMIN	BITSLICE9.RX_CNTVALUEOUT2
TCELL12:OUT.26.TMIN	BITSLICE9.RX_CNTVALUEOUT3
TCELL12:OUT.27.TMIN	BITSLICE9.RX_CNTVALUEOUT4
TCELL12:OUT.28.TMIN	BITSLICE9.RX_CNTVALUEOUT5
TCELL12:OUT.29.TMIN	BITSLICE9.RX_CNTVALUEOUT6
TCELL12:OUT.30.TMIN	BITSLICE9.RX_CNTVALUEOUT7
TCELL12:OUT.31.TMIN	BITSLICE9.RX_CNTVALUEOUT8
TCELL12:IMUX.CTRL.2	BITSLICE_CONTROL1.RIU_CLK, XIPHY_FEEDTHROUGH0.CLB2PHY_CTRL_CLK_UPP
TCELL12:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.TXBIT_RST_B9
TCELL12:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.RXBIT_RST_B9
TCELL12:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.ODELAY_RST_B9
TCELL12:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.IDELAY_RST_B9
TCELL12:IMUX.BYP.0	PLL0.DI4
TCELL12:IMUX.BYP.1	PLL0.DI5
TCELL12:IMUX.BYP.2	PLL0.DI6
TCELL12:IMUX.BYP.3	PLL0.DI7
TCELL12:IMUX.BYP.6	BITSLICE_T1.CE_ODELAY
TCELL12:IMUX.BYP.7	BITSLICE_CONTROL1.EN_VTC
TCELL12:IMUX.BYP.8	BITSLICE_CONTROL1.CTRL_DLY_TEST_IN
TCELL12:IMUX.BYP.9	BITSLICE9.TX_LD
TCELL12:IMUX.BYP.10	BITSLICE9.TX_INC
TCELL12:IMUX.BYP.11	BITSLICE9.TX_EN_VTC
TCELL12:IMUX.BYP.12	BITSLICE9.TX_CE_ODELAY
TCELL12:IMUX.BYP.13	BITSLICE9.RX_LD
TCELL12:IMUX.BYP.14	BITSLICE9.RX_INC
TCELL12:IMUX.BYP.15	BITSLICE9.RX_EN_VTC
TCELL12:IMUX.IMUX.0.DELAY	PLL0.PWRDWN
TCELL12:IMUX.IMUX.6.DELAY	BITSLICE10.TX_CNTVALUEIN0
TCELL12:IMUX.IMUX.7.DELAY	BITSLICE10.TX_CNTVALUEIN2
TCELL12:IMUX.IMUX.8.DELAY	BITSLICE10.TX_CNTVALUEIN6
TCELL12:IMUX.IMUX.9.DELAY	BITSLICE10.TX_CNTVALUEIN8
TCELL12:IMUX.IMUX.10.DELAY	BITSLICE10.RX_CNTVALUEIN3
TCELL12:IMUX.IMUX.11.DELAY	BITSLICE10.RX_CNTVALUEIN5
TCELL12:IMUX.IMUX.12.DELAY	BITSLICE11.TX_T
TCELL12:IMUX.IMUX.13.DELAY	BITSLICE11.RX_CE_IFD
TCELL12:IMUX.IMUX.14.DELAY	BITSLICE11.TX_D1
TCELL12:IMUX.IMUX.15.DELAY	BITSLICE11.TX_D3
TCELL12:IMUX.IMUX.16.DELAY	BITSLICE9.RX_CNTVALUEIN7
TCELL12:IMUX.IMUX.17.DELAY	BITSLICE9.RX_CNTVALUEIN8
TCELL12:IMUX.IMUX.18.DELAY	BITSLICE10.TX_T
TCELL12:IMUX.IMUX.19.DELAY	BITSLICE10.TX_CE_OFD
TCELL12:IMUX.IMUX.20.DELAY	BITSLICE10.RX_CE_IFD
TCELL12:IMUX.IMUX.21.DELAY	BITSLICE10.RX_DATAIN1
TCELL12:IMUX.IMUX.22.DELAY	BITSLICE10.CLB2PHY_FIFO_RDEN
TCELL12:IMUX.IMUX.23.DELAY	BITSLICE10.TX_D5
TCELL12:IMUX.IMUX.24.DELAY	BITSLICE10.TX_D4
TCELL12:IMUX.IMUX.25.DELAY	BITSLICE10.TX_D3
TCELL12:IMUX.IMUX.26.DELAY	BITSLICE10.TX_D2
TCELL12:IMUX.IMUX.27.DELAY	BITSLICE10.TX_D1
TCELL12:IMUX.IMUX.28.DELAY	BITSLICE10.TX_D0
TCELL12:IMUX.IMUX.29.DELAY	BITSLICE10.TX_D6
TCELL12:IMUX.IMUX.30.DELAY	BITSLICE10.TX_D7
TCELL12:IMUX.IMUX.31.DELAY	BITSLICE10.TX_CNTVALUEIN1
TCELL12:IMUX.IMUX.32.DELAY	BITSLICE10.TX_CNTVALUEIN3
TCELL12:IMUX.IMUX.33.DELAY	BITSLICE10.TX_CNTVALUEIN4
TCELL12:IMUX.IMUX.34.DELAY	BITSLICE10.TX_CNTVALUEIN5
TCELL12:IMUX.IMUX.35.DELAY	BITSLICE10.TX_CNTVALUEIN7
TCELL12:IMUX.IMUX.36.DELAY	BITSLICE10.RX_CNTVALUEIN0
TCELL12:IMUX.IMUX.37.DELAY	BITSLICE10.RX_CNTVALUEIN1
TCELL12:IMUX.IMUX.38.DELAY	BITSLICE10.RX_CNTVALUEIN2
TCELL12:IMUX.IMUX.39.DELAY	BITSLICE10.RX_CNTVALUEIN4
TCELL12:IMUX.IMUX.40.DELAY	BITSLICE10.RX_CNTVALUEIN6
TCELL12:IMUX.IMUX.41.DELAY	BITSLICE10.RX_CNTVALUEIN7
TCELL12:IMUX.IMUX.42.DELAY	BITSLICE10.RX_CNTVALUEIN8
TCELL12:IMUX.IMUX.43.DELAY	BITSLICE11.TX_CE_OFD
TCELL12:IMUX.IMUX.44.DELAY	BITSLICE11.RX_DATAIN1
TCELL12:IMUX.IMUX.45.DELAY	BITSLICE11.CLB2PHY_FIFO_RDEN
TCELL12:IMUX.IMUX.46.DELAY	BITSLICE11.TX_D0
TCELL12:IMUX.IMUX.47.DELAY	BITSLICE11.TX_D2
TCELL13:OUT.0.TMIN	PLL0.DRDY
TCELL13:OUT.1.TMIN	PLL0.LOCKED
TCELL13:OUT.2.TMIN	PLL0.TESTOUT36
TCELL13:OUT.3.TMIN	PLL0.SCANOUT
TCELL13:OUT.4.TMIN	BITSLICE10.PHY2CLB_FIFO_EMPTY
TCELL13:OUT.5.TMIN	BITSLICE10.RX_Q0
TCELL13:OUT.6.TMIN	BITSLICE10.RX_Q1
TCELL13:OUT.7.TMIN	BITSLICE10.RX_Q2
TCELL13:OUT.8.TMIN	BITSLICE10.RX_Q3
TCELL13:OUT.9.TMIN	BITSLICE10.RX_Q4
TCELL13:OUT.10.TMIN	BITSLICE10.RX_Q5
TCELL13:OUT.11.TMIN	BITSLICE10.RX_Q6
TCELL13:OUT.12.TMIN	BITSLICE10.RX_Q7
TCELL13:OUT.13.TMIN	BITSLICE10.TX_CNTVALUEOUT0
TCELL13:OUT.14.TMIN	BITSLICE10.TX_CNTVALUEOUT1
TCELL13:OUT.15.TMIN	BITSLICE10.TX_CNTVALUEOUT2
TCELL13:OUT.16.TMIN	BITSLICE10.TX_CNTVALUEOUT3
TCELL13:OUT.17.TMIN	BITSLICE10.TX_CNTVALUEOUT4
TCELL13:OUT.18.TMIN	BITSLICE10.TX_CNTVALUEOUT5
TCELL13:OUT.19.TMIN	BITSLICE10.TX_CNTVALUEOUT6
TCELL13:OUT.20.TMIN	BITSLICE10.TX_CNTVALUEOUT7
TCELL13:OUT.21.TMIN	BITSLICE10.TX_CNTVALUEOUT8
TCELL13:OUT.23.TMIN	BITSLICE10.RX_CNTVALUEOUT0
TCELL13:OUT.24.TMIN	BITSLICE10.RX_CNTVALUEOUT1
TCELL13:OUT.25.TMIN	BITSLICE10.RX_CNTVALUEOUT2
TCELL13:OUT.26.TMIN	BITSLICE10.RX_CNTVALUEOUT3
TCELL13:OUT.27.TMIN	BITSLICE10.RX_CNTVALUEOUT4
TCELL13:OUT.28.TMIN	BITSLICE10.RX_CNTVALUEOUT5
TCELL13:OUT.29.TMIN	BITSLICE10.RX_CNTVALUEOUT6
TCELL13:OUT.30.TMIN	BITSLICE10.RX_CNTVALUEOUT7
TCELL13:OUT.31.TMIN	BITSLICE10.RX_CNTVALUEOUT8
TCELL13:IMUX.CTRL.0	PLL0.SCANCLK_B
TCELL13:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK9
TCELL13:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.TXBIT_RST_B10
TCELL13:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.RXBIT_RST_B10
TCELL13:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.ODELAY_RST_B10
TCELL13:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.IDELAY_RST_B10
TCELL13:IMUX.BYP.0	PLL0.DI0
TCELL13:IMUX.BYP.1	PLL0.DI1
TCELL13:IMUX.BYP.2	PLL0.DI2
TCELL13:IMUX.BYP.3	PLL0.DI3
TCELL13:IMUX.BYP.6	BITSLICE9.RX_CE_IDELAY
TCELL13:IMUX.BYP.7	BITSLICE9.DYN_DCI_OUT_INT
TCELL13:IMUX.BYP.8	BITSLICE10.TX_LD
TCELL13:IMUX.BYP.9	BITSLICE10.TX_INC
TCELL13:IMUX.BYP.10	BITSLICE10.TX_EN_VTC
TCELL13:IMUX.BYP.11	BITSLICE10.TX_CE_ODELAY
TCELL13:IMUX.BYP.12	BITSLICE10.RX_LD
TCELL13:IMUX.BYP.13	BITSLICE10.RX_INC
TCELL13:IMUX.BYP.14	BITSLICE10.RX_EN_VTC
TCELL13:IMUX.BYP.15	BITSLICE10.RX_CE_IDELAY
TCELL13:IMUX.IMUX.0.DELAY	PLL0.RST
TCELL13:IMUX.IMUX.6.DELAY	BITSLICE11.TX_D5
TCELL13:IMUX.IMUX.7.DELAY	BITSLICE11.TX_D6
TCELL13:IMUX.IMUX.8.DELAY	BITSLICE11.TX_D7
TCELL13:IMUX.IMUX.9.DELAY	BITSLICE11.TX_CNTVALUEIN0
TCELL13:IMUX.IMUX.10.DELAY	BITSLICE11.TX_CNTVALUEIN1
TCELL13:IMUX.IMUX.11.DELAY	BITSLICE11.TX_CNTVALUEIN2
TCELL13:IMUX.IMUX.12.DELAY	BITSLICE11.TX_CNTVALUEIN3
TCELL13:IMUX.IMUX.13.DELAY	BITSLICE11.TX_CNTVALUEIN4
TCELL13:IMUX.IMUX.14.DELAY	BITSLICE11.TX_CNTVALUEIN5
TCELL13:IMUX.IMUX.15.DELAY	BITSLICE11.TX_CNTVALUEIN6
TCELL13:IMUX.IMUX.16.DELAY	BITSLICE11.TX_D4
TCELL14:OUT.0.TMIN	PLL1.TESTOUT32
TCELL14:OUT.1.TMIN	PLL1.TESTOUT33
TCELL14:OUT.2.TMIN	PLL1.TESTOUT34
TCELL14:OUT.3.TMIN	PLL1.TESTOUT35
TCELL14:OUT.4.TMIN	BITSLICE11.PHY2CLB_FIFO_EMPTY
TCELL14:OUT.5.TMIN	BITSLICE11.RX_Q0
TCELL14:OUT.6.TMIN	BITSLICE11.RX_Q1
TCELL14:OUT.7.TMIN	BITSLICE11.RX_Q2
TCELL14:OUT.8.TMIN	BITSLICE11.RX_Q3
TCELL14:OUT.9.TMIN	BITSLICE11.RX_Q4
TCELL14:OUT.10.TMIN	BITSLICE11.RX_Q5
TCELL14:OUT.11.TMIN	BITSLICE11.RX_Q6
TCELL14:OUT.12.TMIN	BITSLICE11.RX_Q7
TCELL14:OUT.13.TMIN	BITSLICE11.TX_CNTVALUEOUT0
TCELL14:OUT.14.TMIN	BITSLICE11.TX_CNTVALUEOUT1
TCELL14:OUT.15.TMIN	BITSLICE11.TX_CNTVALUEOUT2
TCELL14:OUT.16.TMIN	BITSLICE11.TX_CNTVALUEOUT3
TCELL14:OUT.17.TMIN	BITSLICE11.TX_CNTVALUEOUT4
TCELL14:OUT.18.TMIN	BITSLICE11.TX_CNTVALUEOUT5
TCELL14:OUT.19.TMIN	BITSLICE11.TX_CNTVALUEOUT6
TCELL14:OUT.20.TMIN	BITSLICE11.TX_CNTVALUEOUT7
TCELL14:OUT.21.TMIN	BITSLICE11.TX_CNTVALUEOUT8
TCELL14:OUT.23.TMIN	BITSLICE11.RX_CNTVALUEOUT0
TCELL14:OUT.24.TMIN	BITSLICE11.RX_CNTVALUEOUT1
TCELL14:OUT.25.TMIN	BITSLICE11.RX_CNTVALUEOUT2
TCELL14:OUT.26.TMIN	BITSLICE11.RX_CNTVALUEOUT3
TCELL14:OUT.27.TMIN	BITSLICE11.RX_CNTVALUEOUT4
TCELL14:OUT.28.TMIN	BITSLICE11.RX_CNTVALUEOUT5
TCELL14:OUT.29.TMIN	BITSLICE11.RX_CNTVALUEOUT6
TCELL14:OUT.30.TMIN	BITSLICE11.RX_CNTVALUEOUT7
TCELL14:OUT.31.TMIN	BITSLICE11.RX_CNTVALUEOUT8
TCELL14:IMUX.CTRL.2	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK10
TCELL14:IMUX.CTRL.3	XIPHY_FEEDTHROUGH0.TXBIT_RST_B11
TCELL14:IMUX.CTRL.4	XIPHY_FEEDTHROUGH0.RXBIT_RST_B11
TCELL14:IMUX.CTRL.5	XIPHY_FEEDTHROUGH0.ODELAY_RST_B11
TCELL14:IMUX.CTRL.6	XIPHY_FEEDTHROUGH0.IDELAY_RST_B11
TCELL14:IMUX.CTRL.7	XIPHY_FEEDTHROUGH0.CLB2PHY_FIFO_CLK11
TCELL14:IMUX.BYP.0	PLL1.TESTIN28
TCELL14:IMUX.BYP.1	PLL1.TESTIN29
TCELL14:IMUX.BYP.2	PLL1.TESTIN30
TCELL14:IMUX.BYP.3	PLL1.TESTIN31
TCELL14:IMUX.BYP.6	BITSLICE10.DYN_DCI_OUT_INT
TCELL14:IMUX.BYP.7	BITSLICE11.TX_LD
TCELL14:IMUX.BYP.8	BITSLICE11.TX_INC
TCELL14:IMUX.BYP.9	BITSLICE11.TX_EN_VTC
TCELL14:IMUX.BYP.10	BITSLICE11.TX_CE_ODELAY
TCELL14:IMUX.BYP.11	BITSLICE11.RX_LD
TCELL14:IMUX.BYP.12	BITSLICE11.RX_INC
TCELL14:IMUX.BYP.13	BITSLICE11.RX_EN_VTC
TCELL14:IMUX.BYP.14	BITSLICE11.RX_CE_IDELAY
TCELL14:IMUX.BYP.15	BITSLICE11.DYN_DCI_OUT_INT
TCELL14:IMUX.IMUX.6.DELAY	BITSLICE11.TX_CNTVALUEIN8
TCELL14:IMUX.IMUX.7.DELAY	BITSLICE11.RX_CNTVALUEIN0
TCELL14:IMUX.IMUX.8.DELAY	BITSLICE11.RX_CNTVALUEIN1
TCELL14:IMUX.IMUX.9.DELAY	BITSLICE11.RX_CNTVALUEIN2
TCELL14:IMUX.IMUX.10.DELAY	BITSLICE11.RX_CNTVALUEIN3
TCELL14:IMUX.IMUX.11.DELAY	BITSLICE11.RX_CNTVALUEIN4
TCELL14:IMUX.IMUX.12.DELAY	BITSLICE11.RX_CNTVALUEIN5
TCELL14:IMUX.IMUX.13.DELAY	BITSLICE11.RX_CNTVALUEIN6
TCELL14:IMUX.IMUX.14.DELAY	BITSLICE11.RX_CNTVALUEIN7
TCELL14:IMUX.IMUX.15.DELAY	BITSLICE11.RX_CNTVALUEIN8
TCELL14:IMUX.IMUX.16.DELAY	BITSLICE11.TX_CNTVALUEIN7
TCELL15:OUT.0.TMIN	PLL1.TESTOUT28
TCELL15:OUT.1.TMIN	PLL1.TESTOUT29
TCELL15:OUT.2.TMIN	PLL1.TESTOUT30
TCELL15:OUT.3.TMIN	PLL1.TESTOUT31
TCELL15:OUT.4.TMIN	BITSLICE13.PHY2CLB_FIFO_EMPTY
TCELL15:OUT.5.TMIN	BITSLICE13.RX_Q0
TCELL15:OUT.6.TMIN	BITSLICE13.RX_Q1
TCELL15:OUT.7.TMIN	BITSLICE13.RX_Q2
TCELL15:OUT.8.TMIN	BITSLICE13.RX_Q3
TCELL15:OUT.9.TMIN	BITSLICE13.RX_Q4
TCELL15:OUT.10.TMIN	BITSLICE13.RX_Q5
TCELL15:OUT.11.TMIN	BITSLICE13.RX_Q6
TCELL15:OUT.12.TMIN	BITSLICE13.RX_Q7
TCELL15:OUT.13.TMIN	BITSLICE13.TX_CNTVALUEOUT0
TCELL15:OUT.14.TMIN	BITSLICE13.TX_CNTVALUEOUT1
TCELL15:OUT.15.TMIN	BITSLICE13.TX_CNTVALUEOUT2
TCELL15:OUT.16.TMIN	BITSLICE13.TX_CNTVALUEOUT3
TCELL15:OUT.17.TMIN	BITSLICE13.TX_CNTVALUEOUT4
TCELL15:OUT.18.TMIN	BITSLICE13.TX_CNTVALUEOUT5
TCELL15:OUT.19.TMIN	BITSLICE13.TX_CNTVALUEOUT6
TCELL15:OUT.20.TMIN	BITSLICE13.TX_CNTVALUEOUT7
TCELL15:OUT.21.TMIN	BITSLICE13.TX_CNTVALUEOUT8
TCELL15:OUT.22.TMIN	BITSLICE13.TX_T_OUT
TCELL15:OUT.23.TMIN	BITSLICE13.RX_CNTVALUEOUT0
TCELL15:OUT.24.TMIN	BITSLICE13.RX_CNTVALUEOUT1
TCELL15:OUT.25.TMIN	BITSLICE13.RX_CNTVALUEOUT2
TCELL15:OUT.26.TMIN	BITSLICE13.RX_CNTVALUEOUT3
TCELL15:OUT.27.TMIN	BITSLICE13.RX_CNTVALUEOUT4
TCELL15:OUT.28.TMIN	BITSLICE13.RX_CNTVALUEOUT5
TCELL15:OUT.29.TMIN	BITSLICE13.RX_CNTVALUEOUT6
TCELL15:OUT.30.TMIN	BITSLICE13.RX_CNTVALUEOUT7
TCELL15:OUT.31.TMIN	BITSLICE13.RX_CNTVALUEOUT8
TCELL15:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.TXBIT_TRI_RST_B0
TCELL15:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.TXBIT_RST_B0
TCELL15:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.RXBIT_RST_B0
TCELL15:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.ODELAY_RST_B0
TCELL15:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.IDELAY_RST_B0
TCELL15:IMUX.BYP.0	PLL1.TESTIN24
TCELL15:IMUX.BYP.1	PLL1.TESTIN25
TCELL15:IMUX.BYP.2	PLL1.TESTIN26
TCELL15:IMUX.BYP.3	PLL1.TESTIN27
TCELL15:IMUX.BYP.6	BITSLICE_T2.EN_VTC
TCELL15:IMUX.BYP.7	BITSLICE13.TX_LD
TCELL15:IMUX.BYP.8	BITSLICE13.TX_INC
TCELL15:IMUX.BYP.9	BITSLICE13.TX_EN_VTC
TCELL15:IMUX.BYP.10	BITSLICE13.TX_CE_ODELAY
TCELL15:IMUX.BYP.11	BITSLICE13.RX_LD
TCELL15:IMUX.BYP.12	BITSLICE13.RX_INC
TCELL15:IMUX.BYP.13	BITSLICE13.RX_EN_VTC
TCELL15:IMUX.BYP.14	BITSLICE13.RX_CE_IDELAY
TCELL15:IMUX.BYP.15	BITSLICE13.DYN_DCI_OUT_INT
TCELL15:IMUX.IMUX.0.DELAY	PLL1.CLKOUTPHY_EN
TCELL15:IMUX.IMUX.6.DELAY	BITSLICE13.TX_CE_OFD
TCELL15:IMUX.IMUX.7.DELAY	BITSLICE13.RX_CE_IFD
TCELL15:IMUX.IMUX.8.DELAY	BITSLICE13.RX_DATAIN1
TCELL15:IMUX.IMUX.9.DELAY	BITSLICE13.CLB2PHY_FIFO_RDEN
TCELL15:IMUX.IMUX.10.DELAY	BITSLICE13.TX_D7
TCELL15:IMUX.IMUX.11.DELAY	BITSLICE13.TX_D6
TCELL15:IMUX.IMUX.12.DELAY	BITSLICE13.TX_D5
TCELL15:IMUX.IMUX.13.DELAY	BITSLICE13.TX_D4
TCELL15:IMUX.IMUX.14.DELAY	BITSLICE13.TX_D3
TCELL15:IMUX.IMUX.15.DELAY	BITSLICE13.TX_D2
TCELL15:IMUX.IMUX.16.DELAY	BITSLICE13.TX_T
TCELL16:OUT.0.TMIN	PLL1.TESTOUT24
TCELL16:OUT.1.TMIN	PLL1.TESTOUT25
TCELL16:OUT.2.TMIN	PLL1.TESTOUT26
TCELL16:OUT.3.TMIN	PLL1.TESTOUT27
TCELL16:OUT.4.TMIN	BITSLICE14.PHY2CLB_FIFO_EMPTY
TCELL16:OUT.5.TMIN	BITSLICE14.RX_Q0
TCELL16:OUT.6.TMIN	BITSLICE14.RX_Q1
TCELL16:OUT.7.TMIN	BITSLICE14.RX_Q2
TCELL16:OUT.8.TMIN	BITSLICE14.RX_Q3
TCELL16:OUT.9.TMIN	BITSLICE14.RX_Q4
TCELL16:OUT.10.TMIN	BITSLICE14.RX_Q5
TCELL16:OUT.11.TMIN	BITSLICE14.RX_Q6
TCELL16:OUT.12.TMIN	BITSLICE14.RX_Q7
TCELL16:OUT.13.TMIN	BITSLICE14.TX_CNTVALUEOUT0
TCELL16:OUT.14.TMIN	BITSLICE14.TX_CNTVALUEOUT1
TCELL16:OUT.15.TMIN	BITSLICE14.TX_CNTVALUEOUT2
TCELL16:OUT.16.TMIN	BITSLICE14.TX_CNTVALUEOUT3
TCELL16:OUT.17.TMIN	BITSLICE14.TX_CNTVALUEOUT4
TCELL16:OUT.18.TMIN	BITSLICE14.TX_CNTVALUEOUT5
TCELL16:OUT.19.TMIN	BITSLICE14.TX_CNTVALUEOUT6
TCELL16:OUT.20.TMIN	BITSLICE14.TX_CNTVALUEOUT7
TCELL16:OUT.21.TMIN	BITSLICE14.TX_CNTVALUEOUT8
TCELL16:OUT.22.TMIN	BITSLICE14.TX_T_OUT
TCELL16:OUT.23.TMIN	BITSLICE14.RX_CNTVALUEOUT0
TCELL16:OUT.24.TMIN	BITSLICE14.RX_CNTVALUEOUT1
TCELL16:OUT.25.TMIN	BITSLICE14.RX_CNTVALUEOUT2
TCELL16:OUT.26.TMIN	BITSLICE14.RX_CNTVALUEOUT3
TCELL16:OUT.27.TMIN	BITSLICE14.RX_CNTVALUEOUT4
TCELL16:OUT.28.TMIN	BITSLICE14.RX_CNTVALUEOUT5
TCELL16:OUT.29.TMIN	BITSLICE14.RX_CNTVALUEOUT6
TCELL16:OUT.30.TMIN	BITSLICE14.RX_CNTVALUEOUT7
TCELL16:OUT.31.TMIN	BITSLICE14.RX_CNTVALUEOUT8
TCELL16:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK0
TCELL16:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.TXBIT_TRI_RST_B1
TCELL16:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.TXBIT_RST_B1
TCELL16:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.RXBIT_RST_B1
TCELL16:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.ODELAY_RST_B1
TCELL16:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.IDELAY_RST_B1
TCELL16:IMUX.BYP.0	PLL1.TESTIN20
TCELL16:IMUX.BYP.1	PLL1.TESTIN21
TCELL16:IMUX.BYP.2	PLL1.TESTIN22
TCELL16:IMUX.BYP.3	PLL1.TESTIN23
TCELL16:IMUX.BYP.6	BITSLICE_T3.EN_VTC
TCELL16:IMUX.BYP.7	BITSLICE14.TX_LD
TCELL16:IMUX.BYP.8	BITSLICE14.TX_INC
TCELL16:IMUX.BYP.9	BITSLICE14.TX_EN_VTC
TCELL16:IMUX.BYP.10	BITSLICE14.TX_CE_ODELAY
TCELL16:IMUX.BYP.11	BITSLICE14.RX_LD
TCELL16:IMUX.BYP.12	BITSLICE14.RX_INC
TCELL16:IMUX.BYP.13	BITSLICE14.RX_EN_VTC
TCELL16:IMUX.BYP.14	BITSLICE14.RX_CE_IDELAY
TCELL16:IMUX.BYP.15	BITSLICE14.DYN_DCI_OUT_INT
TCELL16:IMUX.IMUX.6.DELAY	BITSLICE13.TX_D1
TCELL16:IMUX.IMUX.7.DELAY	BITSLICE13.TX_CNTVALUEIN0
TCELL16:IMUX.IMUX.8.DELAY	BITSLICE13.TX_CNTVALUEIN1
TCELL16:IMUX.IMUX.9.DELAY	BITSLICE13.TX_CNTVALUEIN2
TCELL16:IMUX.IMUX.10.DELAY	BITSLICE13.TX_CNTVALUEIN3
TCELL16:IMUX.IMUX.11.DELAY	BITSLICE13.TX_CNTVALUEIN4
TCELL16:IMUX.IMUX.12.DELAY	BITSLICE13.TX_CNTVALUEIN5
TCELL16:IMUX.IMUX.13.DELAY	BITSLICE13.TX_CNTVALUEIN6
TCELL16:IMUX.IMUX.14.DELAY	BITSLICE13.TX_CNTVALUEIN7
TCELL16:IMUX.IMUX.15.DELAY	BITSLICE13.TX_CNTVALUEIN8
TCELL16:IMUX.IMUX.16.DELAY	BITSLICE13.TX_D0
TCELL17:OUT.0.TMIN	PLL1.TESTOUT20
TCELL17:OUT.1.TMIN	PLL1.TESTOUT21
TCELL17:OUT.2.TMIN	PLL1.TESTOUT22
TCELL17:OUT.3.TMIN	PLL1.TESTOUT23
TCELL17:OUT.4.TMIN	BITSLICE15.PHY2CLB_FIFO_EMPTY
TCELL17:OUT.5.TMIN	BITSLICE15.RX_Q0
TCELL17:OUT.6.TMIN	BITSLICE15.RX_Q1
TCELL17:OUT.7.TMIN	BITSLICE15.RX_Q2
TCELL17:OUT.8.TMIN	BITSLICE15.RX_Q3
TCELL17:OUT.9.TMIN	BITSLICE15.RX_Q4
TCELL17:OUT.10.TMIN	BITSLICE15.RX_Q5
TCELL17:OUT.11.TMIN	BITSLICE15.RX_Q6
TCELL17:OUT.12.TMIN	BITSLICE15.RX_Q7
TCELL17:OUT.13.TMIN	BITSLICE15.TX_CNTVALUEOUT0
TCELL17:OUT.14.TMIN	BITSLICE15.TX_CNTVALUEOUT1
TCELL17:OUT.15.TMIN	BITSLICE15.TX_CNTVALUEOUT2
TCELL17:OUT.16.TMIN	BITSLICE15.TX_CNTVALUEOUT3
TCELL17:OUT.17.TMIN	BITSLICE15.TX_CNTVALUEOUT4
TCELL17:OUT.18.TMIN	BITSLICE15.TX_CNTVALUEOUT5
TCELL17:OUT.19.TMIN	BITSLICE15.TX_CNTVALUEOUT6
TCELL17:OUT.20.TMIN	BITSLICE15.TX_CNTVALUEOUT7
TCELL17:OUT.21.TMIN	BITSLICE15.TX_CNTVALUEOUT8
TCELL17:OUT.22.TMIN	BITSLICE15.TX_T_OUT
TCELL17:OUT.23.TMIN	BITSLICE15.RX_CNTVALUEOUT0
TCELL17:OUT.24.TMIN	BITSLICE15.RX_CNTVALUEOUT1
TCELL17:OUT.25.TMIN	BITSLICE15.RX_CNTVALUEOUT2
TCELL17:OUT.26.TMIN	BITSLICE15.RX_CNTVALUEOUT3
TCELL17:OUT.27.TMIN	BITSLICE15.RX_CNTVALUEOUT4
TCELL17:OUT.28.TMIN	BITSLICE15.RX_CNTVALUEOUT5
TCELL17:OUT.29.TMIN	BITSLICE15.RX_CNTVALUEOUT6
TCELL17:OUT.30.TMIN	BITSLICE15.RX_CNTVALUEOUT7
TCELL17:OUT.31.TMIN	BITSLICE15.RX_CNTVALUEOUT8
TCELL17:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK1
TCELL17:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.TXBIT_RST_B2
TCELL17:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.RXBIT_RST_B2
TCELL17:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.ODELAY_RST_B2
TCELL17:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.IDELAY_RST_B2
TCELL17:IMUX.BYP.0	PLL1.TESTIN16
TCELL17:IMUX.BYP.1	PLL1.TESTIN17
TCELL17:IMUX.BYP.2	PLL1.TESTIN18
TCELL17:IMUX.BYP.3	PLL1.TESTIN19
TCELL17:IMUX.BYP.6	BITSLICE15.TX_LD
TCELL17:IMUX.BYP.7	BITSLICE15.TX_INC
TCELL17:IMUX.BYP.8	BITSLICE15.TX_EN_VTC
TCELL17:IMUX.BYP.9	BITSLICE15.TX_CE_ODELAY
TCELL17:IMUX.BYP.10	BITSLICE15.RX_LD
TCELL17:IMUX.BYP.11	BITSLICE15.RX_INC
TCELL17:IMUX.BYP.12	BITSLICE15.RX_EN_VTC
TCELL17:IMUX.BYP.13	BITSLICE15.RX_CE_IDELAY
TCELL17:IMUX.BYP.14	BITSLICE15.DYN_DCI_OUT_INT
TCELL17:IMUX.BYP.15	BITSLICE_T2.CE_OFD
TCELL17:IMUX.IMUX.6.DELAY	BITSLICE14.TX_D1
TCELL17:IMUX.IMUX.7.DELAY	BITSLICE14.TX_D3
TCELL17:IMUX.IMUX.8.DELAY	BITSLICE14.TX_D7
TCELL17:IMUX.IMUX.9.DELAY	BITSLICE14.TX_CNTVALUEIN1
TCELL17:IMUX.IMUX.10.DELAY	BITSLICE14.TX_CNTVALUEIN5
TCELL17:IMUX.IMUX.11.DELAY	BITSLICE14.TX_CNTVALUEIN7
TCELL17:IMUX.IMUX.12.DELAY	BITSLICE14.RX_CNTVALUEIN2
TCELL17:IMUX.IMUX.13.DELAY	BITSLICE14.RX_CNTVALUEIN4
TCELL17:IMUX.IMUX.14.DELAY	BITSLICE14.RX_CNTVALUEIN8
TCELL17:IMUX.IMUX.15.DELAY	BITSLICE15.TX_CE_OFD
TCELL17:IMUX.IMUX.16.DELAY	BITSLICE13.RX_CNTVALUEIN0
TCELL17:IMUX.IMUX.17.DELAY	BITSLICE13.RX_CNTVALUEIN1
TCELL17:IMUX.IMUX.18.DELAY	BITSLICE13.RX_CNTVALUEIN2
TCELL17:IMUX.IMUX.19.DELAY	BITSLICE13.RX_CNTVALUEIN3
TCELL17:IMUX.IMUX.20.DELAY	BITSLICE13.RX_CNTVALUEIN4
TCELL17:IMUX.IMUX.21.DELAY	BITSLICE13.RX_CNTVALUEIN5
TCELL17:IMUX.IMUX.22.DELAY	BITSLICE13.RX_CNTVALUEIN6
TCELL17:IMUX.IMUX.23.DELAY	BITSLICE13.RX_CNTVALUEIN7
TCELL17:IMUX.IMUX.24.DELAY	BITSLICE13.RX_CNTVALUEIN8
TCELL17:IMUX.IMUX.25.DELAY	BITSLICE14.TX_T
TCELL17:IMUX.IMUX.26.DELAY	BITSLICE14.TX_CE_OFD
TCELL17:IMUX.IMUX.27.DELAY	BITSLICE14.RX_CE_IFD
TCELL17:IMUX.IMUX.28.DELAY	BITSLICE14.RX_DATAIN1
TCELL17:IMUX.IMUX.29.DELAY	BITSLICE14.CLB2PHY_FIFO_RDEN
TCELL17:IMUX.IMUX.30.DELAY	BITSLICE14.TX_D0
TCELL17:IMUX.IMUX.31.DELAY	BITSLICE14.TX_D2
TCELL17:IMUX.IMUX.32.DELAY	BITSLICE14.TX_D4
TCELL17:IMUX.IMUX.33.DELAY	BITSLICE14.TX_D5
TCELL17:IMUX.IMUX.34.DELAY	BITSLICE14.TX_D6
TCELL17:IMUX.IMUX.35.DELAY	BITSLICE14.TX_CNTVALUEIN0
TCELL17:IMUX.IMUX.36.DELAY	BITSLICE14.TX_CNTVALUEIN2
TCELL17:IMUX.IMUX.37.DELAY	BITSLICE14.TX_CNTVALUEIN3
TCELL17:IMUX.IMUX.38.DELAY	BITSLICE14.TX_CNTVALUEIN4
TCELL17:IMUX.IMUX.39.DELAY	BITSLICE14.TX_CNTVALUEIN6
TCELL17:IMUX.IMUX.40.DELAY	BITSLICE14.TX_CNTVALUEIN8
TCELL17:IMUX.IMUX.41.DELAY	BITSLICE14.RX_CNTVALUEIN0
TCELL17:IMUX.IMUX.42.DELAY	BITSLICE14.RX_CNTVALUEIN1
TCELL17:IMUX.IMUX.43.DELAY	BITSLICE14.RX_CNTVALUEIN3
TCELL17:IMUX.IMUX.44.DELAY	BITSLICE14.RX_CNTVALUEIN5
TCELL17:IMUX.IMUX.45.DELAY	BITSLICE14.RX_CNTVALUEIN6
TCELL17:IMUX.IMUX.46.DELAY	BITSLICE14.RX_CNTVALUEIN7
TCELL17:IMUX.IMUX.47.DELAY	BITSLICE15.TX_T
TCELL18:OUT.0.TMIN	PLL1.TESTOUT16
TCELL18:OUT.1.TMIN	PLL1.TESTOUT17
TCELL18:OUT.2.TMIN	PLL1.TESTOUT18
TCELL18:OUT.3.TMIN	PLL1.TESTOUT19
TCELL18:OUT.4.TMIN	BITSLICE_T2.CNTVALUEOUT0
TCELL18:OUT.5.TMIN	BITSLICE_T2.CNTVALUEOUT1
TCELL18:OUT.6.TMIN	BITSLICE_T2.CNTVALUEOUT2
TCELL18:OUT.7.TMIN	BITSLICE_T2.CNTVALUEOUT3
TCELL18:OUT.8.TMIN	BITSLICE_T2.CNTVALUEOUT4
TCELL18:OUT.9.TMIN	BITSLICE_T2.CNTVALUEOUT5
TCELL18:OUT.10.TMIN	BITSLICE_T2.CNTVALUEOUT6
TCELL18:OUT.11.TMIN	BITSLICE_T2.CNTVALUEOUT7
TCELL18:OUT.12.TMIN	BITSLICE_T2.CNTVALUEOUT8
TCELL18:OUT.13.TMIN	BITSLICE16.TX_T_OUT
TCELL18:OUT.14.TMIN	BITSLICE_CONTROL2.PHY2CLB_PHY_RDY
TCELL18:OUT.15.TMIN	BITSLICE_CONTROL2.MASTER_PD_OUT
TCELL18:OUT.16.TMIN	BITSLICE_CONTROL2.PHY2CLB_FIXDLY_RDY
TCELL18:OUT.17.TMIN	BITSLICE_CONTROL2.CTRL_DLY_TEST_OUT
TCELL18:OUT.18.TMIN	BITSLICE16.PHY2CLB_FIFO_EMPTY
TCELL18:OUT.19.TMIN	BITSLICE16.RX_Q0
TCELL18:OUT.20.TMIN	BITSLICE16.RX_Q1
TCELL18:OUT.21.TMIN	BITSLICE16.RX_Q2
TCELL18:OUT.22.TMIN	BITSLICE16.RX_Q3
TCELL18:OUT.23.TMIN	BITSLICE16.RX_Q4
TCELL18:OUT.24.TMIN	BITSLICE16.RX_Q5
TCELL18:OUT.25.TMIN	BITSLICE16.RX_Q6
TCELL18:OUT.26.TMIN	BITSLICE16.RX_Q7
TCELL18:OUT.27.TMIN	BITSLICE16.TX_CNTVALUEOUT0
TCELL18:OUT.28.TMIN	BITSLICE16.TX_CNTVALUEOUT1
TCELL18:OUT.29.TMIN	BITSLICE16.TX_CNTVALUEOUT2
TCELL18:OUT.30.TMIN	BITSLICE16.TX_CNTVALUEOUT3
TCELL18:OUT.31.TMIN	BITSLICE16.TX_CNTVALUEOUT4
TCELL18:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK2
TCELL18:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.TRISTATE_ODELAY_RST_B0
TCELL18:IMUX.CTRL.5	BITSLICE_CONTROL2.REFCLK
TCELL18:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.CTRL_RST_B_LOW
TCELL18:IMUX.CTRL.7	BITSLICE_CONTROL2.RIU_CLK, XIPHY_FEEDTHROUGH1.CLB2PHY_CTRL_CLK_LOW
TCELL18:IMUX.BYP.0	PLL1.TESTIN12
TCELL18:IMUX.BYP.1	PLL1.TESTIN13
TCELL18:IMUX.BYP.2	PLL1.TESTIN14
TCELL18:IMUX.BYP.3	PLL1.TESTIN15
TCELL18:IMUX.BYP.6	BITSLICE_T2.LD
TCELL18:IMUX.BYP.7	BITSLICE_T2.INC
TCELL18:IMUX.BYP.8	BITSLICE_T2.CE_ODELAY
TCELL18:IMUX.BYP.9	BITSLICE_CONTROL2.EN_VTC
TCELL18:IMUX.BYP.10	BITSLICE_CONTROL2.CTRL_DLY_TEST_IN
TCELL18:IMUX.BYP.12	BITSLICE16.TX_LD
TCELL18:IMUX.BYP.13	BITSLICE16.TX_INC
TCELL18:IMUX.BYP.14	BITSLICE16.TX_EN_VTC
TCELL18:IMUX.BYP.15	BITSLICE16.TX_CE_ODELAY
TCELL18:IMUX.IMUX.6.DELAY	BITSLICE15.TX_CNTVALUEIN3
TCELL18:IMUX.IMUX.7.DELAY	BITSLICE15.TX_CNTVALUEIN5
TCELL18:IMUX.IMUX.8.DELAY	BITSLICE15.RX_CNTVALUEIN0
TCELL18:IMUX.IMUX.9.DELAY	BITSLICE15.RX_CNTVALUEIN2
TCELL18:IMUX.IMUX.10.DELAY	BITSLICE15.RX_CNTVALUEIN6
TCELL18:IMUX.IMUX.11.DELAY	BITSLICE15.RX_CNTVALUEIN8
TCELL18:IMUX.IMUX.12.DELAY	BITSLICE_T2.CNTVALUEIN3
TCELL18:IMUX.IMUX.13.DELAY	BITSLICE_T2.CNTVALUEIN5
TCELL18:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL2.CLB2RIU_NIBBLE_SEL
TCELL18:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS1_1
TCELL18:IMUX.IMUX.16.DELAY	BITSLICE15.RX_CE_IFD
TCELL18:IMUX.IMUX.17.DELAY	BITSLICE15.RX_DATAIN1
TCELL18:IMUX.IMUX.18.DELAY	BITSLICE15.CLB2PHY_FIFO_RDEN
TCELL18:IMUX.IMUX.20.DELAY	BITSLICE15.TX_D0
TCELL18:IMUX.IMUX.21.DELAY	BITSLICE15.TX_D1
TCELL18:IMUX.IMUX.22.DELAY	BITSLICE15.TX_D2
TCELL18:IMUX.IMUX.23.DELAY	BITSLICE15.TX_D3
TCELL18:IMUX.IMUX.24.DELAY	BITSLICE15.TX_D4
TCELL18:IMUX.IMUX.25.DELAY	BITSLICE15.TX_D5
TCELL18:IMUX.IMUX.26.DELAY	BITSLICE15.TX_D6
TCELL18:IMUX.IMUX.27.DELAY	BITSLICE15.TX_D7
TCELL18:IMUX.IMUX.28.DELAY	BITSLICE15.TX_CNTVALUEIN0
TCELL18:IMUX.IMUX.29.DELAY	BITSLICE15.TX_CNTVALUEIN1
TCELL18:IMUX.IMUX.30.DELAY	BITSLICE15.TX_CNTVALUEIN2
TCELL18:IMUX.IMUX.31.DELAY	BITSLICE15.TX_CNTVALUEIN4
TCELL18:IMUX.IMUX.32.DELAY	BITSLICE15.TX_CNTVALUEIN6
TCELL18:IMUX.IMUX.33.DELAY	BITSLICE15.TX_CNTVALUEIN7
TCELL18:IMUX.IMUX.34.DELAY	BITSLICE15.TX_CNTVALUEIN8
TCELL18:IMUX.IMUX.35.DELAY	BITSLICE15.RX_CNTVALUEIN1
TCELL18:IMUX.IMUX.36.DELAY	BITSLICE15.RX_CNTVALUEIN3
TCELL18:IMUX.IMUX.37.DELAY	BITSLICE15.RX_CNTVALUEIN4
TCELL18:IMUX.IMUX.38.DELAY	BITSLICE15.RX_CNTVALUEIN5
TCELL18:IMUX.IMUX.39.DELAY	BITSLICE15.RX_CNTVALUEIN7
TCELL18:IMUX.IMUX.40.DELAY	BITSLICE_T2.CNTVALUEIN0
TCELL18:IMUX.IMUX.41.DELAY	BITSLICE_T2.CNTVALUEIN1
TCELL18:IMUX.IMUX.42.DELAY	BITSLICE_T2.CNTVALUEIN2
TCELL18:IMUX.IMUX.43.DELAY	BITSLICE_T2.CNTVALUEIN4
TCELL18:IMUX.IMUX.44.DELAY	BITSLICE_T2.CNTVALUEIN6
TCELL18:IMUX.IMUX.45.DELAY	BITSLICE_T2.CNTVALUEIN7
TCELL18:IMUX.IMUX.46.DELAY	BITSLICE_T2.CNTVALUEIN8
TCELL18:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS1_0
TCELL19:OUT.0.TMIN	PLL1.TESTOUT12
TCELL19:OUT.1.TMIN	PLL1.TESTOUT13
TCELL19:OUT.2.TMIN	PLL1.TESTOUT14
TCELL19:OUT.3.TMIN	PLL1.TESTOUT15
TCELL19:OUT.4.TMIN	BITSLICE16.TX_CNTVALUEOUT5
TCELL19:OUT.5.TMIN	BITSLICE16.TX_CNTVALUEOUT6
TCELL19:OUT.6.TMIN	BITSLICE16.TX_CNTVALUEOUT7
TCELL19:OUT.7.TMIN	BITSLICE16.TX_CNTVALUEOUT8
TCELL19:OUT.8.TMIN	BITSLICE17.TX_T_OUT
TCELL19:OUT.9.TMIN	BITSLICE16.RX_CNTVALUEOUT0
TCELL19:OUT.10.TMIN	BITSLICE16.RX_CNTVALUEOUT1
TCELL19:OUT.11.TMIN	BITSLICE16.RX_CNTVALUEOUT2
TCELL19:OUT.12.TMIN	BITSLICE16.RX_CNTVALUEOUT3
TCELL19:OUT.13.TMIN	BITSLICE16.RX_CNTVALUEOUT4
TCELL19:OUT.14.TMIN	BITSLICE16.RX_CNTVALUEOUT5
TCELL19:OUT.15.TMIN	BITSLICE16.RX_CNTVALUEOUT6
TCELL19:OUT.16.TMIN	BITSLICE16.RX_CNTVALUEOUT7
TCELL19:OUT.17.TMIN	BITSLICE16.RX_CNTVALUEOUT8
TCELL19:OUT.18.TMIN	BITSLICE17.PHY2CLB_FIFO_EMPTY
TCELL19:OUT.19.TMIN	BITSLICE17.RX_Q0
TCELL19:OUT.20.TMIN	BITSLICE17.RX_Q1
TCELL19:OUT.21.TMIN	BITSLICE17.RX_Q2
TCELL19:OUT.22.TMIN	BITSLICE17.RX_Q3
TCELL19:OUT.23.TMIN	BITSLICE17.RX_Q4
TCELL19:OUT.24.TMIN	BITSLICE17.RX_Q5
TCELL19:OUT.25.TMIN	BITSLICE17.RX_Q6
TCELL19:OUT.26.TMIN	BITSLICE17.RX_Q7
TCELL19:OUT.27.TMIN	BITSLICE17.TX_CNTVALUEOUT0
TCELL19:OUT.28.TMIN	BITSLICE17.TX_CNTVALUEOUT1
TCELL19:OUT.29.TMIN	BITSLICE17.TX_CNTVALUEOUT2
TCELL19:OUT.30.TMIN	BITSLICE17.TX_CNTVALUEOUT3
TCELL19:OUT.31.TMIN	BITSLICE17.TX_CNTVALUEOUT4
TCELL19:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.TXBIT_RST_B3
TCELL19:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.RXBIT_RST_B3
TCELL19:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.ODELAY_RST_B3
TCELL19:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.IDELAY_RST_B3
TCELL19:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK3
TCELL19:IMUX.BYP.0	PLL1.TESTIN8
TCELL19:IMUX.BYP.1	PLL1.TESTIN9
TCELL19:IMUX.BYP.2	PLL1.TESTIN10
TCELL19:IMUX.BYP.3	PLL1.TESTIN11
TCELL19:IMUX.BYP.6	BITSLICE16.RX_LD
TCELL19:IMUX.BYP.7	BITSLICE16.RX_INC
TCELL19:IMUX.BYP.8	BITSLICE16.RX_EN_VTC
TCELL19:IMUX.BYP.9	BITSLICE16.RX_CE_IDELAY
TCELL19:IMUX.BYP.10	BITSLICE16.DYN_DCI_OUT_INT
TCELL19:IMUX.BYP.11	BITSLICE17.TX_LD
TCELL19:IMUX.BYP.12	BITSLICE17.TX_INC
TCELL19:IMUX.BYP.13	BITSLICE17.TX_EN_VTC
TCELL19:IMUX.BYP.14	BITSLICE17.TX_CE_ODELAY
TCELL19:IMUX.BYP.15	BITSLICE17.RX_LD
TCELL19:IMUX.IMUX.6.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS1_1
TCELL19:IMUX.IMUX.7.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS1_3
TCELL19:IMUX.IMUX.8.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS0_3
TCELL19:IMUX.IMUX.9.DELAY	BITSLICE16.TX_CE_OFD
TCELL19:IMUX.IMUX.10.DELAY	BITSLICE16.TX_D0
TCELL19:IMUX.IMUX.11.DELAY	BITSLICE16.TX_D2
TCELL19:IMUX.IMUX.12.DELAY	BITSLICE16.TX_D6
TCELL19:IMUX.IMUX.13.DELAY	BITSLICE16.TX_D7
TCELL19:IMUX.IMUX.14.DELAY	BITSLICE16.TX_CNTVALUEIN3
TCELL19:IMUX.IMUX.15.DELAY	BITSLICE16.TX_CNTVALUEIN5
TCELL19:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS1_2
TCELL19:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS1_3
TCELL19:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS0_0
TCELL19:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS0_1
TCELL19:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS0_2
TCELL19:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL2.CLB2PHY_WRCS0_3
TCELL19:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL2.CLB2PHY_T_B0
TCELL19:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL2.CLB2PHY_T_B1
TCELL19:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL2.CLB2PHY_T_B2
TCELL19:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL2.CLB2PHY_T_B3
TCELL19:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDEN0
TCELL19:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDEN1
TCELL19:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDEN2
TCELL19:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDEN3
TCELL19:IMUX.IMUX.30.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS1_0
TCELL19:IMUX.IMUX.31.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS1_2
TCELL19:IMUX.IMUX.32.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS0_0
TCELL19:IMUX.IMUX.33.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS0_1
TCELL19:IMUX.IMUX.34.DELAY	BITSLICE_CONTROL2.CLB2PHY_RDCS0_2
TCELL19:IMUX.IMUX.35.DELAY	BITSLICE16.TX_T
TCELL19:IMUX.IMUX.36.DELAY	BITSLICE16.RX_CE_IFD
TCELL19:IMUX.IMUX.37.DELAY	BITSLICE16.RX_DATAIN1
TCELL19:IMUX.IMUX.38.DELAY	BITSLICE16.CLB2PHY_FIFO_RDEN
TCELL19:IMUX.IMUX.39.DELAY	BITSLICE16.TX_D1
TCELL19:IMUX.IMUX.40.DELAY	BITSLICE16.TX_D3
TCELL19:IMUX.IMUX.41.DELAY	BITSLICE16.TX_D4
TCELL19:IMUX.IMUX.42.DELAY	BITSLICE16.TX_D5
TCELL19:IMUX.IMUX.44.DELAY	BITSLICE16.TX_CNTVALUEIN0
TCELL19:IMUX.IMUX.45.DELAY	BITSLICE16.TX_CNTVALUEIN1
TCELL19:IMUX.IMUX.46.DELAY	BITSLICE16.TX_CNTVALUEIN2
TCELL19:IMUX.IMUX.47.DELAY	BITSLICE16.TX_CNTVALUEIN4
TCELL20:OUT.0.TMIN	PLL1.TESTOUT8
TCELL20:OUT.1.TMIN	PLL1.TESTOUT9
TCELL20:OUT.2.TMIN	PLL1.TESTOUT10
TCELL20:OUT.3.TMIN	PLL1.TESTOUT11
TCELL20:OUT.4.TMIN	BITSLICE17.TX_CNTVALUEOUT5
TCELL20:OUT.5.TMIN	BITSLICE17.TX_CNTVALUEOUT6
TCELL20:OUT.6.TMIN	BITSLICE17.TX_CNTVALUEOUT7
TCELL20:OUT.7.TMIN	BITSLICE17.TX_CNTVALUEOUT8
TCELL20:OUT.8.TMIN	BITSLICE18.TX_T_OUT
TCELL20:OUT.9.TMIN	BITSLICE17.RX_CNTVALUEOUT0
TCELL20:OUT.10.TMIN	BITSLICE17.RX_CNTVALUEOUT1
TCELL20:OUT.11.TMIN	BITSLICE17.RX_CNTVALUEOUT2
TCELL20:OUT.12.TMIN	BITSLICE17.RX_CNTVALUEOUT3
TCELL20:OUT.13.TMIN	BITSLICE17.RX_CNTVALUEOUT4
TCELL20:OUT.14.TMIN	BITSLICE17.RX_CNTVALUEOUT5
TCELL20:OUT.15.TMIN	BITSLICE17.RX_CNTVALUEOUT6
TCELL20:OUT.16.TMIN	BITSLICE17.RX_CNTVALUEOUT7
TCELL20:OUT.17.TMIN	BITSLICE17.RX_CNTVALUEOUT8
TCELL20:OUT.18.TMIN	BITSLICE18.PHY2CLB_FIFO_EMPTY
TCELL20:OUT.19.TMIN	BITSLICE18.RX_Q0
TCELL20:OUT.20.TMIN	BITSLICE18.RX_Q1
TCELL20:OUT.21.TMIN	BITSLICE18.RX_Q2
TCELL20:OUT.22.TMIN	BITSLICE18.RX_Q3
TCELL20:OUT.23.TMIN	BITSLICE18.RX_Q4
TCELL20:OUT.24.TMIN	BITSLICE18.RX_Q5
TCELL20:OUT.25.TMIN	BITSLICE18.RX_Q6
TCELL20:OUT.26.TMIN	BITSLICE18.RX_Q7
TCELL20:OUT.27.TMIN	BITSLICE18.TX_CNTVALUEOUT0
TCELL20:OUT.28.TMIN	BITSLICE18.TX_CNTVALUEOUT1
TCELL20:OUT.29.TMIN	BITSLICE18.TX_CNTVALUEOUT2
TCELL20:OUT.30.TMIN	BITSLICE18.TX_CNTVALUEOUT3
TCELL20:OUT.31.TMIN	BITSLICE18.TX_CNTVALUEOUT4
TCELL20:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.TXBIT_RST_B4
TCELL20:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.RXBIT_RST_B4
TCELL20:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.ODELAY_RST_B4
TCELL20:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.IDELAY_RST_B4
TCELL20:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK4
TCELL20:IMUX.BYP.0	PLL1.TESTIN4
TCELL20:IMUX.BYP.1	PLL1.TESTIN5
TCELL20:IMUX.BYP.2	PLL1.TESTIN6
TCELL20:IMUX.BYP.3	PLL1.TESTIN7
TCELL20:IMUX.BYP.6	BITSLICE17.RX_INC
TCELL20:IMUX.BYP.7	BITSLICE17.RX_EN_VTC
TCELL20:IMUX.BYP.8	BITSLICE17.RX_CE_IDELAY
TCELL20:IMUX.BYP.9	BITSLICE17.DYN_DCI_OUT_INT
TCELL20:IMUX.BYP.10	BITSLICE18.TX_LD
TCELL20:IMUX.BYP.11	BITSLICE18.TX_INC
TCELL20:IMUX.BYP.12	BITSLICE18.TX_EN_VTC
TCELL20:IMUX.BYP.13	BITSLICE18.TX_CE_ODELAY
TCELL20:IMUX.BYP.14	BITSLICE18.RX_LD
TCELL20:IMUX.BYP.15	BITSLICE18.RX_INC
TCELL20:IMUX.IMUX.0.DELAY	PLL1.SCANMODEB
TCELL20:IMUX.IMUX.6.DELAY	BITSLICE17.RX_DATAIN1
TCELL20:IMUX.IMUX.7.DELAY	BITSLICE17.TX_D0
TCELL20:IMUX.IMUX.8.DELAY	BITSLICE17.TX_D4
TCELL20:IMUX.IMUX.9.DELAY	BITSLICE17.TX_D6
TCELL20:IMUX.IMUX.10.DELAY	BITSLICE17.TX_CNTVALUEIN2
TCELL20:IMUX.IMUX.11.DELAY	BITSLICE17.TX_CNTVALUEIN4
TCELL20:IMUX.IMUX.12.DELAY	BITSLICE17.TX_CNTVALUEIN8
TCELL20:IMUX.IMUX.13.DELAY	BITSLICE17.RX_CNTVALUEIN1
TCELL20:IMUX.IMUX.14.DELAY	BITSLICE17.RX_CNTVALUEIN5
TCELL20:IMUX.IMUX.15.DELAY	BITSLICE17.RX_CNTVALUEIN7
TCELL20:IMUX.IMUX.16.DELAY	BITSLICE16.TX_CNTVALUEIN6
TCELL20:IMUX.IMUX.17.DELAY	BITSLICE16.TX_CNTVALUEIN7
TCELL20:IMUX.IMUX.18.DELAY	BITSLICE16.TX_CNTVALUEIN8
TCELL20:IMUX.IMUX.19.DELAY	BITSLICE16.RX_CNTVALUEIN0
TCELL20:IMUX.IMUX.20.DELAY	BITSLICE16.RX_CNTVALUEIN1
TCELL20:IMUX.IMUX.21.DELAY	BITSLICE16.RX_CNTVALUEIN2
TCELL20:IMUX.IMUX.22.DELAY	BITSLICE16.RX_CNTVALUEIN3
TCELL20:IMUX.IMUX.23.DELAY	BITSLICE16.RX_CNTVALUEIN4
TCELL20:IMUX.IMUX.24.DELAY	BITSLICE16.RX_CNTVALUEIN5
TCELL20:IMUX.IMUX.25.DELAY	BITSLICE16.RX_CNTVALUEIN6
TCELL20:IMUX.IMUX.26.DELAY	BITSLICE16.RX_CNTVALUEIN7
TCELL20:IMUX.IMUX.27.DELAY	BITSLICE16.RX_CNTVALUEIN8
TCELL20:IMUX.IMUX.28.DELAY	BITSLICE17.TX_T
TCELL20:IMUX.IMUX.29.DELAY	BITSLICE17.TX_CE_OFD
TCELL20:IMUX.IMUX.30.DELAY	BITSLICE17.RX_CE_IFD
TCELL20:IMUX.IMUX.31.DELAY	BITSLICE17.CLB2PHY_FIFO_RDEN
TCELL20:IMUX.IMUX.32.DELAY	BITSLICE17.TX_D1
TCELL20:IMUX.IMUX.33.DELAY	BITSLICE17.TX_D2
TCELL20:IMUX.IMUX.34.DELAY	BITSLICE17.TX_D3
TCELL20:IMUX.IMUX.35.DELAY	BITSLICE17.TX_D5
TCELL20:IMUX.IMUX.36.DELAY	BITSLICE17.TX_D7
TCELL20:IMUX.IMUX.37.DELAY	BITSLICE17.TX_CNTVALUEIN0
TCELL20:IMUX.IMUX.38.DELAY	BITSLICE17.TX_CNTVALUEIN1
TCELL20:IMUX.IMUX.39.DELAY	BITSLICE17.TX_CNTVALUEIN3
TCELL20:IMUX.IMUX.40.DELAY	BITSLICE17.TX_CNTVALUEIN5
TCELL20:IMUX.IMUX.41.DELAY	BITSLICE17.TX_CNTVALUEIN6
TCELL20:IMUX.IMUX.42.DELAY	BITSLICE17.TX_CNTVALUEIN7
TCELL20:IMUX.IMUX.43.DELAY	BITSLICE17.RX_CNTVALUEIN0
TCELL20:IMUX.IMUX.44.DELAY	BITSLICE17.RX_CNTVALUEIN2
TCELL20:IMUX.IMUX.45.DELAY	BITSLICE17.RX_CNTVALUEIN3
TCELL20:IMUX.IMUX.46.DELAY	BITSLICE17.RX_CNTVALUEIN4
TCELL20:IMUX.IMUX.47.DELAY	BITSLICE17.RX_CNTVALUEIN6
TCELL21:OUT.0.TMIN	PLL1.TESTOUT4
TCELL21:OUT.1.TMIN	PLL1.TESTOUT5
TCELL21:OUT.2.TMIN	PLL1.TESTOUT6
TCELL21:OUT.3.TMIN	PLL1.TESTOUT7
TCELL21:OUT.4.TMIN	BITSLICE18.TX_CNTVALUEOUT5
TCELL21:OUT.5.TMIN	BITSLICE18.TX_CNTVALUEOUT6
TCELL21:OUT.6.TMIN	BITSLICE18.TX_CNTVALUEOUT7
TCELL21:OUT.7.TMIN	BITSLICE18.TX_CNTVALUEOUT8
TCELL21:OUT.8.TMIN	BITSLICE19.TX_T_OUT
TCELL21:OUT.9.TMIN	BITSLICE18.RX_CNTVALUEOUT0
TCELL21:OUT.10.TMIN	BITSLICE18.RX_CNTVALUEOUT1
TCELL21:OUT.11.TMIN	BITSLICE18.RX_CNTVALUEOUT2
TCELL21:OUT.12.TMIN	BITSLICE18.RX_CNTVALUEOUT3
TCELL21:OUT.13.TMIN	BITSLICE18.RX_CNTVALUEOUT4
TCELL21:OUT.14.TMIN	BITSLICE18.RX_CNTVALUEOUT5
TCELL21:OUT.15.TMIN	BITSLICE18.RX_CNTVALUEOUT6
TCELL21:OUT.16.TMIN	BITSLICE18.RX_CNTVALUEOUT7
TCELL21:OUT.17.TMIN	BITSLICE18.RX_CNTVALUEOUT8
TCELL21:OUT.18.TMIN	RIU_OR1.RIU_RD_VALID
TCELL21:OUT.19.TMIN	RIU_OR1.RIU_RD_DATA0
TCELL21:OUT.20.TMIN	RIU_OR1.RIU_RD_DATA1
TCELL21:OUT.21.TMIN	RIU_OR1.RIU_RD_DATA2
TCELL21:OUT.22.TMIN	RIU_OR1.RIU_RD_DATA3
TCELL21:OUT.23.TMIN	RIU_OR1.RIU_RD_DATA4
TCELL21:OUT.24.TMIN	RIU_OR1.RIU_RD_DATA5
TCELL21:OUT.25.TMIN	RIU_OR1.RIU_RD_DATA6
TCELL21:OUT.26.TMIN	RIU_OR1.RIU_RD_DATA7
TCELL21:OUT.27.TMIN	RIU_OR1.RIU_RD_DATA8
TCELL21:OUT.28.TMIN	RIU_OR1.RIU_RD_DATA9
TCELL21:OUT.29.TMIN	RIU_OR1.RIU_RD_DATA10
TCELL21:OUT.30.TMIN	RIU_OR1.RIU_RD_DATA11
TCELL21:OUT.31.TMIN	RIU_OR1.RIU_RD_DATA12
TCELL21:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.TXBIT_RST_B5
TCELL21:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.RXBIT_RST_B5
TCELL21:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.ODELAY_RST_B5
TCELL21:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.IDELAY_RST_B5
TCELL21:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK5
TCELL21:IMUX.BYP.0	PLL1.TESTIN0
TCELL21:IMUX.BYP.1	PLL1.TESTIN1
TCELL21:IMUX.BYP.2	PLL1.TESTIN2
TCELL21:IMUX.BYP.3	PLL1.TESTIN3
TCELL21:IMUX.BYP.6	BITSLICE18.RX_EN_VTC
TCELL21:IMUX.BYP.7	BITSLICE18.RX_CE_IDELAY
TCELL21:IMUX.BYP.8	BITSLICE18.DYN_DCI_OUT_INT
TCELL21:IMUX.BYP.9	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_SPARE_B0
TCELL21:IMUX.BYP.10	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_SPARE_B1
TCELL21:IMUX.BYP.11	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_SPARE_B2
TCELL21:IMUX.BYP.12	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_SPARE_B3
TCELL21:IMUX.BYP.13	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_RST_MASK_B
TCELL21:IMUX.BYP.14	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_MODE_B
TCELL21:IMUX.BYP.15	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN0
TCELL21:IMUX.IMUX.0.DELAY	PLL1.SCANENB
TCELL21:IMUX.IMUX.6.DELAY	BITSLICE18.TX_CNTVALUEIN1
TCELL21:IMUX.IMUX.7.DELAY	BITSLICE18.TX_CNTVALUEIN3
TCELL21:IMUX.IMUX.8.DELAY	BITSLICE18.TX_CNTVALUEIN7
TCELL21:IMUX.IMUX.10.DELAY	BITSLICE18.RX_CNTVALUEIN3
TCELL21:IMUX.IMUX.11.DELAY	BITSLICE18.RX_CNTVALUEIN5
TCELL21:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_EN, BITSLICE_CONTROL3.CLB2RIU_WR_EN
TCELL21:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA1, BITSLICE_CONTROL3.CLB2RIU_WR_DATA1
TCELL21:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA5, BITSLICE_CONTROL3.CLB2RIU_WR_DATA5
TCELL21:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA7, BITSLICE_CONTROL3.CLB2RIU_WR_DATA7
TCELL21:IMUX.IMUX.16.DELAY	BITSLICE17.RX_CNTVALUEIN8
TCELL21:IMUX.IMUX.17.DELAY	BITSLICE18.TX_T
TCELL21:IMUX.IMUX.18.DELAY	BITSLICE18.TX_CE_OFD
TCELL21:IMUX.IMUX.19.DELAY	BITSLICE18.RX_CE_IFD
TCELL21:IMUX.IMUX.20.DELAY	BITSLICE18.RX_DATAIN1
TCELL21:IMUX.IMUX.21.DELAY	BITSLICE18.CLB2PHY_FIFO_RDEN
TCELL21:IMUX.IMUX.22.DELAY	BITSLICE18.TX_D0
TCELL21:IMUX.IMUX.23.DELAY	BITSLICE18.TX_D1
TCELL21:IMUX.IMUX.24.DELAY	BITSLICE18.TX_D2
TCELL21:IMUX.IMUX.25.DELAY	BITSLICE18.TX_D3
TCELL21:IMUX.IMUX.26.DELAY	BITSLICE18.TX_D4
TCELL21:IMUX.IMUX.27.DELAY	BITSLICE18.TX_D5
TCELL21:IMUX.IMUX.28.DELAY	BITSLICE18.TX_D6
TCELL21:IMUX.IMUX.29.DELAY	BITSLICE18.TX_D7
TCELL21:IMUX.IMUX.30.DELAY	BITSLICE18.TX_CNTVALUEIN0
TCELL21:IMUX.IMUX.31.DELAY	BITSLICE18.TX_CNTVALUEIN2
TCELL21:IMUX.IMUX.32.DELAY	BITSLICE18.TX_CNTVALUEIN4
TCELL21:IMUX.IMUX.33.DELAY	BITSLICE18.TX_CNTVALUEIN5
TCELL21:IMUX.IMUX.34.DELAY	BITSLICE18.TX_CNTVALUEIN6
TCELL21:IMUX.IMUX.35.DELAY	BITSLICE18.TX_CNTVALUEIN8
TCELL21:IMUX.IMUX.36.DELAY	BITSLICE18.RX_CNTVALUEIN0
TCELL21:IMUX.IMUX.37.DELAY	BITSLICE18.RX_CNTVALUEIN1
TCELL21:IMUX.IMUX.38.DELAY	BITSLICE18.RX_CNTVALUEIN2
TCELL21:IMUX.IMUX.39.DELAY	BITSLICE18.RX_CNTVALUEIN4
TCELL21:IMUX.IMUX.40.DELAY	BITSLICE18.RX_CNTVALUEIN6
TCELL21:IMUX.IMUX.41.DELAY	BITSLICE18.RX_CNTVALUEIN7
TCELL21:IMUX.IMUX.42.DELAY	BITSLICE18.RX_CNTVALUEIN8
TCELL21:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA0, BITSLICE_CONTROL3.CLB2RIU_WR_DATA0
TCELL21:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA2, BITSLICE_CONTROL3.CLB2RIU_WR_DATA2
TCELL21:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA3, BITSLICE_CONTROL3.CLB2RIU_WR_DATA3
TCELL21:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA4, BITSLICE_CONTROL3.CLB2RIU_WR_DATA4
TCELL21:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA6, BITSLICE_CONTROL3.CLB2RIU_WR_DATA6
TCELL22:OUT.0.TMIN	PLL1.TESTOUT0
TCELL22:OUT.1.TMIN	PLL1.TESTOUT1
TCELL22:OUT.2.TMIN	PLL1.TESTOUT2
TCELL22:OUT.3.TMIN	PLL1.TESTOUT3
TCELL22:OUT.4.TMIN	RIU_OR1.RIU_RD_DATA13
TCELL22:OUT.5.TMIN	RIU_OR1.RIU_RD_DATA14
TCELL22:OUT.6.TMIN	RIU_OR1.RIU_RD_DATA15
TCELL22:OUT.7.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT0
TCELL22:OUT.8.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT1
TCELL22:OUT.9.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT2
TCELL22:OUT.10.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT3
TCELL22:OUT.11.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT4
TCELL22:OUT.12.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT5
TCELL22:OUT.13.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT6
TCELL22:OUT.14.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_SCAN_OUT7
TCELL22:OUT.15.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_DBG_CLK_STOP_OUT
TCELL22:OUT.16.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_DBG_CLK_STOP_FLG_OUT
TCELL22:OUT.17.TMIN	XIPHY_FEEDTHROUGH1.PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT
TCELL22:OUT.18.TMIN	BITSLICE25.PHY2CLB_FIFO_EMPTY
TCELL22:OUT.19.TMIN	BITSLICE25.RX_Q0
TCELL22:OUT.20.TMIN	BITSLICE25.RX_Q1
TCELL22:OUT.21.TMIN	BITSLICE25.RX_Q2
TCELL22:OUT.22.TMIN	BITSLICE25.RX_Q3
TCELL22:OUT.23.TMIN	BITSLICE25.RX_Q4
TCELL22:OUT.24.TMIN	BITSLICE25.RX_Q5
TCELL22:OUT.25.TMIN	BITSLICE25.RX_Q6
TCELL22:OUT.26.TMIN	BITSLICE25.RX_Q7
TCELL22:OUT.27.TMIN	BITSLICE25.TX_CNTVALUEOUT0
TCELL22:OUT.28.TMIN	BITSLICE25.TX_CNTVALUEOUT1
TCELL22:OUT.29.TMIN	BITSLICE25.TX_CNTVALUEOUT2
TCELL22:OUT.30.TMIN	BITSLICE25.TX_CNTVALUEOUT3
TCELL22:OUT.31.TMIN	BITSLICE25.TX_CNTVALUEOUT4
TCELL22:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_CLK_SDR
TCELL22:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_CLK_DIV4
TCELL22:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_CLK_DIV2
TCELL22:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.TXBIT_RST_B12
TCELL22:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.RXBIT_RST_B12
TCELL22:IMUX.BYP.0	PLL1.DADDR4
TCELL22:IMUX.BYP.1	PLL1.DADDR5
TCELL22:IMUX.BYP.2	PLL1.DADDR6
TCELL22:IMUX.BYP.6	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN1
TCELL22:IMUX.BYP.7	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN2
TCELL22:IMUX.BYP.8	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN3
TCELL22:IMUX.BYP.10	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN4
TCELL22:IMUX.BYP.11	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN5
TCELL22:IMUX.BYP.12	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN6
TCELL22:IMUX.BYP.13	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_IN7
TCELL22:IMUX.BYP.14	XIPHY_FEEDTHROUGH1.CLB2PHY_SCAN_EN_B
TCELL22:IMUX.BYP.15	BITSLICE25.TX_LD
TCELL22:IMUX.IMUX.0.DELAY	PLL1.SCANIN
TCELL22:IMUX.IMUX.6.DELAY	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_DIV4_CLK_SEL_B
TCELL22:IMUX.IMUX.7.DELAY	XIPHY_FEEDTHROUGH1.CLB2PHY_DBG_CT_START_EN
TCELL22:IMUX.IMUX.8.DELAY	BITSLICE25.TX_CE_OFD
TCELL22:IMUX.IMUX.9.DELAY	BITSLICE25.RX_DATAIN1
TCELL22:IMUX.IMUX.10.DELAY	BITSLICE25.TX_D2
TCELL22:IMUX.IMUX.11.DELAY	BITSLICE25.TX_D4
TCELL22:IMUX.IMUX.12.DELAY	BITSLICE25.TX_CNTVALUEIN0
TCELL22:IMUX.IMUX.13.DELAY	BITSLICE25.TX_CNTVALUEIN2
TCELL22:IMUX.IMUX.14.DELAY	BITSLICE25.TX_CNTVALUEIN6
TCELL22:IMUX.IMUX.15.DELAY	BITSLICE25.TX_CNTVALUEIN8
TCELL22:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA8, BITSLICE_CONTROL3.CLB2RIU_WR_DATA8
TCELL22:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA9, BITSLICE_CONTROL3.CLB2RIU_WR_DATA9
TCELL22:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA10, BITSLICE_CONTROL3.CLB2RIU_WR_DATA10
TCELL22:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA11, BITSLICE_CONTROL3.CLB2RIU_WR_DATA11
TCELL22:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA12, BITSLICE_CONTROL3.CLB2RIU_WR_DATA12
TCELL22:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA13, BITSLICE_CONTROL3.CLB2RIU_WR_DATA13
TCELL22:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA14, BITSLICE_CONTROL3.CLB2RIU_WR_DATA14
TCELL22:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL2.CLB2RIU_WR_DATA15, BITSLICE_CONTROL3.CLB2RIU_WR_DATA15
TCELL22:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL2.CLB2RIU_ADDR0, BITSLICE_CONTROL3.CLB2RIU_ADDR0
TCELL22:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL2.CLB2RIU_ADDR1, BITSLICE_CONTROL3.CLB2RIU_ADDR1
TCELL22:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL2.CLB2RIU_ADDR2, BITSLICE_CONTROL3.CLB2RIU_ADDR2
TCELL22:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL2.CLB2RIU_ADDR3, BITSLICE_CONTROL3.CLB2RIU_ADDR3
TCELL22:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL2.CLB2RIU_ADDR4, BITSLICE_CONTROL3.CLB2RIU_ADDR4
TCELL22:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL2.CLB2RIU_ADDR5, BITSLICE_CONTROL3.CLB2RIU_ADDR5
TCELL22:IMUX.IMUX.30.DELAY	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_SDR_CLK_SEL_B
TCELL22:IMUX.IMUX.31.DELAY	XIPHY_FEEDTHROUGH1.CLB2PHY_TEST_DIV2_CLK_SEL_B
TCELL22:IMUX.IMUX.32.DELAY	XIPHY_FEEDTHROUGH1.CLB2PHY_DBG_CLK_STOP_FLG_OUT
TCELL22:IMUX.IMUX.33.DELAY	XIPHY_FEEDTHROUGH1.CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT
TCELL22:IMUX.IMUX.34.DELAY	BITSLICE25.TX_T
TCELL22:IMUX.IMUX.35.DELAY	BITSLICE25.RX_CE_IFD
TCELL22:IMUX.IMUX.36.DELAY	BITSLICE25.CLB2PHY_FIFO_RDEN
TCELL22:IMUX.IMUX.37.DELAY	BITSLICE25.TX_D0
TCELL22:IMUX.IMUX.38.DELAY	BITSLICE25.TX_D1
TCELL22:IMUX.IMUX.39.DELAY	BITSLICE25.TX_D3
TCELL22:IMUX.IMUX.40.DELAY	BITSLICE25.TX_D5
TCELL22:IMUX.IMUX.41.DELAY	BITSLICE25.TX_D6
TCELL22:IMUX.IMUX.42.DELAY	BITSLICE25.TX_D7
TCELL22:IMUX.IMUX.43.DELAY	BITSLICE25.TX_CNTVALUEIN1
TCELL22:IMUX.IMUX.44.DELAY	BITSLICE25.TX_CNTVALUEIN3
TCELL22:IMUX.IMUX.45.DELAY	BITSLICE25.TX_CNTVALUEIN4
TCELL22:IMUX.IMUX.46.DELAY	BITSLICE25.TX_CNTVALUEIN5
TCELL22:IMUX.IMUX.47.DELAY	BITSLICE25.TX_CNTVALUEIN7
TCELL23:OUT.0.TMIN	PLL1.DOUT12
TCELL23:OUT.1.TMIN	PLL1.DOUT13
TCELL23:OUT.2.TMIN	PLL1.DOUT14
TCELL23:OUT.3.TMIN	PLL1.DOUT15
TCELL23:OUT.4.TMIN	BITSLICE25.TX_CNTVALUEOUT5
TCELL23:OUT.5.TMIN	BITSLICE25.TX_CNTVALUEOUT6
TCELL23:OUT.6.TMIN	BITSLICE25.TX_CNTVALUEOUT7
TCELL23:OUT.7.TMIN	BITSLICE25.TX_CNTVALUEOUT8
TCELL23:OUT.8.TMIN	BITSLICE20.TX_T_OUT
TCELL23:OUT.9.TMIN	BITSLICE25.RX_CNTVALUEOUT0
TCELL23:OUT.10.TMIN	BITSLICE25.RX_CNTVALUEOUT1
TCELL23:OUT.11.TMIN	BITSLICE25.RX_CNTVALUEOUT2
TCELL23:OUT.12.TMIN	BITSLICE25.RX_CNTVALUEOUT3
TCELL23:OUT.13.TMIN	BITSLICE25.RX_CNTVALUEOUT4
TCELL23:OUT.14.TMIN	BITSLICE25.RX_CNTVALUEOUT5
TCELL23:OUT.15.TMIN	BITSLICE25.RX_CNTVALUEOUT6
TCELL23:OUT.16.TMIN	BITSLICE25.RX_CNTVALUEOUT7
TCELL23:OUT.17.TMIN	BITSLICE25.RX_CNTVALUEOUT8
TCELL23:OUT.18.TMIN	BITSLICE19.PHY2CLB_FIFO_EMPTY
TCELL23:OUT.19.TMIN	BITSLICE19.RX_Q0
TCELL23:OUT.20.TMIN	BITSLICE19.RX_Q1
TCELL23:OUT.21.TMIN	BITSLICE19.RX_Q2
TCELL23:OUT.22.TMIN	BITSLICE19.RX_Q3
TCELL23:OUT.23.TMIN	BITSLICE19.RX_Q4
TCELL23:OUT.24.TMIN	BITSLICE19.RX_Q5
TCELL23:OUT.25.TMIN	BITSLICE19.RX_Q6
TCELL23:OUT.26.TMIN	BITSLICE19.RX_Q7
TCELL23:OUT.27.TMIN	BITSLICE19.TX_CNTVALUEOUT0
TCELL23:OUT.28.TMIN	BITSLICE19.TX_CNTVALUEOUT1
TCELL23:OUT.29.TMIN	BITSLICE19.TX_CNTVALUEOUT2
TCELL23:OUT.30.TMIN	BITSLICE19.TX_CNTVALUEOUT3
TCELL23:OUT.31.TMIN	BITSLICE19.TX_CNTVALUEOUT4
TCELL23:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.ODELAY_RST_B12
TCELL23:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.IDELAY_RST_B12
TCELL23:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK12
TCELL23:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.TXBIT_RST_B6
TCELL23:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.RXBIT_RST_B6
TCELL23:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.ODELAY_RST_B6
TCELL23:IMUX.BYP.0	PLL1.DADDR0
TCELL23:IMUX.BYP.1	PLL1.DADDR1
TCELL23:IMUX.BYP.2	PLL1.DADDR2
TCELL23:IMUX.BYP.3	PLL1.DADDR3
TCELL23:IMUX.BYP.6	BITSLICE25.TX_INC
TCELL23:IMUX.BYP.7	BITSLICE25.TX_EN_VTC
TCELL23:IMUX.BYP.8	BITSLICE25.TX_CE_ODELAY
TCELL23:IMUX.BYP.9	BITSLICE25.RX_LD
TCELL23:IMUX.BYP.10	BITSLICE25.RX_INC
TCELL23:IMUX.BYP.11	BITSLICE25.RX_EN_VTC
TCELL23:IMUX.BYP.12	BITSLICE25.RX_CE_IDELAY
TCELL23:IMUX.BYP.13	BITSLICE25.DYN_DCI_OUT_INT
TCELL23:IMUX.BYP.14	BITSLICE19.TX_LD
TCELL23:IMUX.BYP.15	BITSLICE19.TX_INC
TCELL23:IMUX.IMUX.6.DELAY	BITSLICE19.TX_D0
TCELL23:IMUX.IMUX.7.DELAY	BITSLICE19.TX_D2
TCELL23:IMUX.IMUX.8.DELAY	BITSLICE19.TX_D6
TCELL23:IMUX.IMUX.9.DELAY	BITSLICE19.TX_CNTVALUEIN0
TCELL23:IMUX.IMUX.10.DELAY	BITSLICE19.TX_CNTVALUEIN4
TCELL23:IMUX.IMUX.11.DELAY	BITSLICE19.TX_CNTVALUEIN6
TCELL23:IMUX.IMUX.12.DELAY	BITSLICE19.RX_CNTVALUEIN1
TCELL23:IMUX.IMUX.13.DELAY	BITSLICE19.RX_CNTVALUEIN3
TCELL23:IMUX.IMUX.14.DELAY	BITSLICE19.RX_CNTVALUEIN7
TCELL23:IMUX.IMUX.15.DELAY	BITSLICE20.TX_T
TCELL23:IMUX.IMUX.16.DELAY	BITSLICE25.RX_CNTVALUEIN0
TCELL23:IMUX.IMUX.17.DELAY	BITSLICE25.RX_CNTVALUEIN1
TCELL23:IMUX.IMUX.18.DELAY	BITSLICE25.RX_CNTVALUEIN2
TCELL23:IMUX.IMUX.19.DELAY	BITSLICE25.RX_CNTVALUEIN3
TCELL23:IMUX.IMUX.20.DELAY	BITSLICE25.RX_CNTVALUEIN4
TCELL23:IMUX.IMUX.21.DELAY	BITSLICE25.RX_CNTVALUEIN5
TCELL23:IMUX.IMUX.22.DELAY	BITSLICE25.RX_CNTVALUEIN6
TCELL23:IMUX.IMUX.23.DELAY	BITSLICE25.RX_CNTVALUEIN7
TCELL23:IMUX.IMUX.24.DELAY	BITSLICE25.RX_CNTVALUEIN8
TCELL23:IMUX.IMUX.25.DELAY	BITSLICE19.TX_T
TCELL23:IMUX.IMUX.26.DELAY	BITSLICE19.TX_CE_OFD
TCELL23:IMUX.IMUX.27.DELAY	BITSLICE19.RX_CE_IFD
TCELL23:IMUX.IMUX.29.DELAY	BITSLICE19.RX_DATAIN1
TCELL23:IMUX.IMUX.30.DELAY	BITSLICE19.CLB2PHY_FIFO_RDEN
TCELL23:IMUX.IMUX.31.DELAY	BITSLICE19.TX_D1
TCELL23:IMUX.IMUX.32.DELAY	BITSLICE19.TX_D3
TCELL23:IMUX.IMUX.33.DELAY	BITSLICE19.TX_D4
TCELL23:IMUX.IMUX.34.DELAY	BITSLICE19.TX_D5
TCELL23:IMUX.IMUX.35.DELAY	BITSLICE19.TX_D7
TCELL23:IMUX.IMUX.36.DELAY	BITSLICE19.TX_CNTVALUEIN1
TCELL23:IMUX.IMUX.37.DELAY	BITSLICE19.TX_CNTVALUEIN2
TCELL23:IMUX.IMUX.38.DELAY	BITSLICE19.TX_CNTVALUEIN3
TCELL23:IMUX.IMUX.39.DELAY	BITSLICE19.TX_CNTVALUEIN5
TCELL23:IMUX.IMUX.40.DELAY	BITSLICE19.TX_CNTVALUEIN7
TCELL23:IMUX.IMUX.41.DELAY	BITSLICE19.TX_CNTVALUEIN8
TCELL23:IMUX.IMUX.42.DELAY	BITSLICE19.RX_CNTVALUEIN0
TCELL23:IMUX.IMUX.43.DELAY	BITSLICE19.RX_CNTVALUEIN2
TCELL23:IMUX.IMUX.44.DELAY	BITSLICE19.RX_CNTVALUEIN4
TCELL23:IMUX.IMUX.45.DELAY	BITSLICE19.RX_CNTVALUEIN5
TCELL23:IMUX.IMUX.46.DELAY	BITSLICE19.RX_CNTVALUEIN6
TCELL23:IMUX.IMUX.47.DELAY	BITSLICE19.RX_CNTVALUEIN8
TCELL24:OUT.0.TMIN	PLL1.DOUT8
TCELL24:OUT.1.TMIN	PLL1.DOUT9
TCELL24:OUT.2.TMIN	PLL1.DOUT10
TCELL24:OUT.3.TMIN	PLL1.DOUT11
TCELL24:OUT.4.TMIN	BITSLICE19.TX_CNTVALUEOUT5
TCELL24:OUT.5.TMIN	BITSLICE19.TX_CNTVALUEOUT6
TCELL24:OUT.6.TMIN	BITSLICE19.TX_CNTVALUEOUT7
TCELL24:OUT.7.TMIN	BITSLICE19.TX_CNTVALUEOUT8
TCELL24:OUT.8.TMIN	BITSLICE21.TX_T_OUT
TCELL24:OUT.9.TMIN	BITSLICE19.RX_CNTVALUEOUT0
TCELL24:OUT.10.TMIN	BITSLICE19.RX_CNTVALUEOUT1
TCELL24:OUT.11.TMIN	BITSLICE19.RX_CNTVALUEOUT2
TCELL24:OUT.12.TMIN	BITSLICE19.RX_CNTVALUEOUT3
TCELL24:OUT.13.TMIN	BITSLICE19.RX_CNTVALUEOUT4
TCELL24:OUT.14.TMIN	BITSLICE19.RX_CNTVALUEOUT5
TCELL24:OUT.15.TMIN	BITSLICE19.RX_CNTVALUEOUT6
TCELL24:OUT.16.TMIN	BITSLICE19.RX_CNTVALUEOUT7
TCELL24:OUT.17.TMIN	BITSLICE19.RX_CNTVALUEOUT8
TCELL24:OUT.18.TMIN	BITSLICE20.PHY2CLB_FIFO_EMPTY
TCELL24:OUT.19.TMIN	BITSLICE20.RX_Q0
TCELL24:OUT.20.TMIN	BITSLICE20.RX_Q1
TCELL24:OUT.21.TMIN	BITSLICE20.RX_Q2
TCELL24:OUT.22.TMIN	BITSLICE20.RX_Q3
TCELL24:OUT.23.TMIN	BITSLICE20.RX_Q4
TCELL24:OUT.24.TMIN	BITSLICE20.RX_Q5
TCELL24:OUT.25.TMIN	BITSLICE20.RX_Q6
TCELL24:OUT.26.TMIN	BITSLICE20.RX_Q7
TCELL24:OUT.27.TMIN	BITSLICE20.TX_CNTVALUEOUT0
TCELL24:OUT.28.TMIN	BITSLICE20.TX_CNTVALUEOUT1
TCELL24:OUT.29.TMIN	BITSLICE20.TX_CNTVALUEOUT2
TCELL24:OUT.30.TMIN	BITSLICE20.TX_CNTVALUEOUT3
TCELL24:OUT.31.TMIN	BITSLICE20.TX_CNTVALUEOUT4
TCELL24:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.IDELAY_RST_B6
TCELL24:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK6
TCELL24:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.TXBIT_RST_B7
TCELL24:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.RXBIT_RST_B7
TCELL24:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.ODELAY_RST_B7
TCELL24:IMUX.BYP.0	PLL1.DI12
TCELL24:IMUX.BYP.1	PLL1.DI13
TCELL24:IMUX.BYP.2	PLL1.DI14
TCELL24:IMUX.BYP.3	PLL1.DI15
TCELL24:IMUX.BYP.6	BITSLICE19.TX_EN_VTC
TCELL24:IMUX.BYP.7	BITSLICE19.TX_CE_ODELAY
TCELL24:IMUX.BYP.8	BITSLICE19.RX_LD
TCELL24:IMUX.BYP.9	BITSLICE19.RX_INC
TCELL24:IMUX.BYP.10	BITSLICE19.RX_EN_VTC
TCELL24:IMUX.BYP.11	BITSLICE19.RX_CE_IDELAY
TCELL24:IMUX.BYP.12	BITSLICE19.DYN_DCI_OUT_INT
TCELL24:IMUX.BYP.14	BITSLICE20.TX_LD
TCELL24:IMUX.BYP.15	BITSLICE20.TX_INC
TCELL24:IMUX.IMUX.0.DELAY	PLL1.DWE
TCELL24:IMUX.IMUX.6.DELAY	BITSLICE20.TX_CNTVALUEIN3
TCELL24:IMUX.IMUX.7.DELAY	BITSLICE20.TX_CNTVALUEIN5
TCELL24:IMUX.IMUX.8.DELAY	BITSLICE20.RX_CNTVALUEIN0
TCELL24:IMUX.IMUX.9.DELAY	BITSLICE20.RX_CNTVALUEIN2
TCELL24:IMUX.IMUX.10.DELAY	BITSLICE20.RX_CNTVALUEIN6
TCELL24:IMUX.IMUX.11.DELAY	BITSLICE20.RX_CNTVALUEIN8
TCELL24:IMUX.IMUX.12.DELAY	BITSLICE21.RX_DATAIN1
TCELL24:IMUX.IMUX.13.DELAY	BITSLICE21.TX_D0
TCELL24:IMUX.IMUX.14.DELAY	BITSLICE21.TX_D4
TCELL24:IMUX.IMUX.15.DELAY	BITSLICE21.TX_D6
TCELL24:IMUX.IMUX.16.DELAY	BITSLICE20.TX_CE_OFD
TCELL24:IMUX.IMUX.17.DELAY	BITSLICE20.RX_CE_IFD
TCELL24:IMUX.IMUX.18.DELAY	BITSLICE20.RX_DATAIN1
TCELL24:IMUX.IMUX.19.DELAY	BITSLICE20.CLB2PHY_FIFO_RDEN
TCELL24:IMUX.IMUX.20.DELAY	BITSLICE20.TX_D0
TCELL24:IMUX.IMUX.21.DELAY	BITSLICE20.TX_D1
TCELL24:IMUX.IMUX.22.DELAY	BITSLICE20.TX_D2
TCELL24:IMUX.IMUX.23.DELAY	BITSLICE20.TX_D3
TCELL24:IMUX.IMUX.24.DELAY	BITSLICE20.TX_D4
TCELL24:IMUX.IMUX.25.DELAY	BITSLICE20.TX_D5
TCELL24:IMUX.IMUX.26.DELAY	BITSLICE20.TX_D6
TCELL24:IMUX.IMUX.27.DELAY	BITSLICE20.TX_D7
TCELL24:IMUX.IMUX.28.DELAY	BITSLICE20.TX_CNTVALUEIN0
TCELL24:IMUX.IMUX.29.DELAY	BITSLICE20.TX_CNTVALUEIN1
TCELL24:IMUX.IMUX.30.DELAY	BITSLICE20.TX_CNTVALUEIN2
TCELL24:IMUX.IMUX.31.DELAY	BITSLICE20.TX_CNTVALUEIN4
TCELL24:IMUX.IMUX.32.DELAY	BITSLICE20.TX_CNTVALUEIN6
TCELL24:IMUX.IMUX.33.DELAY	BITSLICE20.TX_CNTVALUEIN7
TCELL24:IMUX.IMUX.34.DELAY	BITSLICE20.TX_CNTVALUEIN8
TCELL24:IMUX.IMUX.35.DELAY	BITSLICE20.RX_CNTVALUEIN1
TCELL24:IMUX.IMUX.36.DELAY	BITSLICE20.RX_CNTVALUEIN3
TCELL24:IMUX.IMUX.37.DELAY	BITSLICE20.RX_CNTVALUEIN4
TCELL24:IMUX.IMUX.38.DELAY	BITSLICE20.RX_CNTVALUEIN5
TCELL24:IMUX.IMUX.39.DELAY	BITSLICE20.RX_CNTVALUEIN7
TCELL24:IMUX.IMUX.40.DELAY	BITSLICE21.TX_T
TCELL24:IMUX.IMUX.41.DELAY	BITSLICE21.TX_CE_OFD
TCELL24:IMUX.IMUX.42.DELAY	BITSLICE21.RX_CE_IFD
TCELL24:IMUX.IMUX.43.DELAY	BITSLICE21.CLB2PHY_FIFO_RDEN
TCELL24:IMUX.IMUX.44.DELAY	BITSLICE21.TX_D1
TCELL24:IMUX.IMUX.45.DELAY	BITSLICE21.TX_D2
TCELL24:IMUX.IMUX.46.DELAY	BITSLICE21.TX_D3
TCELL24:IMUX.IMUX.47.DELAY	BITSLICE21.TX_D5
TCELL25:OUT.0.TMIN	PLL1.DOUT4
TCELL25:OUT.1.TMIN	PLL1.DOUT5
TCELL25:OUT.2.TMIN	PLL1.DOUT6
TCELL25:OUT.3.TMIN	PLL1.DOUT7
TCELL25:OUT.4.TMIN	BITSLICE20.TX_CNTVALUEOUT5
TCELL25:OUT.5.TMIN	BITSLICE20.TX_CNTVALUEOUT6
TCELL25:OUT.6.TMIN	BITSLICE20.TX_CNTVALUEOUT7
TCELL25:OUT.7.TMIN	BITSLICE20.TX_CNTVALUEOUT8
TCELL25:OUT.8.TMIN	BITSLICE22.TX_T_OUT
TCELL25:OUT.9.TMIN	BITSLICE20.RX_CNTVALUEOUT0
TCELL25:OUT.10.TMIN	BITSLICE20.RX_CNTVALUEOUT1
TCELL25:OUT.11.TMIN	BITSLICE20.RX_CNTVALUEOUT2
TCELL25:OUT.12.TMIN	BITSLICE20.RX_CNTVALUEOUT3
TCELL25:OUT.13.TMIN	BITSLICE20.RX_CNTVALUEOUT4
TCELL25:OUT.14.TMIN	BITSLICE20.RX_CNTVALUEOUT5
TCELL25:OUT.15.TMIN	BITSLICE20.RX_CNTVALUEOUT6
TCELL25:OUT.16.TMIN	BITSLICE20.RX_CNTVALUEOUT7
TCELL25:OUT.17.TMIN	BITSLICE20.RX_CNTVALUEOUT8
TCELL25:OUT.18.TMIN	BITSLICE21.PHY2CLB_FIFO_EMPTY
TCELL25:OUT.19.TMIN	BITSLICE21.RX_Q0
TCELL25:OUT.20.TMIN	BITSLICE21.RX_Q1
TCELL25:OUT.21.TMIN	BITSLICE21.RX_Q2
TCELL25:OUT.22.TMIN	BITSLICE21.RX_Q3
TCELL25:OUT.23.TMIN	BITSLICE21.RX_Q4
TCELL25:OUT.24.TMIN	BITSLICE21.RX_Q5
TCELL25:OUT.25.TMIN	BITSLICE21.RX_Q6
TCELL25:OUT.26.TMIN	BITSLICE21.RX_Q7
TCELL25:OUT.27.TMIN	BITSLICE21.TX_CNTVALUEOUT0
TCELL25:OUT.28.TMIN	BITSLICE21.TX_CNTVALUEOUT1
TCELL25:OUT.29.TMIN	BITSLICE21.TX_CNTVALUEOUT2
TCELL25:OUT.30.TMIN	BITSLICE21.TX_CNTVALUEOUT3
TCELL25:OUT.31.TMIN	BITSLICE21.TX_CNTVALUEOUT4
TCELL25:IMUX.CTRL.0	PLL1.DCLK_B
TCELL25:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.IDELAY_RST_B7
TCELL25:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK7
TCELL25:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.TXBIT_RST_B8
TCELL25:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.RXBIT_RST_B8
TCELL25:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.ODELAY_RST_B8
TCELL25:IMUX.BYP.0	PLL1.DI8
TCELL25:IMUX.BYP.1	PLL1.DI9
TCELL25:IMUX.BYP.2	PLL1.DI10
TCELL25:IMUX.BYP.3	PLL1.DI11
TCELL25:IMUX.BYP.6	BITSLICE20.TX_EN_VTC
TCELL25:IMUX.BYP.7	BITSLICE20.TX_CE_ODELAY
TCELL25:IMUX.BYP.8	BITSLICE20.RX_LD
TCELL25:IMUX.BYP.9	BITSLICE20.RX_INC
TCELL25:IMUX.BYP.10	BITSLICE20.RX_EN_VTC
TCELL25:IMUX.BYP.11	BITSLICE20.RX_CE_IDELAY
TCELL25:IMUX.BYP.12	BITSLICE20.DYN_DCI_OUT_INT
TCELL25:IMUX.BYP.13	BITSLICE21.TX_LD
TCELL25:IMUX.BYP.14	BITSLICE21.TX_INC
TCELL25:IMUX.BYP.15	BITSLICE21.TX_EN_VTC
TCELL25:IMUX.IMUX.0.DELAY	PLL1.DEN
TCELL25:IMUX.IMUX.6.DELAY	BITSLICE21.RX_CNTVALUEIN4
TCELL25:IMUX.IMUX.7.DELAY	BITSLICE21.RX_CNTVALUEIN6
TCELL25:IMUX.IMUX.8.DELAY	BITSLICE_T3.CNTVALUEIN1
TCELL25:IMUX.IMUX.9.DELAY	BITSLICE_T3.CNTVALUEIN3
TCELL25:IMUX.IMUX.10.DELAY	BITSLICE_T3.CNTVALUEIN7
TCELL25:IMUX.IMUX.11.DELAY	BITSLICE_CONTROL3.CLB2RIU_NIBBLE_SEL
TCELL25:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS1_3
TCELL25:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS0_1
TCELL25:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL3.CLB2PHY_T_B1
TCELL25:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL3.CLB2PHY_T_B3
TCELL25:IMUX.IMUX.16.DELAY	BITSLICE21.TX_D7
TCELL25:IMUX.IMUX.18.DELAY	BITSLICE21.TX_CNTVALUEIN0
TCELL25:IMUX.IMUX.19.DELAY	BITSLICE21.TX_CNTVALUEIN1
TCELL25:IMUX.IMUX.20.DELAY	BITSLICE21.TX_CNTVALUEIN2
TCELL25:IMUX.IMUX.21.DELAY	BITSLICE21.TX_CNTVALUEIN3
TCELL25:IMUX.IMUX.22.DELAY	BITSLICE21.TX_CNTVALUEIN4
TCELL25:IMUX.IMUX.23.DELAY	BITSLICE21.TX_CNTVALUEIN5
TCELL25:IMUX.IMUX.24.DELAY	BITSLICE21.TX_CNTVALUEIN6
TCELL25:IMUX.IMUX.25.DELAY	BITSLICE21.TX_CNTVALUEIN7
TCELL25:IMUX.IMUX.26.DELAY	BITSLICE21.TX_CNTVALUEIN8
TCELL25:IMUX.IMUX.27.DELAY	BITSLICE21.RX_CNTVALUEIN0
TCELL25:IMUX.IMUX.28.DELAY	BITSLICE21.RX_CNTVALUEIN1
TCELL25:IMUX.IMUX.29.DELAY	BITSLICE21.RX_CNTVALUEIN2
TCELL25:IMUX.IMUX.30.DELAY	BITSLICE21.RX_CNTVALUEIN3
TCELL25:IMUX.IMUX.31.DELAY	BITSLICE21.RX_CNTVALUEIN5
TCELL25:IMUX.IMUX.32.DELAY	BITSLICE21.RX_CNTVALUEIN7
TCELL25:IMUX.IMUX.33.DELAY	BITSLICE21.RX_CNTVALUEIN8
TCELL25:IMUX.IMUX.34.DELAY	BITSLICE_T3.CNTVALUEIN0
TCELL25:IMUX.IMUX.35.DELAY	BITSLICE_T3.CNTVALUEIN2
TCELL25:IMUX.IMUX.36.DELAY	BITSLICE_T3.CNTVALUEIN4
TCELL25:IMUX.IMUX.37.DELAY	BITSLICE_T3.CNTVALUEIN5
TCELL25:IMUX.IMUX.38.DELAY	BITSLICE_T3.CNTVALUEIN6
TCELL25:IMUX.IMUX.39.DELAY	BITSLICE_T3.CNTVALUEIN8
TCELL25:IMUX.IMUX.40.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS1_0
TCELL25:IMUX.IMUX.41.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS1_1
TCELL25:IMUX.IMUX.42.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS1_2
TCELL25:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS0_0
TCELL25:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS0_2
TCELL25:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL3.CLB2PHY_WRCS0_3
TCELL25:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL3.CLB2PHY_T_B0
TCELL25:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL3.CLB2PHY_T_B2
TCELL26:OUT.0.TMIN	PLL1.DOUT0
TCELL26:OUT.1.TMIN	PLL1.DOUT1
TCELL26:OUT.2.TMIN	PLL1.DOUT2
TCELL26:OUT.3.TMIN	PLL1.DOUT3
TCELL26:OUT.4.TMIN	BITSLICE21.TX_CNTVALUEOUT5
TCELL26:OUT.5.TMIN	BITSLICE21.TX_CNTVALUEOUT6
TCELL26:OUT.6.TMIN	BITSLICE21.TX_CNTVALUEOUT7
TCELL26:OUT.7.TMIN	BITSLICE21.TX_CNTVALUEOUT8
TCELL26:OUT.8.TMIN	BITSLICE23.TX_T_OUT
TCELL26:OUT.9.TMIN	BITSLICE21.RX_CNTVALUEOUT0
TCELL26:OUT.10.TMIN	BITSLICE21.RX_CNTVALUEOUT1
TCELL26:OUT.11.TMIN	BITSLICE21.RX_CNTVALUEOUT2
TCELL26:OUT.12.TMIN	BITSLICE21.RX_CNTVALUEOUT3
TCELL26:OUT.13.TMIN	BITSLICE21.RX_CNTVALUEOUT4
TCELL26:OUT.14.TMIN	BITSLICE21.RX_CNTVALUEOUT5
TCELL26:OUT.15.TMIN	BITSLICE21.RX_CNTVALUEOUT6
TCELL26:OUT.16.TMIN	BITSLICE21.RX_CNTVALUEOUT7
TCELL26:OUT.17.TMIN	BITSLICE21.RX_CNTVALUEOUT8
TCELL26:OUT.18.TMIN	BITSLICE_T3.CNTVALUEOUT0
TCELL26:OUT.19.TMIN	BITSLICE_T3.CNTVALUEOUT1
TCELL26:OUT.20.TMIN	BITSLICE_T3.CNTVALUEOUT2
TCELL26:OUT.21.TMIN	BITSLICE_T3.CNTVALUEOUT3
TCELL26:OUT.22.TMIN	BITSLICE_T3.CNTVALUEOUT4
TCELL26:OUT.23.TMIN	BITSLICE_T3.CNTVALUEOUT5
TCELL26:OUT.24.TMIN	BITSLICE_T3.CNTVALUEOUT6
TCELL26:OUT.25.TMIN	BITSLICE_T3.CNTVALUEOUT7
TCELL26:OUT.26.TMIN	BITSLICE_T3.CNTVALUEOUT8
TCELL26:OUT.27.TMIN	BITSLICE_CONTROL3.PHY2CLB_PHY_RDY
TCELL26:OUT.28.TMIN	BITSLICE_CONTROL3.MASTER_PD_OUT
TCELL26:OUT.29.TMIN	BITSLICE_CONTROL3.PHY2CLB_FIXDLY_RDY
TCELL26:OUT.30.TMIN	BITSLICE_CONTROL3.CTRL_DLY_TEST_OUT
TCELL26:OUT.31.TMIN	BITSLICE24.TX_T_OUT
TCELL26:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.IDELAY_RST_B8
TCELL26:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK8
TCELL26:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.TRISTATE_ODELAY_RST_B1
TCELL26:IMUX.CTRL.6	BITSLICE_CONTROL3.REFCLK
TCELL26:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.CTRL_RST_B_UPP
TCELL26:IMUX.BYP.0	PLL1.DI4
TCELL26:IMUX.BYP.1	PLL1.DI5
TCELL26:IMUX.BYP.2	PLL1.DI6
TCELL26:IMUX.BYP.3	PLL1.DI7
TCELL26:IMUX.BYP.6	BITSLICE21.TX_CE_ODELAY
TCELL26:IMUX.BYP.8	BITSLICE21.RX_LD
TCELL26:IMUX.BYP.9	BITSLICE21.RX_INC
TCELL26:IMUX.BYP.10	BITSLICE21.RX_EN_VTC
TCELL26:IMUX.BYP.11	BITSLICE21.RX_CE_IDELAY
TCELL26:IMUX.BYP.12	BITSLICE21.DYN_DCI_OUT_INT
TCELL26:IMUX.BYP.13	BITSLICE_T3.CE_OFD
TCELL26:IMUX.BYP.14	BITSLICE_T3.LD
TCELL26:IMUX.BYP.15	BITSLICE_T3.INC
TCELL26:IMUX.IMUX.0.DELAY	PLL1.PWRDWN
TCELL26:IMUX.IMUX.6.DELAY	BITSLICE22.RX_DATAIN1
TCELL26:IMUX.IMUX.7.DELAY	BITSLICE22.TX_D0
TCELL26:IMUX.IMUX.8.DELAY	BITSLICE22.TX_D4
TCELL26:IMUX.IMUX.9.DELAY	BITSLICE22.TX_D6
TCELL26:IMUX.IMUX.10.DELAY	BITSLICE22.TX_CNTVALUEIN2
TCELL26:IMUX.IMUX.11.DELAY	BITSLICE22.TX_CNTVALUEIN4
TCELL26:IMUX.IMUX.12.DELAY	BITSLICE22.TX_CNTVALUEIN7
TCELL26:IMUX.IMUX.13.DELAY	BITSLICE22.RX_CNTVALUEIN0
TCELL26:IMUX.IMUX.14.DELAY	BITSLICE22.RX_CNTVALUEIN4
TCELL26:IMUX.IMUX.15.DELAY	BITSLICE22.RX_CNTVALUEIN6
TCELL26:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDEN0
TCELL26:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDEN1
TCELL26:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDEN2
TCELL26:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDEN3
TCELL26:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS1_0
TCELL26:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS1_1
TCELL26:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS1_2
TCELL26:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS1_3
TCELL26:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS0_0
TCELL26:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS0_1
TCELL26:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS0_2
TCELL26:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL3.CLB2PHY_RDCS0_3
TCELL26:IMUX.IMUX.28.DELAY	BITSLICE22.TX_T
TCELL26:IMUX.IMUX.29.DELAY	BITSLICE22.TX_CE_OFD
TCELL26:IMUX.IMUX.30.DELAY	BITSLICE22.RX_CE_IFD
TCELL26:IMUX.IMUX.31.DELAY	BITSLICE22.CLB2PHY_FIFO_RDEN
TCELL26:IMUX.IMUX.32.DELAY	BITSLICE22.TX_D1
TCELL26:IMUX.IMUX.33.DELAY	BITSLICE22.TX_D2
TCELL26:IMUX.IMUX.34.DELAY	BITSLICE22.TX_D3
TCELL26:IMUX.IMUX.35.DELAY	BITSLICE22.TX_D5
TCELL26:IMUX.IMUX.36.DELAY	BITSLICE22.TX_D7
TCELL26:IMUX.IMUX.37.DELAY	BITSLICE22.TX_CNTVALUEIN0
TCELL26:IMUX.IMUX.38.DELAY	BITSLICE22.TX_CNTVALUEIN1
TCELL26:IMUX.IMUX.39.DELAY	BITSLICE22.TX_CNTVALUEIN3
TCELL26:IMUX.IMUX.40.DELAY	BITSLICE22.TX_CNTVALUEIN5
TCELL26:IMUX.IMUX.41.DELAY	BITSLICE22.TX_CNTVALUEIN6
TCELL26:IMUX.IMUX.43.DELAY	BITSLICE22.TX_CNTVALUEIN8
TCELL26:IMUX.IMUX.44.DELAY	BITSLICE22.RX_CNTVALUEIN1
TCELL26:IMUX.IMUX.45.DELAY	BITSLICE22.RX_CNTVALUEIN2
TCELL26:IMUX.IMUX.46.DELAY	BITSLICE22.RX_CNTVALUEIN3
TCELL26:IMUX.IMUX.47.DELAY	BITSLICE22.RX_CNTVALUEIN5
TCELL27:OUT.0.TMIN	PLL1.DRDY
TCELL27:OUT.1.TMIN	PLL1.LOCKED
TCELL27:OUT.2.TMIN	PLL1.TESTOUT36
TCELL27:OUT.3.TMIN	PLL1.SCANOUT
TCELL27:OUT.4.TMIN	BITSLICE22.PHY2CLB_FIFO_EMPTY
TCELL27:OUT.5.TMIN	BITSLICE22.RX_Q0
TCELL27:OUT.6.TMIN	BITSLICE22.RX_Q1
TCELL27:OUT.7.TMIN	BITSLICE22.RX_Q2
TCELL27:OUT.8.TMIN	BITSLICE22.RX_Q3
TCELL27:OUT.9.TMIN	BITSLICE22.RX_Q4
TCELL27:OUT.10.TMIN	BITSLICE22.RX_Q5
TCELL27:OUT.11.TMIN	BITSLICE22.RX_Q6
TCELL27:OUT.12.TMIN	BITSLICE22.RX_Q7
TCELL27:OUT.13.TMIN	BITSLICE22.TX_CNTVALUEOUT0
TCELL27:OUT.14.TMIN	BITSLICE22.TX_CNTVALUEOUT1
TCELL27:OUT.15.TMIN	BITSLICE22.TX_CNTVALUEOUT2
TCELL27:OUT.16.TMIN	BITSLICE22.TX_CNTVALUEOUT3
TCELL27:OUT.17.TMIN	BITSLICE22.TX_CNTVALUEOUT4
TCELL27:OUT.18.TMIN	BITSLICE22.TX_CNTVALUEOUT5
TCELL27:OUT.19.TMIN	BITSLICE22.TX_CNTVALUEOUT6
TCELL27:OUT.20.TMIN	BITSLICE22.TX_CNTVALUEOUT7
TCELL27:OUT.21.TMIN	BITSLICE22.TX_CNTVALUEOUT8
TCELL27:OUT.22.TMIN	BITSLICE25.TX_T_OUT
TCELL27:OUT.23.TMIN	BITSLICE22.RX_CNTVALUEOUT0
TCELL27:OUT.24.TMIN	BITSLICE22.RX_CNTVALUEOUT1
TCELL27:OUT.25.TMIN	BITSLICE22.RX_CNTVALUEOUT2
TCELL27:OUT.26.TMIN	BITSLICE22.RX_CNTVALUEOUT3
TCELL27:OUT.27.TMIN	BITSLICE22.RX_CNTVALUEOUT4
TCELL27:OUT.28.TMIN	BITSLICE22.RX_CNTVALUEOUT5
TCELL27:OUT.29.TMIN	BITSLICE22.RX_CNTVALUEOUT6
TCELL27:OUT.30.TMIN	BITSLICE22.RX_CNTVALUEOUT7
TCELL27:OUT.31.TMIN	BITSLICE22.RX_CNTVALUEOUT8
TCELL27:IMUX.CTRL.0	PLL1.SCANCLK_B
TCELL27:IMUX.CTRL.2	BITSLICE_CONTROL3.RIU_CLK, XIPHY_FEEDTHROUGH1.CLB2PHY_CTRL_CLK_UPP
TCELL27:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.TXBIT_RST_B9
TCELL27:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.RXBIT_RST_B9
TCELL27:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.ODELAY_RST_B9
TCELL27:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.IDELAY_RST_B9
TCELL27:IMUX.BYP.0	PLL1.DI0
TCELL27:IMUX.BYP.1	PLL1.DI1
TCELL27:IMUX.BYP.2	PLL1.DI2
TCELL27:IMUX.BYP.3	PLL1.DI3
TCELL27:IMUX.BYP.6	BITSLICE_T3.CE_ODELAY
TCELL27:IMUX.BYP.7	BITSLICE_CONTROL3.EN_VTC
TCELL27:IMUX.BYP.8	BITSLICE_CONTROL3.CTRL_DLY_TEST_IN
TCELL27:IMUX.BYP.9	BITSLICE22.TX_LD
TCELL27:IMUX.BYP.10	BITSLICE22.TX_INC
TCELL27:IMUX.BYP.11	BITSLICE22.TX_EN_VTC
TCELL27:IMUX.BYP.12	BITSLICE22.TX_CE_ODELAY
TCELL27:IMUX.BYP.13	BITSLICE22.RX_LD
TCELL27:IMUX.BYP.14	BITSLICE22.RX_INC
TCELL27:IMUX.BYP.15	BITSLICE22.RX_EN_VTC
TCELL27:IMUX.IMUX.0.DELAY	PLL1.RST
TCELL27:IMUX.IMUX.6.DELAY	BITSLICE23.TX_CNTVALUEIN0
TCELL27:IMUX.IMUX.7.DELAY	BITSLICE23.TX_CNTVALUEIN2
TCELL27:IMUX.IMUX.8.DELAY	BITSLICE23.TX_CNTVALUEIN6
TCELL27:IMUX.IMUX.9.DELAY	BITSLICE23.TX_CNTVALUEIN8
TCELL27:IMUX.IMUX.10.DELAY	BITSLICE23.RX_CNTVALUEIN3
TCELL27:IMUX.IMUX.11.DELAY	BITSLICE23.RX_CNTVALUEIN5
TCELL27:IMUX.IMUX.12.DELAY	BITSLICE24.TX_T
TCELL27:IMUX.IMUX.13.DELAY	BITSLICE24.RX_CE_IFD
TCELL27:IMUX.IMUX.14.DELAY	BITSLICE24.TX_D1
TCELL27:IMUX.IMUX.15.DELAY	BITSLICE24.TX_D3
TCELL27:IMUX.IMUX.16.DELAY	BITSLICE22.RX_CNTVALUEIN7
TCELL27:IMUX.IMUX.17.DELAY	BITSLICE22.RX_CNTVALUEIN8
TCELL27:IMUX.IMUX.18.DELAY	BITSLICE23.TX_T
TCELL27:IMUX.IMUX.19.DELAY	BITSLICE23.TX_CE_OFD
TCELL27:IMUX.IMUX.20.DELAY	BITSLICE23.RX_CE_IFD
TCELL27:IMUX.IMUX.21.DELAY	BITSLICE23.RX_DATAIN1
TCELL27:IMUX.IMUX.22.DELAY	BITSLICE23.CLB2PHY_FIFO_RDEN
TCELL27:IMUX.IMUX.23.DELAY	BITSLICE23.TX_D5
TCELL27:IMUX.IMUX.24.DELAY	BITSLICE23.TX_D4
TCELL27:IMUX.IMUX.25.DELAY	BITSLICE23.TX_D3
TCELL27:IMUX.IMUX.26.DELAY	BITSLICE23.TX_D2
TCELL27:IMUX.IMUX.27.DELAY	BITSLICE23.TX_D1
TCELL27:IMUX.IMUX.28.DELAY	BITSLICE23.TX_D0
TCELL27:IMUX.IMUX.29.DELAY	BITSLICE23.TX_D6
TCELL27:IMUX.IMUX.30.DELAY	BITSLICE23.TX_D7
TCELL27:IMUX.IMUX.31.DELAY	BITSLICE23.TX_CNTVALUEIN1
TCELL27:IMUX.IMUX.32.DELAY	BITSLICE23.TX_CNTVALUEIN3
TCELL27:IMUX.IMUX.33.DELAY	BITSLICE23.TX_CNTVALUEIN4
TCELL27:IMUX.IMUX.34.DELAY	BITSLICE23.TX_CNTVALUEIN5
TCELL27:IMUX.IMUX.35.DELAY	BITSLICE23.TX_CNTVALUEIN7
TCELL27:IMUX.IMUX.36.DELAY	BITSLICE23.RX_CNTVALUEIN0
TCELL27:IMUX.IMUX.37.DELAY	BITSLICE23.RX_CNTVALUEIN1
TCELL27:IMUX.IMUX.38.DELAY	BITSLICE23.RX_CNTVALUEIN2
TCELL27:IMUX.IMUX.39.DELAY	BITSLICE23.RX_CNTVALUEIN4
TCELL27:IMUX.IMUX.40.DELAY	BITSLICE23.RX_CNTVALUEIN6
TCELL27:IMUX.IMUX.41.DELAY	BITSLICE23.RX_CNTVALUEIN7
TCELL27:IMUX.IMUX.42.DELAY	BITSLICE23.RX_CNTVALUEIN8
TCELL27:IMUX.IMUX.43.DELAY	BITSLICE24.TX_CE_OFD
TCELL27:IMUX.IMUX.44.DELAY	BITSLICE24.RX_DATAIN1
TCELL27:IMUX.IMUX.45.DELAY	BITSLICE24.CLB2PHY_FIFO_RDEN
TCELL27:IMUX.IMUX.46.DELAY	BITSLICE24.TX_D0
TCELL27:IMUX.IMUX.47.DELAY	BITSLICE24.TX_D2
TCELL28:OUT.4.TMIN	BITSLICE23.PHY2CLB_FIFO_EMPTY
TCELL28:OUT.5.TMIN	BITSLICE23.RX_Q0
TCELL28:OUT.6.TMIN	BITSLICE23.RX_Q1
TCELL28:OUT.7.TMIN	BITSLICE23.RX_Q2
TCELL28:OUT.8.TMIN	BITSLICE23.RX_Q3
TCELL28:OUT.9.TMIN	BITSLICE23.RX_Q4
TCELL28:OUT.10.TMIN	BITSLICE23.RX_Q5
TCELL28:OUT.11.TMIN	BITSLICE23.RX_Q6
TCELL28:OUT.12.TMIN	BITSLICE23.RX_Q7
TCELL28:OUT.13.TMIN	BITSLICE23.TX_CNTVALUEOUT0
TCELL28:OUT.14.TMIN	BITSLICE23.TX_CNTVALUEOUT1
TCELL28:OUT.15.TMIN	BITSLICE23.TX_CNTVALUEOUT2
TCELL28:OUT.16.TMIN	BITSLICE23.TX_CNTVALUEOUT3
TCELL28:OUT.17.TMIN	BITSLICE23.TX_CNTVALUEOUT4
TCELL28:OUT.18.TMIN	BITSLICE23.TX_CNTVALUEOUT5
TCELL28:OUT.19.TMIN	BITSLICE23.TX_CNTVALUEOUT6
TCELL28:OUT.20.TMIN	BITSLICE23.TX_CNTVALUEOUT7
TCELL28:OUT.21.TMIN	BITSLICE23.TX_CNTVALUEOUT8
TCELL28:OUT.23.TMIN	BITSLICE23.RX_CNTVALUEOUT0
TCELL28:OUT.24.TMIN	BITSLICE23.RX_CNTVALUEOUT1
TCELL28:OUT.25.TMIN	BITSLICE23.RX_CNTVALUEOUT2
TCELL28:OUT.26.TMIN	BITSLICE23.RX_CNTVALUEOUT3
TCELL28:OUT.27.TMIN	BITSLICE23.RX_CNTVALUEOUT4
TCELL28:OUT.28.TMIN	BITSLICE23.RX_CNTVALUEOUT5
TCELL28:OUT.29.TMIN	BITSLICE23.RX_CNTVALUEOUT6
TCELL28:OUT.30.TMIN	BITSLICE23.RX_CNTVALUEOUT7
TCELL28:OUT.31.TMIN	BITSLICE23.RX_CNTVALUEOUT8
TCELL28:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK9
TCELL28:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.TXBIT_RST_B10
TCELL28:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.RXBIT_RST_B10
TCELL28:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.ODELAY_RST_B10
TCELL28:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.IDELAY_RST_B10
TCELL28:IMUX.BYP.6	BITSLICE22.RX_CE_IDELAY
TCELL28:IMUX.BYP.7	BITSLICE22.DYN_DCI_OUT_INT
TCELL28:IMUX.BYP.8	BITSLICE23.TX_LD
TCELL28:IMUX.BYP.9	BITSLICE23.TX_INC
TCELL28:IMUX.BYP.10	BITSLICE23.TX_EN_VTC
TCELL28:IMUX.BYP.11	BITSLICE23.TX_CE_ODELAY
TCELL28:IMUX.BYP.12	BITSLICE23.RX_LD
TCELL28:IMUX.BYP.13	BITSLICE23.RX_INC
TCELL28:IMUX.BYP.14	BITSLICE23.RX_EN_VTC
TCELL28:IMUX.BYP.15	BITSLICE23.RX_CE_IDELAY
TCELL28:IMUX.IMUX.0.DELAY	BUFGCE_DIV0.RST_PRE_OPTINV
TCELL28:IMUX.IMUX.6.DELAY	BITSLICE24.TX_D5
TCELL28:IMUX.IMUX.7.DELAY	BITSLICE24.TX_D6
TCELL28:IMUX.IMUX.8.DELAY	BITSLICE24.TX_D7
TCELL28:IMUX.IMUX.9.DELAY	BITSLICE24.TX_CNTVALUEIN0
TCELL28:IMUX.IMUX.10.DELAY	BITSLICE24.TX_CNTVALUEIN1
TCELL28:IMUX.IMUX.11.DELAY	BITSLICE24.TX_CNTVALUEIN2
TCELL28:IMUX.IMUX.12.DELAY	BITSLICE24.TX_CNTVALUEIN3
TCELL28:IMUX.IMUX.13.DELAY	BITSLICE24.TX_CNTVALUEIN4
TCELL28:IMUX.IMUX.14.DELAY	BITSLICE24.TX_CNTVALUEIN5
TCELL28:IMUX.IMUX.15.DELAY	BITSLICE24.TX_CNTVALUEIN6
TCELL28:IMUX.IMUX.16.DELAY	BITSLICE24.TX_D4
TCELL28:IMUX.IMUX.17.DELAY	BUFCE_ROW_CMT0.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.18.DELAY	BUFCE_ROW_CMT1.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.19.DELAY	BUFCE_ROW_CMT2.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.20.DELAY	BUFCE_ROW_CMT3.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.21.DELAY	BUFCE_ROW_CMT4.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.22.DELAY	BUFCE_ROW_CMT5.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.23.DELAY	BUFCE_ROW_CMT6.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.24.DELAY	BUFCE_ROW_CMT7.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.25.DELAY	BUFCE_ROW_CMT8.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.26.DELAY	BUFCE_ROW_CMT9.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.27.DELAY	BUFCE_ROW_CMT10.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.28.DELAY	BUFCE_ROW_CMT11.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.29.DELAY	BUFCE_ROW_CMT12.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.30.DELAY	BUFCE_ROW_CMT13.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.31.DELAY	BUFCE_ROW_CMT14.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.32.DELAY	BUFCE_ROW_CMT15.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.33.DELAY	BUFCE_ROW_CMT16.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.34.DELAY	BUFCE_ROW_CMT17.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.35.DELAY	BUFCE_ROW_CMT18.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.36.DELAY	BUFCE_ROW_CMT19.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.37.DELAY	BUFCE_ROW_CMT20.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.38.DELAY	BUFCE_ROW_CMT21.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.39.DELAY	BUFCE_ROW_CMT22.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.40.DELAY	BUFCE_ROW_CMT23.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.41.DELAY	BUFGCE_DIV0.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.42.DELAY	BUFGCE_DIV1.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.43.DELAY	BUFGCE_DIV2.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.44.DELAY	BUFGCE_DIV3.CE_PRE_OPTINV
TCELL28:IMUX.IMUX.45.DELAY	BUFGCTRL0.SEL1_PRE_OPTINV
TCELL28:IMUX.IMUX.46.DELAY	BUFGCTRL1.SEL1_PRE_OPTINV
TCELL28:IMUX.IMUX.47.DELAY	BUFGCTRL2.SEL1_PRE_OPTINV
TCELL29:OUT.4.TMIN	BITSLICE24.PHY2CLB_FIFO_EMPTY
TCELL29:OUT.5.TMIN	BITSLICE24.RX_Q0
TCELL29:OUT.6.TMIN	BITSLICE24.RX_Q1
TCELL29:OUT.7.TMIN	BITSLICE24.RX_Q2
TCELL29:OUT.8.TMIN	BITSLICE24.RX_Q3
TCELL29:OUT.9.TMIN	BITSLICE24.RX_Q4
TCELL29:OUT.10.TMIN	BITSLICE24.RX_Q5
TCELL29:OUT.11.TMIN	BITSLICE24.RX_Q6
TCELL29:OUT.12.TMIN	BITSLICE24.RX_Q7
TCELL29:OUT.13.TMIN	BITSLICE24.TX_CNTVALUEOUT0
TCELL29:OUT.14.TMIN	BITSLICE24.TX_CNTVALUEOUT1
TCELL29:OUT.15.TMIN	BITSLICE24.TX_CNTVALUEOUT2
TCELL29:OUT.16.TMIN	BITSLICE24.TX_CNTVALUEOUT3
TCELL29:OUT.17.TMIN	BITSLICE24.TX_CNTVALUEOUT4
TCELL29:OUT.18.TMIN	BITSLICE24.TX_CNTVALUEOUT5
TCELL29:OUT.19.TMIN	BITSLICE24.TX_CNTVALUEOUT6
TCELL29:OUT.20.TMIN	BITSLICE24.TX_CNTVALUEOUT7
TCELL29:OUT.21.TMIN	BITSLICE24.TX_CNTVALUEOUT8
TCELL29:OUT.23.TMIN	BITSLICE24.RX_CNTVALUEOUT0
TCELL29:OUT.24.TMIN	BITSLICE24.RX_CNTVALUEOUT1
TCELL29:OUT.25.TMIN	BITSLICE24.RX_CNTVALUEOUT2
TCELL29:OUT.26.TMIN	BITSLICE24.RX_CNTVALUEOUT3
TCELL29:OUT.27.TMIN	BITSLICE24.RX_CNTVALUEOUT4
TCELL29:OUT.28.TMIN	BITSLICE24.RX_CNTVALUEOUT5
TCELL29:OUT.29.TMIN	BITSLICE24.RX_CNTVALUEOUT6
TCELL29:OUT.30.TMIN	BITSLICE24.RX_CNTVALUEOUT7
TCELL29:OUT.31.TMIN	BITSLICE24.RX_CNTVALUEOUT8
TCELL29:IMUX.CTRL.2	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK10
TCELL29:IMUX.CTRL.3	XIPHY_FEEDTHROUGH1.TXBIT_RST_B11
TCELL29:IMUX.CTRL.4	XIPHY_FEEDTHROUGH1.RXBIT_RST_B11
TCELL29:IMUX.CTRL.5	XIPHY_FEEDTHROUGH1.ODELAY_RST_B11
TCELL29:IMUX.CTRL.6	XIPHY_FEEDTHROUGH1.IDELAY_RST_B11
TCELL29:IMUX.CTRL.7	XIPHY_FEEDTHROUGH1.CLB2PHY_FIFO_CLK11
TCELL29:IMUX.BYP.6	BITSLICE23.DYN_DCI_OUT_INT
TCELL29:IMUX.BYP.7	BITSLICE24.TX_LD
TCELL29:IMUX.BYP.8	BITSLICE24.TX_INC
TCELL29:IMUX.BYP.9	BITSLICE24.TX_EN_VTC
TCELL29:IMUX.BYP.10	BITSLICE24.TX_CE_ODELAY
TCELL29:IMUX.BYP.11	BITSLICE24.RX_LD
TCELL29:IMUX.BYP.12	BITSLICE24.RX_INC
TCELL29:IMUX.BYP.13	BITSLICE24.RX_EN_VTC
TCELL29:IMUX.BYP.14	BITSLICE24.RX_CE_IDELAY
TCELL29:IMUX.BYP.15	BITSLICE24.DYN_DCI_OUT_INT
TCELL29:IMUX.IMUX.0.DELAY	BUFGCE_DIV1.RST_PRE_OPTINV
TCELL29:IMUX.IMUX.6.DELAY	BITSLICE24.TX_CNTVALUEIN8
TCELL29:IMUX.IMUX.7.DELAY	BITSLICE24.RX_CNTVALUEIN0
TCELL29:IMUX.IMUX.8.DELAY	BITSLICE24.RX_CNTVALUEIN1
TCELL29:IMUX.IMUX.9.DELAY	BITSLICE24.RX_CNTVALUEIN2
TCELL29:IMUX.IMUX.10.DELAY	BITSLICE24.RX_CNTVALUEIN3
TCELL29:IMUX.IMUX.11.DELAY	BITSLICE24.RX_CNTVALUEIN4
TCELL29:IMUX.IMUX.12.DELAY	BITSLICE24.RX_CNTVALUEIN5
TCELL29:IMUX.IMUX.13.DELAY	BITSLICE24.RX_CNTVALUEIN6
TCELL29:IMUX.IMUX.14.DELAY	BITSLICE24.RX_CNTVALUEIN7
TCELL29:IMUX.IMUX.15.DELAY	BITSLICE24.RX_CNTVALUEIN8
TCELL29:IMUX.IMUX.16.DELAY	BITSLICE24.TX_CNTVALUEIN7
TCELL29:IMUX.IMUX.17.DELAY	BUFGCTRL3.SEL1_PRE_OPTINV
TCELL29:IMUX.IMUX.18.DELAY	BUFGCTRL4.SEL1_PRE_OPTINV
TCELL29:IMUX.IMUX.19.DELAY	BUFGCTRL5.SEL1_PRE_OPTINV
TCELL29:IMUX.IMUX.20.DELAY	BUFGCTRL6.SEL1_PRE_OPTINV
TCELL29:IMUX.IMUX.21.DELAY	BUFGCTRL7.SEL1_PRE_OPTINV
TCELL29:IMUX.IMUX.22.DELAY	BUFGCTRL0.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.23.DELAY	BUFGCTRL1.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.24.DELAY	BUFGCTRL2.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.25.DELAY	BUFGCTRL3.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.26.DELAY	BUFGCTRL4.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.27.DELAY	BUFGCTRL5.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.28.DELAY	BUFGCTRL6.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.29.DELAY	BUFGCTRL7.SEL0_PRE_OPTINV
TCELL29:IMUX.IMUX.30.DELAY	BUFGCTRL0.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.31.DELAY	BUFGCTRL1.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.32.DELAY	BUFGCTRL2.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.33.DELAY	BUFGCTRL3.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.34.DELAY	BUFGCTRL4.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.35.DELAY	BUFGCTRL5.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.36.DELAY	BUFGCTRL6.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.37.DELAY	BUFGCTRL7.IGNORE1_PRE_OPTINV
TCELL29:IMUX.IMUX.38.DELAY	BUFGCTRL0.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.39.DELAY	BUFGCTRL1.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.40.DELAY	BUFGCTRL2.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.41.DELAY	BUFGCTRL3.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.42.DELAY	BUFGCTRL4.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.43.DELAY	BUFGCTRL5.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.44.DELAY	BUFGCTRL6.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.45.DELAY	BUFGCTRL7.IGNORE0_PRE_OPTINV
TCELL29:IMUX.IMUX.46.DELAY	BUFGCTRL0.CE1_PRE_OPTINV
TCELL29:IMUX.IMUX.47.DELAY	BUFGCTRL1.CE1_PRE_OPTINV
TCELL30:OUT.4.TMIN	BITSLICE26.PHY2CLB_FIFO_EMPTY
TCELL30:OUT.5.TMIN	BITSLICE26.RX_Q0
TCELL30:OUT.6.TMIN	BITSLICE26.RX_Q1
TCELL30:OUT.7.TMIN	BITSLICE26.RX_Q2
TCELL30:OUT.8.TMIN	BITSLICE26.RX_Q3
TCELL30:OUT.9.TMIN	BITSLICE26.RX_Q4
TCELL30:OUT.10.TMIN	BITSLICE26.RX_Q5
TCELL30:OUT.11.TMIN	BITSLICE26.RX_Q6
TCELL30:OUT.12.TMIN	BITSLICE26.RX_Q7
TCELL30:OUT.13.TMIN	BITSLICE26.TX_CNTVALUEOUT0
TCELL30:OUT.14.TMIN	BITSLICE26.TX_CNTVALUEOUT1
TCELL30:OUT.15.TMIN	BITSLICE26.TX_CNTVALUEOUT2
TCELL30:OUT.16.TMIN	BITSLICE26.TX_CNTVALUEOUT3
TCELL30:OUT.17.TMIN	BITSLICE26.TX_CNTVALUEOUT4
TCELL30:OUT.18.TMIN	BITSLICE26.TX_CNTVALUEOUT5
TCELL30:OUT.19.TMIN	BITSLICE26.TX_CNTVALUEOUT6
TCELL30:OUT.20.TMIN	BITSLICE26.TX_CNTVALUEOUT7
TCELL30:OUT.21.TMIN	BITSLICE26.TX_CNTVALUEOUT8
TCELL30:OUT.22.TMIN	BITSLICE26.TX_T_OUT
TCELL30:OUT.23.TMIN	BITSLICE26.RX_CNTVALUEOUT0
TCELL30:OUT.24.TMIN	BITSLICE26.RX_CNTVALUEOUT1
TCELL30:OUT.25.TMIN	BITSLICE26.RX_CNTVALUEOUT2
TCELL30:OUT.26.TMIN	BITSLICE26.RX_CNTVALUEOUT3
TCELL30:OUT.27.TMIN	BITSLICE26.RX_CNTVALUEOUT4
TCELL30:OUT.28.TMIN	BITSLICE26.RX_CNTVALUEOUT5
TCELL30:OUT.29.TMIN	BITSLICE26.RX_CNTVALUEOUT6
TCELL30:OUT.30.TMIN	BITSLICE26.RX_CNTVALUEOUT7
TCELL30:OUT.31.TMIN	BITSLICE26.RX_CNTVALUEOUT8
TCELL30:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.TXBIT_TRI_RST_B0
TCELL30:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.TXBIT_RST_B0
TCELL30:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.RXBIT_RST_B0
TCELL30:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.ODELAY_RST_B0
TCELL30:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.IDELAY_RST_B0
TCELL30:IMUX.BYP.6	BITSLICE_T4.EN_VTC
TCELL30:IMUX.BYP.7	BITSLICE26.TX_LD
TCELL30:IMUX.BYP.8	BITSLICE26.TX_INC
TCELL30:IMUX.BYP.9	BITSLICE26.TX_EN_VTC
TCELL30:IMUX.BYP.10	BITSLICE26.TX_CE_ODELAY
TCELL30:IMUX.BYP.11	BITSLICE26.RX_LD
TCELL30:IMUX.BYP.12	BITSLICE26.RX_INC
TCELL30:IMUX.BYP.13	BITSLICE26.RX_EN_VTC
TCELL30:IMUX.BYP.14	BITSLICE26.RX_CE_IDELAY
TCELL30:IMUX.BYP.15	BITSLICE26.DYN_DCI_OUT_INT
TCELL30:IMUX.IMUX.0.DELAY	BUFGCE_DIV2.RST_PRE_OPTINV
TCELL30:IMUX.IMUX.6.DELAY	BITSLICE26.TX_CE_OFD
TCELL30:IMUX.IMUX.7.DELAY	BITSLICE26.RX_CE_IFD
TCELL30:IMUX.IMUX.8.DELAY	BITSLICE26.RX_DATAIN1
TCELL30:IMUX.IMUX.9.DELAY	BITSLICE26.CLB2PHY_FIFO_RDEN
TCELL30:IMUX.IMUX.10.DELAY	BITSLICE26.TX_D7
TCELL30:IMUX.IMUX.11.DELAY	BITSLICE26.TX_D6
TCELL30:IMUX.IMUX.12.DELAY	BITSLICE26.TX_D5
TCELL30:IMUX.IMUX.13.DELAY	BITSLICE26.TX_D4
TCELL30:IMUX.IMUX.14.DELAY	BITSLICE26.TX_D3
TCELL30:IMUX.IMUX.15.DELAY	BITSLICE26.TX_D2
TCELL30:IMUX.IMUX.16.DELAY	BITSLICE26.TX_T
TCELL30:IMUX.IMUX.17.DELAY	BUFGCTRL2.CE1_PRE_OPTINV
TCELL30:IMUX.IMUX.18.DELAY	BUFGCTRL3.CE1_PRE_OPTINV
TCELL30:IMUX.IMUX.19.DELAY	BUFGCTRL4.CE1_PRE_OPTINV
TCELL30:IMUX.IMUX.20.DELAY	BUFGCTRL5.CE1_PRE_OPTINV
TCELL30:IMUX.IMUX.21.DELAY	BUFGCTRL6.CE1_PRE_OPTINV
TCELL30:IMUX.IMUX.22.DELAY	BUFGCTRL7.CE1_PRE_OPTINV
TCELL30:IMUX.IMUX.23.DELAY	BUFGCTRL0.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.24.DELAY	BUFGCTRL1.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.25.DELAY	BUFGCTRL2.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.26.DELAY	BUFGCTRL3.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.27.DELAY	BUFGCTRL4.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.28.DELAY	BUFGCTRL5.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.29.DELAY	BUFGCTRL6.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.30.DELAY	BUFGCTRL7.CE0_PRE_OPTINV
TCELL30:IMUX.IMUX.31.DELAY	BUFGCE0.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.32.DELAY	BUFGCE1.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.33.DELAY	BUFGCE2.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.34.DELAY	BUFGCE3.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.35.DELAY	BUFGCE4.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.36.DELAY	BUFGCE5.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.37.DELAY	BUFGCE6.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.38.DELAY	BUFGCE7.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.39.DELAY	BUFGCE8.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.40.DELAY	BUFGCE9.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.41.DELAY	BUFGCE10.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.42.DELAY	BUFGCE11.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.43.DELAY	BUFGCE12.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.44.DELAY	BUFGCE13.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.45.DELAY	BUFGCE14.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.46.DELAY	BUFGCE15.CE_PRE_OPTINV
TCELL30:IMUX.IMUX.47.DELAY	BUFGCE16.CE_PRE_OPTINV
TCELL30:RCLK.IMUX.0	BUFCE_ROW_CMT0.OPT_DELAY_TEST0, BUFCE_ROW_CMT1.OPT_DELAY_TEST0, BUFCE_ROW_CMT2.OPT_DELAY_TEST0, BUFCE_ROW_CMT6.OPT_DELAY_TEST0, BUFCE_ROW_CMT7.OPT_DELAY_TEST0, BUFCE_ROW_CMT8.OPT_DELAY_TEST0, BUFCE_ROW_CMT12.OPT_DELAY_TEST0, BUFCE_ROW_CMT13.OPT_DELAY_TEST0, BUFCE_ROW_CMT14.OPT_DELAY_TEST0, BUFCE_ROW_CMT18.OPT_DELAY_TEST0, BUFCE_ROW_CMT19.OPT_DELAY_TEST0, BUFCE_ROW_CMT20.OPT_DELAY_TEST0
TCELL30:RCLK.IMUX.1	BUFCE_ROW_CMT0.OPT_DELAY_TEST1, BUFCE_ROW_CMT1.OPT_DELAY_TEST1, BUFCE_ROW_CMT2.OPT_DELAY_TEST1, BUFCE_ROW_CMT6.OPT_DELAY_TEST1, BUFCE_ROW_CMT7.OPT_DELAY_TEST1, BUFCE_ROW_CMT8.OPT_DELAY_TEST1, BUFCE_ROW_CMT12.OPT_DELAY_TEST1, BUFCE_ROW_CMT13.OPT_DELAY_TEST1, BUFCE_ROW_CMT14.OPT_DELAY_TEST1, BUFCE_ROW_CMT18.OPT_DELAY_TEST1, BUFCE_ROW_CMT19.OPT_DELAY_TEST1, BUFCE_ROW_CMT20.OPT_DELAY_TEST1
TCELL30:RCLK.IMUX.2	BUFCE_ROW_CMT0.OPT_DELAY_TEST2, BUFCE_ROW_CMT1.OPT_DELAY_TEST2, BUFCE_ROW_CMT2.OPT_DELAY_TEST2, BUFCE_ROW_CMT6.OPT_DELAY_TEST2, BUFCE_ROW_CMT7.OPT_DELAY_TEST2, BUFCE_ROW_CMT8.OPT_DELAY_TEST2, BUFCE_ROW_CMT12.OPT_DELAY_TEST2, BUFCE_ROW_CMT13.OPT_DELAY_TEST2, BUFCE_ROW_CMT14.OPT_DELAY_TEST2, BUFCE_ROW_CMT18.OPT_DELAY_TEST2, BUFCE_ROW_CMT19.OPT_DELAY_TEST2, BUFCE_ROW_CMT20.OPT_DELAY_TEST2
TCELL30:RCLK.IMUX.6	BUFCE_ROW_CMT3.OPT_DELAY_TEST0, BUFCE_ROW_CMT4.OPT_DELAY_TEST0, BUFCE_ROW_CMT5.OPT_DELAY_TEST0, BUFCE_ROW_CMT9.OPT_DELAY_TEST0, BUFCE_ROW_CMT10.OPT_DELAY_TEST0, BUFCE_ROW_CMT11.OPT_DELAY_TEST0, BUFCE_ROW_CMT15.OPT_DELAY_TEST0, BUFCE_ROW_CMT16.OPT_DELAY_TEST0, BUFCE_ROW_CMT17.OPT_DELAY_TEST0, BUFCE_ROW_CMT21.OPT_DELAY_TEST0, BUFCE_ROW_CMT22.OPT_DELAY_TEST0, BUFCE_ROW_CMT23.OPT_DELAY_TEST0
TCELL30:RCLK.IMUX.7	BUFCE_ROW_CMT3.OPT_DELAY_TEST1, BUFCE_ROW_CMT4.OPT_DELAY_TEST1, BUFCE_ROW_CMT5.OPT_DELAY_TEST1, BUFCE_ROW_CMT9.OPT_DELAY_TEST1, BUFCE_ROW_CMT10.OPT_DELAY_TEST1, BUFCE_ROW_CMT11.OPT_DELAY_TEST1, BUFCE_ROW_CMT15.OPT_DELAY_TEST1, BUFCE_ROW_CMT16.OPT_DELAY_TEST1, BUFCE_ROW_CMT17.OPT_DELAY_TEST1, BUFCE_ROW_CMT21.OPT_DELAY_TEST1, BUFCE_ROW_CMT22.OPT_DELAY_TEST1, BUFCE_ROW_CMT23.OPT_DELAY_TEST1
TCELL30:RCLK.IMUX.8	BUFCE_ROW_CMT3.OPT_DELAY_TEST2, BUFCE_ROW_CMT4.OPT_DELAY_TEST2, BUFCE_ROW_CMT5.OPT_DELAY_TEST2, BUFCE_ROW_CMT9.OPT_DELAY_TEST2, BUFCE_ROW_CMT10.OPT_DELAY_TEST2, BUFCE_ROW_CMT11.OPT_DELAY_TEST2, BUFCE_ROW_CMT15.OPT_DELAY_TEST2, BUFCE_ROW_CMT16.OPT_DELAY_TEST2, BUFCE_ROW_CMT17.OPT_DELAY_TEST2, BUFCE_ROW_CMT21.OPT_DELAY_TEST2, BUFCE_ROW_CMT22.OPT_DELAY_TEST2, BUFCE_ROW_CMT23.OPT_DELAY_TEST2
TCELL31:OUT.4.TMIN	BITSLICE27.PHY2CLB_FIFO_EMPTY
TCELL31:OUT.5.TMIN	BITSLICE27.RX_Q0
TCELL31:OUT.6.TMIN	BITSLICE27.RX_Q1
TCELL31:OUT.7.TMIN	BITSLICE27.RX_Q2
TCELL31:OUT.8.TMIN	BITSLICE27.RX_Q3
TCELL31:OUT.9.TMIN	BITSLICE27.RX_Q4
TCELL31:OUT.10.TMIN	BITSLICE27.RX_Q5
TCELL31:OUT.11.TMIN	BITSLICE27.RX_Q6
TCELL31:OUT.12.TMIN	BITSLICE27.RX_Q7
TCELL31:OUT.13.TMIN	BITSLICE27.TX_CNTVALUEOUT0
TCELL31:OUT.14.TMIN	BITSLICE27.TX_CNTVALUEOUT1
TCELL31:OUT.15.TMIN	BITSLICE27.TX_CNTVALUEOUT2
TCELL31:OUT.16.TMIN	BITSLICE27.TX_CNTVALUEOUT3
TCELL31:OUT.17.TMIN	BITSLICE27.TX_CNTVALUEOUT4
TCELL31:OUT.18.TMIN	BITSLICE27.TX_CNTVALUEOUT5
TCELL31:OUT.19.TMIN	BITSLICE27.TX_CNTVALUEOUT6
TCELL31:OUT.20.TMIN	BITSLICE27.TX_CNTVALUEOUT7
TCELL31:OUT.21.TMIN	BITSLICE27.TX_CNTVALUEOUT8
TCELL31:OUT.22.TMIN	BITSLICE27.TX_T_OUT
TCELL31:OUT.23.TMIN	BITSLICE27.RX_CNTVALUEOUT0
TCELL31:OUT.24.TMIN	BITSLICE27.RX_CNTVALUEOUT1
TCELL31:OUT.25.TMIN	BITSLICE27.RX_CNTVALUEOUT2
TCELL31:OUT.26.TMIN	BITSLICE27.RX_CNTVALUEOUT3
TCELL31:OUT.27.TMIN	BITSLICE27.RX_CNTVALUEOUT4
TCELL31:OUT.28.TMIN	BITSLICE27.RX_CNTVALUEOUT5
TCELL31:OUT.29.TMIN	BITSLICE27.RX_CNTVALUEOUT6
TCELL31:OUT.30.TMIN	BITSLICE27.RX_CNTVALUEOUT7
TCELL31:OUT.31.TMIN	BITSLICE27.RX_CNTVALUEOUT8
TCELL31:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK0
TCELL31:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.TXBIT_TRI_RST_B1
TCELL31:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.TXBIT_RST_B1
TCELL31:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.RXBIT_RST_B1
TCELL31:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.ODELAY_RST_B1
TCELL31:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.IDELAY_RST_B1
TCELL31:IMUX.BYP.6	BITSLICE_T5.EN_VTC
TCELL31:IMUX.BYP.7	BITSLICE27.TX_LD
TCELL31:IMUX.BYP.8	BITSLICE27.TX_INC
TCELL31:IMUX.BYP.9	BITSLICE27.TX_EN_VTC
TCELL31:IMUX.BYP.10	BITSLICE27.TX_CE_ODELAY
TCELL31:IMUX.BYP.11	BITSLICE27.RX_LD
TCELL31:IMUX.BYP.12	BITSLICE27.RX_INC
TCELL31:IMUX.BYP.13	BITSLICE27.RX_EN_VTC
TCELL31:IMUX.BYP.14	BITSLICE27.RX_CE_IDELAY
TCELL31:IMUX.BYP.15	BITSLICE27.DYN_DCI_OUT_INT
TCELL31:IMUX.IMUX.0.DELAY	BUFGCE_DIV3.RST_PRE_OPTINV
TCELL31:IMUX.IMUX.6.DELAY	BITSLICE26.TX_D1
TCELL31:IMUX.IMUX.7.DELAY	BITSLICE26.TX_CNTVALUEIN0
TCELL31:IMUX.IMUX.8.DELAY	BITSLICE26.TX_CNTVALUEIN1
TCELL31:IMUX.IMUX.9.DELAY	BITSLICE26.TX_CNTVALUEIN2
TCELL31:IMUX.IMUX.10.DELAY	BITSLICE26.TX_CNTVALUEIN3
TCELL31:IMUX.IMUX.11.DELAY	BITSLICE26.TX_CNTVALUEIN4
TCELL31:IMUX.IMUX.12.DELAY	BITSLICE26.TX_CNTVALUEIN5
TCELL31:IMUX.IMUX.13.DELAY	BITSLICE26.TX_CNTVALUEIN6
TCELL31:IMUX.IMUX.14.DELAY	BITSLICE26.TX_CNTVALUEIN7
TCELL31:IMUX.IMUX.15.DELAY	BITSLICE26.TX_CNTVALUEIN8
TCELL31:IMUX.IMUX.16.DELAY	BITSLICE26.TX_D0
TCELL31:IMUX.IMUX.17.DELAY	BUFGCE17.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.18.DELAY	BUFGCE18.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.19.DELAY	BUFGCE19.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.20.DELAY	BUFGCE20.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.21.DELAY	BUFGCE21.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.22.DELAY	BUFGCE22.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.23.DELAY	BUFGCE23.CE_PRE_OPTINV
TCELL31:IMUX.IMUX.24.DELAY	BUFGCE0.CLK_IN_CKINT
TCELL31:IMUX.IMUX.25.DELAY	BUFGCE1.CLK_IN_CKINT
TCELL31:IMUX.IMUX.26.DELAY	BUFGCE2.CLK_IN_CKINT
TCELL31:IMUX.IMUX.27.DELAY	BUFGCE3.CLK_IN_CKINT
TCELL31:IMUX.IMUX.28.DELAY	BUFGCE4.CLK_IN_CKINT
TCELL31:IMUX.IMUX.29.DELAY	BUFGCE5.CLK_IN_CKINT
TCELL31:IMUX.IMUX.30.DELAY	BUFGCE6.CLK_IN_CKINT
TCELL31:IMUX.IMUX.31.DELAY	BUFGCE7.CLK_IN_CKINT
TCELL31:IMUX.IMUX.32.DELAY	BUFGCE8.CLK_IN_CKINT
TCELL31:IMUX.IMUX.33.DELAY	BUFGCE9.CLK_IN_CKINT
TCELL31:IMUX.IMUX.34.DELAY	BUFGCE10.CLK_IN_CKINT
TCELL31:IMUX.IMUX.35.DELAY	BUFGCE11.CLK_IN_CKINT
TCELL31:IMUX.IMUX.36.DELAY	BUFGCE12.CLK_IN_CKINT
TCELL31:IMUX.IMUX.37.DELAY	BUFGCE13.CLK_IN_CKINT
TCELL31:IMUX.IMUX.38.DELAY	BUFGCE14.CLK_IN_CKINT
TCELL31:IMUX.IMUX.39.DELAY	BUFGCE15.CLK_IN_CKINT
TCELL31:IMUX.IMUX.40.DELAY	BUFGCE16.CLK_IN_CKINT
TCELL31:IMUX.IMUX.41.DELAY	BUFGCE17.CLK_IN_CKINT
TCELL31:IMUX.IMUX.42.DELAY	BUFGCE18.CLK_IN_CKINT
TCELL31:IMUX.IMUX.43.DELAY	BUFGCE19.CLK_IN_CKINT
TCELL31:IMUX.IMUX.44.DELAY	BUFGCE20.CLK_IN_CKINT
TCELL31:IMUX.IMUX.45.DELAY	BUFGCE21.CLK_IN_CKINT
TCELL31:IMUX.IMUX.46.DELAY	BUFGCE22.CLK_IN_CKINT
TCELL31:IMUX.IMUX.47.DELAY	BUFGCE23.CLK_IN_CKINT
TCELL32:OUT.4.TMIN	BITSLICE28.PHY2CLB_FIFO_EMPTY
TCELL32:OUT.5.TMIN	BITSLICE28.RX_Q0
TCELL32:OUT.6.TMIN	BITSLICE28.RX_Q1
TCELL32:OUT.7.TMIN	BITSLICE28.RX_Q2
TCELL32:OUT.8.TMIN	BITSLICE28.RX_Q3
TCELL32:OUT.9.TMIN	BITSLICE28.RX_Q4
TCELL32:OUT.10.TMIN	BITSLICE28.RX_Q5
TCELL32:OUT.11.TMIN	BITSLICE28.RX_Q6
TCELL32:OUT.12.TMIN	BITSLICE28.RX_Q7
TCELL32:OUT.13.TMIN	BITSLICE28.TX_CNTVALUEOUT0
TCELL32:OUT.14.TMIN	BITSLICE28.TX_CNTVALUEOUT1
TCELL32:OUT.15.TMIN	BITSLICE28.TX_CNTVALUEOUT2
TCELL32:OUT.16.TMIN	BITSLICE28.TX_CNTVALUEOUT3
TCELL32:OUT.17.TMIN	BITSLICE28.TX_CNTVALUEOUT4
TCELL32:OUT.18.TMIN	BITSLICE28.TX_CNTVALUEOUT5
TCELL32:OUT.19.TMIN	BITSLICE28.TX_CNTVALUEOUT6
TCELL32:OUT.20.TMIN	BITSLICE28.TX_CNTVALUEOUT7
TCELL32:OUT.21.TMIN	BITSLICE28.TX_CNTVALUEOUT8
TCELL32:OUT.22.TMIN	BITSLICE28.TX_T_OUT
TCELL32:OUT.23.TMIN	BITSLICE28.RX_CNTVALUEOUT0
TCELL32:OUT.24.TMIN	BITSLICE28.RX_CNTVALUEOUT1
TCELL32:OUT.25.TMIN	BITSLICE28.RX_CNTVALUEOUT2
TCELL32:OUT.26.TMIN	BITSLICE28.RX_CNTVALUEOUT3
TCELL32:OUT.27.TMIN	BITSLICE28.RX_CNTVALUEOUT4
TCELL32:OUT.28.TMIN	BITSLICE28.RX_CNTVALUEOUT5
TCELL32:OUT.29.TMIN	BITSLICE28.RX_CNTVALUEOUT6
TCELL32:OUT.30.TMIN	BITSLICE28.RX_CNTVALUEOUT7
TCELL32:OUT.31.TMIN	BITSLICE28.RX_CNTVALUEOUT8
TCELL32:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK1
TCELL32:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.TXBIT_RST_B2
TCELL32:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.RXBIT_RST_B2
TCELL32:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.ODELAY_RST_B2
TCELL32:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.IDELAY_RST_B2
TCELL32:IMUX.BYP.6	BITSLICE28.TX_LD
TCELL32:IMUX.BYP.7	BITSLICE28.TX_INC
TCELL32:IMUX.BYP.8	BITSLICE28.TX_EN_VTC
TCELL32:IMUX.BYP.9	BITSLICE28.TX_CE_ODELAY
TCELL32:IMUX.BYP.10	BITSLICE28.RX_LD
TCELL32:IMUX.BYP.11	BITSLICE28.RX_INC
TCELL32:IMUX.BYP.12	BITSLICE28.RX_EN_VTC
TCELL32:IMUX.BYP.13	BITSLICE28.RX_CE_IDELAY
TCELL32:IMUX.BYP.14	BITSLICE28.DYN_DCI_OUT_INT
TCELL32:IMUX.BYP.15	BITSLICE_T4.CE_OFD
TCELL32:IMUX.IMUX.6.DELAY	BITSLICE27.TX_D1
TCELL32:IMUX.IMUX.7.DELAY	BITSLICE27.TX_D3
TCELL32:IMUX.IMUX.8.DELAY	BITSLICE27.TX_D7
TCELL32:IMUX.IMUX.9.DELAY	BITSLICE27.TX_CNTVALUEIN1
TCELL32:IMUX.IMUX.10.DELAY	BITSLICE27.TX_CNTVALUEIN5
TCELL32:IMUX.IMUX.11.DELAY	BITSLICE27.TX_CNTVALUEIN7
TCELL32:IMUX.IMUX.12.DELAY	BITSLICE27.RX_CNTVALUEIN2
TCELL32:IMUX.IMUX.13.DELAY	BITSLICE27.RX_CNTVALUEIN4
TCELL32:IMUX.IMUX.14.DELAY	BITSLICE27.RX_CNTVALUEIN8
TCELL32:IMUX.IMUX.15.DELAY	BITSLICE28.TX_CE_OFD
TCELL32:IMUX.IMUX.16.DELAY	BITSLICE26.RX_CNTVALUEIN0
TCELL32:IMUX.IMUX.17.DELAY	BITSLICE26.RX_CNTVALUEIN1
TCELL32:IMUX.IMUX.18.DELAY	BITSLICE26.RX_CNTVALUEIN2
TCELL32:IMUX.IMUX.19.DELAY	BITSLICE26.RX_CNTVALUEIN3
TCELL32:IMUX.IMUX.20.DELAY	BITSLICE26.RX_CNTVALUEIN4
TCELL32:IMUX.IMUX.21.DELAY	BITSLICE26.RX_CNTVALUEIN5
TCELL32:IMUX.IMUX.22.DELAY	BITSLICE26.RX_CNTVALUEIN6
TCELL32:IMUX.IMUX.23.DELAY	BITSLICE26.RX_CNTVALUEIN7
TCELL32:IMUX.IMUX.24.DELAY	BITSLICE26.RX_CNTVALUEIN8
TCELL32:IMUX.IMUX.25.DELAY	BITSLICE27.TX_T
TCELL32:IMUX.IMUX.26.DELAY	BITSLICE27.TX_CE_OFD
TCELL32:IMUX.IMUX.27.DELAY	BITSLICE27.RX_CE_IFD
TCELL32:IMUX.IMUX.28.DELAY	BITSLICE27.RX_DATAIN1
TCELL32:IMUX.IMUX.29.DELAY	BITSLICE27.CLB2PHY_FIFO_RDEN
TCELL32:IMUX.IMUX.30.DELAY	BITSLICE27.TX_D0
TCELL32:IMUX.IMUX.31.DELAY	BITSLICE27.TX_D2
TCELL32:IMUX.IMUX.32.DELAY	BITSLICE27.TX_D4
TCELL32:IMUX.IMUX.33.DELAY	BITSLICE27.TX_D5
TCELL32:IMUX.IMUX.34.DELAY	BITSLICE27.TX_D6
TCELL32:IMUX.IMUX.35.DELAY	BITSLICE27.TX_CNTVALUEIN0
TCELL32:IMUX.IMUX.36.DELAY	BITSLICE27.TX_CNTVALUEIN2
TCELL32:IMUX.IMUX.37.DELAY	BITSLICE27.TX_CNTVALUEIN3
TCELL32:IMUX.IMUX.38.DELAY	BITSLICE27.TX_CNTVALUEIN4
TCELL32:IMUX.IMUX.39.DELAY	BITSLICE27.TX_CNTVALUEIN6
TCELL32:IMUX.IMUX.40.DELAY	BITSLICE27.TX_CNTVALUEIN8
TCELL32:IMUX.IMUX.41.DELAY	BITSLICE27.RX_CNTVALUEIN0
TCELL32:IMUX.IMUX.42.DELAY	BITSLICE27.RX_CNTVALUEIN1
TCELL32:IMUX.IMUX.43.DELAY	BITSLICE27.RX_CNTVALUEIN3
TCELL32:IMUX.IMUX.44.DELAY	BITSLICE27.RX_CNTVALUEIN5
TCELL32:IMUX.IMUX.45.DELAY	BITSLICE27.RX_CNTVALUEIN6
TCELL32:IMUX.IMUX.46.DELAY	BITSLICE27.RX_CNTVALUEIN7
TCELL32:IMUX.IMUX.47.DELAY	BITSLICE28.TX_T
TCELL33:OUT.4.TMIN	BITSLICE_T4.CNTVALUEOUT0
TCELL33:OUT.5.TMIN	BITSLICE_T4.CNTVALUEOUT1
TCELL33:OUT.6.TMIN	BITSLICE_T4.CNTVALUEOUT2
TCELL33:OUT.7.TMIN	BITSLICE_T4.CNTVALUEOUT3
TCELL33:OUT.8.TMIN	BITSLICE_T4.CNTVALUEOUT4
TCELL33:OUT.9.TMIN	BITSLICE_T4.CNTVALUEOUT5
TCELL33:OUT.10.TMIN	BITSLICE_T4.CNTVALUEOUT6
TCELL33:OUT.11.TMIN	BITSLICE_T4.CNTVALUEOUT7
TCELL33:OUT.12.TMIN	BITSLICE_T4.CNTVALUEOUT8
TCELL33:OUT.13.TMIN	BITSLICE29.TX_T_OUT
TCELL33:OUT.14.TMIN	BITSLICE_CONTROL4.PHY2CLB_PHY_RDY
TCELL33:OUT.15.TMIN	BITSLICE_CONTROL4.MASTER_PD_OUT
TCELL33:OUT.16.TMIN	BITSLICE_CONTROL4.PHY2CLB_FIXDLY_RDY
TCELL33:OUT.17.TMIN	BITSLICE_CONTROL4.CTRL_DLY_TEST_OUT
TCELL33:OUT.18.TMIN	BITSLICE29.PHY2CLB_FIFO_EMPTY
TCELL33:OUT.19.TMIN	BITSLICE29.RX_Q0
TCELL33:OUT.20.TMIN	BITSLICE29.RX_Q1
TCELL33:OUT.21.TMIN	BITSLICE29.RX_Q2
TCELL33:OUT.22.TMIN	BITSLICE29.RX_Q3
TCELL33:OUT.23.TMIN	BITSLICE29.RX_Q4
TCELL33:OUT.24.TMIN	BITSLICE29.RX_Q5
TCELL33:OUT.25.TMIN	BITSLICE29.RX_Q6
TCELL33:OUT.26.TMIN	BITSLICE29.RX_Q7
TCELL33:OUT.27.TMIN	BITSLICE29.TX_CNTVALUEOUT0
TCELL33:OUT.28.TMIN	BITSLICE29.TX_CNTVALUEOUT1
TCELL33:OUT.29.TMIN	BITSLICE29.TX_CNTVALUEOUT2
TCELL33:OUT.30.TMIN	BITSLICE29.TX_CNTVALUEOUT3
TCELL33:OUT.31.TMIN	BITSLICE29.TX_CNTVALUEOUT4
TCELL33:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK2
TCELL33:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.TRISTATE_ODELAY_RST_B0
TCELL33:IMUX.CTRL.5	BITSLICE_CONTROL4.REFCLK
TCELL33:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.CTRL_RST_B_LOW
TCELL33:IMUX.CTRL.7	BITSLICE_CONTROL4.RIU_CLK, XIPHY_FEEDTHROUGH2.CLB2PHY_CTRL_CLK_LOW
TCELL33:IMUX.BYP.6	BITSLICE_T4.LD
TCELL33:IMUX.BYP.7	BITSLICE_T4.INC
TCELL33:IMUX.BYP.8	BITSLICE_T4.CE_ODELAY
TCELL33:IMUX.BYP.9	BITSLICE_CONTROL4.EN_VTC
TCELL33:IMUX.BYP.10	BITSLICE_CONTROL4.CTRL_DLY_TEST_IN
TCELL33:IMUX.BYP.12	BITSLICE29.TX_LD
TCELL33:IMUX.BYP.13	BITSLICE29.TX_INC
TCELL33:IMUX.BYP.14	BITSLICE29.TX_EN_VTC
TCELL33:IMUX.BYP.15	BITSLICE29.TX_CE_ODELAY
TCELL33:IMUX.IMUX.6.DELAY	BITSLICE28.TX_CNTVALUEIN3
TCELL33:IMUX.IMUX.7.DELAY	BITSLICE28.TX_CNTVALUEIN5
TCELL33:IMUX.IMUX.8.DELAY	BITSLICE28.RX_CNTVALUEIN0
TCELL33:IMUX.IMUX.9.DELAY	BITSLICE28.RX_CNTVALUEIN2
TCELL33:IMUX.IMUX.10.DELAY	BITSLICE28.RX_CNTVALUEIN6
TCELL33:IMUX.IMUX.11.DELAY	BITSLICE28.RX_CNTVALUEIN8
TCELL33:IMUX.IMUX.12.DELAY	BITSLICE_T4.CNTVALUEIN3
TCELL33:IMUX.IMUX.13.DELAY	BITSLICE_T4.CNTVALUEIN5
TCELL33:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL4.CLB2RIU_NIBBLE_SEL
TCELL33:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS1_1
TCELL33:IMUX.IMUX.16.DELAY	BITSLICE28.RX_CE_IFD
TCELL33:IMUX.IMUX.17.DELAY	BITSLICE28.RX_DATAIN1
TCELL33:IMUX.IMUX.18.DELAY	BITSLICE28.CLB2PHY_FIFO_RDEN
TCELL33:IMUX.IMUX.20.DELAY	BITSLICE28.TX_D0
TCELL33:IMUX.IMUX.21.DELAY	BITSLICE28.TX_D1
TCELL33:IMUX.IMUX.22.DELAY	BITSLICE28.TX_D2
TCELL33:IMUX.IMUX.23.DELAY	BITSLICE28.TX_D3
TCELL33:IMUX.IMUX.24.DELAY	BITSLICE28.TX_D4
TCELL33:IMUX.IMUX.25.DELAY	BITSLICE28.TX_D5
TCELL33:IMUX.IMUX.26.DELAY	BITSLICE28.TX_D6
TCELL33:IMUX.IMUX.27.DELAY	BITSLICE28.TX_D7
TCELL33:IMUX.IMUX.28.DELAY	BITSLICE28.TX_CNTVALUEIN0
TCELL33:IMUX.IMUX.29.DELAY	BITSLICE28.TX_CNTVALUEIN1
TCELL33:IMUX.IMUX.30.DELAY	BITSLICE28.TX_CNTVALUEIN2
TCELL33:IMUX.IMUX.31.DELAY	BITSLICE28.TX_CNTVALUEIN4
TCELL33:IMUX.IMUX.32.DELAY	BITSLICE28.TX_CNTVALUEIN6
TCELL33:IMUX.IMUX.33.DELAY	BITSLICE28.TX_CNTVALUEIN7
TCELL33:IMUX.IMUX.34.DELAY	BITSLICE28.TX_CNTVALUEIN8
TCELL33:IMUX.IMUX.35.DELAY	BITSLICE28.RX_CNTVALUEIN1
TCELL33:IMUX.IMUX.36.DELAY	BITSLICE28.RX_CNTVALUEIN3
TCELL33:IMUX.IMUX.37.DELAY	BITSLICE28.RX_CNTVALUEIN4
TCELL33:IMUX.IMUX.38.DELAY	BITSLICE28.RX_CNTVALUEIN5
TCELL33:IMUX.IMUX.39.DELAY	BITSLICE28.RX_CNTVALUEIN7
TCELL33:IMUX.IMUX.40.DELAY	BITSLICE_T4.CNTVALUEIN0
TCELL33:IMUX.IMUX.41.DELAY	BITSLICE_T4.CNTVALUEIN1
TCELL33:IMUX.IMUX.42.DELAY	BITSLICE_T4.CNTVALUEIN2
TCELL33:IMUX.IMUX.43.DELAY	BITSLICE_T4.CNTVALUEIN4
TCELL33:IMUX.IMUX.44.DELAY	BITSLICE_T4.CNTVALUEIN6
TCELL33:IMUX.IMUX.45.DELAY	BITSLICE_T4.CNTVALUEIN7
TCELL33:IMUX.IMUX.46.DELAY	BITSLICE_T4.CNTVALUEIN8
TCELL33:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS1_0
TCELL34:OUT.4.TMIN	BITSLICE29.TX_CNTVALUEOUT5
TCELL34:OUT.5.TMIN	BITSLICE29.TX_CNTVALUEOUT6
TCELL34:OUT.6.TMIN	BITSLICE29.TX_CNTVALUEOUT7
TCELL34:OUT.7.TMIN	BITSLICE29.TX_CNTVALUEOUT8
TCELL34:OUT.8.TMIN	BITSLICE30.TX_T_OUT
TCELL34:OUT.9.TMIN	BITSLICE29.RX_CNTVALUEOUT0
TCELL34:OUT.10.TMIN	BITSLICE29.RX_CNTVALUEOUT1
TCELL34:OUT.11.TMIN	BITSLICE29.RX_CNTVALUEOUT2
TCELL34:OUT.12.TMIN	BITSLICE29.RX_CNTVALUEOUT3
TCELL34:OUT.13.TMIN	BITSLICE29.RX_CNTVALUEOUT4
TCELL34:OUT.14.TMIN	BITSLICE29.RX_CNTVALUEOUT5
TCELL34:OUT.15.TMIN	BITSLICE29.RX_CNTVALUEOUT6
TCELL34:OUT.16.TMIN	BITSLICE29.RX_CNTVALUEOUT7
TCELL34:OUT.17.TMIN	BITSLICE29.RX_CNTVALUEOUT8
TCELL34:OUT.18.TMIN	BITSLICE30.PHY2CLB_FIFO_EMPTY
TCELL34:OUT.19.TMIN	BITSLICE30.RX_Q0
TCELL34:OUT.20.TMIN	BITSLICE30.RX_Q1
TCELL34:OUT.21.TMIN	BITSLICE30.RX_Q2
TCELL34:OUT.22.TMIN	BITSLICE30.RX_Q3
TCELL34:OUT.23.TMIN	BITSLICE30.RX_Q4
TCELL34:OUT.24.TMIN	BITSLICE30.RX_Q5
TCELL34:OUT.25.TMIN	BITSLICE30.RX_Q6
TCELL34:OUT.26.TMIN	BITSLICE30.RX_Q7
TCELL34:OUT.27.TMIN	BITSLICE30.TX_CNTVALUEOUT0
TCELL34:OUT.28.TMIN	BITSLICE30.TX_CNTVALUEOUT1
TCELL34:OUT.29.TMIN	BITSLICE30.TX_CNTVALUEOUT2
TCELL34:OUT.30.TMIN	BITSLICE30.TX_CNTVALUEOUT3
TCELL34:OUT.31.TMIN	BITSLICE30.TX_CNTVALUEOUT4
TCELL34:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.TXBIT_RST_B3
TCELL34:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.RXBIT_RST_B3
TCELL34:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.ODELAY_RST_B3
TCELL34:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.IDELAY_RST_B3
TCELL34:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK3
TCELL34:IMUX.BYP.6	BITSLICE29.RX_LD
TCELL34:IMUX.BYP.7	BITSLICE29.RX_INC
TCELL34:IMUX.BYP.8	BITSLICE29.RX_EN_VTC
TCELL34:IMUX.BYP.9	BITSLICE29.RX_CE_IDELAY
TCELL34:IMUX.BYP.10	BITSLICE29.DYN_DCI_OUT_INT
TCELL34:IMUX.BYP.11	BITSLICE30.TX_LD
TCELL34:IMUX.BYP.12	BITSLICE30.TX_INC
TCELL34:IMUX.BYP.13	BITSLICE30.TX_EN_VTC
TCELL34:IMUX.BYP.14	BITSLICE30.TX_CE_ODELAY
TCELL34:IMUX.BYP.15	BITSLICE30.RX_LD
TCELL34:IMUX.IMUX.6.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS1_1
TCELL34:IMUX.IMUX.7.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS1_3
TCELL34:IMUX.IMUX.8.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS0_3
TCELL34:IMUX.IMUX.9.DELAY	BITSLICE29.TX_CE_OFD
TCELL34:IMUX.IMUX.10.DELAY	BITSLICE29.TX_D0
TCELL34:IMUX.IMUX.11.DELAY	BITSLICE29.TX_D2
TCELL34:IMUX.IMUX.12.DELAY	BITSLICE29.TX_D6
TCELL34:IMUX.IMUX.13.DELAY	BITSLICE29.TX_D7
TCELL34:IMUX.IMUX.14.DELAY	BITSLICE29.TX_CNTVALUEIN3
TCELL34:IMUX.IMUX.15.DELAY	BITSLICE29.TX_CNTVALUEIN5
TCELL34:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS1_2
TCELL34:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS1_3
TCELL34:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS0_0
TCELL34:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS0_1
TCELL34:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS0_2
TCELL34:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL4.CLB2PHY_WRCS0_3
TCELL34:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL4.CLB2PHY_T_B0
TCELL34:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL4.CLB2PHY_T_B1
TCELL34:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL4.CLB2PHY_T_B2
TCELL34:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL4.CLB2PHY_T_B3
TCELL34:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDEN0
TCELL34:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDEN1
TCELL34:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDEN2
TCELL34:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDEN3
TCELL34:IMUX.IMUX.30.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS1_0
TCELL34:IMUX.IMUX.31.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS1_2
TCELL34:IMUX.IMUX.32.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS0_0
TCELL34:IMUX.IMUX.33.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS0_1
TCELL34:IMUX.IMUX.34.DELAY	BITSLICE_CONTROL4.CLB2PHY_RDCS0_2
TCELL34:IMUX.IMUX.35.DELAY	BITSLICE29.TX_T
TCELL34:IMUX.IMUX.36.DELAY	BITSLICE29.RX_CE_IFD
TCELL34:IMUX.IMUX.37.DELAY	BITSLICE29.RX_DATAIN1
TCELL34:IMUX.IMUX.38.DELAY	BITSLICE29.CLB2PHY_FIFO_RDEN
TCELL34:IMUX.IMUX.39.DELAY	BITSLICE29.TX_D1
TCELL34:IMUX.IMUX.40.DELAY	BITSLICE29.TX_D3
TCELL34:IMUX.IMUX.41.DELAY	BITSLICE29.TX_D4
TCELL34:IMUX.IMUX.42.DELAY	BITSLICE29.TX_D5
TCELL34:IMUX.IMUX.44.DELAY	BITSLICE29.TX_CNTVALUEIN0
TCELL34:IMUX.IMUX.45.DELAY	BITSLICE29.TX_CNTVALUEIN1
TCELL34:IMUX.IMUX.46.DELAY	BITSLICE29.TX_CNTVALUEIN2
TCELL34:IMUX.IMUX.47.DELAY	BITSLICE29.TX_CNTVALUEIN4
TCELL35:OUT.4.TMIN	BITSLICE30.TX_CNTVALUEOUT5
TCELL35:OUT.5.TMIN	BITSLICE30.TX_CNTVALUEOUT6
TCELL35:OUT.6.TMIN	BITSLICE30.TX_CNTVALUEOUT7
TCELL35:OUT.7.TMIN	BITSLICE30.TX_CNTVALUEOUT8
TCELL35:OUT.8.TMIN	BITSLICE31.TX_T_OUT
TCELL35:OUT.9.TMIN	BITSLICE30.RX_CNTVALUEOUT0
TCELL35:OUT.10.TMIN	BITSLICE30.RX_CNTVALUEOUT1
TCELL35:OUT.11.TMIN	BITSLICE30.RX_CNTVALUEOUT2
TCELL35:OUT.12.TMIN	BITSLICE30.RX_CNTVALUEOUT3
TCELL35:OUT.13.TMIN	BITSLICE30.RX_CNTVALUEOUT4
TCELL35:OUT.14.TMIN	BITSLICE30.RX_CNTVALUEOUT5
TCELL35:OUT.15.TMIN	BITSLICE30.RX_CNTVALUEOUT6
TCELL35:OUT.16.TMIN	BITSLICE30.RX_CNTVALUEOUT7
TCELL35:OUT.17.TMIN	BITSLICE30.RX_CNTVALUEOUT8
TCELL35:OUT.18.TMIN	BITSLICE31.PHY2CLB_FIFO_EMPTY
TCELL35:OUT.19.TMIN	BITSLICE31.RX_Q0
TCELL35:OUT.20.TMIN	BITSLICE31.RX_Q1
TCELL35:OUT.21.TMIN	BITSLICE31.RX_Q2
TCELL35:OUT.22.TMIN	BITSLICE31.RX_Q3
TCELL35:OUT.23.TMIN	BITSLICE31.RX_Q4
TCELL35:OUT.24.TMIN	BITSLICE31.RX_Q5
TCELL35:OUT.25.TMIN	BITSLICE31.RX_Q6
TCELL35:OUT.26.TMIN	BITSLICE31.RX_Q7
TCELL35:OUT.27.TMIN	BITSLICE31.TX_CNTVALUEOUT0
TCELL35:OUT.28.TMIN	BITSLICE31.TX_CNTVALUEOUT1
TCELL35:OUT.29.TMIN	BITSLICE31.TX_CNTVALUEOUT2
TCELL35:OUT.30.TMIN	BITSLICE31.TX_CNTVALUEOUT3
TCELL35:OUT.31.TMIN	BITSLICE31.TX_CNTVALUEOUT4
TCELL35:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.TXBIT_RST_B4
TCELL35:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.RXBIT_RST_B4
TCELL35:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.ODELAY_RST_B4
TCELL35:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.IDELAY_RST_B4
TCELL35:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK4
TCELL35:IMUX.BYP.6	BITSLICE30.RX_INC
TCELL35:IMUX.BYP.7	BITSLICE30.RX_EN_VTC
TCELL35:IMUX.BYP.8	BITSLICE30.RX_CE_IDELAY
TCELL35:IMUX.BYP.9	BITSLICE30.DYN_DCI_OUT_INT
TCELL35:IMUX.BYP.10	BITSLICE31.TX_LD
TCELL35:IMUX.BYP.11	BITSLICE31.TX_INC
TCELL35:IMUX.BYP.12	BITSLICE31.TX_EN_VTC
TCELL35:IMUX.BYP.13	BITSLICE31.TX_CE_ODELAY
TCELL35:IMUX.BYP.14	BITSLICE31.RX_LD
TCELL35:IMUX.BYP.15	BITSLICE31.RX_INC
TCELL35:IMUX.IMUX.6.DELAY	BITSLICE30.RX_DATAIN1
TCELL35:IMUX.IMUX.7.DELAY	BITSLICE30.TX_D0
TCELL35:IMUX.IMUX.8.DELAY	BITSLICE30.TX_D4
TCELL35:IMUX.IMUX.9.DELAY	BITSLICE30.TX_D6
TCELL35:IMUX.IMUX.10.DELAY	BITSLICE30.TX_CNTVALUEIN2
TCELL35:IMUX.IMUX.11.DELAY	BITSLICE30.TX_CNTVALUEIN4
TCELL35:IMUX.IMUX.12.DELAY	BITSLICE30.TX_CNTVALUEIN8
TCELL35:IMUX.IMUX.13.DELAY	BITSLICE30.RX_CNTVALUEIN1
TCELL35:IMUX.IMUX.14.DELAY	BITSLICE30.RX_CNTVALUEIN5
TCELL35:IMUX.IMUX.15.DELAY	BITSLICE30.RX_CNTVALUEIN7
TCELL35:IMUX.IMUX.16.DELAY	BITSLICE29.TX_CNTVALUEIN6
TCELL35:IMUX.IMUX.17.DELAY	BITSLICE29.TX_CNTVALUEIN7
TCELL35:IMUX.IMUX.18.DELAY	BITSLICE29.TX_CNTVALUEIN8
TCELL35:IMUX.IMUX.19.DELAY	BITSLICE29.RX_CNTVALUEIN0
TCELL35:IMUX.IMUX.20.DELAY	BITSLICE29.RX_CNTVALUEIN1
TCELL35:IMUX.IMUX.21.DELAY	BITSLICE29.RX_CNTVALUEIN2
TCELL35:IMUX.IMUX.22.DELAY	BITSLICE29.RX_CNTVALUEIN3
TCELL35:IMUX.IMUX.23.DELAY	BITSLICE29.RX_CNTVALUEIN4
TCELL35:IMUX.IMUX.24.DELAY	BITSLICE29.RX_CNTVALUEIN5
TCELL35:IMUX.IMUX.25.DELAY	BITSLICE29.RX_CNTVALUEIN6
TCELL35:IMUX.IMUX.26.DELAY	BITSLICE29.RX_CNTVALUEIN7
TCELL35:IMUX.IMUX.27.DELAY	BITSLICE29.RX_CNTVALUEIN8
TCELL35:IMUX.IMUX.28.DELAY	BITSLICE30.TX_T
TCELL35:IMUX.IMUX.29.DELAY	BITSLICE30.TX_CE_OFD
TCELL35:IMUX.IMUX.30.DELAY	BITSLICE30.RX_CE_IFD
TCELL35:IMUX.IMUX.31.DELAY	BITSLICE30.CLB2PHY_FIFO_RDEN
TCELL35:IMUX.IMUX.32.DELAY	BITSLICE30.TX_D1
TCELL35:IMUX.IMUX.33.DELAY	BITSLICE30.TX_D2
TCELL35:IMUX.IMUX.34.DELAY	BITSLICE30.TX_D3
TCELL35:IMUX.IMUX.35.DELAY	BITSLICE30.TX_D5
TCELL35:IMUX.IMUX.36.DELAY	BITSLICE30.TX_D7
TCELL35:IMUX.IMUX.37.DELAY	BITSLICE30.TX_CNTVALUEIN0
TCELL35:IMUX.IMUX.38.DELAY	BITSLICE30.TX_CNTVALUEIN1
TCELL35:IMUX.IMUX.39.DELAY	BITSLICE30.TX_CNTVALUEIN3
TCELL35:IMUX.IMUX.40.DELAY	BITSLICE30.TX_CNTVALUEIN5
TCELL35:IMUX.IMUX.41.DELAY	BITSLICE30.TX_CNTVALUEIN6
TCELL35:IMUX.IMUX.42.DELAY	BITSLICE30.TX_CNTVALUEIN7
TCELL35:IMUX.IMUX.43.DELAY	BITSLICE30.RX_CNTVALUEIN0
TCELL35:IMUX.IMUX.44.DELAY	BITSLICE30.RX_CNTVALUEIN2
TCELL35:IMUX.IMUX.45.DELAY	BITSLICE30.RX_CNTVALUEIN3
TCELL35:IMUX.IMUX.46.DELAY	BITSLICE30.RX_CNTVALUEIN4
TCELL35:IMUX.IMUX.47.DELAY	BITSLICE30.RX_CNTVALUEIN6
TCELL36:OUT.4.TMIN	BITSLICE31.TX_CNTVALUEOUT5
TCELL36:OUT.5.TMIN	BITSLICE31.TX_CNTVALUEOUT6
TCELL36:OUT.6.TMIN	BITSLICE31.TX_CNTVALUEOUT7
TCELL36:OUT.7.TMIN	BITSLICE31.TX_CNTVALUEOUT8
TCELL36:OUT.8.TMIN	BITSLICE32.TX_T_OUT
TCELL36:OUT.9.TMIN	BITSLICE31.RX_CNTVALUEOUT0
TCELL36:OUT.10.TMIN	BITSLICE31.RX_CNTVALUEOUT1
TCELL36:OUT.11.TMIN	BITSLICE31.RX_CNTVALUEOUT2
TCELL36:OUT.12.TMIN	BITSLICE31.RX_CNTVALUEOUT3
TCELL36:OUT.13.TMIN	BITSLICE31.RX_CNTVALUEOUT4
TCELL36:OUT.14.TMIN	BITSLICE31.RX_CNTVALUEOUT5
TCELL36:OUT.15.TMIN	BITSLICE31.RX_CNTVALUEOUT6
TCELL36:OUT.16.TMIN	BITSLICE31.RX_CNTVALUEOUT7
TCELL36:OUT.17.TMIN	BITSLICE31.RX_CNTVALUEOUT8
TCELL36:OUT.18.TMIN	RIU_OR2.RIU_RD_VALID
TCELL36:OUT.19.TMIN	RIU_OR2.RIU_RD_DATA0
TCELL36:OUT.20.TMIN	RIU_OR2.RIU_RD_DATA1
TCELL36:OUT.21.TMIN	RIU_OR2.RIU_RD_DATA2
TCELL36:OUT.22.TMIN	RIU_OR2.RIU_RD_DATA3
TCELL36:OUT.23.TMIN	RIU_OR2.RIU_RD_DATA4
TCELL36:OUT.24.TMIN	RIU_OR2.RIU_RD_DATA5
TCELL36:OUT.25.TMIN	RIU_OR2.RIU_RD_DATA6
TCELL36:OUT.26.TMIN	RIU_OR2.RIU_RD_DATA7
TCELL36:OUT.27.TMIN	RIU_OR2.RIU_RD_DATA8
TCELL36:OUT.28.TMIN	RIU_OR2.RIU_RD_DATA9
TCELL36:OUT.29.TMIN	RIU_OR2.RIU_RD_DATA10
TCELL36:OUT.30.TMIN	RIU_OR2.RIU_RD_DATA11
TCELL36:OUT.31.TMIN	RIU_OR2.RIU_RD_DATA12
TCELL36:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.TXBIT_RST_B5
TCELL36:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.RXBIT_RST_B5
TCELL36:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.ODELAY_RST_B5
TCELL36:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.IDELAY_RST_B5
TCELL36:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK5
TCELL36:IMUX.BYP.6	BITSLICE31.RX_EN_VTC
TCELL36:IMUX.BYP.7	BITSLICE31.RX_CE_IDELAY
TCELL36:IMUX.BYP.8	BITSLICE31.DYN_DCI_OUT_INT
TCELL36:IMUX.BYP.9	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_SPARE_B0
TCELL36:IMUX.BYP.10	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_SPARE_B1
TCELL36:IMUX.BYP.11	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_SPARE_B2
TCELL36:IMUX.BYP.12	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_SPARE_B3
TCELL36:IMUX.BYP.13	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_RST_MASK_B
TCELL36:IMUX.BYP.14	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_MODE_B
TCELL36:IMUX.BYP.15	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN0
TCELL36:IMUX.IMUX.6.DELAY	BITSLICE31.TX_CNTVALUEIN1
TCELL36:IMUX.IMUX.7.DELAY	BITSLICE31.TX_CNTVALUEIN3
TCELL36:IMUX.IMUX.8.DELAY	BITSLICE31.TX_CNTVALUEIN7
TCELL36:IMUX.IMUX.10.DELAY	BITSLICE31.RX_CNTVALUEIN3
TCELL36:IMUX.IMUX.11.DELAY	BITSLICE31.RX_CNTVALUEIN5
TCELL36:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_EN, BITSLICE_CONTROL5.CLB2RIU_WR_EN
TCELL36:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA1, BITSLICE_CONTROL5.CLB2RIU_WR_DATA1
TCELL36:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA5, BITSLICE_CONTROL5.CLB2RIU_WR_DATA5
TCELL36:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA7, BITSLICE_CONTROL5.CLB2RIU_WR_DATA7
TCELL36:IMUX.IMUX.16.DELAY	BITSLICE30.RX_CNTVALUEIN8
TCELL36:IMUX.IMUX.17.DELAY	BITSLICE31.TX_T
TCELL36:IMUX.IMUX.18.DELAY	BITSLICE31.TX_CE_OFD
TCELL36:IMUX.IMUX.19.DELAY	BITSLICE31.RX_CE_IFD
TCELL36:IMUX.IMUX.20.DELAY	BITSLICE31.RX_DATAIN1
TCELL36:IMUX.IMUX.21.DELAY	BITSLICE31.CLB2PHY_FIFO_RDEN
TCELL36:IMUX.IMUX.22.DELAY	BITSLICE31.TX_D0
TCELL36:IMUX.IMUX.23.DELAY	BITSLICE31.TX_D1
TCELL36:IMUX.IMUX.24.DELAY	BITSLICE31.TX_D2
TCELL36:IMUX.IMUX.25.DELAY	BITSLICE31.TX_D3
TCELL36:IMUX.IMUX.26.DELAY	BITSLICE31.TX_D4
TCELL36:IMUX.IMUX.27.DELAY	BITSLICE31.TX_D5
TCELL36:IMUX.IMUX.28.DELAY	BITSLICE31.TX_D6
TCELL36:IMUX.IMUX.29.DELAY	BITSLICE31.TX_D7
TCELL36:IMUX.IMUX.30.DELAY	BITSLICE31.TX_CNTVALUEIN0
TCELL36:IMUX.IMUX.31.DELAY	BITSLICE31.TX_CNTVALUEIN2
TCELL36:IMUX.IMUX.32.DELAY	BITSLICE31.TX_CNTVALUEIN4
TCELL36:IMUX.IMUX.33.DELAY	BITSLICE31.TX_CNTVALUEIN5
TCELL36:IMUX.IMUX.34.DELAY	BITSLICE31.TX_CNTVALUEIN6
TCELL36:IMUX.IMUX.35.DELAY	BITSLICE31.TX_CNTVALUEIN8
TCELL36:IMUX.IMUX.36.DELAY	BITSLICE31.RX_CNTVALUEIN0
TCELL36:IMUX.IMUX.37.DELAY	BITSLICE31.RX_CNTVALUEIN1
TCELL36:IMUX.IMUX.38.DELAY	BITSLICE31.RX_CNTVALUEIN2
TCELL36:IMUX.IMUX.39.DELAY	BITSLICE31.RX_CNTVALUEIN4
TCELL36:IMUX.IMUX.40.DELAY	BITSLICE31.RX_CNTVALUEIN6
TCELL36:IMUX.IMUX.41.DELAY	BITSLICE31.RX_CNTVALUEIN7
TCELL36:IMUX.IMUX.42.DELAY	BITSLICE31.RX_CNTVALUEIN8
TCELL36:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA0, BITSLICE_CONTROL5.CLB2RIU_WR_DATA0
TCELL36:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA2, BITSLICE_CONTROL5.CLB2RIU_WR_DATA2
TCELL36:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA3, BITSLICE_CONTROL5.CLB2RIU_WR_DATA3
TCELL36:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA4, BITSLICE_CONTROL5.CLB2RIU_WR_DATA4
TCELL36:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA6, BITSLICE_CONTROL5.CLB2RIU_WR_DATA6
TCELL37:OUT.4.TMIN	RIU_OR2.RIU_RD_DATA13
TCELL37:OUT.5.TMIN	RIU_OR2.RIU_RD_DATA14
TCELL37:OUT.6.TMIN	RIU_OR2.RIU_RD_DATA15
TCELL37:OUT.7.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT0
TCELL37:OUT.8.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT1
TCELL37:OUT.9.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT2
TCELL37:OUT.10.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT3
TCELL37:OUT.11.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT4
TCELL37:OUT.12.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT5
TCELL37:OUT.13.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT6
TCELL37:OUT.14.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_SCAN_OUT7
TCELL37:OUT.15.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_DBG_CLK_STOP_OUT
TCELL37:OUT.16.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_DBG_CLK_STOP_FLG_OUT
TCELL37:OUT.17.TMIN	XIPHY_FEEDTHROUGH2.PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT
TCELL37:OUT.18.TMIN	BITSLICE38.PHY2CLB_FIFO_EMPTY
TCELL37:OUT.19.TMIN	BITSLICE38.RX_Q0
TCELL37:OUT.20.TMIN	BITSLICE38.RX_Q1
TCELL37:OUT.21.TMIN	BITSLICE38.RX_Q2
TCELL37:OUT.22.TMIN	BITSLICE38.RX_Q3
TCELL37:OUT.23.TMIN	BITSLICE38.RX_Q4
TCELL37:OUT.24.TMIN	BITSLICE38.RX_Q5
TCELL37:OUT.25.TMIN	BITSLICE38.RX_Q6
TCELL37:OUT.26.TMIN	BITSLICE38.RX_Q7
TCELL37:OUT.27.TMIN	BITSLICE38.TX_CNTVALUEOUT0
TCELL37:OUT.28.TMIN	BITSLICE38.TX_CNTVALUEOUT1
TCELL37:OUT.29.TMIN	BITSLICE38.TX_CNTVALUEOUT2
TCELL37:OUT.30.TMIN	BITSLICE38.TX_CNTVALUEOUT3
TCELL37:OUT.31.TMIN	BITSLICE38.TX_CNTVALUEOUT4
TCELL37:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_CLK_SDR
TCELL37:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_CLK_DIV4
TCELL37:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_CLK_DIV2
TCELL37:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.TXBIT_RST_B12
TCELL37:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.RXBIT_RST_B12
TCELL37:IMUX.BYP.6	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN1
TCELL37:IMUX.BYP.7	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN2
TCELL37:IMUX.BYP.8	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN3
TCELL37:IMUX.BYP.10	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN4
TCELL37:IMUX.BYP.11	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN5
TCELL37:IMUX.BYP.12	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN6
TCELL37:IMUX.BYP.13	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_IN7
TCELL37:IMUX.BYP.14	XIPHY_FEEDTHROUGH2.CLB2PHY_SCAN_EN_B
TCELL37:IMUX.BYP.15	BITSLICE38.TX_LD
TCELL37:IMUX.IMUX.6.DELAY	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_DIV4_CLK_SEL_B
TCELL37:IMUX.IMUX.7.DELAY	XIPHY_FEEDTHROUGH2.CLB2PHY_DBG_CT_START_EN
TCELL37:IMUX.IMUX.8.DELAY	BITSLICE38.TX_CE_OFD
TCELL37:IMUX.IMUX.9.DELAY	BITSLICE38.RX_DATAIN1
TCELL37:IMUX.IMUX.10.DELAY	BITSLICE38.TX_D2
TCELL37:IMUX.IMUX.11.DELAY	BITSLICE38.TX_D4
TCELL37:IMUX.IMUX.12.DELAY	BITSLICE38.TX_CNTVALUEIN0
TCELL37:IMUX.IMUX.13.DELAY	BITSLICE38.TX_CNTVALUEIN2
TCELL37:IMUX.IMUX.14.DELAY	BITSLICE38.TX_CNTVALUEIN6
TCELL37:IMUX.IMUX.15.DELAY	BITSLICE38.TX_CNTVALUEIN8
TCELL37:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA8, BITSLICE_CONTROL5.CLB2RIU_WR_DATA8
TCELL37:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA9, BITSLICE_CONTROL5.CLB2RIU_WR_DATA9
TCELL37:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA10, BITSLICE_CONTROL5.CLB2RIU_WR_DATA10
TCELL37:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA11, BITSLICE_CONTROL5.CLB2RIU_WR_DATA11
TCELL37:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA12, BITSLICE_CONTROL5.CLB2RIU_WR_DATA12
TCELL37:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA13, BITSLICE_CONTROL5.CLB2RIU_WR_DATA13
TCELL37:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA14, BITSLICE_CONTROL5.CLB2RIU_WR_DATA14
TCELL37:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL4.CLB2RIU_WR_DATA15, BITSLICE_CONTROL5.CLB2RIU_WR_DATA15
TCELL37:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL4.CLB2RIU_ADDR0, BITSLICE_CONTROL5.CLB2RIU_ADDR0
TCELL37:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL4.CLB2RIU_ADDR1, BITSLICE_CONTROL5.CLB2RIU_ADDR1
TCELL37:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL4.CLB2RIU_ADDR2, BITSLICE_CONTROL5.CLB2RIU_ADDR2
TCELL37:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL4.CLB2RIU_ADDR3, BITSLICE_CONTROL5.CLB2RIU_ADDR3
TCELL37:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL4.CLB2RIU_ADDR4, BITSLICE_CONTROL5.CLB2RIU_ADDR4
TCELL37:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL4.CLB2RIU_ADDR5, BITSLICE_CONTROL5.CLB2RIU_ADDR5
TCELL37:IMUX.IMUX.30.DELAY	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_SDR_CLK_SEL_B
TCELL37:IMUX.IMUX.31.DELAY	XIPHY_FEEDTHROUGH2.CLB2PHY_TEST_DIV2_CLK_SEL_B
TCELL37:IMUX.IMUX.32.DELAY	XIPHY_FEEDTHROUGH2.CLB2PHY_DBG_CLK_STOP_FLG_OUT
TCELL37:IMUX.IMUX.33.DELAY	XIPHY_FEEDTHROUGH2.CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT
TCELL37:IMUX.IMUX.34.DELAY	BITSLICE38.TX_T
TCELL37:IMUX.IMUX.35.DELAY	BITSLICE38.RX_CE_IFD
TCELL37:IMUX.IMUX.36.DELAY	BITSLICE38.CLB2PHY_FIFO_RDEN
TCELL37:IMUX.IMUX.37.DELAY	BITSLICE38.TX_D0
TCELL37:IMUX.IMUX.38.DELAY	BITSLICE38.TX_D1
TCELL37:IMUX.IMUX.39.DELAY	BITSLICE38.TX_D3
TCELL37:IMUX.IMUX.40.DELAY	BITSLICE38.TX_D5
TCELL37:IMUX.IMUX.41.DELAY	BITSLICE38.TX_D6
TCELL37:IMUX.IMUX.42.DELAY	BITSLICE38.TX_D7
TCELL37:IMUX.IMUX.43.DELAY	BITSLICE38.TX_CNTVALUEIN1
TCELL37:IMUX.IMUX.44.DELAY	BITSLICE38.TX_CNTVALUEIN3
TCELL37:IMUX.IMUX.45.DELAY	BITSLICE38.TX_CNTVALUEIN4
TCELL37:IMUX.IMUX.46.DELAY	BITSLICE38.TX_CNTVALUEIN5
TCELL37:IMUX.IMUX.47.DELAY	BITSLICE38.TX_CNTVALUEIN7
TCELL38:OUT.4.TMIN	BITSLICE38.TX_CNTVALUEOUT5
TCELL38:OUT.5.TMIN	BITSLICE38.TX_CNTVALUEOUT6
TCELL38:OUT.6.TMIN	BITSLICE38.TX_CNTVALUEOUT7
TCELL38:OUT.7.TMIN	BITSLICE38.TX_CNTVALUEOUT8
TCELL38:OUT.8.TMIN	BITSLICE33.TX_T_OUT
TCELL38:OUT.9.TMIN	BITSLICE38.RX_CNTVALUEOUT0
TCELL38:OUT.10.TMIN	BITSLICE38.RX_CNTVALUEOUT1
TCELL38:OUT.11.TMIN	BITSLICE38.RX_CNTVALUEOUT2
TCELL38:OUT.12.TMIN	BITSLICE38.RX_CNTVALUEOUT3
TCELL38:OUT.13.TMIN	BITSLICE38.RX_CNTVALUEOUT4
TCELL38:OUT.14.TMIN	BITSLICE38.RX_CNTVALUEOUT5
TCELL38:OUT.15.TMIN	BITSLICE38.RX_CNTVALUEOUT6
TCELL38:OUT.16.TMIN	BITSLICE38.RX_CNTVALUEOUT7
TCELL38:OUT.17.TMIN	BITSLICE38.RX_CNTVALUEOUT8
TCELL38:OUT.18.TMIN	BITSLICE32.PHY2CLB_FIFO_EMPTY
TCELL38:OUT.19.TMIN	BITSLICE32.RX_Q0
TCELL38:OUT.20.TMIN	BITSLICE32.RX_Q1
TCELL38:OUT.21.TMIN	BITSLICE32.RX_Q2
TCELL38:OUT.22.TMIN	BITSLICE32.RX_Q3
TCELL38:OUT.23.TMIN	BITSLICE32.RX_Q4
TCELL38:OUT.24.TMIN	BITSLICE32.RX_Q5
TCELL38:OUT.25.TMIN	BITSLICE32.RX_Q6
TCELL38:OUT.26.TMIN	BITSLICE32.RX_Q7
TCELL38:OUT.27.TMIN	BITSLICE32.TX_CNTVALUEOUT0
TCELL38:OUT.28.TMIN	BITSLICE32.TX_CNTVALUEOUT1
TCELL38:OUT.29.TMIN	BITSLICE32.TX_CNTVALUEOUT2
TCELL38:OUT.30.TMIN	BITSLICE32.TX_CNTVALUEOUT3
TCELL38:OUT.31.TMIN	BITSLICE32.TX_CNTVALUEOUT4
TCELL38:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.ODELAY_RST_B12
TCELL38:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.IDELAY_RST_B12
TCELL38:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK12
TCELL38:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.TXBIT_RST_B6
TCELL38:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.RXBIT_RST_B6
TCELL38:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.ODELAY_RST_B6
TCELL38:IMUX.BYP.6	BITSLICE38.TX_INC
TCELL38:IMUX.BYP.7	BITSLICE38.TX_EN_VTC
TCELL38:IMUX.BYP.8	BITSLICE38.TX_CE_ODELAY
TCELL38:IMUX.BYP.9	BITSLICE38.RX_LD
TCELL38:IMUX.BYP.10	BITSLICE38.RX_INC
TCELL38:IMUX.BYP.11	BITSLICE38.RX_EN_VTC
TCELL38:IMUX.BYP.12	BITSLICE38.RX_CE_IDELAY
TCELL38:IMUX.BYP.13	BITSLICE38.DYN_DCI_OUT_INT
TCELL38:IMUX.BYP.14	BITSLICE32.TX_LD
TCELL38:IMUX.BYP.15	BITSLICE32.TX_INC
TCELL38:IMUX.IMUX.6.DELAY	BITSLICE32.TX_D0
TCELL38:IMUX.IMUX.7.DELAY	BITSLICE32.TX_D2
TCELL38:IMUX.IMUX.8.DELAY	BITSLICE32.TX_D6
TCELL38:IMUX.IMUX.9.DELAY	BITSLICE32.TX_CNTVALUEIN0
TCELL38:IMUX.IMUX.10.DELAY	BITSLICE32.TX_CNTVALUEIN4
TCELL38:IMUX.IMUX.11.DELAY	BITSLICE32.TX_CNTVALUEIN6
TCELL38:IMUX.IMUX.12.DELAY	BITSLICE32.RX_CNTVALUEIN1
TCELL38:IMUX.IMUX.13.DELAY	BITSLICE32.RX_CNTVALUEIN3
TCELL38:IMUX.IMUX.14.DELAY	BITSLICE32.RX_CNTVALUEIN7
TCELL38:IMUX.IMUX.15.DELAY	BITSLICE33.TX_T
TCELL38:IMUX.IMUX.16.DELAY	BITSLICE38.RX_CNTVALUEIN0
TCELL38:IMUX.IMUX.17.DELAY	BITSLICE38.RX_CNTVALUEIN1
TCELL38:IMUX.IMUX.18.DELAY	BITSLICE38.RX_CNTVALUEIN2
TCELL38:IMUX.IMUX.19.DELAY	BITSLICE38.RX_CNTVALUEIN3
TCELL38:IMUX.IMUX.20.DELAY	BITSLICE38.RX_CNTVALUEIN4
TCELL38:IMUX.IMUX.21.DELAY	BITSLICE38.RX_CNTVALUEIN5
TCELL38:IMUX.IMUX.22.DELAY	BITSLICE38.RX_CNTVALUEIN6
TCELL38:IMUX.IMUX.23.DELAY	BITSLICE38.RX_CNTVALUEIN7
TCELL38:IMUX.IMUX.24.DELAY	BITSLICE38.RX_CNTVALUEIN8
TCELL38:IMUX.IMUX.25.DELAY	BITSLICE32.TX_T
TCELL38:IMUX.IMUX.26.DELAY	BITSLICE32.TX_CE_OFD
TCELL38:IMUX.IMUX.27.DELAY	BITSLICE32.RX_CE_IFD
TCELL38:IMUX.IMUX.29.DELAY	BITSLICE32.RX_DATAIN1
TCELL38:IMUX.IMUX.30.DELAY	BITSLICE32.CLB2PHY_FIFO_RDEN
TCELL38:IMUX.IMUX.31.DELAY	BITSLICE32.TX_D1
TCELL38:IMUX.IMUX.32.DELAY	BITSLICE32.TX_D3
TCELL38:IMUX.IMUX.33.DELAY	BITSLICE32.TX_D4
TCELL38:IMUX.IMUX.34.DELAY	BITSLICE32.TX_D5
TCELL38:IMUX.IMUX.35.DELAY	BITSLICE32.TX_D7
TCELL38:IMUX.IMUX.36.DELAY	BITSLICE32.TX_CNTVALUEIN1
TCELL38:IMUX.IMUX.37.DELAY	BITSLICE32.TX_CNTVALUEIN2
TCELL38:IMUX.IMUX.38.DELAY	BITSLICE32.TX_CNTVALUEIN3
TCELL38:IMUX.IMUX.39.DELAY	BITSLICE32.TX_CNTVALUEIN5
TCELL38:IMUX.IMUX.40.DELAY	BITSLICE32.TX_CNTVALUEIN7
TCELL38:IMUX.IMUX.41.DELAY	BITSLICE32.TX_CNTVALUEIN8
TCELL38:IMUX.IMUX.42.DELAY	BITSLICE32.RX_CNTVALUEIN0
TCELL38:IMUX.IMUX.43.DELAY	BITSLICE32.RX_CNTVALUEIN2
TCELL38:IMUX.IMUX.44.DELAY	BITSLICE32.RX_CNTVALUEIN4
TCELL38:IMUX.IMUX.45.DELAY	BITSLICE32.RX_CNTVALUEIN5
TCELL38:IMUX.IMUX.46.DELAY	BITSLICE32.RX_CNTVALUEIN6
TCELL38:IMUX.IMUX.47.DELAY	BITSLICE32.RX_CNTVALUEIN8
TCELL39:OUT.4.TMIN	BITSLICE32.TX_CNTVALUEOUT5
TCELL39:OUT.5.TMIN	BITSLICE32.TX_CNTVALUEOUT6
TCELL39:OUT.6.TMIN	BITSLICE32.TX_CNTVALUEOUT7
TCELL39:OUT.7.TMIN	BITSLICE32.TX_CNTVALUEOUT8
TCELL39:OUT.8.TMIN	BITSLICE34.TX_T_OUT
TCELL39:OUT.9.TMIN	BITSLICE32.RX_CNTVALUEOUT0
TCELL39:OUT.10.TMIN	BITSLICE32.RX_CNTVALUEOUT1
TCELL39:OUT.11.TMIN	BITSLICE32.RX_CNTVALUEOUT2
TCELL39:OUT.12.TMIN	BITSLICE32.RX_CNTVALUEOUT3
TCELL39:OUT.13.TMIN	BITSLICE32.RX_CNTVALUEOUT4
TCELL39:OUT.14.TMIN	BITSLICE32.RX_CNTVALUEOUT5
TCELL39:OUT.15.TMIN	BITSLICE32.RX_CNTVALUEOUT6
TCELL39:OUT.16.TMIN	BITSLICE32.RX_CNTVALUEOUT7
TCELL39:OUT.17.TMIN	BITSLICE32.RX_CNTVALUEOUT8
TCELL39:OUT.18.TMIN	BITSLICE33.PHY2CLB_FIFO_EMPTY
TCELL39:OUT.19.TMIN	BITSLICE33.RX_Q0
TCELL39:OUT.20.TMIN	BITSLICE33.RX_Q1
TCELL39:OUT.21.TMIN	BITSLICE33.RX_Q2
TCELL39:OUT.22.TMIN	BITSLICE33.RX_Q3
TCELL39:OUT.23.TMIN	BITSLICE33.RX_Q4
TCELL39:OUT.24.TMIN	BITSLICE33.RX_Q5
TCELL39:OUT.25.TMIN	BITSLICE33.RX_Q6
TCELL39:OUT.26.TMIN	BITSLICE33.RX_Q7
TCELL39:OUT.27.TMIN	BITSLICE33.TX_CNTVALUEOUT0
TCELL39:OUT.28.TMIN	BITSLICE33.TX_CNTVALUEOUT1
TCELL39:OUT.29.TMIN	BITSLICE33.TX_CNTVALUEOUT2
TCELL39:OUT.30.TMIN	BITSLICE33.TX_CNTVALUEOUT3
TCELL39:OUT.31.TMIN	BITSLICE33.TX_CNTVALUEOUT4
TCELL39:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.IDELAY_RST_B6
TCELL39:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK6
TCELL39:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.TXBIT_RST_B7
TCELL39:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.RXBIT_RST_B7
TCELL39:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.ODELAY_RST_B7
TCELL39:IMUX.BYP.6	BITSLICE32.TX_EN_VTC
TCELL39:IMUX.BYP.7	BITSLICE32.TX_CE_ODELAY
TCELL39:IMUX.BYP.8	BITSLICE32.RX_LD
TCELL39:IMUX.BYP.9	BITSLICE32.RX_INC
TCELL39:IMUX.BYP.10	BITSLICE32.RX_EN_VTC
TCELL39:IMUX.BYP.11	BITSLICE32.RX_CE_IDELAY
TCELL39:IMUX.BYP.12	BITSLICE32.DYN_DCI_OUT_INT
TCELL39:IMUX.BYP.14	BITSLICE33.TX_LD
TCELL39:IMUX.BYP.15	BITSLICE33.TX_INC
TCELL39:IMUX.IMUX.6.DELAY	BITSLICE33.TX_CNTVALUEIN3
TCELL39:IMUX.IMUX.7.DELAY	BITSLICE33.TX_CNTVALUEIN5
TCELL39:IMUX.IMUX.8.DELAY	BITSLICE33.RX_CNTVALUEIN0
TCELL39:IMUX.IMUX.9.DELAY	BITSLICE33.RX_CNTVALUEIN2
TCELL39:IMUX.IMUX.10.DELAY	BITSLICE33.RX_CNTVALUEIN6
TCELL39:IMUX.IMUX.11.DELAY	BITSLICE33.RX_CNTVALUEIN8
TCELL39:IMUX.IMUX.12.DELAY	BITSLICE34.RX_DATAIN1
TCELL39:IMUX.IMUX.13.DELAY	BITSLICE34.TX_D0
TCELL39:IMUX.IMUX.14.DELAY	BITSLICE34.TX_D4
TCELL39:IMUX.IMUX.15.DELAY	BITSLICE34.TX_D6
TCELL39:IMUX.IMUX.16.DELAY	BITSLICE33.TX_CE_OFD
TCELL39:IMUX.IMUX.17.DELAY	BITSLICE33.RX_CE_IFD
TCELL39:IMUX.IMUX.18.DELAY	BITSLICE33.RX_DATAIN1
TCELL39:IMUX.IMUX.19.DELAY	BITSLICE33.CLB2PHY_FIFO_RDEN
TCELL39:IMUX.IMUX.20.DELAY	BITSLICE33.TX_D0
TCELL39:IMUX.IMUX.21.DELAY	BITSLICE33.TX_D1
TCELL39:IMUX.IMUX.22.DELAY	BITSLICE33.TX_D2
TCELL39:IMUX.IMUX.23.DELAY	BITSLICE33.TX_D3
TCELL39:IMUX.IMUX.24.DELAY	BITSLICE33.TX_D4
TCELL39:IMUX.IMUX.25.DELAY	BITSLICE33.TX_D5
TCELL39:IMUX.IMUX.26.DELAY	BITSLICE33.TX_D6
TCELL39:IMUX.IMUX.27.DELAY	BITSLICE33.TX_D7
TCELL39:IMUX.IMUX.28.DELAY	BITSLICE33.TX_CNTVALUEIN0
TCELL39:IMUX.IMUX.29.DELAY	BITSLICE33.TX_CNTVALUEIN1
TCELL39:IMUX.IMUX.30.DELAY	BITSLICE33.TX_CNTVALUEIN2
TCELL39:IMUX.IMUX.31.DELAY	BITSLICE33.TX_CNTVALUEIN4
TCELL39:IMUX.IMUX.32.DELAY	BITSLICE33.TX_CNTVALUEIN6
TCELL39:IMUX.IMUX.33.DELAY	BITSLICE33.TX_CNTVALUEIN7
TCELL39:IMUX.IMUX.34.DELAY	BITSLICE33.TX_CNTVALUEIN8
TCELL39:IMUX.IMUX.35.DELAY	BITSLICE33.RX_CNTVALUEIN1
TCELL39:IMUX.IMUX.36.DELAY	BITSLICE33.RX_CNTVALUEIN3
TCELL39:IMUX.IMUX.37.DELAY	BITSLICE33.RX_CNTVALUEIN4
TCELL39:IMUX.IMUX.38.DELAY	BITSLICE33.RX_CNTVALUEIN5
TCELL39:IMUX.IMUX.39.DELAY	BITSLICE33.RX_CNTVALUEIN7
TCELL39:IMUX.IMUX.40.DELAY	BITSLICE34.TX_T
TCELL39:IMUX.IMUX.41.DELAY	BITSLICE34.TX_CE_OFD
TCELL39:IMUX.IMUX.42.DELAY	BITSLICE34.RX_CE_IFD
TCELL39:IMUX.IMUX.43.DELAY	BITSLICE34.CLB2PHY_FIFO_RDEN
TCELL39:IMUX.IMUX.44.DELAY	BITSLICE34.TX_D1
TCELL39:IMUX.IMUX.45.DELAY	BITSLICE34.TX_D2
TCELL39:IMUX.IMUX.46.DELAY	BITSLICE34.TX_D3
TCELL39:IMUX.IMUX.47.DELAY	BITSLICE34.TX_D5
TCELL40:OUT.4.TMIN	BITSLICE33.TX_CNTVALUEOUT5
TCELL40:OUT.5.TMIN	BITSLICE33.TX_CNTVALUEOUT6
TCELL40:OUT.6.TMIN	BITSLICE33.TX_CNTVALUEOUT7
TCELL40:OUT.7.TMIN	BITSLICE33.TX_CNTVALUEOUT8
TCELL40:OUT.8.TMIN	BITSLICE35.TX_T_OUT
TCELL40:OUT.9.TMIN	BITSLICE33.RX_CNTVALUEOUT0
TCELL40:OUT.10.TMIN	BITSLICE33.RX_CNTVALUEOUT1
TCELL40:OUT.11.TMIN	BITSLICE33.RX_CNTVALUEOUT2
TCELL40:OUT.12.TMIN	BITSLICE33.RX_CNTVALUEOUT3
TCELL40:OUT.13.TMIN	BITSLICE33.RX_CNTVALUEOUT4
TCELL40:OUT.14.TMIN	BITSLICE33.RX_CNTVALUEOUT5
TCELL40:OUT.15.TMIN	BITSLICE33.RX_CNTVALUEOUT6
TCELL40:OUT.16.TMIN	BITSLICE33.RX_CNTVALUEOUT7
TCELL40:OUT.17.TMIN	BITSLICE33.RX_CNTVALUEOUT8
TCELL40:OUT.18.TMIN	BITSLICE34.PHY2CLB_FIFO_EMPTY
TCELL40:OUT.19.TMIN	BITSLICE34.RX_Q0
TCELL40:OUT.20.TMIN	BITSLICE34.RX_Q1
TCELL40:OUT.21.TMIN	BITSLICE34.RX_Q2
TCELL40:OUT.22.TMIN	BITSLICE34.RX_Q3
TCELL40:OUT.23.TMIN	BITSLICE34.RX_Q4
TCELL40:OUT.24.TMIN	BITSLICE34.RX_Q5
TCELL40:OUT.25.TMIN	BITSLICE34.RX_Q6
TCELL40:OUT.26.TMIN	BITSLICE34.RX_Q7
TCELL40:OUT.27.TMIN	BITSLICE34.TX_CNTVALUEOUT0
TCELL40:OUT.28.TMIN	BITSLICE34.TX_CNTVALUEOUT1
TCELL40:OUT.29.TMIN	BITSLICE34.TX_CNTVALUEOUT2
TCELL40:OUT.30.TMIN	BITSLICE34.TX_CNTVALUEOUT3
TCELL40:OUT.31.TMIN	BITSLICE34.TX_CNTVALUEOUT4
TCELL40:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.IDELAY_RST_B7
TCELL40:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK7
TCELL40:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.TXBIT_RST_B8
TCELL40:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.RXBIT_RST_B8
TCELL40:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.ODELAY_RST_B8
TCELL40:IMUX.BYP.6	BITSLICE33.TX_EN_VTC
TCELL40:IMUX.BYP.7	BITSLICE33.TX_CE_ODELAY
TCELL40:IMUX.BYP.8	BITSLICE33.RX_LD
TCELL40:IMUX.BYP.9	BITSLICE33.RX_INC
TCELL40:IMUX.BYP.10	BITSLICE33.RX_EN_VTC
TCELL40:IMUX.BYP.11	BITSLICE33.RX_CE_IDELAY
TCELL40:IMUX.BYP.12	BITSLICE33.DYN_DCI_OUT_INT
TCELL40:IMUX.BYP.13	BITSLICE34.TX_LD
TCELL40:IMUX.BYP.14	BITSLICE34.TX_INC
TCELL40:IMUX.BYP.15	BITSLICE34.TX_EN_VTC
TCELL40:IMUX.IMUX.6.DELAY	BITSLICE34.RX_CNTVALUEIN4
TCELL40:IMUX.IMUX.7.DELAY	BITSLICE34.RX_CNTVALUEIN6
TCELL40:IMUX.IMUX.8.DELAY	BITSLICE_T5.CNTVALUEIN1
TCELL40:IMUX.IMUX.9.DELAY	BITSLICE_T5.CNTVALUEIN3
TCELL40:IMUX.IMUX.10.DELAY	BITSLICE_T5.CNTVALUEIN7
TCELL40:IMUX.IMUX.11.DELAY	BITSLICE_CONTROL5.CLB2RIU_NIBBLE_SEL
TCELL40:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS1_3
TCELL40:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS0_1
TCELL40:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL5.CLB2PHY_T_B1
TCELL40:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL5.CLB2PHY_T_B3
TCELL40:IMUX.IMUX.16.DELAY	BITSLICE34.TX_D7
TCELL40:IMUX.IMUX.18.DELAY	BITSLICE34.TX_CNTVALUEIN0
TCELL40:IMUX.IMUX.19.DELAY	BITSLICE34.TX_CNTVALUEIN1
TCELL40:IMUX.IMUX.20.DELAY	BITSLICE34.TX_CNTVALUEIN2
TCELL40:IMUX.IMUX.21.DELAY	BITSLICE34.TX_CNTVALUEIN3
TCELL40:IMUX.IMUX.22.DELAY	BITSLICE34.TX_CNTVALUEIN4
TCELL40:IMUX.IMUX.23.DELAY	BITSLICE34.TX_CNTVALUEIN5
TCELL40:IMUX.IMUX.24.DELAY	BITSLICE34.TX_CNTVALUEIN6
TCELL40:IMUX.IMUX.25.DELAY	BITSLICE34.TX_CNTVALUEIN7
TCELL40:IMUX.IMUX.26.DELAY	BITSLICE34.TX_CNTVALUEIN8
TCELL40:IMUX.IMUX.27.DELAY	BITSLICE34.RX_CNTVALUEIN0
TCELL40:IMUX.IMUX.28.DELAY	BITSLICE34.RX_CNTVALUEIN1
TCELL40:IMUX.IMUX.29.DELAY	BITSLICE34.RX_CNTVALUEIN2
TCELL40:IMUX.IMUX.30.DELAY	BITSLICE34.RX_CNTVALUEIN3
TCELL40:IMUX.IMUX.31.DELAY	BITSLICE34.RX_CNTVALUEIN5
TCELL40:IMUX.IMUX.32.DELAY	BITSLICE34.RX_CNTVALUEIN7
TCELL40:IMUX.IMUX.33.DELAY	BITSLICE34.RX_CNTVALUEIN8
TCELL40:IMUX.IMUX.34.DELAY	BITSLICE_T5.CNTVALUEIN0
TCELL40:IMUX.IMUX.35.DELAY	BITSLICE_T5.CNTVALUEIN2
TCELL40:IMUX.IMUX.36.DELAY	BITSLICE_T5.CNTVALUEIN4
TCELL40:IMUX.IMUX.37.DELAY	BITSLICE_T5.CNTVALUEIN5
TCELL40:IMUX.IMUX.38.DELAY	BITSLICE_T5.CNTVALUEIN6
TCELL40:IMUX.IMUX.39.DELAY	BITSLICE_T5.CNTVALUEIN8
TCELL40:IMUX.IMUX.40.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS1_0
TCELL40:IMUX.IMUX.41.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS1_1
TCELL40:IMUX.IMUX.42.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS1_2
TCELL40:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS0_0
TCELL40:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS0_2
TCELL40:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL5.CLB2PHY_WRCS0_3
TCELL40:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL5.CLB2PHY_T_B0
TCELL40:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL5.CLB2PHY_T_B2
TCELL41:OUT.0.TMIN	MMCM.TESTOUT32
TCELL41:OUT.1.TMIN	MMCM.TESTOUT33
TCELL41:OUT.2.TMIN	MMCM.TESTOUT34
TCELL41:OUT.3.TMIN	MMCM.TESTOUT35
TCELL41:OUT.4.TMIN	BITSLICE34.TX_CNTVALUEOUT5
TCELL41:OUT.5.TMIN	BITSLICE34.TX_CNTVALUEOUT6
TCELL41:OUT.6.TMIN	BITSLICE34.TX_CNTVALUEOUT7
TCELL41:OUT.7.TMIN	BITSLICE34.TX_CNTVALUEOUT8
TCELL41:OUT.8.TMIN	BITSLICE36.TX_T_OUT
TCELL41:OUT.9.TMIN	BITSLICE34.RX_CNTVALUEOUT0
TCELL41:OUT.10.TMIN	BITSLICE34.RX_CNTVALUEOUT1
TCELL41:OUT.11.TMIN	BITSLICE34.RX_CNTVALUEOUT2
TCELL41:OUT.12.TMIN	BITSLICE34.RX_CNTVALUEOUT3
TCELL41:OUT.13.TMIN	BITSLICE34.RX_CNTVALUEOUT4
TCELL41:OUT.14.TMIN	BITSLICE34.RX_CNTVALUEOUT5
TCELL41:OUT.15.TMIN	BITSLICE34.RX_CNTVALUEOUT6
TCELL41:OUT.16.TMIN	BITSLICE34.RX_CNTVALUEOUT7
TCELL41:OUT.17.TMIN	BITSLICE34.RX_CNTVALUEOUT8
TCELL41:OUT.18.TMIN	BITSLICE_T5.CNTVALUEOUT0
TCELL41:OUT.19.TMIN	BITSLICE_T5.CNTVALUEOUT1
TCELL41:OUT.20.TMIN	BITSLICE_T5.CNTVALUEOUT2
TCELL41:OUT.21.TMIN	BITSLICE_T5.CNTVALUEOUT3
TCELL41:OUT.22.TMIN	BITSLICE_T5.CNTVALUEOUT4
TCELL41:OUT.23.TMIN	BITSLICE_T5.CNTVALUEOUT5
TCELL41:OUT.24.TMIN	BITSLICE_T5.CNTVALUEOUT6
TCELL41:OUT.25.TMIN	BITSLICE_T5.CNTVALUEOUT7
TCELL41:OUT.26.TMIN	BITSLICE_T5.CNTVALUEOUT8
TCELL41:OUT.27.TMIN	BITSLICE_CONTROL5.PHY2CLB_PHY_RDY
TCELL41:OUT.28.TMIN	BITSLICE_CONTROL5.MASTER_PD_OUT
TCELL41:OUT.29.TMIN	BITSLICE_CONTROL5.PHY2CLB_FIXDLY_RDY
TCELL41:OUT.30.TMIN	BITSLICE_CONTROL5.CTRL_DLY_TEST_OUT
TCELL41:OUT.31.TMIN	BITSLICE37.TX_T_OUT
TCELL41:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.IDELAY_RST_B8
TCELL41:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK8
TCELL41:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.TRISTATE_ODELAY_RST_B1
TCELL41:IMUX.CTRL.6	BITSLICE_CONTROL5.REFCLK
TCELL41:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.CTRL_RST_B_UPP
TCELL41:IMUX.BYP.0	MMCM.TESTIN28
TCELL41:IMUX.BYP.1	MMCM.TESTIN29
TCELL41:IMUX.BYP.2	MMCM.TESTIN30
TCELL41:IMUX.BYP.3	MMCM.TESTIN31
TCELL41:IMUX.BYP.6	BITSLICE34.TX_CE_ODELAY
TCELL41:IMUX.BYP.8	BITSLICE34.RX_LD
TCELL41:IMUX.BYP.9	BITSLICE34.RX_INC
TCELL41:IMUX.BYP.10	BITSLICE34.RX_EN_VTC
TCELL41:IMUX.BYP.11	BITSLICE34.RX_CE_IDELAY
TCELL41:IMUX.BYP.12	BITSLICE34.DYN_DCI_OUT_INT
TCELL41:IMUX.BYP.13	BITSLICE_T5.CE_OFD
TCELL41:IMUX.BYP.14	BITSLICE_T5.LD
TCELL41:IMUX.BYP.15	BITSLICE_T5.INC
TCELL41:IMUX.IMUX.0.DELAY	MMCM.CLKINSEL
TCELL41:IMUX.IMUX.6.DELAY	BITSLICE35.RX_DATAIN1
TCELL41:IMUX.IMUX.7.DELAY	BITSLICE35.TX_D0
TCELL41:IMUX.IMUX.8.DELAY	BITSLICE35.TX_D4
TCELL41:IMUX.IMUX.9.DELAY	BITSLICE35.TX_D6
TCELL41:IMUX.IMUX.10.DELAY	BITSLICE35.TX_CNTVALUEIN2
TCELL41:IMUX.IMUX.11.DELAY	BITSLICE35.TX_CNTVALUEIN4
TCELL41:IMUX.IMUX.12.DELAY	BITSLICE35.TX_CNTVALUEIN7
TCELL41:IMUX.IMUX.13.DELAY	BITSLICE35.RX_CNTVALUEIN0
TCELL41:IMUX.IMUX.14.DELAY	BITSLICE35.RX_CNTVALUEIN4
TCELL41:IMUX.IMUX.15.DELAY	BITSLICE35.RX_CNTVALUEIN6
TCELL41:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDEN0
TCELL41:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDEN1
TCELL41:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDEN2
TCELL41:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDEN3
TCELL41:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS1_0
TCELL41:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS1_1
TCELL41:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS1_2
TCELL41:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS1_3
TCELL41:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS0_0
TCELL41:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS0_1
TCELL41:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS0_2
TCELL41:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL5.CLB2PHY_RDCS0_3
TCELL41:IMUX.IMUX.28.DELAY	BITSLICE35.TX_T
TCELL41:IMUX.IMUX.29.DELAY	BITSLICE35.TX_CE_OFD
TCELL41:IMUX.IMUX.30.DELAY	BITSLICE35.RX_CE_IFD
TCELL41:IMUX.IMUX.31.DELAY	BITSLICE35.CLB2PHY_FIFO_RDEN
TCELL41:IMUX.IMUX.32.DELAY	BITSLICE35.TX_D1
TCELL41:IMUX.IMUX.33.DELAY	BITSLICE35.TX_D2
TCELL41:IMUX.IMUX.34.DELAY	BITSLICE35.TX_D3
TCELL41:IMUX.IMUX.35.DELAY	BITSLICE35.TX_D5
TCELL41:IMUX.IMUX.36.DELAY	BITSLICE35.TX_D7
TCELL41:IMUX.IMUX.37.DELAY	BITSLICE35.TX_CNTVALUEIN0
TCELL41:IMUX.IMUX.38.DELAY	BITSLICE35.TX_CNTVALUEIN1
TCELL41:IMUX.IMUX.39.DELAY	BITSLICE35.TX_CNTVALUEIN3
TCELL41:IMUX.IMUX.40.DELAY	BITSLICE35.TX_CNTVALUEIN5
TCELL41:IMUX.IMUX.41.DELAY	BITSLICE35.TX_CNTVALUEIN6
TCELL41:IMUX.IMUX.43.DELAY	BITSLICE35.TX_CNTVALUEIN8
TCELL41:IMUX.IMUX.44.DELAY	BITSLICE35.RX_CNTVALUEIN1
TCELL41:IMUX.IMUX.45.DELAY	BITSLICE35.RX_CNTVALUEIN2
TCELL41:IMUX.IMUX.46.DELAY	BITSLICE35.RX_CNTVALUEIN3
TCELL41:IMUX.IMUX.47.DELAY	BITSLICE35.RX_CNTVALUEIN5
TCELL42:OUT.0.TMIN	MMCM.TESTOUT28
TCELL42:OUT.1.TMIN	MMCM.TESTOUT29
TCELL42:OUT.2.TMIN	MMCM.TESTOUT30
TCELL42:OUT.3.TMIN	MMCM.TESTOUT31
TCELL42:OUT.4.TMIN	BITSLICE35.PHY2CLB_FIFO_EMPTY
TCELL42:OUT.5.TMIN	BITSLICE35.RX_Q0
TCELL42:OUT.6.TMIN	BITSLICE35.RX_Q1
TCELL42:OUT.7.TMIN	BITSLICE35.RX_Q2
TCELL42:OUT.8.TMIN	BITSLICE35.RX_Q3
TCELL42:OUT.9.TMIN	BITSLICE35.RX_Q4
TCELL42:OUT.10.TMIN	BITSLICE35.RX_Q5
TCELL42:OUT.11.TMIN	BITSLICE35.RX_Q6
TCELL42:OUT.12.TMIN	BITSLICE35.RX_Q7
TCELL42:OUT.13.TMIN	BITSLICE35.TX_CNTVALUEOUT0
TCELL42:OUT.14.TMIN	BITSLICE35.TX_CNTVALUEOUT1
TCELL42:OUT.15.TMIN	BITSLICE35.TX_CNTVALUEOUT2
TCELL42:OUT.16.TMIN	BITSLICE35.TX_CNTVALUEOUT3
TCELL42:OUT.17.TMIN	BITSLICE35.TX_CNTVALUEOUT4
TCELL42:OUT.18.TMIN	BITSLICE35.TX_CNTVALUEOUT5
TCELL42:OUT.19.TMIN	BITSLICE35.TX_CNTVALUEOUT6
TCELL42:OUT.20.TMIN	BITSLICE35.TX_CNTVALUEOUT7
TCELL42:OUT.21.TMIN	BITSLICE35.TX_CNTVALUEOUT8
TCELL42:OUT.22.TMIN	BITSLICE38.TX_T_OUT
TCELL42:OUT.23.TMIN	BITSLICE35.RX_CNTVALUEOUT0
TCELL42:OUT.24.TMIN	BITSLICE35.RX_CNTVALUEOUT1
TCELL42:OUT.25.TMIN	BITSLICE35.RX_CNTVALUEOUT2
TCELL42:OUT.26.TMIN	BITSLICE35.RX_CNTVALUEOUT3
TCELL42:OUT.27.TMIN	BITSLICE35.RX_CNTVALUEOUT4
TCELL42:OUT.28.TMIN	BITSLICE35.RX_CNTVALUEOUT5
TCELL42:OUT.29.TMIN	BITSLICE35.RX_CNTVALUEOUT6
TCELL42:OUT.30.TMIN	BITSLICE35.RX_CNTVALUEOUT7
TCELL42:OUT.31.TMIN	BITSLICE35.RX_CNTVALUEOUT8
TCELL42:IMUX.CTRL.2	BITSLICE_CONTROL5.RIU_CLK, XIPHY_FEEDTHROUGH2.CLB2PHY_CTRL_CLK_UPP
TCELL42:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.TXBIT_RST_B9
TCELL42:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.RXBIT_RST_B9
TCELL42:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.ODELAY_RST_B9
TCELL42:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.IDELAY_RST_B9
TCELL42:IMUX.BYP.0	MMCM.TESTIN24
TCELL42:IMUX.BYP.1	MMCM.TESTIN25
TCELL42:IMUX.BYP.2	MMCM.TESTIN26
TCELL42:IMUX.BYP.3	MMCM.TESTIN27
TCELL42:IMUX.BYP.6	BITSLICE_T5.CE_ODELAY
TCELL42:IMUX.BYP.7	BITSLICE_CONTROL5.EN_VTC
TCELL42:IMUX.BYP.8	BITSLICE_CONTROL5.CTRL_DLY_TEST_IN
TCELL42:IMUX.BYP.9	BITSLICE35.TX_LD
TCELL42:IMUX.BYP.10	BITSLICE35.TX_INC
TCELL42:IMUX.BYP.11	BITSLICE35.TX_EN_VTC
TCELL42:IMUX.BYP.12	BITSLICE35.TX_CE_ODELAY
TCELL42:IMUX.BYP.13	BITSLICE35.RX_LD
TCELL42:IMUX.BYP.14	BITSLICE35.RX_INC
TCELL42:IMUX.BYP.15	BITSLICE35.RX_EN_VTC
TCELL42:IMUX.IMUX.6.DELAY	BITSLICE36.TX_CNTVALUEIN0
TCELL42:IMUX.IMUX.7.DELAY	BITSLICE36.TX_CNTVALUEIN2
TCELL42:IMUX.IMUX.8.DELAY	BITSLICE36.TX_CNTVALUEIN6
TCELL42:IMUX.IMUX.9.DELAY	BITSLICE36.TX_CNTVALUEIN8
TCELL42:IMUX.IMUX.10.DELAY	BITSLICE36.RX_CNTVALUEIN3
TCELL42:IMUX.IMUX.11.DELAY	BITSLICE36.RX_CNTVALUEIN5
TCELL42:IMUX.IMUX.12.DELAY	BITSLICE37.TX_T
TCELL42:IMUX.IMUX.13.DELAY	BITSLICE37.RX_CE_IFD
TCELL42:IMUX.IMUX.14.DELAY	BITSLICE37.TX_D1
TCELL42:IMUX.IMUX.15.DELAY	BITSLICE37.TX_D3
TCELL42:IMUX.IMUX.16.DELAY	BITSLICE35.RX_CNTVALUEIN7
TCELL42:IMUX.IMUX.17.DELAY	BITSLICE35.RX_CNTVALUEIN8
TCELL42:IMUX.IMUX.18.DELAY	BITSLICE36.TX_T
TCELL42:IMUX.IMUX.19.DELAY	BITSLICE36.TX_CE_OFD
TCELL42:IMUX.IMUX.20.DELAY	BITSLICE36.RX_CE_IFD
TCELL42:IMUX.IMUX.21.DELAY	BITSLICE36.RX_DATAIN1
TCELL42:IMUX.IMUX.22.DELAY	BITSLICE36.CLB2PHY_FIFO_RDEN
TCELL42:IMUX.IMUX.23.DELAY	BITSLICE36.TX_D5
TCELL42:IMUX.IMUX.24.DELAY	BITSLICE36.TX_D4
TCELL42:IMUX.IMUX.25.DELAY	BITSLICE36.TX_D3
TCELL42:IMUX.IMUX.26.DELAY	BITSLICE36.TX_D2
TCELL42:IMUX.IMUX.27.DELAY	BITSLICE36.TX_D1
TCELL42:IMUX.IMUX.28.DELAY	BITSLICE36.TX_D0
TCELL42:IMUX.IMUX.29.DELAY	BITSLICE36.TX_D6
TCELL42:IMUX.IMUX.30.DELAY	BITSLICE36.TX_D7
TCELL42:IMUX.IMUX.31.DELAY	BITSLICE36.TX_CNTVALUEIN1
TCELL42:IMUX.IMUX.32.DELAY	BITSLICE36.TX_CNTVALUEIN3
TCELL42:IMUX.IMUX.33.DELAY	BITSLICE36.TX_CNTVALUEIN4
TCELL42:IMUX.IMUX.34.DELAY	BITSLICE36.TX_CNTVALUEIN5
TCELL42:IMUX.IMUX.35.DELAY	BITSLICE36.TX_CNTVALUEIN7
TCELL42:IMUX.IMUX.36.DELAY	BITSLICE36.RX_CNTVALUEIN0
TCELL42:IMUX.IMUX.37.DELAY	BITSLICE36.RX_CNTVALUEIN1
TCELL42:IMUX.IMUX.38.DELAY	BITSLICE36.RX_CNTVALUEIN2
TCELL42:IMUX.IMUX.39.DELAY	BITSLICE36.RX_CNTVALUEIN4
TCELL42:IMUX.IMUX.40.DELAY	BITSLICE36.RX_CNTVALUEIN6
TCELL42:IMUX.IMUX.41.DELAY	BITSLICE36.RX_CNTVALUEIN7
TCELL42:IMUX.IMUX.42.DELAY	BITSLICE36.RX_CNTVALUEIN8
TCELL42:IMUX.IMUX.43.DELAY	BITSLICE37.TX_CE_OFD
TCELL42:IMUX.IMUX.44.DELAY	BITSLICE37.RX_DATAIN1
TCELL42:IMUX.IMUX.45.DELAY	BITSLICE37.CLB2PHY_FIFO_RDEN
TCELL42:IMUX.IMUX.46.DELAY	BITSLICE37.TX_D0
TCELL42:IMUX.IMUX.47.DELAY	BITSLICE37.TX_D2
TCELL43:OUT.0.TMIN	MMCM.TESTOUT24
TCELL43:OUT.1.TMIN	MMCM.TESTOUT25
TCELL43:OUT.2.TMIN	MMCM.TESTOUT26
TCELL43:OUT.3.TMIN	MMCM.TESTOUT27
TCELL43:OUT.4.TMIN	BITSLICE36.PHY2CLB_FIFO_EMPTY
TCELL43:OUT.5.TMIN	BITSLICE36.RX_Q0
TCELL43:OUT.6.TMIN	BITSLICE36.RX_Q1
TCELL43:OUT.7.TMIN	BITSLICE36.RX_Q2
TCELL43:OUT.8.TMIN	BITSLICE36.RX_Q3
TCELL43:OUT.9.TMIN	BITSLICE36.RX_Q4
TCELL43:OUT.10.TMIN	BITSLICE36.RX_Q5
TCELL43:OUT.11.TMIN	BITSLICE36.RX_Q6
TCELL43:OUT.12.TMIN	BITSLICE36.RX_Q7
TCELL43:OUT.13.TMIN	BITSLICE36.TX_CNTVALUEOUT0
TCELL43:OUT.14.TMIN	BITSLICE36.TX_CNTVALUEOUT1
TCELL43:OUT.15.TMIN	BITSLICE36.TX_CNTVALUEOUT2
TCELL43:OUT.16.TMIN	BITSLICE36.TX_CNTVALUEOUT3
TCELL43:OUT.17.TMIN	BITSLICE36.TX_CNTVALUEOUT4
TCELL43:OUT.18.TMIN	BITSLICE36.TX_CNTVALUEOUT5
TCELL43:OUT.19.TMIN	BITSLICE36.TX_CNTVALUEOUT6
TCELL43:OUT.20.TMIN	BITSLICE36.TX_CNTVALUEOUT7
TCELL43:OUT.21.TMIN	BITSLICE36.TX_CNTVALUEOUT8
TCELL43:OUT.23.TMIN	BITSLICE36.RX_CNTVALUEOUT0
TCELL43:OUT.24.TMIN	BITSLICE36.RX_CNTVALUEOUT1
TCELL43:OUT.25.TMIN	BITSLICE36.RX_CNTVALUEOUT2
TCELL43:OUT.26.TMIN	BITSLICE36.RX_CNTVALUEOUT3
TCELL43:OUT.27.TMIN	BITSLICE36.RX_CNTVALUEOUT4
TCELL43:OUT.28.TMIN	BITSLICE36.RX_CNTVALUEOUT5
TCELL43:OUT.29.TMIN	BITSLICE36.RX_CNTVALUEOUT6
TCELL43:OUT.30.TMIN	BITSLICE36.RX_CNTVALUEOUT7
TCELL43:OUT.31.TMIN	BITSLICE36.RX_CNTVALUEOUT8
TCELL43:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK9
TCELL43:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.TXBIT_RST_B10
TCELL43:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.RXBIT_RST_B10
TCELL43:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.ODELAY_RST_B10
TCELL43:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.IDELAY_RST_B10
TCELL43:IMUX.BYP.0	MMCM.TESTIN20
TCELL43:IMUX.BYP.1	MMCM.TESTIN21
TCELL43:IMUX.BYP.2	MMCM.TESTIN22
TCELL43:IMUX.BYP.3	MMCM.TESTIN23
TCELL43:IMUX.BYP.6	BITSLICE35.RX_CE_IDELAY
TCELL43:IMUX.BYP.7	BITSLICE35.DYN_DCI_OUT_INT
TCELL43:IMUX.BYP.8	BITSLICE36.TX_LD
TCELL43:IMUX.BYP.9	BITSLICE36.TX_INC
TCELL43:IMUX.BYP.10	BITSLICE36.TX_EN_VTC
TCELL43:IMUX.BYP.11	BITSLICE36.TX_CE_ODELAY
TCELL43:IMUX.BYP.12	BITSLICE36.RX_LD
TCELL43:IMUX.BYP.13	BITSLICE36.RX_INC
TCELL43:IMUX.BYP.14	BITSLICE36.RX_EN_VTC
TCELL43:IMUX.BYP.15	BITSLICE36.RX_CE_IDELAY
TCELL43:IMUX.IMUX.6.DELAY	BITSLICE37.TX_D5
TCELL43:IMUX.IMUX.7.DELAY	BITSLICE37.TX_D6
TCELL43:IMUX.IMUX.8.DELAY	BITSLICE37.TX_D7
TCELL43:IMUX.IMUX.9.DELAY	BITSLICE37.TX_CNTVALUEIN0
TCELL43:IMUX.IMUX.10.DELAY	BITSLICE37.TX_CNTVALUEIN1
TCELL43:IMUX.IMUX.11.DELAY	BITSLICE37.TX_CNTVALUEIN2
TCELL43:IMUX.IMUX.12.DELAY	BITSLICE37.TX_CNTVALUEIN3
TCELL43:IMUX.IMUX.13.DELAY	BITSLICE37.TX_CNTVALUEIN4
TCELL43:IMUX.IMUX.14.DELAY	BITSLICE37.TX_CNTVALUEIN5
TCELL43:IMUX.IMUX.15.DELAY	BITSLICE37.TX_CNTVALUEIN6
TCELL43:IMUX.IMUX.16.DELAY	BITSLICE37.TX_D4
TCELL44:OUT.0.TMIN	MMCM.TESTOUT20
TCELL44:OUT.1.TMIN	MMCM.TESTOUT21
TCELL44:OUT.2.TMIN	MMCM.TESTOUT22
TCELL44:OUT.3.TMIN	MMCM.TESTOUT23
TCELL44:OUT.4.TMIN	BITSLICE37.PHY2CLB_FIFO_EMPTY
TCELL44:OUT.5.TMIN	BITSLICE37.RX_Q0
TCELL44:OUT.6.TMIN	BITSLICE37.RX_Q1
TCELL44:OUT.7.TMIN	BITSLICE37.RX_Q2
TCELL44:OUT.8.TMIN	BITSLICE37.RX_Q3
TCELL44:OUT.9.TMIN	BITSLICE37.RX_Q4
TCELL44:OUT.10.TMIN	BITSLICE37.RX_Q5
TCELL44:OUT.11.TMIN	BITSLICE37.RX_Q6
TCELL44:OUT.12.TMIN	BITSLICE37.RX_Q7
TCELL44:OUT.13.TMIN	BITSLICE37.TX_CNTVALUEOUT0
TCELL44:OUT.14.TMIN	BITSLICE37.TX_CNTVALUEOUT1
TCELL44:OUT.15.TMIN	BITSLICE37.TX_CNTVALUEOUT2
TCELL44:OUT.16.TMIN	BITSLICE37.TX_CNTVALUEOUT3
TCELL44:OUT.17.TMIN	BITSLICE37.TX_CNTVALUEOUT4
TCELL44:OUT.18.TMIN	BITSLICE37.TX_CNTVALUEOUT5
TCELL44:OUT.19.TMIN	BITSLICE37.TX_CNTVALUEOUT6
TCELL44:OUT.20.TMIN	BITSLICE37.TX_CNTVALUEOUT7
TCELL44:OUT.21.TMIN	BITSLICE37.TX_CNTVALUEOUT8
TCELL44:OUT.23.TMIN	BITSLICE37.RX_CNTVALUEOUT0
TCELL44:OUT.24.TMIN	BITSLICE37.RX_CNTVALUEOUT1
TCELL44:OUT.25.TMIN	BITSLICE37.RX_CNTVALUEOUT2
TCELL44:OUT.26.TMIN	BITSLICE37.RX_CNTVALUEOUT3
TCELL44:OUT.27.TMIN	BITSLICE37.RX_CNTVALUEOUT4
TCELL44:OUT.28.TMIN	BITSLICE37.RX_CNTVALUEOUT5
TCELL44:OUT.29.TMIN	BITSLICE37.RX_CNTVALUEOUT6
TCELL44:OUT.30.TMIN	BITSLICE37.RX_CNTVALUEOUT7
TCELL44:OUT.31.TMIN	BITSLICE37.RX_CNTVALUEOUT8
TCELL44:IMUX.CTRL.2	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK10
TCELL44:IMUX.CTRL.3	XIPHY_FEEDTHROUGH2.TXBIT_RST_B11
TCELL44:IMUX.CTRL.4	XIPHY_FEEDTHROUGH2.RXBIT_RST_B11
TCELL44:IMUX.CTRL.5	XIPHY_FEEDTHROUGH2.ODELAY_RST_B11
TCELL44:IMUX.CTRL.6	XIPHY_FEEDTHROUGH2.IDELAY_RST_B11
TCELL44:IMUX.CTRL.7	XIPHY_FEEDTHROUGH2.CLB2PHY_FIFO_CLK11
TCELL44:IMUX.BYP.0	MMCM.TESTIN16
TCELL44:IMUX.BYP.1	MMCM.TESTIN17
TCELL44:IMUX.BYP.2	MMCM.TESTIN18
TCELL44:IMUX.BYP.3	MMCM.TESTIN19
TCELL44:IMUX.BYP.6	BITSLICE36.DYN_DCI_OUT_INT
TCELL44:IMUX.BYP.7	BITSLICE37.TX_LD
TCELL44:IMUX.BYP.8	BITSLICE37.TX_INC
TCELL44:IMUX.BYP.9	BITSLICE37.TX_EN_VTC
TCELL44:IMUX.BYP.10	BITSLICE37.TX_CE_ODELAY
TCELL44:IMUX.BYP.11	BITSLICE37.RX_LD
TCELL44:IMUX.BYP.12	BITSLICE37.RX_INC
TCELL44:IMUX.BYP.13	BITSLICE37.RX_EN_VTC
TCELL44:IMUX.BYP.14	BITSLICE37.RX_CE_IDELAY
TCELL44:IMUX.BYP.15	BITSLICE37.DYN_DCI_OUT_INT
TCELL44:IMUX.IMUX.6.DELAY	BITSLICE37.TX_CNTVALUEIN8
TCELL44:IMUX.IMUX.7.DELAY	BITSLICE37.RX_CNTVALUEIN0
TCELL44:IMUX.IMUX.8.DELAY	BITSLICE37.RX_CNTVALUEIN1
TCELL44:IMUX.IMUX.9.DELAY	BITSLICE37.RX_CNTVALUEIN2
TCELL44:IMUX.IMUX.10.DELAY	BITSLICE37.RX_CNTVALUEIN3
TCELL44:IMUX.IMUX.11.DELAY	BITSLICE37.RX_CNTVALUEIN4
TCELL44:IMUX.IMUX.12.DELAY	BITSLICE37.RX_CNTVALUEIN5
TCELL44:IMUX.IMUX.13.DELAY	BITSLICE37.RX_CNTVALUEIN6
TCELL44:IMUX.IMUX.14.DELAY	BITSLICE37.RX_CNTVALUEIN7
TCELL44:IMUX.IMUX.15.DELAY	BITSLICE37.RX_CNTVALUEIN8
TCELL44:IMUX.IMUX.16.DELAY	BITSLICE37.TX_CNTVALUEIN7
TCELL45:OUT.0.TMIN	MMCM.TESTOUT16
TCELL45:OUT.1.TMIN	MMCM.TESTOUT17
TCELL45:OUT.2.TMIN	MMCM.TESTOUT18
TCELL45:OUT.3.TMIN	MMCM.TESTOUT19
TCELL45:OUT.4.TMIN	BITSLICE39.PHY2CLB_FIFO_EMPTY
TCELL45:OUT.5.TMIN	BITSLICE39.RX_Q0
TCELL45:OUT.6.TMIN	BITSLICE39.RX_Q1
TCELL45:OUT.7.TMIN	BITSLICE39.RX_Q2
TCELL45:OUT.8.TMIN	BITSLICE39.RX_Q3
TCELL45:OUT.9.TMIN	BITSLICE39.RX_Q4
TCELL45:OUT.10.TMIN	BITSLICE39.RX_Q5
TCELL45:OUT.11.TMIN	BITSLICE39.RX_Q6
TCELL45:OUT.12.TMIN	BITSLICE39.RX_Q7
TCELL45:OUT.13.TMIN	BITSLICE39.TX_CNTVALUEOUT0
TCELL45:OUT.14.TMIN	BITSLICE39.TX_CNTVALUEOUT1
TCELL45:OUT.15.TMIN	BITSLICE39.TX_CNTVALUEOUT2
TCELL45:OUT.16.TMIN	BITSLICE39.TX_CNTVALUEOUT3
TCELL45:OUT.17.TMIN	BITSLICE39.TX_CNTVALUEOUT4
TCELL45:OUT.18.TMIN	BITSLICE39.TX_CNTVALUEOUT5
TCELL45:OUT.19.TMIN	BITSLICE39.TX_CNTVALUEOUT6
TCELL45:OUT.20.TMIN	BITSLICE39.TX_CNTVALUEOUT7
TCELL45:OUT.21.TMIN	BITSLICE39.TX_CNTVALUEOUT8
TCELL45:OUT.22.TMIN	BITSLICE39.TX_T_OUT
TCELL45:OUT.23.TMIN	BITSLICE39.RX_CNTVALUEOUT0
TCELL45:OUT.24.TMIN	BITSLICE39.RX_CNTVALUEOUT1
TCELL45:OUT.25.TMIN	BITSLICE39.RX_CNTVALUEOUT2
TCELL45:OUT.26.TMIN	BITSLICE39.RX_CNTVALUEOUT3
TCELL45:OUT.27.TMIN	BITSLICE39.RX_CNTVALUEOUT4
TCELL45:OUT.28.TMIN	BITSLICE39.RX_CNTVALUEOUT5
TCELL45:OUT.29.TMIN	BITSLICE39.RX_CNTVALUEOUT6
TCELL45:OUT.30.TMIN	BITSLICE39.RX_CNTVALUEOUT7
TCELL45:OUT.31.TMIN	BITSLICE39.RX_CNTVALUEOUT8
TCELL45:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.TXBIT_TRI_RST_B0
TCELL45:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.TXBIT_RST_B0
TCELL45:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.RXBIT_RST_B0
TCELL45:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.ODELAY_RST_B0
TCELL45:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.IDELAY_RST_B0
TCELL45:IMUX.BYP.0	MMCM.TESTIN12
TCELL45:IMUX.BYP.1	MMCM.TESTIN13
TCELL45:IMUX.BYP.2	MMCM.TESTIN14
TCELL45:IMUX.BYP.3	MMCM.TESTIN15
TCELL45:IMUX.BYP.6	BITSLICE_T6.EN_VTC
TCELL45:IMUX.BYP.7	BITSLICE39.TX_LD
TCELL45:IMUX.BYP.8	BITSLICE39.TX_INC
TCELL45:IMUX.BYP.9	BITSLICE39.TX_EN_VTC
TCELL45:IMUX.BYP.10	BITSLICE39.TX_CE_ODELAY
TCELL45:IMUX.BYP.11	BITSLICE39.RX_LD
TCELL45:IMUX.BYP.12	BITSLICE39.RX_INC
TCELL45:IMUX.BYP.13	BITSLICE39.RX_EN_VTC
TCELL45:IMUX.BYP.14	BITSLICE39.RX_CE_IDELAY
TCELL45:IMUX.BYP.15	BITSLICE39.DYN_DCI_OUT_INT
TCELL45:IMUX.IMUX.6.DELAY	BITSLICE39.TX_CE_OFD
TCELL45:IMUX.IMUX.7.DELAY	BITSLICE39.RX_CE_IFD
TCELL45:IMUX.IMUX.8.DELAY	BITSLICE39.RX_DATAIN1
TCELL45:IMUX.IMUX.9.DELAY	BITSLICE39.CLB2PHY_FIFO_RDEN
TCELL45:IMUX.IMUX.10.DELAY	BITSLICE39.TX_D7
TCELL45:IMUX.IMUX.11.DELAY	BITSLICE39.TX_D6
TCELL45:IMUX.IMUX.12.DELAY	BITSLICE39.TX_D5
TCELL45:IMUX.IMUX.13.DELAY	BITSLICE39.TX_D4
TCELL45:IMUX.IMUX.14.DELAY	BITSLICE39.TX_D3
TCELL45:IMUX.IMUX.15.DELAY	BITSLICE39.TX_D2
TCELL45:IMUX.IMUX.16.DELAY	BITSLICE39.TX_T
TCELL46:OUT.0.TMIN	MMCM.TESTOUT12
TCELL46:OUT.1.TMIN	MMCM.TESTOUT13
TCELL46:OUT.2.TMIN	MMCM.TESTOUT14
TCELL46:OUT.3.TMIN	MMCM.TESTOUT15
TCELL46:OUT.4.TMIN	BITSLICE40.PHY2CLB_FIFO_EMPTY
TCELL46:OUT.5.TMIN	BITSLICE40.RX_Q0
TCELL46:OUT.6.TMIN	BITSLICE40.RX_Q1
TCELL46:OUT.7.TMIN	BITSLICE40.RX_Q2
TCELL46:OUT.8.TMIN	BITSLICE40.RX_Q3
TCELL46:OUT.9.TMIN	BITSLICE40.RX_Q4
TCELL46:OUT.10.TMIN	BITSLICE40.RX_Q5
TCELL46:OUT.11.TMIN	BITSLICE40.RX_Q6
TCELL46:OUT.12.TMIN	BITSLICE40.RX_Q7
TCELL46:OUT.13.TMIN	BITSLICE40.TX_CNTVALUEOUT0
TCELL46:OUT.14.TMIN	BITSLICE40.TX_CNTVALUEOUT1
TCELL46:OUT.15.TMIN	BITSLICE40.TX_CNTVALUEOUT2
TCELL46:OUT.16.TMIN	BITSLICE40.TX_CNTVALUEOUT3
TCELL46:OUT.17.TMIN	BITSLICE40.TX_CNTVALUEOUT4
TCELL46:OUT.18.TMIN	BITSLICE40.TX_CNTVALUEOUT5
TCELL46:OUT.19.TMIN	BITSLICE40.TX_CNTVALUEOUT6
TCELL46:OUT.20.TMIN	BITSLICE40.TX_CNTVALUEOUT7
TCELL46:OUT.21.TMIN	BITSLICE40.TX_CNTVALUEOUT8
TCELL46:OUT.22.TMIN	BITSLICE40.TX_T_OUT
TCELL46:OUT.23.TMIN	BITSLICE40.RX_CNTVALUEOUT0
TCELL46:OUT.24.TMIN	BITSLICE40.RX_CNTVALUEOUT1
TCELL46:OUT.25.TMIN	BITSLICE40.RX_CNTVALUEOUT2
TCELL46:OUT.26.TMIN	BITSLICE40.RX_CNTVALUEOUT3
TCELL46:OUT.27.TMIN	BITSLICE40.RX_CNTVALUEOUT4
TCELL46:OUT.28.TMIN	BITSLICE40.RX_CNTVALUEOUT5
TCELL46:OUT.29.TMIN	BITSLICE40.RX_CNTVALUEOUT6
TCELL46:OUT.30.TMIN	BITSLICE40.RX_CNTVALUEOUT7
TCELL46:OUT.31.TMIN	BITSLICE40.RX_CNTVALUEOUT8
TCELL46:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK0
TCELL46:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.TXBIT_TRI_RST_B1
TCELL46:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.TXBIT_RST_B1
TCELL46:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.RXBIT_RST_B1
TCELL46:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.ODELAY_RST_B1
TCELL46:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.IDELAY_RST_B1
TCELL46:IMUX.BYP.0	MMCM.TESTIN8
TCELL46:IMUX.BYP.1	MMCM.TESTIN9
TCELL46:IMUX.BYP.2	MMCM.TESTIN10
TCELL46:IMUX.BYP.3	MMCM.TESTIN11
TCELL46:IMUX.BYP.6	BITSLICE_T7.EN_VTC
TCELL46:IMUX.BYP.7	BITSLICE40.TX_LD
TCELL46:IMUX.BYP.8	BITSLICE40.TX_INC
TCELL46:IMUX.BYP.9	BITSLICE40.TX_EN_VTC
TCELL46:IMUX.BYP.10	BITSLICE40.TX_CE_ODELAY
TCELL46:IMUX.BYP.11	BITSLICE40.RX_LD
TCELL46:IMUX.BYP.12	BITSLICE40.RX_INC
TCELL46:IMUX.BYP.13	BITSLICE40.RX_EN_VTC
TCELL46:IMUX.BYP.14	BITSLICE40.RX_CE_IDELAY
TCELL46:IMUX.BYP.15	BITSLICE40.DYN_DCI_OUT_INT
TCELL46:IMUX.IMUX.6.DELAY	BITSLICE39.TX_D1
TCELL46:IMUX.IMUX.7.DELAY	BITSLICE39.TX_CNTVALUEIN0
TCELL46:IMUX.IMUX.8.DELAY	BITSLICE39.TX_CNTVALUEIN1
TCELL46:IMUX.IMUX.9.DELAY	BITSLICE39.TX_CNTVALUEIN2
TCELL46:IMUX.IMUX.10.DELAY	BITSLICE39.TX_CNTVALUEIN3
TCELL46:IMUX.IMUX.11.DELAY	BITSLICE39.TX_CNTVALUEIN4
TCELL46:IMUX.IMUX.12.DELAY	BITSLICE39.TX_CNTVALUEIN5
TCELL46:IMUX.IMUX.13.DELAY	BITSLICE39.TX_CNTVALUEIN6
TCELL46:IMUX.IMUX.14.DELAY	BITSLICE39.TX_CNTVALUEIN7
TCELL46:IMUX.IMUX.15.DELAY	BITSLICE39.TX_CNTVALUEIN8
TCELL46:IMUX.IMUX.16.DELAY	BITSLICE39.TX_D0
TCELL47:OUT.0.TMIN	MMCM.TESTOUT8
TCELL47:OUT.1.TMIN	MMCM.TESTOUT9
TCELL47:OUT.2.TMIN	MMCM.TESTOUT10
TCELL47:OUT.3.TMIN	MMCM.TESTOUT11
TCELL47:OUT.4.TMIN	BITSLICE41.PHY2CLB_FIFO_EMPTY
TCELL47:OUT.5.TMIN	BITSLICE41.RX_Q0
TCELL47:OUT.6.TMIN	BITSLICE41.RX_Q1
TCELL47:OUT.7.TMIN	BITSLICE41.RX_Q2
TCELL47:OUT.8.TMIN	BITSLICE41.RX_Q3
TCELL47:OUT.9.TMIN	BITSLICE41.RX_Q4
TCELL47:OUT.10.TMIN	BITSLICE41.RX_Q5
TCELL47:OUT.11.TMIN	BITSLICE41.RX_Q6
TCELL47:OUT.12.TMIN	BITSLICE41.RX_Q7
TCELL47:OUT.13.TMIN	BITSLICE41.TX_CNTVALUEOUT0
TCELL47:OUT.14.TMIN	BITSLICE41.TX_CNTVALUEOUT1
TCELL47:OUT.15.TMIN	BITSLICE41.TX_CNTVALUEOUT2
TCELL47:OUT.16.TMIN	BITSLICE41.TX_CNTVALUEOUT3
TCELL47:OUT.17.TMIN	BITSLICE41.TX_CNTVALUEOUT4
TCELL47:OUT.18.TMIN	BITSLICE41.TX_CNTVALUEOUT5
TCELL47:OUT.19.TMIN	BITSLICE41.TX_CNTVALUEOUT6
TCELL47:OUT.20.TMIN	BITSLICE41.TX_CNTVALUEOUT7
TCELL47:OUT.21.TMIN	BITSLICE41.TX_CNTVALUEOUT8
TCELL47:OUT.22.TMIN	BITSLICE41.TX_T_OUT
TCELL47:OUT.23.TMIN	BITSLICE41.RX_CNTVALUEOUT0
TCELL47:OUT.24.TMIN	BITSLICE41.RX_CNTVALUEOUT1
TCELL47:OUT.25.TMIN	BITSLICE41.RX_CNTVALUEOUT2
TCELL47:OUT.26.TMIN	BITSLICE41.RX_CNTVALUEOUT3
TCELL47:OUT.27.TMIN	BITSLICE41.RX_CNTVALUEOUT4
TCELL47:OUT.28.TMIN	BITSLICE41.RX_CNTVALUEOUT5
TCELL47:OUT.29.TMIN	BITSLICE41.RX_CNTVALUEOUT6
TCELL47:OUT.30.TMIN	BITSLICE41.RX_CNTVALUEOUT7
TCELL47:OUT.31.TMIN	BITSLICE41.RX_CNTVALUEOUT8
TCELL47:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK1
TCELL47:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.TXBIT_RST_B2
TCELL47:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.RXBIT_RST_B2
TCELL47:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.ODELAY_RST_B2
TCELL47:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.IDELAY_RST_B2
TCELL47:IMUX.BYP.0	MMCM.TESTIN4
TCELL47:IMUX.BYP.1	MMCM.TESTIN5
TCELL47:IMUX.BYP.2	MMCM.TESTIN6
TCELL47:IMUX.BYP.3	MMCM.TESTIN7
TCELL47:IMUX.BYP.6	BITSLICE41.TX_LD
TCELL47:IMUX.BYP.7	BITSLICE41.TX_INC
TCELL47:IMUX.BYP.8	BITSLICE41.TX_EN_VTC
TCELL47:IMUX.BYP.9	BITSLICE41.TX_CE_ODELAY
TCELL47:IMUX.BYP.10	BITSLICE41.RX_LD
TCELL47:IMUX.BYP.11	BITSLICE41.RX_INC
TCELL47:IMUX.BYP.12	BITSLICE41.RX_EN_VTC
TCELL47:IMUX.BYP.13	BITSLICE41.RX_CE_IDELAY
TCELL47:IMUX.BYP.14	BITSLICE41.DYN_DCI_OUT_INT
TCELL47:IMUX.BYP.15	BITSLICE_T6.CE_OFD
TCELL47:IMUX.IMUX.0.DELAY	MMCM.SCANMODEB
TCELL47:IMUX.IMUX.6.DELAY	BITSLICE40.TX_D1
TCELL47:IMUX.IMUX.7.DELAY	BITSLICE40.TX_D3
TCELL47:IMUX.IMUX.8.DELAY	BITSLICE40.TX_D7
TCELL47:IMUX.IMUX.9.DELAY	BITSLICE40.TX_CNTVALUEIN1
TCELL47:IMUX.IMUX.10.DELAY	BITSLICE40.TX_CNTVALUEIN5
TCELL47:IMUX.IMUX.11.DELAY	BITSLICE40.TX_CNTVALUEIN7
TCELL47:IMUX.IMUX.12.DELAY	BITSLICE40.RX_CNTVALUEIN2
TCELL47:IMUX.IMUX.13.DELAY	BITSLICE40.RX_CNTVALUEIN4
TCELL47:IMUX.IMUX.14.DELAY	BITSLICE40.RX_CNTVALUEIN8
TCELL47:IMUX.IMUX.15.DELAY	BITSLICE41.TX_CE_OFD
TCELL47:IMUX.IMUX.16.DELAY	BITSLICE39.RX_CNTVALUEIN0
TCELL47:IMUX.IMUX.17.DELAY	BITSLICE39.RX_CNTVALUEIN1
TCELL47:IMUX.IMUX.18.DELAY	BITSLICE39.RX_CNTVALUEIN2
TCELL47:IMUX.IMUX.19.DELAY	BITSLICE39.RX_CNTVALUEIN3
TCELL47:IMUX.IMUX.20.DELAY	BITSLICE39.RX_CNTVALUEIN4
TCELL47:IMUX.IMUX.21.DELAY	BITSLICE39.RX_CNTVALUEIN5
TCELL47:IMUX.IMUX.22.DELAY	BITSLICE39.RX_CNTVALUEIN6
TCELL47:IMUX.IMUX.23.DELAY	BITSLICE39.RX_CNTVALUEIN7
TCELL47:IMUX.IMUX.24.DELAY	BITSLICE39.RX_CNTVALUEIN8
TCELL47:IMUX.IMUX.25.DELAY	BITSLICE40.TX_T
TCELL47:IMUX.IMUX.26.DELAY	BITSLICE40.TX_CE_OFD
TCELL47:IMUX.IMUX.27.DELAY	BITSLICE40.RX_CE_IFD
TCELL47:IMUX.IMUX.28.DELAY	BITSLICE40.RX_DATAIN1
TCELL47:IMUX.IMUX.29.DELAY	BITSLICE40.CLB2PHY_FIFO_RDEN
TCELL47:IMUX.IMUX.30.DELAY	BITSLICE40.TX_D0
TCELL47:IMUX.IMUX.31.DELAY	BITSLICE40.TX_D2
TCELL47:IMUX.IMUX.32.DELAY	BITSLICE40.TX_D4
TCELL47:IMUX.IMUX.33.DELAY	BITSLICE40.TX_D5
TCELL47:IMUX.IMUX.34.DELAY	BITSLICE40.TX_D6
TCELL47:IMUX.IMUX.35.DELAY	BITSLICE40.TX_CNTVALUEIN0
TCELL47:IMUX.IMUX.36.DELAY	BITSLICE40.TX_CNTVALUEIN2
TCELL47:IMUX.IMUX.37.DELAY	BITSLICE40.TX_CNTVALUEIN3
TCELL47:IMUX.IMUX.38.DELAY	BITSLICE40.TX_CNTVALUEIN4
TCELL47:IMUX.IMUX.39.DELAY	BITSLICE40.TX_CNTVALUEIN6
TCELL47:IMUX.IMUX.40.DELAY	BITSLICE40.TX_CNTVALUEIN8
TCELL47:IMUX.IMUX.41.DELAY	BITSLICE40.RX_CNTVALUEIN0
TCELL47:IMUX.IMUX.42.DELAY	BITSLICE40.RX_CNTVALUEIN1
TCELL47:IMUX.IMUX.43.DELAY	BITSLICE40.RX_CNTVALUEIN3
TCELL47:IMUX.IMUX.44.DELAY	BITSLICE40.RX_CNTVALUEIN5
TCELL47:IMUX.IMUX.45.DELAY	BITSLICE40.RX_CNTVALUEIN6
TCELL47:IMUX.IMUX.46.DELAY	BITSLICE40.RX_CNTVALUEIN7
TCELL47:IMUX.IMUX.47.DELAY	BITSLICE41.TX_T
TCELL48:OUT.0.TMIN	MMCM.TESTOUT4
TCELL48:OUT.1.TMIN	MMCM.TESTOUT5
TCELL48:OUT.2.TMIN	MMCM.TESTOUT6
TCELL48:OUT.3.TMIN	MMCM.TESTOUT7
TCELL48:OUT.4.TMIN	BITSLICE_T6.CNTVALUEOUT0
TCELL48:OUT.5.TMIN	BITSLICE_T6.CNTVALUEOUT1
TCELL48:OUT.6.TMIN	BITSLICE_T6.CNTVALUEOUT2
TCELL48:OUT.7.TMIN	BITSLICE_T6.CNTVALUEOUT3
TCELL48:OUT.8.TMIN	BITSLICE_T6.CNTVALUEOUT4
TCELL48:OUT.9.TMIN	BITSLICE_T6.CNTVALUEOUT5
TCELL48:OUT.10.TMIN	BITSLICE_T6.CNTVALUEOUT6
TCELL48:OUT.11.TMIN	BITSLICE_T6.CNTVALUEOUT7
TCELL48:OUT.12.TMIN	BITSLICE_T6.CNTVALUEOUT8
TCELL48:OUT.13.TMIN	BITSLICE42.TX_T_OUT
TCELL48:OUT.14.TMIN	BITSLICE_CONTROL6.PHY2CLB_PHY_RDY
TCELL48:OUT.15.TMIN	BITSLICE_CONTROL6.MASTER_PD_OUT
TCELL48:OUT.16.TMIN	BITSLICE_CONTROL6.PHY2CLB_FIXDLY_RDY
TCELL48:OUT.17.TMIN	BITSLICE_CONTROL6.CTRL_DLY_TEST_OUT
TCELL48:OUT.18.TMIN	BITSLICE42.PHY2CLB_FIFO_EMPTY
TCELL48:OUT.19.TMIN	BITSLICE42.RX_Q0
TCELL48:OUT.20.TMIN	BITSLICE42.RX_Q1
TCELL48:OUT.21.TMIN	BITSLICE42.RX_Q2
TCELL48:OUT.22.TMIN	BITSLICE42.RX_Q3
TCELL48:OUT.23.TMIN	BITSLICE42.RX_Q4
TCELL48:OUT.24.TMIN	BITSLICE42.RX_Q5
TCELL48:OUT.25.TMIN	BITSLICE42.RX_Q6
TCELL48:OUT.26.TMIN	BITSLICE42.RX_Q7
TCELL48:OUT.27.TMIN	BITSLICE42.TX_CNTVALUEOUT0
TCELL48:OUT.28.TMIN	BITSLICE42.TX_CNTVALUEOUT1
TCELL48:OUT.29.TMIN	BITSLICE42.TX_CNTVALUEOUT2
TCELL48:OUT.30.TMIN	BITSLICE42.TX_CNTVALUEOUT3
TCELL48:OUT.31.TMIN	BITSLICE42.TX_CNTVALUEOUT4
TCELL48:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK2
TCELL48:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.TRISTATE_ODELAY_RST_B0
TCELL48:IMUX.CTRL.5	BITSLICE_CONTROL6.REFCLK
TCELL48:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.CTRL_RST_B_LOW
TCELL48:IMUX.CTRL.7	BITSLICE_CONTROL6.RIU_CLK, XIPHY_FEEDTHROUGH3.CLB2PHY_CTRL_CLK_LOW
TCELL48:IMUX.BYP.0	MMCM.TESTIN0
TCELL48:IMUX.BYP.1	MMCM.TESTIN1
TCELL48:IMUX.BYP.2	MMCM.TESTIN2
TCELL48:IMUX.BYP.3	MMCM.TESTIN3
TCELL48:IMUX.BYP.6	BITSLICE_T6.LD
TCELL48:IMUX.BYP.7	BITSLICE_T6.INC
TCELL48:IMUX.BYP.8	BITSLICE_T6.CE_ODELAY
TCELL48:IMUX.BYP.9	BITSLICE_CONTROL6.EN_VTC
TCELL48:IMUX.BYP.10	BITSLICE_CONTROL6.CTRL_DLY_TEST_IN
TCELL48:IMUX.BYP.12	BITSLICE42.TX_LD
TCELL48:IMUX.BYP.13	BITSLICE42.TX_INC
TCELL48:IMUX.BYP.14	BITSLICE42.TX_EN_VTC
TCELL48:IMUX.BYP.15	BITSLICE42.TX_CE_ODELAY
TCELL48:IMUX.IMUX.0.DELAY	MMCM.SCANENB
TCELL48:IMUX.IMUX.6.DELAY	BITSLICE41.TX_CNTVALUEIN3
TCELL48:IMUX.IMUX.7.DELAY	BITSLICE41.TX_CNTVALUEIN5
TCELL48:IMUX.IMUX.8.DELAY	BITSLICE41.RX_CNTVALUEIN0
TCELL48:IMUX.IMUX.9.DELAY	BITSLICE41.RX_CNTVALUEIN2
TCELL48:IMUX.IMUX.10.DELAY	BITSLICE41.RX_CNTVALUEIN6
TCELL48:IMUX.IMUX.11.DELAY	BITSLICE41.RX_CNTVALUEIN8
TCELL48:IMUX.IMUX.12.DELAY	BITSLICE_T6.CNTVALUEIN3
TCELL48:IMUX.IMUX.13.DELAY	BITSLICE_T6.CNTVALUEIN5
TCELL48:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL6.CLB2RIU_NIBBLE_SEL
TCELL48:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS1_1
TCELL48:IMUX.IMUX.16.DELAY	BITSLICE41.RX_CE_IFD
TCELL48:IMUX.IMUX.17.DELAY	BITSLICE41.RX_DATAIN1
TCELL48:IMUX.IMUX.18.DELAY	BITSLICE41.CLB2PHY_FIFO_RDEN
TCELL48:IMUX.IMUX.20.DELAY	BITSLICE41.TX_D0
TCELL48:IMUX.IMUX.21.DELAY	BITSLICE41.TX_D1
TCELL48:IMUX.IMUX.22.DELAY	BITSLICE41.TX_D2
TCELL48:IMUX.IMUX.23.DELAY	BITSLICE41.TX_D3
TCELL48:IMUX.IMUX.24.DELAY	BITSLICE41.TX_D4
TCELL48:IMUX.IMUX.25.DELAY	BITSLICE41.TX_D5
TCELL48:IMUX.IMUX.26.DELAY	BITSLICE41.TX_D6
TCELL48:IMUX.IMUX.27.DELAY	BITSLICE41.TX_D7
TCELL48:IMUX.IMUX.28.DELAY	BITSLICE41.TX_CNTVALUEIN0
TCELL48:IMUX.IMUX.29.DELAY	BITSLICE41.TX_CNTVALUEIN1
TCELL48:IMUX.IMUX.30.DELAY	BITSLICE41.TX_CNTVALUEIN2
TCELL48:IMUX.IMUX.31.DELAY	BITSLICE41.TX_CNTVALUEIN4
TCELL48:IMUX.IMUX.32.DELAY	BITSLICE41.TX_CNTVALUEIN6
TCELL48:IMUX.IMUX.33.DELAY	BITSLICE41.TX_CNTVALUEIN7
TCELL48:IMUX.IMUX.34.DELAY	BITSLICE41.TX_CNTVALUEIN8
TCELL48:IMUX.IMUX.35.DELAY	BITSLICE41.RX_CNTVALUEIN1
TCELL48:IMUX.IMUX.36.DELAY	BITSLICE41.RX_CNTVALUEIN3
TCELL48:IMUX.IMUX.37.DELAY	BITSLICE41.RX_CNTVALUEIN4
TCELL48:IMUX.IMUX.38.DELAY	BITSLICE41.RX_CNTVALUEIN5
TCELL48:IMUX.IMUX.39.DELAY	BITSLICE41.RX_CNTVALUEIN7
TCELL48:IMUX.IMUX.40.DELAY	BITSLICE_T6.CNTVALUEIN0
TCELL48:IMUX.IMUX.41.DELAY	BITSLICE_T6.CNTVALUEIN1
TCELL48:IMUX.IMUX.42.DELAY	BITSLICE_T6.CNTVALUEIN2
TCELL48:IMUX.IMUX.43.DELAY	BITSLICE_T6.CNTVALUEIN4
TCELL48:IMUX.IMUX.44.DELAY	BITSLICE_T6.CNTVALUEIN6
TCELL48:IMUX.IMUX.45.DELAY	BITSLICE_T6.CNTVALUEIN7
TCELL48:IMUX.IMUX.46.DELAY	BITSLICE_T6.CNTVALUEIN8
TCELL48:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS1_0
TCELL49:OUT.0.TMIN	MMCM.TESTOUT0
TCELL49:OUT.1.TMIN	MMCM.TESTOUT1
TCELL49:OUT.2.TMIN	MMCM.TESTOUT2
TCELL49:OUT.3.TMIN	MMCM.TESTOUT3
TCELL49:OUT.4.TMIN	BITSLICE42.TX_CNTVALUEOUT5
TCELL49:OUT.5.TMIN	BITSLICE42.TX_CNTVALUEOUT6
TCELL49:OUT.6.TMIN	BITSLICE42.TX_CNTVALUEOUT7
TCELL49:OUT.7.TMIN	BITSLICE42.TX_CNTVALUEOUT8
TCELL49:OUT.8.TMIN	BITSLICE43.TX_T_OUT
TCELL49:OUT.9.TMIN	BITSLICE42.RX_CNTVALUEOUT0
TCELL49:OUT.10.TMIN	BITSLICE42.RX_CNTVALUEOUT1
TCELL49:OUT.11.TMIN	BITSLICE42.RX_CNTVALUEOUT2
TCELL49:OUT.12.TMIN	BITSLICE42.RX_CNTVALUEOUT3
TCELL49:OUT.13.TMIN	BITSLICE42.RX_CNTVALUEOUT4
TCELL49:OUT.14.TMIN	BITSLICE42.RX_CNTVALUEOUT5
TCELL49:OUT.15.TMIN	BITSLICE42.RX_CNTVALUEOUT6
TCELL49:OUT.16.TMIN	BITSLICE42.RX_CNTVALUEOUT7
TCELL49:OUT.17.TMIN	BITSLICE42.RX_CNTVALUEOUT8
TCELL49:OUT.18.TMIN	BITSLICE43.PHY2CLB_FIFO_EMPTY
TCELL49:OUT.19.TMIN	BITSLICE43.RX_Q0
TCELL49:OUT.20.TMIN	BITSLICE43.RX_Q1
TCELL49:OUT.21.TMIN	BITSLICE43.RX_Q2
TCELL49:OUT.22.TMIN	BITSLICE43.RX_Q3
TCELL49:OUT.23.TMIN	BITSLICE43.RX_Q4
TCELL49:OUT.24.TMIN	BITSLICE43.RX_Q5
TCELL49:OUT.25.TMIN	BITSLICE43.RX_Q6
TCELL49:OUT.26.TMIN	BITSLICE43.RX_Q7
TCELL49:OUT.27.TMIN	BITSLICE43.TX_CNTVALUEOUT0
TCELL49:OUT.28.TMIN	BITSLICE43.TX_CNTVALUEOUT1
TCELL49:OUT.29.TMIN	BITSLICE43.TX_CNTVALUEOUT2
TCELL49:OUT.30.TMIN	BITSLICE43.TX_CNTVALUEOUT3
TCELL49:OUT.31.TMIN	BITSLICE43.TX_CNTVALUEOUT4
TCELL49:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.TXBIT_RST_B3
TCELL49:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.RXBIT_RST_B3
TCELL49:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.ODELAY_RST_B3
TCELL49:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.IDELAY_RST_B3
TCELL49:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK3
TCELL49:IMUX.BYP.0	MMCM.DADDR4
TCELL49:IMUX.BYP.1	MMCM.DADDR5
TCELL49:IMUX.BYP.2	MMCM.DADDR6
TCELL49:IMUX.BYP.6	BITSLICE42.RX_LD
TCELL49:IMUX.BYP.7	BITSLICE42.RX_INC
TCELL49:IMUX.BYP.8	BITSLICE42.RX_EN_VTC
TCELL49:IMUX.BYP.9	BITSLICE42.RX_CE_IDELAY
TCELL49:IMUX.BYP.10	BITSLICE42.DYN_DCI_OUT_INT
TCELL49:IMUX.BYP.11	BITSLICE43.TX_LD
TCELL49:IMUX.BYP.12	BITSLICE43.TX_INC
TCELL49:IMUX.BYP.13	BITSLICE43.TX_EN_VTC
TCELL49:IMUX.BYP.14	BITSLICE43.TX_CE_ODELAY
TCELL49:IMUX.BYP.15	BITSLICE43.RX_LD
TCELL49:IMUX.IMUX.0.DELAY	MMCM.SCANIN
TCELL49:IMUX.IMUX.6.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS1_1
TCELL49:IMUX.IMUX.7.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS1_3
TCELL49:IMUX.IMUX.8.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS0_3
TCELL49:IMUX.IMUX.9.DELAY	BITSLICE42.TX_CE_OFD
TCELL49:IMUX.IMUX.10.DELAY	BITSLICE42.TX_D0
TCELL49:IMUX.IMUX.11.DELAY	BITSLICE42.TX_D2
TCELL49:IMUX.IMUX.12.DELAY	BITSLICE42.TX_D6
TCELL49:IMUX.IMUX.13.DELAY	BITSLICE42.TX_D7
TCELL49:IMUX.IMUX.14.DELAY	BITSLICE42.TX_CNTVALUEIN3
TCELL49:IMUX.IMUX.15.DELAY	BITSLICE42.TX_CNTVALUEIN5
TCELL49:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS1_2
TCELL49:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS1_3
TCELL49:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS0_0
TCELL49:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS0_1
TCELL49:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS0_2
TCELL49:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL6.CLB2PHY_WRCS0_3
TCELL49:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL6.CLB2PHY_T_B0
TCELL49:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL6.CLB2PHY_T_B1
TCELL49:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL6.CLB2PHY_T_B2
TCELL49:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL6.CLB2PHY_T_B3
TCELL49:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDEN0
TCELL49:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDEN1
TCELL49:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDEN2
TCELL49:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDEN3
TCELL49:IMUX.IMUX.30.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS1_0
TCELL49:IMUX.IMUX.31.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS1_2
TCELL49:IMUX.IMUX.32.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS0_0
TCELL49:IMUX.IMUX.33.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS0_1
TCELL49:IMUX.IMUX.34.DELAY	BITSLICE_CONTROL6.CLB2PHY_RDCS0_2
TCELL49:IMUX.IMUX.35.DELAY	BITSLICE42.TX_T
TCELL49:IMUX.IMUX.36.DELAY	BITSLICE42.RX_CE_IFD
TCELL49:IMUX.IMUX.37.DELAY	BITSLICE42.RX_DATAIN1
TCELL49:IMUX.IMUX.38.DELAY	BITSLICE42.CLB2PHY_FIFO_RDEN
TCELL49:IMUX.IMUX.39.DELAY	BITSLICE42.TX_D1
TCELL49:IMUX.IMUX.40.DELAY	BITSLICE42.TX_D3
TCELL49:IMUX.IMUX.41.DELAY	BITSLICE42.TX_D4
TCELL49:IMUX.IMUX.42.DELAY	BITSLICE42.TX_D5
TCELL49:IMUX.IMUX.44.DELAY	BITSLICE42.TX_CNTVALUEIN0
TCELL49:IMUX.IMUX.45.DELAY	BITSLICE42.TX_CNTVALUEIN1
TCELL49:IMUX.IMUX.46.DELAY	BITSLICE42.TX_CNTVALUEIN2
TCELL49:IMUX.IMUX.47.DELAY	BITSLICE42.TX_CNTVALUEIN4
TCELL50:OUT.0.TMIN	MMCM.DOUT12
TCELL50:OUT.1.TMIN	MMCM.DOUT13
TCELL50:OUT.2.TMIN	MMCM.DOUT14
TCELL50:OUT.3.TMIN	MMCM.DOUT15
TCELL50:OUT.4.TMIN	BITSLICE43.TX_CNTVALUEOUT5
TCELL50:OUT.5.TMIN	BITSLICE43.TX_CNTVALUEOUT6
TCELL50:OUT.6.TMIN	BITSLICE43.TX_CNTVALUEOUT7
TCELL50:OUT.7.TMIN	BITSLICE43.TX_CNTVALUEOUT8
TCELL50:OUT.8.TMIN	BITSLICE44.TX_T_OUT
TCELL50:OUT.9.TMIN	BITSLICE43.RX_CNTVALUEOUT0
TCELL50:OUT.10.TMIN	BITSLICE43.RX_CNTVALUEOUT1
TCELL50:OUT.11.TMIN	BITSLICE43.RX_CNTVALUEOUT2
TCELL50:OUT.12.TMIN	BITSLICE43.RX_CNTVALUEOUT3
TCELL50:OUT.13.TMIN	BITSLICE43.RX_CNTVALUEOUT4
TCELL50:OUT.14.TMIN	BITSLICE43.RX_CNTVALUEOUT5
TCELL50:OUT.15.TMIN	BITSLICE43.RX_CNTVALUEOUT6
TCELL50:OUT.16.TMIN	BITSLICE43.RX_CNTVALUEOUT7
TCELL50:OUT.17.TMIN	BITSLICE43.RX_CNTVALUEOUT8
TCELL50:OUT.18.TMIN	BITSLICE44.PHY2CLB_FIFO_EMPTY
TCELL50:OUT.19.TMIN	BITSLICE44.RX_Q0
TCELL50:OUT.20.TMIN	BITSLICE44.RX_Q1
TCELL50:OUT.21.TMIN	BITSLICE44.RX_Q2
TCELL50:OUT.22.TMIN	BITSLICE44.RX_Q3
TCELL50:OUT.23.TMIN	BITSLICE44.RX_Q4
TCELL50:OUT.24.TMIN	BITSLICE44.RX_Q5
TCELL50:OUT.25.TMIN	BITSLICE44.RX_Q6
TCELL50:OUT.26.TMIN	BITSLICE44.RX_Q7
TCELL50:OUT.27.TMIN	BITSLICE44.TX_CNTVALUEOUT0
TCELL50:OUT.28.TMIN	BITSLICE44.TX_CNTVALUEOUT1
TCELL50:OUT.29.TMIN	BITSLICE44.TX_CNTVALUEOUT2
TCELL50:OUT.30.TMIN	BITSLICE44.TX_CNTVALUEOUT3
TCELL50:OUT.31.TMIN	BITSLICE44.TX_CNTVALUEOUT4
TCELL50:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.TXBIT_RST_B4
TCELL50:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.RXBIT_RST_B4
TCELL50:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.ODELAY_RST_B4
TCELL50:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.IDELAY_RST_B4
TCELL50:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK4
TCELL50:IMUX.BYP.0	MMCM.DADDR0
TCELL50:IMUX.BYP.1	MMCM.DADDR1
TCELL50:IMUX.BYP.2	MMCM.DADDR2
TCELL50:IMUX.BYP.3	MMCM.DADDR3
TCELL50:IMUX.BYP.6	BITSLICE43.RX_INC
TCELL50:IMUX.BYP.7	BITSLICE43.RX_EN_VTC
TCELL50:IMUX.BYP.8	BITSLICE43.RX_CE_IDELAY
TCELL50:IMUX.BYP.9	BITSLICE43.DYN_DCI_OUT_INT
TCELL50:IMUX.BYP.10	BITSLICE44.TX_LD
TCELL50:IMUX.BYP.11	BITSLICE44.TX_INC
TCELL50:IMUX.BYP.12	BITSLICE44.TX_EN_VTC
TCELL50:IMUX.BYP.13	BITSLICE44.TX_CE_ODELAY
TCELL50:IMUX.BYP.14	BITSLICE44.RX_LD
TCELL50:IMUX.BYP.15	BITSLICE44.RX_INC
TCELL50:IMUX.IMUX.0.DELAY	MMCM.CDDCREQ
TCELL50:IMUX.IMUX.6.DELAY	BITSLICE43.RX_DATAIN1
TCELL50:IMUX.IMUX.7.DELAY	BITSLICE43.TX_D0
TCELL50:IMUX.IMUX.8.DELAY	BITSLICE43.TX_D4
TCELL50:IMUX.IMUX.9.DELAY	BITSLICE43.TX_D6
TCELL50:IMUX.IMUX.10.DELAY	BITSLICE43.TX_CNTVALUEIN2
TCELL50:IMUX.IMUX.11.DELAY	BITSLICE43.TX_CNTVALUEIN4
TCELL50:IMUX.IMUX.12.DELAY	BITSLICE43.TX_CNTVALUEIN8
TCELL50:IMUX.IMUX.13.DELAY	BITSLICE43.RX_CNTVALUEIN1
TCELL50:IMUX.IMUX.14.DELAY	BITSLICE43.RX_CNTVALUEIN5
TCELL50:IMUX.IMUX.15.DELAY	BITSLICE43.RX_CNTVALUEIN7
TCELL50:IMUX.IMUX.16.DELAY	BITSLICE42.TX_CNTVALUEIN6
TCELL50:IMUX.IMUX.17.DELAY	BITSLICE42.TX_CNTVALUEIN7
TCELL50:IMUX.IMUX.18.DELAY	BITSLICE42.TX_CNTVALUEIN8
TCELL50:IMUX.IMUX.19.DELAY	BITSLICE42.RX_CNTVALUEIN0
TCELL50:IMUX.IMUX.20.DELAY	BITSLICE42.RX_CNTVALUEIN1
TCELL50:IMUX.IMUX.21.DELAY	BITSLICE42.RX_CNTVALUEIN2
TCELL50:IMUX.IMUX.22.DELAY	BITSLICE42.RX_CNTVALUEIN3
TCELL50:IMUX.IMUX.23.DELAY	BITSLICE42.RX_CNTVALUEIN4
TCELL50:IMUX.IMUX.24.DELAY	BITSLICE42.RX_CNTVALUEIN5
TCELL50:IMUX.IMUX.25.DELAY	BITSLICE42.RX_CNTVALUEIN6
TCELL50:IMUX.IMUX.26.DELAY	BITSLICE42.RX_CNTVALUEIN7
TCELL50:IMUX.IMUX.27.DELAY	BITSLICE42.RX_CNTVALUEIN8
TCELL50:IMUX.IMUX.28.DELAY	BITSLICE43.TX_T
TCELL50:IMUX.IMUX.29.DELAY	BITSLICE43.TX_CE_OFD
TCELL50:IMUX.IMUX.30.DELAY	BITSLICE43.RX_CE_IFD
TCELL50:IMUX.IMUX.31.DELAY	BITSLICE43.CLB2PHY_FIFO_RDEN
TCELL50:IMUX.IMUX.32.DELAY	BITSLICE43.TX_D1
TCELL50:IMUX.IMUX.33.DELAY	BITSLICE43.TX_D2
TCELL50:IMUX.IMUX.34.DELAY	BITSLICE43.TX_D3
TCELL50:IMUX.IMUX.35.DELAY	BITSLICE43.TX_D5
TCELL50:IMUX.IMUX.36.DELAY	BITSLICE43.TX_D7
TCELL50:IMUX.IMUX.37.DELAY	BITSLICE43.TX_CNTVALUEIN0
TCELL50:IMUX.IMUX.38.DELAY	BITSLICE43.TX_CNTVALUEIN1
TCELL50:IMUX.IMUX.39.DELAY	BITSLICE43.TX_CNTVALUEIN3
TCELL50:IMUX.IMUX.40.DELAY	BITSLICE43.TX_CNTVALUEIN5
TCELL50:IMUX.IMUX.41.DELAY	BITSLICE43.TX_CNTVALUEIN6
TCELL50:IMUX.IMUX.42.DELAY	BITSLICE43.TX_CNTVALUEIN7
TCELL50:IMUX.IMUX.43.DELAY	BITSLICE43.RX_CNTVALUEIN0
TCELL50:IMUX.IMUX.44.DELAY	BITSLICE43.RX_CNTVALUEIN2
TCELL50:IMUX.IMUX.45.DELAY	BITSLICE43.RX_CNTVALUEIN3
TCELL50:IMUX.IMUX.46.DELAY	BITSLICE43.RX_CNTVALUEIN4
TCELL50:IMUX.IMUX.47.DELAY	BITSLICE43.RX_CNTVALUEIN6
TCELL51:OUT.0.TMIN	MMCM.DOUT8
TCELL51:OUT.1.TMIN	MMCM.DOUT9
TCELL51:OUT.2.TMIN	MMCM.DOUT10
TCELL51:OUT.3.TMIN	MMCM.DOUT11
TCELL51:OUT.4.TMIN	BITSLICE44.TX_CNTVALUEOUT5
TCELL51:OUT.5.TMIN	BITSLICE44.TX_CNTVALUEOUT6
TCELL51:OUT.6.TMIN	BITSLICE44.TX_CNTVALUEOUT7
TCELL51:OUT.7.TMIN	BITSLICE44.TX_CNTVALUEOUT8
TCELL51:OUT.8.TMIN	BITSLICE45.TX_T_OUT
TCELL51:OUT.9.TMIN	BITSLICE44.RX_CNTVALUEOUT0
TCELL51:OUT.10.TMIN	BITSLICE44.RX_CNTVALUEOUT1
TCELL51:OUT.11.TMIN	BITSLICE44.RX_CNTVALUEOUT2
TCELL51:OUT.12.TMIN	BITSLICE44.RX_CNTVALUEOUT3
TCELL51:OUT.13.TMIN	BITSLICE44.RX_CNTVALUEOUT4
TCELL51:OUT.14.TMIN	BITSLICE44.RX_CNTVALUEOUT5
TCELL51:OUT.15.TMIN	BITSLICE44.RX_CNTVALUEOUT6
TCELL51:OUT.16.TMIN	BITSLICE44.RX_CNTVALUEOUT7
TCELL51:OUT.17.TMIN	BITSLICE44.RX_CNTVALUEOUT8
TCELL51:OUT.18.TMIN	RIU_OR3.RIU_RD_VALID
TCELL51:OUT.19.TMIN	RIU_OR3.RIU_RD_DATA0
TCELL51:OUT.20.TMIN	RIU_OR3.RIU_RD_DATA1
TCELL51:OUT.21.TMIN	RIU_OR3.RIU_RD_DATA2
TCELL51:OUT.22.TMIN	RIU_OR3.RIU_RD_DATA3
TCELL51:OUT.23.TMIN	RIU_OR3.RIU_RD_DATA4
TCELL51:OUT.24.TMIN	RIU_OR3.RIU_RD_DATA5
TCELL51:OUT.25.TMIN	RIU_OR3.RIU_RD_DATA6
TCELL51:OUT.26.TMIN	RIU_OR3.RIU_RD_DATA7
TCELL51:OUT.27.TMIN	RIU_OR3.RIU_RD_DATA8
TCELL51:OUT.28.TMIN	RIU_OR3.RIU_RD_DATA9
TCELL51:OUT.29.TMIN	RIU_OR3.RIU_RD_DATA10
TCELL51:OUT.30.TMIN	RIU_OR3.RIU_RD_DATA11
TCELL51:OUT.31.TMIN	RIU_OR3.RIU_RD_DATA12
TCELL51:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.TXBIT_RST_B5
TCELL51:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.RXBIT_RST_B5
TCELL51:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.ODELAY_RST_B5
TCELL51:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.IDELAY_RST_B5
TCELL51:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK5
TCELL51:IMUX.BYP.0	MMCM.DI12
TCELL51:IMUX.BYP.1	MMCM.DI13
TCELL51:IMUX.BYP.2	MMCM.DI14
TCELL51:IMUX.BYP.3	MMCM.DI15
TCELL51:IMUX.BYP.6	BITSLICE44.RX_EN_VTC
TCELL51:IMUX.BYP.7	BITSLICE44.RX_CE_IDELAY
TCELL51:IMUX.BYP.8	BITSLICE44.DYN_DCI_OUT_INT
TCELL51:IMUX.BYP.9	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_SPARE_B0
TCELL51:IMUX.BYP.10	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_SPARE_B1
TCELL51:IMUX.BYP.11	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_SPARE_B2
TCELL51:IMUX.BYP.12	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_SPARE_B3
TCELL51:IMUX.BYP.13	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_RST_MASK_B
TCELL51:IMUX.BYP.14	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_MODE_B
TCELL51:IMUX.BYP.15	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN0
TCELL51:IMUX.IMUX.0.DELAY	MMCM.DWE
TCELL51:IMUX.IMUX.6.DELAY	BITSLICE44.TX_CNTVALUEIN1
TCELL51:IMUX.IMUX.7.DELAY	BITSLICE44.TX_CNTVALUEIN3
TCELL51:IMUX.IMUX.8.DELAY	BITSLICE44.TX_CNTVALUEIN7
TCELL51:IMUX.IMUX.10.DELAY	BITSLICE44.RX_CNTVALUEIN3
TCELL51:IMUX.IMUX.11.DELAY	BITSLICE44.RX_CNTVALUEIN5
TCELL51:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_EN, BITSLICE_CONTROL7.CLB2RIU_WR_EN
TCELL51:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA1, BITSLICE_CONTROL7.CLB2RIU_WR_DATA1
TCELL51:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA5, BITSLICE_CONTROL7.CLB2RIU_WR_DATA5
TCELL51:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA7, BITSLICE_CONTROL7.CLB2RIU_WR_DATA7
TCELL51:IMUX.IMUX.16.DELAY	BITSLICE43.RX_CNTVALUEIN8
TCELL51:IMUX.IMUX.17.DELAY	BITSLICE44.TX_T
TCELL51:IMUX.IMUX.18.DELAY	BITSLICE44.TX_CE_OFD
TCELL51:IMUX.IMUX.19.DELAY	BITSLICE44.RX_CE_IFD
TCELL51:IMUX.IMUX.20.DELAY	BITSLICE44.RX_DATAIN1
TCELL51:IMUX.IMUX.21.DELAY	BITSLICE44.CLB2PHY_FIFO_RDEN
TCELL51:IMUX.IMUX.22.DELAY	BITSLICE44.TX_D0
TCELL51:IMUX.IMUX.23.DELAY	BITSLICE44.TX_D1
TCELL51:IMUX.IMUX.24.DELAY	BITSLICE44.TX_D2
TCELL51:IMUX.IMUX.25.DELAY	BITSLICE44.TX_D3
TCELL51:IMUX.IMUX.26.DELAY	BITSLICE44.TX_D4
TCELL51:IMUX.IMUX.27.DELAY	BITSLICE44.TX_D5
TCELL51:IMUX.IMUX.28.DELAY	BITSLICE44.TX_D6
TCELL51:IMUX.IMUX.29.DELAY	BITSLICE44.TX_D7
TCELL51:IMUX.IMUX.30.DELAY	BITSLICE44.TX_CNTVALUEIN0
TCELL51:IMUX.IMUX.31.DELAY	BITSLICE44.TX_CNTVALUEIN2
TCELL51:IMUX.IMUX.32.DELAY	BITSLICE44.TX_CNTVALUEIN4
TCELL51:IMUX.IMUX.33.DELAY	BITSLICE44.TX_CNTVALUEIN5
TCELL51:IMUX.IMUX.34.DELAY	BITSLICE44.TX_CNTVALUEIN6
TCELL51:IMUX.IMUX.35.DELAY	BITSLICE44.TX_CNTVALUEIN8
TCELL51:IMUX.IMUX.36.DELAY	BITSLICE44.RX_CNTVALUEIN0
TCELL51:IMUX.IMUX.37.DELAY	BITSLICE44.RX_CNTVALUEIN1
TCELL51:IMUX.IMUX.38.DELAY	BITSLICE44.RX_CNTVALUEIN2
TCELL51:IMUX.IMUX.39.DELAY	BITSLICE44.RX_CNTVALUEIN4
TCELL51:IMUX.IMUX.40.DELAY	BITSLICE44.RX_CNTVALUEIN6
TCELL51:IMUX.IMUX.41.DELAY	BITSLICE44.RX_CNTVALUEIN7
TCELL51:IMUX.IMUX.42.DELAY	BITSLICE44.RX_CNTVALUEIN8
TCELL51:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA0, BITSLICE_CONTROL7.CLB2RIU_WR_DATA0
TCELL51:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA2, BITSLICE_CONTROL7.CLB2RIU_WR_DATA2
TCELL51:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA3, BITSLICE_CONTROL7.CLB2RIU_WR_DATA3
TCELL51:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA4, BITSLICE_CONTROL7.CLB2RIU_WR_DATA4
TCELL51:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA6, BITSLICE_CONTROL7.CLB2RIU_WR_DATA6
TCELL52:OUT.0.TMIN	MMCM.DOUT4
TCELL52:OUT.1.TMIN	MMCM.DOUT5
TCELL52:OUT.2.TMIN	MMCM.DOUT6
TCELL52:OUT.3.TMIN	MMCM.DOUT7
TCELL52:OUT.4.TMIN	RIU_OR3.RIU_RD_DATA13
TCELL52:OUT.5.TMIN	RIU_OR3.RIU_RD_DATA14
TCELL52:OUT.6.TMIN	RIU_OR3.RIU_RD_DATA15
TCELL52:OUT.7.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT0
TCELL52:OUT.8.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT1
TCELL52:OUT.9.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT2
TCELL52:OUT.10.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT3
TCELL52:OUT.11.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT4
TCELL52:OUT.12.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT5
TCELL52:OUT.13.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT6
TCELL52:OUT.14.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_SCAN_OUT7
TCELL52:OUT.15.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_DBG_CLK_STOP_OUT
TCELL52:OUT.16.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_DBG_CLK_STOP_FLG_OUT
TCELL52:OUT.17.TMIN	XIPHY_FEEDTHROUGH3.PHY2CLB_DBG_CLK_STOP_FLG_DLY_OUT
TCELL52:OUT.18.TMIN	BITSLICE51.PHY2CLB_FIFO_EMPTY
TCELL52:OUT.19.TMIN	BITSLICE51.RX_Q0
TCELL52:OUT.20.TMIN	BITSLICE51.RX_Q1
TCELL52:OUT.21.TMIN	BITSLICE51.RX_Q2
TCELL52:OUT.22.TMIN	BITSLICE51.RX_Q3
TCELL52:OUT.23.TMIN	BITSLICE51.RX_Q4
TCELL52:OUT.24.TMIN	BITSLICE51.RX_Q5
TCELL52:OUT.25.TMIN	BITSLICE51.RX_Q6
TCELL52:OUT.26.TMIN	BITSLICE51.RX_Q7
TCELL52:OUT.27.TMIN	BITSLICE51.TX_CNTVALUEOUT0
TCELL52:OUT.28.TMIN	BITSLICE51.TX_CNTVALUEOUT1
TCELL52:OUT.29.TMIN	BITSLICE51.TX_CNTVALUEOUT2
TCELL52:OUT.30.TMIN	BITSLICE51.TX_CNTVALUEOUT3
TCELL52:OUT.31.TMIN	BITSLICE51.TX_CNTVALUEOUT4
TCELL52:IMUX.CTRL.0	MMCM.DCLK_B
TCELL52:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_CLK_SDR
TCELL52:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_CLK_DIV4
TCELL52:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_CLK_DIV2
TCELL52:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.TXBIT_RST_B12
TCELL52:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.RXBIT_RST_B12
TCELL52:IMUX.BYP.0	MMCM.DI8
TCELL52:IMUX.BYP.1	MMCM.DI9
TCELL52:IMUX.BYP.2	MMCM.DI10
TCELL52:IMUX.BYP.3	MMCM.DI11
TCELL52:IMUX.BYP.6	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN1
TCELL52:IMUX.BYP.7	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN2
TCELL52:IMUX.BYP.8	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN3
TCELL52:IMUX.BYP.10	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN4
TCELL52:IMUX.BYP.11	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN5
TCELL52:IMUX.BYP.12	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN6
TCELL52:IMUX.BYP.13	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_IN7
TCELL52:IMUX.BYP.14	XIPHY_FEEDTHROUGH3.CLB2PHY_SCAN_EN_B
TCELL52:IMUX.BYP.15	BITSLICE51.TX_LD
TCELL52:IMUX.IMUX.0.DELAY	MMCM.DEN
TCELL52:IMUX.IMUX.6.DELAY	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_DIV4_CLK_SEL_B
TCELL52:IMUX.IMUX.7.DELAY	XIPHY_FEEDTHROUGH3.CLB2PHY_DBG_CT_START_EN
TCELL52:IMUX.IMUX.8.DELAY	BITSLICE51.TX_CE_OFD
TCELL52:IMUX.IMUX.9.DELAY	BITSLICE51.RX_DATAIN1
TCELL52:IMUX.IMUX.10.DELAY	BITSLICE51.TX_D2
TCELL52:IMUX.IMUX.11.DELAY	BITSLICE51.TX_D4
TCELL52:IMUX.IMUX.12.DELAY	BITSLICE51.TX_CNTVALUEIN0
TCELL52:IMUX.IMUX.13.DELAY	BITSLICE51.TX_CNTVALUEIN2
TCELL52:IMUX.IMUX.14.DELAY	BITSLICE51.TX_CNTVALUEIN6
TCELL52:IMUX.IMUX.15.DELAY	BITSLICE51.TX_CNTVALUEIN8
TCELL52:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA8, BITSLICE_CONTROL7.CLB2RIU_WR_DATA8
TCELL52:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA9, BITSLICE_CONTROL7.CLB2RIU_WR_DATA9
TCELL52:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA10, BITSLICE_CONTROL7.CLB2RIU_WR_DATA10
TCELL52:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA11, BITSLICE_CONTROL7.CLB2RIU_WR_DATA11
TCELL52:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA12, BITSLICE_CONTROL7.CLB2RIU_WR_DATA12
TCELL52:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA13, BITSLICE_CONTROL7.CLB2RIU_WR_DATA13
TCELL52:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA14, BITSLICE_CONTROL7.CLB2RIU_WR_DATA14
TCELL52:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL6.CLB2RIU_WR_DATA15, BITSLICE_CONTROL7.CLB2RIU_WR_DATA15
TCELL52:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL6.CLB2RIU_ADDR0, BITSLICE_CONTROL7.CLB2RIU_ADDR0
TCELL52:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL6.CLB2RIU_ADDR1, BITSLICE_CONTROL7.CLB2RIU_ADDR1
TCELL52:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL6.CLB2RIU_ADDR2, BITSLICE_CONTROL7.CLB2RIU_ADDR2
TCELL52:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL6.CLB2RIU_ADDR3, BITSLICE_CONTROL7.CLB2RIU_ADDR3
TCELL52:IMUX.IMUX.28.DELAY	BITSLICE_CONTROL6.CLB2RIU_ADDR4, BITSLICE_CONTROL7.CLB2RIU_ADDR4
TCELL52:IMUX.IMUX.29.DELAY	BITSLICE_CONTROL6.CLB2RIU_ADDR5, BITSLICE_CONTROL7.CLB2RIU_ADDR5
TCELL52:IMUX.IMUX.30.DELAY	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_SDR_CLK_SEL_B
TCELL52:IMUX.IMUX.31.DELAY	XIPHY_FEEDTHROUGH3.CLB2PHY_TEST_DIV2_CLK_SEL_B
TCELL52:IMUX.IMUX.32.DELAY	XIPHY_FEEDTHROUGH3.CLB2PHY_DBG_CLK_STOP_FLG_OUT
TCELL52:IMUX.IMUX.33.DELAY	XIPHY_FEEDTHROUGH3.CLB2PHY_DBG_CLK_STOP_FLG_DLY_OUT
TCELL52:IMUX.IMUX.34.DELAY	BITSLICE51.TX_T
TCELL52:IMUX.IMUX.35.DELAY	BITSLICE51.RX_CE_IFD
TCELL52:IMUX.IMUX.36.DELAY	BITSLICE51.CLB2PHY_FIFO_RDEN
TCELL52:IMUX.IMUX.37.DELAY	BITSLICE51.TX_D0
TCELL52:IMUX.IMUX.38.DELAY	BITSLICE51.TX_D1
TCELL52:IMUX.IMUX.39.DELAY	BITSLICE51.TX_D3
TCELL52:IMUX.IMUX.40.DELAY	BITSLICE51.TX_D5
TCELL52:IMUX.IMUX.41.DELAY	BITSLICE51.TX_D6
TCELL52:IMUX.IMUX.42.DELAY	BITSLICE51.TX_D7
TCELL52:IMUX.IMUX.43.DELAY	BITSLICE51.TX_CNTVALUEIN1
TCELL52:IMUX.IMUX.44.DELAY	BITSLICE51.TX_CNTVALUEIN3
TCELL52:IMUX.IMUX.45.DELAY	BITSLICE51.TX_CNTVALUEIN4
TCELL52:IMUX.IMUX.46.DELAY	BITSLICE51.TX_CNTVALUEIN5
TCELL52:IMUX.IMUX.47.DELAY	BITSLICE51.TX_CNTVALUEIN7
TCELL53:OUT.0.TMIN	MMCM.DOUT0
TCELL53:OUT.1.TMIN	MMCM.DOUT1
TCELL53:OUT.2.TMIN	MMCM.DOUT2
TCELL53:OUT.3.TMIN	MMCM.DOUT3
TCELL53:OUT.4.TMIN	BITSLICE51.TX_CNTVALUEOUT5
TCELL53:OUT.5.TMIN	BITSLICE51.TX_CNTVALUEOUT6
TCELL53:OUT.6.TMIN	BITSLICE51.TX_CNTVALUEOUT7
TCELL53:OUT.7.TMIN	BITSLICE51.TX_CNTVALUEOUT8
TCELL53:OUT.8.TMIN	BITSLICE46.TX_T_OUT
TCELL53:OUT.9.TMIN	BITSLICE51.RX_CNTVALUEOUT0
TCELL53:OUT.10.TMIN	BITSLICE51.RX_CNTVALUEOUT1
TCELL53:OUT.11.TMIN	BITSLICE51.RX_CNTVALUEOUT2
TCELL53:OUT.12.TMIN	BITSLICE51.RX_CNTVALUEOUT3
TCELL53:OUT.13.TMIN	BITSLICE51.RX_CNTVALUEOUT4
TCELL53:OUT.14.TMIN	BITSLICE51.RX_CNTVALUEOUT5
TCELL53:OUT.15.TMIN	BITSLICE51.RX_CNTVALUEOUT6
TCELL53:OUT.16.TMIN	BITSLICE51.RX_CNTVALUEOUT7
TCELL53:OUT.17.TMIN	BITSLICE51.RX_CNTVALUEOUT8
TCELL53:OUT.18.TMIN	BITSLICE45.PHY2CLB_FIFO_EMPTY
TCELL53:OUT.19.TMIN	BITSLICE45.RX_Q0
TCELL53:OUT.20.TMIN	BITSLICE45.RX_Q1
TCELL53:OUT.21.TMIN	BITSLICE45.RX_Q2
TCELL53:OUT.22.TMIN	BITSLICE45.RX_Q3
TCELL53:OUT.23.TMIN	BITSLICE45.RX_Q4
TCELL53:OUT.24.TMIN	BITSLICE45.RX_Q5
TCELL53:OUT.25.TMIN	BITSLICE45.RX_Q6
TCELL53:OUT.26.TMIN	BITSLICE45.RX_Q7
TCELL53:OUT.27.TMIN	BITSLICE45.TX_CNTVALUEOUT0
TCELL53:OUT.28.TMIN	BITSLICE45.TX_CNTVALUEOUT1
TCELL53:OUT.29.TMIN	BITSLICE45.TX_CNTVALUEOUT2
TCELL53:OUT.30.TMIN	BITSLICE45.TX_CNTVALUEOUT3
TCELL53:OUT.31.TMIN	BITSLICE45.TX_CNTVALUEOUT4
TCELL53:IMUX.CTRL.0	MMCM.PSCLK_B
TCELL53:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.ODELAY_RST_B12
TCELL53:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.IDELAY_RST_B12
TCELL53:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK12
TCELL53:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.TXBIT_RST_B6
TCELL53:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.RXBIT_RST_B6
TCELL53:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.ODELAY_RST_B6
TCELL53:IMUX.BYP.0	MMCM.DI4
TCELL53:IMUX.BYP.1	MMCM.DI5
TCELL53:IMUX.BYP.2	MMCM.DI6
TCELL53:IMUX.BYP.3	MMCM.DI7
TCELL53:IMUX.BYP.6	BITSLICE51.TX_INC
TCELL53:IMUX.BYP.7	BITSLICE51.TX_EN_VTC
TCELL53:IMUX.BYP.8	BITSLICE51.TX_CE_ODELAY
TCELL53:IMUX.BYP.9	BITSLICE51.RX_LD
TCELL53:IMUX.BYP.10	BITSLICE51.RX_INC
TCELL53:IMUX.BYP.11	BITSLICE51.RX_EN_VTC
TCELL53:IMUX.BYP.12	BITSLICE51.RX_CE_IDELAY
TCELL53:IMUX.BYP.13	BITSLICE51.DYN_DCI_OUT_INT
TCELL53:IMUX.BYP.14	BITSLICE45.TX_LD
TCELL53:IMUX.BYP.15	BITSLICE45.TX_INC
TCELL53:IMUX.IMUX.0.DELAY	MMCM.PWRDWN
TCELL53:IMUX.IMUX.6.DELAY	BITSLICE45.TX_D0
TCELL53:IMUX.IMUX.7.DELAY	BITSLICE45.TX_D2
TCELL53:IMUX.IMUX.8.DELAY	BITSLICE45.TX_D6
TCELL53:IMUX.IMUX.9.DELAY	BITSLICE45.TX_CNTVALUEIN0
TCELL53:IMUX.IMUX.10.DELAY	BITSLICE45.TX_CNTVALUEIN4
TCELL53:IMUX.IMUX.11.DELAY	BITSLICE45.TX_CNTVALUEIN6
TCELL53:IMUX.IMUX.12.DELAY	BITSLICE45.RX_CNTVALUEIN1
TCELL53:IMUX.IMUX.13.DELAY	BITSLICE45.RX_CNTVALUEIN3
TCELL53:IMUX.IMUX.14.DELAY	BITSLICE45.RX_CNTVALUEIN7
TCELL53:IMUX.IMUX.15.DELAY	BITSLICE46.TX_T
TCELL53:IMUX.IMUX.16.DELAY	BITSLICE51.RX_CNTVALUEIN0
TCELL53:IMUX.IMUX.17.DELAY	BITSLICE51.RX_CNTVALUEIN1
TCELL53:IMUX.IMUX.18.DELAY	BITSLICE51.RX_CNTVALUEIN2
TCELL53:IMUX.IMUX.19.DELAY	BITSLICE51.RX_CNTVALUEIN3
TCELL53:IMUX.IMUX.20.DELAY	BITSLICE51.RX_CNTVALUEIN4
TCELL53:IMUX.IMUX.21.DELAY	BITSLICE51.RX_CNTVALUEIN5
TCELL53:IMUX.IMUX.22.DELAY	BITSLICE51.RX_CNTVALUEIN6
TCELL53:IMUX.IMUX.23.DELAY	BITSLICE51.RX_CNTVALUEIN7
TCELL53:IMUX.IMUX.24.DELAY	BITSLICE51.RX_CNTVALUEIN8
TCELL53:IMUX.IMUX.25.DELAY	BITSLICE45.TX_T
TCELL53:IMUX.IMUX.26.DELAY	BITSLICE45.TX_CE_OFD
TCELL53:IMUX.IMUX.27.DELAY	BITSLICE45.RX_CE_IFD
TCELL53:IMUX.IMUX.29.DELAY	BITSLICE45.RX_DATAIN1
TCELL53:IMUX.IMUX.30.DELAY	BITSLICE45.CLB2PHY_FIFO_RDEN
TCELL53:IMUX.IMUX.31.DELAY	BITSLICE45.TX_D1
TCELL53:IMUX.IMUX.32.DELAY	BITSLICE45.TX_D3
TCELL53:IMUX.IMUX.33.DELAY	BITSLICE45.TX_D4
TCELL53:IMUX.IMUX.34.DELAY	BITSLICE45.TX_D5
TCELL53:IMUX.IMUX.35.DELAY	BITSLICE45.TX_D7
TCELL53:IMUX.IMUX.36.DELAY	BITSLICE45.TX_CNTVALUEIN1
TCELL53:IMUX.IMUX.37.DELAY	BITSLICE45.TX_CNTVALUEIN2
TCELL53:IMUX.IMUX.38.DELAY	BITSLICE45.TX_CNTVALUEIN3
TCELL53:IMUX.IMUX.39.DELAY	BITSLICE45.TX_CNTVALUEIN5
TCELL53:IMUX.IMUX.40.DELAY	BITSLICE45.TX_CNTVALUEIN7
TCELL53:IMUX.IMUX.41.DELAY	BITSLICE45.TX_CNTVALUEIN8
TCELL53:IMUX.IMUX.42.DELAY	BITSLICE45.RX_CNTVALUEIN0
TCELL53:IMUX.IMUX.43.DELAY	BITSLICE45.RX_CNTVALUEIN2
TCELL53:IMUX.IMUX.44.DELAY	BITSLICE45.RX_CNTVALUEIN4
TCELL53:IMUX.IMUX.45.DELAY	BITSLICE45.RX_CNTVALUEIN5
TCELL53:IMUX.IMUX.46.DELAY	BITSLICE45.RX_CNTVALUEIN6
TCELL53:IMUX.IMUX.47.DELAY	BITSLICE45.RX_CNTVALUEIN8
TCELL54:OUT.0.TMIN	MMCM.DRDY
TCELL54:OUT.1.TMIN	MMCM.LOCKED
TCELL54:OUT.2.TMIN	MMCM.TESTOUT36
TCELL54:OUT.3.TMIN	MMCM.SCANOUT
TCELL54:OUT.4.TMIN	BITSLICE45.TX_CNTVALUEOUT5
TCELL54:OUT.5.TMIN	BITSLICE45.TX_CNTVALUEOUT6
TCELL54:OUT.6.TMIN	BITSLICE45.TX_CNTVALUEOUT7
TCELL54:OUT.7.TMIN	BITSLICE45.TX_CNTVALUEOUT8
TCELL54:OUT.8.TMIN	BITSLICE47.TX_T_OUT
TCELL54:OUT.9.TMIN	BITSLICE45.RX_CNTVALUEOUT0
TCELL54:OUT.10.TMIN	BITSLICE45.RX_CNTVALUEOUT1
TCELL54:OUT.11.TMIN	BITSLICE45.RX_CNTVALUEOUT2
TCELL54:OUT.12.TMIN	BITSLICE45.RX_CNTVALUEOUT3
TCELL54:OUT.13.TMIN	BITSLICE45.RX_CNTVALUEOUT4
TCELL54:OUT.14.TMIN	BITSLICE45.RX_CNTVALUEOUT5
TCELL54:OUT.15.TMIN	BITSLICE45.RX_CNTVALUEOUT6
TCELL54:OUT.16.TMIN	BITSLICE45.RX_CNTVALUEOUT7
TCELL54:OUT.17.TMIN	BITSLICE45.RX_CNTVALUEOUT8
TCELL54:OUT.18.TMIN	BITSLICE46.PHY2CLB_FIFO_EMPTY
TCELL54:OUT.19.TMIN	BITSLICE46.RX_Q0
TCELL54:OUT.20.TMIN	BITSLICE46.RX_Q1
TCELL54:OUT.21.TMIN	BITSLICE46.RX_Q2
TCELL54:OUT.22.TMIN	BITSLICE46.RX_Q3
TCELL54:OUT.23.TMIN	BITSLICE46.RX_Q4
TCELL54:OUT.24.TMIN	BITSLICE46.RX_Q5
TCELL54:OUT.25.TMIN	BITSLICE46.RX_Q6
TCELL54:OUT.26.TMIN	BITSLICE46.RX_Q7
TCELL54:OUT.27.TMIN	BITSLICE46.TX_CNTVALUEOUT0
TCELL54:OUT.28.TMIN	BITSLICE46.TX_CNTVALUEOUT1
TCELL54:OUT.29.TMIN	BITSLICE46.TX_CNTVALUEOUT2
TCELL54:OUT.30.TMIN	BITSLICE46.TX_CNTVALUEOUT3
TCELL54:OUT.31.TMIN	BITSLICE46.TX_CNTVALUEOUT4
TCELL54:IMUX.CTRL.0	MMCM.SCANCLK_B
TCELL54:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.IDELAY_RST_B6
TCELL54:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK6
TCELL54:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.TXBIT_RST_B7
TCELL54:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.RXBIT_RST_B7
TCELL54:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.ODELAY_RST_B7
TCELL54:IMUX.BYP.0	MMCM.DI0
TCELL54:IMUX.BYP.1	MMCM.DI1
TCELL54:IMUX.BYP.2	MMCM.DI2
TCELL54:IMUX.BYP.3	MMCM.DI3
TCELL54:IMUX.BYP.6	BITSLICE45.TX_EN_VTC
TCELL54:IMUX.BYP.7	BITSLICE45.TX_CE_ODELAY
TCELL54:IMUX.BYP.8	BITSLICE45.RX_LD
TCELL54:IMUX.BYP.9	BITSLICE45.RX_INC
TCELL54:IMUX.BYP.10	BITSLICE45.RX_EN_VTC
TCELL54:IMUX.BYP.11	BITSLICE45.RX_CE_IDELAY
TCELL54:IMUX.BYP.12	BITSLICE45.DYN_DCI_OUT_INT
TCELL54:IMUX.BYP.14	BITSLICE46.TX_LD
TCELL54:IMUX.BYP.15	BITSLICE46.TX_INC
TCELL54:IMUX.IMUX.0.DELAY	MMCM.RST
TCELL54:IMUX.IMUX.6.DELAY	BITSLICE46.TX_CNTVALUEIN3
TCELL54:IMUX.IMUX.7.DELAY	BITSLICE46.TX_CNTVALUEIN5
TCELL54:IMUX.IMUX.8.DELAY	BITSLICE46.RX_CNTVALUEIN0
TCELL54:IMUX.IMUX.9.DELAY	BITSLICE46.RX_CNTVALUEIN2
TCELL54:IMUX.IMUX.10.DELAY	BITSLICE46.RX_CNTVALUEIN6
TCELL54:IMUX.IMUX.11.DELAY	BITSLICE46.RX_CNTVALUEIN8
TCELL54:IMUX.IMUX.12.DELAY	BITSLICE47.RX_DATAIN1
TCELL54:IMUX.IMUX.13.DELAY	BITSLICE47.TX_D0
TCELL54:IMUX.IMUX.14.DELAY	BITSLICE47.TX_D4
TCELL54:IMUX.IMUX.15.DELAY	BITSLICE47.TX_D6
TCELL54:IMUX.IMUX.16.DELAY	BITSLICE46.TX_CE_OFD
TCELL54:IMUX.IMUX.17.DELAY	BITSLICE46.RX_CE_IFD
TCELL54:IMUX.IMUX.18.DELAY	BITSLICE46.RX_DATAIN1
TCELL54:IMUX.IMUX.19.DELAY	BITSLICE46.CLB2PHY_FIFO_RDEN
TCELL54:IMUX.IMUX.20.DELAY	BITSLICE46.TX_D0
TCELL54:IMUX.IMUX.21.DELAY	BITSLICE46.TX_D1
TCELL54:IMUX.IMUX.22.DELAY	BITSLICE46.TX_D2
TCELL54:IMUX.IMUX.23.DELAY	BITSLICE46.TX_D3
TCELL54:IMUX.IMUX.24.DELAY	BITSLICE46.TX_D4
TCELL54:IMUX.IMUX.25.DELAY	BITSLICE46.TX_D5
TCELL54:IMUX.IMUX.26.DELAY	BITSLICE46.TX_D6
TCELL54:IMUX.IMUX.27.DELAY	BITSLICE46.TX_D7
TCELL54:IMUX.IMUX.28.DELAY	BITSLICE46.TX_CNTVALUEIN0
TCELL54:IMUX.IMUX.29.DELAY	BITSLICE46.TX_CNTVALUEIN1
TCELL54:IMUX.IMUX.30.DELAY	BITSLICE46.TX_CNTVALUEIN2
TCELL54:IMUX.IMUX.31.DELAY	BITSLICE46.TX_CNTVALUEIN4
TCELL54:IMUX.IMUX.32.DELAY	BITSLICE46.TX_CNTVALUEIN6
TCELL54:IMUX.IMUX.33.DELAY	BITSLICE46.TX_CNTVALUEIN7
TCELL54:IMUX.IMUX.34.DELAY	BITSLICE46.TX_CNTVALUEIN8
TCELL54:IMUX.IMUX.35.DELAY	BITSLICE46.RX_CNTVALUEIN1
TCELL54:IMUX.IMUX.36.DELAY	BITSLICE46.RX_CNTVALUEIN3
TCELL54:IMUX.IMUX.37.DELAY	BITSLICE46.RX_CNTVALUEIN4
TCELL54:IMUX.IMUX.38.DELAY	BITSLICE46.RX_CNTVALUEIN5
TCELL54:IMUX.IMUX.39.DELAY	BITSLICE46.RX_CNTVALUEIN7
TCELL54:IMUX.IMUX.40.DELAY	BITSLICE47.TX_T
TCELL54:IMUX.IMUX.41.DELAY	BITSLICE47.TX_CE_OFD
TCELL54:IMUX.IMUX.42.DELAY	BITSLICE47.RX_CE_IFD
TCELL54:IMUX.IMUX.43.DELAY	BITSLICE47.CLB2PHY_FIFO_RDEN
TCELL54:IMUX.IMUX.44.DELAY	BITSLICE47.TX_D1
TCELL54:IMUX.IMUX.45.DELAY	BITSLICE47.TX_D2
TCELL54:IMUX.IMUX.46.DELAY	BITSLICE47.TX_D3
TCELL54:IMUX.IMUX.47.DELAY	BITSLICE47.TX_D5
TCELL55:OUT.0.TMIN	MMCM.CLKFBSTOPPED
TCELL55:OUT.1.TMIN	MMCM.CLKINSTOPPED
TCELL55:OUT.2.TMIN	MMCM.PSDONE
TCELL55:OUT.3.TMIN	MMCM.CDDCDONE
TCELL55:OUT.4.TMIN	BITSLICE46.TX_CNTVALUEOUT5
TCELL55:OUT.5.TMIN	BITSLICE46.TX_CNTVALUEOUT6
TCELL55:OUT.6.TMIN	BITSLICE46.TX_CNTVALUEOUT7
TCELL55:OUT.7.TMIN	BITSLICE46.TX_CNTVALUEOUT8
TCELL55:OUT.8.TMIN	BITSLICE48.TX_T_OUT
TCELL55:OUT.9.TMIN	BITSLICE46.RX_CNTVALUEOUT0
TCELL55:OUT.10.TMIN	BITSLICE46.RX_CNTVALUEOUT1
TCELL55:OUT.11.TMIN	BITSLICE46.RX_CNTVALUEOUT2
TCELL55:OUT.12.TMIN	BITSLICE46.RX_CNTVALUEOUT3
TCELL55:OUT.13.TMIN	BITSLICE46.RX_CNTVALUEOUT4
TCELL55:OUT.14.TMIN	BITSLICE46.RX_CNTVALUEOUT5
TCELL55:OUT.15.TMIN	BITSLICE46.RX_CNTVALUEOUT6
TCELL55:OUT.16.TMIN	BITSLICE46.RX_CNTVALUEOUT7
TCELL55:OUT.17.TMIN	BITSLICE46.RX_CNTVALUEOUT8
TCELL55:OUT.18.TMIN	BITSLICE47.PHY2CLB_FIFO_EMPTY
TCELL55:OUT.19.TMIN	BITSLICE47.RX_Q0
TCELL55:OUT.20.TMIN	BITSLICE47.RX_Q1
TCELL55:OUT.21.TMIN	BITSLICE47.RX_Q2
TCELL55:OUT.22.TMIN	BITSLICE47.RX_Q3
TCELL55:OUT.23.TMIN	BITSLICE47.RX_Q4
TCELL55:OUT.24.TMIN	BITSLICE47.RX_Q5
TCELL55:OUT.25.TMIN	BITSLICE47.RX_Q6
TCELL55:OUT.26.TMIN	BITSLICE47.RX_Q7
TCELL55:OUT.27.TMIN	BITSLICE47.TX_CNTVALUEOUT0
TCELL55:OUT.28.TMIN	BITSLICE47.TX_CNTVALUEOUT1
TCELL55:OUT.29.TMIN	BITSLICE47.TX_CNTVALUEOUT2
TCELL55:OUT.30.TMIN	BITSLICE47.TX_CNTVALUEOUT3
TCELL55:OUT.31.TMIN	BITSLICE47.TX_CNTVALUEOUT4
TCELL55:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.IDELAY_RST_B7
TCELL55:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK7
TCELL55:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.TXBIT_RST_B8
TCELL55:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.RXBIT_RST_B8
TCELL55:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.ODELAY_RST_B8
TCELL55:IMUX.BYP.6	BITSLICE46.TX_EN_VTC
TCELL55:IMUX.BYP.7	BITSLICE46.TX_CE_ODELAY
TCELL55:IMUX.BYP.8	BITSLICE46.RX_LD
TCELL55:IMUX.BYP.9	BITSLICE46.RX_INC
TCELL55:IMUX.BYP.10	BITSLICE46.RX_EN_VTC
TCELL55:IMUX.BYP.11	BITSLICE46.RX_CE_IDELAY
TCELL55:IMUX.BYP.12	BITSLICE46.DYN_DCI_OUT_INT
TCELL55:IMUX.BYP.13	BITSLICE47.TX_LD
TCELL55:IMUX.BYP.14	BITSLICE47.TX_INC
TCELL55:IMUX.BYP.15	BITSLICE47.TX_EN_VTC
TCELL55:IMUX.IMUX.0.DELAY	MMCM.PSINCDEC
TCELL55:IMUX.IMUX.6.DELAY	BITSLICE47.RX_CNTVALUEIN4
TCELL55:IMUX.IMUX.7.DELAY	BITSLICE47.RX_CNTVALUEIN6
TCELL55:IMUX.IMUX.8.DELAY	BITSLICE_T7.CNTVALUEIN1
TCELL55:IMUX.IMUX.9.DELAY	BITSLICE_T7.CNTVALUEIN3
TCELL55:IMUX.IMUX.10.DELAY	BITSLICE_T7.CNTVALUEIN7
TCELL55:IMUX.IMUX.11.DELAY	BITSLICE_CONTROL7.CLB2RIU_NIBBLE_SEL
TCELL55:IMUX.IMUX.12.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS1_3
TCELL55:IMUX.IMUX.13.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS0_1
TCELL55:IMUX.IMUX.14.DELAY	BITSLICE_CONTROL7.CLB2PHY_T_B1
TCELL55:IMUX.IMUX.15.DELAY	BITSLICE_CONTROL7.CLB2PHY_T_B3
TCELL55:IMUX.IMUX.16.DELAY	BITSLICE47.TX_D7
TCELL55:IMUX.IMUX.18.DELAY	BITSLICE47.TX_CNTVALUEIN0
TCELL55:IMUX.IMUX.19.DELAY	BITSLICE47.TX_CNTVALUEIN1
TCELL55:IMUX.IMUX.20.DELAY	BITSLICE47.TX_CNTVALUEIN2
TCELL55:IMUX.IMUX.21.DELAY	BITSLICE47.TX_CNTVALUEIN3
TCELL55:IMUX.IMUX.22.DELAY	BITSLICE47.TX_CNTVALUEIN4
TCELL55:IMUX.IMUX.23.DELAY	BITSLICE47.TX_CNTVALUEIN5
TCELL55:IMUX.IMUX.24.DELAY	BITSLICE47.TX_CNTVALUEIN6
TCELL55:IMUX.IMUX.25.DELAY	BITSLICE47.TX_CNTVALUEIN7
TCELL55:IMUX.IMUX.26.DELAY	BITSLICE47.TX_CNTVALUEIN8
TCELL55:IMUX.IMUX.27.DELAY	BITSLICE47.RX_CNTVALUEIN0
TCELL55:IMUX.IMUX.28.DELAY	BITSLICE47.RX_CNTVALUEIN1
TCELL55:IMUX.IMUX.29.DELAY	BITSLICE47.RX_CNTVALUEIN2
TCELL55:IMUX.IMUX.30.DELAY	BITSLICE47.RX_CNTVALUEIN3
TCELL55:IMUX.IMUX.31.DELAY	BITSLICE47.RX_CNTVALUEIN5
TCELL55:IMUX.IMUX.32.DELAY	BITSLICE47.RX_CNTVALUEIN7
TCELL55:IMUX.IMUX.33.DELAY	BITSLICE47.RX_CNTVALUEIN8
TCELL55:IMUX.IMUX.34.DELAY	BITSLICE_T7.CNTVALUEIN0
TCELL55:IMUX.IMUX.35.DELAY	BITSLICE_T7.CNTVALUEIN2
TCELL55:IMUX.IMUX.36.DELAY	BITSLICE_T7.CNTVALUEIN4
TCELL55:IMUX.IMUX.37.DELAY	BITSLICE_T7.CNTVALUEIN5
TCELL55:IMUX.IMUX.38.DELAY	BITSLICE_T7.CNTVALUEIN6
TCELL55:IMUX.IMUX.39.DELAY	BITSLICE_T7.CNTVALUEIN8
TCELL55:IMUX.IMUX.40.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS1_0
TCELL55:IMUX.IMUX.41.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS1_1
TCELL55:IMUX.IMUX.42.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS1_2
TCELL55:IMUX.IMUX.43.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS0_0
TCELL55:IMUX.IMUX.44.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS0_2
TCELL55:IMUX.IMUX.45.DELAY	BITSLICE_CONTROL7.CLB2PHY_WRCS0_3
TCELL55:IMUX.IMUX.46.DELAY	BITSLICE_CONTROL7.CLB2PHY_T_B0
TCELL55:IMUX.IMUX.47.DELAY	BITSLICE_CONTROL7.CLB2PHY_T_B2
TCELL56:OUT.4.TMIN	BITSLICE47.TX_CNTVALUEOUT5
TCELL56:OUT.5.TMIN	BITSLICE47.TX_CNTVALUEOUT6
TCELL56:OUT.6.TMIN	BITSLICE47.TX_CNTVALUEOUT7
TCELL56:OUT.7.TMIN	BITSLICE47.TX_CNTVALUEOUT8
TCELL56:OUT.8.TMIN	BITSLICE49.TX_T_OUT
TCELL56:OUT.9.TMIN	BITSLICE47.RX_CNTVALUEOUT0
TCELL56:OUT.10.TMIN	BITSLICE47.RX_CNTVALUEOUT1
TCELL56:OUT.11.TMIN	BITSLICE47.RX_CNTVALUEOUT2
TCELL56:OUT.12.TMIN	BITSLICE47.RX_CNTVALUEOUT3
TCELL56:OUT.13.TMIN	BITSLICE47.RX_CNTVALUEOUT4
TCELL56:OUT.14.TMIN	BITSLICE47.RX_CNTVALUEOUT5
TCELL56:OUT.15.TMIN	BITSLICE47.RX_CNTVALUEOUT6
TCELL56:OUT.16.TMIN	BITSLICE47.RX_CNTVALUEOUT7
TCELL56:OUT.17.TMIN	BITSLICE47.RX_CNTVALUEOUT8
TCELL56:OUT.18.TMIN	BITSLICE_T7.CNTVALUEOUT0
TCELL56:OUT.19.TMIN	BITSLICE_T7.CNTVALUEOUT1
TCELL56:OUT.20.TMIN	BITSLICE_T7.CNTVALUEOUT2
TCELL56:OUT.21.TMIN	BITSLICE_T7.CNTVALUEOUT3
TCELL56:OUT.22.TMIN	BITSLICE_T7.CNTVALUEOUT4
TCELL56:OUT.23.TMIN	BITSLICE_T7.CNTVALUEOUT5
TCELL56:OUT.24.TMIN	BITSLICE_T7.CNTVALUEOUT6
TCELL56:OUT.25.TMIN	BITSLICE_T7.CNTVALUEOUT7
TCELL56:OUT.26.TMIN	BITSLICE_T7.CNTVALUEOUT8
TCELL56:OUT.27.TMIN	BITSLICE_CONTROL7.PHY2CLB_PHY_RDY
TCELL56:OUT.28.TMIN	BITSLICE_CONTROL7.MASTER_PD_OUT
TCELL56:OUT.29.TMIN	BITSLICE_CONTROL7.PHY2CLB_FIXDLY_RDY
TCELL56:OUT.30.TMIN	BITSLICE_CONTROL7.CTRL_DLY_TEST_OUT
TCELL56:OUT.31.TMIN	BITSLICE50.TX_T_OUT
TCELL56:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.IDELAY_RST_B8
TCELL56:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK8
TCELL56:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.TRISTATE_ODELAY_RST_B1
TCELL56:IMUX.CTRL.6	BITSLICE_CONTROL7.REFCLK
TCELL56:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.CTRL_RST_B_UPP
TCELL56:IMUX.BYP.6	BITSLICE47.TX_CE_ODELAY
TCELL56:IMUX.BYP.8	BITSLICE47.RX_LD
TCELL56:IMUX.BYP.9	BITSLICE47.RX_INC
TCELL56:IMUX.BYP.10	BITSLICE47.RX_EN_VTC
TCELL56:IMUX.BYP.11	BITSLICE47.RX_CE_IDELAY
TCELL56:IMUX.BYP.12	BITSLICE47.DYN_DCI_OUT_INT
TCELL56:IMUX.BYP.13	BITSLICE_T7.CE_OFD
TCELL56:IMUX.BYP.14	BITSLICE_T7.LD
TCELL56:IMUX.BYP.15	BITSLICE_T7.INC
TCELL56:IMUX.IMUX.0.DELAY	MMCM.PSEN
TCELL56:IMUX.IMUX.6.DELAY	BITSLICE48.RX_DATAIN1
TCELL56:IMUX.IMUX.7.DELAY	BITSLICE48.TX_D0
TCELL56:IMUX.IMUX.8.DELAY	BITSLICE48.TX_D4
TCELL56:IMUX.IMUX.9.DELAY	BITSLICE48.TX_D6
TCELL56:IMUX.IMUX.10.DELAY	BITSLICE48.TX_CNTVALUEIN2
TCELL56:IMUX.IMUX.11.DELAY	BITSLICE48.TX_CNTVALUEIN4
TCELL56:IMUX.IMUX.12.DELAY	BITSLICE48.TX_CNTVALUEIN7
TCELL56:IMUX.IMUX.13.DELAY	BITSLICE48.RX_CNTVALUEIN0
TCELL56:IMUX.IMUX.14.DELAY	BITSLICE48.RX_CNTVALUEIN4
TCELL56:IMUX.IMUX.15.DELAY	BITSLICE48.RX_CNTVALUEIN6
TCELL56:IMUX.IMUX.16.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDEN0
TCELL56:IMUX.IMUX.17.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDEN1
TCELL56:IMUX.IMUX.18.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDEN2
TCELL56:IMUX.IMUX.19.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDEN3
TCELL56:IMUX.IMUX.20.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS1_0
TCELL56:IMUX.IMUX.21.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS1_1
TCELL56:IMUX.IMUX.22.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS1_2
TCELL56:IMUX.IMUX.23.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS1_3
TCELL56:IMUX.IMUX.24.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS0_0
TCELL56:IMUX.IMUX.25.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS0_1
TCELL56:IMUX.IMUX.26.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS0_2
TCELL56:IMUX.IMUX.27.DELAY	BITSLICE_CONTROL7.CLB2PHY_RDCS0_3
TCELL56:IMUX.IMUX.28.DELAY	BITSLICE48.TX_T
TCELL56:IMUX.IMUX.29.DELAY	BITSLICE48.TX_CE_OFD
TCELL56:IMUX.IMUX.30.DELAY	BITSLICE48.RX_CE_IFD
TCELL56:IMUX.IMUX.31.DELAY	BITSLICE48.CLB2PHY_FIFO_RDEN
TCELL56:IMUX.IMUX.32.DELAY	BITSLICE48.TX_D1
TCELL56:IMUX.IMUX.33.DELAY	BITSLICE48.TX_D2
TCELL56:IMUX.IMUX.34.DELAY	BITSLICE48.TX_D3
TCELL56:IMUX.IMUX.35.DELAY	BITSLICE48.TX_D5
TCELL56:IMUX.IMUX.36.DELAY	BITSLICE48.TX_D7
TCELL56:IMUX.IMUX.37.DELAY	BITSLICE48.TX_CNTVALUEIN0
TCELL56:IMUX.IMUX.38.DELAY	BITSLICE48.TX_CNTVALUEIN1
TCELL56:IMUX.IMUX.39.DELAY	BITSLICE48.TX_CNTVALUEIN3
TCELL56:IMUX.IMUX.40.DELAY	BITSLICE48.TX_CNTVALUEIN5
TCELL56:IMUX.IMUX.41.DELAY	BITSLICE48.TX_CNTVALUEIN6
TCELL56:IMUX.IMUX.43.DELAY	BITSLICE48.TX_CNTVALUEIN8
TCELL56:IMUX.IMUX.44.DELAY	BITSLICE48.RX_CNTVALUEIN1
TCELL56:IMUX.IMUX.45.DELAY	BITSLICE48.RX_CNTVALUEIN2
TCELL56:IMUX.IMUX.46.DELAY	BITSLICE48.RX_CNTVALUEIN3
TCELL56:IMUX.IMUX.47.DELAY	BITSLICE48.RX_CNTVALUEIN5
TCELL57:OUT.4.TMIN	BITSLICE48.PHY2CLB_FIFO_EMPTY
TCELL57:OUT.5.TMIN	BITSLICE48.RX_Q0
TCELL57:OUT.6.TMIN	BITSLICE48.RX_Q1
TCELL57:OUT.7.TMIN	BITSLICE48.RX_Q2
TCELL57:OUT.8.TMIN	BITSLICE48.RX_Q3
TCELL57:OUT.9.TMIN	BITSLICE48.RX_Q4
TCELL57:OUT.10.TMIN	BITSLICE48.RX_Q5
TCELL57:OUT.11.TMIN	BITSLICE48.RX_Q6
TCELL57:OUT.12.TMIN	BITSLICE48.RX_Q7
TCELL57:OUT.13.TMIN	BITSLICE48.TX_CNTVALUEOUT0
TCELL57:OUT.14.TMIN	BITSLICE48.TX_CNTVALUEOUT1
TCELL57:OUT.15.TMIN	BITSLICE48.TX_CNTVALUEOUT2
TCELL57:OUT.16.TMIN	BITSLICE48.TX_CNTVALUEOUT3
TCELL57:OUT.17.TMIN	BITSLICE48.TX_CNTVALUEOUT4
TCELL57:OUT.18.TMIN	BITSLICE48.TX_CNTVALUEOUT5
TCELL57:OUT.19.TMIN	BITSLICE48.TX_CNTVALUEOUT6
TCELL57:OUT.20.TMIN	BITSLICE48.TX_CNTVALUEOUT7
TCELL57:OUT.21.TMIN	BITSLICE48.TX_CNTVALUEOUT8
TCELL57:OUT.22.TMIN	BITSLICE51.TX_T_OUT
TCELL57:OUT.23.TMIN	BITSLICE48.RX_CNTVALUEOUT0
TCELL57:OUT.24.TMIN	BITSLICE48.RX_CNTVALUEOUT1
TCELL57:OUT.25.TMIN	BITSLICE48.RX_CNTVALUEOUT2
TCELL57:OUT.26.TMIN	BITSLICE48.RX_CNTVALUEOUT3
TCELL57:OUT.27.TMIN	BITSLICE48.RX_CNTVALUEOUT4
TCELL57:OUT.28.TMIN	BITSLICE48.RX_CNTVALUEOUT5
TCELL57:OUT.29.TMIN	BITSLICE48.RX_CNTVALUEOUT6
TCELL57:OUT.30.TMIN	BITSLICE48.RX_CNTVALUEOUT7
TCELL57:OUT.31.TMIN	BITSLICE48.RX_CNTVALUEOUT8
TCELL57:IMUX.CTRL.2	BITSLICE_CONTROL7.RIU_CLK, XIPHY_FEEDTHROUGH3.CLB2PHY_CTRL_CLK_UPP
TCELL57:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.TXBIT_RST_B9
TCELL57:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.RXBIT_RST_B9
TCELL57:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.ODELAY_RST_B9
TCELL57:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.IDELAY_RST_B9
TCELL57:IMUX.BYP.6	BITSLICE_T7.CE_ODELAY
TCELL57:IMUX.BYP.7	BITSLICE_CONTROL7.EN_VTC
TCELL57:IMUX.BYP.8	BITSLICE_CONTROL7.CTRL_DLY_TEST_IN
TCELL57:IMUX.BYP.9	BITSLICE48.TX_LD
TCELL57:IMUX.BYP.10	BITSLICE48.TX_INC
TCELL57:IMUX.BYP.11	BITSLICE48.TX_EN_VTC
TCELL57:IMUX.BYP.12	BITSLICE48.TX_CE_ODELAY
TCELL57:IMUX.BYP.13	BITSLICE48.RX_LD
TCELL57:IMUX.BYP.14	BITSLICE48.RX_INC
TCELL57:IMUX.BYP.15	BITSLICE48.RX_EN_VTC
TCELL57:IMUX.IMUX.6.DELAY	BITSLICE49.TX_CNTVALUEIN0
TCELL57:IMUX.IMUX.7.DELAY	BITSLICE49.TX_CNTVALUEIN2
TCELL57:IMUX.IMUX.8.DELAY	BITSLICE49.TX_CNTVALUEIN6
TCELL57:IMUX.IMUX.9.DELAY	BITSLICE49.TX_CNTVALUEIN8
TCELL57:IMUX.IMUX.10.DELAY	BITSLICE49.RX_CNTVALUEIN3
TCELL57:IMUX.IMUX.11.DELAY	BITSLICE49.RX_CNTVALUEIN5
TCELL57:IMUX.IMUX.12.DELAY	BITSLICE50.TX_T
TCELL57:IMUX.IMUX.13.DELAY	BITSLICE50.RX_CE_IFD
TCELL57:IMUX.IMUX.14.DELAY	BITSLICE50.TX_D1
TCELL57:IMUX.IMUX.15.DELAY	BITSLICE50.TX_D3
TCELL57:IMUX.IMUX.16.DELAY	BITSLICE48.RX_CNTVALUEIN7
TCELL57:IMUX.IMUX.17.DELAY	BITSLICE48.RX_CNTVALUEIN8
TCELL57:IMUX.IMUX.18.DELAY	BITSLICE49.TX_T
TCELL57:IMUX.IMUX.19.DELAY	BITSLICE49.TX_CE_OFD
TCELL57:IMUX.IMUX.20.DELAY	BITSLICE49.RX_CE_IFD
TCELL57:IMUX.IMUX.21.DELAY	BITSLICE49.RX_DATAIN1
TCELL57:IMUX.IMUX.22.DELAY	BITSLICE49.CLB2PHY_FIFO_RDEN
TCELL57:IMUX.IMUX.23.DELAY	BITSLICE49.TX_D5
TCELL57:IMUX.IMUX.24.DELAY	BITSLICE49.TX_D4
TCELL57:IMUX.IMUX.25.DELAY	BITSLICE49.TX_D3
TCELL57:IMUX.IMUX.26.DELAY	BITSLICE49.TX_D2
TCELL57:IMUX.IMUX.27.DELAY	BITSLICE49.TX_D1
TCELL57:IMUX.IMUX.28.DELAY	BITSLICE49.TX_D0
TCELL57:IMUX.IMUX.29.DELAY	BITSLICE49.TX_D6
TCELL57:IMUX.IMUX.30.DELAY	BITSLICE49.TX_D7
TCELL57:IMUX.IMUX.31.DELAY	BITSLICE49.TX_CNTVALUEIN1
TCELL57:IMUX.IMUX.32.DELAY	BITSLICE49.TX_CNTVALUEIN3
TCELL57:IMUX.IMUX.33.DELAY	BITSLICE49.TX_CNTVALUEIN4
TCELL57:IMUX.IMUX.34.DELAY	BITSLICE49.TX_CNTVALUEIN5
TCELL57:IMUX.IMUX.35.DELAY	BITSLICE49.TX_CNTVALUEIN7
TCELL57:IMUX.IMUX.36.DELAY	BITSLICE49.RX_CNTVALUEIN0
TCELL57:IMUX.IMUX.37.DELAY	BITSLICE49.RX_CNTVALUEIN1
TCELL57:IMUX.IMUX.38.DELAY	BITSLICE49.RX_CNTVALUEIN2
TCELL57:IMUX.IMUX.39.DELAY	BITSLICE49.RX_CNTVALUEIN4
TCELL57:IMUX.IMUX.40.DELAY	BITSLICE49.RX_CNTVALUEIN6
TCELL57:IMUX.IMUX.41.DELAY	BITSLICE49.RX_CNTVALUEIN7
TCELL57:IMUX.IMUX.42.DELAY	BITSLICE49.RX_CNTVALUEIN8
TCELL57:IMUX.IMUX.43.DELAY	BITSLICE50.TX_CE_OFD
TCELL57:IMUX.IMUX.44.DELAY	BITSLICE50.RX_DATAIN1
TCELL57:IMUX.IMUX.45.DELAY	BITSLICE50.CLB2PHY_FIFO_RDEN
TCELL57:IMUX.IMUX.46.DELAY	BITSLICE50.TX_D0
TCELL57:IMUX.IMUX.47.DELAY	BITSLICE50.TX_D2
TCELL58:OUT.4.TMIN	BITSLICE49.PHY2CLB_FIFO_EMPTY
TCELL58:OUT.5.TMIN	BITSLICE49.RX_Q0
TCELL58:OUT.6.TMIN	BITSLICE49.RX_Q1
TCELL58:OUT.7.TMIN	BITSLICE49.RX_Q2
TCELL58:OUT.8.TMIN	BITSLICE49.RX_Q3
TCELL58:OUT.9.TMIN	BITSLICE49.RX_Q4
TCELL58:OUT.10.TMIN	BITSLICE49.RX_Q5
TCELL58:OUT.11.TMIN	BITSLICE49.RX_Q6
TCELL58:OUT.12.TMIN	BITSLICE49.RX_Q7
TCELL58:OUT.13.TMIN	BITSLICE49.TX_CNTVALUEOUT0
TCELL58:OUT.14.TMIN	BITSLICE49.TX_CNTVALUEOUT1
TCELL58:OUT.15.TMIN	BITSLICE49.TX_CNTVALUEOUT2
TCELL58:OUT.16.TMIN	BITSLICE49.TX_CNTVALUEOUT3
TCELL58:OUT.17.TMIN	BITSLICE49.TX_CNTVALUEOUT4
TCELL58:OUT.18.TMIN	BITSLICE49.TX_CNTVALUEOUT5
TCELL58:OUT.19.TMIN	BITSLICE49.TX_CNTVALUEOUT6
TCELL58:OUT.20.TMIN	BITSLICE49.TX_CNTVALUEOUT7
TCELL58:OUT.21.TMIN	BITSLICE49.TX_CNTVALUEOUT8
TCELL58:OUT.23.TMIN	BITSLICE49.RX_CNTVALUEOUT0
TCELL58:OUT.24.TMIN	BITSLICE49.RX_CNTVALUEOUT1
TCELL58:OUT.25.TMIN	BITSLICE49.RX_CNTVALUEOUT2
TCELL58:OUT.26.TMIN	BITSLICE49.RX_CNTVALUEOUT3
TCELL58:OUT.27.TMIN	BITSLICE49.RX_CNTVALUEOUT4
TCELL58:OUT.28.TMIN	BITSLICE49.RX_CNTVALUEOUT5
TCELL58:OUT.29.TMIN	BITSLICE49.RX_CNTVALUEOUT6
TCELL58:OUT.30.TMIN	BITSLICE49.RX_CNTVALUEOUT7
TCELL58:OUT.31.TMIN	BITSLICE49.RX_CNTVALUEOUT8
TCELL58:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK9
TCELL58:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.TXBIT_RST_B10
TCELL58:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.RXBIT_RST_B10
TCELL58:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.ODELAY_RST_B10
TCELL58:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.IDELAY_RST_B10
TCELL58:IMUX.BYP.6	BITSLICE48.RX_CE_IDELAY
TCELL58:IMUX.BYP.7	BITSLICE48.DYN_DCI_OUT_INT
TCELL58:IMUX.BYP.8	BITSLICE49.TX_LD
TCELL58:IMUX.BYP.9	BITSLICE49.TX_INC
TCELL58:IMUX.BYP.10	BITSLICE49.TX_EN_VTC
TCELL58:IMUX.BYP.11	BITSLICE49.TX_CE_ODELAY
TCELL58:IMUX.BYP.12	BITSLICE49.RX_LD
TCELL58:IMUX.BYP.13	BITSLICE49.RX_INC
TCELL58:IMUX.BYP.14	BITSLICE49.RX_EN_VTC
TCELL58:IMUX.BYP.15	BITSLICE49.RX_CE_IDELAY
TCELL58:IMUX.IMUX.6.DELAY	BITSLICE50.TX_D5
TCELL58:IMUX.IMUX.7.DELAY	BITSLICE50.TX_D6
TCELL58:IMUX.IMUX.8.DELAY	BITSLICE50.TX_D7
TCELL58:IMUX.IMUX.9.DELAY	BITSLICE50.TX_CNTVALUEIN0
TCELL58:IMUX.IMUX.10.DELAY	BITSLICE50.TX_CNTVALUEIN1
TCELL58:IMUX.IMUX.11.DELAY	BITSLICE50.TX_CNTVALUEIN2
TCELL58:IMUX.IMUX.12.DELAY	BITSLICE50.TX_CNTVALUEIN3
TCELL58:IMUX.IMUX.13.DELAY	BITSLICE50.TX_CNTVALUEIN4
TCELL58:IMUX.IMUX.14.DELAY	BITSLICE50.TX_CNTVALUEIN5
TCELL58:IMUX.IMUX.15.DELAY	BITSLICE50.TX_CNTVALUEIN6
TCELL58:IMUX.IMUX.16.DELAY	BITSLICE50.TX_D4
TCELL59:OUT.4.TMIN	BITSLICE50.PHY2CLB_FIFO_EMPTY
TCELL59:OUT.5.TMIN	BITSLICE50.RX_Q0
TCELL59:OUT.6.TMIN	BITSLICE50.RX_Q1
TCELL59:OUT.7.TMIN	BITSLICE50.RX_Q2
TCELL59:OUT.8.TMIN	BITSLICE50.RX_Q3
TCELL59:OUT.9.TMIN	BITSLICE50.RX_Q4
TCELL59:OUT.10.TMIN	BITSLICE50.RX_Q5
TCELL59:OUT.11.TMIN	BITSLICE50.RX_Q6
TCELL59:OUT.12.TMIN	BITSLICE50.RX_Q7
TCELL59:OUT.13.TMIN	BITSLICE50.TX_CNTVALUEOUT0
TCELL59:OUT.14.TMIN	BITSLICE50.TX_CNTVALUEOUT1
TCELL59:OUT.15.TMIN	BITSLICE50.TX_CNTVALUEOUT2
TCELL59:OUT.16.TMIN	BITSLICE50.TX_CNTVALUEOUT3
TCELL59:OUT.17.TMIN	BITSLICE50.TX_CNTVALUEOUT4
TCELL59:OUT.18.TMIN	BITSLICE50.TX_CNTVALUEOUT5
TCELL59:OUT.19.TMIN	BITSLICE50.TX_CNTVALUEOUT6
TCELL59:OUT.20.TMIN	BITSLICE50.TX_CNTVALUEOUT7
TCELL59:OUT.21.TMIN	BITSLICE50.TX_CNTVALUEOUT8
TCELL59:OUT.23.TMIN	BITSLICE50.RX_CNTVALUEOUT0
TCELL59:OUT.24.TMIN	BITSLICE50.RX_CNTVALUEOUT1
TCELL59:OUT.25.TMIN	BITSLICE50.RX_CNTVALUEOUT2
TCELL59:OUT.26.TMIN	BITSLICE50.RX_CNTVALUEOUT3
TCELL59:OUT.27.TMIN	BITSLICE50.RX_CNTVALUEOUT4
TCELL59:OUT.28.TMIN	BITSLICE50.RX_CNTVALUEOUT5
TCELL59:OUT.29.TMIN	BITSLICE50.RX_CNTVALUEOUT6
TCELL59:OUT.30.TMIN	BITSLICE50.RX_CNTVALUEOUT7
TCELL59:OUT.31.TMIN	BITSLICE50.RX_CNTVALUEOUT8
TCELL59:IMUX.CTRL.2	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK10
TCELL59:IMUX.CTRL.3	XIPHY_FEEDTHROUGH3.TXBIT_RST_B11
TCELL59:IMUX.CTRL.4	XIPHY_FEEDTHROUGH3.RXBIT_RST_B11
TCELL59:IMUX.CTRL.5	XIPHY_FEEDTHROUGH3.ODELAY_RST_B11
TCELL59:IMUX.CTRL.6	XIPHY_FEEDTHROUGH3.IDELAY_RST_B11
TCELL59:IMUX.CTRL.7	XIPHY_FEEDTHROUGH3.CLB2PHY_FIFO_CLK11
TCELL59:IMUX.BYP.6	BITSLICE49.DYN_DCI_OUT_INT
TCELL59:IMUX.BYP.7	BITSLICE50.TX_LD
TCELL59:IMUX.BYP.8	BITSLICE50.TX_INC
TCELL59:IMUX.BYP.9	BITSLICE50.TX_EN_VTC
TCELL59:IMUX.BYP.10	BITSLICE50.TX_CE_ODELAY
TCELL59:IMUX.BYP.11	BITSLICE50.RX_LD
TCELL59:IMUX.BYP.12	BITSLICE50.RX_INC
TCELL59:IMUX.BYP.13	BITSLICE50.RX_EN_VTC
TCELL59:IMUX.BYP.14	BITSLICE50.RX_CE_IDELAY
TCELL59:IMUX.BYP.15	BITSLICE50.DYN_DCI_OUT_INT
TCELL59:IMUX.IMUX.6.DELAY	BITSLICE50.TX_CNTVALUEIN8
TCELL59:IMUX.IMUX.7.DELAY	BITSLICE50.RX_CNTVALUEIN0
TCELL59:IMUX.IMUX.8.DELAY	BITSLICE50.RX_CNTVALUEIN1
TCELL59:IMUX.IMUX.9.DELAY	BITSLICE50.RX_CNTVALUEIN2
TCELL59:IMUX.IMUX.10.DELAY	BITSLICE50.RX_CNTVALUEIN3
TCELL59:IMUX.IMUX.11.DELAY	BITSLICE50.RX_CNTVALUEIN4
TCELL59:IMUX.IMUX.12.DELAY	BITSLICE50.RX_CNTVALUEIN5
TCELL59:IMUX.IMUX.13.DELAY	BITSLICE50.RX_CNTVALUEIN6
TCELL59:IMUX.IMUX.14.DELAY	BITSLICE50.RX_CNTVALUEIN7
TCELL59:IMUX.IMUX.15.DELAY	BITSLICE50.RX_CNTVALUEIN8
TCELL59:IMUX.IMUX.16.DELAY	BITSLICE50.TX_CNTVALUEIN7

Keyboard shortcuts

Project Combine