Clock column buffers

Tile RCLK_INT

Cells: 4

Bel RCLK_INT

Switchbox RCLK_INT

ultrascaleplus RCLK_INT switchbox RCLK_INT
Destination	Source	Kind
TCELL0_RCLK.IMUX.0	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.3	mux
	TCELL0_RCLK.INODE.7	mux
	TCELL0_RCLK.INODE.16	mux
	TCELL0_RCLK.INODE.21	mux
	TCELL0_RCLK.GND.12	mux
	TCELL0_RCLK.GND.13	mux
TCELL0_RCLK.IMUX.1	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.3	mux
	TCELL0_RCLK.INODE.7	mux
	TCELL0_RCLK.INODE.16	mux
	TCELL0_RCLK.INODE.21	mux
	TCELL0_RCLK.GND.3	mux
	TCELL0_RCLK.GND.4	mux
TCELL0_RCLK.IMUX.2	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.5	mux
	TCELL0_RCLK.INODE.9	mux
	TCELL0_RCLK.INODE.13	mux
	TCELL0_RCLK.INODE.16	mux
	TCELL0_RCLK.GND.14	mux
	TCELL0_RCLK.GND.15	mux
TCELL0_RCLK.IMUX.3	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.0	mux
	TCELL0_RCLK.INODE.5	mux
	TCELL0_RCLK.INODE.9	mux
	TCELL0_RCLK.INODE.13	mux
	TCELL0_RCLK.INODE.18	mux
	TCELL0_RCLK.INODE.22	mux
TCELL0_RCLK.IMUX.4	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.0	mux
	TCELL0_RCLK.INODE.5	mux
	TCELL0_RCLK.INODE.9	mux
	TCELL0_RCLK.INODE.13	mux
	TCELL0_RCLK.INODE.18	mux
	TCELL0_RCLK.INODE.22	mux
TCELL0_RCLK.IMUX.5	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.0	mux
	TCELL0_RCLK.INODE.11	mux
	TCELL0_RCLK.INODE.15	mux
	TCELL0_RCLK.INODE.18	mux
	TCELL0_RCLK.INODE.22	mux
	TCELL0_RCLK.GND.5	mux
TCELL0_RCLK.IMUX.6	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.2	mux
	TCELL0_RCLK.INODE.6	mux
	TCELL0_RCLK.INODE.11	mux
	TCELL0_RCLK.INODE.15	mux
	TCELL0_RCLK.INODE.20	mux
	TCELL0_RCLK.GND.19	mux
TCELL0_RCLK.IMUX.7	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.2	mux
	TCELL0_RCLK.INODE.6	mux
	TCELL0_RCLK.INODE.11	mux
	TCELL0_RCLK.INODE.15	mux
	TCELL0_RCLK.INODE.20	mux
	TCELL0_RCLK.GND.6	mux
TCELL0_RCLK.IMUX.8	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.3	mux
	TCELL0_RCLK.INODE.7	mux
	TCELL0_RCLK.INODE.16	mux
	TCELL0_RCLK.INODE.21	mux
	TCELL0_RCLK.GND.12	mux
	TCELL0_RCLK.GND.13	mux
TCELL0_RCLK.IMUX.9	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.3	mux
	TCELL0_RCLK.INODE.5	mux
	TCELL0_RCLK.INODE.7	mux
	TCELL0_RCLK.INODE.16	mux
	TCELL0_RCLK.GND.3	mux
	TCELL0_RCLK.GND.4	mux
TCELL0_RCLK.IMUX.10	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.5	mux
	TCELL0_RCLK.INODE.9	mux
	TCELL0_RCLK.INODE.13	mux
	TCELL0_RCLK.INODE.16	mux
	TCELL0_RCLK.GND.14	mux
	TCELL0_RCLK.GND.15	mux
TCELL0_RCLK.IMUX.11	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.0	mux
	TCELL0_RCLK.INODE.5	mux
	TCELL0_RCLK.INODE.9	mux
	TCELL0_RCLK.INODE.13	mux
	TCELL0_RCLK.INODE.18	mux
	TCELL0_RCLK.INODE.22	mux
TCELL0_RCLK.IMUX.12	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.0	mux
	TCELL0_RCLK.INODE.9	mux
	TCELL0_RCLK.INODE.11	mux
	TCELL0_RCLK.INODE.13	mux
	TCELL0_RCLK.INODE.18	mux
	TCELL0_RCLK.INODE.22	mux
TCELL0_RCLK.IMUX.13	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.0	mux
	TCELL0_RCLK.INODE.11	mux
	TCELL0_RCLK.INODE.15	mux
	TCELL0_RCLK.INODE.18	mux
	TCELL0_RCLK.INODE.22	mux
	TCELL0_RCLK.GND.5	mux
TCELL0_RCLK.IMUX.14	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.2	mux
	TCELL0_RCLK.INODE.6	mux
	TCELL0_RCLK.INODE.11	mux
	TCELL0_RCLK.INODE.15	mux
	TCELL0_RCLK.INODE.20	mux
	TCELL0_RCLK.GND.19	mux
TCELL0_RCLK.IMUX.15	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.2	mux
	TCELL0_RCLK.INODE.6	mux
	TCELL0_RCLK.INODE.15	mux
	TCELL0_RCLK.INODE.20	mux
	TCELL0_RCLK.GND.6	mux
	TCELL0_RCLK.GND.7	mux
TCELL0_RCLK.IMUX.16	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.19	mux
	TCELL0_RCLK.INODE.21	mux
	TCELL0_RCLK.INODE.23	mux
	TCELL0_RCLK.GND.16	mux
	TCELL0_RCLK.GND.17	mux
	TCELL0_RCLK.GND.18	mux
TCELL0_RCLK.IMUX.17	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.1	mux
	TCELL0_RCLK.INODE.19	mux
	TCELL0_RCLK.INODE.23	mux
	TCELL0_RCLK.GND.16	mux
	TCELL0_RCLK.GND.17	mux
	TCELL0_RCLK.GND.18	mux
TCELL0_RCLK.IMUX.18	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.3	mux
	TCELL0_RCLK.INODE.7	mux
	TCELL0_RCLK.INODE.21	mux
	TCELL0_RCLK.GND.0	mux
	TCELL0_RCLK.GND.1	mux
	TCELL0_RCLK.GND.2	mux
TCELL0_RCLK.IMUX.19	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.3	mux
	TCELL0_RCLK.INODE.7	mux
	TCELL0_RCLK.INODE.21	mux
	TCELL0_RCLK.GND.0	mux
	TCELL0_RCLK.GND.1	mux
	TCELL0_RCLK.GND.2	mux
TCELL0_RCLK.IMUX.20	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.2	mux
	TCELL0_RCLK.INODE.6	mux
	TCELL0_RCLK.INODE.20	mux
	TCELL0_RCLK.GND.21	mux
	TCELL0_RCLK.GND.22	mux
	TCELL0_RCLK.GND.23	mux
TCELL0_RCLK.IMUX.21	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.2	mux
	TCELL0_RCLK.INODE.6	mux
	TCELL0_RCLK.INODE.20	mux
	TCELL0_RCLK.GND.20	mux
	TCELL0_RCLK.GND.21	mux
	TCELL0_RCLK.GND.22	mux
TCELL0_RCLK.IMUX.22	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.4	mux
	TCELL0_RCLK.INODE.8	mux
	TCELL0_RCLK.INODE.12	mux
	TCELL0_RCLK.GND.9	mux
	TCELL0_RCLK.GND.10	mux
	TCELL0_RCLK.GND.11	mux
TCELL0_RCLK.IMUX.23	TCELL0_VCC	mux
	TCELL0_RCLK.INODE.4	mux
	TCELL0_RCLK.INODE.8	mux
	TCELL0_RCLK.INODE.12	mux
	TCELL0_RCLK.GND.8	mux
	TCELL0_RCLK.GND.9	mux
	TCELL0_RCLK.GND.10	mux
TCELL0_RCLK.INODE.0	TCELL0_SNG.N.0.1	mux
	TCELL0_SNG.S.0.0	mux
	TCELL0_SNG.S.6.0	mux
	TCELL0_SNG.S.7.0	mux
	TCELL0_DBL.N.0.2	mux
	TCELL0_DBL.S.0.0	mux
TCELL0_RCLK.INODE.1	TCELL0_SNG.N.0.1	mux
	TCELL0_SNG.S.0.0	mux
	TCELL0_SNG.S.6.0	mux
	TCELL0_SNG.S.7.0	mux
	TCELL0_DBL.N.0.2	mux
	TCELL0_DBL.S.0.0	mux
TCELL0_RCLK.INODE.2	TCELL0_SNG.N.2.1	mux
	TCELL0_SNG.N.6.1	mux
	TCELL0_SNG.N.7.1	mux
	TCELL0_SNG.S.2.0	mux
	TCELL0_DBL.N.2.2	mux
	TCELL0_DBL.S.2.0	mux
TCELL0_RCLK.INODE.3	TCELL0_SNG.N.2.1	mux
	TCELL0_SNG.N.6.1	mux
	TCELL0_SNG.S.2.0	mux
	TCELL0_DBL.N.2.2	mux
	TCELL0_DBL.S.2.0	mux
	TCELL0_DBL.S.7.1	mux
TCELL0_RCLK.INODE.4	TCELL0_SNG.N.3.1	mux
	TCELL0_SNG.S.3.0	mux
	TCELL0_DBL.N.3.1	mux
	TCELL0_DBL.S.3.1	mux
	TCELL0_DBL.S.6.0	mux
	TCELL0_DBL.S.7.1	mux
TCELL0_RCLK.INODE.5	TCELL0_SNG.N.3.1	mux
	TCELL0_SNG.S.3.0	mux
	TCELL0_DBL.N.3.1	mux
	TCELL0_DBL.S.3.1	mux
	TCELL0_DBL.S.6.0	mux
	TCELL0_DBL.S.7.1	mux
TCELL0_RCLK.INODE.6	TCELL0_SNG.N.3.1	mux
	TCELL0_SNG.S.3.0	mux
	TCELL0_DBL.N.3.1	mux
	TCELL0_DBL.S.3.1	mux
	TCELL0_DBL.S.6.0	mux
	TCELL0_DBL.S.7.1	mux
TCELL0_RCLK.INODE.7	TCELL0_SNG.N.3.1	mux
	TCELL0_SNG.S.3.0	mux
	TCELL0_DBL.N.3.1	mux
	TCELL0_DBL.S.3.1	mux
	TCELL0_DBL.S.6.0	mux
	TCELL0_DBL.S.7.1	mux
TCELL0_RCLK.INODE.8	TCELL0_SNG.N.4.1	mux
	TCELL0_SNG.S.4.0	mux
	TCELL0_DBL.N.4.2	mux
	TCELL0_DBL.S.4.0	mux
	TCELL0_DBL.S.6.0	mux
	TCELL0_DBL.S.7.1	mux
TCELL0_RCLK.INODE.9	TCELL0_SNG.N.4.1	mux
	TCELL0_SNG.S.4.0	mux
	TCELL0_DBL.N.4.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.4.0	mux
	TCELL0_DBL.S.6.0	mux
TCELL0_RCLK.INODE.10	TCELL0_SNG.N.4.1	mux
	TCELL0_SNG.S.4.0	mux
	TCELL0_DBL.N.4.2	mux
	TCELL0_DBL.N.6.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.4.0	mux
TCELL0_RCLK.INODE.11	TCELL0_SNG.N.4.1	mux
	TCELL0_SNG.S.4.0	mux
	TCELL0_DBL.N.4.2	mux
	TCELL0_DBL.N.6.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.4.0	mux
TCELL0_RCLK.INODE.12	TCELL0_SNG.N.5.1	mux
	TCELL0_SNG.S.5.0	mux
	TCELL0_DBL.N.5.1	mux
	TCELL0_DBL.N.6.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.5.1	mux
TCELL0_RCLK.INODE.13	TCELL0_SNG.N.5.1	mux
	TCELL0_SNG.S.5.0	mux
	TCELL0_DBL.N.5.1	mux
	TCELL0_DBL.N.6.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.5.1	mux
TCELL0_RCLK.INODE.14	TCELL0_SNG.N.5.1	mux
	TCELL0_SNG.S.5.0	mux
	TCELL0_DBL.N.5.1	mux
	TCELL0_DBL.N.6.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.5.1	mux
TCELL0_RCLK.INODE.15	TCELL0_SNG.N.5.1	mux
	TCELL0_SNG.S.5.0	mux
	TCELL0_DBL.N.5.1	mux
	TCELL0_DBL.N.6.2	mux
	TCELL0_DBL.N.7.1	mux
	TCELL0_DBL.S.5.1	mux
TCELL0_RCLK.INODE.16	TCELL0_SNG.N.0.1	mux
	TCELL0_SNG.S.0.0	mux
	TCELL0_SNG.S.6.0	mux
	TCELL0_SNG.S.7.0	mux
	TCELL0_DBL.N.0.2	mux
	TCELL0_DBL.S.0.0	mux
TCELL0_RCLK.INODE.17	TCELL0_SNG.N.0.1	mux
	TCELL0_SNG.S.0.0	mux
	TCELL0_SNG.S.6.0	mux
	TCELL0_SNG.S.7.0	mux
	TCELL0_DBL.N.0.2	mux
	TCELL0_DBL.S.0.0	mux
TCELL0_RCLK.INODE.18	TCELL0_SNG.N.1.1	mux
	TCELL0_SNG.S.1.0	mux
	TCELL0_SNG.S.6.0	mux
	TCELL0_SNG.S.7.0	mux
	TCELL0_DBL.N.1.1	mux
	TCELL0_DBL.S.1.1	mux
TCELL0_RCLK.INODE.19	TCELL0_SNG.N.1.1	mux
	TCELL0_SNG.N.7.1	mux
	TCELL0_SNG.S.1.0	mux
	TCELL0_SNG.S.6.0	mux
	TCELL0_DBL.N.1.1	mux
	TCELL0_DBL.S.1.1	mux
TCELL0_RCLK.INODE.20	TCELL0_SNG.N.1.1	mux
	TCELL0_SNG.N.6.1	mux
	TCELL0_SNG.N.7.1	mux
	TCELL0_SNG.S.1.0	mux
	TCELL0_DBL.N.1.1	mux
	TCELL0_DBL.S.1.1	mux
TCELL0_RCLK.INODE.21	TCELL0_SNG.N.1.1	mux
	TCELL0_SNG.N.6.1	mux
	TCELL0_SNG.N.7.1	mux
	TCELL0_SNG.S.1.0	mux
	TCELL0_DBL.N.1.1	mux
	TCELL0_DBL.S.1.1	mux
TCELL0_RCLK.INODE.22	TCELL0_SNG.N.2.1	mux
	TCELL0_SNG.N.6.1	mux
	TCELL0_SNG.N.7.1	mux
	TCELL0_SNG.S.2.0	mux
	TCELL0_DBL.N.2.2	mux
	TCELL0_DBL.S.2.0	mux
TCELL0_RCLK.INODE.23	TCELL0_SNG.N.2.1	mux
	TCELL0_SNG.N.6.1	mux
	TCELL0_SNG.N.7.1	mux
	TCELL0_SNG.S.2.0	mux
	TCELL0_DBL.N.2.2	mux
	TCELL0_DBL.S.2.0	mux
TCELL1_RCLK.IMUX.0	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.3	mux
	TCELL1_RCLK.INODE.7	mux
	TCELL1_RCLK.INODE.16	mux
	TCELL1_RCLK.INODE.21	mux
	TCELL1_RCLK.GND.12	mux
	TCELL1_RCLK.GND.13	mux
TCELL1_RCLK.IMUX.1	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.3	mux
	TCELL1_RCLK.INODE.7	mux
	TCELL1_RCLK.INODE.16	mux
	TCELL1_RCLK.INODE.21	mux
	TCELL1_RCLK.GND.3	mux
	TCELL1_RCLK.GND.4	mux
TCELL1_RCLK.IMUX.2	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.5	mux
	TCELL1_RCLK.INODE.9	mux
	TCELL1_RCLK.INODE.13	mux
	TCELL1_RCLK.INODE.16	mux
	TCELL1_RCLK.GND.14	mux
	TCELL1_RCLK.GND.15	mux
TCELL1_RCLK.IMUX.3	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.0	mux
	TCELL1_RCLK.INODE.5	mux
	TCELL1_RCLK.INODE.9	mux
	TCELL1_RCLK.INODE.13	mux
	TCELL1_RCLK.INODE.18	mux
	TCELL1_RCLK.INODE.22	mux
TCELL1_RCLK.IMUX.4	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.0	mux
	TCELL1_RCLK.INODE.5	mux
	TCELL1_RCLK.INODE.9	mux
	TCELL1_RCLK.INODE.13	mux
	TCELL1_RCLK.INODE.18	mux
	TCELL1_RCLK.INODE.22	mux
TCELL1_RCLK.IMUX.5	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.0	mux
	TCELL1_RCLK.INODE.11	mux
	TCELL1_RCLK.INODE.15	mux
	TCELL1_RCLK.INODE.18	mux
	TCELL1_RCLK.INODE.22	mux
	TCELL1_RCLK.GND.5	mux
TCELL1_RCLK.IMUX.6	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.2	mux
	TCELL1_RCLK.INODE.6	mux
	TCELL1_RCLK.INODE.11	mux
	TCELL1_RCLK.INODE.15	mux
	TCELL1_RCLK.INODE.20	mux
	TCELL1_RCLK.GND.19	mux
TCELL1_RCLK.IMUX.7	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.2	mux
	TCELL1_RCLK.INODE.6	mux
	TCELL1_RCLK.INODE.11	mux
	TCELL1_RCLK.INODE.15	mux
	TCELL1_RCLK.INODE.20	mux
	TCELL1_RCLK.GND.6	mux
TCELL1_RCLK.IMUX.8	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.3	mux
	TCELL1_RCLK.INODE.7	mux
	TCELL1_RCLK.INODE.16	mux
	TCELL1_RCLK.INODE.21	mux
	TCELL1_RCLK.GND.12	mux
	TCELL1_RCLK.GND.13	mux
TCELL1_RCLK.IMUX.9	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.3	mux
	TCELL1_RCLK.INODE.5	mux
	TCELL1_RCLK.INODE.7	mux
	TCELL1_RCLK.INODE.16	mux
	TCELL1_RCLK.GND.3	mux
	TCELL1_RCLK.GND.4	mux
TCELL1_RCLK.IMUX.10	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.5	mux
	TCELL1_RCLK.INODE.9	mux
	TCELL1_RCLK.INODE.13	mux
	TCELL1_RCLK.INODE.16	mux
	TCELL1_RCLK.GND.14	mux
	TCELL1_RCLK.GND.15	mux
TCELL1_RCLK.IMUX.11	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.0	mux
	TCELL1_RCLK.INODE.5	mux
	TCELL1_RCLK.INODE.9	mux
	TCELL1_RCLK.INODE.13	mux
	TCELL1_RCLK.INODE.18	mux
	TCELL1_RCLK.INODE.22	mux
TCELL1_RCLK.IMUX.12	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.0	mux
	TCELL1_RCLK.INODE.9	mux
	TCELL1_RCLK.INODE.11	mux
	TCELL1_RCLK.INODE.13	mux
	TCELL1_RCLK.INODE.18	mux
	TCELL1_RCLK.INODE.22	mux
TCELL1_RCLK.IMUX.13	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.0	mux
	TCELL1_RCLK.INODE.11	mux
	TCELL1_RCLK.INODE.15	mux
	TCELL1_RCLK.INODE.18	mux
	TCELL1_RCLK.INODE.22	mux
	TCELL1_RCLK.GND.5	mux
TCELL1_RCLK.IMUX.14	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.2	mux
	TCELL1_RCLK.INODE.6	mux
	TCELL1_RCLK.INODE.11	mux
	TCELL1_RCLK.INODE.15	mux
	TCELL1_RCLK.INODE.20	mux
	TCELL1_RCLK.GND.19	mux
TCELL1_RCLK.IMUX.15	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.2	mux
	TCELL1_RCLK.INODE.6	mux
	TCELL1_RCLK.INODE.15	mux
	TCELL1_RCLK.INODE.20	mux
	TCELL1_RCLK.GND.6	mux
	TCELL1_RCLK.GND.7	mux
TCELL1_RCLK.IMUX.16	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.19	mux
	TCELL1_RCLK.INODE.21	mux
	TCELL1_RCLK.INODE.23	mux
	TCELL1_RCLK.GND.16	mux
	TCELL1_RCLK.GND.17	mux
	TCELL1_RCLK.GND.18	mux
TCELL1_RCLK.IMUX.17	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.1	mux
	TCELL1_RCLK.INODE.19	mux
	TCELL1_RCLK.INODE.23	mux
	TCELL1_RCLK.GND.16	mux
	TCELL1_RCLK.GND.17	mux
	TCELL1_RCLK.GND.18	mux
TCELL1_RCLK.IMUX.18	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.3	mux
	TCELL1_RCLK.INODE.7	mux
	TCELL1_RCLK.INODE.21	mux
	TCELL1_RCLK.GND.0	mux
	TCELL1_RCLK.GND.1	mux
	TCELL1_RCLK.GND.2	mux
TCELL1_RCLK.IMUX.19	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.3	mux
	TCELL1_RCLK.INODE.7	mux
	TCELL1_RCLK.INODE.21	mux
	TCELL1_RCLK.GND.0	mux
	TCELL1_RCLK.GND.1	mux
	TCELL1_RCLK.GND.2	mux
TCELL1_RCLK.IMUX.20	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.2	mux
	TCELL1_RCLK.INODE.6	mux
	TCELL1_RCLK.INODE.20	mux
	TCELL1_RCLK.GND.21	mux
	TCELL1_RCLK.GND.22	mux
	TCELL1_RCLK.GND.23	mux
TCELL1_RCLK.IMUX.21	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.2	mux
	TCELL1_RCLK.INODE.6	mux
	TCELL1_RCLK.INODE.20	mux
	TCELL1_RCLK.GND.20	mux
	TCELL1_RCLK.GND.21	mux
	TCELL1_RCLK.GND.22	mux
TCELL1_RCLK.IMUX.22	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.4	mux
	TCELL1_RCLK.INODE.8	mux
	TCELL1_RCLK.INODE.12	mux
	TCELL1_RCLK.GND.9	mux
	TCELL1_RCLK.GND.10	mux
	TCELL1_RCLK.GND.11	mux
TCELL1_RCLK.IMUX.23	TCELL0_VCC	mux
	TCELL1_RCLK.INODE.4	mux
	TCELL1_RCLK.INODE.8	mux
	TCELL1_RCLK.INODE.12	mux
	TCELL1_RCLK.GND.8	mux
	TCELL1_RCLK.GND.9	mux
	TCELL1_RCLK.GND.10	mux
TCELL1_RCLK.INODE.0	TCELL1_SNG.N.0.1	mux
	TCELL1_SNG.S.0.0	mux
	TCELL1_SNG.S.6.0	mux
	TCELL1_SNG.S.7.0	mux
	TCELL1_DBL.N.0.2	mux
	TCELL1_DBL.S.0.0	mux
TCELL1_RCLK.INODE.1	TCELL1_SNG.N.0.1	mux
	TCELL1_SNG.S.0.0	mux
	TCELL1_SNG.S.6.0	mux
	TCELL1_SNG.S.7.0	mux
	TCELL1_DBL.N.0.2	mux
	TCELL1_DBL.S.0.0	mux
TCELL1_RCLK.INODE.2	TCELL1_SNG.N.2.1	mux
	TCELL1_SNG.N.6.1	mux
	TCELL1_SNG.N.7.1	mux
	TCELL1_SNG.S.2.0	mux
	TCELL1_DBL.N.2.2	mux
	TCELL1_DBL.S.2.0	mux
TCELL1_RCLK.INODE.3	TCELL1_SNG.N.2.1	mux
	TCELL1_SNG.N.6.1	mux
	TCELL1_SNG.S.2.0	mux
	TCELL1_DBL.N.2.2	mux
	TCELL1_DBL.S.2.0	mux
	TCELL1_DBL.S.7.1	mux
TCELL1_RCLK.INODE.4	TCELL1_SNG.N.3.1	mux
	TCELL1_SNG.S.3.0	mux
	TCELL1_DBL.N.3.1	mux
	TCELL1_DBL.S.3.1	mux
	TCELL1_DBL.S.6.0	mux
	TCELL1_DBL.S.7.1	mux
TCELL1_RCLK.INODE.5	TCELL1_SNG.N.3.1	mux
	TCELL1_SNG.S.3.0	mux
	TCELL1_DBL.N.3.1	mux
	TCELL1_DBL.S.3.1	mux
	TCELL1_DBL.S.6.0	mux
	TCELL1_DBL.S.7.1	mux
TCELL1_RCLK.INODE.6	TCELL1_SNG.N.3.1	mux
	TCELL1_SNG.S.3.0	mux
	TCELL1_DBL.N.3.1	mux
	TCELL1_DBL.S.3.1	mux
	TCELL1_DBL.S.6.0	mux
	TCELL1_DBL.S.7.1	mux
TCELL1_RCLK.INODE.7	TCELL1_SNG.N.3.1	mux
	TCELL1_SNG.S.3.0	mux
	TCELL1_DBL.N.3.1	mux
	TCELL1_DBL.S.3.1	mux
	TCELL1_DBL.S.6.0	mux
	TCELL1_DBL.S.7.1	mux
TCELL1_RCLK.INODE.8	TCELL1_SNG.N.4.1	mux
	TCELL1_SNG.S.4.0	mux
	TCELL1_DBL.N.4.2	mux
	TCELL1_DBL.S.4.0	mux
	TCELL1_DBL.S.6.0	mux
	TCELL1_DBL.S.7.1	mux
TCELL1_RCLK.INODE.9	TCELL1_SNG.N.4.1	mux
	TCELL1_SNG.S.4.0	mux
	TCELL1_DBL.N.4.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.4.0	mux
	TCELL1_DBL.S.6.0	mux
TCELL1_RCLK.INODE.10	TCELL1_SNG.N.4.1	mux
	TCELL1_SNG.S.4.0	mux
	TCELL1_DBL.N.4.2	mux
	TCELL1_DBL.N.6.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.4.0	mux
TCELL1_RCLK.INODE.11	TCELL1_SNG.N.4.1	mux
	TCELL1_SNG.S.4.0	mux
	TCELL1_DBL.N.4.2	mux
	TCELL1_DBL.N.6.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.4.0	mux
TCELL1_RCLK.INODE.12	TCELL1_SNG.N.5.1	mux
	TCELL1_SNG.S.5.0	mux
	TCELL1_DBL.N.5.1	mux
	TCELL1_DBL.N.6.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.5.1	mux
TCELL1_RCLK.INODE.13	TCELL1_SNG.N.5.1	mux
	TCELL1_SNG.S.5.0	mux
	TCELL1_DBL.N.5.1	mux
	TCELL1_DBL.N.6.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.5.1	mux
TCELL1_RCLK.INODE.14	TCELL1_SNG.N.5.1	mux
	TCELL1_SNG.S.5.0	mux
	TCELL1_DBL.N.5.1	mux
	TCELL1_DBL.N.6.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.5.1	mux
TCELL1_RCLK.INODE.15	TCELL1_SNG.N.5.1	mux
	TCELL1_SNG.S.5.0	mux
	TCELL1_DBL.N.5.1	mux
	TCELL1_DBL.N.6.2	mux
	TCELL1_DBL.N.7.1	mux
	TCELL1_DBL.S.5.1	mux
TCELL1_RCLK.INODE.16	TCELL1_SNG.N.0.1	mux
	TCELL1_SNG.S.0.0	mux
	TCELL1_SNG.S.6.0	mux
	TCELL1_SNG.S.7.0	mux
	TCELL1_DBL.N.0.2	mux
	TCELL1_DBL.S.0.0	mux
TCELL1_RCLK.INODE.17	TCELL1_SNG.N.0.1	mux
	TCELL1_SNG.S.0.0	mux
	TCELL1_SNG.S.6.0	mux
	TCELL1_SNG.S.7.0	mux
	TCELL1_DBL.N.0.2	mux
	TCELL1_DBL.S.0.0	mux
TCELL1_RCLK.INODE.18	TCELL1_SNG.N.1.1	mux
	TCELL1_SNG.S.1.0	mux
	TCELL1_SNG.S.6.0	mux
	TCELL1_SNG.S.7.0	mux
	TCELL1_DBL.N.1.1	mux
	TCELL1_DBL.S.1.1	mux
TCELL1_RCLK.INODE.19	TCELL1_SNG.N.1.1	mux
	TCELL1_SNG.N.7.1	mux
	TCELL1_SNG.S.1.0	mux
	TCELL1_SNG.S.6.0	mux
	TCELL1_DBL.N.1.1	mux
	TCELL1_DBL.S.1.1	mux
TCELL1_RCLK.INODE.20	TCELL1_SNG.N.1.1	mux
	TCELL1_SNG.N.6.1	mux
	TCELL1_SNG.N.7.1	mux
	TCELL1_SNG.S.1.0	mux
	TCELL1_DBL.N.1.1	mux
	TCELL1_DBL.S.1.1	mux
TCELL1_RCLK.INODE.21	TCELL1_SNG.N.1.1	mux
	TCELL1_SNG.N.6.1	mux
	TCELL1_SNG.N.7.1	mux
	TCELL1_SNG.S.1.0	mux
	TCELL1_DBL.N.1.1	mux
	TCELL1_DBL.S.1.1	mux
TCELL1_RCLK.INODE.22	TCELL1_SNG.N.2.1	mux
	TCELL1_SNG.N.6.1	mux
	TCELL1_SNG.N.7.1	mux
	TCELL1_SNG.S.2.0	mux
	TCELL1_DBL.N.2.2	mux
	TCELL1_DBL.S.2.0	mux
TCELL1_RCLK.INODE.23	TCELL1_SNG.N.2.1	mux
	TCELL1_SNG.N.6.1	mux
	TCELL1_SNG.N.7.1	mux
	TCELL1_SNG.S.2.0	mux
	TCELL1_DBL.N.2.2	mux
	TCELL1_DBL.S.2.0	mux

Bel BUFCE_LEAF_S0

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S0
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.0
CLK_CASC_IN	input	TCELL1:RCLK.IMUX.23
CLK_LEAF	output	TCELL2:GCLK0
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S1

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S1
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.1
CLK_LEAF	output	TCELL2:GCLK1
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S2

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S2
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.2
CLK_LEAF	output	TCELL2:GCLK2
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S3

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S3
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.3
CLK_LEAF	output	TCELL2:GCLK3
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S4

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S4
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.4
CLK_LEAF	output	TCELL2:GCLK4
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S5

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S5
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.5
CLK_LEAF	output	TCELL2:GCLK5
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S6

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S6
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.6
CLK_LEAF	output	TCELL2:GCLK6
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S7

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S7
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.7
CLK_LEAF	output	TCELL2:GCLK7
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S8

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S8
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.0
CLK_LEAF	output	TCELL2:GCLK8
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S9

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S9
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.1
CLK_LEAF	output	TCELL2:GCLK9
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S10

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S10
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.2
CLK_LEAF	output	TCELL2:GCLK10
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S11

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S11
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.3
CLK_LEAF	output	TCELL2:GCLK11
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S12

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S12
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.4
CLK_LEAF	output	TCELL2:GCLK12
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S13

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S13
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.5
CLK_LEAF	output	TCELL2:GCLK13
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S14

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S14
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.6
CLK_LEAF	output	TCELL2:GCLK14
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_S15

ultrascaleplus RCLK_INT bel BUFCE_LEAF_S15
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.7
CLK_LEAF	output	TCELL2:GCLK15
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N0

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N0
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.8
CLK_LEAF	output	TCELL0:GCLK0
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N1

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N1
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.9
CLK_LEAF	output	TCELL0:GCLK1
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N2

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N2
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.10
CLK_LEAF	output	TCELL0:GCLK2
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N3

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N3
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.11
CLK_LEAF	output	TCELL0:GCLK3
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N4

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N4
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.12
CLK_LEAF	output	TCELL0:GCLK4
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N5

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N5
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.13
CLK_LEAF	output	TCELL0:GCLK5
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N6

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N6
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.14
CLK_LEAF	output	TCELL0:GCLK6
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N7

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N7
Pin	Direction	Wires
CE_INT	input	TCELL1:RCLK.IMUX.15
CLK_LEAF	output	TCELL0:GCLK7
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N8

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N8
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.8
CLK_LEAF	output	TCELL0:GCLK8
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N9

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N9
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.9
CLK_LEAF	output	TCELL0:GCLK9
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N10

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N10
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.10
CLK_LEAF	output	TCELL0:GCLK10
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N11

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N11
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.11
CLK_LEAF	output	TCELL0:GCLK11
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N12

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N12
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.12
CLK_LEAF	output	TCELL0:GCLK12
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N13

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N13
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.13
CLK_LEAF	output	TCELL0:GCLK13
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N14

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N14
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.14
CLK_LEAF	output	TCELL0:GCLK14
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel BUFCE_LEAF_N15

ultrascaleplus RCLK_INT bel BUFCE_LEAF_N15
Pin	Direction	Wires
CE_INT	input	TCELL0:RCLK.IMUX.15
CLK_LEAF	output	TCELL0:GCLK15
ENSEL_PROG	input	TCELL1:RCLK.IMUX.22

Bel RCLK_INT_CLK

ultrascaleplus RCLK_INT bel RCLK_INT_CLK
Pin	Direction	Wires

Bel wires

ultrascaleplus RCLK_INT bel wires
Wire	Pins
TCELL0:GCLK0	BUFCE_LEAF_N0.CLK_LEAF
TCELL0:GCLK1	BUFCE_LEAF_N1.CLK_LEAF
TCELL0:GCLK2	BUFCE_LEAF_N2.CLK_LEAF
TCELL0:GCLK3	BUFCE_LEAF_N3.CLK_LEAF
TCELL0:GCLK4	BUFCE_LEAF_N4.CLK_LEAF
TCELL0:GCLK5	BUFCE_LEAF_N5.CLK_LEAF
TCELL0:GCLK6	BUFCE_LEAF_N6.CLK_LEAF
TCELL0:GCLK7	BUFCE_LEAF_N7.CLK_LEAF
TCELL0:GCLK8	BUFCE_LEAF_N8.CLK_LEAF
TCELL0:GCLK9	BUFCE_LEAF_N9.CLK_LEAF
TCELL0:GCLK10	BUFCE_LEAF_N10.CLK_LEAF
TCELL0:GCLK11	BUFCE_LEAF_N11.CLK_LEAF
TCELL0:GCLK12	BUFCE_LEAF_N12.CLK_LEAF
TCELL0:GCLK13	BUFCE_LEAF_N13.CLK_LEAF
TCELL0:GCLK14	BUFCE_LEAF_N14.CLK_LEAF
TCELL0:GCLK15	BUFCE_LEAF_N15.CLK_LEAF
TCELL0:RCLK.IMUX.0	BUFCE_LEAF_S8.CE_INT
TCELL0:RCLK.IMUX.1	BUFCE_LEAF_S9.CE_INT
TCELL0:RCLK.IMUX.2	BUFCE_LEAF_S10.CE_INT
TCELL0:RCLK.IMUX.3	BUFCE_LEAF_S11.CE_INT
TCELL0:RCLK.IMUX.4	BUFCE_LEAF_S12.CE_INT
TCELL0:RCLK.IMUX.5	BUFCE_LEAF_S13.CE_INT
TCELL0:RCLK.IMUX.6	BUFCE_LEAF_S14.CE_INT
TCELL0:RCLK.IMUX.7	BUFCE_LEAF_S15.CE_INT
TCELL0:RCLK.IMUX.8	BUFCE_LEAF_N8.CE_INT
TCELL0:RCLK.IMUX.9	BUFCE_LEAF_N9.CE_INT
TCELL0:RCLK.IMUX.10	BUFCE_LEAF_N10.CE_INT
TCELL0:RCLK.IMUX.11	BUFCE_LEAF_N11.CE_INT
TCELL0:RCLK.IMUX.12	BUFCE_LEAF_N12.CE_INT
TCELL0:RCLK.IMUX.13	BUFCE_LEAF_N13.CE_INT
TCELL0:RCLK.IMUX.14	BUFCE_LEAF_N14.CE_INT
TCELL0:RCLK.IMUX.15	BUFCE_LEAF_N15.CE_INT
TCELL1:RCLK.IMUX.0	BUFCE_LEAF_S0.CE_INT
TCELL1:RCLK.IMUX.1	BUFCE_LEAF_S1.CE_INT
TCELL1:RCLK.IMUX.2	BUFCE_LEAF_S2.CE_INT
TCELL1:RCLK.IMUX.3	BUFCE_LEAF_S3.CE_INT
TCELL1:RCLK.IMUX.4	BUFCE_LEAF_S4.CE_INT
TCELL1:RCLK.IMUX.5	BUFCE_LEAF_S5.CE_INT
TCELL1:RCLK.IMUX.6	BUFCE_LEAF_S6.CE_INT
TCELL1:RCLK.IMUX.7	BUFCE_LEAF_S7.CE_INT
TCELL1:RCLK.IMUX.8	BUFCE_LEAF_N0.CE_INT
TCELL1:RCLK.IMUX.9	BUFCE_LEAF_N1.CE_INT
TCELL1:RCLK.IMUX.10	BUFCE_LEAF_N2.CE_INT
TCELL1:RCLK.IMUX.11	BUFCE_LEAF_N3.CE_INT
TCELL1:RCLK.IMUX.12	BUFCE_LEAF_N4.CE_INT
TCELL1:RCLK.IMUX.13	BUFCE_LEAF_N5.CE_INT
TCELL1:RCLK.IMUX.14	BUFCE_LEAF_N6.CE_INT
TCELL1:RCLK.IMUX.15	BUFCE_LEAF_N7.CE_INT
TCELL1:RCLK.IMUX.22	BUFCE_LEAF_S0.ENSEL_PROG, BUFCE_LEAF_S1.ENSEL_PROG, BUFCE_LEAF_S2.ENSEL_PROG, BUFCE_LEAF_S3.ENSEL_PROG, BUFCE_LEAF_S4.ENSEL_PROG, BUFCE_LEAF_S5.ENSEL_PROG, BUFCE_LEAF_S6.ENSEL_PROG, BUFCE_LEAF_S7.ENSEL_PROG, BUFCE_LEAF_S8.ENSEL_PROG, BUFCE_LEAF_S9.ENSEL_PROG, BUFCE_LEAF_S10.ENSEL_PROG, BUFCE_LEAF_S11.ENSEL_PROG, BUFCE_LEAF_S12.ENSEL_PROG, BUFCE_LEAF_S13.ENSEL_PROG, BUFCE_LEAF_S14.ENSEL_PROG, BUFCE_LEAF_S15.ENSEL_PROG, BUFCE_LEAF_N0.ENSEL_PROG, BUFCE_LEAF_N1.ENSEL_PROG, BUFCE_LEAF_N2.ENSEL_PROG, BUFCE_LEAF_N3.ENSEL_PROG, BUFCE_LEAF_N4.ENSEL_PROG, BUFCE_LEAF_N5.ENSEL_PROG, BUFCE_LEAF_N6.ENSEL_PROG, BUFCE_LEAF_N7.ENSEL_PROG, BUFCE_LEAF_N8.ENSEL_PROG, BUFCE_LEAF_N9.ENSEL_PROG, BUFCE_LEAF_N10.ENSEL_PROG, BUFCE_LEAF_N11.ENSEL_PROG, BUFCE_LEAF_N12.ENSEL_PROG, BUFCE_LEAF_N13.ENSEL_PROG, BUFCE_LEAF_N14.ENSEL_PROG, BUFCE_LEAF_N15.ENSEL_PROG
TCELL1:RCLK.IMUX.23	BUFCE_LEAF_S0.CLK_CASC_IN
TCELL2:GCLK0	BUFCE_LEAF_S0.CLK_LEAF
TCELL2:GCLK1	BUFCE_LEAF_S1.CLK_LEAF
TCELL2:GCLK2	BUFCE_LEAF_S2.CLK_LEAF
TCELL2:GCLK3	BUFCE_LEAF_S3.CLK_LEAF
TCELL2:GCLK4	BUFCE_LEAF_S4.CLK_LEAF
TCELL2:GCLK5	BUFCE_LEAF_S5.CLK_LEAF
TCELL2:GCLK6	BUFCE_LEAF_S6.CLK_LEAF
TCELL2:GCLK7	BUFCE_LEAF_S7.CLK_LEAF
TCELL2:GCLK8	BUFCE_LEAF_S8.CLK_LEAF
TCELL2:GCLK9	BUFCE_LEAF_S9.CLK_LEAF
TCELL2:GCLK10	BUFCE_LEAF_S10.CLK_LEAF
TCELL2:GCLK11	BUFCE_LEAF_S11.CLK_LEAF
TCELL2:GCLK12	BUFCE_LEAF_S12.CLK_LEAF
TCELL2:GCLK13	BUFCE_LEAF_S13.CLK_LEAF
TCELL2:GCLK14	BUFCE_LEAF_S14.CLK_LEAF
TCELL2:GCLK15	BUFCE_LEAF_S15.CLK_LEAF

Keyboard shortcuts

Project Combine