DSP

Tile DSP

Cells: 4 IRIs: 0

Bel DSP0

virtex4 DSP bel DSP0
Pin	Direction	Wires
A0	input	TCELL0:IMUX.IMUX4
A1	input	TCELL0:IMUX.IMUX5
A10	input	TCELL2:IMUX.IMUX6
A11	input	TCELL2:IMUX.IMUX7
A12	input	TCELL3:IMUX.IMUX4
A13	input	TCELL3:IMUX.IMUX5
A14	input	TCELL3:IMUX.IMUX6
A15	input	TCELL3:IMUX.IMUX7
A16	input	TCELL0:IMUX.IMUX27
A17	input	TCELL2:IMUX.IMUX27
A2	input	TCELL0:IMUX.IMUX6
A3	input	TCELL0:IMUX.IMUX7
A4	input	TCELL1:IMUX.IMUX4
A5	input	TCELL1:IMUX.IMUX5
A6	input	TCELL1:IMUX.IMUX6
A7	input	TCELL1:IMUX.IMUX7
A8	input	TCELL2:IMUX.IMUX4
A9	input	TCELL2:IMUX.IMUX5
B0	input	TCELL0:IMUX.IMUX12
B1	input	TCELL0:IMUX.IMUX13
B10	input	TCELL2:IMUX.IMUX14
B11	input	TCELL2:IMUX.IMUX15
B12	input	TCELL3:IMUX.IMUX12
B13	input	TCELL3:IMUX.IMUX13
B14	input	TCELL3:IMUX.IMUX14
B15	input	TCELL3:IMUX.IMUX15
B16	input	TCELL0:IMUX.IMUX26
B17	input	TCELL2:IMUX.IMUX26
B2	input	TCELL0:IMUX.IMUX14
B3	input	TCELL0:IMUX.IMUX15
B4	input	TCELL1:IMUX.IMUX12
B5	input	TCELL1:IMUX.IMUX13
B6	input	TCELL1:IMUX.IMUX14
B7	input	TCELL1:IMUX.IMUX15
B8	input	TCELL2:IMUX.IMUX12
B9	input	TCELL2:IMUX.IMUX13
C0	input	TCELL0:IMUX.IMUX16
C1	input	TCELL0:IMUX.IMUX17
C10	input	TCELL2:IMUX.IMUX18
C11	input	TCELL2:IMUX.IMUX19
C12	input	TCELL3:IMUX.IMUX16
C13	input	TCELL3:IMUX.IMUX17
C14	input	TCELL3:IMUX.IMUX18
C15	input	TCELL3:IMUX.IMUX19
C16	input	TCELL0:IMUX.IMUX20
C17	input	TCELL0:IMUX.IMUX21
C18	input	TCELL0:IMUX.IMUX22
C19	input	TCELL0:IMUX.IMUX23
C2	input	TCELL0:IMUX.IMUX18
C20	input	TCELL1:IMUX.IMUX20
C21	input	TCELL1:IMUX.IMUX21
C22	input	TCELL1:IMUX.IMUX22
C23	input	TCELL1:IMUX.IMUX23
C24	input	TCELL2:IMUX.IMUX20
C25	input	TCELL2:IMUX.IMUX21
C26	input	TCELL2:IMUX.IMUX22
C27	input	TCELL2:IMUX.IMUX23
C28	input	TCELL3:IMUX.IMUX20
C29	input	TCELL3:IMUX.IMUX21
C3	input	TCELL0:IMUX.IMUX19
C30	input	TCELL3:IMUX.IMUX22
C31	input	TCELL3:IMUX.IMUX23
C32	input	TCELL0:IMUX.BYP0
C33	input	TCELL0:IMUX.BYP1
C34	input	TCELL0:IMUX.BYP2
C35	input	TCELL0:IMUX.BYP3
C36	input	TCELL1:IMUX.BYP0
C37	input	TCELL1:IMUX.BYP1
C38	input	TCELL1:IMUX.BYP2
C39	input	TCELL1:IMUX.BYP3
C4	input	TCELL1:IMUX.IMUX16
C40	input	TCELL2:IMUX.BYP0
C41	input	TCELL2:IMUX.BYP1
C42	input	TCELL2:IMUX.BYP2
C43	input	TCELL2:IMUX.BYP3
C44	input	TCELL3:IMUX.BYP0
C45	input	TCELL3:IMUX.BYP1
C46	input	TCELL3:IMUX.BYP2
C47	input	TCELL3:IMUX.BYP3
C5	input	TCELL1:IMUX.IMUX17
C6	input	TCELL1:IMUX.IMUX18
C7	input	TCELL1:IMUX.IMUX19
C8	input	TCELL2:IMUX.IMUX16
C9	input	TCELL2:IMUX.IMUX17
CARRYIN	input	TCELL0:IMUX.IMUX29
CARRYINSEL0	input	TCELL0:IMUX.IMUX30
CARRYINSEL1	input	TCELL0:IMUX.IMUX31
CEA	input	TCELL0:IMUX.CE0
CEB	input	TCELL0:IMUX.CE1
CEC	input	TCELL2:IMUX.CE0
CECARRYIN	input	TCELL2:IMUX.CE1
CECINSUB	input	TCELL2:IMUX.CE3
CECTRL	input	TCELL2:IMUX.CE2
CEM	input	TCELL0:IMUX.CE2
CEP	input	TCELL0:IMUX.CE3
CLK	input	TCELL2:IMUX.CLK0
OPMODE0	input	TCELL0:IMUX.IMUX24
OPMODE1	input	TCELL0:IMUX.IMUX25
OPMODE2	input	TCELL1:IMUX.IMUX28
OPMODE3	input	TCELL2:IMUX.IMUX24
OPMODE4	input	TCELL2:IMUX.IMUX25
OPMODE5	input	TCELL3:IMUX.IMUX30
OPMODE6	input	TCELL3:IMUX.IMUX31
P0	output	TCELL0:OUT.HALF.BOT4, TCELL0:OUT.HALF.TOP4
P1	output	TCELL0:OUT.HALF.BOT5, TCELL0:OUT.HALF.TOP5
P10	output	TCELL2:OUT.HALF.BOT6, TCELL2:OUT.HALF.TOP6
P11	output	TCELL2:OUT.HALF.BOT7, TCELL2:OUT.HALF.TOP7
P12	output	TCELL3:OUT.HALF.BOT4, TCELL3:OUT.HALF.TOP4
P13	output	TCELL3:OUT.HALF.BOT5, TCELL3:OUT.HALF.TOP5
P14	output	TCELL3:OUT.HALF.BOT6, TCELL3:OUT.HALF.TOP6
P15	output	TCELL3:OUT.HALF.BOT7, TCELL3:OUT.HALF.TOP7
P16	output	TCELL0:OUT.BEST4
P17	output	TCELL0:OUT.BEST5
P18	output	TCELL0:OUT.BEST6
P19	output	TCELL0:OUT.BEST7
P2	output	TCELL0:OUT.HALF.BOT6, TCELL0:OUT.HALF.TOP6
P20	output	TCELL1:OUT.BEST4
P21	output	TCELL1:OUT.BEST5
P22	output	TCELL1:OUT.BEST6
P23	output	TCELL1:OUT.BEST7
P24	output	TCELL2:OUT.BEST4
P25	output	TCELL2:OUT.BEST5
P26	output	TCELL2:OUT.BEST6
P27	output	TCELL2:OUT.BEST7
P28	output	TCELL3:OUT.BEST4
P29	output	TCELL3:OUT.BEST5
P3	output	TCELL0:OUT.HALF.BOT7, TCELL0:OUT.HALF.TOP7
P30	output	TCELL3:OUT.BEST6
P31	output	TCELL3:OUT.BEST7
P32	output	TCELL0:OUT.SEC4
P33	output	TCELL0:OUT.SEC5
P34	output	TCELL0:OUT.SEC6
P35	output	TCELL0:OUT.SEC7
P36	output	TCELL1:OUT.SEC4
P37	output	TCELL1:OUT.SEC5
P38	output	TCELL1:OUT.SEC6
P39	output	TCELL1:OUT.SEC7
P4	output	TCELL1:OUT.HALF.BOT4, TCELL1:OUT.HALF.TOP4
P40	output	TCELL2:OUT.SEC4
P41	output	TCELL2:OUT.SEC5
P42	output	TCELL2:OUT.SEC6
P43	output	TCELL2:OUT.SEC7
P44	output	TCELL3:OUT.SEC4
P45	output	TCELL3:OUT.SEC5
P46	output	TCELL3:OUT.SEC6
P47	output	TCELL3:OUT.SEC7
P5	output	TCELL1:OUT.HALF.BOT5, TCELL1:OUT.HALF.TOP5
P6	output	TCELL1:OUT.HALF.BOT6, TCELL1:OUT.HALF.TOP6
P7	output	TCELL1:OUT.HALF.BOT7, TCELL1:OUT.HALF.TOP7
P8	output	TCELL2:OUT.HALF.BOT4, TCELL2:OUT.HALF.TOP4
P9	output	TCELL2:OUT.HALF.BOT5, TCELL2:OUT.HALF.TOP5
RSTA	input	TCELL0:IMUX.SR0
RSTB	input	TCELL0:IMUX.SR1
RSTC	input	TCELL2:IMUX.SR0
RSTCARRYIN	input	TCELL2:IMUX.SR1
RSTCTRL	input	TCELL2:IMUX.SR2
RSTM	input	TCELL0:IMUX.SR2
RSTP	input	TCELL0:IMUX.SR3
SUBTRACT	input	TCELL3:IMUX.IMUX29

Bel DSP1

virtex4 DSP bel DSP1
Pin	Direction	Wires
A0	input	TCELL0:IMUX.IMUX0
A1	input	TCELL0:IMUX.IMUX1
A10	input	TCELL2:IMUX.IMUX2
A11	input	TCELL2:IMUX.IMUX3
A12	input	TCELL3:IMUX.IMUX0
A13	input	TCELL3:IMUX.IMUX1
A14	input	TCELL3:IMUX.IMUX2
A15	input	TCELL3:IMUX.IMUX3
A16	input	TCELL1:IMUX.IMUX27
A17	input	TCELL3:IMUX.IMUX27
A2	input	TCELL0:IMUX.IMUX2
A3	input	TCELL0:IMUX.IMUX3
A4	input	TCELL1:IMUX.IMUX0
A5	input	TCELL1:IMUX.IMUX1
A6	input	TCELL1:IMUX.IMUX2
A7	input	TCELL1:IMUX.IMUX3
A8	input	TCELL2:IMUX.IMUX0
A9	input	TCELL2:IMUX.IMUX1
B0	input	TCELL0:IMUX.IMUX8
B1	input	TCELL0:IMUX.IMUX9
B10	input	TCELL2:IMUX.IMUX10
B11	input	TCELL2:IMUX.IMUX11
B12	input	TCELL3:IMUX.IMUX8
B13	input	TCELL3:IMUX.IMUX9
B14	input	TCELL3:IMUX.IMUX10
B15	input	TCELL3:IMUX.IMUX11
B16	input	TCELL1:IMUX.IMUX26
B17	input	TCELL3:IMUX.IMUX26
B2	input	TCELL0:IMUX.IMUX10
B3	input	TCELL0:IMUX.IMUX11
B4	input	TCELL1:IMUX.IMUX8
B5	input	TCELL1:IMUX.IMUX9
B6	input	TCELL1:IMUX.IMUX10
B7	input	TCELL1:IMUX.IMUX11
B8	input	TCELL2:IMUX.IMUX8
B9	input	TCELL2:IMUX.IMUX9
C0	input	TCELL0:IMUX.IMUX16
C1	input	TCELL0:IMUX.IMUX17
C10	input	TCELL2:IMUX.IMUX18
C11	input	TCELL2:IMUX.IMUX19
C12	input	TCELL3:IMUX.IMUX16
C13	input	TCELL3:IMUX.IMUX17
C14	input	TCELL3:IMUX.IMUX18
C15	input	TCELL3:IMUX.IMUX19
C16	input	TCELL0:IMUX.IMUX20
C17	input	TCELL0:IMUX.IMUX21
C18	input	TCELL0:IMUX.IMUX22
C19	input	TCELL0:IMUX.IMUX23
C2	input	TCELL0:IMUX.IMUX18
C20	input	TCELL1:IMUX.IMUX20
C21	input	TCELL1:IMUX.IMUX21
C22	input	TCELL1:IMUX.IMUX22
C23	input	TCELL1:IMUX.IMUX23
C24	input	TCELL2:IMUX.IMUX20
C25	input	TCELL2:IMUX.IMUX21
C26	input	TCELL2:IMUX.IMUX22
C27	input	TCELL2:IMUX.IMUX23
C28	input	TCELL3:IMUX.IMUX20
C29	input	TCELL3:IMUX.IMUX21
C3	input	TCELL0:IMUX.IMUX19
C30	input	TCELL3:IMUX.IMUX22
C31	input	TCELL3:IMUX.IMUX23
C32	input	TCELL0:IMUX.BYP0
C33	input	TCELL0:IMUX.BYP1
C34	input	TCELL0:IMUX.BYP2
C35	input	TCELL0:IMUX.BYP3
C36	input	TCELL1:IMUX.BYP0
C37	input	TCELL1:IMUX.BYP1
C38	input	TCELL1:IMUX.BYP2
C39	input	TCELL1:IMUX.BYP3
C4	input	TCELL1:IMUX.IMUX16
C40	input	TCELL2:IMUX.BYP0
C41	input	TCELL2:IMUX.BYP1
C42	input	TCELL2:IMUX.BYP2
C43	input	TCELL2:IMUX.BYP3
C44	input	TCELL3:IMUX.BYP0
C45	input	TCELL3:IMUX.BYP1
C46	input	TCELL3:IMUX.BYP2
C47	input	TCELL3:IMUX.BYP3
C5	input	TCELL1:IMUX.IMUX17
C6	input	TCELL1:IMUX.IMUX18
C7	input	TCELL1:IMUX.IMUX19
C8	input	TCELL2:IMUX.IMUX16
C9	input	TCELL2:IMUX.IMUX17
CARRYIN	input	TCELL1:IMUX.IMUX29
CARRYINSEL0	input	TCELL1:IMUX.IMUX30
CARRYINSEL1	input	TCELL1:IMUX.IMUX31
CEA	input	TCELL1:IMUX.CE0
CEB	input	TCELL1:IMUX.CE1
CEC	input	TCELL2:IMUX.CE0
CECARRYIN	input	TCELL3:IMUX.CE0
CECINSUB	input	TCELL3:IMUX.CE2
CECTRL	input	TCELL3:IMUX.CE1
CEM	input	TCELL1:IMUX.CE2
CEP	input	TCELL1:IMUX.CE3
CLK	input	TCELL1:IMUX.CLK0
OPMODE0	input	TCELL0:IMUX.IMUX28
OPMODE1	input	TCELL1:IMUX.IMUX24
OPMODE2	input	TCELL1:IMUX.IMUX25
OPMODE3	input	TCELL2:IMUX.IMUX30
OPMODE4	input	TCELL2:IMUX.IMUX31
OPMODE5	input	TCELL3:IMUX.IMUX24
OPMODE6	input	TCELL3:IMUX.IMUX25
P0	output	TCELL0:OUT.HALF.BOT0, TCELL0:OUT.HALF.TOP0
P1	output	TCELL0:OUT.HALF.BOT1, TCELL0:OUT.HALF.TOP1
P10	output	TCELL2:OUT.HALF.BOT2, TCELL2:OUT.HALF.TOP2
P11	output	TCELL2:OUT.HALF.BOT3, TCELL2:OUT.HALF.TOP3
P12	output	TCELL3:OUT.HALF.BOT0, TCELL3:OUT.HALF.TOP0
P13	output	TCELL3:OUT.HALF.BOT1, TCELL3:OUT.HALF.TOP1
P14	output	TCELL3:OUT.HALF.BOT2, TCELL3:OUT.HALF.TOP2
P15	output	TCELL3:OUT.HALF.BOT3, TCELL3:OUT.HALF.TOP3
P16	output	TCELL0:OUT.BEST3
P17	output	TCELL0:OUT.BEST2
P18	output	TCELL0:OUT.BEST1
P19	output	TCELL0:OUT.BEST0
P2	output	TCELL0:OUT.HALF.BOT2, TCELL0:OUT.HALF.TOP2
P20	output	TCELL1:OUT.BEST3
P21	output	TCELL1:OUT.BEST2
P22	output	TCELL1:OUT.BEST1
P23	output	TCELL1:OUT.BEST0
P24	output	TCELL2:OUT.BEST3
P25	output	TCELL2:OUT.BEST2
P26	output	TCELL2:OUT.BEST1
P27	output	TCELL2:OUT.BEST0
P28	output	TCELL3:OUT.BEST3
P29	output	TCELL3:OUT.BEST2
P3	output	TCELL0:OUT.HALF.BOT3, TCELL0:OUT.HALF.TOP3
P30	output	TCELL3:OUT.BEST1
P31	output	TCELL3:OUT.BEST0
P32	output	TCELL0:OUT.SEC0
P33	output	TCELL0:OUT.SEC1
P34	output	TCELL0:OUT.SEC2
P35	output	TCELL0:OUT.SEC3
P36	output	TCELL1:OUT.SEC0
P37	output	TCELL1:OUT.SEC1
P38	output	TCELL1:OUT.SEC2
P39	output	TCELL1:OUT.SEC3
P4	output	TCELL1:OUT.HALF.BOT0, TCELL1:OUT.HALF.TOP0
P40	output	TCELL2:OUT.SEC0
P41	output	TCELL2:OUT.SEC1
P42	output	TCELL2:OUT.SEC2
P43	output	TCELL2:OUT.SEC3
P44	output	TCELL3:OUT.SEC0
P45	output	TCELL3:OUT.SEC1
P46	output	TCELL3:OUT.SEC2
P47	output	TCELL3:OUT.SEC3
P5	output	TCELL1:OUT.HALF.BOT1, TCELL1:OUT.HALF.TOP1
P6	output	TCELL1:OUT.HALF.BOT2, TCELL1:OUT.HALF.TOP2
P7	output	TCELL1:OUT.HALF.BOT3, TCELL1:OUT.HALF.TOP3
P8	output	TCELL2:OUT.HALF.BOT0, TCELL2:OUT.HALF.TOP0
P9	output	TCELL2:OUT.HALF.BOT1, TCELL2:OUT.HALF.TOP1
RSTA	input	TCELL1:IMUX.SR0
RSTB	input	TCELL1:IMUX.SR1
RSTC	input	TCELL2:IMUX.SR0
RSTCARRYIN	input	TCELL3:IMUX.SR0
RSTCTRL	input	TCELL3:IMUX.SR1
RSTM	input	TCELL1:IMUX.SR2
RSTP	input	TCELL1:IMUX.SR3
SUBTRACT	input	TCELL2:IMUX.IMUX29

Bel wires

virtex4 DSP bel wires
Wire	Pins
TCELL0:IMUX.SR0	DSP0.RSTA
TCELL0:IMUX.SR1	DSP0.RSTB
TCELL0:IMUX.SR2	DSP0.RSTM
TCELL0:IMUX.SR3	DSP0.RSTP
TCELL0:IMUX.CE0	DSP0.CEA
TCELL0:IMUX.CE1	DSP0.CEB
TCELL0:IMUX.CE2	DSP0.CEM
TCELL0:IMUX.CE3	DSP0.CEP
TCELL0:IMUX.BYP0	DSP0.C32, DSP1.C32
TCELL0:IMUX.BYP1	DSP0.C33, DSP1.C33
TCELL0:IMUX.BYP2	DSP0.C34, DSP1.C34
TCELL0:IMUX.BYP3	DSP0.C35, DSP1.C35
TCELL0:IMUX.IMUX0	DSP1.A0
TCELL0:IMUX.IMUX1	DSP1.A1
TCELL0:IMUX.IMUX2	DSP1.A2
TCELL0:IMUX.IMUX3	DSP1.A3
TCELL0:IMUX.IMUX4	DSP0.A0
TCELL0:IMUX.IMUX5	DSP0.A1
TCELL0:IMUX.IMUX6	DSP0.A2
TCELL0:IMUX.IMUX7	DSP0.A3
TCELL0:IMUX.IMUX8	DSP1.B0
TCELL0:IMUX.IMUX9	DSP1.B1
TCELL0:IMUX.IMUX10	DSP1.B2
TCELL0:IMUX.IMUX11	DSP1.B3
TCELL0:IMUX.IMUX12	DSP0.B0
TCELL0:IMUX.IMUX13	DSP0.B1
TCELL0:IMUX.IMUX14	DSP0.B2
TCELL0:IMUX.IMUX15	DSP0.B3
TCELL0:IMUX.IMUX16	DSP0.C0, DSP1.C0
TCELL0:IMUX.IMUX17	DSP0.C1, DSP1.C1
TCELL0:IMUX.IMUX18	DSP0.C2, DSP1.C2
TCELL0:IMUX.IMUX19	DSP0.C3, DSP1.C3
TCELL0:IMUX.IMUX20	DSP0.C16, DSP1.C16
TCELL0:IMUX.IMUX21	DSP0.C17, DSP1.C17
TCELL0:IMUX.IMUX22	DSP0.C18, DSP1.C18
TCELL0:IMUX.IMUX23	DSP0.C19, DSP1.C19
TCELL0:IMUX.IMUX24	DSP0.OPMODE0
TCELL0:IMUX.IMUX25	DSP0.OPMODE1
TCELL0:IMUX.IMUX26	DSP0.B16
TCELL0:IMUX.IMUX27	DSP0.A16
TCELL0:IMUX.IMUX28	DSP1.OPMODE0
TCELL0:IMUX.IMUX29	DSP0.CARRYIN
TCELL0:IMUX.IMUX30	DSP0.CARRYINSEL0
TCELL0:IMUX.IMUX31	DSP0.CARRYINSEL1
TCELL0:OUT.BEST0	DSP1.P19
TCELL0:OUT.BEST1	DSP1.P18
TCELL0:OUT.BEST2	DSP1.P17
TCELL0:OUT.BEST3	DSP1.P16
TCELL0:OUT.BEST4	DSP0.P16
TCELL0:OUT.BEST5	DSP0.P17
TCELL0:OUT.BEST6	DSP0.P18
TCELL0:OUT.BEST7	DSP0.P19
TCELL0:OUT.SEC0	DSP1.P32
TCELL0:OUT.SEC1	DSP1.P33
TCELL0:OUT.SEC2	DSP1.P34
TCELL0:OUT.SEC3	DSP1.P35
TCELL0:OUT.SEC4	DSP0.P32
TCELL0:OUT.SEC5	DSP0.P33
TCELL0:OUT.SEC6	DSP0.P34
TCELL0:OUT.SEC7	DSP0.P35
TCELL0:OUT.HALF.BOT0	DSP1.P0
TCELL0:OUT.HALF.BOT1	DSP1.P1
TCELL0:OUT.HALF.BOT2	DSP1.P2
TCELL0:OUT.HALF.BOT3	DSP1.P3
TCELL0:OUT.HALF.BOT4	DSP0.P0
TCELL0:OUT.HALF.BOT5	DSP0.P1
TCELL0:OUT.HALF.BOT6	DSP0.P2
TCELL0:OUT.HALF.BOT7	DSP0.P3
TCELL0:OUT.HALF.TOP0	DSP1.P0
TCELL0:OUT.HALF.TOP1	DSP1.P1
TCELL0:OUT.HALF.TOP2	DSP1.P2
TCELL0:OUT.HALF.TOP3	DSP1.P3
TCELL0:OUT.HALF.TOP4	DSP0.P0
TCELL0:OUT.HALF.TOP5	DSP0.P1
TCELL0:OUT.HALF.TOP6	DSP0.P2
TCELL0:OUT.HALF.TOP7	DSP0.P3
TCELL1:IMUX.SR0	DSP1.RSTA
TCELL1:IMUX.SR1	DSP1.RSTB
TCELL1:IMUX.SR2	DSP1.RSTM
TCELL1:IMUX.SR3	DSP1.RSTP
TCELL1:IMUX.CLK0	DSP1.CLK
TCELL1:IMUX.CE0	DSP1.CEA
TCELL1:IMUX.CE1	DSP1.CEB
TCELL1:IMUX.CE2	DSP1.CEM
TCELL1:IMUX.CE3	DSP1.CEP
TCELL1:IMUX.BYP0	DSP0.C36, DSP1.C36
TCELL1:IMUX.BYP1	DSP0.C37, DSP1.C37
TCELL1:IMUX.BYP2	DSP0.C38, DSP1.C38
TCELL1:IMUX.BYP3	DSP0.C39, DSP1.C39
TCELL1:IMUX.IMUX0	DSP1.A4
TCELL1:IMUX.IMUX1	DSP1.A5
TCELL1:IMUX.IMUX2	DSP1.A6
TCELL1:IMUX.IMUX3	DSP1.A7
TCELL1:IMUX.IMUX4	DSP0.A4
TCELL1:IMUX.IMUX5	DSP0.A5
TCELL1:IMUX.IMUX6	DSP0.A6
TCELL1:IMUX.IMUX7	DSP0.A7
TCELL1:IMUX.IMUX8	DSP1.B4
TCELL1:IMUX.IMUX9	DSP1.B5
TCELL1:IMUX.IMUX10	DSP1.B6
TCELL1:IMUX.IMUX11	DSP1.B7
TCELL1:IMUX.IMUX12	DSP0.B4
TCELL1:IMUX.IMUX13	DSP0.B5
TCELL1:IMUX.IMUX14	DSP0.B6
TCELL1:IMUX.IMUX15	DSP0.B7
TCELL1:IMUX.IMUX16	DSP0.C4, DSP1.C4
TCELL1:IMUX.IMUX17	DSP0.C5, DSP1.C5
TCELL1:IMUX.IMUX18	DSP0.C6, DSP1.C6
TCELL1:IMUX.IMUX19	DSP0.C7, DSP1.C7
TCELL1:IMUX.IMUX20	DSP0.C20, DSP1.C20
TCELL1:IMUX.IMUX21	DSP0.C21, DSP1.C21
TCELL1:IMUX.IMUX22	DSP0.C22, DSP1.C22
TCELL1:IMUX.IMUX23	DSP0.C23, DSP1.C23
TCELL1:IMUX.IMUX24	DSP1.OPMODE1
TCELL1:IMUX.IMUX25	DSP1.OPMODE2
TCELL1:IMUX.IMUX26	DSP1.B16
TCELL1:IMUX.IMUX27	DSP1.A16
TCELL1:IMUX.IMUX28	DSP0.OPMODE2
TCELL1:IMUX.IMUX29	DSP1.CARRYIN
TCELL1:IMUX.IMUX30	DSP1.CARRYINSEL0
TCELL1:IMUX.IMUX31	DSP1.CARRYINSEL1
TCELL1:OUT.BEST0	DSP1.P23
TCELL1:OUT.BEST1	DSP1.P22
TCELL1:OUT.BEST2	DSP1.P21
TCELL1:OUT.BEST3	DSP1.P20
TCELL1:OUT.BEST4	DSP0.P20
TCELL1:OUT.BEST5	DSP0.P21
TCELL1:OUT.BEST6	DSP0.P22
TCELL1:OUT.BEST7	DSP0.P23
TCELL1:OUT.SEC0	DSP1.P36
TCELL1:OUT.SEC1	DSP1.P37
TCELL1:OUT.SEC2	DSP1.P38
TCELL1:OUT.SEC3	DSP1.P39
TCELL1:OUT.SEC4	DSP0.P36
TCELL1:OUT.SEC5	DSP0.P37
TCELL1:OUT.SEC6	DSP0.P38
TCELL1:OUT.SEC7	DSP0.P39
TCELL1:OUT.HALF.BOT0	DSP1.P4
TCELL1:OUT.HALF.BOT1	DSP1.P5
TCELL1:OUT.HALF.BOT2	DSP1.P6
TCELL1:OUT.HALF.BOT3	DSP1.P7
TCELL1:OUT.HALF.BOT4	DSP0.P4
TCELL1:OUT.HALF.BOT5	DSP0.P5
TCELL1:OUT.HALF.BOT6	DSP0.P6
TCELL1:OUT.HALF.BOT7	DSP0.P7
TCELL1:OUT.HALF.TOP0	DSP1.P4
TCELL1:OUT.HALF.TOP1	DSP1.P5
TCELL1:OUT.HALF.TOP2	DSP1.P6
TCELL1:OUT.HALF.TOP3	DSP1.P7
TCELL1:OUT.HALF.TOP4	DSP0.P4
TCELL1:OUT.HALF.TOP5	DSP0.P5
TCELL1:OUT.HALF.TOP6	DSP0.P6
TCELL1:OUT.HALF.TOP7	DSP0.P7
TCELL2:IMUX.SR0	DSP0.RSTC, DSP1.RSTC
TCELL2:IMUX.SR1	DSP0.RSTCARRYIN
TCELL2:IMUX.SR2	DSP0.RSTCTRL
TCELL2:IMUX.CLK0	DSP0.CLK
TCELL2:IMUX.CE0	DSP0.CEC, DSP1.CEC
TCELL2:IMUX.CE1	DSP0.CECARRYIN
TCELL2:IMUX.CE2	DSP0.CECTRL
TCELL2:IMUX.CE3	DSP0.CECINSUB
TCELL2:IMUX.BYP0	DSP0.C40, DSP1.C40
TCELL2:IMUX.BYP1	DSP0.C41, DSP1.C41
TCELL2:IMUX.BYP2	DSP0.C42, DSP1.C42
TCELL2:IMUX.BYP3	DSP0.C43, DSP1.C43
TCELL2:IMUX.IMUX0	DSP1.A8
TCELL2:IMUX.IMUX1	DSP1.A9
TCELL2:IMUX.IMUX2	DSP1.A10
TCELL2:IMUX.IMUX3	DSP1.A11
TCELL2:IMUX.IMUX4	DSP0.A8
TCELL2:IMUX.IMUX5	DSP0.A9
TCELL2:IMUX.IMUX6	DSP0.A10
TCELL2:IMUX.IMUX7	DSP0.A11
TCELL2:IMUX.IMUX8	DSP1.B8
TCELL2:IMUX.IMUX9	DSP1.B9
TCELL2:IMUX.IMUX10	DSP1.B10
TCELL2:IMUX.IMUX11	DSP1.B11
TCELL2:IMUX.IMUX12	DSP0.B8
TCELL2:IMUX.IMUX13	DSP0.B9
TCELL2:IMUX.IMUX14	DSP0.B10
TCELL2:IMUX.IMUX15	DSP0.B11
TCELL2:IMUX.IMUX16	DSP0.C8, DSP1.C8
TCELL2:IMUX.IMUX17	DSP0.C9, DSP1.C9
TCELL2:IMUX.IMUX18	DSP0.C10, DSP1.C10
TCELL2:IMUX.IMUX19	DSP0.C11, DSP1.C11
TCELL2:IMUX.IMUX20	DSP0.C24, DSP1.C24
TCELL2:IMUX.IMUX21	DSP0.C25, DSP1.C25
TCELL2:IMUX.IMUX22	DSP0.C26, DSP1.C26
TCELL2:IMUX.IMUX23	DSP0.C27, DSP1.C27
TCELL2:IMUX.IMUX24	DSP0.OPMODE3
TCELL2:IMUX.IMUX25	DSP0.OPMODE4
TCELL2:IMUX.IMUX26	DSP0.B17
TCELL2:IMUX.IMUX27	DSP0.A17
TCELL2:IMUX.IMUX29	DSP1.SUBTRACT
TCELL2:IMUX.IMUX30	DSP1.OPMODE3
TCELL2:IMUX.IMUX31	DSP1.OPMODE4
TCELL2:OUT.BEST0	DSP1.P27
TCELL2:OUT.BEST1	DSP1.P26
TCELL2:OUT.BEST2	DSP1.P25
TCELL2:OUT.BEST3	DSP1.P24
TCELL2:OUT.BEST4	DSP0.P24
TCELL2:OUT.BEST5	DSP0.P25
TCELL2:OUT.BEST6	DSP0.P26
TCELL2:OUT.BEST7	DSP0.P27
TCELL2:OUT.SEC0	DSP1.P40
TCELL2:OUT.SEC1	DSP1.P41
TCELL2:OUT.SEC2	DSP1.P42
TCELL2:OUT.SEC3	DSP1.P43
TCELL2:OUT.SEC4	DSP0.P40
TCELL2:OUT.SEC5	DSP0.P41
TCELL2:OUT.SEC6	DSP0.P42
TCELL2:OUT.SEC7	DSP0.P43
TCELL2:OUT.HALF.BOT0	DSP1.P8
TCELL2:OUT.HALF.BOT1	DSP1.P9
TCELL2:OUT.HALF.BOT2	DSP1.P10
TCELL2:OUT.HALF.BOT3	DSP1.P11
TCELL2:OUT.HALF.BOT4	DSP0.P8
TCELL2:OUT.HALF.BOT5	DSP0.P9
TCELL2:OUT.HALF.BOT6	DSP0.P10
TCELL2:OUT.HALF.BOT7	DSP0.P11
TCELL2:OUT.HALF.TOP0	DSP1.P8
TCELL2:OUT.HALF.TOP1	DSP1.P9
TCELL2:OUT.HALF.TOP2	DSP1.P10
TCELL2:OUT.HALF.TOP3	DSP1.P11
TCELL2:OUT.HALF.TOP4	DSP0.P8
TCELL2:OUT.HALF.TOP5	DSP0.P9
TCELL2:OUT.HALF.TOP6	DSP0.P10
TCELL2:OUT.HALF.TOP7	DSP0.P11
TCELL3:IMUX.SR0	DSP1.RSTCARRYIN
TCELL3:IMUX.SR1	DSP1.RSTCTRL
TCELL3:IMUX.CE0	DSP1.CECARRYIN
TCELL3:IMUX.CE1	DSP1.CECTRL
TCELL3:IMUX.CE2	DSP1.CECINSUB
TCELL3:IMUX.BYP0	DSP0.C44, DSP1.C44
TCELL3:IMUX.BYP1	DSP0.C45, DSP1.C45
TCELL3:IMUX.BYP2	DSP0.C46, DSP1.C46
TCELL3:IMUX.BYP3	DSP0.C47, DSP1.C47
TCELL3:IMUX.IMUX0	DSP1.A12
TCELL3:IMUX.IMUX1	DSP1.A13
TCELL3:IMUX.IMUX2	DSP1.A14
TCELL3:IMUX.IMUX3	DSP1.A15
TCELL3:IMUX.IMUX4	DSP0.A12
TCELL3:IMUX.IMUX5	DSP0.A13
TCELL3:IMUX.IMUX6	DSP0.A14
TCELL3:IMUX.IMUX7	DSP0.A15
TCELL3:IMUX.IMUX8	DSP1.B12
TCELL3:IMUX.IMUX9	DSP1.B13
TCELL3:IMUX.IMUX10	DSP1.B14
TCELL3:IMUX.IMUX11	DSP1.B15
TCELL3:IMUX.IMUX12	DSP0.B12
TCELL3:IMUX.IMUX13	DSP0.B13
TCELL3:IMUX.IMUX14	DSP0.B14
TCELL3:IMUX.IMUX15	DSP0.B15
TCELL3:IMUX.IMUX16	DSP0.C12, DSP1.C12
TCELL3:IMUX.IMUX17	DSP0.C13, DSP1.C13
TCELL3:IMUX.IMUX18	DSP0.C14, DSP1.C14
TCELL3:IMUX.IMUX19	DSP0.C15, DSP1.C15
TCELL3:IMUX.IMUX20	DSP0.C28, DSP1.C28
TCELL3:IMUX.IMUX21	DSP0.C29, DSP1.C29
TCELL3:IMUX.IMUX22	DSP0.C30, DSP1.C30
TCELL3:IMUX.IMUX23	DSP0.C31, DSP1.C31
TCELL3:IMUX.IMUX24	DSP1.OPMODE5
TCELL3:IMUX.IMUX25	DSP1.OPMODE6
TCELL3:IMUX.IMUX26	DSP1.B17
TCELL3:IMUX.IMUX27	DSP1.A17
TCELL3:IMUX.IMUX29	DSP0.SUBTRACT
TCELL3:IMUX.IMUX30	DSP0.OPMODE5
TCELL3:IMUX.IMUX31	DSP0.OPMODE6
TCELL3:OUT.BEST0	DSP1.P31
TCELL3:OUT.BEST1	DSP1.P30
TCELL3:OUT.BEST2	DSP1.P29
TCELL3:OUT.BEST3	DSP1.P28
TCELL3:OUT.BEST4	DSP0.P28
TCELL3:OUT.BEST5	DSP0.P29
TCELL3:OUT.BEST6	DSP0.P30
TCELL3:OUT.BEST7	DSP0.P31
TCELL3:OUT.SEC0	DSP1.P44
TCELL3:OUT.SEC1	DSP1.P45
TCELL3:OUT.SEC2	DSP1.P46
TCELL3:OUT.SEC3	DSP1.P47
TCELL3:OUT.SEC4	DSP0.P44
TCELL3:OUT.SEC5	DSP0.P45
TCELL3:OUT.SEC6	DSP0.P46
TCELL3:OUT.SEC7	DSP0.P47
TCELL3:OUT.HALF.BOT0	DSP1.P12
TCELL3:OUT.HALF.BOT1	DSP1.P13
TCELL3:OUT.HALF.BOT2	DSP1.P14
TCELL3:OUT.HALF.BOT3	DSP1.P15
TCELL3:OUT.HALF.BOT4	DSP0.P12
TCELL3:OUT.HALF.BOT5	DSP0.P13
TCELL3:OUT.HALF.BOT6	DSP0.P14
TCELL3:OUT.HALF.BOT7	DSP0.P15
TCELL3:OUT.HALF.TOP0	DSP1.P12
TCELL3:OUT.HALF.TOP1	DSP1.P13
TCELL3:OUT.HALF.TOP2	DSP1.P14
TCELL3:OUT.HALF.TOP3	DSP1.P15
TCELL3:OUT.HALF.TOP4	DSP0.P12
TCELL3:OUT.HALF.TOP5	DSP0.P13
TCELL3:OUT.HALF.TOP6	DSP0.P14
TCELL3:OUT.HALF.TOP7	DSP0.P15

Bitstream

virtex4 DSP bittile 0
Bit	Frame
Bit	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE0
60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.CARRYINSEL1
59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE0
56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE1
21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.CARRYINSEL0
20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.CARRYIN
17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 DSP bittile 1
Bit	Frame
Bit	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE2
60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.CARRYINSEL1
59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE1
56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:UNK_PRESENT[0]
45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP_COMMON:CLKC_MUX[0]
44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP_COMMON:CREG[0]
43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:B_INPUT[0]
40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:CARRYINSELREG[0]
37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:SUBTRACTREG[0]
36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:OPMODEREG[0]
34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:PREG[0]
33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE2
21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.CARRYINSEL0
20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.CARRYIN
17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:MREG[0]
13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:CARRYINREG[0]
11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:BREG[1]
10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:BREG[0]
8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:AREG[1]
7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP1:AREG[0]
4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 DSP bittile 2
Bit	Frame
Bit	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE4
59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE3
56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:UNK_PRESENT[0]
45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:B_INPUT[0]
40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:CARRYINSELREG[0]
37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:SUBTRACTREG[0]
36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:OPMODEREG[0]
34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:PREG[0]
33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE4
21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE3
20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.SUBTRACT
17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:MREG[0]
13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:CARRYINREG[0]
11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:BREG[1]
10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:BREG[0]
8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:AREG[1]
7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DSP0:AREG[0]
4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 DSP bittile 3
Bit	Frame
Bit	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE6
59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE5
56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP1:INV.OPMODE6
21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.OPMODE5
20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DSP0:INV.SUBTRACT
17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

DSP0:AREG	2.18.8	2.18.5
DSP0:BREG	2.18.11	2.18.9
DSP1:AREG	1.18.8	1.18.5
DSP1:BREG	1.18.11	1.18.9
1	0	0
0	0	1
2	1	0

DSP0:B_INPUT	2.18.41
DSP1:B_INPUT	1.18.41
DIRECT	0
CASCADE	1

DSP0:CARRYINREG	2.18.12
DSP0:CARRYINSELREG	2.18.38
DSP0:MREG	2.18.14
DSP0:OPMODEREG	2.18.35
DSP0:PREG	2.18.34
DSP0:SUBTRACTREG	2.18.37
DSP1:CARRYINREG	1.18.12
DSP1:CARRYINSELREG	1.18.38
DSP1:MREG	1.18.14
DSP1:OPMODEREG	1.18.35
DSP1:PREG	1.18.34
DSP1:SUBTRACTREG	1.18.37
DSP_COMMON:CREG	1.18.44
1	0
0	1

DSP0:INV.CARRYIN	0.18.18
DSP0:INV.CARRYINSEL0	0.18.21
DSP0:INV.CARRYINSEL1	0.18.60
DSP0:INV.OPMODE0	0.18.57
DSP0:INV.OPMODE1	0.18.22
DSP0:INV.OPMODE2	1.18.61
DSP0:INV.OPMODE3	2.18.57
DSP0:INV.OPMODE4	2.18.22
DSP0:INV.OPMODE5	3.18.21
DSP0:INV.OPMODE6	3.18.60
DSP0:INV.SUBTRACT	3.18.18
DSP1:INV.CARRYIN	1.18.18
DSP1:INV.CARRYINSEL0	1.18.21
DSP1:INV.CARRYINSEL1	1.18.60
DSP1:INV.OPMODE0	0.18.61
DSP1:INV.OPMODE1	1.18.57
DSP1:INV.OPMODE2	1.18.22
DSP1:INV.OPMODE3	2.18.21
DSP1:INV.OPMODE4	2.18.60
DSP1:INV.OPMODE5	3.18.57
DSP1:INV.OPMODE6	3.18.22
DSP1:INV.SUBTRACT	2.18.18
inverted	~[0]

DSP0:UNK_PRESENT	2.18.46
DSP1:UNK_PRESENT	1.18.46
0	0
1	1

DSP_COMMON:CLKC_MUX	1.18.45
DSP0	0
DSP1	1

Keyboard shortcuts

Project Combine

DSP

Tile DSP

Bel DSP0

Bel DSP1

Bel wires

Bitstream