Multi-gigabit transceivers

TODO: document

Tile MGT

Cells: 32

Switchbox SPEC_INT

virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT[0]
Bits			Destination
MAIN[14][19][6]	MAIN[14][19][5]	MAIN[14][19][4]	CELL[8].MGT_CLK_OUT[0]	-
MAIN[14][19][46]	MAIN[14][19][45]	MAIN[14][19][44]	-	CELL[24].MGT_CLK_OUT[0]
			Source
0	0	0	off	off
0	0	1	CELL[8].MGT_CLK_OUT_FWDCLK[0]	CELL[24].MGT_CLK_OUT_FWDCLK[0]
0	1	0	CELL[8].MGT_CLK_OUT_FWDCLK[1]	CELL[24].MGT_CLK_OUT_FWDCLK[1]
1	0	0	CELL[8].MGT_CLK_OUT_SYNCLK	CELL[24].MGT_CLK_OUT_SYNCLK

virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT[1]
Bits			Destination
MAIN[14][19][3]	MAIN[14][19][2]	MAIN[14][19][1]	CELL[8].MGT_CLK_OUT[1]	-
MAIN[14][19][43]	MAIN[14][19][42]	MAIN[14][19][41]	-	CELL[24].MGT_CLK_OUT[1]
			Source
0	0	0	off	off
0	0	1	CELL[8].MGT_CLK_OUT_FWDCLK[0]	CELL[24].MGT_CLK_OUT_FWDCLK[0]
0	1	0	CELL[8].MGT_CLK_OUT_FWDCLK[1]	CELL[24].MGT_CLK_OUT_FWDCLK[1]
1	0	0	CELL[8].MGT_CLK_OUT_SYNCLK	CELL[24].MGT_CLK_OUT_SYNCLK

virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT_SYNCLK
Bits		Destination
MAIN[10][19][75]	MAIN[10][19][14]	CELL[8].MGT_CLK_OUT_SYNCLK
MAIN[10][19][76]	MAIN[10][19][15]	CELL[24].MGT_CLK_OUT_SYNCLK
		Source
0	0	CELL[16].OUT_MGT_SYNCLK[0]
0	1	off
1	0	CELL[16].OUT_MGT_SYNCLK[1]

virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT_FWDCLK[0]
Bits		Destination
MAIN[18][19][22]	MAIN[18][19][21]	CELL[8].MGT_CLK_OUT_FWDCLK[0]	-
MAIN[18][19][26]	MAIN[18][19][25]	-	CELL[24].MGT_CLK_OUT_FWDCLK[0]
		Source
0	0	CELL[16].MGT_FWDCLK_S[3]	CELL[16].MGT_FWDCLK_N[3]
0	1	CELL[16].MGT_FWDCLK_S[2]	CELL[16].MGT_FWDCLK_N[2]
1	0	CELL[16].MGT_FWDCLK_S[1]	CELL[16].MGT_FWDCLK_N[1]
1	1	CELL[16].MGT_FWDCLK_S[0]	CELL[16].MGT_FWDCLK_N[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT_FWDCLK[1]
Bits		Destination
MAIN[18][19][24]	MAIN[18][19][23]	CELL[8].MGT_CLK_OUT_FWDCLK[1]	-
MAIN[18][19][28]	MAIN[18][19][27]	-	CELL[24].MGT_CLK_OUT_FWDCLK[1]
		Source
0	0	CELL[16].MGT_FWDCLK_S[3]	CELL[16].MGT_FWDCLK_N[3]
0	1	CELL[16].MGT_FWDCLK_S[2]	CELL[16].MGT_FWDCLK_N[2]
1	0	CELL[16].MGT_FWDCLK_S[1]	CELL[16].MGT_FWDCLK_N[1]
1	1	CELL[16].MGT_FWDCLK_S[0]	CELL[16].MGT_FWDCLK_N[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[0]
Bits			Destination
MAIN[18][19][44]	MAIN[18][19][43]	MAIN[18][19][42]	CELL[16].MGT_FWDCLK_S[0]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_N[0]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[1]
Bits			Destination
MAIN[18][19][41]	MAIN[18][19][36]	MAIN[18][19][35]	CELL[16].MGT_FWDCLK_S[1]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_N[1]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[2]
Bits			Destination
MAIN[18][19][34]	MAIN[18][19][33]	MAIN[18][19][32]	CELL[16].MGT_FWDCLK_S[2]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_N[2]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[3]
Bits			Destination
MAIN[18][19][31]	MAIN[18][19][30]	MAIN[18][19][29]	CELL[16].MGT_FWDCLK_S[3]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_N[3]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[0]
Bits			Destination
MAIN[18][19][56]	MAIN[18][19][55]	MAIN[18][19][54]	CELL[16].MGT_FWDCLK_N[0]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_S[0]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[1]
Bits			Destination
MAIN[18][19][53]	MAIN[18][19][52]	MAIN[18][19][51]	CELL[16].MGT_FWDCLK_N[1]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_S[1]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[2]
Bits			Destination
MAIN[18][19][50]	MAIN[18][19][49]	MAIN[18][19][48]	CELL[16].MGT_FWDCLK_N[2]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_S[2]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[3]
Bits			Destination
MAIN[18][19][47]	MAIN[18][19][46]	MAIN[18][19][45]	CELL[16].MGT_FWDCLK_N[3]
			Source
0	0	0	off
0	0	1	CELL[16].MGT_FWDCLK_S[3]
1	0	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
1	0	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
1	1	0	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]
1	1	1	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]

virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_GREFCLK
Bits		Destination
MAIN[18][19][4]	MAIN[18][19][8]	CELL[16].IMUX_MGT_GREFCLK
		Source
0	1	CELL[16].IMUX_MGT_GREFCLK_PRE[0]
1	0	CELL[16].IMUX_MGT_GREFCLK_PRE[1]
1	1	off

virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_REFCLK
Bits		Destination
MAIN[18][19][3]	MAIN[18][19][7]	CELL[16].IMUX_MGT_REFCLK
		Source
0	1	CELL[16].IMUX_MGT_REFCLK_PRE[0]
1	0	CELL[16].IMUX_MGT_REFCLK_PRE[1]
1	1	off

virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_GREFCLK_PRE[0]
Bits								Destination
MAIN[14][19][26]	MAIN[14][19][25]	MAIN[14][19][24]	MAIN[14][19][23]	MAIN[14][19][22]	MAIN[14][19][21]	MAIN[14][19][16]	MAIN[14][19][15]	CELL[16].IMUX_MGT_GREFCLK_PRE[0]
								Source
0	0	0	0	0	0	0	0	off
0	0	0	0	0	0	0	1	CELL[8].HCLK_MGT[0]
0	0	0	0	0	0	1	0	CELL[8].HCLK_MGT[1]
0	0	0	0	0	1	0	0	CELL[8].HCLK_MGT[2]
0	0	0	0	1	0	0	0	CELL[8].HCLK_MGT[3]
0	0	0	1	0	0	0	0	CELL[8].HCLK_MGT[4]
0	0	1	0	0	0	0	0	CELL[8].HCLK_MGT[5]
0	1	0	0	0	0	0	0	CELL[8].HCLK_MGT[6]
1	0	0	0	0	0	0	0	CELL[8].HCLK_MGT[7]

virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_GREFCLK_PRE[1]
Bits								Destination
MAIN[14][19][66]	MAIN[14][19][65]	MAIN[14][19][64]	MAIN[14][19][63]	MAIN[14][19][62]	MAIN[14][19][61]	MAIN[14][19][56]	MAIN[14][19][55]	CELL[16].IMUX_MGT_GREFCLK_PRE[1]
								Source
0	0	0	0	0	0	0	0	off
0	0	0	0	0	0	0	1	CELL[24].HCLK_MGT[0]
0	0	0	0	0	0	1	0	CELL[24].HCLK_MGT[1]
0	0	0	0	0	1	0	0	CELL[24].HCLK_MGT[2]
0	0	0	0	1	0	0	0	CELL[24].HCLK_MGT[3]
0	0	0	1	0	0	0	0	CELL[24].HCLK_MGT[4]
0	0	1	0	0	0	0	0	CELL[24].HCLK_MGT[5]
0	1	0	0	0	0	0	0	CELL[24].HCLK_MGT[6]
1	0	0	0	0	0	0	0	CELL[24].HCLK_MGT[7]

virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_REFCLK_PRE[0]
Bits								Destination
MAIN[14][19][14]	MAIN[14][19][13]	MAIN[14][19][12]	MAIN[14][19][11]	MAIN[14][19][10]	MAIN[14][19][9]	MAIN[14][19][8]	MAIN[14][19][7]	CELL[16].IMUX_MGT_REFCLK_PRE[0]
								Source
0	0	0	0	0	0	0	0	off
0	0	0	0	0	0	0	1	CELL[8].HCLK_MGT[0]
0	0	0	0	0	0	1	0	CELL[8].HCLK_MGT[1]
0	0	0	0	0	1	0	0	CELL[8].HCLK_MGT[2]
0	0	0	0	1	0	0	0	CELL[8].HCLK_MGT[3]
0	0	0	1	0	0	0	0	CELL[8].HCLK_MGT[4]
0	0	1	0	0	0	0	0	CELL[8].HCLK_MGT[5]
0	1	0	0	0	0	0	0	CELL[8].HCLK_MGT[6]
1	0	0	0	0	0	0	0	CELL[8].HCLK_MGT[7]

virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_REFCLK_PRE[1]
Bits								Destination
MAIN[14][19][54]	MAIN[14][19][53]	MAIN[14][19][52]	MAIN[14][19][51]	MAIN[14][19][50]	MAIN[14][19][49]	MAIN[14][19][48]	MAIN[14][19][47]	CELL[16].IMUX_MGT_REFCLK_PRE[1]
								Source
0	0	0	0	0	0	0	0	off
0	0	0	0	0	0	0	1	CELL[24].HCLK_MGT[0]
0	0	0	0	0	0	1	0	CELL[24].HCLK_MGT[1]
0	0	0	0	0	1	0	0	CELL[24].HCLK_MGT[2]
0	0	0	0	1	0	0	0	CELL[24].HCLK_MGT[3]
0	0	0	1	0	0	0	0	CELL[24].HCLK_MGT[4]
0	0	1	0	0	0	0	0	CELL[24].HCLK_MGT[5]
0	1	0	0	0	0	0	0	CELL[24].HCLK_MGT[6]
1	0	0	0	0	0	0	0	CELL[24].HCLK_MGT[7]

virtex4 MGT wire support CELL[8].MGT_CLK_OUT_FWDCLK[0], CELL[8].MGT_CLK_OUT_FWDCLK[1], CELL[24].MGT_CLK_OUT_FWDCLK[0], CELL[24].MGT_CLK_OUT_FWDCLK[1]
Bit
MAIN[18][19][16]

Bels GT11

virtex4 MGT bel GT11 pins
Pin	Direction	GT11[0]	GT11[1]
REFCLK1	in	CELL[16].OUT_MGT_SYNCLK[0]	CELL[16].OUT_MGT_SYNCLK[0]
REFCLK2	in	CELL[16].OUT_MGT_SYNCLK[1]	CELL[16].OUT_MGT_SYNCLK[1]
GREFCLK	in	CELL[16].IMUX_MGT_GREFCLK	CELL[16].IMUX_MGT_GREFCLK
POWERDOWN	in	CELL[15].IMUX_IMUX[13]	CELL[31].IMUX_IMUX[13]
LOOPBACK[0]	in	CELL[15].IMUX_IMUX[15]	CELL[31].IMUX_IMUX[15]
LOOPBACK[1]	in	CELL[15].IMUX_IMUX[16]	CELL[31].IMUX_IMUX[16]
DCLK	in	CELL[8].IMUX_CLK_OPTINV[3]	CELL[24].IMUX_CLK_OPTINV[3]
DEN	in	CELL[8].IMUX_CE_OPTINV[0]	CELL[24].IMUX_CE_OPTINV[0]
DWE	in	CELL[8].IMUX_CE_OPTINV[1]	CELL[24].IMUX_CE_OPTINV[1]
DADDR[0]	in	CELL[6].IMUX_IMUX[12]	CELL[22].IMUX_IMUX[12]
DADDR[1]	in	CELL[6].IMUX_IMUX[13]	CELL[22].IMUX_IMUX[13]
DADDR[2]	in	CELL[6].IMUX_IMUX[14]	CELL[22].IMUX_IMUX[14]
DADDR[3]	in	CELL[6].IMUX_IMUX[15]	CELL[22].IMUX_IMUX[15]
DADDR[4]	in	CELL[7].IMUX_IMUX[20]	CELL[23].IMUX_IMUX[20]
DADDR[5]	in	CELL[7].IMUX_IMUX[21]	CELL[23].IMUX_IMUX[21]
DADDR[6]	in	CELL[7].IMUX_IMUX[22]	CELL[23].IMUX_IMUX[22]
DADDR[7]	in	CELL[7].IMUX_IMUX[23]	CELL[23].IMUX_IMUX[23]
DI[0]	in	CELL[7].IMUX_IMUX[12]	CELL[23].IMUX_IMUX[12]
DI[1]	in	CELL[7].IMUX_IMUX[13]	CELL[23].IMUX_IMUX[13]
DI[2]	in	CELL[7].IMUX_IMUX[14]	CELL[23].IMUX_IMUX[14]
DI[3]	in	CELL[7].IMUX_IMUX[15]	CELL[23].IMUX_IMUX[15]
DI[4]	in	CELL[7].IMUX_IMUX[16]	CELL[23].IMUX_IMUX[16]
DI[5]	in	CELL[7].IMUX_IMUX[17]	CELL[23].IMUX_IMUX[17]
DI[6]	in	CELL[7].IMUX_IMUX[18]	CELL[23].IMUX_IMUX[18]
DI[7]	in	CELL[7].IMUX_IMUX[19]	CELL[23].IMUX_IMUX[19]
DI[8]	in	CELL[8].IMUX_IMUX[12]	CELL[24].IMUX_IMUX[12]
DI[9]	in	CELL[8].IMUX_IMUX[13]	CELL[24].IMUX_IMUX[13]
DI[10]	in	CELL[8].IMUX_IMUX[14]	CELL[24].IMUX_IMUX[14]
DI[11]	in	CELL[8].IMUX_IMUX[15]	CELL[24].IMUX_IMUX[15]
DI[12]	in	CELL[8].IMUX_IMUX[20]	CELL[24].IMUX_IMUX[20]
DI[13]	in	CELL[8].IMUX_IMUX[21]	CELL[24].IMUX_IMUX[21]
DI[14]	in	CELL[8].IMUX_IMUX[22]	CELL[24].IMUX_IMUX[22]
DI[15]	in	CELL[8].IMUX_IMUX[23]	CELL[24].IMUX_IMUX[23]
RXUSRCLK	in	CELL[6].IMUX_CLK_OPTINV[0]	CELL[22].IMUX_CLK_OPTINV[0]
RXUSRCLK2	in	CELL[6].IMUX_CLK_OPTINV[1]	CELL[22].IMUX_CLK_OPTINV[1]
RXRESET	in	CELL[0].IMUX_SR_OPTINV[0]	CELL[16].IMUX_SR_OPTINV[0]
RXPMARESET	in	CELL[9].IMUX_SR_OPTINV[0]	CELL[25].IMUX_SR_OPTINV[0]
RXCLKSTABLE	in	CELL[3].IMUX_IMUX[19]	CELL[19].IMUX_IMUX[19]
RXPOLARITY	in	CELL[15].IMUX_IMUX[14]	CELL[31].IMUX_IMUX[14]
RXSYNC	in	CELL[2].IMUX_IMUX[14]	CELL[18].IMUX_IMUX[14]
RXUSRLOCK	in	CELL[10].IMUX_IMUX[12]	CELL[26].IMUX_IMUX[12]
RXUSRVCOCAL	in	CELL[10].IMUX_IMUX[13]	CELL[26].IMUX_IMUX[13]
RXUSRVCODAC[0]	in	CELL[0].IMUX_IMUX[12]	CELL[16].IMUX_IMUX[12]
RXUSRVCODAC[1]	in	CELL[0].IMUX_IMUX[13]	CELL[16].IMUX_IMUX[13]
RXUSRVCODAC[2]	in	CELL[0].IMUX_IMUX[14]	CELL[16].IMUX_IMUX[14]
RXUSRVCODAC[3]	in	CELL[0].IMUX_IMUX[15]	CELL[16].IMUX_IMUX[15]
RXUSRVCODAC[4]	in	CELL[1].IMUX_IMUX[12]	CELL[17].IMUX_IMUX[12]
RXUSRVCODAC[5]	in	CELL[1].IMUX_IMUX[13]	CELL[17].IMUX_IMUX[13]
RXUSRVCODAC[6]	in	CELL[1].IMUX_IMUX[14]	CELL[17].IMUX_IMUX[14]
RXUSRVCODAC[7]	in	CELL[1].IMUX_IMUX[15]	CELL[17].IMUX_IMUX[15]
RXUSRVCODAC[8]	in	CELL[2].IMUX_IMUX[12]	CELL[18].IMUX_IMUX[12]
RXUSRVCODAC[9]	in	CELL[2].IMUX_IMUX[13]	CELL[18].IMUX_IMUX[13]
RXDATAWIDTH[0]	in	CELL[1].IMUX_IMUX[22]	CELL[17].IMUX_IMUX[22]
RXDATAWIDTH[1]	in	CELL[1].IMUX_IMUX[23]	CELL[17].IMUX_IMUX[23]
RXINTDATAWIDTH[0]	in	CELL[1].IMUX_IMUX[18]	CELL[17].IMUX_IMUX[18]
RXINTDATAWIDTH[1]	in	CELL[1].IMUX_IMUX[19]	CELL[17].IMUX_IMUX[19]
RXDEC8B10BUSE	in	CELL[12].IMUX_IMUX[12]	CELL[28].IMUX_IMUX[12]
RXDEC64B66BUSE	in	CELL[12].IMUX_IMUX[13]	CELL[28].IMUX_IMUX[13]
RXBLOCKSYNC64B66BUSE	in	CELL[3].IMUX_IMUX[15]	CELL[19].IMUX_IMUX[15]
RXDESCRAM64B66BUSE	in	CELL[3].IMUX_IMUX[14]	CELL[19].IMUX_IMUX[14]
RXCOMMADETUSE	in	CELL[3].IMUX_IMUX[16]	CELL[19].IMUX_IMUX[16]
RXIGNOREBTF	in	CELL[12].IMUX_IMUX[15]	CELL[28].IMUX_IMUX[15]
RXSLIDE	in	CELL[3].IMUX_IMUX[17]	CELL[19].IMUX_IMUX[17]
ENMCOMMAALIGN	in	CELL[3].IMUX_IMUX[13]	CELL[19].IMUX_IMUX[13]
ENPCOMMAALIGN	in	CELL[3].IMUX_IMUX[12]	CELL[19].IMUX_IMUX[12]
ENCHANSYNC	in	CELL[15].IMUX_IMUX[12]	CELL[31].IMUX_IMUX[12]
CHBONDI[0]	in	CELL[13].IMUX_IMUX[12]	CELL[29].IMUX_IMUX[12]
CHBONDI[1]	in	CELL[13].IMUX_IMUX[13]	CELL[29].IMUX_IMUX[13]
CHBONDI[2]	in	CELL[13].IMUX_IMUX[14]	CELL[29].IMUX_IMUX[14]
CHBONDI[3]	in	CELL[13].IMUX_IMUX[15]	CELL[29].IMUX_IMUX[15]
CHBONDI[4]	in	CELL[13].IMUX_IMUX[16]	CELL[29].IMUX_IMUX[16]
MGTADCSEL[0]	in	CELL[9].IMUX_IMUX[14]	CELL[25].IMUX_IMUX[14]
MGTADCSEL[1]	in	CELL[9].IMUX_IMUX[15]	CELL[25].IMUX_IMUX[15]
MGTADCSEL[2]	in	CELL[9].IMUX_IMUX[16]	CELL[25].IMUX_IMUX[16]
MGTADCSEL[3]	in	CELL[9].IMUX_IMUX[17]	CELL[25].IMUX_IMUX[17]
MGTADCSEL[4]	in	CELL[9].IMUX_IMUX[18]	CELL[25].IMUX_IMUX[18]
TXUSRCLK	in	CELL[6].IMUX_CLK_OPTINV[2]	CELL[22].IMUX_CLK_OPTINV[2]
TXUSRCLK2	in	CELL[6].IMUX_CLK_OPTINV[3]	CELL[22].IMUX_CLK_OPTINV[3]
TXRESET	in	CELL[1].IMUX_SR_OPTINV[0]	CELL[17].IMUX_SR_OPTINV[0]
TXPMARESET	in	CELL[10].IMUX_SR_OPTINV[0]	CELL[26].IMUX_SR_OPTINV[0]
TXPOLARITY	in	CELL[15].IMUX_IMUX[17]	CELL[31].IMUX_IMUX[17]
TXINHIBIT	in	CELL[15].IMUX_IMUX[18]	CELL[31].IMUX_IMUX[18]
TXCLKSTABLE	in	CELL[3].IMUX_IMUX[18]	CELL[19].IMUX_IMUX[18]
TXENOOB	in	CELL[5].IMUX_IMUX[18]	CELL[21].IMUX_IMUX[18]
TXSYNC	in	CELL[11].IMUX_IMUX[12]	CELL[27].IMUX_IMUX[12]
TXUSRLOCK	in	CELL[10].IMUX_IMUX[14]	CELL[26].IMUX_IMUX[14]
TXUSRVCOCAL	in	CELL[10].IMUX_IMUX[15]	CELL[26].IMUX_IMUX[15]
TXUSRVCODAC[0]	in	CELL[4].IMUX_IMUX[12]	CELL[20].IMUX_IMUX[12]
TXUSRVCODAC[1]	in	CELL[4].IMUX_IMUX[13]	CELL[20].IMUX_IMUX[13]
TXUSRVCODAC[2]	in	CELL[4].IMUX_IMUX[14]	CELL[20].IMUX_IMUX[14]
TXUSRVCODAC[3]	in	CELL[4].IMUX_IMUX[15]	CELL[20].IMUX_IMUX[15]
TXUSRVCODAC[4]	in	CELL[5].IMUX_IMUX[12]	CELL[21].IMUX_IMUX[12]
TXUSRVCODAC[5]	in	CELL[5].IMUX_IMUX[13]	CELL[21].IMUX_IMUX[13]
TXUSRVCODAC[6]	in	CELL[5].IMUX_IMUX[14]	CELL[21].IMUX_IMUX[14]
TXUSRVCODAC[7]	in	CELL[5].IMUX_IMUX[15]	CELL[21].IMUX_IMUX[15]
TXUSRVCODAC[8]	in	CELL[6].IMUX_IMUX[20]	CELL[22].IMUX_IMUX[20]
TXUSRVCODAC[9]	in	CELL[6].IMUX_IMUX[21]	CELL[22].IMUX_IMUX[21]
TXDATAWIDTH[0]	in	CELL[1].IMUX_IMUX[20]	CELL[17].IMUX_IMUX[20]
TXDATAWIDTH[1]	in	CELL[1].IMUX_IMUX[21]	CELL[17].IMUX_IMUX[21]
TXINTDATAWIDTH[0]	in	CELL[1].IMUX_IMUX[16]	CELL[17].IMUX_IMUX[16]
TXINTDATAWIDTH[1]	in	CELL[1].IMUX_IMUX[17]	CELL[17].IMUX_IMUX[17]
TXDATA[0]	in	CELL[0].IMUX_IMUX[0]	CELL[16].IMUX_IMUX[0]
TXDATA[1]	in	CELL[0].IMUX_IMUX[1]	CELL[16].IMUX_IMUX[1]
TXDATA[2]	in	CELL[0].IMUX_IMUX[2]	CELL[16].IMUX_IMUX[2]
TXDATA[3]	in	CELL[0].IMUX_IMUX[3]	CELL[16].IMUX_IMUX[3]
TXDATA[4]	in	CELL[1].IMUX_IMUX[0]	CELL[17].IMUX_IMUX[0]
TXDATA[5]	in	CELL[1].IMUX_IMUX[1]	CELL[17].IMUX_IMUX[1]
TXDATA[6]	in	CELL[1].IMUX_IMUX[2]	CELL[17].IMUX_IMUX[2]
TXDATA[7]	in	CELL[1].IMUX_IMUX[3]	CELL[17].IMUX_IMUX[3]
TXDATA[8]	in	CELL[2].IMUX_IMUX[0]	CELL[18].IMUX_IMUX[0]
TXDATA[9]	in	CELL[2].IMUX_IMUX[1]	CELL[18].IMUX_IMUX[1]
TXDATA[10]	in	CELL[2].IMUX_IMUX[2]	CELL[18].IMUX_IMUX[2]
TXDATA[11]	in	CELL[2].IMUX_IMUX[3]	CELL[18].IMUX_IMUX[3]
TXDATA[12]	in	CELL[3].IMUX_IMUX[0]	CELL[19].IMUX_IMUX[0]
TXDATA[13]	in	CELL[3].IMUX_IMUX[1]	CELL[19].IMUX_IMUX[1]
TXDATA[14]	in	CELL[3].IMUX_IMUX[2]	CELL[19].IMUX_IMUX[2]
TXDATA[15]	in	CELL[3].IMUX_IMUX[3]	CELL[19].IMUX_IMUX[3]
TXDATA[16]	in	CELL[4].IMUX_IMUX[0]	CELL[20].IMUX_IMUX[0]
TXDATA[17]	in	CELL[4].IMUX_IMUX[1]	CELL[20].IMUX_IMUX[1]
TXDATA[18]	in	CELL[4].IMUX_IMUX[2]	CELL[20].IMUX_IMUX[2]
TXDATA[19]	in	CELL[4].IMUX_IMUX[3]	CELL[20].IMUX_IMUX[3]
TXDATA[20]	in	CELL[5].IMUX_IMUX[0]	CELL[21].IMUX_IMUX[0]
TXDATA[21]	in	CELL[5].IMUX_IMUX[1]	CELL[21].IMUX_IMUX[1]
TXDATA[22]	in	CELL[5].IMUX_IMUX[2]	CELL[21].IMUX_IMUX[2]
TXDATA[23]	in	CELL[5].IMUX_IMUX[3]	CELL[21].IMUX_IMUX[3]
TXDATA[24]	in	CELL[6].IMUX_IMUX[0]	CELL[22].IMUX_IMUX[0]
TXDATA[25]	in	CELL[6].IMUX_IMUX[1]	CELL[22].IMUX_IMUX[1]
TXDATA[26]	in	CELL[6].IMUX_IMUX[2]	CELL[22].IMUX_IMUX[2]
TXDATA[27]	in	CELL[6].IMUX_IMUX[3]	CELL[22].IMUX_IMUX[3]
TXDATA[28]	in	CELL[7].IMUX_IMUX[0]	CELL[23].IMUX_IMUX[0]
TXDATA[29]	in	CELL[7].IMUX_IMUX[1]	CELL[23].IMUX_IMUX[1]
TXDATA[30]	in	CELL[7].IMUX_IMUX[2]	CELL[23].IMUX_IMUX[2]
TXDATA[31]	in	CELL[7].IMUX_IMUX[3]	CELL[23].IMUX_IMUX[3]
TXDATA[32]	in	CELL[8].IMUX_IMUX[0]	CELL[24].IMUX_IMUX[0]
TXDATA[33]	in	CELL[8].IMUX_IMUX[1]	CELL[24].IMUX_IMUX[1]
TXDATA[34]	in	CELL[8].IMUX_IMUX[2]	CELL[24].IMUX_IMUX[2]
TXDATA[35]	in	CELL[8].IMUX_IMUX[3]	CELL[24].IMUX_IMUX[3]
TXDATA[36]	in	CELL[9].IMUX_IMUX[0]	CELL[25].IMUX_IMUX[0]
TXDATA[37]	in	CELL[9].IMUX_IMUX[1]	CELL[25].IMUX_IMUX[1]
TXDATA[38]	in	CELL[9].IMUX_IMUX[2]	CELL[25].IMUX_IMUX[2]
TXDATA[39]	in	CELL[9].IMUX_IMUX[3]	CELL[25].IMUX_IMUX[3]
TXDATA[40]	in	CELL[10].IMUX_IMUX[0]	CELL[26].IMUX_IMUX[0]
TXDATA[41]	in	CELL[10].IMUX_IMUX[1]	CELL[26].IMUX_IMUX[1]
TXDATA[42]	in	CELL[10].IMUX_IMUX[2]	CELL[26].IMUX_IMUX[2]
TXDATA[43]	in	CELL[10].IMUX_IMUX[3]	CELL[26].IMUX_IMUX[3]
TXDATA[44]	in	CELL[11].IMUX_IMUX[0]	CELL[27].IMUX_IMUX[0]
TXDATA[45]	in	CELL[11].IMUX_IMUX[1]	CELL[27].IMUX_IMUX[1]
TXDATA[46]	in	CELL[11].IMUX_IMUX[2]	CELL[27].IMUX_IMUX[2]
TXDATA[47]	in	CELL[11].IMUX_IMUX[3]	CELL[27].IMUX_IMUX[3]
TXDATA[48]	in	CELL[12].IMUX_IMUX[0]	CELL[28].IMUX_IMUX[0]
TXDATA[49]	in	CELL[12].IMUX_IMUX[1]	CELL[28].IMUX_IMUX[1]
TXDATA[50]	in	CELL[12].IMUX_IMUX[2]	CELL[28].IMUX_IMUX[2]
TXDATA[51]	in	CELL[12].IMUX_IMUX[3]	CELL[28].IMUX_IMUX[3]
TXDATA[52]	in	CELL[13].IMUX_IMUX[0]	CELL[29].IMUX_IMUX[0]
TXDATA[53]	in	CELL[13].IMUX_IMUX[1]	CELL[29].IMUX_IMUX[1]
TXDATA[54]	in	CELL[13].IMUX_IMUX[2]	CELL[29].IMUX_IMUX[2]
TXDATA[55]	in	CELL[13].IMUX_IMUX[3]	CELL[29].IMUX_IMUX[3]
TXDATA[56]	in	CELL[14].IMUX_IMUX[0]	CELL[30].IMUX_IMUX[0]
TXDATA[57]	in	CELL[14].IMUX_IMUX[1]	CELL[30].IMUX_IMUX[1]
TXDATA[58]	in	CELL[14].IMUX_IMUX[2]	CELL[30].IMUX_IMUX[2]
TXDATA[59]	in	CELL[14].IMUX_IMUX[3]	CELL[30].IMUX_IMUX[3]
TXDATA[60]	in	CELL[15].IMUX_IMUX[0]	CELL[31].IMUX_IMUX[0]
TXDATA[61]	in	CELL[15].IMUX_IMUX[1]	CELL[31].IMUX_IMUX[1]
TXDATA[62]	in	CELL[15].IMUX_IMUX[2]	CELL[31].IMUX_IMUX[2]
TXDATA[63]	in	CELL[15].IMUX_IMUX[3]	CELL[31].IMUX_IMUX[3]
TXBYPASS8B10B[0]	in	CELL[0].IMUX_IMUX[16]	CELL[16].IMUX_IMUX[16]
TXBYPASS8B10B[1]	in	CELL[2].IMUX_IMUX[16]	CELL[18].IMUX_IMUX[16]
TXBYPASS8B10B[2]	in	CELL[4].IMUX_IMUX[16]	CELL[20].IMUX_IMUX[16]
TXBYPASS8B10B[3]	in	CELL[6].IMUX_IMUX[16]	CELL[22].IMUX_IMUX[16]
TXBYPASS8B10B[4]	in	CELL[8].IMUX_IMUX[16]	CELL[24].IMUX_IMUX[16]
TXBYPASS8B10B[5]	in	CELL[10].IMUX_IMUX[16]	CELL[26].IMUX_IMUX[16]
TXBYPASS8B10B[6]	in	CELL[12].IMUX_IMUX[16]	CELL[28].IMUX_IMUX[16]
TXBYPASS8B10B[7]	in	CELL[14].IMUX_IMUX[16]	CELL[30].IMUX_IMUX[16]
TXCHARISK[0]	in	CELL[0].IMUX_IMUX[17]	CELL[16].IMUX_IMUX[17]
TXCHARISK[1]	in	CELL[2].IMUX_IMUX[17]	CELL[18].IMUX_IMUX[17]
TXCHARISK[2]	in	CELL[4].IMUX_IMUX[17]	CELL[20].IMUX_IMUX[17]
TXCHARISK[3]	in	CELL[6].IMUX_IMUX[17]	CELL[22].IMUX_IMUX[17]
TXCHARISK[4]	in	CELL[8].IMUX_IMUX[17]	CELL[24].IMUX_IMUX[17]
TXCHARISK[5]	in	CELL[10].IMUX_IMUX[17]	CELL[26].IMUX_IMUX[17]
TXCHARISK[6]	in	CELL[12].IMUX_IMUX[17]	CELL[28].IMUX_IMUX[17]
TXCHARISK[7]	in	CELL[14].IMUX_IMUX[17]	CELL[30].IMUX_IMUX[17]
TXCHARDISPMODE[0]	in	CELL[0].IMUX_IMUX[18]	CELL[16].IMUX_IMUX[18]
TXCHARDISPMODE[1]	in	CELL[2].IMUX_IMUX[18]	CELL[18].IMUX_IMUX[18]
TXCHARDISPMODE[2]	in	CELL[4].IMUX_IMUX[18]	CELL[20].IMUX_IMUX[18]
TXCHARDISPMODE[3]	in	CELL[6].IMUX_IMUX[18]	CELL[22].IMUX_IMUX[18]
TXCHARDISPMODE[4]	in	CELL[8].IMUX_IMUX[18]	CELL[24].IMUX_IMUX[18]
TXCHARDISPMODE[5]	in	CELL[10].IMUX_IMUX[18]	CELL[26].IMUX_IMUX[18]
TXCHARDISPMODE[6]	in	CELL[12].IMUX_IMUX[18]	CELL[28].IMUX_IMUX[18]
TXCHARDISPMODE[7]	in	CELL[14].IMUX_IMUX[18]	CELL[30].IMUX_IMUX[18]
TXCHARDISPVAL[0]	in	CELL[0].IMUX_IMUX[19]	CELL[16].IMUX_IMUX[19]
TXCHARDISPVAL[1]	in	CELL[2].IMUX_IMUX[19]	CELL[18].IMUX_IMUX[19]
TXCHARDISPVAL[2]	in	CELL[4].IMUX_IMUX[19]	CELL[20].IMUX_IMUX[19]
TXCHARDISPVAL[3]	in	CELL[6].IMUX_IMUX[19]	CELL[22].IMUX_IMUX[19]
TXCHARDISPVAL[4]	in	CELL[8].IMUX_IMUX[19]	CELL[24].IMUX_IMUX[19]
TXCHARDISPVAL[5]	in	CELL[10].IMUX_IMUX[19]	CELL[26].IMUX_IMUX[19]
TXCHARDISPVAL[6]	in	CELL[12].IMUX_IMUX[19]	CELL[28].IMUX_IMUX[19]
TXCHARDISPVAL[7]	in	CELL[14].IMUX_IMUX[19]	CELL[30].IMUX_IMUX[19]
TXENC8B10BUSE	in	CELL[14].IMUX_IMUX[12]	CELL[30].IMUX_IMUX[12]
TXENC64B66BUSE	in	CELL[14].IMUX_IMUX[13]	CELL[30].IMUX_IMUX[13]
TXSCRAM64B66BUSE	in	CELL[14].IMUX_IMUX[14]	CELL[30].IMUX_IMUX[14]
TXGEARBOX64B66BUSE	in	CELL[14].IMUX_IMUX[15]	CELL[30].IMUX_IMUX[15]
RXCRCCLK	in	CELL[8].IMUX_CLK_OPTINV[1]	CELL[24].IMUX_CLK_OPTINV[1]
RXCRCINTCLK	in	CELL[7].IMUX_CLK_OPTINV[0]	CELL[23].IMUX_CLK_OPTINV[0]
RXCRCRESET	in	CELL[7].IMUX_SR_OPTINV[0]	CELL[23].IMUX_SR_OPTINV[0]
RXCRCPD	in	CELL[9].IMUX_IMUX[12]	CELL[25].IMUX_IMUX[12]
RXCRCDATAVALID	in	CELL[7].IMUX_CE_OPTINV[0]	CELL[23].IMUX_CE_OPTINV[0]
RXCRCDATAWIDTH[0]	in	CELL[11].IMUX_IMUX[17]	CELL[27].IMUX_IMUX[17]
RXCRCDATAWIDTH[1]	in	CELL[11].IMUX_IMUX[18]	CELL[27].IMUX_IMUX[18]
RXCRCDATAWIDTH[2]	in	CELL[11].IMUX_IMUX[19]	CELL[27].IMUX_IMUX[19]
RXCRCIN[0]	in	CELL[1].IMUX_IMUX[11]	CELL[17].IMUX_IMUX[11]
RXCRCIN[1]	in	CELL[1].IMUX_IMUX[10]	CELL[17].IMUX_IMUX[10]
RXCRCIN[2]	in	CELL[1].IMUX_IMUX[9]	CELL[17].IMUX_IMUX[9]
RXCRCIN[3]	in	CELL[1].IMUX_IMUX[8]	CELL[17].IMUX_IMUX[8]
RXCRCIN[4]	in	CELL[0].IMUX_IMUX[11]	CELL[16].IMUX_IMUX[11]
RXCRCIN[5]	in	CELL[0].IMUX_IMUX[10]	CELL[16].IMUX_IMUX[10]
RXCRCIN[6]	in	CELL[0].IMUX_IMUX[9]	CELL[16].IMUX_IMUX[9]
RXCRCIN[7]	in	CELL[0].IMUX_IMUX[8]	CELL[16].IMUX_IMUX[8]
RXCRCIN[8]	in	CELL[3].IMUX_IMUX[11]	CELL[19].IMUX_IMUX[11]
RXCRCIN[9]	in	CELL[3].IMUX_IMUX[10]	CELL[19].IMUX_IMUX[10]
RXCRCIN[10]	in	CELL[3].IMUX_IMUX[9]	CELL[19].IMUX_IMUX[9]
RXCRCIN[11]	in	CELL[3].IMUX_IMUX[8]	CELL[19].IMUX_IMUX[8]
RXCRCIN[12]	in	CELL[2].IMUX_IMUX[11]	CELL[18].IMUX_IMUX[11]
RXCRCIN[13]	in	CELL[2].IMUX_IMUX[10]	CELL[18].IMUX_IMUX[10]
RXCRCIN[14]	in	CELL[2].IMUX_IMUX[9]	CELL[18].IMUX_IMUX[9]
RXCRCIN[15]	in	CELL[2].IMUX_IMUX[8]	CELL[18].IMUX_IMUX[8]
RXCRCIN[16]	in	CELL[5].IMUX_IMUX[11]	CELL[21].IMUX_IMUX[11]
RXCRCIN[17]	in	CELL[5].IMUX_IMUX[10]	CELL[21].IMUX_IMUX[10]
RXCRCIN[18]	in	CELL[5].IMUX_IMUX[9]	CELL[21].IMUX_IMUX[9]
RXCRCIN[19]	in	CELL[5].IMUX_IMUX[8]	CELL[21].IMUX_IMUX[8]
RXCRCIN[20]	in	CELL[4].IMUX_IMUX[11]	CELL[20].IMUX_IMUX[11]
RXCRCIN[21]	in	CELL[4].IMUX_IMUX[10]	CELL[20].IMUX_IMUX[10]
RXCRCIN[22]	in	CELL[4].IMUX_IMUX[9]	CELL[20].IMUX_IMUX[9]
RXCRCIN[23]	in	CELL[4].IMUX_IMUX[8]	CELL[20].IMUX_IMUX[8]
RXCRCIN[24]	in	CELL[7].IMUX_IMUX[11]	CELL[23].IMUX_IMUX[11]
RXCRCIN[25]	in	CELL[7].IMUX_IMUX[10]	CELL[23].IMUX_IMUX[10]
RXCRCIN[26]	in	CELL[7].IMUX_IMUX[9]	CELL[23].IMUX_IMUX[9]
RXCRCIN[27]	in	CELL[7].IMUX_IMUX[8]	CELL[23].IMUX_IMUX[8]
RXCRCIN[28]	in	CELL[6].IMUX_IMUX[11]	CELL[22].IMUX_IMUX[11]
RXCRCIN[29]	in	CELL[6].IMUX_IMUX[10]	CELL[22].IMUX_IMUX[10]
RXCRCIN[30]	in	CELL[6].IMUX_IMUX[9]	CELL[22].IMUX_IMUX[9]
RXCRCIN[31]	in	CELL[6].IMUX_IMUX[8]	CELL[22].IMUX_IMUX[8]
RXCRCIN[32]	in	CELL[9].IMUX_IMUX[11]	CELL[25].IMUX_IMUX[11]
RXCRCIN[33]	in	CELL[9].IMUX_IMUX[10]	CELL[25].IMUX_IMUX[10]
RXCRCIN[34]	in	CELL[9].IMUX_IMUX[9]	CELL[25].IMUX_IMUX[9]
RXCRCIN[35]	in	CELL[9].IMUX_IMUX[8]	CELL[25].IMUX_IMUX[8]
RXCRCIN[36]	in	CELL[8].IMUX_IMUX[11]	CELL[24].IMUX_IMUX[11]
RXCRCIN[37]	in	CELL[8].IMUX_IMUX[10]	CELL[24].IMUX_IMUX[10]
RXCRCIN[38]	in	CELL[8].IMUX_IMUX[9]	CELL[24].IMUX_IMUX[9]
RXCRCIN[39]	in	CELL[8].IMUX_IMUX[8]	CELL[24].IMUX_IMUX[8]
RXCRCIN[40]	in	CELL[11].IMUX_IMUX[11]	CELL[27].IMUX_IMUX[11]
RXCRCIN[41]	in	CELL[11].IMUX_IMUX[10]	CELL[27].IMUX_IMUX[10]
RXCRCIN[42]	in	CELL[11].IMUX_IMUX[9]	CELL[27].IMUX_IMUX[9]
RXCRCIN[43]	in	CELL[11].IMUX_IMUX[8]	CELL[27].IMUX_IMUX[8]
RXCRCIN[44]	in	CELL[10].IMUX_IMUX[11]	CELL[26].IMUX_IMUX[11]
RXCRCIN[45]	in	CELL[10].IMUX_IMUX[10]	CELL[26].IMUX_IMUX[10]
RXCRCIN[46]	in	CELL[10].IMUX_IMUX[9]	CELL[26].IMUX_IMUX[9]
RXCRCIN[47]	in	CELL[10].IMUX_IMUX[8]	CELL[26].IMUX_IMUX[8]
RXCRCIN[48]	in	CELL[13].IMUX_IMUX[11]	CELL[29].IMUX_IMUX[11]
RXCRCIN[49]	in	CELL[13].IMUX_IMUX[10]	CELL[29].IMUX_IMUX[10]
RXCRCIN[50]	in	CELL[13].IMUX_IMUX[9]	CELL[29].IMUX_IMUX[9]
RXCRCIN[51]	in	CELL[13].IMUX_IMUX[8]	CELL[29].IMUX_IMUX[8]
RXCRCIN[52]	in	CELL[12].IMUX_IMUX[11]	CELL[28].IMUX_IMUX[11]
RXCRCIN[53]	in	CELL[12].IMUX_IMUX[10]	CELL[28].IMUX_IMUX[10]
RXCRCIN[54]	in	CELL[12].IMUX_IMUX[9]	CELL[28].IMUX_IMUX[9]
RXCRCIN[55]	in	CELL[12].IMUX_IMUX[8]	CELL[28].IMUX_IMUX[8]
RXCRCIN[56]	in	CELL[15].IMUX_IMUX[11]	CELL[31].IMUX_IMUX[11]
RXCRCIN[57]	in	CELL[15].IMUX_IMUX[10]	CELL[31].IMUX_IMUX[10]
RXCRCIN[58]	in	CELL[15].IMUX_IMUX[9]	CELL[31].IMUX_IMUX[9]
RXCRCIN[59]	in	CELL[15].IMUX_IMUX[8]	CELL[31].IMUX_IMUX[8]
RXCRCIN[60]	in	CELL[14].IMUX_IMUX[11]	CELL[30].IMUX_IMUX[11]
RXCRCIN[61]	in	CELL[14].IMUX_IMUX[10]	CELL[30].IMUX_IMUX[10]
RXCRCIN[62]	in	CELL[14].IMUX_IMUX[9]	CELL[30].IMUX_IMUX[9]
RXCRCIN[63]	in	CELL[14].IMUX_IMUX[8]	CELL[30].IMUX_IMUX[8]
RXCRCINIT	in	CELL[5].IMUX_IMUX[16]	CELL[21].IMUX_IMUX[16]
TXCRCCLK	in	CELL[8].IMUX_CLK_OPTINV[0]	CELL[24].IMUX_CLK_OPTINV[0]
TXCRCINTCLK	in	CELL[7].IMUX_CLK_OPTINV[1]	CELL[23].IMUX_CLK_OPTINV[1]
TXCRCRESET	in	CELL[8].IMUX_SR_OPTINV[0]	CELL[24].IMUX_SR_OPTINV[0]
TXCRCPD	in	CELL[9].IMUX_IMUX[13]	CELL[25].IMUX_IMUX[13]
TXCRCDATAVALID	in	CELL[7].IMUX_CE_OPTINV[1]	CELL[23].IMUX_CE_OPTINV[1]
TXCRCDATAWIDTH[0]	in	CELL[11].IMUX_IMUX[20]	CELL[27].IMUX_IMUX[20]
TXCRCDATAWIDTH[1]	in	CELL[11].IMUX_IMUX[21]	CELL[27].IMUX_IMUX[21]
TXCRCDATAWIDTH[2]	in	CELL[11].IMUX_IMUX[22]	CELL[27].IMUX_IMUX[22]
TXCRCIN[0]	in	CELL[1].IMUX_IMUX[7]	CELL[17].IMUX_IMUX[7]
TXCRCIN[1]	in	CELL[1].IMUX_IMUX[6]	CELL[17].IMUX_IMUX[6]
TXCRCIN[2]	in	CELL[1].IMUX_IMUX[5]	CELL[17].IMUX_IMUX[5]
TXCRCIN[3]	in	CELL[1].IMUX_IMUX[4]	CELL[17].IMUX_IMUX[4]
TXCRCIN[4]	in	CELL[0].IMUX_IMUX[7]	CELL[16].IMUX_IMUX[7]
TXCRCIN[5]	in	CELL[0].IMUX_IMUX[6]	CELL[16].IMUX_IMUX[6]
TXCRCIN[6]	in	CELL[0].IMUX_IMUX[5]	CELL[16].IMUX_IMUX[5]
TXCRCIN[7]	in	CELL[0].IMUX_IMUX[4]	CELL[16].IMUX_IMUX[4]
TXCRCIN[8]	in	CELL[3].IMUX_IMUX[7]	CELL[19].IMUX_IMUX[7]
TXCRCIN[9]	in	CELL[3].IMUX_IMUX[6]	CELL[19].IMUX_IMUX[6]
TXCRCIN[10]	in	CELL[3].IMUX_IMUX[5]	CELL[19].IMUX_IMUX[5]
TXCRCIN[11]	in	CELL[3].IMUX_IMUX[4]	CELL[19].IMUX_IMUX[4]
TXCRCIN[12]	in	CELL[2].IMUX_IMUX[7]	CELL[18].IMUX_IMUX[7]
TXCRCIN[13]	in	CELL[2].IMUX_IMUX[6]	CELL[18].IMUX_IMUX[6]
TXCRCIN[14]	in	CELL[2].IMUX_IMUX[5]	CELL[18].IMUX_IMUX[5]
TXCRCIN[15]	in	CELL[2].IMUX_IMUX[4]	CELL[18].IMUX_IMUX[4]
TXCRCIN[16]	in	CELL[5].IMUX_IMUX[7]	CELL[21].IMUX_IMUX[7]
TXCRCIN[17]	in	CELL[5].IMUX_IMUX[6]	CELL[21].IMUX_IMUX[6]
TXCRCIN[18]	in	CELL[5].IMUX_IMUX[5]	CELL[21].IMUX_IMUX[5]
TXCRCIN[19]	in	CELL[5].IMUX_IMUX[4]	CELL[21].IMUX_IMUX[4]
TXCRCIN[20]	in	CELL[4].IMUX_IMUX[7]	CELL[20].IMUX_IMUX[7]
TXCRCIN[21]	in	CELL[4].IMUX_IMUX[6]	CELL[20].IMUX_IMUX[6]
TXCRCIN[22]	in	CELL[4].IMUX_IMUX[5]	CELL[20].IMUX_IMUX[5]
TXCRCIN[23]	in	CELL[4].IMUX_IMUX[4]	CELL[20].IMUX_IMUX[4]
TXCRCIN[24]	in	CELL[7].IMUX_IMUX[7]	CELL[23].IMUX_IMUX[7]
TXCRCIN[25]	in	CELL[7].IMUX_IMUX[6]	CELL[23].IMUX_IMUX[6]
TXCRCIN[26]	in	CELL[7].IMUX_IMUX[5]	CELL[23].IMUX_IMUX[5]
TXCRCIN[27]	in	CELL[7].IMUX_IMUX[4]	CELL[23].IMUX_IMUX[4]
TXCRCIN[28]	in	CELL[6].IMUX_IMUX[7]	CELL[22].IMUX_IMUX[7]
TXCRCIN[29]	in	CELL[6].IMUX_IMUX[6]	CELL[22].IMUX_IMUX[6]
TXCRCIN[30]	in	CELL[6].IMUX_IMUX[5]	CELL[22].IMUX_IMUX[5]
TXCRCIN[31]	in	CELL[6].IMUX_IMUX[4]	CELL[22].IMUX_IMUX[4]
TXCRCIN[32]	in	CELL[9].IMUX_IMUX[7]	CELL[25].IMUX_IMUX[7]
TXCRCIN[33]	in	CELL[9].IMUX_IMUX[6]	CELL[25].IMUX_IMUX[6]
TXCRCIN[34]	in	CELL[9].IMUX_IMUX[5]	CELL[25].IMUX_IMUX[5]
TXCRCIN[35]	in	CELL[9].IMUX_IMUX[4]	CELL[25].IMUX_IMUX[4]
TXCRCIN[36]	in	CELL[8].IMUX_IMUX[7]	CELL[24].IMUX_IMUX[7]
TXCRCIN[37]	in	CELL[8].IMUX_IMUX[6]	CELL[24].IMUX_IMUX[6]
TXCRCIN[38]	in	CELL[8].IMUX_IMUX[5]	CELL[24].IMUX_IMUX[5]
TXCRCIN[39]	in	CELL[8].IMUX_IMUX[4]	CELL[24].IMUX_IMUX[4]
TXCRCIN[40]	in	CELL[11].IMUX_IMUX[7]	CELL[27].IMUX_IMUX[7]
TXCRCIN[41]	in	CELL[11].IMUX_IMUX[6]	CELL[27].IMUX_IMUX[6]
TXCRCIN[42]	in	CELL[11].IMUX_IMUX[5]	CELL[27].IMUX_IMUX[5]
TXCRCIN[43]	in	CELL[11].IMUX_IMUX[4]	CELL[27].IMUX_IMUX[4]
TXCRCIN[44]	in	CELL[10].IMUX_IMUX[7]	CELL[26].IMUX_IMUX[7]
TXCRCIN[45]	in	CELL[10].IMUX_IMUX[6]	CELL[26].IMUX_IMUX[6]
TXCRCIN[46]	in	CELL[10].IMUX_IMUX[5]	CELL[26].IMUX_IMUX[5]
TXCRCIN[47]	in	CELL[10].IMUX_IMUX[4]	CELL[26].IMUX_IMUX[4]
TXCRCIN[48]	in	CELL[13].IMUX_IMUX[7]	CELL[29].IMUX_IMUX[7]
TXCRCIN[49]	in	CELL[13].IMUX_IMUX[6]	CELL[29].IMUX_IMUX[6]
TXCRCIN[50]	in	CELL[13].IMUX_IMUX[5]	CELL[29].IMUX_IMUX[5]
TXCRCIN[51]	in	CELL[13].IMUX_IMUX[4]	CELL[29].IMUX_IMUX[4]
TXCRCIN[52]	in	CELL[12].IMUX_IMUX[7]	CELL[28].IMUX_IMUX[7]
TXCRCIN[53]	in	CELL[12].IMUX_IMUX[6]	CELL[28].IMUX_IMUX[6]
TXCRCIN[54]	in	CELL[12].IMUX_IMUX[5]	CELL[28].IMUX_IMUX[5]
TXCRCIN[55]	in	CELL[12].IMUX_IMUX[4]	CELL[28].IMUX_IMUX[4]
TXCRCIN[56]	in	CELL[15].IMUX_IMUX[7]	CELL[31].IMUX_IMUX[7]
TXCRCIN[57]	in	CELL[15].IMUX_IMUX[6]	CELL[31].IMUX_IMUX[6]
TXCRCIN[58]	in	CELL[15].IMUX_IMUX[5]	CELL[31].IMUX_IMUX[5]
TXCRCIN[59]	in	CELL[15].IMUX_IMUX[4]	CELL[31].IMUX_IMUX[4]
TXCRCIN[60]	in	CELL[14].IMUX_IMUX[7]	CELL[30].IMUX_IMUX[7]
TXCRCIN[61]	in	CELL[14].IMUX_IMUX[6]	CELL[30].IMUX_IMUX[6]
TXCRCIN[62]	in	CELL[14].IMUX_IMUX[5]	CELL[30].IMUX_IMUX[5]
TXCRCIN[63]	in	CELL[14].IMUX_IMUX[4]	CELL[30].IMUX_IMUX[4]
TXCRCINIT	in	CELL[5].IMUX_IMUX[17]	CELL[21].IMUX_IMUX[17]
SCANEN[0]	in	CELL[14].IMUX_CE_OPTINV[0]	CELL[30].IMUX_CE_OPTINV[0]
SCANEN[1]	in	CELL[14].IMUX_CE_OPTINV[1]	CELL[30].IMUX_CE_OPTINV[1]
SCANEN[2]	in	CELL[12].IMUX_CE_OPTINV[0]	CELL[28].IMUX_CE_OPTINV[0]
SCANIN[0]	in	CELL[15].IMUX_IMUX[19]	CELL[31].IMUX_IMUX[19]
SCANIN[1]	in	CELL[15].IMUX_IMUX[20]	CELL[31].IMUX_IMUX[20]
SCANIN[2]	in	CELL[15].IMUX_IMUX[21]	CELL[31].IMUX_IMUX[21]
SCANMODE[0]	in	CELL[13].IMUX_CE_OPTINV[0]	CELL[29].IMUX_CE_OPTINV[0]
SCANMODE[1]	in	CELL[13].IMUX_CE_OPTINV[1]	CELL[29].IMUX_CE_OPTINV[1]
SCANMODE[2]	in	CELL[12].IMUX_CE_OPTINV[1]	CELL[28].IMUX_CE_OPTINV[1]
TESTMEMORY	in	CELL[12].IMUX_IMUX[14]	CELL[28].IMUX_IMUX[14]
RXPCSHCLKOUT	out	CELL[16].OUT_MGT_RXPCSHCLKOUT[0]	CELL[16].OUT_MGT_RXPCSHCLKOUT[1]
TXPCSHCLKOUT	out	CELL[16].OUT_MGT_TXPCSHCLKOUT[0]	CELL[16].OUT_MGT_TXPCSHCLKOUT[1]
DRDY	out	CELL[7].OUT_SEC_TMIN[0]	CELL[23].OUT_SEC_TMIN[0]
DO[0]	out	CELL[5].OUT_HALF0_BEL[4], CELL[5].OUT_HALF1_BEL[4]	CELL[21].OUT_HALF0_BEL[4], CELL[21].OUT_HALF1_BEL[4]
DO[1]	out	CELL[5].OUT_HALF0_BEL[5], CELL[5].OUT_HALF1_BEL[5]	CELL[21].OUT_HALF0_BEL[5], CELL[21].OUT_HALF1_BEL[5]
DO[2]	out	CELL[5].OUT_HALF0_BEL[6], CELL[5].OUT_HALF1_BEL[6]	CELL[21].OUT_HALF0_BEL[6], CELL[21].OUT_HALF1_BEL[6]
DO[3]	out	CELL[5].OUT_HALF0_BEL[7], CELL[5].OUT_HALF1_BEL[7]	CELL[21].OUT_HALF0_BEL[7], CELL[21].OUT_HALF1_BEL[7]
DO[4]	out	CELL[5].OUT_BEST_TMIN[4]	CELL[21].OUT_BEST_TMIN[4]
DO[5]	out	CELL[5].OUT_BEST_TMIN[5]	CELL[21].OUT_BEST_TMIN[5]
DO[6]	out	CELL[5].OUT_BEST_TMIN[6]	CELL[21].OUT_BEST_TMIN[6]
DO[7]	out	CELL[5].OUT_BEST_TMIN[7]	CELL[21].OUT_BEST_TMIN[7]
DO[8]	out	CELL[7].OUT_HALF0_BEL[4], CELL[7].OUT_HALF1_BEL[4]	CELL[23].OUT_HALF0_BEL[4], CELL[23].OUT_HALF1_BEL[4]
DO[9]	out	CELL[7].OUT_HALF0_BEL[5], CELL[7].OUT_HALF1_BEL[5]	CELL[23].OUT_HALF0_BEL[5], CELL[23].OUT_HALF1_BEL[5]
DO[10]	out	CELL[7].OUT_HALF0_BEL[6], CELL[7].OUT_HALF1_BEL[6]	CELL[23].OUT_HALF0_BEL[6], CELL[23].OUT_HALF1_BEL[6]
DO[11]	out	CELL[7].OUT_HALF0_BEL[7], CELL[7].OUT_HALF1_BEL[7]	CELL[23].OUT_HALF0_BEL[7], CELL[23].OUT_HALF1_BEL[7]
DO[12]	out	CELL[9].OUT_HALF0_BEL[4], CELL[9].OUT_HALF1_BEL[4]	CELL[25].OUT_HALF0_BEL[4], CELL[25].OUT_HALF1_BEL[4]
DO[13]	out	CELL[9].OUT_HALF0_BEL[5], CELL[9].OUT_HALF1_BEL[5]	CELL[25].OUT_HALF0_BEL[5], CELL[25].OUT_HALF1_BEL[5]
DO[14]	out	CELL[9].OUT_HALF0_BEL[6], CELL[9].OUT_HALF1_BEL[6]	CELL[25].OUT_HALF0_BEL[6], CELL[25].OUT_HALF1_BEL[6]
DO[15]	out	CELL[9].OUT_HALF0_BEL[7], CELL[9].OUT_HALF1_BEL[7]	CELL[25].OUT_HALF0_BEL[7], CELL[25].OUT_HALF1_BEL[7]
RXRECCLK1	out	CELL[7].OUT_BEST_TMIN[4]	CELL[23].OUT_BEST_TMIN[4]
RXRECCLK2	out	CELL[7].OUT_BEST_TMIN[5]	CELL[23].OUT_BEST_TMIN[5]
RXCALFAIL	out	CELL[3].OUT_BEST_TMIN[6]	CELL[19].OUT_BEST_TMIN[6]
RXENABLECAL	out	CELL[15].OUT_SEC_TMIN[1]	CELL[31].OUT_SEC_TMIN[1]
RXCOARSEST	out	CELL[15].OUT_SEC_TMIN[0]	CELL[31].OUT_SEC_TMIN[0]
RXFCALSTATE[0]	out	CELL[14].OUT_HALF0_BEL[4], CELL[14].OUT_HALF1_BEL[4]	CELL[30].OUT_HALF0_BEL[4], CELL[30].OUT_HALF1_BEL[4]
RXFCALSTATE[1]	out	CELL[14].OUT_HALF0_BEL[5], CELL[14].OUT_HALF1_BEL[5]	CELL[30].OUT_HALF0_BEL[5], CELL[30].OUT_HALF1_BEL[5]
RXFCALSTATE[2]	out	CELL[14].OUT_HALF0_BEL[6], CELL[14].OUT_HALF1_BEL[6]	CELL[30].OUT_HALF0_BEL[6], CELL[30].OUT_HALF1_BEL[6]
RXFDETSTATE[0]	out	CELL[13].OUT_SEC_TMIN[0]	CELL[29].OUT_SEC_TMIN[0]
RXFDETSTATE[1]	out	CELL[13].OUT_SEC_TMIN[1]	CELL[29].OUT_SEC_TMIN[1]
RXFDETSTATE[2]	out	CELL[13].OUT_SEC_TMIN[2]	CELL[29].OUT_SEC_TMIN[2]
RXCYCLELIMIT	out	CELL[11].OUT_HALF0_BEL[4], CELL[11].OUT_HALF1_BEL[4]	CELL[27].OUT_HALF0_BEL[4], CELL[27].OUT_HALF1_BEL[4]
RXLOCK	out	CELL[15].OUT_HALF0_BEL[4], CELL[15].OUT_HALF1_BEL[4]	CELL[31].OUT_HALF0_BEL[4], CELL[31].OUT_HALF1_BEL[4]
RXLOCKUPDATE	out	CELL[15].OUT_HALF0_BEL[6], CELL[15].OUT_HALF1_BEL[6]	CELL[31].OUT_HALF0_BEL[6], CELL[31].OUT_HALF1_BEL[6]
RXSIGDET	out	CELL[1].OUT_BEST_TMIN[6]	CELL[17].OUT_BEST_TMIN[6]
RXVCOHIGH	out	CELL[3].OUT_BEST_TMIN[4]	CELL[19].OUT_BEST_TMIN[4]
RXADCN	out	CELL[0].OUT_HALF0_BEL[4], CELL[0].OUT_HALF1_BEL[4]	CELL[16].OUT_HALF0_BEL[4], CELL[16].OUT_HALF1_BEL[4]
RXADCP	out	CELL[1].OUT_BEST_TMIN[7]	CELL[17].OUT_BEST_TMIN[7]
CDRSTATUS[0]	out	CELL[1].OUT_HALF0_BEL[4], CELL[1].OUT_HALF1_BEL[4]	CELL[17].OUT_HALF0_BEL[4], CELL[17].OUT_HALF1_BEL[4]
CDRSTATUS[1]	out	CELL[1].OUT_HALF0_BEL[5], CELL[1].OUT_HALF1_BEL[5]	CELL[17].OUT_HALF0_BEL[5], CELL[17].OUT_HALF1_BEL[5]
CDRSTATUS[2]	out	CELL[1].OUT_HALF0_BEL[6], CELL[1].OUT_HALF1_BEL[6]	CELL[17].OUT_HALF0_BEL[6], CELL[17].OUT_HALF1_BEL[6]
CDRSTATUS[3]	out	CELL[1].OUT_HALF0_BEL[7], CELL[1].OUT_HALF1_BEL[7]	CELL[17].OUT_HALF0_BEL[7], CELL[17].OUT_HALF1_BEL[7]
CDRSTATUS[4]	out	CELL[2].OUT_HALF0_BEL[4], CELL[2].OUT_HALF1_BEL[4]	CELL[18].OUT_HALF0_BEL[4], CELL[18].OUT_HALF1_BEL[4]
CDRSTATUS[5]	out	CELL[2].OUT_HALF0_BEL[5], CELL[2].OUT_HALF1_BEL[5]	CELL[18].OUT_HALF0_BEL[5], CELL[18].OUT_HALF1_BEL[5]
CDRSTATUS[6]	out	CELL[2].OUT_HALF0_BEL[6], CELL[2].OUT_HALF1_BEL[6]	CELL[18].OUT_HALF0_BEL[6], CELL[18].OUT_HALF1_BEL[6]
CDRSTATUS[7]	out	CELL[3].OUT_HALF0_BEL[4], CELL[3].OUT_HALF1_BEL[4]	CELL[19].OUT_HALF0_BEL[4], CELL[19].OUT_HALF1_BEL[4]
CDRSTATUS[8]	out	CELL[3].OUT_HALF0_BEL[5], CELL[3].OUT_HALF1_BEL[5]	CELL[19].OUT_HALF0_BEL[5], CELL[19].OUT_HALF1_BEL[5]
CDRSTATUS[9]	out	CELL[3].OUT_HALF0_BEL[6], CELL[3].OUT_HALF1_BEL[6]	CELL[19].OUT_HALF0_BEL[6], CELL[19].OUT_HALF1_BEL[6]
CDRSTATUS[10]	out	CELL[3].OUT_HALF0_BEL[7], CELL[3].OUT_HALF1_BEL[7]	CELL[19].OUT_HALF0_BEL[7], CELL[19].OUT_HALF1_BEL[7]
CDRSTATUS[11]	out	CELL[4].OUT_HALF0_BEL[4], CELL[4].OUT_HALF1_BEL[4]	CELL[20].OUT_HALF0_BEL[4], CELL[20].OUT_HALF1_BEL[4]
CDRSTATUS[12]	out	CELL[4].OUT_HALF0_BEL[5], CELL[4].OUT_HALF1_BEL[5]	CELL[20].OUT_HALF0_BEL[5], CELL[20].OUT_HALF1_BEL[5]
CDRSTATUS[13]	out	CELL[5].OUT_SEC_TMIN[0]	CELL[21].OUT_SEC_TMIN[0]
CDRSTATUS[14]	out	CELL[5].OUT_SEC_TMIN[1]	CELL[21].OUT_SEC_TMIN[1]
CDRSTATUS[15]	out	CELL[6].OUT_HALF0_BEL[4], CELL[6].OUT_HALF1_BEL[4]	CELL[22].OUT_HALF0_BEL[4], CELL[22].OUT_HALF1_BEL[4]
CDRSTATUS[16]	out	CELL[6].OUT_HALF0_BEL[5], CELL[6].OUT_HALF1_BEL[5]	CELL[22].OUT_HALF0_BEL[5], CELL[22].OUT_HALF1_BEL[5]
CDRSTATUS[17]	out	CELL[8].OUT_HALF0_BEL[4], CELL[8].OUT_HALF1_BEL[4]	CELL[24].OUT_HALF0_BEL[4], CELL[24].OUT_HALF1_BEL[4]
RXDATA[0]	out	CELL[0].OUT_BEST_TMIN[0]	CELL[16].OUT_BEST_TMIN[0]
RXDATA[1]	out	CELL[0].OUT_BEST_TMIN[1]	CELL[16].OUT_BEST_TMIN[1]
RXDATA[2]	out	CELL[0].OUT_BEST_TMIN[2]	CELL[16].OUT_BEST_TMIN[2]
RXDATA[3]	out	CELL[0].OUT_BEST_TMIN[3]	CELL[16].OUT_BEST_TMIN[3]
RXDATA[4]	out	CELL[1].OUT_BEST_TMIN[0]	CELL[17].OUT_BEST_TMIN[0]
RXDATA[5]	out	CELL[1].OUT_BEST_TMIN[1]	CELL[17].OUT_BEST_TMIN[1]
RXDATA[6]	out	CELL[1].OUT_BEST_TMIN[2]	CELL[17].OUT_BEST_TMIN[2]
RXDATA[7]	out	CELL[1].OUT_BEST_TMIN[3]	CELL[17].OUT_BEST_TMIN[3]
RXDATA[8]	out	CELL[2].OUT_BEST_TMIN[0]	CELL[18].OUT_BEST_TMIN[0]
RXDATA[9]	out	CELL[2].OUT_BEST_TMIN[1]	CELL[18].OUT_BEST_TMIN[1]
RXDATA[10]	out	CELL[2].OUT_BEST_TMIN[2]	CELL[18].OUT_BEST_TMIN[2]
RXDATA[11]	out	CELL[2].OUT_BEST_TMIN[3]	CELL[18].OUT_BEST_TMIN[3]
RXDATA[12]	out	CELL[3].OUT_BEST_TMIN[0]	CELL[19].OUT_BEST_TMIN[0]
RXDATA[13]	out	CELL[3].OUT_BEST_TMIN[1]	CELL[19].OUT_BEST_TMIN[1]
RXDATA[14]	out	CELL[3].OUT_BEST_TMIN[2]	CELL[19].OUT_BEST_TMIN[2]
RXDATA[15]	out	CELL[3].OUT_BEST_TMIN[3]	CELL[19].OUT_BEST_TMIN[3]
RXDATA[16]	out	CELL[4].OUT_BEST_TMIN[0]	CELL[20].OUT_BEST_TMIN[0]
RXDATA[17]	out	CELL[4].OUT_BEST_TMIN[1]	CELL[20].OUT_BEST_TMIN[1]
RXDATA[18]	out	CELL[4].OUT_BEST_TMIN[2]	CELL[20].OUT_BEST_TMIN[2]
RXDATA[19]	out	CELL[4].OUT_BEST_TMIN[3]	CELL[20].OUT_BEST_TMIN[3]
RXDATA[20]	out	CELL[5].OUT_BEST_TMIN[0]	CELL[21].OUT_BEST_TMIN[0]
RXDATA[21]	out	CELL[5].OUT_BEST_TMIN[1]	CELL[21].OUT_BEST_TMIN[1]
RXDATA[22]	out	CELL[5].OUT_BEST_TMIN[2]	CELL[21].OUT_BEST_TMIN[2]
RXDATA[23]	out	CELL[5].OUT_BEST_TMIN[3]	CELL[21].OUT_BEST_TMIN[3]
RXDATA[24]	out	CELL[6].OUT_BEST_TMIN[0]	CELL[22].OUT_BEST_TMIN[0]
RXDATA[25]	out	CELL[6].OUT_BEST_TMIN[1]	CELL[22].OUT_BEST_TMIN[1]
RXDATA[26]	out	CELL[6].OUT_BEST_TMIN[2]	CELL[22].OUT_BEST_TMIN[2]
RXDATA[27]	out	CELL[6].OUT_BEST_TMIN[3]	CELL[22].OUT_BEST_TMIN[3]
RXDATA[28]	out	CELL[7].OUT_BEST_TMIN[0]	CELL[23].OUT_BEST_TMIN[0]
RXDATA[29]	out	CELL[7].OUT_BEST_TMIN[1]	CELL[23].OUT_BEST_TMIN[1]
RXDATA[30]	out	CELL[7].OUT_BEST_TMIN[2]	CELL[23].OUT_BEST_TMIN[2]
RXDATA[31]	out	CELL[7].OUT_BEST_TMIN[3]	CELL[23].OUT_BEST_TMIN[3]
RXDATA[32]	out	CELL[8].OUT_BEST_TMIN[0]	CELL[24].OUT_BEST_TMIN[0]
RXDATA[33]	out	CELL[8].OUT_BEST_TMIN[1]	CELL[24].OUT_BEST_TMIN[1]
RXDATA[34]	out	CELL[8].OUT_BEST_TMIN[2]	CELL[24].OUT_BEST_TMIN[2]
RXDATA[35]	out	CELL[8].OUT_BEST_TMIN[3]	CELL[24].OUT_BEST_TMIN[3]
RXDATA[36]	out	CELL[9].OUT_BEST_TMIN[0]	CELL[25].OUT_BEST_TMIN[0]
RXDATA[37]	out	CELL[9].OUT_BEST_TMIN[1]	CELL[25].OUT_BEST_TMIN[1]
RXDATA[38]	out	CELL[9].OUT_BEST_TMIN[2]	CELL[25].OUT_BEST_TMIN[2]
RXDATA[39]	out	CELL[9].OUT_BEST_TMIN[3]	CELL[25].OUT_BEST_TMIN[3]
RXDATA[40]	out	CELL[10].OUT_BEST_TMIN[0]	CELL[26].OUT_BEST_TMIN[0]
RXDATA[41]	out	CELL[10].OUT_BEST_TMIN[1]	CELL[26].OUT_BEST_TMIN[1]
RXDATA[42]	out	CELL[10].OUT_BEST_TMIN[2]	CELL[26].OUT_BEST_TMIN[2]
RXDATA[43]	out	CELL[10].OUT_BEST_TMIN[3]	CELL[26].OUT_BEST_TMIN[3]
RXDATA[44]	out	CELL[11].OUT_BEST_TMIN[0]	CELL[27].OUT_BEST_TMIN[0]
RXDATA[45]	out	CELL[11].OUT_BEST_TMIN[1]	CELL[27].OUT_BEST_TMIN[1]
RXDATA[46]	out	CELL[11].OUT_BEST_TMIN[2]	CELL[27].OUT_BEST_TMIN[2]
RXDATA[47]	out	CELL[11].OUT_BEST_TMIN[3]	CELL[27].OUT_BEST_TMIN[3]
RXDATA[48]	out	CELL[12].OUT_BEST_TMIN[0]	CELL[28].OUT_BEST_TMIN[0]
RXDATA[49]	out	CELL[12].OUT_BEST_TMIN[1]	CELL[28].OUT_BEST_TMIN[1]
RXDATA[50]	out	CELL[12].OUT_BEST_TMIN[2]	CELL[28].OUT_BEST_TMIN[2]
RXDATA[51]	out	CELL[12].OUT_BEST_TMIN[3]	CELL[28].OUT_BEST_TMIN[3]
RXDATA[52]	out	CELL[13].OUT_BEST_TMIN[0]	CELL[29].OUT_BEST_TMIN[0]
RXDATA[53]	out	CELL[13].OUT_BEST_TMIN[1]	CELL[29].OUT_BEST_TMIN[1]
RXDATA[54]	out	CELL[13].OUT_BEST_TMIN[2]	CELL[29].OUT_BEST_TMIN[2]
RXDATA[55]	out	CELL[13].OUT_BEST_TMIN[3]	CELL[29].OUT_BEST_TMIN[3]
RXDATA[56]	out	CELL[14].OUT_BEST_TMIN[0]	CELL[30].OUT_BEST_TMIN[0]
RXDATA[57]	out	CELL[14].OUT_BEST_TMIN[1]	CELL[30].OUT_BEST_TMIN[1]
RXDATA[58]	out	CELL[14].OUT_BEST_TMIN[2]	CELL[30].OUT_BEST_TMIN[2]
RXDATA[59]	out	CELL[14].OUT_BEST_TMIN[3]	CELL[30].OUT_BEST_TMIN[3]
RXDATA[60]	out	CELL[15].OUT_BEST_TMIN[0]	CELL[31].OUT_BEST_TMIN[0]
RXDATA[61]	out	CELL[15].OUT_BEST_TMIN[1]	CELL[31].OUT_BEST_TMIN[1]
RXDATA[62]	out	CELL[15].OUT_BEST_TMIN[2]	CELL[31].OUT_BEST_TMIN[2]
RXDATA[63]	out	CELL[15].OUT_BEST_TMIN[3]	CELL[31].OUT_BEST_TMIN[3]
RXNOTINTABLE[0]	out	CELL[0].OUT_BEST_TMIN[5]	CELL[16].OUT_BEST_TMIN[5]
RXNOTINTABLE[1]	out	CELL[2].OUT_BEST_TMIN[5]	CELL[18].OUT_BEST_TMIN[5]
RXNOTINTABLE[2]	out	CELL[4].OUT_BEST_TMIN[5]	CELL[20].OUT_BEST_TMIN[5]
RXNOTINTABLE[3]	out	CELL[6].OUT_BEST_TMIN[5]	CELL[22].OUT_BEST_TMIN[5]
RXNOTINTABLE[4]	out	CELL[8].OUT_BEST_TMIN[5]	CELL[24].OUT_BEST_TMIN[5]
RXNOTINTABLE[5]	out	CELL[10].OUT_BEST_TMIN[5]	CELL[26].OUT_BEST_TMIN[5]
RXNOTINTABLE[6]	out	CELL[12].OUT_BEST_TMIN[5]	CELL[28].OUT_BEST_TMIN[5]
RXNOTINTABLE[7]	out	CELL[14].OUT_BEST_TMIN[5]	CELL[30].OUT_BEST_TMIN[5]
RXDISPERR[0]	out	CELL[0].OUT_BEST_TMIN[4]	CELL[16].OUT_BEST_TMIN[4]
RXDISPERR[1]	out	CELL[2].OUT_BEST_TMIN[4]	CELL[18].OUT_BEST_TMIN[4]
RXDISPERR[2]	out	CELL[4].OUT_BEST_TMIN[4]	CELL[20].OUT_BEST_TMIN[4]
RXDISPERR[3]	out	CELL[6].OUT_BEST_TMIN[4]	CELL[22].OUT_BEST_TMIN[4]
RXDISPERR[4]	out	CELL[8].OUT_BEST_TMIN[4]	CELL[24].OUT_BEST_TMIN[4]
RXDISPERR[5]	out	CELL[10].OUT_BEST_TMIN[4]	CELL[26].OUT_BEST_TMIN[4]
RXDISPERR[6]	out	CELL[12].OUT_BEST_TMIN[4]	CELL[28].OUT_BEST_TMIN[4]
RXDISPERR[7]	out	CELL[14].OUT_BEST_TMIN[4]	CELL[30].OUT_BEST_TMIN[4]
RXCHARISK[0]	out	CELL[0].OUT_BEST_TMIN[6]	CELL[16].OUT_BEST_TMIN[6]
RXCHARISK[1]	out	CELL[2].OUT_BEST_TMIN[6]	CELL[18].OUT_BEST_TMIN[6]
RXCHARISK[2]	out	CELL[4].OUT_BEST_TMIN[6]	CELL[20].OUT_BEST_TMIN[6]
RXCHARISK[3]	out	CELL[6].OUT_BEST_TMIN[6]	CELL[22].OUT_BEST_TMIN[6]
RXCHARISK[4]	out	CELL[8].OUT_BEST_TMIN[6]	CELL[24].OUT_BEST_TMIN[6]
RXCHARISK[5]	out	CELL[10].OUT_BEST_TMIN[6]	CELL[26].OUT_BEST_TMIN[6]
RXCHARISK[6]	out	CELL[12].OUT_BEST_TMIN[6]	CELL[28].OUT_BEST_TMIN[6]
RXCHARISK[7]	out	CELL[14].OUT_BEST_TMIN[6]	CELL[30].OUT_BEST_TMIN[6]
RXCHARISCOMMA[0]	out	CELL[0].OUT_BEST_TMIN[7]	CELL[16].OUT_BEST_TMIN[7]
RXCHARISCOMMA[1]	out	CELL[2].OUT_BEST_TMIN[7]	CELL[18].OUT_BEST_TMIN[7]
RXCHARISCOMMA[2]	out	CELL[4].OUT_BEST_TMIN[7]	CELL[20].OUT_BEST_TMIN[7]
RXCHARISCOMMA[3]	out	CELL[6].OUT_BEST_TMIN[7]	CELL[22].OUT_BEST_TMIN[7]
RXCHARISCOMMA[4]	out	CELL[8].OUT_BEST_TMIN[7]	CELL[24].OUT_BEST_TMIN[7]
RXCHARISCOMMA[5]	out	CELL[10].OUT_BEST_TMIN[7]	CELL[26].OUT_BEST_TMIN[7]
RXCHARISCOMMA[6]	out	CELL[12].OUT_BEST_TMIN[7]	CELL[28].OUT_BEST_TMIN[7]
RXCHARISCOMMA[7]	out	CELL[14].OUT_BEST_TMIN[7]	CELL[30].OUT_BEST_TMIN[7]
RXRUNDISP[0]	out	CELL[0].OUT_SEC_TMIN[0]	CELL[16].OUT_SEC_TMIN[0]
RXRUNDISP[1]	out	CELL[2].OUT_SEC_TMIN[0]	CELL[18].OUT_SEC_TMIN[0]
RXRUNDISP[2]	out	CELL[4].OUT_SEC_TMIN[0]	CELL[20].OUT_SEC_TMIN[0]
RXRUNDISP[3]	out	CELL[6].OUT_SEC_TMIN[0]	CELL[22].OUT_SEC_TMIN[0]
RXRUNDISP[4]	out	CELL[8].OUT_SEC_TMIN[0]	CELL[24].OUT_SEC_TMIN[0]
RXRUNDISP[5]	out	CELL[10].OUT_SEC_TMIN[0]	CELL[26].OUT_SEC_TMIN[0]
RXRUNDISP[6]	out	CELL[12].OUT_SEC_TMIN[0]	CELL[28].OUT_SEC_TMIN[0]
RXRUNDISP[7]	out	CELL[14].OUT_SEC_TMIN[0]	CELL[30].OUT_SEC_TMIN[0]
RXCOMMADET	out	CELL[9].OUT_BEST_TMIN[5]	CELL[25].OUT_BEST_TMIN[5]
RXREALIGN	out	CELL[9].OUT_BEST_TMIN[4]	CELL[25].OUT_BEST_TMIN[4]
RXLOSSOFSYNC[0]	out	CELL[1].OUT_BEST_TMIN[4]	CELL[17].OUT_BEST_TMIN[4]
RXLOSSOFSYNC[1]	out	CELL[1].OUT_BEST_TMIN[5]	CELL[17].OUT_BEST_TMIN[5]
RXSTATUS[0]	out	CELL[15].OUT_BEST_TMIN[4]	CELL[31].OUT_BEST_TMIN[4]
RXSTATUS[1]	out	CELL[15].OUT_BEST_TMIN[5]	CELL[31].OUT_BEST_TMIN[5]
RXSTATUS[2]	out	CELL[15].OUT_BEST_TMIN[6]	CELL[31].OUT_BEST_TMIN[6]
RXSTATUS[3]	out	CELL[13].OUT_HALF0_BEL[5], CELL[13].OUT_HALF1_BEL[5]	CELL[29].OUT_HALF0_BEL[5], CELL[29].OUT_HALF1_BEL[5]
RXSTATUS[4]	out	CELL[13].OUT_HALF0_BEL[6], CELL[13].OUT_HALF1_BEL[6]	CELL[29].OUT_HALF0_BEL[6], CELL[29].OUT_HALF1_BEL[6]
RXSTATUS[5]	out	CELL[13].OUT_BEST_TMIN[4]	CELL[29].OUT_BEST_TMIN[4]
RXBUFERR	out	CELL[4].OUT_HALF0_BEL[6], CELL[4].OUT_HALF1_BEL[6]	CELL[20].OUT_HALF0_BEL[6], CELL[20].OUT_HALF1_BEL[6]
CHBONDO[0]	out	CELL[11].OUT_BEST_TMIN[4]	CELL[27].OUT_BEST_TMIN[4]
CHBONDO[1]	out	CELL[11].OUT_BEST_TMIN[5]	CELL[27].OUT_BEST_TMIN[5]
CHBONDO[2]	out	CELL[11].OUT_BEST_TMIN[6]	CELL[27].OUT_BEST_TMIN[6]
CHBONDO[3]	out	CELL[11].OUT_BEST_TMIN[7]	CELL[27].OUT_BEST_TMIN[7]
CHBONDO[4]	out	CELL[11].OUT_SEC_TMIN[0]	CELL[27].OUT_SEC_TMIN[0]
TXOUTCLK1	out	CELL[7].OUT_BEST_TMIN[6]	CELL[23].OUT_BEST_TMIN[6]
TXOUTCLK2	out	CELL[7].OUT_BEST_TMIN[7]	CELL[23].OUT_BEST_TMIN[7]
TXCALFAIL	out	CELL[3].OUT_BEST_TMIN[7]	CELL[19].OUT_BEST_TMIN[7]
TXCYCLELIMIT	out	CELL[13].OUT_HALF0_BEL[4], CELL[13].OUT_HALF1_BEL[4]	CELL[29].OUT_HALF0_BEL[4], CELL[29].OUT_HALF1_BEL[4]
TXCOARSEST	out	CELL[12].OUT_HALF0_BEL[4], CELL[12].OUT_HALF1_BEL[4]	CELL[28].OUT_HALF0_BEL[4], CELL[28].OUT_HALF1_BEL[4]
TXENABLECAL	out	CELL[12].OUT_HALF0_BEL[5], CELL[12].OUT_HALF1_BEL[5]	CELL[28].OUT_HALF0_BEL[5], CELL[28].OUT_HALF1_BEL[5]
TXFCALSTATE[0]	out	CELL[10].OUT_HALF0_BEL[4], CELL[10].OUT_HALF1_BEL[4]	CELL[26].OUT_HALF0_BEL[4], CELL[26].OUT_HALF1_BEL[4]
TXFCALSTATE[1]	out	CELL[10].OUT_HALF0_BEL[5], CELL[10].OUT_HALF1_BEL[5]	CELL[26].OUT_HALF0_BEL[5], CELL[26].OUT_HALF1_BEL[5]
TXFCALSTATE[2]	out	CELL[10].OUT_HALF0_BEL[6], CELL[10].OUT_HALF1_BEL[6]	CELL[26].OUT_HALF0_BEL[6], CELL[26].OUT_HALF1_BEL[6]
TXFDETSTATE[0]	out	CELL[9].OUT_SEC_TMIN[0]	CELL[25].OUT_SEC_TMIN[0]
TXFDETSTATE[1]	out	CELL[9].OUT_SEC_TMIN[1]	CELL[25].OUT_SEC_TMIN[1]
TXFDETSTATE[2]	out	CELL[9].OUT_SEC_TMIN[2]	CELL[25].OUT_SEC_TMIN[2]
TXLOCK	out	CELL[15].OUT_HALF0_BEL[5], CELL[15].OUT_HALF1_BEL[5]	CELL[31].OUT_HALF0_BEL[5], CELL[31].OUT_HALF1_BEL[5]
TXLOCKUPDATE	out	CELL[15].OUT_HALF0_BEL[7], CELL[15].OUT_HALF1_BEL[7]	CELL[31].OUT_HALF0_BEL[7], CELL[31].OUT_HALF1_BEL[7]
TXVCOHIGH	out	CELL[3].OUT_BEST_TMIN[5]	CELL[19].OUT_BEST_TMIN[5]
TXADCN	out	CELL[6].OUT_HALF0_BEL[6], CELL[6].OUT_HALF1_BEL[6]	CELL[22].OUT_HALF0_BEL[6], CELL[22].OUT_HALF1_BEL[6]
TXADCP	out	CELL[7].OUT_SEC_TMIN[1]	CELL[23].OUT_SEC_TMIN[1]
TXKERR[0]	out	CELL[0].OUT_SEC_TMIN[2]	CELL[16].OUT_SEC_TMIN[2]
TXKERR[1]	out	CELL[2].OUT_SEC_TMIN[2]	CELL[18].OUT_SEC_TMIN[2]
TXKERR[2]	out	CELL[4].OUT_SEC_TMIN[2]	CELL[20].OUT_SEC_TMIN[2]
TXKERR[3]	out	CELL[6].OUT_SEC_TMIN[2]	CELL[22].OUT_SEC_TMIN[2]
TXKERR[4]	out	CELL[8].OUT_SEC_TMIN[2]	CELL[24].OUT_SEC_TMIN[2]
TXKERR[5]	out	CELL[10].OUT_SEC_TMIN[2]	CELL[26].OUT_SEC_TMIN[2]
TXKERR[6]	out	CELL[12].OUT_SEC_TMIN[2]	CELL[28].OUT_SEC_TMIN[2]
TXKERR[7]	out	CELL[14].OUT_SEC_TMIN[2]	CELL[30].OUT_SEC_TMIN[2]
TXRUNDISP[0]	out	CELL[0].OUT_SEC_TMIN[1]	CELL[16].OUT_SEC_TMIN[1]
TXRUNDISP[1]	out	CELL[2].OUT_SEC_TMIN[1]	CELL[18].OUT_SEC_TMIN[1]
TXRUNDISP[2]	out	CELL[4].OUT_SEC_TMIN[1]	CELL[20].OUT_SEC_TMIN[1]
TXRUNDISP[3]	out	CELL[6].OUT_SEC_TMIN[1]	CELL[22].OUT_SEC_TMIN[1]
TXRUNDISP[4]	out	CELL[8].OUT_SEC_TMIN[1]	CELL[24].OUT_SEC_TMIN[1]
TXRUNDISP[5]	out	CELL[10].OUT_SEC_TMIN[1]	CELL[26].OUT_SEC_TMIN[1]
TXRUNDISP[6]	out	CELL[12].OUT_SEC_TMIN[1]	CELL[28].OUT_SEC_TMIN[1]
TXRUNDISP[7]	out	CELL[14].OUT_SEC_TMIN[1]	CELL[30].OUT_SEC_TMIN[1]
TXBUFERR	out	CELL[13].OUT_BEST_TMIN[5]	CELL[29].OUT_BEST_TMIN[5]
RXCRCOUT[0]	out	CELL[9].OUT_HALF0_BEL[3], CELL[9].OUT_HALF1_BEL[3]	CELL[25].OUT_HALF0_BEL[3], CELL[25].OUT_HALF1_BEL[3]
RXCRCOUT[1]	out	CELL[9].OUT_HALF0_BEL[2], CELL[9].OUT_HALF1_BEL[2]	CELL[25].OUT_HALF0_BEL[2], CELL[25].OUT_HALF1_BEL[2]
RXCRCOUT[2]	out	CELL[9].OUT_HALF0_BEL[1], CELL[9].OUT_HALF1_BEL[1]	CELL[25].OUT_HALF0_BEL[1], CELL[25].OUT_HALF1_BEL[1]
RXCRCOUT[3]	out	CELL[9].OUT_HALF0_BEL[0], CELL[9].OUT_HALF1_BEL[0]	CELL[25].OUT_HALF0_BEL[0], CELL[25].OUT_HALF1_BEL[0]
RXCRCOUT[4]	out	CELL[8].OUT_HALF0_BEL[3], CELL[8].OUT_HALF1_BEL[3]	CELL[24].OUT_HALF0_BEL[3], CELL[24].OUT_HALF1_BEL[3]
RXCRCOUT[5]	out	CELL[8].OUT_HALF0_BEL[2], CELL[8].OUT_HALF1_BEL[2]	CELL[24].OUT_HALF0_BEL[2], CELL[24].OUT_HALF1_BEL[2]
RXCRCOUT[6]	out	CELL[8].OUT_HALF0_BEL[1], CELL[8].OUT_HALF1_BEL[1]	CELL[24].OUT_HALF0_BEL[1], CELL[24].OUT_HALF1_BEL[1]
RXCRCOUT[7]	out	CELL[8].OUT_HALF0_BEL[0], CELL[8].OUT_HALF1_BEL[0]	CELL[24].OUT_HALF0_BEL[0], CELL[24].OUT_HALF1_BEL[0]
RXCRCOUT[8]	out	CELL[11].OUT_HALF0_BEL[3], CELL[11].OUT_HALF1_BEL[3]	CELL[27].OUT_HALF0_BEL[3], CELL[27].OUT_HALF1_BEL[3]
RXCRCOUT[9]	out	CELL[11].OUT_HALF0_BEL[2], CELL[11].OUT_HALF1_BEL[2]	CELL[27].OUT_HALF0_BEL[2], CELL[27].OUT_HALF1_BEL[2]
RXCRCOUT[10]	out	CELL[11].OUT_HALF0_BEL[1], CELL[11].OUT_HALF1_BEL[1]	CELL[27].OUT_HALF0_BEL[1], CELL[27].OUT_HALF1_BEL[1]
RXCRCOUT[11]	out	CELL[11].OUT_HALF0_BEL[0], CELL[11].OUT_HALF1_BEL[0]	CELL[27].OUT_HALF0_BEL[0], CELL[27].OUT_HALF1_BEL[0]
RXCRCOUT[12]	out	CELL[10].OUT_HALF0_BEL[3], CELL[10].OUT_HALF1_BEL[3]	CELL[26].OUT_HALF0_BEL[3], CELL[26].OUT_HALF1_BEL[3]
RXCRCOUT[13]	out	CELL[10].OUT_HALF0_BEL[2], CELL[10].OUT_HALF1_BEL[2]	CELL[26].OUT_HALF0_BEL[2], CELL[26].OUT_HALF1_BEL[2]
RXCRCOUT[14]	out	CELL[10].OUT_HALF0_BEL[1], CELL[10].OUT_HALF1_BEL[1]	CELL[26].OUT_HALF0_BEL[1], CELL[26].OUT_HALF1_BEL[1]
RXCRCOUT[15]	out	CELL[10].OUT_HALF0_BEL[0], CELL[10].OUT_HALF1_BEL[0]	CELL[26].OUT_HALF0_BEL[0], CELL[26].OUT_HALF1_BEL[0]
RXCRCOUT[16]	out	CELL[13].OUT_HALF0_BEL[3], CELL[13].OUT_HALF1_BEL[3]	CELL[29].OUT_HALF0_BEL[3], CELL[29].OUT_HALF1_BEL[3]
RXCRCOUT[17]	out	CELL[13].OUT_HALF0_BEL[2], CELL[13].OUT_HALF1_BEL[2]	CELL[29].OUT_HALF0_BEL[2], CELL[29].OUT_HALF1_BEL[2]
RXCRCOUT[18]	out	CELL[13].OUT_HALF0_BEL[1], CELL[13].OUT_HALF1_BEL[1]	CELL[29].OUT_HALF0_BEL[1], CELL[29].OUT_HALF1_BEL[1]
RXCRCOUT[19]	out	CELL[13].OUT_HALF0_BEL[0], CELL[13].OUT_HALF1_BEL[0]	CELL[29].OUT_HALF0_BEL[0], CELL[29].OUT_HALF1_BEL[0]
RXCRCOUT[20]	out	CELL[12].OUT_HALF0_BEL[3], CELL[12].OUT_HALF1_BEL[3]	CELL[28].OUT_HALF0_BEL[3], CELL[28].OUT_HALF1_BEL[3]
RXCRCOUT[21]	out	CELL[12].OUT_HALF0_BEL[2], CELL[12].OUT_HALF1_BEL[2]	CELL[28].OUT_HALF0_BEL[2], CELL[28].OUT_HALF1_BEL[2]
RXCRCOUT[22]	out	CELL[12].OUT_HALF0_BEL[1], CELL[12].OUT_HALF1_BEL[1]	CELL[28].OUT_HALF0_BEL[1], CELL[28].OUT_HALF1_BEL[1]
RXCRCOUT[23]	out	CELL[12].OUT_HALF0_BEL[0], CELL[12].OUT_HALF1_BEL[0]	CELL[28].OUT_HALF0_BEL[0], CELL[28].OUT_HALF1_BEL[0]
RXCRCOUT[24]	out	CELL[15].OUT_HALF0_BEL[3], CELL[15].OUT_HALF1_BEL[3]	CELL[31].OUT_HALF0_BEL[3], CELL[31].OUT_HALF1_BEL[3]
RXCRCOUT[25]	out	CELL[15].OUT_HALF0_BEL[2], CELL[15].OUT_HALF1_BEL[2]	CELL[31].OUT_HALF0_BEL[2], CELL[31].OUT_HALF1_BEL[2]
RXCRCOUT[26]	out	CELL[15].OUT_HALF0_BEL[1], CELL[15].OUT_HALF1_BEL[1]	CELL[31].OUT_HALF0_BEL[1], CELL[31].OUT_HALF1_BEL[1]
RXCRCOUT[27]	out	CELL[15].OUT_HALF0_BEL[0], CELL[15].OUT_HALF1_BEL[0]	CELL[31].OUT_HALF0_BEL[0], CELL[31].OUT_HALF1_BEL[0]
RXCRCOUT[28]	out	CELL[14].OUT_HALF0_BEL[3], CELL[14].OUT_HALF1_BEL[3]	CELL[30].OUT_HALF0_BEL[3], CELL[30].OUT_HALF1_BEL[3]
RXCRCOUT[29]	out	CELL[14].OUT_HALF0_BEL[2], CELL[14].OUT_HALF1_BEL[2]	CELL[30].OUT_HALF0_BEL[2], CELL[30].OUT_HALF1_BEL[2]
RXCRCOUT[30]	out	CELL[14].OUT_HALF0_BEL[1], CELL[14].OUT_HALF1_BEL[1]	CELL[30].OUT_HALF0_BEL[1], CELL[30].OUT_HALF1_BEL[1]
RXCRCOUT[31]	out	CELL[14].OUT_HALF0_BEL[0], CELL[14].OUT_HALF1_BEL[0]	CELL[30].OUT_HALF0_BEL[0], CELL[30].OUT_HALF1_BEL[0]
TXCRCOUT[0]	out	CELL[1].OUT_HALF0_BEL[3], CELL[1].OUT_HALF1_BEL[3]	CELL[17].OUT_HALF0_BEL[3], CELL[17].OUT_HALF1_BEL[3]
TXCRCOUT[1]	out	CELL[1].OUT_HALF0_BEL[2], CELL[1].OUT_HALF1_BEL[2]	CELL[17].OUT_HALF0_BEL[2], CELL[17].OUT_HALF1_BEL[2]
TXCRCOUT[2]	out	CELL[1].OUT_HALF0_BEL[1], CELL[1].OUT_HALF1_BEL[1]	CELL[17].OUT_HALF0_BEL[1], CELL[17].OUT_HALF1_BEL[1]
TXCRCOUT[3]	out	CELL[1].OUT_HALF0_BEL[0], CELL[1].OUT_HALF1_BEL[0]	CELL[17].OUT_HALF0_BEL[0], CELL[17].OUT_HALF1_BEL[0]
TXCRCOUT[4]	out	CELL[0].OUT_HALF0_BEL[3], CELL[0].OUT_HALF1_BEL[3]	CELL[16].OUT_HALF0_BEL[3], CELL[16].OUT_HALF1_BEL[3]
TXCRCOUT[5]	out	CELL[0].OUT_HALF0_BEL[2], CELL[0].OUT_HALF1_BEL[2]	CELL[16].OUT_HALF0_BEL[2], CELL[16].OUT_HALF1_BEL[2]
TXCRCOUT[6]	out	CELL[0].OUT_HALF0_BEL[1], CELL[0].OUT_HALF1_BEL[1]	CELL[16].OUT_HALF0_BEL[1], CELL[16].OUT_HALF1_BEL[1]
TXCRCOUT[7]	out	CELL[0].OUT_HALF0_BEL[0], CELL[0].OUT_HALF1_BEL[0]	CELL[16].OUT_HALF0_BEL[0], CELL[16].OUT_HALF1_BEL[0]
TXCRCOUT[8]	out	CELL[3].OUT_HALF0_BEL[3], CELL[3].OUT_HALF1_BEL[3]	CELL[19].OUT_HALF0_BEL[3], CELL[19].OUT_HALF1_BEL[3]
TXCRCOUT[9]	out	CELL[3].OUT_HALF0_BEL[2], CELL[3].OUT_HALF1_BEL[2]	CELL[19].OUT_HALF0_BEL[2], CELL[19].OUT_HALF1_BEL[2]
TXCRCOUT[10]	out	CELL[3].OUT_HALF0_BEL[1], CELL[3].OUT_HALF1_BEL[1]	CELL[19].OUT_HALF0_BEL[1], CELL[19].OUT_HALF1_BEL[1]
TXCRCOUT[11]	out	CELL[3].OUT_HALF0_BEL[0], CELL[3].OUT_HALF1_BEL[0]	CELL[19].OUT_HALF0_BEL[0], CELL[19].OUT_HALF1_BEL[0]
TXCRCOUT[12]	out	CELL[2].OUT_HALF0_BEL[3], CELL[2].OUT_HALF1_BEL[3]	CELL[18].OUT_HALF0_BEL[3], CELL[18].OUT_HALF1_BEL[3]
TXCRCOUT[13]	out	CELL[2].OUT_HALF0_BEL[2], CELL[2].OUT_HALF1_BEL[2]	CELL[18].OUT_HALF0_BEL[2], CELL[18].OUT_HALF1_BEL[2]
TXCRCOUT[14]	out	CELL[2].OUT_HALF0_BEL[1], CELL[2].OUT_HALF1_BEL[1]	CELL[18].OUT_HALF0_BEL[1], CELL[18].OUT_HALF1_BEL[1]
TXCRCOUT[15]	out	CELL[2].OUT_HALF0_BEL[0], CELL[2].OUT_HALF1_BEL[0]	CELL[18].OUT_HALF0_BEL[0], CELL[18].OUT_HALF1_BEL[0]
TXCRCOUT[16]	out	CELL[5].OUT_HALF0_BEL[3], CELL[5].OUT_HALF1_BEL[3]	CELL[21].OUT_HALF0_BEL[3], CELL[21].OUT_HALF1_BEL[3]
TXCRCOUT[17]	out	CELL[5].OUT_HALF0_BEL[2], CELL[5].OUT_HALF1_BEL[2]	CELL[21].OUT_HALF0_BEL[2], CELL[21].OUT_HALF1_BEL[2]
TXCRCOUT[18]	out	CELL[5].OUT_HALF0_BEL[1], CELL[5].OUT_HALF1_BEL[1]	CELL[21].OUT_HALF0_BEL[1], CELL[21].OUT_HALF1_BEL[1]
TXCRCOUT[19]	out	CELL[5].OUT_HALF0_BEL[0], CELL[5].OUT_HALF1_BEL[0]	CELL[21].OUT_HALF0_BEL[0], CELL[21].OUT_HALF1_BEL[0]
TXCRCOUT[20]	out	CELL[4].OUT_HALF0_BEL[3], CELL[4].OUT_HALF1_BEL[3]	CELL[20].OUT_HALF0_BEL[3], CELL[20].OUT_HALF1_BEL[3]
TXCRCOUT[21]	out	CELL[4].OUT_HALF0_BEL[2], CELL[4].OUT_HALF1_BEL[2]	CELL[20].OUT_HALF0_BEL[2], CELL[20].OUT_HALF1_BEL[2]
TXCRCOUT[22]	out	CELL[4].OUT_HALF0_BEL[1], CELL[4].OUT_HALF1_BEL[1]	CELL[20].OUT_HALF0_BEL[1], CELL[20].OUT_HALF1_BEL[1]
TXCRCOUT[23]	out	CELL[4].OUT_HALF0_BEL[0], CELL[4].OUT_HALF1_BEL[0]	CELL[20].OUT_HALF0_BEL[0], CELL[20].OUT_HALF1_BEL[0]
TXCRCOUT[24]	out	CELL[7].OUT_HALF0_BEL[3], CELL[7].OUT_HALF1_BEL[3]	CELL[23].OUT_HALF0_BEL[3], CELL[23].OUT_HALF1_BEL[3]
TXCRCOUT[25]	out	CELL[7].OUT_HALF0_BEL[2], CELL[7].OUT_HALF1_BEL[2]	CELL[23].OUT_HALF0_BEL[2], CELL[23].OUT_HALF1_BEL[2]
TXCRCOUT[26]	out	CELL[7].OUT_HALF0_BEL[1], CELL[7].OUT_HALF1_BEL[1]	CELL[23].OUT_HALF0_BEL[1], CELL[23].OUT_HALF1_BEL[1]
TXCRCOUT[27]	out	CELL[7].OUT_HALF0_BEL[0], CELL[7].OUT_HALF1_BEL[0]	CELL[23].OUT_HALF0_BEL[0], CELL[23].OUT_HALF1_BEL[0]
TXCRCOUT[28]	out	CELL[6].OUT_HALF0_BEL[3], CELL[6].OUT_HALF1_BEL[3]	CELL[22].OUT_HALF0_BEL[3], CELL[22].OUT_HALF1_BEL[3]
TXCRCOUT[29]	out	CELL[6].OUT_HALF0_BEL[2], CELL[6].OUT_HALF1_BEL[2]	CELL[22].OUT_HALF0_BEL[2], CELL[22].OUT_HALF1_BEL[2]
TXCRCOUT[30]	out	CELL[6].OUT_HALF0_BEL[1], CELL[6].OUT_HALF1_BEL[1]	CELL[22].OUT_HALF0_BEL[1], CELL[22].OUT_HALF1_BEL[1]
TXCRCOUT[31]	out	CELL[6].OUT_HALF0_BEL[0], CELL[6].OUT_HALF1_BEL[0]	CELL[22].OUT_HALF0_BEL[0], CELL[22].OUT_HALF1_BEL[0]
SCANOUT[0]	out	CELL[13].OUT_BEST_TMIN[6]	CELL[29].OUT_BEST_TMIN[6]
SCANOUT[1]	out	CELL[13].OUT_BEST_TMIN[7]	CELL[29].OUT_BEST_TMIN[7]
SCANOUT[2]	out	CELL[11].OUT_SEC_TMIN[1]	CELL[27].OUT_SEC_TMIN[1]

virtex4 MGT bel GT11 attribute bits
Attribute	GT11[0]	GT11[1]
DRP[0] bit 0	MAIN[0][19][1]	MAIN[16][19][1]
DRP[0] bit 1	MAIN[0][19][2]	MAIN[16][19][2]
DRP[0] bit 2	MAIN[0][19][3]	MAIN[16][19][3]
DRP[0] bit 3	MAIN[0][19][4]	MAIN[16][19][4]
DRP[0] bit 4	MAIN[0][19][5]	MAIN[16][19][5]
DRP[0] bit 5	MAIN[0][19][6]	MAIN[16][19][6]
DRP[0] bit 6	MAIN[0][19][7]	MAIN[16][19][7]
DRP[0] bit 7	MAIN[0][19][8]	MAIN[16][19][8]
DRP[0] bit 8	MAIN[0][19][9]	MAIN[16][19][9]
DRP[0] bit 9	MAIN[0][19][10]	MAIN[16][19][10]
DRP[0] bit 10	MAIN[0][19][11]	MAIN[16][19][11]
DRP[0] bit 11	MAIN[0][19][12]	MAIN[16][19][12]
DRP[0] bit 12	MAIN[0][19][13]	MAIN[16][19][13]
DRP[0] bit 13	MAIN[0][19][14]	MAIN[16][19][14]
DRP[0] bit 14	MAIN[0][19][15]	MAIN[16][19][15]
DRP[0] bit 15	MAIN[0][19][16]	MAIN[16][19][16]
DRP[1] bit 0	MAIN[2][19][1]	MAIN[18][19][1]
DRP[1] bit 1	MAIN[2][19][2]	MAIN[18][19][2]
DRP[1] bit 2	MAIN[2][19][3]	MAIN[18][19][3]
DRP[1] bit 3	MAIN[2][19][4]	MAIN[18][19][4]
DRP[1] bit 4	MAIN[2][19][5]	MAIN[18][19][5]
DRP[1] bit 5	MAIN[2][19][6]	MAIN[18][19][6]
DRP[1] bit 6	MAIN[2][19][7]	MAIN[18][19][7]
DRP[1] bit 7	MAIN[2][19][8]	MAIN[18][19][8]
DRP[1] bit 8	MAIN[2][19][9]	MAIN[18][19][9]
DRP[1] bit 9	MAIN[2][19][10]	MAIN[18][19][10]
DRP[1] bit 10	MAIN[2][19][11]	MAIN[18][19][11]
DRP[1] bit 11	MAIN[2][19][12]	MAIN[18][19][12]
DRP[1] bit 12	MAIN[2][19][13]	MAIN[18][19][13]
DRP[1] bit 13	MAIN[2][19][14]	MAIN[18][19][14]
DRP[1] bit 14	MAIN[2][19][15]	MAIN[18][19][15]
DRP[1] bit 15	MAIN[2][19][16]	MAIN[18][19][16]
DRP[2] bit 0	MAIN[4][19][1]	MAIN[20][19][1]
DRP[2] bit 1	MAIN[4][19][2]	MAIN[20][19][2]
DRP[2] bit 2	MAIN[4][19][3]	MAIN[20][19][3]
DRP[2] bit 3	MAIN[4][19][4]	MAIN[20][19][4]
DRP[2] bit 4	MAIN[4][19][5]	MAIN[20][19][5]
DRP[2] bit 5	MAIN[4][19][6]	MAIN[20][19][6]
DRP[2] bit 6	MAIN[4][19][7]	MAIN[20][19][7]
DRP[2] bit 7	MAIN[4][19][8]	MAIN[20][19][8]
DRP[2] bit 8	MAIN[4][19][9]	MAIN[20][19][9]
DRP[2] bit 9	MAIN[4][19][10]	MAIN[20][19][10]
DRP[2] bit 10	MAIN[4][19][11]	MAIN[20][19][11]
DRP[2] bit 11	MAIN[4][19][12]	MAIN[20][19][12]
DRP[2] bit 12	MAIN[4][19][13]	MAIN[20][19][13]
DRP[2] bit 13	MAIN[4][19][14]	MAIN[20][19][14]
DRP[2] bit 14	MAIN[4][19][15]	MAIN[20][19][15]
DRP[2] bit 15	MAIN[4][19][16]	MAIN[20][19][16]
DRP[3] bit 0	MAIN[6][19][1]	MAIN[22][19][1]
DRP[3] bit 1	MAIN[6][19][2]	MAIN[22][19][2]
DRP[3] bit 2	MAIN[6][19][3]	MAIN[22][19][3]
DRP[3] bit 3	MAIN[6][19][4]	MAIN[22][19][4]
DRP[3] bit 4	MAIN[6][19][5]	MAIN[22][19][5]
DRP[3] bit 5	MAIN[6][19][6]	MAIN[22][19][6]
DRP[3] bit 6	MAIN[6][19][7]	MAIN[22][19][7]
DRP[3] bit 7	MAIN[6][19][8]	MAIN[22][19][8]
DRP[3] bit 8	MAIN[6][19][9]	MAIN[22][19][9]
DRP[3] bit 9	MAIN[6][19][10]	MAIN[22][19][10]
DRP[3] bit 10	MAIN[6][19][11]	MAIN[22][19][11]
DRP[3] bit 11	MAIN[6][19][12]	MAIN[22][19][12]
DRP[3] bit 12	MAIN[6][19][13]	MAIN[22][19][13]
DRP[3] bit 13	MAIN[6][19][14]	MAIN[22][19][14]
DRP[3] bit 14	MAIN[6][19][15]	MAIN[22][19][15]
DRP[3] bit 15	MAIN[6][19][16]	MAIN[22][19][16]
DRP[4] bit 0	MAIN[8][19][1]	MAIN[24][19][1]
DRP[4] bit 1	MAIN[8][19][2]	MAIN[24][19][2]
DRP[4] bit 2	MAIN[8][19][3]	MAIN[24][19][3]
DRP[4] bit 3	MAIN[8][19][4]	MAIN[24][19][4]
DRP[4] bit 4	MAIN[8][19][5]	MAIN[24][19][5]
DRP[4] bit 5	MAIN[8][19][6]	MAIN[24][19][6]
DRP[4] bit 6	MAIN[8][19][7]	MAIN[24][19][7]
DRP[4] bit 7	MAIN[8][19][8]	MAIN[24][19][8]
DRP[4] bit 8	MAIN[8][19][9]	MAIN[24][19][9]
DRP[4] bit 9	MAIN[8][19][10]	MAIN[24][19][10]
DRP[4] bit 10	MAIN[8][19][11]	MAIN[24][19][11]
DRP[4] bit 11	MAIN[8][19][12]	MAIN[24][19][12]
DRP[4] bit 12	MAIN[8][19][13]	MAIN[24][19][13]
DRP[4] bit 13	MAIN[8][19][14]	MAIN[24][19][14]
DRP[4] bit 14	MAIN[8][19][15]	MAIN[24][19][15]
DRP[4] bit 15	MAIN[8][19][16]	MAIN[24][19][16]
DRP[5] bit 0	MAIN[10][19][1]	MAIN[26][19][1]
DRP[5] bit 1	MAIN[10][19][2]	MAIN[26][19][2]
DRP[5] bit 2	MAIN[10][19][3]	MAIN[26][19][3]
DRP[5] bit 3	MAIN[10][19][4]	MAIN[26][19][4]
DRP[5] bit 4	MAIN[10][19][5]	MAIN[26][19][5]
DRP[5] bit 5	MAIN[10][19][6]	MAIN[26][19][6]
DRP[5] bit 6	MAIN[10][19][7]	MAIN[26][19][7]
DRP[5] bit 7	MAIN[10][19][8]	MAIN[26][19][8]
DRP[5] bit 8	MAIN[10][19][9]	MAIN[26][19][9]
DRP[5] bit 9	MAIN[10][19][10]	MAIN[26][19][10]
DRP[5] bit 10	MAIN[10][19][11]	MAIN[26][19][11]
DRP[5] bit 11	MAIN[10][19][12]	MAIN[26][19][12]
DRP[5] bit 12	MAIN[10][19][13]	MAIN[26][19][13]
DRP[5] bit 13	MAIN[10][19][14]	MAIN[26][19][14]
DRP[5] bit 14	MAIN[10][19][15]	MAIN[26][19][15]
DRP[5] bit 15	MAIN[10][19][16]	MAIN[26][19][16]
DRP[6] bit 0	MAIN[12][19][1]	MAIN[28][19][1]
DRP[6] bit 1	MAIN[12][19][2]	MAIN[28][19][2]
DRP[6] bit 2	MAIN[12][19][3]	MAIN[28][19][3]
DRP[6] bit 3	MAIN[12][19][4]	MAIN[28][19][4]
DRP[6] bit 4	MAIN[12][19][5]	MAIN[28][19][5]
DRP[6] bit 5	MAIN[12][19][6]	MAIN[28][19][6]
DRP[6] bit 6	MAIN[12][19][7]	MAIN[28][19][7]
DRP[6] bit 7	MAIN[12][19][8]	MAIN[28][19][8]
DRP[6] bit 8	MAIN[12][19][9]	MAIN[28][19][9]
DRP[6] bit 9	MAIN[12][19][10]	MAIN[28][19][10]
DRP[6] bit 10	MAIN[12][19][11]	MAIN[28][19][11]
DRP[6] bit 11	MAIN[12][19][12]	MAIN[28][19][12]
DRP[6] bit 12	MAIN[12][19][13]	MAIN[28][19][13]
DRP[6] bit 13	MAIN[12][19][14]	MAIN[28][19][14]
DRP[6] bit 14	MAIN[12][19][15]	MAIN[28][19][15]
DRP[6] bit 15	MAIN[12][19][16]	MAIN[28][19][16]
DRP[7] bit 0	MAIN[14][19][1]	MAIN[30][19][1]
DRP[7] bit 1	MAIN[14][19][2]	MAIN[30][19][2]
DRP[7] bit 2	MAIN[14][19][3]	MAIN[30][19][3]
DRP[7] bit 3	MAIN[14][19][4]	MAIN[30][19][4]
DRP[7] bit 4	MAIN[14][19][5]	MAIN[30][19][5]
DRP[7] bit 5	MAIN[14][19][6]	MAIN[30][19][6]
DRP[7] bit 6	MAIN[14][19][7]	MAIN[30][19][7]
DRP[7] bit 7	MAIN[14][19][8]	MAIN[30][19][8]
DRP[7] bit 8	MAIN[14][19][9]	MAIN[30][19][9]
DRP[7] bit 9	MAIN[14][19][10]	MAIN[30][19][10]
DRP[7] bit 10	MAIN[14][19][11]	MAIN[30][19][11]
DRP[7] bit 11	MAIN[14][19][12]	MAIN[30][19][12]
DRP[7] bit 12	MAIN[14][19][13]	MAIN[30][19][13]
DRP[7] bit 13	MAIN[14][19][14]	MAIN[30][19][14]
DRP[7] bit 14	MAIN[14][19][15]	MAIN[30][19][15]
DRP[7] bit 15	MAIN[14][19][16]	MAIN[30][19][16]
DRP[8] bit 0	MAIN[0][19][21]	MAIN[16][19][21]
DRP[8] bit 1	MAIN[0][19][22]	MAIN[16][19][22]
DRP[8] bit 2	MAIN[0][19][23]	MAIN[16][19][23]
DRP[8] bit 3	MAIN[0][19][24]	MAIN[16][19][24]
DRP[8] bit 4	MAIN[0][19][25]	MAIN[16][19][25]
DRP[8] bit 5	MAIN[0][19][26]	MAIN[16][19][26]
DRP[8] bit 6	MAIN[0][19][27]	MAIN[16][19][27]
DRP[8] bit 7	MAIN[0][19][28]	MAIN[16][19][28]
DRP[8] bit 8	MAIN[0][19][29]	MAIN[16][19][29]
DRP[8] bit 9	MAIN[0][19][30]	MAIN[16][19][30]
DRP[8] bit 10	MAIN[0][19][31]	MAIN[16][19][31]
DRP[8] bit 11	MAIN[0][19][32]	MAIN[16][19][32]
DRP[8] bit 12	MAIN[0][19][33]	MAIN[16][19][33]
DRP[8] bit 13	MAIN[0][19][34]	MAIN[16][19][34]
DRP[8] bit 14	MAIN[0][19][35]	MAIN[16][19][35]
DRP[8] bit 15	MAIN[0][19][36]	MAIN[16][19][36]
DRP[9] bit 0	MAIN[2][19][21]	MAIN[18][19][21]
DRP[9] bit 1	MAIN[2][19][22]	MAIN[18][19][22]
DRP[9] bit 2	MAIN[2][19][23]	MAIN[18][19][23]
DRP[9] bit 3	MAIN[2][19][24]	MAIN[18][19][24]
DRP[9] bit 4	MAIN[2][19][25]	MAIN[18][19][25]
DRP[9] bit 5	MAIN[2][19][26]	MAIN[18][19][26]
DRP[9] bit 6	MAIN[2][19][27]	MAIN[18][19][27]
DRP[9] bit 7	MAIN[2][19][28]	MAIN[18][19][28]
DRP[9] bit 8	MAIN[2][19][29]	MAIN[18][19][29]
DRP[9] bit 9	MAIN[2][19][30]	MAIN[18][19][30]
DRP[9] bit 10	MAIN[2][19][31]	MAIN[18][19][31]
DRP[9] bit 11	MAIN[2][19][32]	MAIN[18][19][32]
DRP[9] bit 12	MAIN[2][19][33]	MAIN[18][19][33]
DRP[9] bit 13	MAIN[2][19][34]	MAIN[18][19][34]
DRP[9] bit 14	MAIN[2][19][35]	MAIN[18][19][35]
DRP[9] bit 15	MAIN[2][19][36]	MAIN[18][19][36]
DRP[10] bit 0	MAIN[4][19][21]	MAIN[20][19][21]
DRP[10] bit 1	MAIN[4][19][22]	MAIN[20][19][22]
DRP[10] bit 2	MAIN[4][19][23]	MAIN[20][19][23]
DRP[10] bit 3	MAIN[4][19][24]	MAIN[20][19][24]
DRP[10] bit 4	MAIN[4][19][25]	MAIN[20][19][25]
DRP[10] bit 5	MAIN[4][19][26]	MAIN[20][19][26]
DRP[10] bit 6	MAIN[4][19][27]	MAIN[20][19][27]
DRP[10] bit 7	MAIN[4][19][28]	MAIN[20][19][28]
DRP[10] bit 8	MAIN[4][19][29]	MAIN[20][19][29]
DRP[10] bit 9	MAIN[4][19][30]	MAIN[20][19][30]
DRP[10] bit 10	MAIN[4][19][31]	MAIN[20][19][31]
DRP[10] bit 11	MAIN[4][19][32]	MAIN[20][19][32]
DRP[10] bit 12	MAIN[4][19][33]	MAIN[20][19][33]
DRP[10] bit 13	MAIN[4][19][34]	MAIN[20][19][34]
DRP[10] bit 14	MAIN[4][19][35]	MAIN[20][19][35]
DRP[10] bit 15	MAIN[4][19][36]	MAIN[20][19][36]
DRP[11] bit 0	MAIN[6][19][21]	MAIN[22][19][21]
DRP[11] bit 1	MAIN[6][19][22]	MAIN[22][19][22]
DRP[11] bit 2	MAIN[6][19][23]	MAIN[22][19][23]
DRP[11] bit 3	MAIN[6][19][24]	MAIN[22][19][24]
DRP[11] bit 4	MAIN[6][19][25]	MAIN[22][19][25]
DRP[11] bit 5	MAIN[6][19][26]	MAIN[22][19][26]
DRP[11] bit 6	MAIN[6][19][27]	MAIN[22][19][27]
DRP[11] bit 7	MAIN[6][19][28]	MAIN[22][19][28]
DRP[11] bit 8	MAIN[6][19][29]	MAIN[22][19][29]
DRP[11] bit 9	MAIN[6][19][30]	MAIN[22][19][30]
DRP[11] bit 10	MAIN[6][19][31]	MAIN[22][19][31]
DRP[11] bit 11	MAIN[6][19][32]	MAIN[22][19][32]
DRP[11] bit 12	MAIN[6][19][33]	MAIN[22][19][33]
DRP[11] bit 13	MAIN[6][19][34]	MAIN[22][19][34]
DRP[11] bit 14	MAIN[6][19][35]	MAIN[22][19][35]
DRP[11] bit 15	MAIN[6][19][36]	MAIN[22][19][36]
DRP[12] bit 0	MAIN[8][19][21]	MAIN[24][19][21]
DRP[12] bit 1	MAIN[8][19][22]	MAIN[24][19][22]
DRP[12] bit 2	MAIN[8][19][23]	MAIN[24][19][23]
DRP[12] bit 3	MAIN[8][19][24]	MAIN[24][19][24]
DRP[12] bit 4	MAIN[8][19][25]	MAIN[24][19][25]
DRP[12] bit 5	MAIN[8][19][26]	MAIN[24][19][26]
DRP[12] bit 6	MAIN[8][19][27]	MAIN[24][19][27]
DRP[12] bit 7	MAIN[8][19][28]	MAIN[24][19][28]
DRP[12] bit 8	MAIN[8][19][29]	MAIN[24][19][29]
DRP[12] bit 9	MAIN[8][19][30]	MAIN[24][19][30]
DRP[12] bit 10	MAIN[8][19][31]	MAIN[24][19][31]
DRP[12] bit 11	MAIN[8][19][32]	MAIN[24][19][32]
DRP[12] bit 12	MAIN[8][19][33]	MAIN[24][19][33]
DRP[12] bit 13	MAIN[8][19][34]	MAIN[24][19][34]
DRP[12] bit 14	MAIN[8][19][35]	MAIN[24][19][35]
DRP[12] bit 15	MAIN[8][19][36]	MAIN[24][19][36]
DRP[13] bit 0	MAIN[10][19][21]	MAIN[26][19][21]
DRP[13] bit 1	MAIN[10][19][22]	MAIN[26][19][22]
DRP[13] bit 2	MAIN[10][19][23]	MAIN[26][19][23]
DRP[13] bit 3	MAIN[10][19][24]	MAIN[26][19][24]
DRP[13] bit 4	MAIN[10][19][25]	MAIN[26][19][25]
DRP[13] bit 5	MAIN[10][19][26]	MAIN[26][19][26]
DRP[13] bit 6	MAIN[10][19][27]	MAIN[26][19][27]
DRP[13] bit 7	MAIN[10][19][28]	MAIN[26][19][28]
DRP[13] bit 8	MAIN[10][19][29]	MAIN[26][19][29]
DRP[13] bit 9	MAIN[10][19][30]	MAIN[26][19][30]
DRP[13] bit 10	MAIN[10][19][31]	MAIN[26][19][31]
DRP[13] bit 11	MAIN[10][19][32]	MAIN[26][19][32]
DRP[13] bit 12	MAIN[10][19][33]	MAIN[26][19][33]
DRP[13] bit 13	MAIN[10][19][34]	MAIN[26][19][34]
DRP[13] bit 14	MAIN[10][19][35]	MAIN[26][19][35]
DRP[13] bit 15	MAIN[10][19][36]	MAIN[26][19][36]
DRP[14] bit 0	MAIN[12][19][21]	MAIN[28][19][21]
DRP[14] bit 1	MAIN[12][19][22]	MAIN[28][19][22]
DRP[14] bit 2	MAIN[12][19][23]	MAIN[28][19][23]
DRP[14] bit 3	MAIN[12][19][24]	MAIN[28][19][24]
DRP[14] bit 4	MAIN[12][19][25]	MAIN[28][19][25]
DRP[14] bit 5	MAIN[12][19][26]	MAIN[28][19][26]
DRP[14] bit 6	MAIN[12][19][27]	MAIN[28][19][27]
DRP[14] bit 7	MAIN[12][19][28]	MAIN[28][19][28]
DRP[14] bit 8	MAIN[12][19][29]	MAIN[28][19][29]
DRP[14] bit 9	MAIN[12][19][30]	MAIN[28][19][30]
DRP[14] bit 10	MAIN[12][19][31]	MAIN[28][19][31]
DRP[14] bit 11	MAIN[12][19][32]	MAIN[28][19][32]
DRP[14] bit 12	MAIN[12][19][33]	MAIN[28][19][33]
DRP[14] bit 13	MAIN[12][19][34]	MAIN[28][19][34]
DRP[14] bit 14	MAIN[12][19][35]	MAIN[28][19][35]
DRP[14] bit 15	MAIN[12][19][36]	MAIN[28][19][36]
DRP[15] bit 0	MAIN[14][19][21]	MAIN[30][19][21]
DRP[15] bit 1	MAIN[14][19][22]	MAIN[30][19][22]
DRP[15] bit 2	MAIN[14][19][23]	MAIN[30][19][23]
DRP[15] bit 3	MAIN[14][19][24]	MAIN[30][19][24]
DRP[15] bit 4	MAIN[14][19][25]	MAIN[30][19][25]
DRP[15] bit 5	MAIN[14][19][26]	MAIN[30][19][26]
DRP[15] bit 6	MAIN[14][19][27]	MAIN[30][19][27]
DRP[15] bit 7	MAIN[14][19][28]	MAIN[30][19][28]
DRP[15] bit 8	MAIN[14][19][29]	MAIN[30][19][29]
DRP[15] bit 9	MAIN[14][19][30]	MAIN[30][19][30]
DRP[15] bit 10	MAIN[14][19][31]	MAIN[30][19][31]
DRP[15] bit 11	MAIN[14][19][32]	MAIN[30][19][32]
DRP[15] bit 12	MAIN[14][19][33]	MAIN[30][19][33]
DRP[15] bit 13	MAIN[14][19][34]	MAIN[30][19][34]
DRP[15] bit 14	MAIN[14][19][35]	MAIN[30][19][35]
DRP[15] bit 15	MAIN[14][19][36]	MAIN[30][19][36]
DRP[16] bit 0	MAIN[0][19][41]	MAIN[16][19][41]
DRP[16] bit 1	MAIN[0][19][42]	MAIN[16][19][42]
DRP[16] bit 2	MAIN[0][19][43]	MAIN[16][19][43]
DRP[16] bit 3	MAIN[0][19][44]	MAIN[16][19][44]
DRP[16] bit 4	MAIN[0][19][45]	MAIN[16][19][45]
DRP[16] bit 5	MAIN[0][19][46]	MAIN[16][19][46]
DRP[16] bit 6	MAIN[0][19][47]	MAIN[16][19][47]
DRP[16] bit 7	MAIN[0][19][48]	MAIN[16][19][48]
DRP[16] bit 8	MAIN[0][19][49]	MAIN[16][19][49]
DRP[16] bit 9	MAIN[0][19][50]	MAIN[16][19][50]
DRP[16] bit 10	MAIN[0][19][51]	MAIN[16][19][51]
DRP[16] bit 11	MAIN[0][19][52]	MAIN[16][19][52]
DRP[16] bit 12	MAIN[0][19][53]	MAIN[16][19][53]
DRP[16] bit 13	MAIN[0][19][54]	MAIN[16][19][54]
DRP[16] bit 14	MAIN[0][19][55]	MAIN[16][19][55]
DRP[16] bit 15	MAIN[0][19][56]	MAIN[16][19][56]
DRP[17] bit 0	MAIN[2][19][41]	MAIN[18][19][41]
DRP[17] bit 1	MAIN[2][19][42]	MAIN[18][19][42]
DRP[17] bit 2	MAIN[2][19][43]	MAIN[18][19][43]
DRP[17] bit 3	MAIN[2][19][44]	MAIN[18][19][44]
DRP[17] bit 4	MAIN[2][19][45]	MAIN[18][19][45]
DRP[17] bit 5	MAIN[2][19][46]	MAIN[18][19][46]
DRP[17] bit 6	MAIN[2][19][47]	MAIN[18][19][47]
DRP[17] bit 7	MAIN[2][19][48]	MAIN[18][19][48]
DRP[17] bit 8	MAIN[2][19][49]	MAIN[18][19][49]
DRP[17] bit 9	MAIN[2][19][50]	MAIN[18][19][50]
DRP[17] bit 10	MAIN[2][19][51]	MAIN[18][19][51]
DRP[17] bit 11	MAIN[2][19][52]	MAIN[18][19][52]
DRP[17] bit 12	MAIN[2][19][53]	MAIN[18][19][53]
DRP[17] bit 13	MAIN[2][19][54]	MAIN[18][19][54]
DRP[17] bit 14	MAIN[2][19][55]	MAIN[18][19][55]
DRP[17] bit 15	MAIN[2][19][56]	MAIN[18][19][56]
DRP[18] bit 0	MAIN[4][19][41]	MAIN[20][19][41]
DRP[18] bit 1	MAIN[4][19][42]	MAIN[20][19][42]
DRP[18] bit 2	MAIN[4][19][43]	MAIN[20][19][43]
DRP[18] bit 3	MAIN[4][19][44]	MAIN[20][19][44]
DRP[18] bit 4	MAIN[4][19][45]	MAIN[20][19][45]
DRP[18] bit 5	MAIN[4][19][46]	MAIN[20][19][46]
DRP[18] bit 6	MAIN[4][19][47]	MAIN[20][19][47]
DRP[18] bit 7	MAIN[4][19][48]	MAIN[20][19][48]
DRP[18] bit 8	MAIN[4][19][49]	MAIN[20][19][49]
DRP[18] bit 9	MAIN[4][19][50]	MAIN[20][19][50]
DRP[18] bit 10	MAIN[4][19][51]	MAIN[20][19][51]
DRP[18] bit 11	MAIN[4][19][52]	MAIN[20][19][52]
DRP[18] bit 12	MAIN[4][19][53]	MAIN[20][19][53]
DRP[18] bit 13	MAIN[4][19][54]	MAIN[20][19][54]
DRP[18] bit 14	MAIN[4][19][55]	MAIN[20][19][55]
DRP[18] bit 15	MAIN[4][19][56]	MAIN[20][19][56]
DRP[19] bit 0	MAIN[6][19][41]	MAIN[22][19][41]
DRP[19] bit 1	MAIN[6][19][42]	MAIN[22][19][42]
DRP[19] bit 2	MAIN[6][19][43]	MAIN[22][19][43]
DRP[19] bit 3	MAIN[6][19][44]	MAIN[22][19][44]
DRP[19] bit 4	MAIN[6][19][45]	MAIN[22][19][45]
DRP[19] bit 5	MAIN[6][19][46]	MAIN[22][19][46]
DRP[19] bit 6	MAIN[6][19][47]	MAIN[22][19][47]
DRP[19] bit 7	MAIN[6][19][48]	MAIN[22][19][48]
DRP[19] bit 8	MAIN[6][19][49]	MAIN[22][19][49]
DRP[19] bit 9	MAIN[6][19][50]	MAIN[22][19][50]
DRP[19] bit 10	MAIN[6][19][51]	MAIN[22][19][51]
DRP[19] bit 11	MAIN[6][19][52]	MAIN[22][19][52]
DRP[19] bit 12	MAIN[6][19][53]	MAIN[22][19][53]
DRP[19] bit 13	MAIN[6][19][54]	MAIN[22][19][54]
DRP[19] bit 14	MAIN[6][19][55]	MAIN[22][19][55]
DRP[19] bit 15	MAIN[6][19][56]	MAIN[22][19][56]
DRP[20] bit 0	MAIN[8][19][41]	MAIN[24][19][41]
DRP[20] bit 1	MAIN[8][19][42]	MAIN[24][19][42]
DRP[20] bit 2	MAIN[8][19][43]	MAIN[24][19][43]
DRP[20] bit 3	MAIN[8][19][44]	MAIN[24][19][44]
DRP[20] bit 4	MAIN[8][19][45]	MAIN[24][19][45]
DRP[20] bit 5	MAIN[8][19][46]	MAIN[24][19][46]
DRP[20] bit 6	MAIN[8][19][47]	MAIN[24][19][47]
DRP[20] bit 7	MAIN[8][19][48]	MAIN[24][19][48]
DRP[20] bit 8	MAIN[8][19][49]	MAIN[24][19][49]
DRP[20] bit 9	MAIN[8][19][50]	MAIN[24][19][50]
DRP[20] bit 10	MAIN[8][19][51]	MAIN[24][19][51]
DRP[20] bit 11	MAIN[8][19][52]	MAIN[24][19][52]
DRP[20] bit 12	MAIN[8][19][53]	MAIN[24][19][53]
DRP[20] bit 13	MAIN[8][19][54]	MAIN[24][19][54]
DRP[20] bit 14	MAIN[8][19][55]	MAIN[24][19][55]
DRP[20] bit 15	MAIN[8][19][56]	MAIN[24][19][56]
DRP[21] bit 0	MAIN[10][19][41]	MAIN[26][19][41]
DRP[21] bit 1	MAIN[10][19][42]	MAIN[26][19][42]
DRP[21] bit 2	MAIN[10][19][43]	MAIN[26][19][43]
DRP[21] bit 3	MAIN[10][19][44]	MAIN[26][19][44]
DRP[21] bit 4	MAIN[10][19][45]	MAIN[26][19][45]
DRP[21] bit 5	MAIN[10][19][46]	MAIN[26][19][46]
DRP[21] bit 6	MAIN[10][19][47]	MAIN[26][19][47]
DRP[21] bit 7	MAIN[10][19][48]	MAIN[26][19][48]
DRP[21] bit 8	MAIN[10][19][49]	MAIN[26][19][49]
DRP[21] bit 9	MAIN[10][19][50]	MAIN[26][19][50]
DRP[21] bit 10	MAIN[10][19][51]	MAIN[26][19][51]
DRP[21] bit 11	MAIN[10][19][52]	MAIN[26][19][52]
DRP[21] bit 12	MAIN[10][19][53]	MAIN[26][19][53]
DRP[21] bit 13	MAIN[10][19][54]	MAIN[26][19][54]
DRP[21] bit 14	MAIN[10][19][55]	MAIN[26][19][55]
DRP[21] bit 15	MAIN[10][19][56]	MAIN[26][19][56]
DRP[22] bit 0	MAIN[12][19][41]	MAIN[28][19][41]
DRP[22] bit 1	MAIN[12][19][42]	MAIN[28][19][42]
DRP[22] bit 2	MAIN[12][19][43]	MAIN[28][19][43]
DRP[22] bit 3	MAIN[12][19][44]	MAIN[28][19][44]
DRP[22] bit 4	MAIN[12][19][45]	MAIN[28][19][45]
DRP[22] bit 5	MAIN[12][19][46]	MAIN[28][19][46]
DRP[22] bit 6	MAIN[12][19][47]	MAIN[28][19][47]
DRP[22] bit 7	MAIN[12][19][48]	MAIN[28][19][48]
DRP[22] bit 8	MAIN[12][19][49]	MAIN[28][19][49]
DRP[22] bit 9	MAIN[12][19][50]	MAIN[28][19][50]
DRP[22] bit 10	MAIN[12][19][51]	MAIN[28][19][51]
DRP[22] bit 11	MAIN[12][19][52]	MAIN[28][19][52]
DRP[22] bit 12	MAIN[12][19][53]	MAIN[28][19][53]
DRP[22] bit 13	MAIN[12][19][54]	MAIN[28][19][54]
DRP[22] bit 14	MAIN[12][19][55]	MAIN[28][19][55]
DRP[22] bit 15	MAIN[12][19][56]	MAIN[28][19][56]
DRP[23] bit 0	MAIN[14][19][41]	MAIN[30][19][41]
DRP[23] bit 1	MAIN[14][19][42]	MAIN[30][19][42]
DRP[23] bit 2	MAIN[14][19][43]	MAIN[30][19][43]
DRP[23] bit 3	MAIN[14][19][44]	MAIN[30][19][44]
DRP[23] bit 4	MAIN[14][19][45]	MAIN[30][19][45]
DRP[23] bit 5	MAIN[14][19][46]	MAIN[30][19][46]
DRP[23] bit 6	MAIN[14][19][47]	MAIN[30][19][47]
DRP[23] bit 7	MAIN[14][19][48]	MAIN[30][19][48]
DRP[23] bit 8	MAIN[14][19][49]	MAIN[30][19][49]
DRP[23] bit 9	MAIN[14][19][50]	MAIN[30][19][50]
DRP[23] bit 10	MAIN[14][19][51]	MAIN[30][19][51]
DRP[23] bit 11	MAIN[14][19][52]	MAIN[30][19][52]
DRP[23] bit 12	MAIN[14][19][53]	MAIN[30][19][53]
DRP[23] bit 13	MAIN[14][19][54]	MAIN[30][19][54]
DRP[23] bit 14	MAIN[14][19][55]	MAIN[30][19][55]
DRP[23] bit 15	MAIN[14][19][56]	MAIN[30][19][56]
DRP[24] bit 0	MAIN[0][19][61]	MAIN[16][19][61]
DRP[24] bit 1	MAIN[0][19][62]	MAIN[16][19][62]
DRP[24] bit 2	MAIN[0][19][63]	MAIN[16][19][63]
DRP[24] bit 3	MAIN[0][19][64]	MAIN[16][19][64]
DRP[24] bit 4	MAIN[0][19][65]	MAIN[16][19][65]
DRP[24] bit 5	MAIN[0][19][66]	MAIN[16][19][66]
DRP[24] bit 6	MAIN[0][19][67]	MAIN[16][19][67]
DRP[24] bit 7	MAIN[0][19][68]	MAIN[16][19][68]
DRP[24] bit 8	MAIN[0][19][69]	MAIN[16][19][69]
DRP[24] bit 9	MAIN[0][19][70]	MAIN[16][19][70]
DRP[24] bit 10	MAIN[0][19][71]	MAIN[16][19][71]
DRP[24] bit 11	MAIN[0][19][72]	MAIN[16][19][72]
DRP[24] bit 12	MAIN[0][19][73]	MAIN[16][19][73]
DRP[24] bit 13	MAIN[0][19][74]	MAIN[16][19][74]
DRP[24] bit 14	MAIN[0][19][75]	MAIN[16][19][75]
DRP[24] bit 15	MAIN[0][19][76]	MAIN[16][19][76]
DRP[25] bit 0	MAIN[2][19][61]	MAIN[18][19][61]
DRP[25] bit 1	MAIN[2][19][62]	MAIN[18][19][62]
DRP[25] bit 2	MAIN[2][19][63]	MAIN[18][19][63]
DRP[25] bit 3	MAIN[2][19][64]	MAIN[18][19][64]
DRP[25] bit 4	MAIN[2][19][65]	MAIN[18][19][65]
DRP[25] bit 5	MAIN[2][19][66]	MAIN[18][19][66]
DRP[25] bit 6	MAIN[2][19][67]	MAIN[18][19][67]
DRP[25] bit 7	MAIN[2][19][68]	MAIN[18][19][68]
DRP[25] bit 8	MAIN[2][19][69]	MAIN[18][19][69]
DRP[25] bit 9	MAIN[2][19][70]	MAIN[18][19][70]
DRP[25] bit 10	MAIN[2][19][71]	MAIN[18][19][71]
DRP[25] bit 11	MAIN[2][19][72]	MAIN[18][19][72]
DRP[25] bit 12	MAIN[2][19][73]	MAIN[18][19][73]
DRP[25] bit 13	MAIN[2][19][74]	MAIN[18][19][74]
DRP[25] bit 14	MAIN[2][19][75]	MAIN[18][19][75]
DRP[25] bit 15	MAIN[2][19][76]	MAIN[18][19][76]
DRP[26] bit 0	MAIN[4][19][61]	MAIN[20][19][61]
DRP[26] bit 1	MAIN[4][19][62]	MAIN[20][19][62]
DRP[26] bit 2	MAIN[4][19][63]	MAIN[20][19][63]
DRP[26] bit 3	MAIN[4][19][64]	MAIN[20][19][64]
DRP[26] bit 4	MAIN[4][19][65]	MAIN[20][19][65]
DRP[26] bit 5	MAIN[4][19][66]	MAIN[20][19][66]
DRP[26] bit 6	MAIN[4][19][67]	MAIN[20][19][67]
DRP[26] bit 7	MAIN[4][19][68]	MAIN[20][19][68]
DRP[26] bit 8	MAIN[4][19][69]	MAIN[20][19][69]
DRP[26] bit 9	MAIN[4][19][70]	MAIN[20][19][70]
DRP[26] bit 10	MAIN[4][19][71]	MAIN[20][19][71]
DRP[26] bit 11	MAIN[4][19][72]	MAIN[20][19][72]
DRP[26] bit 12	MAIN[4][19][73]	MAIN[20][19][73]
DRP[26] bit 13	MAIN[4][19][74]	MAIN[20][19][74]
DRP[26] bit 14	MAIN[4][19][75]	MAIN[20][19][75]
DRP[26] bit 15	MAIN[4][19][76]	MAIN[20][19][76]
DRP[27] bit 0	MAIN[6][19][61]	MAIN[22][19][61]
DRP[27] bit 1	MAIN[6][19][62]	MAIN[22][19][62]
DRP[27] bit 2	MAIN[6][19][63]	MAIN[22][19][63]
DRP[27] bit 3	MAIN[6][19][64]	MAIN[22][19][64]
DRP[27] bit 4	MAIN[6][19][65]	MAIN[22][19][65]
DRP[27] bit 5	MAIN[6][19][66]	MAIN[22][19][66]
DRP[27] bit 6	MAIN[6][19][67]	MAIN[22][19][67]
DRP[27] bit 7	MAIN[6][19][68]	MAIN[22][19][68]
DRP[27] bit 8	MAIN[6][19][69]	MAIN[22][19][69]
DRP[27] bit 9	MAIN[6][19][70]	MAIN[22][19][70]
DRP[27] bit 10	MAIN[6][19][71]	MAIN[22][19][71]
DRP[27] bit 11	MAIN[6][19][72]	MAIN[22][19][72]
DRP[27] bit 12	MAIN[6][19][73]	MAIN[22][19][73]
DRP[27] bit 13	MAIN[6][19][74]	MAIN[22][19][74]
DRP[27] bit 14	MAIN[6][19][75]	MAIN[22][19][75]
DRP[27] bit 15	MAIN[6][19][76]	MAIN[22][19][76]
DRP[28] bit 0	MAIN[8][19][61]	MAIN[24][19][61]
DRP[28] bit 1	MAIN[8][19][62]	MAIN[24][19][62]
DRP[28] bit 2	MAIN[8][19][63]	MAIN[24][19][63]
DRP[28] bit 3	MAIN[8][19][64]	MAIN[24][19][64]
DRP[28] bit 4	MAIN[8][19][65]	MAIN[24][19][65]
DRP[28] bit 5	MAIN[8][19][66]	MAIN[24][19][66]
DRP[28] bit 6	MAIN[8][19][67]	MAIN[24][19][67]
DRP[28] bit 7	MAIN[8][19][68]	MAIN[24][19][68]
DRP[28] bit 8	MAIN[8][19][69]	MAIN[24][19][69]
DRP[28] bit 9	MAIN[8][19][70]	MAIN[24][19][70]
DRP[28] bit 10	MAIN[8][19][71]	MAIN[24][19][71]
DRP[28] bit 11	MAIN[8][19][72]	MAIN[24][19][72]
DRP[28] bit 12	MAIN[8][19][73]	MAIN[24][19][73]
DRP[28] bit 13	MAIN[8][19][74]	MAIN[24][19][74]
DRP[28] bit 14	MAIN[8][19][75]	MAIN[24][19][75]
DRP[28] bit 15	MAIN[8][19][76]	MAIN[24][19][76]
DRP[29] bit 0	MAIN[10][19][61]	MAIN[26][19][61]
DRP[29] bit 1	MAIN[10][19][62]	MAIN[26][19][62]
DRP[29] bit 2	MAIN[10][19][63]	MAIN[26][19][63]
DRP[29] bit 3	MAIN[10][19][64]	MAIN[26][19][64]
DRP[29] bit 4	MAIN[10][19][65]	MAIN[26][19][65]
DRP[29] bit 5	MAIN[10][19][66]	MAIN[26][19][66]
DRP[29] bit 6	MAIN[10][19][67]	MAIN[26][19][67]
DRP[29] bit 7	MAIN[10][19][68]	MAIN[26][19][68]
DRP[29] bit 8	MAIN[10][19][69]	MAIN[26][19][69]
DRP[29] bit 9	MAIN[10][19][70]	MAIN[26][19][70]
DRP[29] bit 10	MAIN[10][19][71]	MAIN[26][19][71]
DRP[29] bit 11	MAIN[10][19][72]	MAIN[26][19][72]
DRP[29] bit 12	MAIN[10][19][73]	MAIN[26][19][73]
DRP[29] bit 13	MAIN[10][19][74]	MAIN[26][19][74]
DRP[29] bit 14	MAIN[10][19][75]	MAIN[26][19][75]
DRP[29] bit 15	MAIN[10][19][76]	MAIN[26][19][76]
DRP[30] bit 0	MAIN[12][19][61]	MAIN[28][19][61]
DRP[30] bit 1	MAIN[12][19][62]	MAIN[28][19][62]
DRP[30] bit 2	MAIN[12][19][63]	MAIN[28][19][63]
DRP[30] bit 3	MAIN[12][19][64]	MAIN[28][19][64]
DRP[30] bit 4	MAIN[12][19][65]	MAIN[28][19][65]
DRP[30] bit 5	MAIN[12][19][66]	MAIN[28][19][66]
DRP[30] bit 6	MAIN[12][19][67]	MAIN[28][19][67]
DRP[30] bit 7	MAIN[12][19][68]	MAIN[28][19][68]
DRP[30] bit 8	MAIN[12][19][69]	MAIN[28][19][69]
DRP[30] bit 9	MAIN[12][19][70]	MAIN[28][19][70]
DRP[30] bit 10	MAIN[12][19][71]	MAIN[28][19][71]
DRP[30] bit 11	MAIN[12][19][72]	MAIN[28][19][72]
DRP[30] bit 12	MAIN[12][19][73]	MAIN[28][19][73]
DRP[30] bit 13	MAIN[12][19][74]	MAIN[28][19][74]
DRP[30] bit 14	MAIN[12][19][75]	MAIN[28][19][75]
DRP[30] bit 15	MAIN[12][19][76]	MAIN[28][19][76]
DRP[31] bit 0	MAIN[14][19][61]	MAIN[30][19][61]
DRP[31] bit 1	MAIN[14][19][62]	MAIN[30][19][62]
DRP[31] bit 2	MAIN[14][19][63]	MAIN[30][19][63]
DRP[31] bit 3	MAIN[14][19][64]	MAIN[30][19][64]
DRP[31] bit 4	MAIN[14][19][65]	MAIN[30][19][65]
DRP[31] bit 5	MAIN[14][19][66]	MAIN[30][19][66]
DRP[31] bit 6	MAIN[14][19][67]	MAIN[30][19][67]
DRP[31] bit 7	MAIN[14][19][68]	MAIN[30][19][68]
DRP[31] bit 8	MAIN[14][19][69]	MAIN[30][19][69]
DRP[31] bit 9	MAIN[14][19][70]	MAIN[30][19][70]
DRP[31] bit 10	MAIN[14][19][71]	MAIN[30][19][71]
DRP[31] bit 11	MAIN[14][19][72]	MAIN[30][19][72]
DRP[31] bit 12	MAIN[14][19][73]	MAIN[30][19][73]
DRP[31] bit 13	MAIN[14][19][74]	MAIN[30][19][74]
DRP[31] bit 14	MAIN[14][19][75]	MAIN[30][19][75]
DRP[31] bit 15	MAIN[14][19][76]	MAIN[30][19][76]
DRP[32] bit 0	MAIN[1][19][1]	MAIN[17][19][1]
DRP[32] bit 1	MAIN[1][19][2]	MAIN[17][19][2]
DRP[32] bit 2	MAIN[1][19][3]	MAIN[17][19][3]
DRP[32] bit 3	MAIN[1][19][4]	MAIN[17][19][4]
DRP[32] bit 4	MAIN[1][19][5]	MAIN[17][19][5]
DRP[32] bit 5	MAIN[1][19][6]	MAIN[17][19][6]
DRP[32] bit 6	MAIN[1][19][7]	MAIN[17][19][7]
DRP[32] bit 7	MAIN[1][19][8]	MAIN[17][19][8]
DRP[32] bit 8	MAIN[1][19][9]	MAIN[17][19][9]
DRP[32] bit 9	MAIN[1][19][10]	MAIN[17][19][10]
DRP[32] bit 10	MAIN[1][19][11]	MAIN[17][19][11]
DRP[32] bit 11	MAIN[1][19][12]	MAIN[17][19][12]
DRP[32] bit 12	MAIN[1][19][13]	MAIN[17][19][13]
DRP[32] bit 13	MAIN[1][19][14]	MAIN[17][19][14]
DRP[32] bit 14	MAIN[1][19][15]	MAIN[17][19][15]
DRP[32] bit 15	MAIN[1][19][16]	MAIN[17][19][16]
DRP[33] bit 0	MAIN[3][19][1]	MAIN[19][19][1]
DRP[33] bit 1	MAIN[3][19][2]	MAIN[19][19][2]
DRP[33] bit 2	MAIN[3][19][3]	MAIN[19][19][3]
DRP[33] bit 3	MAIN[3][19][4]	MAIN[19][19][4]
DRP[33] bit 4	MAIN[3][19][5]	MAIN[19][19][5]
DRP[33] bit 5	MAIN[3][19][6]	MAIN[19][19][6]
DRP[33] bit 6	MAIN[3][19][7]	MAIN[19][19][7]
DRP[33] bit 7	MAIN[3][19][8]	MAIN[19][19][8]
DRP[33] bit 8	MAIN[3][19][9]	MAIN[19][19][9]
DRP[33] bit 9	MAIN[3][19][10]	MAIN[19][19][10]
DRP[33] bit 10	MAIN[3][19][11]	MAIN[19][19][11]
DRP[33] bit 11	MAIN[3][19][12]	MAIN[19][19][12]
DRP[33] bit 12	MAIN[3][19][13]	MAIN[19][19][13]
DRP[33] bit 13	MAIN[3][19][14]	MAIN[19][19][14]
DRP[33] bit 14	MAIN[3][19][15]	MAIN[19][19][15]
DRP[33] bit 15	MAIN[3][19][16]	MAIN[19][19][16]
DRP[34] bit 0	MAIN[5][19][1]	MAIN[21][19][1]
DRP[34] bit 1	MAIN[5][19][2]	MAIN[21][19][2]
DRP[34] bit 2	MAIN[5][19][3]	MAIN[21][19][3]
DRP[34] bit 3	MAIN[5][19][4]	MAIN[21][19][4]
DRP[34] bit 4	MAIN[5][19][5]	MAIN[21][19][5]
DRP[34] bit 5	MAIN[5][19][6]	MAIN[21][19][6]
DRP[34] bit 6	MAIN[5][19][7]	MAIN[21][19][7]
DRP[34] bit 7	MAIN[5][19][8]	MAIN[21][19][8]
DRP[34] bit 8	MAIN[5][19][9]	MAIN[21][19][9]
DRP[34] bit 9	MAIN[5][19][10]	MAIN[21][19][10]
DRP[34] bit 10	MAIN[5][19][11]	MAIN[21][19][11]
DRP[34] bit 11	MAIN[5][19][12]	MAIN[21][19][12]
DRP[34] bit 12	MAIN[5][19][13]	MAIN[21][19][13]
DRP[34] bit 13	MAIN[5][19][14]	MAIN[21][19][14]
DRP[34] bit 14	MAIN[5][19][15]	MAIN[21][19][15]
DRP[34] bit 15	MAIN[5][19][16]	MAIN[21][19][16]
DRP[35] bit 0	MAIN[7][19][1]	MAIN[23][19][1]
DRP[35] bit 1	MAIN[7][19][2]	MAIN[23][19][2]
DRP[35] bit 2	MAIN[7][19][3]	MAIN[23][19][3]
DRP[35] bit 3	MAIN[7][19][4]	MAIN[23][19][4]
DRP[35] bit 4	MAIN[7][19][5]	MAIN[23][19][5]
DRP[35] bit 5	MAIN[7][19][6]	MAIN[23][19][6]
DRP[35] bit 6	MAIN[7][19][7]	MAIN[23][19][7]
DRP[35] bit 7	MAIN[7][19][8]	MAIN[23][19][8]
DRP[35] bit 8	MAIN[7][19][9]	MAIN[23][19][9]
DRP[35] bit 9	MAIN[7][19][10]	MAIN[23][19][10]
DRP[35] bit 10	MAIN[7][19][11]	MAIN[23][19][11]
DRP[35] bit 11	MAIN[7][19][12]	MAIN[23][19][12]
DRP[35] bit 12	MAIN[7][19][13]	MAIN[23][19][13]
DRP[35] bit 13	MAIN[7][19][14]	MAIN[23][19][14]
DRP[35] bit 14	MAIN[7][19][15]	MAIN[23][19][15]
DRP[35] bit 15	MAIN[7][19][16]	MAIN[23][19][16]
DRP[36] bit 0	MAIN[9][19][1]	MAIN[25][19][1]
DRP[36] bit 1	MAIN[9][19][2]	MAIN[25][19][2]
DRP[36] bit 2	MAIN[9][19][3]	MAIN[25][19][3]
DRP[36] bit 3	MAIN[9][19][4]	MAIN[25][19][4]
DRP[36] bit 4	MAIN[9][19][5]	MAIN[25][19][5]
DRP[36] bit 5	MAIN[9][19][6]	MAIN[25][19][6]
DRP[36] bit 6	MAIN[9][19][7]	MAIN[25][19][7]
DRP[36] bit 7	MAIN[9][19][8]	MAIN[25][19][8]
DRP[36] bit 8	MAIN[9][19][9]	MAIN[25][19][9]
DRP[36] bit 9	MAIN[9][19][10]	MAIN[25][19][10]
DRP[36] bit 10	MAIN[9][19][11]	MAIN[25][19][11]
DRP[36] bit 11	MAIN[9][19][12]	MAIN[25][19][12]
DRP[36] bit 12	MAIN[9][19][13]	MAIN[25][19][13]
DRP[36] bit 13	MAIN[9][19][14]	MAIN[25][19][14]
DRP[36] bit 14	MAIN[9][19][15]	MAIN[25][19][15]
DRP[36] bit 15	MAIN[9][19][16]	MAIN[25][19][16]
DRP[37] bit 0	MAIN[11][19][1]	MAIN[27][19][1]
DRP[37] bit 1	MAIN[11][19][2]	MAIN[27][19][2]
DRP[37] bit 2	MAIN[11][19][3]	MAIN[27][19][3]
DRP[37] bit 3	MAIN[11][19][4]	MAIN[27][19][4]
DRP[37] bit 4	MAIN[11][19][5]	MAIN[27][19][5]
DRP[37] bit 5	MAIN[11][19][6]	MAIN[27][19][6]
DRP[37] bit 6	MAIN[11][19][7]	MAIN[27][19][7]
DRP[37] bit 7	MAIN[11][19][8]	MAIN[27][19][8]
DRP[37] bit 8	MAIN[11][19][9]	MAIN[27][19][9]
DRP[37] bit 9	MAIN[11][19][10]	MAIN[27][19][10]
DRP[37] bit 10	MAIN[11][19][11]	MAIN[27][19][11]
DRP[37] bit 11	MAIN[11][19][12]	MAIN[27][19][12]
DRP[37] bit 12	MAIN[11][19][13]	MAIN[27][19][13]
DRP[37] bit 13	MAIN[11][19][14]	MAIN[27][19][14]
DRP[37] bit 14	MAIN[11][19][15]	MAIN[27][19][15]
DRP[37] bit 15	MAIN[11][19][16]	MAIN[27][19][16]
DRP[38] bit 0	MAIN[13][19][1]	MAIN[29][19][1]
DRP[38] bit 1	MAIN[13][19][2]	MAIN[29][19][2]
DRP[38] bit 2	MAIN[13][19][3]	MAIN[29][19][3]
DRP[38] bit 3	MAIN[13][19][4]	MAIN[29][19][4]
DRP[38] bit 4	MAIN[13][19][5]	MAIN[29][19][5]
DRP[38] bit 5	MAIN[13][19][6]	MAIN[29][19][6]
DRP[38] bit 6	MAIN[13][19][7]	MAIN[29][19][7]
DRP[38] bit 7	MAIN[13][19][8]	MAIN[29][19][8]
DRP[38] bit 8	MAIN[13][19][9]	MAIN[29][19][9]
DRP[38] bit 9	MAIN[13][19][10]	MAIN[29][19][10]
DRP[38] bit 10	MAIN[13][19][11]	MAIN[29][19][11]
DRP[38] bit 11	MAIN[13][19][12]	MAIN[29][19][12]
DRP[38] bit 12	MAIN[13][19][13]	MAIN[29][19][13]
DRP[38] bit 13	MAIN[13][19][14]	MAIN[29][19][14]
DRP[38] bit 14	MAIN[13][19][15]	MAIN[29][19][15]
DRP[38] bit 15	MAIN[13][19][16]	MAIN[29][19][16]
DRP[39] bit 0	MAIN[15][19][1]	MAIN[31][19][1]
DRP[39] bit 1	MAIN[15][19][2]	MAIN[31][19][2]
DRP[39] bit 2	MAIN[15][19][3]	MAIN[31][19][3]
DRP[39] bit 3	MAIN[15][19][4]	MAIN[31][19][4]
DRP[39] bit 4	MAIN[15][19][5]	MAIN[31][19][5]
DRP[39] bit 5	MAIN[15][19][6]	MAIN[31][19][6]
DRP[39] bit 6	MAIN[15][19][7]	MAIN[31][19][7]
DRP[39] bit 7	MAIN[15][19][8]	MAIN[31][19][8]
DRP[39] bit 8	MAIN[15][19][9]	MAIN[31][19][9]
DRP[39] bit 9	MAIN[15][19][10]	MAIN[31][19][10]
DRP[39] bit 10	MAIN[15][19][11]	MAIN[31][19][11]
DRP[39] bit 11	MAIN[15][19][12]	MAIN[31][19][12]
DRP[39] bit 12	MAIN[15][19][13]	MAIN[31][19][13]
DRP[39] bit 13	MAIN[15][19][14]	MAIN[31][19][14]
DRP[39] bit 14	MAIN[15][19][15]	MAIN[31][19][15]
DRP[39] bit 15	MAIN[15][19][16]	MAIN[31][19][16]
DRP[40] bit 0	MAIN[1][19][21]	MAIN[17][19][21]
DRP[40] bit 1	MAIN[1][19][22]	MAIN[17][19][22]
DRP[40] bit 2	MAIN[1][19][23]	MAIN[17][19][23]
DRP[40] bit 3	MAIN[1][19][24]	MAIN[17][19][24]
DRP[40] bit 4	MAIN[1][19][25]	MAIN[17][19][25]
DRP[40] bit 5	MAIN[1][19][26]	MAIN[17][19][26]
DRP[40] bit 6	MAIN[1][19][27]	MAIN[17][19][27]
DRP[40] bit 7	MAIN[1][19][28]	MAIN[17][19][28]
DRP[40] bit 8	MAIN[1][19][29]	MAIN[17][19][29]
DRP[40] bit 9	MAIN[1][19][30]	MAIN[17][19][30]
DRP[40] bit 10	MAIN[1][19][31]	MAIN[17][19][31]
DRP[40] bit 11	MAIN[1][19][32]	MAIN[17][19][32]
DRP[40] bit 12	MAIN[1][19][33]	MAIN[17][19][33]
DRP[40] bit 13	MAIN[1][19][34]	MAIN[17][19][34]
DRP[40] bit 14	MAIN[1][19][35]	MAIN[17][19][35]
DRP[40] bit 15	MAIN[1][19][36]	MAIN[17][19][36]
DRP[41] bit 0	MAIN[3][19][21]	MAIN[19][19][21]
DRP[41] bit 1	MAIN[3][19][22]	MAIN[19][19][22]
DRP[41] bit 2	MAIN[3][19][23]	MAIN[19][19][23]
DRP[41] bit 3	MAIN[3][19][24]	MAIN[19][19][24]
DRP[41] bit 4	MAIN[3][19][25]	MAIN[19][19][25]
DRP[41] bit 5	MAIN[3][19][26]	MAIN[19][19][26]
DRP[41] bit 6	MAIN[3][19][27]	MAIN[19][19][27]
DRP[41] bit 7	MAIN[3][19][28]	MAIN[19][19][28]
DRP[41] bit 8	MAIN[3][19][29]	MAIN[19][19][29]
DRP[41] bit 9	MAIN[3][19][30]	MAIN[19][19][30]
DRP[41] bit 10	MAIN[3][19][31]	MAIN[19][19][31]
DRP[41] bit 11	MAIN[3][19][32]	MAIN[19][19][32]
DRP[41] bit 12	MAIN[3][19][33]	MAIN[19][19][33]
DRP[41] bit 13	MAIN[3][19][34]	MAIN[19][19][34]
DRP[41] bit 14	MAIN[3][19][35]	MAIN[19][19][35]
DRP[41] bit 15	MAIN[3][19][36]	MAIN[19][19][36]
DRP[42] bit 0	MAIN[5][19][21]	MAIN[21][19][21]
DRP[42] bit 1	MAIN[5][19][22]	MAIN[21][19][22]
DRP[42] bit 2	MAIN[5][19][23]	MAIN[21][19][23]
DRP[42] bit 3	MAIN[5][19][24]	MAIN[21][19][24]
DRP[42] bit 4	MAIN[5][19][25]	MAIN[21][19][25]
DRP[42] bit 5	MAIN[5][19][26]	MAIN[21][19][26]
DRP[42] bit 6	MAIN[5][19][27]	MAIN[21][19][27]
DRP[42] bit 7	MAIN[5][19][28]	MAIN[21][19][28]
DRP[42] bit 8	MAIN[5][19][29]	MAIN[21][19][29]
DRP[42] bit 9	MAIN[5][19][30]	MAIN[21][19][30]
DRP[42] bit 10	MAIN[5][19][31]	MAIN[21][19][31]
DRP[42] bit 11	MAIN[5][19][32]	MAIN[21][19][32]
DRP[42] bit 12	MAIN[5][19][33]	MAIN[21][19][33]
DRP[42] bit 13	MAIN[5][19][34]	MAIN[21][19][34]
DRP[42] bit 14	MAIN[5][19][35]	MAIN[21][19][35]
DRP[42] bit 15	MAIN[5][19][36]	MAIN[21][19][36]
DRP[43] bit 0	MAIN[7][19][21]	MAIN[23][19][21]
DRP[43] bit 1	MAIN[7][19][22]	MAIN[23][19][22]
DRP[43] bit 2	MAIN[7][19][23]	MAIN[23][19][23]
DRP[43] bit 3	MAIN[7][19][24]	MAIN[23][19][24]
DRP[43] bit 4	MAIN[7][19][25]	MAIN[23][19][25]
DRP[43] bit 5	MAIN[7][19][26]	MAIN[23][19][26]
DRP[43] bit 6	MAIN[7][19][27]	MAIN[23][19][27]
DRP[43] bit 7	MAIN[7][19][28]	MAIN[23][19][28]
DRP[43] bit 8	MAIN[7][19][29]	MAIN[23][19][29]
DRP[43] bit 9	MAIN[7][19][30]	MAIN[23][19][30]
DRP[43] bit 10	MAIN[7][19][31]	MAIN[23][19][31]
DRP[43] bit 11	MAIN[7][19][32]	MAIN[23][19][32]
DRP[43] bit 12	MAIN[7][19][33]	MAIN[23][19][33]
DRP[43] bit 13	MAIN[7][19][34]	MAIN[23][19][34]
DRP[43] bit 14	MAIN[7][19][35]	MAIN[23][19][35]
DRP[43] bit 15	MAIN[7][19][36]	MAIN[23][19][36]
DRP[44] bit 0	MAIN[9][19][21]	MAIN[25][19][21]
DRP[44] bit 1	MAIN[9][19][22]	MAIN[25][19][22]
DRP[44] bit 2	MAIN[9][19][23]	MAIN[25][19][23]
DRP[44] bit 3	MAIN[9][19][24]	MAIN[25][19][24]
DRP[44] bit 4	MAIN[9][19][25]	MAIN[25][19][25]
DRP[44] bit 5	MAIN[9][19][26]	MAIN[25][19][26]
DRP[44] bit 6	MAIN[9][19][27]	MAIN[25][19][27]
DRP[44] bit 7	MAIN[9][19][28]	MAIN[25][19][28]
DRP[44] bit 8	MAIN[9][19][29]	MAIN[25][19][29]
DRP[44] bit 9	MAIN[9][19][30]	MAIN[25][19][30]
DRP[44] bit 10	MAIN[9][19][31]	MAIN[25][19][31]
DRP[44] bit 11	MAIN[9][19][32]	MAIN[25][19][32]
DRP[44] bit 12	MAIN[9][19][33]	MAIN[25][19][33]
DRP[44] bit 13	MAIN[9][19][34]	MAIN[25][19][34]
DRP[44] bit 14	MAIN[9][19][35]	MAIN[25][19][35]
DRP[44] bit 15	MAIN[9][19][36]	MAIN[25][19][36]
DRP[45] bit 0	MAIN[11][19][21]	MAIN[27][19][21]
DRP[45] bit 1	MAIN[11][19][22]	MAIN[27][19][22]
DRP[45] bit 2	MAIN[11][19][23]	MAIN[27][19][23]
DRP[45] bit 3	MAIN[11][19][24]	MAIN[27][19][24]
DRP[45] bit 4	MAIN[11][19][25]	MAIN[27][19][25]
DRP[45] bit 5	MAIN[11][19][26]	MAIN[27][19][26]
DRP[45] bit 6	MAIN[11][19][27]	MAIN[27][19][27]
DRP[45] bit 7	MAIN[11][19][28]	MAIN[27][19][28]
DRP[45] bit 8	MAIN[11][19][29]	MAIN[27][19][29]
DRP[45] bit 9	MAIN[11][19][30]	MAIN[27][19][30]
DRP[45] bit 10	MAIN[11][19][31]	MAIN[27][19][31]
DRP[45] bit 11	MAIN[11][19][32]	MAIN[27][19][32]
DRP[45] bit 12	MAIN[11][19][33]	MAIN[27][19][33]
DRP[45] bit 13	MAIN[11][19][34]	MAIN[27][19][34]
DRP[45] bit 14	MAIN[11][19][35]	MAIN[27][19][35]
DRP[45] bit 15	MAIN[11][19][36]	MAIN[27][19][36]
DRP[46] bit 0	MAIN[13][19][21]	MAIN[29][19][21]
DRP[46] bit 1	MAIN[13][19][22]	MAIN[29][19][22]
DRP[46] bit 2	MAIN[13][19][23]	MAIN[29][19][23]
DRP[46] bit 3	MAIN[13][19][24]	MAIN[29][19][24]
DRP[46] bit 4	MAIN[13][19][25]	MAIN[29][19][25]
DRP[46] bit 5	MAIN[13][19][26]	MAIN[29][19][26]
DRP[46] bit 6	MAIN[13][19][27]	MAIN[29][19][27]
DRP[46] bit 7	MAIN[13][19][28]	MAIN[29][19][28]
DRP[46] bit 8	MAIN[13][19][29]	MAIN[29][19][29]
DRP[46] bit 9	MAIN[13][19][30]	MAIN[29][19][30]
DRP[46] bit 10	MAIN[13][19][31]	MAIN[29][19][31]
DRP[46] bit 11	MAIN[13][19][32]	MAIN[29][19][32]
DRP[46] bit 12	MAIN[13][19][33]	MAIN[29][19][33]
DRP[46] bit 13	MAIN[13][19][34]	MAIN[29][19][34]
DRP[46] bit 14	MAIN[13][19][35]	MAIN[29][19][35]
DRP[46] bit 15	MAIN[13][19][36]	MAIN[29][19][36]
DRP[47] bit 0	MAIN[15][19][21]	MAIN[31][19][21]
DRP[47] bit 1	MAIN[15][19][22]	MAIN[31][19][22]
DRP[47] bit 2	MAIN[15][19][23]	MAIN[31][19][23]
DRP[47] bit 3	MAIN[15][19][24]	MAIN[31][19][24]
DRP[47] bit 4	MAIN[15][19][25]	MAIN[31][19][25]
DRP[47] bit 5	MAIN[15][19][26]	MAIN[31][19][26]
DRP[47] bit 6	MAIN[15][19][27]	MAIN[31][19][27]
DRP[47] bit 7	MAIN[15][19][28]	MAIN[31][19][28]
DRP[47] bit 8	MAIN[15][19][29]	MAIN[31][19][29]
DRP[47] bit 9	MAIN[15][19][30]	MAIN[31][19][30]
DRP[47] bit 10	MAIN[15][19][31]	MAIN[31][19][31]
DRP[47] bit 11	MAIN[15][19][32]	MAIN[31][19][32]
DRP[47] bit 12	MAIN[15][19][33]	MAIN[31][19][33]
DRP[47] bit 13	MAIN[15][19][34]	MAIN[31][19][34]
DRP[47] bit 14	MAIN[15][19][35]	MAIN[31][19][35]
DRP[47] bit 15	MAIN[15][19][36]	MAIN[31][19][36]
DRP[48] bit 0	MAIN[1][19][41]	MAIN[17][19][41]
DRP[48] bit 1	MAIN[1][19][42]	MAIN[17][19][42]
DRP[48] bit 2	MAIN[1][19][43]	MAIN[17][19][43]
DRP[48] bit 3	MAIN[1][19][44]	MAIN[17][19][44]
DRP[48] bit 4	MAIN[1][19][45]	MAIN[17][19][45]
DRP[48] bit 5	MAIN[1][19][46]	MAIN[17][19][46]
DRP[48] bit 6	MAIN[1][19][47]	MAIN[17][19][47]
DRP[48] bit 7	MAIN[1][19][48]	MAIN[17][19][48]
DRP[48] bit 8	MAIN[1][19][49]	MAIN[17][19][49]
DRP[48] bit 9	MAIN[1][19][50]	MAIN[17][19][50]
DRP[48] bit 10	MAIN[1][19][51]	MAIN[17][19][51]
DRP[48] bit 11	MAIN[1][19][52]	MAIN[17][19][52]
DRP[48] bit 12	MAIN[1][19][53]	MAIN[17][19][53]
DRP[48] bit 13	MAIN[1][19][54]	MAIN[17][19][54]
DRP[48] bit 14	MAIN[1][19][55]	MAIN[17][19][55]
DRP[48] bit 15	MAIN[1][19][56]	MAIN[17][19][56]
DRP[49] bit 0	MAIN[3][19][41]	MAIN[19][19][41]
DRP[49] bit 1	MAIN[3][19][42]	MAIN[19][19][42]
DRP[49] bit 2	MAIN[3][19][43]	MAIN[19][19][43]
DRP[49] bit 3	MAIN[3][19][44]	MAIN[19][19][44]
DRP[49] bit 4	MAIN[3][19][45]	MAIN[19][19][45]
DRP[49] bit 5	MAIN[3][19][46]	MAIN[19][19][46]
DRP[49] bit 6	MAIN[3][19][47]	MAIN[19][19][47]
DRP[49] bit 7	MAIN[3][19][48]	MAIN[19][19][48]
DRP[49] bit 8	MAIN[3][19][49]	MAIN[19][19][49]
DRP[49] bit 9	MAIN[3][19][50]	MAIN[19][19][50]
DRP[49] bit 10	MAIN[3][19][51]	MAIN[19][19][51]
DRP[49] bit 11	MAIN[3][19][52]	MAIN[19][19][52]
DRP[49] bit 12	MAIN[3][19][53]	MAIN[19][19][53]
DRP[49] bit 13	MAIN[3][19][54]	MAIN[19][19][54]
DRP[49] bit 14	MAIN[3][19][55]	MAIN[19][19][55]
DRP[49] bit 15	MAIN[3][19][56]	MAIN[19][19][56]
DRP[50] bit 0	MAIN[5][19][41]	MAIN[21][19][41]
DRP[50] bit 1	MAIN[5][19][42]	MAIN[21][19][42]
DRP[50] bit 2	MAIN[5][19][43]	MAIN[21][19][43]
DRP[50] bit 3	MAIN[5][19][44]	MAIN[21][19][44]
DRP[50] bit 4	MAIN[5][19][45]	MAIN[21][19][45]
DRP[50] bit 5	MAIN[5][19][46]	MAIN[21][19][46]
DRP[50] bit 6	MAIN[5][19][47]	MAIN[21][19][47]
DRP[50] bit 7	MAIN[5][19][48]	MAIN[21][19][48]
DRP[50] bit 8	MAIN[5][19][49]	MAIN[21][19][49]
DRP[50] bit 9	MAIN[5][19][50]	MAIN[21][19][50]
DRP[50] bit 10	MAIN[5][19][51]	MAIN[21][19][51]
DRP[50] bit 11	MAIN[5][19][52]	MAIN[21][19][52]
DRP[50] bit 12	MAIN[5][19][53]	MAIN[21][19][53]
DRP[50] bit 13	MAIN[5][19][54]	MAIN[21][19][54]
DRP[50] bit 14	MAIN[5][19][55]	MAIN[21][19][55]
DRP[50] bit 15	MAIN[5][19][56]	MAIN[21][19][56]
DRP[51] bit 0	MAIN[7][19][41]	MAIN[23][19][41]
DRP[51] bit 1	MAIN[7][19][42]	MAIN[23][19][42]
DRP[51] bit 2	MAIN[7][19][43]	MAIN[23][19][43]
DRP[51] bit 3	MAIN[7][19][44]	MAIN[23][19][44]
DRP[51] bit 4	MAIN[7][19][45]	MAIN[23][19][45]
DRP[51] bit 5	MAIN[7][19][46]	MAIN[23][19][46]
DRP[51] bit 6	MAIN[7][19][47]	MAIN[23][19][47]
DRP[51] bit 7	MAIN[7][19][48]	MAIN[23][19][48]
DRP[51] bit 8	MAIN[7][19][49]	MAIN[23][19][49]
DRP[51] bit 9	MAIN[7][19][50]	MAIN[23][19][50]
DRP[51] bit 10	MAIN[7][19][51]	MAIN[23][19][51]
DRP[51] bit 11	MAIN[7][19][52]	MAIN[23][19][52]
DRP[51] bit 12	MAIN[7][19][53]	MAIN[23][19][53]
DRP[51] bit 13	MAIN[7][19][54]	MAIN[23][19][54]
DRP[51] bit 14	MAIN[7][19][55]	MAIN[23][19][55]
DRP[51] bit 15	MAIN[7][19][56]	MAIN[23][19][56]
DRP[52] bit 0	MAIN[9][19][41]	MAIN[25][19][41]
DRP[52] bit 1	MAIN[9][19][42]	MAIN[25][19][42]
DRP[52] bit 2	MAIN[9][19][43]	MAIN[25][19][43]
DRP[52] bit 3	MAIN[9][19][44]	MAIN[25][19][44]
DRP[52] bit 4	MAIN[9][19][45]	MAIN[25][19][45]
DRP[52] bit 5	MAIN[9][19][46]	MAIN[25][19][46]
DRP[52] bit 6	MAIN[9][19][47]	MAIN[25][19][47]
DRP[52] bit 7	MAIN[9][19][48]	MAIN[25][19][48]
DRP[52] bit 8	MAIN[9][19][49]	MAIN[25][19][49]
DRP[52] bit 9	MAIN[9][19][50]	MAIN[25][19][50]
DRP[52] bit 10	MAIN[9][19][51]	MAIN[25][19][51]
DRP[52] bit 11	MAIN[9][19][52]	MAIN[25][19][52]
DRP[52] bit 12	MAIN[9][19][53]	MAIN[25][19][53]
DRP[52] bit 13	MAIN[9][19][54]	MAIN[25][19][54]
DRP[52] bit 14	MAIN[9][19][55]	MAIN[25][19][55]
DRP[52] bit 15	MAIN[9][19][56]	MAIN[25][19][56]
DRP[53] bit 0	MAIN[11][19][41]	MAIN[27][19][41]
DRP[53] bit 1	MAIN[11][19][42]	MAIN[27][19][42]
DRP[53] bit 2	MAIN[11][19][43]	MAIN[27][19][43]
DRP[53] bit 3	MAIN[11][19][44]	MAIN[27][19][44]
DRP[53] bit 4	MAIN[11][19][45]	MAIN[27][19][45]
DRP[53] bit 5	MAIN[11][19][46]	MAIN[27][19][46]
DRP[53] bit 6	MAIN[11][19][47]	MAIN[27][19][47]
DRP[53] bit 7	MAIN[11][19][48]	MAIN[27][19][48]
DRP[53] bit 8	MAIN[11][19][49]	MAIN[27][19][49]
DRP[53] bit 9	MAIN[11][19][50]	MAIN[27][19][50]
DRP[53] bit 10	MAIN[11][19][51]	MAIN[27][19][51]
DRP[53] bit 11	MAIN[11][19][52]	MAIN[27][19][52]
DRP[53] bit 12	MAIN[11][19][53]	MAIN[27][19][53]
DRP[53] bit 13	MAIN[11][19][54]	MAIN[27][19][54]
DRP[53] bit 14	MAIN[11][19][55]	MAIN[27][19][55]
DRP[53] bit 15	MAIN[11][19][56]	MAIN[27][19][56]
DRP[54] bit 0	MAIN[13][19][41]	MAIN[29][19][41]
DRP[54] bit 1	MAIN[13][19][42]	MAIN[29][19][42]
DRP[54] bit 2	MAIN[13][19][43]	MAIN[29][19][43]
DRP[54] bit 3	MAIN[13][19][44]	MAIN[29][19][44]
DRP[54] bit 4	MAIN[13][19][45]	MAIN[29][19][45]
DRP[54] bit 5	MAIN[13][19][46]	MAIN[29][19][46]
DRP[54] bit 6	MAIN[13][19][47]	MAIN[29][19][47]
DRP[54] bit 7	MAIN[13][19][48]	MAIN[29][19][48]
DRP[54] bit 8	MAIN[13][19][49]	MAIN[29][19][49]
DRP[54] bit 9	MAIN[13][19][50]	MAIN[29][19][50]
DRP[54] bit 10	MAIN[13][19][51]	MAIN[29][19][51]
DRP[54] bit 11	MAIN[13][19][52]	MAIN[29][19][52]
DRP[54] bit 12	MAIN[13][19][53]	MAIN[29][19][53]
DRP[54] bit 13	MAIN[13][19][54]	MAIN[29][19][54]
DRP[54] bit 14	MAIN[13][19][55]	MAIN[29][19][55]
DRP[54] bit 15	MAIN[13][19][56]	MAIN[29][19][56]
DRP[55] bit 0	MAIN[15][19][41]	MAIN[31][19][41]
DRP[55] bit 1	MAIN[15][19][42]	MAIN[31][19][42]
DRP[55] bit 2	MAIN[15][19][43]	MAIN[31][19][43]
DRP[55] bit 3	MAIN[15][19][44]	MAIN[31][19][44]
DRP[55] bit 4	MAIN[15][19][45]	MAIN[31][19][45]
DRP[55] bit 5	MAIN[15][19][46]	MAIN[31][19][46]
DRP[55] bit 6	MAIN[15][19][47]	MAIN[31][19][47]
DRP[55] bit 7	MAIN[15][19][48]	MAIN[31][19][48]
DRP[55] bit 8	MAIN[15][19][49]	MAIN[31][19][49]
DRP[55] bit 9	MAIN[15][19][50]	MAIN[31][19][50]
DRP[55] bit 10	MAIN[15][19][51]	MAIN[31][19][51]
DRP[55] bit 11	MAIN[15][19][52]	MAIN[31][19][52]
DRP[55] bit 12	MAIN[15][19][53]	MAIN[31][19][53]
DRP[55] bit 13	MAIN[15][19][54]	MAIN[31][19][54]
DRP[55] bit 14	MAIN[15][19][55]	MAIN[31][19][55]
DRP[55] bit 15	MAIN[15][19][56]	MAIN[31][19][56]
DRP[56] bit 0	MAIN[1][19][61]	MAIN[17][19][61]
DRP[56] bit 1	MAIN[1][19][62]	MAIN[17][19][62]
DRP[56] bit 2	MAIN[1][19][63]	MAIN[17][19][63]
DRP[56] bit 3	MAIN[1][19][64]	MAIN[17][19][64]
DRP[56] bit 4	MAIN[1][19][65]	MAIN[17][19][65]
DRP[56] bit 5	MAIN[1][19][66]	MAIN[17][19][66]
DRP[56] bit 6	MAIN[1][19][67]	MAIN[17][19][67]
DRP[56] bit 7	MAIN[1][19][68]	MAIN[17][19][68]
DRP[56] bit 8	MAIN[1][19][69]	MAIN[17][19][69]
DRP[56] bit 9	MAIN[1][19][70]	MAIN[17][19][70]
DRP[56] bit 10	MAIN[1][19][71]	MAIN[17][19][71]
DRP[56] bit 11	MAIN[1][19][72]	MAIN[17][19][72]
DRP[56] bit 12	MAIN[1][19][73]	MAIN[17][19][73]
DRP[56] bit 13	MAIN[1][19][74]	MAIN[17][19][74]
DRP[56] bit 14	MAIN[1][19][75]	MAIN[17][19][75]
DRP[56] bit 15	MAIN[1][19][76]	MAIN[17][19][76]
DRP[57] bit 0	MAIN[3][19][61]	MAIN[19][19][61]
DRP[57] bit 1	MAIN[3][19][62]	MAIN[19][19][62]
DRP[57] bit 2	MAIN[3][19][63]	MAIN[19][19][63]
DRP[57] bit 3	MAIN[3][19][64]	MAIN[19][19][64]
DRP[57] bit 4	MAIN[3][19][65]	MAIN[19][19][65]
DRP[57] bit 5	MAIN[3][19][66]	MAIN[19][19][66]
DRP[57] bit 6	MAIN[3][19][67]	MAIN[19][19][67]
DRP[57] bit 7	MAIN[3][19][68]	MAIN[19][19][68]
DRP[57] bit 8	MAIN[3][19][69]	MAIN[19][19][69]
DRP[57] bit 9	MAIN[3][19][70]	MAIN[19][19][70]
DRP[57] bit 10	MAIN[3][19][71]	MAIN[19][19][71]
DRP[57] bit 11	MAIN[3][19][72]	MAIN[19][19][72]
DRP[57] bit 12	MAIN[3][19][73]	MAIN[19][19][73]
DRP[57] bit 13	MAIN[3][19][74]	MAIN[19][19][74]
DRP[57] bit 14	MAIN[3][19][75]	MAIN[19][19][75]
DRP[57] bit 15	MAIN[3][19][76]	MAIN[19][19][76]
DRP[58] bit 0	MAIN[5][19][61]	MAIN[21][19][61]
DRP[58] bit 1	MAIN[5][19][62]	MAIN[21][19][62]
DRP[58] bit 2	MAIN[5][19][63]	MAIN[21][19][63]
DRP[58] bit 3	MAIN[5][19][64]	MAIN[21][19][64]
DRP[58] bit 4	MAIN[5][19][65]	MAIN[21][19][65]
DRP[58] bit 5	MAIN[5][19][66]	MAIN[21][19][66]
DRP[58] bit 6	MAIN[5][19][67]	MAIN[21][19][67]
DRP[58] bit 7	MAIN[5][19][68]	MAIN[21][19][68]
DRP[58] bit 8	MAIN[5][19][69]	MAIN[21][19][69]
DRP[58] bit 9	MAIN[5][19][70]	MAIN[21][19][70]
DRP[58] bit 10	MAIN[5][19][71]	MAIN[21][19][71]
DRP[58] bit 11	MAIN[5][19][72]	MAIN[21][19][72]
DRP[58] bit 12	MAIN[5][19][73]	MAIN[21][19][73]
DRP[58] bit 13	MAIN[5][19][74]	MAIN[21][19][74]
DRP[58] bit 14	MAIN[5][19][75]	MAIN[21][19][75]
DRP[58] bit 15	MAIN[5][19][76]	MAIN[21][19][76]
DRP[59] bit 0	MAIN[7][19][61]	MAIN[23][19][61]
DRP[59] bit 1	MAIN[7][19][62]	MAIN[23][19][62]
DRP[59] bit 2	MAIN[7][19][63]	MAIN[23][19][63]
DRP[59] bit 3	MAIN[7][19][64]	MAIN[23][19][64]
DRP[59] bit 4	MAIN[7][19][65]	MAIN[23][19][65]
DRP[59] bit 5	MAIN[7][19][66]	MAIN[23][19][66]
DRP[59] bit 6	MAIN[7][19][67]	MAIN[23][19][67]
DRP[59] bit 7	MAIN[7][19][68]	MAIN[23][19][68]
DRP[59] bit 8	MAIN[7][19][69]	MAIN[23][19][69]
DRP[59] bit 9	MAIN[7][19][70]	MAIN[23][19][70]
DRP[59] bit 10	MAIN[7][19][71]	MAIN[23][19][71]
DRP[59] bit 11	MAIN[7][19][72]	MAIN[23][19][72]
DRP[59] bit 12	MAIN[7][19][73]	MAIN[23][19][73]
DRP[59] bit 13	MAIN[7][19][74]	MAIN[23][19][74]
DRP[59] bit 14	MAIN[7][19][75]	MAIN[23][19][75]
DRP[59] bit 15	MAIN[7][19][76]	MAIN[23][19][76]
DRP[60] bit 0	MAIN[9][19][61]	MAIN[25][19][61]
DRP[60] bit 1	MAIN[9][19][62]	MAIN[25][19][62]
DRP[60] bit 2	MAIN[9][19][63]	MAIN[25][19][63]
DRP[60] bit 3	MAIN[9][19][64]	MAIN[25][19][64]
DRP[60] bit 4	MAIN[9][19][65]	MAIN[25][19][65]
DRP[60] bit 5	MAIN[9][19][66]	MAIN[25][19][66]
DRP[60] bit 6	MAIN[9][19][67]	MAIN[25][19][67]
DRP[60] bit 7	MAIN[9][19][68]	MAIN[25][19][68]
DRP[60] bit 8	MAIN[9][19][69]	MAIN[25][19][69]
DRP[60] bit 9	MAIN[9][19][70]	MAIN[25][19][70]
DRP[60] bit 10	MAIN[9][19][71]	MAIN[25][19][71]
DRP[60] bit 11	MAIN[9][19][72]	MAIN[25][19][72]
DRP[60] bit 12	MAIN[9][19][73]	MAIN[25][19][73]
DRP[60] bit 13	MAIN[9][19][74]	MAIN[25][19][74]
DRP[60] bit 14	MAIN[9][19][75]	MAIN[25][19][75]
DRP[60] bit 15	MAIN[9][19][76]	MAIN[25][19][76]
DRP[61] bit 0	MAIN[11][19][61]	MAIN[27][19][61]
DRP[61] bit 1	MAIN[11][19][62]	MAIN[27][19][62]
DRP[61] bit 2	MAIN[11][19][63]	MAIN[27][19][63]
DRP[61] bit 3	MAIN[11][19][64]	MAIN[27][19][64]
DRP[61] bit 4	MAIN[11][19][65]	MAIN[27][19][65]
DRP[61] bit 5	MAIN[11][19][66]	MAIN[27][19][66]
DRP[61] bit 6	MAIN[11][19][67]	MAIN[27][19][67]
DRP[61] bit 7	MAIN[11][19][68]	MAIN[27][19][68]
DRP[61] bit 8	MAIN[11][19][69]	MAIN[27][19][69]
DRP[61] bit 9	MAIN[11][19][70]	MAIN[27][19][70]
DRP[61] bit 10	MAIN[11][19][71]	MAIN[27][19][71]
DRP[61] bit 11	MAIN[11][19][72]	MAIN[27][19][72]
DRP[61] bit 12	MAIN[11][19][73]	MAIN[27][19][73]
DRP[61] bit 13	MAIN[11][19][74]	MAIN[27][19][74]
DRP[61] bit 14	MAIN[11][19][75]	MAIN[27][19][75]
DRP[61] bit 15	MAIN[11][19][76]	MAIN[27][19][76]
DRP[62] bit 0	MAIN[13][19][61]	MAIN[29][19][61]
DRP[62] bit 1	MAIN[13][19][62]	MAIN[29][19][62]
DRP[62] bit 2	MAIN[13][19][63]	MAIN[29][19][63]
DRP[62] bit 3	MAIN[13][19][64]	MAIN[29][19][64]
DRP[62] bit 4	MAIN[13][19][65]	MAIN[29][19][65]
DRP[62] bit 5	MAIN[13][19][66]	MAIN[29][19][66]
DRP[62] bit 6	MAIN[13][19][67]	MAIN[29][19][67]
DRP[62] bit 7	MAIN[13][19][68]	MAIN[29][19][68]
DRP[62] bit 8	MAIN[13][19][69]	MAIN[29][19][69]
DRP[62] bit 9	MAIN[13][19][70]	MAIN[29][19][70]
DRP[62] bit 10	MAIN[13][19][71]	MAIN[29][19][71]
DRP[62] bit 11	MAIN[13][19][72]	MAIN[29][19][72]
DRP[62] bit 12	MAIN[13][19][73]	MAIN[29][19][73]
DRP[62] bit 13	MAIN[13][19][74]	MAIN[29][19][74]
DRP[62] bit 14	MAIN[13][19][75]	MAIN[29][19][75]
DRP[62] bit 15	MAIN[13][19][76]	MAIN[29][19][76]
DRP[63] bit 0	MAIN[15][19][61]	MAIN[31][19][61]
DRP[63] bit 1	MAIN[15][19][62]	MAIN[31][19][62]
DRP[63] bit 2	MAIN[15][19][63]	MAIN[31][19][63]
DRP[63] bit 3	MAIN[15][19][64]	MAIN[31][19][64]
DRP[63] bit 4	MAIN[15][19][65]	MAIN[31][19][65]
DRP[63] bit 5	MAIN[15][19][66]	MAIN[31][19][66]
DRP[63] bit 6	MAIN[15][19][67]	MAIN[31][19][67]
DRP[63] bit 7	MAIN[15][19][68]	MAIN[31][19][68]
DRP[63] bit 8	MAIN[15][19][69]	MAIN[31][19][69]
DRP[63] bit 9	MAIN[15][19][70]	MAIN[31][19][70]
DRP[63] bit 10	MAIN[15][19][71]	MAIN[31][19][71]
DRP[63] bit 11	MAIN[15][19][72]	MAIN[31][19][72]
DRP[63] bit 12	MAIN[15][19][73]	MAIN[31][19][73]
DRP[63] bit 13	MAIN[15][19][74]	MAIN[31][19][74]
DRP[63] bit 14	MAIN[15][19][75]	MAIN[31][19][75]
DRP[63] bit 15	MAIN[15][19][76]	MAIN[31][19][76]
DRP_MASK bit 0	MAIN[0][19][18]	MAIN[16][19][18]
DRP_MASK bit 1	MAIN[2][19][18]	MAIN[18][19][18]
DRP_MASK bit 2	MAIN[4][19][18]	MAIN[20][19][18]
DRP_MASK bit 3	MAIN[6][19][18]	MAIN[22][19][18]
DRP_MASK bit 4	MAIN[8][19][18]	MAIN[24][19][18]
DRP_MASK bit 5	MAIN[10][19][18]	MAIN[26][19][18]
DRP_MASK bit 6	MAIN[12][19][18]	MAIN[28][19][18]
DRP_MASK bit 7	MAIN[14][19][18]	MAIN[30][19][18]
DRP_MASK bit 8	MAIN[0][19][38]	MAIN[16][19][38]
DRP_MASK bit 9	MAIN[2][19][38]	MAIN[18][19][38]
DRP_MASK bit 10	MAIN[4][19][38]	MAIN[20][19][38]
DRP_MASK bit 11	MAIN[6][19][38]	MAIN[22][19][38]
DRP_MASK bit 12	MAIN[8][19][38]	MAIN[24][19][38]
DRP_MASK bit 13	MAIN[10][19][38]	MAIN[26][19][38]
DRP_MASK bit 14	MAIN[12][19][38]	MAIN[28][19][38]
DRP_MASK bit 15	MAIN[14][19][38]	MAIN[30][19][38]
DRP_MASK bit 16	MAIN[0][19][58]	MAIN[16][19][58]
DRP_MASK bit 17	MAIN[2][19][58]	MAIN[18][19][58]
DRP_MASK bit 18	MAIN[4][19][58]	MAIN[20][19][58]
DRP_MASK bit 19	MAIN[6][19][58]	MAIN[22][19][58]
DRP_MASK bit 20	MAIN[8][19][58]	MAIN[24][19][58]
DRP_MASK bit 21	MAIN[10][19][58]	MAIN[26][19][58]
DRP_MASK bit 22	MAIN[12][19][58]	MAIN[28][19][58]
DRP_MASK bit 23	MAIN[14][19][58]	MAIN[30][19][58]
DRP_MASK bit 24	MAIN[0][19][78]	MAIN[16][19][78]
DRP_MASK bit 25	MAIN[2][19][78]	MAIN[18][19][78]
DRP_MASK bit 26	MAIN[4][19][78]	MAIN[20][19][78]
DRP_MASK bit 27	MAIN[6][19][78]	MAIN[22][19][78]
DRP_MASK bit 28	MAIN[8][19][78]	MAIN[24][19][78]
DRP_MASK bit 29	MAIN[10][19][78]	MAIN[26][19][78]
DRP_MASK bit 30	MAIN[12][19][78]	MAIN[28][19][78]
DRP_MASK bit 31	MAIN[14][19][78]	MAIN[30][19][78]
DRP_MASK bit 32	MAIN[1][19][18]	MAIN[17][19][18]
DRP_MASK bit 33	MAIN[3][19][18]	MAIN[19][19][18]
DRP_MASK bit 34	MAIN[5][19][18]	MAIN[21][19][18]
DRP_MASK bit 35	MAIN[7][19][18]	MAIN[23][19][18]
DRP_MASK bit 36	MAIN[9][19][18]	MAIN[25][19][18]
DRP_MASK bit 37	MAIN[11][19][18]	MAIN[27][19][18]
DRP_MASK bit 38	MAIN[13][19][18]	MAIN[29][19][18]
DRP_MASK bit 39	MAIN[15][19][18]	MAIN[31][19][18]
DRP_MASK bit 40	MAIN[1][19][38]	MAIN[17][19][38]
DRP_MASK bit 41	MAIN[3][19][38]	MAIN[19][19][38]
DRP_MASK bit 42	MAIN[5][19][38]	MAIN[21][19][38]
DRP_MASK bit 43	MAIN[7][19][38]	MAIN[23][19][38]
DRP_MASK bit 44	MAIN[9][19][38]	MAIN[25][19][38]
DRP_MASK bit 45	MAIN[11][19][38]	MAIN[27][19][38]
DRP_MASK bit 46	MAIN[13][19][38]	MAIN[29][19][38]
DRP_MASK bit 47	MAIN[15][19][38]	MAIN[31][19][38]
DRP_MASK bit 48	MAIN[1][19][58]	MAIN[17][19][58]
DRP_MASK bit 49	MAIN[3][19][58]	MAIN[19][19][58]
DRP_MASK bit 50	MAIN[5][19][58]	MAIN[21][19][58]
DRP_MASK bit 51	MAIN[7][19][58]	MAIN[23][19][58]
DRP_MASK bit 52	MAIN[9][19][58]	MAIN[25][19][58]
DRP_MASK bit 53	MAIN[11][19][58]	MAIN[27][19][58]
DRP_MASK bit 54	MAIN[13][19][58]	MAIN[29][19][58]
DRP_MASK bit 55	MAIN[15][19][58]	MAIN[31][19][58]
DRP_MASK bit 56	MAIN[1][19][78]	MAIN[17][19][78]
DRP_MASK bit 57	MAIN[3][19][78]	MAIN[19][19][78]
DRP_MASK bit 58	MAIN[5][19][78]	MAIN[21][19][78]
DRP_MASK bit 59	MAIN[7][19][78]	MAIN[23][19][78]
DRP_MASK bit 60	MAIN[9][19][78]	MAIN[25][19][78]
DRP_MASK bit 61	MAIN[11][19][78]	MAIN[27][19][78]
DRP_MASK bit 62	MAIN[13][19][78]	MAIN[29][19][78]
DRP_MASK bit 63	MAIN[15][19][78]	MAIN[31][19][78]
AUTO_CAL	MAIN[1][19][76]	MAIN[17][19][76]
BYPASS_CAL	MAIN[1][19][56]	MAIN[17][19][56]
BYPASS_FDET	MAIN[1][19][63]	MAIN[17][19][63]
CCCB_ARBITRATOR_DISABLE	MAIN[13][19][66]	MAIN[29][19][66]
CHAN_BOND_ONE_SHOT	MAIN[15][19][69]	MAIN[31][19][69]
CHAN_BOND_SEQ_2_USE	MAIN[15][19][70]	MAIN[31][19][70]
CLK_COR_8B10B_DE	MAIN[6][19][15]	MAIN[22][19][15]
CLK_CORRECT_USE	MAIN[6][19][14]	MAIN[22][19][14]
CLK_COR_SEQ_2_USE	MAIN[6][19][9]	MAIN[22][19][9]
CLK_COR_SEQ_DROP	MAIN[6][19][10]	MAIN[22][19][10]
COMMA32	MAIN[4][19][8]	MAIN[20][19][8]
DEC_MCOMMA_DETECT	MAIN[4][19][3]	MAIN[20][19][3]
DEC_PCOMMA_DETECT	MAIN[4][19][4]	MAIN[20][19][4]
DEC_VALID_COMMA_ONLY	MAIN[4][19][5]	MAIN[20][19][5]
DIGRX_SYNC_MODE	MAIN[9][19][63]	MAIN[25][19][63]
ENABLE_DCDR	MAIN[6][19][50]	MAIN[22][19][50]
MCOMMA_DETECT	MAIN[4][19][6]	MAIN[20][19][6]
OPPOSITE_SELECT	MAIN[13][19][65]	MAIN[29][19][65]
PCOMMA_DETECT	MAIN[4][19][7]	MAIN[20][19][7]
PCS_BIT_SLIP	MAIN[9][19][64]	MAIN[25][19][64]
PMA_BIT_SLIP	MAIN[5][19][70]	MAIN[28][19][70]
POWER_ENABLE	MAIN[13][19][64]	MAIN[29][19][64]
REPEATER	MAIN[6][19][51]	MAIN[22][19][51]
RESERVED_CB1	MAIN[15][19][76]	MAIN[31][19][76]
RESERVED_CCA	MAIN[9][19][65]	MAIN[25][19][65]
RESERVED_CCB	MAIN[9][19][72]	MAIN[25][19][72]
RESERVED_M2	MAIN[6][19][16]	MAIN[22][19][16]
RXACTST	MAIN[5][19][10]	MAIN[28][19][10]
RXADCADJPD	MAIN[2][19][14]	MAIN[27][19][14]
RXAFEPD	MAIN[5][19][2]	MAIN[28][19][2]
RXAFETST	MAIN[5][19][9]	MAIN[28][19][9]
RXAPD	MAIN[2][19][9]	MAIN[27][19][9]
RXAPTST	MAIN[2][19][8]	MAIN[27][19][8]
RXAUTO_CAL	MAIN[1][19][36]	MAIN[17][19][36]
RXBIASPD	MAIN[2][19][12]	MAIN[27][19][12]
RX_BUFFER_USE	MAIN[15][19][74]	MAIN[31][19][74]
RXBY_32	MAIN[6][19][52]	MAIN[22][19][52]
RXBYPASS_CAL	MAIN[1][19][16]	MAIN[17][19][16]
RXBYPASS_FDET	MAIN[1][19][23]	MAIN[17][19][23]
RXCLK0_FORCE_PMACLK	MAIN[6][19][73]	MAIN[22][19][73]
RXCLK0_INVERT_PMALEAF	MAIN[6][19][7]	MAIN[22][19][7]
RXCMFPD	MAIN[2][19][16]	MAIN[27][19][16]
RXCMFTST	MAIN[2][19][7]	MAIN[27][19][7]
RXCPSEL	MAIN[2][19][41]	MAIN[27][19][41]
RXCPTST	MAIN[5][19][12]	MAIN[28][19][12]
RXCRCCLOCKDOUBLE	MAIN[6][19][61]	MAIN[22][19][61]
RXCRCENABLE	MAIN[6][19][64]	MAIN[22][19][64]
RXCRCINVERTGEN	MAIN[6][19][62]	MAIN[22][19][62]
RXCRCSAMECLOCK	MAIN[6][19][63]	MAIN[22][19][63]
RXDACSEL	MAIN[2][19][42]	MAIN[27][19][42]
RXDACTST	MAIN[2][19][36]	MAIN[27][19][36]
RXDCCOUPLE	MAIN[5][19][27]	MAIN[28][19][27]
RXDIGRESET	MAIN[5][19][16]	MAIN[28][19][16]
RXDIGRX	MAIN[2][19][62]	MAIN[27][19][62]
RXDIVBUFPD	MAIN[2][19][10]	MAIN[27][19][10]
RXDIVBUFTST	MAIN[2][19][2]	MAIN[27][19][2]
RXDIVPD	MAIN[2][19][13]	MAIN[27][19][13]
RXDIVTST	MAIN[2][19][5]	MAIN[27][19][5]
RXFILTTST	MAIN[2][19][6]	MAIN[27][19][6]
RXLB	MAIN[5][19][61]	MAIN[28][19][61]
RXLKAPD	MAIN[5][19][6]	MAIN[28][19][6]
RXPDDTST	MAIN[5][19][11]	MAIN[28][19][11]
RXPD	MAIN[5][19][1]	MAIN[28][19][1]
RXPFDTST	MAIN[2][19][4]	MAIN[27][19][4]
RXPFDTX	MAIN[2][19][61]	MAIN[27][19][61]
RXQPPD	MAIN[2][19][21]	MAIN[27][19][21]
RXRCPPD	MAIN[5][19][4]	MAIN[28][19][4]
RXRECCLK1_USE_SYNC	MAIN[6][19][76]	MAIN[22][19][76]
RXRPDPD	MAIN[5][19][3]	MAIN[28][19][3]
RXRSDPD	MAIN[5][19][5]	MAIN[28][19][5]
RXSLOSEL	MAIN[2][19][43]	MAIN[27][19][43]
RXTADJ	MAIN[5][19][28]	MAIN[28][19][28]
RXVCOBUFPD	MAIN[2][19][11]	MAIN[27][19][11]
RXVCOBUFTST	MAIN[2][19][3]	MAIN[27][19][3]
RXVCO_CTRL_ENABLE	MAIN[1][19][3]	MAIN[17][19][3]
RXVCOPD	MAIN[2][19][15]	MAIN[27][19][15]
RXVCOTST	MAIN[2][19][1]	MAIN[27][19][1]
SAMPLE_8X	MAIN[6][19][49]	MAIN[22][19][49]
TEST_MODE_1	MAIN[13][19][61]	MAIN[29][19][61]
TEST_MODE_2	MAIN[13][19][62]	MAIN[29][19][62]
TEST_MODE_3	MAIN[13][19][63]	MAIN[29][19][63]
TXAREFBIASSEL	MAIN[12][19][51]	MAIN[24][19][51]
TX_BUFFER_USE	MAIN[15][19][75]	MAIN[31][19][75]
TXCFGENABLE	MAIN[12][19][53]	MAIN[24][19][53]
TXCLK0_FORCE_PMACLK	MAIN[6][19][74]	MAIN[22][19][74]
TXCLK0_INVERT_PMALEAF	MAIN[6][19][8]	MAIN[22][19][8]
TXCRCCLOCKDOUBLE	MAIN[6][19][65]	MAIN[22][19][65]
TXCRCENABLE	MAIN[6][19][68]	MAIN[22][19][68]
TXCRCINVERTGEN	MAIN[6][19][66]	MAIN[22][19][66]
TXCRCSAMECLOCK	MAIN[6][19][67]	MAIN[22][19][67]
TXDIGPD	MAIN[12][19][65]	MAIN[24][19][65]
TXHIGHSIGNALEN	MAIN[12][19][52]	MAIN[24][19][52]
TXLVLSHFTPD	MAIN[12][19][72]	MAIN[24][19][72]
TXOUTCLK1_USE_SYNC	MAIN[6][19][75]	MAIN[22][19][75]
TXPD	MAIN[12][19][1]	MAIN[24][19][1]
TXPHASESEL	MAIN[10][19][4]	MAIN[10][19][5]
TXPOST_TAP_PD	MAIN[12][19][33]	MAIN[24][19][33]
TXPRE_TAP_PD	MAIN[12][19][68]	MAIN[24][19][68]
TXSLEWRATE	MAIN[12][19][45]	MAIN[24][19][45]
VCO_CTRL_ENABLE	MAIN[1][19][43]	MAIN[17][19][43]
CLK_COR_SEQ_1_1 bit 0	MAIN[9][19][1]	MAIN[25][19][1]
CLK_COR_SEQ_1_1 bit 1	MAIN[9][19][2]	MAIN[25][19][2]
CLK_COR_SEQ_1_1 bit 2	MAIN[9][19][3]	MAIN[25][19][3]
CLK_COR_SEQ_1_1 bit 3	MAIN[9][19][4]	MAIN[25][19][4]
CLK_COR_SEQ_1_1 bit 4	MAIN[9][19][5]	MAIN[25][19][5]
CLK_COR_SEQ_1_1 bit 5	MAIN[9][19][6]	MAIN[25][19][6]
CLK_COR_SEQ_1_1 bit 6	MAIN[9][19][7]	MAIN[25][19][7]
CLK_COR_SEQ_1_1 bit 7	MAIN[9][19][8]	MAIN[25][19][8]
CLK_COR_SEQ_1_1 bit 8	MAIN[9][19][9]	MAIN[25][19][9]
CLK_COR_SEQ_1_1 bit 9	MAIN[9][19][10]	MAIN[25][19][10]
CLK_COR_SEQ_1_1 bit 10	MAIN[9][19][11]	MAIN[25][19][11]
CLK_COR_SEQ_1_2 bit 0	MAIN[9][19][12]	MAIN[25][19][12]
CLK_COR_SEQ_1_2 bit 1	MAIN[9][19][13]	MAIN[25][19][13]
CLK_COR_SEQ_1_2 bit 2	MAIN[9][19][14]	MAIN[25][19][14]
CLK_COR_SEQ_1_2 bit 3	MAIN[9][19][15]	MAIN[25][19][15]
CLK_COR_SEQ_1_2 bit 4	MAIN[9][19][16]	MAIN[25][19][16]
CLK_COR_SEQ_1_2 bit 5	MAIN[9][19][21]	MAIN[25][19][21]
CLK_COR_SEQ_1_2 bit 6	MAIN[9][19][22]	MAIN[25][19][22]
CLK_COR_SEQ_1_2 bit 7	MAIN[9][19][23]	MAIN[25][19][23]
CLK_COR_SEQ_1_2 bit 8	MAIN[9][19][24]	MAIN[25][19][24]
CLK_COR_SEQ_1_2 bit 9	MAIN[9][19][25]	MAIN[25][19][25]
CLK_COR_SEQ_1_2 bit 10	MAIN[9][19][26]	MAIN[25][19][26]
CLK_COR_SEQ_1_3 bit 0	MAIN[9][19][27]	MAIN[25][19][27]
CLK_COR_SEQ_1_3 bit 1	MAIN[9][19][28]	MAIN[25][19][28]
CLK_COR_SEQ_1_3 bit 2	MAIN[9][19][29]	MAIN[25][19][29]
CLK_COR_SEQ_1_3 bit 3	MAIN[9][19][30]	MAIN[25][19][30]
CLK_COR_SEQ_1_3 bit 4	MAIN[9][19][31]	MAIN[25][19][31]
CLK_COR_SEQ_1_3 bit 5	MAIN[9][19][32]	MAIN[25][19][32]
CLK_COR_SEQ_1_3 bit 6	MAIN[9][19][33]	MAIN[25][19][33]
CLK_COR_SEQ_1_3 bit 7	MAIN[9][19][34]	MAIN[25][19][34]
CLK_COR_SEQ_1_3 bit 8	MAIN[9][19][35]	MAIN[25][19][35]
CLK_COR_SEQ_1_3 bit 9	MAIN[9][19][36]	MAIN[25][19][36]
CLK_COR_SEQ_1_3 bit 10	MAIN[9][19][41]	MAIN[25][19][41]
CLK_COR_SEQ_1_4 bit 0	MAIN[9][19][42]	MAIN[25][19][42]
CLK_COR_SEQ_1_4 bit 1	MAIN[9][19][43]	MAIN[25][19][43]
CLK_COR_SEQ_1_4 bit 2	MAIN[9][19][44]	MAIN[25][19][44]
CLK_COR_SEQ_1_4 bit 3	MAIN[9][19][45]	MAIN[25][19][45]
CLK_COR_SEQ_1_4 bit 4	MAIN[9][19][46]	MAIN[25][19][46]
CLK_COR_SEQ_1_4 bit 5	MAIN[9][19][47]	MAIN[25][19][47]
CLK_COR_SEQ_1_4 bit 6	MAIN[9][19][48]	MAIN[25][19][48]
CLK_COR_SEQ_1_4 bit 7	MAIN[9][19][49]	MAIN[25][19][49]
CLK_COR_SEQ_1_4 bit 8	MAIN[9][19][50]	MAIN[25][19][50]
CLK_COR_SEQ_1_4 bit 9	MAIN[9][19][51]	MAIN[25][19][51]
CLK_COR_SEQ_1_4 bit 10	MAIN[9][19][52]	MAIN[25][19][52]
CLK_COR_SEQ_2_1 bit 0	MAIN[7][19][1]	MAIN[23][19][1]
CLK_COR_SEQ_2_1 bit 1	MAIN[7][19][2]	MAIN[23][19][2]
CLK_COR_SEQ_2_1 bit 2	MAIN[7][19][3]	MAIN[23][19][3]
CLK_COR_SEQ_2_1 bit 3	MAIN[7][19][4]	MAIN[23][19][4]
CLK_COR_SEQ_2_1 bit 4	MAIN[7][19][5]	MAIN[23][19][5]
CLK_COR_SEQ_2_1 bit 5	MAIN[7][19][6]	MAIN[23][19][6]
CLK_COR_SEQ_2_1 bit 6	MAIN[7][19][7]	MAIN[23][19][7]
CLK_COR_SEQ_2_1 bit 7	MAIN[7][19][8]	MAIN[23][19][8]
CLK_COR_SEQ_2_1 bit 8	MAIN[7][19][9]	MAIN[23][19][9]
CLK_COR_SEQ_2_1 bit 9	MAIN[7][19][10]	MAIN[23][19][10]
CLK_COR_SEQ_2_1 bit 10	MAIN[7][19][11]	MAIN[23][19][11]
CLK_COR_SEQ_2_2 bit 0	MAIN[7][19][12]	MAIN[23][19][12]
CLK_COR_SEQ_2_2 bit 1	MAIN[7][19][13]	MAIN[23][19][13]
CLK_COR_SEQ_2_2 bit 2	MAIN[7][19][14]	MAIN[23][19][14]
CLK_COR_SEQ_2_2 bit 3	MAIN[7][19][15]	MAIN[23][19][15]
CLK_COR_SEQ_2_2 bit 4	MAIN[7][19][16]	MAIN[23][19][16]
CLK_COR_SEQ_2_2 bit 5	MAIN[7][19][21]	MAIN[23][19][21]
CLK_COR_SEQ_2_2 bit 6	MAIN[7][19][22]	MAIN[23][19][22]
CLK_COR_SEQ_2_2 bit 7	MAIN[7][19][23]	MAIN[23][19][23]
CLK_COR_SEQ_2_2 bit 8	MAIN[7][19][24]	MAIN[23][19][24]
CLK_COR_SEQ_2_2 bit 9	MAIN[7][19][25]	MAIN[23][19][25]
CLK_COR_SEQ_2_2 bit 10	MAIN[7][19][26]	MAIN[23][19][26]
CLK_COR_SEQ_2_3 bit 0	MAIN[7][19][27]	MAIN[23][19][27]
CLK_COR_SEQ_2_3 bit 1	MAIN[7][19][28]	MAIN[23][19][28]
CLK_COR_SEQ_2_3 bit 2	MAIN[7][19][29]	MAIN[23][19][29]
CLK_COR_SEQ_2_3 bit 3	MAIN[7][19][30]	MAIN[23][19][30]
CLK_COR_SEQ_2_3 bit 4	MAIN[7][19][31]	MAIN[23][19][31]
CLK_COR_SEQ_2_3 bit 5	MAIN[7][19][32]	MAIN[23][19][32]
CLK_COR_SEQ_2_3 bit 6	MAIN[7][19][33]	MAIN[23][19][33]
CLK_COR_SEQ_2_3 bit 7	MAIN[7][19][34]	MAIN[23][19][34]
CLK_COR_SEQ_2_3 bit 8	MAIN[7][19][35]	MAIN[23][19][35]
CLK_COR_SEQ_2_3 bit 9	MAIN[7][19][36]	MAIN[23][19][36]
CLK_COR_SEQ_2_3 bit 10	MAIN[7][19][41]	MAIN[23][19][41]
CLK_COR_SEQ_2_4 bit 0	MAIN[7][19][42]	MAIN[23][19][42]
CLK_COR_SEQ_2_4 bit 1	MAIN[7][19][43]	MAIN[23][19][43]
CLK_COR_SEQ_2_4 bit 2	MAIN[7][19][44]	MAIN[23][19][44]
CLK_COR_SEQ_2_4 bit 3	MAIN[7][19][45]	MAIN[23][19][45]
CLK_COR_SEQ_2_4 bit 4	MAIN[7][19][46]	MAIN[23][19][46]
CLK_COR_SEQ_2_4 bit 5	MAIN[7][19][47]	MAIN[23][19][47]
CLK_COR_SEQ_2_4 bit 6	MAIN[7][19][48]	MAIN[23][19][48]
CLK_COR_SEQ_2_4 bit 7	MAIN[7][19][49]	MAIN[23][19][49]
CLK_COR_SEQ_2_4 bit 8	MAIN[7][19][50]	MAIN[23][19][50]
CLK_COR_SEQ_2_4 bit 9	MAIN[7][19][51]	MAIN[23][19][51]
CLK_COR_SEQ_2_4 bit 10	MAIN[7][19][52]	MAIN[23][19][52]
CHAN_BOND_SEQ_1_1 bit 0	MAIN[15][19][1]	MAIN[31][19][1]
CHAN_BOND_SEQ_1_1 bit 1	MAIN[15][19][2]	MAIN[31][19][2]
CHAN_BOND_SEQ_1_1 bit 2	MAIN[15][19][3]	MAIN[31][19][3]
CHAN_BOND_SEQ_1_1 bit 3	MAIN[15][19][4]	MAIN[31][19][4]
CHAN_BOND_SEQ_1_1 bit 4	MAIN[15][19][5]	MAIN[31][19][5]
CHAN_BOND_SEQ_1_1 bit 5	MAIN[15][19][6]	MAIN[31][19][6]
CHAN_BOND_SEQ_1_1 bit 6	MAIN[15][19][7]	MAIN[31][19][7]
CHAN_BOND_SEQ_1_1 bit 7	MAIN[15][19][8]	MAIN[31][19][8]
CHAN_BOND_SEQ_1_1 bit 8	MAIN[15][19][9]	MAIN[31][19][9]
CHAN_BOND_SEQ_1_1 bit 9	MAIN[15][19][10]	MAIN[31][19][10]
CHAN_BOND_SEQ_1_1 bit 10	MAIN[15][19][11]	MAIN[31][19][11]
CHAN_BOND_SEQ_1_2 bit 0	MAIN[15][19][12]	MAIN[31][19][12]
CHAN_BOND_SEQ_1_2 bit 1	MAIN[15][19][13]	MAIN[31][19][13]
CHAN_BOND_SEQ_1_2 bit 2	MAIN[15][19][14]	MAIN[31][19][14]
CHAN_BOND_SEQ_1_2 bit 3	MAIN[15][19][15]	MAIN[31][19][15]
CHAN_BOND_SEQ_1_2 bit 4	MAIN[15][19][16]	MAIN[31][19][16]
CHAN_BOND_SEQ_1_2 bit 5	MAIN[15][19][21]	MAIN[31][19][21]
CHAN_BOND_SEQ_1_2 bit 6	MAIN[15][19][22]	MAIN[31][19][22]
CHAN_BOND_SEQ_1_2 bit 7	MAIN[15][19][23]	MAIN[31][19][23]
CHAN_BOND_SEQ_1_2 bit 8	MAIN[15][19][24]	MAIN[31][19][24]
CHAN_BOND_SEQ_1_2 bit 9	MAIN[15][19][25]	MAIN[31][19][25]
CHAN_BOND_SEQ_1_2 bit 10	MAIN[15][19][26]	MAIN[31][19][26]
CHAN_BOND_SEQ_1_3 bit 0	MAIN[15][19][27]	MAIN[31][19][27]
CHAN_BOND_SEQ_1_3 bit 1	MAIN[15][19][28]	MAIN[31][19][28]
CHAN_BOND_SEQ_1_3 bit 2	MAIN[15][19][29]	MAIN[31][19][29]
CHAN_BOND_SEQ_1_3 bit 3	MAIN[15][19][30]	MAIN[31][19][30]
CHAN_BOND_SEQ_1_3 bit 4	MAIN[15][19][31]	MAIN[31][19][31]
CHAN_BOND_SEQ_1_3 bit 5	MAIN[15][19][32]	MAIN[31][19][32]
CHAN_BOND_SEQ_1_3 bit 6	MAIN[15][19][33]	MAIN[31][19][33]
CHAN_BOND_SEQ_1_3 bit 7	MAIN[15][19][34]	MAIN[31][19][34]
CHAN_BOND_SEQ_1_3 bit 8	MAIN[15][19][35]	MAIN[31][19][35]
CHAN_BOND_SEQ_1_3 bit 9	MAIN[15][19][36]	MAIN[31][19][36]
CHAN_BOND_SEQ_1_3 bit 10	MAIN[15][19][41]	MAIN[31][19][41]
CHAN_BOND_SEQ_1_4 bit 0	MAIN[15][19][42]	MAIN[31][19][42]
CHAN_BOND_SEQ_1_4 bit 1	MAIN[15][19][43]	MAIN[31][19][43]
CHAN_BOND_SEQ_1_4 bit 2	MAIN[15][19][44]	MAIN[31][19][44]
CHAN_BOND_SEQ_1_4 bit 3	MAIN[15][19][45]	MAIN[31][19][45]
CHAN_BOND_SEQ_1_4 bit 4	MAIN[15][19][46]	MAIN[31][19][46]
CHAN_BOND_SEQ_1_4 bit 5	MAIN[15][19][47]	MAIN[31][19][47]
CHAN_BOND_SEQ_1_4 bit 6	MAIN[15][19][48]	MAIN[31][19][48]
CHAN_BOND_SEQ_1_4 bit 7	MAIN[15][19][49]	MAIN[31][19][49]
CHAN_BOND_SEQ_1_4 bit 8	MAIN[15][19][50]	MAIN[31][19][50]
CHAN_BOND_SEQ_1_4 bit 9	MAIN[15][19][51]	MAIN[31][19][51]
CHAN_BOND_SEQ_1_4 bit 10	MAIN[15][19][52]	MAIN[31][19][52]
CHAN_BOND_SEQ_2_1 bit 0	MAIN[13][19][1]	MAIN[29][19][1]
CHAN_BOND_SEQ_2_1 bit 1	MAIN[13][19][2]	MAIN[29][19][2]
CHAN_BOND_SEQ_2_1 bit 2	MAIN[13][19][3]	MAIN[29][19][3]
CHAN_BOND_SEQ_2_1 bit 3	MAIN[13][19][4]	MAIN[29][19][4]
CHAN_BOND_SEQ_2_1 bit 4	MAIN[13][19][5]	MAIN[29][19][5]
CHAN_BOND_SEQ_2_1 bit 5	MAIN[13][19][6]	MAIN[29][19][6]
CHAN_BOND_SEQ_2_1 bit 6	MAIN[13][19][7]	MAIN[29][19][7]
CHAN_BOND_SEQ_2_1 bit 7	MAIN[13][19][8]	MAIN[29][19][8]
CHAN_BOND_SEQ_2_1 bit 8	MAIN[13][19][9]	MAIN[29][19][9]
CHAN_BOND_SEQ_2_1 bit 9	MAIN[13][19][10]	MAIN[29][19][10]
CHAN_BOND_SEQ_2_1 bit 10	MAIN[13][19][11]	MAIN[29][19][11]
CHAN_BOND_SEQ_2_2 bit 0	MAIN[13][19][12]	MAIN[29][19][12]
CHAN_BOND_SEQ_2_2 bit 1	MAIN[13][19][13]	MAIN[29][19][13]
CHAN_BOND_SEQ_2_2 bit 2	MAIN[13][19][14]	MAIN[29][19][14]
CHAN_BOND_SEQ_2_2 bit 3	MAIN[13][19][15]	MAIN[29][19][15]
CHAN_BOND_SEQ_2_2 bit 4	MAIN[13][19][16]	MAIN[29][19][16]
CHAN_BOND_SEQ_2_2 bit 5	MAIN[13][19][21]	MAIN[29][19][21]
CHAN_BOND_SEQ_2_2 bit 6	MAIN[13][19][22]	MAIN[29][19][22]
CHAN_BOND_SEQ_2_2 bit 7	MAIN[13][19][23]	MAIN[29][19][23]
CHAN_BOND_SEQ_2_2 bit 8	MAIN[13][19][24]	MAIN[29][19][24]
CHAN_BOND_SEQ_2_2 bit 9	MAIN[13][19][25]	MAIN[29][19][25]
CHAN_BOND_SEQ_2_2 bit 10	MAIN[13][19][26]	MAIN[29][19][26]
CHAN_BOND_SEQ_2_3 bit 0	MAIN[13][19][27]	MAIN[29][19][27]
CHAN_BOND_SEQ_2_3 bit 1	MAIN[13][19][28]	MAIN[29][19][28]
CHAN_BOND_SEQ_2_3 bit 2	MAIN[13][19][29]	MAIN[29][19][29]
CHAN_BOND_SEQ_2_3 bit 3	MAIN[13][19][30]	MAIN[29][19][30]
CHAN_BOND_SEQ_2_3 bit 4	MAIN[13][19][31]	MAIN[29][19][31]
CHAN_BOND_SEQ_2_3 bit 5	MAIN[13][19][32]	MAIN[29][19][32]
CHAN_BOND_SEQ_2_3 bit 6	MAIN[13][19][33]	MAIN[29][19][33]
CHAN_BOND_SEQ_2_3 bit 7	MAIN[13][19][34]	MAIN[29][19][34]
CHAN_BOND_SEQ_2_3 bit 8	MAIN[13][19][35]	MAIN[29][19][35]
CHAN_BOND_SEQ_2_3 bit 9	MAIN[13][19][36]	MAIN[29][19][36]
CHAN_BOND_SEQ_2_3 bit 10	MAIN[13][19][41]	MAIN[29][19][41]
CHAN_BOND_SEQ_2_4 bit 0	MAIN[13][19][42]	MAIN[29][19][42]
CHAN_BOND_SEQ_2_4 bit 1	MAIN[13][19][43]	MAIN[29][19][43]
CHAN_BOND_SEQ_2_4 bit 2	MAIN[13][19][44]	MAIN[29][19][44]
CHAN_BOND_SEQ_2_4 bit 3	MAIN[13][19][45]	MAIN[29][19][45]
CHAN_BOND_SEQ_2_4 bit 4	MAIN[13][19][46]	MAIN[29][19][46]
CHAN_BOND_SEQ_2_4 bit 5	MAIN[13][19][47]	MAIN[29][19][47]
CHAN_BOND_SEQ_2_4 bit 6	MAIN[13][19][48]	MAIN[29][19][48]
CHAN_BOND_SEQ_2_4 bit 7	MAIN[13][19][49]	MAIN[29][19][49]
CHAN_BOND_SEQ_2_4 bit 8	MAIN[13][19][50]	MAIN[29][19][50]
CHAN_BOND_SEQ_2_4 bit 9	MAIN[13][19][51]	MAIN[29][19][51]
CHAN_BOND_SEQ_2_4 bit 10	MAIN[13][19][52]	MAIN[29][19][52]
CLK_COR_SEQ_1_MASK bit 0	MAIN[9][19][53]	MAIN[25][19][53]
CLK_COR_SEQ_1_MASK bit 1	MAIN[9][19][54]	MAIN[25][19][54]
CLK_COR_SEQ_1_MASK bit 2	MAIN[9][19][55]	MAIN[25][19][55]
CLK_COR_SEQ_1_MASK bit 3	MAIN[9][19][56]	MAIN[25][19][56]
CLK_COR_SEQ_2_MASK bit 0	MAIN[7][19][53]	MAIN[23][19][53]
CLK_COR_SEQ_2_MASK bit 1	MAIN[7][19][54]	MAIN[23][19][54]
CLK_COR_SEQ_2_MASK bit 2	MAIN[7][19][55]	MAIN[23][19][55]
CLK_COR_SEQ_2_MASK bit 3	MAIN[7][19][56]	MAIN[23][19][56]
CHAN_BOND_SEQ_1_MASK bit 0	MAIN[15][19][53]	MAIN[31][19][53]
CHAN_BOND_SEQ_1_MASK bit 1	MAIN[15][19][54]	MAIN[31][19][54]
CHAN_BOND_SEQ_1_MASK bit 2	MAIN[15][19][55]	MAIN[31][19][55]
CHAN_BOND_SEQ_1_MASK bit 3	MAIN[15][19][56]	MAIN[31][19][56]
CHAN_BOND_SEQ_2_MASK bit 0	MAIN[13][19][53]	MAIN[29][19][53]
CHAN_BOND_SEQ_2_MASK bit 1	MAIN[13][19][54]	MAIN[29][19][54]
CHAN_BOND_SEQ_2_MASK bit 2	MAIN[13][19][55]	MAIN[29][19][55]
CHAN_BOND_SEQ_2_MASK bit 3	MAIN[13][19][56]	MAIN[29][19][56]
CHAN_BOND_TUNE bit 0	MAIN[13][19][69]	MAIN[29][19][69]
CHAN_BOND_TUNE bit 1	MAIN[13][19][70]	MAIN[29][19][70]
CHAN_BOND_TUNE bit 2	MAIN[13][19][71]	MAIN[29][19][71]
CHAN_BOND_TUNE bit 3	MAIN[13][19][72]	MAIN[29][19][72]
CHAN_BOND_TUNE bit 4	MAIN[13][19][73]	MAIN[29][19][73]
CHAN_BOND_TUNE bit 5	MAIN[13][19][74]	MAIN[29][19][74]
CHAN_BOND_TUNE bit 6	MAIN[13][19][75]	MAIN[29][19][75]
CHAN_BOND_TUNE bit 7	MAIN[13][19][76]	MAIN[29][19][76]
CYCLE_LIMIT_SEL bit 0	MAIN[1][19][41]	MAIN[17][19][41]
CYCLE_LIMIT_SEL bit 1	MAIN[1][19][42]	MAIN[17][19][42]
RXCYCLE_LIMIT_SEL bit 0	MAIN[1][19][1]	MAIN[17][19][1]
RXCYCLE_LIMIT_SEL bit 1	MAIN[1][19][2]	MAIN[17][19][2]
DCDR_FILTER bit 0	MAIN[6][19][46]	MAIN[22][19][46]
DCDR_FILTER bit 1	MAIN[6][19][47]	MAIN[22][19][47]
DCDR_FILTER bit 2	MAIN[6][19][48]	MAIN[22][19][48]
DIGRX_FWDCLK bit 0	MAIN[9][19][61]	MAIN[25][19][61]
DIGRX_FWDCLK bit 1	MAIN[9][19][62]	MAIN[25][19][62]
FDET_HYS_CAL bit 0	MAIN[1][19][53]	MAIN[17][19][53]
FDET_HYS_CAL bit 1	MAIN[1][19][54]	MAIN[17][19][54]
FDET_HYS_CAL bit 2	MAIN[1][19][55]	MAIN[17][19][55]
FDET_HYS_SEL bit 0	MAIN[1][19][47]	MAIN[17][19][47]
FDET_HYS_SEL bit 1	MAIN[1][19][48]	MAIN[17][19][48]
FDET_HYS_SEL bit 2	MAIN[1][19][49]	MAIN[17][19][49]
FDET_LCK_CAL bit 0	MAIN[1][19][50]	MAIN[17][19][50]
FDET_LCK_CAL bit 1	MAIN[1][19][51]	MAIN[17][19][51]
FDET_LCK_CAL bit 2	MAIN[1][19][52]	MAIN[17][19][52]
FDET_LCK_SEL bit 0	MAIN[1][19][44]	MAIN[17][19][44]
FDET_LCK_SEL bit 1	MAIN[1][19][45]	MAIN[17][19][45]
FDET_LCK_SEL bit 2	MAIN[1][19][46]	MAIN[17][19][46]
LOOPCAL_WAIT bit 0	MAIN[1][19][61]	MAIN[17][19][61]
LOOPCAL_WAIT bit 1	MAIN[1][19][62]	MAIN[17][19][62]
RXAFEEQ bit 0	MAIN[5][19][41]	MAIN[28][19][41]
RXAFEEQ bit 1	MAIN[5][19][42]	MAIN[28][19][42]
RXAFEEQ bit 2	MAIN[5][19][43]	MAIN[28][19][43]
RXAFEEQ bit 3	MAIN[5][19][44]	MAIN[28][19][44]
RXAFEEQ bit 4	MAIN[5][19][45]	MAIN[28][19][45]
RXAFEEQ bit 5	MAIN[5][19][46]	MAIN[28][19][46]
RXAFEEQ bit 6	MAIN[5][19][47]	MAIN[28][19][47]
RXAFEEQ bit 7	MAIN[5][19][48]	MAIN[28][19][48]
RXAFEEQ bit 8	MAIN[5][19][49]	MAIN[28][19][49]
RXASYNCDIVIDE bit 0	MAIN[5][19][68]	MAIN[28][19][68]
RXASYNCDIVIDE bit 1	MAIN[5][19][69]	MAIN[28][19][69]
RXCDRLOS bit 0	MAIN[5][19][29]	MAIN[28][19][29]
RXCDRLOS bit 1	MAIN[5][19][30]	MAIN[28][19][30]
RXCDRLOS bit 2	MAIN[5][19][31]	MAIN[28][19][31]
RXCDRLOS bit 3	MAIN[5][19][32]	MAIN[28][19][32]
RXCDRLOS bit 4	MAIN[5][19][33]	MAIN[28][19][33]
RXCDRLOS bit 5	MAIN[5][19][34]	MAIN[28][19][34]
RXCLKMODE bit 0	MAIN[5][19][62]	MAIN[28][19][62]
RXCLKMODE bit 1	MAIN[5][19][63]	MAIN[28][19][63]
RXCLKMODE bit 2	MAIN[5][19][64]	MAIN[28][19][64]
RXCLKMODE bit 3	MAIN[5][19][65]	MAIN[28][19][65]
RXCLKMODE bit 4	MAIN[5][19][66]	MAIN[28][19][66]
RXCLKMODE bit 5	MAIN[5][19][67]	MAIN[28][19][67]
RXCLMODE bit 0	MAIN[2][19][67]	MAIN[27][19][67]
RXCLMODE bit 1	MAIN[2][19][68]	MAIN[27][19][68]
RXCMADJ bit 0	MAIN[5][19][35]	MAIN[28][19][35]
RXCMADJ bit 1	MAIN[5][19][36]	MAIN[28][19][36]
RXDATA_SEL bit 0	MAIN[9][19][75]	MAIN[25][19][75]
RXDATA_SEL bit 1	MAIN[9][19][76]	MAIN[25][19][76]
RXFDET_HYS_CAL bit 0	MAIN[1][19][13]	MAIN[17][19][13]
RXFDET_HYS_CAL bit 1	MAIN[1][19][14]	MAIN[17][19][14]
RXFDET_HYS_CAL bit 2	MAIN[1][19][15]	MAIN[17][19][15]
RXFDET_HYS_SEL bit 0	MAIN[1][19][7]	MAIN[17][19][7]
RXFDET_HYS_SEL bit 1	MAIN[1][19][8]	MAIN[17][19][8]
RXFDET_HYS_SEL bit 2	MAIN[1][19][9]	MAIN[17][19][9]
RXFDET_LCK_CAL bit 0	MAIN[1][19][10]	MAIN[17][19][10]
RXFDET_LCK_CAL bit 1	MAIN[1][19][11]	MAIN[17][19][11]
RXFDET_LCK_CAL bit 2	MAIN[1][19][12]	MAIN[17][19][12]
RXFDET_LCK_SEL bit 0	MAIN[1][19][4]	MAIN[17][19][4]
RXFDET_LCK_SEL bit 1	MAIN[1][19][5]	MAIN[17][19][5]
RXFDET_LCK_SEL bit 2	MAIN[1][19][6]	MAIN[17][19][6]
RXFECONTROL1 bit 0	MAIN[5][19][7]	MAIN[28][19][7]
RXFECONTROL1 bit 1	MAIN[5][19][8]	MAIN[28][19][8]
RXFECONTROL2 bit 0	MAIN[5][19][13]	MAIN[28][19][13]
RXFECONTROL2 bit 1	MAIN[5][19][14]	MAIN[28][19][14]
RXFECONTROL2 bit 2	MAIN[5][19][15]	MAIN[28][19][15]
RXFETUNE bit 0	MAIN[5][19][55]	MAIN[28][19][55]
RXFETUNE bit 1	MAIN[5][19][56]	MAIN[28][19][56]
RXLKADJ bit 0	MAIN[5][19][21]	MAIN[28][19][21]
RXLKADJ bit 1	MAIN[5][19][22]	MAIN[28][19][22]
RXLKADJ bit 2	MAIN[5][19][23]	MAIN[28][19][23]
RXLKADJ bit 3	MAIN[5][19][24]	MAIN[28][19][24]
RXLKADJ bit 4	MAIN[5][19][25]	MAIN[28][19][25]
RXLOOPCAL_WAIT bit 0	MAIN[1][19][21]	MAIN[17][19][21]
RXLOOPCAL_WAIT bit 1	MAIN[1][19][22]	MAIN[17][19][22]
RXLOOPFILT bit 0	MAIN[2][19][63]	MAIN[27][19][63]
RXLOOPFILT bit 1	MAIN[2][19][64]	MAIN[27][19][64]
RXLOOPFILT bit 2	MAIN[2][19][65]	MAIN[27][19][65]
RXLOOPFILT bit 3	MAIN[2][19][66]	MAIN[27][19][66]
RXMODE bit 0	MAIN[5][19][71]	MAIN[28][19][71]
RXMODE bit 1	MAIN[5][19][72]	MAIN[28][19][72]
RXMODE bit 2	MAIN[5][19][73]	MAIN[28][19][73]
RXMODE bit 3	MAIN[5][19][74]	MAIN[28][19][74]
RXMODE bit 4	MAIN[5][19][75]	MAIN[28][19][75]
RXMODE bit 5	MAIN[5][19][76]	MAIN[28][19][76]
RXRCPADJ bit 0	MAIN[5][19][52]	MAIN[28][19][52]
RXRCPADJ bit 1	MAIN[5][19][53]	MAIN[28][19][53]
RXRCPADJ bit 2	MAIN[5][19][54]	MAIN[28][19][54]
RXRIBADJ bit 0	MAIN[5][19][50]	MAIN[28][19][50]
RXRIBADJ bit 1	MAIN[5][19][51]	MAIN[28][19][51]
RXSLOWDOWN_CAL bit 0	MAIN[1][19][24]	MAIN[17][19][24]
RXSLOWDOWN_CAL bit 1	MAIN[1][19][25]	MAIN[17][19][25]
RXVCODAC_INIT bit 0	MAIN[1][19][26]	MAIN[17][19][26]
RXVCODAC_INIT bit 1	MAIN[1][19][27]	MAIN[17][19][27]
RXVCODAC_INIT bit 2	MAIN[1][19][28]	MAIN[17][19][28]
RXVCODAC_INIT bit 3	MAIN[1][19][29]	MAIN[17][19][29]
RXVCODAC_INIT bit 4	MAIN[1][19][30]	MAIN[17][19][30]
RXVCODAC_INIT bit 5	MAIN[1][19][31]	MAIN[17][19][31]
RXVCODAC_INIT bit 6	MAIN[1][19][32]	MAIN[17][19][32]
RXVCODAC_INIT bit 7	MAIN[1][19][33]	MAIN[17][19][33]
RXVCODAC_INIT bit 8	MAIN[1][19][34]	MAIN[17][19][34]
RXVCODAC_INIT bit 9	MAIN[1][19][35]	MAIN[17][19][35]
RX_CLOCK_DIVIDER bit 0	MAIN[6][19][69]	MAIN[22][19][69]
RX_CLOCK_DIVIDER bit 1	MAIN[6][19][70]	MAIN[22][19][70]
SLOWDOWN_CAL bit 0	MAIN[1][19][64]	MAIN[17][19][64]
SLOWDOWN_CAL bit 1	MAIN[1][19][65]	MAIN[17][19][65]
TXASYNCDIVIDE bit 0	MAIN[12][19][34]	MAIN[24][19][34]
TXASYNCDIVIDE bit 1	MAIN[12][19][46]	MAIN[24][19][46]
TXCLKMODE bit 0	MAIN[12][19][61]	MAIN[24][19][61]
TXCLKMODE bit 1	MAIN[12][19][62]	MAIN[24][19][62]
TXCLKMODE bit 2	MAIN[12][19][63]	MAIN[24][19][63]
TXCLKMODE bit 3	MAIN[12][19][64]	MAIN[24][19][64]
TXDATA_SEL bit 0	MAIN[9][19][73]	MAIN[25][19][73]
TXDATA_SEL bit 1	MAIN[9][19][74]	MAIN[25][19][74]
TXDAT_PRDRV_DAC bit 0	MAIN[12][19][35]	MAIN[24][19][35]
TXDAT_PRDRV_DAC bit 1	MAIN[12][19][36]	MAIN[24][19][36]
TXDAT_PRDRV_DAC bit 2	MAIN[12][19][41]	MAIN[24][19][41]
TXDAT_TAP_DAC bit 0	MAIN[12][19][21]	MAIN[24][19][21]
TXDAT_TAP_DAC bit 1	MAIN[12][19][22]	MAIN[24][19][22]
TXDAT_TAP_DAC bit 2	MAIN[12][19][23]	MAIN[24][19][23]
TXDAT_TAP_DAC bit 3	MAIN[12][19][24]	MAIN[24][19][24]
TXDAT_TAP_DAC bit 4	MAIN[12][19][25]	MAIN[24][19][25]
TXLNDR_TST1 bit 0	MAIN[12][19][73]	MAIN[24][19][73]
TXLNDR_TST1 bit 1	MAIN[12][19][74]	MAIN[24][19][74]
TXLNDR_TST1 bit 2	MAIN[12][19][75]	MAIN[24][19][75]
TXLNDR_TST1 bit 3	MAIN[12][19][76]	MAIN[24][19][76]
TXLNDR_TST2 bit 0	MAIN[12][19][26]	MAIN[24][19][26]
TXLNDR_TST2 bit 1	MAIN[12][19][27]	MAIN[24][19][27]
TXPOST_PRDRV_DAC bit 0	MAIN[12][19][42]	MAIN[24][19][42]
TXPOST_PRDRV_DAC bit 1	MAIN[12][19][43]	MAIN[24][19][43]
TXPOST_PRDRV_DAC bit 2	MAIN[12][19][44]	MAIN[24][19][44]
TXPOST_TAP_DAC bit 0	MAIN[12][19][28]	MAIN[24][19][28]
TXPOST_TAP_DAC bit 1	MAIN[12][19][29]	MAIN[24][19][29]
TXPOST_TAP_DAC bit 2	MAIN[12][19][30]	MAIN[24][19][30]
TXPOST_TAP_DAC bit 3	MAIN[12][19][31]	MAIN[24][19][31]
TXPOST_TAP_DAC bit 4	MAIN[12][19][32]	MAIN[24][19][32]
TXPRE_PRDRV_DAC bit 0	MAIN[12][19][69]	MAIN[24][19][69]
TXPRE_PRDRV_DAC bit 1	MAIN[12][19][70]	MAIN[24][19][70]
TXPRE_PRDRV_DAC bit 2	MAIN[12][19][71]	MAIN[24][19][71]
TXPRE_TAP_DAC bit 0	MAIN[12][19][54]	MAIN[24][19][54]
TXPRE_TAP_DAC bit 1	MAIN[12][19][55]	MAIN[24][19][55]
TXPRE_TAP_DAC bit 2	MAIN[12][19][56]	MAIN[24][19][56]
TXPRE_TAP_DAC bit 3	MAIN[12][19][66]	MAIN[24][19][66]
TXPRE_TAP_DAC bit 4	MAIN[12][19][67]	MAIN[24][19][67]
TXTERMTRIM bit 0	MAIN[12][19][47]	MAIN[24][19][47]
TXTERMTRIM bit 1	MAIN[12][19][48]	MAIN[24][19][48]
TXTERMTRIM bit 2	MAIN[12][19][49]	MAIN[24][19][49]
TXTERMTRIM bit 3	MAIN[12][19][50]	MAIN[24][19][50]
TX_CLOCK_DIVIDER bit 0	MAIN[6][19][71]	MAIN[22][19][71]
TX_CLOCK_DIVIDER bit 1	MAIN[6][19][72]	MAIN[22][19][72]
VCODAC_INIT bit 0	MAIN[1][19][66]	MAIN[17][19][66]
VCODAC_INIT bit 1	MAIN[1][19][67]	MAIN[17][19][67]
VCODAC_INIT bit 2	MAIN[1][19][68]	MAIN[17][19][68]
VCODAC_INIT bit 3	MAIN[1][19][69]	MAIN[17][19][69]
VCODAC_INIT bit 4	MAIN[1][19][70]	MAIN[17][19][70]
VCODAC_INIT bit 5	MAIN[1][19][71]	MAIN[17][19][71]
VCODAC_INIT bit 6	MAIN[1][19][72]	MAIN[17][19][72]
VCODAC_INIT bit 7	MAIN[1][19][73]	MAIN[17][19][73]
VCODAC_INIT bit 8	MAIN[1][19][74]	MAIN[17][19][74]
VCODAC_INIT bit 9	MAIN[1][19][75]	MAIN[17][19][75]
COMMA_10B_MASK bit 0	MAIN[4][19][41]	MAIN[20][19][41]
COMMA_10B_MASK bit 1	MAIN[4][19][42]	MAIN[20][19][42]
COMMA_10B_MASK bit 2	MAIN[4][19][43]	MAIN[20][19][43]
COMMA_10B_MASK bit 3	MAIN[4][19][44]	MAIN[20][19][44]
COMMA_10B_MASK bit 4	MAIN[4][19][45]	MAIN[20][19][45]
COMMA_10B_MASK bit 5	MAIN[4][19][46]	MAIN[20][19][46]
COMMA_10B_MASK bit 6	MAIN[4][19][47]	MAIN[20][19][47]
COMMA_10B_MASK bit 7	MAIN[4][19][48]	MAIN[20][19][48]
COMMA_10B_MASK bit 8	MAIN[4][19][49]	MAIN[20][19][49]
COMMA_10B_MASK bit 9	MAIN[4][19][50]	MAIN[20][19][50]
RESERVED_CM bit 0	MAIN[4][19][9]	MAIN[20][19][9]
RESERVED_CM bit 1	MAIN[4][19][10]	MAIN[20][19][10]
RESERVED_CM bit 2	MAIN[4][19][11]	MAIN[20][19][11]
RESERVED_CM bit 3	MAIN[4][19][12]	MAIN[20][19][12]
RESERVED_CM bit 4	MAIN[4][19][13]	MAIN[20][19][13]
RESERVED_CM bit 5	MAIN[4][19][14]	MAIN[20][19][14]
RESERVED_CM bit 6	MAIN[4][19][15]	MAIN[20][19][15]
RESERVED_CM bit 7	MAIN[4][19][16]	MAIN[20][19][16]
RESERVED_CM bit 8	MAIN[4][19][21]	MAIN[20][19][21]
RESERVED_CM bit 9	MAIN[4][19][22]	MAIN[20][19][22]
RESERVED_CM bit 10	MAIN[4][19][23]	MAIN[20][19][23]
RESERVED_CM bit 11	MAIN[4][19][24]	MAIN[20][19][24]
RESERVED_CM bit 12	MAIN[4][19][25]	MAIN[20][19][25]
RESERVED_CM bit 13	MAIN[4][19][26]	MAIN[20][19][26]
RESERVED_CM bit 14	MAIN[4][19][27]	MAIN[20][19][27]
RESERVED_CM bit 15	MAIN[4][19][28]	MAIN[20][19][28]
RESERVED_CM bit 16	MAIN[4][19][29]	MAIN[20][19][29]
RESERVED_CM bit 17	MAIN[4][19][30]	MAIN[20][19][30]
RESERVED_CM bit 18	MAIN[4][19][31]	MAIN[20][19][31]
RESERVED_CM bit 19	MAIN[4][19][32]	MAIN[20][19][32]
RESERVED_CM bit 20	MAIN[4][19][33]	MAIN[20][19][33]
RESERVED_CM bit 21	MAIN[4][19][34]	MAIN[20][19][34]
RESERVED_CM bit 22	MAIN[4][19][35]	MAIN[20][19][35]
RESERVED_CM bit 23	MAIN[4][19][36]	MAIN[20][19][36]
RESERVED_CM2 bit 0	MAIN[4][19][51]	MAIN[20][19][51]
RESERVED_CM2 bit 1	MAIN[4][19][52]	MAIN[20][19][52]
RESERVED_CM2 bit 2	MAIN[4][19][53]	MAIN[20][19][53]
RESERVED_CM2 bit 3	MAIN[4][19][54]	MAIN[20][19][54]
RESERVED_CM2 bit 4	MAIN[4][19][55]	MAIN[20][19][55]
RESERVED_CM2 bit 5	MAIN[4][19][56]	MAIN[20][19][56]
RESERVED_CM2 bit 6	MAIN[4][19][61]	MAIN[20][19][61]
RESERVED_CM2 bit 7	MAIN[4][19][62]	MAIN[20][19][62]
RESERVED_CM2 bit 8	MAIN[4][19][63]	MAIN[20][19][63]
RESERVED_CM2 bit 9	MAIN[4][19][64]	MAIN[20][19][64]
RESERVED_CM2 bit 10	MAIN[4][19][65]	MAIN[20][19][65]
RESERVED_CM2 bit 11	MAIN[4][19][66]	MAIN[20][19][66]
RESERVED_CM2 bit 12	MAIN[4][19][67]	MAIN[20][19][67]
RESERVED_CM2 bit 13	MAIN[4][19][68]	MAIN[20][19][68]
RESERVED_CM2 bit 14	MAIN[4][19][69]	MAIN[20][19][69]
RESERVED_CM2 bit 15	MAIN[4][19][70]	MAIN[20][19][70]
RESERVED_CM2 bit 16	MAIN[4][19][71]	MAIN[20][19][71]
RESERVED_CM2 bit 17	MAIN[4][19][72]	MAIN[20][19][72]
RESERVED_CM2 bit 18	MAIN[4][19][73]	MAIN[20][19][73]
RESERVED_CM2 bit 19	MAIN[4][19][74]	MAIN[20][19][74]
RESERVED_CM2 bit 20	MAIN[4][19][75]	MAIN[20][19][75]
RESERVED_CM2 bit 21	MAIN[4][19][76]	MAIN[20][19][76]
RXCRCINITVAL bit 0	MAIN[0][19][1]	MAIN[16][19][1]
RXCRCINITVAL bit 1	MAIN[0][19][2]	MAIN[16][19][2]
RXCRCINITVAL bit 2	MAIN[0][19][3]	MAIN[16][19][3]
RXCRCINITVAL bit 3	MAIN[0][19][4]	MAIN[16][19][4]
RXCRCINITVAL bit 4	MAIN[0][19][5]	MAIN[16][19][5]
RXCRCINITVAL bit 5	MAIN[0][19][6]	MAIN[16][19][6]
RXCRCINITVAL bit 6	MAIN[0][19][7]	MAIN[16][19][7]
RXCRCINITVAL bit 7	MAIN[0][19][8]	MAIN[16][19][8]
RXCRCINITVAL bit 8	MAIN[0][19][9]	MAIN[16][19][9]
RXCRCINITVAL bit 9	MAIN[0][19][10]	MAIN[16][19][10]
RXCRCINITVAL bit 10	MAIN[0][19][11]	MAIN[16][19][11]
RXCRCINITVAL bit 11	MAIN[0][19][12]	MAIN[16][19][12]
RXCRCINITVAL bit 12	MAIN[0][19][13]	MAIN[16][19][13]
RXCRCINITVAL bit 13	MAIN[0][19][14]	MAIN[16][19][14]
RXCRCINITVAL bit 14	MAIN[0][19][15]	MAIN[16][19][15]
RXCRCINITVAL bit 15	MAIN[0][19][16]	MAIN[16][19][16]
RXCRCINITVAL bit 16	MAIN[0][19][21]	MAIN[16][19][21]
RXCRCINITVAL bit 17	MAIN[0][19][22]	MAIN[16][19][22]
RXCRCINITVAL bit 18	MAIN[0][19][23]	MAIN[16][19][23]
RXCRCINITVAL bit 19	MAIN[0][19][24]	MAIN[16][19][24]
RXCRCINITVAL bit 20	MAIN[0][19][25]	MAIN[16][19][25]
RXCRCINITVAL bit 21	MAIN[0][19][26]	MAIN[16][19][26]
RXCRCINITVAL bit 22	MAIN[0][19][27]	MAIN[16][19][27]
RXCRCINITVAL bit 23	MAIN[0][19][28]	MAIN[16][19][28]
RXCRCINITVAL bit 24	MAIN[0][19][29]	MAIN[16][19][29]
RXCRCINITVAL bit 25	MAIN[0][19][30]	MAIN[16][19][30]
RXCRCINITVAL bit 26	MAIN[0][19][31]	MAIN[16][19][31]
RXCRCINITVAL bit 27	MAIN[0][19][32]	MAIN[16][19][32]
RXCRCINITVAL bit 28	MAIN[0][19][33]	MAIN[16][19][33]
RXCRCINITVAL bit 29	MAIN[0][19][34]	MAIN[16][19][34]
RXCRCINITVAL bit 30	MAIN[0][19][35]	MAIN[16][19][35]
RXCRCINITVAL bit 31	MAIN[0][19][36]	MAIN[16][19][36]
RXCTRL1 bit 0	MAIN[2][19][22]	MAIN[27][19][22]
RXCTRL1 bit 1	MAIN[2][19][23]	MAIN[27][19][23]
RXCTRL1 bit 2	MAIN[2][19][24]	MAIN[27][19][24]
RXCTRL1 bit 3	MAIN[2][19][25]	MAIN[27][19][25]
RXCTRL1 bit 4	MAIN[2][19][26]	MAIN[27][19][26]
RXCTRL1 bit 5	MAIN[2][19][27]	MAIN[27][19][27]
RXCTRL1 bit 6	MAIN[2][19][28]	MAIN[27][19][28]
RXCTRL1 bit 7	MAIN[2][19][29]	MAIN[27][19][29]
RXCTRL1 bit 8	MAIN[2][19][30]	MAIN[27][19][30]
RXCTRL1 bit 9	MAIN[2][19][31]	MAIN[27][19][31]
RXEQ bit 0	MAIN[8][19][1]	MAIN[30][19][1]
RXEQ bit 1	MAIN[8][19][2]	MAIN[30][19][2]
RXEQ bit 2	MAIN[8][19][3]	MAIN[30][19][3]
RXEQ bit 3	MAIN[8][19][4]	MAIN[30][19][4]
RXEQ bit 4	MAIN[8][19][5]	MAIN[30][19][5]
RXEQ bit 5	MAIN[8][19][6]	MAIN[30][19][6]
RXEQ bit 6	MAIN[8][19][7]	MAIN[30][19][7]
RXEQ bit 7	MAIN[8][19][8]	MAIN[30][19][8]
RXEQ bit 8	MAIN[8][19][9]	MAIN[30][19][9]
RXEQ bit 9	MAIN[8][19][10]	MAIN[30][19][10]
RXEQ bit 10	MAIN[8][19][11]	MAIN[30][19][11]
RXEQ bit 11	MAIN[8][19][12]	MAIN[30][19][12]
RXEQ bit 12	MAIN[8][19][13]	MAIN[30][19][13]
RXEQ bit 13	MAIN[8][19][14]	MAIN[30][19][14]
RXEQ bit 14	MAIN[8][19][15]	MAIN[30][19][15]
RXEQ bit 15	MAIN[8][19][16]	MAIN[30][19][16]
RXEQ bit 16	MAIN[8][19][21]	MAIN[30][19][21]
RXEQ bit 17	MAIN[8][19][22]	MAIN[30][19][22]
RXEQ bit 18	MAIN[8][19][23]	MAIN[30][19][23]
RXEQ bit 19	MAIN[8][19][24]	MAIN[30][19][24]
RXEQ bit 20	MAIN[8][19][25]	MAIN[30][19][25]
RXEQ bit 21	MAIN[8][19][26]	MAIN[30][19][26]
RXEQ bit 22	MAIN[8][19][27]	MAIN[30][19][27]
RXEQ bit 23	MAIN[8][19][28]	MAIN[30][19][28]
RXEQ bit 24	MAIN[8][19][29]	MAIN[30][19][29]
RXEQ bit 25	MAIN[8][19][30]	MAIN[30][19][30]
RXEQ bit 26	MAIN[8][19][31]	MAIN[30][19][31]
RXEQ bit 27	MAIN[8][19][32]	MAIN[30][19][32]
RXEQ bit 28	MAIN[8][19][33]	MAIN[30][19][33]
RXEQ bit 29	MAIN[8][19][34]	MAIN[30][19][34]
RXEQ bit 30	MAIN[8][19][35]	MAIN[30][19][35]
RXEQ bit 31	MAIN[8][19][36]	MAIN[30][19][36]
RXEQ bit 32	MAIN[8][19][41]	MAIN[30][19][41]
RXEQ bit 33	MAIN[8][19][42]	MAIN[30][19][42]
RXEQ bit 34	MAIN[8][19][43]	MAIN[30][19][43]
RXEQ bit 35	MAIN[8][19][44]	MAIN[30][19][44]
RXEQ bit 36	MAIN[8][19][45]	MAIN[30][19][45]
RXEQ bit 37	MAIN[8][19][46]	MAIN[30][19][46]
RXEQ bit 38	MAIN[8][19][47]	MAIN[30][19][47]
RXEQ bit 39	MAIN[8][19][48]	MAIN[30][19][48]
RXEQ bit 40	MAIN[8][19][49]	MAIN[30][19][49]
RXEQ bit 41	MAIN[8][19][50]	MAIN[30][19][50]
RXEQ bit 42	MAIN[8][19][51]	MAIN[30][19][51]
RXEQ bit 43	MAIN[8][19][52]	MAIN[30][19][52]
RXEQ bit 44	MAIN[8][19][53]	MAIN[30][19][53]
RXEQ bit 45	MAIN[8][19][54]	MAIN[30][19][54]
RXEQ bit 46	MAIN[8][19][55]	MAIN[30][19][55]
RXEQ bit 47	MAIN[8][19][56]	MAIN[30][19][56]
RXEQ bit 48	MAIN[8][19][61]	MAIN[30][19][61]
RXEQ bit 49	MAIN[8][19][62]	MAIN[30][19][62]
RXEQ bit 50	MAIN[8][19][63]	MAIN[30][19][63]
RXEQ bit 51	MAIN[8][19][64]	MAIN[30][19][64]
RXEQ bit 52	MAIN[8][19][65]	MAIN[30][19][65]
RXEQ bit 53	MAIN[8][19][66]	MAIN[30][19][66]
RXEQ bit 54	MAIN[8][19][67]	MAIN[30][19][67]
RXEQ bit 55	MAIN[8][19][68]	MAIN[30][19][68]
RXEQ bit 56	MAIN[8][19][69]	MAIN[30][19][69]
RXEQ bit 57	MAIN[8][19][70]	MAIN[30][19][70]
RXEQ bit 58	MAIN[8][19][71]	MAIN[30][19][71]
RXEQ bit 59	MAIN[8][19][72]	MAIN[30][19][72]
RXEQ bit 60	MAIN[8][19][73]	MAIN[30][19][73]
RXEQ bit 61	MAIN[8][19][74]	MAIN[30][19][74]
RXEQ bit 62	MAIN[8][19][75]	MAIN[30][19][75]
RXEQ bit 63	MAIN[8][19][76]	MAIN[30][19][76]
RXTUNE bit 0	MAIN[2][19][44]	MAIN[27][19][44]
RXTUNE bit 1	MAIN[2][19][45]	MAIN[27][19][45]
RXTUNE bit 2	MAIN[2][19][46]	MAIN[27][19][46]
RXTUNE bit 3	MAIN[2][19][47]	MAIN[27][19][47]
RXTUNE bit 4	MAIN[2][19][48]	MAIN[27][19][48]
RXTUNE bit 5	MAIN[2][19][49]	MAIN[27][19][49]
RXTUNE bit 6	MAIN[2][19][50]	MAIN[27][19][50]
RXTUNE bit 7	MAIN[2][19][51]	MAIN[27][19][51]
RXTUNE bit 8	MAIN[2][19][52]	MAIN[27][19][52]
RXTUNE bit 9	MAIN[2][19][53]	MAIN[27][19][53]
RXTUNE bit 10	MAIN[2][19][54]	MAIN[27][19][54]
RXTUNE bit 11	MAIN[2][19][55]	MAIN[27][19][55]
RXTUNE bit 12	MAIN[2][19][56]	MAIN[27][19][56]
TXCRCINITVAL bit 0	MAIN[0][19][41]	MAIN[16][19][41]
TXCRCINITVAL bit 1	MAIN[0][19][42]	MAIN[16][19][42]
TXCRCINITVAL bit 2	MAIN[0][19][43]	MAIN[16][19][43]
TXCRCINITVAL bit 3	MAIN[0][19][44]	MAIN[16][19][44]
TXCRCINITVAL bit 4	MAIN[0][19][45]	MAIN[16][19][45]
TXCRCINITVAL bit 5	MAIN[0][19][46]	MAIN[16][19][46]
TXCRCINITVAL bit 6	MAIN[0][19][47]	MAIN[16][19][47]
TXCRCINITVAL bit 7	MAIN[0][19][48]	MAIN[16][19][48]
TXCRCINITVAL bit 8	MAIN[0][19][49]	MAIN[16][19][49]
TXCRCINITVAL bit 9	MAIN[0][19][50]	MAIN[16][19][50]
TXCRCINITVAL bit 10	MAIN[0][19][51]	MAIN[16][19][51]
TXCRCINITVAL bit 11	MAIN[0][19][52]	MAIN[16][19][52]
TXCRCINITVAL bit 12	MAIN[0][19][53]	MAIN[16][19][53]
TXCRCINITVAL bit 13	MAIN[0][19][54]	MAIN[16][19][54]
TXCRCINITVAL bit 14	MAIN[0][19][55]	MAIN[16][19][55]
TXCRCINITVAL bit 15	MAIN[0][19][56]	MAIN[16][19][56]
TXCRCINITVAL bit 16	MAIN[0][19][61]	MAIN[16][19][61]
TXCRCINITVAL bit 17	MAIN[0][19][62]	MAIN[16][19][62]
TXCRCINITVAL bit 18	MAIN[0][19][63]	MAIN[16][19][63]
TXCRCINITVAL bit 19	MAIN[0][19][64]	MAIN[16][19][64]
TXCRCINITVAL bit 20	MAIN[0][19][65]	MAIN[16][19][65]
TXCRCINITVAL bit 21	MAIN[0][19][66]	MAIN[16][19][66]
TXCRCINITVAL bit 22	MAIN[0][19][67]	MAIN[16][19][67]
TXCRCINITVAL bit 23	MAIN[0][19][68]	MAIN[16][19][68]
TXCRCINITVAL bit 24	MAIN[0][19][69]	MAIN[16][19][69]
TXCRCINITVAL bit 25	MAIN[0][19][70]	MAIN[16][19][70]
TXCRCINITVAL bit 26	MAIN[0][19][71]	MAIN[16][19][71]
TXCRCINITVAL bit 27	MAIN[0][19][72]	MAIN[16][19][72]
TXCRCINITVAL bit 28	MAIN[0][19][73]	MAIN[16][19][73]
TXCRCINITVAL bit 29	MAIN[0][19][74]	MAIN[16][19][74]
TXCRCINITVAL bit 30	MAIN[0][19][75]	MAIN[16][19][75]
TXCRCINITVAL bit 31	MAIN[0][19][76]	MAIN[16][19][76]
TXLNDR_TST3 bit 0	MAIN[12][19][2]	MAIN[24][19][2]
TXLNDR_TST3 bit 1	MAIN[12][19][3]	MAIN[24][19][3]
TXLNDR_TST3 bit 2	MAIN[12][19][4]	MAIN[24][19][4]
TXLNDR_TST3 bit 3	MAIN[12][19][5]	MAIN[24][19][5]
TXLNDR_TST3 bit 4	MAIN[12][19][6]	MAIN[24][19][6]
TXLNDR_TST3 bit 5	MAIN[12][19][7]	MAIN[24][19][7]
TXLNDR_TST3 bit 6	MAIN[12][19][8]	MAIN[24][19][8]
TXLNDR_TST3 bit 7	MAIN[12][19][9]	MAIN[24][19][9]
TXLNDR_TST3 bit 8	MAIN[12][19][10]	MAIN[24][19][10]
TXLNDR_TST3 bit 9	MAIN[12][19][11]	MAIN[24][19][11]
TXLNDR_TST3 bit 10	MAIN[12][19][12]	MAIN[24][19][12]
TXLNDR_TST3 bit 11	MAIN[12][19][13]	MAIN[24][19][13]
TXLNDR_TST3 bit 12	MAIN[12][19][14]	MAIN[24][19][14]
TXLNDR_TST3 bit 13	MAIN[12][19][15]	MAIN[24][19][15]
TXLNDR_TST3 bit 14	MAIN[12][19][16]	MAIN[24][19][16]
CHAN_BOND_LIMIT bit 0	MAIN[15][19][61]	MAIN[31][19][61]
CHAN_BOND_LIMIT bit 1	MAIN[15][19][62]	MAIN[31][19][62]
CHAN_BOND_LIMIT bit 2	MAIN[15][19][63]	MAIN[31][19][63]
CHAN_BOND_LIMIT bit 3	MAIN[15][19][64]	MAIN[31][19][64]
CHAN_BOND_LIMIT bit 4	MAIN[15][19][65]	MAIN[31][19][65]
CLK_COR_MIN_LAT bit 0	MAIN[9][19][66]	MAIN[25][19][66]
CLK_COR_MIN_LAT bit 1	MAIN[9][19][67]	MAIN[25][19][67]
CLK_COR_MIN_LAT bit 2	MAIN[9][19][68]	MAIN[25][19][68]
CLK_COR_MIN_LAT bit 3	MAIN[9][19][69]	MAIN[25][19][69]
CLK_COR_MIN_LAT bit 4	MAIN[9][19][70]	MAIN[25][19][70]
CLK_COR_MIN_LAT bit 5	MAIN[9][19][71]	MAIN[25][19][71]
CLK_COR_MAX_LAT bit 0	MAIN[6][19][1]	MAIN[22][19][1]
CLK_COR_MAX_LAT bit 1	MAIN[6][19][2]	MAIN[22][19][2]
CLK_COR_MAX_LAT bit 2	MAIN[6][19][3]	MAIN[22][19][3]
CLK_COR_MAX_LAT bit 3	MAIN[6][19][4]	MAIN[22][19][4]
CLK_COR_MAX_LAT bit 4	MAIN[6][19][5]	MAIN[22][19][5]
CLK_COR_MAX_LAT bit 5	MAIN[6][19][6]	MAIN[22][19][6]
SH_INVALID_CNT_MAX bit 0	MAIN[6][19][29]	MAIN[22][19][29]
SH_INVALID_CNT_MAX bit 1	MAIN[6][19][30]	MAIN[22][19][30]
SH_INVALID_CNT_MAX bit 2	MAIN[6][19][31]	MAIN[22][19][31]
SH_INVALID_CNT_MAX bit 3	MAIN[6][19][32]	MAIN[22][19][32]
SH_INVALID_CNT_MAX bit 4	MAIN[6][19][33]	MAIN[22][19][33]
SH_INVALID_CNT_MAX bit 5	MAIN[6][19][34]	MAIN[22][19][34]
SH_INVALID_CNT_MAX bit 6	MAIN[6][19][35]	MAIN[22][19][35]
SH_INVALID_CNT_MAX bit 7	MAIN[6][19][36]	MAIN[22][19][36]
SH_CNT_MAX bit 0	MAIN[6][19][21]	MAIN[22][19][21]
SH_CNT_MAX bit 1	MAIN[6][19][22]	MAIN[22][19][22]
SH_CNT_MAX bit 2	MAIN[6][19][23]	MAIN[22][19][23]
SH_CNT_MAX bit 3	MAIN[6][19][24]	MAIN[22][19][24]
SH_CNT_MAX bit 4	MAIN[6][19][25]	MAIN[22][19][25]
SH_CNT_MAX bit 5	MAIN[6][19][26]	MAIN[22][19][26]
SH_CNT_MAX bit 6	MAIN[6][19][27]	MAIN[22][19][27]
SH_CNT_MAX bit 7	MAIN[6][19][28]	MAIN[22][19][28]
MCOMMA_VALUE bit 0	MAIN[3][19][1]	MAIN[19][19][1]
MCOMMA_VALUE bit 1	MAIN[3][19][2]	MAIN[19][19][2]
MCOMMA_VALUE bit 2	MAIN[3][19][3]	MAIN[19][19][3]
MCOMMA_VALUE bit 3	MAIN[3][19][4]	MAIN[19][19][4]
MCOMMA_VALUE bit 4	MAIN[3][19][5]	MAIN[19][19][5]
MCOMMA_VALUE bit 5	MAIN[3][19][6]	MAIN[19][19][6]
MCOMMA_VALUE bit 6	MAIN[3][19][7]	MAIN[19][19][7]
MCOMMA_VALUE bit 7	MAIN[3][19][8]	MAIN[19][19][8]
MCOMMA_VALUE bit 8	MAIN[3][19][9]	MAIN[19][19][9]
MCOMMA_VALUE bit 9	MAIN[3][19][10]	MAIN[19][19][10]
MCOMMA_VALUE bit 10	MAIN[3][19][11]	MAIN[19][19][11]
MCOMMA_VALUE bit 11	MAIN[3][19][12]	MAIN[19][19][12]
MCOMMA_VALUE bit 12	MAIN[3][19][13]	MAIN[19][19][13]
MCOMMA_VALUE bit 13	MAIN[3][19][14]	MAIN[19][19][14]
MCOMMA_VALUE bit 14	MAIN[3][19][15]	MAIN[19][19][15]
MCOMMA_VALUE bit 15	MAIN[3][19][16]	MAIN[19][19][16]
MCOMMA_VALUE bit 16	MAIN[3][19][21]	MAIN[19][19][21]
MCOMMA_VALUE bit 17	MAIN[3][19][22]	MAIN[19][19][22]
MCOMMA_VALUE bit 18	MAIN[3][19][23]	MAIN[19][19][23]
MCOMMA_VALUE bit 19	MAIN[3][19][24]	MAIN[19][19][24]
MCOMMA_VALUE bit 20	MAIN[3][19][25]	MAIN[19][19][25]
MCOMMA_VALUE bit 21	MAIN[3][19][26]	MAIN[19][19][26]
MCOMMA_VALUE bit 22	MAIN[3][19][27]	MAIN[19][19][27]
MCOMMA_VALUE bit 23	MAIN[3][19][28]	MAIN[19][19][28]
MCOMMA_VALUE bit 24	MAIN[3][19][29]	MAIN[19][19][29]
MCOMMA_VALUE bit 25	MAIN[3][19][30]	MAIN[19][19][30]
MCOMMA_VALUE bit 26	MAIN[3][19][31]	MAIN[19][19][31]
MCOMMA_VALUE bit 27	MAIN[3][19][32]	MAIN[19][19][32]
MCOMMA_VALUE bit 28	MAIN[3][19][33]	MAIN[19][19][33]
MCOMMA_VALUE bit 29	MAIN[3][19][34]	MAIN[19][19][34]
MCOMMA_VALUE bit 30	MAIN[3][19][35]	MAIN[19][19][35]
MCOMMA_VALUE bit 31	MAIN[3][19][36]	MAIN[19][19][36]
PCOMMA_VALUE bit 0	MAIN[3][19][41]	MAIN[19][19][41]
PCOMMA_VALUE bit 1	MAIN[3][19][42]	MAIN[19][19][42]
PCOMMA_VALUE bit 2	MAIN[3][19][43]	MAIN[19][19][43]
PCOMMA_VALUE bit 3	MAIN[3][19][44]	MAIN[19][19][44]
PCOMMA_VALUE bit 4	MAIN[3][19][45]	MAIN[19][19][45]
PCOMMA_VALUE bit 5	MAIN[3][19][46]	MAIN[19][19][46]
PCOMMA_VALUE bit 6	MAIN[3][19][47]	MAIN[19][19][47]
PCOMMA_VALUE bit 7	MAIN[3][19][48]	MAIN[19][19][48]
PCOMMA_VALUE bit 8	MAIN[3][19][49]	MAIN[19][19][49]
PCOMMA_VALUE bit 9	MAIN[3][19][50]	MAIN[19][19][50]
PCOMMA_VALUE bit 10	MAIN[3][19][51]	MAIN[19][19][51]
PCOMMA_VALUE bit 11	MAIN[3][19][52]	MAIN[19][19][52]
PCOMMA_VALUE bit 12	MAIN[3][19][53]	MAIN[19][19][53]
PCOMMA_VALUE bit 13	MAIN[3][19][54]	MAIN[19][19][54]
PCOMMA_VALUE bit 14	MAIN[3][19][55]	MAIN[19][19][55]
PCOMMA_VALUE bit 15	MAIN[3][19][56]	MAIN[19][19][56]
PCOMMA_VALUE bit 16	MAIN[3][19][61]	MAIN[19][19][61]
PCOMMA_VALUE bit 17	MAIN[3][19][62]	MAIN[19][19][62]
PCOMMA_VALUE bit 18	MAIN[3][19][63]	MAIN[19][19][63]
PCOMMA_VALUE bit 19	MAIN[3][19][64]	MAIN[19][19][64]
PCOMMA_VALUE bit 20	MAIN[3][19][65]	MAIN[19][19][65]
PCOMMA_VALUE bit 21	MAIN[3][19][66]	MAIN[19][19][66]
PCOMMA_VALUE bit 22	MAIN[3][19][67]	MAIN[19][19][67]
PCOMMA_VALUE bit 23	MAIN[3][19][68]	MAIN[19][19][68]
PCOMMA_VALUE bit 24	MAIN[3][19][69]	MAIN[19][19][69]
PCOMMA_VALUE bit 25	MAIN[3][19][70]	MAIN[19][19][70]
PCOMMA_VALUE bit 26	MAIN[3][19][71]	MAIN[19][19][71]
PCOMMA_VALUE bit 27	MAIN[3][19][72]	MAIN[19][19][72]
PCOMMA_VALUE bit 28	MAIN[3][19][73]	MAIN[19][19][73]
PCOMMA_VALUE bit 29	MAIN[3][19][74]	MAIN[19][19][74]
PCOMMA_VALUE bit 30	MAIN[3][19][75]	MAIN[19][19][75]
PCOMMA_VALUE bit 31	MAIN[3][19][76]	MAIN[19][19][76]
ALIGN_COMMA_WORD	[enum: GT11_ALIGN_COMMA_WORD]	[enum: GT11_ALIGN_COMMA_WORD]
CHAN_BOND_MODE	[enum: GT11_CHAN_BOND_MODE]	[enum: GT11_CHAN_BOND_MODE]
CHAN_BOND_SEQ_LEN	[enum: GT11_CHAN_BOND_SEQ_LEN]	[enum: GT11_CHAN_BOND_SEQ_LEN]
CLK_COR_SEQ_LEN	[enum: GT11_CLK_COR_SEQ_LEN]	[enum: GT11_CLK_COR_SEQ_LEN]
RXFDCAL_CLOCK_DIVIDE	[enum: GT11_FDCAL_CLOCK_DIVIDE]	[enum: GT11_FDCAL_CLOCK_DIVIDE]
RX_LOS_INVALID_INCR	[enum: GT_RX_LOS_INVALID_INCR]	[enum: GT_RX_LOS_INVALID_INCR]
RX_LOS_THRESHOLD	[enum: GT_RX_LOS_THRESHOLD]	[enum: GT_RX_LOS_THRESHOLD]
RXOUTDIV2SEL	[enum: GT11_RXTXOUTDIV2SEL]	[enum: GT11_RXTXOUTDIV2SEL]
RXPLLNDIVSEL	[enum: GT11_PLLNDIVSEL]	[enum: GT11_PLLNDIVSEL]
RXPMACLKSEL	[enum: GT11_PMACLKSEL]	[enum: GT11_PMACLKSEL]
RXUSRDIVISOR	[enum: GT11_RXUSRDIVISOR]	[enum: GT11_RXUSRDIVISOR]
TXFDCAL_CLOCK_DIVIDE	[enum: GT11_FDCAL_CLOCK_DIVIDE]	[enum: GT11_FDCAL_CLOCK_DIVIDE]
TXOUTDIV2SEL	[enum: GT11_RXTXOUTDIV2SEL]	[enum: GT11_RXTXOUTDIV2SEL]

virtex4 MGT enum GT11_ALIGN_COMMA_WORD
GT11[0].ALIGN_COMMA_WORD	MAIN[4][19][2]	MAIN[4][19][1]
GT11[1].ALIGN_COMMA_WORD	MAIN[20][19][2]	MAIN[20][19][1]
_1	0	0
_2	0	1
_4	1	0

virtex4 MGT enum GT11_CHAN_BOND_MODE
GT11[0].CHAN_BOND_MODE	MAIN[15][19][68]	MAIN[15][19][67]
GT11[1].CHAN_BOND_MODE	MAIN[31][19][68]	MAIN[31][19][67]
NONE	0	0
MASTER	0	1
SLAVE_1_HOP	1	0
SLAVE_2_HOPS	1	1

virtex4 MGT enum GT11_CHAN_BOND_SEQ_LEN
GT11[0].CHAN_BOND_SEQ_LEN	MAIN[15][19][73]	MAIN[15][19][72]	MAIN[15][19][71]
GT11[1].CHAN_BOND_SEQ_LEN	MAIN[31][19][73]	MAIN[31][19][72]	MAIN[31][19][71]
_1	0	0	0
_2	0	0	1
_3	0	1	0
_4	0	1	1
_8	1	1	1

virtex4 MGT enum GT11_CLK_COR_SEQ_LEN
GT11[0].CLK_COR_SEQ_LEN	MAIN[6][19][13]	MAIN[6][19][12]	MAIN[6][19][11]
GT11[1].CLK_COR_SEQ_LEN	MAIN[22][19][13]	MAIN[22][19][12]	MAIN[22][19][11]
_1	0	0	0
_2	0	0	1
_3	0	1	0
_4	0	1	1
_8	1	1	1

virtex4 MGT enum GT11_FDCAL_CLOCK_DIVIDE
GT11[0].RXFDCAL_CLOCK_DIVIDE	MAIN[6][19][56]	MAIN[6][19][55]
GT11[1].RXFDCAL_CLOCK_DIVIDE	MAIN[22][19][56]	MAIN[22][19][55]
GT11[0].TXFDCAL_CLOCK_DIVIDE	MAIN[6][19][54]	MAIN[6][19][53]
GT11[1].TXFDCAL_CLOCK_DIVIDE	MAIN[22][19][54]	MAIN[22][19][53]
TWO	0	1
NONE	0	0
FOUR	1	0

virtex4 MGT enum GT_RX_LOS_INVALID_INCR
GT11[0].RX_LOS_INVALID_INCR	MAIN[7][19][68]	MAIN[7][19][67]	MAIN[7][19][66]	MAIN[7][19][65]	MAIN[7][19][64]	MAIN[7][19][63]	MAIN[7][19][62]	MAIN[7][19][61]
GT11[1].RX_LOS_INVALID_INCR	MAIN[23][19][68]	MAIN[23][19][67]	MAIN[23][19][66]	MAIN[23][19][65]	MAIN[23][19][64]	MAIN[23][19][63]	MAIN[23][19][62]	MAIN[23][19][61]
_1	0	0	0	0	0	0	0	1
_2	0	0	0	0	0	0	1	0
_4	0	0	0	0	0	1	0	0
_8	0	0	0	0	1	0	0	0
_16	0	0	0	1	0	0	0	0
_32	0	0	1	0	0	0	0	0
_64	0	1	0	0	0	0	0	0
_128	1	0	0	0	0	0	0	0

virtex4 MGT enum GT_RX_LOS_THRESHOLD
GT11[0].RX_LOS_THRESHOLD	MAIN[7][19][76]	MAIN[7][19][75]	MAIN[7][19][74]	MAIN[7][19][73]	MAIN[7][19][72]	MAIN[7][19][71]	MAIN[7][19][70]	MAIN[7][19][69]
GT11[1].RX_LOS_THRESHOLD	MAIN[23][19][76]	MAIN[23][19][75]	MAIN[23][19][74]	MAIN[23][19][73]	MAIN[23][19][72]	MAIN[23][19][71]	MAIN[23][19][70]	MAIN[23][19][69]
_4	0	0	0	0	0	0	0	1
_8	0	0	0	0	0	0	1	0
_16	0	0	0	0	0	1	0	0
_32	0	0	0	0	1	0	0	0
_64	0	0	0	1	0	0	0	0
_128	0	0	1	0	0	0	0	0
_256	0	1	0	0	0	0	0	0
_512	1	0	0	0	0	0	0	0

virtex4 MGT enum GT11_RXTXOUTDIV2SEL
GT11[0].RXOUTDIV2SEL	MAIN[2][19][75]	MAIN[2][19][74]	MAIN[2][19][73]	MAIN[2][19][34]	MAIN[2][19][33]	MAIN[2][19][32]
GT11[1].RXOUTDIV2SEL	MAIN[27][19][75]	MAIN[27][19][74]	MAIN[27][19][73]	MAIN[27][19][34]	MAIN[27][19][33]	MAIN[27][19][32]
_1	0	0	1	0	0	1
_2	0	1	0	0	1	0
_4	0	1	1	0	1	1
_8	1	0	0	1	0	0
_16	1	0	1	1	0	1
_32	1	1	0	1	1	0

virtex4 MGT enum GT11_PLLNDIVSEL
GT11[0].RXPLLNDIVSEL	MAIN[2][19][72]	MAIN[2][19][71]	MAIN[2][19][70]
GT11[1].RXPLLNDIVSEL	MAIN[27][19][72]	MAIN[27][19][71]	MAIN[27][19][70]
_8	0	0	0
_10	0	0	1
_16	0	1	0
_20	0	1	1
_32	1	0	0
_40	1	0	1

virtex4 MGT enum GT11_PMACLKSEL
GT11[0].RXPMACLKSEL	MAIN[10][19][72]	MAIN[10][19][71]
GT11[1].RXPMACLKSEL	MAIN[10][19][74]	MAIN[10][19][73]
REFCLK1	0	0
REFCLK2	0	1
GREFCLK	1	0

virtex4 MGT enum GT11_RXUSRDIVISOR
GT11[0].RXUSRDIVISOR	MAIN[6][19][45]	MAIN[6][19][44]	MAIN[6][19][43]	MAIN[6][19][42]	MAIN[6][19][41]
GT11[1].RXUSRDIVISOR	MAIN[22][19][45]	MAIN[22][19][44]	MAIN[22][19][43]	MAIN[22][19][42]	MAIN[22][19][41]
_1	0	0	0	0	1
_2	0	0	0	1	0
_4	0	0	1	0	0
_8	0	1	0	0	0
_16	1	0	0	0	0

virtex4 MGT enum GT11_RXTXOUTDIV2SEL
GT11[0].TXOUTDIV2SEL	MAIN[21][19][34]	MAIN[21][19][33]	MAIN[21][19][32]
GT11[1].TXOUTDIV2SEL	MAIN[21][19][75]	MAIN[21][19][74]	MAIN[21][19][73]
_1	0	0	1
_2	0	1	0
_4	0	1	1
_8	1	0	0
_16	1	0	1
_32	1	1	0

Bels GT11CLK

virtex4 MGT bel GT11CLK pins
Pin	Direction	GT11CLK
REFCLK	in	CELL[16].IMUX_MGT_REFCLK
SYNCLK1	out	CELL[16].OUT_MGT_SYNCLK[0]
SYNCLK2	out	CELL[16].OUT_MGT_SYNCLK[1]

virtex4 MGT bel GT11CLK attribute bits
Attribute	GT11CLK
TXADCADJPD	MAIN[21][19][14]
TXAPTST	MAIN[21][19][8]
TXAPD	MAIN[21][19][9]
TXBIASPD	MAIN[21][19][12]
TXCMFPD	MAIN[21][19][16]
TXCMFTST	MAIN[21][19][7]
TXCPSEL	MAIN[21][19][41]
TXDIVPD	MAIN[21][19][13]
TXDIVTST	MAIN[21][19][5]
TXDIVBUFPD	MAIN[21][19][10]
TXDIVBUFTST	MAIN[21][19][2]
TXDIGRX	MAIN[21][19][62]
TXDACTST	MAIN[21][19][36]
TXDACSEL	MAIN[21][19][42]
TXFILTTST	MAIN[21][19][6]
TXPFDTST	MAIN[21][19][4]
TXPFDTX	MAIN[21][19][61]
TXQPPD	MAIN[21][19][21]
TXSLOSEL	MAIN[21][19][43]
TXVCOBUFPD	MAIN[21][19][11]
TXVCOBUFTST	MAIN[21][19][3]
TXVCOPD	MAIN[21][19][15]
TXVCOTST	MAIN[21][19][1]
NATBENABLE	MAIN[10][19][12]
ATBENABLE	MAIN[10][19][16]
ATBBUMPEN	MAIN[10][19][13]
BIASRESSEL	MAIN[10][19][29]
PMATUNE	MAIN[10][19][56]
PMABIASPD	MAIN[10][19][21]
PMACOREPWRENABLE	MAIN[10][19][1]
PMACTRL	MAIN[10][19][3]
VREFSELECT	MAIN[10][19][24]
BANDGAPSEL	MAIN[10][19][36]
IREFBIASMODE bit 0	MAIN[10][19][30]
IREFBIASMODE bit 1	MAIN[10][19][31]
PMAIREFTRIM bit 0	MAIN[10][19][32]
PMAIREFTRIM bit 1	MAIN[10][19][33]
PMAIREFTRIM bit 2	MAIN[10][19][34]
PMAIREFTRIM bit 3	MAIN[10][19][35]
PMAVBGCTRL bit 0	MAIN[10][19][41]
PMAVBGCTRL bit 1	MAIN[10][19][42]
PMAVBGCTRL bit 2	MAIN[10][19][43]
PMAVBGCTRL bit 3	MAIN[10][19][44]
PMAVBGCTRL bit 4	MAIN[10][19][45]
PMAVREFTRIM bit 0	MAIN[10][19][25]
PMAVREFTRIM bit 1	MAIN[10][19][26]
PMAVREFTRIM bit 2	MAIN[10][19][27]
PMAVREFTRIM bit 3	MAIN[10][19][28]
RXAREGCTRL bit 0	MAIN[10][19][46]
RXAREGCTRL bit 1	MAIN[10][19][47]
RXAREGCTRL bit 2	MAIN[10][19][48]
RXAREGCTRL bit 3	MAIN[10][19][49]
RXAREGCTRL bit 4	MAIN[10][19][50]
TXCLMODE bit 0	MAIN[21][19][67]
TXCLMODE bit 1	MAIN[21][19][68]
TXLOOPFILT bit 0	MAIN[21][19][63]
TXLOOPFILT bit 1	MAIN[21][19][64]
TXLOOPFILT bit 2	MAIN[21][19][65]
TXLOOPFILT bit 3	MAIN[21][19][66]
TXREGCTRL bit 0	MAIN[10][19][51]
TXREGCTRL bit 1	MAIN[10][19][52]
TXREGCTRL bit 2	MAIN[10][19][53]
TXREGCTRL bit 3	MAIN[10][19][54]
TXREGCTRL bit 4	MAIN[10][19][55]
VREFBIASMODE bit 0	MAIN[10][19][22]
VREFBIASMODE bit 1	MAIN[10][19][23]
ATBSEL bit 0	MAIN[11][19][1]
ATBSEL bit 1	MAIN[11][19][2]
ATBSEL bit 2	MAIN[11][19][3]
ATBSEL bit 3	MAIN[11][19][4]
ATBSEL bit 4	MAIN[11][19][5]
ATBSEL bit 5	MAIN[11][19][6]
ATBSEL bit 6	MAIN[11][19][7]
ATBSEL bit 7	MAIN[11][19][8]
ATBSEL bit 8	MAIN[11][19][9]
ATBSEL bit 9	MAIN[11][19][10]
ATBSEL bit 10	MAIN[11][19][11]
ATBSEL bit 11	MAIN[11][19][12]
ATBSEL bit 12	MAIN[11][19][13]
ATBSEL bit 13	MAIN[11][19][14]
ATBSEL bit 14	MAIN[11][19][15]
ATBSEL bit 15	MAIN[11][19][16]
ATBSEL bit 16	MAIN[11][19][21]
ATBSEL bit 17	MAIN[11][19][22]
PMACFG2SPARE bit 0	MAIN[11][19][23]
PMACFG2SPARE bit 1	MAIN[11][19][24]
PMACFG2SPARE bit 2	MAIN[11][19][25]
PMACFG2SPARE bit 3	MAIN[11][19][26]
PMACFG2SPARE bit 4	MAIN[11][19][27]
PMACFG2SPARE bit 5	MAIN[11][19][28]
PMACFG2SPARE bit 6	MAIN[11][19][29]
PMACFG2SPARE bit 7	MAIN[11][19][30]
PMACFG2SPARE bit 8	MAIN[11][19][31]
PMACFG2SPARE bit 9	MAIN[11][19][32]
PMACFG2SPARE bit 10	MAIN[11][19][33]
PMACFG2SPARE bit 11	MAIN[11][19][34]
PMACFG2SPARE bit 12	MAIN[11][19][35]
PMACFG2SPARE bit 13	MAIN[11][19][36]
PMACFG2SPARE bit 14	MAIN[11][19][41]
PMACFG2SPARE bit 15	MAIN[11][19][42]
PMACFG2SPARE bit 16	MAIN[11][19][43]
PMACFG2SPARE bit 17	MAIN[11][19][44]
PMACFG2SPARE bit 18	MAIN[11][19][45]
PMACFG2SPARE bit 19	MAIN[11][19][46]
PMACFG2SPARE bit 20	MAIN[11][19][47]
PMACFG2SPARE bit 21	MAIN[11][19][48]
PMACFG2SPARE bit 22	MAIN[11][19][49]
PMACFG2SPARE bit 23	MAIN[11][19][50]
PMACFG2SPARE bit 24	MAIN[11][19][51]
PMACFG2SPARE bit 25	MAIN[11][19][52]
PMACFG2SPARE bit 26	MAIN[11][19][53]
PMACFG2SPARE bit 27	MAIN[11][19][54]
PMACFG2SPARE bit 28	MAIN[11][19][55]
PMACFG2SPARE bit 29	MAIN[11][19][56]
PMACFG2SPARE bit 30	MAIN[11][19][61]
PMACFG2SPARE bit 31	MAIN[11][19][62]
PMACFG2SPARE bit 32	MAIN[11][19][63]
PMACFG2SPARE bit 33	MAIN[11][19][64]
PMACFG2SPARE bit 34	MAIN[11][19][65]
PMACFG2SPARE bit 35	MAIN[11][19][66]
PMACFG2SPARE bit 36	MAIN[11][19][67]
PMACFG2SPARE bit 37	MAIN[11][19][68]
PMACFG2SPARE bit 38	MAIN[11][19][69]
PMACFG2SPARE bit 39	MAIN[11][19][70]
PMACFG2SPARE bit 40	MAIN[11][19][71]
PMACFG2SPARE bit 41	MAIN[11][19][72]
PMACFG2SPARE bit 42	MAIN[11][19][73]
PMACFG2SPARE bit 43	MAIN[11][19][74]
PMACFG2SPARE bit 44	MAIN[11][19][75]
PMACFG2SPARE bit 45	MAIN[11][19][76]
TXCTRL1 bit 0	MAIN[21][19][22]
TXCTRL1 bit 1	MAIN[21][19][23]
TXCTRL1 bit 2	MAIN[21][19][24]
TXCTRL1 bit 3	MAIN[21][19][25]
TXCTRL1 bit 4	MAIN[21][19][26]
TXCTRL1 bit 5	MAIN[21][19][27]
TXCTRL1 bit 6	MAIN[21][19][28]
TXCTRL1 bit 7	MAIN[21][19][29]
TXCTRL1 bit 8	MAIN[21][19][30]
TXCTRL1 bit 9	MAIN[21][19][31]
TXTUNE bit 0	MAIN[21][19][44]
TXTUNE bit 1	MAIN[21][19][45]
TXTUNE bit 2	MAIN[21][19][46]
TXTUNE bit 3	MAIN[21][19][47]
TXTUNE bit 4	MAIN[21][19][48]
TXTUNE bit 5	MAIN[21][19][49]
TXTUNE bit 6	MAIN[21][19][50]
TXTUNE bit 7	MAIN[21][19][51]
TXTUNE bit 8	MAIN[21][19][52]
TXTUNE bit 9	MAIN[21][19][53]
TXTUNE bit 10	MAIN[21][19][54]
TXTUNE bit 11	MAIN[21][19][55]
TXTUNE bit 12	MAIN[21][19][56]
TXABPMACLKSEL	[enum: GT11_PMACLKSEL]
TXPLLNDIVSEL	[enum: GT11_PLLNDIVSEL]
REFCLKSEL	[enum: GT11_REFCLKSEL]
SYNCLK1_DRIVE	[enum: GT11_SYNCLK_DRIVE]
SYNCLK2_DRIVE	[enum: GT11_SYNCLK_DRIVE]
SYNCLK_DRIVE_ENABLE	!MAIN[10][19][7]
SYNCLK_ENABLE	MAIN[10][19][2]

virtex4 MGT enum GT11_PMACLKSEL
GT11CLK.TXABPMACLKSEL	MAIN[10][19][70]	MAIN[10][19][69]
REFCLK1	0	0
REFCLK2	0	1
GREFCLK	1	0

virtex4 MGT enum GT11_PLLNDIVSEL
GT11CLK.TXPLLNDIVSEL	MAIN[21][19][72]	MAIN[21][19][71]	MAIN[21][19][70]
_8	0	0	0
_10	0	0	1
_16	0	1	0
_20	0	1	1
_32	1	0	0
_40	1	0	1

virtex4 MGT enum GT11_REFCLKSEL
GT11CLK.REFCLKSEL	MAIN[10][19][62]	MAIN[10][19][61]	MAIN[10][19][11]	MAIN[10][19][6]
SYNCLK1IN	0	0	0	0
SYNCLK2IN	0	1	0	0
RXBCLK	1	0	0	0
REFCLK	1	1	0	0
MGTCLK	1	1	1	1

virtex4 MGT enum GT11_SYNCLK_DRIVE
GT11CLK.SYNCLK1_DRIVE	MAIN[10][19][65]	MAIN[10][19][64]	MAIN[10][19][63]
GT11CLK.SYNCLK2_DRIVE	MAIN[10][19][68]	MAIN[10][19][67]	MAIN[10][19][66]
NONE	0	0	0
BUF_UP	0	0	1
BUF_DOWN	0	1	0
DRIVE_UP	1	0	1
DRIVE_DOWN	1	1	0
DRIVE_BOTH	1	1	1

Bel wires

virtex4 MGT bel wires
Wire	Pins
CELL[0].IMUX_SR_OPTINV[0]	GT11[0].RXRESET
CELL[0].IMUX_IMUX[0]	GT11[0].TXDATA[0]
CELL[0].IMUX_IMUX[1]	GT11[0].TXDATA[1]
CELL[0].IMUX_IMUX[2]	GT11[0].TXDATA[2]
CELL[0].IMUX_IMUX[3]	GT11[0].TXDATA[3]
CELL[0].IMUX_IMUX[4]	GT11[0].TXCRCIN[7]
CELL[0].IMUX_IMUX[5]	GT11[0].TXCRCIN[6]
CELL[0].IMUX_IMUX[6]	GT11[0].TXCRCIN[5]
CELL[0].IMUX_IMUX[7]	GT11[0].TXCRCIN[4]
CELL[0].IMUX_IMUX[8]	GT11[0].RXCRCIN[7]
CELL[0].IMUX_IMUX[9]	GT11[0].RXCRCIN[6]
CELL[0].IMUX_IMUX[10]	GT11[0].RXCRCIN[5]
CELL[0].IMUX_IMUX[11]	GT11[0].RXCRCIN[4]
CELL[0].IMUX_IMUX[12]	GT11[0].RXUSRVCODAC[0]
CELL[0].IMUX_IMUX[13]	GT11[0].RXUSRVCODAC[1]
CELL[0].IMUX_IMUX[14]	GT11[0].RXUSRVCODAC[2]
CELL[0].IMUX_IMUX[15]	GT11[0].RXUSRVCODAC[3]
CELL[0].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[0]
CELL[0].IMUX_IMUX[17]	GT11[0].TXCHARISK[0]
CELL[0].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[0]
CELL[0].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[0]
CELL[0].OUT_BEST_TMIN[0]	GT11[0].RXDATA[0]
CELL[0].OUT_BEST_TMIN[1]	GT11[0].RXDATA[1]
CELL[0].OUT_BEST_TMIN[2]	GT11[0].RXDATA[2]
CELL[0].OUT_BEST_TMIN[3]	GT11[0].RXDATA[3]
CELL[0].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[0]
CELL[0].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[0]
CELL[0].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[0]
CELL[0].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[0]
CELL[0].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[0]
CELL[0].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[0]
CELL[0].OUT_SEC_TMIN[2]	GT11[0].TXKERR[0]
CELL[0].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[7]
CELL[0].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[6]
CELL[0].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[5]
CELL[0].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[4]
CELL[0].OUT_HALF0_BEL[4]	GT11[0].RXADCN
CELL[0].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[7]
CELL[0].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[6]
CELL[0].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[5]
CELL[0].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[4]
CELL[0].OUT_HALF1_BEL[4]	GT11[0].RXADCN
CELL[1].IMUX_SR_OPTINV[0]	GT11[0].TXRESET
CELL[1].IMUX_IMUX[0]	GT11[0].TXDATA[4]
CELL[1].IMUX_IMUX[1]	GT11[0].TXDATA[5]
CELL[1].IMUX_IMUX[2]	GT11[0].TXDATA[6]
CELL[1].IMUX_IMUX[3]	GT11[0].TXDATA[7]
CELL[1].IMUX_IMUX[4]	GT11[0].TXCRCIN[3]
CELL[1].IMUX_IMUX[5]	GT11[0].TXCRCIN[2]
CELL[1].IMUX_IMUX[6]	GT11[0].TXCRCIN[1]
CELL[1].IMUX_IMUX[7]	GT11[0].TXCRCIN[0]
CELL[1].IMUX_IMUX[8]	GT11[0].RXCRCIN[3]
CELL[1].IMUX_IMUX[9]	GT11[0].RXCRCIN[2]
CELL[1].IMUX_IMUX[10]	GT11[0].RXCRCIN[1]
CELL[1].IMUX_IMUX[11]	GT11[0].RXCRCIN[0]
CELL[1].IMUX_IMUX[12]	GT11[0].RXUSRVCODAC[4]
CELL[1].IMUX_IMUX[13]	GT11[0].RXUSRVCODAC[5]
CELL[1].IMUX_IMUX[14]	GT11[0].RXUSRVCODAC[6]
CELL[1].IMUX_IMUX[15]	GT11[0].RXUSRVCODAC[7]
CELL[1].IMUX_IMUX[16]	GT11[0].TXINTDATAWIDTH[0]
CELL[1].IMUX_IMUX[17]	GT11[0].TXINTDATAWIDTH[1]
CELL[1].IMUX_IMUX[18]	GT11[0].RXINTDATAWIDTH[0]
CELL[1].IMUX_IMUX[19]	GT11[0].RXINTDATAWIDTH[1]
CELL[1].IMUX_IMUX[20]	GT11[0].TXDATAWIDTH[0]
CELL[1].IMUX_IMUX[21]	GT11[0].TXDATAWIDTH[1]
CELL[1].IMUX_IMUX[22]	GT11[0].RXDATAWIDTH[0]
CELL[1].IMUX_IMUX[23]	GT11[0].RXDATAWIDTH[1]
CELL[1].OUT_BEST_TMIN[0]	GT11[0].RXDATA[4]
CELL[1].OUT_BEST_TMIN[1]	GT11[0].RXDATA[5]
CELL[1].OUT_BEST_TMIN[2]	GT11[0].RXDATA[6]
CELL[1].OUT_BEST_TMIN[3]	GT11[0].RXDATA[7]
CELL[1].OUT_BEST_TMIN[4]	GT11[0].RXLOSSOFSYNC[0]
CELL[1].OUT_BEST_TMIN[5]	GT11[0].RXLOSSOFSYNC[1]
CELL[1].OUT_BEST_TMIN[6]	GT11[0].RXSIGDET
CELL[1].OUT_BEST_TMIN[7]	GT11[0].RXADCP
CELL[1].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[3]
CELL[1].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[2]
CELL[1].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[1]
CELL[1].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[0]
CELL[1].OUT_HALF0_BEL[4]	GT11[0].CDRSTATUS[0]
CELL[1].OUT_HALF0_BEL[5]	GT11[0].CDRSTATUS[1]
CELL[1].OUT_HALF0_BEL[6]	GT11[0].CDRSTATUS[2]
CELL[1].OUT_HALF0_BEL[7]	GT11[0].CDRSTATUS[3]
CELL[1].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[3]
CELL[1].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[2]
CELL[1].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[1]
CELL[1].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[0]
CELL[1].OUT_HALF1_BEL[4]	GT11[0].CDRSTATUS[0]
CELL[1].OUT_HALF1_BEL[5]	GT11[0].CDRSTATUS[1]
CELL[1].OUT_HALF1_BEL[6]	GT11[0].CDRSTATUS[2]
CELL[1].OUT_HALF1_BEL[7]	GT11[0].CDRSTATUS[3]
CELL[2].IMUX_IMUX[0]	GT11[0].TXDATA[8]
CELL[2].IMUX_IMUX[1]	GT11[0].TXDATA[9]
CELL[2].IMUX_IMUX[2]	GT11[0].TXDATA[10]
CELL[2].IMUX_IMUX[3]	GT11[0].TXDATA[11]
CELL[2].IMUX_IMUX[4]	GT11[0].TXCRCIN[15]
CELL[2].IMUX_IMUX[5]	GT11[0].TXCRCIN[14]
CELL[2].IMUX_IMUX[6]	GT11[0].TXCRCIN[13]
CELL[2].IMUX_IMUX[7]	GT11[0].TXCRCIN[12]
CELL[2].IMUX_IMUX[8]	GT11[0].RXCRCIN[15]
CELL[2].IMUX_IMUX[9]	GT11[0].RXCRCIN[14]
CELL[2].IMUX_IMUX[10]	GT11[0].RXCRCIN[13]
CELL[2].IMUX_IMUX[11]	GT11[0].RXCRCIN[12]
CELL[2].IMUX_IMUX[12]	GT11[0].RXUSRVCODAC[8]
CELL[2].IMUX_IMUX[13]	GT11[0].RXUSRVCODAC[9]
CELL[2].IMUX_IMUX[14]	GT11[0].RXSYNC
CELL[2].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[1]
CELL[2].IMUX_IMUX[17]	GT11[0].TXCHARISK[1]
CELL[2].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[1]
CELL[2].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[1]
CELL[2].OUT_BEST_TMIN[0]	GT11[0].RXDATA[8]
CELL[2].OUT_BEST_TMIN[1]	GT11[0].RXDATA[9]
CELL[2].OUT_BEST_TMIN[2]	GT11[0].RXDATA[10]
CELL[2].OUT_BEST_TMIN[3]	GT11[0].RXDATA[11]
CELL[2].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[1]
CELL[2].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[1]
CELL[2].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[1]
CELL[2].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[1]
CELL[2].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[1]
CELL[2].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[1]
CELL[2].OUT_SEC_TMIN[2]	GT11[0].TXKERR[1]
CELL[2].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[15]
CELL[2].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[14]
CELL[2].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[13]
CELL[2].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[12]
CELL[2].OUT_HALF0_BEL[4]	GT11[0].CDRSTATUS[4]
CELL[2].OUT_HALF0_BEL[5]	GT11[0].CDRSTATUS[5]
CELL[2].OUT_HALF0_BEL[6]	GT11[0].CDRSTATUS[6]
CELL[2].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[15]
CELL[2].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[14]
CELL[2].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[13]
CELL[2].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[12]
CELL[2].OUT_HALF1_BEL[4]	GT11[0].CDRSTATUS[4]
CELL[2].OUT_HALF1_BEL[5]	GT11[0].CDRSTATUS[5]
CELL[2].OUT_HALF1_BEL[6]	GT11[0].CDRSTATUS[6]
CELL[3].IMUX_IMUX[0]	GT11[0].TXDATA[12]
CELL[3].IMUX_IMUX[1]	GT11[0].TXDATA[13]
CELL[3].IMUX_IMUX[2]	GT11[0].TXDATA[14]
CELL[3].IMUX_IMUX[3]	GT11[0].TXDATA[15]
CELL[3].IMUX_IMUX[4]	GT11[0].TXCRCIN[11]
CELL[3].IMUX_IMUX[5]	GT11[0].TXCRCIN[10]
CELL[3].IMUX_IMUX[6]	GT11[0].TXCRCIN[9]
CELL[3].IMUX_IMUX[7]	GT11[0].TXCRCIN[8]
CELL[3].IMUX_IMUX[8]	GT11[0].RXCRCIN[11]
CELL[3].IMUX_IMUX[9]	GT11[0].RXCRCIN[10]
CELL[3].IMUX_IMUX[10]	GT11[0].RXCRCIN[9]
CELL[3].IMUX_IMUX[11]	GT11[0].RXCRCIN[8]
CELL[3].IMUX_IMUX[12]	GT11[0].ENPCOMMAALIGN
CELL[3].IMUX_IMUX[13]	GT11[0].ENMCOMMAALIGN
CELL[3].IMUX_IMUX[14]	GT11[0].RXDESCRAM64B66BUSE
CELL[3].IMUX_IMUX[15]	GT11[0].RXBLOCKSYNC64B66BUSE
CELL[3].IMUX_IMUX[16]	GT11[0].RXCOMMADETUSE
CELL[3].IMUX_IMUX[17]	GT11[0].RXSLIDE
CELL[3].IMUX_IMUX[18]	GT11[0].TXCLKSTABLE
CELL[3].IMUX_IMUX[19]	GT11[0].RXCLKSTABLE
CELL[3].OUT_BEST_TMIN[0]	GT11[0].RXDATA[12]
CELL[3].OUT_BEST_TMIN[1]	GT11[0].RXDATA[13]
CELL[3].OUT_BEST_TMIN[2]	GT11[0].RXDATA[14]
CELL[3].OUT_BEST_TMIN[3]	GT11[0].RXDATA[15]
CELL[3].OUT_BEST_TMIN[4]	GT11[0].RXVCOHIGH
CELL[3].OUT_BEST_TMIN[5]	GT11[0].TXVCOHIGH
CELL[3].OUT_BEST_TMIN[6]	GT11[0].RXCALFAIL
CELL[3].OUT_BEST_TMIN[7]	GT11[0].TXCALFAIL
CELL[3].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[11]
CELL[3].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[10]
CELL[3].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[9]
CELL[3].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[8]
CELL[3].OUT_HALF0_BEL[4]	GT11[0].CDRSTATUS[7]
CELL[3].OUT_HALF0_BEL[5]	GT11[0].CDRSTATUS[8]
CELL[3].OUT_HALF0_BEL[6]	GT11[0].CDRSTATUS[9]
CELL[3].OUT_HALF0_BEL[7]	GT11[0].CDRSTATUS[10]
CELL[3].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[11]
CELL[3].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[10]
CELL[3].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[9]
CELL[3].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[8]
CELL[3].OUT_HALF1_BEL[4]	GT11[0].CDRSTATUS[7]
CELL[3].OUT_HALF1_BEL[5]	GT11[0].CDRSTATUS[8]
CELL[3].OUT_HALF1_BEL[6]	GT11[0].CDRSTATUS[9]
CELL[3].OUT_HALF1_BEL[7]	GT11[0].CDRSTATUS[10]
CELL[4].IMUX_IMUX[0]	GT11[0].TXDATA[16]
CELL[4].IMUX_IMUX[1]	GT11[0].TXDATA[17]
CELL[4].IMUX_IMUX[2]	GT11[0].TXDATA[18]
CELL[4].IMUX_IMUX[3]	GT11[0].TXDATA[19]
CELL[4].IMUX_IMUX[4]	GT11[0].TXCRCIN[23]
CELL[4].IMUX_IMUX[5]	GT11[0].TXCRCIN[22]
CELL[4].IMUX_IMUX[6]	GT11[0].TXCRCIN[21]
CELL[4].IMUX_IMUX[7]	GT11[0].TXCRCIN[20]
CELL[4].IMUX_IMUX[8]	GT11[0].RXCRCIN[23]
CELL[4].IMUX_IMUX[9]	GT11[0].RXCRCIN[22]
CELL[4].IMUX_IMUX[10]	GT11[0].RXCRCIN[21]
CELL[4].IMUX_IMUX[11]	GT11[0].RXCRCIN[20]
CELL[4].IMUX_IMUX[12]	GT11[0].TXUSRVCODAC[0]
CELL[4].IMUX_IMUX[13]	GT11[0].TXUSRVCODAC[1]
CELL[4].IMUX_IMUX[14]	GT11[0].TXUSRVCODAC[2]
CELL[4].IMUX_IMUX[15]	GT11[0].TXUSRVCODAC[3]
CELL[4].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[2]
CELL[4].IMUX_IMUX[17]	GT11[0].TXCHARISK[2]
CELL[4].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[2]
CELL[4].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[2]
CELL[4].OUT_BEST_TMIN[0]	GT11[0].RXDATA[16]
CELL[4].OUT_BEST_TMIN[1]	GT11[0].RXDATA[17]
CELL[4].OUT_BEST_TMIN[2]	GT11[0].RXDATA[18]
CELL[4].OUT_BEST_TMIN[3]	GT11[0].RXDATA[19]
CELL[4].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[2]
CELL[4].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[2]
CELL[4].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[2]
CELL[4].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[2]
CELL[4].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[2]
CELL[4].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[2]
CELL[4].OUT_SEC_TMIN[2]	GT11[0].TXKERR[2]
CELL[4].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[23]
CELL[4].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[22]
CELL[4].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[21]
CELL[4].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[20]
CELL[4].OUT_HALF0_BEL[4]	GT11[0].CDRSTATUS[11]
CELL[4].OUT_HALF0_BEL[5]	GT11[0].CDRSTATUS[12]
CELL[4].OUT_HALF0_BEL[6]	GT11[0].RXBUFERR
CELL[4].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[23]
CELL[4].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[22]
CELL[4].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[21]
CELL[4].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[20]
CELL[4].OUT_HALF1_BEL[4]	GT11[0].CDRSTATUS[11]
CELL[4].OUT_HALF1_BEL[5]	GT11[0].CDRSTATUS[12]
CELL[4].OUT_HALF1_BEL[6]	GT11[0].RXBUFERR
CELL[5].IMUX_IMUX[0]	GT11[0].TXDATA[20]
CELL[5].IMUX_IMUX[1]	GT11[0].TXDATA[21]
CELL[5].IMUX_IMUX[2]	GT11[0].TXDATA[22]
CELL[5].IMUX_IMUX[3]	GT11[0].TXDATA[23]
CELL[5].IMUX_IMUX[4]	GT11[0].TXCRCIN[19]
CELL[5].IMUX_IMUX[5]	GT11[0].TXCRCIN[18]
CELL[5].IMUX_IMUX[6]	GT11[0].TXCRCIN[17]
CELL[5].IMUX_IMUX[7]	GT11[0].TXCRCIN[16]
CELL[5].IMUX_IMUX[8]	GT11[0].RXCRCIN[19]
CELL[5].IMUX_IMUX[9]	GT11[0].RXCRCIN[18]
CELL[5].IMUX_IMUX[10]	GT11[0].RXCRCIN[17]
CELL[5].IMUX_IMUX[11]	GT11[0].RXCRCIN[16]
CELL[5].IMUX_IMUX[12]	GT11[0].TXUSRVCODAC[4]
CELL[5].IMUX_IMUX[13]	GT11[0].TXUSRVCODAC[5]
CELL[5].IMUX_IMUX[14]	GT11[0].TXUSRVCODAC[6]
CELL[5].IMUX_IMUX[15]	GT11[0].TXUSRVCODAC[7]
CELL[5].IMUX_IMUX[16]	GT11[0].RXCRCINIT
CELL[5].IMUX_IMUX[17]	GT11[0].TXCRCINIT
CELL[5].IMUX_IMUX[18]	GT11[0].TXENOOB
CELL[5].OUT_BEST_TMIN[0]	GT11[0].RXDATA[20]
CELL[5].OUT_BEST_TMIN[1]	GT11[0].RXDATA[21]
CELL[5].OUT_BEST_TMIN[2]	GT11[0].RXDATA[22]
CELL[5].OUT_BEST_TMIN[3]	GT11[0].RXDATA[23]
CELL[5].OUT_BEST_TMIN[4]	GT11[0].DO[4]
CELL[5].OUT_BEST_TMIN[5]	GT11[0].DO[5]
CELL[5].OUT_BEST_TMIN[6]	GT11[0].DO[6]
CELL[5].OUT_BEST_TMIN[7]	GT11[0].DO[7]
CELL[5].OUT_SEC_TMIN[0]	GT11[0].CDRSTATUS[13]
CELL[5].OUT_SEC_TMIN[1]	GT11[0].CDRSTATUS[14]
CELL[5].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[19]
CELL[5].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[18]
CELL[5].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[17]
CELL[5].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[16]
CELL[5].OUT_HALF0_BEL[4]	GT11[0].DO[0]
CELL[5].OUT_HALF0_BEL[5]	GT11[0].DO[1]
CELL[5].OUT_HALF0_BEL[6]	GT11[0].DO[2]
CELL[5].OUT_HALF0_BEL[7]	GT11[0].DO[3]
CELL[5].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[19]
CELL[5].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[18]
CELL[5].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[17]
CELL[5].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[16]
CELL[5].OUT_HALF1_BEL[4]	GT11[0].DO[0]
CELL[5].OUT_HALF1_BEL[5]	GT11[0].DO[1]
CELL[5].OUT_HALF1_BEL[6]	GT11[0].DO[2]
CELL[5].OUT_HALF1_BEL[7]	GT11[0].DO[3]
CELL[6].IMUX_CLK_OPTINV[0]	GT11[0].RXUSRCLK
CELL[6].IMUX_CLK_OPTINV[1]	GT11[0].RXUSRCLK2
CELL[6].IMUX_CLK_OPTINV[2]	GT11[0].TXUSRCLK
CELL[6].IMUX_CLK_OPTINV[3]	GT11[0].TXUSRCLK2
CELL[6].IMUX_IMUX[0]	GT11[0].TXDATA[24]
CELL[6].IMUX_IMUX[1]	GT11[0].TXDATA[25]
CELL[6].IMUX_IMUX[2]	GT11[0].TXDATA[26]
CELL[6].IMUX_IMUX[3]	GT11[0].TXDATA[27]
CELL[6].IMUX_IMUX[4]	GT11[0].TXCRCIN[31]
CELL[6].IMUX_IMUX[5]	GT11[0].TXCRCIN[30]
CELL[6].IMUX_IMUX[6]	GT11[0].TXCRCIN[29]
CELL[6].IMUX_IMUX[7]	GT11[0].TXCRCIN[28]
CELL[6].IMUX_IMUX[8]	GT11[0].RXCRCIN[31]
CELL[6].IMUX_IMUX[9]	GT11[0].RXCRCIN[30]
CELL[6].IMUX_IMUX[10]	GT11[0].RXCRCIN[29]
CELL[6].IMUX_IMUX[11]	GT11[0].RXCRCIN[28]
CELL[6].IMUX_IMUX[12]	GT11[0].DADDR[0]
CELL[6].IMUX_IMUX[13]	GT11[0].DADDR[1]
CELL[6].IMUX_IMUX[14]	GT11[0].DADDR[2]
CELL[6].IMUX_IMUX[15]	GT11[0].DADDR[3]
CELL[6].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[3]
CELL[6].IMUX_IMUX[17]	GT11[0].TXCHARISK[3]
CELL[6].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[3]
CELL[6].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[3]
CELL[6].IMUX_IMUX[20]	GT11[0].TXUSRVCODAC[8]
CELL[6].IMUX_IMUX[21]	GT11[0].TXUSRVCODAC[9]
CELL[6].OUT_BEST_TMIN[0]	GT11[0].RXDATA[24]
CELL[6].OUT_BEST_TMIN[1]	GT11[0].RXDATA[25]
CELL[6].OUT_BEST_TMIN[2]	GT11[0].RXDATA[26]
CELL[6].OUT_BEST_TMIN[3]	GT11[0].RXDATA[27]
CELL[6].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[3]
CELL[6].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[3]
CELL[6].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[3]
CELL[6].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[3]
CELL[6].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[3]
CELL[6].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[3]
CELL[6].OUT_SEC_TMIN[2]	GT11[0].TXKERR[3]
CELL[6].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[31]
CELL[6].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[30]
CELL[6].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[29]
CELL[6].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[28]
CELL[6].OUT_HALF0_BEL[4]	GT11[0].CDRSTATUS[15]
CELL[6].OUT_HALF0_BEL[5]	GT11[0].CDRSTATUS[16]
CELL[6].OUT_HALF0_BEL[6]	GT11[0].TXADCN
CELL[6].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[31]
CELL[6].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[30]
CELL[6].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[29]
CELL[6].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[28]
CELL[6].OUT_HALF1_BEL[4]	GT11[0].CDRSTATUS[15]
CELL[6].OUT_HALF1_BEL[5]	GT11[0].CDRSTATUS[16]
CELL[6].OUT_HALF1_BEL[6]	GT11[0].TXADCN
CELL[7].IMUX_SR_OPTINV[0]	GT11[0].RXCRCRESET
CELL[7].IMUX_CLK_OPTINV[0]	GT11[0].RXCRCINTCLK
CELL[7].IMUX_CLK_OPTINV[1]	GT11[0].TXCRCINTCLK
CELL[7].IMUX_CE_OPTINV[0]	GT11[0].RXCRCDATAVALID
CELL[7].IMUX_CE_OPTINV[1]	GT11[0].TXCRCDATAVALID
CELL[7].IMUX_IMUX[0]	GT11[0].TXDATA[28]
CELL[7].IMUX_IMUX[1]	GT11[0].TXDATA[29]
CELL[7].IMUX_IMUX[2]	GT11[0].TXDATA[30]
CELL[7].IMUX_IMUX[3]	GT11[0].TXDATA[31]
CELL[7].IMUX_IMUX[4]	GT11[0].TXCRCIN[27]
CELL[7].IMUX_IMUX[5]	GT11[0].TXCRCIN[26]
CELL[7].IMUX_IMUX[6]	GT11[0].TXCRCIN[25]
CELL[7].IMUX_IMUX[7]	GT11[0].TXCRCIN[24]
CELL[7].IMUX_IMUX[8]	GT11[0].RXCRCIN[27]
CELL[7].IMUX_IMUX[9]	GT11[0].RXCRCIN[26]
CELL[7].IMUX_IMUX[10]	GT11[0].RXCRCIN[25]
CELL[7].IMUX_IMUX[11]	GT11[0].RXCRCIN[24]
CELL[7].IMUX_IMUX[12]	GT11[0].DI[0]
CELL[7].IMUX_IMUX[13]	GT11[0].DI[1]
CELL[7].IMUX_IMUX[14]	GT11[0].DI[2]
CELL[7].IMUX_IMUX[15]	GT11[0].DI[3]
CELL[7].IMUX_IMUX[16]	GT11[0].DI[4]
CELL[7].IMUX_IMUX[17]	GT11[0].DI[5]
CELL[7].IMUX_IMUX[18]	GT11[0].DI[6]
CELL[7].IMUX_IMUX[19]	GT11[0].DI[7]
CELL[7].IMUX_IMUX[20]	GT11[0].DADDR[4]
CELL[7].IMUX_IMUX[21]	GT11[0].DADDR[5]
CELL[7].IMUX_IMUX[22]	GT11[0].DADDR[6]
CELL[7].IMUX_IMUX[23]	GT11[0].DADDR[7]
CELL[7].OUT_BEST_TMIN[0]	GT11[0].RXDATA[28]
CELL[7].OUT_BEST_TMIN[1]	GT11[0].RXDATA[29]
CELL[7].OUT_BEST_TMIN[2]	GT11[0].RXDATA[30]
CELL[7].OUT_BEST_TMIN[3]	GT11[0].RXDATA[31]
CELL[7].OUT_BEST_TMIN[4]	GT11[0].RXRECCLK1
CELL[7].OUT_BEST_TMIN[5]	GT11[0].RXRECCLK2
CELL[7].OUT_BEST_TMIN[6]	GT11[0].TXOUTCLK1
CELL[7].OUT_BEST_TMIN[7]	GT11[0].TXOUTCLK2
CELL[7].OUT_SEC_TMIN[0]	GT11[0].DRDY
CELL[7].OUT_SEC_TMIN[1]	GT11[0].TXADCP
CELL[7].OUT_HALF0_BEL[0]	GT11[0].TXCRCOUT[27]
CELL[7].OUT_HALF0_BEL[1]	GT11[0].TXCRCOUT[26]
CELL[7].OUT_HALF0_BEL[2]	GT11[0].TXCRCOUT[25]
CELL[7].OUT_HALF0_BEL[3]	GT11[0].TXCRCOUT[24]
CELL[7].OUT_HALF0_BEL[4]	GT11[0].DO[8]
CELL[7].OUT_HALF0_BEL[5]	GT11[0].DO[9]
CELL[7].OUT_HALF0_BEL[6]	GT11[0].DO[10]
CELL[7].OUT_HALF0_BEL[7]	GT11[0].DO[11]
CELL[7].OUT_HALF1_BEL[0]	GT11[0].TXCRCOUT[27]
CELL[7].OUT_HALF1_BEL[1]	GT11[0].TXCRCOUT[26]
CELL[7].OUT_HALF1_BEL[2]	GT11[0].TXCRCOUT[25]
CELL[7].OUT_HALF1_BEL[3]	GT11[0].TXCRCOUT[24]
CELL[7].OUT_HALF1_BEL[4]	GT11[0].DO[8]
CELL[7].OUT_HALF1_BEL[5]	GT11[0].DO[9]
CELL[7].OUT_HALF1_BEL[6]	GT11[0].DO[10]
CELL[7].OUT_HALF1_BEL[7]	GT11[0].DO[11]
CELL[8].IMUX_SR_OPTINV[0]	GT11[0].TXCRCRESET
CELL[8].IMUX_CLK_OPTINV[0]	GT11[0].TXCRCCLK
CELL[8].IMUX_CLK_OPTINV[1]	GT11[0].RXCRCCLK
CELL[8].IMUX_CLK_OPTINV[3]	GT11[0].DCLK
CELL[8].IMUX_CE_OPTINV[0]	GT11[0].DEN
CELL[8].IMUX_CE_OPTINV[1]	GT11[0].DWE
CELL[8].IMUX_IMUX[0]	GT11[0].TXDATA[32]
CELL[8].IMUX_IMUX[1]	GT11[0].TXDATA[33]
CELL[8].IMUX_IMUX[2]	GT11[0].TXDATA[34]
CELL[8].IMUX_IMUX[3]	GT11[0].TXDATA[35]
CELL[8].IMUX_IMUX[4]	GT11[0].TXCRCIN[39]
CELL[8].IMUX_IMUX[5]	GT11[0].TXCRCIN[38]
CELL[8].IMUX_IMUX[6]	GT11[0].TXCRCIN[37]
CELL[8].IMUX_IMUX[7]	GT11[0].TXCRCIN[36]
CELL[8].IMUX_IMUX[8]	GT11[0].RXCRCIN[39]
CELL[8].IMUX_IMUX[9]	GT11[0].RXCRCIN[38]
CELL[8].IMUX_IMUX[10]	GT11[0].RXCRCIN[37]
CELL[8].IMUX_IMUX[11]	GT11[0].RXCRCIN[36]
CELL[8].IMUX_IMUX[12]	GT11[0].DI[8]
CELL[8].IMUX_IMUX[13]	GT11[0].DI[9]
CELL[8].IMUX_IMUX[14]	GT11[0].DI[10]
CELL[8].IMUX_IMUX[15]	GT11[0].DI[11]
CELL[8].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[4]
CELL[8].IMUX_IMUX[17]	GT11[0].TXCHARISK[4]
CELL[8].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[4]
CELL[8].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[4]
CELL[8].IMUX_IMUX[20]	GT11[0].DI[12]
CELL[8].IMUX_IMUX[21]	GT11[0].DI[13]
CELL[8].IMUX_IMUX[22]	GT11[0].DI[14]
CELL[8].IMUX_IMUX[23]	GT11[0].DI[15]
CELL[8].OUT_BEST_TMIN[0]	GT11[0].RXDATA[32]
CELL[8].OUT_BEST_TMIN[1]	GT11[0].RXDATA[33]
CELL[8].OUT_BEST_TMIN[2]	GT11[0].RXDATA[34]
CELL[8].OUT_BEST_TMIN[3]	GT11[0].RXDATA[35]
CELL[8].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[4]
CELL[8].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[4]
CELL[8].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[4]
CELL[8].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[4]
CELL[8].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[4]
CELL[8].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[4]
CELL[8].OUT_SEC_TMIN[2]	GT11[0].TXKERR[4]
CELL[8].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[7]
CELL[8].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[6]
CELL[8].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[5]
CELL[8].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[4]
CELL[8].OUT_HALF0_BEL[4]	GT11[0].CDRSTATUS[17]
CELL[8].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[7]
CELL[8].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[6]
CELL[8].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[5]
CELL[8].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[4]
CELL[8].OUT_HALF1_BEL[4]	GT11[0].CDRSTATUS[17]
CELL[9].IMUX_SR_OPTINV[0]	GT11[0].RXPMARESET
CELL[9].IMUX_IMUX[0]	GT11[0].TXDATA[36]
CELL[9].IMUX_IMUX[1]	GT11[0].TXDATA[37]
CELL[9].IMUX_IMUX[2]	GT11[0].TXDATA[38]
CELL[9].IMUX_IMUX[3]	GT11[0].TXDATA[39]
CELL[9].IMUX_IMUX[4]	GT11[0].TXCRCIN[35]
CELL[9].IMUX_IMUX[5]	GT11[0].TXCRCIN[34]
CELL[9].IMUX_IMUX[6]	GT11[0].TXCRCIN[33]
CELL[9].IMUX_IMUX[7]	GT11[0].TXCRCIN[32]
CELL[9].IMUX_IMUX[8]	GT11[0].RXCRCIN[35]
CELL[9].IMUX_IMUX[9]	GT11[0].RXCRCIN[34]
CELL[9].IMUX_IMUX[10]	GT11[0].RXCRCIN[33]
CELL[9].IMUX_IMUX[11]	GT11[0].RXCRCIN[32]
CELL[9].IMUX_IMUX[12]	GT11[0].RXCRCPD
CELL[9].IMUX_IMUX[13]	GT11[0].TXCRCPD
CELL[9].IMUX_IMUX[14]	GT11[0].MGTADCSEL[0]
CELL[9].IMUX_IMUX[15]	GT11[0].MGTADCSEL[1]
CELL[9].IMUX_IMUX[16]	GT11[0].MGTADCSEL[2]
CELL[9].IMUX_IMUX[17]	GT11[0].MGTADCSEL[3]
CELL[9].IMUX_IMUX[18]	GT11[0].MGTADCSEL[4]
CELL[9].OUT_BEST_TMIN[0]	GT11[0].RXDATA[36]
CELL[9].OUT_BEST_TMIN[1]	GT11[0].RXDATA[37]
CELL[9].OUT_BEST_TMIN[2]	GT11[0].RXDATA[38]
CELL[9].OUT_BEST_TMIN[3]	GT11[0].RXDATA[39]
CELL[9].OUT_BEST_TMIN[4]	GT11[0].RXREALIGN
CELL[9].OUT_BEST_TMIN[5]	GT11[0].RXCOMMADET
CELL[9].OUT_SEC_TMIN[0]	GT11[0].TXFDETSTATE[0]
CELL[9].OUT_SEC_TMIN[1]	GT11[0].TXFDETSTATE[1]
CELL[9].OUT_SEC_TMIN[2]	GT11[0].TXFDETSTATE[2]
CELL[9].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[3]
CELL[9].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[2]
CELL[9].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[1]
CELL[9].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[0]
CELL[9].OUT_HALF0_BEL[4]	GT11[0].DO[12]
CELL[9].OUT_HALF0_BEL[5]	GT11[0].DO[13]
CELL[9].OUT_HALF0_BEL[6]	GT11[0].DO[14]
CELL[9].OUT_HALF0_BEL[7]	GT11[0].DO[15]
CELL[9].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[3]
CELL[9].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[2]
CELL[9].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[1]
CELL[9].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[0]
CELL[9].OUT_HALF1_BEL[4]	GT11[0].DO[12]
CELL[9].OUT_HALF1_BEL[5]	GT11[0].DO[13]
CELL[9].OUT_HALF1_BEL[6]	GT11[0].DO[14]
CELL[9].OUT_HALF1_BEL[7]	GT11[0].DO[15]
CELL[10].IMUX_SR_OPTINV[0]	GT11[0].TXPMARESET
CELL[10].IMUX_IMUX[0]	GT11[0].TXDATA[40]
CELL[10].IMUX_IMUX[1]	GT11[0].TXDATA[41]
CELL[10].IMUX_IMUX[2]	GT11[0].TXDATA[42]
CELL[10].IMUX_IMUX[3]	GT11[0].TXDATA[43]
CELL[10].IMUX_IMUX[4]	GT11[0].TXCRCIN[47]
CELL[10].IMUX_IMUX[5]	GT11[0].TXCRCIN[46]
CELL[10].IMUX_IMUX[6]	GT11[0].TXCRCIN[45]
CELL[10].IMUX_IMUX[7]	GT11[0].TXCRCIN[44]
CELL[10].IMUX_IMUX[8]	GT11[0].RXCRCIN[47]
CELL[10].IMUX_IMUX[9]	GT11[0].RXCRCIN[46]
CELL[10].IMUX_IMUX[10]	GT11[0].RXCRCIN[45]
CELL[10].IMUX_IMUX[11]	GT11[0].RXCRCIN[44]
CELL[10].IMUX_IMUX[12]	GT11[0].RXUSRLOCK
CELL[10].IMUX_IMUX[13]	GT11[0].RXUSRVCOCAL
CELL[10].IMUX_IMUX[14]	GT11[0].TXUSRLOCK
CELL[10].IMUX_IMUX[15]	GT11[0].TXUSRVCOCAL
CELL[10].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[5]
CELL[10].IMUX_IMUX[17]	GT11[0].TXCHARISK[5]
CELL[10].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[5]
CELL[10].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[5]
CELL[10].OUT_BEST_TMIN[0]	GT11[0].RXDATA[40]
CELL[10].OUT_BEST_TMIN[1]	GT11[0].RXDATA[41]
CELL[10].OUT_BEST_TMIN[2]	GT11[0].RXDATA[42]
CELL[10].OUT_BEST_TMIN[3]	GT11[0].RXDATA[43]
CELL[10].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[5]
CELL[10].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[5]
CELL[10].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[5]
CELL[10].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[5]
CELL[10].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[5]
CELL[10].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[5]
CELL[10].OUT_SEC_TMIN[2]	GT11[0].TXKERR[5]
CELL[10].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[15]
CELL[10].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[14]
CELL[10].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[13]
CELL[10].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[12]
CELL[10].OUT_HALF0_BEL[4]	GT11[0].TXFCALSTATE[0]
CELL[10].OUT_HALF0_BEL[5]	GT11[0].TXFCALSTATE[1]
CELL[10].OUT_HALF0_BEL[6]	GT11[0].TXFCALSTATE[2]
CELL[10].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[15]
CELL[10].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[14]
CELL[10].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[13]
CELL[10].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[12]
CELL[10].OUT_HALF1_BEL[4]	GT11[0].TXFCALSTATE[0]
CELL[10].OUT_HALF1_BEL[5]	GT11[0].TXFCALSTATE[1]
CELL[10].OUT_HALF1_BEL[6]	GT11[0].TXFCALSTATE[2]
CELL[11].IMUX_IMUX[0]	GT11[0].TXDATA[44]
CELL[11].IMUX_IMUX[1]	GT11[0].TXDATA[45]
CELL[11].IMUX_IMUX[2]	GT11[0].TXDATA[46]
CELL[11].IMUX_IMUX[3]	GT11[0].TXDATA[47]
CELL[11].IMUX_IMUX[4]	GT11[0].TXCRCIN[43]
CELL[11].IMUX_IMUX[5]	GT11[0].TXCRCIN[42]
CELL[11].IMUX_IMUX[6]	GT11[0].TXCRCIN[41]
CELL[11].IMUX_IMUX[7]	GT11[0].TXCRCIN[40]
CELL[11].IMUX_IMUX[8]	GT11[0].RXCRCIN[43]
CELL[11].IMUX_IMUX[9]	GT11[0].RXCRCIN[42]
CELL[11].IMUX_IMUX[10]	GT11[0].RXCRCIN[41]
CELL[11].IMUX_IMUX[11]	GT11[0].RXCRCIN[40]
CELL[11].IMUX_IMUX[12]	GT11[0].TXSYNC
CELL[11].IMUX_IMUX[17]	GT11[0].RXCRCDATAWIDTH[0]
CELL[11].IMUX_IMUX[18]	GT11[0].RXCRCDATAWIDTH[1]
CELL[11].IMUX_IMUX[19]	GT11[0].RXCRCDATAWIDTH[2]
CELL[11].IMUX_IMUX[20]	GT11[0].TXCRCDATAWIDTH[0]
CELL[11].IMUX_IMUX[21]	GT11[0].TXCRCDATAWIDTH[1]
CELL[11].IMUX_IMUX[22]	GT11[0].TXCRCDATAWIDTH[2]
CELL[11].OUT_BEST_TMIN[0]	GT11[0].RXDATA[44]
CELL[11].OUT_BEST_TMIN[1]	GT11[0].RXDATA[45]
CELL[11].OUT_BEST_TMIN[2]	GT11[0].RXDATA[46]
CELL[11].OUT_BEST_TMIN[3]	GT11[0].RXDATA[47]
CELL[11].OUT_BEST_TMIN[4]	GT11[0].CHBONDO[0]
CELL[11].OUT_BEST_TMIN[5]	GT11[0].CHBONDO[1]
CELL[11].OUT_BEST_TMIN[6]	GT11[0].CHBONDO[2]
CELL[11].OUT_BEST_TMIN[7]	GT11[0].CHBONDO[3]
CELL[11].OUT_SEC_TMIN[0]	GT11[0].CHBONDO[4]
CELL[11].OUT_SEC_TMIN[1]	GT11[0].SCANOUT[2]
CELL[11].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[11]
CELL[11].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[10]
CELL[11].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[9]
CELL[11].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[8]
CELL[11].OUT_HALF0_BEL[4]	GT11[0].RXCYCLELIMIT
CELL[11].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[11]
CELL[11].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[10]
CELL[11].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[9]
CELL[11].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[8]
CELL[11].OUT_HALF1_BEL[4]	GT11[0].RXCYCLELIMIT
CELL[12].IMUX_CE_OPTINV[0]	GT11[0].SCANEN[2]
CELL[12].IMUX_CE_OPTINV[1]	GT11[0].SCANMODE[2]
CELL[12].IMUX_IMUX[0]	GT11[0].TXDATA[48]
CELL[12].IMUX_IMUX[1]	GT11[0].TXDATA[49]
CELL[12].IMUX_IMUX[2]	GT11[0].TXDATA[50]
CELL[12].IMUX_IMUX[3]	GT11[0].TXDATA[51]
CELL[12].IMUX_IMUX[4]	GT11[0].TXCRCIN[55]
CELL[12].IMUX_IMUX[5]	GT11[0].TXCRCIN[54]
CELL[12].IMUX_IMUX[6]	GT11[0].TXCRCIN[53]
CELL[12].IMUX_IMUX[7]	GT11[0].TXCRCIN[52]
CELL[12].IMUX_IMUX[8]	GT11[0].RXCRCIN[55]
CELL[12].IMUX_IMUX[9]	GT11[0].RXCRCIN[54]
CELL[12].IMUX_IMUX[10]	GT11[0].RXCRCIN[53]
CELL[12].IMUX_IMUX[11]	GT11[0].RXCRCIN[52]
CELL[12].IMUX_IMUX[12]	GT11[0].RXDEC8B10BUSE
CELL[12].IMUX_IMUX[13]	GT11[0].RXDEC64B66BUSE
CELL[12].IMUX_IMUX[14]	GT11[0].TESTMEMORY
CELL[12].IMUX_IMUX[15]	GT11[0].RXIGNOREBTF
CELL[12].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[6]
CELL[12].IMUX_IMUX[17]	GT11[0].TXCHARISK[6]
CELL[12].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[6]
CELL[12].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[6]
CELL[12].OUT_BEST_TMIN[0]	GT11[0].RXDATA[48]
CELL[12].OUT_BEST_TMIN[1]	GT11[0].RXDATA[49]
CELL[12].OUT_BEST_TMIN[2]	GT11[0].RXDATA[50]
CELL[12].OUT_BEST_TMIN[3]	GT11[0].RXDATA[51]
CELL[12].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[6]
CELL[12].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[6]
CELL[12].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[6]
CELL[12].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[6]
CELL[12].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[6]
CELL[12].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[6]
CELL[12].OUT_SEC_TMIN[2]	GT11[0].TXKERR[6]
CELL[12].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[23]
CELL[12].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[22]
CELL[12].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[21]
CELL[12].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[20]
CELL[12].OUT_HALF0_BEL[4]	GT11[0].TXCOARSEST
CELL[12].OUT_HALF0_BEL[5]	GT11[0].TXENABLECAL
CELL[12].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[23]
CELL[12].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[22]
CELL[12].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[21]
CELL[12].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[20]
CELL[12].OUT_HALF1_BEL[4]	GT11[0].TXCOARSEST
CELL[12].OUT_HALF1_BEL[5]	GT11[0].TXENABLECAL
CELL[13].IMUX_CE_OPTINV[0]	GT11[0].SCANMODE[0]
CELL[13].IMUX_CE_OPTINV[1]	GT11[0].SCANMODE[1]
CELL[13].IMUX_IMUX[0]	GT11[0].TXDATA[52]
CELL[13].IMUX_IMUX[1]	GT11[0].TXDATA[53]
CELL[13].IMUX_IMUX[2]	GT11[0].TXDATA[54]
CELL[13].IMUX_IMUX[3]	GT11[0].TXDATA[55]
CELL[13].IMUX_IMUX[4]	GT11[0].TXCRCIN[51]
CELL[13].IMUX_IMUX[5]	GT11[0].TXCRCIN[50]
CELL[13].IMUX_IMUX[6]	GT11[0].TXCRCIN[49]
CELL[13].IMUX_IMUX[7]	GT11[0].TXCRCIN[48]
CELL[13].IMUX_IMUX[8]	GT11[0].RXCRCIN[51]
CELL[13].IMUX_IMUX[9]	GT11[0].RXCRCIN[50]
CELL[13].IMUX_IMUX[10]	GT11[0].RXCRCIN[49]
CELL[13].IMUX_IMUX[11]	GT11[0].RXCRCIN[48]
CELL[13].IMUX_IMUX[12]	GT11[0].CHBONDI[0]
CELL[13].IMUX_IMUX[13]	GT11[0].CHBONDI[1]
CELL[13].IMUX_IMUX[14]	GT11[0].CHBONDI[2]
CELL[13].IMUX_IMUX[15]	GT11[0].CHBONDI[3]
CELL[13].IMUX_IMUX[16]	GT11[0].CHBONDI[4]
CELL[13].OUT_BEST_TMIN[0]	GT11[0].RXDATA[52]
CELL[13].OUT_BEST_TMIN[1]	GT11[0].RXDATA[53]
CELL[13].OUT_BEST_TMIN[2]	GT11[0].RXDATA[54]
CELL[13].OUT_BEST_TMIN[3]	GT11[0].RXDATA[55]
CELL[13].OUT_BEST_TMIN[4]	GT11[0].RXSTATUS[5]
CELL[13].OUT_BEST_TMIN[5]	GT11[0].TXBUFERR
CELL[13].OUT_BEST_TMIN[6]	GT11[0].SCANOUT[0]
CELL[13].OUT_BEST_TMIN[7]	GT11[0].SCANOUT[1]
CELL[13].OUT_SEC_TMIN[0]	GT11[0].RXFDETSTATE[0]
CELL[13].OUT_SEC_TMIN[1]	GT11[0].RXFDETSTATE[1]
CELL[13].OUT_SEC_TMIN[2]	GT11[0].RXFDETSTATE[2]
CELL[13].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[19]
CELL[13].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[18]
CELL[13].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[17]
CELL[13].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[16]
CELL[13].OUT_HALF0_BEL[4]	GT11[0].TXCYCLELIMIT
CELL[13].OUT_HALF0_BEL[5]	GT11[0].RXSTATUS[3]
CELL[13].OUT_HALF0_BEL[6]	GT11[0].RXSTATUS[4]
CELL[13].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[19]
CELL[13].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[18]
CELL[13].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[17]
CELL[13].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[16]
CELL[13].OUT_HALF1_BEL[4]	GT11[0].TXCYCLELIMIT
CELL[13].OUT_HALF1_BEL[5]	GT11[0].RXSTATUS[3]
CELL[13].OUT_HALF1_BEL[6]	GT11[0].RXSTATUS[4]
CELL[14].IMUX_CE_OPTINV[0]	GT11[0].SCANEN[0]
CELL[14].IMUX_CE_OPTINV[1]	GT11[0].SCANEN[1]
CELL[14].IMUX_IMUX[0]	GT11[0].TXDATA[56]
CELL[14].IMUX_IMUX[1]	GT11[0].TXDATA[57]
CELL[14].IMUX_IMUX[2]	GT11[0].TXDATA[58]
CELL[14].IMUX_IMUX[3]	GT11[0].TXDATA[59]
CELL[14].IMUX_IMUX[4]	GT11[0].TXCRCIN[63]
CELL[14].IMUX_IMUX[5]	GT11[0].TXCRCIN[62]
CELL[14].IMUX_IMUX[6]	GT11[0].TXCRCIN[61]
CELL[14].IMUX_IMUX[7]	GT11[0].TXCRCIN[60]
CELL[14].IMUX_IMUX[8]	GT11[0].RXCRCIN[63]
CELL[14].IMUX_IMUX[9]	GT11[0].RXCRCIN[62]
CELL[14].IMUX_IMUX[10]	GT11[0].RXCRCIN[61]
CELL[14].IMUX_IMUX[11]	GT11[0].RXCRCIN[60]
CELL[14].IMUX_IMUX[12]	GT11[0].TXENC8B10BUSE
CELL[14].IMUX_IMUX[13]	GT11[0].TXENC64B66BUSE
CELL[14].IMUX_IMUX[14]	GT11[0].TXSCRAM64B66BUSE
CELL[14].IMUX_IMUX[15]	GT11[0].TXGEARBOX64B66BUSE
CELL[14].IMUX_IMUX[16]	GT11[0].TXBYPASS8B10B[7]
CELL[14].IMUX_IMUX[17]	GT11[0].TXCHARISK[7]
CELL[14].IMUX_IMUX[18]	GT11[0].TXCHARDISPMODE[7]
CELL[14].IMUX_IMUX[19]	GT11[0].TXCHARDISPVAL[7]
CELL[14].OUT_BEST_TMIN[0]	GT11[0].RXDATA[56]
CELL[14].OUT_BEST_TMIN[1]	GT11[0].RXDATA[57]
CELL[14].OUT_BEST_TMIN[2]	GT11[0].RXDATA[58]
CELL[14].OUT_BEST_TMIN[3]	GT11[0].RXDATA[59]
CELL[14].OUT_BEST_TMIN[4]	GT11[0].RXDISPERR[7]
CELL[14].OUT_BEST_TMIN[5]	GT11[0].RXNOTINTABLE[7]
CELL[14].OUT_BEST_TMIN[6]	GT11[0].RXCHARISK[7]
CELL[14].OUT_BEST_TMIN[7]	GT11[0].RXCHARISCOMMA[7]
CELL[14].OUT_SEC_TMIN[0]	GT11[0].RXRUNDISP[7]
CELL[14].OUT_SEC_TMIN[1]	GT11[0].TXRUNDISP[7]
CELL[14].OUT_SEC_TMIN[2]	GT11[0].TXKERR[7]
CELL[14].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[31]
CELL[14].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[30]
CELL[14].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[29]
CELL[14].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[28]
CELL[14].OUT_HALF0_BEL[4]	GT11[0].RXFCALSTATE[0]
CELL[14].OUT_HALF0_BEL[5]	GT11[0].RXFCALSTATE[1]
CELL[14].OUT_HALF0_BEL[6]	GT11[0].RXFCALSTATE[2]
CELL[14].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[31]
CELL[14].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[30]
CELL[14].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[29]
CELL[14].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[28]
CELL[14].OUT_HALF1_BEL[4]	GT11[0].RXFCALSTATE[0]
CELL[14].OUT_HALF1_BEL[5]	GT11[0].RXFCALSTATE[1]
CELL[14].OUT_HALF1_BEL[6]	GT11[0].RXFCALSTATE[2]
CELL[15].IMUX_IMUX[0]	GT11[0].TXDATA[60]
CELL[15].IMUX_IMUX[1]	GT11[0].TXDATA[61]
CELL[15].IMUX_IMUX[2]	GT11[0].TXDATA[62]
CELL[15].IMUX_IMUX[3]	GT11[0].TXDATA[63]
CELL[15].IMUX_IMUX[4]	GT11[0].TXCRCIN[59]
CELL[15].IMUX_IMUX[5]	GT11[0].TXCRCIN[58]
CELL[15].IMUX_IMUX[6]	GT11[0].TXCRCIN[57]
CELL[15].IMUX_IMUX[7]	GT11[0].TXCRCIN[56]
CELL[15].IMUX_IMUX[8]	GT11[0].RXCRCIN[59]
CELL[15].IMUX_IMUX[9]	GT11[0].RXCRCIN[58]
CELL[15].IMUX_IMUX[10]	GT11[0].RXCRCIN[57]
CELL[15].IMUX_IMUX[11]	GT11[0].RXCRCIN[56]
CELL[15].IMUX_IMUX[12]	GT11[0].ENCHANSYNC
CELL[15].IMUX_IMUX[13]	GT11[0].POWERDOWN
CELL[15].IMUX_IMUX[14]	GT11[0].RXPOLARITY
CELL[15].IMUX_IMUX[15]	GT11[0].LOOPBACK[0]
CELL[15].IMUX_IMUX[16]	GT11[0].LOOPBACK[1]
CELL[15].IMUX_IMUX[17]	GT11[0].TXPOLARITY
CELL[15].IMUX_IMUX[18]	GT11[0].TXINHIBIT
CELL[15].IMUX_IMUX[19]	GT11[0].SCANIN[0]
CELL[15].IMUX_IMUX[20]	GT11[0].SCANIN[1]
CELL[15].IMUX_IMUX[21]	GT11[0].SCANIN[2]
CELL[15].OUT_BEST_TMIN[0]	GT11[0].RXDATA[60]
CELL[15].OUT_BEST_TMIN[1]	GT11[0].RXDATA[61]
CELL[15].OUT_BEST_TMIN[2]	GT11[0].RXDATA[62]
CELL[15].OUT_BEST_TMIN[3]	GT11[0].RXDATA[63]
CELL[15].OUT_BEST_TMIN[4]	GT11[0].RXSTATUS[0]
CELL[15].OUT_BEST_TMIN[5]	GT11[0].RXSTATUS[1]
CELL[15].OUT_BEST_TMIN[6]	GT11[0].RXSTATUS[2]
CELL[15].OUT_SEC_TMIN[0]	GT11[0].RXCOARSEST
CELL[15].OUT_SEC_TMIN[1]	GT11[0].RXENABLECAL
CELL[15].OUT_HALF0_BEL[0]	GT11[0].RXCRCOUT[27]
CELL[15].OUT_HALF0_BEL[1]	GT11[0].RXCRCOUT[26]
CELL[15].OUT_HALF0_BEL[2]	GT11[0].RXCRCOUT[25]
CELL[15].OUT_HALF0_BEL[3]	GT11[0].RXCRCOUT[24]
CELL[15].OUT_HALF0_BEL[4]	GT11[0].RXLOCK
CELL[15].OUT_HALF0_BEL[5]	GT11[0].TXLOCK
CELL[15].OUT_HALF0_BEL[6]	GT11[0].RXLOCKUPDATE
CELL[15].OUT_HALF0_BEL[7]	GT11[0].TXLOCKUPDATE
CELL[15].OUT_HALF1_BEL[0]	GT11[0].RXCRCOUT[27]
CELL[15].OUT_HALF1_BEL[1]	GT11[0].RXCRCOUT[26]
CELL[15].OUT_HALF1_BEL[2]	GT11[0].RXCRCOUT[25]
CELL[15].OUT_HALF1_BEL[3]	GT11[0].RXCRCOUT[24]
CELL[15].OUT_HALF1_BEL[4]	GT11[0].RXLOCK
CELL[15].OUT_HALF1_BEL[5]	GT11[0].TXLOCK
CELL[15].OUT_HALF1_BEL[6]	GT11[0].RXLOCKUPDATE
CELL[15].OUT_HALF1_BEL[7]	GT11[0].TXLOCKUPDATE
CELL[16].IMUX_SR_OPTINV[0]	GT11[1].RXRESET
CELL[16].IMUX_IMUX[0]	GT11[1].TXDATA[0]
CELL[16].IMUX_IMUX[1]	GT11[1].TXDATA[1]
CELL[16].IMUX_IMUX[2]	GT11[1].TXDATA[2]
CELL[16].IMUX_IMUX[3]	GT11[1].TXDATA[3]
CELL[16].IMUX_IMUX[4]	GT11[1].TXCRCIN[7]
CELL[16].IMUX_IMUX[5]	GT11[1].TXCRCIN[6]
CELL[16].IMUX_IMUX[6]	GT11[1].TXCRCIN[5]
CELL[16].IMUX_IMUX[7]	GT11[1].TXCRCIN[4]
CELL[16].IMUX_IMUX[8]	GT11[1].RXCRCIN[7]
CELL[16].IMUX_IMUX[9]	GT11[1].RXCRCIN[6]
CELL[16].IMUX_IMUX[10]	GT11[1].RXCRCIN[5]
CELL[16].IMUX_IMUX[11]	GT11[1].RXCRCIN[4]
CELL[16].IMUX_IMUX[12]	GT11[1].RXUSRVCODAC[0]
CELL[16].IMUX_IMUX[13]	GT11[1].RXUSRVCODAC[1]
CELL[16].IMUX_IMUX[14]	GT11[1].RXUSRVCODAC[2]
CELL[16].IMUX_IMUX[15]	GT11[1].RXUSRVCODAC[3]
CELL[16].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[0]
CELL[16].IMUX_IMUX[17]	GT11[1].TXCHARISK[0]
CELL[16].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[0]
CELL[16].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[0]
CELL[16].OUT_BEST_TMIN[0]	GT11[1].RXDATA[0]
CELL[16].OUT_BEST_TMIN[1]	GT11[1].RXDATA[1]
CELL[16].OUT_BEST_TMIN[2]	GT11[1].RXDATA[2]
CELL[16].OUT_BEST_TMIN[3]	GT11[1].RXDATA[3]
CELL[16].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[0]
CELL[16].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[0]
CELL[16].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[0]
CELL[16].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[0]
CELL[16].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[0]
CELL[16].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[0]
CELL[16].OUT_SEC_TMIN[2]	GT11[1].TXKERR[0]
CELL[16].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[7]
CELL[16].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[6]
CELL[16].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[5]
CELL[16].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[4]
CELL[16].OUT_HALF0_BEL[4]	GT11[1].RXADCN
CELL[16].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[7]
CELL[16].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[6]
CELL[16].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[5]
CELL[16].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[4]
CELL[16].OUT_HALF1_BEL[4]	GT11[1].RXADCN
CELL[16].IMUX_MGT_GREFCLK	GT11[0].GREFCLK, GT11[1].GREFCLK
CELL[16].IMUX_MGT_REFCLK	GT11CLK.REFCLK
CELL[16].OUT_MGT_SYNCLK[0]	GT11[0].REFCLK1, GT11[1].REFCLK1, GT11CLK.SYNCLK1
CELL[16].OUT_MGT_SYNCLK[1]	GT11[0].REFCLK2, GT11[1].REFCLK2, GT11CLK.SYNCLK2
CELL[16].OUT_MGT_RXPCSHCLKOUT[0]	GT11[0].RXPCSHCLKOUT
CELL[16].OUT_MGT_RXPCSHCLKOUT[1]	GT11[1].RXPCSHCLKOUT
CELL[16].OUT_MGT_TXPCSHCLKOUT[0]	GT11[0].TXPCSHCLKOUT
CELL[16].OUT_MGT_TXPCSHCLKOUT[1]	GT11[1].TXPCSHCLKOUT
CELL[17].IMUX_SR_OPTINV[0]	GT11[1].TXRESET
CELL[17].IMUX_IMUX[0]	GT11[1].TXDATA[4]
CELL[17].IMUX_IMUX[1]	GT11[1].TXDATA[5]
CELL[17].IMUX_IMUX[2]	GT11[1].TXDATA[6]
CELL[17].IMUX_IMUX[3]	GT11[1].TXDATA[7]
CELL[17].IMUX_IMUX[4]	GT11[1].TXCRCIN[3]
CELL[17].IMUX_IMUX[5]	GT11[1].TXCRCIN[2]
CELL[17].IMUX_IMUX[6]	GT11[1].TXCRCIN[1]
CELL[17].IMUX_IMUX[7]	GT11[1].TXCRCIN[0]
CELL[17].IMUX_IMUX[8]	GT11[1].RXCRCIN[3]
CELL[17].IMUX_IMUX[9]	GT11[1].RXCRCIN[2]
CELL[17].IMUX_IMUX[10]	GT11[1].RXCRCIN[1]
CELL[17].IMUX_IMUX[11]	GT11[1].RXCRCIN[0]
CELL[17].IMUX_IMUX[12]	GT11[1].RXUSRVCODAC[4]
CELL[17].IMUX_IMUX[13]	GT11[1].RXUSRVCODAC[5]
CELL[17].IMUX_IMUX[14]	GT11[1].RXUSRVCODAC[6]
CELL[17].IMUX_IMUX[15]	GT11[1].RXUSRVCODAC[7]
CELL[17].IMUX_IMUX[16]	GT11[1].TXINTDATAWIDTH[0]
CELL[17].IMUX_IMUX[17]	GT11[1].TXINTDATAWIDTH[1]
CELL[17].IMUX_IMUX[18]	GT11[1].RXINTDATAWIDTH[0]
CELL[17].IMUX_IMUX[19]	GT11[1].RXINTDATAWIDTH[1]
CELL[17].IMUX_IMUX[20]	GT11[1].TXDATAWIDTH[0]
CELL[17].IMUX_IMUX[21]	GT11[1].TXDATAWIDTH[1]
CELL[17].IMUX_IMUX[22]	GT11[1].RXDATAWIDTH[0]
CELL[17].IMUX_IMUX[23]	GT11[1].RXDATAWIDTH[1]
CELL[17].OUT_BEST_TMIN[0]	GT11[1].RXDATA[4]
CELL[17].OUT_BEST_TMIN[1]	GT11[1].RXDATA[5]
CELL[17].OUT_BEST_TMIN[2]	GT11[1].RXDATA[6]
CELL[17].OUT_BEST_TMIN[3]	GT11[1].RXDATA[7]
CELL[17].OUT_BEST_TMIN[4]	GT11[1].RXLOSSOFSYNC[0]
CELL[17].OUT_BEST_TMIN[5]	GT11[1].RXLOSSOFSYNC[1]
CELL[17].OUT_BEST_TMIN[6]	GT11[1].RXSIGDET
CELL[17].OUT_BEST_TMIN[7]	GT11[1].RXADCP
CELL[17].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[3]
CELL[17].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[2]
CELL[17].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[1]
CELL[17].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[0]
CELL[17].OUT_HALF0_BEL[4]	GT11[1].CDRSTATUS[0]
CELL[17].OUT_HALF0_BEL[5]	GT11[1].CDRSTATUS[1]
CELL[17].OUT_HALF0_BEL[6]	GT11[1].CDRSTATUS[2]
CELL[17].OUT_HALF0_BEL[7]	GT11[1].CDRSTATUS[3]
CELL[17].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[3]
CELL[17].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[2]
CELL[17].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[1]
CELL[17].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[0]
CELL[17].OUT_HALF1_BEL[4]	GT11[1].CDRSTATUS[0]
CELL[17].OUT_HALF1_BEL[5]	GT11[1].CDRSTATUS[1]
CELL[17].OUT_HALF1_BEL[6]	GT11[1].CDRSTATUS[2]
CELL[17].OUT_HALF1_BEL[7]	GT11[1].CDRSTATUS[3]
CELL[18].IMUX_IMUX[0]	GT11[1].TXDATA[8]
CELL[18].IMUX_IMUX[1]	GT11[1].TXDATA[9]
CELL[18].IMUX_IMUX[2]	GT11[1].TXDATA[10]
CELL[18].IMUX_IMUX[3]	GT11[1].TXDATA[11]
CELL[18].IMUX_IMUX[4]	GT11[1].TXCRCIN[15]
CELL[18].IMUX_IMUX[5]	GT11[1].TXCRCIN[14]
CELL[18].IMUX_IMUX[6]	GT11[1].TXCRCIN[13]
CELL[18].IMUX_IMUX[7]	GT11[1].TXCRCIN[12]
CELL[18].IMUX_IMUX[8]	GT11[1].RXCRCIN[15]
CELL[18].IMUX_IMUX[9]	GT11[1].RXCRCIN[14]
CELL[18].IMUX_IMUX[10]	GT11[1].RXCRCIN[13]
CELL[18].IMUX_IMUX[11]	GT11[1].RXCRCIN[12]
CELL[18].IMUX_IMUX[12]	GT11[1].RXUSRVCODAC[8]
CELL[18].IMUX_IMUX[13]	GT11[1].RXUSRVCODAC[9]
CELL[18].IMUX_IMUX[14]	GT11[1].RXSYNC
CELL[18].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[1]
CELL[18].IMUX_IMUX[17]	GT11[1].TXCHARISK[1]
CELL[18].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[1]
CELL[18].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[1]
CELL[18].OUT_BEST_TMIN[0]	GT11[1].RXDATA[8]
CELL[18].OUT_BEST_TMIN[1]	GT11[1].RXDATA[9]
CELL[18].OUT_BEST_TMIN[2]	GT11[1].RXDATA[10]
CELL[18].OUT_BEST_TMIN[3]	GT11[1].RXDATA[11]
CELL[18].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[1]
CELL[18].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[1]
CELL[18].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[1]
CELL[18].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[1]
CELL[18].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[1]
CELL[18].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[1]
CELL[18].OUT_SEC_TMIN[2]	GT11[1].TXKERR[1]
CELL[18].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[15]
CELL[18].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[14]
CELL[18].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[13]
CELL[18].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[12]
CELL[18].OUT_HALF0_BEL[4]	GT11[1].CDRSTATUS[4]
CELL[18].OUT_HALF0_BEL[5]	GT11[1].CDRSTATUS[5]
CELL[18].OUT_HALF0_BEL[6]	GT11[1].CDRSTATUS[6]
CELL[18].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[15]
CELL[18].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[14]
CELL[18].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[13]
CELL[18].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[12]
CELL[18].OUT_HALF1_BEL[4]	GT11[1].CDRSTATUS[4]
CELL[18].OUT_HALF1_BEL[5]	GT11[1].CDRSTATUS[5]
CELL[18].OUT_HALF1_BEL[6]	GT11[1].CDRSTATUS[6]
CELL[19].IMUX_IMUX[0]	GT11[1].TXDATA[12]
CELL[19].IMUX_IMUX[1]	GT11[1].TXDATA[13]
CELL[19].IMUX_IMUX[2]	GT11[1].TXDATA[14]
CELL[19].IMUX_IMUX[3]	GT11[1].TXDATA[15]
CELL[19].IMUX_IMUX[4]	GT11[1].TXCRCIN[11]
CELL[19].IMUX_IMUX[5]	GT11[1].TXCRCIN[10]
CELL[19].IMUX_IMUX[6]	GT11[1].TXCRCIN[9]
CELL[19].IMUX_IMUX[7]	GT11[1].TXCRCIN[8]
CELL[19].IMUX_IMUX[8]	GT11[1].RXCRCIN[11]
CELL[19].IMUX_IMUX[9]	GT11[1].RXCRCIN[10]
CELL[19].IMUX_IMUX[10]	GT11[1].RXCRCIN[9]
CELL[19].IMUX_IMUX[11]	GT11[1].RXCRCIN[8]
CELL[19].IMUX_IMUX[12]	GT11[1].ENPCOMMAALIGN
CELL[19].IMUX_IMUX[13]	GT11[1].ENMCOMMAALIGN
CELL[19].IMUX_IMUX[14]	GT11[1].RXDESCRAM64B66BUSE
CELL[19].IMUX_IMUX[15]	GT11[1].RXBLOCKSYNC64B66BUSE
CELL[19].IMUX_IMUX[16]	GT11[1].RXCOMMADETUSE
CELL[19].IMUX_IMUX[17]	GT11[1].RXSLIDE
CELL[19].IMUX_IMUX[18]	GT11[1].TXCLKSTABLE
CELL[19].IMUX_IMUX[19]	GT11[1].RXCLKSTABLE
CELL[19].OUT_BEST_TMIN[0]	GT11[1].RXDATA[12]
CELL[19].OUT_BEST_TMIN[1]	GT11[1].RXDATA[13]
CELL[19].OUT_BEST_TMIN[2]	GT11[1].RXDATA[14]
CELL[19].OUT_BEST_TMIN[3]	GT11[1].RXDATA[15]
CELL[19].OUT_BEST_TMIN[4]	GT11[1].RXVCOHIGH
CELL[19].OUT_BEST_TMIN[5]	GT11[1].TXVCOHIGH
CELL[19].OUT_BEST_TMIN[6]	GT11[1].RXCALFAIL
CELL[19].OUT_BEST_TMIN[7]	GT11[1].TXCALFAIL
CELL[19].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[11]
CELL[19].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[10]
CELL[19].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[9]
CELL[19].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[8]
CELL[19].OUT_HALF0_BEL[4]	GT11[1].CDRSTATUS[7]
CELL[19].OUT_HALF0_BEL[5]	GT11[1].CDRSTATUS[8]
CELL[19].OUT_HALF0_BEL[6]	GT11[1].CDRSTATUS[9]
CELL[19].OUT_HALF0_BEL[7]	GT11[1].CDRSTATUS[10]
CELL[19].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[11]
CELL[19].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[10]
CELL[19].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[9]
CELL[19].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[8]
CELL[19].OUT_HALF1_BEL[4]	GT11[1].CDRSTATUS[7]
CELL[19].OUT_HALF1_BEL[5]	GT11[1].CDRSTATUS[8]
CELL[19].OUT_HALF1_BEL[6]	GT11[1].CDRSTATUS[9]
CELL[19].OUT_HALF1_BEL[7]	GT11[1].CDRSTATUS[10]
CELL[20].IMUX_IMUX[0]	GT11[1].TXDATA[16]
CELL[20].IMUX_IMUX[1]	GT11[1].TXDATA[17]
CELL[20].IMUX_IMUX[2]	GT11[1].TXDATA[18]
CELL[20].IMUX_IMUX[3]	GT11[1].TXDATA[19]
CELL[20].IMUX_IMUX[4]	GT11[1].TXCRCIN[23]
CELL[20].IMUX_IMUX[5]	GT11[1].TXCRCIN[22]
CELL[20].IMUX_IMUX[6]	GT11[1].TXCRCIN[21]
CELL[20].IMUX_IMUX[7]	GT11[1].TXCRCIN[20]
CELL[20].IMUX_IMUX[8]	GT11[1].RXCRCIN[23]
CELL[20].IMUX_IMUX[9]	GT11[1].RXCRCIN[22]
CELL[20].IMUX_IMUX[10]	GT11[1].RXCRCIN[21]
CELL[20].IMUX_IMUX[11]	GT11[1].RXCRCIN[20]
CELL[20].IMUX_IMUX[12]	GT11[1].TXUSRVCODAC[0]
CELL[20].IMUX_IMUX[13]	GT11[1].TXUSRVCODAC[1]
CELL[20].IMUX_IMUX[14]	GT11[1].TXUSRVCODAC[2]
CELL[20].IMUX_IMUX[15]	GT11[1].TXUSRVCODAC[3]
CELL[20].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[2]
CELL[20].IMUX_IMUX[17]	GT11[1].TXCHARISK[2]
CELL[20].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[2]
CELL[20].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[2]
CELL[20].OUT_BEST_TMIN[0]	GT11[1].RXDATA[16]
CELL[20].OUT_BEST_TMIN[1]	GT11[1].RXDATA[17]
CELL[20].OUT_BEST_TMIN[2]	GT11[1].RXDATA[18]
CELL[20].OUT_BEST_TMIN[3]	GT11[1].RXDATA[19]
CELL[20].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[2]
CELL[20].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[2]
CELL[20].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[2]
CELL[20].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[2]
CELL[20].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[2]
CELL[20].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[2]
CELL[20].OUT_SEC_TMIN[2]	GT11[1].TXKERR[2]
CELL[20].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[23]
CELL[20].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[22]
CELL[20].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[21]
CELL[20].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[20]
CELL[20].OUT_HALF0_BEL[4]	GT11[1].CDRSTATUS[11]
CELL[20].OUT_HALF0_BEL[5]	GT11[1].CDRSTATUS[12]
CELL[20].OUT_HALF0_BEL[6]	GT11[1].RXBUFERR
CELL[20].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[23]
CELL[20].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[22]
CELL[20].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[21]
CELL[20].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[20]
CELL[20].OUT_HALF1_BEL[4]	GT11[1].CDRSTATUS[11]
CELL[20].OUT_HALF1_BEL[5]	GT11[1].CDRSTATUS[12]
CELL[20].OUT_HALF1_BEL[6]	GT11[1].RXBUFERR
CELL[21].IMUX_IMUX[0]	GT11[1].TXDATA[20]
CELL[21].IMUX_IMUX[1]	GT11[1].TXDATA[21]
CELL[21].IMUX_IMUX[2]	GT11[1].TXDATA[22]
CELL[21].IMUX_IMUX[3]	GT11[1].TXDATA[23]
CELL[21].IMUX_IMUX[4]	GT11[1].TXCRCIN[19]
CELL[21].IMUX_IMUX[5]	GT11[1].TXCRCIN[18]
CELL[21].IMUX_IMUX[6]	GT11[1].TXCRCIN[17]
CELL[21].IMUX_IMUX[7]	GT11[1].TXCRCIN[16]
CELL[21].IMUX_IMUX[8]	GT11[1].RXCRCIN[19]
CELL[21].IMUX_IMUX[9]	GT11[1].RXCRCIN[18]
CELL[21].IMUX_IMUX[10]	GT11[1].RXCRCIN[17]
CELL[21].IMUX_IMUX[11]	GT11[1].RXCRCIN[16]
CELL[21].IMUX_IMUX[12]	GT11[1].TXUSRVCODAC[4]
CELL[21].IMUX_IMUX[13]	GT11[1].TXUSRVCODAC[5]
CELL[21].IMUX_IMUX[14]	GT11[1].TXUSRVCODAC[6]
CELL[21].IMUX_IMUX[15]	GT11[1].TXUSRVCODAC[7]
CELL[21].IMUX_IMUX[16]	GT11[1].RXCRCINIT
CELL[21].IMUX_IMUX[17]	GT11[1].TXCRCINIT
CELL[21].IMUX_IMUX[18]	GT11[1].TXENOOB
CELL[21].OUT_BEST_TMIN[0]	GT11[1].RXDATA[20]
CELL[21].OUT_BEST_TMIN[1]	GT11[1].RXDATA[21]
CELL[21].OUT_BEST_TMIN[2]	GT11[1].RXDATA[22]
CELL[21].OUT_BEST_TMIN[3]	GT11[1].RXDATA[23]
CELL[21].OUT_BEST_TMIN[4]	GT11[1].DO[4]
CELL[21].OUT_BEST_TMIN[5]	GT11[1].DO[5]
CELL[21].OUT_BEST_TMIN[6]	GT11[1].DO[6]
CELL[21].OUT_BEST_TMIN[7]	GT11[1].DO[7]
CELL[21].OUT_SEC_TMIN[0]	GT11[1].CDRSTATUS[13]
CELL[21].OUT_SEC_TMIN[1]	GT11[1].CDRSTATUS[14]
CELL[21].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[19]
CELL[21].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[18]
CELL[21].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[17]
CELL[21].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[16]
CELL[21].OUT_HALF0_BEL[4]	GT11[1].DO[0]
CELL[21].OUT_HALF0_BEL[5]	GT11[1].DO[1]
CELL[21].OUT_HALF0_BEL[6]	GT11[1].DO[2]
CELL[21].OUT_HALF0_BEL[7]	GT11[1].DO[3]
CELL[21].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[19]
CELL[21].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[18]
CELL[21].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[17]
CELL[21].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[16]
CELL[21].OUT_HALF1_BEL[4]	GT11[1].DO[0]
CELL[21].OUT_HALF1_BEL[5]	GT11[1].DO[1]
CELL[21].OUT_HALF1_BEL[6]	GT11[1].DO[2]
CELL[21].OUT_HALF1_BEL[7]	GT11[1].DO[3]
CELL[22].IMUX_CLK_OPTINV[0]	GT11[1].RXUSRCLK
CELL[22].IMUX_CLK_OPTINV[1]	GT11[1].RXUSRCLK2
CELL[22].IMUX_CLK_OPTINV[2]	GT11[1].TXUSRCLK
CELL[22].IMUX_CLK_OPTINV[3]	GT11[1].TXUSRCLK2
CELL[22].IMUX_IMUX[0]	GT11[1].TXDATA[24]
CELL[22].IMUX_IMUX[1]	GT11[1].TXDATA[25]
CELL[22].IMUX_IMUX[2]	GT11[1].TXDATA[26]
CELL[22].IMUX_IMUX[3]	GT11[1].TXDATA[27]
CELL[22].IMUX_IMUX[4]	GT11[1].TXCRCIN[31]
CELL[22].IMUX_IMUX[5]	GT11[1].TXCRCIN[30]
CELL[22].IMUX_IMUX[6]	GT11[1].TXCRCIN[29]
CELL[22].IMUX_IMUX[7]	GT11[1].TXCRCIN[28]
CELL[22].IMUX_IMUX[8]	GT11[1].RXCRCIN[31]
CELL[22].IMUX_IMUX[9]	GT11[1].RXCRCIN[30]
CELL[22].IMUX_IMUX[10]	GT11[1].RXCRCIN[29]
CELL[22].IMUX_IMUX[11]	GT11[1].RXCRCIN[28]
CELL[22].IMUX_IMUX[12]	GT11[1].DADDR[0]
CELL[22].IMUX_IMUX[13]	GT11[1].DADDR[1]
CELL[22].IMUX_IMUX[14]	GT11[1].DADDR[2]
CELL[22].IMUX_IMUX[15]	GT11[1].DADDR[3]
CELL[22].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[3]
CELL[22].IMUX_IMUX[17]	GT11[1].TXCHARISK[3]
CELL[22].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[3]
CELL[22].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[3]
CELL[22].IMUX_IMUX[20]	GT11[1].TXUSRVCODAC[8]
CELL[22].IMUX_IMUX[21]	GT11[1].TXUSRVCODAC[9]
CELL[22].OUT_BEST_TMIN[0]	GT11[1].RXDATA[24]
CELL[22].OUT_BEST_TMIN[1]	GT11[1].RXDATA[25]
CELL[22].OUT_BEST_TMIN[2]	GT11[1].RXDATA[26]
CELL[22].OUT_BEST_TMIN[3]	GT11[1].RXDATA[27]
CELL[22].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[3]
CELL[22].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[3]
CELL[22].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[3]
CELL[22].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[3]
CELL[22].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[3]
CELL[22].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[3]
CELL[22].OUT_SEC_TMIN[2]	GT11[1].TXKERR[3]
CELL[22].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[31]
CELL[22].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[30]
CELL[22].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[29]
CELL[22].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[28]
CELL[22].OUT_HALF0_BEL[4]	GT11[1].CDRSTATUS[15]
CELL[22].OUT_HALF0_BEL[5]	GT11[1].CDRSTATUS[16]
CELL[22].OUT_HALF0_BEL[6]	GT11[1].TXADCN
CELL[22].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[31]
CELL[22].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[30]
CELL[22].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[29]
CELL[22].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[28]
CELL[22].OUT_HALF1_BEL[4]	GT11[1].CDRSTATUS[15]
CELL[22].OUT_HALF1_BEL[5]	GT11[1].CDRSTATUS[16]
CELL[22].OUT_HALF1_BEL[6]	GT11[1].TXADCN
CELL[23].IMUX_SR_OPTINV[0]	GT11[1].RXCRCRESET
CELL[23].IMUX_CLK_OPTINV[0]	GT11[1].RXCRCINTCLK
CELL[23].IMUX_CLK_OPTINV[1]	GT11[1].TXCRCINTCLK
CELL[23].IMUX_CE_OPTINV[0]	GT11[1].RXCRCDATAVALID
CELL[23].IMUX_CE_OPTINV[1]	GT11[1].TXCRCDATAVALID
CELL[23].IMUX_IMUX[0]	GT11[1].TXDATA[28]
CELL[23].IMUX_IMUX[1]	GT11[1].TXDATA[29]
CELL[23].IMUX_IMUX[2]	GT11[1].TXDATA[30]
CELL[23].IMUX_IMUX[3]	GT11[1].TXDATA[31]
CELL[23].IMUX_IMUX[4]	GT11[1].TXCRCIN[27]
CELL[23].IMUX_IMUX[5]	GT11[1].TXCRCIN[26]
CELL[23].IMUX_IMUX[6]	GT11[1].TXCRCIN[25]
CELL[23].IMUX_IMUX[7]	GT11[1].TXCRCIN[24]
CELL[23].IMUX_IMUX[8]	GT11[1].RXCRCIN[27]
CELL[23].IMUX_IMUX[9]	GT11[1].RXCRCIN[26]
CELL[23].IMUX_IMUX[10]	GT11[1].RXCRCIN[25]
CELL[23].IMUX_IMUX[11]	GT11[1].RXCRCIN[24]
CELL[23].IMUX_IMUX[12]	GT11[1].DI[0]
CELL[23].IMUX_IMUX[13]	GT11[1].DI[1]
CELL[23].IMUX_IMUX[14]	GT11[1].DI[2]
CELL[23].IMUX_IMUX[15]	GT11[1].DI[3]
CELL[23].IMUX_IMUX[16]	GT11[1].DI[4]
CELL[23].IMUX_IMUX[17]	GT11[1].DI[5]
CELL[23].IMUX_IMUX[18]	GT11[1].DI[6]
CELL[23].IMUX_IMUX[19]	GT11[1].DI[7]
CELL[23].IMUX_IMUX[20]	GT11[1].DADDR[4]
CELL[23].IMUX_IMUX[21]	GT11[1].DADDR[5]
CELL[23].IMUX_IMUX[22]	GT11[1].DADDR[6]
CELL[23].IMUX_IMUX[23]	GT11[1].DADDR[7]
CELL[23].OUT_BEST_TMIN[0]	GT11[1].RXDATA[28]
CELL[23].OUT_BEST_TMIN[1]	GT11[1].RXDATA[29]
CELL[23].OUT_BEST_TMIN[2]	GT11[1].RXDATA[30]
CELL[23].OUT_BEST_TMIN[3]	GT11[1].RXDATA[31]
CELL[23].OUT_BEST_TMIN[4]	GT11[1].RXRECCLK1
CELL[23].OUT_BEST_TMIN[5]	GT11[1].RXRECCLK2
CELL[23].OUT_BEST_TMIN[6]	GT11[1].TXOUTCLK1
CELL[23].OUT_BEST_TMIN[7]	GT11[1].TXOUTCLK2
CELL[23].OUT_SEC_TMIN[0]	GT11[1].DRDY
CELL[23].OUT_SEC_TMIN[1]	GT11[1].TXADCP
CELL[23].OUT_HALF0_BEL[0]	GT11[1].TXCRCOUT[27]
CELL[23].OUT_HALF0_BEL[1]	GT11[1].TXCRCOUT[26]
CELL[23].OUT_HALF0_BEL[2]	GT11[1].TXCRCOUT[25]
CELL[23].OUT_HALF0_BEL[3]	GT11[1].TXCRCOUT[24]
CELL[23].OUT_HALF0_BEL[4]	GT11[1].DO[8]
CELL[23].OUT_HALF0_BEL[5]	GT11[1].DO[9]
CELL[23].OUT_HALF0_BEL[6]	GT11[1].DO[10]
CELL[23].OUT_HALF0_BEL[7]	GT11[1].DO[11]
CELL[23].OUT_HALF1_BEL[0]	GT11[1].TXCRCOUT[27]
CELL[23].OUT_HALF1_BEL[1]	GT11[1].TXCRCOUT[26]
CELL[23].OUT_HALF1_BEL[2]	GT11[1].TXCRCOUT[25]
CELL[23].OUT_HALF1_BEL[3]	GT11[1].TXCRCOUT[24]
CELL[23].OUT_HALF1_BEL[4]	GT11[1].DO[8]
CELL[23].OUT_HALF1_BEL[5]	GT11[1].DO[9]
CELL[23].OUT_HALF1_BEL[6]	GT11[1].DO[10]
CELL[23].OUT_HALF1_BEL[7]	GT11[1].DO[11]
CELL[24].IMUX_SR_OPTINV[0]	GT11[1].TXCRCRESET
CELL[24].IMUX_CLK_OPTINV[0]	GT11[1].TXCRCCLK
CELL[24].IMUX_CLK_OPTINV[1]	GT11[1].RXCRCCLK
CELL[24].IMUX_CLK_OPTINV[3]	GT11[1].DCLK
CELL[24].IMUX_CE_OPTINV[0]	GT11[1].DEN
CELL[24].IMUX_CE_OPTINV[1]	GT11[1].DWE
CELL[24].IMUX_IMUX[0]	GT11[1].TXDATA[32]
CELL[24].IMUX_IMUX[1]	GT11[1].TXDATA[33]
CELL[24].IMUX_IMUX[2]	GT11[1].TXDATA[34]
CELL[24].IMUX_IMUX[3]	GT11[1].TXDATA[35]
CELL[24].IMUX_IMUX[4]	GT11[1].TXCRCIN[39]
CELL[24].IMUX_IMUX[5]	GT11[1].TXCRCIN[38]
CELL[24].IMUX_IMUX[6]	GT11[1].TXCRCIN[37]
CELL[24].IMUX_IMUX[7]	GT11[1].TXCRCIN[36]
CELL[24].IMUX_IMUX[8]	GT11[1].RXCRCIN[39]
CELL[24].IMUX_IMUX[9]	GT11[1].RXCRCIN[38]
CELL[24].IMUX_IMUX[10]	GT11[1].RXCRCIN[37]
CELL[24].IMUX_IMUX[11]	GT11[1].RXCRCIN[36]
CELL[24].IMUX_IMUX[12]	GT11[1].DI[8]
CELL[24].IMUX_IMUX[13]	GT11[1].DI[9]
CELL[24].IMUX_IMUX[14]	GT11[1].DI[10]
CELL[24].IMUX_IMUX[15]	GT11[1].DI[11]
CELL[24].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[4]
CELL[24].IMUX_IMUX[17]	GT11[1].TXCHARISK[4]
CELL[24].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[4]
CELL[24].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[4]
CELL[24].IMUX_IMUX[20]	GT11[1].DI[12]
CELL[24].IMUX_IMUX[21]	GT11[1].DI[13]
CELL[24].IMUX_IMUX[22]	GT11[1].DI[14]
CELL[24].IMUX_IMUX[23]	GT11[1].DI[15]
CELL[24].OUT_BEST_TMIN[0]	GT11[1].RXDATA[32]
CELL[24].OUT_BEST_TMIN[1]	GT11[1].RXDATA[33]
CELL[24].OUT_BEST_TMIN[2]	GT11[1].RXDATA[34]
CELL[24].OUT_BEST_TMIN[3]	GT11[1].RXDATA[35]
CELL[24].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[4]
CELL[24].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[4]
CELL[24].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[4]
CELL[24].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[4]
CELL[24].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[4]
CELL[24].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[4]
CELL[24].OUT_SEC_TMIN[2]	GT11[1].TXKERR[4]
CELL[24].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[7]
CELL[24].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[6]
CELL[24].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[5]
CELL[24].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[4]
CELL[24].OUT_HALF0_BEL[4]	GT11[1].CDRSTATUS[17]
CELL[24].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[7]
CELL[24].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[6]
CELL[24].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[5]
CELL[24].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[4]
CELL[24].OUT_HALF1_BEL[4]	GT11[1].CDRSTATUS[17]
CELL[25].IMUX_SR_OPTINV[0]	GT11[1].RXPMARESET
CELL[25].IMUX_IMUX[0]	GT11[1].TXDATA[36]
CELL[25].IMUX_IMUX[1]	GT11[1].TXDATA[37]
CELL[25].IMUX_IMUX[2]	GT11[1].TXDATA[38]
CELL[25].IMUX_IMUX[3]	GT11[1].TXDATA[39]
CELL[25].IMUX_IMUX[4]	GT11[1].TXCRCIN[35]
CELL[25].IMUX_IMUX[5]	GT11[1].TXCRCIN[34]
CELL[25].IMUX_IMUX[6]	GT11[1].TXCRCIN[33]
CELL[25].IMUX_IMUX[7]	GT11[1].TXCRCIN[32]
CELL[25].IMUX_IMUX[8]	GT11[1].RXCRCIN[35]
CELL[25].IMUX_IMUX[9]	GT11[1].RXCRCIN[34]
CELL[25].IMUX_IMUX[10]	GT11[1].RXCRCIN[33]
CELL[25].IMUX_IMUX[11]	GT11[1].RXCRCIN[32]
CELL[25].IMUX_IMUX[12]	GT11[1].RXCRCPD
CELL[25].IMUX_IMUX[13]	GT11[1].TXCRCPD
CELL[25].IMUX_IMUX[14]	GT11[1].MGTADCSEL[0]
CELL[25].IMUX_IMUX[15]	GT11[1].MGTADCSEL[1]
CELL[25].IMUX_IMUX[16]	GT11[1].MGTADCSEL[2]
CELL[25].IMUX_IMUX[17]	GT11[1].MGTADCSEL[3]
CELL[25].IMUX_IMUX[18]	GT11[1].MGTADCSEL[4]
CELL[25].OUT_BEST_TMIN[0]	GT11[1].RXDATA[36]
CELL[25].OUT_BEST_TMIN[1]	GT11[1].RXDATA[37]
CELL[25].OUT_BEST_TMIN[2]	GT11[1].RXDATA[38]
CELL[25].OUT_BEST_TMIN[3]	GT11[1].RXDATA[39]
CELL[25].OUT_BEST_TMIN[4]	GT11[1].RXREALIGN
CELL[25].OUT_BEST_TMIN[5]	GT11[1].RXCOMMADET
CELL[25].OUT_SEC_TMIN[0]	GT11[1].TXFDETSTATE[0]
CELL[25].OUT_SEC_TMIN[1]	GT11[1].TXFDETSTATE[1]
CELL[25].OUT_SEC_TMIN[2]	GT11[1].TXFDETSTATE[2]
CELL[25].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[3]
CELL[25].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[2]
CELL[25].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[1]
CELL[25].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[0]
CELL[25].OUT_HALF0_BEL[4]	GT11[1].DO[12]
CELL[25].OUT_HALF0_BEL[5]	GT11[1].DO[13]
CELL[25].OUT_HALF0_BEL[6]	GT11[1].DO[14]
CELL[25].OUT_HALF0_BEL[7]	GT11[1].DO[15]
CELL[25].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[3]
CELL[25].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[2]
CELL[25].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[1]
CELL[25].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[0]
CELL[25].OUT_HALF1_BEL[4]	GT11[1].DO[12]
CELL[25].OUT_HALF1_BEL[5]	GT11[1].DO[13]
CELL[25].OUT_HALF1_BEL[6]	GT11[1].DO[14]
CELL[25].OUT_HALF1_BEL[7]	GT11[1].DO[15]
CELL[26].IMUX_SR_OPTINV[0]	GT11[1].TXPMARESET
CELL[26].IMUX_IMUX[0]	GT11[1].TXDATA[40]
CELL[26].IMUX_IMUX[1]	GT11[1].TXDATA[41]
CELL[26].IMUX_IMUX[2]	GT11[1].TXDATA[42]
CELL[26].IMUX_IMUX[3]	GT11[1].TXDATA[43]
CELL[26].IMUX_IMUX[4]	GT11[1].TXCRCIN[47]
CELL[26].IMUX_IMUX[5]	GT11[1].TXCRCIN[46]
CELL[26].IMUX_IMUX[6]	GT11[1].TXCRCIN[45]
CELL[26].IMUX_IMUX[7]	GT11[1].TXCRCIN[44]
CELL[26].IMUX_IMUX[8]	GT11[1].RXCRCIN[47]
CELL[26].IMUX_IMUX[9]	GT11[1].RXCRCIN[46]
CELL[26].IMUX_IMUX[10]	GT11[1].RXCRCIN[45]
CELL[26].IMUX_IMUX[11]	GT11[1].RXCRCIN[44]
CELL[26].IMUX_IMUX[12]	GT11[1].RXUSRLOCK
CELL[26].IMUX_IMUX[13]	GT11[1].RXUSRVCOCAL
CELL[26].IMUX_IMUX[14]	GT11[1].TXUSRLOCK
CELL[26].IMUX_IMUX[15]	GT11[1].TXUSRVCOCAL
CELL[26].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[5]
CELL[26].IMUX_IMUX[17]	GT11[1].TXCHARISK[5]
CELL[26].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[5]
CELL[26].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[5]
CELL[26].OUT_BEST_TMIN[0]	GT11[1].RXDATA[40]
CELL[26].OUT_BEST_TMIN[1]	GT11[1].RXDATA[41]
CELL[26].OUT_BEST_TMIN[2]	GT11[1].RXDATA[42]
CELL[26].OUT_BEST_TMIN[3]	GT11[1].RXDATA[43]
CELL[26].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[5]
CELL[26].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[5]
CELL[26].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[5]
CELL[26].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[5]
CELL[26].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[5]
CELL[26].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[5]
CELL[26].OUT_SEC_TMIN[2]	GT11[1].TXKERR[5]
CELL[26].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[15]
CELL[26].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[14]
CELL[26].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[13]
CELL[26].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[12]
CELL[26].OUT_HALF0_BEL[4]	GT11[1].TXFCALSTATE[0]
CELL[26].OUT_HALF0_BEL[5]	GT11[1].TXFCALSTATE[1]
CELL[26].OUT_HALF0_BEL[6]	GT11[1].TXFCALSTATE[2]
CELL[26].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[15]
CELL[26].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[14]
CELL[26].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[13]
CELL[26].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[12]
CELL[26].OUT_HALF1_BEL[4]	GT11[1].TXFCALSTATE[0]
CELL[26].OUT_HALF1_BEL[5]	GT11[1].TXFCALSTATE[1]
CELL[26].OUT_HALF1_BEL[6]	GT11[1].TXFCALSTATE[2]
CELL[27].IMUX_IMUX[0]	GT11[1].TXDATA[44]
CELL[27].IMUX_IMUX[1]	GT11[1].TXDATA[45]
CELL[27].IMUX_IMUX[2]	GT11[1].TXDATA[46]
CELL[27].IMUX_IMUX[3]	GT11[1].TXDATA[47]
CELL[27].IMUX_IMUX[4]	GT11[1].TXCRCIN[43]
CELL[27].IMUX_IMUX[5]	GT11[1].TXCRCIN[42]
CELL[27].IMUX_IMUX[6]	GT11[1].TXCRCIN[41]
CELL[27].IMUX_IMUX[7]	GT11[1].TXCRCIN[40]
CELL[27].IMUX_IMUX[8]	GT11[1].RXCRCIN[43]
CELL[27].IMUX_IMUX[9]	GT11[1].RXCRCIN[42]
CELL[27].IMUX_IMUX[10]	GT11[1].RXCRCIN[41]
CELL[27].IMUX_IMUX[11]	GT11[1].RXCRCIN[40]
CELL[27].IMUX_IMUX[12]	GT11[1].TXSYNC
CELL[27].IMUX_IMUX[17]	GT11[1].RXCRCDATAWIDTH[0]
CELL[27].IMUX_IMUX[18]	GT11[1].RXCRCDATAWIDTH[1]
CELL[27].IMUX_IMUX[19]	GT11[1].RXCRCDATAWIDTH[2]
CELL[27].IMUX_IMUX[20]	GT11[1].TXCRCDATAWIDTH[0]
CELL[27].IMUX_IMUX[21]	GT11[1].TXCRCDATAWIDTH[1]
CELL[27].IMUX_IMUX[22]	GT11[1].TXCRCDATAWIDTH[2]
CELL[27].OUT_BEST_TMIN[0]	GT11[1].RXDATA[44]
CELL[27].OUT_BEST_TMIN[1]	GT11[1].RXDATA[45]
CELL[27].OUT_BEST_TMIN[2]	GT11[1].RXDATA[46]
CELL[27].OUT_BEST_TMIN[3]	GT11[1].RXDATA[47]
CELL[27].OUT_BEST_TMIN[4]	GT11[1].CHBONDO[0]
CELL[27].OUT_BEST_TMIN[5]	GT11[1].CHBONDO[1]
CELL[27].OUT_BEST_TMIN[6]	GT11[1].CHBONDO[2]
CELL[27].OUT_BEST_TMIN[7]	GT11[1].CHBONDO[3]
CELL[27].OUT_SEC_TMIN[0]	GT11[1].CHBONDO[4]
CELL[27].OUT_SEC_TMIN[1]	GT11[1].SCANOUT[2]
CELL[27].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[11]
CELL[27].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[10]
CELL[27].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[9]
CELL[27].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[8]
CELL[27].OUT_HALF0_BEL[4]	GT11[1].RXCYCLELIMIT
CELL[27].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[11]
CELL[27].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[10]
CELL[27].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[9]
CELL[27].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[8]
CELL[27].OUT_HALF1_BEL[4]	GT11[1].RXCYCLELIMIT
CELL[28].IMUX_CE_OPTINV[0]	GT11[1].SCANEN[2]
CELL[28].IMUX_CE_OPTINV[1]	GT11[1].SCANMODE[2]
CELL[28].IMUX_IMUX[0]	GT11[1].TXDATA[48]
CELL[28].IMUX_IMUX[1]	GT11[1].TXDATA[49]
CELL[28].IMUX_IMUX[2]	GT11[1].TXDATA[50]
CELL[28].IMUX_IMUX[3]	GT11[1].TXDATA[51]
CELL[28].IMUX_IMUX[4]	GT11[1].TXCRCIN[55]
CELL[28].IMUX_IMUX[5]	GT11[1].TXCRCIN[54]
CELL[28].IMUX_IMUX[6]	GT11[1].TXCRCIN[53]
CELL[28].IMUX_IMUX[7]	GT11[1].TXCRCIN[52]
CELL[28].IMUX_IMUX[8]	GT11[1].RXCRCIN[55]
CELL[28].IMUX_IMUX[9]	GT11[1].RXCRCIN[54]
CELL[28].IMUX_IMUX[10]	GT11[1].RXCRCIN[53]
CELL[28].IMUX_IMUX[11]	GT11[1].RXCRCIN[52]
CELL[28].IMUX_IMUX[12]	GT11[1].RXDEC8B10BUSE
CELL[28].IMUX_IMUX[13]	GT11[1].RXDEC64B66BUSE
CELL[28].IMUX_IMUX[14]	GT11[1].TESTMEMORY
CELL[28].IMUX_IMUX[15]	GT11[1].RXIGNOREBTF
CELL[28].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[6]
CELL[28].IMUX_IMUX[17]	GT11[1].TXCHARISK[6]
CELL[28].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[6]
CELL[28].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[6]
CELL[28].OUT_BEST_TMIN[0]	GT11[1].RXDATA[48]
CELL[28].OUT_BEST_TMIN[1]	GT11[1].RXDATA[49]
CELL[28].OUT_BEST_TMIN[2]	GT11[1].RXDATA[50]
CELL[28].OUT_BEST_TMIN[3]	GT11[1].RXDATA[51]
CELL[28].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[6]
CELL[28].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[6]
CELL[28].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[6]
CELL[28].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[6]
CELL[28].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[6]
CELL[28].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[6]
CELL[28].OUT_SEC_TMIN[2]	GT11[1].TXKERR[6]
CELL[28].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[23]
CELL[28].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[22]
CELL[28].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[21]
CELL[28].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[20]
CELL[28].OUT_HALF0_BEL[4]	GT11[1].TXCOARSEST
CELL[28].OUT_HALF0_BEL[5]	GT11[1].TXENABLECAL
CELL[28].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[23]
CELL[28].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[22]
CELL[28].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[21]
CELL[28].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[20]
CELL[28].OUT_HALF1_BEL[4]	GT11[1].TXCOARSEST
CELL[28].OUT_HALF1_BEL[5]	GT11[1].TXENABLECAL
CELL[29].IMUX_CE_OPTINV[0]	GT11[1].SCANMODE[0]
CELL[29].IMUX_CE_OPTINV[1]	GT11[1].SCANMODE[1]
CELL[29].IMUX_IMUX[0]	GT11[1].TXDATA[52]
CELL[29].IMUX_IMUX[1]	GT11[1].TXDATA[53]
CELL[29].IMUX_IMUX[2]	GT11[1].TXDATA[54]
CELL[29].IMUX_IMUX[3]	GT11[1].TXDATA[55]
CELL[29].IMUX_IMUX[4]	GT11[1].TXCRCIN[51]
CELL[29].IMUX_IMUX[5]	GT11[1].TXCRCIN[50]
CELL[29].IMUX_IMUX[6]	GT11[1].TXCRCIN[49]
CELL[29].IMUX_IMUX[7]	GT11[1].TXCRCIN[48]
CELL[29].IMUX_IMUX[8]	GT11[1].RXCRCIN[51]
CELL[29].IMUX_IMUX[9]	GT11[1].RXCRCIN[50]
CELL[29].IMUX_IMUX[10]	GT11[1].RXCRCIN[49]
CELL[29].IMUX_IMUX[11]	GT11[1].RXCRCIN[48]
CELL[29].IMUX_IMUX[12]	GT11[1].CHBONDI[0]
CELL[29].IMUX_IMUX[13]	GT11[1].CHBONDI[1]
CELL[29].IMUX_IMUX[14]	GT11[1].CHBONDI[2]
CELL[29].IMUX_IMUX[15]	GT11[1].CHBONDI[3]
CELL[29].IMUX_IMUX[16]	GT11[1].CHBONDI[4]
CELL[29].OUT_BEST_TMIN[0]	GT11[1].RXDATA[52]
CELL[29].OUT_BEST_TMIN[1]	GT11[1].RXDATA[53]
CELL[29].OUT_BEST_TMIN[2]	GT11[1].RXDATA[54]
CELL[29].OUT_BEST_TMIN[3]	GT11[1].RXDATA[55]
CELL[29].OUT_BEST_TMIN[4]	GT11[1].RXSTATUS[5]
CELL[29].OUT_BEST_TMIN[5]	GT11[1].TXBUFERR
CELL[29].OUT_BEST_TMIN[6]	GT11[1].SCANOUT[0]
CELL[29].OUT_BEST_TMIN[7]	GT11[1].SCANOUT[1]
CELL[29].OUT_SEC_TMIN[0]	GT11[1].RXFDETSTATE[0]
CELL[29].OUT_SEC_TMIN[1]	GT11[1].RXFDETSTATE[1]
CELL[29].OUT_SEC_TMIN[2]	GT11[1].RXFDETSTATE[2]
CELL[29].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[19]
CELL[29].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[18]
CELL[29].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[17]
CELL[29].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[16]
CELL[29].OUT_HALF0_BEL[4]	GT11[1].TXCYCLELIMIT
CELL[29].OUT_HALF0_BEL[5]	GT11[1].RXSTATUS[3]
CELL[29].OUT_HALF0_BEL[6]	GT11[1].RXSTATUS[4]
CELL[29].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[19]
CELL[29].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[18]
CELL[29].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[17]
CELL[29].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[16]
CELL[29].OUT_HALF1_BEL[4]	GT11[1].TXCYCLELIMIT
CELL[29].OUT_HALF1_BEL[5]	GT11[1].RXSTATUS[3]
CELL[29].OUT_HALF1_BEL[6]	GT11[1].RXSTATUS[4]
CELL[30].IMUX_CE_OPTINV[0]	GT11[1].SCANEN[0]
CELL[30].IMUX_CE_OPTINV[1]	GT11[1].SCANEN[1]
CELL[30].IMUX_IMUX[0]	GT11[1].TXDATA[56]
CELL[30].IMUX_IMUX[1]	GT11[1].TXDATA[57]
CELL[30].IMUX_IMUX[2]	GT11[1].TXDATA[58]
CELL[30].IMUX_IMUX[3]	GT11[1].TXDATA[59]
CELL[30].IMUX_IMUX[4]	GT11[1].TXCRCIN[63]
CELL[30].IMUX_IMUX[5]	GT11[1].TXCRCIN[62]
CELL[30].IMUX_IMUX[6]	GT11[1].TXCRCIN[61]
CELL[30].IMUX_IMUX[7]	GT11[1].TXCRCIN[60]
CELL[30].IMUX_IMUX[8]	GT11[1].RXCRCIN[63]
CELL[30].IMUX_IMUX[9]	GT11[1].RXCRCIN[62]
CELL[30].IMUX_IMUX[10]	GT11[1].RXCRCIN[61]
CELL[30].IMUX_IMUX[11]	GT11[1].RXCRCIN[60]
CELL[30].IMUX_IMUX[12]	GT11[1].TXENC8B10BUSE
CELL[30].IMUX_IMUX[13]	GT11[1].TXENC64B66BUSE
CELL[30].IMUX_IMUX[14]	GT11[1].TXSCRAM64B66BUSE
CELL[30].IMUX_IMUX[15]	GT11[1].TXGEARBOX64B66BUSE
CELL[30].IMUX_IMUX[16]	GT11[1].TXBYPASS8B10B[7]
CELL[30].IMUX_IMUX[17]	GT11[1].TXCHARISK[7]
CELL[30].IMUX_IMUX[18]	GT11[1].TXCHARDISPMODE[7]
CELL[30].IMUX_IMUX[19]	GT11[1].TXCHARDISPVAL[7]
CELL[30].OUT_BEST_TMIN[0]	GT11[1].RXDATA[56]
CELL[30].OUT_BEST_TMIN[1]	GT11[1].RXDATA[57]
CELL[30].OUT_BEST_TMIN[2]	GT11[1].RXDATA[58]
CELL[30].OUT_BEST_TMIN[3]	GT11[1].RXDATA[59]
CELL[30].OUT_BEST_TMIN[4]	GT11[1].RXDISPERR[7]
CELL[30].OUT_BEST_TMIN[5]	GT11[1].RXNOTINTABLE[7]
CELL[30].OUT_BEST_TMIN[6]	GT11[1].RXCHARISK[7]
CELL[30].OUT_BEST_TMIN[7]	GT11[1].RXCHARISCOMMA[7]
CELL[30].OUT_SEC_TMIN[0]	GT11[1].RXRUNDISP[7]
CELL[30].OUT_SEC_TMIN[1]	GT11[1].TXRUNDISP[7]
CELL[30].OUT_SEC_TMIN[2]	GT11[1].TXKERR[7]
CELL[30].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[31]
CELL[30].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[30]
CELL[30].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[29]
CELL[30].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[28]
CELL[30].OUT_HALF0_BEL[4]	GT11[1].RXFCALSTATE[0]
CELL[30].OUT_HALF0_BEL[5]	GT11[1].RXFCALSTATE[1]
CELL[30].OUT_HALF0_BEL[6]	GT11[1].RXFCALSTATE[2]
CELL[30].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[31]
CELL[30].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[30]
CELL[30].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[29]
CELL[30].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[28]
CELL[30].OUT_HALF1_BEL[4]	GT11[1].RXFCALSTATE[0]
CELL[30].OUT_HALF1_BEL[5]	GT11[1].RXFCALSTATE[1]
CELL[30].OUT_HALF1_BEL[6]	GT11[1].RXFCALSTATE[2]
CELL[31].IMUX_IMUX[0]	GT11[1].TXDATA[60]
CELL[31].IMUX_IMUX[1]	GT11[1].TXDATA[61]
CELL[31].IMUX_IMUX[2]	GT11[1].TXDATA[62]
CELL[31].IMUX_IMUX[3]	GT11[1].TXDATA[63]
CELL[31].IMUX_IMUX[4]	GT11[1].TXCRCIN[59]
CELL[31].IMUX_IMUX[5]	GT11[1].TXCRCIN[58]
CELL[31].IMUX_IMUX[6]	GT11[1].TXCRCIN[57]
CELL[31].IMUX_IMUX[7]	GT11[1].TXCRCIN[56]
CELL[31].IMUX_IMUX[8]	GT11[1].RXCRCIN[59]
CELL[31].IMUX_IMUX[9]	GT11[1].RXCRCIN[58]
CELL[31].IMUX_IMUX[10]	GT11[1].RXCRCIN[57]
CELL[31].IMUX_IMUX[11]	GT11[1].RXCRCIN[56]
CELL[31].IMUX_IMUX[12]	GT11[1].ENCHANSYNC
CELL[31].IMUX_IMUX[13]	GT11[1].POWERDOWN
CELL[31].IMUX_IMUX[14]	GT11[1].RXPOLARITY
CELL[31].IMUX_IMUX[15]	GT11[1].LOOPBACK[0]
CELL[31].IMUX_IMUX[16]	GT11[1].LOOPBACK[1]
CELL[31].IMUX_IMUX[17]	GT11[1].TXPOLARITY
CELL[31].IMUX_IMUX[18]	GT11[1].TXINHIBIT
CELL[31].IMUX_IMUX[19]	GT11[1].SCANIN[0]
CELL[31].IMUX_IMUX[20]	GT11[1].SCANIN[1]
CELL[31].IMUX_IMUX[21]	GT11[1].SCANIN[2]
CELL[31].OUT_BEST_TMIN[0]	GT11[1].RXDATA[60]
CELL[31].OUT_BEST_TMIN[1]	GT11[1].RXDATA[61]
CELL[31].OUT_BEST_TMIN[2]	GT11[1].RXDATA[62]
CELL[31].OUT_BEST_TMIN[3]	GT11[1].RXDATA[63]
CELL[31].OUT_BEST_TMIN[4]	GT11[1].RXSTATUS[0]
CELL[31].OUT_BEST_TMIN[5]	GT11[1].RXSTATUS[1]
CELL[31].OUT_BEST_TMIN[6]	GT11[1].RXSTATUS[2]
CELL[31].OUT_SEC_TMIN[0]	GT11[1].RXCOARSEST
CELL[31].OUT_SEC_TMIN[1]	GT11[1].RXENABLECAL
CELL[31].OUT_HALF0_BEL[0]	GT11[1].RXCRCOUT[27]
CELL[31].OUT_HALF0_BEL[1]	GT11[1].RXCRCOUT[26]
CELL[31].OUT_HALF0_BEL[2]	GT11[1].RXCRCOUT[25]
CELL[31].OUT_HALF0_BEL[3]	GT11[1].RXCRCOUT[24]
CELL[31].OUT_HALF0_BEL[4]	GT11[1].RXLOCK
CELL[31].OUT_HALF0_BEL[5]	GT11[1].TXLOCK
CELL[31].OUT_HALF0_BEL[6]	GT11[1].RXLOCKUPDATE
CELL[31].OUT_HALF0_BEL[7]	GT11[1].TXLOCKUPDATE
CELL[31].OUT_HALF1_BEL[0]	GT11[1].RXCRCOUT[27]
CELL[31].OUT_HALF1_BEL[1]	GT11[1].RXCRCOUT[26]
CELL[31].OUT_HALF1_BEL[2]	GT11[1].RXCRCOUT[25]
CELL[31].OUT_HALF1_BEL[3]	GT11[1].RXCRCOUT[24]
CELL[31].OUT_HALF1_BEL[4]	GT11[1].RXLOCK
CELL[31].OUT_HALF1_BEL[5]	GT11[1].TXLOCK
CELL[31].OUT_HALF1_BEL[6]	GT11[1].RXLOCKUPDATE
CELL[31].OUT_HALF1_BEL[7]	GT11[1].TXLOCKUPDATE

Bitstream

virtex4 MGT rect MAIN[0]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 24
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 15 GT11[0]: TXCRCINITVAL bit 31
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 14 GT11[0]: TXCRCINITVAL bit 30
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 13 GT11[0]: TXCRCINITVAL bit 29
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 12 GT11[0]: TXCRCINITVAL bit 28
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 11 GT11[0]: TXCRCINITVAL bit 27
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 10 GT11[0]: TXCRCINITVAL bit 26
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 9 GT11[0]: TXCRCINITVAL bit 25
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 8 GT11[0]: TXCRCINITVAL bit 24
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 7 GT11[0]: TXCRCINITVAL bit 23
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 6 GT11[0]: TXCRCINITVAL bit 22
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 5 GT11[0]: TXCRCINITVAL bit 21
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 4 GT11[0]: TXCRCINITVAL bit 20
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 3 GT11[0]: TXCRCINITVAL bit 19
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 2 GT11[0]: TXCRCINITVAL bit 18
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 1 GT11[0]: TXCRCINITVAL bit 17
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[24] bit 0 GT11[0]: TXCRCINITVAL bit 16
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 16
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 15 GT11[0]: TXCRCINITVAL bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 14 GT11[0]: TXCRCINITVAL bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 13 GT11[0]: TXCRCINITVAL bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 12 GT11[0]: TXCRCINITVAL bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 11 GT11[0]: TXCRCINITVAL bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 10 GT11[0]: TXCRCINITVAL bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 9 GT11[0]: TXCRCINITVAL bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 8 GT11[0]: TXCRCINITVAL bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 7 GT11[0]: TXCRCINITVAL bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 6 GT11[0]: TXCRCINITVAL bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 5 GT11[0]: TXCRCINITVAL bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 4 GT11[0]: TXCRCINITVAL bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 3 GT11[0]: TXCRCINITVAL bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 2 GT11[0]: TXCRCINITVAL bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 1 GT11[0]: TXCRCINITVAL bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[16] bit 0 GT11[0]: TXCRCINITVAL bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 8
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 15 GT11[0]: RXCRCINITVAL bit 31
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 14 GT11[0]: RXCRCINITVAL bit 30
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 13 GT11[0]: RXCRCINITVAL bit 29
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 12 GT11[0]: RXCRCINITVAL bit 28
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 11 GT11[0]: RXCRCINITVAL bit 27
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 10 GT11[0]: RXCRCINITVAL bit 26
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 9 GT11[0]: RXCRCINITVAL bit 25
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 8 GT11[0]: RXCRCINITVAL bit 24
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 7 GT11[0]: RXCRCINITVAL bit 23
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 6 GT11[0]: RXCRCINITVAL bit 22
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 5 GT11[0]: RXCRCINITVAL bit 21
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 4 GT11[0]: RXCRCINITVAL bit 20
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 3 GT11[0]: RXCRCINITVAL bit 19
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 2 GT11[0]: RXCRCINITVAL bit 18
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 1 GT11[0]: RXCRCINITVAL bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[8] bit 0 GT11[0]: RXCRCINITVAL bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 0
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 15 GT11[0]: RXCRCINITVAL bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 14 GT11[0]: RXCRCINITVAL bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 13 GT11[0]: RXCRCINITVAL bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 12 GT11[0]: RXCRCINITVAL bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 11 GT11[0]: RXCRCINITVAL bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 10 GT11[0]: RXCRCINITVAL bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 9 GT11[0]: RXCRCINITVAL bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 8 GT11[0]: RXCRCINITVAL bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 7 GT11[0]: RXCRCINITVAL bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 6 GT11[0]: RXCRCINITVAL bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 5 GT11[0]: RXCRCINITVAL bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 4 GT11[0]: RXCRCINITVAL bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 3 GT11[0]: RXCRCINITVAL bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 2 GT11[0]: RXCRCINITVAL bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 1 GT11[0]: RXCRCINITVAL bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[0] bit 0 GT11[0]: RXCRCINITVAL bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[1]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 56
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 15 GT11[0]: AUTO_CAL
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 14 GT11[0]: VCODAC_INIT bit 9
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 13 GT11[0]: VCODAC_INIT bit 8
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 12 GT11[0]: VCODAC_INIT bit 7
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 11 GT11[0]: VCODAC_INIT bit 6
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 10 GT11[0]: VCODAC_INIT bit 5
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 9 GT11[0]: VCODAC_INIT bit 4
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 8 GT11[0]: VCODAC_INIT bit 3
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 7 GT11[0]: VCODAC_INIT bit 2
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 6 GT11[0]: VCODAC_INIT bit 1
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 5 GT11[0]: VCODAC_INIT bit 0
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 4 GT11[0]: SLOWDOWN_CAL bit 1
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 3 GT11[0]: SLOWDOWN_CAL bit 0
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 2 GT11[0]: BYPASS_FDET
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 1 GT11[0]: LOOPCAL_WAIT bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[56] bit 0 GT11[0]: LOOPCAL_WAIT bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 48
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 15 GT11[0]: BYPASS_CAL
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 14 GT11[0]: FDET_HYS_CAL bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 13 GT11[0]: FDET_HYS_CAL bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 12 GT11[0]: FDET_HYS_CAL bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 11 GT11[0]: FDET_LCK_CAL bit 2
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 10 GT11[0]: FDET_LCK_CAL bit 1
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 9 GT11[0]: FDET_LCK_CAL bit 0
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 8 GT11[0]: FDET_HYS_SEL bit 2
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 7 GT11[0]: FDET_HYS_SEL bit 1
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 6 GT11[0]: FDET_HYS_SEL bit 0
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 5 GT11[0]: FDET_LCK_SEL bit 2
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 4 GT11[0]: FDET_LCK_SEL bit 1
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 3 GT11[0]: FDET_LCK_SEL bit 0
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 2 GT11[0]: VCO_CTRL_ENABLE
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 1 GT11[0]: CYCLE_LIMIT_SEL bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[48] bit 0 GT11[0]: CYCLE_LIMIT_SEL bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 40
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 15 GT11[0]: RXAUTO_CAL
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 14 GT11[0]: RXVCODAC_INIT bit 9
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 13 GT11[0]: RXVCODAC_INIT bit 8
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 12 GT11[0]: RXVCODAC_INIT bit 7
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 11 GT11[0]: RXVCODAC_INIT bit 6
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 10 GT11[0]: RXVCODAC_INIT bit 5
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 9 GT11[0]: RXVCODAC_INIT bit 4
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 8 GT11[0]: RXVCODAC_INIT bit 3
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 7 GT11[0]: RXVCODAC_INIT bit 2
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 6 GT11[0]: RXVCODAC_INIT bit 1
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 5 GT11[0]: RXVCODAC_INIT bit 0
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 4 GT11[0]: RXSLOWDOWN_CAL bit 1
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 3 GT11[0]: RXSLOWDOWN_CAL bit 0
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 2 GT11[0]: RXBYPASS_FDET
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 1 GT11[0]: RXLOOPCAL_WAIT bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[40] bit 0 GT11[0]: RXLOOPCAL_WAIT bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 32
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 15 GT11[0]: RXBYPASS_CAL
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 14 GT11[0]: RXFDET_HYS_CAL bit 2
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 13 GT11[0]: RXFDET_HYS_CAL bit 1
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 12 GT11[0]: RXFDET_HYS_CAL bit 0
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 11 GT11[0]: RXFDET_LCK_CAL bit 2
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 10 GT11[0]: RXFDET_LCK_CAL bit 1
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 9 GT11[0]: RXFDET_LCK_CAL bit 0
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 8 GT11[0]: RXFDET_HYS_SEL bit 2
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 7 GT11[0]: RXFDET_HYS_SEL bit 1
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 6 GT11[0]: RXFDET_HYS_SEL bit 0
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 5 GT11[0]: RXFDET_LCK_SEL bit 2
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 4 GT11[0]: RXFDET_LCK_SEL bit 1
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 3 GT11[0]: RXFDET_LCK_SEL bit 0
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 2 GT11[0]: RXVCO_CTRL_ENABLE
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 1 GT11[0]: RXCYCLE_LIMIT_SEL bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[32] bit 0 GT11[0]: RXCYCLE_LIMIT_SEL bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[2]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 25
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 14 GT11[0]: RXOUTDIV2SEL bit 5
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 13 GT11[0]: RXOUTDIV2SEL bit 4
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 12 GT11[0]: RXOUTDIV2SEL bit 3
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 11 GT11[0]: RXPLLNDIVSEL bit 2
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 10 GT11[0]: RXPLLNDIVSEL bit 1
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 9 GT11[0]: RXPLLNDIVSEL bit 0
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 8
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 7 GT11[0]: RXCLMODE bit 1
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 6 GT11[0]: RXCLMODE bit 0
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 5 GT11[0]: RXLOOPFILT bit 3
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 4 GT11[0]: RXLOOPFILT bit 2
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 3 GT11[0]: RXLOOPFILT bit 1
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 2 GT11[0]: RXLOOPFILT bit 0
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 1 GT11[0]: RXDIGRX
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[25] bit 0 GT11[0]: RXPFDTX
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 17
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 15 GT11[0]: RXTUNE bit 12
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 14 GT11[0]: RXTUNE bit 11
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 13 GT11[0]: RXTUNE bit 10
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 12 GT11[0]: RXTUNE bit 9
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 11 GT11[0]: RXTUNE bit 8
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 10 GT11[0]: RXTUNE bit 7
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 9 GT11[0]: RXTUNE bit 6
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 8 GT11[0]: RXTUNE bit 5
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 7 GT11[0]: RXTUNE bit 4
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 6 GT11[0]: RXTUNE bit 3
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 5 GT11[0]: RXTUNE bit 2
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 4 GT11[0]: RXTUNE bit 1
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 3 GT11[0]: RXTUNE bit 0
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 2 GT11[0]: RXSLOSEL
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 1 GT11[0]: RXDACSEL
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[17] bit 0 GT11[0]: RXCPSEL
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 9
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 15 GT11[0]: RXDACTST
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 14
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 13 GT11[0]: RXOUTDIV2SEL bit 2
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 12 GT11[0]: RXOUTDIV2SEL bit 1
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 11 GT11[0]: RXOUTDIV2SEL bit 0
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 10 GT11[0]: RXCTRL1 bit 9
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 9 GT11[0]: RXCTRL1 bit 8
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 8 GT11[0]: RXCTRL1 bit 7
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 7 GT11[0]: RXCTRL1 bit 6
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 6 GT11[0]: RXCTRL1 bit 5
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 5 GT11[0]: RXCTRL1 bit 4
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 4 GT11[0]: RXCTRL1 bit 3
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 3 GT11[0]: RXCTRL1 bit 2
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 2 GT11[0]: RXCTRL1 bit 1
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 1 GT11[0]: RXCTRL1 bit 0
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[9] bit 0 GT11[0]: RXQPPD
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 1
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 15 GT11[0]: RXCMFPD
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 14 GT11[0]: RXVCOPD
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 13 GT11[0]: RXADCADJPD
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 12 GT11[0]: RXDIVPD
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 11 GT11[0]: RXBIASPD
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 10 GT11[0]: RXVCOBUFPD
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 9 GT11[0]: RXDIVBUFPD
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 8 GT11[0]: RXAPD
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 7 GT11[0]: RXAPTST
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 6 GT11[0]: RXCMFTST
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 5 GT11[0]: RXFILTTST
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 4 GT11[0]: RXDIVTST
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 3 GT11[0]: RXPFDTST
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 2 GT11[0]: RXVCOBUFTST
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 1 GT11[0]: RXDIVBUFTST
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[1] bit 0 GT11[0]: RXVCOTST
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[3]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 57
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 15 GT11[0]: PCOMMA_VALUE bit 31
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 14 GT11[0]: PCOMMA_VALUE bit 30
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 13 GT11[0]: PCOMMA_VALUE bit 29
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 12 GT11[0]: PCOMMA_VALUE bit 28
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 11 GT11[0]: PCOMMA_VALUE bit 27
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 10 GT11[0]: PCOMMA_VALUE bit 26
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 9 GT11[0]: PCOMMA_VALUE bit 25
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 8 GT11[0]: PCOMMA_VALUE bit 24
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 7 GT11[0]: PCOMMA_VALUE bit 23
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 6 GT11[0]: PCOMMA_VALUE bit 22
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 5 GT11[0]: PCOMMA_VALUE bit 21
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 4 GT11[0]: PCOMMA_VALUE bit 20
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 3 GT11[0]: PCOMMA_VALUE bit 19
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 2 GT11[0]: PCOMMA_VALUE bit 18
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 1 GT11[0]: PCOMMA_VALUE bit 17
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[57] bit 0 GT11[0]: PCOMMA_VALUE bit 16
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 49
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 15 GT11[0]: PCOMMA_VALUE bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 14 GT11[0]: PCOMMA_VALUE bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 13 GT11[0]: PCOMMA_VALUE bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 12 GT11[0]: PCOMMA_VALUE bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 11 GT11[0]: PCOMMA_VALUE bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 10 GT11[0]: PCOMMA_VALUE bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 9 GT11[0]: PCOMMA_VALUE bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 8 GT11[0]: PCOMMA_VALUE bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 7 GT11[0]: PCOMMA_VALUE bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 6 GT11[0]: PCOMMA_VALUE bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 5 GT11[0]: PCOMMA_VALUE bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 4 GT11[0]: PCOMMA_VALUE bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 3 GT11[0]: PCOMMA_VALUE bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 2 GT11[0]: PCOMMA_VALUE bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 1 GT11[0]: PCOMMA_VALUE bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[49] bit 0 GT11[0]: PCOMMA_VALUE bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 41
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 15 GT11[0]: MCOMMA_VALUE bit 31
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 14 GT11[0]: MCOMMA_VALUE bit 30
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 13 GT11[0]: MCOMMA_VALUE bit 29
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 12 GT11[0]: MCOMMA_VALUE bit 28
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 11 GT11[0]: MCOMMA_VALUE bit 27
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 10 GT11[0]: MCOMMA_VALUE bit 26
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 9 GT11[0]: MCOMMA_VALUE bit 25
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 8 GT11[0]: MCOMMA_VALUE bit 24
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 7 GT11[0]: MCOMMA_VALUE bit 23
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 6 GT11[0]: MCOMMA_VALUE bit 22
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 5 GT11[0]: MCOMMA_VALUE bit 21
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 4 GT11[0]: MCOMMA_VALUE bit 20
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 3 GT11[0]: MCOMMA_VALUE bit 19
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 2 GT11[0]: MCOMMA_VALUE bit 18
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 1 GT11[0]: MCOMMA_VALUE bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[41] bit 0 GT11[0]: MCOMMA_VALUE bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 33
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 15 GT11[0]: MCOMMA_VALUE bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 14 GT11[0]: MCOMMA_VALUE bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 13 GT11[0]: MCOMMA_VALUE bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 12 GT11[0]: MCOMMA_VALUE bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 11 GT11[0]: MCOMMA_VALUE bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 10 GT11[0]: MCOMMA_VALUE bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 9 GT11[0]: MCOMMA_VALUE bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 8 GT11[0]: MCOMMA_VALUE bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 7 GT11[0]: MCOMMA_VALUE bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 6 GT11[0]: MCOMMA_VALUE bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 5 GT11[0]: MCOMMA_VALUE bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 4 GT11[0]: MCOMMA_VALUE bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 3 GT11[0]: MCOMMA_VALUE bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 2 GT11[0]: MCOMMA_VALUE bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 1 GT11[0]: MCOMMA_VALUE bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[33] bit 0 GT11[0]: MCOMMA_VALUE bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[4]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 26
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 15 GT11[0]: RESERVED_CM2 bit 21
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 14 GT11[0]: RESERVED_CM2 bit 20
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 13 GT11[0]: RESERVED_CM2 bit 19
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 12 GT11[0]: RESERVED_CM2 bit 18
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 11 GT11[0]: RESERVED_CM2 bit 17
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 10 GT11[0]: RESERVED_CM2 bit 16
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 9 GT11[0]: RESERVED_CM2 bit 15
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 8 GT11[0]: RESERVED_CM2 bit 14
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 7 GT11[0]: RESERVED_CM2 bit 13
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 6 GT11[0]: RESERVED_CM2 bit 12
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 5 GT11[0]: RESERVED_CM2 bit 11
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 4 GT11[0]: RESERVED_CM2 bit 10
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 3 GT11[0]: RESERVED_CM2 bit 9
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 2 GT11[0]: RESERVED_CM2 bit 8
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 1 GT11[0]: RESERVED_CM2 bit 7
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[26] bit 0 GT11[0]: RESERVED_CM2 bit 6
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 18
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 15 GT11[0]: RESERVED_CM2 bit 5
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 14 GT11[0]: RESERVED_CM2 bit 4
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 13 GT11[0]: RESERVED_CM2 bit 3
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 12 GT11[0]: RESERVED_CM2 bit 2
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 11 GT11[0]: RESERVED_CM2 bit 1
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 10 GT11[0]: RESERVED_CM2 bit 0
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 9 GT11[0]: COMMA_10B_MASK bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 8 GT11[0]: COMMA_10B_MASK bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 7 GT11[0]: COMMA_10B_MASK bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 6 GT11[0]: COMMA_10B_MASK bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 5 GT11[0]: COMMA_10B_MASK bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 4 GT11[0]: COMMA_10B_MASK bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 3 GT11[0]: COMMA_10B_MASK bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 2 GT11[0]: COMMA_10B_MASK bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 1 GT11[0]: COMMA_10B_MASK bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[18] bit 0 GT11[0]: COMMA_10B_MASK bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 10
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 15 GT11[0]: RESERVED_CM bit 23
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 14 GT11[0]: RESERVED_CM bit 22
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 13 GT11[0]: RESERVED_CM bit 21
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 12 GT11[0]: RESERVED_CM bit 20
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 11 GT11[0]: RESERVED_CM bit 19
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 10 GT11[0]: RESERVED_CM bit 18
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 9 GT11[0]: RESERVED_CM bit 17
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 8 GT11[0]: RESERVED_CM bit 16
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 7 GT11[0]: RESERVED_CM bit 15
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 6 GT11[0]: RESERVED_CM bit 14
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 5 GT11[0]: RESERVED_CM bit 13
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 4 GT11[0]: RESERVED_CM bit 12
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 3 GT11[0]: RESERVED_CM bit 11
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 2 GT11[0]: RESERVED_CM bit 10
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 1 GT11[0]: RESERVED_CM bit 9
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[10] bit 0 GT11[0]: RESERVED_CM bit 8
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 2
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 15 GT11[0]: RESERVED_CM bit 7
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 14 GT11[0]: RESERVED_CM bit 6
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 13 GT11[0]: RESERVED_CM bit 5
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 12 GT11[0]: RESERVED_CM bit 4
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 11 GT11[0]: RESERVED_CM bit 3
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 10 GT11[0]: RESERVED_CM bit 2
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 9 GT11[0]: RESERVED_CM bit 1
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 8 GT11[0]: RESERVED_CM bit 0
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 7 GT11[0]: COMMA32
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 6 GT11[0]: PCOMMA_DETECT
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 5 GT11[0]: MCOMMA_DETECT
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 4 GT11[0]: DEC_VALID_COMMA_ONLY
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 3 GT11[0]: DEC_PCOMMA_DETECT
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 2 GT11[0]: DEC_MCOMMA_DETECT
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 1 GT11[0]: ALIGN_COMMA_WORD bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[2] bit 0 GT11[0]: ALIGN_COMMA_WORD bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[5]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 58
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 15 GT11[0]: RXMODE bit 5
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 14 GT11[0]: RXMODE bit 4
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 13 GT11[0]: RXMODE bit 3
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 12 GT11[0]: RXMODE bit 2
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 11 GT11[0]: RXMODE bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 10 GT11[0]: RXMODE bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 9 GT11[0]: PMA_BIT_SLIP
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 8 GT11[0]: RXASYNCDIVIDE bit 1
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 7 GT11[0]: RXASYNCDIVIDE bit 0
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 6 GT11[0]: RXCLKMODE bit 5
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 5 GT11[0]: RXCLKMODE bit 4
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 4 GT11[0]: RXCLKMODE bit 3
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 3 GT11[0]: RXCLKMODE bit 2
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 2 GT11[0]: RXCLKMODE bit 1
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 1 GT11[0]: RXCLKMODE bit 0
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[58] bit 0 GT11[0]: RXLB
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 50
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 15 GT11[0]: RXFETUNE bit 1
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 14 GT11[0]: RXFETUNE bit 0
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 13 GT11[0]: RXRCPADJ bit 2
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 12 GT11[0]: RXRCPADJ bit 1
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 11 GT11[0]: RXRCPADJ bit 0
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 10 GT11[0]: RXRIBADJ bit 1
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 9 GT11[0]: RXRIBADJ bit 0
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 8 GT11[0]: RXAFEEQ bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 7 GT11[0]: RXAFEEQ bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 6 GT11[0]: RXAFEEQ bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 5 GT11[0]: RXAFEEQ bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 4 GT11[0]: RXAFEEQ bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 3 GT11[0]: RXAFEEQ bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 2 GT11[0]: RXAFEEQ bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 1 GT11[0]: RXAFEEQ bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[50] bit 0 GT11[0]: RXAFEEQ bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 42
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 15 GT11[0]: RXCMADJ bit 1
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 14 GT11[0]: RXCMADJ bit 0
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 13 GT11[0]: RXCDRLOS bit 5
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 12 GT11[0]: RXCDRLOS bit 4
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 11 GT11[0]: RXCDRLOS bit 3
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 10 GT11[0]: RXCDRLOS bit 2
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 9 GT11[0]: RXCDRLOS bit 1
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 8 GT11[0]: RXCDRLOS bit 0
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 7 GT11[0]: RXTADJ
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 6 GT11[0]: RXDCCOUPLE
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 4 GT11[0]: RXLKADJ bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 3 GT11[0]: RXLKADJ bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 2 GT11[0]: RXLKADJ bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 1 GT11[0]: RXLKADJ bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[42] bit 0 GT11[0]: RXLKADJ bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 34
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 15 GT11[0]: RXDIGRESET
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 14 GT11[0]: RXFECONTROL2 bit 2
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 13 GT11[0]: RXFECONTROL2 bit 1
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 12 GT11[0]: RXFECONTROL2 bit 0
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 11 GT11[0]: RXCPTST
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 10 GT11[0]: RXPDDTST
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 9 GT11[0]: RXACTST
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 8 GT11[0]: RXAFETST
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 7 GT11[0]: RXFECONTROL1 bit 1
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 6 GT11[0]: RXFECONTROL1 bit 0
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 5 GT11[0]: RXLKAPD
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 4 GT11[0]: RXRSDPD
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 3 GT11[0]: RXRCPPD
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 2 GT11[0]: RXRPDPD
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 1 GT11[0]: RXAFEPD
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[34] bit 0 GT11[0]: RXPD
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[6]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 27
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 15 GT11[0]: RXRECCLK1_USE_SYNC
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 14 GT11[0]: TXOUTCLK1_USE_SYNC
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 13 GT11[0]: TXCLK0_FORCE_PMACLK
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 12 GT11[0]: RXCLK0_FORCE_PMACLK
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 11 GT11[0]: TX_CLOCK_DIVIDER bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 10 GT11[0]: TX_CLOCK_DIVIDER bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 9 GT11[0]: RX_CLOCK_DIVIDER bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 8 GT11[0]: RX_CLOCK_DIVIDER bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 7 GT11[0]: TXCRCENABLE
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 6 GT11[0]: TXCRCSAMECLOCK
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 5 GT11[0]: TXCRCINVERTGEN
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 4 GT11[0]: TXCRCCLOCKDOUBLE
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 3 GT11[0]: RXCRCENABLE
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 2 GT11[0]: RXCRCSAMECLOCK
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 1 GT11[0]: RXCRCINVERTGEN
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[27] bit 0 GT11[0]: RXCRCCLOCKDOUBLE
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 19
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 15 GT11[0]: RXFDCAL_CLOCK_DIVIDE bit 1
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 14 GT11[0]: RXFDCAL_CLOCK_DIVIDE bit 0
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 13 GT11[0]: TXFDCAL_CLOCK_DIVIDE bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 12 GT11[0]: TXFDCAL_CLOCK_DIVIDE bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 11 GT11[0]: RXBY_32
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 10 GT11[0]: REPEATER
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 9 GT11[0]: ENABLE_DCDR
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 8 GT11[0]: SAMPLE_8X
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 7 GT11[0]: DCDR_FILTER bit 2
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 6 GT11[0]: DCDR_FILTER bit 1
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 5 GT11[0]: DCDR_FILTER bit 0
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 4 GT11[0]: RXUSRDIVISOR bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 3 GT11[0]: RXUSRDIVISOR bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 2 GT11[0]: RXUSRDIVISOR bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 1 GT11[0]: RXUSRDIVISOR bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[19] bit 0 GT11[0]: RXUSRDIVISOR bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 11
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 15 GT11[0]: SH_INVALID_CNT_MAX bit 7
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 14 GT11[0]: SH_INVALID_CNT_MAX bit 6
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 13 GT11[0]: SH_INVALID_CNT_MAX bit 5
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 12 GT11[0]: SH_INVALID_CNT_MAX bit 4
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 11 GT11[0]: SH_INVALID_CNT_MAX bit 3
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 10 GT11[0]: SH_INVALID_CNT_MAX bit 2
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 9 GT11[0]: SH_INVALID_CNT_MAX bit 1
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 8 GT11[0]: SH_INVALID_CNT_MAX bit 0
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 7 GT11[0]: SH_CNT_MAX bit 7
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 6 GT11[0]: SH_CNT_MAX bit 6
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 5 GT11[0]: SH_CNT_MAX bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 4 GT11[0]: SH_CNT_MAX bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 3 GT11[0]: SH_CNT_MAX bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 2 GT11[0]: SH_CNT_MAX bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 1 GT11[0]: SH_CNT_MAX bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[11] bit 0 GT11[0]: SH_CNT_MAX bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 3
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 15 GT11[0]: RESERVED_M2
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 14 GT11[0]: CLK_COR_8B10B_DE
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 13 GT11[0]: CLK_CORRECT_USE
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 12 GT11[0]: CLK_COR_SEQ_LEN bit 2
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 11 GT11[0]: CLK_COR_SEQ_LEN bit 1
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 10 GT11[0]: CLK_COR_SEQ_LEN bit 0
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 9 GT11[0]: CLK_COR_SEQ_DROP
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 8 GT11[0]: CLK_COR_SEQ_2_USE
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 7 GT11[0]: TXCLK0_INVERT_PMALEAF
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 6 GT11[0]: RXCLK0_INVERT_PMALEAF
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 5 GT11[0]: CLK_COR_MAX_LAT bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 4 GT11[0]: CLK_COR_MAX_LAT bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 3 GT11[0]: CLK_COR_MAX_LAT bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 2 GT11[0]: CLK_COR_MAX_LAT bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 1 GT11[0]: CLK_COR_MAX_LAT bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[3] bit 0 GT11[0]: CLK_COR_MAX_LAT bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[7]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 59
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 15 GT11[0]: RX_LOS_THRESHOLD bit 7
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 14 GT11[0]: RX_LOS_THRESHOLD bit 6
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 13 GT11[0]: RX_LOS_THRESHOLD bit 5
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 12 GT11[0]: RX_LOS_THRESHOLD bit 4
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 11 GT11[0]: RX_LOS_THRESHOLD bit 3
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 10 GT11[0]: RX_LOS_THRESHOLD bit 2
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 9 GT11[0]: RX_LOS_THRESHOLD bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 8 GT11[0]: RX_LOS_THRESHOLD bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 7 GT11[0]: RX_LOS_INVALID_INCR bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 6 GT11[0]: RX_LOS_INVALID_INCR bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 5 GT11[0]: RX_LOS_INVALID_INCR bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 4 GT11[0]: RX_LOS_INVALID_INCR bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 3 GT11[0]: RX_LOS_INVALID_INCR bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 2 GT11[0]: RX_LOS_INVALID_INCR bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 1 GT11[0]: RX_LOS_INVALID_INCR bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[59] bit 0 GT11[0]: RX_LOS_INVALID_INCR bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 51
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 15 GT11[0]: CLK_COR_SEQ_2_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 14 GT11[0]: CLK_COR_SEQ_2_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 13 GT11[0]: CLK_COR_SEQ_2_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 12 GT11[0]: CLK_COR_SEQ_2_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 11 GT11[0]: CLK_COR_SEQ_2_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 10 GT11[0]: CLK_COR_SEQ_2_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 9 GT11[0]: CLK_COR_SEQ_2_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 8 GT11[0]: CLK_COR_SEQ_2_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 7 GT11[0]: CLK_COR_SEQ_2_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 6 GT11[0]: CLK_COR_SEQ_2_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 5 GT11[0]: CLK_COR_SEQ_2_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 4 GT11[0]: CLK_COR_SEQ_2_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 3 GT11[0]: CLK_COR_SEQ_2_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 2 GT11[0]: CLK_COR_SEQ_2_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 1 GT11[0]: CLK_COR_SEQ_2_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[51] bit 0 GT11[0]: CLK_COR_SEQ_2_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 43
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 15 GT11[0]: CLK_COR_SEQ_2_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 14 GT11[0]: CLK_COR_SEQ_2_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 13 GT11[0]: CLK_COR_SEQ_2_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 12 GT11[0]: CLK_COR_SEQ_2_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 11 GT11[0]: CLK_COR_SEQ_2_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 10 GT11[0]: CLK_COR_SEQ_2_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 9 GT11[0]: CLK_COR_SEQ_2_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 8 GT11[0]: CLK_COR_SEQ_2_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 7 GT11[0]: CLK_COR_SEQ_2_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 6 GT11[0]: CLK_COR_SEQ_2_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 5 GT11[0]: CLK_COR_SEQ_2_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 4 GT11[0]: CLK_COR_SEQ_2_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 3 GT11[0]: CLK_COR_SEQ_2_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 2 GT11[0]: CLK_COR_SEQ_2_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 1 GT11[0]: CLK_COR_SEQ_2_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[43] bit 0 GT11[0]: CLK_COR_SEQ_2_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 35
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 15 GT11[0]: CLK_COR_SEQ_2_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 14 GT11[0]: CLK_COR_SEQ_2_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 13 GT11[0]: CLK_COR_SEQ_2_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 12 GT11[0]: CLK_COR_SEQ_2_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 11 GT11[0]: CLK_COR_SEQ_2_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 10 GT11[0]: CLK_COR_SEQ_2_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 9 GT11[0]: CLK_COR_SEQ_2_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 8 GT11[0]: CLK_COR_SEQ_2_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 7 GT11[0]: CLK_COR_SEQ_2_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 6 GT11[0]: CLK_COR_SEQ_2_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 5 GT11[0]: CLK_COR_SEQ_2_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 4 GT11[0]: CLK_COR_SEQ_2_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 3 GT11[0]: CLK_COR_SEQ_2_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 2 GT11[0]: CLK_COR_SEQ_2_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 1 GT11[0]: CLK_COR_SEQ_2_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[35] bit 0 GT11[0]: CLK_COR_SEQ_2_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[8]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 28
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 15 GT11[0]: RXEQ bit 63
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 14 GT11[0]: RXEQ bit 62
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 13 GT11[0]: RXEQ bit 61
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 12 GT11[0]: RXEQ bit 60
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 11 GT11[0]: RXEQ bit 59
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 10 GT11[0]: RXEQ bit 58
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 9 GT11[0]: RXEQ bit 57
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 8 GT11[0]: RXEQ bit 56
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 7 GT11[0]: RXEQ bit 55
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 6 GT11[0]: RXEQ bit 54
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 5 GT11[0]: RXEQ bit 53
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 4 GT11[0]: RXEQ bit 52
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 3 GT11[0]: RXEQ bit 51
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 2 GT11[0]: RXEQ bit 50
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 1 GT11[0]: RXEQ bit 49
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[28] bit 0 GT11[0]: RXEQ bit 48
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 20
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 15 GT11[0]: RXEQ bit 47
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 14 GT11[0]: RXEQ bit 46
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 13 GT11[0]: RXEQ bit 45
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 12 GT11[0]: RXEQ bit 44
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 11 GT11[0]: RXEQ bit 43
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 10 GT11[0]: RXEQ bit 42
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 9 GT11[0]: RXEQ bit 41
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 8 GT11[0]: RXEQ bit 40
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 7 GT11[0]: RXEQ bit 39
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 6 GT11[0]: RXEQ bit 38
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 5 GT11[0]: RXEQ bit 37
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 4 GT11[0]: RXEQ bit 36
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 3 GT11[0]: RXEQ bit 35
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 2 GT11[0]: RXEQ bit 34
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 1 GT11[0]: RXEQ bit 33
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[20] bit 0 GT11[0]: RXEQ bit 32
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 12
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 15 GT11[0]: RXEQ bit 31
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 14 GT11[0]: RXEQ bit 30
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 13 GT11[0]: RXEQ bit 29
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 12 GT11[0]: RXEQ bit 28
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 11 GT11[0]: RXEQ bit 27
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 10 GT11[0]: RXEQ bit 26
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 9 GT11[0]: RXEQ bit 25
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 8 GT11[0]: RXEQ bit 24
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 7 GT11[0]: RXEQ bit 23
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 6 GT11[0]: RXEQ bit 22
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 5 GT11[0]: RXEQ bit 21
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 4 GT11[0]: RXEQ bit 20
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 3 GT11[0]: RXEQ bit 19
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 2 GT11[0]: RXEQ bit 18
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 1 GT11[0]: RXEQ bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[12] bit 0 GT11[0]: RXEQ bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 4
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 15 GT11[0]: RXEQ bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 14 GT11[0]: RXEQ bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 13 GT11[0]: RXEQ bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 12 GT11[0]: RXEQ bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 11 GT11[0]: RXEQ bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 10 GT11[0]: RXEQ bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 9 GT11[0]: RXEQ bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 8 GT11[0]: RXEQ bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 7 GT11[0]: RXEQ bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 6 GT11[0]: RXEQ bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 5 GT11[0]: RXEQ bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 4 GT11[0]: RXEQ bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 3 GT11[0]: RXEQ bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 2 GT11[0]: RXEQ bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 1 GT11[0]: RXEQ bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[4] bit 0 GT11[0]: RXEQ bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[9]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 60
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 15 GT11[0]: RXDATA_SEL bit 1
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 14 GT11[0]: RXDATA_SEL bit 0
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 13 GT11[0]: TXDATA_SEL bit 1
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 12 GT11[0]: TXDATA_SEL bit 0
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 11 GT11[0]: RESERVED_CCB
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 10 GT11[0]: CLK_COR_MIN_LAT bit 5
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 9 GT11[0]: CLK_COR_MIN_LAT bit 4
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 8 GT11[0]: CLK_COR_MIN_LAT bit 3
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 7 GT11[0]: CLK_COR_MIN_LAT bit 2
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 6 GT11[0]: CLK_COR_MIN_LAT bit 1
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 5 GT11[0]: CLK_COR_MIN_LAT bit 0
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 4 GT11[0]: RESERVED_CCA
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 3 GT11[0]: PCS_BIT_SLIP
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 2 GT11[0]: DIGRX_SYNC_MODE
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 1 GT11[0]: DIGRX_FWDCLK bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[60] bit 0 GT11[0]: DIGRX_FWDCLK bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 52
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 15 GT11[0]: CLK_COR_SEQ_1_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 14 GT11[0]: CLK_COR_SEQ_1_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 13 GT11[0]: CLK_COR_SEQ_1_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 12 GT11[0]: CLK_COR_SEQ_1_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 11 GT11[0]: CLK_COR_SEQ_1_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 10 GT11[0]: CLK_COR_SEQ_1_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 9 GT11[0]: CLK_COR_SEQ_1_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 8 GT11[0]: CLK_COR_SEQ_1_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 7 GT11[0]: CLK_COR_SEQ_1_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 6 GT11[0]: CLK_COR_SEQ_1_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 5 GT11[0]: CLK_COR_SEQ_1_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 4 GT11[0]: CLK_COR_SEQ_1_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 3 GT11[0]: CLK_COR_SEQ_1_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 2 GT11[0]: CLK_COR_SEQ_1_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 1 GT11[0]: CLK_COR_SEQ_1_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[52] bit 0 GT11[0]: CLK_COR_SEQ_1_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 44
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 15 GT11[0]: CLK_COR_SEQ_1_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 14 GT11[0]: CLK_COR_SEQ_1_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 13 GT11[0]: CLK_COR_SEQ_1_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 12 GT11[0]: CLK_COR_SEQ_1_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 11 GT11[0]: CLK_COR_SEQ_1_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 10 GT11[0]: CLK_COR_SEQ_1_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 9 GT11[0]: CLK_COR_SEQ_1_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 8 GT11[0]: CLK_COR_SEQ_1_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 7 GT11[0]: CLK_COR_SEQ_1_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 6 GT11[0]: CLK_COR_SEQ_1_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 5 GT11[0]: CLK_COR_SEQ_1_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 4 GT11[0]: CLK_COR_SEQ_1_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 3 GT11[0]: CLK_COR_SEQ_1_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 2 GT11[0]: CLK_COR_SEQ_1_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 1 GT11[0]: CLK_COR_SEQ_1_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[44] bit 0 GT11[0]: CLK_COR_SEQ_1_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 36
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 15 GT11[0]: CLK_COR_SEQ_1_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 14 GT11[0]: CLK_COR_SEQ_1_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 13 GT11[0]: CLK_COR_SEQ_1_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 12 GT11[0]: CLK_COR_SEQ_1_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 11 GT11[0]: CLK_COR_SEQ_1_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 10 GT11[0]: CLK_COR_SEQ_1_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 9 GT11[0]: CLK_COR_SEQ_1_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 8 GT11[0]: CLK_COR_SEQ_1_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 7 GT11[0]: CLK_COR_SEQ_1_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 6 GT11[0]: CLK_COR_SEQ_1_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 5 GT11[0]: CLK_COR_SEQ_1_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 4 GT11[0]: CLK_COR_SEQ_1_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 3 GT11[0]: CLK_COR_SEQ_1_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 2 GT11[0]: CLK_COR_SEQ_1_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 1 GT11[0]: CLK_COR_SEQ_1_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[36] bit 0 GT11[0]: CLK_COR_SEQ_1_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[10]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 29
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT_SYNCLK bit 1 GT11[0]: DRP[29] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT_SYNCLK bit 1 GT11[0]: DRP[29] bit 14
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 13 GT11[1]: RXPMACLKSEL bit 1
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 12 GT11[1]: RXPMACLKSEL bit 0
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 11 GT11[0]: RXPMACLKSEL bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 10 GT11[0]: RXPMACLKSEL bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 9 GT11CLK: TXABPMACLKSEL bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 8 GT11CLK: TXABPMACLKSEL bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 7 GT11CLK: SYNCLK2_DRIVE bit 2
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 6 GT11CLK: SYNCLK2_DRIVE bit 1
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 5 GT11CLK: SYNCLK2_DRIVE bit 0
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 4 GT11CLK: SYNCLK1_DRIVE bit 2
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 3 GT11CLK: SYNCLK1_DRIVE bit 1
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 2 GT11CLK: SYNCLK1_DRIVE bit 0
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 1 GT11CLK: REFCLKSEL bit 3
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[29] bit 0 GT11CLK: REFCLKSEL bit 2
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 21
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 15 GT11CLK: PMATUNE
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 14 GT11CLK: TXREGCTRL bit 4
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 13 GT11CLK: TXREGCTRL bit 3
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 12 GT11CLK: TXREGCTRL bit 2
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 11 GT11CLK: TXREGCTRL bit 1
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 10 GT11CLK: TXREGCTRL bit 0
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 9 GT11CLK: RXAREGCTRL bit 4
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 8 GT11CLK: RXAREGCTRL bit 3
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 7 GT11CLK: RXAREGCTRL bit 2
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 6 GT11CLK: RXAREGCTRL bit 1
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 5 GT11CLK: RXAREGCTRL bit 0
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 4 GT11CLK: PMAVBGCTRL bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 3 GT11CLK: PMAVBGCTRL bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 2 GT11CLK: PMAVBGCTRL bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 1 GT11CLK: PMAVBGCTRL bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[21] bit 0 GT11CLK: PMAVBGCTRL bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 13
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 15 GT11CLK: BANDGAPSEL
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 14 GT11CLK: PMAIREFTRIM bit 3
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 13 GT11CLK: PMAIREFTRIM bit 2
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 12 GT11CLK: PMAIREFTRIM bit 1
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 11 GT11CLK: PMAIREFTRIM bit 0
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 10 GT11CLK: IREFBIASMODE bit 1
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 9 GT11CLK: IREFBIASMODE bit 0
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 8 GT11CLK: BIASRESSEL
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 7 GT11CLK: PMAVREFTRIM bit 3
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 6 GT11CLK: PMAVREFTRIM bit 2
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 5 GT11CLK: PMAVREFTRIM bit 1
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 4 GT11CLK: PMAVREFTRIM bit 0
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 3 GT11CLK: VREFSELECT
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 2 GT11CLK: VREFBIASMODE bit 1
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 1 GT11CLK: VREFBIASMODE bit 0
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[13] bit 0 GT11CLK: PMABIASPD
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 5
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 15 GT11CLK: ATBENABLE
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT_SYNCLK bit 0 GT11[0]: DRP[5] bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT_SYNCLK bit 0 GT11[0]: DRP[5] bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 12 GT11CLK: ATBBUMPEN
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 11 GT11CLK: NATBENABLE
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 10 GT11CLK: REFCLKSEL bit 1
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 6 GT11CLK: ! SYNCLK_DRIVE_ENABLE
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 5 GT11CLK: REFCLKSEL bit 0
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 4 GT11[1]: TXPHASESEL
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 3 GT11[0]: TXPHASESEL
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 2 GT11CLK: PMACTRL
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 1 GT11CLK: SYNCLK_ENABLE
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[5] bit 0 GT11CLK: PMACOREPWRENABLE
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[11]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 61
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 15 GT11CLK: PMACFG2SPARE bit 45
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 14 GT11CLK: PMACFG2SPARE bit 44
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 13 GT11CLK: PMACFG2SPARE bit 43
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 12 GT11CLK: PMACFG2SPARE bit 42
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 11 GT11CLK: PMACFG2SPARE bit 41
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 10 GT11CLK: PMACFG2SPARE bit 40
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 9 GT11CLK: PMACFG2SPARE bit 39
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 8 GT11CLK: PMACFG2SPARE bit 38
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 7 GT11CLK: PMACFG2SPARE bit 37
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 6 GT11CLK: PMACFG2SPARE bit 36
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 5 GT11CLK: PMACFG2SPARE bit 35
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 4 GT11CLK: PMACFG2SPARE bit 34
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 3 GT11CLK: PMACFG2SPARE bit 33
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 2 GT11CLK: PMACFG2SPARE bit 32
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 1 GT11CLK: PMACFG2SPARE bit 31
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[61] bit 0 GT11CLK: PMACFG2SPARE bit 30
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 53
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 15 GT11CLK: PMACFG2SPARE bit 29
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 14 GT11CLK: PMACFG2SPARE bit 28
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 13 GT11CLK: PMACFG2SPARE bit 27
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 12 GT11CLK: PMACFG2SPARE bit 26
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 11 GT11CLK: PMACFG2SPARE bit 25
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 10 GT11CLK: PMACFG2SPARE bit 24
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 9 GT11CLK: PMACFG2SPARE bit 23
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 8 GT11CLK: PMACFG2SPARE bit 22
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 7 GT11CLK: PMACFG2SPARE bit 21
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 6 GT11CLK: PMACFG2SPARE bit 20
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 5 GT11CLK: PMACFG2SPARE bit 19
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 4 GT11CLK: PMACFG2SPARE bit 18
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 3 GT11CLK: PMACFG2SPARE bit 17
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 2 GT11CLK: PMACFG2SPARE bit 16
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 1 GT11CLK: PMACFG2SPARE bit 15
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[53] bit 0 GT11CLK: PMACFG2SPARE bit 14
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 45
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 15 GT11CLK: PMACFG2SPARE bit 13
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 14 GT11CLK: PMACFG2SPARE bit 12
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 13 GT11CLK: PMACFG2SPARE bit 11
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 12 GT11CLK: PMACFG2SPARE bit 10
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 11 GT11CLK: PMACFG2SPARE bit 9
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 10 GT11CLK: PMACFG2SPARE bit 8
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 9 GT11CLK: PMACFG2SPARE bit 7
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 8 GT11CLK: PMACFG2SPARE bit 6
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 7 GT11CLK: PMACFG2SPARE bit 5
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 6 GT11CLK: PMACFG2SPARE bit 4
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 5 GT11CLK: PMACFG2SPARE bit 3
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 4 GT11CLK: PMACFG2SPARE bit 2
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 3 GT11CLK: PMACFG2SPARE bit 1
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 2 GT11CLK: PMACFG2SPARE bit 0
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 1 GT11CLK: ATBSEL bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[45] bit 0 GT11CLK: ATBSEL bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 37
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 15 GT11CLK: ATBSEL bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 14 GT11CLK: ATBSEL bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 13 GT11CLK: ATBSEL bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 12 GT11CLK: ATBSEL bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 11 GT11CLK: ATBSEL bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 10 GT11CLK: ATBSEL bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 9 GT11CLK: ATBSEL bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 8 GT11CLK: ATBSEL bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 7 GT11CLK: ATBSEL bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 6 GT11CLK: ATBSEL bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 5 GT11CLK: ATBSEL bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 4 GT11CLK: ATBSEL bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 3 GT11CLK: ATBSEL bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 2 GT11CLK: ATBSEL bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 1 GT11CLK: ATBSEL bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[37] bit 0 GT11CLK: ATBSEL bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[12]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 30
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 15 GT11[0]: TXLNDR_TST1 bit 3
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 14 GT11[0]: TXLNDR_TST1 bit 2
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 13 GT11[0]: TXLNDR_TST1 bit 1
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 12 GT11[0]: TXLNDR_TST1 bit 0
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 11 GT11[0]: TXLVLSHFTPD
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 10 GT11[0]: TXPRE_PRDRV_DAC bit 2
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 9 GT11[0]: TXPRE_PRDRV_DAC bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 8 GT11[0]: TXPRE_PRDRV_DAC bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 7 GT11[0]: TXPRE_TAP_PD
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 6 GT11[0]: TXPRE_TAP_DAC bit 4
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 5 GT11[0]: TXPRE_TAP_DAC bit 3
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 4 GT11[0]: TXDIGPD
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 3 GT11[0]: TXCLKMODE bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 2 GT11[0]: TXCLKMODE bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 1 GT11[0]: TXCLKMODE bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[30] bit 0 GT11[0]: TXCLKMODE bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 22
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 15 GT11[0]: TXPRE_TAP_DAC bit 2
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 14 GT11[0]: TXPRE_TAP_DAC bit 1
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 13 GT11[0]: TXPRE_TAP_DAC bit 0
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 12 GT11[0]: TXCFGENABLE
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 11 GT11[0]: TXHIGHSIGNALEN
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 10 GT11[0]: TXAREFBIASSEL
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 9 GT11[0]: TXTERMTRIM bit 3
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 8 GT11[0]: TXTERMTRIM bit 2
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 7 GT11[0]: TXTERMTRIM bit 1
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 6 GT11[0]: TXTERMTRIM bit 0
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 5 GT11[0]: TXASYNCDIVIDE bit 1
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 4 GT11[0]: TXSLEWRATE
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 3 GT11[0]: TXPOST_PRDRV_DAC bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 2 GT11[0]: TXPOST_PRDRV_DAC bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 1 GT11[0]: TXPOST_PRDRV_DAC bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[22] bit 0 GT11[0]: TXDAT_PRDRV_DAC bit 2
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 14
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 15 GT11[0]: TXDAT_PRDRV_DAC bit 1
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 14 GT11[0]: TXDAT_PRDRV_DAC bit 0
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 13 GT11[0]: TXASYNCDIVIDE bit 0
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 12 GT11[0]: TXPOST_TAP_PD
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 11 GT11[0]: TXPOST_TAP_DAC bit 4
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 10 GT11[0]: TXPOST_TAP_DAC bit 3
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 9 GT11[0]: TXPOST_TAP_DAC bit 2
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 8 GT11[0]: TXPOST_TAP_DAC bit 1
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 7 GT11[0]: TXPOST_TAP_DAC bit 0
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 6 GT11[0]: TXLNDR_TST2 bit 1
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 5 GT11[0]: TXLNDR_TST2 bit 0
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 4 GT11[0]: TXDAT_TAP_DAC bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 3 GT11[0]: TXDAT_TAP_DAC bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 2 GT11[0]: TXDAT_TAP_DAC bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 1 GT11[0]: TXDAT_TAP_DAC bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[14] bit 0 GT11[0]: TXDAT_TAP_DAC bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 6
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 15 GT11[0]: TXLNDR_TST3 bit 14
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 14 GT11[0]: TXLNDR_TST3 bit 13
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 13 GT11[0]: TXLNDR_TST3 bit 12
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 12 GT11[0]: TXLNDR_TST3 bit 11
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 11 GT11[0]: TXLNDR_TST3 bit 10
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 10 GT11[0]: TXLNDR_TST3 bit 9
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 9 GT11[0]: TXLNDR_TST3 bit 8
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 8 GT11[0]: TXLNDR_TST3 bit 7
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 7 GT11[0]: TXLNDR_TST3 bit 6
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 6 GT11[0]: TXLNDR_TST3 bit 5
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 5 GT11[0]: TXLNDR_TST3 bit 4
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 4 GT11[0]: TXLNDR_TST3 bit 3
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 3 GT11[0]: TXLNDR_TST3 bit 2
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 2 GT11[0]: TXLNDR_TST3 bit 1
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 1 GT11[0]: TXLNDR_TST3 bit 0
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[6] bit 0 GT11[0]: TXPD
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[13]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 62
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 15 GT11[0]: CHAN_BOND_TUNE bit 7
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 14 GT11[0]: CHAN_BOND_TUNE bit 6
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 13 GT11[0]: CHAN_BOND_TUNE bit 5
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 12 GT11[0]: CHAN_BOND_TUNE bit 4
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 11 GT11[0]: CHAN_BOND_TUNE bit 3
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 10 GT11[0]: CHAN_BOND_TUNE bit 2
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 9 GT11[0]: CHAN_BOND_TUNE bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 8 GT11[0]: CHAN_BOND_TUNE bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 5 GT11[0]: CCCB_ARBITRATOR_DISABLE
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 4 GT11[0]: OPPOSITE_SELECT
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 3 GT11[0]: POWER_ENABLE
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 2 GT11[0]: TEST_MODE_3
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 1 GT11[0]: TEST_MODE_2
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[62] bit 0 GT11[0]: TEST_MODE_1
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 54
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 15 GT11[0]: CHAN_BOND_SEQ_2_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 14 GT11[0]: CHAN_BOND_SEQ_2_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 13 GT11[0]: CHAN_BOND_SEQ_2_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 12 GT11[0]: CHAN_BOND_SEQ_2_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 11 GT11[0]: CHAN_BOND_SEQ_2_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 10 GT11[0]: CHAN_BOND_SEQ_2_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 9 GT11[0]: CHAN_BOND_SEQ_2_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 8 GT11[0]: CHAN_BOND_SEQ_2_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 7 GT11[0]: CHAN_BOND_SEQ_2_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 6 GT11[0]: CHAN_BOND_SEQ_2_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 5 GT11[0]: CHAN_BOND_SEQ_2_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 4 GT11[0]: CHAN_BOND_SEQ_2_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 3 GT11[0]: CHAN_BOND_SEQ_2_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 2 GT11[0]: CHAN_BOND_SEQ_2_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 1 GT11[0]: CHAN_BOND_SEQ_2_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[54] bit 0 GT11[0]: CHAN_BOND_SEQ_2_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 46
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 15 GT11[0]: CHAN_BOND_SEQ_2_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 14 GT11[0]: CHAN_BOND_SEQ_2_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 13 GT11[0]: CHAN_BOND_SEQ_2_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 12 GT11[0]: CHAN_BOND_SEQ_2_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 11 GT11[0]: CHAN_BOND_SEQ_2_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 10 GT11[0]: CHAN_BOND_SEQ_2_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 9 GT11[0]: CHAN_BOND_SEQ_2_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 8 GT11[0]: CHAN_BOND_SEQ_2_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 7 GT11[0]: CHAN_BOND_SEQ_2_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 6 GT11[0]: CHAN_BOND_SEQ_2_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 5 GT11[0]: CHAN_BOND_SEQ_2_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 4 GT11[0]: CHAN_BOND_SEQ_2_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 3 GT11[0]: CHAN_BOND_SEQ_2_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 2 GT11[0]: CHAN_BOND_SEQ_2_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 1 GT11[0]: CHAN_BOND_SEQ_2_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[46] bit 0 GT11[0]: CHAN_BOND_SEQ_2_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 38
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 15 GT11[0]: CHAN_BOND_SEQ_2_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 14 GT11[0]: CHAN_BOND_SEQ_2_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 13 GT11[0]: CHAN_BOND_SEQ_2_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 12 GT11[0]: CHAN_BOND_SEQ_2_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 11 GT11[0]: CHAN_BOND_SEQ_2_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 10 GT11[0]: CHAN_BOND_SEQ_2_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 9 GT11[0]: CHAN_BOND_SEQ_2_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 8 GT11[0]: CHAN_BOND_SEQ_2_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 7 GT11[0]: CHAN_BOND_SEQ_2_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 6 GT11[0]: CHAN_BOND_SEQ_2_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 5 GT11[0]: CHAN_BOND_SEQ_2_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 4 GT11[0]: CHAN_BOND_SEQ_2_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 3 GT11[0]: CHAN_BOND_SEQ_2_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 2 GT11[0]: CHAN_BOND_SEQ_2_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 1 GT11[0]: CHAN_BOND_SEQ_2_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[38] bit 0 GT11[0]: CHAN_BOND_SEQ_2_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[14]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 31
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 14
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 13
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 12
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 11
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 10
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 9
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 8
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[31] bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 7 GT11[0]: DRP[31] bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 6 GT11[0]: DRP[31] bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 5 GT11[0]: DRP[31] bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 4 GT11[0]: DRP[31] bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 3 GT11[0]: DRP[31] bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 2 GT11[0]: DRP[31] bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 23
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 1 GT11[0]: DRP[23] bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 0 GT11[0]: DRP[23] bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 7 GT11[0]: DRP[23] bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 6 GT11[0]: DRP[23] bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 5 GT11[0]: DRP[23] bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 4 GT11[0]: DRP[23] bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 3 GT11[0]: DRP[23] bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 2 GT11[0]: DRP[23] bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 1 GT11[0]: DRP[23] bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 0 GT11[0]: DRP[23] bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT[0] bit 2 GT11[0]: DRP[23] bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT[0] bit 1 GT11[0]: DRP[23] bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT[0] bit 0 GT11[0]: DRP[23] bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT[1] bit 2 GT11[0]: DRP[23] bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT[1] bit 1 GT11[0]: DRP[23] bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT[1] bit 0 GT11[0]: DRP[23] bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 15
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 15
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 14
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 13
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 12
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 11
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 10
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 9
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 8
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 7
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[15] bit 6
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 7 GT11[0]: DRP[15] bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 6 GT11[0]: DRP[15] bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 5 GT11[0]: DRP[15] bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 4 GT11[0]: DRP[15] bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 3 GT11[0]: DRP[15] bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 2 GT11[0]: DRP[15] bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 7
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 1 GT11[0]: DRP[7] bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 0 GT11[0]: DRP[7] bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 7 GT11[0]: DRP[7] bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 6 GT11[0]: DRP[7] bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 5 GT11[0]: DRP[7] bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 4 GT11[0]: DRP[7] bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 3 GT11[0]: DRP[7] bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 2 GT11[0]: DRP[7] bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 1 GT11[0]: DRP[7] bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 0 GT11[0]: DRP[7] bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT[0] bit 2 GT11[0]: DRP[7] bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT[0] bit 1 GT11[0]: DRP[7] bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT[0] bit 0 GT11[0]: DRP[7] bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT[1] bit 2 GT11[0]: DRP[7] bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT[1] bit 1 GT11[0]: DRP[7] bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT[1] bit 0 GT11[0]: DRP[7] bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[15]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 63
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 15 GT11[0]: RESERVED_CB1
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 14 GT11[0]: TX_BUFFER_USE
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 13 GT11[0]: RX_BUFFER_USE
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 12 GT11[0]: CHAN_BOND_SEQ_LEN bit 2
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 11 GT11[0]: CHAN_BOND_SEQ_LEN bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 10 GT11[0]: CHAN_BOND_SEQ_LEN bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 9 GT11[0]: CHAN_BOND_SEQ_2_USE
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 8 GT11[0]: CHAN_BOND_ONE_SHOT
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 7 GT11[0]: CHAN_BOND_MODE bit 1
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 6 GT11[0]: CHAN_BOND_MODE bit 0
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 4 GT11[0]: CHAN_BOND_LIMIT bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 3 GT11[0]: CHAN_BOND_LIMIT bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 2 GT11[0]: CHAN_BOND_LIMIT bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 1 GT11[0]: CHAN_BOND_LIMIT bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[63] bit 0 GT11[0]: CHAN_BOND_LIMIT bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 55
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 15 GT11[0]: CHAN_BOND_SEQ_1_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 14 GT11[0]: CHAN_BOND_SEQ_1_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 13 GT11[0]: CHAN_BOND_SEQ_1_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 12 GT11[0]: CHAN_BOND_SEQ_1_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 11 GT11[0]: CHAN_BOND_SEQ_1_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 10 GT11[0]: CHAN_BOND_SEQ_1_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 9 GT11[0]: CHAN_BOND_SEQ_1_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 8 GT11[0]: CHAN_BOND_SEQ_1_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 7 GT11[0]: CHAN_BOND_SEQ_1_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 6 GT11[0]: CHAN_BOND_SEQ_1_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 5 GT11[0]: CHAN_BOND_SEQ_1_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 4 GT11[0]: CHAN_BOND_SEQ_1_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 3 GT11[0]: CHAN_BOND_SEQ_1_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 2 GT11[0]: CHAN_BOND_SEQ_1_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 1 GT11[0]: CHAN_BOND_SEQ_1_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[55] bit 0 GT11[0]: CHAN_BOND_SEQ_1_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 47
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 15 GT11[0]: CHAN_BOND_SEQ_1_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 14 GT11[0]: CHAN_BOND_SEQ_1_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 13 GT11[0]: CHAN_BOND_SEQ_1_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 12 GT11[0]: CHAN_BOND_SEQ_1_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 11 GT11[0]: CHAN_BOND_SEQ_1_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 10 GT11[0]: CHAN_BOND_SEQ_1_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 9 GT11[0]: CHAN_BOND_SEQ_1_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 8 GT11[0]: CHAN_BOND_SEQ_1_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 7 GT11[0]: CHAN_BOND_SEQ_1_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 6 GT11[0]: CHAN_BOND_SEQ_1_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 5 GT11[0]: CHAN_BOND_SEQ_1_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 4 GT11[0]: CHAN_BOND_SEQ_1_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 3 GT11[0]: CHAN_BOND_SEQ_1_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 2 GT11[0]: CHAN_BOND_SEQ_1_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 1 GT11[0]: CHAN_BOND_SEQ_1_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[47] bit 0 GT11[0]: CHAN_BOND_SEQ_1_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP_MASK bit 39
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 15 GT11[0]: CHAN_BOND_SEQ_1_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 14 GT11[0]: CHAN_BOND_SEQ_1_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 13 GT11[0]: CHAN_BOND_SEQ_1_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 12 GT11[0]: CHAN_BOND_SEQ_1_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 11 GT11[0]: CHAN_BOND_SEQ_1_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 10 GT11[0]: CHAN_BOND_SEQ_1_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 9 GT11[0]: CHAN_BOND_SEQ_1_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 8 GT11[0]: CHAN_BOND_SEQ_1_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 7 GT11[0]: CHAN_BOND_SEQ_1_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 6 GT11[0]: CHAN_BOND_SEQ_1_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 5 GT11[0]: CHAN_BOND_SEQ_1_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 4 GT11[0]: CHAN_BOND_SEQ_1_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 3 GT11[0]: CHAN_BOND_SEQ_1_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 2 GT11[0]: CHAN_BOND_SEQ_1_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 1 GT11[0]: CHAN_BOND_SEQ_1_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[0]: DRP[39] bit 0 GT11[0]: CHAN_BOND_SEQ_1_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[16]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 24
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 15 GT11[1]: TXCRCINITVAL bit 31
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 14 GT11[1]: TXCRCINITVAL bit 30
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 13 GT11[1]: TXCRCINITVAL bit 29
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 12 GT11[1]: TXCRCINITVAL bit 28
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 11 GT11[1]: TXCRCINITVAL bit 27
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 10 GT11[1]: TXCRCINITVAL bit 26
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 9 GT11[1]: TXCRCINITVAL bit 25
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 8 GT11[1]: TXCRCINITVAL bit 24
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 7 GT11[1]: TXCRCINITVAL bit 23
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 6 GT11[1]: TXCRCINITVAL bit 22
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 5 GT11[1]: TXCRCINITVAL bit 21
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 4 GT11[1]: TXCRCINITVAL bit 20
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 3 GT11[1]: TXCRCINITVAL bit 19
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 2 GT11[1]: TXCRCINITVAL bit 18
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 1 GT11[1]: TXCRCINITVAL bit 17
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[24] bit 0 GT11[1]: TXCRCINITVAL bit 16
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 16
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 15 GT11[1]: TXCRCINITVAL bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 14 GT11[1]: TXCRCINITVAL bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 13 GT11[1]: TXCRCINITVAL bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 12 GT11[1]: TXCRCINITVAL bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 11 GT11[1]: TXCRCINITVAL bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 10 GT11[1]: TXCRCINITVAL bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 9 GT11[1]: TXCRCINITVAL bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 8 GT11[1]: TXCRCINITVAL bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 7 GT11[1]: TXCRCINITVAL bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 6 GT11[1]: TXCRCINITVAL bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 5 GT11[1]: TXCRCINITVAL bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 4 GT11[1]: TXCRCINITVAL bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 3 GT11[1]: TXCRCINITVAL bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 2 GT11[1]: TXCRCINITVAL bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 1 GT11[1]: TXCRCINITVAL bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[16] bit 0 GT11[1]: TXCRCINITVAL bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 8
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 15 GT11[1]: RXCRCINITVAL bit 31
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 14 GT11[1]: RXCRCINITVAL bit 30
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 13 GT11[1]: RXCRCINITVAL bit 29
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 12 GT11[1]: RXCRCINITVAL bit 28
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 11 GT11[1]: RXCRCINITVAL bit 27
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 10 GT11[1]: RXCRCINITVAL bit 26
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 9 GT11[1]: RXCRCINITVAL bit 25
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 8 GT11[1]: RXCRCINITVAL bit 24
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 7 GT11[1]: RXCRCINITVAL bit 23
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 6 GT11[1]: RXCRCINITVAL bit 22
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 5 GT11[1]: RXCRCINITVAL bit 21
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 4 GT11[1]: RXCRCINITVAL bit 20
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 3 GT11[1]: RXCRCINITVAL bit 19
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 2 GT11[1]: RXCRCINITVAL bit 18
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 1 GT11[1]: RXCRCINITVAL bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[8] bit 0 GT11[1]: RXCRCINITVAL bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 0
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 15 GT11[1]: RXCRCINITVAL bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 14 GT11[1]: RXCRCINITVAL bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 13 GT11[1]: RXCRCINITVAL bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 12 GT11[1]: RXCRCINITVAL bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 11 GT11[1]: RXCRCINITVAL bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 10 GT11[1]: RXCRCINITVAL bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 9 GT11[1]: RXCRCINITVAL bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 8 GT11[1]: RXCRCINITVAL bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 7 GT11[1]: RXCRCINITVAL bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 6 GT11[1]: RXCRCINITVAL bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 5 GT11[1]: RXCRCINITVAL bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 4 GT11[1]: RXCRCINITVAL bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 3 GT11[1]: RXCRCINITVAL bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 2 GT11[1]: RXCRCINITVAL bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 1 GT11[1]: RXCRCINITVAL bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[0] bit 0 GT11[1]: RXCRCINITVAL bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[17]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 56
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 15 GT11[1]: AUTO_CAL
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 14 GT11[1]: VCODAC_INIT bit 9
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 13 GT11[1]: VCODAC_INIT bit 8
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 12 GT11[1]: VCODAC_INIT bit 7
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 11 GT11[1]: VCODAC_INIT bit 6
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 10 GT11[1]: VCODAC_INIT bit 5
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 9 GT11[1]: VCODAC_INIT bit 4
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 8 GT11[1]: VCODAC_INIT bit 3
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 7 GT11[1]: VCODAC_INIT bit 2
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 6 GT11[1]: VCODAC_INIT bit 1
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 5 GT11[1]: VCODAC_INIT bit 0
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 4 GT11[1]: SLOWDOWN_CAL bit 1
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 3 GT11[1]: SLOWDOWN_CAL bit 0
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 2 GT11[1]: BYPASS_FDET
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 1 GT11[1]: LOOPCAL_WAIT bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[56] bit 0 GT11[1]: LOOPCAL_WAIT bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 48
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 15 GT11[1]: BYPASS_CAL
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 14 GT11[1]: FDET_HYS_CAL bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 13 GT11[1]: FDET_HYS_CAL bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 12 GT11[1]: FDET_HYS_CAL bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 11 GT11[1]: FDET_LCK_CAL bit 2
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 10 GT11[1]: FDET_LCK_CAL bit 1
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 9 GT11[1]: FDET_LCK_CAL bit 0
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 8 GT11[1]: FDET_HYS_SEL bit 2
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 7 GT11[1]: FDET_HYS_SEL bit 1
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 6 GT11[1]: FDET_HYS_SEL bit 0
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 5 GT11[1]: FDET_LCK_SEL bit 2
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 4 GT11[1]: FDET_LCK_SEL bit 1
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 3 GT11[1]: FDET_LCK_SEL bit 0
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 2 GT11[1]: VCO_CTRL_ENABLE
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 1 GT11[1]: CYCLE_LIMIT_SEL bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[48] bit 0 GT11[1]: CYCLE_LIMIT_SEL bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 40
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 15 GT11[1]: RXAUTO_CAL
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 14 GT11[1]: RXVCODAC_INIT bit 9
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 13 GT11[1]: RXVCODAC_INIT bit 8
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 12 GT11[1]: RXVCODAC_INIT bit 7
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 11 GT11[1]: RXVCODAC_INIT bit 6
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 10 GT11[1]: RXVCODAC_INIT bit 5
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 9 GT11[1]: RXVCODAC_INIT bit 4
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 8 GT11[1]: RXVCODAC_INIT bit 3
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 7 GT11[1]: RXVCODAC_INIT bit 2
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 6 GT11[1]: RXVCODAC_INIT bit 1
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 5 GT11[1]: RXVCODAC_INIT bit 0
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 4 GT11[1]: RXSLOWDOWN_CAL bit 1
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 3 GT11[1]: RXSLOWDOWN_CAL bit 0
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 2 GT11[1]: RXBYPASS_FDET
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 1 GT11[1]: RXLOOPCAL_WAIT bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[40] bit 0 GT11[1]: RXLOOPCAL_WAIT bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 32
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 15 GT11[1]: RXBYPASS_CAL
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 14 GT11[1]: RXFDET_HYS_CAL bit 2
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 13 GT11[1]: RXFDET_HYS_CAL bit 1
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 12 GT11[1]: RXFDET_HYS_CAL bit 0
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 11 GT11[1]: RXFDET_LCK_CAL bit 2
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 10 GT11[1]: RXFDET_LCK_CAL bit 1
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 9 GT11[1]: RXFDET_LCK_CAL bit 0
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 8 GT11[1]: RXFDET_HYS_SEL bit 2
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 7 GT11[1]: RXFDET_HYS_SEL bit 1
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 6 GT11[1]: RXFDET_HYS_SEL bit 0
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 5 GT11[1]: RXFDET_LCK_SEL bit 2
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 4 GT11[1]: RXFDET_LCK_SEL bit 1
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 3 GT11[1]: RXFDET_LCK_SEL bit 0
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 2 GT11[1]: RXVCO_CTRL_ENABLE
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 1 GT11[1]: RXCYCLE_LIMIT_SEL bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[32] bit 0 GT11[1]: RXCYCLE_LIMIT_SEL bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[18]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 25
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 14
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 13
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 12
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 11
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 10
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 9
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 8
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[25] bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 17
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[0] bit 2 GT11[1]: DRP[17] bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[0] bit 1 GT11[1]: DRP[17] bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[0] bit 0 GT11[1]: DRP[17] bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[1] bit 2 GT11[1]: DRP[17] bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[1] bit 1 GT11[1]: DRP[17] bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[1] bit 0 GT11[1]: DRP[17] bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[2] bit 2 GT11[1]: DRP[17] bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[2] bit 1 GT11[1]: DRP[17] bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[2] bit 0 GT11[1]: DRP[17] bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[3] bit 2 GT11[1]: DRP[17] bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[3] bit 1 GT11[1]: DRP[17] bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_N[3] bit 0 GT11[1]: DRP[17] bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[0] bit 2 GT11[1]: DRP[17] bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[0] bit 1 GT11[1]: DRP[17] bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[0] bit 0 GT11[1]: DRP[17] bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[1] bit 2 GT11[1]: DRP[17] bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 9
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[1] bit 1 GT11[1]: DRP[9] bit 15
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[1] bit 0 GT11[1]: DRP[9] bit 14
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[2] bit 2 GT11[1]: DRP[9] bit 13
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[2] bit 1 GT11[1]: DRP[9] bit 12
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[2] bit 0 GT11[1]: DRP[9] bit 11
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[3] bit 2 GT11[1]: DRP[9] bit 10
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[3] bit 1 GT11[1]: DRP[9] bit 9
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].MGT_FWDCLK_S[3] bit 0 GT11[1]: DRP[9] bit 8
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[1] bit 1 GT11[1]: DRP[9] bit 7
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[1] bit 0 GT11[1]: DRP[9] bit 6
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[0] bit 1 GT11[1]: DRP[9] bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[0] bit 0 GT11[1]: DRP[9] bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[1] bit 1 GT11[1]: DRP[9] bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[1] bit 0 GT11[1]: DRP[9] bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[0] bit 1 GT11[1]: DRP[9] bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[0] bit 0 GT11[1]: DRP[9] bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 1
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: wire support (CELL[8].MGT_CLK_OUT_FWDCLK[0], CELL[8].MGT_CLK_OUT_FWDCLK[1], CELL[24].MGT_CLK_OUT_FWDCLK[0], CELL[24].MGT_CLK_OUT_FWDCLK[1]) bit 0 GT11[1]: DRP[1] bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK bit 0 GT11[1]: DRP[1] bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK bit 0 GT11[1]: DRP[1] bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK bit 1 GT11[1]: DRP[1] bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK bit 1 GT11[1]: DRP[1] bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[1] bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[19]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 57
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 15 GT11[1]: PCOMMA_VALUE bit 31
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 14 GT11[1]: PCOMMA_VALUE bit 30
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 13 GT11[1]: PCOMMA_VALUE bit 29
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 12 GT11[1]: PCOMMA_VALUE bit 28
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 11 GT11[1]: PCOMMA_VALUE bit 27
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 10 GT11[1]: PCOMMA_VALUE bit 26
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 9 GT11[1]: PCOMMA_VALUE bit 25
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 8 GT11[1]: PCOMMA_VALUE bit 24
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 7 GT11[1]: PCOMMA_VALUE bit 23
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 6 GT11[1]: PCOMMA_VALUE bit 22
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 5 GT11[1]: PCOMMA_VALUE bit 21
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 4 GT11[1]: PCOMMA_VALUE bit 20
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 3 GT11[1]: PCOMMA_VALUE bit 19
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 2 GT11[1]: PCOMMA_VALUE bit 18
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 1 GT11[1]: PCOMMA_VALUE bit 17
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[57] bit 0 GT11[1]: PCOMMA_VALUE bit 16
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 49
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 15 GT11[1]: PCOMMA_VALUE bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 14 GT11[1]: PCOMMA_VALUE bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 13 GT11[1]: PCOMMA_VALUE bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 12 GT11[1]: PCOMMA_VALUE bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 11 GT11[1]: PCOMMA_VALUE bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 10 GT11[1]: PCOMMA_VALUE bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 9 GT11[1]: PCOMMA_VALUE bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 8 GT11[1]: PCOMMA_VALUE bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 7 GT11[1]: PCOMMA_VALUE bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 6 GT11[1]: PCOMMA_VALUE bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 5 GT11[1]: PCOMMA_VALUE bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 4 GT11[1]: PCOMMA_VALUE bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 3 GT11[1]: PCOMMA_VALUE bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 2 GT11[1]: PCOMMA_VALUE bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 1 GT11[1]: PCOMMA_VALUE bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[49] bit 0 GT11[1]: PCOMMA_VALUE bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 41
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 15 GT11[1]: MCOMMA_VALUE bit 31
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 14 GT11[1]: MCOMMA_VALUE bit 30
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 13 GT11[1]: MCOMMA_VALUE bit 29
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 12 GT11[1]: MCOMMA_VALUE bit 28
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 11 GT11[1]: MCOMMA_VALUE bit 27
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 10 GT11[1]: MCOMMA_VALUE bit 26
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 9 GT11[1]: MCOMMA_VALUE bit 25
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 8 GT11[1]: MCOMMA_VALUE bit 24
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 7 GT11[1]: MCOMMA_VALUE bit 23
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 6 GT11[1]: MCOMMA_VALUE bit 22
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 5 GT11[1]: MCOMMA_VALUE bit 21
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 4 GT11[1]: MCOMMA_VALUE bit 20
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 3 GT11[1]: MCOMMA_VALUE bit 19
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 2 GT11[1]: MCOMMA_VALUE bit 18
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 1 GT11[1]: MCOMMA_VALUE bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[41] bit 0 GT11[1]: MCOMMA_VALUE bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 33
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 15 GT11[1]: MCOMMA_VALUE bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 14 GT11[1]: MCOMMA_VALUE bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 13 GT11[1]: MCOMMA_VALUE bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 12 GT11[1]: MCOMMA_VALUE bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 11 GT11[1]: MCOMMA_VALUE bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 10 GT11[1]: MCOMMA_VALUE bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 9 GT11[1]: MCOMMA_VALUE bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 8 GT11[1]: MCOMMA_VALUE bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 7 GT11[1]: MCOMMA_VALUE bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 6 GT11[1]: MCOMMA_VALUE bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 5 GT11[1]: MCOMMA_VALUE bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 4 GT11[1]: MCOMMA_VALUE bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 3 GT11[1]: MCOMMA_VALUE bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 2 GT11[1]: MCOMMA_VALUE bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 1 GT11[1]: MCOMMA_VALUE bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[33] bit 0 GT11[1]: MCOMMA_VALUE bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[20]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 26
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 15 GT11[1]: RESERVED_CM2 bit 21
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 14 GT11[1]: RESERVED_CM2 bit 20
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 13 GT11[1]: RESERVED_CM2 bit 19
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 12 GT11[1]: RESERVED_CM2 bit 18
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 11 GT11[1]: RESERVED_CM2 bit 17
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 10 GT11[1]: RESERVED_CM2 bit 16
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 9 GT11[1]: RESERVED_CM2 bit 15
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 8 GT11[1]: RESERVED_CM2 bit 14
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 7 GT11[1]: RESERVED_CM2 bit 13
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 6 GT11[1]: RESERVED_CM2 bit 12
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 5 GT11[1]: RESERVED_CM2 bit 11
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 4 GT11[1]: RESERVED_CM2 bit 10
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 3 GT11[1]: RESERVED_CM2 bit 9
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 2 GT11[1]: RESERVED_CM2 bit 8
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 1 GT11[1]: RESERVED_CM2 bit 7
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[26] bit 0 GT11[1]: RESERVED_CM2 bit 6
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 18
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 15 GT11[1]: RESERVED_CM2 bit 5
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 14 GT11[1]: RESERVED_CM2 bit 4
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 13 GT11[1]: RESERVED_CM2 bit 3
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 12 GT11[1]: RESERVED_CM2 bit 2
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 11 GT11[1]: RESERVED_CM2 bit 1
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 10 GT11[1]: RESERVED_CM2 bit 0
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 9 GT11[1]: COMMA_10B_MASK bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 8 GT11[1]: COMMA_10B_MASK bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 7 GT11[1]: COMMA_10B_MASK bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 6 GT11[1]: COMMA_10B_MASK bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 5 GT11[1]: COMMA_10B_MASK bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 4 GT11[1]: COMMA_10B_MASK bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 3 GT11[1]: COMMA_10B_MASK bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 2 GT11[1]: COMMA_10B_MASK bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 1 GT11[1]: COMMA_10B_MASK bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[18] bit 0 GT11[1]: COMMA_10B_MASK bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 10
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 15 GT11[1]: RESERVED_CM bit 23
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 14 GT11[1]: RESERVED_CM bit 22
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 13 GT11[1]: RESERVED_CM bit 21
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 12 GT11[1]: RESERVED_CM bit 20
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 11 GT11[1]: RESERVED_CM bit 19
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 10 GT11[1]: RESERVED_CM bit 18
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 9 GT11[1]: RESERVED_CM bit 17
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 8 GT11[1]: RESERVED_CM bit 16
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 7 GT11[1]: RESERVED_CM bit 15
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 6 GT11[1]: RESERVED_CM bit 14
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 5 GT11[1]: RESERVED_CM bit 13
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 4 GT11[1]: RESERVED_CM bit 12
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 3 GT11[1]: RESERVED_CM bit 11
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 2 GT11[1]: RESERVED_CM bit 10
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 1 GT11[1]: RESERVED_CM bit 9
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[10] bit 0 GT11[1]: RESERVED_CM bit 8
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 2
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 15 GT11[1]: RESERVED_CM bit 7
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 14 GT11[1]: RESERVED_CM bit 6
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 13 GT11[1]: RESERVED_CM bit 5
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 12 GT11[1]: RESERVED_CM bit 4
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 11 GT11[1]: RESERVED_CM bit 3
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 10 GT11[1]: RESERVED_CM bit 2
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 9 GT11[1]: RESERVED_CM bit 1
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 8 GT11[1]: RESERVED_CM bit 0
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 7 GT11[1]: COMMA32
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 6 GT11[1]: PCOMMA_DETECT
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 5 GT11[1]: MCOMMA_DETECT
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 4 GT11[1]: DEC_VALID_COMMA_ONLY
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 3 GT11[1]: DEC_PCOMMA_DETECT
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 2 GT11[1]: DEC_MCOMMA_DETECT
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 1 GT11[1]: ALIGN_COMMA_WORD bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[2] bit 0 GT11[1]: ALIGN_COMMA_WORD bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[21]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 58
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 14 GT11[1]: TXOUTDIV2SEL bit 2
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 13 GT11[1]: TXOUTDIV2SEL bit 1
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 12 GT11[1]: TXOUTDIV2SEL bit 0
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 11 GT11CLK: TXPLLNDIVSEL bit 2
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 10 GT11CLK: TXPLLNDIVSEL bit 1
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 9 GT11CLK: TXPLLNDIVSEL bit 0
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 8
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 7 GT11CLK: TXCLMODE bit 1
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 6 GT11CLK: TXCLMODE bit 0
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 5 GT11CLK: TXLOOPFILT bit 3
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 4 GT11CLK: TXLOOPFILT bit 2
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 3 GT11CLK: TXLOOPFILT bit 1
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 2 GT11CLK: TXLOOPFILT bit 0
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 1 GT11CLK: TXDIGRX
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[58] bit 0 GT11CLK: TXPFDTX
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 50
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 15 GT11CLK: TXTUNE bit 12
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 14 GT11CLK: TXTUNE bit 11
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 13 GT11CLK: TXTUNE bit 10
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 12 GT11CLK: TXTUNE bit 9
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 11 GT11CLK: TXTUNE bit 8
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 10 GT11CLK: TXTUNE bit 7
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 9 GT11CLK: TXTUNE bit 6
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 8 GT11CLK: TXTUNE bit 5
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 7 GT11CLK: TXTUNE bit 4
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 6 GT11CLK: TXTUNE bit 3
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 5 GT11CLK: TXTUNE bit 2
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 4 GT11CLK: TXTUNE bit 1
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 3 GT11CLK: TXTUNE bit 0
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 2 GT11CLK: TXSLOSEL
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 1 GT11CLK: TXDACSEL
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[50] bit 0 GT11CLK: TXCPSEL
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 42
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 15 GT11CLK: TXDACTST
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 14
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 13 GT11[0]: TXOUTDIV2SEL bit 2
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 12 GT11[0]: TXOUTDIV2SEL bit 1
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 11 GT11[0]: TXOUTDIV2SEL bit 0
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 10 GT11CLK: TXCTRL1 bit 9
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 9 GT11CLK: TXCTRL1 bit 8
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 8 GT11CLK: TXCTRL1 bit 7
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 7 GT11CLK: TXCTRL1 bit 6
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 6 GT11CLK: TXCTRL1 bit 5
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 5 GT11CLK: TXCTRL1 bit 4
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 4 GT11CLK: TXCTRL1 bit 3
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 3 GT11CLK: TXCTRL1 bit 2
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 2 GT11CLK: TXCTRL1 bit 1
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 1 GT11CLK: TXCTRL1 bit 0
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[42] bit 0 GT11CLK: TXQPPD
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 34
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 15 GT11CLK: TXCMFPD
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 14 GT11CLK: TXVCOPD
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 13 GT11CLK: TXADCADJPD
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 12 GT11CLK: TXDIVPD
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 11 GT11CLK: TXBIASPD
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 10 GT11CLK: TXVCOBUFPD
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 9 GT11CLK: TXDIVBUFPD
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 8 GT11CLK: TXAPD
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 7 GT11CLK: TXAPTST
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 6 GT11CLK: TXCMFTST
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 5 GT11CLK: TXFILTTST
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 4 GT11CLK: TXDIVTST
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 3 GT11CLK: TXPFDTST
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 2 GT11CLK: TXVCOBUFTST
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 1 GT11CLK: TXDIVBUFTST
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[34] bit 0 GT11CLK: TXVCOTST
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[22]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 27
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 15 GT11[1]: RXRECCLK1_USE_SYNC
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 14 GT11[1]: TXOUTCLK1_USE_SYNC
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 13 GT11[1]: TXCLK0_FORCE_PMACLK
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 12 GT11[1]: RXCLK0_FORCE_PMACLK
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 11 GT11[1]: TX_CLOCK_DIVIDER bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 10 GT11[1]: TX_CLOCK_DIVIDER bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 9 GT11[1]: RX_CLOCK_DIVIDER bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 8 GT11[1]: RX_CLOCK_DIVIDER bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 7 GT11[1]: TXCRCENABLE
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 6 GT11[1]: TXCRCSAMECLOCK
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 5 GT11[1]: TXCRCINVERTGEN
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 4 GT11[1]: TXCRCCLOCKDOUBLE
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 3 GT11[1]: RXCRCENABLE
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 2 GT11[1]: RXCRCSAMECLOCK
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 1 GT11[1]: RXCRCINVERTGEN
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[27] bit 0 GT11[1]: RXCRCCLOCKDOUBLE
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 19
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 15 GT11[1]: RXFDCAL_CLOCK_DIVIDE bit 1
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 14 GT11[1]: RXFDCAL_CLOCK_DIVIDE bit 0
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 13 GT11[1]: TXFDCAL_CLOCK_DIVIDE bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 12 GT11[1]: TXFDCAL_CLOCK_DIVIDE bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 11 GT11[1]: RXBY_32
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 10 GT11[1]: REPEATER
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 9 GT11[1]: ENABLE_DCDR
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 8 GT11[1]: SAMPLE_8X
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 7 GT11[1]: DCDR_FILTER bit 2
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 6 GT11[1]: DCDR_FILTER bit 1
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 5 GT11[1]: DCDR_FILTER bit 0
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 4 GT11[1]: RXUSRDIVISOR bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 3 GT11[1]: RXUSRDIVISOR bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 2 GT11[1]: RXUSRDIVISOR bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 1 GT11[1]: RXUSRDIVISOR bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[19] bit 0 GT11[1]: RXUSRDIVISOR bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 11
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 15 GT11[1]: SH_INVALID_CNT_MAX bit 7
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 14 GT11[1]: SH_INVALID_CNT_MAX bit 6
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 13 GT11[1]: SH_INVALID_CNT_MAX bit 5
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 12 GT11[1]: SH_INVALID_CNT_MAX bit 4
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 11 GT11[1]: SH_INVALID_CNT_MAX bit 3
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 10 GT11[1]: SH_INVALID_CNT_MAX bit 2
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 9 GT11[1]: SH_INVALID_CNT_MAX bit 1
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 8 GT11[1]: SH_INVALID_CNT_MAX bit 0
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 7 GT11[1]: SH_CNT_MAX bit 7
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 6 GT11[1]: SH_CNT_MAX bit 6
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 5 GT11[1]: SH_CNT_MAX bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 4 GT11[1]: SH_CNT_MAX bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 3 GT11[1]: SH_CNT_MAX bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 2 GT11[1]: SH_CNT_MAX bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 1 GT11[1]: SH_CNT_MAX bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[11] bit 0 GT11[1]: SH_CNT_MAX bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 3
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 15 GT11[1]: RESERVED_M2
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 14 GT11[1]: CLK_COR_8B10B_DE
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 13 GT11[1]: CLK_CORRECT_USE
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 12 GT11[1]: CLK_COR_SEQ_LEN bit 2
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 11 GT11[1]: CLK_COR_SEQ_LEN bit 1
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 10 GT11[1]: CLK_COR_SEQ_LEN bit 0
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 9 GT11[1]: CLK_COR_SEQ_DROP
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 8 GT11[1]: CLK_COR_SEQ_2_USE
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 7 GT11[1]: TXCLK0_INVERT_PMALEAF
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 6 GT11[1]: RXCLK0_INVERT_PMALEAF
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 5 GT11[1]: CLK_COR_MAX_LAT bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 4 GT11[1]: CLK_COR_MAX_LAT bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 3 GT11[1]: CLK_COR_MAX_LAT bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 2 GT11[1]: CLK_COR_MAX_LAT bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 1 GT11[1]: CLK_COR_MAX_LAT bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[3] bit 0 GT11[1]: CLK_COR_MAX_LAT bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[23]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 59
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 15 GT11[1]: RX_LOS_THRESHOLD bit 7
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 14 GT11[1]: RX_LOS_THRESHOLD bit 6
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 13 GT11[1]: RX_LOS_THRESHOLD bit 5
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 12 GT11[1]: RX_LOS_THRESHOLD bit 4
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 11 GT11[1]: RX_LOS_THRESHOLD bit 3
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 10 GT11[1]: RX_LOS_THRESHOLD bit 2
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 9 GT11[1]: RX_LOS_THRESHOLD bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 8 GT11[1]: RX_LOS_THRESHOLD bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 7 GT11[1]: RX_LOS_INVALID_INCR bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 6 GT11[1]: RX_LOS_INVALID_INCR bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 5 GT11[1]: RX_LOS_INVALID_INCR bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 4 GT11[1]: RX_LOS_INVALID_INCR bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 3 GT11[1]: RX_LOS_INVALID_INCR bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 2 GT11[1]: RX_LOS_INVALID_INCR bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 1 GT11[1]: RX_LOS_INVALID_INCR bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[59] bit 0 GT11[1]: RX_LOS_INVALID_INCR bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 51
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 15 GT11[1]: CLK_COR_SEQ_2_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 14 GT11[1]: CLK_COR_SEQ_2_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 13 GT11[1]: CLK_COR_SEQ_2_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 12 GT11[1]: CLK_COR_SEQ_2_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 11 GT11[1]: CLK_COR_SEQ_2_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 10 GT11[1]: CLK_COR_SEQ_2_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 9 GT11[1]: CLK_COR_SEQ_2_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 8 GT11[1]: CLK_COR_SEQ_2_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 7 GT11[1]: CLK_COR_SEQ_2_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 6 GT11[1]: CLK_COR_SEQ_2_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 5 GT11[1]: CLK_COR_SEQ_2_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 4 GT11[1]: CLK_COR_SEQ_2_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 3 GT11[1]: CLK_COR_SEQ_2_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 2 GT11[1]: CLK_COR_SEQ_2_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 1 GT11[1]: CLK_COR_SEQ_2_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[51] bit 0 GT11[1]: CLK_COR_SEQ_2_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 43
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 15 GT11[1]: CLK_COR_SEQ_2_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 14 GT11[1]: CLK_COR_SEQ_2_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 13 GT11[1]: CLK_COR_SEQ_2_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 12 GT11[1]: CLK_COR_SEQ_2_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 11 GT11[1]: CLK_COR_SEQ_2_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 10 GT11[1]: CLK_COR_SEQ_2_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 9 GT11[1]: CLK_COR_SEQ_2_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 8 GT11[1]: CLK_COR_SEQ_2_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 7 GT11[1]: CLK_COR_SEQ_2_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 6 GT11[1]: CLK_COR_SEQ_2_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 5 GT11[1]: CLK_COR_SEQ_2_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 4 GT11[1]: CLK_COR_SEQ_2_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 3 GT11[1]: CLK_COR_SEQ_2_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 2 GT11[1]: CLK_COR_SEQ_2_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 1 GT11[1]: CLK_COR_SEQ_2_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[43] bit 0 GT11[1]: CLK_COR_SEQ_2_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 35
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 15 GT11[1]: CLK_COR_SEQ_2_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 14 GT11[1]: CLK_COR_SEQ_2_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 13 GT11[1]: CLK_COR_SEQ_2_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 12 GT11[1]: CLK_COR_SEQ_2_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 11 GT11[1]: CLK_COR_SEQ_2_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 10 GT11[1]: CLK_COR_SEQ_2_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 9 GT11[1]: CLK_COR_SEQ_2_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 8 GT11[1]: CLK_COR_SEQ_2_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 7 GT11[1]: CLK_COR_SEQ_2_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 6 GT11[1]: CLK_COR_SEQ_2_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 5 GT11[1]: CLK_COR_SEQ_2_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 4 GT11[1]: CLK_COR_SEQ_2_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 3 GT11[1]: CLK_COR_SEQ_2_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 2 GT11[1]: CLK_COR_SEQ_2_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 1 GT11[1]: CLK_COR_SEQ_2_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[35] bit 0 GT11[1]: CLK_COR_SEQ_2_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[24]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 28
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 15 GT11[1]: TXLNDR_TST1 bit 3
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 14 GT11[1]: TXLNDR_TST1 bit 2
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 13 GT11[1]: TXLNDR_TST1 bit 1
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 12 GT11[1]: TXLNDR_TST1 bit 0
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 11 GT11[1]: TXLVLSHFTPD
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 10 GT11[1]: TXPRE_PRDRV_DAC bit 2
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 9 GT11[1]: TXPRE_PRDRV_DAC bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 8 GT11[1]: TXPRE_PRDRV_DAC bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 7 GT11[1]: TXPRE_TAP_PD
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 6 GT11[1]: TXPRE_TAP_DAC bit 4
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 5 GT11[1]: TXPRE_TAP_DAC bit 3
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 4 GT11[1]: TXDIGPD
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 3 GT11[1]: TXCLKMODE bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 2 GT11[1]: TXCLKMODE bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 1 GT11[1]: TXCLKMODE bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[28] bit 0 GT11[1]: TXCLKMODE bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 20
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 15 GT11[1]: TXPRE_TAP_DAC bit 2
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 14 GT11[1]: TXPRE_TAP_DAC bit 1
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 13 GT11[1]: TXPRE_TAP_DAC bit 0
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 12 GT11[1]: TXCFGENABLE
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 11 GT11[1]: TXHIGHSIGNALEN
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 10 GT11[1]: TXAREFBIASSEL
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 9 GT11[1]: TXTERMTRIM bit 3
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 8 GT11[1]: TXTERMTRIM bit 2
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 7 GT11[1]: TXTERMTRIM bit 1
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 6 GT11[1]: TXTERMTRIM bit 0
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 5 GT11[1]: TXASYNCDIVIDE bit 1
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 4 GT11[1]: TXSLEWRATE
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 3 GT11[1]: TXPOST_PRDRV_DAC bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 2 GT11[1]: TXPOST_PRDRV_DAC bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 1 GT11[1]: TXPOST_PRDRV_DAC bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[20] bit 0 GT11[1]: TXDAT_PRDRV_DAC bit 2
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 12
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 15 GT11[1]: TXDAT_PRDRV_DAC bit 1
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 14 GT11[1]: TXDAT_PRDRV_DAC bit 0
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 13 GT11[1]: TXASYNCDIVIDE bit 0
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 12 GT11[1]: TXPOST_TAP_PD
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 11 GT11[1]: TXPOST_TAP_DAC bit 4
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 10 GT11[1]: TXPOST_TAP_DAC bit 3
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 9 GT11[1]: TXPOST_TAP_DAC bit 2
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 8 GT11[1]: TXPOST_TAP_DAC bit 1
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 7 GT11[1]: TXPOST_TAP_DAC bit 0
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 6 GT11[1]: TXLNDR_TST2 bit 1
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 5 GT11[1]: TXLNDR_TST2 bit 0
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 4 GT11[1]: TXDAT_TAP_DAC bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 3 GT11[1]: TXDAT_TAP_DAC bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 2 GT11[1]: TXDAT_TAP_DAC bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 1 GT11[1]: TXDAT_TAP_DAC bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[12] bit 0 GT11[1]: TXDAT_TAP_DAC bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 4
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 15 GT11[1]: TXLNDR_TST3 bit 14
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 14 GT11[1]: TXLNDR_TST3 bit 13
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 13 GT11[1]: TXLNDR_TST3 bit 12
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 12 GT11[1]: TXLNDR_TST3 bit 11
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 11 GT11[1]: TXLNDR_TST3 bit 10
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 10 GT11[1]: TXLNDR_TST3 bit 9
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 9 GT11[1]: TXLNDR_TST3 bit 8
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 8 GT11[1]: TXLNDR_TST3 bit 7
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 7 GT11[1]: TXLNDR_TST3 bit 6
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 6 GT11[1]: TXLNDR_TST3 bit 5
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 5 GT11[1]: TXLNDR_TST3 bit 4
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 4 GT11[1]: TXLNDR_TST3 bit 3
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 3 GT11[1]: TXLNDR_TST3 bit 2
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 2 GT11[1]: TXLNDR_TST3 bit 1
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 1 GT11[1]: TXLNDR_TST3 bit 0
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[4] bit 0 GT11[1]: TXPD
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[25]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 60
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 15 GT11[1]: RXDATA_SEL bit 1
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 14 GT11[1]: RXDATA_SEL bit 0
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 13 GT11[1]: TXDATA_SEL bit 1
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 12 GT11[1]: TXDATA_SEL bit 0
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 11 GT11[1]: RESERVED_CCB
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 10 GT11[1]: CLK_COR_MIN_LAT bit 5
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 9 GT11[1]: CLK_COR_MIN_LAT bit 4
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 8 GT11[1]: CLK_COR_MIN_LAT bit 3
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 7 GT11[1]: CLK_COR_MIN_LAT bit 2
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 6 GT11[1]: CLK_COR_MIN_LAT bit 1
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 5 GT11[1]: CLK_COR_MIN_LAT bit 0
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 4 GT11[1]: RESERVED_CCA
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 3 GT11[1]: PCS_BIT_SLIP
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 2 GT11[1]: DIGRX_SYNC_MODE
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 1 GT11[1]: DIGRX_FWDCLK bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[60] bit 0 GT11[1]: DIGRX_FWDCLK bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 52
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 15 GT11[1]: CLK_COR_SEQ_1_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 14 GT11[1]: CLK_COR_SEQ_1_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 13 GT11[1]: CLK_COR_SEQ_1_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 12 GT11[1]: CLK_COR_SEQ_1_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 11 GT11[1]: CLK_COR_SEQ_1_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 10 GT11[1]: CLK_COR_SEQ_1_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 9 GT11[1]: CLK_COR_SEQ_1_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 8 GT11[1]: CLK_COR_SEQ_1_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 7 GT11[1]: CLK_COR_SEQ_1_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 6 GT11[1]: CLK_COR_SEQ_1_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 5 GT11[1]: CLK_COR_SEQ_1_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 4 GT11[1]: CLK_COR_SEQ_1_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 3 GT11[1]: CLK_COR_SEQ_1_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 2 GT11[1]: CLK_COR_SEQ_1_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 1 GT11[1]: CLK_COR_SEQ_1_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[52] bit 0 GT11[1]: CLK_COR_SEQ_1_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 44
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 15 GT11[1]: CLK_COR_SEQ_1_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 14 GT11[1]: CLK_COR_SEQ_1_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 13 GT11[1]: CLK_COR_SEQ_1_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 12 GT11[1]: CLK_COR_SEQ_1_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 11 GT11[1]: CLK_COR_SEQ_1_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 10 GT11[1]: CLK_COR_SEQ_1_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 9 GT11[1]: CLK_COR_SEQ_1_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 8 GT11[1]: CLK_COR_SEQ_1_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 7 GT11[1]: CLK_COR_SEQ_1_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 6 GT11[1]: CLK_COR_SEQ_1_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 5 GT11[1]: CLK_COR_SEQ_1_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 4 GT11[1]: CLK_COR_SEQ_1_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 3 GT11[1]: CLK_COR_SEQ_1_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 2 GT11[1]: CLK_COR_SEQ_1_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 1 GT11[1]: CLK_COR_SEQ_1_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[44] bit 0 GT11[1]: CLK_COR_SEQ_1_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 36
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 15 GT11[1]: CLK_COR_SEQ_1_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 14 GT11[1]: CLK_COR_SEQ_1_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 13 GT11[1]: CLK_COR_SEQ_1_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 12 GT11[1]: CLK_COR_SEQ_1_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 11 GT11[1]: CLK_COR_SEQ_1_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 10 GT11[1]: CLK_COR_SEQ_1_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 9 GT11[1]: CLK_COR_SEQ_1_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 8 GT11[1]: CLK_COR_SEQ_1_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 7 GT11[1]: CLK_COR_SEQ_1_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 6 GT11[1]: CLK_COR_SEQ_1_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 5 GT11[1]: CLK_COR_SEQ_1_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 4 GT11[1]: CLK_COR_SEQ_1_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 3 GT11[1]: CLK_COR_SEQ_1_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 2 GT11[1]: CLK_COR_SEQ_1_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 1 GT11[1]: CLK_COR_SEQ_1_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[36] bit 0 GT11[1]: CLK_COR_SEQ_1_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[26]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 29
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 14
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 13
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 12
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 11
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 10
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 9
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 8
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[29] bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 21
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 15
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 14
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 13
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 12
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 11
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 10
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 9
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[21] bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 13
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 15
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 14
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 13
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 12
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 11
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 10
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 9
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 8
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 7
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 6
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[13] bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 5
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[5] bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[27]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 61
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 15
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 14 GT11[1]: RXOUTDIV2SEL bit 5
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 13 GT11[1]: RXOUTDIV2SEL bit 4
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 12 GT11[1]: RXOUTDIV2SEL bit 3
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 11 GT11[1]: RXPLLNDIVSEL bit 2
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 10 GT11[1]: RXPLLNDIVSEL bit 1
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 9 GT11[1]: RXPLLNDIVSEL bit 0
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 8
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 7 GT11[1]: RXCLMODE bit 1
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 6 GT11[1]: RXCLMODE bit 0
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 5 GT11[1]: RXLOOPFILT bit 3
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 4 GT11[1]: RXLOOPFILT bit 2
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 3 GT11[1]: RXLOOPFILT bit 1
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 2 GT11[1]: RXLOOPFILT bit 0
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 1 GT11[1]: RXDIGRX
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[61] bit 0 GT11[1]: RXPFDTX
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 53
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 15 GT11[1]: RXTUNE bit 12
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 14 GT11[1]: RXTUNE bit 11
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 13 GT11[1]: RXTUNE bit 10
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 12 GT11[1]: RXTUNE bit 9
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 11 GT11[1]: RXTUNE bit 8
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 10 GT11[1]: RXTUNE bit 7
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 9 GT11[1]: RXTUNE bit 6
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 8 GT11[1]: RXTUNE bit 5
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 7 GT11[1]: RXTUNE bit 4
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 6 GT11[1]: RXTUNE bit 3
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 5 GT11[1]: RXTUNE bit 2
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 4 GT11[1]: RXTUNE bit 1
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 3 GT11[1]: RXTUNE bit 0
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 2 GT11[1]: RXSLOSEL
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 1 GT11[1]: RXDACSEL
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[53] bit 0 GT11[1]: RXCPSEL
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 45
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 15 GT11[1]: RXDACTST
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 14
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 13 GT11[1]: RXOUTDIV2SEL bit 2
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 12 GT11[1]: RXOUTDIV2SEL bit 1
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 11 GT11[1]: RXOUTDIV2SEL bit 0
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 10 GT11[1]: RXCTRL1 bit 9
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 9 GT11[1]: RXCTRL1 bit 8
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 8 GT11[1]: RXCTRL1 bit 7
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 7 GT11[1]: RXCTRL1 bit 6
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 6 GT11[1]: RXCTRL1 bit 5
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 5 GT11[1]: RXCTRL1 bit 4
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 4 GT11[1]: RXCTRL1 bit 3
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 3 GT11[1]: RXCTRL1 bit 2
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 2 GT11[1]: RXCTRL1 bit 1
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 1 GT11[1]: RXCTRL1 bit 0
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[45] bit 0 GT11[1]: RXQPPD
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 37
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 15 GT11[1]: RXCMFPD
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 14 GT11[1]: RXVCOPD
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 13 GT11[1]: RXADCADJPD
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 12 GT11[1]: RXDIVPD
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 11 GT11[1]: RXBIASPD
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 10 GT11[1]: RXVCOBUFPD
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 9 GT11[1]: RXDIVBUFPD
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 8 GT11[1]: RXAPD
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 7 GT11[1]: RXAPTST
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 6 GT11[1]: RXCMFTST
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 5 GT11[1]: RXFILTTST
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 4 GT11[1]: RXDIVTST
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 3 GT11[1]: RXPFDTST
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 2 GT11[1]: RXVCOBUFTST
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 1 GT11[1]: RXDIVBUFTST
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[37] bit 0 GT11[1]: RXVCOTST
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[28]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 30
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 15 GT11[1]: RXMODE bit 5
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 14 GT11[1]: RXMODE bit 4
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 13 GT11[1]: RXMODE bit 3
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 12 GT11[1]: RXMODE bit 2
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 11 GT11[1]: RXMODE bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 10 GT11[1]: RXMODE bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 9 GT11[1]: PMA_BIT_SLIP
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 8 GT11[1]: RXASYNCDIVIDE bit 1
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 7 GT11[1]: RXASYNCDIVIDE bit 0
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 6 GT11[1]: RXCLKMODE bit 5
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 5 GT11[1]: RXCLKMODE bit 4
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 4 GT11[1]: RXCLKMODE bit 3
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 3 GT11[1]: RXCLKMODE bit 2
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 2 GT11[1]: RXCLKMODE bit 1
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 1 GT11[1]: RXCLKMODE bit 0
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[30] bit 0 GT11[1]: RXLB
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 22
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 15 GT11[1]: RXFETUNE bit 1
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 14 GT11[1]: RXFETUNE bit 0
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 13 GT11[1]: RXRCPADJ bit 2
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 12 GT11[1]: RXRCPADJ bit 1
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 11 GT11[1]: RXRCPADJ bit 0
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 10 GT11[1]: RXRIBADJ bit 1
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 9 GT11[1]: RXRIBADJ bit 0
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 8 GT11[1]: RXAFEEQ bit 8
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 7 GT11[1]: RXAFEEQ bit 7
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 6 GT11[1]: RXAFEEQ bit 6
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 5 GT11[1]: RXAFEEQ bit 5
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 4 GT11[1]: RXAFEEQ bit 4
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 3 GT11[1]: RXAFEEQ bit 3
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 2 GT11[1]: RXAFEEQ bit 2
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 1 GT11[1]: RXAFEEQ bit 1
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[22] bit 0 GT11[1]: RXAFEEQ bit 0
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 14
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 15 GT11[1]: RXCMADJ bit 1
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 14 GT11[1]: RXCMADJ bit 0
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 13 GT11[1]: RXCDRLOS bit 5
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 12 GT11[1]: RXCDRLOS bit 4
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 11 GT11[1]: RXCDRLOS bit 3
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 10 GT11[1]: RXCDRLOS bit 2
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 9 GT11[1]: RXCDRLOS bit 1
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 8 GT11[1]: RXCDRLOS bit 0
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 7 GT11[1]: RXTADJ
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 6 GT11[1]: RXDCCOUPLE
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 5
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 4 GT11[1]: RXLKADJ bit 4
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 3 GT11[1]: RXLKADJ bit 3
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 2 GT11[1]: RXLKADJ bit 2
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 1 GT11[1]: RXLKADJ bit 1
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[14] bit 0 GT11[1]: RXLKADJ bit 0
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 6
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 15 GT11[1]: RXDIGRESET
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 14 GT11[1]: RXFECONTROL2 bit 2
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 13 GT11[1]: RXFECONTROL2 bit 1
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 12 GT11[1]: RXFECONTROL2 bit 0
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 11 GT11[1]: RXCPTST
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 10 GT11[1]: RXPDDTST
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 9 GT11[1]: RXACTST
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 8 GT11[1]: RXAFETST
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 7 GT11[1]: RXFECONTROL1 bit 1
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 6 GT11[1]: RXFECONTROL1 bit 0
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 5 GT11[1]: RXLKAPD
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 4 GT11[1]: RXRSDPD
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 3 GT11[1]: RXRCPPD
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 2 GT11[1]: RXRPDPD
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 1 GT11[1]: RXAFEPD
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[6] bit 0 GT11[1]: RXPD
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[29]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 62
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 15 GT11[1]: CHAN_BOND_TUNE bit 7
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 14 GT11[1]: CHAN_BOND_TUNE bit 6
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 13 GT11[1]: CHAN_BOND_TUNE bit 5
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 12 GT11[1]: CHAN_BOND_TUNE bit 4
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 11 GT11[1]: CHAN_BOND_TUNE bit 3
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 10 GT11[1]: CHAN_BOND_TUNE bit 2
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 9 GT11[1]: CHAN_BOND_TUNE bit 1
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 8 GT11[1]: CHAN_BOND_TUNE bit 0
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 7
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 6
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 5 GT11[1]: CCCB_ARBITRATOR_DISABLE
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 4 GT11[1]: OPPOSITE_SELECT
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 3 GT11[1]: POWER_ENABLE
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 2 GT11[1]: TEST_MODE_3
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 1 GT11[1]: TEST_MODE_2
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[62] bit 0 GT11[1]: TEST_MODE_1
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 54
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 15 GT11[1]: CHAN_BOND_SEQ_2_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 14 GT11[1]: CHAN_BOND_SEQ_2_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 13 GT11[1]: CHAN_BOND_SEQ_2_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 12 GT11[1]: CHAN_BOND_SEQ_2_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 11 GT11[1]: CHAN_BOND_SEQ_2_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 10 GT11[1]: CHAN_BOND_SEQ_2_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 9 GT11[1]: CHAN_BOND_SEQ_2_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 8 GT11[1]: CHAN_BOND_SEQ_2_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 7 GT11[1]: CHAN_BOND_SEQ_2_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 6 GT11[1]: CHAN_BOND_SEQ_2_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 5 GT11[1]: CHAN_BOND_SEQ_2_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 4 GT11[1]: CHAN_BOND_SEQ_2_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 3 GT11[1]: CHAN_BOND_SEQ_2_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 2 GT11[1]: CHAN_BOND_SEQ_2_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 1 GT11[1]: CHAN_BOND_SEQ_2_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[54] bit 0 GT11[1]: CHAN_BOND_SEQ_2_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 46
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 15 GT11[1]: CHAN_BOND_SEQ_2_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 14 GT11[1]: CHAN_BOND_SEQ_2_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 13 GT11[1]: CHAN_BOND_SEQ_2_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 12 GT11[1]: CHAN_BOND_SEQ_2_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 11 GT11[1]: CHAN_BOND_SEQ_2_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 10 GT11[1]: CHAN_BOND_SEQ_2_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 9 GT11[1]: CHAN_BOND_SEQ_2_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 8 GT11[1]: CHAN_BOND_SEQ_2_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 7 GT11[1]: CHAN_BOND_SEQ_2_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 6 GT11[1]: CHAN_BOND_SEQ_2_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 5 GT11[1]: CHAN_BOND_SEQ_2_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 4 GT11[1]: CHAN_BOND_SEQ_2_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 3 GT11[1]: CHAN_BOND_SEQ_2_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 2 GT11[1]: CHAN_BOND_SEQ_2_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 1 GT11[1]: CHAN_BOND_SEQ_2_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[46] bit 0 GT11[1]: CHAN_BOND_SEQ_2_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 38
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 15 GT11[1]: CHAN_BOND_SEQ_2_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 14 GT11[1]: CHAN_BOND_SEQ_2_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 13 GT11[1]: CHAN_BOND_SEQ_2_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 12 GT11[1]: CHAN_BOND_SEQ_2_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 11 GT11[1]: CHAN_BOND_SEQ_2_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 10 GT11[1]: CHAN_BOND_SEQ_2_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 9 GT11[1]: CHAN_BOND_SEQ_2_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 8 GT11[1]: CHAN_BOND_SEQ_2_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 7 GT11[1]: CHAN_BOND_SEQ_2_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 6 GT11[1]: CHAN_BOND_SEQ_2_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 5 GT11[1]: CHAN_BOND_SEQ_2_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 4 GT11[1]: CHAN_BOND_SEQ_2_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 3 GT11[1]: CHAN_BOND_SEQ_2_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 2 GT11[1]: CHAN_BOND_SEQ_2_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 1 GT11[1]: CHAN_BOND_SEQ_2_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[38] bit 0 GT11[1]: CHAN_BOND_SEQ_2_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[30]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 31
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 15 GT11[1]: RXEQ bit 63
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 14 GT11[1]: RXEQ bit 62
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 13 GT11[1]: RXEQ bit 61
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 12 GT11[1]: RXEQ bit 60
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 11 GT11[1]: RXEQ bit 59
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 10 GT11[1]: RXEQ bit 58
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 9 GT11[1]: RXEQ bit 57
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 8 GT11[1]: RXEQ bit 56
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 7 GT11[1]: RXEQ bit 55
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 6 GT11[1]: RXEQ bit 54
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 5 GT11[1]: RXEQ bit 53
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 4 GT11[1]: RXEQ bit 52
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 3 GT11[1]: RXEQ bit 51
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 2 GT11[1]: RXEQ bit 50
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 1 GT11[1]: RXEQ bit 49
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[31] bit 0 GT11[1]: RXEQ bit 48
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 23
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 15 GT11[1]: RXEQ bit 47
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 14 GT11[1]: RXEQ bit 46
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 13 GT11[1]: RXEQ bit 45
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 12 GT11[1]: RXEQ bit 44
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 11 GT11[1]: RXEQ bit 43
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 10 GT11[1]: RXEQ bit 42
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 9 GT11[1]: RXEQ bit 41
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 8 GT11[1]: RXEQ bit 40
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 7 GT11[1]: RXEQ bit 39
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 6 GT11[1]: RXEQ bit 38
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 5 GT11[1]: RXEQ bit 37
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 4 GT11[1]: RXEQ bit 36
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 3 GT11[1]: RXEQ bit 35
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 2 GT11[1]: RXEQ bit 34
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 1 GT11[1]: RXEQ bit 33
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[23] bit 0 GT11[1]: RXEQ bit 32
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 15
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 15 GT11[1]: RXEQ bit 31
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 14 GT11[1]: RXEQ bit 30
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 13 GT11[1]: RXEQ bit 29
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 12 GT11[1]: RXEQ bit 28
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 11 GT11[1]: RXEQ bit 27
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 10 GT11[1]: RXEQ bit 26
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 9 GT11[1]: RXEQ bit 25
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 8 GT11[1]: RXEQ bit 24
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 7 GT11[1]: RXEQ bit 23
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 6 GT11[1]: RXEQ bit 22
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 5 GT11[1]: RXEQ bit 21
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 4 GT11[1]: RXEQ bit 20
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 3 GT11[1]: RXEQ bit 19
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 2 GT11[1]: RXEQ bit 18
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 1 GT11[1]: RXEQ bit 17
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[15] bit 0 GT11[1]: RXEQ bit 16
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 7
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 15 GT11[1]: RXEQ bit 15
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 14 GT11[1]: RXEQ bit 14
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 13 GT11[1]: RXEQ bit 13
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 12 GT11[1]: RXEQ bit 12
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 11 GT11[1]: RXEQ bit 11
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 10 GT11[1]: RXEQ bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 9 GT11[1]: RXEQ bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 8 GT11[1]: RXEQ bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 7 GT11[1]: RXEQ bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 6 GT11[1]: RXEQ bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 5 GT11[1]: RXEQ bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 4 GT11[1]: RXEQ bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 3 GT11[1]: RXEQ bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 2 GT11[1]: RXEQ bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 1 GT11[1]: RXEQ bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[7] bit 0 GT11[1]: RXEQ bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

virtex4 MGT rect MAIN[31]
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19
B79	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 63
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 15 GT11[1]: RESERVED_CB1
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 14 GT11[1]: TX_BUFFER_USE
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 13 GT11[1]: RX_BUFFER_USE
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 12 GT11[1]: CHAN_BOND_SEQ_LEN bit 2
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 11 GT11[1]: CHAN_BOND_SEQ_LEN bit 1
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 10 GT11[1]: CHAN_BOND_SEQ_LEN bit 0
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 9 GT11[1]: CHAN_BOND_SEQ_2_USE
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 8 GT11[1]: CHAN_BOND_ONE_SHOT
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 7 GT11[1]: CHAN_BOND_MODE bit 1
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 6 GT11[1]: CHAN_BOND_MODE bit 0
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 5
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 4 GT11[1]: CHAN_BOND_LIMIT bit 4
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 3 GT11[1]: CHAN_BOND_LIMIT bit 3
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 2 GT11[1]: CHAN_BOND_LIMIT bit 2
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 1 GT11[1]: CHAN_BOND_LIMIT bit 1
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[63] bit 0 GT11[1]: CHAN_BOND_LIMIT bit 0
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 55
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 15 GT11[1]: CHAN_BOND_SEQ_1_MASK bit 3
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 14 GT11[1]: CHAN_BOND_SEQ_1_MASK bit 2
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 13 GT11[1]: CHAN_BOND_SEQ_1_MASK bit 1
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 12 GT11[1]: CHAN_BOND_SEQ_1_MASK bit 0
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 11 GT11[1]: CHAN_BOND_SEQ_1_4 bit 10
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 10 GT11[1]: CHAN_BOND_SEQ_1_4 bit 9
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 9 GT11[1]: CHAN_BOND_SEQ_1_4 bit 8
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 8 GT11[1]: CHAN_BOND_SEQ_1_4 bit 7
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 7 GT11[1]: CHAN_BOND_SEQ_1_4 bit 6
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 6 GT11[1]: CHAN_BOND_SEQ_1_4 bit 5
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 5 GT11[1]: CHAN_BOND_SEQ_1_4 bit 4
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 4 GT11[1]: CHAN_BOND_SEQ_1_4 bit 3
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 3 GT11[1]: CHAN_BOND_SEQ_1_4 bit 2
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 2 GT11[1]: CHAN_BOND_SEQ_1_4 bit 1
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 1 GT11[1]: CHAN_BOND_SEQ_1_4 bit 0
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[55] bit 0 GT11[1]: CHAN_BOND_SEQ_1_3 bit 10
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 47
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 15 GT11[1]: CHAN_BOND_SEQ_1_3 bit 9
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 14 GT11[1]: CHAN_BOND_SEQ_1_3 bit 8
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 13 GT11[1]: CHAN_BOND_SEQ_1_3 bit 7
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 12 GT11[1]: CHAN_BOND_SEQ_1_3 bit 6
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 11 GT11[1]: CHAN_BOND_SEQ_1_3 bit 5
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 10 GT11[1]: CHAN_BOND_SEQ_1_3 bit 4
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 9 GT11[1]: CHAN_BOND_SEQ_1_3 bit 3
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 8 GT11[1]: CHAN_BOND_SEQ_1_3 bit 2
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 7 GT11[1]: CHAN_BOND_SEQ_1_3 bit 1
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 6 GT11[1]: CHAN_BOND_SEQ_1_3 bit 0
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 5 GT11[1]: CHAN_BOND_SEQ_1_2 bit 10
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 4 GT11[1]: CHAN_BOND_SEQ_1_2 bit 9
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 3 GT11[1]: CHAN_BOND_SEQ_1_2 bit 8
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 2 GT11[1]: CHAN_BOND_SEQ_1_2 bit 7
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 1 GT11[1]: CHAN_BOND_SEQ_1_2 bit 6
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[47] bit 0 GT11[1]: CHAN_BOND_SEQ_1_2 bit 5
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP_MASK bit 39
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 15 GT11[1]: CHAN_BOND_SEQ_1_2 bit 4
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 14 GT11[1]: CHAN_BOND_SEQ_1_2 bit 3
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 13 GT11[1]: CHAN_BOND_SEQ_1_2 bit 2
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 12 GT11[1]: CHAN_BOND_SEQ_1_2 bit 1
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 11 GT11[1]: CHAN_BOND_SEQ_1_2 bit 0
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 10 GT11[1]: CHAN_BOND_SEQ_1_1 bit 10
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 9 GT11[1]: CHAN_BOND_SEQ_1_1 bit 9
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 8 GT11[1]: CHAN_BOND_SEQ_1_1 bit 8
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 7 GT11[1]: CHAN_BOND_SEQ_1_1 bit 7
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 6 GT11[1]: CHAN_BOND_SEQ_1_1 bit 6
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 5 GT11[1]: CHAN_BOND_SEQ_1_1 bit 5
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 4 GT11[1]: CHAN_BOND_SEQ_1_1 bit 4
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 3 GT11[1]: CHAN_BOND_SEQ_1_1 bit 3
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 2 GT11[1]: CHAN_BOND_SEQ_1_1 bit 2
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 1 GT11[1]: CHAN_BOND_SEQ_1_1 bit 1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	GT11[1]: DRP[39] bit 0 GT11[1]: CHAN_BOND_SEQ_1_1 bit 0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

Keyboard shortcuts

Project Combine

Multi-gigabit transceivers

Tile MGT

Switchbox SPEC_INT

Bels GT11

Bels GT11CLK

Bel wires

Bitstream