Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Phase-Locked Loops

Tile PLL_S

Cells: 2

Bel PLL0

xp2 PLL_S bel PLL0
PinDirectionWires
CLKFB0inputCELL0.IMUX_CLK1
CLKI0inputCELL0.IMUX_B0
CLKI1inputCELL0.IMUX_A0
CLKI2inputCELL0.IMUX_CLK0
CLKOKoutputCELL0.OUT_F2
CLKOK2outputCELL1.OUT_Q5
CLKOPoutputCELL0.OUT_F5
CLKOSoutputCELL0.OUT_F6
CNTRSTinputCELL0.IMUX_LSR0
DFPAI0inputCELL0.IMUX_A1
DFPAI1inputCELL0.IMUX_C1
DFPAI2inputCELL0.IMUX_A2
DFPAI3inputCELL0.IMUX_C2
DFPAO0outputCELL0.OUT_F4
DFPAO1outputCELL0.OUT_Q5
DFPAO2outputCELL1.OUT_F6
DFPAO3outputCELL0.OUT_F7
DNLOCKoutputCELL0.OUT_Q3
DPAMODEinputCELL0.IMUX_A3
DRPAI0inputCELL0.IMUX_B1
DRPAI1inputCELL0.IMUX_D1
DRPAI2inputCELL0.IMUX_B2
DRPAI3inputCELL0.IMUX_D2
DRPAO0outputCELL0.OUT_F0
DRPAO1outputCELL0.OUT_F1
DRPAO2outputCELL0.OUT_Q4
DRPAO3outputCELL0.OUT_F3
LOCKoutputCELL0.OUT_Q0
PWDinputCELL0.IMUX_A4
RESETKinputCELL0.IMUX_CE0
RESETMinputCELL0.IMUX_LSR1
TCLKIinputCELL0.IMUX_B4
TESTOUToutputCELL0.OUT_Q1
UPLOCKoutputCELL0.OUT_Q2

Bel wires

xp2 PLL_S bel wires
WirePins
CELL0.IMUX_A0PLL0.CLKI1
CELL0.IMUX_A1PLL0.DFPAI0
CELL0.IMUX_A2PLL0.DFPAI2
CELL0.IMUX_A3PLL0.DPAMODE
CELL0.IMUX_A4PLL0.PWD
CELL0.IMUX_B0PLL0.CLKI0
CELL0.IMUX_B1PLL0.DRPAI0
CELL0.IMUX_B2PLL0.DRPAI2
CELL0.IMUX_B4PLL0.TCLKI
CELL0.IMUX_C1PLL0.DFPAI1
CELL0.IMUX_C2PLL0.DFPAI3
CELL0.IMUX_D1PLL0.DRPAI1
CELL0.IMUX_D2PLL0.DRPAI3
CELL0.IMUX_CLK0PLL0.CLKI2
CELL0.IMUX_CLK1PLL0.CLKFB0
CELL0.IMUX_LSR0PLL0.CNTRST
CELL0.IMUX_LSR1PLL0.RESETM
CELL0.IMUX_CE0PLL0.RESETK
CELL0.OUT_F0PLL0.DRPAO0
CELL0.OUT_F1PLL0.DRPAO1
CELL0.OUT_F2PLL0.CLKOK
CELL0.OUT_F3PLL0.DRPAO3
CELL0.OUT_F4PLL0.DFPAO0
CELL0.OUT_F5PLL0.CLKOP
CELL0.OUT_F6PLL0.CLKOS
CELL0.OUT_F7PLL0.DFPAO3
CELL0.OUT_Q0PLL0.LOCK
CELL0.OUT_Q1PLL0.TESTOUT
CELL0.OUT_Q2PLL0.UPLOCK
CELL0.OUT_Q3PLL0.DNLOCK
CELL0.OUT_Q4PLL0.DRPAO2
CELL0.OUT_Q5PLL0.DFPAO1
CELL1.OUT_F6PLL0.DFPAO2
CELL1.OUT_Q5PLL0.CLKOK2

Tile PLL_N

Cells: 2

Bel PLL0

xp2 PLL_N bel PLL0
PinDirectionWires
CLKFB0inputCELL0.IMUX_CLK1
CLKI0inputCELL0.IMUX_B0
CLKI1inputCELL0.IMUX_A0
CLKI2inputCELL0.IMUX_CLK0
CLKOKoutputCELL0.OUT_F2
CLKOK2outputCELL1.OUT_Q5
CLKOPoutputCELL0.OUT_F5
CLKOSoutputCELL0.OUT_F6
CNTRSTinputCELL0.IMUX_LSR0
DFPAI0inputCELL0.IMUX_A1
DFPAI1inputCELL0.IMUX_C1
DFPAI2inputCELL0.IMUX_A2
DFPAI3inputCELL0.IMUX_C2
DFPAO0outputCELL0.OUT_F4
DFPAO1outputCELL0.OUT_Q5
DFPAO2outputCELL1.OUT_F6
DFPAO3outputCELL0.OUT_F7
DNLOCKoutputCELL0.OUT_Q3
DPAMODEinputCELL0.IMUX_A3
DRPAI0inputCELL0.IMUX_B1
DRPAI1inputCELL0.IMUX_D1
DRPAI2inputCELL0.IMUX_B2
DRPAI3inputCELL0.IMUX_D2
DRPAO0outputCELL0.OUT_F0
DRPAO1outputCELL0.OUT_F1
DRPAO2outputCELL0.OUT_Q4
DRPAO3outputCELL0.OUT_F3
LOCKoutputCELL0.OUT_Q0
PWDinputCELL0.IMUX_A4
RESETKinputCELL0.IMUX_CE0
RESETMinputCELL0.IMUX_LSR1
TCLKIinputCELL0.IMUX_B4
TESTOUToutputCELL0.OUT_Q1
UPLOCKoutputCELL0.OUT_Q2

Bel wires

xp2 PLL_N bel wires
WirePins
CELL0.IMUX_A0PLL0.CLKI1
CELL0.IMUX_A1PLL0.DFPAI0
CELL0.IMUX_A2PLL0.DFPAI2
CELL0.IMUX_A3PLL0.DPAMODE
CELL0.IMUX_A4PLL0.PWD
CELL0.IMUX_B0PLL0.CLKI0
CELL0.IMUX_B1PLL0.DRPAI0
CELL0.IMUX_B2PLL0.DRPAI2
CELL0.IMUX_B4PLL0.TCLKI
CELL0.IMUX_C1PLL0.DFPAI1
CELL0.IMUX_C2PLL0.DFPAI3
CELL0.IMUX_D1PLL0.DRPAI1
CELL0.IMUX_D2PLL0.DRPAI3
CELL0.IMUX_CLK0PLL0.CLKI2
CELL0.IMUX_CLK1PLL0.CLKFB0
CELL0.IMUX_LSR0PLL0.CNTRST
CELL0.IMUX_LSR1PLL0.RESETM
CELL0.IMUX_CE0PLL0.RESETK
CELL0.OUT_F0PLL0.DRPAO0
CELL0.OUT_F1PLL0.DRPAO1
CELL0.OUT_F2PLL0.CLKOK
CELL0.OUT_F3PLL0.DRPAO3
CELL0.OUT_F4PLL0.DFPAO0
CELL0.OUT_F5PLL0.CLKOP
CELL0.OUT_F6PLL0.CLKOS
CELL0.OUT_F7PLL0.DFPAO3
CELL0.OUT_Q0PLL0.LOCK
CELL0.OUT_Q1PLL0.TESTOUT
CELL0.OUT_Q2PLL0.UPLOCK
CELL0.OUT_Q3PLL0.DNLOCK
CELL0.OUT_Q4PLL0.DRPAO2
CELL0.OUT_Q5PLL0.DFPAO1
CELL1.OUT_F6PLL0.DFPAO2
CELL1.OUT_Q5PLL0.CLKOK2

Tile CLK_W

Cells: 1

Bel DQSDLL

xp2 CLK_W bel DQSDLL
PinDirectionWires
CLKinputIMUX_CLK0
LOCKoutputOUT_F4
RSTinputIMUX_B0
UDDCNTLinputIMUX_A0

Bel CLKDIV0

xp2 CLK_W bel CLKDIV0
PinDirectionWires
CDIV1outputOUT_F0
CDIV2outputOUT_F2
CDIV4outputOUT_F1
CDIV8outputOUT_F3
RELEASEinputIMUX_CE0
RSTinputIMUX_LSR0

Bel wires

xp2 CLK_W bel wires
WirePins
IMUX_A0DQSDLL.UDDCNTL
IMUX_B0DQSDLL.RST
IMUX_CLK0DQSDLL.CLK
IMUX_LSR0CLKDIV0.RST
IMUX_CE0CLKDIV0.RELEASE
OUT_F0CLKDIV0.CDIV1
OUT_F1CLKDIV0.CDIV4
OUT_F2CLKDIV0.CDIV2
OUT_F3CLKDIV0.CDIV8
OUT_F4DQSDLL.LOCK

Tile CLK_E

Cells: 2

Bel DQSDLL

xp2 CLK_E bel DQSDLL
PinDirectionWires
CLKinputCELL0.IMUX_CLK0
LOCKoutputCELL0.OUT_F4
RSTinputCELL0.IMUX_B0
UDDCNTLinputCELL0.IMUX_A0

Bel CLKDIV0

xp2 CLK_E bel CLKDIV0
PinDirectionWires
CDIV1outputCELL0.OUT_F0
CDIV2outputCELL0.OUT_F2
CDIV4outputCELL0.OUT_F1
CDIV8outputCELL0.OUT_F3
RELEASEinputCELL0.IMUX_CE0
RSTinputCELL0.IMUX_LSR0

Bel START

xp2 CLK_E bel START
PinDirectionWires
STARTCLKinputCELL0.IMUX_CLK1

Bel GSR

xp2 CLK_E bel GSR
PinDirectionWires
CLKinputCELL1.IMUX_CLK1
GSRinputCELL0.IMUX_D0

Bel SSPI

xp2 CLK_E bel SSPI
PinDirectionWires
CLKinputCELL0.IMUX_C2
CSinputCELL0.IMUX_D2
SIinputCELL0.IMUX_B1
SOoutputCELL0.OUT_Q1

Bel WAKEUP

xp2 CLK_E bel WAKEUP
PinDirectionWires
USRGOEinputCELL0.IMUX_C0

Bel STF

xp2 CLK_E bel STF
PinDirectionWires
STORENinputCELL0.IMUX_A1
UFMBUSYNoutputCELL0.OUT_F5
UFMFAILoutputCELL0.OUT_Q0

Bel wires

xp2 CLK_E bel wires
WirePins
CELL0.IMUX_A0DQSDLL.UDDCNTL
CELL0.IMUX_A1STF.STOREN
CELL0.IMUX_B0DQSDLL.RST
CELL0.IMUX_B1SSPI.SI
CELL0.IMUX_C0WAKEUP.USRGOE
CELL0.IMUX_C2SSPI.CLK
CELL0.IMUX_D0GSR.GSR
CELL0.IMUX_D2SSPI.CS
CELL0.IMUX_CLK0DQSDLL.CLK
CELL0.IMUX_CLK1START.STARTCLK
CELL0.IMUX_LSR0CLKDIV0.RST
CELL0.IMUX_CE0CLKDIV0.RELEASE
CELL0.OUT_F0CLKDIV0.CDIV1
CELL0.OUT_F1CLKDIV0.CDIV4
CELL0.OUT_F2CLKDIV0.CDIV2
CELL0.OUT_F3CLKDIV0.CDIV8
CELL0.OUT_F4DQSDLL.LOCK
CELL0.OUT_F5STF.UFMBUSYN
CELL0.OUT_Q0STF.UFMFAIL
CELL0.OUT_Q1SSPI.SO
CELL1.IMUX_CLK1GSR.CLK