Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Input / Output

Tile IO_S4

Cells: 4

Bel IO0

crosslink IO_S4 bel IO0
PinDirectionWires
CEinputCELL0.IMUX_CE0
CFLAGoutputCELL0.OUT_Q1
CLKinputCELL0.IMUX_CLK0
DIoutputCELL0.OUT_Q5
DIRECTIONinputCELL0.IMUX_A0
HSSELinputCELL0.IMUX_A4
INFFoutputCELL0.OUT_Q0
LOADNinputCELL0.IMUX_C6
LSRinputCELL0.IMUX_LSR0
MOVEinputCELL0.IMUX_A6
RXDATA0outputCELL0.OUT_F0
RXDATA1outputCELL0.OUT_F1
RXDATA10outputCELL1.OUT_F2
RXDATA11outputCELL1.OUT_F3
RXDATA12outputCELL1.OUT_F4
RXDATA13outputCELL1.OUT_F5
RXDATA14outputCELL1.OUT_F6
RXDATA15outputCELL1.OUT_F7
RXDATA2outputCELL0.OUT_F2
RXDATA3outputCELL0.OUT_F3
RXDATA4outputCELL0.OUT_F4
RXDATA5outputCELL0.OUT_F5
RXDATA6outputCELL0.OUT_F6
RXDATA7outputCELL0.OUT_F7
RXDATA8outputCELL1.OUT_F0
RXDATA9outputCELL1.OUT_F1
SLIPinputCELL0.IMUX_C0
TSDATAinputCELL0.IMUX_C4
TXDATA0inputCELL0.IMUX_D0
TXDATA1inputCELL0.IMUX_B0
TXDATA10inputCELL1.IMUX_D2
TXDATA11inputCELL1.IMUX_B2
TXDATA12inputCELL1.IMUX_D4
TXDATA13inputCELL1.IMUX_B4
TXDATA14inputCELL1.IMUX_D6
TXDATA15inputCELL1.IMUX_B6
TXDATA2inputCELL0.IMUX_D2
TXDATA3inputCELL0.IMUX_B2
TXDATA4inputCELL0.IMUX_D4
TXDATA5inputCELL0.IMUX_B4
TXDATA6inputCELL0.IMUX_D6
TXDATA7inputCELL0.IMUX_B6
TXDATA8inputCELL1.IMUX_D0
TXDATA9inputCELL1.IMUX_B0

Bel IO1

crosslink IO_S4 bel IO1
PinDirectionWires
CEinputCELL1.IMUX_CE0
CFLAGoutputCELL1.OUT_Q1
CLKinputCELL1.IMUX_CLK0
DIoutputCELL1.OUT_Q5
DIRECTIONinputCELL1.IMUX_A0
INFFoutputCELL1.OUT_Q0
LOADNinputCELL1.IMUX_C6
LSRinputCELL1.IMUX_LSR0
MOVEinputCELL1.IMUX_A6
RXDATA0outputCELL1.OUT_F0
RXDATA1outputCELL1.OUT_F1
RXDATA2outputCELL1.OUT_F2
RXDATA3outputCELL1.OUT_F3
RXDATA4outputCELL1.OUT_F4
RXDATA5outputCELL1.OUT_F5
RXDATA6outputCELL1.OUT_F6
RXDATA7outputCELL1.OUT_F7
SLIPinputCELL1.IMUX_C0
TSDATAinputCELL1.IMUX_C4
TXDATA0inputCELL1.IMUX_D0
TXDATA1inputCELL1.IMUX_B0
TXDATA2inputCELL1.IMUX_D2
TXDATA3inputCELL1.IMUX_B2
TXDATA4inputCELL1.IMUX_D4
TXDATA5inputCELL1.IMUX_B4
TXDATA6inputCELL1.IMUX_D6
TXDATA7inputCELL1.IMUX_B6

Bel IO2

crosslink IO_S4 bel IO2
PinDirectionWires
CEinputCELL2.IMUX_CE0
CFLAGoutputCELL2.OUT_Q1
CLKinputCELL2.IMUX_CLK0
DIoutputCELL2.OUT_Q5
DIRECTIONinputCELL2.IMUX_A0
HSSELinputCELL2.IMUX_A4
INFFoutputCELL2.OUT_Q0
LOADNinputCELL2.IMUX_C6
LSRinputCELL2.IMUX_LSR0
MOVEinputCELL2.IMUX_A6
RXDATA0outputCELL2.OUT_F0
RXDATA1outputCELL2.OUT_F1
RXDATA10outputCELL3.OUT_F2
RXDATA11outputCELL3.OUT_F3
RXDATA12outputCELL3.OUT_F4
RXDATA13outputCELL3.OUT_F5
RXDATA14outputCELL3.OUT_F6
RXDATA15outputCELL3.OUT_F7
RXDATA2outputCELL2.OUT_F2
RXDATA3outputCELL2.OUT_F3
RXDATA4outputCELL2.OUT_F4
RXDATA5outputCELL2.OUT_F5
RXDATA6outputCELL2.OUT_F6
RXDATA7outputCELL2.OUT_F7
RXDATA8outputCELL3.OUT_F0
RXDATA9outputCELL3.OUT_F1
SLIPinputCELL2.IMUX_C0
TSDATAinputCELL2.IMUX_C4
TXDATA0inputCELL2.IMUX_D0
TXDATA1inputCELL2.IMUX_B0
TXDATA10inputCELL3.IMUX_D2
TXDATA11inputCELL3.IMUX_B2
TXDATA12inputCELL3.IMUX_D4
TXDATA13inputCELL3.IMUX_B4
TXDATA14inputCELL3.IMUX_D6
TXDATA15inputCELL3.IMUX_B6
TXDATA2inputCELL2.IMUX_D2
TXDATA3inputCELL2.IMUX_B2
TXDATA4inputCELL2.IMUX_D4
TXDATA5inputCELL2.IMUX_B4
TXDATA6inputCELL2.IMUX_D6
TXDATA7inputCELL2.IMUX_B6
TXDATA8inputCELL3.IMUX_D0
TXDATA9inputCELL3.IMUX_B0

Bel IO3

crosslink IO_S4 bel IO3
PinDirectionWires
CEinputCELL3.IMUX_CE0
CFLAGoutputCELL3.OUT_Q1
CLKinputCELL3.IMUX_CLK0
DIoutputCELL3.OUT_Q5
DIRECTIONinputCELL3.IMUX_A0
INFFoutputCELL3.OUT_Q0
LOADNinputCELL3.IMUX_C6
LSRinputCELL3.IMUX_LSR0
MOVEinputCELL3.IMUX_A6
RXDATA0outputCELL3.OUT_F0
RXDATA1outputCELL3.OUT_F1
RXDATA2outputCELL3.OUT_F2
RXDATA3outputCELL3.OUT_F3
RXDATA4outputCELL3.OUT_F4
RXDATA5outputCELL3.OUT_F5
RXDATA6outputCELL3.OUT_F6
RXDATA7outputCELL3.OUT_F7
SLIPinputCELL3.IMUX_C0
TSDATAinputCELL3.IMUX_C4
TXDATA0inputCELL3.IMUX_D0
TXDATA1inputCELL3.IMUX_B0
TXDATA2inputCELL3.IMUX_D2
TXDATA3inputCELL3.IMUX_B2
TXDATA4inputCELL3.IMUX_D4
TXDATA5inputCELL3.IMUX_B4
TXDATA6inputCELL3.IMUX_D6
TXDATA7inputCELL3.IMUX_B6

Bel wires

crosslink IO_S4 bel wires
WirePins
CELL0.IMUX_A0IO0.DIRECTION
CELL0.IMUX_A4IO0.HSSEL
CELL0.IMUX_A6IO0.MOVE
CELL0.IMUX_B0IO0.TXDATA1
CELL0.IMUX_B2IO0.TXDATA3
CELL0.IMUX_B4IO0.TXDATA5
CELL0.IMUX_B6IO0.TXDATA7
CELL0.IMUX_C0IO0.SLIP
CELL0.IMUX_C4IO0.TSDATA
CELL0.IMUX_C6IO0.LOADN
CELL0.IMUX_D0IO0.TXDATA0
CELL0.IMUX_D2IO0.TXDATA2
CELL0.IMUX_D4IO0.TXDATA4
CELL0.IMUX_D6IO0.TXDATA6
CELL0.IMUX_CLK0IO0.CLK
CELL0.IMUX_LSR0IO0.LSR
CELL0.IMUX_CE0IO0.CE
CELL0.OUT_F0IO0.RXDATA0
CELL0.OUT_F1IO0.RXDATA1
CELL0.OUT_F2IO0.RXDATA2
CELL0.OUT_F3IO0.RXDATA3
CELL0.OUT_F4IO0.RXDATA4
CELL0.OUT_F5IO0.RXDATA5
CELL0.OUT_F6IO0.RXDATA6
CELL0.OUT_F7IO0.RXDATA7
CELL0.OUT_Q0IO0.INFF
CELL0.OUT_Q1IO0.CFLAG
CELL0.OUT_Q5IO0.DI
CELL1.IMUX_A0IO1.DIRECTION
CELL1.IMUX_A6IO1.MOVE
CELL1.IMUX_B0IO0.TXDATA9, IO1.TXDATA1
CELL1.IMUX_B2IO0.TXDATA11, IO1.TXDATA3
CELL1.IMUX_B4IO0.TXDATA13, IO1.TXDATA5
CELL1.IMUX_B6IO0.TXDATA15, IO1.TXDATA7
CELL1.IMUX_C0IO1.SLIP
CELL1.IMUX_C4IO1.TSDATA
CELL1.IMUX_C6IO1.LOADN
CELL1.IMUX_D0IO0.TXDATA8, IO1.TXDATA0
CELL1.IMUX_D2IO0.TXDATA10, IO1.TXDATA2
CELL1.IMUX_D4IO0.TXDATA12, IO1.TXDATA4
CELL1.IMUX_D6IO0.TXDATA14, IO1.TXDATA6
CELL1.IMUX_CLK0IO1.CLK
CELL1.IMUX_LSR0IO1.LSR
CELL1.IMUX_CE0IO1.CE
CELL1.OUT_F0IO0.RXDATA8, IO1.RXDATA0
CELL1.OUT_F1IO0.RXDATA9, IO1.RXDATA1
CELL1.OUT_F2IO0.RXDATA10, IO1.RXDATA2
CELL1.OUT_F3IO0.RXDATA11, IO1.RXDATA3
CELL1.OUT_F4IO0.RXDATA12, IO1.RXDATA4
CELL1.OUT_F5IO0.RXDATA13, IO1.RXDATA5
CELL1.OUT_F6IO0.RXDATA14, IO1.RXDATA6
CELL1.OUT_F7IO0.RXDATA15, IO1.RXDATA7
CELL1.OUT_Q0IO1.INFF
CELL1.OUT_Q1IO1.CFLAG
CELL1.OUT_Q5IO1.DI
CELL2.IMUX_A0IO2.DIRECTION
CELL2.IMUX_A4IO2.HSSEL
CELL2.IMUX_A6IO2.MOVE
CELL2.IMUX_B0IO2.TXDATA1
CELL2.IMUX_B2IO2.TXDATA3
CELL2.IMUX_B4IO2.TXDATA5
CELL2.IMUX_B6IO2.TXDATA7
CELL2.IMUX_C0IO2.SLIP
CELL2.IMUX_C4IO2.TSDATA
CELL2.IMUX_C6IO2.LOADN
CELL2.IMUX_D0IO2.TXDATA0
CELL2.IMUX_D2IO2.TXDATA2
CELL2.IMUX_D4IO2.TXDATA4
CELL2.IMUX_D6IO2.TXDATA6
CELL2.IMUX_CLK0IO2.CLK
CELL2.IMUX_LSR0IO2.LSR
CELL2.IMUX_CE0IO2.CE
CELL2.OUT_F0IO2.RXDATA0
CELL2.OUT_F1IO2.RXDATA1
CELL2.OUT_F2IO2.RXDATA2
CELL2.OUT_F3IO2.RXDATA3
CELL2.OUT_F4IO2.RXDATA4
CELL2.OUT_F5IO2.RXDATA5
CELL2.OUT_F6IO2.RXDATA6
CELL2.OUT_F7IO2.RXDATA7
CELL2.OUT_Q0IO2.INFF
CELL2.OUT_Q1IO2.CFLAG
CELL2.OUT_Q5IO2.DI
CELL3.IMUX_A0IO3.DIRECTION
CELL3.IMUX_A6IO3.MOVE
CELL3.IMUX_B0IO2.TXDATA9, IO3.TXDATA1
CELL3.IMUX_B2IO2.TXDATA11, IO3.TXDATA3
CELL3.IMUX_B4IO2.TXDATA13, IO3.TXDATA5
CELL3.IMUX_B6IO2.TXDATA15, IO3.TXDATA7
CELL3.IMUX_C0IO3.SLIP
CELL3.IMUX_C4IO3.TSDATA
CELL3.IMUX_C6IO3.LOADN
CELL3.IMUX_D0IO2.TXDATA8, IO3.TXDATA0
CELL3.IMUX_D2IO2.TXDATA10, IO3.TXDATA2
CELL3.IMUX_D4IO2.TXDATA12, IO3.TXDATA4
CELL3.IMUX_D6IO2.TXDATA14, IO3.TXDATA6
CELL3.IMUX_CLK0IO3.CLK
CELL3.IMUX_LSR0IO3.LSR
CELL3.IMUX_CE0IO3.CE
CELL3.OUT_F0IO2.RXDATA8, IO3.RXDATA0
CELL3.OUT_F1IO2.RXDATA9, IO3.RXDATA1
CELL3.OUT_F2IO2.RXDATA10, IO3.RXDATA2
CELL3.OUT_F3IO2.RXDATA11, IO3.RXDATA3
CELL3.OUT_F4IO2.RXDATA12, IO3.RXDATA4
CELL3.OUT_F5IO2.RXDATA13, IO3.RXDATA5
CELL3.OUT_F6IO2.RXDATA14, IO3.RXDATA6
CELL3.OUT_F7IO2.RXDATA15, IO3.RXDATA7
CELL3.OUT_Q0IO3.INFF
CELL3.OUT_Q1IO3.CFLAG
CELL3.OUT_Q5IO3.DI

Tile IO_S1A

Cells: 1

Bel IO0

crosslink IO_S1A bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q5
INFFoutputOUT_F1
LSRinputIMUX_LSR0
TSDATAinputIMUX_B0
TXDATA0inputIMUX_A3

Bel wires

crosslink IO_S1A bel wires
WirePins
IMUX_A3IO0.TXDATA0
IMUX_B0IO0.TSDATA
IMUX_CLK0IO0.CLK
IMUX_LSR0IO0.LSR
IMUX_CE0IO0.CE
OUT_F1IO0.INFF
OUT_Q5IO0.DI

Tile IO_S1B

Cells: 1

Bel IO0

crosslink IO_S1B bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_F5
INFFoutputOUT_F1
LSRinputIMUX_LSR0
TSDATAinputIMUX_B0
TXDATA0inputIMUX_A0

Bel wires

crosslink IO_S1B bel wires
WirePins
IMUX_A0IO0.TXDATA0
IMUX_B0IO0.TSDATA
IMUX_CLK0IO0.CLK
IMUX_LSR0IO0.LSR
IMUX_CE0IO0.CE
OUT_F1IO0.INFF
OUT_F5IO0.DI

Tile BC

Cells: 1

Bel DDRDLL

crosslink BC bel DDRDLL
PinDirectionWires
CLKinputIMUX_CLK0
DCNTL0outputOUT_F0
DCNTL1outputOUT_F1
DCNTL2outputOUT_F2
DCNTL3outputOUT_F3
DCNTL4outputOUT_F4
DCNTL5outputOUT_F5
DCNTL6outputOUT_F6
DCNTL7outputOUT_F7
DIVOSCoutputOUT_Q1
FREEZEinputIMUX_A0
LOCKoutputOUT_Q0
RSTinputIMUX_LSR0
UDDCNTLNinputIMUX_B0

Bel BCINRD

crosslink BC bel BCINRD
PinDirectionWires
INRDENIinputIMUX_B4

Bel BCLVDSO

crosslink BC bel BCLVDSO
PinDirectionWires
LVDSENIinputIMUX_A4

Bel wires

crosslink BC bel wires
WirePins
IMUX_A0DDRDLL.FREEZE
IMUX_A4BCLVDSO.LVDSENI
IMUX_B0DDRDLL.UDDCNTLN
IMUX_B4BCINRD.INRDENI
IMUX_CLK0DDRDLL.CLK
IMUX_LSR0DDRDLL.RST
OUT_F0DDRDLL.DCNTL0
OUT_F1DDRDLL.DCNTL1
OUT_F2DDRDLL.DCNTL2
OUT_F3DDRDLL.DCNTL3
OUT_F4DDRDLL.DCNTL4
OUT_F5DDRDLL.DCNTL5
OUT_F6DDRDLL.DCNTL6
OUT_F7DDRDLL.DCNTL7
OUT_Q0DDRDLL.LOCK
OUT_Q1DDRDLL.DIVOSC