Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Input / Output

Tile IO_W

Cells: 4

Bel IO0

ecp4 IO_W bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_W bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_W bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_W bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_W bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_W_DSP_S

Cells: 4

Bel IO0

ecp4 IO_W_DSP_S bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_W_DSP_S bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_W_DSP_S bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_W_DSP_S bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_W_DSP_S bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_W_DSP_N

Cells: 4

Bel IO0

ecp4 IO_W_DSP_N bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_W_DSP_N bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_W_DSP_N bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_W_DSP_N bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_W_DSP_N bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_W_EBR_S

Cells: 4

Bel IO0

ecp4 IO_W_EBR_S bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_W_EBR_S bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_W_EBR_S bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_W_EBR_S bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_W_EBR_S bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_W_EBR_N

Cells: 4

Bel IO0

ecp4 IO_W_EBR_N bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_W_EBR_N bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_W_EBR_N bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_W_EBR_N bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_W_EBR_N bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_E

Cells: 4

Bel IO0

ecp4 IO_E bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_E bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_E bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_E bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_E bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_E_DSP_S

Cells: 4

Bel IO0

ecp4 IO_E_DSP_S bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_E_DSP_S bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_E_DSP_S bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_E_DSP_S bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_E_DSP_S bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_E_DSP_N

Cells: 4

Bel IO0

ecp4 IO_E_DSP_N bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_E_DSP_N bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_E_DSP_N bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_E_DSP_N bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_E_DSP_N bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_E_EBR_S

Cells: 4

Bel IO0

ecp4 IO_E_EBR_S bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_E_EBR_S bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_E_EBR_S bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_E_EBR_S bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_E_EBR_S bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_E_EBR_N

Cells: 4

Bel IO0

ecp4 IO_E_EBR_N bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_E_EBR_N bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_E_EBR_N bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_E_EBR_N bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_E_EBR_N bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile IO_N

Cells: 4

Bel IO0

ecp4 IO_N bel IO0
PinDirectionWires
ACKinputTCELL0:IMUX_D1
CEinputTCELL0:IMUX_CE0
CFLAGoutputTCELL0:OUT_Q2
CLKinputTCELL0:IMUX_CLK0_DELAY
DIoutputTCELL0:OUT_Q0
DIRECTIONinputTCELL0:IMUX_B3
LOADNinputTCELL0:IMUX_D2
LSRinputTCELL0:IMUX_LSR0
MINUSoutputTCELL0:OUT_Q5
MOVEinputTCELL0:IMUX_C3
PLUSoutputTCELL0:OUT_Q4
RXDATA0outputTCELL0:OUT_F0
RXDATA1outputTCELL0:OUT_F1
RXDATA2outputTCELL0:OUT_F2
RXDATA3outputTCELL0:OUT_F3
RXDATA4outputTCELL0:OUT_F4
RXDATA5outputTCELL0:OUT_F5
RXDATA6outputTCELL0:OUT_F6
RXDATA7outputTCELL0:OUT_F7
RXDATA8outputTCELL0:OUT_Q3
RXDATA9outputTCELL0:OUT_Q1
SLIPinputTCELL0:IMUX_D0
TSDATA0inputTCELL0:IMUX_B0
TSDATA1inputTCELL0:IMUX_B4
TSDATA2inputTCELL0:IMUX_C4
TSDATA3inputTCELL0:IMUX_D4
TXDATA0inputTCELL0:IMUX_A0
TXDATA1inputTCELL0:IMUX_A4
TXDATA2inputTCELL0:IMUX_C0
TXDATA3inputTCELL0:IMUX_A1
TXDATA4inputTCELL0:IMUX_B1
TXDATA5inputTCELL0:IMUX_C1
TXDATA6inputTCELL0:IMUX_A2
TXDATA7inputTCELL0:IMUX_B2
TXDATA8inputTCELL0:IMUX_C2
TXDATA9inputTCELL0:IMUX_A3
WINDOWSIZE0inputTCELL0:IMUX_A7
WINDOWSIZE1inputTCELL0:IMUX_B7

Bel IO1

ecp4 IO_N bel IO1
PinDirectionWires
ACKinputTCELL1:IMUX_D1
CEinputTCELL1:IMUX_CE0
CFLAGoutputTCELL1:OUT_Q2
CLKinputTCELL1:IMUX_CLK0_DELAY
DIoutputTCELL1:OUT_Q1
DIRECTIONinputTCELL1:IMUX_B3
LOADNinputTCELL1:IMUX_D2
LSRinputTCELL1:IMUX_LSR0
MINUSoutputTCELL1:OUT_Q5
MOVEinputTCELL1:IMUX_C3
PLUSoutputTCELL1:OUT_Q4
RXDATA0outputTCELL1:OUT_F0
RXDATA1outputTCELL1:OUT_F1
RXDATA2outputTCELL1:OUT_F2
RXDATA3outputTCELL1:OUT_F3
RXDATA4outputTCELL1:OUT_F4
RXDATA5outputTCELL1:OUT_F5
RXDATA6outputTCELL1:OUT_F6
RXDATA7outputTCELL1:OUT_F7
RXDATA8outputTCELL1:OUT_Q0
RXDATA9outputTCELL1:OUT_Q3
SLIPinputTCELL1:IMUX_D0
TSDATA0inputTCELL1:IMUX_B1
TSDATA1inputTCELL1:IMUX_B4
TSDATA2inputTCELL1:IMUX_C4
TSDATA3inputTCELL1:IMUX_D4
TXDATA0inputTCELL1:IMUX_A1
TXDATA1inputTCELL1:IMUX_B0
TXDATA2inputTCELL1:IMUX_C0
TXDATA3inputTCELL1:IMUX_A0
TXDATA4inputTCELL1:IMUX_A4
TXDATA5inputTCELL1:IMUX_C1
TXDATA6inputTCELL1:IMUX_A2
TXDATA7inputTCELL1:IMUX_B2
TXDATA8inputTCELL1:IMUX_C2
TXDATA9inputTCELL1:IMUX_A3
WINDOWSIZE0inputTCELL1:IMUX_A7
WINDOWSIZE1inputTCELL1:IMUX_B7

Bel IO2

ecp4 IO_N bel IO2
PinDirectionWires
ACKinputTCELL2:IMUX_D1
CEinputTCELL2:IMUX_CE0
CFLAGoutputTCELL2:OUT_Q3
CLKinputTCELL2:IMUX_CLK0_DELAY
DIoutputTCELL2:OUT_Q2
DIRECTIONinputTCELL2:IMUX_B3
LOADNinputTCELL2:IMUX_D2
LSRinputTCELL2:IMUX_LSR0
MINUSoutputTCELL2:OUT_Q5
MOVEinputTCELL2:IMUX_C3
PLUSoutputTCELL2:OUT_Q4
RXDATA0outputTCELL2:OUT_F0
RXDATA1outputTCELL2:OUT_F1
RXDATA2outputTCELL2:OUT_F2
RXDATA3outputTCELL2:OUT_F3
RXDATA4outputTCELL2:OUT_F4
RXDATA5outputTCELL2:OUT_F5
RXDATA6outputTCELL2:OUT_F6
RXDATA7outputTCELL2:OUT_F7
RXDATA8outputTCELL2:OUT_Q0
RXDATA9outputTCELL2:OUT_Q1
SLIPinputTCELL2:IMUX_D0
TSDATA0inputTCELL2:IMUX_B2
TSDATA1inputTCELL2:IMUX_B4
TSDATA2inputTCELL2:IMUX_C4
TSDATA3inputTCELL2:IMUX_D4
TXDATA0inputTCELL2:IMUX_A2
TXDATA1inputTCELL2:IMUX_B0
TXDATA2inputTCELL2:IMUX_C0
TXDATA3inputTCELL2:IMUX_A1
TXDATA4inputTCELL2:IMUX_B1
TXDATA5inputTCELL2:IMUX_C1
TXDATA6inputTCELL2:IMUX_A0
TXDATA7inputTCELL2:IMUX_A4
TXDATA8inputTCELL2:IMUX_C2
TXDATA9inputTCELL2:IMUX_A3
WINDOWSIZE0inputTCELL2:IMUX_A7
WINDOWSIZE1inputTCELL2:IMUX_B7

Bel IO3

ecp4 IO_N bel IO3
PinDirectionWires
ACKinputTCELL3:IMUX_D1
CEinputTCELL3:IMUX_CE0
CFLAGoutputTCELL3:OUT_Q2
CLKinputTCELL3:IMUX_CLK0_DELAY
DIoutputTCELL3:OUT_Q3
DIRECTIONinputTCELL3:IMUX_A4
LOADNinputTCELL3:IMUX_D2
LSRinputTCELL3:IMUX_LSR0
MINUSoutputTCELL3:OUT_Q5
MOVEinputTCELL3:IMUX_C3
PLUSoutputTCELL3:OUT_Q4
RXDATA0outputTCELL3:OUT_F0
RXDATA1outputTCELL3:OUT_F1
RXDATA2outputTCELL3:OUT_F2
RXDATA3outputTCELL3:OUT_F3
RXDATA4outputTCELL3:OUT_F4
RXDATA5outputTCELL3:OUT_F5
RXDATA6outputTCELL3:OUT_F6
RXDATA7outputTCELL3:OUT_F7
RXDATA8outputTCELL3:OUT_Q0
RXDATA9outputTCELL3:OUT_Q1
SLIPinputTCELL3:IMUX_D0
TSDATA0inputTCELL3:IMUX_B3
TSDATA1inputTCELL3:IMUX_B4
TSDATA2inputTCELL3:IMUX_C4
TSDATA3inputTCELL3:IMUX_D4
TXDATA0inputTCELL3:IMUX_A3
TXDATA1inputTCELL3:IMUX_B0
TXDATA2inputTCELL3:IMUX_C0
TXDATA3inputTCELL3:IMUX_A1
TXDATA4inputTCELL3:IMUX_B1
TXDATA5inputTCELL3:IMUX_C1
TXDATA6inputTCELL3:IMUX_A2
TXDATA7inputTCELL3:IMUX_B2
TXDATA8inputTCELL3:IMUX_C2
TXDATA9inputTCELL3:IMUX_A0
WINDOWSIZE0inputTCELL3:IMUX_A7
WINDOWSIZE1inputTCELL3:IMUX_B7

Bel wires

ecp4 IO_N bel wires
WirePins
TCELL0:IMUX_A0IO0.TXDATA0
TCELL0:IMUX_A1IO0.TXDATA3
TCELL0:IMUX_A2IO0.TXDATA6
TCELL0:IMUX_A3IO0.TXDATA9
TCELL0:IMUX_A4IO0.TXDATA1
TCELL0:IMUX_A7IO0.WINDOWSIZE0
TCELL0:IMUX_B0IO0.TSDATA0
TCELL0:IMUX_B1IO0.TXDATA4
TCELL0:IMUX_B2IO0.TXDATA7
TCELL0:IMUX_B3IO0.DIRECTION
TCELL0:IMUX_B4IO0.TSDATA1
TCELL0:IMUX_B7IO0.WINDOWSIZE1
TCELL0:IMUX_C0IO0.TXDATA2
TCELL0:IMUX_C1IO0.TXDATA5
TCELL0:IMUX_C2IO0.TXDATA8
TCELL0:IMUX_C3IO0.MOVE
TCELL0:IMUX_C4IO0.TSDATA2
TCELL0:IMUX_D0IO0.SLIP
TCELL0:IMUX_D1IO0.ACK
TCELL0:IMUX_D2IO0.LOADN
TCELL0:IMUX_D4IO0.TSDATA3
TCELL0:IMUX_LSR0IO0.LSR
TCELL0:IMUX_CLK0_DELAYIO0.CLK
TCELL0:IMUX_CE0IO0.CE
TCELL0:OUT_F0IO0.RXDATA0
TCELL0:OUT_F1IO0.RXDATA1
TCELL0:OUT_F2IO0.RXDATA2
TCELL0:OUT_F3IO0.RXDATA3
TCELL0:OUT_F4IO0.RXDATA4
TCELL0:OUT_F5IO0.RXDATA5
TCELL0:OUT_F6IO0.RXDATA6
TCELL0:OUT_F7IO0.RXDATA7
TCELL0:OUT_Q0IO0.DI
TCELL0:OUT_Q1IO0.RXDATA9
TCELL0:OUT_Q2IO0.CFLAG
TCELL0:OUT_Q3IO0.RXDATA8
TCELL0:OUT_Q4IO0.PLUS
TCELL0:OUT_Q5IO0.MINUS
TCELL1:IMUX_A0IO1.TXDATA3
TCELL1:IMUX_A1IO1.TXDATA0
TCELL1:IMUX_A2IO1.TXDATA6
TCELL1:IMUX_A3IO1.TXDATA9
TCELL1:IMUX_A4IO1.TXDATA4
TCELL1:IMUX_A7IO1.WINDOWSIZE0
TCELL1:IMUX_B0IO1.TXDATA1
TCELL1:IMUX_B1IO1.TSDATA0
TCELL1:IMUX_B2IO1.TXDATA7
TCELL1:IMUX_B3IO1.DIRECTION
TCELL1:IMUX_B4IO1.TSDATA1
TCELL1:IMUX_B7IO1.WINDOWSIZE1
TCELL1:IMUX_C0IO1.TXDATA2
TCELL1:IMUX_C1IO1.TXDATA5
TCELL1:IMUX_C2IO1.TXDATA8
TCELL1:IMUX_C3IO1.MOVE
TCELL1:IMUX_C4IO1.TSDATA2
TCELL1:IMUX_D0IO1.SLIP
TCELL1:IMUX_D1IO1.ACK
TCELL1:IMUX_D2IO1.LOADN
TCELL1:IMUX_D4IO1.TSDATA3
TCELL1:IMUX_LSR0IO1.LSR
TCELL1:IMUX_CLK0_DELAYIO1.CLK
TCELL1:IMUX_CE0IO1.CE
TCELL1:OUT_F0IO1.RXDATA0
TCELL1:OUT_F1IO1.RXDATA1
TCELL1:OUT_F2IO1.RXDATA2
TCELL1:OUT_F3IO1.RXDATA3
TCELL1:OUT_F4IO1.RXDATA4
TCELL1:OUT_F5IO1.RXDATA5
TCELL1:OUT_F6IO1.RXDATA6
TCELL1:OUT_F7IO1.RXDATA7
TCELL1:OUT_Q0IO1.RXDATA8
TCELL1:OUT_Q1IO1.DI
TCELL1:OUT_Q2IO1.CFLAG
TCELL1:OUT_Q3IO1.RXDATA9
TCELL1:OUT_Q4IO1.PLUS
TCELL1:OUT_Q5IO1.MINUS
TCELL2:IMUX_A0IO2.TXDATA6
TCELL2:IMUX_A1IO2.TXDATA3
TCELL2:IMUX_A2IO2.TXDATA0
TCELL2:IMUX_A3IO2.TXDATA9
TCELL2:IMUX_A4IO2.TXDATA7
TCELL2:IMUX_A7IO2.WINDOWSIZE0
TCELL2:IMUX_B0IO2.TXDATA1
TCELL2:IMUX_B1IO2.TXDATA4
TCELL2:IMUX_B2IO2.TSDATA0
TCELL2:IMUX_B3IO2.DIRECTION
TCELL2:IMUX_B4IO2.TSDATA1
TCELL2:IMUX_B7IO2.WINDOWSIZE1
TCELL2:IMUX_C0IO2.TXDATA2
TCELL2:IMUX_C1IO2.TXDATA5
TCELL2:IMUX_C2IO2.TXDATA8
TCELL2:IMUX_C3IO2.MOVE
TCELL2:IMUX_C4IO2.TSDATA2
TCELL2:IMUX_D0IO2.SLIP
TCELL2:IMUX_D1IO2.ACK
TCELL2:IMUX_D2IO2.LOADN
TCELL2:IMUX_D4IO2.TSDATA3
TCELL2:IMUX_LSR0IO2.LSR
TCELL2:IMUX_CLK0_DELAYIO2.CLK
TCELL2:IMUX_CE0IO2.CE
TCELL2:OUT_F0IO2.RXDATA0
TCELL2:OUT_F1IO2.RXDATA1
TCELL2:OUT_F2IO2.RXDATA2
TCELL2:OUT_F3IO2.RXDATA3
TCELL2:OUT_F4IO2.RXDATA4
TCELL2:OUT_F5IO2.RXDATA5
TCELL2:OUT_F6IO2.RXDATA6
TCELL2:OUT_F7IO2.RXDATA7
TCELL2:OUT_Q0IO2.RXDATA8
TCELL2:OUT_Q1IO2.RXDATA9
TCELL2:OUT_Q2IO2.DI
TCELL2:OUT_Q3IO2.CFLAG
TCELL2:OUT_Q4IO2.PLUS
TCELL2:OUT_Q5IO2.MINUS
TCELL3:IMUX_A0IO3.TXDATA9
TCELL3:IMUX_A1IO3.TXDATA3
TCELL3:IMUX_A2IO3.TXDATA6
TCELL3:IMUX_A3IO3.TXDATA0
TCELL3:IMUX_A4IO3.DIRECTION
TCELL3:IMUX_A7IO3.WINDOWSIZE0
TCELL3:IMUX_B0IO3.TXDATA1
TCELL3:IMUX_B1IO3.TXDATA4
TCELL3:IMUX_B2IO3.TXDATA7
TCELL3:IMUX_B3IO3.TSDATA0
TCELL3:IMUX_B4IO3.TSDATA1
TCELL3:IMUX_B7IO3.WINDOWSIZE1
TCELL3:IMUX_C0IO3.TXDATA2
TCELL3:IMUX_C1IO3.TXDATA5
TCELL3:IMUX_C2IO3.TXDATA8
TCELL3:IMUX_C3IO3.MOVE
TCELL3:IMUX_C4IO3.TSDATA2
TCELL3:IMUX_D0IO3.SLIP
TCELL3:IMUX_D1IO3.ACK
TCELL3:IMUX_D2IO3.LOADN
TCELL3:IMUX_D4IO3.TSDATA3
TCELL3:IMUX_LSR0IO3.LSR
TCELL3:IMUX_CLK0_DELAYIO3.CLK
TCELL3:IMUX_CE0IO3.CE
TCELL3:OUT_F0IO3.RXDATA0
TCELL3:OUT_F1IO3.RXDATA1
TCELL3:OUT_F2IO3.RXDATA2
TCELL3:OUT_F3IO3.RXDATA3
TCELL3:OUT_F4IO3.RXDATA4
TCELL3:OUT_F5IO3.RXDATA5
TCELL3:OUT_F6IO3.RXDATA6
TCELL3:OUT_F7IO3.RXDATA7
TCELL3:OUT_Q0IO3.RXDATA8
TCELL3:OUT_Q1IO3.RXDATA9
TCELL3:OUT_Q2IO3.CFLAG
TCELL3:OUT_Q3IO3.DI
TCELL3:OUT_Q4IO3.PLUS
TCELL3:OUT_Q5IO3.MINUS

Tile DQS_W

Cells: 5

Bel DQS0

ecp4 DQS_W bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_W bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_W_BELOW_DSP_N

Cells: 5

Bel DQS0

ecp4 DQS_W_BELOW_DSP_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_W_BELOW_DSP_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_W_BELOW_EBR_N

Cells: 5

Bel DQS0

ecp4 DQS_W_BELOW_EBR_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_W_BELOW_EBR_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_W_BELOW_EBR_S

Cells: 5

Bel DQS0

ecp4 DQS_W_BELOW_EBR_S bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_W_BELOW_EBR_S bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_W_EBR_S

Cells: 5

Bel DQS0

ecp4 DQS_W_EBR_S bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_W_EBR_S bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_W_EBR_N

Cells: 5

Bel DQS0

ecp4 DQS_W_EBR_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL4:IMUX_A6
BURSTDEToutputTCELL4:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL4:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL1:OUT_Q7
DQSR90outputTCELL3:OUT_Q6
DQSWoutputTCELL3:OUT_Q7
DQSW270outputTCELL2:OUT_Q6
PAUSEinputTCELL4:IMUX_A5
RDCFLAGoutputTCELL2:OUT_Q7
RDDIRECTIONinputTCELL2:IMUX_B5
RDLOADNinputTCELL2:IMUX_A5
RDMOVEinputTCELL2:IMUX_C5
READ0inputTCELL4:IMUX_B6
READ1inputTCELL4:IMUX_C6
READ2inputTCELL4:IMUX_D6
READ3inputTCELL4:IMUX_C7
READCLKSEL0inputTCELL4:IMUX_B5
READCLKSEL1inputTCELL4:IMUX_C5
READCLKSEL2inputTCELL4:IMUX_D5
RSTinputTCELL3:IMUX_LSR1
SCLKinputTCELL3:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL3:IMUX_D3
SELB1inputTCELL3:IMUX_A5
SELB10inputTCELL3:IMUX_D7
SELB2inputTCELL3:IMUX_B5
SELB3inputTCELL3:IMUX_C5
SELB4inputTCELL3:IMUX_D5
SELB5inputTCELL3:IMUX_A6
SELB6inputTCELL3:IMUX_B6
SELB7inputTCELL3:IMUX_C6
SELB8inputTCELL3:IMUX_D6
SELB9inputTCELL3:IMUX_C7
SWITCHinputTCELL4:IMUX_D7
WRCFLAGoutputTCELL1:OUT_Q6
WRDIRECTIONinputTCELL2:IMUX_A6
WRLOADNinputTCELL2:IMUX_D5
WRMOVEinputTCELL2:IMUX_B6

Bel wires

ecp4 DQS_W_EBR_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:OUT_Q6DQS0.WRCFLAG
TCELL1:OUT_Q7DQS0.DIVCLK
TCELL2:IMUX_A5DQS0.RDLOADN
TCELL2:IMUX_A6DQS0.WRDIRECTION
TCELL2:IMUX_B5DQS0.RDDIRECTION
TCELL2:IMUX_B6DQS0.WRMOVE
TCELL2:IMUX_C5DQS0.RDMOVE
TCELL2:IMUX_D5DQS0.WRLOADN
TCELL2:OUT_Q6DQS0.DQSW270
TCELL2:OUT_Q7DQS0.RDCFLAG
TCELL3:IMUX_A5DQS0.SELB1
TCELL3:IMUX_A6DQS0.SELB5
TCELL3:IMUX_B5DQS0.SELB2
TCELL3:IMUX_B6DQS0.SELB6
TCELL3:IMUX_C5DQS0.SELB3
TCELL3:IMUX_C6DQS0.SELB7
TCELL3:IMUX_C7DQS0.SELB9
TCELL3:IMUX_D3DQS0.SELB0
TCELL3:IMUX_D5DQS0.SELB4
TCELL3:IMUX_D6DQS0.SELB8
TCELL3:IMUX_D7DQS0.SELB10
TCELL3:IMUX_LSR1DQS0.RST
TCELL3:IMUX_CLK1_DELAYDQS0.SCLK
TCELL3:OUT_Q6DQS0.DQSR90
TCELL3:OUT_Q7DQS0.DQSW
TCELL4:IMUX_A5DQS0.PAUSE
TCELL4:IMUX_A6DQS0.ALIGNWD
TCELL4:IMUX_B5DQS0.READCLKSEL0
TCELL4:IMUX_B6DQS0.READ0
TCELL4:IMUX_C5DQS0.READCLKSEL1
TCELL4:IMUX_C6DQS0.READ1
TCELL4:IMUX_C7DQS0.READ3
TCELL4:IMUX_D5DQS0.READCLKSEL2
TCELL4:IMUX_D6DQS0.READ2
TCELL4:IMUX_D7DQS0.SWITCH
TCELL4:OUT_Q6DQS0.DATAVALID
TCELL4:OUT_Q7DQS0.BURSTDET

Tile DQS_W_DSP_N

Cells: 5

Bel DQS0

ecp4 DQS_W_DSP_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL3:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL4:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL4:OUT_Q7
RDDIRECTIONinputTCELL4:IMUX_B5
RDLOADNinputTCELL4:IMUX_A5
RDMOVEinputTCELL4:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL3:OUT_Q6
WRDIRECTIONinputTCELL4:IMUX_A6
WRLOADNinputTCELL4:IMUX_D5
WRMOVEinputTCELL4:IMUX_B6

Bel wires

ecp4 DQS_W_DSP_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:OUT_Q6DQS0.WRCFLAG
TCELL3:OUT_Q7DQS0.DIVCLK
TCELL4:IMUX_A5DQS0.RDLOADN
TCELL4:IMUX_A6DQS0.WRDIRECTION
TCELL4:IMUX_B5DQS0.RDDIRECTION
TCELL4:IMUX_B6DQS0.WRMOVE
TCELL4:IMUX_C5DQS0.RDMOVE
TCELL4:IMUX_D5DQS0.WRLOADN
TCELL4:OUT_Q6DQS0.DQSW270
TCELL4:OUT_Q7DQS0.RDCFLAG

Tile DQS_E

Cells: 5

Bel DQS0

ecp4 DQS_E bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_E bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_E_BELOW_DSP_N

Cells: 5

Bel DQS0

ecp4 DQS_E_BELOW_DSP_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_E_BELOW_DSP_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_E_BELOW_EBR_N

Cells: 5

Bel DQS0

ecp4 DQS_E_BELOW_EBR_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_E_BELOW_EBR_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_E_BELOW_EBR_S

Cells: 5

Bel DQS0

ecp4 DQS_E_BELOW_EBR_S bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_E_BELOW_EBR_S bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_E_EBR_S

Cells: 5

Bel DQS0

ecp4 DQS_E_EBR_S bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_E_EBR_S bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile DQS_E_EBR_N

Cells: 5

Bel DQS0

ecp4 DQS_E_EBR_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL4:IMUX_A6
BURSTDEToutputTCELL4:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL4:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL1:OUT_Q7
DQSR90outputTCELL3:OUT_Q6
DQSWoutputTCELL3:OUT_Q7
DQSW270outputTCELL2:OUT_Q6
PAUSEinputTCELL4:IMUX_A5
RDCFLAGoutputTCELL2:OUT_Q7
RDDIRECTIONinputTCELL2:IMUX_B5
RDLOADNinputTCELL2:IMUX_A5
RDMOVEinputTCELL2:IMUX_C5
READ0inputTCELL4:IMUX_B6
READ1inputTCELL4:IMUX_C6
READ2inputTCELL4:IMUX_D6
READ3inputTCELL4:IMUX_C7
READCLKSEL0inputTCELL4:IMUX_B5
READCLKSEL1inputTCELL4:IMUX_C5
READCLKSEL2inputTCELL4:IMUX_D5
RSTinputTCELL3:IMUX_LSR1
SCLKinputTCELL3:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL3:IMUX_D3
SELB1inputTCELL3:IMUX_A5
SELB10inputTCELL3:IMUX_D7
SELB2inputTCELL3:IMUX_B5
SELB3inputTCELL3:IMUX_C5
SELB4inputTCELL3:IMUX_D5
SELB5inputTCELL3:IMUX_A6
SELB6inputTCELL3:IMUX_B6
SELB7inputTCELL3:IMUX_C6
SELB8inputTCELL3:IMUX_D6
SELB9inputTCELL3:IMUX_C7
SWITCHinputTCELL4:IMUX_D7
WRCFLAGoutputTCELL1:OUT_Q6
WRDIRECTIONinputTCELL2:IMUX_A6
WRLOADNinputTCELL2:IMUX_D5
WRMOVEinputTCELL2:IMUX_B6

Bel wires

ecp4 DQS_E_EBR_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:OUT_Q6DQS0.WRCFLAG
TCELL1:OUT_Q7DQS0.DIVCLK
TCELL2:IMUX_A5DQS0.RDLOADN
TCELL2:IMUX_A6DQS0.WRDIRECTION
TCELL2:IMUX_B5DQS0.RDDIRECTION
TCELL2:IMUX_B6DQS0.WRMOVE
TCELL2:IMUX_C5DQS0.RDMOVE
TCELL2:IMUX_D5DQS0.WRLOADN
TCELL2:OUT_Q6DQS0.DQSW270
TCELL2:OUT_Q7DQS0.RDCFLAG
TCELL3:IMUX_A5DQS0.SELB1
TCELL3:IMUX_A6DQS0.SELB5
TCELL3:IMUX_B5DQS0.SELB2
TCELL3:IMUX_B6DQS0.SELB6
TCELL3:IMUX_C5DQS0.SELB3
TCELL3:IMUX_C6DQS0.SELB7
TCELL3:IMUX_C7DQS0.SELB9
TCELL3:IMUX_D3DQS0.SELB0
TCELL3:IMUX_D5DQS0.SELB4
TCELL3:IMUX_D6DQS0.SELB8
TCELL3:IMUX_D7DQS0.SELB10
TCELL3:IMUX_LSR1DQS0.RST
TCELL3:IMUX_CLK1_DELAYDQS0.SCLK
TCELL3:OUT_Q6DQS0.DQSR90
TCELL3:OUT_Q7DQS0.DQSW
TCELL4:IMUX_A5DQS0.PAUSE
TCELL4:IMUX_A6DQS0.ALIGNWD
TCELL4:IMUX_B5DQS0.READCLKSEL0
TCELL4:IMUX_B6DQS0.READ0
TCELL4:IMUX_C5DQS0.READCLKSEL1
TCELL4:IMUX_C6DQS0.READ1
TCELL4:IMUX_C7DQS0.READ3
TCELL4:IMUX_D5DQS0.READCLKSEL2
TCELL4:IMUX_D6DQS0.READ2
TCELL4:IMUX_D7DQS0.SWITCH
TCELL4:OUT_Q6DQS0.DATAVALID
TCELL4:OUT_Q7DQS0.BURSTDET

Tile DQS_E_DSP_N

Cells: 5

Bel DQS0

ecp4 DQS_E_DSP_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL3:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL4:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL4:OUT_Q7
RDDIRECTIONinputTCELL4:IMUX_B5
RDLOADNinputTCELL4:IMUX_A5
RDMOVEinputTCELL4:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL3:OUT_Q6
WRDIRECTIONinputTCELL4:IMUX_A6
WRLOADNinputTCELL4:IMUX_D5
WRMOVEinputTCELL4:IMUX_B6

Bel wires

ecp4 DQS_E_DSP_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:OUT_Q6DQS0.WRCFLAG
TCELL3:OUT_Q7DQS0.DIVCLK
TCELL4:IMUX_A5DQS0.RDLOADN
TCELL4:IMUX_A6DQS0.WRDIRECTION
TCELL4:IMUX_B5DQS0.RDDIRECTION
TCELL4:IMUX_B6DQS0.WRMOVE
TCELL4:IMUX_C5DQS0.RDMOVE
TCELL4:IMUX_D5DQS0.WRLOADN
TCELL4:OUT_Q6DQS0.DQSW270
TCELL4:OUT_Q7DQS0.RDCFLAG

Tile DQS_N

Cells: 5

Bel DQS0

ecp4 DQS_N bel DQS0
PinDirectionWires
ALIGNWDinputTCELL1:IMUX_A6
BURSTDEToutputTCELL1:OUT_Q7
CRUCLKoutputTCELL0:OUT_Q6
DATAVALIDoutputTCELL1:OUT_Q6
DIVCLKoutputTCELL0:OUT_Q7, TCELL4:OUT_Q7
DQSR90outputTCELL2:OUT_Q6
DQSWoutputTCELL2:OUT_Q7
DQSW270outputTCELL3:OUT_Q6
PAUSEinputTCELL1:IMUX_A5
RDCFLAGoutputTCELL3:OUT_Q7
RDDIRECTIONinputTCELL3:IMUX_B5
RDLOADNinputTCELL3:IMUX_A5
RDMOVEinputTCELL3:IMUX_C5
READ0inputTCELL1:IMUX_B6
READ1inputTCELL1:IMUX_C6
READ2inputTCELL1:IMUX_D6
READ3inputTCELL1:IMUX_C7
READCLKSEL0inputTCELL1:IMUX_B5
READCLKSEL1inputTCELL1:IMUX_C5
READCLKSEL2inputTCELL1:IMUX_D5
RSTinputTCELL2:IMUX_LSR1
SCLKinputTCELL2:IMUX_CLK1_DELAY
SELA0inputTCELL0:IMUX_D3
SELA1inputTCELL0:IMUX_A5
SELA10inputTCELL0:IMUX_D7
SELA2inputTCELL0:IMUX_B5
SELA3inputTCELL0:IMUX_C5
SELA4inputTCELL0:IMUX_D5
SELA5inputTCELL0:IMUX_A6
SELA6inputTCELL0:IMUX_B6
SELA7inputTCELL0:IMUX_C6
SELA8inputTCELL0:IMUX_D6
SELA9inputTCELL0:IMUX_C7
SELB0inputTCELL2:IMUX_D3
SELB1inputTCELL2:IMUX_A5
SELB10inputTCELL2:IMUX_D7
SELB2inputTCELL2:IMUX_B5
SELB3inputTCELL2:IMUX_C5
SELB4inputTCELL2:IMUX_D5
SELB5inputTCELL2:IMUX_A6
SELB6inputTCELL2:IMUX_B6
SELB7inputTCELL2:IMUX_C6
SELB8inputTCELL2:IMUX_D6
SELB9inputTCELL2:IMUX_C7
SWITCHinputTCELL1:IMUX_D7
WRCFLAGoutputTCELL4:OUT_Q6
WRDIRECTIONinputTCELL3:IMUX_A6
WRLOADNinputTCELL3:IMUX_D5
WRMOVEinputTCELL3:IMUX_B6

Bel wires

ecp4 DQS_N bel wires
WirePins
TCELL0:IMUX_A5DQS0.SELA1
TCELL0:IMUX_A6DQS0.SELA5
TCELL0:IMUX_B5DQS0.SELA2
TCELL0:IMUX_B6DQS0.SELA6
TCELL0:IMUX_C5DQS0.SELA3
TCELL0:IMUX_C6DQS0.SELA7
TCELL0:IMUX_C7DQS0.SELA9
TCELL0:IMUX_D3DQS0.SELA0
TCELL0:IMUX_D5DQS0.SELA4
TCELL0:IMUX_D6DQS0.SELA8
TCELL0:IMUX_D7DQS0.SELA10
TCELL0:OUT_Q6DQS0.CRUCLK
TCELL0:OUT_Q7DQS0.DIVCLK
TCELL1:IMUX_A5DQS0.PAUSE
TCELL1:IMUX_A6DQS0.ALIGNWD
TCELL1:IMUX_B5DQS0.READCLKSEL0
TCELL1:IMUX_B6DQS0.READ0
TCELL1:IMUX_C5DQS0.READCLKSEL1
TCELL1:IMUX_C6DQS0.READ1
TCELL1:IMUX_C7DQS0.READ3
TCELL1:IMUX_D5DQS0.READCLKSEL2
TCELL1:IMUX_D6DQS0.READ2
TCELL1:IMUX_D7DQS0.SWITCH
TCELL1:OUT_Q6DQS0.DATAVALID
TCELL1:OUT_Q7DQS0.BURSTDET
TCELL2:IMUX_A5DQS0.SELB1
TCELL2:IMUX_A6DQS0.SELB5
TCELL2:IMUX_B5DQS0.SELB2
TCELL2:IMUX_B6DQS0.SELB6
TCELL2:IMUX_C5DQS0.SELB3
TCELL2:IMUX_C6DQS0.SELB7
TCELL2:IMUX_C7DQS0.SELB9
TCELL2:IMUX_D3DQS0.SELB0
TCELL2:IMUX_D5DQS0.SELB4
TCELL2:IMUX_D6DQS0.SELB8
TCELL2:IMUX_D7DQS0.SELB10
TCELL2:IMUX_LSR1DQS0.RST
TCELL2:IMUX_CLK1_DELAYDQS0.SCLK
TCELL2:OUT_Q6DQS0.DQSR90
TCELL2:OUT_Q7DQS0.DQSW
TCELL3:IMUX_A5DQS0.RDLOADN
TCELL3:IMUX_A6DQS0.WRDIRECTION
TCELL3:IMUX_B5DQS0.RDDIRECTION
TCELL3:IMUX_B6DQS0.WRMOVE
TCELL3:IMUX_C5DQS0.RDMOVE
TCELL3:IMUX_D5DQS0.WRLOADN
TCELL3:OUT_Q6DQS0.DQSW270
TCELL3:OUT_Q7DQS0.RDCFLAG
TCELL4:OUT_Q6DQS0.WRCFLAG
TCELL4:OUT_Q7DQS0.DIVCLK

Tile BC_W

Cells: 1

Bel BCPG

ecp4 BC_W bel BCPG
PinDirectionWires
PGENIinputIMUX_A6

Bel BCINRD

ecp4 BC_W bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCLVDSO

ecp4 BC_W bel BCLVDSO
PinDirectionWires
LVDSENIinputIMUX_B5

Bel BCPUSL

ecp4 BC_W bel BCPUSL
PinDirectionWires
PUSLENIinputIMUX_D5

Bel BREFTEST

ecp4 BC_W bel BREFTEST
PinDirectionWires
TESTIN0inputIMUX_C0
TESTIN1inputIMUX_D0
TESTIN2inputIMUX_C1
TESTIN3inputIMUX_D1
TESTIN4inputIMUX_C2
TESTIN5inputIMUX_D2
TESTOUT0outputOUT_Q0
TESTOUT1outputOUT_Q1
TESTOUT2outputOUT_Q2
TESTOUT3outputOUT_Q3
TESTOUT4outputOUT_Q4
TESTOUT5outputOUT_Q5

Bel wires

ecp4 BC_W bel wires
WirePins
IMUX_A6BCPG.PGENI
IMUX_B5BCLVDSO.LVDSENI
IMUX_C0BREFTEST.TESTIN0
IMUX_C1BREFTEST.TESTIN2
IMUX_C2BREFTEST.TESTIN4
IMUX_C5BCINRD.INRDENI
IMUX_D0BREFTEST.TESTIN1
IMUX_D1BREFTEST.TESTIN3
IMUX_D2BREFTEST.TESTIN5
IMUX_D5BCPUSL.PUSLENI
OUT_Q0BREFTEST.TESTOUT0
OUT_Q1BREFTEST.TESTOUT1
OUT_Q2BREFTEST.TESTOUT2
OUT_Q3BREFTEST.TESTOUT3
OUT_Q4BREFTEST.TESTOUT4
OUT_Q5BREFTEST.TESTOUT5

Tile BC_E

Cells: 1

Bel BCPG

ecp4 BC_E bel BCPG
PinDirectionWires
PGENIinputIMUX_A6

Bel BCINRD

ecp4 BC_E bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCLVDSO

ecp4 BC_E bel BCLVDSO
PinDirectionWires
LVDSENIinputIMUX_B5

Bel BCPUSL

ecp4 BC_E bel BCPUSL
PinDirectionWires
PUSLENIinputIMUX_D5

Bel BREFTEST

ecp4 BC_E bel BREFTEST
PinDirectionWires
TESTIN0inputIMUX_C0
TESTIN1inputIMUX_D0
TESTIN2inputIMUX_C1
TESTIN3inputIMUX_D1
TESTIN4inputIMUX_C2
TESTIN5inputIMUX_D2
TESTOUT0outputOUT_Q0
TESTOUT1outputOUT_Q1
TESTOUT2outputOUT_Q2
TESTOUT3outputOUT_Q3
TESTOUT4outputOUT_Q4
TESTOUT5outputOUT_Q5

Bel wires

ecp4 BC_E bel wires
WirePins
IMUX_A6BCPG.PGENI
IMUX_B5BCLVDSO.LVDSENI
IMUX_C0BREFTEST.TESTIN0
IMUX_C1BREFTEST.TESTIN2
IMUX_C2BREFTEST.TESTIN4
IMUX_C5BCINRD.INRDENI
IMUX_D0BREFTEST.TESTIN1
IMUX_D1BREFTEST.TESTIN3
IMUX_D2BREFTEST.TESTIN5
IMUX_D5BCPUSL.PUSLENI
OUT_Q0BREFTEST.TESTOUT0
OUT_Q1BREFTEST.TESTOUT1
OUT_Q2BREFTEST.TESTOUT2
OUT_Q3BREFTEST.TESTOUT3
OUT_Q4BREFTEST.TESTOUT4
OUT_Q5BREFTEST.TESTOUT5

Tile BC_N

Cells: 1

Bel BCPG

ecp4 BC_N bel BCPG
PinDirectionWires
PGENIinputIMUX_A6

Bel BCINRD

ecp4 BC_N bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCLVDSO

ecp4 BC_N bel BCLVDSO
PinDirectionWires
LVDSENIinputIMUX_B5

Bel BCPUSL

ecp4 BC_N bel BCPUSL
PinDirectionWires
PUSLENIinputIMUX_D5

Bel BREFTEST

ecp4 BC_N bel BREFTEST
PinDirectionWires
TESTIN0inputIMUX_C0
TESTIN1inputIMUX_D0
TESTIN2inputIMUX_C1
TESTIN3inputIMUX_D1
TESTIN4inputIMUX_C2
TESTIN5inputIMUX_D2
TESTOUT0outputOUT_Q0
TESTOUT1outputOUT_Q1
TESTOUT2outputOUT_Q2
TESTOUT3outputOUT_Q3
TESTOUT4outputOUT_Q4
TESTOUT5outputOUT_Q5

Bel wires

ecp4 BC_N bel wires
WirePins
IMUX_A6BCPG.PGENI
IMUX_B5BCLVDSO.LVDSENI
IMUX_C0BREFTEST.TESTIN0
IMUX_C1BREFTEST.TESTIN2
IMUX_C2BREFTEST.TESTIN4
IMUX_C5BCINRD.INRDENI
IMUX_D0BREFTEST.TESTIN1
IMUX_D1BREFTEST.TESTIN3
IMUX_D2BREFTEST.TESTIN5
IMUX_D5BCPUSL.PUSLENI
OUT_Q0BREFTEST.TESTOUT0
OUT_Q1BREFTEST.TESTOUT1
OUT_Q2BREFTEST.TESTOUT2
OUT_Q3BREFTEST.TESTOUT3
OUT_Q4BREFTEST.TESTOUT4
OUT_Q5BREFTEST.TESTOUT5

Tile DTR_S

Cells: 1

Bel DTR

ecp4 DTR_S bel DTR
PinDirectionWires
DTR_OUT0outputOUT_F0
DTR_OUT1outputOUT_F1
DTR_OUT2outputOUT_F2
DTR_OUT3outputOUT_F3
DTR_OUT4outputOUT_F4
DTR_OUT5outputOUT_F5
DTR_OUT6outputOUT_F6
DTR_OUT7outputOUT_F7
START_PULSEinputIMUX_A0

Bel wires

ecp4 DTR_S bel wires
WirePins
IMUX_A0DTR.START_PULSE
OUT_F0DTR.DTR_OUT0
OUT_F1DTR.DTR_OUT1
OUT_F2DTR.DTR_OUT2
OUT_F3DTR.DTR_OUT3
OUT_F4DTR.DTR_OUT4
OUT_F5DTR.DTR_OUT5
OUT_F6DTR.DTR_OUT6
OUT_F7DTR.DTR_OUT7

Tile DTR_N

Cells: 1

Bel DTR

ecp4 DTR_N bel DTR
PinDirectionWires
DTR_OUT0outputOUT_F0
DTR_OUT1outputOUT_F1
DTR_OUT2outputOUT_F2
DTR_OUT3outputOUT_F3
DTR_OUT4outputOUT_F4
DTR_OUT5outputOUT_F5
DTR_OUT6outputOUT_F6
DTR_OUT7outputOUT_F7
START_PULSEinputIMUX_A0

Bel wires

ecp4 DTR_N bel wires
WirePins
IMUX_A0DTR.START_PULSE
OUT_F0DTR.DTR_OUT0
OUT_F1DTR.DTR_OUT1
OUT_F2DTR.DTR_OUT2
OUT_F3DTR.DTR_OUT3
OUT_F4DTR.DTR_OUT4
OUT_F5DTR.DTR_OUT5
OUT_F6DTR.DTR_OUT6
OUT_F7DTR.DTR_OUT7

Tile DDRDLL_S

Cells: 1

Bel DDRDLL

ecp4 DDRDLL_S bel DDRDLL
PinDirectionWires
CLKinputIMUX_CLK0_DELAY
DCNTL0outputOUT_F0
DCNTL1outputOUT_F1
DCNTL2outputOUT_F2
DCNTL3outputOUT_F3
DCNTL4outputOUT_F4
DCNTL5outputOUT_F5
DCNTL6outputOUT_F6
DCNTL7outputOUT_F7
DIVOSCoutputOUT_Q1
FREEZEinputIMUX_A0
LOCKoutputOUT_Q0
RSTinputIMUX_LSR0
UDDCNTLNinputIMUX_B0

Bel wires

ecp4 DDRDLL_S bel wires
WirePins
IMUX_A0DDRDLL.FREEZE
IMUX_B0DDRDLL.UDDCNTLN
IMUX_LSR0DDRDLL.RST
IMUX_CLK0_DELAYDDRDLL.CLK
OUT_F0DDRDLL.DCNTL0
OUT_F1DDRDLL.DCNTL1
OUT_F2DDRDLL.DCNTL2
OUT_F3DDRDLL.DCNTL3
OUT_F4DDRDLL.DCNTL4
OUT_F5DDRDLL.DCNTL5
OUT_F6DDRDLL.DCNTL6
OUT_F7DDRDLL.DCNTL7
OUT_Q0DDRDLL.LOCK
OUT_Q1DDRDLL.DIVOSC

Tile DDRDLL_N

Cells: 1

Bel DDRDLL

ecp4 DDRDLL_N bel DDRDLL
PinDirectionWires
CLKinputIMUX_CLK0_DELAY
DCNTL0outputOUT_F0
DCNTL1outputOUT_F1
DCNTL2outputOUT_F2
DCNTL3outputOUT_F3
DCNTL4outputOUT_F4
DCNTL5outputOUT_F5
DCNTL6outputOUT_F6
DCNTL7outputOUT_F7
DIVOSCoutputOUT_Q1
FREEZEinputIMUX_A0
LOCKoutputOUT_Q0
RSTinputIMUX_LSR0
UDDCNTLNinputIMUX_B0

Bel wires

ecp4 DDRDLL_N bel wires
WirePins
IMUX_A0DDRDLL.FREEZE
IMUX_B0DDRDLL.UDDCNTLN
IMUX_LSR0DDRDLL.RST
IMUX_CLK0_DELAYDDRDLL.CLK
OUT_F0DDRDLL.DCNTL0
OUT_F1DDRDLL.DCNTL1
OUT_F2DDRDLL.DCNTL2
OUT_F3DDRDLL.DCNTL3
OUT_F4DDRDLL.DCNTL4
OUT_F5DDRDLL.DCNTL5
OUT_F6DDRDLL.DCNTL6
OUT_F7DDRDLL.DCNTL7
OUT_Q0DDRDLL.LOCK
OUT_Q1DDRDLL.DIVOSC

Tile PVTTEST

Cells: 1

Bel PVTTEST

ecp4 PVTTEST bel PVTTEST
PinDirectionWires
TESTIN0inputIMUX_A0
TESTIN1inputIMUX_A1
TESTIN2inputIMUX_A2
TESTIN3inputIMUX_A3
TESTIN4inputIMUX_A4
TESTIN5inputIMUX_B2
TESTIN6inputIMUX_B0
TESTOUT0outputOUT_F0
TESTOUT1outputOUT_F1
TESTOUT2outputOUT_F2
TESTOUT3outputOUT_F3
TESTOUT4outputOUT_F4
TESTOUT5outputOUT_F5
TESTOUT6outputOUT_F6

Bel PVTCAL

ecp4 PVTTEST bel PVTCAL
PinDirectionWires
STARTCALinputIMUX_B1

Bel wires

ecp4 PVTTEST bel wires
WirePins
IMUX_A0PVTTEST.TESTIN0
IMUX_A1PVTTEST.TESTIN1
IMUX_A2PVTTEST.TESTIN2
IMUX_A3PVTTEST.TESTIN3
IMUX_A4PVTTEST.TESTIN4
IMUX_B0PVTTEST.TESTIN6
IMUX_B1PVTCAL.STARTCAL
IMUX_B2PVTTEST.TESTIN5
OUT_F0PVTTEST.TESTOUT0
OUT_F1PVTTEST.TESTOUT1
OUT_F2PVTTEST.TESTOUT2
OUT_F3PVTTEST.TESTOUT3
OUT_F4PVTTEST.TESTOUT4
OUT_F5PVTTEST.TESTOUT5
OUT_F6PVTTEST.TESTOUT6