SERDES
Tile SERDES1
Cells: 62
Bel SERDES
| Pin | Direction | Wires |
|---|---|---|
| CORNER_FCSCANMODE | input | TCELL61:IMUX_C0 |
| CORNER_FCSYNCTOGGLE | input | TCELL61:IMUX_B0 |
| CORNER_FOREFCK2CORE | output | TCELL61:OUT_F0 |
| CORNER_LSPLLLOL | output | TCELL61:OUT_Q0 |
| CORNER_LSPLLPWRUP | input | TCELL61:IMUX_A0 |
| CORNER_LSPLLREFCLKI | input | TCELL61:IMUX_CLK0_DELAY |
| CORNER_LSPLLRST | input | TCELL61:IMUX_LSR0 |
| Q0CH0_FCALIGNEN | input | TCELL0:IMUX_B0 |
| Q0CH0_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A0 |
| Q0CH0_FCDFERDEN | input | TCELL6:IMUX_CE3 |
| Q0CH0_FCDFEUPD | input | TCELL7:IMUX_CE3 |
| Q0CH0_FCLDRTXEN | input | TCELL0:IMUX_A0 |
| Q0CH0_FCLSMEN | input | TCELL15:IMUX_D2 |
| Q0CH0_FCPCIEDETEN | input | TCELL15:IMUX_B2 |
| Q0CH0_FCPCSRXRST | input | TCELL12:IMUX_LSR0 |
| Q0CH0_FCPCSTXRST | input | TCELL10:IMUX_LSR0 |
| Q0CH0_FCPIPEPHYRESETN | input | TCELL7:IMUX_LSR0 |
| Q0CH0_FCPLLLOL | input | TCELL16:IMUX_A4 |
| Q0CH0_FCRATE0 | input | TCELL0:IMUX_B6 |
| Q0CH0_FCRATE1 | input | TCELL1:IMUX_A3 |
| Q0CH0_FCRATE2 | input | TCELL1:IMUX_A2 |
| Q0CH0_FCRRST | input | TCELL14:IMUX_LSR0 |
| Q0CH0_FCRXPOLARITY | input | TCELL15:IMUX_C0 |
| Q0CH0_FCRXPWRUP | input | TCELL0:IMUX_D1 |
| Q0CH0_FCTMRSTART | input | TCELL3:IMUX_A6 |
| Q0CH0_FCTMRSTOP | input | TCELL4:IMUX_A2 |
| Q0CH0_FCTRST | input | TCELL16:IMUX_LSR0 |
| Q0CH0_FCTXMARGIN0 | input | TCELL16:IMUX_C2 |
| Q0CH0_FCTXMARGIN1 | input | TCELL16:IMUX_C1 |
| Q0CH0_FCTXMARGIN2 | input | TCELL16:IMUX_C0 |
| Q0CH0_FCTXPWRUP | input | TCELL0:IMUX_C1 |
| Q0CH0_FCWORDALGNEN | input | TCELL15:IMUX_C4 |
| Q0CH0_FDLDRRX | output | TCELL3:OUT_F0 |
| Q0CH0_FDLDRTX | input | TCELL16:IMUX_B2 |
| Q0CH0_FDRX0 | output | TCELL9:OUT_Q5 |
| Q0CH0_FDRX1 | output | TCELL9:OUT_Q4 |
| Q0CH0_FDRX10 | output | TCELL9:OUT_F3 |
| Q0CH0_FDRX11 | output | TCELL9:OUT_F2 |
| Q0CH0_FDRX12 | output | TCELL9:OUT_F1 |
| Q0CH0_FDRX13 | output | TCELL9:OUT_F0 |
| Q0CH0_FDRX14 | output | TCELL8:OUT_F7 |
| Q0CH0_FDRX15 | output | TCELL8:OUT_F6 |
| Q0CH0_FDRX16 | output | TCELL8:OUT_Q5 |
| Q0CH0_FDRX17 | output | TCELL8:OUT_Q4 |
| Q0CH0_FDRX18 | output | TCELL8:OUT_Q3 |
| Q0CH0_FDRX19 | output | TCELL8:OUT_Q2 |
| Q0CH0_FDRX2 | output | TCELL9:OUT_Q3 |
| Q0CH0_FDRX20 | output | TCELL8:OUT_Q1 |
| Q0CH0_FDRX21 | output | TCELL8:OUT_Q0 |
| Q0CH0_FDRX22 | output | TCELL7:OUT_Q7 |
| Q0CH0_FDRX23 | output | TCELL7:OUT_Q6 |
| Q0CH0_FDRX24 | output | TCELL8:OUT_F5 |
| Q0CH0_FDRX25 | output | TCELL8:OUT_F4 |
| Q0CH0_FDRX26 | output | TCELL8:OUT_F3 |
| Q0CH0_FDRX27 | output | TCELL8:OUT_F2 |
| Q0CH0_FDRX28 | output | TCELL8:OUT_F1 |
| Q0CH0_FDRX29 | output | TCELL8:OUT_F0 |
| Q0CH0_FDRX3 | output | TCELL9:OUT_Q2 |
| Q0CH0_FDRX30 | output | TCELL7:OUT_F7 |
| Q0CH0_FDRX31 | output | TCELL7:OUT_F6 |
| Q0CH0_FDRX32 | output | TCELL7:OUT_Q5 |
| Q0CH0_FDRX33 | output | TCELL7:OUT_Q4 |
| Q0CH0_FDRX34 | output | TCELL7:OUT_Q3 |
| Q0CH0_FDRX35 | output | TCELL7:OUT_Q2 |
| Q0CH0_FDRX36 | output | TCELL7:OUT_Q1 |
| Q0CH0_FDRX37 | output | TCELL7:OUT_Q0 |
| Q0CH0_FDRX38 | output | TCELL6:OUT_Q7 |
| Q0CH0_FDRX39 | output | TCELL6:OUT_Q6 |
| Q0CH0_FDRX4 | output | TCELL9:OUT_Q1 |
| Q0CH0_FDRX40 | output | TCELL7:OUT_F5 |
| Q0CH0_FDRX41 | output | TCELL7:OUT_F4 |
| Q0CH0_FDRX42 | output | TCELL7:OUT_F3 |
| Q0CH0_FDRX43 | output | TCELL7:OUT_F2 |
| Q0CH0_FDRX44 | output | TCELL7:OUT_F1 |
| Q0CH0_FDRX45 | output | TCELL7:OUT_F0 |
| Q0CH0_FDRX46 | output | TCELL6:OUT_F7 |
| Q0CH0_FDRX47 | output | TCELL6:OUT_F6 |
| Q0CH0_FDRX5 | output | TCELL9:OUT_Q0 |
| Q0CH0_FDRX6 | output | TCELL8:OUT_Q7 |
| Q0CH0_FDRX7 | output | TCELL8:OUT_Q6 |
| Q0CH0_FDRX8 | output | TCELL9:OUT_F5 |
| Q0CH0_FDRX9 | output | TCELL9:OUT_F4 |
| Q0CH0_FDTX0 | input | TCELL8:IMUX_A7 |
| Q0CH0_FDTX1 | input | TCELL8:IMUX_A6 |
| Q0CH0_FDTX10 | input | TCELL8:IMUX_C1 |
| Q0CH0_FDTX11 | input | TCELL8:IMUX_C0 |
| Q0CH0_FDTX12 | input | TCELL7:IMUX_C7 |
| Q0CH0_FDTX13 | input | TCELL7:IMUX_C6 |
| Q0CH0_FDTX14 | input | TCELL8:IMUX_B3 |
| Q0CH0_FDTX15 | input | TCELL8:IMUX_B2 |
| Q0CH0_FDTX16 | input | TCELL8:IMUX_B1 |
| Q0CH0_FDTX17 | input | TCELL8:IMUX_B0 |
| Q0CH0_FDTX18 | input | TCELL7:IMUX_B7 |
| Q0CH0_FDTX19 | input | TCELL7:IMUX_B6 |
| Q0CH0_FDTX2 | input | TCELL8:IMUX_D3 |
| Q0CH0_FDTX20 | input | TCELL8:IMUX_A3 |
| Q0CH0_FDTX21 | input | TCELL8:IMUX_A2 |
| Q0CH0_FDTX22 | input | TCELL8:IMUX_A1 |
| Q0CH0_FDTX23 | input | TCELL8:IMUX_A0 |
| Q0CH0_FDTX24 | input | TCELL7:IMUX_A7 |
| Q0CH0_FDTX25 | input | TCELL7:IMUX_A6 |
| Q0CH0_FDTX26 | input | TCELL7:IMUX_D3 |
| Q0CH0_FDTX27 | input | TCELL7:IMUX_D2 |
| Q0CH0_FDTX28 | input | TCELL7:IMUX_D1 |
| Q0CH0_FDTX29 | input | TCELL7:IMUX_D0 |
| Q0CH0_FDTX3 | input | TCELL8:IMUX_D2 |
| Q0CH0_FDTX30 | input | TCELL6:IMUX_D7 |
| Q0CH0_FDTX31 | input | TCELL6:IMUX_D6 |
| Q0CH0_FDTX32 | input | TCELL7:IMUX_C3 |
| Q0CH0_FDTX33 | input | TCELL7:IMUX_C2 |
| Q0CH0_FDTX34 | input | TCELL7:IMUX_C1 |
| Q0CH0_FDTX35 | input | TCELL7:IMUX_C0 |
| Q0CH0_FDTX36 | input | TCELL6:IMUX_C7 |
| Q0CH0_FDTX37 | input | TCELL6:IMUX_C6 |
| Q0CH0_FDTX38 | input | TCELL7:IMUX_B3 |
| Q0CH0_FDTX39 | input | TCELL7:IMUX_B2 |
| Q0CH0_FDTX4 | input | TCELL8:IMUX_D1 |
| Q0CH0_FDTX40 | input | TCELL7:IMUX_B1 |
| Q0CH0_FDTX41 | input | TCELL7:IMUX_B0 |
| Q0CH0_FDTX42 | input | TCELL6:IMUX_B7 |
| Q0CH0_FDTX43 | input | TCELL6:IMUX_B6 |
| Q0CH0_FDTX44 | input | TCELL7:IMUX_A3 |
| Q0CH0_FDTX45 | input | TCELL7:IMUX_A2 |
| Q0CH0_FDTX46 | input | TCELL7:IMUX_A1 |
| Q0CH0_FDTX47 | input | TCELL7:IMUX_A0 |
| Q0CH0_FDTX48 | input | TCELL6:IMUX_A7 |
| Q0CH0_FDTX49 | input | TCELL6:IMUX_A6 |
| Q0CH0_FDTX5 | input | TCELL8:IMUX_D0 |
| Q0CH0_FDTX6 | input | TCELL7:IMUX_D7 |
| Q0CH0_FDTX7 | input | TCELL7:IMUX_D6 |
| Q0CH0_FDTX8 | input | TCELL8:IMUX_C3 |
| Q0CH0_FDTX9 | input | TCELL8:IMUX_C2 |
| Q0CH0_FIRCLK | input | TCELL10:IMUX_CLK0_DELAY |
| Q0CH0_FIREFRXCLK | input | TCELL8:IMUX_CLK0_DELAY |
| Q0CH0_FITCLK | input | TCELL12:IMUX_CLK0_DELAY |
| Q0CH0_FITMRSTARTCLK | input | TCELL1:IMUX_CLK1_DELAY |
| Q0CH0_FITMRSTOPCLK | input | TCELL3:IMUX_CLK1_DELAY |
| Q0CH0_FSCCOVERRUN | output | TCELL1:OUT_Q6 |
| Q0CH0_FSCCUNDERRUN | output | TCELL2:OUT_F2 |
| Q0CH0_FSDFEVLD | output | TCELL5:OUT_Q1 |
| Q0CH0_FSLSM | output | TCELL1:OUT_F6 |
| Q0CH0_FSPCIECON | output | TCELL0:OUT_Q6 |
| Q0CH0_FSPCIEDONE | output | TCELL1:OUT_F2 |
| Q0CH0_FSRCDONE | output | TCELL4:OUT_F1 |
| Q0CH0_FSRLOL | output | TCELL2:OUT_Q2 |
| Q0CH0_FSRLOS | output | TCELL1:OUT_Q2 |
| Q0CH0_FSSKPADDED | output | TCELL3:OUT_F4 |
| Q0CH0_FSSKPDELETED | output | TCELL3:OUT_Q0 |
| Q0CH1_FCALIGNEN | input | TCELL0:IMUX_B1 |
| Q0CH1_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A1 |
| Q0CH1_FCDFERDEN | input | TCELL7:IMUX_CE0 |
| Q0CH1_FCDFEUPD | input | TCELL8:IMUX_CE0 |
| Q0CH1_FCLDRTXEN | input | TCELL0:IMUX_A1 |
| Q0CH1_FCLSMEN | input | TCELL15:IMUX_D3 |
| Q0CH1_FCPCIEDETEN | input | TCELL15:IMUX_B3 |
| Q0CH1_FCPCSRXRST | input | TCELL12:IMUX_LSR1 |
| Q0CH1_FCPCSTXRST | input | TCELL10:IMUX_LSR1 |
| Q0CH1_FCPIPEPHYRESETN | input | TCELL7:IMUX_LSR1 |
| Q0CH1_FCPLLLOL | input | TCELL16:IMUX_A5 |
| Q0CH1_FCRATE0 | input | TCELL1:IMUX_B1 |
| Q0CH1_FCRATE1 | input | TCELL1:IMUX_B0 |
| Q0CH1_FCRATE2 | input | TCELL0:IMUX_B7 |
| Q0CH1_FCRRST | input | TCELL14:IMUX_LSR1 |
| Q0CH1_FCRXPOLARITY | input | TCELL15:IMUX_C1 |
| Q0CH1_FCRXPWRUP | input | TCELL0:IMUX_D2 |
| Q0CH1_FCTMRSTART | input | TCELL3:IMUX_A7 |
| Q0CH1_FCTMRSTOP | input | TCELL4:IMUX_A3 |
| Q0CH1_FCTRST | input | TCELL16:IMUX_LSR1 |
| Q0CH1_FCTXMARGIN0 | input | TCELL16:IMUX_C5 |
| Q0CH1_FCTXMARGIN1 | input | TCELL16:IMUX_C4 |
| Q0CH1_FCTXMARGIN2 | input | TCELL16:IMUX_C3 |
| Q0CH1_FCTXPWRUP | input | TCELL0:IMUX_C2 |
| Q0CH1_FCWORDALGNEN | input | TCELL15:IMUX_C5 |
| Q0CH1_FDLDRRX | output | TCELL3:OUT_F1 |
| Q0CH1_FDLDRTX | input | TCELL16:IMUX_B3 |
| Q0CH1_FDRX0 | output | TCELL12:OUT_Q7 |
| Q0CH1_FDRX1 | output | TCELL12:OUT_Q6 |
| Q0CH1_FDRX10 | output | TCELL12:OUT_F5 |
| Q0CH1_FDRX11 | output | TCELL12:OUT_F4 |
| Q0CH1_FDRX12 | output | TCELL12:OUT_F3 |
| Q0CH1_FDRX13 | output | TCELL12:OUT_F2 |
| Q0CH1_FDRX14 | output | TCELL12:OUT_F1 |
| Q0CH1_FDRX15 | output | TCELL12:OUT_F0 |
| Q0CH1_FDRX16 | output | TCELL11:OUT_Q5 |
| Q0CH1_FDRX17 | output | TCELL11:OUT_Q4 |
| Q0CH1_FDRX18 | output | TCELL11:OUT_Q3 |
| Q0CH1_FDRX19 | output | TCELL11:OUT_Q2 |
| Q0CH1_FDRX2 | output | TCELL12:OUT_Q5 |
| Q0CH1_FDRX20 | output | TCELL11:OUT_Q1 |
| Q0CH1_FDRX21 | output | TCELL11:OUT_Q0 |
| Q0CH1_FDRX22 | output | TCELL10:OUT_Q7 |
| Q0CH1_FDRX23 | output | TCELL10:OUT_Q6 |
| Q0CH1_FDRX24 | output | TCELL11:OUT_F5 |
| Q0CH1_FDRX25 | output | TCELL11:OUT_F4 |
| Q0CH1_FDRX26 | output | TCELL11:OUT_F3 |
| Q0CH1_FDRX27 | output | TCELL11:OUT_F2 |
| Q0CH1_FDRX28 | output | TCELL11:OUT_F1 |
| Q0CH1_FDRX29 | output | TCELL11:OUT_F0 |
| Q0CH1_FDRX3 | output | TCELL12:OUT_Q4 |
| Q0CH1_FDRX30 | output | TCELL10:OUT_F7 |
| Q0CH1_FDRX31 | output | TCELL10:OUT_F6 |
| Q0CH1_FDRX32 | output | TCELL10:OUT_Q5 |
| Q0CH1_FDRX33 | output | TCELL10:OUT_Q4 |
| Q0CH1_FDRX34 | output | TCELL10:OUT_Q3 |
| Q0CH1_FDRX35 | output | TCELL10:OUT_Q2 |
| Q0CH1_FDRX36 | output | TCELL10:OUT_Q1 |
| Q0CH1_FDRX37 | output | TCELL10:OUT_Q0 |
| Q0CH1_FDRX38 | output | TCELL9:OUT_Q7 |
| Q0CH1_FDRX39 | output | TCELL9:OUT_Q6 |
| Q0CH1_FDRX4 | output | TCELL12:OUT_Q3 |
| Q0CH1_FDRX40 | output | TCELL10:OUT_F5 |
| Q0CH1_FDRX41 | output | TCELL10:OUT_F4 |
| Q0CH1_FDRX42 | output | TCELL10:OUT_F3 |
| Q0CH1_FDRX43 | output | TCELL10:OUT_F2 |
| Q0CH1_FDRX44 | output | TCELL10:OUT_F1 |
| Q0CH1_FDRX45 | output | TCELL10:OUT_F0 |
| Q0CH1_FDRX46 | output | TCELL9:OUT_F7 |
| Q0CH1_FDRX47 | output | TCELL9:OUT_F6 |
| Q0CH1_FDRX5 | output | TCELL12:OUT_Q2 |
| Q0CH1_FDRX6 | output | TCELL12:OUT_Q1 |
| Q0CH1_FDRX7 | output | TCELL12:OUT_Q0 |
| Q0CH1_FDRX8 | output | TCELL12:OUT_F7 |
| Q0CH1_FDRX9 | output | TCELL12:OUT_F6 |
| Q0CH1_FDTX0 | input | TCELL11:IMUX_A1 |
| Q0CH1_FDTX1 | input | TCELL11:IMUX_A0 |
| Q0CH1_FDTX10 | input | TCELL10:IMUX_C3 |
| Q0CH1_FDTX11 | input | TCELL10:IMUX_C2 |
| Q0CH1_FDTX12 | input | TCELL10:IMUX_C1 |
| Q0CH1_FDTX13 | input | TCELL10:IMUX_C0 |
| Q0CH1_FDTX14 | input | TCELL9:IMUX_C7 |
| Q0CH1_FDTX15 | input | TCELL9:IMUX_C6 |
| Q0CH1_FDTX16 | input | TCELL10:IMUX_B3 |
| Q0CH1_FDTX17 | input | TCELL10:IMUX_B2 |
| Q0CH1_FDTX18 | input | TCELL10:IMUX_B1 |
| Q0CH1_FDTX19 | input | TCELL10:IMUX_B0 |
| Q0CH1_FDTX2 | input | TCELL10:IMUX_A7 |
| Q0CH1_FDTX20 | input | TCELL9:IMUX_B7 |
| Q0CH1_FDTX21 | input | TCELL9:IMUX_B6 |
| Q0CH1_FDTX22 | input | TCELL10:IMUX_A3 |
| Q0CH1_FDTX23 | input | TCELL10:IMUX_A2 |
| Q0CH1_FDTX24 | input | TCELL10:IMUX_A1 |
| Q0CH1_FDTX25 | input | TCELL10:IMUX_A0 |
| Q0CH1_FDTX26 | input | TCELL9:IMUX_A7 |
| Q0CH1_FDTX27 | input | TCELL9:IMUX_A6 |
| Q0CH1_FDTX28 | input | TCELL9:IMUX_D3 |
| Q0CH1_FDTX29 | input | TCELL9:IMUX_D2 |
| Q0CH1_FDTX3 | input | TCELL10:IMUX_A6 |
| Q0CH1_FDTX30 | input | TCELL9:IMUX_D1 |
| Q0CH1_FDTX31 | input | TCELL9:IMUX_D0 |
| Q0CH1_FDTX32 | input | TCELL8:IMUX_D7 |
| Q0CH1_FDTX33 | input | TCELL8:IMUX_D6 |
| Q0CH1_FDTX34 | input | TCELL9:IMUX_C3 |
| Q0CH1_FDTX35 | input | TCELL9:IMUX_C2 |
| Q0CH1_FDTX36 | input | TCELL9:IMUX_C1 |
| Q0CH1_FDTX37 | input | TCELL9:IMUX_C0 |
| Q0CH1_FDTX38 | input | TCELL8:IMUX_C7 |
| Q0CH1_FDTX39 | input | TCELL8:IMUX_C6 |
| Q0CH1_FDTX4 | input | TCELL10:IMUX_D3 |
| Q0CH1_FDTX40 | input | TCELL9:IMUX_B3 |
| Q0CH1_FDTX41 | input | TCELL9:IMUX_B2 |
| Q0CH1_FDTX42 | input | TCELL9:IMUX_B1 |
| Q0CH1_FDTX43 | input | TCELL9:IMUX_B0 |
| Q0CH1_FDTX44 | input | TCELL8:IMUX_B7 |
| Q0CH1_FDTX45 | input | TCELL8:IMUX_B6 |
| Q0CH1_FDTX46 | input | TCELL9:IMUX_A3 |
| Q0CH1_FDTX47 | input | TCELL9:IMUX_A2 |
| Q0CH1_FDTX48 | input | TCELL9:IMUX_A1 |
| Q0CH1_FDTX49 | input | TCELL9:IMUX_A0 |
| Q0CH1_FDTX5 | input | TCELL10:IMUX_D2 |
| Q0CH1_FDTX6 | input | TCELL10:IMUX_D1 |
| Q0CH1_FDTX7 | input | TCELL10:IMUX_D0 |
| Q0CH1_FDTX8 | input | TCELL9:IMUX_D7 |
| Q0CH1_FDTX9 | input | TCELL9:IMUX_D6 |
| Q0CH1_FIRCLK | input | TCELL10:IMUX_CLK1_DELAY |
| Q0CH1_FIREFRXCLK | input | TCELL8:IMUX_CLK1_DELAY |
| Q0CH1_FITCLK | input | TCELL12:IMUX_CLK1_DELAY |
| Q0CH1_FITMRSTARTCLK | input | TCELL2:IMUX_CLK0_DELAY |
| Q0CH1_FITMRSTOPCLK | input | TCELL4:IMUX_CLK0_DELAY |
| Q0CH1_FSCCOVERRUN | output | TCELL1:OUT_Q7 |
| Q0CH1_FSCCUNDERRUN | output | TCELL2:OUT_F3 |
| Q0CH1_FSDFEVLD | output | TCELL5:OUT_Q2 |
| Q0CH1_FSLSM | output | TCELL1:OUT_F7 |
| Q0CH1_FSPCIECON | output | TCELL0:OUT_Q7 |
| Q0CH1_FSPCIEDONE | output | TCELL1:OUT_F3 |
| Q0CH1_FSRCDONE | output | TCELL4:OUT_F2 |
| Q0CH1_FSRLOL | output | TCELL2:OUT_Q3 |
| Q0CH1_FSRLOS | output | TCELL1:OUT_Q3 |
| Q0CH1_FSSKPADDED | output | TCELL3:OUT_F5 |
| Q0CH1_FSSKPDELETED | output | TCELL3:OUT_Q1 |
| Q0CH2_FCALIGNEN | input | TCELL0:IMUX_B2 |
| Q0CH2_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A2 |
| Q0CH2_FCDFERDEN | input | TCELL7:IMUX_CE1 |
| Q0CH2_FCDFEUPD | input | TCELL8:IMUX_CE1 |
| Q0CH2_FCLDRTXEN | input | TCELL0:IMUX_A2 |
| Q0CH2_FCLSMEN | input | TCELL15:IMUX_D4 |
| Q0CH2_FCPCIEDETEN | input | TCELL15:IMUX_B4 |
| Q0CH2_FCPCSRXRST | input | TCELL13:IMUX_LSR0 |
| Q0CH2_FCPCSTXRST | input | TCELL11:IMUX_LSR0 |
| Q0CH2_FCPIPEPHYRESETN | input | TCELL8:IMUX_LSR0 |
| Q0CH2_FCPLLLOL | input | TCELL16:IMUX_B0 |
| Q0CH2_FCRATE0 | input | TCELL0:IMUX_C6 |
| Q0CH2_FCRATE1 | input | TCELL1:IMUX_B3 |
| Q0CH2_FCRATE2 | input | TCELL1:IMUX_B2 |
| Q0CH2_FCRRST | input | TCELL15:IMUX_LSR0 |
| Q0CH2_FCRXPOLARITY | input | TCELL15:IMUX_C2 |
| Q0CH2_FCRXPWRUP | input | TCELL0:IMUX_D3 |
| Q0CH2_FCTMRSTART | input | TCELL4:IMUX_A0 |
| Q0CH2_FCTMRSTOP | input | TCELL3:IMUX_B6 |
| Q0CH2_FCTRST | input | TCELL1:IMUX_LSR0 |
| Q0CH2_FCTXMARGIN0 | input | TCELL16:IMUX_D2 |
| Q0CH2_FCTXMARGIN1 | input | TCELL16:IMUX_D1 |
| Q0CH2_FCTXMARGIN2 | input | TCELL16:IMUX_D0 |
| Q0CH2_FCTXPWRUP | input | TCELL0:IMUX_C3 |
| Q0CH2_FCWORDALGNEN | input | TCELL15:IMUX_D0 |
| Q0CH2_FDLDRRX | output | TCELL3:OUT_F2 |
| Q0CH2_FDLDRTX | input | TCELL16:IMUX_B4 |
| Q0CH2_FDRX0 | output | TCELL15:OUT_Q7 |
| Q0CH2_FDRX1 | output | TCELL15:OUT_Q6 |
| Q0CH2_FDRX10 | output | TCELL15:OUT_F5 |
| Q0CH2_FDRX11 | output | TCELL15:OUT_F4 |
| Q0CH2_FDRX12 | output | TCELL15:OUT_F3 |
| Q0CH2_FDRX13 | output | TCELL15:OUT_F2 |
| Q0CH2_FDRX14 | output | TCELL15:OUT_F1 |
| Q0CH2_FDRX15 | output | TCELL15:OUT_F0 |
| Q0CH2_FDRX16 | output | TCELL14:OUT_Q7 |
| Q0CH2_FDRX17 | output | TCELL14:OUT_Q6 |
| Q0CH2_FDRX18 | output | TCELL14:OUT_Q5 |
| Q0CH2_FDRX19 | output | TCELL14:OUT_Q4 |
| Q0CH2_FDRX2 | output | TCELL15:OUT_Q5 |
| Q0CH2_FDRX20 | output | TCELL14:OUT_Q3 |
| Q0CH2_FDRX21 | output | TCELL14:OUT_Q2 |
| Q0CH2_FDRX22 | output | TCELL14:OUT_Q1 |
| Q0CH2_FDRX23 | output | TCELL14:OUT_Q0 |
| Q0CH2_FDRX24 | output | TCELL14:OUT_F7 |
| Q0CH2_FDRX25 | output | TCELL14:OUT_F6 |
| Q0CH2_FDRX26 | output | TCELL14:OUT_F5 |
| Q0CH2_FDRX27 | output | TCELL14:OUT_F4 |
| Q0CH2_FDRX28 | output | TCELL14:OUT_F3 |
| Q0CH2_FDRX29 | output | TCELL14:OUT_F2 |
| Q0CH2_FDRX3 | output | TCELL15:OUT_Q4 |
| Q0CH2_FDRX30 | output | TCELL14:OUT_F1 |
| Q0CH2_FDRX31 | output | TCELL14:OUT_F0 |
| Q0CH2_FDRX32 | output | TCELL13:OUT_Q7 |
| Q0CH2_FDRX33 | output | TCELL13:OUT_Q6 |
| Q0CH2_FDRX34 | output | TCELL13:OUT_Q5 |
| Q0CH2_FDRX35 | output | TCELL13:OUT_Q4 |
| Q0CH2_FDRX36 | output | TCELL13:OUT_Q3 |
| Q0CH2_FDRX37 | output | TCELL13:OUT_Q2 |
| Q0CH2_FDRX38 | output | TCELL13:OUT_Q1 |
| Q0CH2_FDRX39 | output | TCELL13:OUT_Q0 |
| Q0CH2_FDRX4 | output | TCELL15:OUT_Q3 |
| Q0CH2_FDRX40 | output | TCELL13:OUT_F7 |
| Q0CH2_FDRX41 | output | TCELL13:OUT_F6 |
| Q0CH2_FDRX42 | output | TCELL13:OUT_F5 |
| Q0CH2_FDRX43 | output | TCELL13:OUT_F4 |
| Q0CH2_FDRX44 | output | TCELL13:OUT_F3 |
| Q0CH2_FDRX45 | output | TCELL13:OUT_F2 |
| Q0CH2_FDRX46 | output | TCELL13:OUT_F1 |
| Q0CH2_FDRX47 | output | TCELL13:OUT_F0 |
| Q0CH2_FDRX5 | output | TCELL15:OUT_Q2 |
| Q0CH2_FDRX6 | output | TCELL15:OUT_Q1 |
| Q0CH2_FDRX7 | output | TCELL15:OUT_Q0 |
| Q0CH2_FDRX8 | output | TCELL15:OUT_F7 |
| Q0CH2_FDRX9 | output | TCELL15:OUT_F6 |
| Q0CH2_FDTX0 | input | TCELL13:IMUX_A5 |
| Q0CH2_FDTX1 | input | TCELL13:IMUX_A4 |
| Q0CH2_FDTX10 | input | TCELL12:IMUX_D1 |
| Q0CH2_FDTX11 | input | TCELL12:IMUX_D0 |
| Q0CH2_FDTX12 | input | TCELL12:IMUX_C5 |
| Q0CH2_FDTX13 | input | TCELL12:IMUX_C4 |
| Q0CH2_FDTX14 | input | TCELL12:IMUX_C3 |
| Q0CH2_FDTX15 | input | TCELL12:IMUX_C2 |
| Q0CH2_FDTX16 | input | TCELL12:IMUX_C1 |
| Q0CH2_FDTX17 | input | TCELL12:IMUX_C0 |
| Q0CH2_FDTX18 | input | TCELL12:IMUX_B5 |
| Q0CH2_FDTX19 | input | TCELL12:IMUX_B4 |
| Q0CH2_FDTX2 | input | TCELL13:IMUX_A3 |
| Q0CH2_FDTX20 | input | TCELL12:IMUX_B3 |
| Q0CH2_FDTX21 | input | TCELL12:IMUX_B2 |
| Q0CH2_FDTX22 | input | TCELL12:IMUX_B1 |
| Q0CH2_FDTX23 | input | TCELL12:IMUX_B0 |
| Q0CH2_FDTX24 | input | TCELL12:IMUX_A5 |
| Q0CH2_FDTX25 | input | TCELL12:IMUX_A4 |
| Q0CH2_FDTX26 | input | TCELL12:IMUX_A3 |
| Q0CH2_FDTX27 | input | TCELL12:IMUX_A2 |
| Q0CH2_FDTX28 | input | TCELL12:IMUX_A1 |
| Q0CH2_FDTX29 | input | TCELL12:IMUX_A0 |
| Q0CH2_FDTX3 | input | TCELL13:IMUX_A2 |
| Q0CH2_FDTX30 | input | TCELL11:IMUX_D3 |
| Q0CH2_FDTX31 | input | TCELL11:IMUX_D2 |
| Q0CH2_FDTX32 | input | TCELL11:IMUX_D1 |
| Q0CH2_FDTX33 | input | TCELL11:IMUX_D0 |
| Q0CH2_FDTX34 | input | TCELL10:IMUX_D7 |
| Q0CH2_FDTX35 | input | TCELL10:IMUX_D6 |
| Q0CH2_FDTX36 | input | TCELL11:IMUX_C3 |
| Q0CH2_FDTX37 | input | TCELL11:IMUX_C2 |
| Q0CH2_FDTX38 | input | TCELL11:IMUX_C1 |
| Q0CH2_FDTX39 | input | TCELL11:IMUX_C0 |
| Q0CH2_FDTX4 | input | TCELL13:IMUX_A1 |
| Q0CH2_FDTX40 | input | TCELL10:IMUX_C7 |
| Q0CH2_FDTX41 | input | TCELL10:IMUX_C6 |
| Q0CH2_FDTX42 | input | TCELL11:IMUX_B3 |
| Q0CH2_FDTX43 | input | TCELL11:IMUX_B2 |
| Q0CH2_FDTX44 | input | TCELL11:IMUX_B1 |
| Q0CH2_FDTX45 | input | TCELL11:IMUX_B0 |
| Q0CH2_FDTX46 | input | TCELL10:IMUX_B7 |
| Q0CH2_FDTX47 | input | TCELL10:IMUX_B6 |
| Q0CH2_FDTX48 | input | TCELL11:IMUX_A3 |
| Q0CH2_FDTX49 | input | TCELL11:IMUX_A2 |
| Q0CH2_FDTX5 | input | TCELL13:IMUX_A0 |
| Q0CH2_FDTX6 | input | TCELL12:IMUX_D5 |
| Q0CH2_FDTX7 | input | TCELL12:IMUX_D4 |
| Q0CH2_FDTX8 | input | TCELL12:IMUX_D3 |
| Q0CH2_FDTX9 | input | TCELL12:IMUX_D2 |
| Q0CH2_FIRCLK | input | TCELL11:IMUX_CLK0_DELAY |
| Q0CH2_FIREFRXCLK | input | TCELL9:IMUX_CLK0_DELAY |
| Q0CH2_FITCLK | input | TCELL13:IMUX_CLK0_DELAY |
| Q0CH2_FITMRSTARTCLK | input | TCELL2:IMUX_CLK1_DELAY |
| Q0CH2_FITMRSTOPCLK | input | TCELL4:IMUX_CLK1_DELAY |
| Q0CH2_FSCCOVERRUN | output | TCELL2:OUT_Q0 |
| Q0CH2_FSCCUNDERRUN | output | TCELL2:OUT_F4 |
| Q0CH2_FSDFEVLD | output | TCELL5:OUT_Q3 |
| Q0CH2_FSLSM | output | TCELL2:OUT_F0 |
| Q0CH2_FSPCIECON | output | TCELL1:OUT_Q0 |
| Q0CH2_FSPCIEDONE | output | TCELL1:OUT_F4 |
| Q0CH2_FSRCDONE | output | TCELL4:OUT_F3 |
| Q0CH2_FSRLOL | output | TCELL2:OUT_Q4 |
| Q0CH2_FSRLOS | output | TCELL1:OUT_Q4 |
| Q0CH2_FSSKPADDED | output | TCELL2:OUT_Q6 |
| Q0CH2_FSSKPDELETED | output | TCELL3:OUT_Q2 |
| Q0CH3_FCALIGNEN | input | TCELL0:IMUX_B3 |
| Q0CH3_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A3 |
| Q0CH3_FCDFERDEN | input | TCELL7:IMUX_CE2 |
| Q0CH3_FCDFEUPD | input | TCELL8:IMUX_CE2 |
| Q0CH3_FCLDRTXEN | input | TCELL0:IMUX_A3 |
| Q0CH3_FCLSMEN | input | TCELL15:IMUX_D5 |
| Q0CH3_FCPCIEDETEN | input | TCELL15:IMUX_B5 |
| Q0CH3_FCPCSRXRST | input | TCELL13:IMUX_LSR1 |
| Q0CH3_FCPCSTXRST | input | TCELL11:IMUX_LSR1 |
| Q0CH3_FCPIPEPHYRESETN | input | TCELL8:IMUX_LSR1 |
| Q0CH3_FCPLLLOL | input | TCELL16:IMUX_B1 |
| Q0CH3_FCRATE0 | input | TCELL1:IMUX_C1 |
| Q0CH3_FCRATE1 | input | TCELL1:IMUX_C0 |
| Q0CH3_FCRATE2 | input | TCELL0:IMUX_C7 |
| Q0CH3_FCRRST | input | TCELL15:IMUX_LSR1 |
| Q0CH3_FCRXPOLARITY | input | TCELL15:IMUX_C3 |
| Q0CH3_FCRXPWRUP | input | TCELL0:IMUX_A6 |
| Q0CH3_FCTMRSTART | input | TCELL4:IMUX_A1 |
| Q0CH3_FCTMRSTOP | input | TCELL3:IMUX_B7 |
| Q0CH3_FCTRST | input | TCELL1:IMUX_LSR1 |
| Q0CH3_FCTXMARGIN0 | input | TCELL16:IMUX_D5 |
| Q0CH3_FCTXMARGIN1 | input | TCELL16:IMUX_D4 |
| Q0CH3_FCTXMARGIN2 | input | TCELL16:IMUX_D3 |
| Q0CH3_FCTXPWRUP | input | TCELL0:IMUX_D0 |
| Q0CH3_FCWORDALGNEN | input | TCELL15:IMUX_D1 |
| Q0CH3_FDLDRRX | output | TCELL3:OUT_F3 |
| Q0CH3_FDLDRTX | input | TCELL16:IMUX_B5 |
| Q0CH3_FDRX0 | output | TCELL1:OUT_F1 |
| Q0CH3_FDRX1 | output | TCELL1:OUT_F0 |
| Q0CH3_FDRX10 | output | TCELL0:OUT_F5 |
| Q0CH3_FDRX11 | output | TCELL0:OUT_F4 |
| Q0CH3_FDRX12 | output | TCELL0:OUT_F3 |
| Q0CH3_FDRX13 | output | TCELL0:OUT_F2 |
| Q0CH3_FDRX14 | output | TCELL0:OUT_F1 |
| Q0CH3_FDRX15 | output | TCELL0:OUT_F0 |
| Q0CH3_FDRX16 | output | TCELL17:OUT_Q7 |
| Q0CH3_FDRX17 | output | TCELL17:OUT_Q6 |
| Q0CH3_FDRX18 | output | TCELL17:OUT_Q5 |
| Q0CH3_FDRX19 | output | TCELL17:OUT_Q4 |
| Q0CH3_FDRX2 | output | TCELL0:OUT_F7 |
| Q0CH3_FDRX20 | output | TCELL17:OUT_Q3 |
| Q0CH3_FDRX21 | output | TCELL17:OUT_Q2 |
| Q0CH3_FDRX22 | output | TCELL17:OUT_Q1 |
| Q0CH3_FDRX23 | output | TCELL17:OUT_Q0 |
| Q0CH3_FDRX24 | output | TCELL17:OUT_F7 |
| Q0CH3_FDRX25 | output | TCELL17:OUT_F6 |
| Q0CH3_FDRX26 | output | TCELL17:OUT_F5 |
| Q0CH3_FDRX27 | output | TCELL17:OUT_F4 |
| Q0CH3_FDRX28 | output | TCELL17:OUT_F3 |
| Q0CH3_FDRX29 | output | TCELL17:OUT_F2 |
| Q0CH3_FDRX3 | output | TCELL0:OUT_F6 |
| Q0CH3_FDRX30 | output | TCELL17:OUT_F1 |
| Q0CH3_FDRX31 | output | TCELL17:OUT_F0 |
| Q0CH3_FDRX32 | output | TCELL16:OUT_Q7 |
| Q0CH3_FDRX33 | output | TCELL16:OUT_Q6 |
| Q0CH3_FDRX34 | output | TCELL16:OUT_Q5 |
| Q0CH3_FDRX35 | output | TCELL16:OUT_Q4 |
| Q0CH3_FDRX36 | output | TCELL16:OUT_Q3 |
| Q0CH3_FDRX37 | output | TCELL16:OUT_Q2 |
| Q0CH3_FDRX38 | output | TCELL16:OUT_Q1 |
| Q0CH3_FDRX39 | output | TCELL16:OUT_Q0 |
| Q0CH3_FDRX4 | output | TCELL0:OUT_Q5 |
| Q0CH3_FDRX40 | output | TCELL16:OUT_F7 |
| Q0CH3_FDRX41 | output | TCELL16:OUT_F6 |
| Q0CH3_FDRX42 | output | TCELL16:OUT_F5 |
| Q0CH3_FDRX43 | output | TCELL16:OUT_F4 |
| Q0CH3_FDRX44 | output | TCELL16:OUT_F3 |
| Q0CH3_FDRX45 | output | TCELL16:OUT_F2 |
| Q0CH3_FDRX46 | output | TCELL16:OUT_F1 |
| Q0CH3_FDRX47 | output | TCELL16:OUT_F0 |
| Q0CH3_FDRX5 | output | TCELL0:OUT_Q4 |
| Q0CH3_FDRX6 | output | TCELL0:OUT_Q3 |
| Q0CH3_FDRX7 | output | TCELL0:OUT_Q2 |
| Q0CH3_FDRX8 | output | TCELL0:OUT_Q1 |
| Q0CH3_FDRX9 | output | TCELL0:OUT_Q0 |
| Q0CH3_FDTX0 | input | TCELL15:IMUX_B1 |
| Q0CH3_FDTX1 | input | TCELL15:IMUX_B0 |
| Q0CH3_FDTX10 | input | TCELL14:IMUX_D3 |
| Q0CH3_FDTX11 | input | TCELL14:IMUX_D2 |
| Q0CH3_FDTX12 | input | TCELL14:IMUX_D1 |
| Q0CH3_FDTX13 | input | TCELL14:IMUX_D0 |
| Q0CH3_FDTX14 | input | TCELL14:IMUX_C5 |
| Q0CH3_FDTX15 | input | TCELL14:IMUX_C4 |
| Q0CH3_FDTX16 | input | TCELL14:IMUX_C3 |
| Q0CH3_FDTX17 | input | TCELL14:IMUX_C2 |
| Q0CH3_FDTX18 | input | TCELL14:IMUX_C1 |
| Q0CH3_FDTX19 | input | TCELL14:IMUX_C0 |
| Q0CH3_FDTX2 | input | TCELL15:IMUX_A5 |
| Q0CH3_FDTX20 | input | TCELL14:IMUX_B5 |
| Q0CH3_FDTX21 | input | TCELL14:IMUX_B4 |
| Q0CH3_FDTX22 | input | TCELL14:IMUX_B3 |
| Q0CH3_FDTX23 | input | TCELL14:IMUX_B2 |
| Q0CH3_FDTX24 | input | TCELL14:IMUX_B1 |
| Q0CH3_FDTX25 | input | TCELL14:IMUX_B0 |
| Q0CH3_FDTX26 | input | TCELL14:IMUX_A5 |
| Q0CH3_FDTX27 | input | TCELL14:IMUX_A4 |
| Q0CH3_FDTX28 | input | TCELL14:IMUX_A3 |
| Q0CH3_FDTX29 | input | TCELL14:IMUX_A2 |
| Q0CH3_FDTX3 | input | TCELL15:IMUX_A4 |
| Q0CH3_FDTX30 | input | TCELL14:IMUX_A1 |
| Q0CH3_FDTX31 | input | TCELL14:IMUX_A0 |
| Q0CH3_FDTX32 | input | TCELL13:IMUX_D5 |
| Q0CH3_FDTX33 | input | TCELL13:IMUX_D4 |
| Q0CH3_FDTX34 | input | TCELL13:IMUX_D3 |
| Q0CH3_FDTX35 | input | TCELL13:IMUX_D2 |
| Q0CH3_FDTX36 | input | TCELL13:IMUX_D1 |
| Q0CH3_FDTX37 | input | TCELL13:IMUX_D0 |
| Q0CH3_FDTX38 | input | TCELL13:IMUX_C5 |
| Q0CH3_FDTX39 | input | TCELL13:IMUX_C4 |
| Q0CH3_FDTX4 | input | TCELL15:IMUX_A3 |
| Q0CH3_FDTX40 | input | TCELL13:IMUX_C3 |
| Q0CH3_FDTX41 | input | TCELL13:IMUX_C2 |
| Q0CH3_FDTX42 | input | TCELL13:IMUX_C1 |
| Q0CH3_FDTX43 | input | TCELL13:IMUX_C0 |
| Q0CH3_FDTX44 | input | TCELL13:IMUX_B5 |
| Q0CH3_FDTX45 | input | TCELL13:IMUX_B4 |
| Q0CH3_FDTX46 | input | TCELL13:IMUX_B3 |
| Q0CH3_FDTX47 | input | TCELL13:IMUX_B2 |
| Q0CH3_FDTX48 | input | TCELL13:IMUX_B1 |
| Q0CH3_FDTX49 | input | TCELL13:IMUX_B0 |
| Q0CH3_FDTX5 | input | TCELL15:IMUX_A2 |
| Q0CH3_FDTX6 | input | TCELL15:IMUX_A1 |
| Q0CH3_FDTX7 | input | TCELL15:IMUX_A0 |
| Q0CH3_FDTX8 | input | TCELL14:IMUX_D5 |
| Q0CH3_FDTX9 | input | TCELL14:IMUX_D4 |
| Q0CH3_FIRCLK | input | TCELL11:IMUX_CLK1_DELAY |
| Q0CH3_FIREFRXCLK | input | TCELL9:IMUX_CLK1_DELAY |
| Q0CH3_FITCLK | input | TCELL13:IMUX_CLK1_DELAY |
| Q0CH3_FITMRSTARTCLK | input | TCELL3:IMUX_CLK0_DELAY |
| Q0CH3_FITMRSTOPCLK | input | TCELL5:IMUX_CLK0_DELAY |
| Q0CH3_FSCCOVERRUN | output | TCELL2:OUT_Q1 |
| Q0CH3_FSCCUNDERRUN | output | TCELL2:OUT_F5 |
| Q0CH3_FSDFEVLD | output | TCELL5:OUT_Q4 |
| Q0CH3_FSLSM | output | TCELL2:OUT_F1 |
| Q0CH3_FSPCIECON | output | TCELL1:OUT_Q1 |
| Q0CH3_FSPCIEDONE | output | TCELL1:OUT_F5 |
| Q0CH3_FSRCDONE | output | TCELL4:OUT_F4 |
| Q0CH3_FSRLOL | output | TCELL2:OUT_Q5 |
| Q0CH3_FSRLOS | output | TCELL1:OUT_Q5 |
| Q0CH3_FSSKPADDED | output | TCELL2:OUT_Q7 |
| Q0CH3_FSSKPDELETED | output | TCELL3:OUT_Q3 |
| Q0D0_FCDERST | input | TCELL9:IMUX_LSR0 |
| Q0D0_FSDE | output | TCELL3:OUT_Q4 |
| Q0D0_FSDM | output | TCELL3:OUT_F6 |
| Q0D1_FCDERST | input | TCELL9:IMUX_LSR1 |
| Q0D1_FSDE | output | TCELL3:OUT_Q5 |
| Q0D1_FSDM | output | TCELL3:OUT_F7 |
| Q0P_CORERRIN | input | TCELL46:IMUX_A5 |
| Q0P_CORERROUT | output | TCELL41:OUT_F5 |
| Q0P_DBGDATOUT0 | output | TCELL43:OUT_F4 |
| Q0P_DBGDATOUT1 | output | TCELL43:OUT_F7 |
| Q0P_DBGDATOUT10 | output | TCELL43:OUT_Q4 |
| Q0P_DBGDATOUT11 | output | TCELL43:OUT_Q2 |
| Q0P_DBGDATOUT12 | output | TCELL42:OUT_Q6 |
| Q0P_DBGDATOUT13 | output | TCELL43:OUT_F6 |
| Q0P_DBGDATOUT14 | output | TCELL43:OUT_F1 |
| Q0P_DBGDATOUT15 | output | TCELL43:OUT_Q5 |
| Q0P_DBGDATOUT2 | output | TCELL43:OUT_F5 |
| Q0P_DBGDATOUT3 | output | TCELL43:OUT_Q1 |
| Q0P_DBGDATOUT4 | output | TCELL43:OUT_F2 |
| Q0P_DBGDATOUT5 | output | TCELL42:OUT_Q1 |
| Q0P_DBGDATOUT6 | output | TCELL42:OUT_Q7 |
| Q0P_DBGDATOUT7 | output | TCELL42:OUT_Q3 |
| Q0P_DBGDATOUT8 | output | TCELL42:OUT_Q4 |
| Q0P_DBGDATOUT9 | output | TCELL43:OUT_F3 |
| Q0P_FTLERROUT | output | TCELL40:OUT_Q4 |
| Q0P_FUNCPWRSTATE0 | output | TCELL41:OUT_F3 |
| Q0P_FUNCPWRSTATE1 | output | TCELL41:OUT_F1 |
| Q0P_FUNCPWRSTATE2 | output | TCELL41:OUT_Q0 |
| Q0P_FUNCSTS0 | output | TCELL41:OUT_Q3 |
| Q0P_FUNCSTS1 | output | TCELL41:OUT_F6 |
| Q0P_FUNCSTS2 | output | TCELL40:OUT_Q7 |
| Q0P_FUNCSTS3 | output | TCELL41:OUT_Q7 |
| Q0P_HALMSTACK | output | TCELL41:OUT_Q4 |
| Q0P_HALMSTCOMPDES0 | output | TCELL35:OUT_F1 |
| Q0P_HALMSTCOMPDES1 | output | TCELL35:OUT_F4 |
| Q0P_HALMSTCOMPDES10 | output | TCELL39:OUT_F2 |
| Q0P_HALMSTCOMPDES100 | output | TCELL35:OUT_F7 |
| Q0P_HALMSTCOMPDES101 | output | TCELL31:OUT_Q3 |
| Q0P_HALMSTCOMPDES102 | output | TCELL31:OUT_Q2 |
| Q0P_HALMSTCOMPDES103 | output | TCELL31:OUT_Q4 |
| Q0P_HALMSTCOMPDES104 | output | TCELL31:OUT_Q1 |
| Q0P_HALMSTCOMPDES105 | output | TCELL32:OUT_F1 |
| Q0P_HALMSTCOMPDES106 | output | TCELL32:OUT_F4 |
| Q0P_HALMSTCOMPDES107 | output | TCELL31:OUT_F2 |
| Q0P_HALMSTCOMPDES108 | output | TCELL31:OUT_F0 |
| Q0P_HALMSTCOMPDES109 | output | TCELL30:OUT_Q6 |
| Q0P_HALMSTCOMPDES11 | output | TCELL36:OUT_Q0 |
| Q0P_HALMSTCOMPDES110 | output | TCELL31:OUT_F1 |
| Q0P_HALMSTCOMPDES111 | output | TCELL31:OUT_F5 |
| Q0P_HALMSTCOMPDES112 | output | TCELL30:OUT_Q7 |
| Q0P_HALMSTCOMPDES113 | output | TCELL30:OUT_Q3 |
| Q0P_HALMSTCOMPDES114 | output | TCELL30:OUT_Q2 |
| Q0P_HALMSTCOMPDES115 | output | TCELL30:OUT_Q0 |
| Q0P_HALMSTCOMPDES116 | output | TCELL30:OUT_F7 |
| Q0P_HALMSTCOMPDES117 | output | TCELL30:OUT_Q1 |
| Q0P_HALMSTCOMPDES118 | output | TCELL30:OUT_Q4 |
| Q0P_HALMSTCOMPDES119 | output | TCELL31:OUT_F7 |
| Q0P_HALMSTCOMPDES12 | output | TCELL39:OUT_F6 |
| Q0P_HALMSTCOMPDES120 | output | TCELL34:OUT_F5 |
| Q0P_HALMSTCOMPDES121 | output | TCELL37:OUT_F1 |
| Q0P_HALMSTCOMPDES122 | output | TCELL36:OUT_Q5 |
| Q0P_HALMSTCOMPDES123 | output | TCELL36:OUT_F6 |
| Q0P_HALMSTCOMPDES124 | output | TCELL43:OUT_Q0 |
| Q0P_HALMSTCOMPDES125 | output | TCELL31:OUT_F4 |
| Q0P_HALMSTCOMPDES126 | output | TCELL31:OUT_F3 |
| Q0P_HALMSTCOMPDES127 | output | TCELL31:OUT_F6 |
| Q0P_HALMSTCOMPDES13 | output | TCELL37:OUT_Q7 |
| Q0P_HALMSTCOMPDES14 | output | TCELL36:OUT_Q7 |
| Q0P_HALMSTCOMPDES15 | output | TCELL37:OUT_Q6 |
| Q0P_HALMSTCOMPDES16 | output | TCELL39:OUT_Q0 |
| Q0P_HALMSTCOMPDES17 | output | TCELL38:OUT_F1 |
| Q0P_HALMSTCOMPDES18 | output | TCELL40:OUT_Q2 |
| Q0P_HALMSTCOMPDES19 | output | TCELL39:OUT_Q5 |
| Q0P_HALMSTCOMPDES2 | output | TCELL35:OUT_Q0 |
| Q0P_HALMSTCOMPDES20 | output | TCELL38:OUT_Q2 |
| Q0P_HALMSTCOMPDES21 | output | TCELL40:OUT_Q3 |
| Q0P_HALMSTCOMPDES22 | output | TCELL39:OUT_Q4 |
| Q0P_HALMSTCOMPDES23 | output | TCELL38:OUT_Q5 |
| Q0P_HALMSTCOMPDES24 | output | TCELL40:OUT_F7 |
| Q0P_HALMSTCOMPDES25 | output | TCELL40:OUT_F6 |
| Q0P_HALMSTCOMPDES26 | output | TCELL40:OUT_F3 |
| Q0P_HALMSTCOMPDES27 | output | TCELL40:OUT_F5 |
| Q0P_HALMSTCOMPDES28 | output | TCELL40:OUT_F2 |
| Q0P_HALMSTCOMPDES29 | output | TCELL39:OUT_F5 |
| Q0P_HALMSTCOMPDES3 | output | TCELL36:OUT_Q1 |
| Q0P_HALMSTCOMPDES30 | output | TCELL35:OUT_Q5 |
| Q0P_HALMSTCOMPDES31 | output | TCELL38:OUT_F0 |
| Q0P_HALMSTCOMPDES32 | output | TCELL36:OUT_F3 |
| Q0P_HALMSTCOMPDES33 | output | TCELL36:OUT_F7 |
| Q0P_HALMSTCOMPDES34 | output | TCELL36:OUT_Q3 |
| Q0P_HALMSTCOMPDES35 | output | TCELL37:OUT_Q3 |
| Q0P_HALMSTCOMPDES36 | output | TCELL37:OUT_Q1 |
| Q0P_HALMSTCOMPDES37 | output | TCELL36:OUT_F5 |
| Q0P_HALMSTCOMPDES38 | output | TCELL35:OUT_Q7 |
| Q0P_HALMSTCOMPDES39 | output | TCELL39:OUT_Q6 |
| Q0P_HALMSTCOMPDES4 | output | TCELL36:OUT_Q6 |
| Q0P_HALMSTCOMPDES40 | output | TCELL38:OUT_Q1 |
| Q0P_HALMSTCOMPDES41 | output | TCELL39:OUT_F7 |
| Q0P_HALMSTCOMPDES42 | output | TCELL39:OUT_Q3 |
| Q0P_HALMSTCOMPDES43 | output | TCELL39:OUT_F3 |
| Q0P_HALMSTCOMPDES44 | output | TCELL38:OUT_Q3 |
| Q0P_HALMSTCOMPDES45 | output | TCELL38:OUT_F7 |
| Q0P_HALMSTCOMPDES46 | output | TCELL38:OUT_F6 |
| Q0P_HALMSTCOMPDES47 | output | TCELL37:OUT_Q2 |
| Q0P_HALMSTCOMPDES48 | output | TCELL36:OUT_Q4 |
| Q0P_HALMSTCOMPDES49 | output | TCELL38:OUT_F4 |
| Q0P_HALMSTCOMPDES5 | output | TCELL36:OUT_Q2 |
| Q0P_HALMSTCOMPDES50 | output | TCELL37:OUT_F6 |
| Q0P_HALMSTCOMPDES51 | output | TCELL37:OUT_F7 |
| Q0P_HALMSTCOMPDES52 | output | TCELL39:OUT_F0 |
| Q0P_HALMSTCOMPDES53 | output | TCELL38:OUT_F3 |
| Q0P_HALMSTCOMPDES54 | output | TCELL38:OUT_Q6 |
| Q0P_HALMSTCOMPDES55 | output | TCELL36:OUT_F4 |
| Q0P_HALMSTCOMPDES56 | output | TCELL38:OUT_Q7 |
| Q0P_HALMSTCOMPDES57 | output | TCELL39:OUT_Q2 |
| Q0P_HALMSTCOMPDES58 | output | TCELL38:OUT_Q0 |
| Q0P_HALMSTCOMPDES59 | output | TCELL37:OUT_Q0 |
| Q0P_HALMSTCOMPDES6 | output | TCELL37:OUT_F0 |
| Q0P_HALMSTCOMPDES60 | output | TCELL37:OUT_F3 |
| Q0P_HALMSTCOMPDES61 | output | TCELL38:OUT_F5 |
| Q0P_HALMSTCOMPDES62 | output | TCELL39:OUT_Q1 |
| Q0P_HALMSTCOMPDES63 | output | TCELL37:OUT_F2 |
| Q0P_HALMSTCOMPDES64 | output | TCELL32:OUT_Q7 |
| Q0P_HALMSTCOMPDES65 | output | TCELL33:OUT_F3 |
| Q0P_HALMSTCOMPDES66 | output | TCELL32:OUT_Q4 |
| Q0P_HALMSTCOMPDES67 | output | TCELL31:OUT_Q6 |
| Q0P_HALMSTCOMPDES68 | output | TCELL32:OUT_Q1 |
| Q0P_HALMSTCOMPDES69 | output | TCELL33:OUT_F2 |
| Q0P_HALMSTCOMPDES7 | output | TCELL39:OUT_F4 |
| Q0P_HALMSTCOMPDES70 | output | TCELL32:OUT_F2 |
| Q0P_HALMSTCOMPDES71 | output | TCELL32:OUT_F7 |
| Q0P_HALMSTCOMPDES72 | output | TCELL31:OUT_Q7 |
| Q0P_HALMSTCOMPDES73 | output | TCELL32:OUT_F6 |
| Q0P_HALMSTCOMPDES74 | output | TCELL32:OUT_F3 |
| Q0P_HALMSTCOMPDES75 | output | TCELL32:OUT_F0 |
| Q0P_HALMSTCOMPDES76 | output | TCELL31:OUT_Q5 |
| Q0P_HALMSTCOMPDES77 | output | TCELL33:OUT_Q0 |
| Q0P_HALMSTCOMPDES78 | output | TCELL33:OUT_Q2 |
| Q0P_HALMSTCOMPDES79 | output | TCELL31:OUT_Q0 |
| Q0P_HALMSTCOMPDES8 | output | TCELL38:OUT_Q4 |
| Q0P_HALMSTCOMPDES80 | output | TCELL35:OUT_F6 |
| Q0P_HALMSTCOMPDES81 | output | TCELL35:OUT_Q3 |
| Q0P_HALMSTCOMPDES82 | output | TCELL36:OUT_F2 |
| Q0P_HALMSTCOMPDES83 | output | TCELL35:OUT_F2 |
| Q0P_HALMSTCOMPDES84 | output | TCELL34:OUT_F6 |
| Q0P_HALMSTCOMPDES85 | output | TCELL34:OUT_F4 |
| Q0P_HALMSTCOMPDES86 | output | TCELL34:OUT_Q2 |
| Q0P_HALMSTCOMPDES87 | output | TCELL34:OUT_F7 |
| Q0P_HALMSTCOMPDES88 | output | TCELL33:OUT_F7 |
| Q0P_HALMSTCOMPDES89 | output | TCELL33:OUT_F6 |
| Q0P_HALMSTCOMPDES9 | output | TCELL39:OUT_F1 |
| Q0P_HALMSTCOMPDES90 | output | TCELL32:OUT_Q5 |
| Q0P_HALMSTCOMPDES91 | output | TCELL32:OUT_Q2 |
| Q0P_HALMSTCOMPDES92 | output | TCELL33:OUT_F1 |
| Q0P_HALMSTCOMPDES93 | output | TCELL32:OUT_Q3 |
| Q0P_HALMSTCOMPDES94 | output | TCELL33:OUT_F0 |
| Q0P_HALMSTCOMPDES95 | output | TCELL33:OUT_F4 |
| Q0P_HALMSTCOMPDES96 | output | TCELL35:OUT_Q6 |
| Q0P_HALMSTCOMPDES97 | output | TCELL36:OUT_F0 |
| Q0P_HALMSTCOMPDES98 | output | TCELL36:OUT_F1 |
| Q0P_HALMSTCOMPDES99 | output | TCELL35:OUT_Q4 |
| Q0P_HALMSTCOMPEOP | output | TCELL35:OUT_F3 |
| Q0P_HALMSTCOMPRDY | input | TCELL45:IMUX_A2 |
| Q0P_HALMSTCOMPSOP | output | TCELL34:OUT_Q7 |
| Q0P_HALMSTCOMPVLD | output | TCELL34:OUT_Q6 |
| Q0P_HALMSTRBVLD0 | output | TCELL35:OUT_F0 |
| Q0P_HALMSTRBVLD1 | output | TCELL34:OUT_Q3 |
| Q0P_HALMSTRBVLD2 | output | TCELL35:OUT_Q2 |
| Q0P_HALMSTRBVLD3 | output | TCELL34:OUT_F3 |
| Q0P_HALMSTRBVLD4 | output | TCELL34:OUT_F2 |
| Q0P_HALMSTRBVLD5 | output | TCELL35:OUT_F5 |
| Q0P_HALMSTRBVLD6 | output | TCELL34:OUT_Q5 |
| Q0P_HALMSTRBVLD7 | output | TCELL34:OUT_Q4 |
| Q0P_HALMSTREJ | output | TCELL41:OUT_Q1 |
| Q0P_HALMSTREQ | input | TCELL41:IMUX_A5 |
| Q0P_HALMSTREQATTR0 | input | TCELL45:IMUX_A0 |
| Q0P_HALMSTREQATTR1 | input | TCELL45:IMUX_A1 |
| Q0P_HALMSTREQATTR2 | input | TCELL46:IMUX_A3 |
| Q0P_HALMSTREQDES0 | input | TCELL44:IMUX_B0 |
| Q0P_HALMSTREQDES1 | input | TCELL43:IMUX_C1 |
| Q0P_HALMSTREQDES10 | input | TCELL43:IMUX_C2 |
| Q0P_HALMSTREQDES100 | input | TCELL39:IMUX_C5 |
| Q0P_HALMSTREQDES101 | input | TCELL39:IMUX_C4 |
| Q0P_HALMSTREQDES102 | input | TCELL39:IMUX_B5 |
| Q0P_HALMSTREQDES103 | input | TCELL39:IMUX_B4 |
| Q0P_HALMSTREQDES104 | input | TCELL39:IMUX_B3 |
| Q0P_HALMSTREQDES105 | input | TCELL39:IMUX_B2 |
| Q0P_HALMSTREQDES106 | input | TCELL39:IMUX_B1 |
| Q0P_HALMSTREQDES107 | input | TCELL39:IMUX_C1 |
| Q0P_HALMSTREQDES108 | input | TCELL39:IMUX_A5 |
| Q0P_HALMSTREQDES109 | input | TCELL39:IMUX_A4 |
| Q0P_HALMSTREQDES11 | input | TCELL43:IMUX_C3 |
| Q0P_HALMSTREQDES110 | input | TCELL39:IMUX_C3 |
| Q0P_HALMSTREQDES111 | input | TCELL39:IMUX_A3 |
| Q0P_HALMSTREQDES112 | input | TCELL39:IMUX_A2 |
| Q0P_HALMSTREQDES113 | input | TCELL39:IMUX_A1 |
| Q0P_HALMSTREQDES114 | input | TCELL39:IMUX_B0 |
| Q0P_HALMSTREQDES115 | input | TCELL39:IMUX_C2 |
| Q0P_HALMSTREQDES116 | input | TCELL39:IMUX_A0 |
| Q0P_HALMSTREQDES117 | input | TCELL38:IMUX_D5 |
| Q0P_HALMSTREQDES118 | input | TCELL38:IMUX_D4 |
| Q0P_HALMSTREQDES119 | input | TCELL38:IMUX_D3 |
| Q0P_HALMSTREQDES12 | input | TCELL43:IMUX_B4 |
| Q0P_HALMSTREQDES120 | input | TCELL38:IMUX_D2 |
| Q0P_HALMSTREQDES121 | input | TCELL38:IMUX_D0 |
| Q0P_HALMSTREQDES122 | input | TCELL38:IMUX_C5 |
| Q0P_HALMSTREQDES123 | input | TCELL38:IMUX_C3 |
| Q0P_HALMSTREQDES124 | input | TCELL38:IMUX_C2 |
| Q0P_HALMSTREQDES125 | input | TCELL38:IMUX_C4 |
| Q0P_HALMSTREQDES126 | input | TCELL39:IMUX_C0 |
| Q0P_HALMSTREQDES127 | input | TCELL41:IMUX_A4 |
| Q0P_HALMSTREQDES13 | input | TCELL44:IMUX_B3 |
| Q0P_HALMSTREQDES14 | input | TCELL44:IMUX_B2 |
| Q0P_HALMSTREQDES15 | input | TCELL44:IMUX_A0 |
| Q0P_HALMSTREQDES16 | input | TCELL43:IMUX_C4 |
| Q0P_HALMSTREQDES17 | input | TCELL43:IMUX_B1 |
| Q0P_HALMSTREQDES18 | input | TCELL43:IMUX_D2 |
| Q0P_HALMSTREQDES19 | input | TCELL43:IMUX_A4 |
| Q0P_HALMSTREQDES2 | input | TCELL43:IMUX_D5 |
| Q0P_HALMSTREQDES20 | input | TCELL43:IMUX_A1 |
| Q0P_HALMSTREQDES21 | input | TCELL43:IMUX_B2 |
| Q0P_HALMSTREQDES22 | input | TCELL43:IMUX_B3 |
| Q0P_HALMSTREQDES23 | input | TCELL42:IMUX_D3 |
| Q0P_HALMSTREQDES24 | input | TCELL44:IMUX_D2 |
| Q0P_HALMSTREQDES25 | input | TCELL44:IMUX_C3 |
| Q0P_HALMSTREQDES26 | input | TCELL44:IMUX_D4 |
| Q0P_HALMSTREQDES27 | input | TCELL44:IMUX_D1 |
| Q0P_HALMSTREQDES28 | input | TCELL44:IMUX_C4 |
| Q0P_HALMSTREQDES29 | input | TCELL44:IMUX_D0 |
| Q0P_HALMSTREQDES3 | input | TCELL43:IMUX_D4 |
| Q0P_HALMSTREQDES30 | input | TCELL44:IMUX_C5 |
| Q0P_HALMSTREQDES31 | input | TCELL44:IMUX_B1 |
| Q0P_HALMSTREQDES32 | input | TCELL44:IMUX_A3 |
| Q0P_HALMSTREQDES33 | input | TCELL44:IMUX_A1 |
| Q0P_HALMSTREQDES34 | input | TCELL43:IMUX_C0 |
| Q0P_HALMSTREQDES35 | input | TCELL43:IMUX_C5 |
| Q0P_HALMSTREQDES36 | input | TCELL43:IMUX_A2 |
| Q0P_HALMSTREQDES37 | input | TCELL42:IMUX_D4 |
| Q0P_HALMSTREQDES38 | input | TCELL43:IMUX_A0 |
| Q0P_HALMSTREQDES39 | input | TCELL42:IMUX_D2 |
| Q0P_HALMSTREQDES4 | input | TCELL43:IMUX_D3 |
| Q0P_HALMSTREQDES40 | input | TCELL42:IMUX_D0 |
| Q0P_HALMSTREQDES41 | input | TCELL42:IMUX_D5 |
| Q0P_HALMSTREQDES42 | input | TCELL42:IMUX_C4 |
| Q0P_HALMSTREQDES43 | input | TCELL42:IMUX_C3 |
| Q0P_HALMSTREQDES44 | input | TCELL42:IMUX_C5 |
| Q0P_HALMSTREQDES45 | input | TCELL42:IMUX_C2 |
| Q0P_HALMSTREQDES46 | input | TCELL42:IMUX_B2 |
| Q0P_HALMSTREQDES47 | input | TCELL42:IMUX_B3 |
| Q0P_HALMSTREQDES48 | input | TCELL42:IMUX_C1 |
| Q0P_HALMSTREQDES49 | input | TCELL42:IMUX_C0 |
| Q0P_HALMSTREQDES5 | input | TCELL43:IMUX_D1 |
| Q0P_HALMSTREQDES50 | input | TCELL42:IMUX_B1 |
| Q0P_HALMSTREQDES51 | input | TCELL42:IMUX_B4 |
| Q0P_HALMSTREQDES52 | input | TCELL42:IMUX_B5 |
| Q0P_HALMSTREQDES53 | input | TCELL42:IMUX_B0 |
| Q0P_HALMSTREQDES54 | input | TCELL42:IMUX_A3 |
| Q0P_HALMSTREQDES55 | input | TCELL42:IMUX_A4 |
| Q0P_HALMSTREQDES56 | input | TCELL42:IMUX_A1 |
| Q0P_HALMSTREQDES57 | input | TCELL41:IMUX_D0 |
| Q0P_HALMSTREQDES58 | input | TCELL41:IMUX_D1 |
| Q0P_HALMSTREQDES59 | input | TCELL42:IMUX_A0 |
| Q0P_HALMSTREQDES6 | input | TCELL43:IMUX_D0 |
| Q0P_HALMSTREQDES60 | input | TCELL41:IMUX_D2 |
| Q0P_HALMSTREQDES61 | input | TCELL41:IMUX_D3 |
| Q0P_HALMSTREQDES62 | input | TCELL41:IMUX_C4 |
| Q0P_HALMSTREQDES63 | input | TCELL41:IMUX_C3 |
| Q0P_HALMSTREQDES64 | input | TCELL41:IMUX_C0 |
| Q0P_HALMSTREQDES65 | input | TCELL41:IMUX_C1 |
| Q0P_HALMSTREQDES66 | input | TCELL41:IMUX_C5 |
| Q0P_HALMSTREQDES67 | input | TCELL42:IMUX_A5 |
| Q0P_HALMSTREQDES68 | input | TCELL41:IMUX_D5 |
| Q0P_HALMSTREQDES69 | input | TCELL41:IMUX_D4 |
| Q0P_HALMSTREQDES7 | input | TCELL42:IMUX_D1 |
| Q0P_HALMSTREQDES70 | input | TCELL41:IMUX_B3 |
| Q0P_HALMSTREQDES71 | input | TCELL41:IMUX_B0 |
| Q0P_HALMSTREQDES72 | input | TCELL41:IMUX_A3 |
| Q0P_HALMSTREQDES73 | input | TCELL42:IMUX_A2 |
| Q0P_HALMSTREQDES74 | input | TCELL41:IMUX_A2 |
| Q0P_HALMSTREQDES75 | input | TCELL41:IMUX_A1 |
| Q0P_HALMSTREQDES76 | input | TCELL41:IMUX_B5 |
| Q0P_HALMSTREQDES77 | input | TCELL41:IMUX_B1 |
| Q0P_HALMSTREQDES78 | input | TCELL41:IMUX_C2 |
| Q0P_HALMSTREQDES79 | input | TCELL40:IMUX_D5 |
| Q0P_HALMSTREQDES8 | input | TCELL43:IMUX_B0 |
| Q0P_HALMSTREQDES80 | input | TCELL41:IMUX_B2 |
| Q0P_HALMSTREQDES81 | input | TCELL40:IMUX_D4 |
| Q0P_HALMSTREQDES82 | input | TCELL40:IMUX_D3 |
| Q0P_HALMSTREQDES83 | input | TCELL40:IMUX_D2 |
| Q0P_HALMSTREQDES84 | input | TCELL40:IMUX_C2 |
| Q0P_HALMSTREQDES85 | input | TCELL40:IMUX_B5 |
| Q0P_HALMSTREQDES86 | input | TCELL45:IMUX_A4 |
| Q0P_HALMSTREQDES87 | input | TCELL40:IMUX_B4 |
| Q0P_HALMSTREQDES88 | input | TCELL40:IMUX_B3 |
| Q0P_HALMSTREQDES89 | input | TCELL40:IMUX_B2 |
| Q0P_HALMSTREQDES9 | input | TCELL43:IMUX_A3 |
| Q0P_HALMSTREQDES90 | input | TCELL40:IMUX_A5 |
| Q0P_HALMSTREQDES91 | input | TCELL40:IMUX_A4 |
| Q0P_HALMSTREQDES92 | input | TCELL40:IMUX_A3 |
| Q0P_HALMSTREQDES93 | input | TCELL40:IMUX_A2 |
| Q0P_HALMSTREQDES94 | input | TCELL39:IMUX_D5 |
| Q0P_HALMSTREQDES95 | input | TCELL39:IMUX_D4 |
| Q0P_HALMSTREQDES96 | input | TCELL39:IMUX_D3 |
| Q0P_HALMSTREQDES97 | input | TCELL39:IMUX_D2 |
| Q0P_HALMSTREQDES98 | input | TCELL39:IMUX_D1 |
| Q0P_HALMSTREQDES99 | input | TCELL39:IMUX_D0 |
| Q0P_HALMSTREQTPHPRESENT | input | TCELL47:IMUX_C7 |
| Q0P_HALMSTREQTPHSTTAG0 | input | TCELL48:IMUX_C4 |
| Q0P_HALMSTREQTPHSTTAG1 | input | TCELL48:IMUX_A7 |
| Q0P_HALMSTREQTPHSTTAG2 | input | TCELL48:IMUX_A5 |
| Q0P_HALMSTREQTPHSTTAG3 | input | TCELL48:IMUX_B7 |
| Q0P_HALMSTREQTPHSTTAG4 | input | TCELL48:IMUX_A4 |
| Q0P_HALMSTREQTPHSTTAG5 | input | TCELL48:IMUX_C5 |
| Q0P_HALMSTREQTPHSTTAG6 | input | TCELL48:IMUX_B3 |
| Q0P_HALMSTREQTPHSTTAG7 | input | TCELL48:IMUX_B5 |
| Q0P_HALMSTREQTPHTYPE0 | input | TCELL47:IMUX_D6 |
| Q0P_HALMSTREQTPHTYPE1 | input | TCELL47:IMUX_D4 |
| Q0P_HALMSTRERR | output | TCELL44:OUT_F4 |
| Q0P_HALMSTTAG0 | output | TCELL42:OUT_F6 |
| Q0P_HALMSTTAG1 | output | TCELL42:OUT_F3 |
| Q0P_HALMSTTAG2 | output | TCELL42:OUT_F1 |
| Q0P_HALMSTTAG3 | output | TCELL42:OUT_F4 |
| Q0P_HALMSTTAG4 | output | TCELL42:OUT_F5 |
| Q0P_HALMSTWBVLD0 | input | TCELL44:IMUX_A4 |
| Q0P_HALMSTWBVLD1 | input | TCELL43:IMUX_A5 |
| Q0P_HALMSTWBVLD2 | input | TCELL43:IMUX_B5 |
| Q0P_HALMSTWBVLD3 | input | TCELL44:IMUX_C1 |
| Q0P_HALMSTWBVLD4 | input | TCELL44:IMUX_C2 |
| Q0P_HALMSTWBVLD5 | input | TCELL44:IMUX_D3 |
| Q0P_HALMSTWBVLD6 | input | TCELL44:IMUX_B5 |
| Q0P_HALMSTWBVLD7 | input | TCELL44:IMUX_C0 |
| Q0P_HALMSTWDATVLD | input | TCELL44:IMUX_A5 |
| Q0P_HALMSTWEOP | input | TCELL44:IMUX_A2 |
| Q0P_HALMSTWERR | input | TCELL44:IMUX_B4 |
| Q0P_HALMSTWRDY | output | TCELL30:OUT_F0 |
| Q0P_HALTGTACK | input | TCELL38:IMUX_B5 |
| Q0P_HALTGTCAREQDES0 | input | TCELL38:IMUX_C1 |
| Q0P_HALTGTCAREQDES1 | input | TCELL38:IMUX_B4 |
| Q0P_HALTGTCAREQDES10 | input | TCELL38:IMUX_A1 |
| Q0P_HALTGTCAREQDES100 | input | TCELL35:IMUX_D1 |
| Q0P_HALTGTCAREQDES101 | input | TCELL36:IMUX_A1 |
| Q0P_HALTGTCAREQDES102 | input | TCELL36:IMUX_C1 |
| Q0P_HALTGTCAREQDES103 | input | TCELL36:IMUX_C2 |
| Q0P_HALTGTCAREQDES104 | input | TCELL33:IMUX_B4 |
| Q0P_HALTGTCAREQDES105 | input | TCELL33:IMUX_B3 |
| Q0P_HALTGTCAREQDES106 | input | TCELL33:IMUX_B2 |
| Q0P_HALTGTCAREQDES107 | input | TCELL46:IMUX_A2 |
| Q0P_HALTGTCAREQDES108 | input | TCELL45:IMUX_A5 |
| Q0P_HALTGTCAREQDES109 | input | TCELL45:IMUX_D5 |
| Q0P_HALTGTCAREQDES11 | input | TCELL38:IMUX_A0 |
| Q0P_HALTGTCAREQDES110 | input | TCELL45:IMUX_B0 |
| Q0P_HALTGTCAREQDES111 | input | TCELL45:IMUX_D4 |
| Q0P_HALTGTCAREQDES112 | input | TCELL45:IMUX_B1 |
| Q0P_HALTGTCAREQDES113 | input | TCELL45:IMUX_B2 |
| Q0P_HALTGTCAREQDES114 | input | TCELL45:IMUX_D3 |
| Q0P_HALTGTCAREQDES115 | input | TCELL45:IMUX_D2 |
| Q0P_HALTGTCAREQDES116 | input | TCELL45:IMUX_B3 |
| Q0P_HALTGTCAREQDES117 | input | TCELL45:IMUX_D1 |
| Q0P_HALTGTCAREQDES118 | input | TCELL45:IMUX_B4 |
| Q0P_HALTGTCAREQDES119 | input | TCELL45:IMUX_D0 |
| Q0P_HALTGTCAREQDES12 | input | TCELL37:IMUX_D3 |
| Q0P_HALTGTCAREQDES120 | input | TCELL38:IMUX_D1 |
| Q0P_HALTGTCAREQDES121 | input | TCELL33:IMUX_D5 |
| Q0P_HALTGTCAREQDES122 | input | TCELL45:IMUX_C5 |
| Q0P_HALTGTCAREQDES123 | input | TCELL45:IMUX_C4 |
| Q0P_HALTGTCAREQDES124 | input | TCELL45:IMUX_B5 |
| Q0P_HALTGTCAREQDES125 | input | TCELL45:IMUX_C3 |
| Q0P_HALTGTCAREQDES126 | input | TCELL45:IMUX_C0 |
| Q0P_HALTGTCAREQDES127 | input | TCELL45:IMUX_C2 |
| Q0P_HALTGTCAREQDES13 | input | TCELL37:IMUX_D2 |
| Q0P_HALTGTCAREQDES14 | input | TCELL37:IMUX_D1 |
| Q0P_HALTGTCAREQDES15 | input | TCELL37:IMUX_D0 |
| Q0P_HALTGTCAREQDES16 | input | TCELL37:IMUX_C3 |
| Q0P_HALTGTCAREQDES17 | input | TCELL37:IMUX_C2 |
| Q0P_HALTGTCAREQDES18 | input | TCELL37:IMUX_C1 |
| Q0P_HALTGTCAREQDES19 | input | TCELL37:IMUX_C0 |
| Q0P_HALTGTCAREQDES2 | input | TCELL38:IMUX_B3 |
| Q0P_HALTGTCAREQDES20 | input | TCELL37:IMUX_B3 |
| Q0P_HALTGTCAREQDES21 | input | TCELL37:IMUX_B2 |
| Q0P_HALTGTCAREQDES22 | input | TCELL37:IMUX_B1 |
| Q0P_HALTGTCAREQDES23 | input | TCELL37:IMUX_B0 |
| Q0P_HALTGTCAREQDES24 | input | TCELL37:IMUX_A3 |
| Q0P_HALTGTCAREQDES25 | input | TCELL37:IMUX_A2 |
| Q0P_HALTGTCAREQDES26 | input | TCELL37:IMUX_A1 |
| Q0P_HALTGTCAREQDES27 | input | TCELL37:IMUX_A0 |
| Q0P_HALTGTCAREQDES28 | input | TCELL36:IMUX_D5 |
| Q0P_HALTGTCAREQDES29 | input | TCELL36:IMUX_D4 |
| Q0P_HALTGTCAREQDES3 | input | TCELL38:IMUX_B2 |
| Q0P_HALTGTCAREQDES30 | input | TCELL36:IMUX_D3 |
| Q0P_HALTGTCAREQDES31 | input | TCELL36:IMUX_D2 |
| Q0P_HALTGTCAREQDES32 | input | TCELL36:IMUX_D1 |
| Q0P_HALTGTCAREQDES33 | input | TCELL36:IMUX_D0 |
| Q0P_HALTGTCAREQDES34 | input | TCELL36:IMUX_C5 |
| Q0P_HALTGTCAREQDES35 | input | TCELL36:IMUX_C4 |
| Q0P_HALTGTCAREQDES36 | input | TCELL36:IMUX_C3 |
| Q0P_HALTGTCAREQDES37 | input | TCELL36:IMUX_C0 |
| Q0P_HALTGTCAREQDES38 | input | TCELL36:IMUX_B5 |
| Q0P_HALTGTCAREQDES39 | input | TCELL36:IMUX_B4 |
| Q0P_HALTGTCAREQDES4 | input | TCELL38:IMUX_B1 |
| Q0P_HALTGTCAREQDES40 | input | TCELL36:IMUX_B3 |
| Q0P_HALTGTCAREQDES41 | input | TCELL36:IMUX_B2 |
| Q0P_HALTGTCAREQDES42 | input | TCELL36:IMUX_B1 |
| Q0P_HALTGTCAREQDES43 | input | TCELL36:IMUX_B0 |
| Q0P_HALTGTCAREQDES44 | input | TCELL36:IMUX_A5 |
| Q0P_HALTGTCAREQDES45 | input | TCELL36:IMUX_A4 |
| Q0P_HALTGTCAREQDES46 | input | TCELL36:IMUX_A3 |
| Q0P_HALTGTCAREQDES47 | input | TCELL36:IMUX_A2 |
| Q0P_HALTGTCAREQDES48 | input | TCELL35:IMUX_D5 |
| Q0P_HALTGTCAREQDES49 | input | TCELL35:IMUX_D4 |
| Q0P_HALTGTCAREQDES5 | input | TCELL38:IMUX_B0 |
| Q0P_HALTGTCAREQDES50 | input | TCELL35:IMUX_D3 |
| Q0P_HALTGTCAREQDES51 | input | TCELL35:IMUX_D2 |
| Q0P_HALTGTCAREQDES52 | input | TCELL35:IMUX_D0 |
| Q0P_HALTGTCAREQDES53 | input | TCELL35:IMUX_C5 |
| Q0P_HALTGTCAREQDES54 | input | TCELL35:IMUX_C4 |
| Q0P_HALTGTCAREQDES55 | input | TCELL35:IMUX_C3 |
| Q0P_HALTGTCAREQDES56 | input | TCELL35:IMUX_C2 |
| Q0P_HALTGTCAREQDES57 | input | TCELL35:IMUX_C1 |
| Q0P_HALTGTCAREQDES58 | input | TCELL35:IMUX_C0 |
| Q0P_HALTGTCAREQDES59 | input | TCELL35:IMUX_B5 |
| Q0P_HALTGTCAREQDES6 | input | TCELL38:IMUX_A5 |
| Q0P_HALTGTCAREQDES60 | input | TCELL35:IMUX_B3 |
| Q0P_HALTGTCAREQDES61 | input | TCELL35:IMUX_B2 |
| Q0P_HALTGTCAREQDES62 | input | TCELL35:IMUX_B0 |
| Q0P_HALTGTCAREQDES63 | input | TCELL35:IMUX_A5 |
| Q0P_HALTGTCAREQDES64 | input | TCELL35:IMUX_A4 |
| Q0P_HALTGTCAREQDES65 | input | TCELL35:IMUX_A3 |
| Q0P_HALTGTCAREQDES66 | input | TCELL35:IMUX_A2 |
| Q0P_HALTGTCAREQDES67 | input | TCELL35:IMUX_A1 |
| Q0P_HALTGTCAREQDES68 | input | TCELL34:IMUX_D5 |
| Q0P_HALTGTCAREQDES69 | input | TCELL34:IMUX_D4 |
| Q0P_HALTGTCAREQDES7 | input | TCELL38:IMUX_A4 |
| Q0P_HALTGTCAREQDES70 | input | TCELL34:IMUX_D3 |
| Q0P_HALTGTCAREQDES71 | input | TCELL34:IMUX_D2 |
| Q0P_HALTGTCAREQDES72 | input | TCELL34:IMUX_C5 |
| Q0P_HALTGTCAREQDES73 | input | TCELL34:IMUX_C4 |
| Q0P_HALTGTCAREQDES74 | input | TCELL34:IMUX_B5 |
| Q0P_HALTGTCAREQDES75 | input | TCELL34:IMUX_B4 |
| Q0P_HALTGTCAREQDES76 | input | TCELL34:IMUX_B3 |
| Q0P_HALTGTCAREQDES77 | input | TCELL34:IMUX_B2 |
| Q0P_HALTGTCAREQDES78 | input | TCELL34:IMUX_A5 |
| Q0P_HALTGTCAREQDES79 | input | TCELL34:IMUX_A4 |
| Q0P_HALTGTCAREQDES8 | input | TCELL38:IMUX_A3 |
| Q0P_HALTGTCAREQDES80 | input | TCELL34:IMUX_A3 |
| Q0P_HALTGTCAREQDES81 | input | TCELL36:IMUX_A0 |
| Q0P_HALTGTCAREQDES82 | input | TCELL35:IMUX_A0 |
| Q0P_HALTGTCAREQDES83 | input | TCELL35:IMUX_B1 |
| Q0P_HALTGTCAREQDES84 | input | TCELL34:IMUX_A2 |
| Q0P_HALTGTCAREQDES85 | input | TCELL33:IMUX_D4 |
| Q0P_HALTGTCAREQDES86 | input | TCELL34:IMUX_C3 |
| Q0P_HALTGTCAREQDES87 | input | TCELL33:IMUX_D3 |
| Q0P_HALTGTCAREQDES88 | input | TCELL33:IMUX_D2 |
| Q0P_HALTGTCAREQDES89 | input | TCELL33:IMUX_D1 |
| Q0P_HALTGTCAREQDES9 | input | TCELL38:IMUX_A2 |
| Q0P_HALTGTCAREQDES90 | input | TCELL33:IMUX_D0 |
| Q0P_HALTGTCAREQDES91 | input | TCELL33:IMUX_C5 |
| Q0P_HALTGTCAREQDES92 | input | TCELL33:IMUX_C4 |
| Q0P_HALTGTCAREQDES93 | input | TCELL33:IMUX_C3 |
| Q0P_HALTGTCAREQDES94 | input | TCELL33:IMUX_C2 |
| Q0P_HALTGTCAREQDES95 | input | TCELL35:IMUX_B4 |
| Q0P_HALTGTCAREQDES96 | input | TCELL33:IMUX_C1 |
| Q0P_HALTGTCAREQDES97 | input | TCELL33:IMUX_C0 |
| Q0P_HALTGTCAREQDES98 | input | TCELL33:IMUX_B5 |
| Q0P_HALTGTCAREQDES99 | input | TCELL34:IMUX_C2 |
| Q0P_HALTGTCLNTCOMPID0 | input | TCELL33:IMUX_B1 |
| Q0P_HALTGTCLNTCOMPID1 | input | TCELL33:IMUX_B0 |
| Q0P_HALTGTCLNTCOMPID10 | input | TCELL32:IMUX_D3 |
| Q0P_HALTGTCLNTCOMPID11 | input | TCELL32:IMUX_D2 |
| Q0P_HALTGTCLNTCOMPID12 | input | TCELL32:IMUX_D1 |
| Q0P_HALTGTCLNTCOMPID13 | input | TCELL32:IMUX_D0 |
| Q0P_HALTGTCLNTCOMPID14 | input | TCELL32:IMUX_C5 |
| Q0P_HALTGTCLNTCOMPID15 | input | TCELL32:IMUX_C4 |
| Q0P_HALTGTCLNTCOMPID2 | input | TCELL33:IMUX_A5 |
| Q0P_HALTGTCLNTCOMPID3 | input | TCELL33:IMUX_A4 |
| Q0P_HALTGTCLNTCOMPID4 | input | TCELL33:IMUX_A3 |
| Q0P_HALTGTCLNTCOMPID5 | input | TCELL33:IMUX_A2 |
| Q0P_HALTGTCLNTCOMPID6 | input | TCELL33:IMUX_A1 |
| Q0P_HALTGTCLNTCOMPID7 | input | TCELL33:IMUX_A0 |
| Q0P_HALTGTCLNTCOMPID8 | input | TCELL32:IMUX_D5 |
| Q0P_HALTGTCLNTCOMPID9 | input | TCELL32:IMUX_D4 |
| Q0P_HALTGTCLNTCOMPIDEN | input | TCELL28:IMUX_C0 |
| Q0P_HALTGTCOMPBVLD0 | input | TCELL32:IMUX_C3 |
| Q0P_HALTGTCOMPBVLD1 | input | TCELL32:IMUX_C2 |
| Q0P_HALTGTCOMPBVLD2 | input | TCELL32:IMUX_C1 |
| Q0P_HALTGTCOMPBVLD3 | input | TCELL32:IMUX_C0 |
| Q0P_HALTGTCOMPBVLD4 | input | TCELL32:IMUX_B5 |
| Q0P_HALTGTCOMPBVLD5 | input | TCELL32:IMUX_B4 |
| Q0P_HALTGTCOMPBVLD6 | input | TCELL32:IMUX_B3 |
| Q0P_HALTGTCOMPBVLD7 | input | TCELL32:IMUX_B2 |
| Q0P_HALTGTCOMPDES0 | input | TCELL32:IMUX_B1 |
| Q0P_HALTGTCOMPDES1 | input | TCELL32:IMUX_B0 |
| Q0P_HALTGTCOMPDES10 | input | TCELL27:IMUX_A1 |
| Q0P_HALTGTCOMPDES100 | input | TCELL29:IMUX_A5 |
| Q0P_HALTGTCOMPDES101 | input | TCELL29:IMUX_A0 |
| Q0P_HALTGTCOMPDES102 | input | TCELL28:IMUX_C4 |
| Q0P_HALTGTCOMPDES103 | input | TCELL28:IMUX_D2 |
| Q0P_HALTGTCOMPDES104 | input | TCELL29:IMUX_C3 |
| Q0P_HALTGTCOMPDES105 | input | TCELL29:IMUX_C5 |
| Q0P_HALTGTCOMPDES106 | input | TCELL30:IMUX_C0 |
| Q0P_HALTGTCOMPDES107 | input | TCELL29:IMUX_D1 |
| Q0P_HALTGTCOMPDES108 | input | TCELL29:IMUX_B2 |
| Q0P_HALTGTCOMPDES109 | input | TCELL30:IMUX_B2 |
| Q0P_HALTGTCOMPDES11 | input | TCELL27:IMUX_A2 |
| Q0P_HALTGTCOMPDES110 | input | TCELL30:IMUX_B5 |
| Q0P_HALTGTCOMPDES111 | input | TCELL30:IMUX_B3 |
| Q0P_HALTGTCOMPDES112 | input | TCELL30:IMUX_A5 |
| Q0P_HALTGTCOMPDES113 | input | TCELL30:IMUX_A0 |
| Q0P_HALTGTCOMPDES114 | input | TCELL30:IMUX_A1 |
| Q0P_HALTGTCOMPDES115 | input | TCELL29:IMUX_C1 |
| Q0P_HALTGTCOMPDES116 | input | TCELL29:IMUX_C0 |
| Q0P_HALTGTCOMPDES117 | input | TCELL30:IMUX_A3 |
| Q0P_HALTGTCOMPDES118 | input | TCELL29:IMUX_B5 |
| Q0P_HALTGTCOMPDES119 | input | TCELL45:IMUX_C1 |
| Q0P_HALTGTCOMPDES12 | input | TCELL31:IMUX_D4 |
| Q0P_HALTGTCOMPDES120 | input | TCELL29:IMUX_D2 |
| Q0P_HALTGTCOMPDES121 | input | TCELL28:IMUX_C1 |
| Q0P_HALTGTCOMPDES122 | input | TCELL29:IMUX_B1 |
| Q0P_HALTGTCOMPDES123 | input | TCELL29:IMUX_B3 |
| Q0P_HALTGTCOMPDES124 | input | TCELL29:IMUX_B4 |
| Q0P_HALTGTCOMPDES125 | input | TCELL28:IMUX_D3 |
| Q0P_HALTGTCOMPDES126 | input | TCELL28:IMUX_D5 |
| Q0P_HALTGTCOMPDES127 | input | TCELL27:IMUX_D5 |
| Q0P_HALTGTCOMPDES13 | input | TCELL27:IMUX_A3 |
| Q0P_HALTGTCOMPDES14 | input | TCELL27:IMUX_A4 |
| Q0P_HALTGTCOMPDES15 | input | TCELL31:IMUX_D3 |
| Q0P_HALTGTCOMPDES16 | input | TCELL27:IMUX_A5 |
| Q0P_HALTGTCOMPDES17 | input | TCELL27:IMUX_B0 |
| Q0P_HALTGTCOMPDES18 | input | TCELL31:IMUX_D2 |
| Q0P_HALTGTCOMPDES19 | input | TCELL31:IMUX_D1 |
| Q0P_HALTGTCOMPDES2 | input | TCELL32:IMUX_A5 |
| Q0P_HALTGTCOMPDES20 | input | TCELL31:IMUX_D0 |
| Q0P_HALTGTCOMPDES21 | input | TCELL31:IMUX_C4 |
| Q0P_HALTGTCOMPDES22 | input | TCELL27:IMUX_B1 |
| Q0P_HALTGTCOMPDES23 | input | TCELL27:IMUX_B2 |
| Q0P_HALTGTCOMPDES24 | input | TCELL27:IMUX_B3 |
| Q0P_HALTGTCOMPDES25 | input | TCELL27:IMUX_B4 |
| Q0P_HALTGTCOMPDES26 | input | TCELL27:IMUX_B5 |
| Q0P_HALTGTCOMPDES27 | input | TCELL27:IMUX_C0 |
| Q0P_HALTGTCOMPDES28 | input | TCELL27:IMUX_C1 |
| Q0P_HALTGTCOMPDES29 | input | TCELL27:IMUX_C2 |
| Q0P_HALTGTCOMPDES3 | input | TCELL32:IMUX_A4 |
| Q0P_HALTGTCOMPDES30 | input | TCELL27:IMUX_C3 |
| Q0P_HALTGTCOMPDES31 | input | TCELL27:IMUX_C4 |
| Q0P_HALTGTCOMPDES32 | input | TCELL27:IMUX_C5 |
| Q0P_HALTGTCOMPDES33 | input | TCELL27:IMUX_D0 |
| Q0P_HALTGTCOMPDES34 | input | TCELL31:IMUX_C3 |
| Q0P_HALTGTCOMPDES35 | input | TCELL31:IMUX_C2 |
| Q0P_HALTGTCOMPDES36 | input | TCELL31:IMUX_C1 |
| Q0P_HALTGTCOMPDES37 | input | TCELL31:IMUX_C0 |
| Q0P_HALTGTCOMPDES38 | input | TCELL31:IMUX_B5 |
| Q0P_HALTGTCOMPDES39 | input | TCELL31:IMUX_B4 |
| Q0P_HALTGTCOMPDES4 | input | TCELL32:IMUX_A3 |
| Q0P_HALTGTCOMPDES40 | input | TCELL31:IMUX_B3 |
| Q0P_HALTGTCOMPDES41 | input | TCELL31:IMUX_B2 |
| Q0P_HALTGTCOMPDES42 | input | TCELL31:IMUX_B1 |
| Q0P_HALTGTCOMPDES43 | input | TCELL31:IMUX_B0 |
| Q0P_HALTGTCOMPDES44 | input | TCELL31:IMUX_A5 |
| Q0P_HALTGTCOMPDES45 | input | TCELL31:IMUX_A4 |
| Q0P_HALTGTCOMPDES46 | input | TCELL31:IMUX_A3 |
| Q0P_HALTGTCOMPDES47 | input | TCELL31:IMUX_A2 |
| Q0P_HALTGTCOMPDES48 | input | TCELL31:IMUX_A1 |
| Q0P_HALTGTCOMPDES49 | input | TCELL31:IMUX_A0 |
| Q0P_HALTGTCOMPDES5 | input | TCELL32:IMUX_A2 |
| Q0P_HALTGTCOMPDES50 | input | TCELL30:IMUX_D5 |
| Q0P_HALTGTCOMPDES51 | input | TCELL30:IMUX_D4 |
| Q0P_HALTGTCOMPDES52 | input | TCELL30:IMUX_D3 |
| Q0P_HALTGTCOMPDES53 | input | TCELL30:IMUX_D2 |
| Q0P_HALTGTCOMPDES54 | input | TCELL30:IMUX_D1 |
| Q0P_HALTGTCOMPDES55 | input | TCELL30:IMUX_D0 |
| Q0P_HALTGTCOMPDES56 | input | TCELL30:IMUX_C5 |
| Q0P_HALTGTCOMPDES57 | input | TCELL30:IMUX_C4 |
| Q0P_HALTGTCOMPDES58 | input | TCELL30:IMUX_C3 |
| Q0P_HALTGTCOMPDES59 | input | TCELL27:IMUX_D1 |
| Q0P_HALTGTCOMPDES6 | input | TCELL32:IMUX_A1 |
| Q0P_HALTGTCOMPDES60 | input | TCELL30:IMUX_C2 |
| Q0P_HALTGTCOMPDES61 | input | TCELL27:IMUX_D2 |
| Q0P_HALTGTCOMPDES62 | input | TCELL27:IMUX_D3 |
| Q0P_HALTGTCOMPDES63 | input | TCELL27:IMUX_D4 |
| Q0P_HALTGTCOMPDES64 | input | TCELL28:IMUX_A0 |
| Q0P_HALTGTCOMPDES65 | input | TCELL28:IMUX_A1 |
| Q0P_HALTGTCOMPDES66 | input | TCELL28:IMUX_A2 |
| Q0P_HALTGTCOMPDES67 | input | TCELL28:IMUX_A3 |
| Q0P_HALTGTCOMPDES68 | input | TCELL31:IMUX_C5 |
| Q0P_HALTGTCOMPDES69 | input | TCELL28:IMUX_A4 |
| Q0P_HALTGTCOMPDES7 | input | TCELL32:IMUX_A0 |
| Q0P_HALTGTCOMPDES70 | input | TCELL30:IMUX_C1 |
| Q0P_HALTGTCOMPDES71 | input | TCELL28:IMUX_A5 |
| Q0P_HALTGTCOMPDES72 | input | TCELL28:IMUX_B0 |
| Q0P_HALTGTCOMPDES73 | input | TCELL28:IMUX_B1 |
| Q0P_HALTGTCOMPDES74 | input | TCELL28:IMUX_B2 |
| Q0P_HALTGTCOMPDES75 | input | TCELL30:IMUX_B4 |
| Q0P_HALTGTCOMPDES76 | input | TCELL30:IMUX_B1 |
| Q0P_HALTGTCOMPDES77 | input | TCELL28:IMUX_B3 |
| Q0P_HALTGTCOMPDES78 | input | TCELL28:IMUX_B4 |
| Q0P_HALTGTCOMPDES79 | input | TCELL28:IMUX_B5 |
| Q0P_HALTGTCOMPDES8 | input | TCELL31:IMUX_D5 |
| Q0P_HALTGTCOMPDES80 | input | TCELL28:IMUX_C2 |
| Q0P_HALTGTCOMPDES81 | input | TCELL28:IMUX_C3 |
| Q0P_HALTGTCOMPDES82 | input | TCELL30:IMUX_B0 |
| Q0P_HALTGTCOMPDES83 | input | TCELL29:IMUX_D0 |
| Q0P_HALTGTCOMPDES84 | input | TCELL29:IMUX_C4 |
| Q0P_HALTGTCOMPDES85 | input | TCELL29:IMUX_A2 |
| Q0P_HALTGTCOMPDES86 | input | TCELL29:IMUX_A1 |
| Q0P_HALTGTCOMPDES87 | input | TCELL29:IMUX_D4 |
| Q0P_HALTGTCOMPDES88 | input | TCELL30:IMUX_A2 |
| Q0P_HALTGTCOMPDES89 | input | TCELL29:IMUX_D3 |
| Q0P_HALTGTCOMPDES9 | input | TCELL27:IMUX_A0 |
| Q0P_HALTGTCOMPDES90 | input | TCELL29:IMUX_A3 |
| Q0P_HALTGTCOMPDES91 | input | TCELL29:IMUX_D5 |
| Q0P_HALTGTCOMPDES92 | input | TCELL29:IMUX_A4 |
| Q0P_HALTGTCOMPDES93 | input | TCELL29:IMUX_C2 |
| Q0P_HALTGTCOMPDES94 | input | TCELL28:IMUX_D0 |
| Q0P_HALTGTCOMPDES95 | input | TCELL28:IMUX_C5 |
| Q0P_HALTGTCOMPDES96 | input | TCELL28:IMUX_D4 |
| Q0P_HALTGTCOMPDES97 | input | TCELL30:IMUX_A4 |
| Q0P_HALTGTCOMPDES98 | input | TCELL29:IMUX_B0 |
| Q0P_HALTGTCOMPDES99 | input | TCELL28:IMUX_D1 |
| Q0P_HALTGTCOMPEOP | input | TCELL41:IMUX_A0 |
| Q0P_HALTGTCOMPERR | input | TCELL40:IMUX_C3 |
| Q0P_HALTGTCOMPRDY | output | TCELL18:OUT_F4 |
| Q0P_HALTGTCOMPSOP | input | TCELL40:IMUX_C5 |
| Q0P_HALTGTCOMPVLD | input | TCELL40:IMUX_C4 |
| Q0P_HALTGTNPREJ | input | TCELL41:IMUX_B4 |
| Q0P_HALTGTREQ | output | TCELL22:OUT_F0 |
| Q0P_HALTGTREQDES0 | output | TCELL19:OUT_Q0 |
| Q0P_HALTGTREQDES1 | output | TCELL19:OUT_F5 |
| Q0P_HALTGTREQDES10 | output | TCELL18:OUT_Q4 |
| Q0P_HALTGTREQDES100 | output | TCELL28:OUT_Q3 |
| Q0P_HALTGTREQDES101 | output | TCELL27:OUT_F4 |
| Q0P_HALTGTREQDES102 | output | TCELL23:OUT_Q0 |
| Q0P_HALTGTREQDES103 | output | TCELL22:OUT_Q0 |
| Q0P_HALTGTREQDES104 | output | TCELL23:OUT_F1 |
| Q0P_HALTGTREQDES105 | output | TCELL22:OUT_Q4 |
| Q0P_HALTGTREQDES106 | output | TCELL27:OUT_Q6 |
| Q0P_HALTGTREQDES107 | output | TCELL45:OUT_F2 |
| Q0P_HALTGTREQDES108 | output | TCELL45:OUT_F0 |
| Q0P_HALTGTREQDES109 | output | TCELL28:OUT_F2 |
| Q0P_HALTGTREQDES11 | output | TCELL18:OUT_Q3 |
| Q0P_HALTGTREQDES110 | output | TCELL27:OUT_Q2 |
| Q0P_HALTGTREQDES111 | output | TCELL24:OUT_Q4 |
| Q0P_HALTGTREQDES112 | output | TCELL45:OUT_F1 |
| Q0P_HALTGTREQDES113 | output | TCELL44:OUT_Q6 |
| Q0P_HALTGTREQDES114 | output | TCELL44:OUT_Q5 |
| Q0P_HALTGTREQDES115 | output | TCELL44:OUT_Q7 |
| Q0P_HALTGTREQDES116 | output | TCELL44:OUT_Q4 |
| Q0P_HALTGTREQDES117 | output | TCELL44:OUT_Q3 |
| Q0P_HALTGTREQDES118 | output | TCELL44:OUT_Q1 |
| Q0P_HALTGTREQDES119 | output | TCELL44:OUT_Q2 |
| Q0P_HALTGTREQDES12 | output | TCELL18:OUT_Q2 |
| Q0P_HALTGTREQDES120 | output | TCELL22:OUT_F7 |
| Q0P_HALTGTREQDES121 | output | TCELL28:OUT_Q1 |
| Q0P_HALTGTREQDES122 | output | TCELL29:OUT_Q5 |
| Q0P_HALTGTREQDES123 | output | TCELL29:OUT_Q0 |
| Q0P_HALTGTREQDES124 | output | TCELL23:OUT_F5 |
| Q0P_HALTGTREQDES125 | output | TCELL27:OUT_F3 |
| Q0P_HALTGTREQDES126 | output | TCELL22:OUT_F3 |
| Q0P_HALTGTREQDES127 | output | TCELL23:OUT_Q4 |
| Q0P_HALTGTREQDES13 | output | TCELL18:OUT_Q1 |
| Q0P_HALTGTREQDES14 | output | TCELL18:OUT_Q0 |
| Q0P_HALTGTREQDES15 | output | TCELL18:OUT_Q5 |
| Q0P_HALTGTREQDES16 | output | TCELL19:OUT_Q1 |
| Q0P_HALTGTREQDES17 | output | TCELL18:OUT_F7 |
| Q0P_HALTGTREQDES18 | output | TCELL18:OUT_F6 |
| Q0P_HALTGTREQDES19 | output | TCELL18:OUT_F5 |
| Q0P_HALTGTREQDES2 | output | TCELL19:OUT_F4 |
| Q0P_HALTGTREQDES20 | output | TCELL27:OUT_F0 |
| Q0P_HALTGTREQDES21 | output | TCELL23:OUT_Q6 |
| Q0P_HALTGTREQDES22 | output | TCELL24:OUT_F6 |
| Q0P_HALTGTREQDES23 | output | TCELL23:OUT_Q7 |
| Q0P_HALTGTREQDES24 | output | TCELL24:OUT_F2 |
| Q0P_HALTGTREQDES25 | output | TCELL24:OUT_F3 |
| Q0P_HALTGTREQDES26 | output | TCELL24:OUT_F7 |
| Q0P_HALTGTREQDES27 | output | TCELL29:OUT_Q4 |
| Q0P_HALTGTREQDES28 | output | TCELL29:OUT_F6 |
| Q0P_HALTGTREQDES29 | output | TCELL29:OUT_F7 |
| Q0P_HALTGTREQDES3 | output | TCELL19:OUT_F3 |
| Q0P_HALTGTREQDES30 | output | TCELL24:OUT_F0 |
| Q0P_HALTGTREQDES31 | output | TCELL23:OUT_Q3 |
| Q0P_HALTGTREQDES32 | output | TCELL24:OUT_Q0 |
| Q0P_HALTGTREQDES33 | output | TCELL24:OUT_F1 |
| Q0P_HALTGTREQDES34 | output | TCELL24:OUT_F4 |
| Q0P_HALTGTREQDES35 | output | TCELL22:OUT_F5 |
| Q0P_HALTGTREQDES36 | output | TCELL30:OUT_F3 |
| Q0P_HALTGTREQDES37 | output | TCELL30:OUT_F6 |
| Q0P_HALTGTREQDES38 | output | TCELL30:OUT_F4 |
| Q0P_HALTGTREQDES39 | output | TCELL32:OUT_Q0 |
| Q0P_HALTGTREQDES4 | output | TCELL19:OUT_F2 |
| Q0P_HALTGTREQDES40 | output | TCELL30:OUT_F1 |
| Q0P_HALTGTREQDES41 | output | TCELL23:OUT_Q2 |
| Q0P_HALTGTREQDES42 | output | TCELL29:OUT_Q6 |
| Q0P_HALTGTREQDES43 | output | TCELL24:OUT_Q1 |
| Q0P_HALTGTREQDES44 | output | TCELL22:OUT_Q7 |
| Q0P_HALTGTREQDES45 | output | TCELL29:OUT_Q3 |
| Q0P_HALTGTREQDES46 | output | TCELL29:OUT_Q2 |
| Q0P_HALTGTREQDES47 | output | TCELL23:OUT_F6 |
| Q0P_HALTGTREQDES48 | output | TCELL24:OUT_Q2 |
| Q0P_HALTGTREQDES49 | output | TCELL24:OUT_Q3 |
| Q0P_HALTGTREQDES5 | output | TCELL19:OUT_F1 |
| Q0P_HALTGTREQDES50 | output | TCELL29:OUT_F5 |
| Q0P_HALTGTREQDES51 | output | TCELL24:OUT_F5 |
| Q0P_HALTGTREQDES52 | output | TCELL23:OUT_F0 |
| Q0P_HALTGTREQDES53 | output | TCELL29:OUT_F4 |
| Q0P_HALTGTREQDES54 | output | TCELL23:OUT_F4 |
| Q0P_HALTGTREQDES55 | output | TCELL24:OUT_Q5 |
| Q0P_HALTGTREQDES56 | output | TCELL27:OUT_F7 |
| Q0P_HALTGTREQDES57 | output | TCELL22:OUT_Q2 |
| Q0P_HALTGTREQDES58 | output | TCELL21:OUT_Q5 |
| Q0P_HALTGTREQDES59 | output | TCELL29:OUT_Q1 |
| Q0P_HALTGTREQDES6 | output | TCELL19:OUT_F0 |
| Q0P_HALTGTREQDES60 | output | TCELL21:OUT_Q3 |
| Q0P_HALTGTREQDES61 | output | TCELL22:OUT_Q5 |
| Q0P_HALTGTREQDES62 | output | TCELL23:OUT_F2 |
| Q0P_HALTGTREQDES63 | output | TCELL29:OUT_F1 |
| Q0P_HALTGTREQDES64 | output | TCELL29:OUT_F0 |
| Q0P_HALTGTREQDES65 | output | TCELL28:OUT_Q4 |
| Q0P_HALTGTREQDES66 | output | TCELL24:OUT_Q6 |
| Q0P_HALTGTREQDES67 | output | TCELL28:OUT_Q2 |
| Q0P_HALTGTREQDES68 | output | TCELL22:OUT_Q6 |
| Q0P_HALTGTREQDES69 | output | TCELL27:OUT_Q0 |
| Q0P_HALTGTREQDES7 | output | TCELL18:OUT_Q7 |
| Q0P_HALTGTREQDES70 | output | TCELL27:OUT_Q5 |
| Q0P_HALTGTREQDES71 | output | TCELL28:OUT_F5 |
| Q0P_HALTGTREQDES72 | output | TCELL28:OUT_Q6 |
| Q0P_HALTGTREQDES73 | output | TCELL27:OUT_Q4 |
| Q0P_HALTGTREQDES74 | output | TCELL28:OUT_F4 |
| Q0P_HALTGTREQDES75 | output | TCELL28:OUT_F1 |
| Q0P_HALTGTREQDES76 | output | TCELL22:OUT_F4 |
| Q0P_HALTGTREQDES77 | output | TCELL23:OUT_F7 |
| Q0P_HALTGTREQDES78 | output | TCELL27:OUT_Q1 |
| Q0P_HALTGTREQDES79 | output | TCELL28:OUT_Q0 |
| Q0P_HALTGTREQDES8 | output | TCELL18:OUT_Q6 |
| Q0P_HALTGTREQDES80 | output | TCELL27:OUT_F6 |
| Q0P_HALTGTREQDES81 | output | TCELL21:OUT_Q4 |
| Q0P_HALTGTREQDES82 | output | TCELL28:OUT_F0 |
| Q0P_HALTGTREQDES83 | output | TCELL28:OUT_F7 |
| Q0P_HALTGTREQDES84 | output | TCELL27:OUT_Q3 |
| Q0P_HALTGTREQDES85 | output | TCELL28:OUT_F3 |
| Q0P_HALTGTREQDES86 | output | TCELL29:OUT_F2 |
| Q0P_HALTGTREQDES87 | output | TCELL27:OUT_Q7 |
| Q0P_HALTGTREQDES88 | output | TCELL28:OUT_Q5 |
| Q0P_HALTGTREQDES89 | output | TCELL23:OUT_F3 |
| Q0P_HALTGTREQDES9 | output | TCELL21:OUT_Q0 |
| Q0P_HALTGTREQDES90 | output | TCELL22:OUT_Q3 |
| Q0P_HALTGTREQDES91 | output | TCELL21:OUT_Q7 |
| Q0P_HALTGTREQDES92 | output | TCELL29:OUT_F3 |
| Q0P_HALTGTREQDES93 | output | TCELL24:OUT_Q7 |
| Q0P_HALTGTREQDES94 | output | TCELL28:OUT_Q7 |
| Q0P_HALTGTREQDES95 | output | TCELL27:OUT_F2 |
| Q0P_HALTGTREQDES96 | output | TCELL27:OUT_F1 |
| Q0P_HALTGTREQDES97 | output | TCELL22:OUT_Q1 |
| Q0P_HALTGTREQDES98 | output | TCELL28:OUT_F6 |
| Q0P_HALTGTREQDES99 | output | TCELL27:OUT_F5 |
| Q0P_HALTGTREQMBA0 | output | TCELL20:OUT_F4 |
| Q0P_HALTGTREQMBA1 | output | TCELL20:OUT_F3 |
| Q0P_HALTGTREQMBA2 | output | TCELL20:OUT_F2 |
| Q0P_HALTGTREQMBA3 | output | TCELL20:OUT_F1 |
| Q0P_HALTGTREQMBA4 | output | TCELL20:OUT_F0 |
| Q0P_HALTGTREQMBA5 | output | TCELL19:OUT_Q5 |
| Q0P_HALTGTREQTPHPRESENT | output | TCELL18:OUT_F1 |
| Q0P_HALTGTREQTPHSTTAG0 | output | TCELL20:OUT_Q6 |
| Q0P_HALTGTREQTPHSTTAG1 | output | TCELL20:OUT_Q5 |
| Q0P_HALTGTREQTPHSTTAG2 | output | TCELL20:OUT_Q4 |
| Q0P_HALTGTREQTPHSTTAG3 | output | TCELL20:OUT_Q3 |
| Q0P_HALTGTREQTPHSTTAG4 | output | TCELL20:OUT_Q2 |
| Q0P_HALTGTREQTPHSTTAG5 | output | TCELL20:OUT_Q1 |
| Q0P_HALTGTREQTPHSTTAG6 | output | TCELL20:OUT_Q0 |
| Q0P_HALTGTREQTPHSTTAG7 | output | TCELL20:OUT_F7 |
| Q0P_HALTGTREQTPHTYPE0 | output | TCELL20:OUT_F6 |
| Q0P_HALTGTREQTPHTYPE1 | output | TCELL20:OUT_F5 |
| Q0P_HALTGTWBVLD0 | output | TCELL21:OUT_F6 |
| Q0P_HALTGTWBVLD1 | output | TCELL21:OUT_F5 |
| Q0P_HALTGTWBVLD2 | output | TCELL21:OUT_F4 |
| Q0P_HALTGTWBVLD3 | output | TCELL21:OUT_F3 |
| Q0P_HALTGTWBVLD4 | output | TCELL21:OUT_F2 |
| Q0P_HALTGTWBVLD5 | output | TCELL21:OUT_F1 |
| Q0P_HALTGTWBVLD6 | output | TCELL21:OUT_F0 |
| Q0P_HALTGTWBVLD7 | output | TCELL20:OUT_Q7 |
| Q0P_HALTGTWDATVLD | output | TCELL18:OUT_F2 |
| Q0P_HALTGTWEOP | output | TCELL18:OUT_F3 |
| Q0P_HALTGTWRDY | input | TCELL38:IMUX_C0 |
| Q0P_HALTSTREQATTR0 | output | TCELL19:OUT_Q4 |
| Q0P_HALTSTREQATTR1 | output | TCELL19:OUT_Q3 |
| Q0P_HALTSTREQATTR2 | output | TCELL19:OUT_Q2 |
| Q0P_HOTRSTIN | input | TCELL30:IMUX_LSR0 |
| Q0P_HOTRSTOUT | output | TCELL46:OUT_F5 |
| Q0P_INTACK | output | TCELL33:OUT_Q5 |
| Q0P_INTAI | input | TCELL44:IMUX_D5 |
| Q0P_INTAO | output | TCELL23:OUT_Q1 |
| Q0P_INTBI | input | TCELL47:IMUX_C3 |
| Q0P_INTBO | output | TCELL23:OUT_Q5 |
| Q0P_INTCI | input | TCELL47:IMUX_C4 |
| Q0P_INTCO | output | TCELL22:OUT_F2 |
| Q0P_INTDI | input | TCELL47:IMUX_C5 |
| Q0P_INTDO | output | TCELL22:OUT_F6 |
| Q0P_INTPENDSTS | input | TCELL47:IMUX_C6 |
| Q0P_LCLINT | output | TCELL42:OUT_F2 |
| Q0P_LNKDWNRSTOUT | output | TCELL45:OUT_Q1 |
| Q0P_LNKPWRSTATE0 | output | TCELL46:OUT_F3 |
| Q0P_LNKPWRSTATE1 | output | TCELL45:OUT_Q3 |
| Q0P_LNKPWRSTATE2 | output | TCELL45:OUT_F7 |
| Q0P_LNKPWRSTATE3 | output | TCELL44:OUT_F7 |
| Q0P_LNKSTS0 | output | TCELL43:OUT_Q6 |
| Q0P_LNKSTS1 | output | TCELL45:OUT_F4 |
| Q0P_LTSSMSTATE0 | output | TCELL43:OUT_Q7 |
| Q0P_LTSSMSTATE1 | output | TCELL44:OUT_F1 |
| Q0P_LTSSMSTATE2 | output | TCELL44:OUT_F3 |
| Q0P_LTSSMSTATE3 | output | TCELL44:OUT_F6 |
| Q0P_LTSSMSTATE4 | output | TCELL44:OUT_F0 |
| Q0P_LTSSMSTATE5 | output | TCELL43:OUT_Q3 |
| Q0P_MAXPYLDSIZE0 | output | TCELL45:OUT_F6 |
| Q0P_MAXPYLDSIZE1 | output | TCELL45:OUT_Q7 |
| Q0P_MAXPYLDSIZE2 | output | TCELL45:OUT_Q0 |
| Q0P_MAXREADREQSIZE0 | output | TCELL41:OUT_Q6 |
| Q0P_MAXREADREQSIZE1 | output | TCELL38:OUT_F2 |
| Q0P_MAXREADREQSIZE2 | output | TCELL40:OUT_Q5 |
| Q0P_MBISTCLK | input | TCELL27:IMUX_CLK1_DELAY |
| Q0P_MBISTMODE | input | TCELL27:IMUX_LSR0 |
| Q0P_MBISTRSTN | input | TCELL28:IMUX_LSR1 |
| Q0P_MSIASRTINT0 | input | TCELL50:IMUX_C6 |
| Q0P_MSIASRTINT1 | input | TCELL51:IMUX_B2 |
| Q0P_MSIASRTINT10 | input | TCELL50:IMUX_C7 |
| Q0P_MSIASRTINT11 | input | TCELL51:IMUX_A2 |
| Q0P_MSIASRTINT12 | input | TCELL51:IMUX_B4 |
| Q0P_MSIASRTINT13 | input | TCELL51:IMUX_A6 |
| Q0P_MSIASRTINT14 | input | TCELL50:IMUX_D2 |
| Q0P_MSIASRTINT15 | input | TCELL51:IMUX_A5 |
| Q0P_MSIASRTINT16 | input | TCELL51:IMUX_A4 |
| Q0P_MSIASRTINT17 | input | TCELL50:IMUX_D4 |
| Q0P_MSIASRTINT18 | input | TCELL50:IMUX_D3 |
| Q0P_MSIASRTINT19 | input | TCELL51:IMUX_D4 |
| Q0P_MSIASRTINT2 | input | TCELL51:IMUX_D2 |
| Q0P_MSIASRTINT20 | input | TCELL52:IMUX_A7 |
| Q0P_MSIASRTINT21 | input | TCELL51:IMUX_D5 |
| Q0P_MSIASRTINT22 | input | TCELL52:IMUX_A4 |
| Q0P_MSIASRTINT23 | input | TCELL52:IMUX_A3 |
| Q0P_MSIASRTINT24 | input | TCELL51:IMUX_C7 |
| Q0P_MSIASRTINT25 | input | TCELL51:IMUX_D7 |
| Q0P_MSIASRTINT26 | input | TCELL51:IMUX_C6 |
| Q0P_MSIASRTINT27 | input | TCELL51:IMUX_B5 |
| Q0P_MSIASRTINT28 | input | TCELL51:IMUX_B3 |
| Q0P_MSIASRTINT29 | input | TCELL51:IMUX_A3 |
| Q0P_MSIASRTINT3 | input | TCELL51:IMUX_C4 |
| Q0P_MSIASRTINT30 | input | TCELL50:IMUX_D6 |
| Q0P_MSIASRTINT31 | input | TCELL50:IMUX_D7 |
| Q0P_MSIASRTINT4 | input | TCELL50:IMUX_D5 |
| Q0P_MSIASRTINT5 | input | TCELL51:IMUX_C5 |
| Q0P_MSIASRTINT6 | input | TCELL51:IMUX_B6 |
| Q0P_MSIASRTINT7 | input | TCELL51:IMUX_C3 |
| Q0P_MSIASRTINT8 | input | TCELL51:IMUX_A7 |
| Q0P_MSIASRTINT9 | input | TCELL51:IMUX_C2 |
| Q0P_MSIATTRIN0 | input | TCELL49:IMUX_D3 |
| Q0P_MSIATTRIN1 | input | TCELL49:IMUX_D2 |
| Q0P_MSIATTRIN2 | input | TCELL45:IMUX_A3 |
| Q0P_MSIEN | output | TCELL33:OUT_Q6 |
| Q0P_MSIMSGABRT | output | TCELL42:OUT_F7 |
| Q0P_MSIMSGSENT | output | TCELL42:OUT_Q2 |
| Q0P_MSIREQTPHPRESENT | input | TCELL48:IMUX_D3 |
| Q0P_MSIREQTPHSTTAG0 | input | TCELL50:IMUX_B6 |
| Q0P_MSIREQTPHSTTAG1 | input | TCELL48:IMUX_D2 |
| Q0P_MSIREQTPHSTTAG2 | input | TCELL48:IMUX_C7 |
| Q0P_MSIREQTPHSTTAG3 | input | TCELL49:IMUX_A7 |
| Q0P_MSIREQTPHSTTAG4 | input | TCELL48:IMUX_D4 |
| Q0P_MSIREQTPHSTTAG5 | input | TCELL50:IMUX_B2 |
| Q0P_MSIREQTPHSTTAG6 | input | TCELL49:IMUX_B2 |
| Q0P_MSIREQTPHSTTAG7 | input | TCELL50:IMUX_A6 |
| Q0P_MSIREQTPHTYPE0 | input | TCELL49:IMUX_D4 |
| Q0P_MSIREQTPHTYPE1 | input | TCELL48:IMUX_D6 |
| Q0P_MSIVECCNT0 | output | TCELL33:OUT_Q3 |
| Q0P_MSIVECCNT1 | output | TCELL33:OUT_F5 |
| Q0P_MSIVECCNT2 | output | TCELL33:OUT_Q1 |
| Q0P_MSIXATTRIN0 | input | TCELL47:IMUX_D3 |
| Q0P_MSIXATTRIN1 | input | TCELL47:IMUX_D2 |
| Q0P_MSIXATTRIN2 | input | TCELL46:IMUX_A4 |
| Q0P_MSIXEN | output | TCELL41:OUT_Q5 |
| Q0P_MSIXMASK | output | TCELL40:OUT_F4 |
| Q0P_MSIXMSGADDR0 | input | TCELL48:IMUX_D7 |
| Q0P_MSIXMSGADDR1 | input | TCELL49:IMUX_A2 |
| Q0P_MSIXMSGADDR10 | input | TCELL49:IMUX_C3 |
| Q0P_MSIXMSGADDR11 | input | TCELL49:IMUX_C6 |
| Q0P_MSIXMSGADDR12 | input | TCELL50:IMUX_B3 |
| Q0P_MSIXMSGADDR13 | input | TCELL49:IMUX_C7 |
| Q0P_MSIXMSGADDR14 | input | TCELL49:IMUX_C5 |
| Q0P_MSIXMSGADDR15 | input | TCELL49:IMUX_B7 |
| Q0P_MSIXMSGADDR16 | input | TCELL50:IMUX_A4 |
| Q0P_MSIXMSGADDR17 | input | TCELL49:IMUX_D7 |
| Q0P_MSIXMSGADDR18 | input | TCELL49:IMUX_B6 |
| Q0P_MSIXMSGADDR19 | input | TCELL50:IMUX_A3 |
| Q0P_MSIXMSGADDR2 | input | TCELL49:IMUX_A3 |
| Q0P_MSIXMSGADDR20 | input | TCELL49:IMUX_D6 |
| Q0P_MSIXMSGADDR21 | input | TCELL50:IMUX_B7 |
| Q0P_MSIXMSGADDR22 | input | TCELL50:IMUX_C4 |
| Q0P_MSIXMSGADDR23 | input | TCELL50:IMUX_C5 |
| Q0P_MSIXMSGADDR24 | input | TCELL50:IMUX_C2 |
| Q0P_MSIXMSGADDR25 | input | TCELL50:IMUX_A5 |
| Q0P_MSIXMSGADDR26 | input | TCELL49:IMUX_D5 |
| Q0P_MSIXMSGADDR27 | input | TCELL50:IMUX_B5 |
| Q0P_MSIXMSGADDR28 | input | TCELL50:IMUX_A7 |
| Q0P_MSIXMSGADDR29 | input | TCELL50:IMUX_B4 |
| Q0P_MSIXMSGADDR3 | input | TCELL49:IMUX_A4 |
| Q0P_MSIXMSGADDR30 | input | TCELL50:IMUX_A2 |
| Q0P_MSIXMSGADDR31 | input | TCELL50:IMUX_C3 |
| Q0P_MSIXMSGADDR32 | input | TCELL53:IMUX_B3 |
| Q0P_MSIXMSGADDR33 | input | TCELL53:IMUX_A7 |
| Q0P_MSIXMSGADDR34 | input | TCELL53:IMUX_B2 |
| Q0P_MSIXMSGADDR35 | input | TCELL53:IMUX_A4 |
| Q0P_MSIXMSGADDR36 | input | TCELL53:IMUX_A5 |
| Q0P_MSIXMSGADDR37 | input | TCELL52:IMUX_B4 |
| Q0P_MSIXMSGADDR38 | input | TCELL53:IMUX_A3 |
| Q0P_MSIXMSGADDR39 | input | TCELL53:IMUX_A2 |
| Q0P_MSIXMSGADDR4 | input | TCELL49:IMUX_A5 |
| Q0P_MSIXMSGADDR40 | input | TCELL52:IMUX_B5 |
| Q0P_MSIXMSGADDR41 | input | TCELL53:IMUX_A6 |
| Q0P_MSIXMSGADDR42 | input | TCELL52:IMUX_D5 |
| Q0P_MSIXMSGADDR43 | input | TCELL52:IMUX_D6 |
| Q0P_MSIXMSGADDR44 | input | TCELL52:IMUX_C5 |
| Q0P_MSIXMSGADDR45 | input | TCELL52:IMUX_B7 |
| Q0P_MSIXMSGADDR46 | input | TCELL52:IMUX_C6 |
| Q0P_MSIXMSGADDR47 | input | TCELL52:IMUX_C4 |
| Q0P_MSIXMSGADDR48 | input | TCELL52:IMUX_D7 |
| Q0P_MSIXMSGADDR49 | input | TCELL52:IMUX_B6 |
| Q0P_MSIXMSGADDR5 | input | TCELL49:IMUX_A6 |
| Q0P_MSIXMSGADDR50 | input | TCELL52:IMUX_D3 |
| Q0P_MSIXMSGADDR51 | input | TCELL52:IMUX_C3 |
| Q0P_MSIXMSGADDR52 | input | TCELL52:IMUX_C7 |
| Q0P_MSIXMSGADDR53 | input | TCELL52:IMUX_C2 |
| Q0P_MSIXMSGADDR54 | input | TCELL52:IMUX_D4 |
| Q0P_MSIXMSGADDR55 | input | TCELL52:IMUX_D2 |
| Q0P_MSIXMSGADDR56 | input | TCELL52:IMUX_A6 |
| Q0P_MSIXMSGADDR57 | input | TCELL52:IMUX_B3 |
| Q0P_MSIXMSGADDR58 | input | TCELL52:IMUX_B2 |
| Q0P_MSIXMSGADDR59 | input | TCELL52:IMUX_A5 |
| Q0P_MSIXMSGADDR6 | input | TCELL49:IMUX_B4 |
| Q0P_MSIXMSGADDR60 | input | TCELL51:IMUX_D3 |
| Q0P_MSIXMSGADDR61 | input | TCELL52:IMUX_A2 |
| Q0P_MSIXMSGADDR62 | input | TCELL51:IMUX_D6 |
| Q0P_MSIXMSGADDR63 | input | TCELL51:IMUX_B7 |
| Q0P_MSIXMSGADDR7 | input | TCELL49:IMUX_C2 |
| Q0P_MSIXMSGADDR8 | input | TCELL49:IMUX_B3 |
| Q0P_MSIXMSGADDR9 | input | TCELL49:IMUX_B5 |
| Q0P_MSIXMSGDAT0 | input | TCELL47:IMUX_A6 |
| Q0P_MSIXMSGDAT1 | input | TCELL47:IMUX_A5 |
| Q0P_MSIXMSGDAT10 | input | TCELL46:IMUX_A7 |
| Q0P_MSIXMSGDAT11 | input | TCELL46:IMUX_C4 |
| Q0P_MSIXMSGDAT12 | input | TCELL47:IMUX_A7 |
| Q0P_MSIXMSGDAT13 | input | TCELL47:IMUX_A4 |
| Q0P_MSIXMSGDAT14 | input | TCELL47:IMUX_A3 |
| Q0P_MSIXMSGDAT15 | input | TCELL46:IMUX_D6 |
| Q0P_MSIXMSGDAT16 | input | TCELL46:IMUX_D5 |
| Q0P_MSIXMSGDAT17 | input | TCELL46:IMUX_D4 |
| Q0P_MSIXMSGDAT18 | input | TCELL46:IMUX_B7 |
| Q0P_MSIXMSGDAT19 | input | TCELL47:IMUX_A2 |
| Q0P_MSIXMSGDAT2 | input | TCELL47:IMUX_B3 |
| Q0P_MSIXMSGDAT20 | input | TCELL46:IMUX_C5 |
| Q0P_MSIXMSGDAT21 | input | TCELL46:IMUX_C2 |
| Q0P_MSIXMSGDAT22 | input | TCELL46:IMUX_C6 |
| Q0P_MSIXMSGDAT23 | input | TCELL46:IMUX_B5 |
| Q0P_MSIXMSGDAT24 | input | TCELL46:IMUX_D2 |
| Q0P_MSIXMSGDAT25 | input | TCELL46:IMUX_D3 |
| Q0P_MSIXMSGDAT26 | input | TCELL46:IMUX_D7 |
| Q0P_MSIXMSGDAT27 | input | TCELL46:IMUX_B2 |
| Q0P_MSIXMSGDAT28 | input | TCELL46:IMUX_B4 |
| Q0P_MSIXMSGDAT29 | input | TCELL46:IMUX_C3 |
| Q0P_MSIXMSGDAT3 | input | TCELL47:IMUX_B6 |
| Q0P_MSIXMSGDAT30 | input | TCELL46:IMUX_B3 |
| Q0P_MSIXMSGDAT31 | input | TCELL46:IMUX_C7 |
| Q0P_MSIXMSGDAT4 | input | TCELL46:IMUX_B6 |
| Q0P_MSIXMSGDAT5 | input | TCELL47:IMUX_B5 |
| Q0P_MSIXMSGDAT6 | input | TCELL47:IMUX_B2 |
| Q0P_MSIXMSGDAT7 | input | TCELL47:IMUX_B4 |
| Q0P_MSIXMSGDAT8 | input | TCELL47:IMUX_C2 |
| Q0P_MSIXMSGDAT9 | input | TCELL47:IMUX_B7 |
| Q0P_MSIXMSGSENT | output | TCELL46:OUT_F4 |
| Q0P_MSIXMSGVLD | input | TCELL49:IMUX_C4 |
| Q0P_MSIXREQTPHPRESENT | input | TCELL48:IMUX_A2 |
| Q0P_MSIXREQTPHSTTAG0 | input | TCELL48:IMUX_C3 |
| Q0P_MSIXREQTPHSTTAG1 | input | TCELL48:IMUX_B2 |
| Q0P_MSIXREQTPHSTTAG2 | input | TCELL48:IMUX_A6 |
| Q0P_MSIXREQTPHSTTAG3 | input | TCELL48:IMUX_C2 |
| Q0P_MSIXREQTPHSTTAG4 | input | TCELL48:IMUX_A3 |
| Q0P_MSIXREQTPHSTTAG5 | input | TCELL48:IMUX_C6 |
| Q0P_MSIXREQTPHSTTAG6 | input | TCELL48:IMUX_B4 |
| Q0P_MSIXREQTPHSTTAG7 | input | TCELL48:IMUX_B6 |
| Q0P_MSIXREQTPHTYPE0 | input | TCELL47:IMUX_D7 |
| Q0P_MSIXREQTPHTYPE1 | input | TCELL47:IMUX_D5 |
| Q0P_NEGLNKWIDTH0 | output | TCELL45:OUT_F3 |
| Q0P_NEGLNKWIDTH1 | output | TCELL45:OUT_F5 |
| Q0P_NEGSPEED | output | TCELL45:OUT_Q2 |
| Q0P_NFTLERROUT | output | TCELL41:OUT_F7 |
| Q0P_PWRSTATECHNGACK | input | TCELL46:IMUX_A6 |
| Q0P_PWRSTATECHNGINT | output | TCELL30:OUT_F5 |
| Q0P_RCBSTS | output | TCELL39:OUT_Q7 |
| Q0P_RSTN | input | TCELL29:IMUX_LSR0 |
| Q0P_SCANCLK | input | TCELL27:IMUX_CLK0_DELAY |
| Q0P_SCANENA | input | TCELL29:IMUX_LSR1 |
| Q0P_SCANI0 | input | TCELL28:IMUX_CE1 |
| Q0P_SCANI1 | input | TCELL31:IMUX_CE3 |
| Q0P_SCANI10 | input | TCELL27:IMUX_CE2 |
| Q0P_SCANI11 | input | TCELL28:IMUX_CE2 |
| Q0P_SCANI12 | input | TCELL29:IMUX_CE1 |
| Q0P_SCANI13 | input | TCELL32:IMUX_CE0 |
| Q0P_SCANI14 | input | TCELL31:IMUX_CE1 |
| Q0P_SCANI15 | input | TCELL32:IMUX_CE2 |
| Q0P_SCANI16 | input | TCELL31:IMUX_CE0 |
| Q0P_SCANI17 | input | TCELL28:IMUX_CE3 |
| Q0P_SCANI18 | input | TCELL29:IMUX_CE2 |
| Q0P_SCANI19 | input | TCELL27:IMUX_CE0 |
| Q0P_SCANI2 | input | TCELL30:IMUX_CE3 |
| Q0P_SCANI20 | input | TCELL27:IMUX_CE3 |
| Q0P_SCANI21 | input | TCELL31:IMUX_CE2 |
| Q0P_SCANI22 | input | TCELL33:IMUX_CE0 |
| Q0P_SCANI23 | input | TCELL32:IMUX_CE3 |
| Q0P_SCANI24 | input | TCELL28:IMUX_CE0 |
| Q0P_SCANI25 | input | TCELL30:IMUX_CE2 |
| Q0P_SCANI26 | input | TCELL30:IMUX_CE1 |
| Q0P_SCANI3 | input | TCELL32:IMUX_CE1 |
| Q0P_SCANI4 | input | TCELL33:IMUX_CE1 |
| Q0P_SCANI5 | input | TCELL33:IMUX_CE2 |
| Q0P_SCANI6 | input | TCELL30:IMUX_CE0 |
| Q0P_SCANI7 | input | TCELL29:IMUX_CE3 |
| Q0P_SCANI8 | input | TCELL29:IMUX_CE0 |
| Q0P_SCANI9 | input | TCELL27:IMUX_CE1 |
| Q0P_SCANMODE | input | TCELL28:IMUX_LSR0 |
| Q0P_SCANO0 | output | TCELL45:OUT_Q4 |
| Q0P_SCANO1 | output | TCELL22:OUT_F1 |
| Q0P_SCANO10 | output | TCELL41:OUT_Q2 |
| Q0P_SCANO11 | output | TCELL21:OUT_F7 |
| Q0P_SCANO12 | output | TCELL42:OUT_Q5 |
| Q0P_SCANO13 | output | TCELL44:OUT_F5 |
| Q0P_SCANO14 | output | TCELL30:OUT_F2 |
| Q0P_SCANO15 | output | TCELL45:OUT_Q6 |
| Q0P_SCANO16 | output | TCELL45:OUT_Q5 |
| Q0P_SCANO17 | output | TCELL44:OUT_Q0 |
| Q0P_SCANO18 | output | TCELL21:OUT_Q6 |
| Q0P_SCANO19 | output | TCELL30:OUT_Q5 |
| Q0P_SCANO2 | output | TCELL21:OUT_Q1 |
| Q0P_SCANO20 | output | TCELL18:OUT_F0 |
| Q0P_SCANO21 | output | TCELL21:OUT_Q2 |
| Q0P_SCANO22 | output | TCELL29:OUT_Q7 |
| Q0P_SCANO23 | output | TCELL46:OUT_F6 |
| Q0P_SCANO24 | output | TCELL46:OUT_F2 |
| Q0P_SCANO3 | output | TCELL44:OUT_F2 |
| Q0P_SCANO4 | output | TCELL43:OUT_F0 |
| Q0P_SCANO5 | output | TCELL32:OUT_Q6 |
| Q0P_SCANO6 | output | TCELL35:OUT_Q1 |
| Q0P_SCANO7 | output | TCELL33:OUT_Q4 |
| Q0P_SCANO8 | output | TCELL32:OUT_F5 |
| Q0P_SCANO9 | output | TCELL33:OUT_Q7 |
| Q0P_SCANRSTN | input | TCELL27:IMUX_LSR1 |
| Q0P_TPHREQENABLE | output | TCELL42:OUT_Q0 |
| Q0P_TPHSTMODE0 | output | TCELL41:OUT_F2 |
| Q0P_TPHSTMODE1 | output | TCELL42:OUT_F0 |
| Q0P_TPHSTMODE2 | output | TCELL40:OUT_Q6 |
| Q0P_UNCORRERRIN | input | TCELL48:IMUX_D5 |
| Q0_FCDFECOEFF0_0 | input | TCELL2:IMUX_A0 |
| Q0_FCDFECOEFF0_1 | input | TCELL1:IMUX_A7 |
| Q0_FCDFECOEFF0_2 | input | TCELL1:IMUX_A6 |
| Q0_FCDFECOEFF0_3 | input | TCELL1:IMUX_D3 |
| Q0_FCDFECOEFF0_4 | input | TCELL1:IMUX_D2 |
| Q0_FCDFECOEFF0_5 | input | TCELL1:IMUX_D1 |
| Q0_FCDFECOEFF0_6 | input | TCELL1:IMUX_D0 |
| Q0_FCDFECOEFF0_7 | input | TCELL0:IMUX_D7 |
| Q0_FCDFECOEFF1_0 | input | TCELL2:IMUX_B2 |
| Q0_FCDFECOEFF1_1 | input | TCELL2:IMUX_B1 |
| Q0_FCDFECOEFF1_2 | input | TCELL2:IMUX_B0 |
| Q0_FCDFECOEFF1_3 | input | TCELL1:IMUX_B7 |
| Q0_FCDFECOEFF1_4 | input | TCELL1:IMUX_B6 |
| Q0_FCDFECOEFF1_5 | input | TCELL2:IMUX_A3 |
| Q0_FCDFECOEFF1_6 | input | TCELL2:IMUX_A2 |
| Q0_FCDFECOEFF1_7 | input | TCELL2:IMUX_A1 |
| Q0_FCDFECOEFF2_0 | input | TCELL1:IMUX_D6 |
| Q0_FCDFECOEFF2_1 | input | TCELL2:IMUX_C3 |
| Q0_FCDFECOEFF2_2 | input | TCELL2:IMUX_C2 |
| Q0_FCDFECOEFF2_3 | input | TCELL2:IMUX_C1 |
| Q0_FCDFECOEFF2_4 | input | TCELL2:IMUX_C0 |
| Q0_FCDFECOEFF2_5 | input | TCELL1:IMUX_C7 |
| Q0_FCDFECOEFF2_6 | input | TCELL1:IMUX_C6 |
| Q0_FCDFECOEFF2_7 | input | TCELL2:IMUX_B3 |
| Q0_FCDFECOEFF3_0 | input | TCELL3:IMUX_A0 |
| Q0_FCDFECOEFF3_1 | input | TCELL2:IMUX_A7 |
| Q0_FCDFECOEFF3_2 | input | TCELL2:IMUX_A6 |
| Q0_FCDFECOEFF3_3 | input | TCELL2:IMUX_D3 |
| Q0_FCDFECOEFF3_4 | input | TCELL2:IMUX_D2 |
| Q0_FCDFECOEFF3_5 | input | TCELL2:IMUX_D1 |
| Q0_FCDFECOEFF3_6 | input | TCELL2:IMUX_D0 |
| Q0_FCDFECOEFF3_7 | input | TCELL1:IMUX_D7 |
| Q0_FCDFECOEFF4_0 | input | TCELL3:IMUX_B2 |
| Q0_FCDFECOEFF4_1 | input | TCELL3:IMUX_B1 |
| Q0_FCDFECOEFF4_2 | input | TCELL3:IMUX_B0 |
| Q0_FCDFECOEFF4_3 | input | TCELL2:IMUX_B7 |
| Q0_FCDFECOEFF4_4 | input | TCELL2:IMUX_B6 |
| Q0_FCDFECOEFF4_5 | input | TCELL3:IMUX_A3 |
| Q0_FCDFECOEFF4_6 | input | TCELL3:IMUX_A2 |
| Q0_FCDFECOEFF4_7 | input | TCELL3:IMUX_A1 |
| Q0_FCDFECOEFF5_0 | input | TCELL2:IMUX_D6 |
| Q0_FCDFECOEFF5_1 | input | TCELL3:IMUX_C3 |
| Q0_FCDFECOEFF5_2 | input | TCELL3:IMUX_C2 |
| Q0_FCDFECOEFF5_3 | input | TCELL3:IMUX_C1 |
| Q0_FCDFECOEFF5_4 | input | TCELL3:IMUX_C0 |
| Q0_FCDFECOEFF5_5 | input | TCELL2:IMUX_C7 |
| Q0_FCDFECOEFF5_6 | input | TCELL2:IMUX_C6 |
| Q0_FCDFECOEFF5_7 | input | TCELL3:IMUX_B3 |
| Q0_FCDFESIGN1 | input | TCELL3:IMUX_D3 |
| Q0_FCDFESIGN2 | input | TCELL3:IMUX_D2 |
| Q0_FCDFESIGN3 | input | TCELL3:IMUX_D1 |
| Q0_FCDFESIGN4 | input | TCELL3:IMUX_D0 |
| Q0_FCDFESIGN5 | input | TCELL2:IMUX_D7 |
| Q0_FCMPWRUP | input | TCELL0:IMUX_A7 |
| Q0_FCMRST | input | TCELL0:IMUX_C0 |
| Q0_FCSCANMODE | input | TCELL1:IMUX_C2 |
| Q0_FDDFECHSEL0 | input | TCELL0:IMUX_D6 |
| Q0_FDDFECHSEL1 | input | TCELL1:IMUX_C3 |
| Q0_FDDFEDATA0 | output | TCELL4:OUT_F6 |
| Q0_FDDFEDATA1 | output | TCELL4:OUT_Q5 |
| Q0_FDDFEDATA2 | output | TCELL4:OUT_Q4 |
| Q0_FDDFEDATA3 | output | TCELL4:OUT_Q3 |
| Q0_FDDFEDATA4 | output | TCELL4:OUT_Q2 |
| Q0_FDDFEDATA5 | output | TCELL4:OUT_Q1 |
| Q0_FDDFEDATA6 | output | TCELL4:OUT_Q0 |
| Q0_FDDFEDATA7 | output | TCELL3:OUT_Q7 |
| Q0_FDDFEDATA8 | output | TCELL3:OUT_Q6 |
| Q0_FDDFEDATA9 | output | TCELL4:OUT_F5 |
| Q0_FDDFEERR0 | output | TCELL5:OUT_Q0 |
| Q0_FDDFEERR1 | output | TCELL4:OUT_Q7 |
| Q0_FDDFEERR2 | output | TCELL4:OUT_Q6 |
| Q0_FDDFEERR3 | output | TCELL5:OUT_F5 |
| Q0_FDDFEERR4 | output | TCELL5:OUT_F4 |
| Q0_FDDFEERR5 | output | TCELL5:OUT_F3 |
| Q0_FDDFEERR6 | output | TCELL5:OUT_F2 |
| Q0_FDDFEERR7 | output | TCELL5:OUT_F1 |
| Q0_FDDFEERR8 | output | TCELL5:OUT_F0 |
| Q0_FDDFEERR9 | output | TCELL4:OUT_F7 |
| Q0_FIGRPFBRRCLK0 | input | TCELL14:IMUX_CLK1_DELAY |
| Q0_FIGRPFBRRCLK1 | input | TCELL14:IMUX_CLK0_DELAY |
| Q0_FIGRPFBTWCLK0 | input | TCELL15:IMUX_CLK1_DELAY |
| Q0_FIGRPFBTWCLK1 | input | TCELL15:IMUX_CLK0_DELAY |
| Q0_FIRXTESTCLK | input | TCELL16:IMUX_CLK1_DELAY |
| Q0_FISYNCCLK | input | TCELL16:IMUX_CLK0_DELAY |
| Q0_FITMRCLK | input | TCELL1:IMUX_CLK0_DELAY |
| Q0_FITXTESTCLK | input | TCELL0:IMUX_CLK1_DELAY |
| Q0_FOREFCLK2FPGA | output | TCELL4:OUT_F0 |
| Q0_HSPLLLOL | output | TCELL2:OUT_F6 |
| Q0_HSPLLPWRUP | input | TCELL1:IMUX_A0 |
| Q0_HSPLLREFCLKI | input | TCELL7:IMUX_CLK0_DELAY |
| Q0_HSPLLRST | input | TCELL2:IMUX_LSR1 |
| Q0_LSPLLLOL | output | TCELL2:OUT_F7 |
| Q0_LSPLLPWRUP | input | TCELL1:IMUX_A1 |
| Q0_LSPLLREFCLKI | input | TCELL7:IMUX_CLK1_DELAY |
| Q0_LSPLLRST | input | TCELL2:IMUX_LSR0 |
Bel wires
| Wire | Pins |
|---|---|
| TCELL0:IMUX_A0 | SERDES.Q0CH0_FCLDRTXEN |
| TCELL0:IMUX_A1 | SERDES.Q0CH1_FCLDRTXEN |
| TCELL0:IMUX_A2 | SERDES.Q0CH2_FCLDRTXEN |
| TCELL0:IMUX_A3 | SERDES.Q0CH3_FCLDRTXEN |
| TCELL0:IMUX_A6 | SERDES.Q0CH3_FCRXPWRUP |
| TCELL0:IMUX_A7 | SERDES.Q0_FCMPWRUP |
| TCELL0:IMUX_B0 | SERDES.Q0CH0_FCALIGNEN |
| TCELL0:IMUX_B1 | SERDES.Q0CH1_FCALIGNEN |
| TCELL0:IMUX_B2 | SERDES.Q0CH2_FCALIGNEN |
| TCELL0:IMUX_B3 | SERDES.Q0CH3_FCALIGNEN |
| TCELL0:IMUX_B6 | SERDES.Q0CH0_FCRATE0 |
| TCELL0:IMUX_B7 | SERDES.Q0CH1_FCRATE2 |
| TCELL0:IMUX_C0 | SERDES.Q0_FCMRST |
| TCELL0:IMUX_C1 | SERDES.Q0CH0_FCTXPWRUP |
| TCELL0:IMUX_C2 | SERDES.Q0CH1_FCTXPWRUP |
| TCELL0:IMUX_C3 | SERDES.Q0CH2_FCTXPWRUP |
| TCELL0:IMUX_C6 | SERDES.Q0CH2_FCRATE0 |
| TCELL0:IMUX_C7 | SERDES.Q0CH3_FCRATE2 |
| TCELL0:IMUX_D0 | SERDES.Q0CH3_FCTXPWRUP |
| TCELL0:IMUX_D1 | SERDES.Q0CH0_FCRXPWRUP |
| TCELL0:IMUX_D2 | SERDES.Q0CH1_FCRXPWRUP |
| TCELL0:IMUX_D3 | SERDES.Q0CH2_FCRXPWRUP |
| TCELL0:IMUX_D6 | SERDES.Q0_FDDFECHSEL0 |
| TCELL0:IMUX_D7 | SERDES.Q0_FCDFECOEFF0_7 |
| TCELL0:IMUX_CLK1_DELAY | SERDES.Q0_FITXTESTCLK |
| TCELL0:OUT_F0 | SERDES.Q0CH3_FDRX15 |
| TCELL0:OUT_F1 | SERDES.Q0CH3_FDRX14 |
| TCELL0:OUT_F2 | SERDES.Q0CH3_FDRX13 |
| TCELL0:OUT_F3 | SERDES.Q0CH3_FDRX12 |
| TCELL0:OUT_F4 | SERDES.Q0CH3_FDRX11 |
| TCELL0:OUT_F5 | SERDES.Q0CH3_FDRX10 |
| TCELL0:OUT_F6 | SERDES.Q0CH3_FDRX3 |
| TCELL0:OUT_F7 | SERDES.Q0CH3_FDRX2 |
| TCELL0:OUT_Q0 | SERDES.Q0CH3_FDRX9 |
| TCELL0:OUT_Q1 | SERDES.Q0CH3_FDRX8 |
| TCELL0:OUT_Q2 | SERDES.Q0CH3_FDRX7 |
| TCELL0:OUT_Q3 | SERDES.Q0CH3_FDRX6 |
| TCELL0:OUT_Q4 | SERDES.Q0CH3_FDRX5 |
| TCELL0:OUT_Q5 | SERDES.Q0CH3_FDRX4 |
| TCELL0:OUT_Q6 | SERDES.Q0CH0_FSPCIECON |
| TCELL0:OUT_Q7 | SERDES.Q0CH1_FSPCIECON |
| TCELL1:IMUX_A0 | SERDES.Q0_HSPLLPWRUP |
| TCELL1:IMUX_A1 | SERDES.Q0_LSPLLPWRUP |
| TCELL1:IMUX_A2 | SERDES.Q0CH0_FCRATE2 |
| TCELL1:IMUX_A3 | SERDES.Q0CH0_FCRATE1 |
| TCELL1:IMUX_A6 | SERDES.Q0_FCDFECOEFF0_2 |
| TCELL1:IMUX_A7 | SERDES.Q0_FCDFECOEFF0_1 |
| TCELL1:IMUX_B0 | SERDES.Q0CH1_FCRATE1 |
| TCELL1:IMUX_B1 | SERDES.Q0CH1_FCRATE0 |
| TCELL1:IMUX_B2 | SERDES.Q0CH2_FCRATE2 |
| TCELL1:IMUX_B3 | SERDES.Q0CH2_FCRATE1 |
| TCELL1:IMUX_B6 | SERDES.Q0_FCDFECOEFF1_4 |
| TCELL1:IMUX_B7 | SERDES.Q0_FCDFECOEFF1_3 |
| TCELL1:IMUX_C0 | SERDES.Q0CH3_FCRATE1 |
| TCELL1:IMUX_C1 | SERDES.Q0CH3_FCRATE0 |
| TCELL1:IMUX_C2 | SERDES.Q0_FCSCANMODE |
| TCELL1:IMUX_C3 | SERDES.Q0_FDDFECHSEL1 |
| TCELL1:IMUX_C6 | SERDES.Q0_FCDFECOEFF2_6 |
| TCELL1:IMUX_C7 | SERDES.Q0_FCDFECOEFF2_5 |
| TCELL1:IMUX_D0 | SERDES.Q0_FCDFECOEFF0_6 |
| TCELL1:IMUX_D1 | SERDES.Q0_FCDFECOEFF0_5 |
| TCELL1:IMUX_D2 | SERDES.Q0_FCDFECOEFF0_4 |
| TCELL1:IMUX_D3 | SERDES.Q0_FCDFECOEFF0_3 |
| TCELL1:IMUX_D6 | SERDES.Q0_FCDFECOEFF2_0 |
| TCELL1:IMUX_D7 | SERDES.Q0_FCDFECOEFF3_7 |
| TCELL1:IMUX_LSR0 | SERDES.Q0CH2_FCTRST |
| TCELL1:IMUX_LSR1 | SERDES.Q0CH3_FCTRST |
| TCELL1:IMUX_CLK0_DELAY | SERDES.Q0_FITMRCLK |
| TCELL1:IMUX_CLK1_DELAY | SERDES.Q0CH0_FITMRSTARTCLK |
| TCELL1:OUT_F0 | SERDES.Q0CH3_FDRX1 |
| TCELL1:OUT_F1 | SERDES.Q0CH3_FDRX0 |
| TCELL1:OUT_F2 | SERDES.Q0CH0_FSPCIEDONE |
| TCELL1:OUT_F3 | SERDES.Q0CH1_FSPCIEDONE |
| TCELL1:OUT_F4 | SERDES.Q0CH2_FSPCIEDONE |
| TCELL1:OUT_F5 | SERDES.Q0CH3_FSPCIEDONE |
| TCELL1:OUT_F6 | SERDES.Q0CH0_FSLSM |
| TCELL1:OUT_F7 | SERDES.Q0CH1_FSLSM |
| TCELL1:OUT_Q0 | SERDES.Q0CH2_FSPCIECON |
| TCELL1:OUT_Q1 | SERDES.Q0CH3_FSPCIECON |
| TCELL1:OUT_Q2 | SERDES.Q0CH0_FSRLOS |
| TCELL1:OUT_Q3 | SERDES.Q0CH1_FSRLOS |
| TCELL1:OUT_Q4 | SERDES.Q0CH2_FSRLOS |
| TCELL1:OUT_Q5 | SERDES.Q0CH3_FSRLOS |
| TCELL1:OUT_Q6 | SERDES.Q0CH0_FSCCOVERRUN |
| TCELL1:OUT_Q7 | SERDES.Q0CH1_FSCCOVERRUN |
| TCELL2:IMUX_A0 | SERDES.Q0_FCDFECOEFF0_0 |
| TCELL2:IMUX_A1 | SERDES.Q0_FCDFECOEFF1_7 |
| TCELL2:IMUX_A2 | SERDES.Q0_FCDFECOEFF1_6 |
| TCELL2:IMUX_A3 | SERDES.Q0_FCDFECOEFF1_5 |
| TCELL2:IMUX_A6 | SERDES.Q0_FCDFECOEFF3_2 |
| TCELL2:IMUX_A7 | SERDES.Q0_FCDFECOEFF3_1 |
| TCELL2:IMUX_B0 | SERDES.Q0_FCDFECOEFF1_2 |
| TCELL2:IMUX_B1 | SERDES.Q0_FCDFECOEFF1_1 |
| TCELL2:IMUX_B2 | SERDES.Q0_FCDFECOEFF1_0 |
| TCELL2:IMUX_B3 | SERDES.Q0_FCDFECOEFF2_7 |
| TCELL2:IMUX_B6 | SERDES.Q0_FCDFECOEFF4_4 |
| TCELL2:IMUX_B7 | SERDES.Q0_FCDFECOEFF4_3 |
| TCELL2:IMUX_C0 | SERDES.Q0_FCDFECOEFF2_4 |
| TCELL2:IMUX_C1 | SERDES.Q0_FCDFECOEFF2_3 |
| TCELL2:IMUX_C2 | SERDES.Q0_FCDFECOEFF2_2 |
| TCELL2:IMUX_C3 | SERDES.Q0_FCDFECOEFF2_1 |
| TCELL2:IMUX_C6 | SERDES.Q0_FCDFECOEFF5_6 |
| TCELL2:IMUX_C7 | SERDES.Q0_FCDFECOEFF5_5 |
| TCELL2:IMUX_D0 | SERDES.Q0_FCDFECOEFF3_6 |
| TCELL2:IMUX_D1 | SERDES.Q0_FCDFECOEFF3_5 |
| TCELL2:IMUX_D2 | SERDES.Q0_FCDFECOEFF3_4 |
| TCELL2:IMUX_D3 | SERDES.Q0_FCDFECOEFF3_3 |
| TCELL2:IMUX_D6 | SERDES.Q0_FCDFECOEFF5_0 |
| TCELL2:IMUX_D7 | SERDES.Q0_FCDFESIGN5 |
| TCELL2:IMUX_LSR0 | SERDES.Q0_LSPLLRST |
| TCELL2:IMUX_LSR1 | SERDES.Q0_HSPLLRST |
| TCELL2:IMUX_CLK0_DELAY | SERDES.Q0CH1_FITMRSTARTCLK |
| TCELL2:IMUX_CLK1_DELAY | SERDES.Q0CH2_FITMRSTARTCLK |
| TCELL2:OUT_F0 | SERDES.Q0CH2_FSLSM |
| TCELL2:OUT_F1 | SERDES.Q0CH3_FSLSM |
| TCELL2:OUT_F2 | SERDES.Q0CH0_FSCCUNDERRUN |
| TCELL2:OUT_F3 | SERDES.Q0CH1_FSCCUNDERRUN |
| TCELL2:OUT_F4 | SERDES.Q0CH2_FSCCUNDERRUN |
| TCELL2:OUT_F5 | SERDES.Q0CH3_FSCCUNDERRUN |
| TCELL2:OUT_F6 | SERDES.Q0_HSPLLLOL |
| TCELL2:OUT_F7 | SERDES.Q0_LSPLLLOL |
| TCELL2:OUT_Q0 | SERDES.Q0CH2_FSCCOVERRUN |
| TCELL2:OUT_Q1 | SERDES.Q0CH3_FSCCOVERRUN |
| TCELL2:OUT_Q2 | SERDES.Q0CH0_FSRLOL |
| TCELL2:OUT_Q3 | SERDES.Q0CH1_FSRLOL |
| TCELL2:OUT_Q4 | SERDES.Q0CH2_FSRLOL |
| TCELL2:OUT_Q5 | SERDES.Q0CH3_FSRLOL |
| TCELL2:OUT_Q6 | SERDES.Q0CH2_FSSKPADDED |
| TCELL2:OUT_Q7 | SERDES.Q0CH3_FSSKPADDED |
| TCELL3:IMUX_A0 | SERDES.Q0_FCDFECOEFF3_0 |
| TCELL3:IMUX_A1 | SERDES.Q0_FCDFECOEFF4_7 |
| TCELL3:IMUX_A2 | SERDES.Q0_FCDFECOEFF4_6 |
| TCELL3:IMUX_A3 | SERDES.Q0_FCDFECOEFF4_5 |
| TCELL3:IMUX_A6 | SERDES.Q0CH0_FCTMRSTART |
| TCELL3:IMUX_A7 | SERDES.Q0CH1_FCTMRSTART |
| TCELL3:IMUX_B0 | SERDES.Q0_FCDFECOEFF4_2 |
| TCELL3:IMUX_B1 | SERDES.Q0_FCDFECOEFF4_1 |
| TCELL3:IMUX_B2 | SERDES.Q0_FCDFECOEFF4_0 |
| TCELL3:IMUX_B3 | SERDES.Q0_FCDFECOEFF5_7 |
| TCELL3:IMUX_B6 | SERDES.Q0CH2_FCTMRSTOP |
| TCELL3:IMUX_B7 | SERDES.Q0CH3_FCTMRSTOP |
| TCELL3:IMUX_C0 | SERDES.Q0_FCDFECOEFF5_4 |
| TCELL3:IMUX_C1 | SERDES.Q0_FCDFECOEFF5_3 |
| TCELL3:IMUX_C2 | SERDES.Q0_FCDFECOEFF5_2 |
| TCELL3:IMUX_C3 | SERDES.Q0_FCDFECOEFF5_1 |
| TCELL3:IMUX_D0 | SERDES.Q0_FCDFESIGN4 |
| TCELL3:IMUX_D1 | SERDES.Q0_FCDFESIGN3 |
| TCELL3:IMUX_D2 | SERDES.Q0_FCDFESIGN2 |
| TCELL3:IMUX_D3 | SERDES.Q0_FCDFESIGN1 |
| TCELL3:IMUX_CLK0_DELAY | SERDES.Q0CH3_FITMRSTARTCLK |
| TCELL3:IMUX_CLK1_DELAY | SERDES.Q0CH0_FITMRSTOPCLK |
| TCELL3:OUT_F0 | SERDES.Q0CH0_FDLDRRX |
| TCELL3:OUT_F1 | SERDES.Q0CH1_FDLDRRX |
| TCELL3:OUT_F2 | SERDES.Q0CH2_FDLDRRX |
| TCELL3:OUT_F3 | SERDES.Q0CH3_FDLDRRX |
| TCELL3:OUT_F4 | SERDES.Q0CH0_FSSKPADDED |
| TCELL3:OUT_F5 | SERDES.Q0CH1_FSSKPADDED |
| TCELL3:OUT_F6 | SERDES.Q0D0_FSDM |
| TCELL3:OUT_F7 | SERDES.Q0D1_FSDM |
| TCELL3:OUT_Q0 | SERDES.Q0CH0_FSSKPDELETED |
| TCELL3:OUT_Q1 | SERDES.Q0CH1_FSSKPDELETED |
| TCELL3:OUT_Q2 | SERDES.Q0CH2_FSSKPDELETED |
| TCELL3:OUT_Q3 | SERDES.Q0CH3_FSSKPDELETED |
| TCELL3:OUT_Q4 | SERDES.Q0D0_FSDE |
| TCELL3:OUT_Q5 | SERDES.Q0D1_FSDE |
| TCELL3:OUT_Q6 | SERDES.Q0_FDDFEDATA8 |
| TCELL3:OUT_Q7 | SERDES.Q0_FDDFEDATA7 |
| TCELL4:IMUX_A0 | SERDES.Q0CH2_FCTMRSTART |
| TCELL4:IMUX_A1 | SERDES.Q0CH3_FCTMRSTART |
| TCELL4:IMUX_A2 | SERDES.Q0CH0_FCTMRSTOP |
| TCELL4:IMUX_A3 | SERDES.Q0CH1_FCTMRSTOP |
| TCELL4:IMUX_CLK0_DELAY | SERDES.Q0CH1_FITMRSTOPCLK |
| TCELL4:IMUX_CLK1_DELAY | SERDES.Q0CH2_FITMRSTOPCLK |
| TCELL4:OUT_F0 | SERDES.Q0_FOREFCLK2FPGA |
| TCELL4:OUT_F1 | SERDES.Q0CH0_FSRCDONE |
| TCELL4:OUT_F2 | SERDES.Q0CH1_FSRCDONE |
| TCELL4:OUT_F3 | SERDES.Q0CH2_FSRCDONE |
| TCELL4:OUT_F4 | SERDES.Q0CH3_FSRCDONE |
| TCELL4:OUT_F5 | SERDES.Q0_FDDFEDATA9 |
| TCELL4:OUT_F6 | SERDES.Q0_FDDFEDATA0 |
| TCELL4:OUT_F7 | SERDES.Q0_FDDFEERR9 |
| TCELL4:OUT_Q0 | SERDES.Q0_FDDFEDATA6 |
| TCELL4:OUT_Q1 | SERDES.Q0_FDDFEDATA5 |
| TCELL4:OUT_Q2 | SERDES.Q0_FDDFEDATA4 |
| TCELL4:OUT_Q3 | SERDES.Q0_FDDFEDATA3 |
| TCELL4:OUT_Q4 | SERDES.Q0_FDDFEDATA2 |
| TCELL4:OUT_Q5 | SERDES.Q0_FDDFEDATA1 |
| TCELL4:OUT_Q6 | SERDES.Q0_FDDFEERR2 |
| TCELL4:OUT_Q7 | SERDES.Q0_FDDFEERR1 |
| TCELL5:IMUX_CLK0_DELAY | SERDES.Q0CH3_FITMRSTOPCLK |
| TCELL5:OUT_F0 | SERDES.Q0_FDDFEERR8 |
| TCELL5:OUT_F1 | SERDES.Q0_FDDFEERR7 |
| TCELL5:OUT_F2 | SERDES.Q0_FDDFEERR6 |
| TCELL5:OUT_F3 | SERDES.Q0_FDDFEERR5 |
| TCELL5:OUT_F4 | SERDES.Q0_FDDFEERR4 |
| TCELL5:OUT_F5 | SERDES.Q0_FDDFEERR3 |
| TCELL5:OUT_Q0 | SERDES.Q0_FDDFEERR0 |
| TCELL5:OUT_Q1 | SERDES.Q0CH0_FSDFEVLD |
| TCELL5:OUT_Q2 | SERDES.Q0CH1_FSDFEVLD |
| TCELL5:OUT_Q3 | SERDES.Q0CH2_FSDFEVLD |
| TCELL5:OUT_Q4 | SERDES.Q0CH3_FSDFEVLD |
| TCELL6:IMUX_A6 | SERDES.Q0CH0_FDTX49 |
| TCELL6:IMUX_A7 | SERDES.Q0CH0_FDTX48 |
| TCELL6:IMUX_B6 | SERDES.Q0CH0_FDTX43 |
| TCELL6:IMUX_B7 | SERDES.Q0CH0_FDTX42 |
| TCELL6:IMUX_C6 | SERDES.Q0CH0_FDTX37 |
| TCELL6:IMUX_C7 | SERDES.Q0CH0_FDTX36 |
| TCELL6:IMUX_D6 | SERDES.Q0CH0_FDTX31 |
| TCELL6:IMUX_D7 | SERDES.Q0CH0_FDTX30 |
| TCELL6:IMUX_CE3 | SERDES.Q0CH0_FCDFERDEN |
| TCELL6:OUT_F6 | SERDES.Q0CH0_FDRX47 |
| TCELL6:OUT_F7 | SERDES.Q0CH0_FDRX46 |
| TCELL6:OUT_Q6 | SERDES.Q0CH0_FDRX39 |
| TCELL6:OUT_Q7 | SERDES.Q0CH0_FDRX38 |
| TCELL7:IMUX_A0 | SERDES.Q0CH0_FDTX47 |
| TCELL7:IMUX_A1 | SERDES.Q0CH0_FDTX46 |
| TCELL7:IMUX_A2 | SERDES.Q0CH0_FDTX45 |
| TCELL7:IMUX_A3 | SERDES.Q0CH0_FDTX44 |
| TCELL7:IMUX_A6 | SERDES.Q0CH0_FDTX25 |
| TCELL7:IMUX_A7 | SERDES.Q0CH0_FDTX24 |
| TCELL7:IMUX_B0 | SERDES.Q0CH0_FDTX41 |
| TCELL7:IMUX_B1 | SERDES.Q0CH0_FDTX40 |
| TCELL7:IMUX_B2 | SERDES.Q0CH0_FDTX39 |
| TCELL7:IMUX_B3 | SERDES.Q0CH0_FDTX38 |
| TCELL7:IMUX_B6 | SERDES.Q0CH0_FDTX19 |
| TCELL7:IMUX_B7 | SERDES.Q0CH0_FDTX18 |
| TCELL7:IMUX_C0 | SERDES.Q0CH0_FDTX35 |
| TCELL7:IMUX_C1 | SERDES.Q0CH0_FDTX34 |
| TCELL7:IMUX_C2 | SERDES.Q0CH0_FDTX33 |
| TCELL7:IMUX_C3 | SERDES.Q0CH0_FDTX32 |
| TCELL7:IMUX_C6 | SERDES.Q0CH0_FDTX13 |
| TCELL7:IMUX_C7 | SERDES.Q0CH0_FDTX12 |
| TCELL7:IMUX_D0 | SERDES.Q0CH0_FDTX29 |
| TCELL7:IMUX_D1 | SERDES.Q0CH0_FDTX28 |
| TCELL7:IMUX_D2 | SERDES.Q0CH0_FDTX27 |
| TCELL7:IMUX_D3 | SERDES.Q0CH0_FDTX26 |
| TCELL7:IMUX_D6 | SERDES.Q0CH0_FDTX7 |
| TCELL7:IMUX_D7 | SERDES.Q0CH0_FDTX6 |
| TCELL7:IMUX_LSR0 | SERDES.Q0CH0_FCPIPEPHYRESETN |
| TCELL7:IMUX_LSR1 | SERDES.Q0CH1_FCPIPEPHYRESETN |
| TCELL7:IMUX_CLK0_DELAY | SERDES.Q0_HSPLLREFCLKI |
| TCELL7:IMUX_CLK1_DELAY | SERDES.Q0_LSPLLREFCLKI |
| TCELL7:IMUX_CE0 | SERDES.Q0CH1_FCDFERDEN |
| TCELL7:IMUX_CE1 | SERDES.Q0CH2_FCDFERDEN |
| TCELL7:IMUX_CE2 | SERDES.Q0CH3_FCDFERDEN |
| TCELL7:IMUX_CE3 | SERDES.Q0CH0_FCDFEUPD |
| TCELL7:OUT_F0 | SERDES.Q0CH0_FDRX45 |
| TCELL7:OUT_F1 | SERDES.Q0CH0_FDRX44 |
| TCELL7:OUT_F2 | SERDES.Q0CH0_FDRX43 |
| TCELL7:OUT_F3 | SERDES.Q0CH0_FDRX42 |
| TCELL7:OUT_F4 | SERDES.Q0CH0_FDRX41 |
| TCELL7:OUT_F5 | SERDES.Q0CH0_FDRX40 |
| TCELL7:OUT_F6 | SERDES.Q0CH0_FDRX31 |
| TCELL7:OUT_F7 | SERDES.Q0CH0_FDRX30 |
| TCELL7:OUT_Q0 | SERDES.Q0CH0_FDRX37 |
| TCELL7:OUT_Q1 | SERDES.Q0CH0_FDRX36 |
| TCELL7:OUT_Q2 | SERDES.Q0CH0_FDRX35 |
| TCELL7:OUT_Q3 | SERDES.Q0CH0_FDRX34 |
| TCELL7:OUT_Q4 | SERDES.Q0CH0_FDRX33 |
| TCELL7:OUT_Q5 | SERDES.Q0CH0_FDRX32 |
| TCELL7:OUT_Q6 | SERDES.Q0CH0_FDRX23 |
| TCELL7:OUT_Q7 | SERDES.Q0CH0_FDRX22 |
| TCELL8:IMUX_A0 | SERDES.Q0CH0_FDTX23 |
| TCELL8:IMUX_A1 | SERDES.Q0CH0_FDTX22 |
| TCELL8:IMUX_A2 | SERDES.Q0CH0_FDTX21 |
| TCELL8:IMUX_A3 | SERDES.Q0CH0_FDTX20 |
| TCELL8:IMUX_A6 | SERDES.Q0CH0_FDTX1 |
| TCELL8:IMUX_A7 | SERDES.Q0CH0_FDTX0 |
| TCELL8:IMUX_B0 | SERDES.Q0CH0_FDTX17 |
| TCELL8:IMUX_B1 | SERDES.Q0CH0_FDTX16 |
| TCELL8:IMUX_B2 | SERDES.Q0CH0_FDTX15 |
| TCELL8:IMUX_B3 | SERDES.Q0CH0_FDTX14 |
| TCELL8:IMUX_B6 | SERDES.Q0CH1_FDTX45 |
| TCELL8:IMUX_B7 | SERDES.Q0CH1_FDTX44 |
| TCELL8:IMUX_C0 | SERDES.Q0CH0_FDTX11 |
| TCELL8:IMUX_C1 | SERDES.Q0CH0_FDTX10 |
| TCELL8:IMUX_C2 | SERDES.Q0CH0_FDTX9 |
| TCELL8:IMUX_C3 | SERDES.Q0CH0_FDTX8 |
| TCELL8:IMUX_C6 | SERDES.Q0CH1_FDTX39 |
| TCELL8:IMUX_C7 | SERDES.Q0CH1_FDTX38 |
| TCELL8:IMUX_D0 | SERDES.Q0CH0_FDTX5 |
| TCELL8:IMUX_D1 | SERDES.Q0CH0_FDTX4 |
| TCELL8:IMUX_D2 | SERDES.Q0CH0_FDTX3 |
| TCELL8:IMUX_D3 | SERDES.Q0CH0_FDTX2 |
| TCELL8:IMUX_D6 | SERDES.Q0CH1_FDTX33 |
| TCELL8:IMUX_D7 | SERDES.Q0CH1_FDTX32 |
| TCELL8:IMUX_LSR0 | SERDES.Q0CH2_FCPIPEPHYRESETN |
| TCELL8:IMUX_LSR1 | SERDES.Q0CH3_FCPIPEPHYRESETN |
| TCELL8:IMUX_CLK0_DELAY | SERDES.Q0CH0_FIREFRXCLK |
| TCELL8:IMUX_CLK1_DELAY | SERDES.Q0CH1_FIREFRXCLK |
| TCELL8:IMUX_CE0 | SERDES.Q0CH1_FCDFEUPD |
| TCELL8:IMUX_CE1 | SERDES.Q0CH2_FCDFEUPD |
| TCELL8:IMUX_CE2 | SERDES.Q0CH3_FCDFEUPD |
| TCELL8:OUT_F0 | SERDES.Q0CH0_FDRX29 |
| TCELL8:OUT_F1 | SERDES.Q0CH0_FDRX28 |
| TCELL8:OUT_F2 | SERDES.Q0CH0_FDRX27 |
| TCELL8:OUT_F3 | SERDES.Q0CH0_FDRX26 |
| TCELL8:OUT_F4 | SERDES.Q0CH0_FDRX25 |
| TCELL8:OUT_F5 | SERDES.Q0CH0_FDRX24 |
| TCELL8:OUT_F6 | SERDES.Q0CH0_FDRX15 |
| TCELL8:OUT_F7 | SERDES.Q0CH0_FDRX14 |
| TCELL8:OUT_Q0 | SERDES.Q0CH0_FDRX21 |
| TCELL8:OUT_Q1 | SERDES.Q0CH0_FDRX20 |
| TCELL8:OUT_Q2 | SERDES.Q0CH0_FDRX19 |
| TCELL8:OUT_Q3 | SERDES.Q0CH0_FDRX18 |
| TCELL8:OUT_Q4 | SERDES.Q0CH0_FDRX17 |
| TCELL8:OUT_Q5 | SERDES.Q0CH0_FDRX16 |
| TCELL8:OUT_Q6 | SERDES.Q0CH0_FDRX7 |
| TCELL8:OUT_Q7 | SERDES.Q0CH0_FDRX6 |
| TCELL9:IMUX_A0 | SERDES.Q0CH1_FDTX49 |
| TCELL9:IMUX_A1 | SERDES.Q0CH1_FDTX48 |
| TCELL9:IMUX_A2 | SERDES.Q0CH1_FDTX47 |
| TCELL9:IMUX_A3 | SERDES.Q0CH1_FDTX46 |
| TCELL9:IMUX_A6 | SERDES.Q0CH1_FDTX27 |
| TCELL9:IMUX_A7 | SERDES.Q0CH1_FDTX26 |
| TCELL9:IMUX_B0 | SERDES.Q0CH1_FDTX43 |
| TCELL9:IMUX_B1 | SERDES.Q0CH1_FDTX42 |
| TCELL9:IMUX_B2 | SERDES.Q0CH1_FDTX41 |
| TCELL9:IMUX_B3 | SERDES.Q0CH1_FDTX40 |
| TCELL9:IMUX_B6 | SERDES.Q0CH1_FDTX21 |
| TCELL9:IMUX_B7 | SERDES.Q0CH1_FDTX20 |
| TCELL9:IMUX_C0 | SERDES.Q0CH1_FDTX37 |
| TCELL9:IMUX_C1 | SERDES.Q0CH1_FDTX36 |
| TCELL9:IMUX_C2 | SERDES.Q0CH1_FDTX35 |
| TCELL9:IMUX_C3 | SERDES.Q0CH1_FDTX34 |
| TCELL9:IMUX_C6 | SERDES.Q0CH1_FDTX15 |
| TCELL9:IMUX_C7 | SERDES.Q0CH1_FDTX14 |
| TCELL9:IMUX_D0 | SERDES.Q0CH1_FDTX31 |
| TCELL9:IMUX_D1 | SERDES.Q0CH1_FDTX30 |
| TCELL9:IMUX_D2 | SERDES.Q0CH1_FDTX29 |
| TCELL9:IMUX_D3 | SERDES.Q0CH1_FDTX28 |
| TCELL9:IMUX_D6 | SERDES.Q0CH1_FDTX9 |
| TCELL9:IMUX_D7 | SERDES.Q0CH1_FDTX8 |
| TCELL9:IMUX_LSR0 | SERDES.Q0D0_FCDERST |
| TCELL9:IMUX_LSR1 | SERDES.Q0D1_FCDERST |
| TCELL9:IMUX_CLK0_DELAY | SERDES.Q0CH2_FIREFRXCLK |
| TCELL9:IMUX_CLK1_DELAY | SERDES.Q0CH3_FIREFRXCLK |
| TCELL9:OUT_F0 | SERDES.Q0CH0_FDRX13 |
| TCELL9:OUT_F1 | SERDES.Q0CH0_FDRX12 |
| TCELL9:OUT_F2 | SERDES.Q0CH0_FDRX11 |
| TCELL9:OUT_F3 | SERDES.Q0CH0_FDRX10 |
| TCELL9:OUT_F4 | SERDES.Q0CH0_FDRX9 |
| TCELL9:OUT_F5 | SERDES.Q0CH0_FDRX8 |
| TCELL9:OUT_F6 | SERDES.Q0CH1_FDRX47 |
| TCELL9:OUT_F7 | SERDES.Q0CH1_FDRX46 |
| TCELL9:OUT_Q0 | SERDES.Q0CH0_FDRX5 |
| TCELL9:OUT_Q1 | SERDES.Q0CH0_FDRX4 |
| TCELL9:OUT_Q2 | SERDES.Q0CH0_FDRX3 |
| TCELL9:OUT_Q3 | SERDES.Q0CH0_FDRX2 |
| TCELL9:OUT_Q4 | SERDES.Q0CH0_FDRX1 |
| TCELL9:OUT_Q5 | SERDES.Q0CH0_FDRX0 |
| TCELL9:OUT_Q6 | SERDES.Q0CH1_FDRX39 |
| TCELL9:OUT_Q7 | SERDES.Q0CH1_FDRX38 |
| TCELL10:IMUX_A0 | SERDES.Q0CH1_FDTX25 |
| TCELL10:IMUX_A1 | SERDES.Q0CH1_FDTX24 |
| TCELL10:IMUX_A2 | SERDES.Q0CH1_FDTX23 |
| TCELL10:IMUX_A3 | SERDES.Q0CH1_FDTX22 |
| TCELL10:IMUX_A6 | SERDES.Q0CH1_FDTX3 |
| TCELL10:IMUX_A7 | SERDES.Q0CH1_FDTX2 |
| TCELL10:IMUX_B0 | SERDES.Q0CH1_FDTX19 |
| TCELL10:IMUX_B1 | SERDES.Q0CH1_FDTX18 |
| TCELL10:IMUX_B2 | SERDES.Q0CH1_FDTX17 |
| TCELL10:IMUX_B3 | SERDES.Q0CH1_FDTX16 |
| TCELL10:IMUX_B6 | SERDES.Q0CH2_FDTX47 |
| TCELL10:IMUX_B7 | SERDES.Q0CH2_FDTX46 |
| TCELL10:IMUX_C0 | SERDES.Q0CH1_FDTX13 |
| TCELL10:IMUX_C1 | SERDES.Q0CH1_FDTX12 |
| TCELL10:IMUX_C2 | SERDES.Q0CH1_FDTX11 |
| TCELL10:IMUX_C3 | SERDES.Q0CH1_FDTX10 |
| TCELL10:IMUX_C6 | SERDES.Q0CH2_FDTX41 |
| TCELL10:IMUX_C7 | SERDES.Q0CH2_FDTX40 |
| TCELL10:IMUX_D0 | SERDES.Q0CH1_FDTX7 |
| TCELL10:IMUX_D1 | SERDES.Q0CH1_FDTX6 |
| TCELL10:IMUX_D2 | SERDES.Q0CH1_FDTX5 |
| TCELL10:IMUX_D3 | SERDES.Q0CH1_FDTX4 |
| TCELL10:IMUX_D6 | SERDES.Q0CH2_FDTX35 |
| TCELL10:IMUX_D7 | SERDES.Q0CH2_FDTX34 |
| TCELL10:IMUX_LSR0 | SERDES.Q0CH0_FCPCSTXRST |
| TCELL10:IMUX_LSR1 | SERDES.Q0CH1_FCPCSTXRST |
| TCELL10:IMUX_CLK0_DELAY | SERDES.Q0CH0_FIRCLK |
| TCELL10:IMUX_CLK1_DELAY | SERDES.Q0CH1_FIRCLK |
| TCELL10:OUT_F0 | SERDES.Q0CH1_FDRX45 |
| TCELL10:OUT_F1 | SERDES.Q0CH1_FDRX44 |
| TCELL10:OUT_F2 | SERDES.Q0CH1_FDRX43 |
| TCELL10:OUT_F3 | SERDES.Q0CH1_FDRX42 |
| TCELL10:OUT_F4 | SERDES.Q0CH1_FDRX41 |
| TCELL10:OUT_F5 | SERDES.Q0CH1_FDRX40 |
| TCELL10:OUT_F6 | SERDES.Q0CH1_FDRX31 |
| TCELL10:OUT_F7 | SERDES.Q0CH1_FDRX30 |
| TCELL10:OUT_Q0 | SERDES.Q0CH1_FDRX37 |
| TCELL10:OUT_Q1 | SERDES.Q0CH1_FDRX36 |
| TCELL10:OUT_Q2 | SERDES.Q0CH1_FDRX35 |
| TCELL10:OUT_Q3 | SERDES.Q0CH1_FDRX34 |
| TCELL10:OUT_Q4 | SERDES.Q0CH1_FDRX33 |
| TCELL10:OUT_Q5 | SERDES.Q0CH1_FDRX32 |
| TCELL10:OUT_Q6 | SERDES.Q0CH1_FDRX23 |
| TCELL10:OUT_Q7 | SERDES.Q0CH1_FDRX22 |
| TCELL11:IMUX_A0 | SERDES.Q0CH1_FDTX1 |
| TCELL11:IMUX_A1 | SERDES.Q0CH1_FDTX0 |
| TCELL11:IMUX_A2 | SERDES.Q0CH2_FDTX49 |
| TCELL11:IMUX_A3 | SERDES.Q0CH2_FDTX48 |
| TCELL11:IMUX_B0 | SERDES.Q0CH2_FDTX45 |
| TCELL11:IMUX_B1 | SERDES.Q0CH2_FDTX44 |
| TCELL11:IMUX_B2 | SERDES.Q0CH2_FDTX43 |
| TCELL11:IMUX_B3 | SERDES.Q0CH2_FDTX42 |
| TCELL11:IMUX_C0 | SERDES.Q0CH2_FDTX39 |
| TCELL11:IMUX_C1 | SERDES.Q0CH2_FDTX38 |
| TCELL11:IMUX_C2 | SERDES.Q0CH2_FDTX37 |
| TCELL11:IMUX_C3 | SERDES.Q0CH2_FDTX36 |
| TCELL11:IMUX_D0 | SERDES.Q0CH2_FDTX33 |
| TCELL11:IMUX_D1 | SERDES.Q0CH2_FDTX32 |
| TCELL11:IMUX_D2 | SERDES.Q0CH2_FDTX31 |
| TCELL11:IMUX_D3 | SERDES.Q0CH2_FDTX30 |
| TCELL11:IMUX_LSR0 | SERDES.Q0CH2_FCPCSTXRST |
| TCELL11:IMUX_LSR1 | SERDES.Q0CH3_FCPCSTXRST |
| TCELL11:IMUX_CLK0_DELAY | SERDES.Q0CH2_FIRCLK |
| TCELL11:IMUX_CLK1_DELAY | SERDES.Q0CH3_FIRCLK |
| TCELL11:OUT_F0 | SERDES.Q0CH1_FDRX29 |
| TCELL11:OUT_F1 | SERDES.Q0CH1_FDRX28 |
| TCELL11:OUT_F2 | SERDES.Q0CH1_FDRX27 |
| TCELL11:OUT_F3 | SERDES.Q0CH1_FDRX26 |
| TCELL11:OUT_F4 | SERDES.Q0CH1_FDRX25 |
| TCELL11:OUT_F5 | SERDES.Q0CH1_FDRX24 |
| TCELL11:OUT_Q0 | SERDES.Q0CH1_FDRX21 |
| TCELL11:OUT_Q1 | SERDES.Q0CH1_FDRX20 |
| TCELL11:OUT_Q2 | SERDES.Q0CH1_FDRX19 |
| TCELL11:OUT_Q3 | SERDES.Q0CH1_FDRX18 |
| TCELL11:OUT_Q4 | SERDES.Q0CH1_FDRX17 |
| TCELL11:OUT_Q5 | SERDES.Q0CH1_FDRX16 |
| TCELL12:IMUX_A0 | SERDES.Q0CH2_FDTX29 |
| TCELL12:IMUX_A1 | SERDES.Q0CH2_FDTX28 |
| TCELL12:IMUX_A2 | SERDES.Q0CH2_FDTX27 |
| TCELL12:IMUX_A3 | SERDES.Q0CH2_FDTX26 |
| TCELL12:IMUX_A4 | SERDES.Q0CH2_FDTX25 |
| TCELL12:IMUX_A5 | SERDES.Q0CH2_FDTX24 |
| TCELL12:IMUX_B0 | SERDES.Q0CH2_FDTX23 |
| TCELL12:IMUX_B1 | SERDES.Q0CH2_FDTX22 |
| TCELL12:IMUX_B2 | SERDES.Q0CH2_FDTX21 |
| TCELL12:IMUX_B3 | SERDES.Q0CH2_FDTX20 |
| TCELL12:IMUX_B4 | SERDES.Q0CH2_FDTX19 |
| TCELL12:IMUX_B5 | SERDES.Q0CH2_FDTX18 |
| TCELL12:IMUX_C0 | SERDES.Q0CH2_FDTX17 |
| TCELL12:IMUX_C1 | SERDES.Q0CH2_FDTX16 |
| TCELL12:IMUX_C2 | SERDES.Q0CH2_FDTX15 |
| TCELL12:IMUX_C3 | SERDES.Q0CH2_FDTX14 |
| TCELL12:IMUX_C4 | SERDES.Q0CH2_FDTX13 |
| TCELL12:IMUX_C5 | SERDES.Q0CH2_FDTX12 |
| TCELL12:IMUX_D0 | SERDES.Q0CH2_FDTX11 |
| TCELL12:IMUX_D1 | SERDES.Q0CH2_FDTX10 |
| TCELL12:IMUX_D2 | SERDES.Q0CH2_FDTX9 |
| TCELL12:IMUX_D3 | SERDES.Q0CH2_FDTX8 |
| TCELL12:IMUX_D4 | SERDES.Q0CH2_FDTX7 |
| TCELL12:IMUX_D5 | SERDES.Q0CH2_FDTX6 |
| TCELL12:IMUX_LSR0 | SERDES.Q0CH0_FCPCSRXRST |
| TCELL12:IMUX_LSR1 | SERDES.Q0CH1_FCPCSRXRST |
| TCELL12:IMUX_CLK0_DELAY | SERDES.Q0CH0_FITCLK |
| TCELL12:IMUX_CLK1_DELAY | SERDES.Q0CH1_FITCLK |
| TCELL12:OUT_F0 | SERDES.Q0CH1_FDRX15 |
| TCELL12:OUT_F1 | SERDES.Q0CH1_FDRX14 |
| TCELL12:OUT_F2 | SERDES.Q0CH1_FDRX13 |
| TCELL12:OUT_F3 | SERDES.Q0CH1_FDRX12 |
| TCELL12:OUT_F4 | SERDES.Q0CH1_FDRX11 |
| TCELL12:OUT_F5 | SERDES.Q0CH1_FDRX10 |
| TCELL12:OUT_F6 | SERDES.Q0CH1_FDRX9 |
| TCELL12:OUT_F7 | SERDES.Q0CH1_FDRX8 |
| TCELL12:OUT_Q0 | SERDES.Q0CH1_FDRX7 |
| TCELL12:OUT_Q1 | SERDES.Q0CH1_FDRX6 |
| TCELL12:OUT_Q2 | SERDES.Q0CH1_FDRX5 |
| TCELL12:OUT_Q3 | SERDES.Q0CH1_FDRX4 |
| TCELL12:OUT_Q4 | SERDES.Q0CH1_FDRX3 |
| TCELL12:OUT_Q5 | SERDES.Q0CH1_FDRX2 |
| TCELL12:OUT_Q6 | SERDES.Q0CH1_FDRX1 |
| TCELL12:OUT_Q7 | SERDES.Q0CH1_FDRX0 |
| TCELL13:IMUX_A0 | SERDES.Q0CH2_FDTX5 |
| TCELL13:IMUX_A1 | SERDES.Q0CH2_FDTX4 |
| TCELL13:IMUX_A2 | SERDES.Q0CH2_FDTX3 |
| TCELL13:IMUX_A3 | SERDES.Q0CH2_FDTX2 |
| TCELL13:IMUX_A4 | SERDES.Q0CH2_FDTX1 |
| TCELL13:IMUX_A5 | SERDES.Q0CH2_FDTX0 |
| TCELL13:IMUX_B0 | SERDES.Q0CH3_FDTX49 |
| TCELL13:IMUX_B1 | SERDES.Q0CH3_FDTX48 |
| TCELL13:IMUX_B2 | SERDES.Q0CH3_FDTX47 |
| TCELL13:IMUX_B3 | SERDES.Q0CH3_FDTX46 |
| TCELL13:IMUX_B4 | SERDES.Q0CH3_FDTX45 |
| TCELL13:IMUX_B5 | SERDES.Q0CH3_FDTX44 |
| TCELL13:IMUX_C0 | SERDES.Q0CH3_FDTX43 |
| TCELL13:IMUX_C1 | SERDES.Q0CH3_FDTX42 |
| TCELL13:IMUX_C2 | SERDES.Q0CH3_FDTX41 |
| TCELL13:IMUX_C3 | SERDES.Q0CH3_FDTX40 |
| TCELL13:IMUX_C4 | SERDES.Q0CH3_FDTX39 |
| TCELL13:IMUX_C5 | SERDES.Q0CH3_FDTX38 |
| TCELL13:IMUX_D0 | SERDES.Q0CH3_FDTX37 |
| TCELL13:IMUX_D1 | SERDES.Q0CH3_FDTX36 |
| TCELL13:IMUX_D2 | SERDES.Q0CH3_FDTX35 |
| TCELL13:IMUX_D3 | SERDES.Q0CH3_FDTX34 |
| TCELL13:IMUX_D4 | SERDES.Q0CH3_FDTX33 |
| TCELL13:IMUX_D5 | SERDES.Q0CH3_FDTX32 |
| TCELL13:IMUX_LSR0 | SERDES.Q0CH2_FCPCSRXRST |
| TCELL13:IMUX_LSR1 | SERDES.Q0CH3_FCPCSRXRST |
| TCELL13:IMUX_CLK0_DELAY | SERDES.Q0CH2_FITCLK |
| TCELL13:IMUX_CLK1_DELAY | SERDES.Q0CH3_FITCLK |
| TCELL13:OUT_F0 | SERDES.Q0CH2_FDRX47 |
| TCELL13:OUT_F1 | SERDES.Q0CH2_FDRX46 |
| TCELL13:OUT_F2 | SERDES.Q0CH2_FDRX45 |
| TCELL13:OUT_F3 | SERDES.Q0CH2_FDRX44 |
| TCELL13:OUT_F4 | SERDES.Q0CH2_FDRX43 |
| TCELL13:OUT_F5 | SERDES.Q0CH2_FDRX42 |
| TCELL13:OUT_F6 | SERDES.Q0CH2_FDRX41 |
| TCELL13:OUT_F7 | SERDES.Q0CH2_FDRX40 |
| TCELL13:OUT_Q0 | SERDES.Q0CH2_FDRX39 |
| TCELL13:OUT_Q1 | SERDES.Q0CH2_FDRX38 |
| TCELL13:OUT_Q2 | SERDES.Q0CH2_FDRX37 |
| TCELL13:OUT_Q3 | SERDES.Q0CH2_FDRX36 |
| TCELL13:OUT_Q4 | SERDES.Q0CH2_FDRX35 |
| TCELL13:OUT_Q5 | SERDES.Q0CH2_FDRX34 |
| TCELL13:OUT_Q6 | SERDES.Q0CH2_FDRX33 |
| TCELL13:OUT_Q7 | SERDES.Q0CH2_FDRX32 |
| TCELL14:IMUX_A0 | SERDES.Q0CH3_FDTX31 |
| TCELL14:IMUX_A1 | SERDES.Q0CH3_FDTX30 |
| TCELL14:IMUX_A2 | SERDES.Q0CH3_FDTX29 |
| TCELL14:IMUX_A3 | SERDES.Q0CH3_FDTX28 |
| TCELL14:IMUX_A4 | SERDES.Q0CH3_FDTX27 |
| TCELL14:IMUX_A5 | SERDES.Q0CH3_FDTX26 |
| TCELL14:IMUX_B0 | SERDES.Q0CH3_FDTX25 |
| TCELL14:IMUX_B1 | SERDES.Q0CH3_FDTX24 |
| TCELL14:IMUX_B2 | SERDES.Q0CH3_FDTX23 |
| TCELL14:IMUX_B3 | SERDES.Q0CH3_FDTX22 |
| TCELL14:IMUX_B4 | SERDES.Q0CH3_FDTX21 |
| TCELL14:IMUX_B5 | SERDES.Q0CH3_FDTX20 |
| TCELL14:IMUX_C0 | SERDES.Q0CH3_FDTX19 |
| TCELL14:IMUX_C1 | SERDES.Q0CH3_FDTX18 |
| TCELL14:IMUX_C2 | SERDES.Q0CH3_FDTX17 |
| TCELL14:IMUX_C3 | SERDES.Q0CH3_FDTX16 |
| TCELL14:IMUX_C4 | SERDES.Q0CH3_FDTX15 |
| TCELL14:IMUX_C5 | SERDES.Q0CH3_FDTX14 |
| TCELL14:IMUX_D0 | SERDES.Q0CH3_FDTX13 |
| TCELL14:IMUX_D1 | SERDES.Q0CH3_FDTX12 |
| TCELL14:IMUX_D2 | SERDES.Q0CH3_FDTX11 |
| TCELL14:IMUX_D3 | SERDES.Q0CH3_FDTX10 |
| TCELL14:IMUX_D4 | SERDES.Q0CH3_FDTX9 |
| TCELL14:IMUX_D5 | SERDES.Q0CH3_FDTX8 |
| TCELL14:IMUX_LSR0 | SERDES.Q0CH0_FCRRST |
| TCELL14:IMUX_LSR1 | SERDES.Q0CH1_FCRRST |
| TCELL14:IMUX_CLK0_DELAY | SERDES.Q0_FIGRPFBRRCLK1 |
| TCELL14:IMUX_CLK1_DELAY | SERDES.Q0_FIGRPFBRRCLK0 |
| TCELL14:OUT_F0 | SERDES.Q0CH2_FDRX31 |
| TCELL14:OUT_F1 | SERDES.Q0CH2_FDRX30 |
| TCELL14:OUT_F2 | SERDES.Q0CH2_FDRX29 |
| TCELL14:OUT_F3 | SERDES.Q0CH2_FDRX28 |
| TCELL14:OUT_F4 | SERDES.Q0CH2_FDRX27 |
| TCELL14:OUT_F5 | SERDES.Q0CH2_FDRX26 |
| TCELL14:OUT_F6 | SERDES.Q0CH2_FDRX25 |
| TCELL14:OUT_F7 | SERDES.Q0CH2_FDRX24 |
| TCELL14:OUT_Q0 | SERDES.Q0CH2_FDRX23 |
| TCELL14:OUT_Q1 | SERDES.Q0CH2_FDRX22 |
| TCELL14:OUT_Q2 | SERDES.Q0CH2_FDRX21 |
| TCELL14:OUT_Q3 | SERDES.Q0CH2_FDRX20 |
| TCELL14:OUT_Q4 | SERDES.Q0CH2_FDRX19 |
| TCELL14:OUT_Q5 | SERDES.Q0CH2_FDRX18 |
| TCELL14:OUT_Q6 | SERDES.Q0CH2_FDRX17 |
| TCELL14:OUT_Q7 | SERDES.Q0CH2_FDRX16 |
| TCELL15:IMUX_A0 | SERDES.Q0CH3_FDTX7 |
| TCELL15:IMUX_A1 | SERDES.Q0CH3_FDTX6 |
| TCELL15:IMUX_A2 | SERDES.Q0CH3_FDTX5 |
| TCELL15:IMUX_A3 | SERDES.Q0CH3_FDTX4 |
| TCELL15:IMUX_A4 | SERDES.Q0CH3_FDTX3 |
| TCELL15:IMUX_A5 | SERDES.Q0CH3_FDTX2 |
| TCELL15:IMUX_B0 | SERDES.Q0CH3_FDTX1 |
| TCELL15:IMUX_B1 | SERDES.Q0CH3_FDTX0 |
| TCELL15:IMUX_B2 | SERDES.Q0CH0_FCPCIEDETEN |
| TCELL15:IMUX_B3 | SERDES.Q0CH1_FCPCIEDETEN |
| TCELL15:IMUX_B4 | SERDES.Q0CH2_FCPCIEDETEN |
| TCELL15:IMUX_B5 | SERDES.Q0CH3_FCPCIEDETEN |
| TCELL15:IMUX_C0 | SERDES.Q0CH0_FCRXPOLARITY |
| TCELL15:IMUX_C1 | SERDES.Q0CH1_FCRXPOLARITY |
| TCELL15:IMUX_C2 | SERDES.Q0CH2_FCRXPOLARITY |
| TCELL15:IMUX_C3 | SERDES.Q0CH3_FCRXPOLARITY |
| TCELL15:IMUX_C4 | SERDES.Q0CH0_FCWORDALGNEN |
| TCELL15:IMUX_C5 | SERDES.Q0CH1_FCWORDALGNEN |
| TCELL15:IMUX_D0 | SERDES.Q0CH2_FCWORDALGNEN |
| TCELL15:IMUX_D1 | SERDES.Q0CH3_FCWORDALGNEN |
| TCELL15:IMUX_D2 | SERDES.Q0CH0_FCLSMEN |
| TCELL15:IMUX_D3 | SERDES.Q0CH1_FCLSMEN |
| TCELL15:IMUX_D4 | SERDES.Q0CH2_FCLSMEN |
| TCELL15:IMUX_D5 | SERDES.Q0CH3_FCLSMEN |
| TCELL15:IMUX_LSR0 | SERDES.Q0CH2_FCRRST |
| TCELL15:IMUX_LSR1 | SERDES.Q0CH3_FCRRST |
| TCELL15:IMUX_CLK0_DELAY | SERDES.Q0_FIGRPFBTWCLK1 |
| TCELL15:IMUX_CLK1_DELAY | SERDES.Q0_FIGRPFBTWCLK0 |
| TCELL15:OUT_F0 | SERDES.Q0CH2_FDRX15 |
| TCELL15:OUT_F1 | SERDES.Q0CH2_FDRX14 |
| TCELL15:OUT_F2 | SERDES.Q0CH2_FDRX13 |
| TCELL15:OUT_F3 | SERDES.Q0CH2_FDRX12 |
| TCELL15:OUT_F4 | SERDES.Q0CH2_FDRX11 |
| TCELL15:OUT_F5 | SERDES.Q0CH2_FDRX10 |
| TCELL15:OUT_F6 | SERDES.Q0CH2_FDRX9 |
| TCELL15:OUT_F7 | SERDES.Q0CH2_FDRX8 |
| TCELL15:OUT_Q0 | SERDES.Q0CH2_FDRX7 |
| TCELL15:OUT_Q1 | SERDES.Q0CH2_FDRX6 |
| TCELL15:OUT_Q2 | SERDES.Q0CH2_FDRX5 |
| TCELL15:OUT_Q3 | SERDES.Q0CH2_FDRX4 |
| TCELL15:OUT_Q4 | SERDES.Q0CH2_FDRX3 |
| TCELL15:OUT_Q5 | SERDES.Q0CH2_FDRX2 |
| TCELL15:OUT_Q6 | SERDES.Q0CH2_FDRX1 |
| TCELL15:OUT_Q7 | SERDES.Q0CH2_FDRX0 |
| TCELL16:IMUX_A0 | SERDES.Q0CH0_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A1 | SERDES.Q0CH1_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A2 | SERDES.Q0CH2_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A3 | SERDES.Q0CH3_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A4 | SERDES.Q0CH0_FCPLLLOL |
| TCELL16:IMUX_A5 | SERDES.Q0CH1_FCPLLLOL |
| TCELL16:IMUX_B0 | SERDES.Q0CH2_FCPLLLOL |
| TCELL16:IMUX_B1 | SERDES.Q0CH3_FCPLLLOL |
| TCELL16:IMUX_B2 | SERDES.Q0CH0_FDLDRTX |
| TCELL16:IMUX_B3 | SERDES.Q0CH1_FDLDRTX |
| TCELL16:IMUX_B4 | SERDES.Q0CH2_FDLDRTX |
| TCELL16:IMUX_B5 | SERDES.Q0CH3_FDLDRTX |
| TCELL16:IMUX_C0 | SERDES.Q0CH0_FCTXMARGIN2 |
| TCELL16:IMUX_C1 | SERDES.Q0CH0_FCTXMARGIN1 |
| TCELL16:IMUX_C2 | SERDES.Q0CH0_FCTXMARGIN0 |
| TCELL16:IMUX_C3 | SERDES.Q0CH1_FCTXMARGIN2 |
| TCELL16:IMUX_C4 | SERDES.Q0CH1_FCTXMARGIN1 |
| TCELL16:IMUX_C5 | SERDES.Q0CH1_FCTXMARGIN0 |
| TCELL16:IMUX_D0 | SERDES.Q0CH2_FCTXMARGIN2 |
| TCELL16:IMUX_D1 | SERDES.Q0CH2_FCTXMARGIN1 |
| TCELL16:IMUX_D2 | SERDES.Q0CH2_FCTXMARGIN0 |
| TCELL16:IMUX_D3 | SERDES.Q0CH3_FCTXMARGIN2 |
| TCELL16:IMUX_D4 | SERDES.Q0CH3_FCTXMARGIN1 |
| TCELL16:IMUX_D5 | SERDES.Q0CH3_FCTXMARGIN0 |
| TCELL16:IMUX_LSR0 | SERDES.Q0CH0_FCTRST |
| TCELL16:IMUX_LSR1 | SERDES.Q0CH1_FCTRST |
| TCELL16:IMUX_CLK0_DELAY | SERDES.Q0_FISYNCCLK |
| TCELL16:IMUX_CLK1_DELAY | SERDES.Q0_FIRXTESTCLK |
| TCELL16:OUT_F0 | SERDES.Q0CH3_FDRX47 |
| TCELL16:OUT_F1 | SERDES.Q0CH3_FDRX46 |
| TCELL16:OUT_F2 | SERDES.Q0CH3_FDRX45 |
| TCELL16:OUT_F3 | SERDES.Q0CH3_FDRX44 |
| TCELL16:OUT_F4 | SERDES.Q0CH3_FDRX43 |
| TCELL16:OUT_F5 | SERDES.Q0CH3_FDRX42 |
| TCELL16:OUT_F6 | SERDES.Q0CH3_FDRX41 |
| TCELL16:OUT_F7 | SERDES.Q0CH3_FDRX40 |
| TCELL16:OUT_Q0 | SERDES.Q0CH3_FDRX39 |
| TCELL16:OUT_Q1 | SERDES.Q0CH3_FDRX38 |
| TCELL16:OUT_Q2 | SERDES.Q0CH3_FDRX37 |
| TCELL16:OUT_Q3 | SERDES.Q0CH3_FDRX36 |
| TCELL16:OUT_Q4 | SERDES.Q0CH3_FDRX35 |
| TCELL16:OUT_Q5 | SERDES.Q0CH3_FDRX34 |
| TCELL16:OUT_Q6 | SERDES.Q0CH3_FDRX33 |
| TCELL16:OUT_Q7 | SERDES.Q0CH3_FDRX32 |
| TCELL17:OUT_F0 | SERDES.Q0CH3_FDRX31 |
| TCELL17:OUT_F1 | SERDES.Q0CH3_FDRX30 |
| TCELL17:OUT_F2 | SERDES.Q0CH3_FDRX29 |
| TCELL17:OUT_F3 | SERDES.Q0CH3_FDRX28 |
| TCELL17:OUT_F4 | SERDES.Q0CH3_FDRX27 |
| TCELL17:OUT_F5 | SERDES.Q0CH3_FDRX26 |
| TCELL17:OUT_F6 | SERDES.Q0CH3_FDRX25 |
| TCELL17:OUT_F7 | SERDES.Q0CH3_FDRX24 |
| TCELL17:OUT_Q0 | SERDES.Q0CH3_FDRX23 |
| TCELL17:OUT_Q1 | SERDES.Q0CH3_FDRX22 |
| TCELL17:OUT_Q2 | SERDES.Q0CH3_FDRX21 |
| TCELL17:OUT_Q3 | SERDES.Q0CH3_FDRX20 |
| TCELL17:OUT_Q4 | SERDES.Q0CH3_FDRX19 |
| TCELL17:OUT_Q5 | SERDES.Q0CH3_FDRX18 |
| TCELL17:OUT_Q6 | SERDES.Q0CH3_FDRX17 |
| TCELL17:OUT_Q7 | SERDES.Q0CH3_FDRX16 |
| TCELL18:OUT_F0 | SERDES.Q0P_SCANO20 |
| TCELL18:OUT_F1 | SERDES.Q0P_HALTGTREQTPHPRESENT |
| TCELL18:OUT_F2 | SERDES.Q0P_HALTGTWDATVLD |
| TCELL18:OUT_F3 | SERDES.Q0P_HALTGTWEOP |
| TCELL18:OUT_F4 | SERDES.Q0P_HALTGTCOMPRDY |
| TCELL18:OUT_F5 | SERDES.Q0P_HALTGTREQDES19 |
| TCELL18:OUT_F6 | SERDES.Q0P_HALTGTREQDES18 |
| TCELL18:OUT_F7 | SERDES.Q0P_HALTGTREQDES17 |
| TCELL18:OUT_Q0 | SERDES.Q0P_HALTGTREQDES14 |
| TCELL18:OUT_Q1 | SERDES.Q0P_HALTGTREQDES13 |
| TCELL18:OUT_Q2 | SERDES.Q0P_HALTGTREQDES12 |
| TCELL18:OUT_Q3 | SERDES.Q0P_HALTGTREQDES11 |
| TCELL18:OUT_Q4 | SERDES.Q0P_HALTGTREQDES10 |
| TCELL18:OUT_Q5 | SERDES.Q0P_HALTGTREQDES15 |
| TCELL18:OUT_Q6 | SERDES.Q0P_HALTGTREQDES8 |
| TCELL18:OUT_Q7 | SERDES.Q0P_HALTGTREQDES7 |
| TCELL19:OUT_F0 | SERDES.Q0P_HALTGTREQDES6 |
| TCELL19:OUT_F1 | SERDES.Q0P_HALTGTREQDES5 |
| TCELL19:OUT_F2 | SERDES.Q0P_HALTGTREQDES4 |
| TCELL19:OUT_F3 | SERDES.Q0P_HALTGTREQDES3 |
| TCELL19:OUT_F4 | SERDES.Q0P_HALTGTREQDES2 |
| TCELL19:OUT_F5 | SERDES.Q0P_HALTGTREQDES1 |
| TCELL19:OUT_Q0 | SERDES.Q0P_HALTGTREQDES0 |
| TCELL19:OUT_Q1 | SERDES.Q0P_HALTGTREQDES16 |
| TCELL19:OUT_Q2 | SERDES.Q0P_HALTSTREQATTR2 |
| TCELL19:OUT_Q3 | SERDES.Q0P_HALTSTREQATTR1 |
| TCELL19:OUT_Q4 | SERDES.Q0P_HALTSTREQATTR0 |
| TCELL19:OUT_Q5 | SERDES.Q0P_HALTGTREQMBA5 |
| TCELL20:OUT_F0 | SERDES.Q0P_HALTGTREQMBA4 |
| TCELL20:OUT_F1 | SERDES.Q0P_HALTGTREQMBA3 |
| TCELL20:OUT_F2 | SERDES.Q0P_HALTGTREQMBA2 |
| TCELL20:OUT_F3 | SERDES.Q0P_HALTGTREQMBA1 |
| TCELL20:OUT_F4 | SERDES.Q0P_HALTGTREQMBA0 |
| TCELL20:OUT_F5 | SERDES.Q0P_HALTGTREQTPHTYPE1 |
| TCELL20:OUT_F6 | SERDES.Q0P_HALTGTREQTPHTYPE0 |
| TCELL20:OUT_F7 | SERDES.Q0P_HALTGTREQTPHSTTAG7 |
| TCELL20:OUT_Q0 | SERDES.Q0P_HALTGTREQTPHSTTAG6 |
| TCELL20:OUT_Q1 | SERDES.Q0P_HALTGTREQTPHSTTAG5 |
| TCELL20:OUT_Q2 | SERDES.Q0P_HALTGTREQTPHSTTAG4 |
| TCELL20:OUT_Q3 | SERDES.Q0P_HALTGTREQTPHSTTAG3 |
| TCELL20:OUT_Q4 | SERDES.Q0P_HALTGTREQTPHSTTAG2 |
| TCELL20:OUT_Q5 | SERDES.Q0P_HALTGTREQTPHSTTAG1 |
| TCELL20:OUT_Q6 | SERDES.Q0P_HALTGTREQTPHSTTAG0 |
| TCELL20:OUT_Q7 | SERDES.Q0P_HALTGTWBVLD7 |
| TCELL21:OUT_F0 | SERDES.Q0P_HALTGTWBVLD6 |
| TCELL21:OUT_F1 | SERDES.Q0P_HALTGTWBVLD5 |
| TCELL21:OUT_F2 | SERDES.Q0P_HALTGTWBVLD4 |
| TCELL21:OUT_F3 | SERDES.Q0P_HALTGTWBVLD3 |
| TCELL21:OUT_F4 | SERDES.Q0P_HALTGTWBVLD2 |
| TCELL21:OUT_F5 | SERDES.Q0P_HALTGTWBVLD1 |
| TCELL21:OUT_F6 | SERDES.Q0P_HALTGTWBVLD0 |
| TCELL21:OUT_F7 | SERDES.Q0P_SCANO11 |
| TCELL21:OUT_Q0 | SERDES.Q0P_HALTGTREQDES9 |
| TCELL21:OUT_Q1 | SERDES.Q0P_SCANO2 |
| TCELL21:OUT_Q2 | SERDES.Q0P_SCANO21 |
| TCELL21:OUT_Q3 | SERDES.Q0P_HALTGTREQDES60 |
| TCELL21:OUT_Q4 | SERDES.Q0P_HALTGTREQDES81 |
| TCELL21:OUT_Q5 | SERDES.Q0P_HALTGTREQDES58 |
| TCELL21:OUT_Q6 | SERDES.Q0P_SCANO18 |
| TCELL21:OUT_Q7 | SERDES.Q0P_HALTGTREQDES91 |
| TCELL22:OUT_F0 | SERDES.Q0P_HALTGTREQ |
| TCELL22:OUT_F1 | SERDES.Q0P_SCANO1 |
| TCELL22:OUT_F2 | SERDES.Q0P_INTCO |
| TCELL22:OUT_F3 | SERDES.Q0P_HALTGTREQDES126 |
| TCELL22:OUT_F4 | SERDES.Q0P_HALTGTREQDES76 |
| TCELL22:OUT_F5 | SERDES.Q0P_HALTGTREQDES35 |
| TCELL22:OUT_F6 | SERDES.Q0P_INTDO |
| TCELL22:OUT_F7 | SERDES.Q0P_HALTGTREQDES120 |
| TCELL22:OUT_Q0 | SERDES.Q0P_HALTGTREQDES103 |
| TCELL22:OUT_Q1 | SERDES.Q0P_HALTGTREQDES97 |
| TCELL22:OUT_Q2 | SERDES.Q0P_HALTGTREQDES57 |
| TCELL22:OUT_Q3 | SERDES.Q0P_HALTGTREQDES90 |
| TCELL22:OUT_Q4 | SERDES.Q0P_HALTGTREQDES105 |
| TCELL22:OUT_Q5 | SERDES.Q0P_HALTGTREQDES61 |
| TCELL22:OUT_Q6 | SERDES.Q0P_HALTGTREQDES68 |
| TCELL22:OUT_Q7 | SERDES.Q0P_HALTGTREQDES44 |
| TCELL23:OUT_F0 | SERDES.Q0P_HALTGTREQDES52 |
| TCELL23:OUT_F1 | SERDES.Q0P_HALTGTREQDES104 |
| TCELL23:OUT_F2 | SERDES.Q0P_HALTGTREQDES62 |
| TCELL23:OUT_F3 | SERDES.Q0P_HALTGTREQDES89 |
| TCELL23:OUT_F4 | SERDES.Q0P_HALTGTREQDES54 |
| TCELL23:OUT_F5 | SERDES.Q0P_HALTGTREQDES124 |
| TCELL23:OUT_F6 | SERDES.Q0P_HALTGTREQDES47 |
| TCELL23:OUT_F7 | SERDES.Q0P_HALTGTREQDES77 |
| TCELL23:OUT_Q0 | SERDES.Q0P_HALTGTREQDES102 |
| TCELL23:OUT_Q1 | SERDES.Q0P_INTAO |
| TCELL23:OUT_Q2 | SERDES.Q0P_HALTGTREQDES41 |
| TCELL23:OUT_Q3 | SERDES.Q0P_HALTGTREQDES31 |
| TCELL23:OUT_Q4 | SERDES.Q0P_HALTGTREQDES127 |
| TCELL23:OUT_Q5 | SERDES.Q0P_INTBO |
| TCELL23:OUT_Q6 | SERDES.Q0P_HALTGTREQDES21 |
| TCELL23:OUT_Q7 | SERDES.Q0P_HALTGTREQDES23 |
| TCELL24:OUT_F0 | SERDES.Q0P_HALTGTREQDES30 |
| TCELL24:OUT_F1 | SERDES.Q0P_HALTGTREQDES33 |
| TCELL24:OUT_F2 | SERDES.Q0P_HALTGTREQDES24 |
| TCELL24:OUT_F3 | SERDES.Q0P_HALTGTREQDES25 |
| TCELL24:OUT_F4 | SERDES.Q0P_HALTGTREQDES34 |
| TCELL24:OUT_F5 | SERDES.Q0P_HALTGTREQDES51 |
| TCELL24:OUT_F6 | SERDES.Q0P_HALTGTREQDES22 |
| TCELL24:OUT_F7 | SERDES.Q0P_HALTGTREQDES26 |
| TCELL24:OUT_Q0 | SERDES.Q0P_HALTGTREQDES32 |
| TCELL24:OUT_Q1 | SERDES.Q0P_HALTGTREQDES43 |
| TCELL24:OUT_Q2 | SERDES.Q0P_HALTGTREQDES48 |
| TCELL24:OUT_Q3 | SERDES.Q0P_HALTGTREQDES49 |
| TCELL24:OUT_Q4 | SERDES.Q0P_HALTGTREQDES111 |
| TCELL24:OUT_Q5 | SERDES.Q0P_HALTGTREQDES55 |
| TCELL24:OUT_Q6 | SERDES.Q0P_HALTGTREQDES66 |
| TCELL24:OUT_Q7 | SERDES.Q0P_HALTGTREQDES93 |
| TCELL27:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES9 |
| TCELL27:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES10 |
| TCELL27:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES11 |
| TCELL27:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES13 |
| TCELL27:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES14 |
| TCELL27:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES16 |
| TCELL27:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES17 |
| TCELL27:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES22 |
| TCELL27:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES23 |
| TCELL27:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES24 |
| TCELL27:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES25 |
| TCELL27:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES26 |
| TCELL27:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES27 |
| TCELL27:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES28 |
| TCELL27:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES29 |
| TCELL27:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES30 |
| TCELL27:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES31 |
| TCELL27:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES32 |
| TCELL27:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES33 |
| TCELL27:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES59 |
| TCELL27:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES61 |
| TCELL27:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES62 |
| TCELL27:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES63 |
| TCELL27:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES127 |
| TCELL27:IMUX_LSR0 | SERDES.Q0P_MBISTMODE |
| TCELL27:IMUX_LSR1 | SERDES.Q0P_SCANRSTN |
| TCELL27:IMUX_CLK0_DELAY | SERDES.Q0P_SCANCLK |
| TCELL27:IMUX_CLK1_DELAY | SERDES.Q0P_MBISTCLK |
| TCELL27:IMUX_CE0 | SERDES.Q0P_SCANI19 |
| TCELL27:IMUX_CE1 | SERDES.Q0P_SCANI9 |
| TCELL27:IMUX_CE2 | SERDES.Q0P_SCANI10 |
| TCELL27:IMUX_CE3 | SERDES.Q0P_SCANI20 |
| TCELL27:OUT_F0 | SERDES.Q0P_HALTGTREQDES20 |
| TCELL27:OUT_F1 | SERDES.Q0P_HALTGTREQDES96 |
| TCELL27:OUT_F2 | SERDES.Q0P_HALTGTREQDES95 |
| TCELL27:OUT_F3 | SERDES.Q0P_HALTGTREQDES125 |
| TCELL27:OUT_F4 | SERDES.Q0P_HALTGTREQDES101 |
| TCELL27:OUT_F5 | SERDES.Q0P_HALTGTREQDES99 |
| TCELL27:OUT_F6 | SERDES.Q0P_HALTGTREQDES80 |
| TCELL27:OUT_F7 | SERDES.Q0P_HALTGTREQDES56 |
| TCELL27:OUT_Q0 | SERDES.Q0P_HALTGTREQDES69 |
| TCELL27:OUT_Q1 | SERDES.Q0P_HALTGTREQDES78 |
| TCELL27:OUT_Q2 | SERDES.Q0P_HALTGTREQDES110 |
| TCELL27:OUT_Q3 | SERDES.Q0P_HALTGTREQDES84 |
| TCELL27:OUT_Q4 | SERDES.Q0P_HALTGTREQDES73 |
| TCELL27:OUT_Q5 | SERDES.Q0P_HALTGTREQDES70 |
| TCELL27:OUT_Q6 | SERDES.Q0P_HALTGTREQDES106 |
| TCELL27:OUT_Q7 | SERDES.Q0P_HALTGTREQDES87 |
| TCELL28:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES64 |
| TCELL28:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES65 |
| TCELL28:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES66 |
| TCELL28:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES67 |
| TCELL28:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES69 |
| TCELL28:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES71 |
| TCELL28:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES72 |
| TCELL28:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES73 |
| TCELL28:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES74 |
| TCELL28:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES77 |
| TCELL28:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES78 |
| TCELL28:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES79 |
| TCELL28:IMUX_C0 | SERDES.Q0P_HALTGTCLNTCOMPIDEN |
| TCELL28:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES121 |
| TCELL28:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES80 |
| TCELL28:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES81 |
| TCELL28:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES102 |
| TCELL28:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES95 |
| TCELL28:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES94 |
| TCELL28:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES99 |
| TCELL28:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES103 |
| TCELL28:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES125 |
| TCELL28:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES96 |
| TCELL28:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES126 |
| TCELL28:IMUX_LSR0 | SERDES.Q0P_SCANMODE |
| TCELL28:IMUX_LSR1 | SERDES.Q0P_MBISTRSTN |
| TCELL28:IMUX_CE0 | SERDES.Q0P_SCANI24 |
| TCELL28:IMUX_CE1 | SERDES.Q0P_SCANI0 |
| TCELL28:IMUX_CE2 | SERDES.Q0P_SCANI11 |
| TCELL28:IMUX_CE3 | SERDES.Q0P_SCANI17 |
| TCELL28:OUT_F0 | SERDES.Q0P_HALTGTREQDES82 |
| TCELL28:OUT_F1 | SERDES.Q0P_HALTGTREQDES75 |
| TCELL28:OUT_F2 | SERDES.Q0P_HALTGTREQDES109 |
| TCELL28:OUT_F3 | SERDES.Q0P_HALTGTREQDES85 |
| TCELL28:OUT_F4 | SERDES.Q0P_HALTGTREQDES74 |
| TCELL28:OUT_F5 | SERDES.Q0P_HALTGTREQDES71 |
| TCELL28:OUT_F6 | SERDES.Q0P_HALTGTREQDES98 |
| TCELL28:OUT_F7 | SERDES.Q0P_HALTGTREQDES83 |
| TCELL28:OUT_Q0 | SERDES.Q0P_HALTGTREQDES79 |
| TCELL28:OUT_Q1 | SERDES.Q0P_HALTGTREQDES121 |
| TCELL28:OUT_Q2 | SERDES.Q0P_HALTGTREQDES67 |
| TCELL28:OUT_Q3 | SERDES.Q0P_HALTGTREQDES100 |
| TCELL28:OUT_Q4 | SERDES.Q0P_HALTGTREQDES65 |
| TCELL28:OUT_Q5 | SERDES.Q0P_HALTGTREQDES88 |
| TCELL28:OUT_Q6 | SERDES.Q0P_HALTGTREQDES72 |
| TCELL28:OUT_Q7 | SERDES.Q0P_HALTGTREQDES94 |
| TCELL29:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES101 |
| TCELL29:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES86 |
| TCELL29:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES85 |
| TCELL29:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES90 |
| TCELL29:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES92 |
| TCELL29:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES100 |
| TCELL29:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES98 |
| TCELL29:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES122 |
| TCELL29:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES108 |
| TCELL29:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES123 |
| TCELL29:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES124 |
| TCELL29:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES118 |
| TCELL29:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES116 |
| TCELL29:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES115 |
| TCELL29:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES93 |
| TCELL29:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES104 |
| TCELL29:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES84 |
| TCELL29:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES105 |
| TCELL29:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES83 |
| TCELL29:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES107 |
| TCELL29:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES120 |
| TCELL29:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES89 |
| TCELL29:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES87 |
| TCELL29:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES91 |
| TCELL29:IMUX_LSR0 | SERDES.Q0P_RSTN |
| TCELL29:IMUX_LSR1 | SERDES.Q0P_SCANENA |
| TCELL29:IMUX_CE0 | SERDES.Q0P_SCANI8 |
| TCELL29:IMUX_CE1 | SERDES.Q0P_SCANI12 |
| TCELL29:IMUX_CE2 | SERDES.Q0P_SCANI18 |
| TCELL29:IMUX_CE3 | SERDES.Q0P_SCANI7 |
| TCELL29:OUT_F0 | SERDES.Q0P_HALTGTREQDES64 |
| TCELL29:OUT_F1 | SERDES.Q0P_HALTGTREQDES63 |
| TCELL29:OUT_F2 | SERDES.Q0P_HALTGTREQDES86 |
| TCELL29:OUT_F3 | SERDES.Q0P_HALTGTREQDES92 |
| TCELL29:OUT_F4 | SERDES.Q0P_HALTGTREQDES53 |
| TCELL29:OUT_F5 | SERDES.Q0P_HALTGTREQDES50 |
| TCELL29:OUT_F6 | SERDES.Q0P_HALTGTREQDES28 |
| TCELL29:OUT_F7 | SERDES.Q0P_HALTGTREQDES29 |
| TCELL29:OUT_Q0 | SERDES.Q0P_HALTGTREQDES123 |
| TCELL29:OUT_Q1 | SERDES.Q0P_HALTGTREQDES59 |
| TCELL29:OUT_Q2 | SERDES.Q0P_HALTGTREQDES46 |
| TCELL29:OUT_Q3 | SERDES.Q0P_HALTGTREQDES45 |
| TCELL29:OUT_Q4 | SERDES.Q0P_HALTGTREQDES27 |
| TCELL29:OUT_Q5 | SERDES.Q0P_HALTGTREQDES122 |
| TCELL29:OUT_Q6 | SERDES.Q0P_HALTGTREQDES42 |
| TCELL29:OUT_Q7 | SERDES.Q0P_SCANO22 |
| TCELL30:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES113 |
| TCELL30:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES114 |
| TCELL30:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES88 |
| TCELL30:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES117 |
| TCELL30:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES97 |
| TCELL30:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES112 |
| TCELL30:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES82 |
| TCELL30:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES76 |
| TCELL30:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES109 |
| TCELL30:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES111 |
| TCELL30:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES75 |
| TCELL30:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES110 |
| TCELL30:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES106 |
| TCELL30:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES70 |
| TCELL30:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES60 |
| TCELL30:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES58 |
| TCELL30:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES57 |
| TCELL30:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES56 |
| TCELL30:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES55 |
| TCELL30:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES54 |
| TCELL30:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES53 |
| TCELL30:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES52 |
| TCELL30:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES51 |
| TCELL30:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES50 |
| TCELL30:IMUX_LSR0 | SERDES.Q0P_HOTRSTIN |
| TCELL30:IMUX_CE0 | SERDES.Q0P_SCANI6 |
| TCELL30:IMUX_CE1 | SERDES.Q0P_SCANI26 |
| TCELL30:IMUX_CE2 | SERDES.Q0P_SCANI25 |
| TCELL30:IMUX_CE3 | SERDES.Q0P_SCANI2 |
| TCELL30:OUT_F0 | SERDES.Q0P_HALMSTWRDY |
| TCELL30:OUT_F1 | SERDES.Q0P_HALTGTREQDES40 |
| TCELL30:OUT_F2 | SERDES.Q0P_SCANO14 |
| TCELL30:OUT_F3 | SERDES.Q0P_HALTGTREQDES36 |
| TCELL30:OUT_F4 | SERDES.Q0P_HALTGTREQDES38 |
| TCELL30:OUT_F5 | SERDES.Q0P_PWRSTATECHNGINT |
| TCELL30:OUT_F6 | SERDES.Q0P_HALTGTREQDES37 |
| TCELL30:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES116 |
| TCELL30:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES115 |
| TCELL30:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES117 |
| TCELL30:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES114 |
| TCELL30:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES113 |
| TCELL30:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES118 |
| TCELL30:OUT_Q5 | SERDES.Q0P_SCANO19 |
| TCELL30:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES109 |
| TCELL30:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES112 |
| TCELL31:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES49 |
| TCELL31:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES48 |
| TCELL31:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES47 |
| TCELL31:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES46 |
| TCELL31:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES45 |
| TCELL31:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES44 |
| TCELL31:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES43 |
| TCELL31:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES42 |
| TCELL31:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES41 |
| TCELL31:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES40 |
| TCELL31:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES39 |
| TCELL31:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES38 |
| TCELL31:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES37 |
| TCELL31:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES36 |
| TCELL31:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES35 |
| TCELL31:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES34 |
| TCELL31:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES21 |
| TCELL31:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES68 |
| TCELL31:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES20 |
| TCELL31:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES19 |
| TCELL31:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES18 |
| TCELL31:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES15 |
| TCELL31:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES12 |
| TCELL31:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES8 |
| TCELL31:IMUX_CE0 | SERDES.Q0P_SCANI16 |
| TCELL31:IMUX_CE1 | SERDES.Q0P_SCANI14 |
| TCELL31:IMUX_CE2 | SERDES.Q0P_SCANI21 |
| TCELL31:IMUX_CE3 | SERDES.Q0P_SCANI1 |
| TCELL31:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES108 |
| TCELL31:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES110 |
| TCELL31:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES107 |
| TCELL31:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES126 |
| TCELL31:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES125 |
| TCELL31:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES111 |
| TCELL31:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES127 |
| TCELL31:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES119 |
| TCELL31:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES79 |
| TCELL31:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES104 |
| TCELL31:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES102 |
| TCELL31:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES101 |
| TCELL31:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES103 |
| TCELL31:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES76 |
| TCELL31:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES67 |
| TCELL31:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES72 |
| TCELL32:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES7 |
| TCELL32:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES6 |
| TCELL32:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES5 |
| TCELL32:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES4 |
| TCELL32:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES3 |
| TCELL32:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES2 |
| TCELL32:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES1 |
| TCELL32:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES0 |
| TCELL32:IMUX_B2 | SERDES.Q0P_HALTGTCOMPBVLD7 |
| TCELL32:IMUX_B3 | SERDES.Q0P_HALTGTCOMPBVLD6 |
| TCELL32:IMUX_B4 | SERDES.Q0P_HALTGTCOMPBVLD5 |
| TCELL32:IMUX_B5 | SERDES.Q0P_HALTGTCOMPBVLD4 |
| TCELL32:IMUX_C0 | SERDES.Q0P_HALTGTCOMPBVLD3 |
| TCELL32:IMUX_C1 | SERDES.Q0P_HALTGTCOMPBVLD2 |
| TCELL32:IMUX_C2 | SERDES.Q0P_HALTGTCOMPBVLD1 |
| TCELL32:IMUX_C3 | SERDES.Q0P_HALTGTCOMPBVLD0 |
| TCELL32:IMUX_C4 | SERDES.Q0P_HALTGTCLNTCOMPID15 |
| TCELL32:IMUX_C5 | SERDES.Q0P_HALTGTCLNTCOMPID14 |
| TCELL32:IMUX_D0 | SERDES.Q0P_HALTGTCLNTCOMPID13 |
| TCELL32:IMUX_D1 | SERDES.Q0P_HALTGTCLNTCOMPID12 |
| TCELL32:IMUX_D2 | SERDES.Q0P_HALTGTCLNTCOMPID11 |
| TCELL32:IMUX_D3 | SERDES.Q0P_HALTGTCLNTCOMPID10 |
| TCELL32:IMUX_D4 | SERDES.Q0P_HALTGTCLNTCOMPID9 |
| TCELL32:IMUX_D5 | SERDES.Q0P_HALTGTCLNTCOMPID8 |
| TCELL32:IMUX_CE0 | SERDES.Q0P_SCANI13 |
| TCELL32:IMUX_CE1 | SERDES.Q0P_SCANI3 |
| TCELL32:IMUX_CE2 | SERDES.Q0P_SCANI15 |
| TCELL32:IMUX_CE3 | SERDES.Q0P_SCANI23 |
| TCELL32:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES75 |
| TCELL32:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES105 |
| TCELL32:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES70 |
| TCELL32:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES74 |
| TCELL32:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES106 |
| TCELL32:OUT_F5 | SERDES.Q0P_SCANO8 |
| TCELL32:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES73 |
| TCELL32:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES71 |
| TCELL32:OUT_Q0 | SERDES.Q0P_HALTGTREQDES39 |
| TCELL32:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES68 |
| TCELL32:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES91 |
| TCELL32:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES93 |
| TCELL32:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES66 |
| TCELL32:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES90 |
| TCELL32:OUT_Q6 | SERDES.Q0P_SCANO5 |
| TCELL32:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES64 |
| TCELL33:IMUX_A0 | SERDES.Q0P_HALTGTCLNTCOMPID7 |
| TCELL33:IMUX_A1 | SERDES.Q0P_HALTGTCLNTCOMPID6 |
| TCELL33:IMUX_A2 | SERDES.Q0P_HALTGTCLNTCOMPID5 |
| TCELL33:IMUX_A3 | SERDES.Q0P_HALTGTCLNTCOMPID4 |
| TCELL33:IMUX_A4 | SERDES.Q0P_HALTGTCLNTCOMPID3 |
| TCELL33:IMUX_A5 | SERDES.Q0P_HALTGTCLNTCOMPID2 |
| TCELL33:IMUX_B0 | SERDES.Q0P_HALTGTCLNTCOMPID1 |
| TCELL33:IMUX_B1 | SERDES.Q0P_HALTGTCLNTCOMPID0 |
| TCELL33:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES106 |
| TCELL33:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES105 |
| TCELL33:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES104 |
| TCELL33:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES98 |
| TCELL33:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES97 |
| TCELL33:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES96 |
| TCELL33:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES94 |
| TCELL33:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES93 |
| TCELL33:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES92 |
| TCELL33:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES91 |
| TCELL33:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES90 |
| TCELL33:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES89 |
| TCELL33:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES88 |
| TCELL33:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES87 |
| TCELL33:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES85 |
| TCELL33:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES121 |
| TCELL33:IMUX_CE0 | SERDES.Q0P_SCANI22 |
| TCELL33:IMUX_CE1 | SERDES.Q0P_SCANI4 |
| TCELL33:IMUX_CE2 | SERDES.Q0P_SCANI5 |
| TCELL33:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES94 |
| TCELL33:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES92 |
| TCELL33:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES69 |
| TCELL33:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES65 |
| TCELL33:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES95 |
| TCELL33:OUT_F5 | SERDES.Q0P_MSIVECCNT1 |
| TCELL33:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES89 |
| TCELL33:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES88 |
| TCELL33:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES77 |
| TCELL33:OUT_Q1 | SERDES.Q0P_MSIVECCNT2 |
| TCELL33:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES78 |
| TCELL33:OUT_Q3 | SERDES.Q0P_MSIVECCNT0 |
| TCELL33:OUT_Q4 | SERDES.Q0P_SCANO7 |
| TCELL33:OUT_Q5 | SERDES.Q0P_INTACK |
| TCELL33:OUT_Q6 | SERDES.Q0P_MSIEN |
| TCELL33:OUT_Q7 | SERDES.Q0P_SCANO9 |
| TCELL34:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES84 |
| TCELL34:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES80 |
| TCELL34:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES79 |
| TCELL34:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES78 |
| TCELL34:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES77 |
| TCELL34:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES76 |
| TCELL34:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES75 |
| TCELL34:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES74 |
| TCELL34:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES99 |
| TCELL34:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES86 |
| TCELL34:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES73 |
| TCELL34:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES72 |
| TCELL34:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES71 |
| TCELL34:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES70 |
| TCELL34:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES69 |
| TCELL34:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES68 |
| TCELL34:OUT_F2 | SERDES.Q0P_HALMSTRBVLD4 |
| TCELL34:OUT_F3 | SERDES.Q0P_HALMSTRBVLD3 |
| TCELL34:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES85 |
| TCELL34:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES120 |
| TCELL34:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES84 |
| TCELL34:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES87 |
| TCELL34:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES86 |
| TCELL34:OUT_Q3 | SERDES.Q0P_HALMSTRBVLD1 |
| TCELL34:OUT_Q4 | SERDES.Q0P_HALMSTRBVLD7 |
| TCELL34:OUT_Q5 | SERDES.Q0P_HALMSTRBVLD6 |
| TCELL34:OUT_Q6 | SERDES.Q0P_HALMSTCOMPVLD |
| TCELL34:OUT_Q7 | SERDES.Q0P_HALMSTCOMPSOP |
| TCELL35:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES82 |
| TCELL35:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES67 |
| TCELL35:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES66 |
| TCELL35:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES65 |
| TCELL35:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES64 |
| TCELL35:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES63 |
| TCELL35:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES62 |
| TCELL35:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES83 |
| TCELL35:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES61 |
| TCELL35:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES60 |
| TCELL35:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES95 |
| TCELL35:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES59 |
| TCELL35:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES58 |
| TCELL35:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES57 |
| TCELL35:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES56 |
| TCELL35:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES55 |
| TCELL35:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES54 |
| TCELL35:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES53 |
| TCELL35:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES52 |
| TCELL35:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES100 |
| TCELL35:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES51 |
| TCELL35:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES50 |
| TCELL35:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES49 |
| TCELL35:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES48 |
| TCELL35:OUT_F0 | SERDES.Q0P_HALMSTRBVLD0 |
| TCELL35:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES0 |
| TCELL35:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES83 |
| TCELL35:OUT_F3 | SERDES.Q0P_HALMSTCOMPEOP |
| TCELL35:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES1 |
| TCELL35:OUT_F5 | SERDES.Q0P_HALMSTRBVLD5 |
| TCELL35:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES80 |
| TCELL35:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES100 |
| TCELL35:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES2 |
| TCELL35:OUT_Q1 | SERDES.Q0P_SCANO6 |
| TCELL35:OUT_Q2 | SERDES.Q0P_HALMSTRBVLD2 |
| TCELL35:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES81 |
| TCELL35:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES99 |
| TCELL35:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES30 |
| TCELL35:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES96 |
| TCELL35:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES38 |
| TCELL36:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES81 |
| TCELL36:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES101 |
| TCELL36:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES47 |
| TCELL36:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES46 |
| TCELL36:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES45 |
| TCELL36:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES44 |
| TCELL36:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES43 |
| TCELL36:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES42 |
| TCELL36:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES41 |
| TCELL36:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES40 |
| TCELL36:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES39 |
| TCELL36:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES38 |
| TCELL36:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES37 |
| TCELL36:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES102 |
| TCELL36:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES103 |
| TCELL36:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES36 |
| TCELL36:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES35 |
| TCELL36:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES34 |
| TCELL36:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES33 |
| TCELL36:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES32 |
| TCELL36:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES31 |
| TCELL36:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES30 |
| TCELL36:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES29 |
| TCELL36:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES28 |
| TCELL36:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES97 |
| TCELL36:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES98 |
| TCELL36:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES82 |
| TCELL36:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES32 |
| TCELL36:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES55 |
| TCELL36:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES37 |
| TCELL36:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES123 |
| TCELL36:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES33 |
| TCELL36:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES11 |
| TCELL36:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES3 |
| TCELL36:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES5 |
| TCELL36:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES34 |
| TCELL36:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES48 |
| TCELL36:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES122 |
| TCELL36:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES4 |
| TCELL36:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES14 |
| TCELL37:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES27 |
| TCELL37:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES26 |
| TCELL37:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES25 |
| TCELL37:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES24 |
| TCELL37:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES23 |
| TCELL37:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES22 |
| TCELL37:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES21 |
| TCELL37:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES20 |
| TCELL37:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES19 |
| TCELL37:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES18 |
| TCELL37:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES17 |
| TCELL37:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES16 |
| TCELL37:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES15 |
| TCELL37:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES14 |
| TCELL37:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES13 |
| TCELL37:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES12 |
| TCELL37:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES6 |
| TCELL37:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES121 |
| TCELL37:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES63 |
| TCELL37:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES60 |
| TCELL37:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES50 |
| TCELL37:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES51 |
| TCELL37:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES59 |
| TCELL37:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES36 |
| TCELL37:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES47 |
| TCELL37:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES35 |
| TCELL37:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES15 |
| TCELL37:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES13 |
| TCELL38:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES11 |
| TCELL38:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES10 |
| TCELL38:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES9 |
| TCELL38:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES8 |
| TCELL38:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES7 |
| TCELL38:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES6 |
| TCELL38:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES5 |
| TCELL38:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES4 |
| TCELL38:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES3 |
| TCELL38:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES2 |
| TCELL38:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES1 |
| TCELL38:IMUX_B5 | SERDES.Q0P_HALTGTACK |
| TCELL38:IMUX_C0 | SERDES.Q0P_HALTGTWRDY |
| TCELL38:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES0 |
| TCELL38:IMUX_C2 | SERDES.Q0P_HALMSTREQDES124 |
| TCELL38:IMUX_C3 | SERDES.Q0P_HALMSTREQDES123 |
| TCELL38:IMUX_C4 | SERDES.Q0P_HALMSTREQDES125 |
| TCELL38:IMUX_C5 | SERDES.Q0P_HALMSTREQDES122 |
| TCELL38:IMUX_D0 | SERDES.Q0P_HALMSTREQDES121 |
| TCELL38:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES120 |
| TCELL38:IMUX_D2 | SERDES.Q0P_HALMSTREQDES120 |
| TCELL38:IMUX_D3 | SERDES.Q0P_HALMSTREQDES119 |
| TCELL38:IMUX_D4 | SERDES.Q0P_HALMSTREQDES118 |
| TCELL38:IMUX_D5 | SERDES.Q0P_HALMSTREQDES117 |
| TCELL38:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES31 |
| TCELL38:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES17 |
| TCELL38:OUT_F2 | SERDES.Q0P_MAXREADREQSIZE1 |
| TCELL38:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES53 |
| TCELL38:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES49 |
| TCELL38:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES61 |
| TCELL38:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES46 |
| TCELL38:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES45 |
| TCELL38:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES58 |
| TCELL38:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES40 |
| TCELL38:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES20 |
| TCELL38:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES44 |
| TCELL38:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES8 |
| TCELL38:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES23 |
| TCELL38:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES54 |
| TCELL38:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES56 |
| TCELL39:IMUX_A0 | SERDES.Q0P_HALMSTREQDES116 |
| TCELL39:IMUX_A1 | SERDES.Q0P_HALMSTREQDES113 |
| TCELL39:IMUX_A2 | SERDES.Q0P_HALMSTREQDES112 |
| TCELL39:IMUX_A3 | SERDES.Q0P_HALMSTREQDES111 |
| TCELL39:IMUX_A4 | SERDES.Q0P_HALMSTREQDES109 |
| TCELL39:IMUX_A5 | SERDES.Q0P_HALMSTREQDES108 |
| TCELL39:IMUX_B0 | SERDES.Q0P_HALMSTREQDES114 |
| TCELL39:IMUX_B1 | SERDES.Q0P_HALMSTREQDES106 |
| TCELL39:IMUX_B2 | SERDES.Q0P_HALMSTREQDES105 |
| TCELL39:IMUX_B3 | SERDES.Q0P_HALMSTREQDES104 |
| TCELL39:IMUX_B4 | SERDES.Q0P_HALMSTREQDES103 |
| TCELL39:IMUX_B5 | SERDES.Q0P_HALMSTREQDES102 |
| TCELL39:IMUX_C0 | SERDES.Q0P_HALMSTREQDES126 |
| TCELL39:IMUX_C1 | SERDES.Q0P_HALMSTREQDES107 |
| TCELL39:IMUX_C2 | SERDES.Q0P_HALMSTREQDES115 |
| TCELL39:IMUX_C3 | SERDES.Q0P_HALMSTREQDES110 |
| TCELL39:IMUX_C4 | SERDES.Q0P_HALMSTREQDES101 |
| TCELL39:IMUX_C5 | SERDES.Q0P_HALMSTREQDES100 |
| TCELL39:IMUX_D0 | SERDES.Q0P_HALMSTREQDES99 |
| TCELL39:IMUX_D1 | SERDES.Q0P_HALMSTREQDES98 |
| TCELL39:IMUX_D2 | SERDES.Q0P_HALMSTREQDES97 |
| TCELL39:IMUX_D3 | SERDES.Q0P_HALMSTREQDES96 |
| TCELL39:IMUX_D4 | SERDES.Q0P_HALMSTREQDES95 |
| TCELL39:IMUX_D5 | SERDES.Q0P_HALMSTREQDES94 |
| TCELL39:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES52 |
| TCELL39:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES9 |
| TCELL39:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES10 |
| TCELL39:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES43 |
| TCELL39:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES7 |
| TCELL39:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES29 |
| TCELL39:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES12 |
| TCELL39:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES41 |
| TCELL39:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES16 |
| TCELL39:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES62 |
| TCELL39:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES57 |
| TCELL39:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES42 |
| TCELL39:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES22 |
| TCELL39:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES19 |
| TCELL39:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES39 |
| TCELL39:OUT_Q7 | SERDES.Q0P_RCBSTS |
| TCELL40:IMUX_A2 | SERDES.Q0P_HALMSTREQDES93 |
| TCELL40:IMUX_A3 | SERDES.Q0P_HALMSTREQDES92 |
| TCELL40:IMUX_A4 | SERDES.Q0P_HALMSTREQDES91 |
| TCELL40:IMUX_A5 | SERDES.Q0P_HALMSTREQDES90 |
| TCELL40:IMUX_B2 | SERDES.Q0P_HALMSTREQDES89 |
| TCELL40:IMUX_B3 | SERDES.Q0P_HALMSTREQDES88 |
| TCELL40:IMUX_B4 | SERDES.Q0P_HALMSTREQDES87 |
| TCELL40:IMUX_B5 | SERDES.Q0P_HALMSTREQDES85 |
| TCELL40:IMUX_C2 | SERDES.Q0P_HALMSTREQDES84 |
| TCELL40:IMUX_C3 | SERDES.Q0P_HALTGTCOMPERR |
| TCELL40:IMUX_C4 | SERDES.Q0P_HALTGTCOMPVLD |
| TCELL40:IMUX_C5 | SERDES.Q0P_HALTGTCOMPSOP |
| TCELL40:IMUX_D2 | SERDES.Q0P_HALMSTREQDES83 |
| TCELL40:IMUX_D3 | SERDES.Q0P_HALMSTREQDES82 |
| TCELL40:IMUX_D4 | SERDES.Q0P_HALMSTREQDES81 |
| TCELL40:IMUX_D5 | SERDES.Q0P_HALMSTREQDES79 |
| TCELL40:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES28 |
| TCELL40:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES26 |
| TCELL40:OUT_F4 | SERDES.Q0P_MSIXMASK |
| TCELL40:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES27 |
| TCELL40:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES25 |
| TCELL40:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES24 |
| TCELL40:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES18 |
| TCELL40:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES21 |
| TCELL40:OUT_Q4 | SERDES.Q0P_FTLERROUT |
| TCELL40:OUT_Q5 | SERDES.Q0P_MAXREADREQSIZE2 |
| TCELL40:OUT_Q6 | SERDES.Q0P_TPHSTMODE2 |
| TCELL40:OUT_Q7 | SERDES.Q0P_FUNCSTS2 |
| TCELL41:IMUX_A0 | SERDES.Q0P_HALTGTCOMPEOP |
| TCELL41:IMUX_A1 | SERDES.Q0P_HALMSTREQDES75 |
| TCELL41:IMUX_A2 | SERDES.Q0P_HALMSTREQDES74 |
| TCELL41:IMUX_A3 | SERDES.Q0P_HALMSTREQDES72 |
| TCELL41:IMUX_A4 | SERDES.Q0P_HALMSTREQDES127 |
| TCELL41:IMUX_A5 | SERDES.Q0P_HALMSTREQ |
| TCELL41:IMUX_B0 | SERDES.Q0P_HALMSTREQDES71 |
| TCELL41:IMUX_B1 | SERDES.Q0P_HALMSTREQDES77 |
| TCELL41:IMUX_B2 | SERDES.Q0P_HALMSTREQDES80 |
| TCELL41:IMUX_B3 | SERDES.Q0P_HALMSTREQDES70 |
| TCELL41:IMUX_B4 | SERDES.Q0P_HALTGTNPREJ |
| TCELL41:IMUX_B5 | SERDES.Q0P_HALMSTREQDES76 |
| TCELL41:IMUX_C0 | SERDES.Q0P_HALMSTREQDES64 |
| TCELL41:IMUX_C1 | SERDES.Q0P_HALMSTREQDES65 |
| TCELL41:IMUX_C2 | SERDES.Q0P_HALMSTREQDES78 |
| TCELL41:IMUX_C3 | SERDES.Q0P_HALMSTREQDES63 |
| TCELL41:IMUX_C4 | SERDES.Q0P_HALMSTREQDES62 |
| TCELL41:IMUX_C5 | SERDES.Q0P_HALMSTREQDES66 |
| TCELL41:IMUX_D0 | SERDES.Q0P_HALMSTREQDES57 |
| TCELL41:IMUX_D1 | SERDES.Q0P_HALMSTREQDES58 |
| TCELL41:IMUX_D2 | SERDES.Q0P_HALMSTREQDES60 |
| TCELL41:IMUX_D3 | SERDES.Q0P_HALMSTREQDES61 |
| TCELL41:IMUX_D4 | SERDES.Q0P_HALMSTREQDES69 |
| TCELL41:IMUX_D5 | SERDES.Q0P_HALMSTREQDES68 |
| TCELL41:OUT_F1 | SERDES.Q0P_FUNCPWRSTATE1 |
| TCELL41:OUT_F2 | SERDES.Q0P_TPHSTMODE0 |
| TCELL41:OUT_F3 | SERDES.Q0P_FUNCPWRSTATE0 |
| TCELL41:OUT_F5 | SERDES.Q0P_CORERROUT |
| TCELL41:OUT_F6 | SERDES.Q0P_FUNCSTS1 |
| TCELL41:OUT_F7 | SERDES.Q0P_NFTLERROUT |
| TCELL41:OUT_Q0 | SERDES.Q0P_FUNCPWRSTATE2 |
| TCELL41:OUT_Q1 | SERDES.Q0P_HALMSTREJ |
| TCELL41:OUT_Q2 | SERDES.Q0P_SCANO10 |
| TCELL41:OUT_Q3 | SERDES.Q0P_FUNCSTS0 |
| TCELL41:OUT_Q4 | SERDES.Q0P_HALMSTACK |
| TCELL41:OUT_Q5 | SERDES.Q0P_MSIXEN |
| TCELL41:OUT_Q6 | SERDES.Q0P_MAXREADREQSIZE0 |
| TCELL41:OUT_Q7 | SERDES.Q0P_FUNCSTS3 |
| TCELL42:IMUX_A0 | SERDES.Q0P_HALMSTREQDES59 |
| TCELL42:IMUX_A1 | SERDES.Q0P_HALMSTREQDES56 |
| TCELL42:IMUX_A2 | SERDES.Q0P_HALMSTREQDES73 |
| TCELL42:IMUX_A3 | SERDES.Q0P_HALMSTREQDES54 |
| TCELL42:IMUX_A4 | SERDES.Q0P_HALMSTREQDES55 |
| TCELL42:IMUX_A5 | SERDES.Q0P_HALMSTREQDES67 |
| TCELL42:IMUX_B0 | SERDES.Q0P_HALMSTREQDES53 |
| TCELL42:IMUX_B1 | SERDES.Q0P_HALMSTREQDES50 |
| TCELL42:IMUX_B2 | SERDES.Q0P_HALMSTREQDES46 |
| TCELL42:IMUX_B3 | SERDES.Q0P_HALMSTREQDES47 |
| TCELL42:IMUX_B4 | SERDES.Q0P_HALMSTREQDES51 |
| TCELL42:IMUX_B5 | SERDES.Q0P_HALMSTREQDES52 |
| TCELL42:IMUX_C0 | SERDES.Q0P_HALMSTREQDES49 |
| TCELL42:IMUX_C1 | SERDES.Q0P_HALMSTREQDES48 |
| TCELL42:IMUX_C2 | SERDES.Q0P_HALMSTREQDES45 |
| TCELL42:IMUX_C3 | SERDES.Q0P_HALMSTREQDES43 |
| TCELL42:IMUX_C4 | SERDES.Q0P_HALMSTREQDES42 |
| TCELL42:IMUX_C5 | SERDES.Q0P_HALMSTREQDES44 |
| TCELL42:IMUX_D0 | SERDES.Q0P_HALMSTREQDES40 |
| TCELL42:IMUX_D1 | SERDES.Q0P_HALMSTREQDES7 |
| TCELL42:IMUX_D2 | SERDES.Q0P_HALMSTREQDES39 |
| TCELL42:IMUX_D3 | SERDES.Q0P_HALMSTREQDES23 |
| TCELL42:IMUX_D4 | SERDES.Q0P_HALMSTREQDES37 |
| TCELL42:IMUX_D5 | SERDES.Q0P_HALMSTREQDES41 |
| TCELL42:OUT_F0 | SERDES.Q0P_TPHSTMODE1 |
| TCELL42:OUT_F1 | SERDES.Q0P_HALMSTTAG2 |
| TCELL42:OUT_F2 | SERDES.Q0P_LCLINT |
| TCELL42:OUT_F3 | SERDES.Q0P_HALMSTTAG1 |
| TCELL42:OUT_F4 | SERDES.Q0P_HALMSTTAG3 |
| TCELL42:OUT_F5 | SERDES.Q0P_HALMSTTAG4 |
| TCELL42:OUT_F6 | SERDES.Q0P_HALMSTTAG0 |
| TCELL42:OUT_F7 | SERDES.Q0P_MSIMSGABRT |
| TCELL42:OUT_Q0 | SERDES.Q0P_TPHREQENABLE |
| TCELL42:OUT_Q1 | SERDES.Q0P_DBGDATOUT5 |
| TCELL42:OUT_Q2 | SERDES.Q0P_MSIMSGSENT |
| TCELL42:OUT_Q3 | SERDES.Q0P_DBGDATOUT7 |
| TCELL42:OUT_Q4 | SERDES.Q0P_DBGDATOUT8 |
| TCELL42:OUT_Q5 | SERDES.Q0P_SCANO12 |
| TCELL42:OUT_Q6 | SERDES.Q0P_DBGDATOUT12 |
| TCELL42:OUT_Q7 | SERDES.Q0P_DBGDATOUT6 |
| TCELL43:IMUX_A0 | SERDES.Q0P_HALMSTREQDES38 |
| TCELL43:IMUX_A1 | SERDES.Q0P_HALMSTREQDES20 |
| TCELL43:IMUX_A2 | SERDES.Q0P_HALMSTREQDES36 |
| TCELL43:IMUX_A3 | SERDES.Q0P_HALMSTREQDES9 |
| TCELL43:IMUX_A4 | SERDES.Q0P_HALMSTREQDES19 |
| TCELL43:IMUX_A5 | SERDES.Q0P_HALMSTWBVLD1 |
| TCELL43:IMUX_B0 | SERDES.Q0P_HALMSTREQDES8 |
| TCELL43:IMUX_B1 | SERDES.Q0P_HALMSTREQDES17 |
| TCELL43:IMUX_B2 | SERDES.Q0P_HALMSTREQDES21 |
| TCELL43:IMUX_B3 | SERDES.Q0P_HALMSTREQDES22 |
| TCELL43:IMUX_B4 | SERDES.Q0P_HALMSTREQDES12 |
| TCELL43:IMUX_B5 | SERDES.Q0P_HALMSTWBVLD2 |
| TCELL43:IMUX_C0 | SERDES.Q0P_HALMSTREQDES34 |
| TCELL43:IMUX_C1 | SERDES.Q0P_HALMSTREQDES1 |
| TCELL43:IMUX_C2 | SERDES.Q0P_HALMSTREQDES10 |
| TCELL43:IMUX_C3 | SERDES.Q0P_HALMSTREQDES11 |
| TCELL43:IMUX_C4 | SERDES.Q0P_HALMSTREQDES16 |
| TCELL43:IMUX_C5 | SERDES.Q0P_HALMSTREQDES35 |
| TCELL43:IMUX_D0 | SERDES.Q0P_HALMSTREQDES6 |
| TCELL43:IMUX_D1 | SERDES.Q0P_HALMSTREQDES5 |
| TCELL43:IMUX_D2 | SERDES.Q0P_HALMSTREQDES18 |
| TCELL43:IMUX_D3 | SERDES.Q0P_HALMSTREQDES4 |
| TCELL43:IMUX_D4 | SERDES.Q0P_HALMSTREQDES3 |
| TCELL43:IMUX_D5 | SERDES.Q0P_HALMSTREQDES2 |
| TCELL43:OUT_F0 | SERDES.Q0P_SCANO4 |
| TCELL43:OUT_F1 | SERDES.Q0P_DBGDATOUT14 |
| TCELL43:OUT_F2 | SERDES.Q0P_DBGDATOUT4 |
| TCELL43:OUT_F3 | SERDES.Q0P_DBGDATOUT9 |
| TCELL43:OUT_F4 | SERDES.Q0P_DBGDATOUT0 |
| TCELL43:OUT_F5 | SERDES.Q0P_DBGDATOUT2 |
| TCELL43:OUT_F6 | SERDES.Q0P_DBGDATOUT13 |
| TCELL43:OUT_F7 | SERDES.Q0P_DBGDATOUT1 |
| TCELL43:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES124 |
| TCELL43:OUT_Q1 | SERDES.Q0P_DBGDATOUT3 |
| TCELL43:OUT_Q2 | SERDES.Q0P_DBGDATOUT11 |
| TCELL43:OUT_Q3 | SERDES.Q0P_LTSSMSTATE5 |
| TCELL43:OUT_Q4 | SERDES.Q0P_DBGDATOUT10 |
| TCELL43:OUT_Q5 | SERDES.Q0P_DBGDATOUT15 |
| TCELL43:OUT_Q6 | SERDES.Q0P_LNKSTS0 |
| TCELL43:OUT_Q7 | SERDES.Q0P_LTSSMSTATE0 |
| TCELL44:IMUX_A0 | SERDES.Q0P_HALMSTREQDES15 |
| TCELL44:IMUX_A1 | SERDES.Q0P_HALMSTREQDES33 |
| TCELL44:IMUX_A2 | SERDES.Q0P_HALMSTWEOP |
| TCELL44:IMUX_A3 | SERDES.Q0P_HALMSTREQDES32 |
| TCELL44:IMUX_A4 | SERDES.Q0P_HALMSTWBVLD0 |
| TCELL44:IMUX_A5 | SERDES.Q0P_HALMSTWDATVLD |
| TCELL44:IMUX_B0 | SERDES.Q0P_HALMSTREQDES0 |
| TCELL44:IMUX_B1 | SERDES.Q0P_HALMSTREQDES31 |
| TCELL44:IMUX_B2 | SERDES.Q0P_HALMSTREQDES14 |
| TCELL44:IMUX_B3 | SERDES.Q0P_HALMSTREQDES13 |
| TCELL44:IMUX_B4 | SERDES.Q0P_HALMSTWERR |
| TCELL44:IMUX_B5 | SERDES.Q0P_HALMSTWBVLD6 |
| TCELL44:IMUX_C0 | SERDES.Q0P_HALMSTWBVLD7 |
| TCELL44:IMUX_C1 | SERDES.Q0P_HALMSTWBVLD3 |
| TCELL44:IMUX_C2 | SERDES.Q0P_HALMSTWBVLD4 |
| TCELL44:IMUX_C3 | SERDES.Q0P_HALMSTREQDES25 |
| TCELL44:IMUX_C4 | SERDES.Q0P_HALMSTREQDES28 |
| TCELL44:IMUX_C5 | SERDES.Q0P_HALMSTREQDES30 |
| TCELL44:IMUX_D0 | SERDES.Q0P_HALMSTREQDES29 |
| TCELL44:IMUX_D1 | SERDES.Q0P_HALMSTREQDES27 |
| TCELL44:IMUX_D2 | SERDES.Q0P_HALMSTREQDES24 |
| TCELL44:IMUX_D3 | SERDES.Q0P_HALMSTWBVLD5 |
| TCELL44:IMUX_D4 | SERDES.Q0P_HALMSTREQDES26 |
| TCELL44:IMUX_D5 | SERDES.Q0P_INTAI |
| TCELL44:OUT_F0 | SERDES.Q0P_LTSSMSTATE4 |
| TCELL44:OUT_F1 | SERDES.Q0P_LTSSMSTATE1 |
| TCELL44:OUT_F2 | SERDES.Q0P_SCANO3 |
| TCELL44:OUT_F3 | SERDES.Q0P_LTSSMSTATE2 |
| TCELL44:OUT_F4 | SERDES.Q0P_HALMSTRERR |
| TCELL44:OUT_F5 | SERDES.Q0P_SCANO13 |
| TCELL44:OUT_F6 | SERDES.Q0P_LTSSMSTATE3 |
| TCELL44:OUT_F7 | SERDES.Q0P_LNKPWRSTATE3 |
| TCELL44:OUT_Q0 | SERDES.Q0P_SCANO17 |
| TCELL44:OUT_Q1 | SERDES.Q0P_HALTGTREQDES118 |
| TCELL44:OUT_Q2 | SERDES.Q0P_HALTGTREQDES119 |
| TCELL44:OUT_Q3 | SERDES.Q0P_HALTGTREQDES117 |
| TCELL44:OUT_Q4 | SERDES.Q0P_HALTGTREQDES116 |
| TCELL44:OUT_Q5 | SERDES.Q0P_HALTGTREQDES114 |
| TCELL44:OUT_Q6 | SERDES.Q0P_HALTGTREQDES113 |
| TCELL44:OUT_Q7 | SERDES.Q0P_HALTGTREQDES115 |
| TCELL45:IMUX_A0 | SERDES.Q0P_HALMSTREQATTR0 |
| TCELL45:IMUX_A1 | SERDES.Q0P_HALMSTREQATTR1 |
| TCELL45:IMUX_A2 | SERDES.Q0P_HALMSTCOMPRDY |
| TCELL45:IMUX_A3 | SERDES.Q0P_MSIATTRIN2 |
| TCELL45:IMUX_A4 | SERDES.Q0P_HALMSTREQDES86 |
| TCELL45:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES108 |
| TCELL45:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES110 |
| TCELL45:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES112 |
| TCELL45:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES113 |
| TCELL45:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES116 |
| TCELL45:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES118 |
| TCELL45:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES124 |
| TCELL45:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES126 |
| TCELL45:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES119 |
| TCELL45:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES127 |
| TCELL45:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES125 |
| TCELL45:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES123 |
| TCELL45:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES122 |
| TCELL45:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES119 |
| TCELL45:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES117 |
| TCELL45:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES115 |
| TCELL45:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES114 |
| TCELL45:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES111 |
| TCELL45:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES109 |
| TCELL45:OUT_F0 | SERDES.Q0P_HALTGTREQDES108 |
| TCELL45:OUT_F1 | SERDES.Q0P_HALTGTREQDES112 |
| TCELL45:OUT_F2 | SERDES.Q0P_HALTGTREQDES107 |
| TCELL45:OUT_F3 | SERDES.Q0P_NEGLNKWIDTH0 |
| TCELL45:OUT_F4 | SERDES.Q0P_LNKSTS1 |
| TCELL45:OUT_F5 | SERDES.Q0P_NEGLNKWIDTH1 |
| TCELL45:OUT_F6 | SERDES.Q0P_MAXPYLDSIZE0 |
| TCELL45:OUT_F7 | SERDES.Q0P_LNKPWRSTATE2 |
| TCELL45:OUT_Q0 | SERDES.Q0P_MAXPYLDSIZE2 |
| TCELL45:OUT_Q1 | SERDES.Q0P_LNKDWNRSTOUT |
| TCELL45:OUT_Q2 | SERDES.Q0P_NEGSPEED |
| TCELL45:OUT_Q3 | SERDES.Q0P_LNKPWRSTATE1 |
| TCELL45:OUT_Q4 | SERDES.Q0P_SCANO0 |
| TCELL45:OUT_Q5 | SERDES.Q0P_SCANO16 |
| TCELL45:OUT_Q6 | SERDES.Q0P_SCANO15 |
| TCELL45:OUT_Q7 | SERDES.Q0P_MAXPYLDSIZE1 |
| TCELL46:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES107 |
| TCELL46:IMUX_A3 | SERDES.Q0P_HALMSTREQATTR2 |
| TCELL46:IMUX_A4 | SERDES.Q0P_MSIXATTRIN2 |
| TCELL46:IMUX_A5 | SERDES.Q0P_CORERRIN |
| TCELL46:IMUX_A6 | SERDES.Q0P_PWRSTATECHNGACK |
| TCELL46:IMUX_A7 | SERDES.Q0P_MSIXMSGDAT10 |
| TCELL46:IMUX_B2 | SERDES.Q0P_MSIXMSGDAT27 |
| TCELL46:IMUX_B3 | SERDES.Q0P_MSIXMSGDAT30 |
| TCELL46:IMUX_B4 | SERDES.Q0P_MSIXMSGDAT28 |
| TCELL46:IMUX_B5 | SERDES.Q0P_MSIXMSGDAT23 |
| TCELL46:IMUX_B6 | SERDES.Q0P_MSIXMSGDAT4 |
| TCELL46:IMUX_B7 | SERDES.Q0P_MSIXMSGDAT18 |
| TCELL46:IMUX_C2 | SERDES.Q0P_MSIXMSGDAT21 |
| TCELL46:IMUX_C3 | SERDES.Q0P_MSIXMSGDAT29 |
| TCELL46:IMUX_C4 | SERDES.Q0P_MSIXMSGDAT11 |
| TCELL46:IMUX_C5 | SERDES.Q0P_MSIXMSGDAT20 |
| TCELL46:IMUX_C6 | SERDES.Q0P_MSIXMSGDAT22 |
| TCELL46:IMUX_C7 | SERDES.Q0P_MSIXMSGDAT31 |
| TCELL46:IMUX_D2 | SERDES.Q0P_MSIXMSGDAT24 |
| TCELL46:IMUX_D3 | SERDES.Q0P_MSIXMSGDAT25 |
| TCELL46:IMUX_D4 | SERDES.Q0P_MSIXMSGDAT17 |
| TCELL46:IMUX_D5 | SERDES.Q0P_MSIXMSGDAT16 |
| TCELL46:IMUX_D6 | SERDES.Q0P_MSIXMSGDAT15 |
| TCELL46:IMUX_D7 | SERDES.Q0P_MSIXMSGDAT26 |
| TCELL46:OUT_F2 | SERDES.Q0P_SCANO24 |
| TCELL46:OUT_F3 | SERDES.Q0P_LNKPWRSTATE0 |
| TCELL46:OUT_F4 | SERDES.Q0P_MSIXMSGSENT |
| TCELL46:OUT_F5 | SERDES.Q0P_HOTRSTOUT |
| TCELL46:OUT_F6 | SERDES.Q0P_SCANO23 |
| TCELL47:IMUX_A2 | SERDES.Q0P_MSIXMSGDAT19 |
| TCELL47:IMUX_A3 | SERDES.Q0P_MSIXMSGDAT14 |
| TCELL47:IMUX_A4 | SERDES.Q0P_MSIXMSGDAT13 |
| TCELL47:IMUX_A5 | SERDES.Q0P_MSIXMSGDAT1 |
| TCELL47:IMUX_A6 | SERDES.Q0P_MSIXMSGDAT0 |
| TCELL47:IMUX_A7 | SERDES.Q0P_MSIXMSGDAT12 |
| TCELL47:IMUX_B2 | SERDES.Q0P_MSIXMSGDAT6 |
| TCELL47:IMUX_B3 | SERDES.Q0P_MSIXMSGDAT2 |
| TCELL47:IMUX_B4 | SERDES.Q0P_MSIXMSGDAT7 |
| TCELL47:IMUX_B5 | SERDES.Q0P_MSIXMSGDAT5 |
| TCELL47:IMUX_B6 | SERDES.Q0P_MSIXMSGDAT3 |
| TCELL47:IMUX_B7 | SERDES.Q0P_MSIXMSGDAT9 |
| TCELL47:IMUX_C2 | SERDES.Q0P_MSIXMSGDAT8 |
| TCELL47:IMUX_C3 | SERDES.Q0P_INTBI |
| TCELL47:IMUX_C4 | SERDES.Q0P_INTCI |
| TCELL47:IMUX_C5 | SERDES.Q0P_INTDI |
| TCELL47:IMUX_C6 | SERDES.Q0P_INTPENDSTS |
| TCELL47:IMUX_C7 | SERDES.Q0P_HALMSTREQTPHPRESENT |
| TCELL47:IMUX_D2 | SERDES.Q0P_MSIXATTRIN1 |
| TCELL47:IMUX_D3 | SERDES.Q0P_MSIXATTRIN0 |
| TCELL47:IMUX_D4 | SERDES.Q0P_HALMSTREQTPHTYPE1 |
| TCELL47:IMUX_D5 | SERDES.Q0P_MSIXREQTPHTYPE1 |
| TCELL47:IMUX_D6 | SERDES.Q0P_HALMSTREQTPHTYPE0 |
| TCELL47:IMUX_D7 | SERDES.Q0P_MSIXREQTPHTYPE0 |
| TCELL48:IMUX_A2 | SERDES.Q0P_MSIXREQTPHPRESENT |
| TCELL48:IMUX_A3 | SERDES.Q0P_MSIXREQTPHSTTAG4 |
| TCELL48:IMUX_A4 | SERDES.Q0P_HALMSTREQTPHSTTAG4 |
| TCELL48:IMUX_A5 | SERDES.Q0P_HALMSTREQTPHSTTAG2 |
| TCELL48:IMUX_A6 | SERDES.Q0P_MSIXREQTPHSTTAG2 |
| TCELL48:IMUX_A7 | SERDES.Q0P_HALMSTREQTPHSTTAG1 |
| TCELL48:IMUX_B2 | SERDES.Q0P_MSIXREQTPHSTTAG1 |
| TCELL48:IMUX_B3 | SERDES.Q0P_HALMSTREQTPHSTTAG6 |
| TCELL48:IMUX_B4 | SERDES.Q0P_MSIXREQTPHSTTAG6 |
| TCELL48:IMUX_B5 | SERDES.Q0P_HALMSTREQTPHSTTAG7 |
| TCELL48:IMUX_B6 | SERDES.Q0P_MSIXREQTPHSTTAG7 |
| TCELL48:IMUX_B7 | SERDES.Q0P_HALMSTREQTPHSTTAG3 |
| TCELL48:IMUX_C2 | SERDES.Q0P_MSIXREQTPHSTTAG3 |
| TCELL48:IMUX_C3 | SERDES.Q0P_MSIXREQTPHSTTAG0 |
| TCELL48:IMUX_C4 | SERDES.Q0P_HALMSTREQTPHSTTAG0 |
| TCELL48:IMUX_C5 | SERDES.Q0P_HALMSTREQTPHSTTAG5 |
| TCELL48:IMUX_C6 | SERDES.Q0P_MSIXREQTPHSTTAG5 |
| TCELL48:IMUX_C7 | SERDES.Q0P_MSIREQTPHSTTAG2 |
| TCELL48:IMUX_D2 | SERDES.Q0P_MSIREQTPHSTTAG1 |
| TCELL48:IMUX_D3 | SERDES.Q0P_MSIREQTPHPRESENT |
| TCELL48:IMUX_D4 | SERDES.Q0P_MSIREQTPHSTTAG4 |
| TCELL48:IMUX_D5 | SERDES.Q0P_UNCORRERRIN |
| TCELL48:IMUX_D6 | SERDES.Q0P_MSIREQTPHTYPE1 |
| TCELL48:IMUX_D7 | SERDES.Q0P_MSIXMSGADDR0 |
| TCELL49:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR1 |
| TCELL49:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR2 |
| TCELL49:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR3 |
| TCELL49:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR4 |
| TCELL49:IMUX_A6 | SERDES.Q0P_MSIXMSGADDR5 |
| TCELL49:IMUX_A7 | SERDES.Q0P_MSIREQTPHSTTAG3 |
| TCELL49:IMUX_B2 | SERDES.Q0P_MSIREQTPHSTTAG6 |
| TCELL49:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR8 |
| TCELL49:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR6 |
| TCELL49:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR9 |
| TCELL49:IMUX_B6 | SERDES.Q0P_MSIXMSGADDR18 |
| TCELL49:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR15 |
| TCELL49:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR7 |
| TCELL49:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR10 |
| TCELL49:IMUX_C4 | SERDES.Q0P_MSIXMSGVLD |
| TCELL49:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR14 |
| TCELL49:IMUX_C6 | SERDES.Q0P_MSIXMSGADDR11 |
| TCELL49:IMUX_C7 | SERDES.Q0P_MSIXMSGADDR13 |
| TCELL49:IMUX_D2 | SERDES.Q0P_MSIATTRIN1 |
| TCELL49:IMUX_D3 | SERDES.Q0P_MSIATTRIN0 |
| TCELL49:IMUX_D4 | SERDES.Q0P_MSIREQTPHTYPE0 |
| TCELL49:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR26 |
| TCELL49:IMUX_D6 | SERDES.Q0P_MSIXMSGADDR20 |
| TCELL49:IMUX_D7 | SERDES.Q0P_MSIXMSGADDR17 |
| TCELL50:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR30 |
| TCELL50:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR19 |
| TCELL50:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR16 |
| TCELL50:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR25 |
| TCELL50:IMUX_A6 | SERDES.Q0P_MSIREQTPHSTTAG7 |
| TCELL50:IMUX_A7 | SERDES.Q0P_MSIXMSGADDR28 |
| TCELL50:IMUX_B2 | SERDES.Q0P_MSIREQTPHSTTAG5 |
| TCELL50:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR12 |
| TCELL50:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR29 |
| TCELL50:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR27 |
| TCELL50:IMUX_B6 | SERDES.Q0P_MSIREQTPHSTTAG0 |
| TCELL50:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR21 |
| TCELL50:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR24 |
| TCELL50:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR31 |
| TCELL50:IMUX_C4 | SERDES.Q0P_MSIXMSGADDR22 |
| TCELL50:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR23 |
| TCELL50:IMUX_C6 | SERDES.Q0P_MSIASRTINT0 |
| TCELL50:IMUX_C7 | SERDES.Q0P_MSIASRTINT10 |
| TCELL50:IMUX_D2 | SERDES.Q0P_MSIASRTINT14 |
| TCELL50:IMUX_D3 | SERDES.Q0P_MSIASRTINT18 |
| TCELL50:IMUX_D4 | SERDES.Q0P_MSIASRTINT17 |
| TCELL50:IMUX_D5 | SERDES.Q0P_MSIASRTINT4 |
| TCELL50:IMUX_D6 | SERDES.Q0P_MSIASRTINT30 |
| TCELL50:IMUX_D7 | SERDES.Q0P_MSIASRTINT31 |
| TCELL51:IMUX_A2 | SERDES.Q0P_MSIASRTINT11 |
| TCELL51:IMUX_A3 | SERDES.Q0P_MSIASRTINT29 |
| TCELL51:IMUX_A4 | SERDES.Q0P_MSIASRTINT16 |
| TCELL51:IMUX_A5 | SERDES.Q0P_MSIASRTINT15 |
| TCELL51:IMUX_A6 | SERDES.Q0P_MSIASRTINT13 |
| TCELL51:IMUX_A7 | SERDES.Q0P_MSIASRTINT8 |
| TCELL51:IMUX_B2 | SERDES.Q0P_MSIASRTINT1 |
| TCELL51:IMUX_B3 | SERDES.Q0P_MSIASRTINT28 |
| TCELL51:IMUX_B4 | SERDES.Q0P_MSIASRTINT12 |
| TCELL51:IMUX_B5 | SERDES.Q0P_MSIASRTINT27 |
| TCELL51:IMUX_B6 | SERDES.Q0P_MSIASRTINT6 |
| TCELL51:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR63 |
| TCELL51:IMUX_C2 | SERDES.Q0P_MSIASRTINT9 |
| TCELL51:IMUX_C3 | SERDES.Q0P_MSIASRTINT7 |
| TCELL51:IMUX_C4 | SERDES.Q0P_MSIASRTINT3 |
| TCELL51:IMUX_C5 | SERDES.Q0P_MSIASRTINT5 |
| TCELL51:IMUX_C6 | SERDES.Q0P_MSIASRTINT26 |
| TCELL51:IMUX_C7 | SERDES.Q0P_MSIASRTINT24 |
| TCELL51:IMUX_D2 | SERDES.Q0P_MSIASRTINT2 |
| TCELL51:IMUX_D3 | SERDES.Q0P_MSIXMSGADDR60 |
| TCELL51:IMUX_D4 | SERDES.Q0P_MSIASRTINT19 |
| TCELL51:IMUX_D5 | SERDES.Q0P_MSIASRTINT21 |
| TCELL51:IMUX_D6 | SERDES.Q0P_MSIXMSGADDR62 |
| TCELL51:IMUX_D7 | SERDES.Q0P_MSIASRTINT25 |
| TCELL52:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR61 |
| TCELL52:IMUX_A3 | SERDES.Q0P_MSIASRTINT23 |
| TCELL52:IMUX_A4 | SERDES.Q0P_MSIASRTINT22 |
| TCELL52:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR59 |
| TCELL52:IMUX_A6 | SERDES.Q0P_MSIXMSGADDR56 |
| TCELL52:IMUX_A7 | SERDES.Q0P_MSIASRTINT20 |
| TCELL52:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR58 |
| TCELL52:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR57 |
| TCELL52:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR37 |
| TCELL52:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR40 |
| TCELL52:IMUX_B6 | SERDES.Q0P_MSIXMSGADDR49 |
| TCELL52:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR45 |
| TCELL52:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR53 |
| TCELL52:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR51 |
| TCELL52:IMUX_C4 | SERDES.Q0P_MSIXMSGADDR47 |
| TCELL52:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR44 |
| TCELL52:IMUX_C6 | SERDES.Q0P_MSIXMSGADDR46 |
| TCELL52:IMUX_C7 | SERDES.Q0P_MSIXMSGADDR52 |
| TCELL52:IMUX_D2 | SERDES.Q0P_MSIXMSGADDR55 |
| TCELL52:IMUX_D3 | SERDES.Q0P_MSIXMSGADDR50 |
| TCELL52:IMUX_D4 | SERDES.Q0P_MSIXMSGADDR54 |
| TCELL52:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR42 |
| TCELL52:IMUX_D6 | SERDES.Q0P_MSIXMSGADDR43 |
| TCELL52:IMUX_D7 | SERDES.Q0P_MSIXMSGADDR48 |
| TCELL53:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR39 |
| TCELL53:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR38 |
| TCELL53:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR35 |
| TCELL53:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR36 |
| TCELL53:IMUX_A6 | SERDES.Q0P_MSIXMSGADDR41 |
| TCELL53:IMUX_A7 | SERDES.Q0P_MSIXMSGADDR33 |
| TCELL53:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR34 |
| TCELL53:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR32 |
| TCELL61:IMUX_A0 | SERDES.CORNER_LSPLLPWRUP |
| TCELL61:IMUX_B0 | SERDES.CORNER_FCSYNCTOGGLE |
| TCELL61:IMUX_C0 | SERDES.CORNER_FCSCANMODE |
| TCELL61:IMUX_LSR0 | SERDES.CORNER_LSPLLRST |
| TCELL61:IMUX_CLK0_DELAY | SERDES.CORNER_LSPLLREFCLKI |
| TCELL61:OUT_F0 | SERDES.CORNER_FOREFCK2CORE |
| TCELL61:OUT_Q0 | SERDES.CORNER_LSPLLLOL |
Tile SERDES2
Cells: 120
Bel SERDES
| Pin | Direction | Wires |
|---|---|---|
| CORNER_FCSCANMODE | input | TCELL119:IMUX_C0 |
| CORNER_FCSYNCTOGGLE | input | TCELL119:IMUX_B0 |
| CORNER_FOREFCK2CORE | output | TCELL119:OUT_F0 |
| CORNER_LSPLLLOL | output | TCELL119:OUT_Q0 |
| CORNER_LSPLLPWRUP | input | TCELL119:IMUX_A0 |
| CORNER_LSPLLREFCLKI | input | TCELL119:IMUX_CLK0_DELAY |
| CORNER_LSPLLRST | input | TCELL119:IMUX_LSR0 |
| Q0CH0_FCALIGNEN | input | TCELL0:IMUX_B2 |
| Q0CH0_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A2 |
| Q0CH0_FCDFERDEN | input | TCELL7:IMUX_CE0 |
| Q0CH0_FCDFEUPD | input | TCELL8:IMUX_CE0 |
| Q0CH0_FCLDRTXEN | input | TCELL0:IMUX_A2 |
| Q0CH0_FCLSMEN | input | TCELL15:IMUX_D4 |
| Q0CH0_FCPCIEDETEN | input | TCELL15:IMUX_B4 |
| Q0CH0_FCPCSRXRST | input | TCELL12:IMUX_LSR0 |
| Q0CH0_FCPCSTXRST | input | TCELL10:IMUX_LSR0 |
| Q0CH0_FCPIPEPHYRESETN | input | TCELL7:IMUX_LSR0 |
| Q0CH0_FCPLLLOL | input | TCELL16:IMUX_A6 |
| Q0CH0_FCRATE0 | input | TCELL1:IMUX_B0 |
| Q0CH0_FCRATE1 | input | TCELL1:IMUX_A5 |
| Q0CH0_FCRATE2 | input | TCELL1:IMUX_A4 |
| Q0CH0_FCRRST | input | TCELL14:IMUX_LSR0 |
| Q0CH0_FCRXPOLARITY | input | TCELL15:IMUX_C2 |
| Q0CH0_FCRXPWRUP | input | TCELL0:IMUX_D3 |
| Q0CH0_FCTMRSTART | input | TCELL4:IMUX_A0 |
| Q0CH0_FCTMRSTOP | input | TCELL4:IMUX_A4 |
| Q0CH0_FCTRST | input | TCELL16:IMUX_LSR0 |
| Q0CH0_FCTXMARGIN0 | input | TCELL16:IMUX_C4 |
| Q0CH0_FCTXMARGIN1 | input | TCELL16:IMUX_C3 |
| Q0CH0_FCTXMARGIN2 | input | TCELL16:IMUX_C2 |
| Q0CH0_FCTXPWRUP | input | TCELL0:IMUX_C3 |
| Q0CH0_FCWORDALGNEN | input | TCELL15:IMUX_C6 |
| Q0CH0_FDLDRRX | output | TCELL3:OUT_F2 |
| Q0CH0_FDLDRTX | input | TCELL16:IMUX_B4 |
| Q0CH0_FDRX0 | output | TCELL9:OUT_Q7 |
| Q0CH0_FDRX1 | output | TCELL9:OUT_Q6 |
| Q0CH0_FDRX10 | output | TCELL9:OUT_F5 |
| Q0CH0_FDRX11 | output | TCELL9:OUT_F4 |
| Q0CH0_FDRX12 | output | TCELL9:OUT_F3 |
| Q0CH0_FDRX13 | output | TCELL9:OUT_F2 |
| Q0CH0_FDRX14 | output | TCELL9:OUT_F1 |
| Q0CH0_FDRX15 | output | TCELL9:OUT_F0 |
| Q0CH0_FDRX16 | output | TCELL8:OUT_Q7 |
| Q0CH0_FDRX17 | output | TCELL8:OUT_Q6 |
| Q0CH0_FDRX18 | output | TCELL8:OUT_Q5 |
| Q0CH0_FDRX19 | output | TCELL8:OUT_Q4 |
| Q0CH0_FDRX2 | output | TCELL9:OUT_Q5 |
| Q0CH0_FDRX20 | output | TCELL8:OUT_Q3 |
| Q0CH0_FDRX21 | output | TCELL8:OUT_Q2 |
| Q0CH0_FDRX22 | output | TCELL8:OUT_Q1 |
| Q0CH0_FDRX23 | output | TCELL8:OUT_Q0 |
| Q0CH0_FDRX24 | output | TCELL8:OUT_F7 |
| Q0CH0_FDRX25 | output | TCELL8:OUT_F6 |
| Q0CH0_FDRX26 | output | TCELL8:OUT_F5 |
| Q0CH0_FDRX27 | output | TCELL8:OUT_F4 |
| Q0CH0_FDRX28 | output | TCELL8:OUT_F3 |
| Q0CH0_FDRX29 | output | TCELL8:OUT_F2 |
| Q0CH0_FDRX3 | output | TCELL9:OUT_Q4 |
| Q0CH0_FDRX30 | output | TCELL8:OUT_F1 |
| Q0CH0_FDRX31 | output | TCELL8:OUT_F0 |
| Q0CH0_FDRX32 | output | TCELL7:OUT_Q7 |
| Q0CH0_FDRX33 | output | TCELL7:OUT_Q6 |
| Q0CH0_FDRX34 | output | TCELL7:OUT_Q5 |
| Q0CH0_FDRX35 | output | TCELL7:OUT_Q4 |
| Q0CH0_FDRX36 | output | TCELL7:OUT_Q3 |
| Q0CH0_FDRX37 | output | TCELL7:OUT_Q2 |
| Q0CH0_FDRX38 | output | TCELL7:OUT_Q1 |
| Q0CH0_FDRX39 | output | TCELL7:OUT_Q0 |
| Q0CH0_FDRX4 | output | TCELL9:OUT_Q3 |
| Q0CH0_FDRX40 | output | TCELL7:OUT_F7 |
| Q0CH0_FDRX41 | output | TCELL7:OUT_F6 |
| Q0CH0_FDRX42 | output | TCELL7:OUT_F5 |
| Q0CH0_FDRX43 | output | TCELL7:OUT_F4 |
| Q0CH0_FDRX44 | output | TCELL7:OUT_F3 |
| Q0CH0_FDRX45 | output | TCELL7:OUT_F2 |
| Q0CH0_FDRX46 | output | TCELL7:OUT_F1 |
| Q0CH0_FDRX47 | output | TCELL7:OUT_F0 |
| Q0CH0_FDRX5 | output | TCELL9:OUT_Q2 |
| Q0CH0_FDRX6 | output | TCELL9:OUT_Q1 |
| Q0CH0_FDRX7 | output | TCELL9:OUT_Q0 |
| Q0CH0_FDRX8 | output | TCELL9:OUT_F7 |
| Q0CH0_FDRX9 | output | TCELL9:OUT_F6 |
| Q0CH0_FDTX0 | input | TCELL9:IMUX_A1 |
| Q0CH0_FDTX1 | input | TCELL9:IMUX_A0 |
| Q0CH0_FDTX10 | input | TCELL8:IMUX_C3 |
| Q0CH0_FDTX11 | input | TCELL8:IMUX_C2 |
| Q0CH0_FDTX12 | input | TCELL8:IMUX_C1 |
| Q0CH0_FDTX13 | input | TCELL8:IMUX_C0 |
| Q0CH0_FDTX14 | input | TCELL8:IMUX_B5 |
| Q0CH0_FDTX15 | input | TCELL8:IMUX_B4 |
| Q0CH0_FDTX16 | input | TCELL8:IMUX_B3 |
| Q0CH0_FDTX17 | input | TCELL8:IMUX_B2 |
| Q0CH0_FDTX18 | input | TCELL8:IMUX_B1 |
| Q0CH0_FDTX19 | input | TCELL8:IMUX_B0 |
| Q0CH0_FDTX2 | input | TCELL8:IMUX_D5 |
| Q0CH0_FDTX20 | input | TCELL8:IMUX_A5 |
| Q0CH0_FDTX21 | input | TCELL8:IMUX_A4 |
| Q0CH0_FDTX22 | input | TCELL8:IMUX_A3 |
| Q0CH0_FDTX23 | input | TCELL8:IMUX_A2 |
| Q0CH0_FDTX24 | input | TCELL8:IMUX_A1 |
| Q0CH0_FDTX25 | input | TCELL8:IMUX_A0 |
| Q0CH0_FDTX26 | input | TCELL7:IMUX_D5 |
| Q0CH0_FDTX27 | input | TCELL7:IMUX_D4 |
| Q0CH0_FDTX28 | input | TCELL7:IMUX_D3 |
| Q0CH0_FDTX29 | input | TCELL7:IMUX_D2 |
| Q0CH0_FDTX3 | input | TCELL8:IMUX_D4 |
| Q0CH0_FDTX30 | input | TCELL7:IMUX_D1 |
| Q0CH0_FDTX31 | input | TCELL7:IMUX_D0 |
| Q0CH0_FDTX32 | input | TCELL7:IMUX_C5 |
| Q0CH0_FDTX33 | input | TCELL7:IMUX_C4 |
| Q0CH0_FDTX34 | input | TCELL7:IMUX_C3 |
| Q0CH0_FDTX35 | input | TCELL7:IMUX_C2 |
| Q0CH0_FDTX36 | input | TCELL7:IMUX_C1 |
| Q0CH0_FDTX37 | input | TCELL7:IMUX_C0 |
| Q0CH0_FDTX38 | input | TCELL7:IMUX_B5 |
| Q0CH0_FDTX39 | input | TCELL7:IMUX_B4 |
| Q0CH0_FDTX4 | input | TCELL8:IMUX_D3 |
| Q0CH0_FDTX40 | input | TCELL7:IMUX_B3 |
| Q0CH0_FDTX41 | input | TCELL7:IMUX_B2 |
| Q0CH0_FDTX42 | input | TCELL7:IMUX_B1 |
| Q0CH0_FDTX43 | input | TCELL7:IMUX_B0 |
| Q0CH0_FDTX44 | input | TCELL7:IMUX_A5 |
| Q0CH0_FDTX45 | input | TCELL7:IMUX_A4 |
| Q0CH0_FDTX46 | input | TCELL7:IMUX_A3 |
| Q0CH0_FDTX47 | input | TCELL7:IMUX_A2 |
| Q0CH0_FDTX48 | input | TCELL7:IMUX_A1 |
| Q0CH0_FDTX49 | input | TCELL7:IMUX_A0 |
| Q0CH0_FDTX5 | input | TCELL8:IMUX_D2 |
| Q0CH0_FDTX6 | input | TCELL8:IMUX_D1 |
| Q0CH0_FDTX7 | input | TCELL8:IMUX_D0 |
| Q0CH0_FDTX8 | input | TCELL8:IMUX_C5 |
| Q0CH0_FDTX9 | input | TCELL8:IMUX_C4 |
| Q0CH0_FIRCLK | input | TCELL10:IMUX_CLK0_DELAY |
| Q0CH0_FIREFRXCLK | input | TCELL8:IMUX_CLK0_DELAY |
| Q0CH0_FITCLK | input | TCELL12:IMUX_CLK0_DELAY |
| Q0CH0_FITMRSTARTCLK | input | TCELL1:IMUX_CLK1_DELAY |
| Q0CH0_FITMRSTOPCLK | input | TCELL3:IMUX_CLK1_DELAY |
| Q0CH0_FSCCOVERRUN | output | TCELL2:OUT_Q0 |
| Q0CH0_FSCCUNDERRUN | output | TCELL2:OUT_F4 |
| Q0CH0_FSDFEVLD | output | TCELL5:OUT_Q3 |
| Q0CH0_FSLSM | output | TCELL2:OUT_F0 |
| Q0CH0_FSPCIECON | output | TCELL1:OUT_Q0 |
| Q0CH0_FSPCIEDONE | output | TCELL1:OUT_F4 |
| Q0CH0_FSRCDONE | output | TCELL4:OUT_F3 |
| Q0CH0_FSRLOL | output | TCELL2:OUT_Q4 |
| Q0CH0_FSRLOS | output | TCELL1:OUT_Q4 |
| Q0CH0_FSSKPADDED | output | TCELL3:OUT_F6 |
| Q0CH0_FSSKPDELETED | output | TCELL3:OUT_Q2 |
| Q0CH1_FCALIGNEN | input | TCELL0:IMUX_B3 |
| Q0CH1_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A3 |
| Q0CH1_FCDFERDEN | input | TCELL7:IMUX_CE1 |
| Q0CH1_FCDFEUPD | input | TCELL8:IMUX_CE1 |
| Q0CH1_FCLDRTXEN | input | TCELL0:IMUX_A3 |
| Q0CH1_FCLSMEN | input | TCELL15:IMUX_D5 |
| Q0CH1_FCPCIEDETEN | input | TCELL15:IMUX_B5 |
| Q0CH1_FCPCSRXRST | input | TCELL12:IMUX_LSR1 |
| Q0CH1_FCPCSTXRST | input | TCELL10:IMUX_LSR1 |
| Q0CH1_FCPIPEPHYRESETN | input | TCELL7:IMUX_LSR1 |
| Q0CH1_FCPLLLOL | input | TCELL16:IMUX_A7 |
| Q0CH1_FCRATE0 | input | TCELL1:IMUX_B3 |
| Q0CH1_FCRATE1 | input | TCELL1:IMUX_B2 |
| Q0CH1_FCRATE2 | input | TCELL1:IMUX_B1 |
| Q0CH1_FCRRST | input | TCELL14:IMUX_LSR1 |
| Q0CH1_FCRXPOLARITY | input | TCELL15:IMUX_C3 |
| Q0CH1_FCRXPWRUP | input | TCELL0:IMUX_D4 |
| Q0CH1_FCTMRSTART | input | TCELL4:IMUX_A1 |
| Q0CH1_FCTMRSTOP | input | TCELL4:IMUX_A5 |
| Q0CH1_FCTRST | input | TCELL16:IMUX_LSR1 |
| Q0CH1_FCTXMARGIN0 | input | TCELL16:IMUX_C7 |
| Q0CH1_FCTXMARGIN1 | input | TCELL16:IMUX_C6 |
| Q0CH1_FCTXMARGIN2 | input | TCELL16:IMUX_C5 |
| Q0CH1_FCTXPWRUP | input | TCELL0:IMUX_C4 |
| Q0CH1_FCWORDALGNEN | input | TCELL15:IMUX_C7 |
| Q0CH1_FDLDRRX | output | TCELL3:OUT_F3 |
| Q0CH1_FDLDRTX | input | TCELL16:IMUX_B5 |
| Q0CH1_FDRX0 | output | TCELL13:OUT_Q1 |
| Q0CH1_FDRX1 | output | TCELL13:OUT_Q0 |
| Q0CH1_FDRX10 | output | TCELL12:OUT_F7 |
| Q0CH1_FDRX11 | output | TCELL12:OUT_F6 |
| Q0CH1_FDRX12 | output | TCELL12:OUT_F5 |
| Q0CH1_FDRX13 | output | TCELL12:OUT_F4 |
| Q0CH1_FDRX14 | output | TCELL12:OUT_F3 |
| Q0CH1_FDRX15 | output | TCELL12:OUT_F2 |
| Q0CH1_FDRX16 | output | TCELL11:OUT_Q7 |
| Q0CH1_FDRX17 | output | TCELL11:OUT_Q6 |
| Q0CH1_FDRX18 | output | TCELL11:OUT_Q5 |
| Q0CH1_FDRX19 | output | TCELL11:OUT_Q4 |
| Q0CH1_FDRX2 | output | TCELL12:OUT_Q7 |
| Q0CH1_FDRX20 | output | TCELL11:OUT_Q3 |
| Q0CH1_FDRX21 | output | TCELL11:OUT_Q2 |
| Q0CH1_FDRX22 | output | TCELL11:OUT_Q1 |
| Q0CH1_FDRX23 | output | TCELL11:OUT_Q0 |
| Q0CH1_FDRX24 | output | TCELL11:OUT_F7 |
| Q0CH1_FDRX25 | output | TCELL11:OUT_F6 |
| Q0CH1_FDRX26 | output | TCELL11:OUT_F5 |
| Q0CH1_FDRX27 | output | TCELL11:OUT_F4 |
| Q0CH1_FDRX28 | output | TCELL11:OUT_F3 |
| Q0CH1_FDRX29 | output | TCELL11:OUT_F2 |
| Q0CH1_FDRX3 | output | TCELL12:OUT_Q6 |
| Q0CH1_FDRX30 | output | TCELL11:OUT_F1 |
| Q0CH1_FDRX31 | output | TCELL11:OUT_F0 |
| Q0CH1_FDRX32 | output | TCELL10:OUT_Q7 |
| Q0CH1_FDRX33 | output | TCELL10:OUT_Q6 |
| Q0CH1_FDRX34 | output | TCELL10:OUT_Q5 |
| Q0CH1_FDRX35 | output | TCELL10:OUT_Q4 |
| Q0CH1_FDRX36 | output | TCELL10:OUT_Q3 |
| Q0CH1_FDRX37 | output | TCELL10:OUT_Q2 |
| Q0CH1_FDRX38 | output | TCELL10:OUT_Q1 |
| Q0CH1_FDRX39 | output | TCELL10:OUT_Q0 |
| Q0CH1_FDRX4 | output | TCELL12:OUT_Q5 |
| Q0CH1_FDRX40 | output | TCELL10:OUT_F7 |
| Q0CH1_FDRX41 | output | TCELL10:OUT_F6 |
| Q0CH1_FDRX42 | output | TCELL10:OUT_F5 |
| Q0CH1_FDRX43 | output | TCELL10:OUT_F4 |
| Q0CH1_FDRX44 | output | TCELL10:OUT_F3 |
| Q0CH1_FDRX45 | output | TCELL10:OUT_F2 |
| Q0CH1_FDRX46 | output | TCELL10:OUT_F1 |
| Q0CH1_FDRX47 | output | TCELL10:OUT_F0 |
| Q0CH1_FDRX5 | output | TCELL12:OUT_Q4 |
| Q0CH1_FDRX6 | output | TCELL12:OUT_Q3 |
| Q0CH1_FDRX7 | output | TCELL12:OUT_Q2 |
| Q0CH1_FDRX8 | output | TCELL13:OUT_F1 |
| Q0CH1_FDRX9 | output | TCELL13:OUT_F0 |
| Q0CH1_FDTX0 | input | TCELL11:IMUX_A3 |
| Q0CH1_FDTX1 | input | TCELL11:IMUX_A2 |
| Q0CH1_FDTX10 | input | TCELL10:IMUX_C5 |
| Q0CH1_FDTX11 | input | TCELL10:IMUX_C4 |
| Q0CH1_FDTX12 | input | TCELL10:IMUX_C3 |
| Q0CH1_FDTX13 | input | TCELL10:IMUX_C2 |
| Q0CH1_FDTX14 | input | TCELL10:IMUX_C1 |
| Q0CH1_FDTX15 | input | TCELL10:IMUX_C0 |
| Q0CH1_FDTX16 | input | TCELL10:IMUX_B5 |
| Q0CH1_FDTX17 | input | TCELL10:IMUX_B4 |
| Q0CH1_FDTX18 | input | TCELL10:IMUX_B3 |
| Q0CH1_FDTX19 | input | TCELL10:IMUX_B2 |
| Q0CH1_FDTX2 | input | TCELL11:IMUX_A1 |
| Q0CH1_FDTX20 | input | TCELL10:IMUX_B1 |
| Q0CH1_FDTX21 | input | TCELL10:IMUX_B0 |
| Q0CH1_FDTX22 | input | TCELL10:IMUX_A5 |
| Q0CH1_FDTX23 | input | TCELL10:IMUX_A4 |
| Q0CH1_FDTX24 | input | TCELL10:IMUX_A3 |
| Q0CH1_FDTX25 | input | TCELL10:IMUX_A2 |
| Q0CH1_FDTX26 | input | TCELL10:IMUX_A1 |
| Q0CH1_FDTX27 | input | TCELL10:IMUX_A0 |
| Q0CH1_FDTX28 | input | TCELL9:IMUX_D5 |
| Q0CH1_FDTX29 | input | TCELL9:IMUX_D4 |
| Q0CH1_FDTX3 | input | TCELL11:IMUX_A0 |
| Q0CH1_FDTX30 | input | TCELL9:IMUX_D3 |
| Q0CH1_FDTX31 | input | TCELL9:IMUX_D2 |
| Q0CH1_FDTX32 | input | TCELL9:IMUX_D1 |
| Q0CH1_FDTX33 | input | TCELL9:IMUX_D0 |
| Q0CH1_FDTX34 | input | TCELL9:IMUX_C5 |
| Q0CH1_FDTX35 | input | TCELL9:IMUX_C4 |
| Q0CH1_FDTX36 | input | TCELL9:IMUX_C3 |
| Q0CH1_FDTX37 | input | TCELL9:IMUX_C2 |
| Q0CH1_FDTX38 | input | TCELL9:IMUX_C1 |
| Q0CH1_FDTX39 | input | TCELL9:IMUX_C0 |
| Q0CH1_FDTX4 | input | TCELL10:IMUX_D5 |
| Q0CH1_FDTX40 | input | TCELL9:IMUX_B5 |
| Q0CH1_FDTX41 | input | TCELL9:IMUX_B4 |
| Q0CH1_FDTX42 | input | TCELL9:IMUX_B3 |
| Q0CH1_FDTX43 | input | TCELL9:IMUX_B2 |
| Q0CH1_FDTX44 | input | TCELL9:IMUX_B1 |
| Q0CH1_FDTX45 | input | TCELL9:IMUX_B0 |
| Q0CH1_FDTX46 | input | TCELL9:IMUX_A5 |
| Q0CH1_FDTX47 | input | TCELL9:IMUX_A4 |
| Q0CH1_FDTX48 | input | TCELL9:IMUX_A3 |
| Q0CH1_FDTX49 | input | TCELL9:IMUX_A2 |
| Q0CH1_FDTX5 | input | TCELL10:IMUX_D4 |
| Q0CH1_FDTX6 | input | TCELL10:IMUX_D3 |
| Q0CH1_FDTX7 | input | TCELL10:IMUX_D2 |
| Q0CH1_FDTX8 | input | TCELL10:IMUX_D1 |
| Q0CH1_FDTX9 | input | TCELL10:IMUX_D0 |
| Q0CH1_FIRCLK | input | TCELL10:IMUX_CLK1_DELAY |
| Q0CH1_FIREFRXCLK | input | TCELL8:IMUX_CLK1_DELAY |
| Q0CH1_FITCLK | input | TCELL12:IMUX_CLK1_DELAY |
| Q0CH1_FITMRSTARTCLK | input | TCELL2:IMUX_CLK0_DELAY |
| Q0CH1_FITMRSTOPCLK | input | TCELL4:IMUX_CLK0_DELAY |
| Q0CH1_FSCCOVERRUN | output | TCELL2:OUT_Q1 |
| Q0CH1_FSCCUNDERRUN | output | TCELL2:OUT_F5 |
| Q0CH1_FSDFEVLD | output | TCELL5:OUT_Q4 |
| Q0CH1_FSLSM | output | TCELL2:OUT_F1 |
| Q0CH1_FSPCIECON | output | TCELL1:OUT_Q1 |
| Q0CH1_FSPCIEDONE | output | TCELL1:OUT_F5 |
| Q0CH1_FSRCDONE | output | TCELL4:OUT_F4 |
| Q0CH1_FSRLOL | output | TCELL2:OUT_Q5 |
| Q0CH1_FSRLOS | output | TCELL1:OUT_Q5 |
| Q0CH1_FSSKPADDED | output | TCELL3:OUT_F7 |
| Q0CH1_FSSKPDELETED | output | TCELL3:OUT_Q3 |
| Q0CH2_FCALIGNEN | input | TCELL0:IMUX_B4 |
| Q0CH2_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A4 |
| Q0CH2_FCDFERDEN | input | TCELL7:IMUX_CE2 |
| Q0CH2_FCDFEUPD | input | TCELL8:IMUX_CE2 |
| Q0CH2_FCLDRTXEN | input | TCELL0:IMUX_A4 |
| Q0CH2_FCLSMEN | input | TCELL15:IMUX_D6 |
| Q0CH2_FCPCIEDETEN | input | TCELL15:IMUX_B6 |
| Q0CH2_FCPCSRXRST | input | TCELL13:IMUX_LSR0 |
| Q0CH2_FCPCSTXRST | input | TCELL11:IMUX_LSR0 |
| Q0CH2_FCPIPEPHYRESETN | input | TCELL8:IMUX_LSR0 |
| Q0CH2_FCPLLLOL | input | TCELL16:IMUX_B2 |
| Q0CH2_FCRATE0 | input | TCELL1:IMUX_C0 |
| Q0CH2_FCRATE1 | input | TCELL1:IMUX_B5 |
| Q0CH2_FCRATE2 | input | TCELL1:IMUX_B4 |
| Q0CH2_FCRRST | input | TCELL15:IMUX_LSR0 |
| Q0CH2_FCRXPOLARITY | input | TCELL15:IMUX_C4 |
| Q0CH2_FCRXPWRUP | input | TCELL0:IMUX_D5 |
| Q0CH2_FCTMRSTART | input | TCELL4:IMUX_A2 |
| Q0CH2_FCTMRSTOP | input | TCELL4:IMUX_B0 |
| Q0CH2_FCTRST | input | TCELL1:IMUX_LSR0 |
| Q0CH2_FCTXMARGIN0 | input | TCELL16:IMUX_D4 |
| Q0CH2_FCTXMARGIN1 | input | TCELL16:IMUX_D3 |
| Q0CH2_FCTXMARGIN2 | input | TCELL16:IMUX_D2 |
| Q0CH2_FCTXPWRUP | input | TCELL0:IMUX_C5 |
| Q0CH2_FCWORDALGNEN | input | TCELL15:IMUX_D2 |
| Q0CH2_FDLDRRX | output | TCELL3:OUT_F4 |
| Q0CH2_FDLDRTX | input | TCELL16:IMUX_B6 |
| Q0CH2_FDRX0 | output | TCELL16:OUT_Q1 |
| Q0CH2_FDRX1 | output | TCELL16:OUT_Q0 |
| Q0CH2_FDRX10 | output | TCELL15:OUT_F7 |
| Q0CH2_FDRX11 | output | TCELL15:OUT_F6 |
| Q0CH2_FDRX12 | output | TCELL15:OUT_F5 |
| Q0CH2_FDRX13 | output | TCELL15:OUT_F4 |
| Q0CH2_FDRX14 | output | TCELL15:OUT_F3 |
| Q0CH2_FDRX15 | output | TCELL15:OUT_F2 |
| Q0CH2_FDRX16 | output | TCELL15:OUT_Q1 |
| Q0CH2_FDRX17 | output | TCELL15:OUT_Q0 |
| Q0CH2_FDRX18 | output | TCELL14:OUT_Q7 |
| Q0CH2_FDRX19 | output | TCELL14:OUT_Q6 |
| Q0CH2_FDRX2 | output | TCELL15:OUT_Q7 |
| Q0CH2_FDRX20 | output | TCELL14:OUT_Q5 |
| Q0CH2_FDRX21 | output | TCELL14:OUT_Q4 |
| Q0CH2_FDRX22 | output | TCELL14:OUT_Q3 |
| Q0CH2_FDRX23 | output | TCELL14:OUT_Q2 |
| Q0CH2_FDRX24 | output | TCELL15:OUT_F1 |
| Q0CH2_FDRX25 | output | TCELL15:OUT_F0 |
| Q0CH2_FDRX26 | output | TCELL14:OUT_F7 |
| Q0CH2_FDRX27 | output | TCELL14:OUT_F6 |
| Q0CH2_FDRX28 | output | TCELL14:OUT_F5 |
| Q0CH2_FDRX29 | output | TCELL14:OUT_F4 |
| Q0CH2_FDRX3 | output | TCELL15:OUT_Q6 |
| Q0CH2_FDRX30 | output | TCELL14:OUT_F3 |
| Q0CH2_FDRX31 | output | TCELL14:OUT_F2 |
| Q0CH2_FDRX32 | output | TCELL14:OUT_Q1 |
| Q0CH2_FDRX33 | output | TCELL14:OUT_Q0 |
| Q0CH2_FDRX34 | output | TCELL13:OUT_Q7 |
| Q0CH2_FDRX35 | output | TCELL13:OUT_Q6 |
| Q0CH2_FDRX36 | output | TCELL13:OUT_Q5 |
| Q0CH2_FDRX37 | output | TCELL13:OUT_Q4 |
| Q0CH2_FDRX38 | output | TCELL13:OUT_Q3 |
| Q0CH2_FDRX39 | output | TCELL13:OUT_Q2 |
| Q0CH2_FDRX4 | output | TCELL15:OUT_Q5 |
| Q0CH2_FDRX40 | output | TCELL14:OUT_F1 |
| Q0CH2_FDRX41 | output | TCELL14:OUT_F0 |
| Q0CH2_FDRX42 | output | TCELL13:OUT_F7 |
| Q0CH2_FDRX43 | output | TCELL13:OUT_F6 |
| Q0CH2_FDRX44 | output | TCELL13:OUT_F5 |
| Q0CH2_FDRX45 | output | TCELL13:OUT_F4 |
| Q0CH2_FDRX46 | output | TCELL13:OUT_F3 |
| Q0CH2_FDRX47 | output | TCELL13:OUT_F2 |
| Q0CH2_FDRX5 | output | TCELL15:OUT_Q4 |
| Q0CH2_FDRX6 | output | TCELL15:OUT_Q3 |
| Q0CH2_FDRX7 | output | TCELL15:OUT_Q2 |
| Q0CH2_FDRX8 | output | TCELL16:OUT_F1 |
| Q0CH2_FDRX9 | output | TCELL16:OUT_F0 |
| Q0CH2_FDTX0 | input | TCELL13:IMUX_A7 |
| Q0CH2_FDTX1 | input | TCELL13:IMUX_A6 |
| Q0CH2_FDTX10 | input | TCELL12:IMUX_D3 |
| Q0CH2_FDTX11 | input | TCELL12:IMUX_D2 |
| Q0CH2_FDTX12 | input | TCELL12:IMUX_C7 |
| Q0CH2_FDTX13 | input | TCELL12:IMUX_C6 |
| Q0CH2_FDTX14 | input | TCELL12:IMUX_C5 |
| Q0CH2_FDTX15 | input | TCELL12:IMUX_C4 |
| Q0CH2_FDTX16 | input | TCELL12:IMUX_C3 |
| Q0CH2_FDTX17 | input | TCELL12:IMUX_C2 |
| Q0CH2_FDTX18 | input | TCELL12:IMUX_B7 |
| Q0CH2_FDTX19 | input | TCELL12:IMUX_B6 |
| Q0CH2_FDTX2 | input | TCELL13:IMUX_A5 |
| Q0CH2_FDTX20 | input | TCELL12:IMUX_B5 |
| Q0CH2_FDTX21 | input | TCELL12:IMUX_B4 |
| Q0CH2_FDTX22 | input | TCELL12:IMUX_B3 |
| Q0CH2_FDTX23 | input | TCELL12:IMUX_B2 |
| Q0CH2_FDTX24 | input | TCELL12:IMUX_A7 |
| Q0CH2_FDTX25 | input | TCELL12:IMUX_A6 |
| Q0CH2_FDTX26 | input | TCELL12:IMUX_A5 |
| Q0CH2_FDTX27 | input | TCELL12:IMUX_A4 |
| Q0CH2_FDTX28 | input | TCELL12:IMUX_A3 |
| Q0CH2_FDTX29 | input | TCELL12:IMUX_A2 |
| Q0CH2_FDTX3 | input | TCELL13:IMUX_A4 |
| Q0CH2_FDTX30 | input | TCELL11:IMUX_D5 |
| Q0CH2_FDTX31 | input | TCELL11:IMUX_D4 |
| Q0CH2_FDTX32 | input | TCELL11:IMUX_D3 |
| Q0CH2_FDTX33 | input | TCELL11:IMUX_D2 |
| Q0CH2_FDTX34 | input | TCELL11:IMUX_D1 |
| Q0CH2_FDTX35 | input | TCELL11:IMUX_D0 |
| Q0CH2_FDTX36 | input | TCELL11:IMUX_C5 |
| Q0CH2_FDTX37 | input | TCELL11:IMUX_C4 |
| Q0CH2_FDTX38 | input | TCELL11:IMUX_C3 |
| Q0CH2_FDTX39 | input | TCELL11:IMUX_C2 |
| Q0CH2_FDTX4 | input | TCELL13:IMUX_A3 |
| Q0CH2_FDTX40 | input | TCELL11:IMUX_C1 |
| Q0CH2_FDTX41 | input | TCELL11:IMUX_C0 |
| Q0CH2_FDTX42 | input | TCELL11:IMUX_B5 |
| Q0CH2_FDTX43 | input | TCELL11:IMUX_B4 |
| Q0CH2_FDTX44 | input | TCELL11:IMUX_B3 |
| Q0CH2_FDTX45 | input | TCELL11:IMUX_B2 |
| Q0CH2_FDTX46 | input | TCELL11:IMUX_B1 |
| Q0CH2_FDTX47 | input | TCELL11:IMUX_B0 |
| Q0CH2_FDTX48 | input | TCELL11:IMUX_A5 |
| Q0CH2_FDTX49 | input | TCELL11:IMUX_A4 |
| Q0CH2_FDTX5 | input | TCELL13:IMUX_A2 |
| Q0CH2_FDTX6 | input | TCELL12:IMUX_D7 |
| Q0CH2_FDTX7 | input | TCELL12:IMUX_D6 |
| Q0CH2_FDTX8 | input | TCELL12:IMUX_D5 |
| Q0CH2_FDTX9 | input | TCELL12:IMUX_D4 |
| Q0CH2_FIRCLK | input | TCELL11:IMUX_CLK0_DELAY |
| Q0CH2_FIREFRXCLK | input | TCELL9:IMUX_CLK0_DELAY |
| Q0CH2_FITCLK | input | TCELL13:IMUX_CLK0_DELAY |
| Q0CH2_FITMRSTARTCLK | input | TCELL2:IMUX_CLK1_DELAY |
| Q0CH2_FITMRSTOPCLK | input | TCELL4:IMUX_CLK1_DELAY |
| Q0CH2_FSCCOVERRUN | output | TCELL2:OUT_Q2 |
| Q0CH2_FSCCUNDERRUN | output | TCELL2:OUT_F6 |
| Q0CH2_FSDFEVLD | output | TCELL5:OUT_Q5 |
| Q0CH2_FSLSM | output | TCELL2:OUT_F2 |
| Q0CH2_FSPCIECON | output | TCELL1:OUT_Q2 |
| Q0CH2_FSPCIEDONE | output | TCELL1:OUT_F6 |
| Q0CH2_FSRCDONE | output | TCELL4:OUT_F5 |
| Q0CH2_FSRLOL | output | TCELL2:OUT_Q6 |
| Q0CH2_FSRLOS | output | TCELL1:OUT_Q6 |
| Q0CH2_FSSKPADDED | output | TCELL3:OUT_Q0 |
| Q0CH2_FSSKPDELETED | output | TCELL3:OUT_Q4 |
| Q0CH3_FCALIGNEN | input | TCELL0:IMUX_B5 |
| Q0CH3_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A5 |
| Q0CH3_FCDFERDEN | input | TCELL7:IMUX_CE3 |
| Q0CH3_FCDFEUPD | input | TCELL8:IMUX_CE3 |
| Q0CH3_FCLDRTXEN | input | TCELL0:IMUX_A5 |
| Q0CH3_FCLSMEN | input | TCELL15:IMUX_D7 |
| Q0CH3_FCPCIEDETEN | input | TCELL15:IMUX_B7 |
| Q0CH3_FCPCSRXRST | input | TCELL13:IMUX_LSR1 |
| Q0CH3_FCPCSTXRST | input | TCELL11:IMUX_LSR1 |
| Q0CH3_FCPIPEPHYRESETN | input | TCELL8:IMUX_LSR1 |
| Q0CH3_FCPLLLOL | input | TCELL16:IMUX_B3 |
| Q0CH3_FCRATE0 | input | TCELL1:IMUX_C3 |
| Q0CH3_FCRATE1 | input | TCELL1:IMUX_C2 |
| Q0CH3_FCRATE2 | input | TCELL1:IMUX_C1 |
| Q0CH3_FCRRST | input | TCELL15:IMUX_LSR1 |
| Q0CH3_FCRXPOLARITY | input | TCELL15:IMUX_C5 |
| Q0CH3_FCRXPWRUP | input | TCELL1:IMUX_A0 |
| Q0CH3_FCTMRSTART | input | TCELL4:IMUX_A3 |
| Q0CH3_FCTMRSTOP | input | TCELL4:IMUX_B1 |
| Q0CH3_FCTRST | input | TCELL1:IMUX_LSR1 |
| Q0CH3_FCTXMARGIN0 | input | TCELL16:IMUX_D7 |
| Q0CH3_FCTXMARGIN1 | input | TCELL16:IMUX_D6 |
| Q0CH3_FCTXMARGIN2 | input | TCELL16:IMUX_D5 |
| Q0CH3_FCTXPWRUP | input | TCELL0:IMUX_D2 |
| Q0CH3_FCWORDALGNEN | input | TCELL15:IMUX_D3 |
| Q0CH3_FDLDRRX | output | TCELL3:OUT_F5 |
| Q0CH3_FDLDRTX | input | TCELL16:IMUX_B7 |
| Q0CH3_FDRX0 | output | TCELL1:OUT_F3 |
| Q0CH3_FDRX1 | output | TCELL1:OUT_F2 |
| Q0CH3_FDRX10 | output | TCELL0:OUT_F7 |
| Q0CH3_FDRX11 | output | TCELL0:OUT_F6 |
| Q0CH3_FDRX12 | output | TCELL0:OUT_F5 |
| Q0CH3_FDRX13 | output | TCELL0:OUT_F4 |
| Q0CH3_FDRX14 | output | TCELL0:OUT_F3 |
| Q0CH3_FDRX15 | output | TCELL0:OUT_F2 |
| Q0CH3_FDRX16 | output | TCELL18:OUT_Q1 |
| Q0CH3_FDRX17 | output | TCELL18:OUT_Q0 |
| Q0CH3_FDRX18 | output | TCELL17:OUT_Q7 |
| Q0CH3_FDRX19 | output | TCELL17:OUT_Q6 |
| Q0CH3_FDRX2 | output | TCELL1:OUT_F1 |
| Q0CH3_FDRX20 | output | TCELL17:OUT_Q5 |
| Q0CH3_FDRX21 | output | TCELL17:OUT_Q4 |
| Q0CH3_FDRX22 | output | TCELL17:OUT_Q3 |
| Q0CH3_FDRX23 | output | TCELL17:OUT_Q2 |
| Q0CH3_FDRX24 | output | TCELL18:OUT_F1 |
| Q0CH3_FDRX25 | output | TCELL18:OUT_F0 |
| Q0CH3_FDRX26 | output | TCELL17:OUT_F7 |
| Q0CH3_FDRX27 | output | TCELL17:OUT_F6 |
| Q0CH3_FDRX28 | output | TCELL17:OUT_F5 |
| Q0CH3_FDRX29 | output | TCELL17:OUT_F4 |
| Q0CH3_FDRX3 | output | TCELL1:OUT_F0 |
| Q0CH3_FDRX30 | output | TCELL17:OUT_F3 |
| Q0CH3_FDRX31 | output | TCELL17:OUT_F2 |
| Q0CH3_FDRX32 | output | TCELL17:OUT_Q1 |
| Q0CH3_FDRX33 | output | TCELL17:OUT_Q0 |
| Q0CH3_FDRX34 | output | TCELL16:OUT_Q7 |
| Q0CH3_FDRX35 | output | TCELL16:OUT_Q6 |
| Q0CH3_FDRX36 | output | TCELL16:OUT_Q5 |
| Q0CH3_FDRX37 | output | TCELL16:OUT_Q4 |
| Q0CH3_FDRX38 | output | TCELL16:OUT_Q3 |
| Q0CH3_FDRX39 | output | TCELL16:OUT_Q2 |
| Q0CH3_FDRX4 | output | TCELL0:OUT_Q7 |
| Q0CH3_FDRX40 | output | TCELL17:OUT_F1 |
| Q0CH3_FDRX41 | output | TCELL17:OUT_F0 |
| Q0CH3_FDRX42 | output | TCELL16:OUT_F7 |
| Q0CH3_FDRX43 | output | TCELL16:OUT_F6 |
| Q0CH3_FDRX44 | output | TCELL16:OUT_F5 |
| Q0CH3_FDRX45 | output | TCELL16:OUT_F4 |
| Q0CH3_FDRX46 | output | TCELL16:OUT_F3 |
| Q0CH3_FDRX47 | output | TCELL16:OUT_F2 |
| Q0CH3_FDRX5 | output | TCELL0:OUT_Q6 |
| Q0CH3_FDRX6 | output | TCELL0:OUT_Q5 |
| Q0CH3_FDRX7 | output | TCELL0:OUT_Q4 |
| Q0CH3_FDRX8 | output | TCELL0:OUT_Q3 |
| Q0CH3_FDRX9 | output | TCELL0:OUT_Q2 |
| Q0CH3_FDTX0 | input | TCELL15:IMUX_B3 |
| Q0CH3_FDTX1 | input | TCELL15:IMUX_B2 |
| Q0CH3_FDTX10 | input | TCELL14:IMUX_D5 |
| Q0CH3_FDTX11 | input | TCELL14:IMUX_D4 |
| Q0CH3_FDTX12 | input | TCELL14:IMUX_D3 |
| Q0CH3_FDTX13 | input | TCELL14:IMUX_D2 |
| Q0CH3_FDTX14 | input | TCELL14:IMUX_C7 |
| Q0CH3_FDTX15 | input | TCELL14:IMUX_C6 |
| Q0CH3_FDTX16 | input | TCELL14:IMUX_C5 |
| Q0CH3_FDTX17 | input | TCELL14:IMUX_C4 |
| Q0CH3_FDTX18 | input | TCELL14:IMUX_C3 |
| Q0CH3_FDTX19 | input | TCELL14:IMUX_C2 |
| Q0CH3_FDTX2 | input | TCELL15:IMUX_A7 |
| Q0CH3_FDTX20 | input | TCELL14:IMUX_B7 |
| Q0CH3_FDTX21 | input | TCELL14:IMUX_B6 |
| Q0CH3_FDTX22 | input | TCELL14:IMUX_B5 |
| Q0CH3_FDTX23 | input | TCELL14:IMUX_B4 |
| Q0CH3_FDTX24 | input | TCELL14:IMUX_B3 |
| Q0CH3_FDTX25 | input | TCELL14:IMUX_B2 |
| Q0CH3_FDTX26 | input | TCELL14:IMUX_A7 |
| Q0CH3_FDTX27 | input | TCELL14:IMUX_A6 |
| Q0CH3_FDTX28 | input | TCELL14:IMUX_A5 |
| Q0CH3_FDTX29 | input | TCELL14:IMUX_A4 |
| Q0CH3_FDTX3 | input | TCELL15:IMUX_A6 |
| Q0CH3_FDTX30 | input | TCELL14:IMUX_A3 |
| Q0CH3_FDTX31 | input | TCELL14:IMUX_A2 |
| Q0CH3_FDTX32 | input | TCELL13:IMUX_D7 |
| Q0CH3_FDTX33 | input | TCELL13:IMUX_D6 |
| Q0CH3_FDTX34 | input | TCELL13:IMUX_D5 |
| Q0CH3_FDTX35 | input | TCELL13:IMUX_D4 |
| Q0CH3_FDTX36 | input | TCELL13:IMUX_D3 |
| Q0CH3_FDTX37 | input | TCELL13:IMUX_D2 |
| Q0CH3_FDTX38 | input | TCELL13:IMUX_C7 |
| Q0CH3_FDTX39 | input | TCELL13:IMUX_C6 |
| Q0CH3_FDTX4 | input | TCELL15:IMUX_A5 |
| Q0CH3_FDTX40 | input | TCELL13:IMUX_C5 |
| Q0CH3_FDTX41 | input | TCELL13:IMUX_C4 |
| Q0CH3_FDTX42 | input | TCELL13:IMUX_C3 |
| Q0CH3_FDTX43 | input | TCELL13:IMUX_C2 |
| Q0CH3_FDTX44 | input | TCELL13:IMUX_B7 |
| Q0CH3_FDTX45 | input | TCELL13:IMUX_B6 |
| Q0CH3_FDTX46 | input | TCELL13:IMUX_B5 |
| Q0CH3_FDTX47 | input | TCELL13:IMUX_B4 |
| Q0CH3_FDTX48 | input | TCELL13:IMUX_B3 |
| Q0CH3_FDTX49 | input | TCELL13:IMUX_B2 |
| Q0CH3_FDTX5 | input | TCELL15:IMUX_A4 |
| Q0CH3_FDTX6 | input | TCELL15:IMUX_A3 |
| Q0CH3_FDTX7 | input | TCELL15:IMUX_A2 |
| Q0CH3_FDTX8 | input | TCELL14:IMUX_D7 |
| Q0CH3_FDTX9 | input | TCELL14:IMUX_D6 |
| Q0CH3_FIRCLK | input | TCELL11:IMUX_CLK1_DELAY |
| Q0CH3_FIREFRXCLK | input | TCELL9:IMUX_CLK1_DELAY |
| Q0CH3_FITCLK | input | TCELL13:IMUX_CLK1_DELAY |
| Q0CH3_FITMRSTARTCLK | input | TCELL3:IMUX_CLK0_DELAY |
| Q0CH3_FITMRSTOPCLK | input | TCELL5:IMUX_CLK0_DELAY |
| Q0CH3_FSCCOVERRUN | output | TCELL2:OUT_Q3 |
| Q0CH3_FSCCUNDERRUN | output | TCELL2:OUT_F7 |
| Q0CH3_FSDFEVLD | output | TCELL5:OUT_Q6 |
| Q0CH3_FSLSM | output | TCELL2:OUT_F3 |
| Q0CH3_FSPCIECON | output | TCELL1:OUT_Q3 |
| Q0CH3_FSPCIEDONE | output | TCELL1:OUT_F7 |
| Q0CH3_FSRCDONE | output | TCELL4:OUT_F6 |
| Q0CH3_FSRLOL | output | TCELL2:OUT_Q7 |
| Q0CH3_FSRLOS | output | TCELL1:OUT_Q7 |
| Q0CH3_FSSKPADDED | output | TCELL3:OUT_Q1 |
| Q0CH3_FSSKPDELETED | output | TCELL3:OUT_Q5 |
| Q0D0_FCDERST | input | TCELL9:IMUX_LSR0 |
| Q0D0_FSDE | output | TCELL3:OUT_Q6 |
| Q0D0_FSDM | output | TCELL4:OUT_F0 |
| Q0D1_FCDERST | input | TCELL9:IMUX_LSR1 |
| Q0D1_FSDE | output | TCELL3:OUT_Q7 |
| Q0D1_FSDM | output | TCELL4:OUT_F1 |
| Q0P_CORERRIN | input | TCELL48:IMUX_A5 |
| Q0P_CORERROUT | output | TCELL43:OUT_F5 |
| Q0P_DBGDATOUT0 | output | TCELL45:OUT_F4 |
| Q0P_DBGDATOUT1 | output | TCELL45:OUT_F7 |
| Q0P_DBGDATOUT10 | output | TCELL45:OUT_Q4 |
| Q0P_DBGDATOUT11 | output | TCELL45:OUT_Q2 |
| Q0P_DBGDATOUT12 | output | TCELL44:OUT_Q6 |
| Q0P_DBGDATOUT13 | output | TCELL45:OUT_F6 |
| Q0P_DBGDATOUT14 | output | TCELL45:OUT_F1 |
| Q0P_DBGDATOUT15 | output | TCELL45:OUT_Q5 |
| Q0P_DBGDATOUT2 | output | TCELL45:OUT_F5 |
| Q0P_DBGDATOUT3 | output | TCELL45:OUT_Q1 |
| Q0P_DBGDATOUT4 | output | TCELL45:OUT_F2 |
| Q0P_DBGDATOUT5 | output | TCELL44:OUT_Q1 |
| Q0P_DBGDATOUT6 | output | TCELL44:OUT_Q7 |
| Q0P_DBGDATOUT7 | output | TCELL44:OUT_Q3 |
| Q0P_DBGDATOUT8 | output | TCELL44:OUT_Q4 |
| Q0P_DBGDATOUT9 | output | TCELL45:OUT_F3 |
| Q0P_FTLERROUT | output | TCELL42:OUT_Q4 |
| Q0P_FUNCPWRSTATE0 | output | TCELL43:OUT_F3 |
| Q0P_FUNCPWRSTATE1 | output | TCELL43:OUT_F1 |
| Q0P_FUNCPWRSTATE2 | output | TCELL43:OUT_Q0 |
| Q0P_FUNCSTS0 | output | TCELL43:OUT_Q3 |
| Q0P_FUNCSTS1 | output | TCELL43:OUT_F6 |
| Q0P_FUNCSTS2 | output | TCELL42:OUT_Q7 |
| Q0P_FUNCSTS3 | output | TCELL43:OUT_Q7 |
| Q0P_HALMSTACK | output | TCELL43:OUT_Q4 |
| Q0P_HALMSTCOMPDES0 | output | TCELL37:OUT_F1 |
| Q0P_HALMSTCOMPDES1 | output | TCELL37:OUT_F4 |
| Q0P_HALMSTCOMPDES10 | output | TCELL41:OUT_F2 |
| Q0P_HALMSTCOMPDES100 | output | TCELL37:OUT_F7 |
| Q0P_HALMSTCOMPDES101 | output | TCELL33:OUT_Q3 |
| Q0P_HALMSTCOMPDES102 | output | TCELL33:OUT_Q2 |
| Q0P_HALMSTCOMPDES103 | output | TCELL33:OUT_Q4 |
| Q0P_HALMSTCOMPDES104 | output | TCELL33:OUT_Q1 |
| Q0P_HALMSTCOMPDES105 | output | TCELL34:OUT_F1 |
| Q0P_HALMSTCOMPDES106 | output | TCELL34:OUT_F4 |
| Q0P_HALMSTCOMPDES107 | output | TCELL33:OUT_F2 |
| Q0P_HALMSTCOMPDES108 | output | TCELL33:OUT_F0 |
| Q0P_HALMSTCOMPDES109 | output | TCELL32:OUT_Q6 |
| Q0P_HALMSTCOMPDES11 | output | TCELL38:OUT_Q0 |
| Q0P_HALMSTCOMPDES110 | output | TCELL33:OUT_F1 |
| Q0P_HALMSTCOMPDES111 | output | TCELL33:OUT_F5 |
| Q0P_HALMSTCOMPDES112 | output | TCELL32:OUT_Q7 |
| Q0P_HALMSTCOMPDES113 | output | TCELL32:OUT_Q3 |
| Q0P_HALMSTCOMPDES114 | output | TCELL32:OUT_Q2 |
| Q0P_HALMSTCOMPDES115 | output | TCELL32:OUT_Q0 |
| Q0P_HALMSTCOMPDES116 | output | TCELL32:OUT_F7 |
| Q0P_HALMSTCOMPDES117 | output | TCELL32:OUT_Q1 |
| Q0P_HALMSTCOMPDES118 | output | TCELL32:OUT_Q4 |
| Q0P_HALMSTCOMPDES119 | output | TCELL33:OUT_F7 |
| Q0P_HALMSTCOMPDES12 | output | TCELL41:OUT_F6 |
| Q0P_HALMSTCOMPDES120 | output | TCELL36:OUT_F5 |
| Q0P_HALMSTCOMPDES121 | output | TCELL39:OUT_F1 |
| Q0P_HALMSTCOMPDES122 | output | TCELL38:OUT_Q5 |
| Q0P_HALMSTCOMPDES123 | output | TCELL38:OUT_F6 |
| Q0P_HALMSTCOMPDES124 | output | TCELL45:OUT_Q0 |
| Q0P_HALMSTCOMPDES125 | output | TCELL33:OUT_F4 |
| Q0P_HALMSTCOMPDES126 | output | TCELL33:OUT_F3 |
| Q0P_HALMSTCOMPDES127 | output | TCELL33:OUT_F6 |
| Q0P_HALMSTCOMPDES13 | output | TCELL39:OUT_Q7 |
| Q0P_HALMSTCOMPDES14 | output | TCELL38:OUT_Q7 |
| Q0P_HALMSTCOMPDES15 | output | TCELL39:OUT_Q6 |
| Q0P_HALMSTCOMPDES16 | output | TCELL41:OUT_Q0 |
| Q0P_HALMSTCOMPDES17 | output | TCELL40:OUT_F1 |
| Q0P_HALMSTCOMPDES18 | output | TCELL42:OUT_Q2 |
| Q0P_HALMSTCOMPDES19 | output | TCELL41:OUT_Q5 |
| Q0P_HALMSTCOMPDES2 | output | TCELL37:OUT_Q0 |
| Q0P_HALMSTCOMPDES20 | output | TCELL40:OUT_Q2 |
| Q0P_HALMSTCOMPDES21 | output | TCELL42:OUT_Q3 |
| Q0P_HALMSTCOMPDES22 | output | TCELL41:OUT_Q4 |
| Q0P_HALMSTCOMPDES23 | output | TCELL40:OUT_Q5 |
| Q0P_HALMSTCOMPDES24 | output | TCELL42:OUT_F7 |
| Q0P_HALMSTCOMPDES25 | output | TCELL42:OUT_F6 |
| Q0P_HALMSTCOMPDES26 | output | TCELL42:OUT_F3 |
| Q0P_HALMSTCOMPDES27 | output | TCELL42:OUT_F5 |
| Q0P_HALMSTCOMPDES28 | output | TCELL42:OUT_F2 |
| Q0P_HALMSTCOMPDES29 | output | TCELL41:OUT_F5 |
| Q0P_HALMSTCOMPDES3 | output | TCELL38:OUT_Q1 |
| Q0P_HALMSTCOMPDES30 | output | TCELL37:OUT_Q5 |
| Q0P_HALMSTCOMPDES31 | output | TCELL40:OUT_F0 |
| Q0P_HALMSTCOMPDES32 | output | TCELL38:OUT_F3 |
| Q0P_HALMSTCOMPDES33 | output | TCELL38:OUT_F7 |
| Q0P_HALMSTCOMPDES34 | output | TCELL38:OUT_Q3 |
| Q0P_HALMSTCOMPDES35 | output | TCELL39:OUT_Q3 |
| Q0P_HALMSTCOMPDES36 | output | TCELL39:OUT_Q1 |
| Q0P_HALMSTCOMPDES37 | output | TCELL38:OUT_F5 |
| Q0P_HALMSTCOMPDES38 | output | TCELL37:OUT_Q7 |
| Q0P_HALMSTCOMPDES39 | output | TCELL41:OUT_Q6 |
| Q0P_HALMSTCOMPDES4 | output | TCELL38:OUT_Q6 |
| Q0P_HALMSTCOMPDES40 | output | TCELL40:OUT_Q1 |
| Q0P_HALMSTCOMPDES41 | output | TCELL41:OUT_F7 |
| Q0P_HALMSTCOMPDES42 | output | TCELL41:OUT_Q3 |
| Q0P_HALMSTCOMPDES43 | output | TCELL41:OUT_F3 |
| Q0P_HALMSTCOMPDES44 | output | TCELL40:OUT_Q3 |
| Q0P_HALMSTCOMPDES45 | output | TCELL40:OUT_F7 |
| Q0P_HALMSTCOMPDES46 | output | TCELL40:OUT_F6 |
| Q0P_HALMSTCOMPDES47 | output | TCELL39:OUT_Q2 |
| Q0P_HALMSTCOMPDES48 | output | TCELL38:OUT_Q4 |
| Q0P_HALMSTCOMPDES49 | output | TCELL40:OUT_F4 |
| Q0P_HALMSTCOMPDES5 | output | TCELL38:OUT_Q2 |
| Q0P_HALMSTCOMPDES50 | output | TCELL39:OUT_F6 |
| Q0P_HALMSTCOMPDES51 | output | TCELL39:OUT_F7 |
| Q0P_HALMSTCOMPDES52 | output | TCELL41:OUT_F0 |
| Q0P_HALMSTCOMPDES53 | output | TCELL40:OUT_F3 |
| Q0P_HALMSTCOMPDES54 | output | TCELL40:OUT_Q6 |
| Q0P_HALMSTCOMPDES55 | output | TCELL38:OUT_F4 |
| Q0P_HALMSTCOMPDES56 | output | TCELL40:OUT_Q7 |
| Q0P_HALMSTCOMPDES57 | output | TCELL41:OUT_Q2 |
| Q0P_HALMSTCOMPDES58 | output | TCELL40:OUT_Q0 |
| Q0P_HALMSTCOMPDES59 | output | TCELL39:OUT_Q0 |
| Q0P_HALMSTCOMPDES6 | output | TCELL39:OUT_F0 |
| Q0P_HALMSTCOMPDES60 | output | TCELL39:OUT_F3 |
| Q0P_HALMSTCOMPDES61 | output | TCELL40:OUT_F5 |
| Q0P_HALMSTCOMPDES62 | output | TCELL41:OUT_Q1 |
| Q0P_HALMSTCOMPDES63 | output | TCELL39:OUT_F2 |
| Q0P_HALMSTCOMPDES64 | output | TCELL34:OUT_Q7 |
| Q0P_HALMSTCOMPDES65 | output | TCELL35:OUT_F3 |
| Q0P_HALMSTCOMPDES66 | output | TCELL34:OUT_Q4 |
| Q0P_HALMSTCOMPDES67 | output | TCELL33:OUT_Q6 |
| Q0P_HALMSTCOMPDES68 | output | TCELL34:OUT_Q1 |
| Q0P_HALMSTCOMPDES69 | output | TCELL35:OUT_F2 |
| Q0P_HALMSTCOMPDES7 | output | TCELL41:OUT_F4 |
| Q0P_HALMSTCOMPDES70 | output | TCELL34:OUT_F2 |
| Q0P_HALMSTCOMPDES71 | output | TCELL34:OUT_F7 |
| Q0P_HALMSTCOMPDES72 | output | TCELL33:OUT_Q7 |
| Q0P_HALMSTCOMPDES73 | output | TCELL34:OUT_F6 |
| Q0P_HALMSTCOMPDES74 | output | TCELL34:OUT_F3 |
| Q0P_HALMSTCOMPDES75 | output | TCELL34:OUT_F0 |
| Q0P_HALMSTCOMPDES76 | output | TCELL33:OUT_Q5 |
| Q0P_HALMSTCOMPDES77 | output | TCELL35:OUT_Q0 |
| Q0P_HALMSTCOMPDES78 | output | TCELL35:OUT_Q2 |
| Q0P_HALMSTCOMPDES79 | output | TCELL33:OUT_Q0 |
| Q0P_HALMSTCOMPDES8 | output | TCELL40:OUT_Q4 |
| Q0P_HALMSTCOMPDES80 | output | TCELL37:OUT_F6 |
| Q0P_HALMSTCOMPDES81 | output | TCELL37:OUT_Q3 |
| Q0P_HALMSTCOMPDES82 | output | TCELL38:OUT_F2 |
| Q0P_HALMSTCOMPDES83 | output | TCELL37:OUT_F2 |
| Q0P_HALMSTCOMPDES84 | output | TCELL36:OUT_F6 |
| Q0P_HALMSTCOMPDES85 | output | TCELL36:OUT_F4 |
| Q0P_HALMSTCOMPDES86 | output | TCELL36:OUT_Q2 |
| Q0P_HALMSTCOMPDES87 | output | TCELL36:OUT_F7 |
| Q0P_HALMSTCOMPDES88 | output | TCELL35:OUT_F7 |
| Q0P_HALMSTCOMPDES89 | output | TCELL35:OUT_F6 |
| Q0P_HALMSTCOMPDES9 | output | TCELL41:OUT_F1 |
| Q0P_HALMSTCOMPDES90 | output | TCELL34:OUT_Q5 |
| Q0P_HALMSTCOMPDES91 | output | TCELL34:OUT_Q2 |
| Q0P_HALMSTCOMPDES92 | output | TCELL35:OUT_F1 |
| Q0P_HALMSTCOMPDES93 | output | TCELL34:OUT_Q3 |
| Q0P_HALMSTCOMPDES94 | output | TCELL35:OUT_F0 |
| Q0P_HALMSTCOMPDES95 | output | TCELL35:OUT_F4 |
| Q0P_HALMSTCOMPDES96 | output | TCELL37:OUT_Q6 |
| Q0P_HALMSTCOMPDES97 | output | TCELL38:OUT_F0 |
| Q0P_HALMSTCOMPDES98 | output | TCELL38:OUT_F1 |
| Q0P_HALMSTCOMPDES99 | output | TCELL37:OUT_Q4 |
| Q0P_HALMSTCOMPEOP | output | TCELL37:OUT_F3 |
| Q0P_HALMSTCOMPRDY | input | TCELL47:IMUX_A2 |
| Q0P_HALMSTCOMPSOP | output | TCELL36:OUT_Q7 |
| Q0P_HALMSTCOMPVLD | output | TCELL36:OUT_Q6 |
| Q0P_HALMSTRBVLD0 | output | TCELL37:OUT_F0 |
| Q0P_HALMSTRBVLD1 | output | TCELL36:OUT_Q3 |
| Q0P_HALMSTRBVLD2 | output | TCELL37:OUT_Q2 |
| Q0P_HALMSTRBVLD3 | output | TCELL36:OUT_F3 |
| Q0P_HALMSTRBVLD4 | output | TCELL36:OUT_F2 |
| Q0P_HALMSTRBVLD5 | output | TCELL37:OUT_F5 |
| Q0P_HALMSTRBVLD6 | output | TCELL36:OUT_Q5 |
| Q0P_HALMSTRBVLD7 | output | TCELL36:OUT_Q4 |
| Q0P_HALMSTREJ | output | TCELL43:OUT_Q1 |
| Q0P_HALMSTREQ | input | TCELL43:IMUX_A5 |
| Q0P_HALMSTREQATTR0 | input | TCELL47:IMUX_A0 |
| Q0P_HALMSTREQATTR1 | input | TCELL47:IMUX_A1 |
| Q0P_HALMSTREQATTR2 | input | TCELL48:IMUX_A3 |
| Q0P_HALMSTREQDES0 | input | TCELL46:IMUX_B0 |
| Q0P_HALMSTREQDES1 | input | TCELL45:IMUX_C1 |
| Q0P_HALMSTREQDES10 | input | TCELL45:IMUX_C2 |
| Q0P_HALMSTREQDES100 | input | TCELL41:IMUX_C5 |
| Q0P_HALMSTREQDES101 | input | TCELL41:IMUX_C4 |
| Q0P_HALMSTREQDES102 | input | TCELL41:IMUX_B5 |
| Q0P_HALMSTREQDES103 | input | TCELL41:IMUX_B4 |
| Q0P_HALMSTREQDES104 | input | TCELL41:IMUX_B3 |
| Q0P_HALMSTREQDES105 | input | TCELL41:IMUX_B2 |
| Q0P_HALMSTREQDES106 | input | TCELL41:IMUX_B1 |
| Q0P_HALMSTREQDES107 | input | TCELL41:IMUX_C1 |
| Q0P_HALMSTREQDES108 | input | TCELL41:IMUX_A5 |
| Q0P_HALMSTREQDES109 | input | TCELL41:IMUX_A4 |
| Q0P_HALMSTREQDES11 | input | TCELL45:IMUX_C3 |
| Q0P_HALMSTREQDES110 | input | TCELL41:IMUX_C3 |
| Q0P_HALMSTREQDES111 | input | TCELL41:IMUX_A3 |
| Q0P_HALMSTREQDES112 | input | TCELL41:IMUX_A2 |
| Q0P_HALMSTREQDES113 | input | TCELL41:IMUX_A1 |
| Q0P_HALMSTREQDES114 | input | TCELL41:IMUX_B0 |
| Q0P_HALMSTREQDES115 | input | TCELL41:IMUX_C2 |
| Q0P_HALMSTREQDES116 | input | TCELL41:IMUX_A0 |
| Q0P_HALMSTREQDES117 | input | TCELL40:IMUX_D5 |
| Q0P_HALMSTREQDES118 | input | TCELL40:IMUX_D4 |
| Q0P_HALMSTREQDES119 | input | TCELL40:IMUX_D3 |
| Q0P_HALMSTREQDES12 | input | TCELL45:IMUX_B4 |
| Q0P_HALMSTREQDES120 | input | TCELL40:IMUX_D2 |
| Q0P_HALMSTREQDES121 | input | TCELL40:IMUX_D0 |
| Q0P_HALMSTREQDES122 | input | TCELL40:IMUX_C5 |
| Q0P_HALMSTREQDES123 | input | TCELL40:IMUX_C3 |
| Q0P_HALMSTREQDES124 | input | TCELL40:IMUX_C2 |
| Q0P_HALMSTREQDES125 | input | TCELL40:IMUX_C4 |
| Q0P_HALMSTREQDES126 | input | TCELL41:IMUX_C0 |
| Q0P_HALMSTREQDES127 | input | TCELL43:IMUX_A4 |
| Q0P_HALMSTREQDES13 | input | TCELL46:IMUX_B3 |
| Q0P_HALMSTREQDES14 | input | TCELL46:IMUX_B2 |
| Q0P_HALMSTREQDES15 | input | TCELL46:IMUX_A0 |
| Q0P_HALMSTREQDES16 | input | TCELL45:IMUX_C4 |
| Q0P_HALMSTREQDES17 | input | TCELL45:IMUX_B1 |
| Q0P_HALMSTREQDES18 | input | TCELL45:IMUX_D2 |
| Q0P_HALMSTREQDES19 | input | TCELL45:IMUX_A4 |
| Q0P_HALMSTREQDES2 | input | TCELL45:IMUX_D5 |
| Q0P_HALMSTREQDES20 | input | TCELL45:IMUX_A1 |
| Q0P_HALMSTREQDES21 | input | TCELL45:IMUX_B2 |
| Q0P_HALMSTREQDES22 | input | TCELL45:IMUX_B3 |
| Q0P_HALMSTREQDES23 | input | TCELL44:IMUX_D3 |
| Q0P_HALMSTREQDES24 | input | TCELL46:IMUX_D2 |
| Q0P_HALMSTREQDES25 | input | TCELL46:IMUX_C3 |
| Q0P_HALMSTREQDES26 | input | TCELL46:IMUX_D4 |
| Q0P_HALMSTREQDES27 | input | TCELL46:IMUX_D1 |
| Q0P_HALMSTREQDES28 | input | TCELL46:IMUX_C4 |
| Q0P_HALMSTREQDES29 | input | TCELL46:IMUX_D0 |
| Q0P_HALMSTREQDES3 | input | TCELL45:IMUX_D4 |
| Q0P_HALMSTREQDES30 | input | TCELL46:IMUX_C5 |
| Q0P_HALMSTREQDES31 | input | TCELL46:IMUX_B1 |
| Q0P_HALMSTREQDES32 | input | TCELL46:IMUX_A3 |
| Q0P_HALMSTREQDES33 | input | TCELL46:IMUX_A1 |
| Q0P_HALMSTREQDES34 | input | TCELL45:IMUX_C0 |
| Q0P_HALMSTREQDES35 | input | TCELL45:IMUX_C5 |
| Q0P_HALMSTREQDES36 | input | TCELL45:IMUX_A2 |
| Q0P_HALMSTREQDES37 | input | TCELL44:IMUX_D4 |
| Q0P_HALMSTREQDES38 | input | TCELL45:IMUX_A0 |
| Q0P_HALMSTREQDES39 | input | TCELL44:IMUX_D2 |
| Q0P_HALMSTREQDES4 | input | TCELL45:IMUX_D3 |
| Q0P_HALMSTREQDES40 | input | TCELL44:IMUX_D0 |
| Q0P_HALMSTREQDES41 | input | TCELL44:IMUX_D5 |
| Q0P_HALMSTREQDES42 | input | TCELL44:IMUX_C4 |
| Q0P_HALMSTREQDES43 | input | TCELL44:IMUX_C3 |
| Q0P_HALMSTREQDES44 | input | TCELL44:IMUX_C5 |
| Q0P_HALMSTREQDES45 | input | TCELL44:IMUX_C2 |
| Q0P_HALMSTREQDES46 | input | TCELL44:IMUX_B2 |
| Q0P_HALMSTREQDES47 | input | TCELL44:IMUX_B3 |
| Q0P_HALMSTREQDES48 | input | TCELL44:IMUX_C1 |
| Q0P_HALMSTREQDES49 | input | TCELL44:IMUX_C0 |
| Q0P_HALMSTREQDES5 | input | TCELL45:IMUX_D1 |
| Q0P_HALMSTREQDES50 | input | TCELL44:IMUX_B1 |
| Q0P_HALMSTREQDES51 | input | TCELL44:IMUX_B4 |
| Q0P_HALMSTREQDES52 | input | TCELL44:IMUX_B5 |
| Q0P_HALMSTREQDES53 | input | TCELL44:IMUX_B0 |
| Q0P_HALMSTREQDES54 | input | TCELL44:IMUX_A3 |
| Q0P_HALMSTREQDES55 | input | TCELL44:IMUX_A4 |
| Q0P_HALMSTREQDES56 | input | TCELL44:IMUX_A1 |
| Q0P_HALMSTREQDES57 | input | TCELL43:IMUX_D0 |
| Q0P_HALMSTREQDES58 | input | TCELL43:IMUX_D1 |
| Q0P_HALMSTREQDES59 | input | TCELL44:IMUX_A0 |
| Q0P_HALMSTREQDES6 | input | TCELL45:IMUX_D0 |
| Q0P_HALMSTREQDES60 | input | TCELL43:IMUX_D2 |
| Q0P_HALMSTREQDES61 | input | TCELL43:IMUX_D3 |
| Q0P_HALMSTREQDES62 | input | TCELL43:IMUX_C4 |
| Q0P_HALMSTREQDES63 | input | TCELL43:IMUX_C3 |
| Q0P_HALMSTREQDES64 | input | TCELL43:IMUX_C0 |
| Q0P_HALMSTREQDES65 | input | TCELL43:IMUX_C1 |
| Q0P_HALMSTREQDES66 | input | TCELL43:IMUX_C5 |
| Q0P_HALMSTREQDES67 | input | TCELL44:IMUX_A5 |
| Q0P_HALMSTREQDES68 | input | TCELL43:IMUX_D5 |
| Q0P_HALMSTREQDES69 | input | TCELL43:IMUX_D4 |
| Q0P_HALMSTREQDES7 | input | TCELL44:IMUX_D1 |
| Q0P_HALMSTREQDES70 | input | TCELL43:IMUX_B3 |
| Q0P_HALMSTREQDES71 | input | TCELL43:IMUX_B0 |
| Q0P_HALMSTREQDES72 | input | TCELL43:IMUX_A3 |
| Q0P_HALMSTREQDES73 | input | TCELL44:IMUX_A2 |
| Q0P_HALMSTREQDES74 | input | TCELL43:IMUX_A2 |
| Q0P_HALMSTREQDES75 | input | TCELL43:IMUX_A1 |
| Q0P_HALMSTREQDES76 | input | TCELL43:IMUX_B5 |
| Q0P_HALMSTREQDES77 | input | TCELL43:IMUX_B1 |
| Q0P_HALMSTREQDES78 | input | TCELL43:IMUX_C2 |
| Q0P_HALMSTREQDES79 | input | TCELL42:IMUX_D5 |
| Q0P_HALMSTREQDES8 | input | TCELL45:IMUX_B0 |
| Q0P_HALMSTREQDES80 | input | TCELL43:IMUX_B2 |
| Q0P_HALMSTREQDES81 | input | TCELL42:IMUX_D4 |
| Q0P_HALMSTREQDES82 | input | TCELL42:IMUX_D3 |
| Q0P_HALMSTREQDES83 | input | TCELL42:IMUX_D2 |
| Q0P_HALMSTREQDES84 | input | TCELL42:IMUX_C2 |
| Q0P_HALMSTREQDES85 | input | TCELL42:IMUX_B5 |
| Q0P_HALMSTREQDES86 | input | TCELL47:IMUX_A4 |
| Q0P_HALMSTREQDES87 | input | TCELL42:IMUX_B4 |
| Q0P_HALMSTREQDES88 | input | TCELL42:IMUX_B3 |
| Q0P_HALMSTREQDES89 | input | TCELL42:IMUX_B2 |
| Q0P_HALMSTREQDES9 | input | TCELL45:IMUX_A3 |
| Q0P_HALMSTREQDES90 | input | TCELL42:IMUX_A5 |
| Q0P_HALMSTREQDES91 | input | TCELL42:IMUX_A4 |
| Q0P_HALMSTREQDES92 | input | TCELL42:IMUX_A3 |
| Q0P_HALMSTREQDES93 | input | TCELL42:IMUX_A2 |
| Q0P_HALMSTREQDES94 | input | TCELL41:IMUX_D5 |
| Q0P_HALMSTREQDES95 | input | TCELL41:IMUX_D4 |
| Q0P_HALMSTREQDES96 | input | TCELL41:IMUX_D3 |
| Q0P_HALMSTREQDES97 | input | TCELL41:IMUX_D2 |
| Q0P_HALMSTREQDES98 | input | TCELL41:IMUX_D1 |
| Q0P_HALMSTREQDES99 | input | TCELL41:IMUX_D0 |
| Q0P_HALMSTREQTPHPRESENT | input | TCELL49:IMUX_C7 |
| Q0P_HALMSTREQTPHSTTAG0 | input | TCELL50:IMUX_C4 |
| Q0P_HALMSTREQTPHSTTAG1 | input | TCELL50:IMUX_A7 |
| Q0P_HALMSTREQTPHSTTAG2 | input | TCELL50:IMUX_A5 |
| Q0P_HALMSTREQTPHSTTAG3 | input | TCELL50:IMUX_B7 |
| Q0P_HALMSTREQTPHSTTAG4 | input | TCELL50:IMUX_A4 |
| Q0P_HALMSTREQTPHSTTAG5 | input | TCELL50:IMUX_C5 |
| Q0P_HALMSTREQTPHSTTAG6 | input | TCELL50:IMUX_B3 |
| Q0P_HALMSTREQTPHSTTAG7 | input | TCELL50:IMUX_B5 |
| Q0P_HALMSTREQTPHTYPE0 | input | TCELL49:IMUX_D6 |
| Q0P_HALMSTREQTPHTYPE1 | input | TCELL49:IMUX_D4 |
| Q0P_HALMSTRERR | output | TCELL46:OUT_F4 |
| Q0P_HALMSTTAG0 | output | TCELL44:OUT_F6 |
| Q0P_HALMSTTAG1 | output | TCELL44:OUT_F3 |
| Q0P_HALMSTTAG2 | output | TCELL44:OUT_F1 |
| Q0P_HALMSTTAG3 | output | TCELL44:OUT_F4 |
| Q0P_HALMSTTAG4 | output | TCELL44:OUT_F5 |
| Q0P_HALMSTWBVLD0 | input | TCELL46:IMUX_A4 |
| Q0P_HALMSTWBVLD1 | input | TCELL45:IMUX_A5 |
| Q0P_HALMSTWBVLD2 | input | TCELL45:IMUX_B5 |
| Q0P_HALMSTWBVLD3 | input | TCELL46:IMUX_C1 |
| Q0P_HALMSTWBVLD4 | input | TCELL46:IMUX_C2 |
| Q0P_HALMSTWBVLD5 | input | TCELL46:IMUX_D3 |
| Q0P_HALMSTWBVLD6 | input | TCELL46:IMUX_B5 |
| Q0P_HALMSTWBVLD7 | input | TCELL46:IMUX_C0 |
| Q0P_HALMSTWDATVLD | input | TCELL46:IMUX_A5 |
| Q0P_HALMSTWEOP | input | TCELL46:IMUX_A2 |
| Q0P_HALMSTWERR | input | TCELL46:IMUX_B4 |
| Q0P_HALMSTWRDY | output | TCELL32:OUT_F0 |
| Q0P_HALTGTACK | input | TCELL40:IMUX_B5 |
| Q0P_HALTGTCAREQDES0 | input | TCELL40:IMUX_C1 |
| Q0P_HALTGTCAREQDES1 | input | TCELL40:IMUX_B4 |
| Q0P_HALTGTCAREQDES10 | input | TCELL40:IMUX_A1 |
| Q0P_HALTGTCAREQDES100 | input | TCELL37:IMUX_D1 |
| Q0P_HALTGTCAREQDES101 | input | TCELL38:IMUX_A1 |
| Q0P_HALTGTCAREQDES102 | input | TCELL38:IMUX_C1 |
| Q0P_HALTGTCAREQDES103 | input | TCELL38:IMUX_C2 |
| Q0P_HALTGTCAREQDES104 | input | TCELL35:IMUX_B4 |
| Q0P_HALTGTCAREQDES105 | input | TCELL35:IMUX_B3 |
| Q0P_HALTGTCAREQDES106 | input | TCELL35:IMUX_B2 |
| Q0P_HALTGTCAREQDES107 | input | TCELL48:IMUX_A2 |
| Q0P_HALTGTCAREQDES108 | input | TCELL47:IMUX_A5 |
| Q0P_HALTGTCAREQDES109 | input | TCELL47:IMUX_D5 |
| Q0P_HALTGTCAREQDES11 | input | TCELL40:IMUX_A0 |
| Q0P_HALTGTCAREQDES110 | input | TCELL47:IMUX_B0 |
| Q0P_HALTGTCAREQDES111 | input | TCELL47:IMUX_D4 |
| Q0P_HALTGTCAREQDES112 | input | TCELL47:IMUX_B1 |
| Q0P_HALTGTCAREQDES113 | input | TCELL47:IMUX_B2 |
| Q0P_HALTGTCAREQDES114 | input | TCELL47:IMUX_D3 |
| Q0P_HALTGTCAREQDES115 | input | TCELL47:IMUX_D2 |
| Q0P_HALTGTCAREQDES116 | input | TCELL47:IMUX_B3 |
| Q0P_HALTGTCAREQDES117 | input | TCELL47:IMUX_D1 |
| Q0P_HALTGTCAREQDES118 | input | TCELL47:IMUX_B4 |
| Q0P_HALTGTCAREQDES119 | input | TCELL47:IMUX_D0 |
| Q0P_HALTGTCAREQDES12 | input | TCELL39:IMUX_D3 |
| Q0P_HALTGTCAREQDES120 | input | TCELL40:IMUX_D1 |
| Q0P_HALTGTCAREQDES121 | input | TCELL35:IMUX_D5 |
| Q0P_HALTGTCAREQDES122 | input | TCELL47:IMUX_C5 |
| Q0P_HALTGTCAREQDES123 | input | TCELL47:IMUX_C4 |
| Q0P_HALTGTCAREQDES124 | input | TCELL47:IMUX_B5 |
| Q0P_HALTGTCAREQDES125 | input | TCELL47:IMUX_C3 |
| Q0P_HALTGTCAREQDES126 | input | TCELL47:IMUX_C0 |
| Q0P_HALTGTCAREQDES127 | input | TCELL47:IMUX_C2 |
| Q0P_HALTGTCAREQDES13 | input | TCELL39:IMUX_D2 |
| Q0P_HALTGTCAREQDES14 | input | TCELL39:IMUX_D1 |
| Q0P_HALTGTCAREQDES15 | input | TCELL39:IMUX_D0 |
| Q0P_HALTGTCAREQDES16 | input | TCELL39:IMUX_C3 |
| Q0P_HALTGTCAREQDES17 | input | TCELL39:IMUX_C2 |
| Q0P_HALTGTCAREQDES18 | input | TCELL39:IMUX_C1 |
| Q0P_HALTGTCAREQDES19 | input | TCELL39:IMUX_C0 |
| Q0P_HALTGTCAREQDES2 | input | TCELL40:IMUX_B3 |
| Q0P_HALTGTCAREQDES20 | input | TCELL39:IMUX_B3 |
| Q0P_HALTGTCAREQDES21 | input | TCELL39:IMUX_B2 |
| Q0P_HALTGTCAREQDES22 | input | TCELL39:IMUX_B1 |
| Q0P_HALTGTCAREQDES23 | input | TCELL39:IMUX_B0 |
| Q0P_HALTGTCAREQDES24 | input | TCELL39:IMUX_A3 |
| Q0P_HALTGTCAREQDES25 | input | TCELL39:IMUX_A2 |
| Q0P_HALTGTCAREQDES26 | input | TCELL39:IMUX_A1 |
| Q0P_HALTGTCAREQDES27 | input | TCELL39:IMUX_A0 |
| Q0P_HALTGTCAREQDES28 | input | TCELL38:IMUX_D5 |
| Q0P_HALTGTCAREQDES29 | input | TCELL38:IMUX_D4 |
| Q0P_HALTGTCAREQDES3 | input | TCELL40:IMUX_B2 |
| Q0P_HALTGTCAREQDES30 | input | TCELL38:IMUX_D3 |
| Q0P_HALTGTCAREQDES31 | input | TCELL38:IMUX_D2 |
| Q0P_HALTGTCAREQDES32 | input | TCELL38:IMUX_D1 |
| Q0P_HALTGTCAREQDES33 | input | TCELL38:IMUX_D0 |
| Q0P_HALTGTCAREQDES34 | input | TCELL38:IMUX_C5 |
| Q0P_HALTGTCAREQDES35 | input | TCELL38:IMUX_C4 |
| Q0P_HALTGTCAREQDES36 | input | TCELL38:IMUX_C3 |
| Q0P_HALTGTCAREQDES37 | input | TCELL38:IMUX_C0 |
| Q0P_HALTGTCAREQDES38 | input | TCELL38:IMUX_B5 |
| Q0P_HALTGTCAREQDES39 | input | TCELL38:IMUX_B4 |
| Q0P_HALTGTCAREQDES4 | input | TCELL40:IMUX_B1 |
| Q0P_HALTGTCAREQDES40 | input | TCELL38:IMUX_B3 |
| Q0P_HALTGTCAREQDES41 | input | TCELL38:IMUX_B2 |
| Q0P_HALTGTCAREQDES42 | input | TCELL38:IMUX_B1 |
| Q0P_HALTGTCAREQDES43 | input | TCELL38:IMUX_B0 |
| Q0P_HALTGTCAREQDES44 | input | TCELL38:IMUX_A5 |
| Q0P_HALTGTCAREQDES45 | input | TCELL38:IMUX_A4 |
| Q0P_HALTGTCAREQDES46 | input | TCELL38:IMUX_A3 |
| Q0P_HALTGTCAREQDES47 | input | TCELL38:IMUX_A2 |
| Q0P_HALTGTCAREQDES48 | input | TCELL37:IMUX_D5 |
| Q0P_HALTGTCAREQDES49 | input | TCELL37:IMUX_D4 |
| Q0P_HALTGTCAREQDES5 | input | TCELL40:IMUX_B0 |
| Q0P_HALTGTCAREQDES50 | input | TCELL37:IMUX_D3 |
| Q0P_HALTGTCAREQDES51 | input | TCELL37:IMUX_D2 |
| Q0P_HALTGTCAREQDES52 | input | TCELL37:IMUX_D0 |
| Q0P_HALTGTCAREQDES53 | input | TCELL37:IMUX_C5 |
| Q0P_HALTGTCAREQDES54 | input | TCELL37:IMUX_C4 |
| Q0P_HALTGTCAREQDES55 | input | TCELL37:IMUX_C3 |
| Q0P_HALTGTCAREQDES56 | input | TCELL37:IMUX_C2 |
| Q0P_HALTGTCAREQDES57 | input | TCELL37:IMUX_C1 |
| Q0P_HALTGTCAREQDES58 | input | TCELL37:IMUX_C0 |
| Q0P_HALTGTCAREQDES59 | input | TCELL37:IMUX_B5 |
| Q0P_HALTGTCAREQDES6 | input | TCELL40:IMUX_A5 |
| Q0P_HALTGTCAREQDES60 | input | TCELL37:IMUX_B3 |
| Q0P_HALTGTCAREQDES61 | input | TCELL37:IMUX_B2 |
| Q0P_HALTGTCAREQDES62 | input | TCELL37:IMUX_B0 |
| Q0P_HALTGTCAREQDES63 | input | TCELL37:IMUX_A5 |
| Q0P_HALTGTCAREQDES64 | input | TCELL37:IMUX_A4 |
| Q0P_HALTGTCAREQDES65 | input | TCELL37:IMUX_A3 |
| Q0P_HALTGTCAREQDES66 | input | TCELL37:IMUX_A2 |
| Q0P_HALTGTCAREQDES67 | input | TCELL37:IMUX_A1 |
| Q0P_HALTGTCAREQDES68 | input | TCELL36:IMUX_D5 |
| Q0P_HALTGTCAREQDES69 | input | TCELL36:IMUX_D4 |
| Q0P_HALTGTCAREQDES7 | input | TCELL40:IMUX_A4 |
| Q0P_HALTGTCAREQDES70 | input | TCELL36:IMUX_D3 |
| Q0P_HALTGTCAREQDES71 | input | TCELL36:IMUX_D2 |
| Q0P_HALTGTCAREQDES72 | input | TCELL36:IMUX_C5 |
| Q0P_HALTGTCAREQDES73 | input | TCELL36:IMUX_C4 |
| Q0P_HALTGTCAREQDES74 | input | TCELL36:IMUX_B5 |
| Q0P_HALTGTCAREQDES75 | input | TCELL36:IMUX_B4 |
| Q0P_HALTGTCAREQDES76 | input | TCELL36:IMUX_B3 |
| Q0P_HALTGTCAREQDES77 | input | TCELL36:IMUX_B2 |
| Q0P_HALTGTCAREQDES78 | input | TCELL36:IMUX_A5 |
| Q0P_HALTGTCAREQDES79 | input | TCELL36:IMUX_A4 |
| Q0P_HALTGTCAREQDES8 | input | TCELL40:IMUX_A3 |
| Q0P_HALTGTCAREQDES80 | input | TCELL36:IMUX_A3 |
| Q0P_HALTGTCAREQDES81 | input | TCELL38:IMUX_A0 |
| Q0P_HALTGTCAREQDES82 | input | TCELL37:IMUX_A0 |
| Q0P_HALTGTCAREQDES83 | input | TCELL37:IMUX_B1 |
| Q0P_HALTGTCAREQDES84 | input | TCELL36:IMUX_A2 |
| Q0P_HALTGTCAREQDES85 | input | TCELL35:IMUX_D4 |
| Q0P_HALTGTCAREQDES86 | input | TCELL36:IMUX_C3 |
| Q0P_HALTGTCAREQDES87 | input | TCELL35:IMUX_D3 |
| Q0P_HALTGTCAREQDES88 | input | TCELL35:IMUX_D2 |
| Q0P_HALTGTCAREQDES89 | input | TCELL35:IMUX_D1 |
| Q0P_HALTGTCAREQDES9 | input | TCELL40:IMUX_A2 |
| Q0P_HALTGTCAREQDES90 | input | TCELL35:IMUX_D0 |
| Q0P_HALTGTCAREQDES91 | input | TCELL35:IMUX_C5 |
| Q0P_HALTGTCAREQDES92 | input | TCELL35:IMUX_C4 |
| Q0P_HALTGTCAREQDES93 | input | TCELL35:IMUX_C3 |
| Q0P_HALTGTCAREQDES94 | input | TCELL35:IMUX_C2 |
| Q0P_HALTGTCAREQDES95 | input | TCELL37:IMUX_B4 |
| Q0P_HALTGTCAREQDES96 | input | TCELL35:IMUX_C1 |
| Q0P_HALTGTCAREQDES97 | input | TCELL35:IMUX_C0 |
| Q0P_HALTGTCAREQDES98 | input | TCELL35:IMUX_B5 |
| Q0P_HALTGTCAREQDES99 | input | TCELL36:IMUX_C2 |
| Q0P_HALTGTCLNTCOMPID0 | input | TCELL35:IMUX_B1 |
| Q0P_HALTGTCLNTCOMPID1 | input | TCELL35:IMUX_B0 |
| Q0P_HALTGTCLNTCOMPID10 | input | TCELL34:IMUX_D3 |
| Q0P_HALTGTCLNTCOMPID11 | input | TCELL34:IMUX_D2 |
| Q0P_HALTGTCLNTCOMPID12 | input | TCELL34:IMUX_D1 |
| Q0P_HALTGTCLNTCOMPID13 | input | TCELL34:IMUX_D0 |
| Q0P_HALTGTCLNTCOMPID14 | input | TCELL34:IMUX_C5 |
| Q0P_HALTGTCLNTCOMPID15 | input | TCELL34:IMUX_C4 |
| Q0P_HALTGTCLNTCOMPID2 | input | TCELL35:IMUX_A5 |
| Q0P_HALTGTCLNTCOMPID3 | input | TCELL35:IMUX_A4 |
| Q0P_HALTGTCLNTCOMPID4 | input | TCELL35:IMUX_A3 |
| Q0P_HALTGTCLNTCOMPID5 | input | TCELL35:IMUX_A2 |
| Q0P_HALTGTCLNTCOMPID6 | input | TCELL35:IMUX_A1 |
| Q0P_HALTGTCLNTCOMPID7 | input | TCELL35:IMUX_A0 |
| Q0P_HALTGTCLNTCOMPID8 | input | TCELL34:IMUX_D5 |
| Q0P_HALTGTCLNTCOMPID9 | input | TCELL34:IMUX_D4 |
| Q0P_HALTGTCLNTCOMPIDEN | input | TCELL30:IMUX_C0 |
| Q0P_HALTGTCOMPBVLD0 | input | TCELL34:IMUX_C3 |
| Q0P_HALTGTCOMPBVLD1 | input | TCELL34:IMUX_C2 |
| Q0P_HALTGTCOMPBVLD2 | input | TCELL34:IMUX_C1 |
| Q0P_HALTGTCOMPBVLD3 | input | TCELL34:IMUX_C0 |
| Q0P_HALTGTCOMPBVLD4 | input | TCELL34:IMUX_B5 |
| Q0P_HALTGTCOMPBVLD5 | input | TCELL34:IMUX_B4 |
| Q0P_HALTGTCOMPBVLD6 | input | TCELL34:IMUX_B3 |
| Q0P_HALTGTCOMPBVLD7 | input | TCELL34:IMUX_B2 |
| Q0P_HALTGTCOMPDES0 | input | TCELL34:IMUX_B1 |
| Q0P_HALTGTCOMPDES1 | input | TCELL34:IMUX_B0 |
| Q0P_HALTGTCOMPDES10 | input | TCELL29:IMUX_A1 |
| Q0P_HALTGTCOMPDES100 | input | TCELL31:IMUX_A5 |
| Q0P_HALTGTCOMPDES101 | input | TCELL31:IMUX_A0 |
| Q0P_HALTGTCOMPDES102 | input | TCELL30:IMUX_C4 |
| Q0P_HALTGTCOMPDES103 | input | TCELL30:IMUX_D2 |
| Q0P_HALTGTCOMPDES104 | input | TCELL31:IMUX_C3 |
| Q0P_HALTGTCOMPDES105 | input | TCELL31:IMUX_C5 |
| Q0P_HALTGTCOMPDES106 | input | TCELL32:IMUX_C0 |
| Q0P_HALTGTCOMPDES107 | input | TCELL31:IMUX_D1 |
| Q0P_HALTGTCOMPDES108 | input | TCELL31:IMUX_B2 |
| Q0P_HALTGTCOMPDES109 | input | TCELL32:IMUX_B2 |
| Q0P_HALTGTCOMPDES11 | input | TCELL29:IMUX_A2 |
| Q0P_HALTGTCOMPDES110 | input | TCELL32:IMUX_B5 |
| Q0P_HALTGTCOMPDES111 | input | TCELL32:IMUX_B3 |
| Q0P_HALTGTCOMPDES112 | input | TCELL32:IMUX_A5 |
| Q0P_HALTGTCOMPDES113 | input | TCELL32:IMUX_A0 |
| Q0P_HALTGTCOMPDES114 | input | TCELL32:IMUX_A1 |
| Q0P_HALTGTCOMPDES115 | input | TCELL31:IMUX_C1 |
| Q0P_HALTGTCOMPDES116 | input | TCELL31:IMUX_C0 |
| Q0P_HALTGTCOMPDES117 | input | TCELL32:IMUX_A3 |
| Q0P_HALTGTCOMPDES118 | input | TCELL31:IMUX_B5 |
| Q0P_HALTGTCOMPDES119 | input | TCELL47:IMUX_C1 |
| Q0P_HALTGTCOMPDES12 | input | TCELL33:IMUX_D4 |
| Q0P_HALTGTCOMPDES120 | input | TCELL31:IMUX_D2 |
| Q0P_HALTGTCOMPDES121 | input | TCELL30:IMUX_C1 |
| Q0P_HALTGTCOMPDES122 | input | TCELL31:IMUX_B1 |
| Q0P_HALTGTCOMPDES123 | input | TCELL31:IMUX_B3 |
| Q0P_HALTGTCOMPDES124 | input | TCELL31:IMUX_B4 |
| Q0P_HALTGTCOMPDES125 | input | TCELL30:IMUX_D3 |
| Q0P_HALTGTCOMPDES126 | input | TCELL30:IMUX_D5 |
| Q0P_HALTGTCOMPDES127 | input | TCELL29:IMUX_D5 |
| Q0P_HALTGTCOMPDES13 | input | TCELL29:IMUX_A3 |
| Q0P_HALTGTCOMPDES14 | input | TCELL29:IMUX_A4 |
| Q0P_HALTGTCOMPDES15 | input | TCELL33:IMUX_D3 |
| Q0P_HALTGTCOMPDES16 | input | TCELL29:IMUX_A5 |
| Q0P_HALTGTCOMPDES17 | input | TCELL29:IMUX_B0 |
| Q0P_HALTGTCOMPDES18 | input | TCELL33:IMUX_D2 |
| Q0P_HALTGTCOMPDES19 | input | TCELL33:IMUX_D1 |
| Q0P_HALTGTCOMPDES2 | input | TCELL34:IMUX_A5 |
| Q0P_HALTGTCOMPDES20 | input | TCELL33:IMUX_D0 |
| Q0P_HALTGTCOMPDES21 | input | TCELL33:IMUX_C4 |
| Q0P_HALTGTCOMPDES22 | input | TCELL29:IMUX_B1 |
| Q0P_HALTGTCOMPDES23 | input | TCELL29:IMUX_B2 |
| Q0P_HALTGTCOMPDES24 | input | TCELL29:IMUX_B3 |
| Q0P_HALTGTCOMPDES25 | input | TCELL29:IMUX_B4 |
| Q0P_HALTGTCOMPDES26 | input | TCELL29:IMUX_B5 |
| Q0P_HALTGTCOMPDES27 | input | TCELL29:IMUX_C0 |
| Q0P_HALTGTCOMPDES28 | input | TCELL29:IMUX_C1 |
| Q0P_HALTGTCOMPDES29 | input | TCELL29:IMUX_C2 |
| Q0P_HALTGTCOMPDES3 | input | TCELL34:IMUX_A4 |
| Q0P_HALTGTCOMPDES30 | input | TCELL29:IMUX_C3 |
| Q0P_HALTGTCOMPDES31 | input | TCELL29:IMUX_C4 |
| Q0P_HALTGTCOMPDES32 | input | TCELL29:IMUX_C5 |
| Q0P_HALTGTCOMPDES33 | input | TCELL29:IMUX_D0 |
| Q0P_HALTGTCOMPDES34 | input | TCELL33:IMUX_C3 |
| Q0P_HALTGTCOMPDES35 | input | TCELL33:IMUX_C2 |
| Q0P_HALTGTCOMPDES36 | input | TCELL33:IMUX_C1 |
| Q0P_HALTGTCOMPDES37 | input | TCELL33:IMUX_C0 |
| Q0P_HALTGTCOMPDES38 | input | TCELL33:IMUX_B5 |
| Q0P_HALTGTCOMPDES39 | input | TCELL33:IMUX_B4 |
| Q0P_HALTGTCOMPDES4 | input | TCELL34:IMUX_A3 |
| Q0P_HALTGTCOMPDES40 | input | TCELL33:IMUX_B3 |
| Q0P_HALTGTCOMPDES41 | input | TCELL33:IMUX_B2 |
| Q0P_HALTGTCOMPDES42 | input | TCELL33:IMUX_B1 |
| Q0P_HALTGTCOMPDES43 | input | TCELL33:IMUX_B0 |
| Q0P_HALTGTCOMPDES44 | input | TCELL33:IMUX_A5 |
| Q0P_HALTGTCOMPDES45 | input | TCELL33:IMUX_A4 |
| Q0P_HALTGTCOMPDES46 | input | TCELL33:IMUX_A3 |
| Q0P_HALTGTCOMPDES47 | input | TCELL33:IMUX_A2 |
| Q0P_HALTGTCOMPDES48 | input | TCELL33:IMUX_A1 |
| Q0P_HALTGTCOMPDES49 | input | TCELL33:IMUX_A0 |
| Q0P_HALTGTCOMPDES5 | input | TCELL34:IMUX_A2 |
| Q0P_HALTGTCOMPDES50 | input | TCELL32:IMUX_D5 |
| Q0P_HALTGTCOMPDES51 | input | TCELL32:IMUX_D4 |
| Q0P_HALTGTCOMPDES52 | input | TCELL32:IMUX_D3 |
| Q0P_HALTGTCOMPDES53 | input | TCELL32:IMUX_D2 |
| Q0P_HALTGTCOMPDES54 | input | TCELL32:IMUX_D1 |
| Q0P_HALTGTCOMPDES55 | input | TCELL32:IMUX_D0 |
| Q0P_HALTGTCOMPDES56 | input | TCELL32:IMUX_C5 |
| Q0P_HALTGTCOMPDES57 | input | TCELL32:IMUX_C4 |
| Q0P_HALTGTCOMPDES58 | input | TCELL32:IMUX_C3 |
| Q0P_HALTGTCOMPDES59 | input | TCELL29:IMUX_D1 |
| Q0P_HALTGTCOMPDES6 | input | TCELL34:IMUX_A1 |
| Q0P_HALTGTCOMPDES60 | input | TCELL32:IMUX_C2 |
| Q0P_HALTGTCOMPDES61 | input | TCELL29:IMUX_D2 |
| Q0P_HALTGTCOMPDES62 | input | TCELL29:IMUX_D3 |
| Q0P_HALTGTCOMPDES63 | input | TCELL29:IMUX_D4 |
| Q0P_HALTGTCOMPDES64 | input | TCELL30:IMUX_A0 |
| Q0P_HALTGTCOMPDES65 | input | TCELL30:IMUX_A1 |
| Q0P_HALTGTCOMPDES66 | input | TCELL30:IMUX_A2 |
| Q0P_HALTGTCOMPDES67 | input | TCELL30:IMUX_A3 |
| Q0P_HALTGTCOMPDES68 | input | TCELL33:IMUX_C5 |
| Q0P_HALTGTCOMPDES69 | input | TCELL30:IMUX_A4 |
| Q0P_HALTGTCOMPDES7 | input | TCELL34:IMUX_A0 |
| Q0P_HALTGTCOMPDES70 | input | TCELL32:IMUX_C1 |
| Q0P_HALTGTCOMPDES71 | input | TCELL30:IMUX_A5 |
| Q0P_HALTGTCOMPDES72 | input | TCELL30:IMUX_B0 |
| Q0P_HALTGTCOMPDES73 | input | TCELL30:IMUX_B1 |
| Q0P_HALTGTCOMPDES74 | input | TCELL30:IMUX_B2 |
| Q0P_HALTGTCOMPDES75 | input | TCELL32:IMUX_B4 |
| Q0P_HALTGTCOMPDES76 | input | TCELL32:IMUX_B1 |
| Q0P_HALTGTCOMPDES77 | input | TCELL30:IMUX_B3 |
| Q0P_HALTGTCOMPDES78 | input | TCELL30:IMUX_B4 |
| Q0P_HALTGTCOMPDES79 | input | TCELL30:IMUX_B5 |
| Q0P_HALTGTCOMPDES8 | input | TCELL33:IMUX_D5 |
| Q0P_HALTGTCOMPDES80 | input | TCELL30:IMUX_C2 |
| Q0P_HALTGTCOMPDES81 | input | TCELL30:IMUX_C3 |
| Q0P_HALTGTCOMPDES82 | input | TCELL32:IMUX_B0 |
| Q0P_HALTGTCOMPDES83 | input | TCELL31:IMUX_D0 |
| Q0P_HALTGTCOMPDES84 | input | TCELL31:IMUX_C4 |
| Q0P_HALTGTCOMPDES85 | input | TCELL31:IMUX_A2 |
| Q0P_HALTGTCOMPDES86 | input | TCELL31:IMUX_A1 |
| Q0P_HALTGTCOMPDES87 | input | TCELL31:IMUX_D4 |
| Q0P_HALTGTCOMPDES88 | input | TCELL32:IMUX_A2 |
| Q0P_HALTGTCOMPDES89 | input | TCELL31:IMUX_D3 |
| Q0P_HALTGTCOMPDES9 | input | TCELL29:IMUX_A0 |
| Q0P_HALTGTCOMPDES90 | input | TCELL31:IMUX_A3 |
| Q0P_HALTGTCOMPDES91 | input | TCELL31:IMUX_D5 |
| Q0P_HALTGTCOMPDES92 | input | TCELL31:IMUX_A4 |
| Q0P_HALTGTCOMPDES93 | input | TCELL31:IMUX_C2 |
| Q0P_HALTGTCOMPDES94 | input | TCELL30:IMUX_D0 |
| Q0P_HALTGTCOMPDES95 | input | TCELL30:IMUX_C5 |
| Q0P_HALTGTCOMPDES96 | input | TCELL30:IMUX_D4 |
| Q0P_HALTGTCOMPDES97 | input | TCELL32:IMUX_A4 |
| Q0P_HALTGTCOMPDES98 | input | TCELL31:IMUX_B0 |
| Q0P_HALTGTCOMPDES99 | input | TCELL30:IMUX_D1 |
| Q0P_HALTGTCOMPEOP | input | TCELL43:IMUX_A0 |
| Q0P_HALTGTCOMPERR | input | TCELL42:IMUX_C3 |
| Q0P_HALTGTCOMPRDY | output | TCELL18:OUT_F6 |
| Q0P_HALTGTCOMPSOP | input | TCELL42:IMUX_C5 |
| Q0P_HALTGTCOMPVLD | input | TCELL42:IMUX_C4 |
| Q0P_HALTGTNPREJ | input | TCELL43:IMUX_B4 |
| Q0P_HALTGTREQ | output | TCELL22:OUT_F0 |
| Q0P_HALTGTREQDES0 | output | TCELL19:OUT_Q2 |
| Q0P_HALTGTREQDES1 | output | TCELL19:OUT_F7 |
| Q0P_HALTGTREQDES10 | output | TCELL18:OUT_Q6 |
| Q0P_HALTGTREQDES100 | output | TCELL30:OUT_Q3 |
| Q0P_HALTGTREQDES101 | output | TCELL29:OUT_F4 |
| Q0P_HALTGTREQDES102 | output | TCELL23:OUT_Q0 |
| Q0P_HALTGTREQDES103 | output | TCELL22:OUT_Q0 |
| Q0P_HALTGTREQDES104 | output | TCELL23:OUT_F1 |
| Q0P_HALTGTREQDES105 | output | TCELL22:OUT_Q4 |
| Q0P_HALTGTREQDES106 | output | TCELL29:OUT_Q6 |
| Q0P_HALTGTREQDES107 | output | TCELL47:OUT_F2 |
| Q0P_HALTGTREQDES108 | output | TCELL47:OUT_F0 |
| Q0P_HALTGTREQDES109 | output | TCELL30:OUT_F2 |
| Q0P_HALTGTREQDES11 | output | TCELL18:OUT_Q5 |
| Q0P_HALTGTREQDES110 | output | TCELL29:OUT_Q2 |
| Q0P_HALTGTREQDES111 | output | TCELL24:OUT_Q4 |
| Q0P_HALTGTREQDES112 | output | TCELL47:OUT_F1 |
| Q0P_HALTGTREQDES113 | output | TCELL46:OUT_Q6 |
| Q0P_HALTGTREQDES114 | output | TCELL46:OUT_Q5 |
| Q0P_HALTGTREQDES115 | output | TCELL46:OUT_Q7 |
| Q0P_HALTGTREQDES116 | output | TCELL46:OUT_Q4 |
| Q0P_HALTGTREQDES117 | output | TCELL46:OUT_Q3 |
| Q0P_HALTGTREQDES118 | output | TCELL46:OUT_Q1 |
| Q0P_HALTGTREQDES119 | output | TCELL46:OUT_Q2 |
| Q0P_HALTGTREQDES12 | output | TCELL18:OUT_Q4 |
| Q0P_HALTGTREQDES120 | output | TCELL22:OUT_F7 |
| Q0P_HALTGTREQDES121 | output | TCELL30:OUT_Q1 |
| Q0P_HALTGTREQDES122 | output | TCELL31:OUT_Q5 |
| Q0P_HALTGTREQDES123 | output | TCELL31:OUT_Q0 |
| Q0P_HALTGTREQDES124 | output | TCELL23:OUT_F5 |
| Q0P_HALTGTREQDES125 | output | TCELL29:OUT_F3 |
| Q0P_HALTGTREQDES126 | output | TCELL22:OUT_F3 |
| Q0P_HALTGTREQDES127 | output | TCELL23:OUT_Q4 |
| Q0P_HALTGTREQDES13 | output | TCELL18:OUT_Q3 |
| Q0P_HALTGTREQDES14 | output | TCELL18:OUT_Q2 |
| Q0P_HALTGTREQDES15 | output | TCELL18:OUT_Q7 |
| Q0P_HALTGTREQDES16 | output | TCELL19:OUT_Q3 |
| Q0P_HALTGTREQDES17 | output | TCELL19:OUT_F1 |
| Q0P_HALTGTREQDES18 | output | TCELL19:OUT_F0 |
| Q0P_HALTGTREQDES19 | output | TCELL18:OUT_F7 |
| Q0P_HALTGTREQDES2 | output | TCELL19:OUT_F6 |
| Q0P_HALTGTREQDES20 | output | TCELL29:OUT_F0 |
| Q0P_HALTGTREQDES21 | output | TCELL23:OUT_Q6 |
| Q0P_HALTGTREQDES22 | output | TCELL24:OUT_F6 |
| Q0P_HALTGTREQDES23 | output | TCELL23:OUT_Q7 |
| Q0P_HALTGTREQDES24 | output | TCELL24:OUT_F2 |
| Q0P_HALTGTREQDES25 | output | TCELL24:OUT_F3 |
| Q0P_HALTGTREQDES26 | output | TCELL24:OUT_F7 |
| Q0P_HALTGTREQDES27 | output | TCELL31:OUT_Q4 |
| Q0P_HALTGTREQDES28 | output | TCELL31:OUT_F6 |
| Q0P_HALTGTREQDES29 | output | TCELL31:OUT_F7 |
| Q0P_HALTGTREQDES3 | output | TCELL19:OUT_F5 |
| Q0P_HALTGTREQDES30 | output | TCELL24:OUT_F0 |
| Q0P_HALTGTREQDES31 | output | TCELL23:OUT_Q3 |
| Q0P_HALTGTREQDES32 | output | TCELL24:OUT_Q0 |
| Q0P_HALTGTREQDES33 | output | TCELL24:OUT_F1 |
| Q0P_HALTGTREQDES34 | output | TCELL24:OUT_F4 |
| Q0P_HALTGTREQDES35 | output | TCELL22:OUT_F5 |
| Q0P_HALTGTREQDES36 | output | TCELL32:OUT_F3 |
| Q0P_HALTGTREQDES37 | output | TCELL32:OUT_F6 |
| Q0P_HALTGTREQDES38 | output | TCELL32:OUT_F4 |
| Q0P_HALTGTREQDES39 | output | TCELL34:OUT_Q0 |
| Q0P_HALTGTREQDES4 | output | TCELL19:OUT_F4 |
| Q0P_HALTGTREQDES40 | output | TCELL32:OUT_F1 |
| Q0P_HALTGTREQDES41 | output | TCELL23:OUT_Q2 |
| Q0P_HALTGTREQDES42 | output | TCELL31:OUT_Q6 |
| Q0P_HALTGTREQDES43 | output | TCELL24:OUT_Q1 |
| Q0P_HALTGTREQDES44 | output | TCELL22:OUT_Q7 |
| Q0P_HALTGTREQDES45 | output | TCELL31:OUT_Q3 |
| Q0P_HALTGTREQDES46 | output | TCELL31:OUT_Q2 |
| Q0P_HALTGTREQDES47 | output | TCELL23:OUT_F6 |
| Q0P_HALTGTREQDES48 | output | TCELL24:OUT_Q2 |
| Q0P_HALTGTREQDES49 | output | TCELL24:OUT_Q3 |
| Q0P_HALTGTREQDES5 | output | TCELL19:OUT_F3 |
| Q0P_HALTGTREQDES50 | output | TCELL31:OUT_F5 |
| Q0P_HALTGTREQDES51 | output | TCELL24:OUT_F5 |
| Q0P_HALTGTREQDES52 | output | TCELL23:OUT_F0 |
| Q0P_HALTGTREQDES53 | output | TCELL31:OUT_F4 |
| Q0P_HALTGTREQDES54 | output | TCELL23:OUT_F4 |
| Q0P_HALTGTREQDES55 | output | TCELL24:OUT_Q5 |
| Q0P_HALTGTREQDES56 | output | TCELL29:OUT_F7 |
| Q0P_HALTGTREQDES57 | output | TCELL22:OUT_Q2 |
| Q0P_HALTGTREQDES58 | output | TCELL21:OUT_Q5 |
| Q0P_HALTGTREQDES59 | output | TCELL31:OUT_Q1 |
| Q0P_HALTGTREQDES6 | output | TCELL19:OUT_F2 |
| Q0P_HALTGTREQDES60 | output | TCELL21:OUT_Q3 |
| Q0P_HALTGTREQDES61 | output | TCELL22:OUT_Q5 |
| Q0P_HALTGTREQDES62 | output | TCELL23:OUT_F2 |
| Q0P_HALTGTREQDES63 | output | TCELL31:OUT_F1 |
| Q0P_HALTGTREQDES64 | output | TCELL31:OUT_F0 |
| Q0P_HALTGTREQDES65 | output | TCELL30:OUT_Q4 |
| Q0P_HALTGTREQDES66 | output | TCELL24:OUT_Q6 |
| Q0P_HALTGTREQDES67 | output | TCELL30:OUT_Q2 |
| Q0P_HALTGTREQDES68 | output | TCELL22:OUT_Q6 |
| Q0P_HALTGTREQDES69 | output | TCELL29:OUT_Q0 |
| Q0P_HALTGTREQDES7 | output | TCELL19:OUT_Q1 |
| Q0P_HALTGTREQDES70 | output | TCELL29:OUT_Q5 |
| Q0P_HALTGTREQDES71 | output | TCELL30:OUT_F5 |
| Q0P_HALTGTREQDES72 | output | TCELL30:OUT_Q6 |
| Q0P_HALTGTREQDES73 | output | TCELL29:OUT_Q4 |
| Q0P_HALTGTREQDES74 | output | TCELL30:OUT_F4 |
| Q0P_HALTGTREQDES75 | output | TCELL30:OUT_F1 |
| Q0P_HALTGTREQDES76 | output | TCELL22:OUT_F4 |
| Q0P_HALTGTREQDES77 | output | TCELL23:OUT_F7 |
| Q0P_HALTGTREQDES78 | output | TCELL29:OUT_Q1 |
| Q0P_HALTGTREQDES79 | output | TCELL30:OUT_Q0 |
| Q0P_HALTGTREQDES8 | output | TCELL19:OUT_Q0 |
| Q0P_HALTGTREQDES80 | output | TCELL29:OUT_F6 |
| Q0P_HALTGTREQDES81 | output | TCELL21:OUT_Q4 |
| Q0P_HALTGTREQDES82 | output | TCELL30:OUT_F0 |
| Q0P_HALTGTREQDES83 | output | TCELL30:OUT_F7 |
| Q0P_HALTGTREQDES84 | output | TCELL29:OUT_Q3 |
| Q0P_HALTGTREQDES85 | output | TCELL30:OUT_F3 |
| Q0P_HALTGTREQDES86 | output | TCELL31:OUT_F2 |
| Q0P_HALTGTREQDES87 | output | TCELL29:OUT_Q7 |
| Q0P_HALTGTREQDES88 | output | TCELL30:OUT_Q5 |
| Q0P_HALTGTREQDES89 | output | TCELL23:OUT_F3 |
| Q0P_HALTGTREQDES9 | output | TCELL21:OUT_Q0 |
| Q0P_HALTGTREQDES90 | output | TCELL22:OUT_Q3 |
| Q0P_HALTGTREQDES91 | output | TCELL21:OUT_Q7 |
| Q0P_HALTGTREQDES92 | output | TCELL31:OUT_F3 |
| Q0P_HALTGTREQDES93 | output | TCELL24:OUT_Q7 |
| Q0P_HALTGTREQDES94 | output | TCELL30:OUT_Q7 |
| Q0P_HALTGTREQDES95 | output | TCELL29:OUT_F2 |
| Q0P_HALTGTREQDES96 | output | TCELL29:OUT_F1 |
| Q0P_HALTGTREQDES97 | output | TCELL22:OUT_Q1 |
| Q0P_HALTGTREQDES98 | output | TCELL30:OUT_F6 |
| Q0P_HALTGTREQDES99 | output | TCELL29:OUT_F5 |
| Q0P_HALTGTREQMBA0 | output | TCELL20:OUT_F4 |
| Q0P_HALTGTREQMBA1 | output | TCELL20:OUT_F3 |
| Q0P_HALTGTREQMBA2 | output | TCELL20:OUT_F2 |
| Q0P_HALTGTREQMBA3 | output | TCELL20:OUT_F1 |
| Q0P_HALTGTREQMBA4 | output | TCELL20:OUT_F0 |
| Q0P_HALTGTREQMBA5 | output | TCELL19:OUT_Q7 |
| Q0P_HALTGTREQTPHPRESENT | output | TCELL18:OUT_F3 |
| Q0P_HALTGTREQTPHSTTAG0 | output | TCELL20:OUT_Q6 |
| Q0P_HALTGTREQTPHSTTAG1 | output | TCELL20:OUT_Q5 |
| Q0P_HALTGTREQTPHSTTAG2 | output | TCELL20:OUT_Q4 |
| Q0P_HALTGTREQTPHSTTAG3 | output | TCELL20:OUT_Q3 |
| Q0P_HALTGTREQTPHSTTAG4 | output | TCELL20:OUT_Q2 |
| Q0P_HALTGTREQTPHSTTAG5 | output | TCELL20:OUT_Q1 |
| Q0P_HALTGTREQTPHSTTAG6 | output | TCELL20:OUT_Q0 |
| Q0P_HALTGTREQTPHSTTAG7 | output | TCELL20:OUT_F7 |
| Q0P_HALTGTREQTPHTYPE0 | output | TCELL20:OUT_F6 |
| Q0P_HALTGTREQTPHTYPE1 | output | TCELL20:OUT_F5 |
| Q0P_HALTGTWBVLD0 | output | TCELL21:OUT_F6 |
| Q0P_HALTGTWBVLD1 | output | TCELL21:OUT_F5 |
| Q0P_HALTGTWBVLD2 | output | TCELL21:OUT_F4 |
| Q0P_HALTGTWBVLD3 | output | TCELL21:OUT_F3 |
| Q0P_HALTGTWBVLD4 | output | TCELL21:OUT_F2 |
| Q0P_HALTGTWBVLD5 | output | TCELL21:OUT_F1 |
| Q0P_HALTGTWBVLD6 | output | TCELL21:OUT_F0 |
| Q0P_HALTGTWBVLD7 | output | TCELL20:OUT_Q7 |
| Q0P_HALTGTWDATVLD | output | TCELL18:OUT_F4 |
| Q0P_HALTGTWEOP | output | TCELL18:OUT_F5 |
| Q0P_HALTGTWRDY | input | TCELL40:IMUX_C0 |
| Q0P_HALTSTREQATTR0 | output | TCELL19:OUT_Q6 |
| Q0P_HALTSTREQATTR1 | output | TCELL19:OUT_Q5 |
| Q0P_HALTSTREQATTR2 | output | TCELL19:OUT_Q4 |
| Q0P_HOTRSTIN | input | TCELL32:IMUX_LSR0 |
| Q0P_HOTRSTOUT | output | TCELL48:OUT_F5 |
| Q0P_INTACK | output | TCELL35:OUT_Q5 |
| Q0P_INTAI | input | TCELL46:IMUX_D5 |
| Q0P_INTAO | output | TCELL23:OUT_Q1 |
| Q0P_INTBI | input | TCELL49:IMUX_C3 |
| Q0P_INTBO | output | TCELL23:OUT_Q5 |
| Q0P_INTCI | input | TCELL49:IMUX_C4 |
| Q0P_INTCO | output | TCELL22:OUT_F2 |
| Q0P_INTDI | input | TCELL49:IMUX_C5 |
| Q0P_INTDO | output | TCELL22:OUT_F6 |
| Q0P_INTPENDSTS | input | TCELL49:IMUX_C6 |
| Q0P_LCLINT | output | TCELL44:OUT_F2 |
| Q0P_LNKDWNRSTOUT | output | TCELL47:OUT_Q1 |
| Q0P_LNKPWRSTATE0 | output | TCELL48:OUT_F3 |
| Q0P_LNKPWRSTATE1 | output | TCELL47:OUT_Q3 |
| Q0P_LNKPWRSTATE2 | output | TCELL47:OUT_F7 |
| Q0P_LNKPWRSTATE3 | output | TCELL46:OUT_F7 |
| Q0P_LNKSTS0 | output | TCELL45:OUT_Q6 |
| Q0P_LNKSTS1 | output | TCELL47:OUT_F4 |
| Q0P_LTSSMSTATE0 | output | TCELL45:OUT_Q7 |
| Q0P_LTSSMSTATE1 | output | TCELL46:OUT_F1 |
| Q0P_LTSSMSTATE2 | output | TCELL46:OUT_F3 |
| Q0P_LTSSMSTATE3 | output | TCELL46:OUT_F6 |
| Q0P_LTSSMSTATE4 | output | TCELL46:OUT_F0 |
| Q0P_LTSSMSTATE5 | output | TCELL45:OUT_Q3 |
| Q0P_MAXPYLDSIZE0 | output | TCELL47:OUT_F6 |
| Q0P_MAXPYLDSIZE1 | output | TCELL47:OUT_Q7 |
| Q0P_MAXPYLDSIZE2 | output | TCELL47:OUT_Q0 |
| Q0P_MAXREADREQSIZE0 | output | TCELL43:OUT_Q6 |
| Q0P_MAXREADREQSIZE1 | output | TCELL40:OUT_F2 |
| Q0P_MAXREADREQSIZE2 | output | TCELL42:OUT_Q5 |
| Q0P_MBISTCLK | input | TCELL29:IMUX_CLK1_DELAY |
| Q0P_MBISTMODE | input | TCELL29:IMUX_LSR0 |
| Q0P_MBISTRSTN | input | TCELL30:IMUX_LSR1 |
| Q0P_MSIASRTINT0 | input | TCELL52:IMUX_C6 |
| Q0P_MSIASRTINT1 | input | TCELL53:IMUX_B2 |
| Q0P_MSIASRTINT10 | input | TCELL52:IMUX_C7 |
| Q0P_MSIASRTINT11 | input | TCELL53:IMUX_A2 |
| Q0P_MSIASRTINT12 | input | TCELL53:IMUX_B4 |
| Q0P_MSIASRTINT13 | input | TCELL53:IMUX_A6 |
| Q0P_MSIASRTINT14 | input | TCELL52:IMUX_D2 |
| Q0P_MSIASRTINT15 | input | TCELL53:IMUX_A5 |
| Q0P_MSIASRTINT16 | input | TCELL53:IMUX_A4 |
| Q0P_MSIASRTINT17 | input | TCELL52:IMUX_D4 |
| Q0P_MSIASRTINT18 | input | TCELL52:IMUX_D3 |
| Q0P_MSIASRTINT19 | input | TCELL53:IMUX_D4 |
| Q0P_MSIASRTINT2 | input | TCELL53:IMUX_D2 |
| Q0P_MSIASRTINT20 | input | TCELL54:IMUX_A7 |
| Q0P_MSIASRTINT21 | input | TCELL53:IMUX_D5 |
| Q0P_MSIASRTINT22 | input | TCELL54:IMUX_A4 |
| Q0P_MSIASRTINT23 | input | TCELL54:IMUX_A3 |
| Q0P_MSIASRTINT24 | input | TCELL53:IMUX_C7 |
| Q0P_MSIASRTINT25 | input | TCELL53:IMUX_D7 |
| Q0P_MSIASRTINT26 | input | TCELL53:IMUX_C6 |
| Q0P_MSIASRTINT27 | input | TCELL53:IMUX_B5 |
| Q0P_MSIASRTINT28 | input | TCELL53:IMUX_B3 |
| Q0P_MSIASRTINT29 | input | TCELL53:IMUX_A3 |
| Q0P_MSIASRTINT3 | input | TCELL53:IMUX_C4 |
| Q0P_MSIASRTINT30 | input | TCELL52:IMUX_D6 |
| Q0P_MSIASRTINT31 | input | TCELL52:IMUX_D7 |
| Q0P_MSIASRTINT4 | input | TCELL52:IMUX_D5 |
| Q0P_MSIASRTINT5 | input | TCELL53:IMUX_C5 |
| Q0P_MSIASRTINT6 | input | TCELL53:IMUX_B6 |
| Q0P_MSIASRTINT7 | input | TCELL53:IMUX_C3 |
| Q0P_MSIASRTINT8 | input | TCELL53:IMUX_A7 |
| Q0P_MSIASRTINT9 | input | TCELL53:IMUX_C2 |
| Q0P_MSIATTRIN0 | input | TCELL51:IMUX_D3 |
| Q0P_MSIATTRIN1 | input | TCELL51:IMUX_D2 |
| Q0P_MSIATTRIN2 | input | TCELL47:IMUX_A3 |
| Q0P_MSIEN | output | TCELL35:OUT_Q6 |
| Q0P_MSIMSGABRT | output | TCELL44:OUT_F7 |
| Q0P_MSIMSGSENT | output | TCELL44:OUT_Q2 |
| Q0P_MSIREQTPHPRESENT | input | TCELL50:IMUX_D3 |
| Q0P_MSIREQTPHSTTAG0 | input | TCELL52:IMUX_B6 |
| Q0P_MSIREQTPHSTTAG1 | input | TCELL50:IMUX_D2 |
| Q0P_MSIREQTPHSTTAG2 | input | TCELL50:IMUX_C7 |
| Q0P_MSIREQTPHSTTAG3 | input | TCELL51:IMUX_A7 |
| Q0P_MSIREQTPHSTTAG4 | input | TCELL50:IMUX_D4 |
| Q0P_MSIREQTPHSTTAG5 | input | TCELL52:IMUX_B2 |
| Q0P_MSIREQTPHSTTAG6 | input | TCELL51:IMUX_B2 |
| Q0P_MSIREQTPHSTTAG7 | input | TCELL52:IMUX_A6 |
| Q0P_MSIREQTPHTYPE0 | input | TCELL51:IMUX_D4 |
| Q0P_MSIREQTPHTYPE1 | input | TCELL50:IMUX_D6 |
| Q0P_MSIVECCNT0 | output | TCELL35:OUT_Q3 |
| Q0P_MSIVECCNT1 | output | TCELL35:OUT_F5 |
| Q0P_MSIVECCNT2 | output | TCELL35:OUT_Q1 |
| Q0P_MSIXATTRIN0 | input | TCELL49:IMUX_D3 |
| Q0P_MSIXATTRIN1 | input | TCELL49:IMUX_D2 |
| Q0P_MSIXATTRIN2 | input | TCELL48:IMUX_A4 |
| Q0P_MSIXEN | output | TCELL43:OUT_Q5 |
| Q0P_MSIXMASK | output | TCELL42:OUT_F4 |
| Q0P_MSIXMSGADDR0 | input | TCELL50:IMUX_D7 |
| Q0P_MSIXMSGADDR1 | input | TCELL51:IMUX_A2 |
| Q0P_MSIXMSGADDR10 | input | TCELL51:IMUX_C3 |
| Q0P_MSIXMSGADDR11 | input | TCELL51:IMUX_C6 |
| Q0P_MSIXMSGADDR12 | input | TCELL52:IMUX_B3 |
| Q0P_MSIXMSGADDR13 | input | TCELL51:IMUX_C7 |
| Q0P_MSIXMSGADDR14 | input | TCELL51:IMUX_C5 |
| Q0P_MSIXMSGADDR15 | input | TCELL51:IMUX_B7 |
| Q0P_MSIXMSGADDR16 | input | TCELL52:IMUX_A4 |
| Q0P_MSIXMSGADDR17 | input | TCELL51:IMUX_D7 |
| Q0P_MSIXMSGADDR18 | input | TCELL51:IMUX_B6 |
| Q0P_MSIXMSGADDR19 | input | TCELL52:IMUX_A3 |
| Q0P_MSIXMSGADDR2 | input | TCELL51:IMUX_A3 |
| Q0P_MSIXMSGADDR20 | input | TCELL51:IMUX_D6 |
| Q0P_MSIXMSGADDR21 | input | TCELL52:IMUX_B7 |
| Q0P_MSIXMSGADDR22 | input | TCELL52:IMUX_C4 |
| Q0P_MSIXMSGADDR23 | input | TCELL52:IMUX_C5 |
| Q0P_MSIXMSGADDR24 | input | TCELL52:IMUX_C2 |
| Q0P_MSIXMSGADDR25 | input | TCELL52:IMUX_A5 |
| Q0P_MSIXMSGADDR26 | input | TCELL51:IMUX_D5 |
| Q0P_MSIXMSGADDR27 | input | TCELL52:IMUX_B5 |
| Q0P_MSIXMSGADDR28 | input | TCELL52:IMUX_A7 |
| Q0P_MSIXMSGADDR29 | input | TCELL52:IMUX_B4 |
| Q0P_MSIXMSGADDR3 | input | TCELL51:IMUX_A4 |
| Q0P_MSIXMSGADDR30 | input | TCELL52:IMUX_A2 |
| Q0P_MSIXMSGADDR31 | input | TCELL52:IMUX_C3 |
| Q0P_MSIXMSGADDR32 | input | TCELL55:IMUX_B3 |
| Q0P_MSIXMSGADDR33 | input | TCELL55:IMUX_A7 |
| Q0P_MSIXMSGADDR34 | input | TCELL55:IMUX_B2 |
| Q0P_MSIXMSGADDR35 | input | TCELL55:IMUX_A4 |
| Q0P_MSIXMSGADDR36 | input | TCELL55:IMUX_A5 |
| Q0P_MSIXMSGADDR37 | input | TCELL54:IMUX_B4 |
| Q0P_MSIXMSGADDR38 | input | TCELL55:IMUX_A3 |
| Q0P_MSIXMSGADDR39 | input | TCELL55:IMUX_A2 |
| Q0P_MSIXMSGADDR4 | input | TCELL51:IMUX_A5 |
| Q0P_MSIXMSGADDR40 | input | TCELL54:IMUX_B5 |
| Q0P_MSIXMSGADDR41 | input | TCELL55:IMUX_A6 |
| Q0P_MSIXMSGADDR42 | input | TCELL54:IMUX_D5 |
| Q0P_MSIXMSGADDR43 | input | TCELL54:IMUX_D6 |
| Q0P_MSIXMSGADDR44 | input | TCELL54:IMUX_C5 |
| Q0P_MSIXMSGADDR45 | input | TCELL54:IMUX_B7 |
| Q0P_MSIXMSGADDR46 | input | TCELL54:IMUX_C6 |
| Q0P_MSIXMSGADDR47 | input | TCELL54:IMUX_C4 |
| Q0P_MSIXMSGADDR48 | input | TCELL54:IMUX_D7 |
| Q0P_MSIXMSGADDR49 | input | TCELL54:IMUX_B6 |
| Q0P_MSIXMSGADDR5 | input | TCELL51:IMUX_A6 |
| Q0P_MSIXMSGADDR50 | input | TCELL54:IMUX_D3 |
| Q0P_MSIXMSGADDR51 | input | TCELL54:IMUX_C3 |
| Q0P_MSIXMSGADDR52 | input | TCELL54:IMUX_C7 |
| Q0P_MSIXMSGADDR53 | input | TCELL54:IMUX_C2 |
| Q0P_MSIXMSGADDR54 | input | TCELL54:IMUX_D4 |
| Q0P_MSIXMSGADDR55 | input | TCELL54:IMUX_D2 |
| Q0P_MSIXMSGADDR56 | input | TCELL54:IMUX_A6 |
| Q0P_MSIXMSGADDR57 | input | TCELL54:IMUX_B3 |
| Q0P_MSIXMSGADDR58 | input | TCELL54:IMUX_B2 |
| Q0P_MSIXMSGADDR59 | input | TCELL54:IMUX_A5 |
| Q0P_MSIXMSGADDR6 | input | TCELL51:IMUX_B4 |
| Q0P_MSIXMSGADDR60 | input | TCELL53:IMUX_D3 |
| Q0P_MSIXMSGADDR61 | input | TCELL54:IMUX_A2 |
| Q0P_MSIXMSGADDR62 | input | TCELL53:IMUX_D6 |
| Q0P_MSIXMSGADDR63 | input | TCELL53:IMUX_B7 |
| Q0P_MSIXMSGADDR7 | input | TCELL51:IMUX_C2 |
| Q0P_MSIXMSGADDR8 | input | TCELL51:IMUX_B3 |
| Q0P_MSIXMSGADDR9 | input | TCELL51:IMUX_B5 |
| Q0P_MSIXMSGDAT0 | input | TCELL49:IMUX_A6 |
| Q0P_MSIXMSGDAT1 | input | TCELL49:IMUX_A5 |
| Q0P_MSIXMSGDAT10 | input | TCELL48:IMUX_A7 |
| Q0P_MSIXMSGDAT11 | input | TCELL48:IMUX_C4 |
| Q0P_MSIXMSGDAT12 | input | TCELL49:IMUX_A7 |
| Q0P_MSIXMSGDAT13 | input | TCELL49:IMUX_A4 |
| Q0P_MSIXMSGDAT14 | input | TCELL49:IMUX_A3 |
| Q0P_MSIXMSGDAT15 | input | TCELL48:IMUX_D6 |
| Q0P_MSIXMSGDAT16 | input | TCELL48:IMUX_D5 |
| Q0P_MSIXMSGDAT17 | input | TCELL48:IMUX_D4 |
| Q0P_MSIXMSGDAT18 | input | TCELL48:IMUX_B7 |
| Q0P_MSIXMSGDAT19 | input | TCELL49:IMUX_A2 |
| Q0P_MSIXMSGDAT2 | input | TCELL49:IMUX_B3 |
| Q0P_MSIXMSGDAT20 | input | TCELL48:IMUX_C5 |
| Q0P_MSIXMSGDAT21 | input | TCELL48:IMUX_C2 |
| Q0P_MSIXMSGDAT22 | input | TCELL48:IMUX_C6 |
| Q0P_MSIXMSGDAT23 | input | TCELL48:IMUX_B5 |
| Q0P_MSIXMSGDAT24 | input | TCELL48:IMUX_D2 |
| Q0P_MSIXMSGDAT25 | input | TCELL48:IMUX_D3 |
| Q0P_MSIXMSGDAT26 | input | TCELL48:IMUX_D7 |
| Q0P_MSIXMSGDAT27 | input | TCELL48:IMUX_B2 |
| Q0P_MSIXMSGDAT28 | input | TCELL48:IMUX_B4 |
| Q0P_MSIXMSGDAT29 | input | TCELL48:IMUX_C3 |
| Q0P_MSIXMSGDAT3 | input | TCELL49:IMUX_B6 |
| Q0P_MSIXMSGDAT30 | input | TCELL48:IMUX_B3 |
| Q0P_MSIXMSGDAT31 | input | TCELL48:IMUX_C7 |
| Q0P_MSIXMSGDAT4 | input | TCELL48:IMUX_B6 |
| Q0P_MSIXMSGDAT5 | input | TCELL49:IMUX_B5 |
| Q0P_MSIXMSGDAT6 | input | TCELL49:IMUX_B2 |
| Q0P_MSIXMSGDAT7 | input | TCELL49:IMUX_B4 |
| Q0P_MSIXMSGDAT8 | input | TCELL49:IMUX_C2 |
| Q0P_MSIXMSGDAT9 | input | TCELL49:IMUX_B7 |
| Q0P_MSIXMSGSENT | output | TCELL48:OUT_F4 |
| Q0P_MSIXMSGVLD | input | TCELL51:IMUX_C4 |
| Q0P_MSIXREQTPHPRESENT | input | TCELL50:IMUX_A2 |
| Q0P_MSIXREQTPHSTTAG0 | input | TCELL50:IMUX_C3 |
| Q0P_MSIXREQTPHSTTAG1 | input | TCELL50:IMUX_B2 |
| Q0P_MSIXREQTPHSTTAG2 | input | TCELL50:IMUX_A6 |
| Q0P_MSIXREQTPHSTTAG3 | input | TCELL50:IMUX_C2 |
| Q0P_MSIXREQTPHSTTAG4 | input | TCELL50:IMUX_A3 |
| Q0P_MSIXREQTPHSTTAG5 | input | TCELL50:IMUX_C6 |
| Q0P_MSIXREQTPHSTTAG6 | input | TCELL50:IMUX_B4 |
| Q0P_MSIXREQTPHSTTAG7 | input | TCELL50:IMUX_B6 |
| Q0P_MSIXREQTPHTYPE0 | input | TCELL49:IMUX_D7 |
| Q0P_MSIXREQTPHTYPE1 | input | TCELL49:IMUX_D5 |
| Q0P_NEGLNKWIDTH0 | output | TCELL47:OUT_F3 |
| Q0P_NEGLNKWIDTH1 | output | TCELL47:OUT_F5 |
| Q0P_NEGSPEED | output | TCELL47:OUT_Q2 |
| Q0P_NFTLERROUT | output | TCELL43:OUT_F7 |
| Q0P_PWRSTATECHNGACK | input | TCELL48:IMUX_A6 |
| Q0P_PWRSTATECHNGINT | output | TCELL32:OUT_F5 |
| Q0P_RCBSTS | output | TCELL41:OUT_Q7 |
| Q0P_RSTN | input | TCELL31:IMUX_LSR0 |
| Q0P_SCANCLK | input | TCELL29:IMUX_CLK0_DELAY |
| Q0P_SCANENA | input | TCELL31:IMUX_LSR1 |
| Q0P_SCANI0 | input | TCELL30:IMUX_CE1 |
| Q0P_SCANI1 | input | TCELL33:IMUX_CE3 |
| Q0P_SCANI10 | input | TCELL29:IMUX_CE2 |
| Q0P_SCANI11 | input | TCELL30:IMUX_CE2 |
| Q0P_SCANI12 | input | TCELL31:IMUX_CE1 |
| Q0P_SCANI13 | input | TCELL34:IMUX_CE0 |
| Q0P_SCANI14 | input | TCELL33:IMUX_CE1 |
| Q0P_SCANI15 | input | TCELL34:IMUX_CE2 |
| Q0P_SCANI16 | input | TCELL33:IMUX_CE0 |
| Q0P_SCANI17 | input | TCELL30:IMUX_CE3 |
| Q0P_SCANI18 | input | TCELL31:IMUX_CE2 |
| Q0P_SCANI19 | input | TCELL29:IMUX_CE0 |
| Q0P_SCANI2 | input | TCELL32:IMUX_CE3 |
| Q0P_SCANI20 | input | TCELL29:IMUX_CE3 |
| Q0P_SCANI21 | input | TCELL33:IMUX_CE2 |
| Q0P_SCANI22 | input | TCELL35:IMUX_CE0 |
| Q0P_SCANI23 | input | TCELL34:IMUX_CE3 |
| Q0P_SCANI24 | input | TCELL30:IMUX_CE0 |
| Q0P_SCANI25 | input | TCELL32:IMUX_CE2 |
| Q0P_SCANI26 | input | TCELL32:IMUX_CE1 |
| Q0P_SCANI3 | input | TCELL34:IMUX_CE1 |
| Q0P_SCANI4 | input | TCELL35:IMUX_CE1 |
| Q0P_SCANI5 | input | TCELL35:IMUX_CE2 |
| Q0P_SCANI6 | input | TCELL32:IMUX_CE0 |
| Q0P_SCANI7 | input | TCELL31:IMUX_CE3 |
| Q0P_SCANI8 | input | TCELL31:IMUX_CE0 |
| Q0P_SCANI9 | input | TCELL29:IMUX_CE1 |
| Q0P_SCANMODE | input | TCELL30:IMUX_LSR0 |
| Q0P_SCANO0 | output | TCELL47:OUT_Q4 |
| Q0P_SCANO1 | output | TCELL22:OUT_F1 |
| Q0P_SCANO10 | output | TCELL43:OUT_Q2 |
| Q0P_SCANO11 | output | TCELL21:OUT_F7 |
| Q0P_SCANO12 | output | TCELL44:OUT_Q5 |
| Q0P_SCANO13 | output | TCELL46:OUT_F5 |
| Q0P_SCANO14 | output | TCELL32:OUT_F2 |
| Q0P_SCANO15 | output | TCELL47:OUT_Q6 |
| Q0P_SCANO16 | output | TCELL47:OUT_Q5 |
| Q0P_SCANO17 | output | TCELL46:OUT_Q0 |
| Q0P_SCANO18 | output | TCELL21:OUT_Q6 |
| Q0P_SCANO19 | output | TCELL32:OUT_Q5 |
| Q0P_SCANO2 | output | TCELL21:OUT_Q1 |
| Q0P_SCANO20 | output | TCELL18:OUT_F2 |
| Q0P_SCANO21 | output | TCELL21:OUT_Q2 |
| Q0P_SCANO22 | output | TCELL31:OUT_Q7 |
| Q0P_SCANO23 | output | TCELL48:OUT_F6 |
| Q0P_SCANO24 | output | TCELL48:OUT_F2 |
| Q0P_SCANO3 | output | TCELL46:OUT_F2 |
| Q0P_SCANO4 | output | TCELL45:OUT_F0 |
| Q0P_SCANO5 | output | TCELL34:OUT_Q6 |
| Q0P_SCANO6 | output | TCELL37:OUT_Q1 |
| Q0P_SCANO7 | output | TCELL35:OUT_Q4 |
| Q0P_SCANO8 | output | TCELL34:OUT_F5 |
| Q0P_SCANO9 | output | TCELL35:OUT_Q7 |
| Q0P_SCANRSTN | input | TCELL29:IMUX_LSR1 |
| Q0P_TPHREQENABLE | output | TCELL44:OUT_Q0 |
| Q0P_TPHSTMODE0 | output | TCELL43:OUT_F2 |
| Q0P_TPHSTMODE1 | output | TCELL44:OUT_F0 |
| Q0P_TPHSTMODE2 | output | TCELL42:OUT_Q6 |
| Q0P_UNCORRERRIN | input | TCELL50:IMUX_D5 |
| Q0_FCDFECOEFF0_0 | input | TCELL2:IMUX_A2 |
| Q0_FCDFECOEFF0_1 | input | TCELL2:IMUX_A1 |
| Q0_FCDFECOEFF0_2 | input | TCELL2:IMUX_A0 |
| Q0_FCDFECOEFF0_3 | input | TCELL1:IMUX_D5 |
| Q0_FCDFECOEFF0_4 | input | TCELL1:IMUX_D4 |
| Q0_FCDFECOEFF0_5 | input | TCELL1:IMUX_D3 |
| Q0_FCDFECOEFF0_6 | input | TCELL1:IMUX_D2 |
| Q0_FCDFECOEFF0_7 | input | TCELL1:IMUX_D1 |
| Q0_FCDFECOEFF1_0 | input | TCELL2:IMUX_B4 |
| Q0_FCDFECOEFF1_1 | input | TCELL2:IMUX_B3 |
| Q0_FCDFECOEFF1_2 | input | TCELL2:IMUX_B2 |
| Q0_FCDFECOEFF1_3 | input | TCELL2:IMUX_B1 |
| Q0_FCDFECOEFF1_4 | input | TCELL2:IMUX_B0 |
| Q0_FCDFECOEFF1_5 | input | TCELL2:IMUX_A5 |
| Q0_FCDFECOEFF1_6 | input | TCELL2:IMUX_A4 |
| Q0_FCDFECOEFF1_7 | input | TCELL2:IMUX_A3 |
| Q0_FCDFECOEFF2_0 | input | TCELL2:IMUX_D0 |
| Q0_FCDFECOEFF2_1 | input | TCELL2:IMUX_C5 |
| Q0_FCDFECOEFF2_2 | input | TCELL2:IMUX_C4 |
| Q0_FCDFECOEFF2_3 | input | TCELL2:IMUX_C3 |
| Q0_FCDFECOEFF2_4 | input | TCELL2:IMUX_C2 |
| Q0_FCDFECOEFF2_5 | input | TCELL2:IMUX_C1 |
| Q0_FCDFECOEFF2_6 | input | TCELL2:IMUX_C0 |
| Q0_FCDFECOEFF2_7 | input | TCELL2:IMUX_B5 |
| Q0_FCDFECOEFF3_0 | input | TCELL3:IMUX_A2 |
| Q0_FCDFECOEFF3_1 | input | TCELL3:IMUX_A1 |
| Q0_FCDFECOEFF3_2 | input | TCELL3:IMUX_A0 |
| Q0_FCDFECOEFF3_3 | input | TCELL2:IMUX_D5 |
| Q0_FCDFECOEFF3_4 | input | TCELL2:IMUX_D4 |
| Q0_FCDFECOEFF3_5 | input | TCELL2:IMUX_D3 |
| Q0_FCDFECOEFF3_6 | input | TCELL2:IMUX_D2 |
| Q0_FCDFECOEFF3_7 | input | TCELL2:IMUX_D1 |
| Q0_FCDFECOEFF4_0 | input | TCELL3:IMUX_B4 |
| Q0_FCDFECOEFF4_1 | input | TCELL3:IMUX_B3 |
| Q0_FCDFECOEFF4_2 | input | TCELL3:IMUX_B2 |
| Q0_FCDFECOEFF4_3 | input | TCELL3:IMUX_B1 |
| Q0_FCDFECOEFF4_4 | input | TCELL3:IMUX_B0 |
| Q0_FCDFECOEFF4_5 | input | TCELL3:IMUX_A5 |
| Q0_FCDFECOEFF4_6 | input | TCELL3:IMUX_A4 |
| Q0_FCDFECOEFF4_7 | input | TCELL3:IMUX_A3 |
| Q0_FCDFECOEFF5_0 | input | TCELL3:IMUX_D0 |
| Q0_FCDFECOEFF5_1 | input | TCELL3:IMUX_C5 |
| Q0_FCDFECOEFF5_2 | input | TCELL3:IMUX_C4 |
| Q0_FCDFECOEFF5_3 | input | TCELL3:IMUX_C3 |
| Q0_FCDFECOEFF5_4 | input | TCELL3:IMUX_C2 |
| Q0_FCDFECOEFF5_5 | input | TCELL3:IMUX_C1 |
| Q0_FCDFECOEFF5_6 | input | TCELL3:IMUX_C0 |
| Q0_FCDFECOEFF5_7 | input | TCELL3:IMUX_B5 |
| Q0_FCDFESIGN1 | input | TCELL3:IMUX_D5 |
| Q0_FCDFESIGN2 | input | TCELL3:IMUX_D4 |
| Q0_FCDFESIGN3 | input | TCELL3:IMUX_D3 |
| Q0_FCDFESIGN4 | input | TCELL3:IMUX_D2 |
| Q0_FCDFESIGN5 | input | TCELL3:IMUX_D1 |
| Q0_FCMPWRUP | input | TCELL1:IMUX_A1 |
| Q0_FCMRST | input | TCELL0:IMUX_C2 |
| Q0_FCSCANMODE | input | TCELL1:IMUX_C4 |
| Q0_FDDFECHSEL0 | input | TCELL1:IMUX_D0 |
| Q0_FDDFECHSEL1 | input | TCELL1:IMUX_C5 |
| Q0_FDDFEDATA0 | output | TCELL5:OUT_F0 |
| Q0_FDDFEDATA1 | output | TCELL4:OUT_Q7 |
| Q0_FDDFEDATA2 | output | TCELL4:OUT_Q6 |
| Q0_FDDFEDATA3 | output | TCELL4:OUT_Q5 |
| Q0_FDDFEDATA4 | output | TCELL4:OUT_Q4 |
| Q0_FDDFEDATA5 | output | TCELL4:OUT_Q3 |
| Q0_FDDFEDATA6 | output | TCELL4:OUT_Q2 |
| Q0_FDDFEDATA7 | output | TCELL4:OUT_Q1 |
| Q0_FDDFEDATA8 | output | TCELL4:OUT_Q0 |
| Q0_FDDFEDATA9 | output | TCELL4:OUT_F7 |
| Q0_FDDFEERR0 | output | TCELL5:OUT_Q2 |
| Q0_FDDFEERR1 | output | TCELL5:OUT_Q1 |
| Q0_FDDFEERR2 | output | TCELL5:OUT_Q0 |
| Q0_FDDFEERR3 | output | TCELL5:OUT_F7 |
| Q0_FDDFEERR4 | output | TCELL5:OUT_F6 |
| Q0_FDDFEERR5 | output | TCELL5:OUT_F5 |
| Q0_FDDFEERR6 | output | TCELL5:OUT_F4 |
| Q0_FDDFEERR7 | output | TCELL5:OUT_F3 |
| Q0_FDDFEERR8 | output | TCELL5:OUT_F2 |
| Q0_FDDFEERR9 | output | TCELL5:OUT_F1 |
| Q0_FIGRPFBRRCLK0 | input | TCELL14:IMUX_CLK1_DELAY |
| Q0_FIGRPFBRRCLK1 | input | TCELL14:IMUX_CLK0_DELAY |
| Q0_FIGRPFBTWCLK0 | input | TCELL15:IMUX_CLK1_DELAY |
| Q0_FIGRPFBTWCLK1 | input | TCELL15:IMUX_CLK0_DELAY |
| Q0_FIRXTESTCLK | input | TCELL16:IMUX_CLK1_DELAY |
| Q0_FISYNCCLK | input | TCELL16:IMUX_CLK0_DELAY |
| Q0_FITMRCLK | input | TCELL1:IMUX_CLK0_DELAY |
| Q0_FITXTESTCLK | input | TCELL0:IMUX_CLK1_DELAY |
| Q0_FOREFCLK2FPGA | output | TCELL4:OUT_F2 |
| Q0_HSPLLLOL | output | TCELL3:OUT_F0 |
| Q0_HSPLLPWRUP | input | TCELL1:IMUX_A2 |
| Q0_HSPLLREFCLKI | input | TCELL7:IMUX_CLK0_DELAY |
| Q0_HSPLLRST | input | TCELL2:IMUX_LSR1 |
| Q0_LSPLLLOL | output | TCELL3:OUT_F1 |
| Q0_LSPLLPWRUP | input | TCELL1:IMUX_A3 |
| Q0_LSPLLREFCLKI | input | TCELL7:IMUX_CLK1_DELAY |
| Q0_LSPLLRST | input | TCELL2:IMUX_LSR0 |
| Q1CH0_FCALIGNEN | input | TCELL113:IMUX_B5 |
| Q1CH0_FCCDRFORCEDLOCK | input | TCELL97:IMUX_A5 |
| Q1CH0_FCDFERDEN | input | TCELL106:IMUX_CE3 |
| Q1CH0_FCDFEUPD | input | TCELL105:IMUX_CE3 |
| Q1CH0_FCLDRTXEN | input | TCELL113:IMUX_A5 |
| Q1CH0_FCLSMEN | input | TCELL98:IMUX_D3 |
| Q1CH0_FCPCIEDETEN | input | TCELL98:IMUX_B3 |
| Q1CH0_FCPCSRXRST | input | TCELL101:IMUX_LSR1 |
| Q1CH0_FCPCSTXRST | input | TCELL103:IMUX_LSR1 |
| Q1CH0_FCPIPEPHYRESETN | input | TCELL106:IMUX_LSR1 |
| Q1CH0_FCPLLLOL | input | TCELL97:IMUX_A1 |
| Q1CH0_FCRATE0 | input | TCELL112:IMUX_B7 |
| Q1CH0_FCRATE1 | input | TCELL112:IMUX_A2 |
| Q1CH0_FCRATE2 | input | TCELL112:IMUX_A3 |
| Q1CH0_FCRRST | input | TCELL99:IMUX_LSR1 |
| Q1CH0_FCRXPOLARITY | input | TCELL98:IMUX_C5 |
| Q1CH0_FCRXPWRUP | input | TCELL113:IMUX_D4 |
| Q1CH0_FCTMRSTART | input | TCELL109:IMUX_A7 |
| Q1CH0_FCTMRSTOP | input | TCELL109:IMUX_A3 |
| Q1CH0_FCTRST | input | TCELL97:IMUX_LSR1 |
| Q1CH0_FCTXMARGIN0 | input | TCELL97:IMUX_C3 |
| Q1CH0_FCTXMARGIN1 | input | TCELL97:IMUX_C4 |
| Q1CH0_FCTXMARGIN2 | input | TCELL97:IMUX_C5 |
| Q1CH0_FCTXPWRUP | input | TCELL113:IMUX_C4 |
| Q1CH0_FCWORDALGNEN | input | TCELL98:IMUX_C1 |
| Q1CH0_FDLDRRX | output | TCELL110:OUT_F5 |
| Q1CH0_FDLDRTX | input | TCELL97:IMUX_B3 |
| Q1CH0_FDRX0 | output | TCELL104:OUT_Q0 |
| Q1CH0_FDRX1 | output | TCELL104:OUT_Q1 |
| Q1CH0_FDRX10 | output | TCELL104:OUT_F2 |
| Q1CH0_FDRX11 | output | TCELL104:OUT_F3 |
| Q1CH0_FDRX12 | output | TCELL104:OUT_F4 |
| Q1CH0_FDRX13 | output | TCELL104:OUT_F5 |
| Q1CH0_FDRX14 | output | TCELL104:OUT_F6 |
| Q1CH0_FDRX15 | output | TCELL104:OUT_F7 |
| Q1CH0_FDRX16 | output | TCELL105:OUT_Q0 |
| Q1CH0_FDRX17 | output | TCELL105:OUT_Q1 |
| Q1CH0_FDRX18 | output | TCELL105:OUT_Q2 |
| Q1CH0_FDRX19 | output | TCELL105:OUT_Q3 |
| Q1CH0_FDRX2 | output | TCELL104:OUT_Q2 |
| Q1CH0_FDRX20 | output | TCELL105:OUT_Q4 |
| Q1CH0_FDRX21 | output | TCELL105:OUT_Q5 |
| Q1CH0_FDRX22 | output | TCELL105:OUT_Q6 |
| Q1CH0_FDRX23 | output | TCELL105:OUT_Q7 |
| Q1CH0_FDRX24 | output | TCELL105:OUT_F0 |
| Q1CH0_FDRX25 | output | TCELL105:OUT_F1 |
| Q1CH0_FDRX26 | output | TCELL105:OUT_F2 |
| Q1CH0_FDRX27 | output | TCELL105:OUT_F3 |
| Q1CH0_FDRX28 | output | TCELL105:OUT_F4 |
| Q1CH0_FDRX29 | output | TCELL105:OUT_F5 |
| Q1CH0_FDRX3 | output | TCELL104:OUT_Q3 |
| Q1CH0_FDRX30 | output | TCELL105:OUT_F6 |
| Q1CH0_FDRX31 | output | TCELL105:OUT_F7 |
| Q1CH0_FDRX32 | output | TCELL106:OUT_Q0 |
| Q1CH0_FDRX33 | output | TCELL106:OUT_Q1 |
| Q1CH0_FDRX34 | output | TCELL106:OUT_Q2 |
| Q1CH0_FDRX35 | output | TCELL106:OUT_Q3 |
| Q1CH0_FDRX36 | output | TCELL106:OUT_Q4 |
| Q1CH0_FDRX37 | output | TCELL106:OUT_Q5 |
| Q1CH0_FDRX38 | output | TCELL106:OUT_Q6 |
| Q1CH0_FDRX39 | output | TCELL106:OUT_Q7 |
| Q1CH0_FDRX4 | output | TCELL104:OUT_Q4 |
| Q1CH0_FDRX40 | output | TCELL106:OUT_F0 |
| Q1CH0_FDRX41 | output | TCELL106:OUT_F1 |
| Q1CH0_FDRX42 | output | TCELL106:OUT_F2 |
| Q1CH0_FDRX43 | output | TCELL106:OUT_F3 |
| Q1CH0_FDRX44 | output | TCELL106:OUT_F4 |
| Q1CH0_FDRX45 | output | TCELL106:OUT_F5 |
| Q1CH0_FDRX46 | output | TCELL106:OUT_F6 |
| Q1CH0_FDRX47 | output | TCELL106:OUT_F7 |
| Q1CH0_FDRX5 | output | TCELL104:OUT_Q5 |
| Q1CH0_FDRX6 | output | TCELL104:OUT_Q6 |
| Q1CH0_FDRX7 | output | TCELL104:OUT_Q7 |
| Q1CH0_FDRX8 | output | TCELL104:OUT_F0 |
| Q1CH0_FDRX9 | output | TCELL104:OUT_F1 |
| Q1CH0_FDTX0 | input | TCELL104:IMUX_A6 |
| Q1CH0_FDTX1 | input | TCELL104:IMUX_A7 |
| Q1CH0_FDTX10 | input | TCELL105:IMUX_C4 |
| Q1CH0_FDTX11 | input | TCELL105:IMUX_C5 |
| Q1CH0_FDTX12 | input | TCELL105:IMUX_C6 |
| Q1CH0_FDTX13 | input | TCELL105:IMUX_C7 |
| Q1CH0_FDTX14 | input | TCELL105:IMUX_B2 |
| Q1CH0_FDTX15 | input | TCELL105:IMUX_B3 |
| Q1CH0_FDTX16 | input | TCELL105:IMUX_B4 |
| Q1CH0_FDTX17 | input | TCELL105:IMUX_B5 |
| Q1CH0_FDTX18 | input | TCELL105:IMUX_B6 |
| Q1CH0_FDTX19 | input | TCELL105:IMUX_B7 |
| Q1CH0_FDTX2 | input | TCELL105:IMUX_D2 |
| Q1CH0_FDTX20 | input | TCELL105:IMUX_A2 |
| Q1CH0_FDTX21 | input | TCELL105:IMUX_A3 |
| Q1CH0_FDTX22 | input | TCELL105:IMUX_A4 |
| Q1CH0_FDTX23 | input | TCELL105:IMUX_A5 |
| Q1CH0_FDTX24 | input | TCELL105:IMUX_A6 |
| Q1CH0_FDTX25 | input | TCELL105:IMUX_A7 |
| Q1CH0_FDTX26 | input | TCELL106:IMUX_D2 |
| Q1CH0_FDTX27 | input | TCELL106:IMUX_D3 |
| Q1CH0_FDTX28 | input | TCELL106:IMUX_D4 |
| Q1CH0_FDTX29 | input | TCELL106:IMUX_D5 |
| Q1CH0_FDTX3 | input | TCELL105:IMUX_D3 |
| Q1CH0_FDTX30 | input | TCELL106:IMUX_D6 |
| Q1CH0_FDTX31 | input | TCELL106:IMUX_D7 |
| Q1CH0_FDTX32 | input | TCELL106:IMUX_C2 |
| Q1CH0_FDTX33 | input | TCELL106:IMUX_C3 |
| Q1CH0_FDTX34 | input | TCELL106:IMUX_C4 |
| Q1CH0_FDTX35 | input | TCELL106:IMUX_C5 |
| Q1CH0_FDTX36 | input | TCELL106:IMUX_C6 |
| Q1CH0_FDTX37 | input | TCELL106:IMUX_C7 |
| Q1CH0_FDTX38 | input | TCELL106:IMUX_B2 |
| Q1CH0_FDTX39 | input | TCELL106:IMUX_B3 |
| Q1CH0_FDTX4 | input | TCELL105:IMUX_D4 |
| Q1CH0_FDTX40 | input | TCELL106:IMUX_B4 |
| Q1CH0_FDTX41 | input | TCELL106:IMUX_B5 |
| Q1CH0_FDTX42 | input | TCELL106:IMUX_B6 |
| Q1CH0_FDTX43 | input | TCELL106:IMUX_B7 |
| Q1CH0_FDTX44 | input | TCELL106:IMUX_A2 |
| Q1CH0_FDTX45 | input | TCELL106:IMUX_A3 |
| Q1CH0_FDTX46 | input | TCELL106:IMUX_A4 |
| Q1CH0_FDTX47 | input | TCELL106:IMUX_A5 |
| Q1CH0_FDTX48 | input | TCELL106:IMUX_A6 |
| Q1CH0_FDTX49 | input | TCELL106:IMUX_A7 |
| Q1CH0_FDTX5 | input | TCELL105:IMUX_D5 |
| Q1CH0_FDTX6 | input | TCELL105:IMUX_D6 |
| Q1CH0_FDTX7 | input | TCELL105:IMUX_D7 |
| Q1CH0_FDTX8 | input | TCELL105:IMUX_C2 |
| Q1CH0_FDTX9 | input | TCELL105:IMUX_C3 |
| Q1CH0_FIRCLK | input | TCELL103:IMUX_CLK0_DELAY |
| Q1CH0_FIREFRXCLK | input | TCELL105:IMUX_CLK0_DELAY |
| Q1CH0_FITCLK | input | TCELL101:IMUX_CLK0_DELAY |
| Q1CH0_FITMRSTARTCLK | input | TCELL112:IMUX_CLK1_DELAY |
| Q1CH0_FITMRSTOPCLK | input | TCELL110:IMUX_CLK1_DELAY |
| Q1CH0_FSCCOVERRUN | output | TCELL111:OUT_Q7 |
| Q1CH0_FSCCUNDERRUN | output | TCELL111:OUT_F3 |
| Q1CH0_FSDFEVLD | output | TCELL108:OUT_Q4 |
| Q1CH0_FSLSM | output | TCELL111:OUT_F7 |
| Q1CH0_FSPCIECON | output | TCELL112:OUT_Q7 |
| Q1CH0_FSPCIEDONE | output | TCELL112:OUT_F3 |
| Q1CH0_FSRCDONE | output | TCELL109:OUT_F4 |
| Q1CH0_FSRLOL | output | TCELL111:OUT_Q3 |
| Q1CH0_FSRLOS | output | TCELL112:OUT_Q3 |
| Q1CH0_FSSKPADDED | output | TCELL110:OUT_F1 |
| Q1CH0_FSSKPDELETED | output | TCELL110:OUT_Q5 |
| Q1CH1_FCALIGNEN | input | TCELL113:IMUX_B4 |
| Q1CH1_FCCDRFORCEDLOCK | input | TCELL97:IMUX_A4 |
| Q1CH1_FCDFERDEN | input | TCELL106:IMUX_CE2 |
| Q1CH1_FCDFEUPD | input | TCELL105:IMUX_CE2 |
| Q1CH1_FCLDRTXEN | input | TCELL113:IMUX_A4 |
| Q1CH1_FCLSMEN | input | TCELL98:IMUX_D2 |
| Q1CH1_FCPCIEDETEN | input | TCELL98:IMUX_B2 |
| Q1CH1_FCPCSRXRST | input | TCELL101:IMUX_LSR0 |
| Q1CH1_FCPCSTXRST | input | TCELL103:IMUX_LSR0 |
| Q1CH1_FCPIPEPHYRESETN | input | TCELL106:IMUX_LSR0 |
| Q1CH1_FCPLLLOL | input | TCELL97:IMUX_A0 |
| Q1CH1_FCRATE0 | input | TCELL112:IMUX_B4 |
| Q1CH1_FCRATE1 | input | TCELL112:IMUX_B5 |
| Q1CH1_FCRATE2 | input | TCELL112:IMUX_B6 |
| Q1CH1_FCRRST | input | TCELL99:IMUX_LSR0 |
| Q1CH1_FCRXPOLARITY | input | TCELL98:IMUX_C4 |
| Q1CH1_FCRXPWRUP | input | TCELL113:IMUX_D3 |
| Q1CH1_FCTMRSTART | input | TCELL109:IMUX_A6 |
| Q1CH1_FCTMRSTOP | input | TCELL109:IMUX_A2 |
| Q1CH1_FCTRST | input | TCELL97:IMUX_LSR0 |
| Q1CH1_FCTXMARGIN0 | input | TCELL97:IMUX_C0 |
| Q1CH1_FCTXMARGIN1 | input | TCELL97:IMUX_C1 |
| Q1CH1_FCTXMARGIN2 | input | TCELL97:IMUX_C2 |
| Q1CH1_FCTXPWRUP | input | TCELL113:IMUX_C3 |
| Q1CH1_FCWORDALGNEN | input | TCELL98:IMUX_C0 |
| Q1CH1_FDLDRRX | output | TCELL110:OUT_F4 |
| Q1CH1_FDLDRTX | input | TCELL97:IMUX_B2 |
| Q1CH1_FDRX0 | output | TCELL100:OUT_Q6 |
| Q1CH1_FDRX1 | output | TCELL100:OUT_Q7 |
| Q1CH1_FDRX10 | output | TCELL101:OUT_F0 |
| Q1CH1_FDRX11 | output | TCELL101:OUT_F1 |
| Q1CH1_FDRX12 | output | TCELL101:OUT_F2 |
| Q1CH1_FDRX13 | output | TCELL101:OUT_F3 |
| Q1CH1_FDRX14 | output | TCELL101:OUT_F4 |
| Q1CH1_FDRX15 | output | TCELL101:OUT_F5 |
| Q1CH1_FDRX16 | output | TCELL102:OUT_Q0 |
| Q1CH1_FDRX17 | output | TCELL102:OUT_Q1 |
| Q1CH1_FDRX18 | output | TCELL102:OUT_Q2 |
| Q1CH1_FDRX19 | output | TCELL102:OUT_Q3 |
| Q1CH1_FDRX2 | output | TCELL101:OUT_Q0 |
| Q1CH1_FDRX20 | output | TCELL102:OUT_Q4 |
| Q1CH1_FDRX21 | output | TCELL102:OUT_Q5 |
| Q1CH1_FDRX22 | output | TCELL102:OUT_Q6 |
| Q1CH1_FDRX23 | output | TCELL102:OUT_Q7 |
| Q1CH1_FDRX24 | output | TCELL102:OUT_F0 |
| Q1CH1_FDRX25 | output | TCELL102:OUT_F1 |
| Q1CH1_FDRX26 | output | TCELL102:OUT_F2 |
| Q1CH1_FDRX27 | output | TCELL102:OUT_F3 |
| Q1CH1_FDRX28 | output | TCELL102:OUT_F4 |
| Q1CH1_FDRX29 | output | TCELL102:OUT_F5 |
| Q1CH1_FDRX3 | output | TCELL101:OUT_Q1 |
| Q1CH1_FDRX30 | output | TCELL102:OUT_F6 |
| Q1CH1_FDRX31 | output | TCELL102:OUT_F7 |
| Q1CH1_FDRX32 | output | TCELL103:OUT_Q0 |
| Q1CH1_FDRX33 | output | TCELL103:OUT_Q1 |
| Q1CH1_FDRX34 | output | TCELL103:OUT_Q2 |
| Q1CH1_FDRX35 | output | TCELL103:OUT_Q3 |
| Q1CH1_FDRX36 | output | TCELL103:OUT_Q4 |
| Q1CH1_FDRX37 | output | TCELL103:OUT_Q5 |
| Q1CH1_FDRX38 | output | TCELL103:OUT_Q6 |
| Q1CH1_FDRX39 | output | TCELL103:OUT_Q7 |
| Q1CH1_FDRX4 | output | TCELL101:OUT_Q2 |
| Q1CH1_FDRX40 | output | TCELL103:OUT_F0 |
| Q1CH1_FDRX41 | output | TCELL103:OUT_F1 |
| Q1CH1_FDRX42 | output | TCELL103:OUT_F2 |
| Q1CH1_FDRX43 | output | TCELL103:OUT_F3 |
| Q1CH1_FDRX44 | output | TCELL103:OUT_F4 |
| Q1CH1_FDRX45 | output | TCELL103:OUT_F5 |
| Q1CH1_FDRX46 | output | TCELL103:OUT_F6 |
| Q1CH1_FDRX47 | output | TCELL103:OUT_F7 |
| Q1CH1_FDRX5 | output | TCELL101:OUT_Q3 |
| Q1CH1_FDRX6 | output | TCELL101:OUT_Q4 |
| Q1CH1_FDRX7 | output | TCELL101:OUT_Q5 |
| Q1CH1_FDRX8 | output | TCELL100:OUT_F6 |
| Q1CH1_FDRX9 | output | TCELL100:OUT_F7 |
| Q1CH1_FDTX0 | input | TCELL102:IMUX_A4 |
| Q1CH1_FDTX1 | input | TCELL102:IMUX_A5 |
| Q1CH1_FDTX10 | input | TCELL103:IMUX_C2 |
| Q1CH1_FDTX11 | input | TCELL103:IMUX_C3 |
| Q1CH1_FDTX12 | input | TCELL103:IMUX_C4 |
| Q1CH1_FDTX13 | input | TCELL103:IMUX_C5 |
| Q1CH1_FDTX14 | input | TCELL103:IMUX_C6 |
| Q1CH1_FDTX15 | input | TCELL103:IMUX_C7 |
| Q1CH1_FDTX16 | input | TCELL103:IMUX_B2 |
| Q1CH1_FDTX17 | input | TCELL103:IMUX_B3 |
| Q1CH1_FDTX18 | input | TCELL103:IMUX_B4 |
| Q1CH1_FDTX19 | input | TCELL103:IMUX_B5 |
| Q1CH1_FDTX2 | input | TCELL102:IMUX_A6 |
| Q1CH1_FDTX20 | input | TCELL103:IMUX_B6 |
| Q1CH1_FDTX21 | input | TCELL103:IMUX_B7 |
| Q1CH1_FDTX22 | input | TCELL103:IMUX_A2 |
| Q1CH1_FDTX23 | input | TCELL103:IMUX_A3 |
| Q1CH1_FDTX24 | input | TCELL103:IMUX_A4 |
| Q1CH1_FDTX25 | input | TCELL103:IMUX_A5 |
| Q1CH1_FDTX26 | input | TCELL103:IMUX_A6 |
| Q1CH1_FDTX27 | input | TCELL103:IMUX_A7 |
| Q1CH1_FDTX28 | input | TCELL104:IMUX_D2 |
| Q1CH1_FDTX29 | input | TCELL104:IMUX_D3 |
| Q1CH1_FDTX3 | input | TCELL102:IMUX_A7 |
| Q1CH1_FDTX30 | input | TCELL104:IMUX_D4 |
| Q1CH1_FDTX31 | input | TCELL104:IMUX_D5 |
| Q1CH1_FDTX32 | input | TCELL104:IMUX_D6 |
| Q1CH1_FDTX33 | input | TCELL104:IMUX_D7 |
| Q1CH1_FDTX34 | input | TCELL104:IMUX_C2 |
| Q1CH1_FDTX35 | input | TCELL104:IMUX_C3 |
| Q1CH1_FDTX36 | input | TCELL104:IMUX_C4 |
| Q1CH1_FDTX37 | input | TCELL104:IMUX_C5 |
| Q1CH1_FDTX38 | input | TCELL104:IMUX_C6 |
| Q1CH1_FDTX39 | input | TCELL104:IMUX_C7 |
| Q1CH1_FDTX4 | input | TCELL103:IMUX_D2 |
| Q1CH1_FDTX40 | input | TCELL104:IMUX_B2 |
| Q1CH1_FDTX41 | input | TCELL104:IMUX_B3 |
| Q1CH1_FDTX42 | input | TCELL104:IMUX_B4 |
| Q1CH1_FDTX43 | input | TCELL104:IMUX_B5 |
| Q1CH1_FDTX44 | input | TCELL104:IMUX_B6 |
| Q1CH1_FDTX45 | input | TCELL104:IMUX_B7 |
| Q1CH1_FDTX46 | input | TCELL104:IMUX_A2 |
| Q1CH1_FDTX47 | input | TCELL104:IMUX_A3 |
| Q1CH1_FDTX48 | input | TCELL104:IMUX_A4 |
| Q1CH1_FDTX49 | input | TCELL104:IMUX_A5 |
| Q1CH1_FDTX5 | input | TCELL103:IMUX_D3 |
| Q1CH1_FDTX6 | input | TCELL103:IMUX_D4 |
| Q1CH1_FDTX7 | input | TCELL103:IMUX_D5 |
| Q1CH1_FDTX8 | input | TCELL103:IMUX_D6 |
| Q1CH1_FDTX9 | input | TCELL103:IMUX_D7 |
| Q1CH1_FIRCLK | input | TCELL103:IMUX_CLK1_DELAY |
| Q1CH1_FIREFRXCLK | input | TCELL105:IMUX_CLK1_DELAY |
| Q1CH1_FITCLK | input | TCELL101:IMUX_CLK1_DELAY |
| Q1CH1_FITMRSTARTCLK | input | TCELL111:IMUX_CLK0_DELAY |
| Q1CH1_FITMRSTOPCLK | input | TCELL109:IMUX_CLK0_DELAY |
| Q1CH1_FSCCOVERRUN | output | TCELL111:OUT_Q6 |
| Q1CH1_FSCCUNDERRUN | output | TCELL111:OUT_F2 |
| Q1CH1_FSDFEVLD | output | TCELL108:OUT_Q3 |
| Q1CH1_FSLSM | output | TCELL111:OUT_F6 |
| Q1CH1_FSPCIECON | output | TCELL112:OUT_Q6 |
| Q1CH1_FSPCIEDONE | output | TCELL112:OUT_F2 |
| Q1CH1_FSRCDONE | output | TCELL109:OUT_F3 |
| Q1CH1_FSRLOL | output | TCELL111:OUT_Q2 |
| Q1CH1_FSRLOS | output | TCELL112:OUT_Q2 |
| Q1CH1_FSSKPADDED | output | TCELL110:OUT_F0 |
| Q1CH1_FSSKPDELETED | output | TCELL110:OUT_Q4 |
| Q1CH2_FCALIGNEN | input | TCELL113:IMUX_B3 |
| Q1CH2_FCCDRFORCEDLOCK | input | TCELL97:IMUX_A3 |
| Q1CH2_FCDFERDEN | input | TCELL106:IMUX_CE1 |
| Q1CH2_FCDFEUPD | input | TCELL105:IMUX_CE1 |
| Q1CH2_FCLDRTXEN | input | TCELL113:IMUX_A3 |
| Q1CH2_FCLSMEN | input | TCELL98:IMUX_D1 |
| Q1CH2_FCPCIEDETEN | input | TCELL98:IMUX_B1 |
| Q1CH2_FCPCSRXRST | input | TCELL100:IMUX_LSR1 |
| Q1CH2_FCPCSTXRST | input | TCELL102:IMUX_LSR1 |
| Q1CH2_FCPIPEPHYRESETN | input | TCELL105:IMUX_LSR1 |
| Q1CH2_FCPLLLOL | input | TCELL97:IMUX_B5 |
| Q1CH2_FCRATE0 | input | TCELL112:IMUX_C7 |
| Q1CH2_FCRATE1 | input | TCELL112:IMUX_B2 |
| Q1CH2_FCRATE2 | input | TCELL112:IMUX_B3 |
| Q1CH2_FCRRST | input | TCELL98:IMUX_LSR1 |
| Q1CH2_FCRXPOLARITY | input | TCELL98:IMUX_C3 |
| Q1CH2_FCRXPWRUP | input | TCELL113:IMUX_D2 |
| Q1CH2_FCTMRSTART | input | TCELL109:IMUX_A5 |
| Q1CH2_FCTMRSTOP | input | TCELL109:IMUX_B7 |
| Q1CH2_FCTRST | input | TCELL112:IMUX_LSR1 |
| Q1CH2_FCTXMARGIN0 | input | TCELL97:IMUX_D3 |
| Q1CH2_FCTXMARGIN1 | input | TCELL97:IMUX_D4 |
| Q1CH2_FCTXMARGIN2 | input | TCELL97:IMUX_D5 |
| Q1CH2_FCTXPWRUP | input | TCELL113:IMUX_C2 |
| Q1CH2_FCWORDALGNEN | input | TCELL98:IMUX_D5 |
| Q1CH2_FDLDRRX | output | TCELL110:OUT_F3 |
| Q1CH2_FDLDRTX | input | TCELL97:IMUX_B1 |
| Q1CH2_FDRX0 | output | TCELL97:OUT_Q6 |
| Q1CH2_FDRX1 | output | TCELL97:OUT_Q7 |
| Q1CH2_FDRX10 | output | TCELL98:OUT_F0 |
| Q1CH2_FDRX11 | output | TCELL98:OUT_F1 |
| Q1CH2_FDRX12 | output | TCELL98:OUT_F2 |
| Q1CH2_FDRX13 | output | TCELL98:OUT_F3 |
| Q1CH2_FDRX14 | output | TCELL98:OUT_F4 |
| Q1CH2_FDRX15 | output | TCELL98:OUT_F5 |
| Q1CH2_FDRX16 | output | TCELL98:OUT_Q6 |
| Q1CH2_FDRX17 | output | TCELL98:OUT_Q7 |
| Q1CH2_FDRX18 | output | TCELL99:OUT_Q0 |
| Q1CH2_FDRX19 | output | TCELL99:OUT_Q1 |
| Q1CH2_FDRX2 | output | TCELL98:OUT_Q0 |
| Q1CH2_FDRX20 | output | TCELL99:OUT_Q2 |
| Q1CH2_FDRX21 | output | TCELL99:OUT_Q3 |
| Q1CH2_FDRX22 | output | TCELL99:OUT_Q4 |
| Q1CH2_FDRX23 | output | TCELL99:OUT_Q5 |
| Q1CH2_FDRX24 | output | TCELL98:OUT_F6 |
| Q1CH2_FDRX25 | output | TCELL98:OUT_F7 |
| Q1CH2_FDRX26 | output | TCELL99:OUT_F0 |
| Q1CH2_FDRX27 | output | TCELL99:OUT_F1 |
| Q1CH2_FDRX28 | output | TCELL99:OUT_F2 |
| Q1CH2_FDRX29 | output | TCELL99:OUT_F3 |
| Q1CH2_FDRX3 | output | TCELL98:OUT_Q1 |
| Q1CH2_FDRX30 | output | TCELL99:OUT_F4 |
| Q1CH2_FDRX31 | output | TCELL99:OUT_F5 |
| Q1CH2_FDRX32 | output | TCELL99:OUT_Q6 |
| Q1CH2_FDRX33 | output | TCELL99:OUT_Q7 |
| Q1CH2_FDRX34 | output | TCELL100:OUT_Q0 |
| Q1CH2_FDRX35 | output | TCELL100:OUT_Q1 |
| Q1CH2_FDRX36 | output | TCELL100:OUT_Q2 |
| Q1CH2_FDRX37 | output | TCELL100:OUT_Q3 |
| Q1CH2_FDRX38 | output | TCELL100:OUT_Q4 |
| Q1CH2_FDRX39 | output | TCELL100:OUT_Q5 |
| Q1CH2_FDRX4 | output | TCELL98:OUT_Q2 |
| Q1CH2_FDRX40 | output | TCELL99:OUT_F6 |
| Q1CH2_FDRX41 | output | TCELL99:OUT_F7 |
| Q1CH2_FDRX42 | output | TCELL100:OUT_F0 |
| Q1CH2_FDRX43 | output | TCELL100:OUT_F1 |
| Q1CH2_FDRX44 | output | TCELL100:OUT_F2 |
| Q1CH2_FDRX45 | output | TCELL100:OUT_F3 |
| Q1CH2_FDRX46 | output | TCELL100:OUT_F4 |
| Q1CH2_FDRX47 | output | TCELL100:OUT_F5 |
| Q1CH2_FDRX5 | output | TCELL98:OUT_Q3 |
| Q1CH2_FDRX6 | output | TCELL98:OUT_Q4 |
| Q1CH2_FDRX7 | output | TCELL98:OUT_Q5 |
| Q1CH2_FDRX8 | output | TCELL97:OUT_F6 |
| Q1CH2_FDRX9 | output | TCELL97:OUT_F7 |
| Q1CH2_FDTX0 | input | TCELL100:IMUX_A0 |
| Q1CH2_FDTX1 | input | TCELL100:IMUX_A1 |
| Q1CH2_FDTX10 | input | TCELL101:IMUX_D4 |
| Q1CH2_FDTX11 | input | TCELL101:IMUX_D5 |
| Q1CH2_FDTX12 | input | TCELL101:IMUX_C0 |
| Q1CH2_FDTX13 | input | TCELL101:IMUX_C1 |
| Q1CH2_FDTX14 | input | TCELL101:IMUX_C2 |
| Q1CH2_FDTX15 | input | TCELL101:IMUX_C3 |
| Q1CH2_FDTX16 | input | TCELL101:IMUX_C4 |
| Q1CH2_FDTX17 | input | TCELL101:IMUX_C5 |
| Q1CH2_FDTX18 | input | TCELL101:IMUX_B0 |
| Q1CH2_FDTX19 | input | TCELL101:IMUX_B1 |
| Q1CH2_FDTX2 | input | TCELL100:IMUX_A2 |
| Q1CH2_FDTX20 | input | TCELL101:IMUX_B2 |
| Q1CH2_FDTX21 | input | TCELL101:IMUX_B3 |
| Q1CH2_FDTX22 | input | TCELL101:IMUX_B4 |
| Q1CH2_FDTX23 | input | TCELL101:IMUX_B5 |
| Q1CH2_FDTX24 | input | TCELL101:IMUX_A0 |
| Q1CH2_FDTX25 | input | TCELL101:IMUX_A1 |
| Q1CH2_FDTX26 | input | TCELL101:IMUX_A2 |
| Q1CH2_FDTX27 | input | TCELL101:IMUX_A3 |
| Q1CH2_FDTX28 | input | TCELL101:IMUX_A4 |
| Q1CH2_FDTX29 | input | TCELL101:IMUX_A5 |
| Q1CH2_FDTX3 | input | TCELL100:IMUX_A3 |
| Q1CH2_FDTX30 | input | TCELL102:IMUX_D2 |
| Q1CH2_FDTX31 | input | TCELL102:IMUX_D3 |
| Q1CH2_FDTX32 | input | TCELL102:IMUX_D4 |
| Q1CH2_FDTX33 | input | TCELL102:IMUX_D5 |
| Q1CH2_FDTX34 | input | TCELL102:IMUX_D6 |
| Q1CH2_FDTX35 | input | TCELL102:IMUX_D7 |
| Q1CH2_FDTX36 | input | TCELL102:IMUX_C2 |
| Q1CH2_FDTX37 | input | TCELL102:IMUX_C3 |
| Q1CH2_FDTX38 | input | TCELL102:IMUX_C4 |
| Q1CH2_FDTX39 | input | TCELL102:IMUX_C5 |
| Q1CH2_FDTX4 | input | TCELL100:IMUX_A4 |
| Q1CH2_FDTX40 | input | TCELL102:IMUX_C6 |
| Q1CH2_FDTX41 | input | TCELL102:IMUX_C7 |
| Q1CH2_FDTX42 | input | TCELL102:IMUX_B2 |
| Q1CH2_FDTX43 | input | TCELL102:IMUX_B3 |
| Q1CH2_FDTX44 | input | TCELL102:IMUX_B4 |
| Q1CH2_FDTX45 | input | TCELL102:IMUX_B5 |
| Q1CH2_FDTX46 | input | TCELL102:IMUX_B6 |
| Q1CH2_FDTX47 | input | TCELL102:IMUX_B7 |
| Q1CH2_FDTX48 | input | TCELL102:IMUX_A2 |
| Q1CH2_FDTX49 | input | TCELL102:IMUX_A3 |
| Q1CH2_FDTX5 | input | TCELL100:IMUX_A5 |
| Q1CH2_FDTX6 | input | TCELL101:IMUX_D0 |
| Q1CH2_FDTX7 | input | TCELL101:IMUX_D1 |
| Q1CH2_FDTX8 | input | TCELL101:IMUX_D2 |
| Q1CH2_FDTX9 | input | TCELL101:IMUX_D3 |
| Q1CH2_FIRCLK | input | TCELL102:IMUX_CLK0_DELAY |
| Q1CH2_FIREFRXCLK | input | TCELL104:IMUX_CLK0_DELAY |
| Q1CH2_FITCLK | input | TCELL100:IMUX_CLK0_DELAY |
| Q1CH2_FITMRSTARTCLK | input | TCELL111:IMUX_CLK1_DELAY |
| Q1CH2_FITMRSTOPCLK | input | TCELL109:IMUX_CLK1_DELAY |
| Q1CH2_FSCCOVERRUN | output | TCELL111:OUT_Q5 |
| Q1CH2_FSCCUNDERRUN | output | TCELL111:OUT_F1 |
| Q1CH2_FSDFEVLD | output | TCELL108:OUT_Q2 |
| Q1CH2_FSLSM | output | TCELL111:OUT_F5 |
| Q1CH2_FSPCIECON | output | TCELL112:OUT_Q5 |
| Q1CH2_FSPCIEDONE | output | TCELL112:OUT_F1 |
| Q1CH2_FSRCDONE | output | TCELL109:OUT_F2 |
| Q1CH2_FSRLOL | output | TCELL111:OUT_Q1 |
| Q1CH2_FSRLOS | output | TCELL112:OUT_Q1 |
| Q1CH2_FSSKPADDED | output | TCELL110:OUT_Q7 |
| Q1CH2_FSSKPDELETED | output | TCELL110:OUT_Q3 |
| Q1CH3_FCALIGNEN | input | TCELL113:IMUX_B2 |
| Q1CH3_FCCDRFORCEDLOCK | input | TCELL97:IMUX_A2 |
| Q1CH3_FCDFERDEN | input | TCELL106:IMUX_CE0 |
| Q1CH3_FCDFEUPD | input | TCELL105:IMUX_CE0 |
| Q1CH3_FCLDRTXEN | input | TCELL113:IMUX_A2 |
| Q1CH3_FCLSMEN | input | TCELL98:IMUX_D0 |
| Q1CH3_FCPCIEDETEN | input | TCELL98:IMUX_B0 |
| Q1CH3_FCPCSRXRST | input | TCELL100:IMUX_LSR0 |
| Q1CH3_FCPCSTXRST | input | TCELL102:IMUX_LSR0 |
| Q1CH3_FCPIPEPHYRESETN | input | TCELL105:IMUX_LSR0 |
| Q1CH3_FCPLLLOL | input | TCELL97:IMUX_B4 |
| Q1CH3_FCRATE0 | input | TCELL112:IMUX_C4 |
| Q1CH3_FCRATE1 | input | TCELL112:IMUX_C5 |
| Q1CH3_FCRATE2 | input | TCELL112:IMUX_C6 |
| Q1CH3_FCRRST | input | TCELL98:IMUX_LSR0 |
| Q1CH3_FCRXPOLARITY | input | TCELL98:IMUX_C2 |
| Q1CH3_FCRXPWRUP | input | TCELL112:IMUX_A7 |
| Q1CH3_FCTMRSTART | input | TCELL109:IMUX_A4 |
| Q1CH3_FCTMRSTOP | input | TCELL109:IMUX_B6 |
| Q1CH3_FCTRST | input | TCELL112:IMUX_LSR0 |
| Q1CH3_FCTXMARGIN0 | input | TCELL97:IMUX_D0 |
| Q1CH3_FCTXMARGIN1 | input | TCELL97:IMUX_D1 |
| Q1CH3_FCTXMARGIN2 | input | TCELL97:IMUX_D2 |
| Q1CH3_FCTXPWRUP | input | TCELL113:IMUX_D5 |
| Q1CH3_FCWORDALGNEN | input | TCELL98:IMUX_D4 |
| Q1CH3_FDLDRRX | output | TCELL110:OUT_F2 |
| Q1CH3_FDLDRTX | input | TCELL97:IMUX_B0 |
| Q1CH3_FDRX0 | output | TCELL112:OUT_F4 |
| Q1CH3_FDRX1 | output | TCELL112:OUT_F5 |
| Q1CH3_FDRX10 | output | TCELL113:OUT_F0 |
| Q1CH3_FDRX11 | output | TCELL113:OUT_F1 |
| Q1CH3_FDRX12 | output | TCELL113:OUT_F2 |
| Q1CH3_FDRX13 | output | TCELL113:OUT_F3 |
| Q1CH3_FDRX14 | output | TCELL113:OUT_F4 |
| Q1CH3_FDRX15 | output | TCELL113:OUT_F5 |
| Q1CH3_FDRX16 | output | TCELL95:OUT_Q6 |
| Q1CH3_FDRX17 | output | TCELL95:OUT_Q7 |
| Q1CH3_FDRX18 | output | TCELL96:OUT_Q0 |
| Q1CH3_FDRX19 | output | TCELL96:OUT_Q1 |
| Q1CH3_FDRX2 | output | TCELL112:OUT_F6 |
| Q1CH3_FDRX20 | output | TCELL96:OUT_Q2 |
| Q1CH3_FDRX21 | output | TCELL96:OUT_Q3 |
| Q1CH3_FDRX22 | output | TCELL96:OUT_Q4 |
| Q1CH3_FDRX23 | output | TCELL96:OUT_Q5 |
| Q1CH3_FDRX24 | output | TCELL95:OUT_F6 |
| Q1CH3_FDRX25 | output | TCELL95:OUT_F7 |
| Q1CH3_FDRX26 | output | TCELL96:OUT_F0 |
| Q1CH3_FDRX27 | output | TCELL96:OUT_F1 |
| Q1CH3_FDRX28 | output | TCELL96:OUT_F2 |
| Q1CH3_FDRX29 | output | TCELL96:OUT_F3 |
| Q1CH3_FDRX3 | output | TCELL112:OUT_F7 |
| Q1CH3_FDRX30 | output | TCELL96:OUT_F4 |
| Q1CH3_FDRX31 | output | TCELL96:OUT_F5 |
| Q1CH3_FDRX32 | output | TCELL96:OUT_Q6 |
| Q1CH3_FDRX33 | output | TCELL96:OUT_Q7 |
| Q1CH3_FDRX34 | output | TCELL97:OUT_Q0 |
| Q1CH3_FDRX35 | output | TCELL97:OUT_Q1 |
| Q1CH3_FDRX36 | output | TCELL97:OUT_Q2 |
| Q1CH3_FDRX37 | output | TCELL97:OUT_Q3 |
| Q1CH3_FDRX38 | output | TCELL97:OUT_Q4 |
| Q1CH3_FDRX39 | output | TCELL97:OUT_Q5 |
| Q1CH3_FDRX4 | output | TCELL113:OUT_Q0 |
| Q1CH3_FDRX40 | output | TCELL96:OUT_F6 |
| Q1CH3_FDRX41 | output | TCELL96:OUT_F7 |
| Q1CH3_FDRX42 | output | TCELL97:OUT_F0 |
| Q1CH3_FDRX43 | output | TCELL97:OUT_F1 |
| Q1CH3_FDRX44 | output | TCELL97:OUT_F2 |
| Q1CH3_FDRX45 | output | TCELL97:OUT_F3 |
| Q1CH3_FDRX46 | output | TCELL97:OUT_F4 |
| Q1CH3_FDRX47 | output | TCELL97:OUT_F5 |
| Q1CH3_FDRX5 | output | TCELL113:OUT_Q1 |
| Q1CH3_FDRX6 | output | TCELL113:OUT_Q2 |
| Q1CH3_FDRX7 | output | TCELL113:OUT_Q3 |
| Q1CH3_FDRX8 | output | TCELL113:OUT_Q4 |
| Q1CH3_FDRX9 | output | TCELL113:OUT_Q5 |
| Q1CH3_FDTX0 | input | TCELL98:IMUX_B4 |
| Q1CH3_FDTX1 | input | TCELL98:IMUX_B5 |
| Q1CH3_FDTX10 | input | TCELL99:IMUX_D2 |
| Q1CH3_FDTX11 | input | TCELL99:IMUX_D3 |
| Q1CH3_FDTX12 | input | TCELL99:IMUX_D4 |
| Q1CH3_FDTX13 | input | TCELL99:IMUX_D5 |
| Q1CH3_FDTX14 | input | TCELL99:IMUX_C0 |
| Q1CH3_FDTX15 | input | TCELL99:IMUX_C1 |
| Q1CH3_FDTX16 | input | TCELL99:IMUX_C2 |
| Q1CH3_FDTX17 | input | TCELL99:IMUX_C3 |
| Q1CH3_FDTX18 | input | TCELL99:IMUX_C4 |
| Q1CH3_FDTX19 | input | TCELL99:IMUX_C5 |
| Q1CH3_FDTX2 | input | TCELL98:IMUX_A0 |
| Q1CH3_FDTX20 | input | TCELL99:IMUX_B0 |
| Q1CH3_FDTX21 | input | TCELL99:IMUX_B1 |
| Q1CH3_FDTX22 | input | TCELL99:IMUX_B2 |
| Q1CH3_FDTX23 | input | TCELL99:IMUX_B3 |
| Q1CH3_FDTX24 | input | TCELL99:IMUX_B4 |
| Q1CH3_FDTX25 | input | TCELL99:IMUX_B5 |
| Q1CH3_FDTX26 | input | TCELL99:IMUX_A0 |
| Q1CH3_FDTX27 | input | TCELL99:IMUX_A1 |
| Q1CH3_FDTX28 | input | TCELL99:IMUX_A2 |
| Q1CH3_FDTX29 | input | TCELL99:IMUX_A3 |
| Q1CH3_FDTX3 | input | TCELL98:IMUX_A1 |
| Q1CH3_FDTX30 | input | TCELL99:IMUX_A4 |
| Q1CH3_FDTX31 | input | TCELL99:IMUX_A5 |
| Q1CH3_FDTX32 | input | TCELL100:IMUX_D0 |
| Q1CH3_FDTX33 | input | TCELL100:IMUX_D1 |
| Q1CH3_FDTX34 | input | TCELL100:IMUX_D2 |
| Q1CH3_FDTX35 | input | TCELL100:IMUX_D3 |
| Q1CH3_FDTX36 | input | TCELL100:IMUX_D4 |
| Q1CH3_FDTX37 | input | TCELL100:IMUX_D5 |
| Q1CH3_FDTX38 | input | TCELL100:IMUX_C0 |
| Q1CH3_FDTX39 | input | TCELL100:IMUX_C1 |
| Q1CH3_FDTX4 | input | TCELL98:IMUX_A2 |
| Q1CH3_FDTX40 | input | TCELL100:IMUX_C2 |
| Q1CH3_FDTX41 | input | TCELL100:IMUX_C3 |
| Q1CH3_FDTX42 | input | TCELL100:IMUX_C4 |
| Q1CH3_FDTX43 | input | TCELL100:IMUX_C5 |
| Q1CH3_FDTX44 | input | TCELL100:IMUX_B0 |
| Q1CH3_FDTX45 | input | TCELL100:IMUX_B1 |
| Q1CH3_FDTX46 | input | TCELL100:IMUX_B2 |
| Q1CH3_FDTX47 | input | TCELL100:IMUX_B3 |
| Q1CH3_FDTX48 | input | TCELL100:IMUX_B4 |
| Q1CH3_FDTX49 | input | TCELL100:IMUX_B5 |
| Q1CH3_FDTX5 | input | TCELL98:IMUX_A3 |
| Q1CH3_FDTX6 | input | TCELL98:IMUX_A4 |
| Q1CH3_FDTX7 | input | TCELL98:IMUX_A5 |
| Q1CH3_FDTX8 | input | TCELL99:IMUX_D0 |
| Q1CH3_FDTX9 | input | TCELL99:IMUX_D1 |
| Q1CH3_FIRCLK | input | TCELL102:IMUX_CLK1_DELAY |
| Q1CH3_FIREFRXCLK | input | TCELL104:IMUX_CLK1_DELAY |
| Q1CH3_FITCLK | input | TCELL100:IMUX_CLK1_DELAY |
| Q1CH3_FITMRSTARTCLK | input | TCELL110:IMUX_CLK0_DELAY |
| Q1CH3_FITMRSTOPCLK | input | TCELL108:IMUX_CLK0_DELAY |
| Q1CH3_FSCCOVERRUN | output | TCELL111:OUT_Q4 |
| Q1CH3_FSCCUNDERRUN | output | TCELL111:OUT_F0 |
| Q1CH3_FSDFEVLD | output | TCELL108:OUT_Q1 |
| Q1CH3_FSLSM | output | TCELL111:OUT_F4 |
| Q1CH3_FSPCIECON | output | TCELL112:OUT_Q4 |
| Q1CH3_FSPCIEDONE | output | TCELL112:OUT_F0 |
| Q1CH3_FSRCDONE | output | TCELL109:OUT_F1 |
| Q1CH3_FSRLOL | output | TCELL111:OUT_Q0 |
| Q1CH3_FSRLOS | output | TCELL112:OUT_Q0 |
| Q1CH3_FSSKPADDED | output | TCELL110:OUT_Q6 |
| Q1CH3_FSSKPDELETED | output | TCELL110:OUT_Q2 |
| Q1D0_FCDERST | input | TCELL104:IMUX_LSR1 |
| Q1D0_FSDE | output | TCELL110:OUT_Q1 |
| Q1D0_FSDM | output | TCELL109:OUT_F7 |
| Q1D1_FCDERST | input | TCELL104:IMUX_LSR0 |
| Q1D1_FSDE | output | TCELL110:OUT_Q0 |
| Q1D1_FSDM | output | TCELL109:OUT_F6 |
| Q1EA0_CIRXFULL | input | TCELL66:IMUX_A5 |
| Q1EA0_CIRXIGNOREPKT | input | TCELL67:IMUX_A2 |
| Q1EA0_CITXDATA0 | input | TCELL63:IMUX_D2 |
| Q1EA0_CITXDATA1 | input | TCELL63:IMUX_D1 |
| Q1EA0_CITXDATA10 | input | TCELL62:IMUX_B4 |
| Q1EA0_CITXDATA11 | input | TCELL62:IMUX_B3 |
| Q1EA0_CITXDATA12 | input | TCELL62:IMUX_B2 |
| Q1EA0_CITXDATA13 | input | TCELL62:IMUX_B1 |
| Q1EA0_CITXDATA14 | input | TCELL62:IMUX_B0 |
| Q1EA0_CITXDATA15 | input | TCELL62:IMUX_C5 |
| Q1EA0_CITXDATA2 | input | TCELL63:IMUX_D0 |
| Q1EA0_CITXDATA3 | input | TCELL62:IMUX_A5 |
| Q1EA0_CITXDATA4 | input | TCELL62:IMUX_A4 |
| Q1EA0_CITXDATA5 | input | TCELL62:IMUX_A3 |
| Q1EA0_CITXDATA6 | input | TCELL62:IMUX_A2 |
| Q1EA0_CITXDATA7 | input | TCELL62:IMUX_A1 |
| Q1EA0_CITXDATA8 | input | TCELL62:IMUX_A0 |
| Q1EA0_CITXDATA9 | input | TCELL62:IMUX_B5 |
| Q1EA0_CITXDATAAVAIL | input | TCELL63:IMUX_B4 |
| Q1EA0_CITXEMPTY | input | TCELL64:IMUX_C2 |
| Q1EA0_CITXEOF | input | TCELL60:IMUX_A4 |
| Q1EA0_CITXFIFOCTRL | input | TCELL65:IMUX_B3 |
| Q1EA0_CITXFORCEERR | input | TCELL65:IMUX_C3 |
| Q1EA0_CITXLASTBYTEVLD | input | TCELL61:IMUX_D1 |
| Q1EA0_CITXPAUSREQ | input | TCELL64:IMUX_A1 |
| Q1EA0_CITXPAUSTIM0 | input | TCELL65:IMUX_B0 |
| Q1EA0_CITXPAUSTIM1 | input | TCELL65:IMUX_D3 |
| Q1EA0_CITXPAUSTIM10 | input | TCELL65:IMUX_C0 |
| Q1EA0_CITXPAUSTIM11 | input | TCELL65:IMUX_C4 |
| Q1EA0_CITXPAUSTIM12 | input | TCELL65:IMUX_C5 |
| Q1EA0_CITXPAUSTIM13 | input | TCELL64:IMUX_A3 |
| Q1EA0_CITXPAUSTIM14 | input | TCELL65:IMUX_B1 |
| Q1EA0_CITXPAUSTIM15 | input | TCELL64:IMUX_A5 |
| Q1EA0_CITXPAUSTIM2 | input | TCELL64:IMUX_B5 |
| Q1EA0_CITXPAUSTIM3 | input | TCELL65:IMUX_D1 |
| Q1EA0_CITXPAUSTIM4 | input | TCELL65:IMUX_C1 |
| Q1EA0_CITXPAUSTIM5 | input | TCELL64:IMUX_A4 |
| Q1EA0_CITXPAUSTIM6 | input | TCELL65:IMUX_D2 |
| Q1EA0_CITXPAUSTIM7 | input | TCELL65:IMUX_D4 |
| Q1EA0_CITXPAUSTIM8 | input | TCELL65:IMUX_C2 |
| Q1EA0_CITXPAUSTIM9 | input | TCELL65:IMUX_D5 |
| Q1EA0_CORXDATA0 | output | TCELL66:OUT_F5 |
| Q1EA0_CORXDATA1 | output | TCELL67:OUT_Q2 |
| Q1EA0_CORXDATA10 | output | TCELL66:OUT_Q1 |
| Q1EA0_CORXDATA11 | output | TCELL66:OUT_Q3 |
| Q1EA0_CORXDATA12 | output | TCELL66:OUT_Q7 |
| Q1EA0_CORXDATA13 | output | TCELL66:OUT_Q0 |
| Q1EA0_CORXDATA14 | output | TCELL65:OUT_Q4 |
| Q1EA0_CORXDATA15 | output | TCELL66:OUT_Q2 |
| Q1EA0_CORXDATA2 | output | TCELL66:OUT_F6 |
| Q1EA0_CORXDATA3 | output | TCELL66:OUT_F4 |
| Q1EA0_CORXDATA4 | output | TCELL66:OUT_F7 |
| Q1EA0_CORXDATA5 | output | TCELL67:OUT_Q6 |
| Q1EA0_CORXDATA6 | output | TCELL67:OUT_Q1 |
| Q1EA0_CORXDATA7 | output | TCELL67:OUT_Q4 |
| Q1EA0_CORXDATA8 | output | TCELL66:OUT_F1 |
| Q1EA0_CORXDATA9 | output | TCELL66:OUT_F0 |
| Q1EA0_CORXEOF | output | TCELL64:OUT_F1 |
| Q1EA0_CORXERROR | output | TCELL64:OUT_Q7 |
| Q1EA0_CORXFIFOFULLERROR | output | TCELL64:OUT_Q1 |
| Q1EA0_CORXLASTBYTEVLD | output | TCELL62:OUT_F3 |
| Q1EA0_CORXSTATEN | output | TCELL65:OUT_Q0 |
| Q1EA0_CORXSTATVEC0 | output | TCELL68:OUT_Q7 |
| Q1EA0_CORXSTATVEC1 | output | TCELL67:OUT_Q7 |
| Q1EA0_CORXSTATVEC2 | output | TCELL67:OUT_F0 |
| Q1EA0_CORXSTATVEC3 | output | TCELL67:OUT_F1 |
| Q1EA0_CORXSTATVEC4 | output | TCELL67:OUT_F2 |
| Q1EA0_CORXSTATVEC5 | output | TCELL67:OUT_F3 |
| Q1EA0_CORXSTATVEC6 | output | TCELL67:OUT_F4 |
| Q1EA0_CORXSTATVEC7 | output | TCELL67:OUT_F6 |
| Q1EA0_CORXWRITE | output | TCELL63:OUT_F4 |
| Q1EA0_COTXDISCFRM | output | TCELL58:OUT_F4 |
| Q1EA0_COTXDONE | output | TCELL59:OUT_F6 |
| Q1EA0_COTXREAD | output | TCELL58:OUT_F1 |
| Q1EA0_COTXSTATEN | output | TCELL59:OUT_Q1 |
| Q1EA0_COTXSTATVEC0 | output | TCELL59:OUT_F1 |
| Q1EA0_COTXSTATVEC1 | output | TCELL59:OUT_Q5 |
| Q1EA0_COTXSTATVEC2 | output | TCELL60:OUT_Q0 |
| Q1EA0_COTXSTATVEC3 | output | TCELL59:OUT_Q3 |
| Q1EA0_COTXSTATVEC4 | output | TCELL59:OUT_F2 |
| Q1EA0_COTXSTATVEC5 | output | TCELL60:OUT_Q4 |
| Q1EA0_COTXSTATVEC6 | output | TCELL58:OUT_F7 |
| Q1EA0_COTXSTATVEC7 | output | TCELL58:OUT_F6 |
| Q1EA0_GIIPGSHRINK | input | TCELL67:IMUX_C3 |
| Q1EA0_GINONPADRXDV | input | TCELL67:IMUX_A4 |
| Q1EA0_GISYNCCOL | input | TCELL65:IMUX_B4 |
| Q1EA0_GISYNCCRS | input | TCELL65:IMUX_A1 |
| Q1EA0_GISYNCNIBDRIB | input | TCELL67:IMUX_C4 |
| Q1EA0_GISYNCRXD0 | input | TCELL67:IMUX_A3 |
| Q1EA0_GISYNCRXD1 | input | TCELL67:IMUX_D7 |
| Q1EA0_GISYNCRXD2 | input | TCELL67:IMUX_C6 |
| Q1EA0_GISYNCRXD3 | input | TCELL67:IMUX_B5 |
| Q1EA0_GISYNCRXD4 | input | TCELL67:IMUX_C2 |
| Q1EA0_GISYNCRXD5 | input | TCELL67:IMUX_C7 |
| Q1EA0_GISYNCRXD6 | input | TCELL67:IMUX_C5 |
| Q1EA0_GISYNCRXD7 | input | TCELL67:IMUX_B6 |
| Q1EA0_GISYNCRXDV | input | TCELL67:IMUX_A6 |
| Q1EA0_GISYNCRXER | input | TCELL67:IMUX_B4 |
| Q1EA0_GODISCARDFCS | output | TCELL62:OUT_Q4 |
| Q1EA0_GOTXMACDATA0 | output | TCELL62:OUT_Q0 |
| Q1EA0_GOTXMACDATA1 | output | TCELL61:OUT_F1 |
| Q1EA0_GOTXMACDATA2 | output | TCELL61:OUT_Q2 |
| Q1EA0_GOTXMACDATA3 | output | TCELL61:OUT_F3 |
| Q1EA0_GOTXMACDATA4 | output | TCELL60:OUT_Q6 |
| Q1EA0_GOTXMACDATA5 | output | TCELL60:OUT_F6 |
| Q1EA0_GOTXMACDATA6 | output | TCELL61:OUT_F5 |
| Q1EA0_GOTXMACDATA7 | output | TCELL61:OUT_F2 |
| Q1EA0_GOTXMACERR | output | TCELL60:OUT_F1 |
| Q1EA0_GOTXMACWR | output | TCELL61:OUT_Q5 |
| Q1EA0_KIRSTN | input | TCELL79:IMUX_LSR1 |
| Q1EA0_KIRXMACCLK | input | TCELL80:IMUX_CLK1_DELAY |
| Q1EA0_KIRXMACCLKENEXT | input | TCELL67:IMUX_D5 |
| Q1EA0_KIRXTXFECLK | input | TCELL76:IMUX_CLK1_DELAY |
| Q1EA0_KITXGMIILPBK | input | TCELL67:IMUX_D4 |
| Q1EA0_KITXMACCLK | input | TCELL75:IMUX_CLK0_DELAY |
| Q1EA0_KITXMACCLKENEXT | input | TCELL66:IMUX_D7 |
| Q1EA0_KOGBITEN | output | TCELL63:OUT_Q4 |
| Q1EA0_KORXMACCLKEN | output | TCELL64:OUT_F4 |
| Q1EA1_CIRXFULL | input | TCELL65:IMUX_B2 |
| Q1EA1_CIRXIGNOREPKT | input | TCELL70:IMUX_D7 |
| Q1EA1_CITXDATA0 | input | TCELL62:IMUX_C4 |
| Q1EA1_CITXDATA1 | input | TCELL62:IMUX_C3 |
| Q1EA1_CITXDATA10 | input | TCELL62:IMUX_D0 |
| Q1EA1_CITXDATA11 | input | TCELL61:IMUX_A5 |
| Q1EA1_CITXDATA12 | input | TCELL61:IMUX_A4 |
| Q1EA1_CITXDATA13 | input | TCELL61:IMUX_A3 |
| Q1EA1_CITXDATA14 | input | TCELL61:IMUX_A2 |
| Q1EA1_CITXDATA15 | input | TCELL61:IMUX_A1 |
| Q1EA1_CITXDATA2 | input | TCELL62:IMUX_C2 |
| Q1EA1_CITXDATA3 | input | TCELL62:IMUX_C1 |
| Q1EA1_CITXDATA4 | input | TCELL62:IMUX_C0 |
| Q1EA1_CITXDATA5 | input | TCELL62:IMUX_D5 |
| Q1EA1_CITXDATA6 | input | TCELL62:IMUX_D4 |
| Q1EA1_CITXDATA7 | input | TCELL62:IMUX_D3 |
| Q1EA1_CITXDATA8 | input | TCELL62:IMUX_D2 |
| Q1EA1_CITXDATA9 | input | TCELL62:IMUX_D1 |
| Q1EA1_CITXDATAAVAIL | input | TCELL64:IMUX_D2 |
| Q1EA1_CITXEMPTY | input | TCELL63:IMUX_A1 |
| Q1EA1_CITXEOF | input | TCELL60:IMUX_A3 |
| Q1EA1_CITXFIFOCTRL | input | TCELL64:IMUX_A2 |
| Q1EA1_CITXFORCEERR | input | TCELL65:IMUX_D0 |
| Q1EA1_CITXLASTBYTEVLD | input | TCELL61:IMUX_D0 |
| Q1EA1_CITXPAUSREQ | input | TCELL64:IMUX_A0 |
| Q1EA1_CITXPAUSTIM0 | input | TCELL64:IMUX_C3 |
| Q1EA1_CITXPAUSTIM1 | input | TCELL64:IMUX_C1 |
| Q1EA1_CITXPAUSTIM10 | input | TCELL64:IMUX_B1 |
| Q1EA1_CITXPAUSTIM11 | input | TCELL63:IMUX_A2 |
| Q1EA1_CITXPAUSTIM12 | input | TCELL64:IMUX_D5 |
| Q1EA1_CITXPAUSTIM13 | input | TCELL64:IMUX_B0 |
| Q1EA1_CITXPAUSTIM14 | input | TCELL63:IMUX_A4 |
| Q1EA1_CITXPAUSTIM15 | input | TCELL64:IMUX_C0 |
| Q1EA1_CITXPAUSTIM2 | input | TCELL64:IMUX_D4 |
| Q1EA1_CITXPAUSTIM3 | input | TCELL63:IMUX_B0 |
| Q1EA1_CITXPAUSTIM4 | input | TCELL63:IMUX_A3 |
| Q1EA1_CITXPAUSTIM5 | input | TCELL63:IMUX_C5 |
| Q1EA1_CITXPAUSTIM6 | input | TCELL63:IMUX_B1 |
| Q1EA1_CITXPAUSTIM7 | input | TCELL64:IMUX_D3 |
| Q1EA1_CITXPAUSTIM8 | input | TCELL63:IMUX_A0 |
| Q1EA1_CITXPAUSTIM9 | input | TCELL63:IMUX_B5 |
| Q1EA1_CORXDATA0 | output | TCELL73:OUT_Q3 |
| Q1EA1_CORXDATA1 | output | TCELL73:OUT_F2 |
| Q1EA1_CORXDATA10 | output | TCELL74:OUT_Q7 |
| Q1EA1_CORXDATA11 | output | TCELL74:OUT_Q5 |
| Q1EA1_CORXDATA12 | output | TCELL73:OUT_F7 |
| Q1EA1_CORXDATA13 | output | TCELL74:OUT_F4 |
| Q1EA1_CORXDATA14 | output | TCELL74:OUT_F7 |
| Q1EA1_CORXDATA15 | output | TCELL74:OUT_Q1 |
| Q1EA1_CORXDATA2 | output | TCELL72:OUT_F1 |
| Q1EA1_CORXDATA3 | output | TCELL72:OUT_Q5 |
| Q1EA1_CORXDATA4 | output | TCELL72:OUT_F6 |
| Q1EA1_CORXDATA5 | output | TCELL73:OUT_Q6 |
| Q1EA1_CORXDATA6 | output | TCELL73:OUT_Q0 |
| Q1EA1_CORXDATA7 | output | TCELL72:OUT_F7 |
| Q1EA1_CORXDATA8 | output | TCELL72:OUT_Q7 |
| Q1EA1_CORXDATA9 | output | TCELL73:OUT_Q1 |
| Q1EA1_CORXEOF | output | TCELL73:OUT_Q2 |
| Q1EA1_CORXERROR | output | TCELL72:OUT_Q6 |
| Q1EA1_CORXFIFOFULLERROR | output | TCELL72:OUT_F0 |
| Q1EA1_CORXLASTBYTEVLD | output | TCELL63:OUT_Q1 |
| Q1EA1_CORXSTATEN | output | TCELL69:OUT_Q3 |
| Q1EA1_CORXSTATVEC0 | output | TCELL71:OUT_F5 |
| Q1EA1_CORXSTATVEC1 | output | TCELL71:OUT_F0 |
| Q1EA1_CORXSTATVEC2 | output | TCELL71:OUT_Q3 |
| Q1EA1_CORXSTATVEC3 | output | TCELL70:OUT_F2 |
| Q1EA1_CORXSTATVEC4 | output | TCELL70:OUT_F1 |
| Q1EA1_CORXSTATVEC5 | output | TCELL71:OUT_Q0 |
| Q1EA1_CORXSTATVEC6 | output | TCELL72:OUT_Q2 |
| Q1EA1_CORXSTATVEC7 | output | TCELL72:OUT_Q0 |
| Q1EA1_CORXWRITE | output | TCELL72:OUT_F5 |
| Q1EA1_COTXDISCFRM | output | TCELL58:OUT_F5 |
| Q1EA1_COTXDONE | output | TCELL59:OUT_Q2 |
| Q1EA1_COTXREAD | output | TCELL58:OUT_F0 |
| Q1EA1_COTXSTATEN | output | TCELL59:OUT_Q0 |
| Q1EA1_COTXSTATVEC0 | output | TCELL59:OUT_F5 |
| Q1EA1_COTXSTATVEC1 | output | TCELL59:OUT_Q6 |
| Q1EA1_COTXSTATVEC2 | output | TCELL59:OUT_F0 |
| Q1EA1_COTXSTATVEC3 | output | TCELL59:OUT_F3 |
| Q1EA1_COTXSTATVEC4 | output | TCELL60:OUT_Q1 |
| Q1EA1_COTXSTATVEC5 | output | TCELL59:OUT_F4 |
| Q1EA1_COTXSTATVEC6 | output | TCELL60:OUT_Q2 |
| Q1EA1_COTXSTATVEC7 | output | TCELL59:OUT_Q7 |
| Q1EA1_GIIPGSHRINK | input | TCELL69:IMUX_A5 |
| Q1EA1_GINONPADRXDV | input | TCELL70:IMUX_D5 |
| Q1EA1_GISYNCCOL | input | TCELL65:IMUX_B5 |
| Q1EA1_GISYNCCRS | input | TCELL65:IMUX_A0 |
| Q1EA1_GISYNCNIBDRIB | input | TCELL69:IMUX_B3 |
| Q1EA1_GISYNCRXD0 | input | TCELL70:IMUX_D3 |
| Q1EA1_GISYNCRXD1 | input | TCELL70:IMUX_C4 |
| Q1EA1_GISYNCRXD2 | input | TCELL70:IMUX_D4 |
| Q1EA1_GISYNCRXD3 | input | TCELL69:IMUX_B2 |
| Q1EA1_GISYNCRXD4 | input | TCELL70:IMUX_C6 |
| Q1EA1_GISYNCRXD5 | input | TCELL70:IMUX_B4 |
| Q1EA1_GISYNCRXD6 | input | TCELL70:IMUX_B3 |
| Q1EA1_GISYNCRXD7 | input | TCELL70:IMUX_C2 |
| Q1EA1_GISYNCRXDV | input | TCELL69:IMUX_A6 |
| Q1EA1_GISYNCRXER | input | TCELL70:IMUX_A2 |
| Q1EA1_GODISCARDFCS | output | TCELL62:OUT_Q5 |
| Q1EA1_GOTXMACDATA0 | output | TCELL60:OUT_F5 |
| Q1EA1_GOTXMACDATA1 | output | TCELL62:OUT_Q2 |
| Q1EA1_GOTXMACDATA2 | output | TCELL60:OUT_F4 |
| Q1EA1_GOTXMACDATA3 | output | TCELL61:OUT_Q0 |
| Q1EA1_GOTXMACDATA4 | output | TCELL60:OUT_F2 |
| Q1EA1_GOTXMACDATA5 | output | TCELL61:OUT_Q1 |
| Q1EA1_GOTXMACDATA6 | output | TCELL59:OUT_F7 |
| Q1EA1_GOTXMACDATA7 | output | TCELL60:OUT_F0 |
| Q1EA1_GOTXMACERR | output | TCELL59:OUT_Q4 |
| Q1EA1_GOTXMACWR | output | TCELL60:OUT_F3 |
| Q1EA1_KIRSTN | input | TCELL80:IMUX_LSR1 |
| Q1EA1_KIRXMACCLK | input | TCELL80:IMUX_CLK0_DELAY |
| Q1EA1_KIRXMACCLKENEXT | input | TCELL67:IMUX_D6 |
| Q1EA1_KIRXTXFECLK | input | TCELL78:IMUX_CLK0_DELAY |
| Q1EA1_KITXGMIILPBK | input | TCELL67:IMUX_D3 |
| Q1EA1_KITXMACCLK | input | TCELL79:IMUX_CLK1_DELAY |
| Q1EA1_KITXMACCLKENEXT | input | TCELL66:IMUX_A4 |
| Q1EA1_KOGBITEN | output | TCELL62:OUT_F4 |
| Q1EA1_KORXMACCLKEN | output | TCELL63:OUT_Q0 |
| Q1EA2_CIRXFULL | input | TCELL69:IMUX_D7 |
| Q1EA2_CIRXIGNOREPKT | input | TCELL70:IMUX_D6 |
| Q1EA2_CITXDATA0 | input | TCELL64:IMUX_B3 |
| Q1EA2_CITXDATA1 | input | TCELL64:IMUX_C4 |
| Q1EA2_CITXDATA10 | input | TCELL63:IMUX_C3 |
| Q1EA2_CITXDATA11 | input | TCELL63:IMUX_D5 |
| Q1EA2_CITXDATA12 | input | TCELL61:IMUX_A0 |
| Q1EA2_CITXDATA13 | input | TCELL63:IMUX_D3 |
| Q1EA2_CITXDATA14 | input | TCELL63:IMUX_C0 |
| Q1EA2_CITXDATA15 | input | TCELL63:IMUX_C2 |
| Q1EA2_CITXDATA2 | input | TCELL64:IMUX_B2 |
| Q1EA2_CITXDATA3 | input | TCELL64:IMUX_B4 |
| Q1EA2_CITXDATA4 | input | TCELL64:IMUX_C5 |
| Q1EA2_CITXDATA5 | input | TCELL63:IMUX_A5 |
| Q1EA2_CITXDATA6 | input | TCELL64:IMUX_D0 |
| Q1EA2_CITXDATA7 | input | TCELL63:IMUX_B2 |
| Q1EA2_CITXDATA8 | input | TCELL64:IMUX_D1 |
| Q1EA2_CITXDATA9 | input | TCELL63:IMUX_C4 |
| Q1EA2_CITXDATAAVAIL | input | TCELL63:IMUX_D4 |
| Q1EA2_CITXEMPTY | input | TCELL66:IMUX_B7 |
| Q1EA2_CITXEOF | input | TCELL63:IMUX_C1 |
| Q1EA2_CITXFIFOCTRL | input | TCELL67:IMUX_B7 |
| Q1EA2_CITXFORCEERR | input | TCELL67:IMUX_B3 |
| Q1EA2_CITXLASTBYTEVLD | input | TCELL63:IMUX_B3 |
| Q1EA2_CITXPAUSREQ | input | TCELL66:IMUX_A3 |
| Q1EA2_CITXPAUSTIM0 | input | TCELL67:IMUX_A7 |
| Q1EA2_CITXPAUSTIM1 | input | TCELL68:IMUX_D2 |
| Q1EA2_CITXPAUSTIM10 | input | TCELL68:IMUX_C4 |
| Q1EA2_CITXPAUSTIM11 | input | TCELL68:IMUX_D7 |
| Q1EA2_CITXPAUSTIM12 | input | TCELL68:IMUX_C2 |
| Q1EA2_CITXPAUSTIM13 | input | TCELL68:IMUX_C7 |
| Q1EA2_CITXPAUSTIM14 | input | TCELL68:IMUX_B4 |
| Q1EA2_CITXPAUSTIM15 | input | TCELL68:IMUX_D5 |
| Q1EA2_CITXPAUSTIM2 | input | TCELL68:IMUX_C6 |
| Q1EA2_CITXPAUSTIM3 | input | TCELL68:IMUX_D4 |
| Q1EA2_CITXPAUSTIM4 | input | TCELL68:IMUX_B3 |
| Q1EA2_CITXPAUSTIM5 | input | TCELL68:IMUX_C5 |
| Q1EA2_CITXPAUSTIM6 | input | TCELL68:IMUX_B2 |
| Q1EA2_CITXPAUSTIM7 | input | TCELL68:IMUX_D6 |
| Q1EA2_CITXPAUSTIM8 | input | TCELL68:IMUX_D3 |
| Q1EA2_CITXPAUSTIM9 | input | TCELL68:IMUX_C3 |
| Q1EA2_CORXDATA0 | output | TCELL73:OUT_Q7 |
| Q1EA2_CORXDATA1 | output | TCELL73:OUT_F6 |
| Q1EA2_CORXDATA10 | output | TCELL72:OUT_Q4 |
| Q1EA2_CORXDATA11 | output | TCELL72:OUT_F2 |
| Q1EA2_CORXDATA12 | output | TCELL74:OUT_F0 |
| Q1EA2_CORXDATA13 | output | TCELL75:OUT_Q0 |
| Q1EA2_CORXDATA14 | output | TCELL74:OUT_F6 |
| Q1EA2_CORXDATA15 | output | TCELL74:OUT_F5 |
| Q1EA2_CORXDATA2 | output | TCELL73:OUT_F3 |
| Q1EA2_CORXDATA3 | output | TCELL72:OUT_F4 |
| Q1EA2_CORXDATA4 | output | TCELL73:OUT_F5 |
| Q1EA2_CORXDATA5 | output | TCELL73:OUT_F0 |
| Q1EA2_CORXDATA6 | output | TCELL73:OUT_Q4 |
| Q1EA2_CORXDATA7 | output | TCELL74:OUT_Q0 |
| Q1EA2_CORXDATA8 | output | TCELL74:OUT_F1 |
| Q1EA2_CORXDATA9 | output | TCELL74:OUT_Q6 |
| Q1EA2_CORXEOF | output | TCELL71:OUT_F2 |
| Q1EA2_CORXERROR | output | TCELL71:OUT_F3 |
| Q1EA2_CORXFIFOFULLERROR | output | TCELL71:OUT_F4 |
| Q1EA2_CORXLASTBYTEVLD | output | TCELL63:OUT_F7 |
| Q1EA2_CORXSTATEN | output | TCELL70:OUT_Q0 |
| Q1EA2_CORXSTATVEC0 | output | TCELL71:OUT_Q1 |
| Q1EA2_CORXSTATVEC1 | output | TCELL71:OUT_F1 |
| Q1EA2_CORXSTATVEC2 | output | TCELL72:OUT_F3 |
| Q1EA2_CORXSTATVEC3 | output | TCELL73:OUT_F1 |
| Q1EA2_CORXSTATVEC4 | output | TCELL73:OUT_Q5 |
| Q1EA2_CORXSTATVEC5 | output | TCELL72:OUT_Q3 |
| Q1EA2_CORXSTATVEC6 | output | TCELL72:OUT_Q1 |
| Q1EA2_CORXSTATVEC7 | output | TCELL71:OUT_Q2 |
| Q1EA2_CORXWRITE | output | TCELL71:OUT_Q5 |
| Q1EA2_COTXDISCFRM | output | TCELL63:OUT_F5 |
| Q1EA2_COTXDONE | output | TCELL64:OUT_F2 |
| Q1EA2_COTXREAD | output | TCELL62:OUT_Q7 |
| Q1EA2_COTXSTATEN | output | TCELL64:OUT_F0 |
| Q1EA2_COTXSTATVEC0 | output | TCELL65:OUT_F0 |
| Q1EA2_COTXSTATVEC1 | output | TCELL65:OUT_Q5 |
| Q1EA2_COTXSTATVEC2 | output | TCELL65:OUT_Q3 |
| Q1EA2_COTXSTATVEC3 | output | TCELL64:OUT_F5 |
| Q1EA2_COTXSTATVEC4 | output | TCELL65:OUT_Q2 |
| Q1EA2_COTXSTATVEC5 | output | TCELL65:OUT_F5 |
| Q1EA2_COTXSTATVEC6 | output | TCELL64:OUT_Q6 |
| Q1EA2_COTXSTATVEC7 | output | TCELL65:OUT_F2 |
| Q1EA2_GIIPGSHRINK | input | TCELL69:IMUX_B4 |
| Q1EA2_GINONPADRXDV | input | TCELL71:IMUX_D2 |
| Q1EA2_GISYNCCOL | input | TCELL68:IMUX_B6 |
| Q1EA2_GISYNCCRS | input | TCELL68:IMUX_B5 |
| Q1EA2_GISYNCNIBDRIB | input | TCELL70:IMUX_C5 |
| Q1EA2_GISYNCRXD0 | input | TCELL70:IMUX_C7 |
| Q1EA2_GISYNCRXD1 | input | TCELL70:IMUX_B7 |
| Q1EA2_GISYNCRXD2 | input | TCELL69:IMUX_A3 |
| Q1EA2_GISYNCRXD3 | input | TCELL69:IMUX_A4 |
| Q1EA2_GISYNCRXD4 | input | TCELL69:IMUX_A2 |
| Q1EA2_GISYNCRXD5 | input | TCELL69:IMUX_B7 |
| Q1EA2_GISYNCRXD6 | input | TCELL69:IMUX_B5 |
| Q1EA2_GISYNCRXD7 | input | TCELL69:IMUX_B6 |
| Q1EA2_GISYNCRXDV | input | TCELL70:IMUX_A4 |
| Q1EA2_GISYNCRXER | input | TCELL70:IMUX_B6 |
| Q1EA2_GODISCARDFCS | output | TCELL68:OUT_Q3 |
| Q1EA2_GOTXMACDATA0 | output | TCELL61:OUT_F4 |
| Q1EA2_GOTXMACDATA1 | output | TCELL61:OUT_Q3 |
| Q1EA2_GOTXMACDATA2 | output | TCELL61:OUT_Q4 |
| Q1EA2_GOTXMACDATA3 | output | TCELL60:OUT_F7 |
| Q1EA2_GOTXMACDATA4 | output | TCELL64:OUT_Q5 |
| Q1EA2_GOTXMACDATA5 | output | TCELL64:OUT_F7 |
| Q1EA2_GOTXMACDATA6 | output | TCELL65:OUT_F1 |
| Q1EA2_GOTXMACDATA7 | output | TCELL61:OUT_Q6 |
| Q1EA2_GOTXMACERR | output | TCELL61:OUT_Q7 |
| Q1EA2_GOTXMACWR | output | TCELL61:OUT_F0 |
| Q1EA2_KIRSTN | input | TCELL80:IMUX_LSR0 |
| Q1EA2_KIRXMACCLK | input | TCELL81:IMUX_CLK0_DELAY |
| Q1EA2_KIRXMACCLKENEXT | input | TCELL68:IMUX_A5 |
| Q1EA2_KIRXTXFECLK | input | TCELL78:IMUX_CLK1_DELAY |
| Q1EA2_KITXGMIILPBK | input | TCELL68:IMUX_A2 |
| Q1EA2_KITXMACCLK | input | TCELL79:IMUX_CLK0_DELAY |
| Q1EA2_KITXMACCLKENEXT | input | TCELL68:IMUX_B7 |
| Q1EA2_KOGBITEN | output | TCELL63:OUT_Q3 |
| Q1EA2_KORXMACCLKEN | output | TCELL62:OUT_F0 |
| Q1EA3_CIRXFULL | input | TCELL68:IMUX_A6 |
| Q1EA3_CIRXIGNOREPKT | input | TCELL69:IMUX_C2 |
| Q1EA3_CITXDATA0 | input | TCELL61:IMUX_B5 |
| Q1EA3_CITXDATA1 | input | TCELL61:IMUX_B4 |
| Q1EA3_CITXDATA10 | input | TCELL61:IMUX_C1 |
| Q1EA3_CITXDATA11 | input | TCELL61:IMUX_C0 |
| Q1EA3_CITXDATA12 | input | TCELL61:IMUX_D5 |
| Q1EA3_CITXDATA13 | input | TCELL61:IMUX_D4 |
| Q1EA3_CITXDATA14 | input | TCELL61:IMUX_D3 |
| Q1EA3_CITXDATA15 | input | TCELL61:IMUX_D2 |
| Q1EA3_CITXDATA2 | input | TCELL61:IMUX_B2 |
| Q1EA3_CITXDATA3 | input | TCELL61:IMUX_B3 |
| Q1EA3_CITXDATA4 | input | TCELL61:IMUX_B1 |
| Q1EA3_CITXDATA5 | input | TCELL61:IMUX_B0 |
| Q1EA3_CITXDATA6 | input | TCELL61:IMUX_C5 |
| Q1EA3_CITXDATA7 | input | TCELL61:IMUX_C4 |
| Q1EA3_CITXDATA8 | input | TCELL61:IMUX_C3 |
| Q1EA3_CITXDATA9 | input | TCELL61:IMUX_C2 |
| Q1EA3_CITXDATAAVAIL | input | TCELL65:IMUX_A2 |
| Q1EA3_CITXEMPTY | input | TCELL65:IMUX_A3 |
| Q1EA3_CITXEOF | input | TCELL60:IMUX_A2 |
| Q1EA3_CITXFIFOCTRL | input | TCELL66:IMUX_A2 |
| Q1EA3_CITXFORCEERR | input | TCELL66:IMUX_C7 |
| Q1EA3_CITXLASTBYTEVLD | input | TCELL60:IMUX_A5 |
| Q1EA3_CITXPAUSREQ | input | TCELL65:IMUX_A4 |
| Q1EA3_CITXPAUSTIM0 | input | TCELL66:IMUX_B6 |
| Q1EA3_CITXPAUSTIM1 | input | TCELL66:IMUX_B4 |
| Q1EA3_CITXPAUSTIM10 | input | TCELL66:IMUX_D6 |
| Q1EA3_CITXPAUSTIM11 | input | TCELL66:IMUX_B3 |
| Q1EA3_CITXPAUSTIM12 | input | TCELL66:IMUX_D3 |
| Q1EA3_CITXPAUSTIM13 | input | TCELL65:IMUX_A5 |
| Q1EA3_CITXPAUSTIM14 | input | TCELL66:IMUX_C6 |
| Q1EA3_CITXPAUSTIM15 | input | TCELL66:IMUX_B2 |
| Q1EA3_CITXPAUSTIM2 | input | TCELL66:IMUX_C4 |
| Q1EA3_CITXPAUSTIM3 | input | TCELL66:IMUX_B5 |
| Q1EA3_CITXPAUSTIM4 | input | TCELL66:IMUX_D5 |
| Q1EA3_CITXPAUSTIM5 | input | TCELL66:IMUX_D4 |
| Q1EA3_CITXPAUSTIM6 | input | TCELL66:IMUX_D2 |
| Q1EA3_CITXPAUSTIM7 | input | TCELL66:IMUX_C3 |
| Q1EA3_CITXPAUSTIM8 | input | TCELL66:IMUX_C5 |
| Q1EA3_CITXPAUSTIM9 | input | TCELL66:IMUX_C2 |
| Q1EA3_CORXDATA0 | output | TCELL69:OUT_F0 |
| Q1EA3_CORXDATA1 | output | TCELL69:OUT_Q1 |
| Q1EA3_CORXDATA10 | output | TCELL70:OUT_Q7 |
| Q1EA3_CORXDATA11 | output | TCELL70:OUT_F3 |
| Q1EA3_CORXDATA12 | output | TCELL70:OUT_Q1 |
| Q1EA3_CORXDATA13 | output | TCELL70:OUT_F5 |
| Q1EA3_CORXDATA14 | output | TCELL70:OUT_Q5 |
| Q1EA3_CORXDATA15 | output | TCELL69:OUT_F5 |
| Q1EA3_CORXDATA2 | output | TCELL69:OUT_F2 |
| Q1EA3_CORXDATA3 | output | TCELL69:OUT_Q6 |
| Q1EA3_CORXDATA4 | output | TCELL69:OUT_Q2 |
| Q1EA3_CORXDATA5 | output | TCELL69:OUT_Q7 |
| Q1EA3_CORXDATA6 | output | TCELL69:OUT_F4 |
| Q1EA3_CORXDATA7 | output | TCELL69:OUT_F6 |
| Q1EA3_CORXDATA8 | output | TCELL70:OUT_F0 |
| Q1EA3_CORXDATA9 | output | TCELL69:OUT_F7 |
| Q1EA3_CORXEOF | output | TCELL68:OUT_F6 |
| Q1EA3_CORXERROR | output | TCELL69:OUT_Q0 |
| Q1EA3_CORXFIFOFULLERROR | output | TCELL68:OUT_F4 |
| Q1EA3_CORXLASTBYTEVLD | output | TCELL63:OUT_F6 |
| Q1EA3_CORXSTATEN | output | TCELL68:OUT_F7 |
| Q1EA3_CORXSTATVEC0 | output | TCELL70:OUT_F7 |
| Q1EA3_CORXSTATVEC1 | output | TCELL70:OUT_F4 |
| Q1EA3_CORXSTATVEC2 | output | TCELL70:OUT_Q6 |
| Q1EA3_CORXSTATVEC3 | output | TCELL69:OUT_F1 |
| Q1EA3_CORXSTATVEC4 | output | TCELL70:OUT_Q4 |
| Q1EA3_CORXSTATVEC5 | output | TCELL70:OUT_F6 |
| Q1EA3_CORXSTATVEC6 | output | TCELL70:OUT_Q3 |
| Q1EA3_CORXSTATVEC7 | output | TCELL69:OUT_Q5 |
| Q1EA3_CORXWRITE | output | TCELL68:OUT_F3 |
| Q1EA3_COTXDISCFRM | output | TCELL62:OUT_Q3 |
| Q1EA3_COTXDONE | output | TCELL61:OUT_F7 |
| Q1EA3_COTXREAD | output | TCELL58:OUT_Q7 |
| Q1EA3_COTXSTATEN | output | TCELL62:OUT_F2 |
| Q1EA3_COTXSTATVEC0 | output | TCELL63:OUT_F2 |
| Q1EA3_COTXSTATVEC1 | output | TCELL63:OUT_Q5 |
| Q1EA3_COTXSTATVEC2 | output | TCELL64:OUT_Q4 |
| Q1EA3_COTXSTATVEC3 | output | TCELL63:OUT_F1 |
| Q1EA3_COTXSTATVEC4 | output | TCELL63:OUT_Q6 |
| Q1EA3_COTXSTATVEC5 | output | TCELL62:OUT_F7 |
| Q1EA3_COTXSTATVEC6 | output | TCELL63:OUT_F0 |
| Q1EA3_COTXSTATVEC7 | output | TCELL62:OUT_F6 |
| Q1EA3_GIIPGSHRINK | input | TCELL69:IMUX_D5 |
| Q1EA3_GINONPADRXDV | input | TCELL69:IMUX_C6 |
| Q1EA3_GISYNCCOL | input | TCELL66:IMUX_A6 |
| Q1EA3_GISYNCCRS | input | TCELL66:IMUX_A7 |
| Q1EA3_GISYNCNIBDRIB | input | TCELL69:IMUX_C5 |
| Q1EA3_GISYNCRXD0 | input | TCELL69:IMUX_C7 |
| Q1EA3_GISYNCRXD1 | input | TCELL69:IMUX_D6 |
| Q1EA3_GISYNCRXD2 | input | TCELL69:IMUX_D4 |
| Q1EA3_GISYNCRXD3 | input | TCELL68:IMUX_A3 |
| Q1EA3_GISYNCRXD4 | input | TCELL69:IMUX_D3 |
| Q1EA3_GISYNCRXD5 | input | TCELL68:IMUX_A4 |
| Q1EA3_GISYNCRXD6 | input | TCELL69:IMUX_D2 |
| Q1EA3_GISYNCRXD7 | input | TCELL68:IMUX_A7 |
| Q1EA3_GISYNCRXDV | input | TCELL69:IMUX_C4 |
| Q1EA3_GISYNCRXER | input | TCELL69:IMUX_C3 |
| Q1EA3_GODISCARDFCS | output | TCELL60:OUT_Q5 |
| Q1EA3_GOTXMACDATA0 | output | TCELL62:OUT_F5 |
| Q1EA3_GOTXMACDATA1 | output | TCELL61:OUT_F6 |
| Q1EA3_GOTXMACDATA2 | output | TCELL60:OUT_Q3 |
| Q1EA3_GOTXMACDATA3 | output | TCELL62:OUT_F1 |
| Q1EA3_GOTXMACDATA4 | output | TCELL64:OUT_Q2 |
| Q1EA3_GOTXMACDATA5 | output | TCELL63:OUT_Q2 |
| Q1EA3_GOTXMACDATA6 | output | TCELL63:OUT_F3 |
| Q1EA3_GOTXMACDATA7 | output | TCELL64:OUT_Q0 |
| Q1EA3_GOTXMACERR | output | TCELL62:OUT_Q1 |
| Q1EA3_GOTXMACWR | output | TCELL58:OUT_F3 |
| Q1EA3_KIRSTN | input | TCELL79:IMUX_LSR0 |
| Q1EA3_KIRXMACCLK | input | TCELL81:IMUX_CLK1_DELAY |
| Q1EA3_KIRXMACCLKENEXT | input | TCELL67:IMUX_A5 |
| Q1EA3_KIRXTXFECLK | input | TCELL77:IMUX_CLK1_DELAY |
| Q1EA3_KITXGMIILPBK | input | TCELL67:IMUX_B2 |
| Q1EA3_KITXMACCLK | input | TCELL76:IMUX_CLK0_DELAY |
| Q1EA3_KITXMACCLKENEXT | input | TCELL67:IMUX_D2 |
| Q1EA3_KOGBITEN | output | TCELL63:OUT_Q7 |
| Q1EA3_KORXMACCLKEN | output | TCELL60:OUT_Q7 |
| Q1S_BAUDSUPPORT0 | input | TCELL78:IMUX_A2 |
| Q1S_BAUDSUPPORT1 | input | TCELL79:IMUX_D3 |
| Q1S_BAUDSUPPORT2 | input | TCELL79:IMUX_D2 |
| Q1S_BAUDSUPPORT3 | input | TCELL79:IMUX_D5 |
| Q1S_BAUDSUPPORT4 | input | TCELL72:IMUX_A5 |
| Q1S_BUFFDEQACKADVPTRN | output | TCELL81:OUT_F3 |
| Q1S_DECRBUFCNTVECTOR0 | output | TCELL90:OUT_Q4 |
| Q1S_DECRBUFCNTVECTOR1 | output | TCELL90:OUT_Q3 |
| Q1S_DECRBUFCNTVECTOR2 | output | TCELL90:OUT_Q2 |
| Q1S_DECRBUFCNTVECTOR3 | output | TCELL90:OUT_Q1 |
| Q1S_DECRBUFCNTVECTOR4 | output | TCELL90:OUT_Q0 |
| Q1S_DECRBUFCNTVECTOR5 | output | TCELL89:OUT_F7 |
| Q1S_DECRBUFCNTVECTOR6 | output | TCELL95:OUT_F5 |
| Q1S_DECRBUFCNTVECTOR7 | output | TCELL89:OUT_F6 |
| Q1S_DECRBUFCNTVECTOR8 | output | TCELL89:OUT_F5 |
| Q1S_DECRBUFCNTVECTOR9 | output | TCELL89:OUT_F4 |
| Q1S_ENABLETXFLOWCONTROLN | input | TCELL79:IMUX_A4 |
| Q1S_FLOWFIFOACKON0 | output | TCELL82:OUT_Q3 |
| Q1S_FLOWFIFOACKON1 | output | TCELL81:OUT_F4 |
| Q1S_FLOWFIFOACKON2 | output | TCELL81:OUT_F7 |
| Q1S_FLOWFIFOACKON3 | output | TCELL81:OUT_F1 |
| Q1S_GEAR | input | TCELL81:IMUX_A6 |
| Q1S_LNKCLK | input | TCELL84:IMUX_CLK1_DELAY |
| Q1S_LNKCLKDIV2 | input | TCELL84:IMUX_CLK0_DELAY |
| Q1S_LNKCLKDIV2RSTN | output | TCELL92:OUT_F7 |
| Q1S_LNKCLKRSTN | output | TCELL94:OUT_Q1 |
| Q1S_LNKDIV2RSTN | input | TCELL84:IMUX_LSR0 |
| Q1S_LNKMCERXACKN | input | TCELL80:IMUX_A4 |
| Q1S_LNKMCERXREQN | output | TCELL78:OUT_F4 |
| Q1S_LNKMCETXACKN | output | TCELL81:OUT_F5 |
| Q1S_LNKMCETXREQN | input | TCELL81:IMUX_D6 |
| Q1S_LNKRSTN | input | TCELL84:IMUX_LSR1 |
| Q1S_LNKTOUTPUTPORTENABLE | output | TCELL81:OUT_Q1 |
| Q1S_LOOPBACK0 | input | TCELL80:IMUX_A7 |
| Q1S_LOOPBACK1 | input | TCELL81:IMUX_D3 |
| Q1S_LOOPBACK2 | input | TCELL81:IMUX_D4 |
| Q1S_MASTERENABLE | output | TCELL84:OUT_Q2 |
| Q1S_MGTA0 | input | TCELL77:IMUX_A4 |
| Q1S_MGTA1 | input | TCELL77:IMUX_B4 |
| Q1S_MGTA10 | input | TCELL76:IMUX_A6 |
| Q1S_MGTA11 | input | TCELL77:IMUX_D2 |
| Q1S_MGTA12 | input | TCELL76:IMUX_A5 |
| Q1S_MGTA13 | input | TCELL77:IMUX_D4 |
| Q1S_MGTA14 | input | TCELL76:IMUX_B3 |
| Q1S_MGTA15 | input | TCELL76:IMUX_A4 |
| Q1S_MGTA16 | input | TCELL77:IMUX_D3 |
| Q1S_MGTA17 | input | TCELL76:IMUX_B4 |
| Q1S_MGTA18 | input | TCELL73:IMUX_B7 |
| Q1S_MGTA19 | input | TCELL78:IMUX_D7 |
| Q1S_MGTA2 | input | TCELL77:IMUX_A5 |
| Q1S_MGTA20 | input | TCELL78:IMUX_D3 |
| Q1S_MGTA21 | input | TCELL77:IMUX_A2 |
| Q1S_MGTA3 | input | TCELL77:IMUX_A3 |
| Q1S_MGTA4 | input | TCELL78:IMUX_D5 |
| Q1S_MGTA5 | input | TCELL78:IMUX_D4 |
| Q1S_MGTA6 | input | TCELL78:IMUX_D2 |
| Q1S_MGTA7 | input | TCELL77:IMUX_D5 |
| Q1S_MGTA8 | input | TCELL76:IMUX_A7 |
| Q1S_MGTA9 | input | TCELL77:IMUX_C4 |
| Q1S_MGTCLK | input | TCELL83:IMUX_CLK1_DELAY |
| Q1S_MGTCLKRSTN | output | TCELL82:OUT_Q5 |
| Q1S_MGTDI0 | input | TCELL80:IMUX_B5 |
| Q1S_MGTDI1 | input | TCELL80:IMUX_B6 |
| Q1S_MGTDI10 | input | TCELL79:IMUX_C2 |
| Q1S_MGTDI11 | input | TCELL79:IMUX_B5 |
| Q1S_MGTDI12 | input | TCELL79:IMUX_A6 |
| Q1S_MGTDI13 | input | TCELL80:IMUX_B4 |
| Q1S_MGTDI14 | input | TCELL79:IMUX_A2 |
| Q1S_MGTDI15 | input | TCELL78:IMUX_A6 |
| Q1S_MGTDI16 | input | TCELL80:IMUX_D6 |
| Q1S_MGTDI17 | input | TCELL80:IMUX_D4 |
| Q1S_MGTDI18 | input | TCELL79:IMUX_A7 |
| Q1S_MGTDI19 | input | TCELL79:IMUX_B4 |
| Q1S_MGTDI2 | input | TCELL80:IMUX_B3 |
| Q1S_MGTDI20 | input | TCELL79:IMUX_B3 |
| Q1S_MGTDI21 | input | TCELL79:IMUX_C6 |
| Q1S_MGTDI22 | input | TCELL79:IMUX_B2 |
| Q1S_MGTDI23 | input | TCELL79:IMUX_C7 |
| Q1S_MGTDI24 | input | TCELL78:IMUX_B2 |
| Q1S_MGTDI25 | input | TCELL78:IMUX_B3 |
| Q1S_MGTDI26 | input | TCELL79:IMUX_D4 |
| Q1S_MGTDI27 | input | TCELL78:IMUX_A7 |
| Q1S_MGTDI28 | input | TCELL78:IMUX_B5 |
| Q1S_MGTDI29 | input | TCELL78:IMUX_B4 |
| Q1S_MGTDI3 | input | TCELL79:IMUX_C5 |
| Q1S_MGTDI30 | input | TCELL78:IMUX_B7 |
| Q1S_MGTDI31 | input | TCELL78:IMUX_B6 |
| Q1S_MGTDI4 | input | TCELL79:IMUX_C4 |
| Q1S_MGTDI5 | input | TCELL79:IMUX_D6 |
| Q1S_MGTDI6 | input | TCELL79:IMUX_C3 |
| Q1S_MGTDI7 | input | TCELL78:IMUX_A3 |
| Q1S_MGTDI8 | input | TCELL80:IMUX_B7 |
| Q1S_MGTDI9 | input | TCELL80:IMUX_A2 |
| Q1S_MGTRDN | input | TCELL78:IMUX_C6 |
| Q1S_MGTRSTN | input | TCELL83:IMUX_LSR0 |
| Q1S_MGTWRN0 | input | TCELL78:IMUX_C5 |
| Q1S_MGTWRN1 | input | TCELL78:IMUX_C4 |
| Q1S_MGTWRN2 | input | TCELL78:IMUX_D6 |
| Q1S_MGTWRN3 | input | TCELL77:IMUX_B5 |
| Q1S_OLLMEFPTR0 | input | TCELL79:IMUX_D7 |
| Q1S_OLLMEFPTR1 | input | TCELL80:IMUX_D7 |
| Q1S_OLLMEFPTR10 | input | TCELL79:IMUX_A3 |
| Q1S_OLLMEFPTR11 | input | TCELL80:IMUX_C7 |
| Q1S_OLLMEFPTR12 | input | TCELL80:IMUX_B2 |
| Q1S_OLLMEFPTR13 | input | TCELL80:IMUX_C4 |
| Q1S_OLLMEFPTR14 | input | TCELL80:IMUX_C3 |
| Q1S_OLLMEFPTR15 | input | TCELL79:IMUX_A5 |
| Q1S_OLLMEFPTR2 | input | TCELL80:IMUX_D5 |
| Q1S_OLLMEFPTR3 | input | TCELL80:IMUX_C5 |
| Q1S_OLLMEFPTR4 | input | TCELL80:IMUX_C2 |
| Q1S_OLLMEFPTR5 | input | TCELL80:IMUX_D2 |
| Q1S_OLLMEFPTR6 | input | TCELL79:IMUX_B7 |
| Q1S_OLLMEFPTR7 | input | TCELL79:IMUX_B6 |
| Q1S_OLLMEFPTR8 | input | TCELL80:IMUX_D3 |
| Q1S_OLLMEFPTR9 | input | TCELL80:IMUX_C6 |
| Q1S_OLLMMGTDI0 | output | TCELL76:OUT_Q4 |
| Q1S_OLLMMGTDI1 | output | TCELL78:OUT_Q2 |
| Q1S_OLLMMGTDI10 | output | TCELL77:OUT_F0 |
| Q1S_OLLMMGTDI11 | output | TCELL78:OUT_Q7 |
| Q1S_OLLMMGTDI12 | output | TCELL76:OUT_Q3 |
| Q1S_OLLMMGTDI13 | output | TCELL76:OUT_Q0 |
| Q1S_OLLMMGTDI14 | output | TCELL77:OUT_Q3 |
| Q1S_OLLMMGTDI15 | output | TCELL76:OUT_F3 |
| Q1S_OLLMMGTDI16 | output | TCELL75:OUT_F5 |
| Q1S_OLLMMGTDI17 | output | TCELL78:OUT_Q5 |
| Q1S_OLLMMGTDI18 | output | TCELL77:OUT_Q1 |
| Q1S_OLLMMGTDI19 | output | TCELL77:OUT_Q0 |
| Q1S_OLLMMGTDI2 | output | TCELL77:OUT_Q2 |
| Q1S_OLLMMGTDI20 | output | TCELL76:OUT_F7 |
| Q1S_OLLMMGTDI21 | output | TCELL75:OUT_F7 |
| Q1S_OLLMMGTDI22 | output | TCELL76:OUT_Q6 |
| Q1S_OLLMMGTDI23 | output | TCELL76:OUT_F0 |
| Q1S_OLLMMGTDI24 | output | TCELL76:OUT_F6 |
| Q1S_OLLMMGTDI25 | output | TCELL76:OUT_F5 |
| Q1S_OLLMMGTDI26 | output | TCELL78:OUT_Q0 |
| Q1S_OLLMMGTDI27 | output | TCELL77:OUT_F1 |
| Q1S_OLLMMGTDI28 | output | TCELL78:OUT_Q1 |
| Q1S_OLLMMGTDI29 | output | TCELL75:OUT_F6 |
| Q1S_OLLMMGTDI3 | output | TCELL76:OUT_Q2 |
| Q1S_OLLMMGTDI30 | output | TCELL76:OUT_F4 |
| Q1S_OLLMMGTDI31 | output | TCELL77:OUT_F2 |
| Q1S_OLLMMGTDI4 | output | TCELL77:OUT_F3 |
| Q1S_OLLMMGTDI5 | output | TCELL76:OUT_Q1 |
| Q1S_OLLMMGTDI6 | output | TCELL76:OUT_Q7 |
| Q1S_OLLMMGTDI7 | output | TCELL76:OUT_F2 |
| Q1S_OLLMMGTDI8 | output | TCELL78:OUT_F5 |
| Q1S_OLLMMGTDI9 | output | TCELL78:OUT_F3 |
| Q1S_OLLMMGTINTN | output | TCELL76:OUT_F1 |
| Q1S_OLLMMGTRDYN | output | TCELL78:OUT_Q6 |
| Q1S_OUTPUTUNRECOVERREVENTACKN | input | TCELL80:IMUX_A3 |
| Q1S_OUTPUTUNRECOVERREVENTREQN | output | TCELL79:OUT_Q5 |
| Q1S_PHYCLK | input | TCELL82:IMUX_CLK0_DELAY |
| Q1S_PHYEMEVENTACKN | input | TCELL80:IMUX_A6 |
| Q1S_PHYEMEVENTREQN | output | TCELL78:OUT_F7 |
| Q1S_PHYMSTB | input | TCELL80:IMUX_A5 |
| Q1S_PHYRINITN | input | TCELL78:IMUX_C7 |
| Q1S_PHYRSTN | input | TCELL81:IMUX_LSR1 |
| Q1S_PHYTINITN | input | TCELL78:IMUX_C3 |
| Q1S_PHYUSTB | input | TCELL78:IMUX_A4 |
| Q1S_PORTDISABLE | output | TCELL84:OUT_Q7 |
| Q1S_PORTNERRORDETECT0 | output | TCELL89:OUT_F3 |
| Q1S_PORTNERRORDETECT1 | output | TCELL89:OUT_F2 |
| Q1S_PORTNERRORDETECT10 | output | TCELL79:OUT_Q1 |
| Q1S_PORTNERRORDETECT11 | output | TCELL79:OUT_F4 |
| Q1S_PORTNERRORDETECT12 | output | TCELL80:OUT_Q0 |
| Q1S_PORTNERRORDETECT13 | output | TCELL80:OUT_F4 |
| Q1S_PORTNERRORDETECT14 | output | TCELL80:OUT_F7 |
| Q1S_PORTNERRORDETECT15 | output | TCELL89:OUT_Q1 |
| Q1S_PORTNERRORDETECT16 | output | TCELL89:OUT_Q4 |
| Q1S_PORTNERRORDETECT17 | output | TCELL89:OUT_Q0 |
| Q1S_PORTNERRORDETECT18 | output | TCELL84:OUT_F6 |
| Q1S_PORTNERRORDETECT19 | output | TCELL84:OUT_F7 |
| Q1S_PORTNERRORDETECT2 | output | TCELL89:OUT_F1 |
| Q1S_PORTNERRORDETECT20 | output | TCELL84:OUT_F4 |
| Q1S_PORTNERRORDETECT21 | output | TCELL84:OUT_F5 |
| Q1S_PORTNERRORDETECT22 | output | TCELL89:OUT_Q5 |
| Q1S_PORTNERRORDETECT23 | output | TCELL84:OUT_F1 |
| Q1S_PORTNERRORDETECT24 | output | TCELL84:OUT_F2 |
| Q1S_PORTNERRORDETECT25 | output | TCELL84:OUT_F3 |
| Q1S_PORTNERRORDETECT26 | output | TCELL79:OUT_Q4 |
| Q1S_PORTNERRORDETECT27 | output | TCELL79:OUT_F2 |
| Q1S_PORTNERRORDETECT28 | output | TCELL79:OUT_Q0 |
| Q1S_PORTNERRORDETECT29 | output | TCELL79:OUT_Q3 |
| Q1S_PORTNERRORDETECT3 | output | TCELL89:OUT_F0 |
| Q1S_PORTNERRORDETECT30 | output | TCELL79:OUT_Q2 |
| Q1S_PORTNERRORDETECT31 | output | TCELL79:OUT_Q6 |
| Q1S_PORTNERRORDETECT4 | output | TCELL89:OUT_Q6 |
| Q1S_PORTNERRORDETECT5 | output | TCELL89:OUT_Q3 |
| Q1S_PORTNERRORDETECT6 | output | TCELL89:OUT_Q7 |
| Q1S_PORTNERRORDETECT7 | output | TCELL89:OUT_Q2 |
| Q1S_PORTNERRORDETECT8 | output | TCELL80:OUT_Q7 |
| Q1S_PORTNERRORDETECT9 | output | TCELL79:OUT_F7 |
| Q1S_RCVCLKSEL0 | input | TCELL81:IMUX_C3 |
| Q1S_RCVCLKSEL1 | input | TCELL78:IMUX_A5 |
| Q1S_RCVCLKSEL2 | input | TCELL81:IMUX_C4 |
| Q1S_RCVCLKSEL3 | input | TCELL78:IMUX_C2 |
| Q1S_RECOVERRSTN | input | TCELL73:IMUX_B2 |
| Q1S_RESPTIMEOUT0 | output | TCELL78:OUT_F6 |
| Q1S_RESPTIMEOUT1 | output | TCELL79:OUT_Q7 |
| Q1S_RESPTIMEOUT10 | output | TCELL81:OUT_Q4 |
| Q1S_RESPTIMEOUT11 | output | TCELL81:OUT_Q6 |
| Q1S_RESPTIMEOUT12 | output | TCELL81:OUT_Q7 |
| Q1S_RESPTIMEOUT13 | output | TCELL81:OUT_Q5 |
| Q1S_RESPTIMEOUT14 | output | TCELL81:OUT_Q3 |
| Q1S_RESPTIMEOUT15 | output | TCELL81:OUT_Q0 |
| Q1S_RESPTIMEOUT16 | output | TCELL80:OUT_F3 |
| Q1S_RESPTIMEOUT17 | output | TCELL79:OUT_F3 |
| Q1S_RESPTIMEOUT18 | output | TCELL80:OUT_Q3 |
| Q1S_RESPTIMEOUT19 | output | TCELL80:OUT_Q2 |
| Q1S_RESPTIMEOUT2 | output | TCELL79:OUT_F5 |
| Q1S_RESPTIMEOUT20 | output | TCELL80:OUT_Q1 |
| Q1S_RESPTIMEOUT21 | output | TCELL79:OUT_F6 |
| Q1S_RESPTIMEOUT22 | output | TCELL79:OUT_F1 |
| Q1S_RESPTIMEOUT23 | output | TCELL79:OUT_F0 |
| Q1S_RESPTIMEOUT3 | output | TCELL80:OUT_Q5 |
| Q1S_RESPTIMEOUT4 | output | TCELL80:OUT_F5 |
| Q1S_RESPTIMEOUT5 | output | TCELL80:OUT_F1 |
| Q1S_RESPTIMEOUT6 | output | TCELL80:OUT_F0 |
| Q1S_RESPTIMEOUT7 | output | TCELL80:OUT_Q6 |
| Q1S_RESPTIMEOUT8 | output | TCELL80:OUT_F6 |
| Q1S_RESPTIMEOUT9 | output | TCELL81:OUT_Q2 |
| Q1S_RIOCLK | input | TCELL83:IMUX_CLK0_DELAY |
| Q1S_RIORSTN | input | TCELL83:IMUX_LSR1 |
| Q1S_RLNKBEATS0 | output | TCELL90:OUT_F4 |
| Q1S_RLNKBEATS1 | output | TCELL90:OUT_F3 |
| Q1S_RLNKBEATS2 | output | TCELL90:OUT_F2 |
| Q1S_RLNKBEATS3 | output | TCELL90:OUT_F1 |
| Q1S_RLNKBEATS4 | output | TCELL90:OUT_F0 |
| Q1S_RLNKBEATS5 | output | TCELL90:OUT_Q7 |
| Q1S_RLNKBEATS6 | output | TCELL90:OUT_Q6 |
| Q1S_RLNKBEATS7 | output | TCELL90:OUT_Q5 |
| Q1S_RLNKD0 | output | TCELL95:OUT_Q2 |
| Q1S_RLNKD1 | output | TCELL95:OUT_Q1 |
| Q1S_RLNKD10 | output | TCELL94:OUT_F0 |
| Q1S_RLNKD11 | output | TCELL94:OUT_Q5 |
| Q1S_RLNKD12 | output | TCELL94:OUT_Q4 |
| Q1S_RLNKD13 | output | TCELL94:OUT_Q3 |
| Q1S_RLNKD14 | output | TCELL94:OUT_Q2 |
| Q1S_RLNKD15 | output | TCELL94:OUT_Q0 |
| Q1S_RLNKD16 | output | TCELL93:OUT_F7 |
| Q1S_RLNKD17 | output | TCELL93:OUT_F6 |
| Q1S_RLNKD18 | output | TCELL93:OUT_F5 |
| Q1S_RLNKD19 | output | TCELL93:OUT_F4 |
| Q1S_RLNKD2 | output | TCELL95:OUT_Q0 |
| Q1S_RLNKD20 | output | TCELL93:OUT_F3 |
| Q1S_RLNKD21 | output | TCELL93:OUT_F2 |
| Q1S_RLNKD22 | output | TCELL93:OUT_F1 |
| Q1S_RLNKD23 | output | TCELL93:OUT_F0 |
| Q1S_RLNKD24 | output | TCELL93:OUT_Q7 |
| Q1S_RLNKD25 | output | TCELL93:OUT_Q6 |
| Q1S_RLNKD26 | output | TCELL93:OUT_Q5 |
| Q1S_RLNKD27 | output | TCELL93:OUT_Q4 |
| Q1S_RLNKD28 | output | TCELL93:OUT_Q3 |
| Q1S_RLNKD29 | output | TCELL93:OUT_Q2 |
| Q1S_RLNKD3 | output | TCELL94:OUT_Q7 |
| Q1S_RLNKD30 | output | TCELL93:OUT_Q1 |
| Q1S_RLNKD31 | output | TCELL92:OUT_F6 |
| Q1S_RLNKD32 | output | TCELL92:OUT_F5 |
| Q1S_RLNKD33 | output | TCELL92:OUT_F4 |
| Q1S_RLNKD34 | output | TCELL92:OUT_F3 |
| Q1S_RLNKD35 | output | TCELL92:OUT_F2 |
| Q1S_RLNKD36 | output | TCELL92:OUT_F1 |
| Q1S_RLNKD37 | output | TCELL92:OUT_F0 |
| Q1S_RLNKD38 | output | TCELL92:OUT_Q7 |
| Q1S_RLNKD39 | output | TCELL92:OUT_Q6 |
| Q1S_RLNKD4 | output | TCELL94:OUT_Q6 |
| Q1S_RLNKD40 | output | TCELL92:OUT_Q5 |
| Q1S_RLNKD41 | output | TCELL92:OUT_Q4 |
| Q1S_RLNKD42 | output | TCELL92:OUT_Q3 |
| Q1S_RLNKD43 | output | TCELL92:OUT_Q2 |
| Q1S_RLNKD44 | output | TCELL92:OUT_Q1 |
| Q1S_RLNKD45 | output | TCELL92:OUT_Q0 |
| Q1S_RLNKD46 | output | TCELL91:OUT_F7 |
| Q1S_RLNKD47 | output | TCELL91:OUT_F6 |
| Q1S_RLNKD48 | output | TCELL91:OUT_F5 |
| Q1S_RLNKD49 | output | TCELL91:OUT_F4 |
| Q1S_RLNKD5 | output | TCELL94:OUT_F5 |
| Q1S_RLNKD50 | output | TCELL91:OUT_F3 |
| Q1S_RLNKD51 | output | TCELL91:OUT_F2 |
| Q1S_RLNKD52 | output | TCELL91:OUT_F1 |
| Q1S_RLNKD53 | output | TCELL91:OUT_F0 |
| Q1S_RLNKD54 | output | TCELL91:OUT_Q7 |
| Q1S_RLNKD55 | output | TCELL91:OUT_Q5 |
| Q1S_RLNKD56 | output | TCELL91:OUT_Q4 |
| Q1S_RLNKD57 | output | TCELL91:OUT_Q3 |
| Q1S_RLNKD58 | output | TCELL91:OUT_Q2 |
| Q1S_RLNKD59 | output | TCELL91:OUT_Q1 |
| Q1S_RLNKD6 | output | TCELL94:OUT_F4 |
| Q1S_RLNKD60 | output | TCELL91:OUT_Q0 |
| Q1S_RLNKD61 | output | TCELL90:OUT_F7 |
| Q1S_RLNKD62 | output | TCELL90:OUT_F6 |
| Q1S_RLNKD63 | output | TCELL90:OUT_F5 |
| Q1S_RLNKD7 | output | TCELL94:OUT_F3 |
| Q1S_RLNKD8 | output | TCELL94:OUT_F2 |
| Q1S_RLNKD9 | output | TCELL94:OUT_F1 |
| Q1S_RLNKDSTDSCN | input | TCELL84:IMUX_D6 |
| Q1S_RLNKDSTRDYN | input | TCELL83:IMUX_A7 |
| Q1S_RLNKEOFN | output | TCELL95:OUT_F1 |
| Q1S_RLNKREM0 | output | TCELL95:OUT_Q5 |
| Q1S_RLNKREM1 | output | TCELL95:OUT_Q4 |
| Q1S_RLNKREM2 | output | TCELL95:OUT_Q3 |
| Q1S_RLNKSOFN | output | TCELL95:OUT_F2 |
| Q1S_RLNKSRCRDYN | output | TCELL95:OUT_F3 |
| Q1S_RXINITN | output | TCELL83:OUT_F6 |
| Q1S_RXPFORCERETRYN | input | TCELL73:IMUX_B3 |
| Q1S_RXSYNCCTRL0 | input | TCELL81:IMUX_D5 |
| Q1S_RXSYNCCTRL1 | input | TCELL81:IMUX_D2 |
| Q1S_SOFTRSTN | input | TCELL82:IMUX_LSR0 |
| Q1S_STATUS0 | output | TCELL83:OUT_F1 |
| Q1S_STATUS1 | output | TCELL83:OUT_Q0 |
| Q1S_STATUS10 | output | TCELL76:OUT_Q5 |
| Q1S_STATUS11 | output | TCELL75:OUT_F4 |
| Q1S_STATUS12 | output | TCELL82:OUT_F5 |
| Q1S_STATUS13 | output | TCELL84:OUT_Q4 |
| Q1S_STATUS14 | output | TCELL81:OUT_F0 |
| Q1S_STATUS15 | output | TCELL94:OUT_F6 |
| Q1S_STATUS16 | output | TCELL80:OUT_F2 |
| Q1S_STATUS17 | output | TCELL77:OUT_F5 |
| Q1S_STATUS18 | output | TCELL83:OUT_Q7 |
| Q1S_STATUS19 | output | TCELL83:OUT_F3 |
| Q1S_STATUS2 | output | TCELL83:OUT_Q4 |
| Q1S_STATUS20 | output | TCELL78:OUT_F0 |
| Q1S_STATUS21 | output | TCELL84:OUT_F0 |
| Q1S_STATUS3 | output | TCELL82:OUT_F4 |
| Q1S_STATUS4 | output | TCELL83:OUT_Q2 |
| Q1S_STATUS5 | output | TCELL83:OUT_F0 |
| Q1S_STATUS6 | output | TCELL82:OUT_F2 |
| Q1S_STATUS7 | output | TCELL83:OUT_F2 |
| Q1S_STATUS8 | output | TCELL82:OUT_F3 |
| Q1S_STATUS9 | output | TCELL93:OUT_Q0 |
| Q1S_SYSRSTIN | input | TCELL82:IMUX_LSR1 |
| Q1S_SYSRSTON | output | TCELL80:OUT_Q4 |
| Q1S_TIMBISTBANKSEL0 | input | TCELL72:IMUX_D6 |
| Q1S_TIMBISTBANKSEL1 | input | TCELL72:IMUX_C5 |
| Q1S_TIMBISTBANKSEL2 | input | TCELL72:IMUX_C2 |
| Q1S_TIMBISTBANKSEL3 | input | TCELL72:IMUX_D7 |
| Q1S_TIMBISTMODE | input | TCELL72:IMUX_B5 |
| Q1S_TIMBISTRA0 | input | TCELL72:IMUX_C3 |
| Q1S_TIMBISTRA1 | input | TCELL72:IMUX_C4 |
| Q1S_TIMBISTRA2 | input | TCELL72:IMUX_D4 |
| Q1S_TIMBISTRA3 | input | TCELL72:IMUX_D3 |
| Q1S_TIMBISTRA4 | input | TCELL71:IMUX_A5 |
| Q1S_TIMBISTRA5 | input | TCELL71:IMUX_A2 |
| Q1S_TIMBISTRA6 | input | TCELL71:IMUX_B4 |
| Q1S_TIMBISTRA7 | input | TCELL71:IMUX_C5 |
| Q1S_TIMBISTRE | input | TCELL72:IMUX_B2 |
| Q1S_TIMBISTSDI0 | input | TCELL71:IMUX_D3 |
| Q1S_TIMBISTSDI1 | input | TCELL70:IMUX_A5 |
| Q1S_TIMBISTSDI10 | input | TCELL71:IMUX_D5 |
| Q1S_TIMBISTSDI11 | input | TCELL71:IMUX_B5 |
| Q1S_TIMBISTSDI12 | input | TCELL71:IMUX_A3 |
| Q1S_TIMBISTSDI13 | input | TCELL72:IMUX_D5 |
| Q1S_TIMBISTSDI14 | input | TCELL72:IMUX_C6 |
| Q1S_TIMBISTSDI15 | input | TCELL72:IMUX_C7 |
| Q1S_TIMBISTSDI16 | input | TCELL72:IMUX_B4 |
| Q1S_TIMBISTSDI17 | input | TCELL72:IMUX_A3 |
| Q1S_TIMBISTSDI18 | input | TCELL73:IMUX_D2 |
| Q1S_TIMBISTSDI19 | input | TCELL73:IMUX_D3 |
| Q1S_TIMBISTSDI2 | input | TCELL70:IMUX_A3 |
| Q1S_TIMBISTSDI20 | input | TCELL73:IMUX_D5 |
| Q1S_TIMBISTSDI21 | input | TCELL73:IMUX_D6 |
| Q1S_TIMBISTSDI22 | input | TCELL73:IMUX_C2 |
| Q1S_TIMBISTSDI23 | input | TCELL73:IMUX_C3 |
| Q1S_TIMBISTSDI24 | input | TCELL73:IMUX_C4 |
| Q1S_TIMBISTSDI25 | input | TCELL73:IMUX_C6 |
| Q1S_TIMBISTSDI26 | input | TCELL73:IMUX_C7 |
| Q1S_TIMBISTSDI27 | input | TCELL73:IMUX_C5 |
| Q1S_TIMBISTSDI28 | input | TCELL73:IMUX_D7 |
| Q1S_TIMBISTSDI29 | input | TCELL73:IMUX_D4 |
| Q1S_TIMBISTSDI3 | input | TCELL70:IMUX_B5 |
| Q1S_TIMBISTSDI30 | input | TCELL72:IMUX_A7 |
| Q1S_TIMBISTSDI31 | input | TCELL72:IMUX_A6 |
| Q1S_TIMBISTSDI32 | input | TCELL72:IMUX_A4 |
| Q1S_TIMBISTSDI33 | input | TCELL72:IMUX_A2 |
| Q1S_TIMBISTSDI34 | input | TCELL72:IMUX_B7 |
| Q1S_TIMBISTSDI35 | input | TCELL72:IMUX_B6 |
| Q1S_TIMBISTSDI4 | input | TCELL70:IMUX_B2 |
| Q1S_TIMBISTSDI5 | input | TCELL70:IMUX_D2 |
| Q1S_TIMBISTSDI6 | input | TCELL69:IMUX_A7 |
| Q1S_TIMBISTSDI7 | input | TCELL70:IMUX_C3 |
| Q1S_TIMBISTSDI8 | input | TCELL70:IMUX_A6 |
| Q1S_TIMBISTSDI9 | input | TCELL70:IMUX_A7 |
| Q1S_TIMBISTWA0 | input | TCELL71:IMUX_C4 |
| Q1S_TIMBISTWA1 | input | TCELL71:IMUX_C2 |
| Q1S_TIMBISTWA2 | input | TCELL71:IMUX_C3 |
| Q1S_TIMBISTWA3 | input | TCELL71:IMUX_B3 |
| Q1S_TIMBISTWA4 | input | TCELL71:IMUX_D4 |
| Q1S_TIMBISTWA5 | input | TCELL71:IMUX_B2 |
| Q1S_TIMBISTWA6 | input | TCELL71:IMUX_A4 |
| Q1S_TIMBISTWA7 | input | TCELL72:IMUX_D2 |
| Q1S_TIMBISTWE | input | TCELL72:IMUX_B3 |
| Q1S_TISCANCLK | input | TCELL82:IMUX_CLK1_DELAY |
| Q1S_TISCANENA | input | TCELL81:IMUX_LSR0 |
| Q1S_TISCANI0 | input | TCELL77:IMUX_CE2 |
| Q1S_TISCANI1 | input | TCELL84:IMUX_CE2 |
| Q1S_TISCANI10 | input | TCELL78:IMUX_CE1 |
| Q1S_TISCANI11 | input | TCELL79:IMUX_CE1 |
| Q1S_TISCANI12 | input | TCELL79:IMUX_CE0 |
| Q1S_TISCANI13 | input | TCELL78:IMUX_CE2 |
| Q1S_TISCANI14 | input | TCELL82:IMUX_CE1 |
| Q1S_TISCANI15 | input | TCELL84:IMUX_CE3 |
| Q1S_TISCANI16 | input | TCELL84:IMUX_CE1 |
| Q1S_TISCANI17 | input | TCELL82:IMUX_CE2 |
| Q1S_TISCANI18 | input | TCELL83:IMUX_CE2 |
| Q1S_TISCANI19 | input | TCELL84:IMUX_CE0 |
| Q1S_TISCANI2 | input | TCELL77:IMUX_CE1 |
| Q1S_TISCANI20 | input | TCELL82:IMUX_CE0 |
| Q1S_TISCANI21 | input | TCELL79:IMUX_CE3 |
| Q1S_TISCANI22 | input | TCELL81:IMUX_CE3 |
| Q1S_TISCANI23 | input | TCELL80:IMUX_CE0 |
| Q1S_TISCANI24 | input | TCELL81:IMUX_CE2 |
| Q1S_TISCANI25 | input | TCELL80:IMUX_CE1 |
| Q1S_TISCANI26 | input | TCELL81:IMUX_CE1 |
| Q1S_TISCANI27 | input | TCELL81:IMUX_CE0 |
| Q1S_TISCANI28 | input | TCELL80:IMUX_CE2 |
| Q1S_TISCANI29 | input | TCELL80:IMUX_CE3 |
| Q1S_TISCANI3 | input | TCELL79:IMUX_CE2 |
| Q1S_TISCANI4 | input | TCELL83:IMUX_CE0 |
| Q1S_TISCANI5 | input | TCELL82:IMUX_CE3 |
| Q1S_TISCANI6 | input | TCELL78:IMUX_CE3 |
| Q1S_TISCANI7 | input | TCELL83:IMUX_CE3 |
| Q1S_TISCANI8 | input | TCELL83:IMUX_CE1 |
| Q1S_TISCANI9 | input | TCELL78:IMUX_CE0 |
| Q1S_TISCANMODE | input | TCELL78:IMUX_LSR1 |
| Q1S_TISCANO0 | output | TCELL64:OUT_F3 |
| Q1S_TISCANO1 | output | TCELL94:OUT_F7 |
| Q1S_TISCANO10 | output | TCELL71:OUT_Q4 |
| Q1S_TISCANO11 | output | TCELL70:OUT_Q2 |
| Q1S_TISCANO12 | output | TCELL62:OUT_Q6 |
| Q1S_TISCANO13 | output | TCELL58:OUT_F2 |
| Q1S_TISCANO14 | output | TCELL64:OUT_Q3 |
| Q1S_TISCANO15 | output | TCELL75:OUT_F1 |
| Q1S_TISCANO16 | output | TCELL91:OUT_Q6 |
| Q1S_TISCANO17 | output | TCELL78:OUT_F2 |
| Q1S_TISCANO18 | output | TCELL84:OUT_Q3 |
| Q1S_TISCANO19 | output | TCELL75:OUT_F2 |
| Q1S_TISCANO2 | output | TCELL95:OUT_F4 |
| Q1S_TISCANO20 | output | TCELL82:OUT_Q7 |
| Q1S_TISCANO21 | output | TCELL82:OUT_F0 |
| Q1S_TISCANO22 | output | TCELL82:OUT_F1 |
| Q1S_TISCANO23 | output | TCELL82:OUT_F6 |
| Q1S_TISCANO24 | output | TCELL83:OUT_Q3 |
| Q1S_TISCANO25 | output | TCELL83:OUT_Q5 |
| Q1S_TISCANO26 | output | TCELL83:OUT_Q6 |
| Q1S_TISCANO27 | output | TCELL83:OUT_F5 |
| Q1S_TISCANO28 | output | TCELL84:OUT_Q1 |
| Q1S_TISCANO29 | output | TCELL84:OUT_Q6 |
| Q1S_TISCANO3 | output | TCELL78:OUT_Q3 |
| Q1S_TISCANO4 | output | TCELL78:OUT_F1 |
| Q1S_TISCANO5 | output | TCELL68:OUT_Q2 |
| Q1S_TISCANO6 | output | TCELL81:OUT_F2 |
| Q1S_TISCANO7 | output | TCELL81:OUT_F6 |
| Q1S_TISCANO8 | output | TCELL82:OUT_Q2 |
| Q1S_TISCANO9 | output | TCELL58:OUT_Q6 |
| Q1S_TISCANRSTN | input | TCELL78:IMUX_LSR0 |
| Q1S_TLNKD0 | input | TCELL84:IMUX_A4 |
| Q1S_TLNKD1 | input | TCELL84:IMUX_C7 |
| Q1S_TLNKD10 | input | TCELL84:IMUX_B2 |
| Q1S_TLNKD11 | input | TCELL84:IMUX_A7 |
| Q1S_TLNKD12 | input | TCELL84:IMUX_C5 |
| Q1S_TLNKD13 | input | TCELL84:IMUX_D3 |
| Q1S_TLNKD14 | input | TCELL83:IMUX_C6 |
| Q1S_TLNKD15 | input | TCELL84:IMUX_D2 |
| Q1S_TLNKD16 | input | TCELL84:IMUX_C6 |
| Q1S_TLNKD17 | input | TCELL83:IMUX_A2 |
| Q1S_TLNKD18 | input | TCELL84:IMUX_C3 |
| Q1S_TLNKD19 | input | TCELL83:IMUX_B2 |
| Q1S_TLNKD2 | input | TCELL84:IMUX_B7 |
| Q1S_TLNKD20 | input | TCELL84:IMUX_C2 |
| Q1S_TLNKD21 | input | TCELL83:IMUX_A6 |
| Q1S_TLNKD22 | input | TCELL83:IMUX_C5 |
| Q1S_TLNKD23 | input | TCELL83:IMUX_C3 |
| Q1S_TLNKD24 | input | TCELL83:IMUX_C2 |
| Q1S_TLNKD25 | input | TCELL83:IMUX_D7 |
| Q1S_TLNKD26 | input | TCELL83:IMUX_B5 |
| Q1S_TLNKD27 | input | TCELL83:IMUX_D6 |
| Q1S_TLNKD28 | input | TCELL83:IMUX_C4 |
| Q1S_TLNKD29 | input | TCELL83:IMUX_B7 |
| Q1S_TLNKD3 | input | TCELL84:IMUX_A5 |
| Q1S_TLNKD30 | input | TCELL83:IMUX_A5 |
| Q1S_TLNKD31 | input | TCELL83:IMUX_B3 |
| Q1S_TLNKD32 | input | TCELL83:IMUX_A4 |
| Q1S_TLNKD33 | input | TCELL83:IMUX_B6 |
| Q1S_TLNKD34 | input | TCELL83:IMUX_B4 |
| Q1S_TLNKD35 | input | TCELL83:IMUX_D5 |
| Q1S_TLNKD36 | input | TCELL83:IMUX_D4 |
| Q1S_TLNKD37 | input | TCELL83:IMUX_D3 |
| Q1S_TLNKD38 | input | TCELL83:IMUX_D2 |
| Q1S_TLNKD39 | input | TCELL82:IMUX_A7 |
| Q1S_TLNKD4 | input | TCELL84:IMUX_A6 |
| Q1S_TLNKD40 | input | TCELL82:IMUX_A6 |
| Q1S_TLNKD41 | input | TCELL82:IMUX_A5 |
| Q1S_TLNKD42 | input | TCELL82:IMUX_A4 |
| Q1S_TLNKD43 | input | TCELL82:IMUX_A3 |
| Q1S_TLNKD44 | input | TCELL82:IMUX_A2 |
| Q1S_TLNKD45 | input | TCELL82:IMUX_B7 |
| Q1S_TLNKD46 | input | TCELL82:IMUX_B6 |
| Q1S_TLNKD47 | input | TCELL82:IMUX_B5 |
| Q1S_TLNKD48 | input | TCELL82:IMUX_B4 |
| Q1S_TLNKD49 | input | TCELL82:IMUX_B3 |
| Q1S_TLNKD5 | input | TCELL84:IMUX_D4 |
| Q1S_TLNKD50 | input | TCELL82:IMUX_B2 |
| Q1S_TLNKD51 | input | TCELL82:IMUX_C7 |
| Q1S_TLNKD52 | input | TCELL82:IMUX_C6 |
| Q1S_TLNKD53 | input | TCELL82:IMUX_C5 |
| Q1S_TLNKD54 | input | TCELL82:IMUX_C4 |
| Q1S_TLNKD55 | input | TCELL82:IMUX_C3 |
| Q1S_TLNKD56 | input | TCELL82:IMUX_C2 |
| Q1S_TLNKD57 | input | TCELL82:IMUX_D7 |
| Q1S_TLNKD58 | input | TCELL82:IMUX_D6 |
| Q1S_TLNKD59 | input | TCELL82:IMUX_D5 |
| Q1S_TLNKD6 | input | TCELL83:IMUX_A3 |
| Q1S_TLNKD60 | input | TCELL82:IMUX_D4 |
| Q1S_TLNKD61 | input | TCELL82:IMUX_D3 |
| Q1S_TLNKD62 | input | TCELL82:IMUX_D2 |
| Q1S_TLNKD63 | input | TCELL81:IMUX_A7 |
| Q1S_TLNKD7 | input | TCELL84:IMUX_B5 |
| Q1S_TLNKD8 | input | TCELL84:IMUX_B4 |
| Q1S_TLNKD9 | input | TCELL84:IMUX_B3 |
| Q1S_TLNKDSTRDYN | output | TCELL95:OUT_F0 |
| Q1S_TLNKEOFN | input | TCELL84:IMUX_D5 |
| Q1S_TLNKREM0 | input | TCELL84:IMUX_A3 |
| Q1S_TLNKREM1 | input | TCELL84:IMUX_A2 |
| Q1S_TLNKREM2 | input | TCELL83:IMUX_C7 |
| Q1S_TLNKSOFN | input | TCELL84:IMUX_D7 |
| Q1S_TLNKSRCDSCN | input | TCELL84:IMUX_C4 |
| Q1S_TLNKSRCRDYN | input | TCELL84:IMUX_B6 |
| Q1S_TOMBISTDO0 | output | TCELL75:OUT_F3 |
| Q1S_TOMBISTDO1 | output | TCELL69:OUT_F3 |
| Q1S_TOMBISTDO10 | output | TCELL66:OUT_Q5 |
| Q1S_TOMBISTDO11 | output | TCELL66:OUT_Q4 |
| Q1S_TOMBISTDO12 | output | TCELL66:OUT_F2 |
| Q1S_TOMBISTDO13 | output | TCELL66:OUT_F3 |
| Q1S_TOMBISTDO14 | output | TCELL67:OUT_Q3 |
| Q1S_TOMBISTDO15 | output | TCELL67:OUT_Q5 |
| Q1S_TOMBISTDO16 | output | TCELL67:OUT_F5 |
| Q1S_TOMBISTDO17 | output | TCELL68:OUT_Q0 |
| Q1S_TOMBISTDO18 | output | TCELL68:OUT_Q1 |
| Q1S_TOMBISTDO19 | output | TCELL68:OUT_Q5 |
| Q1S_TOMBISTDO2 | output | TCELL68:OUT_Q6 |
| Q1S_TOMBISTDO20 | output | TCELL68:OUT_Q4 |
| Q1S_TOMBISTDO21 | output | TCELL68:OUT_F1 |
| Q1S_TOMBISTDO22 | output | TCELL68:OUT_F0 |
| Q1S_TOMBISTDO23 | output | TCELL68:OUT_F2 |
| Q1S_TOMBISTDO24 | output | TCELL68:OUT_F5 |
| Q1S_TOMBISTDO25 | output | TCELL69:OUT_Q4 |
| Q1S_TOMBISTDO26 | output | TCELL73:OUT_F4 |
| Q1S_TOMBISTDO27 | output | TCELL75:OUT_Q1 |
| Q1S_TOMBISTDO28 | output | TCELL75:OUT_Q3 |
| Q1S_TOMBISTDO29 | output | TCELL75:OUT_F0 |
| Q1S_TOMBISTDO3 | output | TCELL67:OUT_F7 |
| Q1S_TOMBISTDO30 | output | TCELL75:OUT_Q6 |
| Q1S_TOMBISTDO31 | output | TCELL75:OUT_Q7 |
| Q1S_TOMBISTDO32 | output | TCELL75:OUT_Q5 |
| Q1S_TOMBISTDO33 | output | TCELL75:OUT_Q4 |
| Q1S_TOMBISTDO34 | output | TCELL75:OUT_Q2 |
| Q1S_TOMBISTDO35 | output | TCELL74:OUT_Q4 |
| Q1S_TOMBISTDO4 | output | TCELL67:OUT_Q0 |
| Q1S_TOMBISTDO5 | output | TCELL66:OUT_Q6 |
| Q1S_TOMBISTDO6 | output | TCELL65:OUT_F3 |
| Q1S_TOMBISTDO7 | output | TCELL65:OUT_Q1 |
| Q1S_TOMBISTDO8 | output | TCELL64:OUT_F6 |
| Q1S_TOMBISTDO9 | output | TCELL65:OUT_F4 |
| Q1S_TPORTCHARISK0 | input | TCELL77:IMUX_C2 |
| Q1S_TPORTCHARISK1 | input | TCELL76:IMUX_A2 |
| Q1S_TPORTCHARISK2 | input | TCELL76:IMUX_A3 |
| Q1S_TPORTCHARISK3 | input | TCELL77:IMUX_C5 |
| Q1S_TPORTCHARISK4 | input | TCELL76:IMUX_B6 |
| Q1S_TPORTCHARISK5 | input | TCELL77:IMUX_B2 |
| Q1S_TPORTCHARISK6 | input | TCELL77:IMUX_C3 |
| Q1S_TPORTCHARISK7 | input | TCELL77:IMUX_B3 |
| Q1S_TPORTENABLEN | input | TCELL81:IMUX_C5 |
| Q1S_TPORTTDI0 | input | TCELL74:IMUX_D4 |
| Q1S_TPORTTDI1 | input | TCELL75:IMUX_B5 |
| Q1S_TPORTTDI10 | input | TCELL73:IMUX_A4 |
| Q1S_TPORTTDI11 | input | TCELL74:IMUX_D5 |
| Q1S_TPORTTDI12 | input | TCELL73:IMUX_A5 |
| Q1S_TPORTTDI13 | input | TCELL76:IMUX_C2 |
| Q1S_TPORTTDI14 | input | TCELL76:IMUX_D2 |
| Q1S_TPORTTDI15 | input | TCELL76:IMUX_B7 |
| Q1S_TPORTTDI16 | input | TCELL74:IMUX_D6 |
| Q1S_TPORTTDI17 | input | TCELL75:IMUX_B4 |
| Q1S_TPORTTDI18 | input | TCELL73:IMUX_A2 |
| Q1S_TPORTTDI19 | input | TCELL73:IMUX_B4 |
| Q1S_TPORTTDI2 | input | TCELL73:IMUX_A6 |
| Q1S_TPORTTDI20 | input | TCELL73:IMUX_B6 |
| Q1S_TPORTTDI21 | input | TCELL75:IMUX_A3 |
| Q1S_TPORTTDI22 | input | TCELL76:IMUX_C5 |
| Q1S_TPORTTDI23 | input | TCELL75:IMUX_A7 |
| Q1S_TPORTTDI24 | input | TCELL74:IMUX_B4 |
| Q1S_TPORTTDI25 | input | TCELL75:IMUX_B6 |
| Q1S_TPORTTDI26 | input | TCELL74:IMUX_A6 |
| Q1S_TPORTTDI27 | input | TCELL74:IMUX_B7 |
| Q1S_TPORTTDI28 | input | TCELL74:IMUX_C5 |
| Q1S_TPORTTDI29 | input | TCELL75:IMUX_C4 |
| Q1S_TPORTTDI3 | input | TCELL73:IMUX_A3 |
| Q1S_TPORTTDI30 | input | TCELL75:IMUX_A4 |
| Q1S_TPORTTDI31 | input | TCELL76:IMUX_B2 |
| Q1S_TPORTTDI32 | input | TCELL76:IMUX_D6 |
| Q1S_TPORTTDI33 | input | TCELL75:IMUX_A6 |
| Q1S_TPORTTDI34 | input | TCELL75:IMUX_D6 |
| Q1S_TPORTTDI35 | input | TCELL74:IMUX_B6 |
| Q1S_TPORTTDI36 | input | TCELL74:IMUX_A5 |
| Q1S_TPORTTDI37 | input | TCELL76:IMUX_D4 |
| Q1S_TPORTTDI38 | input | TCELL76:IMUX_C6 |
| Q1S_TPORTTDI39 | input | TCELL76:IMUX_C4 |
| Q1S_TPORTTDI4 | input | TCELL73:IMUX_A7 |
| Q1S_TPORTTDI40 | input | TCELL75:IMUX_D3 |
| Q1S_TPORTTDI41 | input | TCELL76:IMUX_D5 |
| Q1S_TPORTTDI42 | input | TCELL74:IMUX_A4 |
| Q1S_TPORTTDI43 | input | TCELL74:IMUX_C6 |
| Q1S_TPORTTDI44 | input | TCELL75:IMUX_D7 |
| Q1S_TPORTTDI45 | input | TCELL75:IMUX_A2 |
| Q1S_TPORTTDI46 | input | TCELL75:IMUX_B2 |
| Q1S_TPORTTDI47 | input | TCELL75:IMUX_B3 |
| Q1S_TPORTTDI48 | input | TCELL74:IMUX_D7 |
| Q1S_TPORTTDI49 | input | TCELL74:IMUX_C7 |
| Q1S_TPORTTDI5 | input | TCELL75:IMUX_A5 |
| Q1S_TPORTTDI50 | input | TCELL73:IMUX_B5 |
| Q1S_TPORTTDI51 | input | TCELL75:IMUX_D2 |
| Q1S_TPORTTDI52 | input | TCELL74:IMUX_C4 |
| Q1S_TPORTTDI53 | input | TCELL76:IMUX_B5 |
| Q1S_TPORTTDI54 | input | TCELL75:IMUX_C5 |
| Q1S_TPORTTDI55 | input | TCELL75:IMUX_C2 |
| Q1S_TPORTTDI56 | input | TCELL75:IMUX_D4 |
| Q1S_TPORTTDI57 | input | TCELL75:IMUX_C7 |
| Q1S_TPORTTDI58 | input | TCELL74:IMUX_A7 |
| Q1S_TPORTTDI59 | input | TCELL74:IMUX_B5 |
| Q1S_TPORTTDI6 | input | TCELL76:IMUX_D3 |
| Q1S_TPORTTDI60 | input | TCELL75:IMUX_C3 |
| Q1S_TPORTTDI61 | input | TCELL75:IMUX_C6 |
| Q1S_TPORTTDI62 | input | TCELL75:IMUX_B7 |
| Q1S_TPORTTDI63 | input | TCELL76:IMUX_C3 |
| Q1S_TPORTTDI7 | input | TCELL76:IMUX_D7 |
| Q1S_TPORTTDI8 | input | TCELL75:IMUX_D5 |
| Q1S_TPORTTDI9 | input | TCELL76:IMUX_C7 |
| Q1S_TXENQUEUEFLOWN0 | output | TCELL82:OUT_Q6 |
| Q1S_TXENQUEUEFLOWN1 | output | TCELL82:OUT_Q4 |
| Q1S_TXENQUEUEFLOWN2 | output | TCELL82:OUT_Q0 |
| Q1S_TXENQUEUEFLOWN3 | output | TCELL82:OUT_Q1 |
| Q1S_TXFLOWCTRLSTATE0 | output | TCELL82:OUT_F7 |
| Q1S_TXFLOWCTRLSTATE1 | output | TCELL83:OUT_Q1 |
| Q1S_TXFLOWCTRLSTATE2 | output | TCELL84:OUT_Q0 |
| Q1S_TXFLOWCTRLSTATE3 | output | TCELL83:OUT_F4 |
| Q1S_TXFLOWCTRLSTATE4 | output | TCELL84:OUT_Q5 |
| Q1S_TXINITN | output | TCELL83:OUT_F7 |
| Q1S_TXLANESILENCECH0 | output | TCELL78:OUT_Q4 |
| Q1S_TXLANESILENCECH1 | output | TCELL77:OUT_Q4 |
| Q1S_TXLANESILENCECH2 | output | TCELL77:OUT_F4 |
| Q1S_TXLANESILENCECH3 | output | TCELL77:OUT_Q5 |
| Q1S_TXSYNCCTRL0 | input | TCELL81:IMUX_C2 |
| Q1S_TXSYNCCTRL1 | input | TCELL81:IMUX_D7 |
| Q1S_WM00 | input | TCELL81:IMUX_B4 |
| Q1S_WM01 | input | TCELL81:IMUX_B5 |
| Q1S_WM02 | input | TCELL81:IMUX_C7 |
| Q1S_WM03 | input | TCELL81:IMUX_A3 |
| Q1S_WM10 | input | TCELL81:IMUX_B3 |
| Q1S_WM11 | input | TCELL81:IMUX_A2 |
| Q1S_WM12 | input | TCELL81:IMUX_B6 |
| Q1S_WM13 | input | TCELL81:IMUX_B2 |
| Q1S_WM20 | input | TCELL81:IMUX_C6 |
| Q1S_WM21 | input | TCELL81:IMUX_A5 |
| Q1S_WM22 | input | TCELL81:IMUX_A4 |
| Q1S_WM23 | input | TCELL81:IMUX_B7 |
| Q1_FCDFECOEFF0_0 | input | TCELL111:IMUX_A5 |
| Q1_FCDFECOEFF0_1 | input | TCELL111:IMUX_A6 |
| Q1_FCDFECOEFF0_2 | input | TCELL111:IMUX_A7 |
| Q1_FCDFECOEFF0_3 | input | TCELL112:IMUX_D2 |
| Q1_FCDFECOEFF0_4 | input | TCELL112:IMUX_D3 |
| Q1_FCDFECOEFF0_5 | input | TCELL112:IMUX_D4 |
| Q1_FCDFECOEFF0_6 | input | TCELL112:IMUX_D5 |
| Q1_FCDFECOEFF0_7 | input | TCELL112:IMUX_D6 |
| Q1_FCDFECOEFF1_0 | input | TCELL111:IMUX_B3 |
| Q1_FCDFECOEFF1_1 | input | TCELL111:IMUX_B4 |
| Q1_FCDFECOEFF1_2 | input | TCELL111:IMUX_B5 |
| Q1_FCDFECOEFF1_3 | input | TCELL111:IMUX_B6 |
| Q1_FCDFECOEFF1_4 | input | TCELL111:IMUX_B7 |
| Q1_FCDFECOEFF1_5 | input | TCELL111:IMUX_A2 |
| Q1_FCDFECOEFF1_6 | input | TCELL111:IMUX_A3 |
| Q1_FCDFECOEFF1_7 | input | TCELL111:IMUX_A4 |
| Q1_FCDFECOEFF2_0 | input | TCELL111:IMUX_D7 |
| Q1_FCDFECOEFF2_1 | input | TCELL111:IMUX_C2 |
| Q1_FCDFECOEFF2_2 | input | TCELL111:IMUX_C3 |
| Q1_FCDFECOEFF2_3 | input | TCELL111:IMUX_C4 |
| Q1_FCDFECOEFF2_4 | input | TCELL111:IMUX_C5 |
| Q1_FCDFECOEFF2_5 | input | TCELL111:IMUX_C6 |
| Q1_FCDFECOEFF2_6 | input | TCELL111:IMUX_C7 |
| Q1_FCDFECOEFF2_7 | input | TCELL111:IMUX_B2 |
| Q1_FCDFECOEFF3_0 | input | TCELL110:IMUX_A5 |
| Q1_FCDFECOEFF3_1 | input | TCELL110:IMUX_A6 |
| Q1_FCDFECOEFF3_2 | input | TCELL110:IMUX_A7 |
| Q1_FCDFECOEFF3_3 | input | TCELL111:IMUX_D2 |
| Q1_FCDFECOEFF3_4 | input | TCELL111:IMUX_D3 |
| Q1_FCDFECOEFF3_5 | input | TCELL111:IMUX_D4 |
| Q1_FCDFECOEFF3_6 | input | TCELL111:IMUX_D5 |
| Q1_FCDFECOEFF3_7 | input | TCELL111:IMUX_D6 |
| Q1_FCDFECOEFF4_0 | input | TCELL110:IMUX_B3 |
| Q1_FCDFECOEFF4_1 | input | TCELL110:IMUX_B4 |
| Q1_FCDFECOEFF4_2 | input | TCELL110:IMUX_B5 |
| Q1_FCDFECOEFF4_3 | input | TCELL110:IMUX_B6 |
| Q1_FCDFECOEFF4_4 | input | TCELL110:IMUX_B7 |
| Q1_FCDFECOEFF4_5 | input | TCELL110:IMUX_A2 |
| Q1_FCDFECOEFF4_6 | input | TCELL110:IMUX_A3 |
| Q1_FCDFECOEFF4_7 | input | TCELL110:IMUX_A4 |
| Q1_FCDFECOEFF5_0 | input | TCELL110:IMUX_D7 |
| Q1_FCDFECOEFF5_1 | input | TCELL110:IMUX_C2 |
| Q1_FCDFECOEFF5_2 | input | TCELL110:IMUX_C3 |
| Q1_FCDFECOEFF5_3 | input | TCELL110:IMUX_C4 |
| Q1_FCDFECOEFF5_4 | input | TCELL110:IMUX_C5 |
| Q1_FCDFECOEFF5_5 | input | TCELL110:IMUX_C6 |
| Q1_FCDFECOEFF5_6 | input | TCELL110:IMUX_C7 |
| Q1_FCDFECOEFF5_7 | input | TCELL110:IMUX_B2 |
| Q1_FCDFESIGN1 | input | TCELL110:IMUX_D2 |
| Q1_FCDFESIGN2 | input | TCELL110:IMUX_D3 |
| Q1_FCDFESIGN3 | input | TCELL110:IMUX_D4 |
| Q1_FCDFESIGN4 | input | TCELL110:IMUX_D5 |
| Q1_FCDFESIGN5 | input | TCELL110:IMUX_D6 |
| Q1_FCMPWRUP | input | TCELL112:IMUX_A6 |
| Q1_FCMRST | input | TCELL113:IMUX_C5 |
| Q1_FCSCANMODE | input | TCELL112:IMUX_C3 |
| Q1_FDDFECHSEL0 | input | TCELL112:IMUX_D7 |
| Q1_FDDFECHSEL1 | input | TCELL112:IMUX_C2 |
| Q1_FDDFEDATA0 | output | TCELL108:OUT_F7 |
| Q1_FDDFEDATA1 | output | TCELL109:OUT_Q0 |
| Q1_FDDFEDATA2 | output | TCELL109:OUT_Q1 |
| Q1_FDDFEDATA3 | output | TCELL109:OUT_Q2 |
| Q1_FDDFEDATA4 | output | TCELL109:OUT_Q3 |
| Q1_FDDFEDATA5 | output | TCELL109:OUT_Q4 |
| Q1_FDDFEDATA6 | output | TCELL109:OUT_Q5 |
| Q1_FDDFEDATA7 | output | TCELL109:OUT_Q6 |
| Q1_FDDFEDATA8 | output | TCELL109:OUT_Q7 |
| Q1_FDDFEDATA9 | output | TCELL109:OUT_F0 |
| Q1_FDDFEERR0 | output | TCELL108:OUT_Q5 |
| Q1_FDDFEERR1 | output | TCELL108:OUT_Q6 |
| Q1_FDDFEERR2 | output | TCELL108:OUT_Q7 |
| Q1_FDDFEERR3 | output | TCELL108:OUT_F0 |
| Q1_FDDFEERR4 | output | TCELL108:OUT_F1 |
| Q1_FDDFEERR5 | output | TCELL108:OUT_F2 |
| Q1_FDDFEERR6 | output | TCELL108:OUT_F3 |
| Q1_FDDFEERR7 | output | TCELL108:OUT_F4 |
| Q1_FDDFEERR8 | output | TCELL108:OUT_F5 |
| Q1_FDDFEERR9 | output | TCELL108:OUT_F6 |
| Q1_FIGRPFBRRCLK0 | input | TCELL99:IMUX_CLK1_DELAY |
| Q1_FIGRPFBRRCLK1 | input | TCELL99:IMUX_CLK0_DELAY |
| Q1_FIGRPFBTWCLK0 | input | TCELL98:IMUX_CLK1_DELAY |
| Q1_FIGRPFBTWCLK1 | input | TCELL98:IMUX_CLK0_DELAY |
| Q1_FIRXTESTCLK | input | TCELL97:IMUX_CLK1_DELAY |
| Q1_FISYNCCLK | input | TCELL97:IMUX_CLK0_DELAY |
| Q1_FITMRCLK | input | TCELL112:IMUX_CLK0_DELAY |
| Q1_FITXTESTCLK | input | TCELL113:IMUX_CLK1_DELAY |
| Q1_FOREFCLK2FPGA | output | TCELL109:OUT_F5 |
| Q1_HSPLLLOL | output | TCELL110:OUT_F7 |
| Q1_HSPLLPWRUP | input | TCELL112:IMUX_A5 |
| Q1_HSPLLREFCLKI | input | TCELL106:IMUX_CLK0_DELAY |
| Q1_HSPLLRST | input | TCELL111:IMUX_LSR0 |
| Q1_LSPLLLOL | output | TCELL110:OUT_F6 |
| Q1_LSPLLPWRUP | input | TCELL112:IMUX_A4 |
| Q1_LSPLLREFCLKI | input | TCELL106:IMUX_CLK1_DELAY |
| Q1_LSPLLRST | input | TCELL111:IMUX_LSR1 |
Bel wires
| Wire | Pins |
|---|---|
| TCELL0:IMUX_A2 | SERDES.Q0CH0_FCLDRTXEN |
| TCELL0:IMUX_A3 | SERDES.Q0CH1_FCLDRTXEN |
| TCELL0:IMUX_A4 | SERDES.Q0CH2_FCLDRTXEN |
| TCELL0:IMUX_A5 | SERDES.Q0CH3_FCLDRTXEN |
| TCELL0:IMUX_B2 | SERDES.Q0CH0_FCALIGNEN |
| TCELL0:IMUX_B3 | SERDES.Q0CH1_FCALIGNEN |
| TCELL0:IMUX_B4 | SERDES.Q0CH2_FCALIGNEN |
| TCELL0:IMUX_B5 | SERDES.Q0CH3_FCALIGNEN |
| TCELL0:IMUX_C2 | SERDES.Q0_FCMRST |
| TCELL0:IMUX_C3 | SERDES.Q0CH0_FCTXPWRUP |
| TCELL0:IMUX_C4 | SERDES.Q0CH1_FCTXPWRUP |
| TCELL0:IMUX_C5 | SERDES.Q0CH2_FCTXPWRUP |
| TCELL0:IMUX_D2 | SERDES.Q0CH3_FCTXPWRUP |
| TCELL0:IMUX_D3 | SERDES.Q0CH0_FCRXPWRUP |
| TCELL0:IMUX_D4 | SERDES.Q0CH1_FCRXPWRUP |
| TCELL0:IMUX_D5 | SERDES.Q0CH2_FCRXPWRUP |
| TCELL0:IMUX_CLK1_DELAY | SERDES.Q0_FITXTESTCLK |
| TCELL0:OUT_F2 | SERDES.Q0CH3_FDRX15 |
| TCELL0:OUT_F3 | SERDES.Q0CH3_FDRX14 |
| TCELL0:OUT_F4 | SERDES.Q0CH3_FDRX13 |
| TCELL0:OUT_F5 | SERDES.Q0CH3_FDRX12 |
| TCELL0:OUT_F6 | SERDES.Q0CH3_FDRX11 |
| TCELL0:OUT_F7 | SERDES.Q0CH3_FDRX10 |
| TCELL0:OUT_Q2 | SERDES.Q0CH3_FDRX9 |
| TCELL0:OUT_Q3 | SERDES.Q0CH3_FDRX8 |
| TCELL0:OUT_Q4 | SERDES.Q0CH3_FDRX7 |
| TCELL0:OUT_Q5 | SERDES.Q0CH3_FDRX6 |
| TCELL0:OUT_Q6 | SERDES.Q0CH3_FDRX5 |
| TCELL0:OUT_Q7 | SERDES.Q0CH3_FDRX4 |
| TCELL1:IMUX_A0 | SERDES.Q0CH3_FCRXPWRUP |
| TCELL1:IMUX_A1 | SERDES.Q0_FCMPWRUP |
| TCELL1:IMUX_A2 | SERDES.Q0_HSPLLPWRUP |
| TCELL1:IMUX_A3 | SERDES.Q0_LSPLLPWRUP |
| TCELL1:IMUX_A4 | SERDES.Q0CH0_FCRATE2 |
| TCELL1:IMUX_A5 | SERDES.Q0CH0_FCRATE1 |
| TCELL1:IMUX_B0 | SERDES.Q0CH0_FCRATE0 |
| TCELL1:IMUX_B1 | SERDES.Q0CH1_FCRATE2 |
| TCELL1:IMUX_B2 | SERDES.Q0CH1_FCRATE1 |
| TCELL1:IMUX_B3 | SERDES.Q0CH1_FCRATE0 |
| TCELL1:IMUX_B4 | SERDES.Q0CH2_FCRATE2 |
| TCELL1:IMUX_B5 | SERDES.Q0CH2_FCRATE1 |
| TCELL1:IMUX_C0 | SERDES.Q0CH2_FCRATE0 |
| TCELL1:IMUX_C1 | SERDES.Q0CH3_FCRATE2 |
| TCELL1:IMUX_C2 | SERDES.Q0CH3_FCRATE1 |
| TCELL1:IMUX_C3 | SERDES.Q0CH3_FCRATE0 |
| TCELL1:IMUX_C4 | SERDES.Q0_FCSCANMODE |
| TCELL1:IMUX_C5 | SERDES.Q0_FDDFECHSEL1 |
| TCELL1:IMUX_D0 | SERDES.Q0_FDDFECHSEL0 |
| TCELL1:IMUX_D1 | SERDES.Q0_FCDFECOEFF0_7 |
| TCELL1:IMUX_D2 | SERDES.Q0_FCDFECOEFF0_6 |
| TCELL1:IMUX_D3 | SERDES.Q0_FCDFECOEFF0_5 |
| TCELL1:IMUX_D4 | SERDES.Q0_FCDFECOEFF0_4 |
| TCELL1:IMUX_D5 | SERDES.Q0_FCDFECOEFF0_3 |
| TCELL1:IMUX_LSR0 | SERDES.Q0CH2_FCTRST |
| TCELL1:IMUX_LSR1 | SERDES.Q0CH3_FCTRST |
| TCELL1:IMUX_CLK0_DELAY | SERDES.Q0_FITMRCLK |
| TCELL1:IMUX_CLK1_DELAY | SERDES.Q0CH0_FITMRSTARTCLK |
| TCELL1:OUT_F0 | SERDES.Q0CH3_FDRX3 |
| TCELL1:OUT_F1 | SERDES.Q0CH3_FDRX2 |
| TCELL1:OUT_F2 | SERDES.Q0CH3_FDRX1 |
| TCELL1:OUT_F3 | SERDES.Q0CH3_FDRX0 |
| TCELL1:OUT_F4 | SERDES.Q0CH0_FSPCIEDONE |
| TCELL1:OUT_F5 | SERDES.Q0CH1_FSPCIEDONE |
| TCELL1:OUT_F6 | SERDES.Q0CH2_FSPCIEDONE |
| TCELL1:OUT_F7 | SERDES.Q0CH3_FSPCIEDONE |
| TCELL1:OUT_Q0 | SERDES.Q0CH0_FSPCIECON |
| TCELL1:OUT_Q1 | SERDES.Q0CH1_FSPCIECON |
| TCELL1:OUT_Q2 | SERDES.Q0CH2_FSPCIECON |
| TCELL1:OUT_Q3 | SERDES.Q0CH3_FSPCIECON |
| TCELL1:OUT_Q4 | SERDES.Q0CH0_FSRLOS |
| TCELL1:OUT_Q5 | SERDES.Q0CH1_FSRLOS |
| TCELL1:OUT_Q6 | SERDES.Q0CH2_FSRLOS |
| TCELL1:OUT_Q7 | SERDES.Q0CH3_FSRLOS |
| TCELL2:IMUX_A0 | SERDES.Q0_FCDFECOEFF0_2 |
| TCELL2:IMUX_A1 | SERDES.Q0_FCDFECOEFF0_1 |
| TCELL2:IMUX_A2 | SERDES.Q0_FCDFECOEFF0_0 |
| TCELL2:IMUX_A3 | SERDES.Q0_FCDFECOEFF1_7 |
| TCELL2:IMUX_A4 | SERDES.Q0_FCDFECOEFF1_6 |
| TCELL2:IMUX_A5 | SERDES.Q0_FCDFECOEFF1_5 |
| TCELL2:IMUX_B0 | SERDES.Q0_FCDFECOEFF1_4 |
| TCELL2:IMUX_B1 | SERDES.Q0_FCDFECOEFF1_3 |
| TCELL2:IMUX_B2 | SERDES.Q0_FCDFECOEFF1_2 |
| TCELL2:IMUX_B3 | SERDES.Q0_FCDFECOEFF1_1 |
| TCELL2:IMUX_B4 | SERDES.Q0_FCDFECOEFF1_0 |
| TCELL2:IMUX_B5 | SERDES.Q0_FCDFECOEFF2_7 |
| TCELL2:IMUX_C0 | SERDES.Q0_FCDFECOEFF2_6 |
| TCELL2:IMUX_C1 | SERDES.Q0_FCDFECOEFF2_5 |
| TCELL2:IMUX_C2 | SERDES.Q0_FCDFECOEFF2_4 |
| TCELL2:IMUX_C3 | SERDES.Q0_FCDFECOEFF2_3 |
| TCELL2:IMUX_C4 | SERDES.Q0_FCDFECOEFF2_2 |
| TCELL2:IMUX_C5 | SERDES.Q0_FCDFECOEFF2_1 |
| TCELL2:IMUX_D0 | SERDES.Q0_FCDFECOEFF2_0 |
| TCELL2:IMUX_D1 | SERDES.Q0_FCDFECOEFF3_7 |
| TCELL2:IMUX_D2 | SERDES.Q0_FCDFECOEFF3_6 |
| TCELL2:IMUX_D3 | SERDES.Q0_FCDFECOEFF3_5 |
| TCELL2:IMUX_D4 | SERDES.Q0_FCDFECOEFF3_4 |
| TCELL2:IMUX_D5 | SERDES.Q0_FCDFECOEFF3_3 |
| TCELL2:IMUX_LSR0 | SERDES.Q0_LSPLLRST |
| TCELL2:IMUX_LSR1 | SERDES.Q0_HSPLLRST |
| TCELL2:IMUX_CLK0_DELAY | SERDES.Q0CH1_FITMRSTARTCLK |
| TCELL2:IMUX_CLK1_DELAY | SERDES.Q0CH2_FITMRSTARTCLK |
| TCELL2:OUT_F0 | SERDES.Q0CH0_FSLSM |
| TCELL2:OUT_F1 | SERDES.Q0CH1_FSLSM |
| TCELL2:OUT_F2 | SERDES.Q0CH2_FSLSM |
| TCELL2:OUT_F3 | SERDES.Q0CH3_FSLSM |
| TCELL2:OUT_F4 | SERDES.Q0CH0_FSCCUNDERRUN |
| TCELL2:OUT_F5 | SERDES.Q0CH1_FSCCUNDERRUN |
| TCELL2:OUT_F6 | SERDES.Q0CH2_FSCCUNDERRUN |
| TCELL2:OUT_F7 | SERDES.Q0CH3_FSCCUNDERRUN |
| TCELL2:OUT_Q0 | SERDES.Q0CH0_FSCCOVERRUN |
| TCELL2:OUT_Q1 | SERDES.Q0CH1_FSCCOVERRUN |
| TCELL2:OUT_Q2 | SERDES.Q0CH2_FSCCOVERRUN |
| TCELL2:OUT_Q3 | SERDES.Q0CH3_FSCCOVERRUN |
| TCELL2:OUT_Q4 | SERDES.Q0CH0_FSRLOL |
| TCELL2:OUT_Q5 | SERDES.Q0CH1_FSRLOL |
| TCELL2:OUT_Q6 | SERDES.Q0CH2_FSRLOL |
| TCELL2:OUT_Q7 | SERDES.Q0CH3_FSRLOL |
| TCELL3:IMUX_A0 | SERDES.Q0_FCDFECOEFF3_2 |
| TCELL3:IMUX_A1 | SERDES.Q0_FCDFECOEFF3_1 |
| TCELL3:IMUX_A2 | SERDES.Q0_FCDFECOEFF3_0 |
| TCELL3:IMUX_A3 | SERDES.Q0_FCDFECOEFF4_7 |
| TCELL3:IMUX_A4 | SERDES.Q0_FCDFECOEFF4_6 |
| TCELL3:IMUX_A5 | SERDES.Q0_FCDFECOEFF4_5 |
| TCELL3:IMUX_B0 | SERDES.Q0_FCDFECOEFF4_4 |
| TCELL3:IMUX_B1 | SERDES.Q0_FCDFECOEFF4_3 |
| TCELL3:IMUX_B2 | SERDES.Q0_FCDFECOEFF4_2 |
| TCELL3:IMUX_B3 | SERDES.Q0_FCDFECOEFF4_1 |
| TCELL3:IMUX_B4 | SERDES.Q0_FCDFECOEFF4_0 |
| TCELL3:IMUX_B5 | SERDES.Q0_FCDFECOEFF5_7 |
| TCELL3:IMUX_C0 | SERDES.Q0_FCDFECOEFF5_6 |
| TCELL3:IMUX_C1 | SERDES.Q0_FCDFECOEFF5_5 |
| TCELL3:IMUX_C2 | SERDES.Q0_FCDFECOEFF5_4 |
| TCELL3:IMUX_C3 | SERDES.Q0_FCDFECOEFF5_3 |
| TCELL3:IMUX_C4 | SERDES.Q0_FCDFECOEFF5_2 |
| TCELL3:IMUX_C5 | SERDES.Q0_FCDFECOEFF5_1 |
| TCELL3:IMUX_D0 | SERDES.Q0_FCDFECOEFF5_0 |
| TCELL3:IMUX_D1 | SERDES.Q0_FCDFESIGN5 |
| TCELL3:IMUX_D2 | SERDES.Q0_FCDFESIGN4 |
| TCELL3:IMUX_D3 | SERDES.Q0_FCDFESIGN3 |
| TCELL3:IMUX_D4 | SERDES.Q0_FCDFESIGN2 |
| TCELL3:IMUX_D5 | SERDES.Q0_FCDFESIGN1 |
| TCELL3:IMUX_CLK0_DELAY | SERDES.Q0CH3_FITMRSTARTCLK |
| TCELL3:IMUX_CLK1_DELAY | SERDES.Q0CH0_FITMRSTOPCLK |
| TCELL3:OUT_F0 | SERDES.Q0_HSPLLLOL |
| TCELL3:OUT_F1 | SERDES.Q0_LSPLLLOL |
| TCELL3:OUT_F2 | SERDES.Q0CH0_FDLDRRX |
| TCELL3:OUT_F3 | SERDES.Q0CH1_FDLDRRX |
| TCELL3:OUT_F4 | SERDES.Q0CH2_FDLDRRX |
| TCELL3:OUT_F5 | SERDES.Q0CH3_FDLDRRX |
| TCELL3:OUT_F6 | SERDES.Q0CH0_FSSKPADDED |
| TCELL3:OUT_F7 | SERDES.Q0CH1_FSSKPADDED |
| TCELL3:OUT_Q0 | SERDES.Q0CH2_FSSKPADDED |
| TCELL3:OUT_Q1 | SERDES.Q0CH3_FSSKPADDED |
| TCELL3:OUT_Q2 | SERDES.Q0CH0_FSSKPDELETED |
| TCELL3:OUT_Q3 | SERDES.Q0CH1_FSSKPDELETED |
| TCELL3:OUT_Q4 | SERDES.Q0CH2_FSSKPDELETED |
| TCELL3:OUT_Q5 | SERDES.Q0CH3_FSSKPDELETED |
| TCELL3:OUT_Q6 | SERDES.Q0D0_FSDE |
| TCELL3:OUT_Q7 | SERDES.Q0D1_FSDE |
| TCELL4:IMUX_A0 | SERDES.Q0CH0_FCTMRSTART |
| TCELL4:IMUX_A1 | SERDES.Q0CH1_FCTMRSTART |
| TCELL4:IMUX_A2 | SERDES.Q0CH2_FCTMRSTART |
| TCELL4:IMUX_A3 | SERDES.Q0CH3_FCTMRSTART |
| TCELL4:IMUX_A4 | SERDES.Q0CH0_FCTMRSTOP |
| TCELL4:IMUX_A5 | SERDES.Q0CH1_FCTMRSTOP |
| TCELL4:IMUX_B0 | SERDES.Q0CH2_FCTMRSTOP |
| TCELL4:IMUX_B1 | SERDES.Q0CH3_FCTMRSTOP |
| TCELL4:IMUX_CLK0_DELAY | SERDES.Q0CH1_FITMRSTOPCLK |
| TCELL4:IMUX_CLK1_DELAY | SERDES.Q0CH2_FITMRSTOPCLK |
| TCELL4:OUT_F0 | SERDES.Q0D0_FSDM |
| TCELL4:OUT_F1 | SERDES.Q0D1_FSDM |
| TCELL4:OUT_F2 | SERDES.Q0_FOREFCLK2FPGA |
| TCELL4:OUT_F3 | SERDES.Q0CH0_FSRCDONE |
| TCELL4:OUT_F4 | SERDES.Q0CH1_FSRCDONE |
| TCELL4:OUT_F5 | SERDES.Q0CH2_FSRCDONE |
| TCELL4:OUT_F6 | SERDES.Q0CH3_FSRCDONE |
| TCELL4:OUT_F7 | SERDES.Q0_FDDFEDATA9 |
| TCELL4:OUT_Q0 | SERDES.Q0_FDDFEDATA8 |
| TCELL4:OUT_Q1 | SERDES.Q0_FDDFEDATA7 |
| TCELL4:OUT_Q2 | SERDES.Q0_FDDFEDATA6 |
| TCELL4:OUT_Q3 | SERDES.Q0_FDDFEDATA5 |
| TCELL4:OUT_Q4 | SERDES.Q0_FDDFEDATA4 |
| TCELL4:OUT_Q5 | SERDES.Q0_FDDFEDATA3 |
| TCELL4:OUT_Q6 | SERDES.Q0_FDDFEDATA2 |
| TCELL4:OUT_Q7 | SERDES.Q0_FDDFEDATA1 |
| TCELL5:IMUX_CLK0_DELAY | SERDES.Q0CH3_FITMRSTOPCLK |
| TCELL5:OUT_F0 | SERDES.Q0_FDDFEDATA0 |
| TCELL5:OUT_F1 | SERDES.Q0_FDDFEERR9 |
| TCELL5:OUT_F2 | SERDES.Q0_FDDFEERR8 |
| TCELL5:OUT_F3 | SERDES.Q0_FDDFEERR7 |
| TCELL5:OUT_F4 | SERDES.Q0_FDDFEERR6 |
| TCELL5:OUT_F5 | SERDES.Q0_FDDFEERR5 |
| TCELL5:OUT_F6 | SERDES.Q0_FDDFEERR4 |
| TCELL5:OUT_F7 | SERDES.Q0_FDDFEERR3 |
| TCELL5:OUT_Q0 | SERDES.Q0_FDDFEERR2 |
| TCELL5:OUT_Q1 | SERDES.Q0_FDDFEERR1 |
| TCELL5:OUT_Q2 | SERDES.Q0_FDDFEERR0 |
| TCELL5:OUT_Q3 | SERDES.Q0CH0_FSDFEVLD |
| TCELL5:OUT_Q4 | SERDES.Q0CH1_FSDFEVLD |
| TCELL5:OUT_Q5 | SERDES.Q0CH2_FSDFEVLD |
| TCELL5:OUT_Q6 | SERDES.Q0CH3_FSDFEVLD |
| TCELL7:IMUX_A0 | SERDES.Q0CH0_FDTX49 |
| TCELL7:IMUX_A1 | SERDES.Q0CH0_FDTX48 |
| TCELL7:IMUX_A2 | SERDES.Q0CH0_FDTX47 |
| TCELL7:IMUX_A3 | SERDES.Q0CH0_FDTX46 |
| TCELL7:IMUX_A4 | SERDES.Q0CH0_FDTX45 |
| TCELL7:IMUX_A5 | SERDES.Q0CH0_FDTX44 |
| TCELL7:IMUX_B0 | SERDES.Q0CH0_FDTX43 |
| TCELL7:IMUX_B1 | SERDES.Q0CH0_FDTX42 |
| TCELL7:IMUX_B2 | SERDES.Q0CH0_FDTX41 |
| TCELL7:IMUX_B3 | SERDES.Q0CH0_FDTX40 |
| TCELL7:IMUX_B4 | SERDES.Q0CH0_FDTX39 |
| TCELL7:IMUX_B5 | SERDES.Q0CH0_FDTX38 |
| TCELL7:IMUX_C0 | SERDES.Q0CH0_FDTX37 |
| TCELL7:IMUX_C1 | SERDES.Q0CH0_FDTX36 |
| TCELL7:IMUX_C2 | SERDES.Q0CH0_FDTX35 |
| TCELL7:IMUX_C3 | SERDES.Q0CH0_FDTX34 |
| TCELL7:IMUX_C4 | SERDES.Q0CH0_FDTX33 |
| TCELL7:IMUX_C5 | SERDES.Q0CH0_FDTX32 |
| TCELL7:IMUX_D0 | SERDES.Q0CH0_FDTX31 |
| TCELL7:IMUX_D1 | SERDES.Q0CH0_FDTX30 |
| TCELL7:IMUX_D2 | SERDES.Q0CH0_FDTX29 |
| TCELL7:IMUX_D3 | SERDES.Q0CH0_FDTX28 |
| TCELL7:IMUX_D4 | SERDES.Q0CH0_FDTX27 |
| TCELL7:IMUX_D5 | SERDES.Q0CH0_FDTX26 |
| TCELL7:IMUX_LSR0 | SERDES.Q0CH0_FCPIPEPHYRESETN |
| TCELL7:IMUX_LSR1 | SERDES.Q0CH1_FCPIPEPHYRESETN |
| TCELL7:IMUX_CLK0_DELAY | SERDES.Q0_HSPLLREFCLKI |
| TCELL7:IMUX_CLK1_DELAY | SERDES.Q0_LSPLLREFCLKI |
| TCELL7:IMUX_CE0 | SERDES.Q0CH0_FCDFERDEN |
| TCELL7:IMUX_CE1 | SERDES.Q0CH1_FCDFERDEN |
| TCELL7:IMUX_CE2 | SERDES.Q0CH2_FCDFERDEN |
| TCELL7:IMUX_CE3 | SERDES.Q0CH3_FCDFERDEN |
| TCELL7:OUT_F0 | SERDES.Q0CH0_FDRX47 |
| TCELL7:OUT_F1 | SERDES.Q0CH0_FDRX46 |
| TCELL7:OUT_F2 | SERDES.Q0CH0_FDRX45 |
| TCELL7:OUT_F3 | SERDES.Q0CH0_FDRX44 |
| TCELL7:OUT_F4 | SERDES.Q0CH0_FDRX43 |
| TCELL7:OUT_F5 | SERDES.Q0CH0_FDRX42 |
| TCELL7:OUT_F6 | SERDES.Q0CH0_FDRX41 |
| TCELL7:OUT_F7 | SERDES.Q0CH0_FDRX40 |
| TCELL7:OUT_Q0 | SERDES.Q0CH0_FDRX39 |
| TCELL7:OUT_Q1 | SERDES.Q0CH0_FDRX38 |
| TCELL7:OUT_Q2 | SERDES.Q0CH0_FDRX37 |
| TCELL7:OUT_Q3 | SERDES.Q0CH0_FDRX36 |
| TCELL7:OUT_Q4 | SERDES.Q0CH0_FDRX35 |
| TCELL7:OUT_Q5 | SERDES.Q0CH0_FDRX34 |
| TCELL7:OUT_Q6 | SERDES.Q0CH0_FDRX33 |
| TCELL7:OUT_Q7 | SERDES.Q0CH0_FDRX32 |
| TCELL8:IMUX_A0 | SERDES.Q0CH0_FDTX25 |
| TCELL8:IMUX_A1 | SERDES.Q0CH0_FDTX24 |
| TCELL8:IMUX_A2 | SERDES.Q0CH0_FDTX23 |
| TCELL8:IMUX_A3 | SERDES.Q0CH0_FDTX22 |
| TCELL8:IMUX_A4 | SERDES.Q0CH0_FDTX21 |
| TCELL8:IMUX_A5 | SERDES.Q0CH0_FDTX20 |
| TCELL8:IMUX_B0 | SERDES.Q0CH0_FDTX19 |
| TCELL8:IMUX_B1 | SERDES.Q0CH0_FDTX18 |
| TCELL8:IMUX_B2 | SERDES.Q0CH0_FDTX17 |
| TCELL8:IMUX_B3 | SERDES.Q0CH0_FDTX16 |
| TCELL8:IMUX_B4 | SERDES.Q0CH0_FDTX15 |
| TCELL8:IMUX_B5 | SERDES.Q0CH0_FDTX14 |
| TCELL8:IMUX_C0 | SERDES.Q0CH0_FDTX13 |
| TCELL8:IMUX_C1 | SERDES.Q0CH0_FDTX12 |
| TCELL8:IMUX_C2 | SERDES.Q0CH0_FDTX11 |
| TCELL8:IMUX_C3 | SERDES.Q0CH0_FDTX10 |
| TCELL8:IMUX_C4 | SERDES.Q0CH0_FDTX9 |
| TCELL8:IMUX_C5 | SERDES.Q0CH0_FDTX8 |
| TCELL8:IMUX_D0 | SERDES.Q0CH0_FDTX7 |
| TCELL8:IMUX_D1 | SERDES.Q0CH0_FDTX6 |
| TCELL8:IMUX_D2 | SERDES.Q0CH0_FDTX5 |
| TCELL8:IMUX_D3 | SERDES.Q0CH0_FDTX4 |
| TCELL8:IMUX_D4 | SERDES.Q0CH0_FDTX3 |
| TCELL8:IMUX_D5 | SERDES.Q0CH0_FDTX2 |
| TCELL8:IMUX_LSR0 | SERDES.Q0CH2_FCPIPEPHYRESETN |
| TCELL8:IMUX_LSR1 | SERDES.Q0CH3_FCPIPEPHYRESETN |
| TCELL8:IMUX_CLK0_DELAY | SERDES.Q0CH0_FIREFRXCLK |
| TCELL8:IMUX_CLK1_DELAY | SERDES.Q0CH1_FIREFRXCLK |
| TCELL8:IMUX_CE0 | SERDES.Q0CH0_FCDFEUPD |
| TCELL8:IMUX_CE1 | SERDES.Q0CH1_FCDFEUPD |
| TCELL8:IMUX_CE2 | SERDES.Q0CH2_FCDFEUPD |
| TCELL8:IMUX_CE3 | SERDES.Q0CH3_FCDFEUPD |
| TCELL8:OUT_F0 | SERDES.Q0CH0_FDRX31 |
| TCELL8:OUT_F1 | SERDES.Q0CH0_FDRX30 |
| TCELL8:OUT_F2 | SERDES.Q0CH0_FDRX29 |
| TCELL8:OUT_F3 | SERDES.Q0CH0_FDRX28 |
| TCELL8:OUT_F4 | SERDES.Q0CH0_FDRX27 |
| TCELL8:OUT_F5 | SERDES.Q0CH0_FDRX26 |
| TCELL8:OUT_F6 | SERDES.Q0CH0_FDRX25 |
| TCELL8:OUT_F7 | SERDES.Q0CH0_FDRX24 |
| TCELL8:OUT_Q0 | SERDES.Q0CH0_FDRX23 |
| TCELL8:OUT_Q1 | SERDES.Q0CH0_FDRX22 |
| TCELL8:OUT_Q2 | SERDES.Q0CH0_FDRX21 |
| TCELL8:OUT_Q3 | SERDES.Q0CH0_FDRX20 |
| TCELL8:OUT_Q4 | SERDES.Q0CH0_FDRX19 |
| TCELL8:OUT_Q5 | SERDES.Q0CH0_FDRX18 |
| TCELL8:OUT_Q6 | SERDES.Q0CH0_FDRX17 |
| TCELL8:OUT_Q7 | SERDES.Q0CH0_FDRX16 |
| TCELL9:IMUX_A0 | SERDES.Q0CH0_FDTX1 |
| TCELL9:IMUX_A1 | SERDES.Q0CH0_FDTX0 |
| TCELL9:IMUX_A2 | SERDES.Q0CH1_FDTX49 |
| TCELL9:IMUX_A3 | SERDES.Q0CH1_FDTX48 |
| TCELL9:IMUX_A4 | SERDES.Q0CH1_FDTX47 |
| TCELL9:IMUX_A5 | SERDES.Q0CH1_FDTX46 |
| TCELL9:IMUX_B0 | SERDES.Q0CH1_FDTX45 |
| TCELL9:IMUX_B1 | SERDES.Q0CH1_FDTX44 |
| TCELL9:IMUX_B2 | SERDES.Q0CH1_FDTX43 |
| TCELL9:IMUX_B3 | SERDES.Q0CH1_FDTX42 |
| TCELL9:IMUX_B4 | SERDES.Q0CH1_FDTX41 |
| TCELL9:IMUX_B5 | SERDES.Q0CH1_FDTX40 |
| TCELL9:IMUX_C0 | SERDES.Q0CH1_FDTX39 |
| TCELL9:IMUX_C1 | SERDES.Q0CH1_FDTX38 |
| TCELL9:IMUX_C2 | SERDES.Q0CH1_FDTX37 |
| TCELL9:IMUX_C3 | SERDES.Q0CH1_FDTX36 |
| TCELL9:IMUX_C4 | SERDES.Q0CH1_FDTX35 |
| TCELL9:IMUX_C5 | SERDES.Q0CH1_FDTX34 |
| TCELL9:IMUX_D0 | SERDES.Q0CH1_FDTX33 |
| TCELL9:IMUX_D1 | SERDES.Q0CH1_FDTX32 |
| TCELL9:IMUX_D2 | SERDES.Q0CH1_FDTX31 |
| TCELL9:IMUX_D3 | SERDES.Q0CH1_FDTX30 |
| TCELL9:IMUX_D4 | SERDES.Q0CH1_FDTX29 |
| TCELL9:IMUX_D5 | SERDES.Q0CH1_FDTX28 |
| TCELL9:IMUX_LSR0 | SERDES.Q0D0_FCDERST |
| TCELL9:IMUX_LSR1 | SERDES.Q0D1_FCDERST |
| TCELL9:IMUX_CLK0_DELAY | SERDES.Q0CH2_FIREFRXCLK |
| TCELL9:IMUX_CLK1_DELAY | SERDES.Q0CH3_FIREFRXCLK |
| TCELL9:OUT_F0 | SERDES.Q0CH0_FDRX15 |
| TCELL9:OUT_F1 | SERDES.Q0CH0_FDRX14 |
| TCELL9:OUT_F2 | SERDES.Q0CH0_FDRX13 |
| TCELL9:OUT_F3 | SERDES.Q0CH0_FDRX12 |
| TCELL9:OUT_F4 | SERDES.Q0CH0_FDRX11 |
| TCELL9:OUT_F5 | SERDES.Q0CH0_FDRX10 |
| TCELL9:OUT_F6 | SERDES.Q0CH0_FDRX9 |
| TCELL9:OUT_F7 | SERDES.Q0CH0_FDRX8 |
| TCELL9:OUT_Q0 | SERDES.Q0CH0_FDRX7 |
| TCELL9:OUT_Q1 | SERDES.Q0CH0_FDRX6 |
| TCELL9:OUT_Q2 | SERDES.Q0CH0_FDRX5 |
| TCELL9:OUT_Q3 | SERDES.Q0CH0_FDRX4 |
| TCELL9:OUT_Q4 | SERDES.Q0CH0_FDRX3 |
| TCELL9:OUT_Q5 | SERDES.Q0CH0_FDRX2 |
| TCELL9:OUT_Q6 | SERDES.Q0CH0_FDRX1 |
| TCELL9:OUT_Q7 | SERDES.Q0CH0_FDRX0 |
| TCELL10:IMUX_A0 | SERDES.Q0CH1_FDTX27 |
| TCELL10:IMUX_A1 | SERDES.Q0CH1_FDTX26 |
| TCELL10:IMUX_A2 | SERDES.Q0CH1_FDTX25 |
| TCELL10:IMUX_A3 | SERDES.Q0CH1_FDTX24 |
| TCELL10:IMUX_A4 | SERDES.Q0CH1_FDTX23 |
| TCELL10:IMUX_A5 | SERDES.Q0CH1_FDTX22 |
| TCELL10:IMUX_B0 | SERDES.Q0CH1_FDTX21 |
| TCELL10:IMUX_B1 | SERDES.Q0CH1_FDTX20 |
| TCELL10:IMUX_B2 | SERDES.Q0CH1_FDTX19 |
| TCELL10:IMUX_B3 | SERDES.Q0CH1_FDTX18 |
| TCELL10:IMUX_B4 | SERDES.Q0CH1_FDTX17 |
| TCELL10:IMUX_B5 | SERDES.Q0CH1_FDTX16 |
| TCELL10:IMUX_C0 | SERDES.Q0CH1_FDTX15 |
| TCELL10:IMUX_C1 | SERDES.Q0CH1_FDTX14 |
| TCELL10:IMUX_C2 | SERDES.Q0CH1_FDTX13 |
| TCELL10:IMUX_C3 | SERDES.Q0CH1_FDTX12 |
| TCELL10:IMUX_C4 | SERDES.Q0CH1_FDTX11 |
| TCELL10:IMUX_C5 | SERDES.Q0CH1_FDTX10 |
| TCELL10:IMUX_D0 | SERDES.Q0CH1_FDTX9 |
| TCELL10:IMUX_D1 | SERDES.Q0CH1_FDTX8 |
| TCELL10:IMUX_D2 | SERDES.Q0CH1_FDTX7 |
| TCELL10:IMUX_D3 | SERDES.Q0CH1_FDTX6 |
| TCELL10:IMUX_D4 | SERDES.Q0CH1_FDTX5 |
| TCELL10:IMUX_D5 | SERDES.Q0CH1_FDTX4 |
| TCELL10:IMUX_LSR0 | SERDES.Q0CH0_FCPCSTXRST |
| TCELL10:IMUX_LSR1 | SERDES.Q0CH1_FCPCSTXRST |
| TCELL10:IMUX_CLK0_DELAY | SERDES.Q0CH0_FIRCLK |
| TCELL10:IMUX_CLK1_DELAY | SERDES.Q0CH1_FIRCLK |
| TCELL10:OUT_F0 | SERDES.Q0CH1_FDRX47 |
| TCELL10:OUT_F1 | SERDES.Q0CH1_FDRX46 |
| TCELL10:OUT_F2 | SERDES.Q0CH1_FDRX45 |
| TCELL10:OUT_F3 | SERDES.Q0CH1_FDRX44 |
| TCELL10:OUT_F4 | SERDES.Q0CH1_FDRX43 |
| TCELL10:OUT_F5 | SERDES.Q0CH1_FDRX42 |
| TCELL10:OUT_F6 | SERDES.Q0CH1_FDRX41 |
| TCELL10:OUT_F7 | SERDES.Q0CH1_FDRX40 |
| TCELL10:OUT_Q0 | SERDES.Q0CH1_FDRX39 |
| TCELL10:OUT_Q1 | SERDES.Q0CH1_FDRX38 |
| TCELL10:OUT_Q2 | SERDES.Q0CH1_FDRX37 |
| TCELL10:OUT_Q3 | SERDES.Q0CH1_FDRX36 |
| TCELL10:OUT_Q4 | SERDES.Q0CH1_FDRX35 |
| TCELL10:OUT_Q5 | SERDES.Q0CH1_FDRX34 |
| TCELL10:OUT_Q6 | SERDES.Q0CH1_FDRX33 |
| TCELL10:OUT_Q7 | SERDES.Q0CH1_FDRX32 |
| TCELL11:IMUX_A0 | SERDES.Q0CH1_FDTX3 |
| TCELL11:IMUX_A1 | SERDES.Q0CH1_FDTX2 |
| TCELL11:IMUX_A2 | SERDES.Q0CH1_FDTX1 |
| TCELL11:IMUX_A3 | SERDES.Q0CH1_FDTX0 |
| TCELL11:IMUX_A4 | SERDES.Q0CH2_FDTX49 |
| TCELL11:IMUX_A5 | SERDES.Q0CH2_FDTX48 |
| TCELL11:IMUX_B0 | SERDES.Q0CH2_FDTX47 |
| TCELL11:IMUX_B1 | SERDES.Q0CH2_FDTX46 |
| TCELL11:IMUX_B2 | SERDES.Q0CH2_FDTX45 |
| TCELL11:IMUX_B3 | SERDES.Q0CH2_FDTX44 |
| TCELL11:IMUX_B4 | SERDES.Q0CH2_FDTX43 |
| TCELL11:IMUX_B5 | SERDES.Q0CH2_FDTX42 |
| TCELL11:IMUX_C0 | SERDES.Q0CH2_FDTX41 |
| TCELL11:IMUX_C1 | SERDES.Q0CH2_FDTX40 |
| TCELL11:IMUX_C2 | SERDES.Q0CH2_FDTX39 |
| TCELL11:IMUX_C3 | SERDES.Q0CH2_FDTX38 |
| TCELL11:IMUX_C4 | SERDES.Q0CH2_FDTX37 |
| TCELL11:IMUX_C5 | SERDES.Q0CH2_FDTX36 |
| TCELL11:IMUX_D0 | SERDES.Q0CH2_FDTX35 |
| TCELL11:IMUX_D1 | SERDES.Q0CH2_FDTX34 |
| TCELL11:IMUX_D2 | SERDES.Q0CH2_FDTX33 |
| TCELL11:IMUX_D3 | SERDES.Q0CH2_FDTX32 |
| TCELL11:IMUX_D4 | SERDES.Q0CH2_FDTX31 |
| TCELL11:IMUX_D5 | SERDES.Q0CH2_FDTX30 |
| TCELL11:IMUX_LSR0 | SERDES.Q0CH2_FCPCSTXRST |
| TCELL11:IMUX_LSR1 | SERDES.Q0CH3_FCPCSTXRST |
| TCELL11:IMUX_CLK0_DELAY | SERDES.Q0CH2_FIRCLK |
| TCELL11:IMUX_CLK1_DELAY | SERDES.Q0CH3_FIRCLK |
| TCELL11:OUT_F0 | SERDES.Q0CH1_FDRX31 |
| TCELL11:OUT_F1 | SERDES.Q0CH1_FDRX30 |
| TCELL11:OUT_F2 | SERDES.Q0CH1_FDRX29 |
| TCELL11:OUT_F3 | SERDES.Q0CH1_FDRX28 |
| TCELL11:OUT_F4 | SERDES.Q0CH1_FDRX27 |
| TCELL11:OUT_F5 | SERDES.Q0CH1_FDRX26 |
| TCELL11:OUT_F6 | SERDES.Q0CH1_FDRX25 |
| TCELL11:OUT_F7 | SERDES.Q0CH1_FDRX24 |
| TCELL11:OUT_Q0 | SERDES.Q0CH1_FDRX23 |
| TCELL11:OUT_Q1 | SERDES.Q0CH1_FDRX22 |
| TCELL11:OUT_Q2 | SERDES.Q0CH1_FDRX21 |
| TCELL11:OUT_Q3 | SERDES.Q0CH1_FDRX20 |
| TCELL11:OUT_Q4 | SERDES.Q0CH1_FDRX19 |
| TCELL11:OUT_Q5 | SERDES.Q0CH1_FDRX18 |
| TCELL11:OUT_Q6 | SERDES.Q0CH1_FDRX17 |
| TCELL11:OUT_Q7 | SERDES.Q0CH1_FDRX16 |
| TCELL12:IMUX_A2 | SERDES.Q0CH2_FDTX29 |
| TCELL12:IMUX_A3 | SERDES.Q0CH2_FDTX28 |
| TCELL12:IMUX_A4 | SERDES.Q0CH2_FDTX27 |
| TCELL12:IMUX_A5 | SERDES.Q0CH2_FDTX26 |
| TCELL12:IMUX_A6 | SERDES.Q0CH2_FDTX25 |
| TCELL12:IMUX_A7 | SERDES.Q0CH2_FDTX24 |
| TCELL12:IMUX_B2 | SERDES.Q0CH2_FDTX23 |
| TCELL12:IMUX_B3 | SERDES.Q0CH2_FDTX22 |
| TCELL12:IMUX_B4 | SERDES.Q0CH2_FDTX21 |
| TCELL12:IMUX_B5 | SERDES.Q0CH2_FDTX20 |
| TCELL12:IMUX_B6 | SERDES.Q0CH2_FDTX19 |
| TCELL12:IMUX_B7 | SERDES.Q0CH2_FDTX18 |
| TCELL12:IMUX_C2 | SERDES.Q0CH2_FDTX17 |
| TCELL12:IMUX_C3 | SERDES.Q0CH2_FDTX16 |
| TCELL12:IMUX_C4 | SERDES.Q0CH2_FDTX15 |
| TCELL12:IMUX_C5 | SERDES.Q0CH2_FDTX14 |
| TCELL12:IMUX_C6 | SERDES.Q0CH2_FDTX13 |
| TCELL12:IMUX_C7 | SERDES.Q0CH2_FDTX12 |
| TCELL12:IMUX_D2 | SERDES.Q0CH2_FDTX11 |
| TCELL12:IMUX_D3 | SERDES.Q0CH2_FDTX10 |
| TCELL12:IMUX_D4 | SERDES.Q0CH2_FDTX9 |
| TCELL12:IMUX_D5 | SERDES.Q0CH2_FDTX8 |
| TCELL12:IMUX_D6 | SERDES.Q0CH2_FDTX7 |
| TCELL12:IMUX_D7 | SERDES.Q0CH2_FDTX6 |
| TCELL12:IMUX_LSR0 | SERDES.Q0CH0_FCPCSRXRST |
| TCELL12:IMUX_LSR1 | SERDES.Q0CH1_FCPCSRXRST |
| TCELL12:IMUX_CLK0_DELAY | SERDES.Q0CH0_FITCLK |
| TCELL12:IMUX_CLK1_DELAY | SERDES.Q0CH1_FITCLK |
| TCELL12:OUT_F2 | SERDES.Q0CH1_FDRX15 |
| TCELL12:OUT_F3 | SERDES.Q0CH1_FDRX14 |
| TCELL12:OUT_F4 | SERDES.Q0CH1_FDRX13 |
| TCELL12:OUT_F5 | SERDES.Q0CH1_FDRX12 |
| TCELL12:OUT_F6 | SERDES.Q0CH1_FDRX11 |
| TCELL12:OUT_F7 | SERDES.Q0CH1_FDRX10 |
| TCELL12:OUT_Q2 | SERDES.Q0CH1_FDRX7 |
| TCELL12:OUT_Q3 | SERDES.Q0CH1_FDRX6 |
| TCELL12:OUT_Q4 | SERDES.Q0CH1_FDRX5 |
| TCELL12:OUT_Q5 | SERDES.Q0CH1_FDRX4 |
| TCELL12:OUT_Q6 | SERDES.Q0CH1_FDRX3 |
| TCELL12:OUT_Q7 | SERDES.Q0CH1_FDRX2 |
| TCELL13:IMUX_A2 | SERDES.Q0CH2_FDTX5 |
| TCELL13:IMUX_A3 | SERDES.Q0CH2_FDTX4 |
| TCELL13:IMUX_A4 | SERDES.Q0CH2_FDTX3 |
| TCELL13:IMUX_A5 | SERDES.Q0CH2_FDTX2 |
| TCELL13:IMUX_A6 | SERDES.Q0CH2_FDTX1 |
| TCELL13:IMUX_A7 | SERDES.Q0CH2_FDTX0 |
| TCELL13:IMUX_B2 | SERDES.Q0CH3_FDTX49 |
| TCELL13:IMUX_B3 | SERDES.Q0CH3_FDTX48 |
| TCELL13:IMUX_B4 | SERDES.Q0CH3_FDTX47 |
| TCELL13:IMUX_B5 | SERDES.Q0CH3_FDTX46 |
| TCELL13:IMUX_B6 | SERDES.Q0CH3_FDTX45 |
| TCELL13:IMUX_B7 | SERDES.Q0CH3_FDTX44 |
| TCELL13:IMUX_C2 | SERDES.Q0CH3_FDTX43 |
| TCELL13:IMUX_C3 | SERDES.Q0CH3_FDTX42 |
| TCELL13:IMUX_C4 | SERDES.Q0CH3_FDTX41 |
| TCELL13:IMUX_C5 | SERDES.Q0CH3_FDTX40 |
| TCELL13:IMUX_C6 | SERDES.Q0CH3_FDTX39 |
| TCELL13:IMUX_C7 | SERDES.Q0CH3_FDTX38 |
| TCELL13:IMUX_D2 | SERDES.Q0CH3_FDTX37 |
| TCELL13:IMUX_D3 | SERDES.Q0CH3_FDTX36 |
| TCELL13:IMUX_D4 | SERDES.Q0CH3_FDTX35 |
| TCELL13:IMUX_D5 | SERDES.Q0CH3_FDTX34 |
| TCELL13:IMUX_D6 | SERDES.Q0CH3_FDTX33 |
| TCELL13:IMUX_D7 | SERDES.Q0CH3_FDTX32 |
| TCELL13:IMUX_LSR0 | SERDES.Q0CH2_FCPCSRXRST |
| TCELL13:IMUX_LSR1 | SERDES.Q0CH3_FCPCSRXRST |
| TCELL13:IMUX_CLK0_DELAY | SERDES.Q0CH2_FITCLK |
| TCELL13:IMUX_CLK1_DELAY | SERDES.Q0CH3_FITCLK |
| TCELL13:OUT_F0 | SERDES.Q0CH1_FDRX9 |
| TCELL13:OUT_F1 | SERDES.Q0CH1_FDRX8 |
| TCELL13:OUT_F2 | SERDES.Q0CH2_FDRX47 |
| TCELL13:OUT_F3 | SERDES.Q0CH2_FDRX46 |
| TCELL13:OUT_F4 | SERDES.Q0CH2_FDRX45 |
| TCELL13:OUT_F5 | SERDES.Q0CH2_FDRX44 |
| TCELL13:OUT_F6 | SERDES.Q0CH2_FDRX43 |
| TCELL13:OUT_F7 | SERDES.Q0CH2_FDRX42 |
| TCELL13:OUT_Q0 | SERDES.Q0CH1_FDRX1 |
| TCELL13:OUT_Q1 | SERDES.Q0CH1_FDRX0 |
| TCELL13:OUT_Q2 | SERDES.Q0CH2_FDRX39 |
| TCELL13:OUT_Q3 | SERDES.Q0CH2_FDRX38 |
| TCELL13:OUT_Q4 | SERDES.Q0CH2_FDRX37 |
| TCELL13:OUT_Q5 | SERDES.Q0CH2_FDRX36 |
| TCELL13:OUT_Q6 | SERDES.Q0CH2_FDRX35 |
| TCELL13:OUT_Q7 | SERDES.Q0CH2_FDRX34 |
| TCELL14:IMUX_A2 | SERDES.Q0CH3_FDTX31 |
| TCELL14:IMUX_A3 | SERDES.Q0CH3_FDTX30 |
| TCELL14:IMUX_A4 | SERDES.Q0CH3_FDTX29 |
| TCELL14:IMUX_A5 | SERDES.Q0CH3_FDTX28 |
| TCELL14:IMUX_A6 | SERDES.Q0CH3_FDTX27 |
| TCELL14:IMUX_A7 | SERDES.Q0CH3_FDTX26 |
| TCELL14:IMUX_B2 | SERDES.Q0CH3_FDTX25 |
| TCELL14:IMUX_B3 | SERDES.Q0CH3_FDTX24 |
| TCELL14:IMUX_B4 | SERDES.Q0CH3_FDTX23 |
| TCELL14:IMUX_B5 | SERDES.Q0CH3_FDTX22 |
| TCELL14:IMUX_B6 | SERDES.Q0CH3_FDTX21 |
| TCELL14:IMUX_B7 | SERDES.Q0CH3_FDTX20 |
| TCELL14:IMUX_C2 | SERDES.Q0CH3_FDTX19 |
| TCELL14:IMUX_C3 | SERDES.Q0CH3_FDTX18 |
| TCELL14:IMUX_C4 | SERDES.Q0CH3_FDTX17 |
| TCELL14:IMUX_C5 | SERDES.Q0CH3_FDTX16 |
| TCELL14:IMUX_C6 | SERDES.Q0CH3_FDTX15 |
| TCELL14:IMUX_C7 | SERDES.Q0CH3_FDTX14 |
| TCELL14:IMUX_D2 | SERDES.Q0CH3_FDTX13 |
| TCELL14:IMUX_D3 | SERDES.Q0CH3_FDTX12 |
| TCELL14:IMUX_D4 | SERDES.Q0CH3_FDTX11 |
| TCELL14:IMUX_D5 | SERDES.Q0CH3_FDTX10 |
| TCELL14:IMUX_D6 | SERDES.Q0CH3_FDTX9 |
| TCELL14:IMUX_D7 | SERDES.Q0CH3_FDTX8 |
| TCELL14:IMUX_LSR0 | SERDES.Q0CH0_FCRRST |
| TCELL14:IMUX_LSR1 | SERDES.Q0CH1_FCRRST |
| TCELL14:IMUX_CLK0_DELAY | SERDES.Q0_FIGRPFBRRCLK1 |
| TCELL14:IMUX_CLK1_DELAY | SERDES.Q0_FIGRPFBRRCLK0 |
| TCELL14:OUT_F0 | SERDES.Q0CH2_FDRX41 |
| TCELL14:OUT_F1 | SERDES.Q0CH2_FDRX40 |
| TCELL14:OUT_F2 | SERDES.Q0CH2_FDRX31 |
| TCELL14:OUT_F3 | SERDES.Q0CH2_FDRX30 |
| TCELL14:OUT_F4 | SERDES.Q0CH2_FDRX29 |
| TCELL14:OUT_F5 | SERDES.Q0CH2_FDRX28 |
| TCELL14:OUT_F6 | SERDES.Q0CH2_FDRX27 |
| TCELL14:OUT_F7 | SERDES.Q0CH2_FDRX26 |
| TCELL14:OUT_Q0 | SERDES.Q0CH2_FDRX33 |
| TCELL14:OUT_Q1 | SERDES.Q0CH2_FDRX32 |
| TCELL14:OUT_Q2 | SERDES.Q0CH2_FDRX23 |
| TCELL14:OUT_Q3 | SERDES.Q0CH2_FDRX22 |
| TCELL14:OUT_Q4 | SERDES.Q0CH2_FDRX21 |
| TCELL14:OUT_Q5 | SERDES.Q0CH2_FDRX20 |
| TCELL14:OUT_Q6 | SERDES.Q0CH2_FDRX19 |
| TCELL14:OUT_Q7 | SERDES.Q0CH2_FDRX18 |
| TCELL15:IMUX_A2 | SERDES.Q0CH3_FDTX7 |
| TCELL15:IMUX_A3 | SERDES.Q0CH3_FDTX6 |
| TCELL15:IMUX_A4 | SERDES.Q0CH3_FDTX5 |
| TCELL15:IMUX_A5 | SERDES.Q0CH3_FDTX4 |
| TCELL15:IMUX_A6 | SERDES.Q0CH3_FDTX3 |
| TCELL15:IMUX_A7 | SERDES.Q0CH3_FDTX2 |
| TCELL15:IMUX_B2 | SERDES.Q0CH3_FDTX1 |
| TCELL15:IMUX_B3 | SERDES.Q0CH3_FDTX0 |
| TCELL15:IMUX_B4 | SERDES.Q0CH0_FCPCIEDETEN |
| TCELL15:IMUX_B5 | SERDES.Q0CH1_FCPCIEDETEN |
| TCELL15:IMUX_B6 | SERDES.Q0CH2_FCPCIEDETEN |
| TCELL15:IMUX_B7 | SERDES.Q0CH3_FCPCIEDETEN |
| TCELL15:IMUX_C2 | SERDES.Q0CH0_FCRXPOLARITY |
| TCELL15:IMUX_C3 | SERDES.Q0CH1_FCRXPOLARITY |
| TCELL15:IMUX_C4 | SERDES.Q0CH2_FCRXPOLARITY |
| TCELL15:IMUX_C5 | SERDES.Q0CH3_FCRXPOLARITY |
| TCELL15:IMUX_C6 | SERDES.Q0CH0_FCWORDALGNEN |
| TCELL15:IMUX_C7 | SERDES.Q0CH1_FCWORDALGNEN |
| TCELL15:IMUX_D2 | SERDES.Q0CH2_FCWORDALGNEN |
| TCELL15:IMUX_D3 | SERDES.Q0CH3_FCWORDALGNEN |
| TCELL15:IMUX_D4 | SERDES.Q0CH0_FCLSMEN |
| TCELL15:IMUX_D5 | SERDES.Q0CH1_FCLSMEN |
| TCELL15:IMUX_D6 | SERDES.Q0CH2_FCLSMEN |
| TCELL15:IMUX_D7 | SERDES.Q0CH3_FCLSMEN |
| TCELL15:IMUX_LSR0 | SERDES.Q0CH2_FCRRST |
| TCELL15:IMUX_LSR1 | SERDES.Q0CH3_FCRRST |
| TCELL15:IMUX_CLK0_DELAY | SERDES.Q0_FIGRPFBTWCLK1 |
| TCELL15:IMUX_CLK1_DELAY | SERDES.Q0_FIGRPFBTWCLK0 |
| TCELL15:OUT_F0 | SERDES.Q0CH2_FDRX25 |
| TCELL15:OUT_F1 | SERDES.Q0CH2_FDRX24 |
| TCELL15:OUT_F2 | SERDES.Q0CH2_FDRX15 |
| TCELL15:OUT_F3 | SERDES.Q0CH2_FDRX14 |
| TCELL15:OUT_F4 | SERDES.Q0CH2_FDRX13 |
| TCELL15:OUT_F5 | SERDES.Q0CH2_FDRX12 |
| TCELL15:OUT_F6 | SERDES.Q0CH2_FDRX11 |
| TCELL15:OUT_F7 | SERDES.Q0CH2_FDRX10 |
| TCELL15:OUT_Q0 | SERDES.Q0CH2_FDRX17 |
| TCELL15:OUT_Q1 | SERDES.Q0CH2_FDRX16 |
| TCELL15:OUT_Q2 | SERDES.Q0CH2_FDRX7 |
| TCELL15:OUT_Q3 | SERDES.Q0CH2_FDRX6 |
| TCELL15:OUT_Q4 | SERDES.Q0CH2_FDRX5 |
| TCELL15:OUT_Q5 | SERDES.Q0CH2_FDRX4 |
| TCELL15:OUT_Q6 | SERDES.Q0CH2_FDRX3 |
| TCELL15:OUT_Q7 | SERDES.Q0CH2_FDRX2 |
| TCELL16:IMUX_A2 | SERDES.Q0CH0_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A3 | SERDES.Q0CH1_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A4 | SERDES.Q0CH2_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A5 | SERDES.Q0CH3_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A6 | SERDES.Q0CH0_FCPLLLOL |
| TCELL16:IMUX_A7 | SERDES.Q0CH1_FCPLLLOL |
| TCELL16:IMUX_B2 | SERDES.Q0CH2_FCPLLLOL |
| TCELL16:IMUX_B3 | SERDES.Q0CH3_FCPLLLOL |
| TCELL16:IMUX_B4 | SERDES.Q0CH0_FDLDRTX |
| TCELL16:IMUX_B5 | SERDES.Q0CH1_FDLDRTX |
| TCELL16:IMUX_B6 | SERDES.Q0CH2_FDLDRTX |
| TCELL16:IMUX_B7 | SERDES.Q0CH3_FDLDRTX |
| TCELL16:IMUX_C2 | SERDES.Q0CH0_FCTXMARGIN2 |
| TCELL16:IMUX_C3 | SERDES.Q0CH0_FCTXMARGIN1 |
| TCELL16:IMUX_C4 | SERDES.Q0CH0_FCTXMARGIN0 |
| TCELL16:IMUX_C5 | SERDES.Q0CH1_FCTXMARGIN2 |
| TCELL16:IMUX_C6 | SERDES.Q0CH1_FCTXMARGIN1 |
| TCELL16:IMUX_C7 | SERDES.Q0CH1_FCTXMARGIN0 |
| TCELL16:IMUX_D2 | SERDES.Q0CH2_FCTXMARGIN2 |
| TCELL16:IMUX_D3 | SERDES.Q0CH2_FCTXMARGIN1 |
| TCELL16:IMUX_D4 | SERDES.Q0CH2_FCTXMARGIN0 |
| TCELL16:IMUX_D5 | SERDES.Q0CH3_FCTXMARGIN2 |
| TCELL16:IMUX_D6 | SERDES.Q0CH3_FCTXMARGIN1 |
| TCELL16:IMUX_D7 | SERDES.Q0CH3_FCTXMARGIN0 |
| TCELL16:IMUX_LSR0 | SERDES.Q0CH0_FCTRST |
| TCELL16:IMUX_LSR1 | SERDES.Q0CH1_FCTRST |
| TCELL16:IMUX_CLK0_DELAY | SERDES.Q0_FISYNCCLK |
| TCELL16:IMUX_CLK1_DELAY | SERDES.Q0_FIRXTESTCLK |
| TCELL16:OUT_F0 | SERDES.Q0CH2_FDRX9 |
| TCELL16:OUT_F1 | SERDES.Q0CH2_FDRX8 |
| TCELL16:OUT_F2 | SERDES.Q0CH3_FDRX47 |
| TCELL16:OUT_F3 | SERDES.Q0CH3_FDRX46 |
| TCELL16:OUT_F4 | SERDES.Q0CH3_FDRX45 |
| TCELL16:OUT_F5 | SERDES.Q0CH3_FDRX44 |
| TCELL16:OUT_F6 | SERDES.Q0CH3_FDRX43 |
| TCELL16:OUT_F7 | SERDES.Q0CH3_FDRX42 |
| TCELL16:OUT_Q0 | SERDES.Q0CH2_FDRX1 |
| TCELL16:OUT_Q1 | SERDES.Q0CH2_FDRX0 |
| TCELL16:OUT_Q2 | SERDES.Q0CH3_FDRX39 |
| TCELL16:OUT_Q3 | SERDES.Q0CH3_FDRX38 |
| TCELL16:OUT_Q4 | SERDES.Q0CH3_FDRX37 |
| TCELL16:OUT_Q5 | SERDES.Q0CH3_FDRX36 |
| TCELL16:OUT_Q6 | SERDES.Q0CH3_FDRX35 |
| TCELL16:OUT_Q7 | SERDES.Q0CH3_FDRX34 |
| TCELL17:OUT_F0 | SERDES.Q0CH3_FDRX41 |
| TCELL17:OUT_F1 | SERDES.Q0CH3_FDRX40 |
| TCELL17:OUT_F2 | SERDES.Q0CH3_FDRX31 |
| TCELL17:OUT_F3 | SERDES.Q0CH3_FDRX30 |
| TCELL17:OUT_F4 | SERDES.Q0CH3_FDRX29 |
| TCELL17:OUT_F5 | SERDES.Q0CH3_FDRX28 |
| TCELL17:OUT_F6 | SERDES.Q0CH3_FDRX27 |
| TCELL17:OUT_F7 | SERDES.Q0CH3_FDRX26 |
| TCELL17:OUT_Q0 | SERDES.Q0CH3_FDRX33 |
| TCELL17:OUT_Q1 | SERDES.Q0CH3_FDRX32 |
| TCELL17:OUT_Q2 | SERDES.Q0CH3_FDRX23 |
| TCELL17:OUT_Q3 | SERDES.Q0CH3_FDRX22 |
| TCELL17:OUT_Q4 | SERDES.Q0CH3_FDRX21 |
| TCELL17:OUT_Q5 | SERDES.Q0CH3_FDRX20 |
| TCELL17:OUT_Q6 | SERDES.Q0CH3_FDRX19 |
| TCELL17:OUT_Q7 | SERDES.Q0CH3_FDRX18 |
| TCELL18:OUT_F0 | SERDES.Q0CH3_FDRX25 |
| TCELL18:OUT_F1 | SERDES.Q0CH3_FDRX24 |
| TCELL18:OUT_F2 | SERDES.Q0P_SCANO20 |
| TCELL18:OUT_F3 | SERDES.Q0P_HALTGTREQTPHPRESENT |
| TCELL18:OUT_F4 | SERDES.Q0P_HALTGTWDATVLD |
| TCELL18:OUT_F5 | SERDES.Q0P_HALTGTWEOP |
| TCELL18:OUT_F6 | SERDES.Q0P_HALTGTCOMPRDY |
| TCELL18:OUT_F7 | SERDES.Q0P_HALTGTREQDES19 |
| TCELL18:OUT_Q0 | SERDES.Q0CH3_FDRX17 |
| TCELL18:OUT_Q1 | SERDES.Q0CH3_FDRX16 |
| TCELL18:OUT_Q2 | SERDES.Q0P_HALTGTREQDES14 |
| TCELL18:OUT_Q3 | SERDES.Q0P_HALTGTREQDES13 |
| TCELL18:OUT_Q4 | SERDES.Q0P_HALTGTREQDES12 |
| TCELL18:OUT_Q5 | SERDES.Q0P_HALTGTREQDES11 |
| TCELL18:OUT_Q6 | SERDES.Q0P_HALTGTREQDES10 |
| TCELL18:OUT_Q7 | SERDES.Q0P_HALTGTREQDES15 |
| TCELL19:OUT_F0 | SERDES.Q0P_HALTGTREQDES18 |
| TCELL19:OUT_F1 | SERDES.Q0P_HALTGTREQDES17 |
| TCELL19:OUT_F2 | SERDES.Q0P_HALTGTREQDES6 |
| TCELL19:OUT_F3 | SERDES.Q0P_HALTGTREQDES5 |
| TCELL19:OUT_F4 | SERDES.Q0P_HALTGTREQDES4 |
| TCELL19:OUT_F5 | SERDES.Q0P_HALTGTREQDES3 |
| TCELL19:OUT_F6 | SERDES.Q0P_HALTGTREQDES2 |
| TCELL19:OUT_F7 | SERDES.Q0P_HALTGTREQDES1 |
| TCELL19:OUT_Q0 | SERDES.Q0P_HALTGTREQDES8 |
| TCELL19:OUT_Q1 | SERDES.Q0P_HALTGTREQDES7 |
| TCELL19:OUT_Q2 | SERDES.Q0P_HALTGTREQDES0 |
| TCELL19:OUT_Q3 | SERDES.Q0P_HALTGTREQDES16 |
| TCELL19:OUT_Q4 | SERDES.Q0P_HALTSTREQATTR2 |
| TCELL19:OUT_Q5 | SERDES.Q0P_HALTSTREQATTR1 |
| TCELL19:OUT_Q6 | SERDES.Q0P_HALTSTREQATTR0 |
| TCELL19:OUT_Q7 | SERDES.Q0P_HALTGTREQMBA5 |
| TCELL20:OUT_F0 | SERDES.Q0P_HALTGTREQMBA4 |
| TCELL20:OUT_F1 | SERDES.Q0P_HALTGTREQMBA3 |
| TCELL20:OUT_F2 | SERDES.Q0P_HALTGTREQMBA2 |
| TCELL20:OUT_F3 | SERDES.Q0P_HALTGTREQMBA1 |
| TCELL20:OUT_F4 | SERDES.Q0P_HALTGTREQMBA0 |
| TCELL20:OUT_F5 | SERDES.Q0P_HALTGTREQTPHTYPE1 |
| TCELL20:OUT_F6 | SERDES.Q0P_HALTGTREQTPHTYPE0 |
| TCELL20:OUT_F7 | SERDES.Q0P_HALTGTREQTPHSTTAG7 |
| TCELL20:OUT_Q0 | SERDES.Q0P_HALTGTREQTPHSTTAG6 |
| TCELL20:OUT_Q1 | SERDES.Q0P_HALTGTREQTPHSTTAG5 |
| TCELL20:OUT_Q2 | SERDES.Q0P_HALTGTREQTPHSTTAG4 |
| TCELL20:OUT_Q3 | SERDES.Q0P_HALTGTREQTPHSTTAG3 |
| TCELL20:OUT_Q4 | SERDES.Q0P_HALTGTREQTPHSTTAG2 |
| TCELL20:OUT_Q5 | SERDES.Q0P_HALTGTREQTPHSTTAG1 |
| TCELL20:OUT_Q6 | SERDES.Q0P_HALTGTREQTPHSTTAG0 |
| TCELL20:OUT_Q7 | SERDES.Q0P_HALTGTWBVLD7 |
| TCELL21:OUT_F0 | SERDES.Q0P_HALTGTWBVLD6 |
| TCELL21:OUT_F1 | SERDES.Q0P_HALTGTWBVLD5 |
| TCELL21:OUT_F2 | SERDES.Q0P_HALTGTWBVLD4 |
| TCELL21:OUT_F3 | SERDES.Q0P_HALTGTWBVLD3 |
| TCELL21:OUT_F4 | SERDES.Q0P_HALTGTWBVLD2 |
| TCELL21:OUT_F5 | SERDES.Q0P_HALTGTWBVLD1 |
| TCELL21:OUT_F6 | SERDES.Q0P_HALTGTWBVLD0 |
| TCELL21:OUT_F7 | SERDES.Q0P_SCANO11 |
| TCELL21:OUT_Q0 | SERDES.Q0P_HALTGTREQDES9 |
| TCELL21:OUT_Q1 | SERDES.Q0P_SCANO2 |
| TCELL21:OUT_Q2 | SERDES.Q0P_SCANO21 |
| TCELL21:OUT_Q3 | SERDES.Q0P_HALTGTREQDES60 |
| TCELL21:OUT_Q4 | SERDES.Q0P_HALTGTREQDES81 |
| TCELL21:OUT_Q5 | SERDES.Q0P_HALTGTREQDES58 |
| TCELL21:OUT_Q6 | SERDES.Q0P_SCANO18 |
| TCELL21:OUT_Q7 | SERDES.Q0P_HALTGTREQDES91 |
| TCELL22:OUT_F0 | SERDES.Q0P_HALTGTREQ |
| TCELL22:OUT_F1 | SERDES.Q0P_SCANO1 |
| TCELL22:OUT_F2 | SERDES.Q0P_INTCO |
| TCELL22:OUT_F3 | SERDES.Q0P_HALTGTREQDES126 |
| TCELL22:OUT_F4 | SERDES.Q0P_HALTGTREQDES76 |
| TCELL22:OUT_F5 | SERDES.Q0P_HALTGTREQDES35 |
| TCELL22:OUT_F6 | SERDES.Q0P_INTDO |
| TCELL22:OUT_F7 | SERDES.Q0P_HALTGTREQDES120 |
| TCELL22:OUT_Q0 | SERDES.Q0P_HALTGTREQDES103 |
| TCELL22:OUT_Q1 | SERDES.Q0P_HALTGTREQDES97 |
| TCELL22:OUT_Q2 | SERDES.Q0P_HALTGTREQDES57 |
| TCELL22:OUT_Q3 | SERDES.Q0P_HALTGTREQDES90 |
| TCELL22:OUT_Q4 | SERDES.Q0P_HALTGTREQDES105 |
| TCELL22:OUT_Q5 | SERDES.Q0P_HALTGTREQDES61 |
| TCELL22:OUT_Q6 | SERDES.Q0P_HALTGTREQDES68 |
| TCELL22:OUT_Q7 | SERDES.Q0P_HALTGTREQDES44 |
| TCELL23:OUT_F0 | SERDES.Q0P_HALTGTREQDES52 |
| TCELL23:OUT_F1 | SERDES.Q0P_HALTGTREQDES104 |
| TCELL23:OUT_F2 | SERDES.Q0P_HALTGTREQDES62 |
| TCELL23:OUT_F3 | SERDES.Q0P_HALTGTREQDES89 |
| TCELL23:OUT_F4 | SERDES.Q0P_HALTGTREQDES54 |
| TCELL23:OUT_F5 | SERDES.Q0P_HALTGTREQDES124 |
| TCELL23:OUT_F6 | SERDES.Q0P_HALTGTREQDES47 |
| TCELL23:OUT_F7 | SERDES.Q0P_HALTGTREQDES77 |
| TCELL23:OUT_Q0 | SERDES.Q0P_HALTGTREQDES102 |
| TCELL23:OUT_Q1 | SERDES.Q0P_INTAO |
| TCELL23:OUT_Q2 | SERDES.Q0P_HALTGTREQDES41 |
| TCELL23:OUT_Q3 | SERDES.Q0P_HALTGTREQDES31 |
| TCELL23:OUT_Q4 | SERDES.Q0P_HALTGTREQDES127 |
| TCELL23:OUT_Q5 | SERDES.Q0P_INTBO |
| TCELL23:OUT_Q6 | SERDES.Q0P_HALTGTREQDES21 |
| TCELL23:OUT_Q7 | SERDES.Q0P_HALTGTREQDES23 |
| TCELL24:OUT_F0 | SERDES.Q0P_HALTGTREQDES30 |
| TCELL24:OUT_F1 | SERDES.Q0P_HALTGTREQDES33 |
| TCELL24:OUT_F2 | SERDES.Q0P_HALTGTREQDES24 |
| TCELL24:OUT_F3 | SERDES.Q0P_HALTGTREQDES25 |
| TCELL24:OUT_F4 | SERDES.Q0P_HALTGTREQDES34 |
| TCELL24:OUT_F5 | SERDES.Q0P_HALTGTREQDES51 |
| TCELL24:OUT_F6 | SERDES.Q0P_HALTGTREQDES22 |
| TCELL24:OUT_F7 | SERDES.Q0P_HALTGTREQDES26 |
| TCELL24:OUT_Q0 | SERDES.Q0P_HALTGTREQDES32 |
| TCELL24:OUT_Q1 | SERDES.Q0P_HALTGTREQDES43 |
| TCELL24:OUT_Q2 | SERDES.Q0P_HALTGTREQDES48 |
| TCELL24:OUT_Q3 | SERDES.Q0P_HALTGTREQDES49 |
| TCELL24:OUT_Q4 | SERDES.Q0P_HALTGTREQDES111 |
| TCELL24:OUT_Q5 | SERDES.Q0P_HALTGTREQDES55 |
| TCELL24:OUT_Q6 | SERDES.Q0P_HALTGTREQDES66 |
| TCELL24:OUT_Q7 | SERDES.Q0P_HALTGTREQDES93 |
| TCELL29:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES9 |
| TCELL29:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES10 |
| TCELL29:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES11 |
| TCELL29:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES13 |
| TCELL29:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES14 |
| TCELL29:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES16 |
| TCELL29:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES17 |
| TCELL29:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES22 |
| TCELL29:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES23 |
| TCELL29:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES24 |
| TCELL29:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES25 |
| TCELL29:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES26 |
| TCELL29:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES27 |
| TCELL29:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES28 |
| TCELL29:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES29 |
| TCELL29:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES30 |
| TCELL29:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES31 |
| TCELL29:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES32 |
| TCELL29:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES33 |
| TCELL29:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES59 |
| TCELL29:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES61 |
| TCELL29:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES62 |
| TCELL29:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES63 |
| TCELL29:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES127 |
| TCELL29:IMUX_LSR0 | SERDES.Q0P_MBISTMODE |
| TCELL29:IMUX_LSR1 | SERDES.Q0P_SCANRSTN |
| TCELL29:IMUX_CLK0_DELAY | SERDES.Q0P_SCANCLK |
| TCELL29:IMUX_CLK1_DELAY | SERDES.Q0P_MBISTCLK |
| TCELL29:IMUX_CE0 | SERDES.Q0P_SCANI19 |
| TCELL29:IMUX_CE1 | SERDES.Q0P_SCANI9 |
| TCELL29:IMUX_CE2 | SERDES.Q0P_SCANI10 |
| TCELL29:IMUX_CE3 | SERDES.Q0P_SCANI20 |
| TCELL29:OUT_F0 | SERDES.Q0P_HALTGTREQDES20 |
| TCELL29:OUT_F1 | SERDES.Q0P_HALTGTREQDES96 |
| TCELL29:OUT_F2 | SERDES.Q0P_HALTGTREQDES95 |
| TCELL29:OUT_F3 | SERDES.Q0P_HALTGTREQDES125 |
| TCELL29:OUT_F4 | SERDES.Q0P_HALTGTREQDES101 |
| TCELL29:OUT_F5 | SERDES.Q0P_HALTGTREQDES99 |
| TCELL29:OUT_F6 | SERDES.Q0P_HALTGTREQDES80 |
| TCELL29:OUT_F7 | SERDES.Q0P_HALTGTREQDES56 |
| TCELL29:OUT_Q0 | SERDES.Q0P_HALTGTREQDES69 |
| TCELL29:OUT_Q1 | SERDES.Q0P_HALTGTREQDES78 |
| TCELL29:OUT_Q2 | SERDES.Q0P_HALTGTREQDES110 |
| TCELL29:OUT_Q3 | SERDES.Q0P_HALTGTREQDES84 |
| TCELL29:OUT_Q4 | SERDES.Q0P_HALTGTREQDES73 |
| TCELL29:OUT_Q5 | SERDES.Q0P_HALTGTREQDES70 |
| TCELL29:OUT_Q6 | SERDES.Q0P_HALTGTREQDES106 |
| TCELL29:OUT_Q7 | SERDES.Q0P_HALTGTREQDES87 |
| TCELL30:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES64 |
| TCELL30:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES65 |
| TCELL30:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES66 |
| TCELL30:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES67 |
| TCELL30:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES69 |
| TCELL30:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES71 |
| TCELL30:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES72 |
| TCELL30:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES73 |
| TCELL30:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES74 |
| TCELL30:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES77 |
| TCELL30:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES78 |
| TCELL30:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES79 |
| TCELL30:IMUX_C0 | SERDES.Q0P_HALTGTCLNTCOMPIDEN |
| TCELL30:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES121 |
| TCELL30:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES80 |
| TCELL30:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES81 |
| TCELL30:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES102 |
| TCELL30:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES95 |
| TCELL30:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES94 |
| TCELL30:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES99 |
| TCELL30:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES103 |
| TCELL30:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES125 |
| TCELL30:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES96 |
| TCELL30:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES126 |
| TCELL30:IMUX_LSR0 | SERDES.Q0P_SCANMODE |
| TCELL30:IMUX_LSR1 | SERDES.Q0P_MBISTRSTN |
| TCELL30:IMUX_CE0 | SERDES.Q0P_SCANI24 |
| TCELL30:IMUX_CE1 | SERDES.Q0P_SCANI0 |
| TCELL30:IMUX_CE2 | SERDES.Q0P_SCANI11 |
| TCELL30:IMUX_CE3 | SERDES.Q0P_SCANI17 |
| TCELL30:OUT_F0 | SERDES.Q0P_HALTGTREQDES82 |
| TCELL30:OUT_F1 | SERDES.Q0P_HALTGTREQDES75 |
| TCELL30:OUT_F2 | SERDES.Q0P_HALTGTREQDES109 |
| TCELL30:OUT_F3 | SERDES.Q0P_HALTGTREQDES85 |
| TCELL30:OUT_F4 | SERDES.Q0P_HALTGTREQDES74 |
| TCELL30:OUT_F5 | SERDES.Q0P_HALTGTREQDES71 |
| TCELL30:OUT_F6 | SERDES.Q0P_HALTGTREQDES98 |
| TCELL30:OUT_F7 | SERDES.Q0P_HALTGTREQDES83 |
| TCELL30:OUT_Q0 | SERDES.Q0P_HALTGTREQDES79 |
| TCELL30:OUT_Q1 | SERDES.Q0P_HALTGTREQDES121 |
| TCELL30:OUT_Q2 | SERDES.Q0P_HALTGTREQDES67 |
| TCELL30:OUT_Q3 | SERDES.Q0P_HALTGTREQDES100 |
| TCELL30:OUT_Q4 | SERDES.Q0P_HALTGTREQDES65 |
| TCELL30:OUT_Q5 | SERDES.Q0P_HALTGTREQDES88 |
| TCELL30:OUT_Q6 | SERDES.Q0P_HALTGTREQDES72 |
| TCELL30:OUT_Q7 | SERDES.Q0P_HALTGTREQDES94 |
| TCELL31:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES101 |
| TCELL31:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES86 |
| TCELL31:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES85 |
| TCELL31:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES90 |
| TCELL31:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES92 |
| TCELL31:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES100 |
| TCELL31:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES98 |
| TCELL31:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES122 |
| TCELL31:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES108 |
| TCELL31:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES123 |
| TCELL31:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES124 |
| TCELL31:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES118 |
| TCELL31:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES116 |
| TCELL31:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES115 |
| TCELL31:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES93 |
| TCELL31:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES104 |
| TCELL31:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES84 |
| TCELL31:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES105 |
| TCELL31:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES83 |
| TCELL31:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES107 |
| TCELL31:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES120 |
| TCELL31:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES89 |
| TCELL31:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES87 |
| TCELL31:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES91 |
| TCELL31:IMUX_LSR0 | SERDES.Q0P_RSTN |
| TCELL31:IMUX_LSR1 | SERDES.Q0P_SCANENA |
| TCELL31:IMUX_CE0 | SERDES.Q0P_SCANI8 |
| TCELL31:IMUX_CE1 | SERDES.Q0P_SCANI12 |
| TCELL31:IMUX_CE2 | SERDES.Q0P_SCANI18 |
| TCELL31:IMUX_CE3 | SERDES.Q0P_SCANI7 |
| TCELL31:OUT_F0 | SERDES.Q0P_HALTGTREQDES64 |
| TCELL31:OUT_F1 | SERDES.Q0P_HALTGTREQDES63 |
| TCELL31:OUT_F2 | SERDES.Q0P_HALTGTREQDES86 |
| TCELL31:OUT_F3 | SERDES.Q0P_HALTGTREQDES92 |
| TCELL31:OUT_F4 | SERDES.Q0P_HALTGTREQDES53 |
| TCELL31:OUT_F5 | SERDES.Q0P_HALTGTREQDES50 |
| TCELL31:OUT_F6 | SERDES.Q0P_HALTGTREQDES28 |
| TCELL31:OUT_F7 | SERDES.Q0P_HALTGTREQDES29 |
| TCELL31:OUT_Q0 | SERDES.Q0P_HALTGTREQDES123 |
| TCELL31:OUT_Q1 | SERDES.Q0P_HALTGTREQDES59 |
| TCELL31:OUT_Q2 | SERDES.Q0P_HALTGTREQDES46 |
| TCELL31:OUT_Q3 | SERDES.Q0P_HALTGTREQDES45 |
| TCELL31:OUT_Q4 | SERDES.Q0P_HALTGTREQDES27 |
| TCELL31:OUT_Q5 | SERDES.Q0P_HALTGTREQDES122 |
| TCELL31:OUT_Q6 | SERDES.Q0P_HALTGTREQDES42 |
| TCELL31:OUT_Q7 | SERDES.Q0P_SCANO22 |
| TCELL32:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES113 |
| TCELL32:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES114 |
| TCELL32:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES88 |
| TCELL32:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES117 |
| TCELL32:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES97 |
| TCELL32:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES112 |
| TCELL32:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES82 |
| TCELL32:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES76 |
| TCELL32:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES109 |
| TCELL32:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES111 |
| TCELL32:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES75 |
| TCELL32:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES110 |
| TCELL32:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES106 |
| TCELL32:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES70 |
| TCELL32:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES60 |
| TCELL32:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES58 |
| TCELL32:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES57 |
| TCELL32:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES56 |
| TCELL32:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES55 |
| TCELL32:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES54 |
| TCELL32:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES53 |
| TCELL32:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES52 |
| TCELL32:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES51 |
| TCELL32:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES50 |
| TCELL32:IMUX_LSR0 | SERDES.Q0P_HOTRSTIN |
| TCELL32:IMUX_CE0 | SERDES.Q0P_SCANI6 |
| TCELL32:IMUX_CE1 | SERDES.Q0P_SCANI26 |
| TCELL32:IMUX_CE2 | SERDES.Q0P_SCANI25 |
| TCELL32:IMUX_CE3 | SERDES.Q0P_SCANI2 |
| TCELL32:OUT_F0 | SERDES.Q0P_HALMSTWRDY |
| TCELL32:OUT_F1 | SERDES.Q0P_HALTGTREQDES40 |
| TCELL32:OUT_F2 | SERDES.Q0P_SCANO14 |
| TCELL32:OUT_F3 | SERDES.Q0P_HALTGTREQDES36 |
| TCELL32:OUT_F4 | SERDES.Q0P_HALTGTREQDES38 |
| TCELL32:OUT_F5 | SERDES.Q0P_PWRSTATECHNGINT |
| TCELL32:OUT_F6 | SERDES.Q0P_HALTGTREQDES37 |
| TCELL32:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES116 |
| TCELL32:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES115 |
| TCELL32:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES117 |
| TCELL32:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES114 |
| TCELL32:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES113 |
| TCELL32:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES118 |
| TCELL32:OUT_Q5 | SERDES.Q0P_SCANO19 |
| TCELL32:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES109 |
| TCELL32:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES112 |
| TCELL33:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES49 |
| TCELL33:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES48 |
| TCELL33:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES47 |
| TCELL33:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES46 |
| TCELL33:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES45 |
| TCELL33:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES44 |
| TCELL33:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES43 |
| TCELL33:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES42 |
| TCELL33:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES41 |
| TCELL33:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES40 |
| TCELL33:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES39 |
| TCELL33:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES38 |
| TCELL33:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES37 |
| TCELL33:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES36 |
| TCELL33:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES35 |
| TCELL33:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES34 |
| TCELL33:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES21 |
| TCELL33:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES68 |
| TCELL33:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES20 |
| TCELL33:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES19 |
| TCELL33:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES18 |
| TCELL33:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES15 |
| TCELL33:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES12 |
| TCELL33:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES8 |
| TCELL33:IMUX_CE0 | SERDES.Q0P_SCANI16 |
| TCELL33:IMUX_CE1 | SERDES.Q0P_SCANI14 |
| TCELL33:IMUX_CE2 | SERDES.Q0P_SCANI21 |
| TCELL33:IMUX_CE3 | SERDES.Q0P_SCANI1 |
| TCELL33:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES108 |
| TCELL33:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES110 |
| TCELL33:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES107 |
| TCELL33:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES126 |
| TCELL33:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES125 |
| TCELL33:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES111 |
| TCELL33:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES127 |
| TCELL33:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES119 |
| TCELL33:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES79 |
| TCELL33:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES104 |
| TCELL33:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES102 |
| TCELL33:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES101 |
| TCELL33:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES103 |
| TCELL33:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES76 |
| TCELL33:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES67 |
| TCELL33:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES72 |
| TCELL34:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES7 |
| TCELL34:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES6 |
| TCELL34:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES5 |
| TCELL34:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES4 |
| TCELL34:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES3 |
| TCELL34:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES2 |
| TCELL34:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES1 |
| TCELL34:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES0 |
| TCELL34:IMUX_B2 | SERDES.Q0P_HALTGTCOMPBVLD7 |
| TCELL34:IMUX_B3 | SERDES.Q0P_HALTGTCOMPBVLD6 |
| TCELL34:IMUX_B4 | SERDES.Q0P_HALTGTCOMPBVLD5 |
| TCELL34:IMUX_B5 | SERDES.Q0P_HALTGTCOMPBVLD4 |
| TCELL34:IMUX_C0 | SERDES.Q0P_HALTGTCOMPBVLD3 |
| TCELL34:IMUX_C1 | SERDES.Q0P_HALTGTCOMPBVLD2 |
| TCELL34:IMUX_C2 | SERDES.Q0P_HALTGTCOMPBVLD1 |
| TCELL34:IMUX_C3 | SERDES.Q0P_HALTGTCOMPBVLD0 |
| TCELL34:IMUX_C4 | SERDES.Q0P_HALTGTCLNTCOMPID15 |
| TCELL34:IMUX_C5 | SERDES.Q0P_HALTGTCLNTCOMPID14 |
| TCELL34:IMUX_D0 | SERDES.Q0P_HALTGTCLNTCOMPID13 |
| TCELL34:IMUX_D1 | SERDES.Q0P_HALTGTCLNTCOMPID12 |
| TCELL34:IMUX_D2 | SERDES.Q0P_HALTGTCLNTCOMPID11 |
| TCELL34:IMUX_D3 | SERDES.Q0P_HALTGTCLNTCOMPID10 |
| TCELL34:IMUX_D4 | SERDES.Q0P_HALTGTCLNTCOMPID9 |
| TCELL34:IMUX_D5 | SERDES.Q0P_HALTGTCLNTCOMPID8 |
| TCELL34:IMUX_CE0 | SERDES.Q0P_SCANI13 |
| TCELL34:IMUX_CE1 | SERDES.Q0P_SCANI3 |
| TCELL34:IMUX_CE2 | SERDES.Q0P_SCANI15 |
| TCELL34:IMUX_CE3 | SERDES.Q0P_SCANI23 |
| TCELL34:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES75 |
| TCELL34:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES105 |
| TCELL34:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES70 |
| TCELL34:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES74 |
| TCELL34:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES106 |
| TCELL34:OUT_F5 | SERDES.Q0P_SCANO8 |
| TCELL34:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES73 |
| TCELL34:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES71 |
| TCELL34:OUT_Q0 | SERDES.Q0P_HALTGTREQDES39 |
| TCELL34:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES68 |
| TCELL34:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES91 |
| TCELL34:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES93 |
| TCELL34:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES66 |
| TCELL34:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES90 |
| TCELL34:OUT_Q6 | SERDES.Q0P_SCANO5 |
| TCELL34:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES64 |
| TCELL35:IMUX_A0 | SERDES.Q0P_HALTGTCLNTCOMPID7 |
| TCELL35:IMUX_A1 | SERDES.Q0P_HALTGTCLNTCOMPID6 |
| TCELL35:IMUX_A2 | SERDES.Q0P_HALTGTCLNTCOMPID5 |
| TCELL35:IMUX_A3 | SERDES.Q0P_HALTGTCLNTCOMPID4 |
| TCELL35:IMUX_A4 | SERDES.Q0P_HALTGTCLNTCOMPID3 |
| TCELL35:IMUX_A5 | SERDES.Q0P_HALTGTCLNTCOMPID2 |
| TCELL35:IMUX_B0 | SERDES.Q0P_HALTGTCLNTCOMPID1 |
| TCELL35:IMUX_B1 | SERDES.Q0P_HALTGTCLNTCOMPID0 |
| TCELL35:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES106 |
| TCELL35:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES105 |
| TCELL35:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES104 |
| TCELL35:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES98 |
| TCELL35:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES97 |
| TCELL35:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES96 |
| TCELL35:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES94 |
| TCELL35:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES93 |
| TCELL35:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES92 |
| TCELL35:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES91 |
| TCELL35:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES90 |
| TCELL35:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES89 |
| TCELL35:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES88 |
| TCELL35:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES87 |
| TCELL35:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES85 |
| TCELL35:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES121 |
| TCELL35:IMUX_CE0 | SERDES.Q0P_SCANI22 |
| TCELL35:IMUX_CE1 | SERDES.Q0P_SCANI4 |
| TCELL35:IMUX_CE2 | SERDES.Q0P_SCANI5 |
| TCELL35:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES94 |
| TCELL35:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES92 |
| TCELL35:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES69 |
| TCELL35:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES65 |
| TCELL35:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES95 |
| TCELL35:OUT_F5 | SERDES.Q0P_MSIVECCNT1 |
| TCELL35:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES89 |
| TCELL35:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES88 |
| TCELL35:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES77 |
| TCELL35:OUT_Q1 | SERDES.Q0P_MSIVECCNT2 |
| TCELL35:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES78 |
| TCELL35:OUT_Q3 | SERDES.Q0P_MSIVECCNT0 |
| TCELL35:OUT_Q4 | SERDES.Q0P_SCANO7 |
| TCELL35:OUT_Q5 | SERDES.Q0P_INTACK |
| TCELL35:OUT_Q6 | SERDES.Q0P_MSIEN |
| TCELL35:OUT_Q7 | SERDES.Q0P_SCANO9 |
| TCELL36:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES84 |
| TCELL36:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES80 |
| TCELL36:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES79 |
| TCELL36:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES78 |
| TCELL36:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES77 |
| TCELL36:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES76 |
| TCELL36:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES75 |
| TCELL36:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES74 |
| TCELL36:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES99 |
| TCELL36:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES86 |
| TCELL36:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES73 |
| TCELL36:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES72 |
| TCELL36:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES71 |
| TCELL36:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES70 |
| TCELL36:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES69 |
| TCELL36:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES68 |
| TCELL36:OUT_F2 | SERDES.Q0P_HALMSTRBVLD4 |
| TCELL36:OUT_F3 | SERDES.Q0P_HALMSTRBVLD3 |
| TCELL36:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES85 |
| TCELL36:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES120 |
| TCELL36:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES84 |
| TCELL36:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES87 |
| TCELL36:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES86 |
| TCELL36:OUT_Q3 | SERDES.Q0P_HALMSTRBVLD1 |
| TCELL36:OUT_Q4 | SERDES.Q0P_HALMSTRBVLD7 |
| TCELL36:OUT_Q5 | SERDES.Q0P_HALMSTRBVLD6 |
| TCELL36:OUT_Q6 | SERDES.Q0P_HALMSTCOMPVLD |
| TCELL36:OUT_Q7 | SERDES.Q0P_HALMSTCOMPSOP |
| TCELL37:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES82 |
| TCELL37:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES67 |
| TCELL37:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES66 |
| TCELL37:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES65 |
| TCELL37:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES64 |
| TCELL37:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES63 |
| TCELL37:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES62 |
| TCELL37:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES83 |
| TCELL37:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES61 |
| TCELL37:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES60 |
| TCELL37:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES95 |
| TCELL37:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES59 |
| TCELL37:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES58 |
| TCELL37:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES57 |
| TCELL37:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES56 |
| TCELL37:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES55 |
| TCELL37:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES54 |
| TCELL37:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES53 |
| TCELL37:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES52 |
| TCELL37:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES100 |
| TCELL37:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES51 |
| TCELL37:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES50 |
| TCELL37:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES49 |
| TCELL37:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES48 |
| TCELL37:OUT_F0 | SERDES.Q0P_HALMSTRBVLD0 |
| TCELL37:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES0 |
| TCELL37:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES83 |
| TCELL37:OUT_F3 | SERDES.Q0P_HALMSTCOMPEOP |
| TCELL37:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES1 |
| TCELL37:OUT_F5 | SERDES.Q0P_HALMSTRBVLD5 |
| TCELL37:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES80 |
| TCELL37:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES100 |
| TCELL37:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES2 |
| TCELL37:OUT_Q1 | SERDES.Q0P_SCANO6 |
| TCELL37:OUT_Q2 | SERDES.Q0P_HALMSTRBVLD2 |
| TCELL37:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES81 |
| TCELL37:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES99 |
| TCELL37:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES30 |
| TCELL37:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES96 |
| TCELL37:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES38 |
| TCELL38:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES81 |
| TCELL38:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES101 |
| TCELL38:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES47 |
| TCELL38:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES46 |
| TCELL38:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES45 |
| TCELL38:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES44 |
| TCELL38:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES43 |
| TCELL38:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES42 |
| TCELL38:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES41 |
| TCELL38:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES40 |
| TCELL38:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES39 |
| TCELL38:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES38 |
| TCELL38:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES37 |
| TCELL38:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES102 |
| TCELL38:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES103 |
| TCELL38:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES36 |
| TCELL38:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES35 |
| TCELL38:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES34 |
| TCELL38:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES33 |
| TCELL38:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES32 |
| TCELL38:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES31 |
| TCELL38:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES30 |
| TCELL38:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES29 |
| TCELL38:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES28 |
| TCELL38:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES97 |
| TCELL38:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES98 |
| TCELL38:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES82 |
| TCELL38:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES32 |
| TCELL38:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES55 |
| TCELL38:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES37 |
| TCELL38:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES123 |
| TCELL38:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES33 |
| TCELL38:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES11 |
| TCELL38:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES3 |
| TCELL38:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES5 |
| TCELL38:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES34 |
| TCELL38:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES48 |
| TCELL38:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES122 |
| TCELL38:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES4 |
| TCELL38:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES14 |
| TCELL39:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES27 |
| TCELL39:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES26 |
| TCELL39:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES25 |
| TCELL39:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES24 |
| TCELL39:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES23 |
| TCELL39:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES22 |
| TCELL39:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES21 |
| TCELL39:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES20 |
| TCELL39:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES19 |
| TCELL39:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES18 |
| TCELL39:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES17 |
| TCELL39:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES16 |
| TCELL39:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES15 |
| TCELL39:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES14 |
| TCELL39:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES13 |
| TCELL39:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES12 |
| TCELL39:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES6 |
| TCELL39:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES121 |
| TCELL39:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES63 |
| TCELL39:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES60 |
| TCELL39:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES50 |
| TCELL39:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES51 |
| TCELL39:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES59 |
| TCELL39:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES36 |
| TCELL39:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES47 |
| TCELL39:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES35 |
| TCELL39:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES15 |
| TCELL39:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES13 |
| TCELL40:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES11 |
| TCELL40:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES10 |
| TCELL40:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES9 |
| TCELL40:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES8 |
| TCELL40:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES7 |
| TCELL40:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES6 |
| TCELL40:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES5 |
| TCELL40:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES4 |
| TCELL40:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES3 |
| TCELL40:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES2 |
| TCELL40:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES1 |
| TCELL40:IMUX_B5 | SERDES.Q0P_HALTGTACK |
| TCELL40:IMUX_C0 | SERDES.Q0P_HALTGTWRDY |
| TCELL40:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES0 |
| TCELL40:IMUX_C2 | SERDES.Q0P_HALMSTREQDES124 |
| TCELL40:IMUX_C3 | SERDES.Q0P_HALMSTREQDES123 |
| TCELL40:IMUX_C4 | SERDES.Q0P_HALMSTREQDES125 |
| TCELL40:IMUX_C5 | SERDES.Q0P_HALMSTREQDES122 |
| TCELL40:IMUX_D0 | SERDES.Q0P_HALMSTREQDES121 |
| TCELL40:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES120 |
| TCELL40:IMUX_D2 | SERDES.Q0P_HALMSTREQDES120 |
| TCELL40:IMUX_D3 | SERDES.Q0P_HALMSTREQDES119 |
| TCELL40:IMUX_D4 | SERDES.Q0P_HALMSTREQDES118 |
| TCELL40:IMUX_D5 | SERDES.Q0P_HALMSTREQDES117 |
| TCELL40:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES31 |
| TCELL40:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES17 |
| TCELL40:OUT_F2 | SERDES.Q0P_MAXREADREQSIZE1 |
| TCELL40:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES53 |
| TCELL40:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES49 |
| TCELL40:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES61 |
| TCELL40:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES46 |
| TCELL40:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES45 |
| TCELL40:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES58 |
| TCELL40:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES40 |
| TCELL40:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES20 |
| TCELL40:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES44 |
| TCELL40:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES8 |
| TCELL40:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES23 |
| TCELL40:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES54 |
| TCELL40:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES56 |
| TCELL41:IMUX_A0 | SERDES.Q0P_HALMSTREQDES116 |
| TCELL41:IMUX_A1 | SERDES.Q0P_HALMSTREQDES113 |
| TCELL41:IMUX_A2 | SERDES.Q0P_HALMSTREQDES112 |
| TCELL41:IMUX_A3 | SERDES.Q0P_HALMSTREQDES111 |
| TCELL41:IMUX_A4 | SERDES.Q0P_HALMSTREQDES109 |
| TCELL41:IMUX_A5 | SERDES.Q0P_HALMSTREQDES108 |
| TCELL41:IMUX_B0 | SERDES.Q0P_HALMSTREQDES114 |
| TCELL41:IMUX_B1 | SERDES.Q0P_HALMSTREQDES106 |
| TCELL41:IMUX_B2 | SERDES.Q0P_HALMSTREQDES105 |
| TCELL41:IMUX_B3 | SERDES.Q0P_HALMSTREQDES104 |
| TCELL41:IMUX_B4 | SERDES.Q0P_HALMSTREQDES103 |
| TCELL41:IMUX_B5 | SERDES.Q0P_HALMSTREQDES102 |
| TCELL41:IMUX_C0 | SERDES.Q0P_HALMSTREQDES126 |
| TCELL41:IMUX_C1 | SERDES.Q0P_HALMSTREQDES107 |
| TCELL41:IMUX_C2 | SERDES.Q0P_HALMSTREQDES115 |
| TCELL41:IMUX_C3 | SERDES.Q0P_HALMSTREQDES110 |
| TCELL41:IMUX_C4 | SERDES.Q0P_HALMSTREQDES101 |
| TCELL41:IMUX_C5 | SERDES.Q0P_HALMSTREQDES100 |
| TCELL41:IMUX_D0 | SERDES.Q0P_HALMSTREQDES99 |
| TCELL41:IMUX_D1 | SERDES.Q0P_HALMSTREQDES98 |
| TCELL41:IMUX_D2 | SERDES.Q0P_HALMSTREQDES97 |
| TCELL41:IMUX_D3 | SERDES.Q0P_HALMSTREQDES96 |
| TCELL41:IMUX_D4 | SERDES.Q0P_HALMSTREQDES95 |
| TCELL41:IMUX_D5 | SERDES.Q0P_HALMSTREQDES94 |
| TCELL41:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES52 |
| TCELL41:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES9 |
| TCELL41:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES10 |
| TCELL41:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES43 |
| TCELL41:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES7 |
| TCELL41:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES29 |
| TCELL41:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES12 |
| TCELL41:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES41 |
| TCELL41:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES16 |
| TCELL41:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES62 |
| TCELL41:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES57 |
| TCELL41:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES42 |
| TCELL41:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES22 |
| TCELL41:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES19 |
| TCELL41:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES39 |
| TCELL41:OUT_Q7 | SERDES.Q0P_RCBSTS |
| TCELL42:IMUX_A2 | SERDES.Q0P_HALMSTREQDES93 |
| TCELL42:IMUX_A3 | SERDES.Q0P_HALMSTREQDES92 |
| TCELL42:IMUX_A4 | SERDES.Q0P_HALMSTREQDES91 |
| TCELL42:IMUX_A5 | SERDES.Q0P_HALMSTREQDES90 |
| TCELL42:IMUX_B2 | SERDES.Q0P_HALMSTREQDES89 |
| TCELL42:IMUX_B3 | SERDES.Q0P_HALMSTREQDES88 |
| TCELL42:IMUX_B4 | SERDES.Q0P_HALMSTREQDES87 |
| TCELL42:IMUX_B5 | SERDES.Q0P_HALMSTREQDES85 |
| TCELL42:IMUX_C2 | SERDES.Q0P_HALMSTREQDES84 |
| TCELL42:IMUX_C3 | SERDES.Q0P_HALTGTCOMPERR |
| TCELL42:IMUX_C4 | SERDES.Q0P_HALTGTCOMPVLD |
| TCELL42:IMUX_C5 | SERDES.Q0P_HALTGTCOMPSOP |
| TCELL42:IMUX_D2 | SERDES.Q0P_HALMSTREQDES83 |
| TCELL42:IMUX_D3 | SERDES.Q0P_HALMSTREQDES82 |
| TCELL42:IMUX_D4 | SERDES.Q0P_HALMSTREQDES81 |
| TCELL42:IMUX_D5 | SERDES.Q0P_HALMSTREQDES79 |
| TCELL42:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES28 |
| TCELL42:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES26 |
| TCELL42:OUT_F4 | SERDES.Q0P_MSIXMASK |
| TCELL42:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES27 |
| TCELL42:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES25 |
| TCELL42:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES24 |
| TCELL42:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES18 |
| TCELL42:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES21 |
| TCELL42:OUT_Q4 | SERDES.Q0P_FTLERROUT |
| TCELL42:OUT_Q5 | SERDES.Q0P_MAXREADREQSIZE2 |
| TCELL42:OUT_Q6 | SERDES.Q0P_TPHSTMODE2 |
| TCELL42:OUT_Q7 | SERDES.Q0P_FUNCSTS2 |
| TCELL43:IMUX_A0 | SERDES.Q0P_HALTGTCOMPEOP |
| TCELL43:IMUX_A1 | SERDES.Q0P_HALMSTREQDES75 |
| TCELL43:IMUX_A2 | SERDES.Q0P_HALMSTREQDES74 |
| TCELL43:IMUX_A3 | SERDES.Q0P_HALMSTREQDES72 |
| TCELL43:IMUX_A4 | SERDES.Q0P_HALMSTREQDES127 |
| TCELL43:IMUX_A5 | SERDES.Q0P_HALMSTREQ |
| TCELL43:IMUX_B0 | SERDES.Q0P_HALMSTREQDES71 |
| TCELL43:IMUX_B1 | SERDES.Q0P_HALMSTREQDES77 |
| TCELL43:IMUX_B2 | SERDES.Q0P_HALMSTREQDES80 |
| TCELL43:IMUX_B3 | SERDES.Q0P_HALMSTREQDES70 |
| TCELL43:IMUX_B4 | SERDES.Q0P_HALTGTNPREJ |
| TCELL43:IMUX_B5 | SERDES.Q0P_HALMSTREQDES76 |
| TCELL43:IMUX_C0 | SERDES.Q0P_HALMSTREQDES64 |
| TCELL43:IMUX_C1 | SERDES.Q0P_HALMSTREQDES65 |
| TCELL43:IMUX_C2 | SERDES.Q0P_HALMSTREQDES78 |
| TCELL43:IMUX_C3 | SERDES.Q0P_HALMSTREQDES63 |
| TCELL43:IMUX_C4 | SERDES.Q0P_HALMSTREQDES62 |
| TCELL43:IMUX_C5 | SERDES.Q0P_HALMSTREQDES66 |
| TCELL43:IMUX_D0 | SERDES.Q0P_HALMSTREQDES57 |
| TCELL43:IMUX_D1 | SERDES.Q0P_HALMSTREQDES58 |
| TCELL43:IMUX_D2 | SERDES.Q0P_HALMSTREQDES60 |
| TCELL43:IMUX_D3 | SERDES.Q0P_HALMSTREQDES61 |
| TCELL43:IMUX_D4 | SERDES.Q0P_HALMSTREQDES69 |
| TCELL43:IMUX_D5 | SERDES.Q0P_HALMSTREQDES68 |
| TCELL43:OUT_F1 | SERDES.Q0P_FUNCPWRSTATE1 |
| TCELL43:OUT_F2 | SERDES.Q0P_TPHSTMODE0 |
| TCELL43:OUT_F3 | SERDES.Q0P_FUNCPWRSTATE0 |
| TCELL43:OUT_F5 | SERDES.Q0P_CORERROUT |
| TCELL43:OUT_F6 | SERDES.Q0P_FUNCSTS1 |
| TCELL43:OUT_F7 | SERDES.Q0P_NFTLERROUT |
| TCELL43:OUT_Q0 | SERDES.Q0P_FUNCPWRSTATE2 |
| TCELL43:OUT_Q1 | SERDES.Q0P_HALMSTREJ |
| TCELL43:OUT_Q2 | SERDES.Q0P_SCANO10 |
| TCELL43:OUT_Q3 | SERDES.Q0P_FUNCSTS0 |
| TCELL43:OUT_Q4 | SERDES.Q0P_HALMSTACK |
| TCELL43:OUT_Q5 | SERDES.Q0P_MSIXEN |
| TCELL43:OUT_Q6 | SERDES.Q0P_MAXREADREQSIZE0 |
| TCELL43:OUT_Q7 | SERDES.Q0P_FUNCSTS3 |
| TCELL44:IMUX_A0 | SERDES.Q0P_HALMSTREQDES59 |
| TCELL44:IMUX_A1 | SERDES.Q0P_HALMSTREQDES56 |
| TCELL44:IMUX_A2 | SERDES.Q0P_HALMSTREQDES73 |
| TCELL44:IMUX_A3 | SERDES.Q0P_HALMSTREQDES54 |
| TCELL44:IMUX_A4 | SERDES.Q0P_HALMSTREQDES55 |
| TCELL44:IMUX_A5 | SERDES.Q0P_HALMSTREQDES67 |
| TCELL44:IMUX_B0 | SERDES.Q0P_HALMSTREQDES53 |
| TCELL44:IMUX_B1 | SERDES.Q0P_HALMSTREQDES50 |
| TCELL44:IMUX_B2 | SERDES.Q0P_HALMSTREQDES46 |
| TCELL44:IMUX_B3 | SERDES.Q0P_HALMSTREQDES47 |
| TCELL44:IMUX_B4 | SERDES.Q0P_HALMSTREQDES51 |
| TCELL44:IMUX_B5 | SERDES.Q0P_HALMSTREQDES52 |
| TCELL44:IMUX_C0 | SERDES.Q0P_HALMSTREQDES49 |
| TCELL44:IMUX_C1 | SERDES.Q0P_HALMSTREQDES48 |
| TCELL44:IMUX_C2 | SERDES.Q0P_HALMSTREQDES45 |
| TCELL44:IMUX_C3 | SERDES.Q0P_HALMSTREQDES43 |
| TCELL44:IMUX_C4 | SERDES.Q0P_HALMSTREQDES42 |
| TCELL44:IMUX_C5 | SERDES.Q0P_HALMSTREQDES44 |
| TCELL44:IMUX_D0 | SERDES.Q0P_HALMSTREQDES40 |
| TCELL44:IMUX_D1 | SERDES.Q0P_HALMSTREQDES7 |
| TCELL44:IMUX_D2 | SERDES.Q0P_HALMSTREQDES39 |
| TCELL44:IMUX_D3 | SERDES.Q0P_HALMSTREQDES23 |
| TCELL44:IMUX_D4 | SERDES.Q0P_HALMSTREQDES37 |
| TCELL44:IMUX_D5 | SERDES.Q0P_HALMSTREQDES41 |
| TCELL44:OUT_F0 | SERDES.Q0P_TPHSTMODE1 |
| TCELL44:OUT_F1 | SERDES.Q0P_HALMSTTAG2 |
| TCELL44:OUT_F2 | SERDES.Q0P_LCLINT |
| TCELL44:OUT_F3 | SERDES.Q0P_HALMSTTAG1 |
| TCELL44:OUT_F4 | SERDES.Q0P_HALMSTTAG3 |
| TCELL44:OUT_F5 | SERDES.Q0P_HALMSTTAG4 |
| TCELL44:OUT_F6 | SERDES.Q0P_HALMSTTAG0 |
| TCELL44:OUT_F7 | SERDES.Q0P_MSIMSGABRT |
| TCELL44:OUT_Q0 | SERDES.Q0P_TPHREQENABLE |
| TCELL44:OUT_Q1 | SERDES.Q0P_DBGDATOUT5 |
| TCELL44:OUT_Q2 | SERDES.Q0P_MSIMSGSENT |
| TCELL44:OUT_Q3 | SERDES.Q0P_DBGDATOUT7 |
| TCELL44:OUT_Q4 | SERDES.Q0P_DBGDATOUT8 |
| TCELL44:OUT_Q5 | SERDES.Q0P_SCANO12 |
| TCELL44:OUT_Q6 | SERDES.Q0P_DBGDATOUT12 |
| TCELL44:OUT_Q7 | SERDES.Q0P_DBGDATOUT6 |
| TCELL45:IMUX_A0 | SERDES.Q0P_HALMSTREQDES38 |
| TCELL45:IMUX_A1 | SERDES.Q0P_HALMSTREQDES20 |
| TCELL45:IMUX_A2 | SERDES.Q0P_HALMSTREQDES36 |
| TCELL45:IMUX_A3 | SERDES.Q0P_HALMSTREQDES9 |
| TCELL45:IMUX_A4 | SERDES.Q0P_HALMSTREQDES19 |
| TCELL45:IMUX_A5 | SERDES.Q0P_HALMSTWBVLD1 |
| TCELL45:IMUX_B0 | SERDES.Q0P_HALMSTREQDES8 |
| TCELL45:IMUX_B1 | SERDES.Q0P_HALMSTREQDES17 |
| TCELL45:IMUX_B2 | SERDES.Q0P_HALMSTREQDES21 |
| TCELL45:IMUX_B3 | SERDES.Q0P_HALMSTREQDES22 |
| TCELL45:IMUX_B4 | SERDES.Q0P_HALMSTREQDES12 |
| TCELL45:IMUX_B5 | SERDES.Q0P_HALMSTWBVLD2 |
| TCELL45:IMUX_C0 | SERDES.Q0P_HALMSTREQDES34 |
| TCELL45:IMUX_C1 | SERDES.Q0P_HALMSTREQDES1 |
| TCELL45:IMUX_C2 | SERDES.Q0P_HALMSTREQDES10 |
| TCELL45:IMUX_C3 | SERDES.Q0P_HALMSTREQDES11 |
| TCELL45:IMUX_C4 | SERDES.Q0P_HALMSTREQDES16 |
| TCELL45:IMUX_C5 | SERDES.Q0P_HALMSTREQDES35 |
| TCELL45:IMUX_D0 | SERDES.Q0P_HALMSTREQDES6 |
| TCELL45:IMUX_D1 | SERDES.Q0P_HALMSTREQDES5 |
| TCELL45:IMUX_D2 | SERDES.Q0P_HALMSTREQDES18 |
| TCELL45:IMUX_D3 | SERDES.Q0P_HALMSTREQDES4 |
| TCELL45:IMUX_D4 | SERDES.Q0P_HALMSTREQDES3 |
| TCELL45:IMUX_D5 | SERDES.Q0P_HALMSTREQDES2 |
| TCELL45:OUT_F0 | SERDES.Q0P_SCANO4 |
| TCELL45:OUT_F1 | SERDES.Q0P_DBGDATOUT14 |
| TCELL45:OUT_F2 | SERDES.Q0P_DBGDATOUT4 |
| TCELL45:OUT_F3 | SERDES.Q0P_DBGDATOUT9 |
| TCELL45:OUT_F4 | SERDES.Q0P_DBGDATOUT0 |
| TCELL45:OUT_F5 | SERDES.Q0P_DBGDATOUT2 |
| TCELL45:OUT_F6 | SERDES.Q0P_DBGDATOUT13 |
| TCELL45:OUT_F7 | SERDES.Q0P_DBGDATOUT1 |
| TCELL45:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES124 |
| TCELL45:OUT_Q1 | SERDES.Q0P_DBGDATOUT3 |
| TCELL45:OUT_Q2 | SERDES.Q0P_DBGDATOUT11 |
| TCELL45:OUT_Q3 | SERDES.Q0P_LTSSMSTATE5 |
| TCELL45:OUT_Q4 | SERDES.Q0P_DBGDATOUT10 |
| TCELL45:OUT_Q5 | SERDES.Q0P_DBGDATOUT15 |
| TCELL45:OUT_Q6 | SERDES.Q0P_LNKSTS0 |
| TCELL45:OUT_Q7 | SERDES.Q0P_LTSSMSTATE0 |
| TCELL46:IMUX_A0 | SERDES.Q0P_HALMSTREQDES15 |
| TCELL46:IMUX_A1 | SERDES.Q0P_HALMSTREQDES33 |
| TCELL46:IMUX_A2 | SERDES.Q0P_HALMSTWEOP |
| TCELL46:IMUX_A3 | SERDES.Q0P_HALMSTREQDES32 |
| TCELL46:IMUX_A4 | SERDES.Q0P_HALMSTWBVLD0 |
| TCELL46:IMUX_A5 | SERDES.Q0P_HALMSTWDATVLD |
| TCELL46:IMUX_B0 | SERDES.Q0P_HALMSTREQDES0 |
| TCELL46:IMUX_B1 | SERDES.Q0P_HALMSTREQDES31 |
| TCELL46:IMUX_B2 | SERDES.Q0P_HALMSTREQDES14 |
| TCELL46:IMUX_B3 | SERDES.Q0P_HALMSTREQDES13 |
| TCELL46:IMUX_B4 | SERDES.Q0P_HALMSTWERR |
| TCELL46:IMUX_B5 | SERDES.Q0P_HALMSTWBVLD6 |
| TCELL46:IMUX_C0 | SERDES.Q0P_HALMSTWBVLD7 |
| TCELL46:IMUX_C1 | SERDES.Q0P_HALMSTWBVLD3 |
| TCELL46:IMUX_C2 | SERDES.Q0P_HALMSTWBVLD4 |
| TCELL46:IMUX_C3 | SERDES.Q0P_HALMSTREQDES25 |
| TCELL46:IMUX_C4 | SERDES.Q0P_HALMSTREQDES28 |
| TCELL46:IMUX_C5 | SERDES.Q0P_HALMSTREQDES30 |
| TCELL46:IMUX_D0 | SERDES.Q0P_HALMSTREQDES29 |
| TCELL46:IMUX_D1 | SERDES.Q0P_HALMSTREQDES27 |
| TCELL46:IMUX_D2 | SERDES.Q0P_HALMSTREQDES24 |
| TCELL46:IMUX_D3 | SERDES.Q0P_HALMSTWBVLD5 |
| TCELL46:IMUX_D4 | SERDES.Q0P_HALMSTREQDES26 |
| TCELL46:IMUX_D5 | SERDES.Q0P_INTAI |
| TCELL46:OUT_F0 | SERDES.Q0P_LTSSMSTATE4 |
| TCELL46:OUT_F1 | SERDES.Q0P_LTSSMSTATE1 |
| TCELL46:OUT_F2 | SERDES.Q0P_SCANO3 |
| TCELL46:OUT_F3 | SERDES.Q0P_LTSSMSTATE2 |
| TCELL46:OUT_F4 | SERDES.Q0P_HALMSTRERR |
| TCELL46:OUT_F5 | SERDES.Q0P_SCANO13 |
| TCELL46:OUT_F6 | SERDES.Q0P_LTSSMSTATE3 |
| TCELL46:OUT_F7 | SERDES.Q0P_LNKPWRSTATE3 |
| TCELL46:OUT_Q0 | SERDES.Q0P_SCANO17 |
| TCELL46:OUT_Q1 | SERDES.Q0P_HALTGTREQDES118 |
| TCELL46:OUT_Q2 | SERDES.Q0P_HALTGTREQDES119 |
| TCELL46:OUT_Q3 | SERDES.Q0P_HALTGTREQDES117 |
| TCELL46:OUT_Q4 | SERDES.Q0P_HALTGTREQDES116 |
| TCELL46:OUT_Q5 | SERDES.Q0P_HALTGTREQDES114 |
| TCELL46:OUT_Q6 | SERDES.Q0P_HALTGTREQDES113 |
| TCELL46:OUT_Q7 | SERDES.Q0P_HALTGTREQDES115 |
| TCELL47:IMUX_A0 | SERDES.Q0P_HALMSTREQATTR0 |
| TCELL47:IMUX_A1 | SERDES.Q0P_HALMSTREQATTR1 |
| TCELL47:IMUX_A2 | SERDES.Q0P_HALMSTCOMPRDY |
| TCELL47:IMUX_A3 | SERDES.Q0P_MSIATTRIN2 |
| TCELL47:IMUX_A4 | SERDES.Q0P_HALMSTREQDES86 |
| TCELL47:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES108 |
| TCELL47:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES110 |
| TCELL47:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES112 |
| TCELL47:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES113 |
| TCELL47:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES116 |
| TCELL47:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES118 |
| TCELL47:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES124 |
| TCELL47:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES126 |
| TCELL47:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES119 |
| TCELL47:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES127 |
| TCELL47:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES125 |
| TCELL47:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES123 |
| TCELL47:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES122 |
| TCELL47:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES119 |
| TCELL47:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES117 |
| TCELL47:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES115 |
| TCELL47:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES114 |
| TCELL47:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES111 |
| TCELL47:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES109 |
| TCELL47:OUT_F0 | SERDES.Q0P_HALTGTREQDES108 |
| TCELL47:OUT_F1 | SERDES.Q0P_HALTGTREQDES112 |
| TCELL47:OUT_F2 | SERDES.Q0P_HALTGTREQDES107 |
| TCELL47:OUT_F3 | SERDES.Q0P_NEGLNKWIDTH0 |
| TCELL47:OUT_F4 | SERDES.Q0P_LNKSTS1 |
| TCELL47:OUT_F5 | SERDES.Q0P_NEGLNKWIDTH1 |
| TCELL47:OUT_F6 | SERDES.Q0P_MAXPYLDSIZE0 |
| TCELL47:OUT_F7 | SERDES.Q0P_LNKPWRSTATE2 |
| TCELL47:OUT_Q0 | SERDES.Q0P_MAXPYLDSIZE2 |
| TCELL47:OUT_Q1 | SERDES.Q0P_LNKDWNRSTOUT |
| TCELL47:OUT_Q2 | SERDES.Q0P_NEGSPEED |
| TCELL47:OUT_Q3 | SERDES.Q0P_LNKPWRSTATE1 |
| TCELL47:OUT_Q4 | SERDES.Q0P_SCANO0 |
| TCELL47:OUT_Q5 | SERDES.Q0P_SCANO16 |
| TCELL47:OUT_Q6 | SERDES.Q0P_SCANO15 |
| TCELL47:OUT_Q7 | SERDES.Q0P_MAXPYLDSIZE1 |
| TCELL48:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES107 |
| TCELL48:IMUX_A3 | SERDES.Q0P_HALMSTREQATTR2 |
| TCELL48:IMUX_A4 | SERDES.Q0P_MSIXATTRIN2 |
| TCELL48:IMUX_A5 | SERDES.Q0P_CORERRIN |
| TCELL48:IMUX_A6 | SERDES.Q0P_PWRSTATECHNGACK |
| TCELL48:IMUX_A7 | SERDES.Q0P_MSIXMSGDAT10 |
| TCELL48:IMUX_B2 | SERDES.Q0P_MSIXMSGDAT27 |
| TCELL48:IMUX_B3 | SERDES.Q0P_MSIXMSGDAT30 |
| TCELL48:IMUX_B4 | SERDES.Q0P_MSIXMSGDAT28 |
| TCELL48:IMUX_B5 | SERDES.Q0P_MSIXMSGDAT23 |
| TCELL48:IMUX_B6 | SERDES.Q0P_MSIXMSGDAT4 |
| TCELL48:IMUX_B7 | SERDES.Q0P_MSIXMSGDAT18 |
| TCELL48:IMUX_C2 | SERDES.Q0P_MSIXMSGDAT21 |
| TCELL48:IMUX_C3 | SERDES.Q0P_MSIXMSGDAT29 |
| TCELL48:IMUX_C4 | SERDES.Q0P_MSIXMSGDAT11 |
| TCELL48:IMUX_C5 | SERDES.Q0P_MSIXMSGDAT20 |
| TCELL48:IMUX_C6 | SERDES.Q0P_MSIXMSGDAT22 |
| TCELL48:IMUX_C7 | SERDES.Q0P_MSIXMSGDAT31 |
| TCELL48:IMUX_D2 | SERDES.Q0P_MSIXMSGDAT24 |
| TCELL48:IMUX_D3 | SERDES.Q0P_MSIXMSGDAT25 |
| TCELL48:IMUX_D4 | SERDES.Q0P_MSIXMSGDAT17 |
| TCELL48:IMUX_D5 | SERDES.Q0P_MSIXMSGDAT16 |
| TCELL48:IMUX_D6 | SERDES.Q0P_MSIXMSGDAT15 |
| TCELL48:IMUX_D7 | SERDES.Q0P_MSIXMSGDAT26 |
| TCELL48:OUT_F2 | SERDES.Q0P_SCANO24 |
| TCELL48:OUT_F3 | SERDES.Q0P_LNKPWRSTATE0 |
| TCELL48:OUT_F4 | SERDES.Q0P_MSIXMSGSENT |
| TCELL48:OUT_F5 | SERDES.Q0P_HOTRSTOUT |
| TCELL48:OUT_F6 | SERDES.Q0P_SCANO23 |
| TCELL49:IMUX_A2 | SERDES.Q0P_MSIXMSGDAT19 |
| TCELL49:IMUX_A3 | SERDES.Q0P_MSIXMSGDAT14 |
| TCELL49:IMUX_A4 | SERDES.Q0P_MSIXMSGDAT13 |
| TCELL49:IMUX_A5 | SERDES.Q0P_MSIXMSGDAT1 |
| TCELL49:IMUX_A6 | SERDES.Q0P_MSIXMSGDAT0 |
| TCELL49:IMUX_A7 | SERDES.Q0P_MSIXMSGDAT12 |
| TCELL49:IMUX_B2 | SERDES.Q0P_MSIXMSGDAT6 |
| TCELL49:IMUX_B3 | SERDES.Q0P_MSIXMSGDAT2 |
| TCELL49:IMUX_B4 | SERDES.Q0P_MSIXMSGDAT7 |
| TCELL49:IMUX_B5 | SERDES.Q0P_MSIXMSGDAT5 |
| TCELL49:IMUX_B6 | SERDES.Q0P_MSIXMSGDAT3 |
| TCELL49:IMUX_B7 | SERDES.Q0P_MSIXMSGDAT9 |
| TCELL49:IMUX_C2 | SERDES.Q0P_MSIXMSGDAT8 |
| TCELL49:IMUX_C3 | SERDES.Q0P_INTBI |
| TCELL49:IMUX_C4 | SERDES.Q0P_INTCI |
| TCELL49:IMUX_C5 | SERDES.Q0P_INTDI |
| TCELL49:IMUX_C6 | SERDES.Q0P_INTPENDSTS |
| TCELL49:IMUX_C7 | SERDES.Q0P_HALMSTREQTPHPRESENT |
| TCELL49:IMUX_D2 | SERDES.Q0P_MSIXATTRIN1 |
| TCELL49:IMUX_D3 | SERDES.Q0P_MSIXATTRIN0 |
| TCELL49:IMUX_D4 | SERDES.Q0P_HALMSTREQTPHTYPE1 |
| TCELL49:IMUX_D5 | SERDES.Q0P_MSIXREQTPHTYPE1 |
| TCELL49:IMUX_D6 | SERDES.Q0P_HALMSTREQTPHTYPE0 |
| TCELL49:IMUX_D7 | SERDES.Q0P_MSIXREQTPHTYPE0 |
| TCELL50:IMUX_A2 | SERDES.Q0P_MSIXREQTPHPRESENT |
| TCELL50:IMUX_A3 | SERDES.Q0P_MSIXREQTPHSTTAG4 |
| TCELL50:IMUX_A4 | SERDES.Q0P_HALMSTREQTPHSTTAG4 |
| TCELL50:IMUX_A5 | SERDES.Q0P_HALMSTREQTPHSTTAG2 |
| TCELL50:IMUX_A6 | SERDES.Q0P_MSIXREQTPHSTTAG2 |
| TCELL50:IMUX_A7 | SERDES.Q0P_HALMSTREQTPHSTTAG1 |
| TCELL50:IMUX_B2 | SERDES.Q0P_MSIXREQTPHSTTAG1 |
| TCELL50:IMUX_B3 | SERDES.Q0P_HALMSTREQTPHSTTAG6 |
| TCELL50:IMUX_B4 | SERDES.Q0P_MSIXREQTPHSTTAG6 |
| TCELL50:IMUX_B5 | SERDES.Q0P_HALMSTREQTPHSTTAG7 |
| TCELL50:IMUX_B6 | SERDES.Q0P_MSIXREQTPHSTTAG7 |
| TCELL50:IMUX_B7 | SERDES.Q0P_HALMSTREQTPHSTTAG3 |
| TCELL50:IMUX_C2 | SERDES.Q0P_MSIXREQTPHSTTAG3 |
| TCELL50:IMUX_C3 | SERDES.Q0P_MSIXREQTPHSTTAG0 |
| TCELL50:IMUX_C4 | SERDES.Q0P_HALMSTREQTPHSTTAG0 |
| TCELL50:IMUX_C5 | SERDES.Q0P_HALMSTREQTPHSTTAG5 |
| TCELL50:IMUX_C6 | SERDES.Q0P_MSIXREQTPHSTTAG5 |
| TCELL50:IMUX_C7 | SERDES.Q0P_MSIREQTPHSTTAG2 |
| TCELL50:IMUX_D2 | SERDES.Q0P_MSIREQTPHSTTAG1 |
| TCELL50:IMUX_D3 | SERDES.Q0P_MSIREQTPHPRESENT |
| TCELL50:IMUX_D4 | SERDES.Q0P_MSIREQTPHSTTAG4 |
| TCELL50:IMUX_D5 | SERDES.Q0P_UNCORRERRIN |
| TCELL50:IMUX_D6 | SERDES.Q0P_MSIREQTPHTYPE1 |
| TCELL50:IMUX_D7 | SERDES.Q0P_MSIXMSGADDR0 |
| TCELL51:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR1 |
| TCELL51:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR2 |
| TCELL51:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR3 |
| TCELL51:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR4 |
| TCELL51:IMUX_A6 | SERDES.Q0P_MSIXMSGADDR5 |
| TCELL51:IMUX_A7 | SERDES.Q0P_MSIREQTPHSTTAG3 |
| TCELL51:IMUX_B2 | SERDES.Q0P_MSIREQTPHSTTAG6 |
| TCELL51:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR8 |
| TCELL51:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR6 |
| TCELL51:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR9 |
| TCELL51:IMUX_B6 | SERDES.Q0P_MSIXMSGADDR18 |
| TCELL51:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR15 |
| TCELL51:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR7 |
| TCELL51:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR10 |
| TCELL51:IMUX_C4 | SERDES.Q0P_MSIXMSGVLD |
| TCELL51:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR14 |
| TCELL51:IMUX_C6 | SERDES.Q0P_MSIXMSGADDR11 |
| TCELL51:IMUX_C7 | SERDES.Q0P_MSIXMSGADDR13 |
| TCELL51:IMUX_D2 | SERDES.Q0P_MSIATTRIN1 |
| TCELL51:IMUX_D3 | SERDES.Q0P_MSIATTRIN0 |
| TCELL51:IMUX_D4 | SERDES.Q0P_MSIREQTPHTYPE0 |
| TCELL51:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR26 |
| TCELL51:IMUX_D6 | SERDES.Q0P_MSIXMSGADDR20 |
| TCELL51:IMUX_D7 | SERDES.Q0P_MSIXMSGADDR17 |
| TCELL52:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR30 |
| TCELL52:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR19 |
| TCELL52:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR16 |
| TCELL52:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR25 |
| TCELL52:IMUX_A6 | SERDES.Q0P_MSIREQTPHSTTAG7 |
| TCELL52:IMUX_A7 | SERDES.Q0P_MSIXMSGADDR28 |
| TCELL52:IMUX_B2 | SERDES.Q0P_MSIREQTPHSTTAG5 |
| TCELL52:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR12 |
| TCELL52:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR29 |
| TCELL52:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR27 |
| TCELL52:IMUX_B6 | SERDES.Q0P_MSIREQTPHSTTAG0 |
| TCELL52:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR21 |
| TCELL52:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR24 |
| TCELL52:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR31 |
| TCELL52:IMUX_C4 | SERDES.Q0P_MSIXMSGADDR22 |
| TCELL52:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR23 |
| TCELL52:IMUX_C6 | SERDES.Q0P_MSIASRTINT0 |
| TCELL52:IMUX_C7 | SERDES.Q0P_MSIASRTINT10 |
| TCELL52:IMUX_D2 | SERDES.Q0P_MSIASRTINT14 |
| TCELL52:IMUX_D3 | SERDES.Q0P_MSIASRTINT18 |
| TCELL52:IMUX_D4 | SERDES.Q0P_MSIASRTINT17 |
| TCELL52:IMUX_D5 | SERDES.Q0P_MSIASRTINT4 |
| TCELL52:IMUX_D6 | SERDES.Q0P_MSIASRTINT30 |
| TCELL52:IMUX_D7 | SERDES.Q0P_MSIASRTINT31 |
| TCELL53:IMUX_A2 | SERDES.Q0P_MSIASRTINT11 |
| TCELL53:IMUX_A3 | SERDES.Q0P_MSIASRTINT29 |
| TCELL53:IMUX_A4 | SERDES.Q0P_MSIASRTINT16 |
| TCELL53:IMUX_A5 | SERDES.Q0P_MSIASRTINT15 |
| TCELL53:IMUX_A6 | SERDES.Q0P_MSIASRTINT13 |
| TCELL53:IMUX_A7 | SERDES.Q0P_MSIASRTINT8 |
| TCELL53:IMUX_B2 | SERDES.Q0P_MSIASRTINT1 |
| TCELL53:IMUX_B3 | SERDES.Q0P_MSIASRTINT28 |
| TCELL53:IMUX_B4 | SERDES.Q0P_MSIASRTINT12 |
| TCELL53:IMUX_B5 | SERDES.Q0P_MSIASRTINT27 |
| TCELL53:IMUX_B6 | SERDES.Q0P_MSIASRTINT6 |
| TCELL53:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR63 |
| TCELL53:IMUX_C2 | SERDES.Q0P_MSIASRTINT9 |
| TCELL53:IMUX_C3 | SERDES.Q0P_MSIASRTINT7 |
| TCELL53:IMUX_C4 | SERDES.Q0P_MSIASRTINT3 |
| TCELL53:IMUX_C5 | SERDES.Q0P_MSIASRTINT5 |
| TCELL53:IMUX_C6 | SERDES.Q0P_MSIASRTINT26 |
| TCELL53:IMUX_C7 | SERDES.Q0P_MSIASRTINT24 |
| TCELL53:IMUX_D2 | SERDES.Q0P_MSIASRTINT2 |
| TCELL53:IMUX_D3 | SERDES.Q0P_MSIXMSGADDR60 |
| TCELL53:IMUX_D4 | SERDES.Q0P_MSIASRTINT19 |
| TCELL53:IMUX_D5 | SERDES.Q0P_MSIASRTINT21 |
| TCELL53:IMUX_D6 | SERDES.Q0P_MSIXMSGADDR62 |
| TCELL53:IMUX_D7 | SERDES.Q0P_MSIASRTINT25 |
| TCELL54:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR61 |
| TCELL54:IMUX_A3 | SERDES.Q0P_MSIASRTINT23 |
| TCELL54:IMUX_A4 | SERDES.Q0P_MSIASRTINT22 |
| TCELL54:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR59 |
| TCELL54:IMUX_A6 | SERDES.Q0P_MSIXMSGADDR56 |
| TCELL54:IMUX_A7 | SERDES.Q0P_MSIASRTINT20 |
| TCELL54:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR58 |
| TCELL54:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR57 |
| TCELL54:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR37 |
| TCELL54:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR40 |
| TCELL54:IMUX_B6 | SERDES.Q0P_MSIXMSGADDR49 |
| TCELL54:IMUX_B7 | SERDES.Q0P_MSIXMSGADDR45 |
| TCELL54:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR53 |
| TCELL54:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR51 |
| TCELL54:IMUX_C4 | SERDES.Q0P_MSIXMSGADDR47 |
| TCELL54:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR44 |
| TCELL54:IMUX_C6 | SERDES.Q0P_MSIXMSGADDR46 |
| TCELL54:IMUX_C7 | SERDES.Q0P_MSIXMSGADDR52 |
| TCELL54:IMUX_D2 | SERDES.Q0P_MSIXMSGADDR55 |
| TCELL54:IMUX_D3 | SERDES.Q0P_MSIXMSGADDR50 |
| TCELL54:IMUX_D4 | SERDES.Q0P_MSIXMSGADDR54 |
| TCELL54:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR42 |
| TCELL54:IMUX_D6 | SERDES.Q0P_MSIXMSGADDR43 |
| TCELL54:IMUX_D7 | SERDES.Q0P_MSIXMSGADDR48 |
| TCELL55:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR39 |
| TCELL55:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR38 |
| TCELL55:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR35 |
| TCELL55:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR36 |
| TCELL55:IMUX_A6 | SERDES.Q0P_MSIXMSGADDR41 |
| TCELL55:IMUX_A7 | SERDES.Q0P_MSIXMSGADDR33 |
| TCELL55:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR34 |
| TCELL55:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR32 |
| TCELL58:OUT_F0 | SERDES.Q1EA1_COTXREAD |
| TCELL58:OUT_F1 | SERDES.Q1EA0_COTXREAD |
| TCELL58:OUT_F2 | SERDES.Q1S_TISCANO13 |
| TCELL58:OUT_F3 | SERDES.Q1EA3_GOTXMACWR |
| TCELL58:OUT_F4 | SERDES.Q1EA0_COTXDISCFRM |
| TCELL58:OUT_F5 | SERDES.Q1EA1_COTXDISCFRM |
| TCELL58:OUT_F6 | SERDES.Q1EA0_COTXSTATVEC7 |
| TCELL58:OUT_F7 | SERDES.Q1EA0_COTXSTATVEC6 |
| TCELL58:OUT_Q6 | SERDES.Q1S_TISCANO9 |
| TCELL58:OUT_Q7 | SERDES.Q1EA3_COTXREAD |
| TCELL59:OUT_F0 | SERDES.Q1EA1_COTXSTATVEC2 |
| TCELL59:OUT_F1 | SERDES.Q1EA0_COTXSTATVEC0 |
| TCELL59:OUT_F2 | SERDES.Q1EA0_COTXSTATVEC4 |
| TCELL59:OUT_F3 | SERDES.Q1EA1_COTXSTATVEC3 |
| TCELL59:OUT_F4 | SERDES.Q1EA1_COTXSTATVEC5 |
| TCELL59:OUT_F5 | SERDES.Q1EA1_COTXSTATVEC0 |
| TCELL59:OUT_F6 | SERDES.Q1EA0_COTXDONE |
| TCELL59:OUT_F7 | SERDES.Q1EA1_GOTXMACDATA6 |
| TCELL59:OUT_Q0 | SERDES.Q1EA1_COTXSTATEN |
| TCELL59:OUT_Q1 | SERDES.Q1EA0_COTXSTATEN |
| TCELL59:OUT_Q2 | SERDES.Q1EA1_COTXDONE |
| TCELL59:OUT_Q3 | SERDES.Q1EA0_COTXSTATVEC3 |
| TCELL59:OUT_Q4 | SERDES.Q1EA1_GOTXMACERR |
| TCELL59:OUT_Q5 | SERDES.Q1EA0_COTXSTATVEC1 |
| TCELL59:OUT_Q6 | SERDES.Q1EA1_COTXSTATVEC1 |
| TCELL59:OUT_Q7 | SERDES.Q1EA1_COTXSTATVEC7 |
| TCELL60:IMUX_A2 | SERDES.Q1EA3_CITXEOF |
| TCELL60:IMUX_A3 | SERDES.Q1EA1_CITXEOF |
| TCELL60:IMUX_A4 | SERDES.Q1EA0_CITXEOF |
| TCELL60:IMUX_A5 | SERDES.Q1EA3_CITXLASTBYTEVLD |
| TCELL60:OUT_F0 | SERDES.Q1EA1_GOTXMACDATA7 |
| TCELL60:OUT_F1 | SERDES.Q1EA0_GOTXMACERR |
| TCELL60:OUT_F2 | SERDES.Q1EA1_GOTXMACDATA4 |
| TCELL60:OUT_F3 | SERDES.Q1EA1_GOTXMACWR |
| TCELL60:OUT_F4 | SERDES.Q1EA1_GOTXMACDATA2 |
| TCELL60:OUT_F5 | SERDES.Q1EA1_GOTXMACDATA0 |
| TCELL60:OUT_F6 | SERDES.Q1EA0_GOTXMACDATA5 |
| TCELL60:OUT_F7 | SERDES.Q1EA2_GOTXMACDATA3 |
| TCELL60:OUT_Q0 | SERDES.Q1EA0_COTXSTATVEC2 |
| TCELL60:OUT_Q1 | SERDES.Q1EA1_COTXSTATVEC4 |
| TCELL60:OUT_Q2 | SERDES.Q1EA1_COTXSTATVEC6 |
| TCELL60:OUT_Q3 | SERDES.Q1EA3_GOTXMACDATA2 |
| TCELL60:OUT_Q4 | SERDES.Q1EA0_COTXSTATVEC5 |
| TCELL60:OUT_Q5 | SERDES.Q1EA3_GODISCARDFCS |
| TCELL60:OUT_Q6 | SERDES.Q1EA0_GOTXMACDATA4 |
| TCELL60:OUT_Q7 | SERDES.Q1EA3_KORXMACCLKEN |
| TCELL61:IMUX_A0 | SERDES.Q1EA2_CITXDATA12 |
| TCELL61:IMUX_A1 | SERDES.Q1EA1_CITXDATA15 |
| TCELL61:IMUX_A2 | SERDES.Q1EA1_CITXDATA14 |
| TCELL61:IMUX_A3 | SERDES.Q1EA1_CITXDATA13 |
| TCELL61:IMUX_A4 | SERDES.Q1EA1_CITXDATA12 |
| TCELL61:IMUX_A5 | SERDES.Q1EA1_CITXDATA11 |
| TCELL61:IMUX_B0 | SERDES.Q1EA3_CITXDATA5 |
| TCELL61:IMUX_B1 | SERDES.Q1EA3_CITXDATA4 |
| TCELL61:IMUX_B2 | SERDES.Q1EA3_CITXDATA2 |
| TCELL61:IMUX_B3 | SERDES.Q1EA3_CITXDATA3 |
| TCELL61:IMUX_B4 | SERDES.Q1EA3_CITXDATA1 |
| TCELL61:IMUX_B5 | SERDES.Q1EA3_CITXDATA0 |
| TCELL61:IMUX_C0 | SERDES.Q1EA3_CITXDATA11 |
| TCELL61:IMUX_C1 | SERDES.Q1EA3_CITXDATA10 |
| TCELL61:IMUX_C2 | SERDES.Q1EA3_CITXDATA9 |
| TCELL61:IMUX_C3 | SERDES.Q1EA3_CITXDATA8 |
| TCELL61:IMUX_C4 | SERDES.Q1EA3_CITXDATA7 |
| TCELL61:IMUX_C5 | SERDES.Q1EA3_CITXDATA6 |
| TCELL61:IMUX_D0 | SERDES.Q1EA1_CITXLASTBYTEVLD |
| TCELL61:IMUX_D1 | SERDES.Q1EA0_CITXLASTBYTEVLD |
| TCELL61:IMUX_D2 | SERDES.Q1EA3_CITXDATA15 |
| TCELL61:IMUX_D3 | SERDES.Q1EA3_CITXDATA14 |
| TCELL61:IMUX_D4 | SERDES.Q1EA3_CITXDATA13 |
| TCELL61:IMUX_D5 | SERDES.Q1EA3_CITXDATA12 |
| TCELL61:OUT_F0 | SERDES.Q1EA2_GOTXMACWR |
| TCELL61:OUT_F1 | SERDES.Q1EA0_GOTXMACDATA1 |
| TCELL61:OUT_F2 | SERDES.Q1EA0_GOTXMACDATA7 |
| TCELL61:OUT_F3 | SERDES.Q1EA0_GOTXMACDATA3 |
| TCELL61:OUT_F4 | SERDES.Q1EA2_GOTXMACDATA0 |
| TCELL61:OUT_F5 | SERDES.Q1EA0_GOTXMACDATA6 |
| TCELL61:OUT_F6 | SERDES.Q1EA3_GOTXMACDATA1 |
| TCELL61:OUT_F7 | SERDES.Q1EA3_COTXDONE |
| TCELL61:OUT_Q0 | SERDES.Q1EA1_GOTXMACDATA3 |
| TCELL61:OUT_Q1 | SERDES.Q1EA1_GOTXMACDATA5 |
| TCELL61:OUT_Q2 | SERDES.Q1EA0_GOTXMACDATA2 |
| TCELL61:OUT_Q3 | SERDES.Q1EA2_GOTXMACDATA1 |
| TCELL61:OUT_Q4 | SERDES.Q1EA2_GOTXMACDATA2 |
| TCELL61:OUT_Q5 | SERDES.Q1EA0_GOTXMACWR |
| TCELL61:OUT_Q6 | SERDES.Q1EA2_GOTXMACDATA7 |
| TCELL61:OUT_Q7 | SERDES.Q1EA2_GOTXMACERR |
| TCELL62:IMUX_A0 | SERDES.Q1EA0_CITXDATA8 |
| TCELL62:IMUX_A1 | SERDES.Q1EA0_CITXDATA7 |
| TCELL62:IMUX_A2 | SERDES.Q1EA0_CITXDATA6 |
| TCELL62:IMUX_A3 | SERDES.Q1EA0_CITXDATA5 |
| TCELL62:IMUX_A4 | SERDES.Q1EA0_CITXDATA4 |
| TCELL62:IMUX_A5 | SERDES.Q1EA0_CITXDATA3 |
| TCELL62:IMUX_B0 | SERDES.Q1EA0_CITXDATA14 |
| TCELL62:IMUX_B1 | SERDES.Q1EA0_CITXDATA13 |
| TCELL62:IMUX_B2 | SERDES.Q1EA0_CITXDATA12 |
| TCELL62:IMUX_B3 | SERDES.Q1EA0_CITXDATA11 |
| TCELL62:IMUX_B4 | SERDES.Q1EA0_CITXDATA10 |
| TCELL62:IMUX_B5 | SERDES.Q1EA0_CITXDATA9 |
| TCELL62:IMUX_C0 | SERDES.Q1EA1_CITXDATA4 |
| TCELL62:IMUX_C1 | SERDES.Q1EA1_CITXDATA3 |
| TCELL62:IMUX_C2 | SERDES.Q1EA1_CITXDATA2 |
| TCELL62:IMUX_C3 | SERDES.Q1EA1_CITXDATA1 |
| TCELL62:IMUX_C4 | SERDES.Q1EA1_CITXDATA0 |
| TCELL62:IMUX_C5 | SERDES.Q1EA0_CITXDATA15 |
| TCELL62:IMUX_D0 | SERDES.Q1EA1_CITXDATA10 |
| TCELL62:IMUX_D1 | SERDES.Q1EA1_CITXDATA9 |
| TCELL62:IMUX_D2 | SERDES.Q1EA1_CITXDATA8 |
| TCELL62:IMUX_D3 | SERDES.Q1EA1_CITXDATA7 |
| TCELL62:IMUX_D4 | SERDES.Q1EA1_CITXDATA6 |
| TCELL62:IMUX_D5 | SERDES.Q1EA1_CITXDATA5 |
| TCELL62:OUT_F0 | SERDES.Q1EA2_KORXMACCLKEN |
| TCELL62:OUT_F1 | SERDES.Q1EA3_GOTXMACDATA3 |
| TCELL62:OUT_F2 | SERDES.Q1EA3_COTXSTATEN |
| TCELL62:OUT_F3 | SERDES.Q1EA0_CORXLASTBYTEVLD |
| TCELL62:OUT_F4 | SERDES.Q1EA1_KOGBITEN |
| TCELL62:OUT_F5 | SERDES.Q1EA3_GOTXMACDATA0 |
| TCELL62:OUT_F6 | SERDES.Q1EA3_COTXSTATVEC7 |
| TCELL62:OUT_F7 | SERDES.Q1EA3_COTXSTATVEC5 |
| TCELL62:OUT_Q0 | SERDES.Q1EA0_GOTXMACDATA0 |
| TCELL62:OUT_Q1 | SERDES.Q1EA3_GOTXMACERR |
| TCELL62:OUT_Q2 | SERDES.Q1EA1_GOTXMACDATA1 |
| TCELL62:OUT_Q3 | SERDES.Q1EA3_COTXDISCFRM |
| TCELL62:OUT_Q4 | SERDES.Q1EA0_GODISCARDFCS |
| TCELL62:OUT_Q5 | SERDES.Q1EA1_GODISCARDFCS |
| TCELL62:OUT_Q6 | SERDES.Q1S_TISCANO12 |
| TCELL62:OUT_Q7 | SERDES.Q1EA2_COTXREAD |
| TCELL63:IMUX_A0 | SERDES.Q1EA1_CITXPAUSTIM8 |
| TCELL63:IMUX_A1 | SERDES.Q1EA1_CITXEMPTY |
| TCELL63:IMUX_A2 | SERDES.Q1EA1_CITXPAUSTIM11 |
| TCELL63:IMUX_A3 | SERDES.Q1EA1_CITXPAUSTIM4 |
| TCELL63:IMUX_A4 | SERDES.Q1EA1_CITXPAUSTIM14 |
| TCELL63:IMUX_A5 | SERDES.Q1EA2_CITXDATA5 |
| TCELL63:IMUX_B0 | SERDES.Q1EA1_CITXPAUSTIM3 |
| TCELL63:IMUX_B1 | SERDES.Q1EA1_CITXPAUSTIM6 |
| TCELL63:IMUX_B2 | SERDES.Q1EA2_CITXDATA7 |
| TCELL63:IMUX_B3 | SERDES.Q1EA2_CITXLASTBYTEVLD |
| TCELL63:IMUX_B4 | SERDES.Q1EA0_CITXDATAAVAIL |
| TCELL63:IMUX_B5 | SERDES.Q1EA1_CITXPAUSTIM9 |
| TCELL63:IMUX_C0 | SERDES.Q1EA2_CITXDATA14 |
| TCELL63:IMUX_C1 | SERDES.Q1EA2_CITXEOF |
| TCELL63:IMUX_C2 | SERDES.Q1EA2_CITXDATA15 |
| TCELL63:IMUX_C3 | SERDES.Q1EA2_CITXDATA10 |
| TCELL63:IMUX_C4 | SERDES.Q1EA2_CITXDATA9 |
| TCELL63:IMUX_C5 | SERDES.Q1EA1_CITXPAUSTIM5 |
| TCELL63:IMUX_D0 | SERDES.Q1EA0_CITXDATA2 |
| TCELL63:IMUX_D1 | SERDES.Q1EA0_CITXDATA1 |
| TCELL63:IMUX_D2 | SERDES.Q1EA0_CITXDATA0 |
| TCELL63:IMUX_D3 | SERDES.Q1EA2_CITXDATA13 |
| TCELL63:IMUX_D4 | SERDES.Q1EA2_CITXDATAAVAIL |
| TCELL63:IMUX_D5 | SERDES.Q1EA2_CITXDATA11 |
| TCELL63:OUT_F0 | SERDES.Q1EA3_COTXSTATVEC6 |
| TCELL63:OUT_F1 | SERDES.Q1EA3_COTXSTATVEC3 |
| TCELL63:OUT_F2 | SERDES.Q1EA3_COTXSTATVEC0 |
| TCELL63:OUT_F3 | SERDES.Q1EA3_GOTXMACDATA6 |
| TCELL63:OUT_F4 | SERDES.Q1EA0_CORXWRITE |
| TCELL63:OUT_F5 | SERDES.Q1EA2_COTXDISCFRM |
| TCELL63:OUT_F6 | SERDES.Q1EA3_CORXLASTBYTEVLD |
| TCELL63:OUT_F7 | SERDES.Q1EA2_CORXLASTBYTEVLD |
| TCELL63:OUT_Q0 | SERDES.Q1EA1_KORXMACCLKEN |
| TCELL63:OUT_Q1 | SERDES.Q1EA1_CORXLASTBYTEVLD |
| TCELL63:OUT_Q2 | SERDES.Q1EA3_GOTXMACDATA5 |
| TCELL63:OUT_Q3 | SERDES.Q1EA2_KOGBITEN |
| TCELL63:OUT_Q4 | SERDES.Q1EA0_KOGBITEN |
| TCELL63:OUT_Q5 | SERDES.Q1EA3_COTXSTATVEC1 |
| TCELL63:OUT_Q6 | SERDES.Q1EA3_COTXSTATVEC4 |
| TCELL63:OUT_Q7 | SERDES.Q1EA3_KOGBITEN |
| TCELL64:IMUX_A0 | SERDES.Q1EA1_CITXPAUSREQ |
| TCELL64:IMUX_A1 | SERDES.Q1EA0_CITXPAUSREQ |
| TCELL64:IMUX_A2 | SERDES.Q1EA1_CITXFIFOCTRL |
| TCELL64:IMUX_A3 | SERDES.Q1EA0_CITXPAUSTIM13 |
| TCELL64:IMUX_A4 | SERDES.Q1EA0_CITXPAUSTIM5 |
| TCELL64:IMUX_A5 | SERDES.Q1EA0_CITXPAUSTIM15 |
| TCELL64:IMUX_B0 | SERDES.Q1EA1_CITXPAUSTIM13 |
| TCELL64:IMUX_B1 | SERDES.Q1EA1_CITXPAUSTIM10 |
| TCELL64:IMUX_B2 | SERDES.Q1EA2_CITXDATA2 |
| TCELL64:IMUX_B3 | SERDES.Q1EA2_CITXDATA0 |
| TCELL64:IMUX_B4 | SERDES.Q1EA2_CITXDATA3 |
| TCELL64:IMUX_B5 | SERDES.Q1EA0_CITXPAUSTIM2 |
| TCELL64:IMUX_C0 | SERDES.Q1EA1_CITXPAUSTIM15 |
| TCELL64:IMUX_C1 | SERDES.Q1EA1_CITXPAUSTIM1 |
| TCELL64:IMUX_C2 | SERDES.Q1EA0_CITXEMPTY |
| TCELL64:IMUX_C3 | SERDES.Q1EA1_CITXPAUSTIM0 |
| TCELL64:IMUX_C4 | SERDES.Q1EA2_CITXDATA1 |
| TCELL64:IMUX_C5 | SERDES.Q1EA2_CITXDATA4 |
| TCELL64:IMUX_D0 | SERDES.Q1EA2_CITXDATA6 |
| TCELL64:IMUX_D1 | SERDES.Q1EA2_CITXDATA8 |
| TCELL64:IMUX_D2 | SERDES.Q1EA1_CITXDATAAVAIL |
| TCELL64:IMUX_D3 | SERDES.Q1EA1_CITXPAUSTIM7 |
| TCELL64:IMUX_D4 | SERDES.Q1EA1_CITXPAUSTIM2 |
| TCELL64:IMUX_D5 | SERDES.Q1EA1_CITXPAUSTIM12 |
| TCELL64:OUT_F0 | SERDES.Q1EA2_COTXSTATEN |
| TCELL64:OUT_F1 | SERDES.Q1EA0_CORXEOF |
| TCELL64:OUT_F2 | SERDES.Q1EA2_COTXDONE |
| TCELL64:OUT_F3 | SERDES.Q1S_TISCANO0 |
| TCELL64:OUT_F4 | SERDES.Q1EA0_KORXMACCLKEN |
| TCELL64:OUT_F5 | SERDES.Q1EA2_COTXSTATVEC3 |
| TCELL64:OUT_F6 | SERDES.Q1S_TOMBISTDO8 |
| TCELL64:OUT_F7 | SERDES.Q1EA2_GOTXMACDATA5 |
| TCELL64:OUT_Q0 | SERDES.Q1EA3_GOTXMACDATA7 |
| TCELL64:OUT_Q1 | SERDES.Q1EA0_CORXFIFOFULLERROR |
| TCELL64:OUT_Q2 | SERDES.Q1EA3_GOTXMACDATA4 |
| TCELL64:OUT_Q3 | SERDES.Q1S_TISCANO14 |
| TCELL64:OUT_Q4 | SERDES.Q1EA3_COTXSTATVEC2 |
| TCELL64:OUT_Q5 | SERDES.Q1EA2_GOTXMACDATA4 |
| TCELL64:OUT_Q6 | SERDES.Q1EA2_COTXSTATVEC6 |
| TCELL64:OUT_Q7 | SERDES.Q1EA0_CORXERROR |
| TCELL65:IMUX_A0 | SERDES.Q1EA1_GISYNCCRS |
| TCELL65:IMUX_A1 | SERDES.Q1EA0_GISYNCCRS |
| TCELL65:IMUX_A2 | SERDES.Q1EA3_CITXDATAAVAIL |
| TCELL65:IMUX_A3 | SERDES.Q1EA3_CITXEMPTY |
| TCELL65:IMUX_A4 | SERDES.Q1EA3_CITXPAUSREQ |
| TCELL65:IMUX_A5 | SERDES.Q1EA3_CITXPAUSTIM13 |
| TCELL65:IMUX_B0 | SERDES.Q1EA0_CITXPAUSTIM0 |
| TCELL65:IMUX_B1 | SERDES.Q1EA0_CITXPAUSTIM14 |
| TCELL65:IMUX_B2 | SERDES.Q1EA1_CIRXFULL |
| TCELL65:IMUX_B3 | SERDES.Q1EA0_CITXFIFOCTRL |
| TCELL65:IMUX_B4 | SERDES.Q1EA0_GISYNCCOL |
| TCELL65:IMUX_B5 | SERDES.Q1EA1_GISYNCCOL |
| TCELL65:IMUX_C0 | SERDES.Q1EA0_CITXPAUSTIM10 |
| TCELL65:IMUX_C1 | SERDES.Q1EA0_CITXPAUSTIM4 |
| TCELL65:IMUX_C2 | SERDES.Q1EA0_CITXPAUSTIM8 |
| TCELL65:IMUX_C3 | SERDES.Q1EA0_CITXFORCEERR |
| TCELL65:IMUX_C4 | SERDES.Q1EA0_CITXPAUSTIM11 |
| TCELL65:IMUX_C5 | SERDES.Q1EA0_CITXPAUSTIM12 |
| TCELL65:IMUX_D0 | SERDES.Q1EA1_CITXFORCEERR |
| TCELL65:IMUX_D1 | SERDES.Q1EA0_CITXPAUSTIM3 |
| TCELL65:IMUX_D2 | SERDES.Q1EA0_CITXPAUSTIM6 |
| TCELL65:IMUX_D3 | SERDES.Q1EA0_CITXPAUSTIM1 |
| TCELL65:IMUX_D4 | SERDES.Q1EA0_CITXPAUSTIM7 |
| TCELL65:IMUX_D5 | SERDES.Q1EA0_CITXPAUSTIM9 |
| TCELL65:OUT_F0 | SERDES.Q1EA2_COTXSTATVEC0 |
| TCELL65:OUT_F1 | SERDES.Q1EA2_GOTXMACDATA6 |
| TCELL65:OUT_F2 | SERDES.Q1EA2_COTXSTATVEC7 |
| TCELL65:OUT_F3 | SERDES.Q1S_TOMBISTDO6 |
| TCELL65:OUT_F4 | SERDES.Q1S_TOMBISTDO9 |
| TCELL65:OUT_F5 | SERDES.Q1EA2_COTXSTATVEC5 |
| TCELL65:OUT_Q0 | SERDES.Q1EA0_CORXSTATEN |
| TCELL65:OUT_Q1 | SERDES.Q1S_TOMBISTDO7 |
| TCELL65:OUT_Q2 | SERDES.Q1EA2_COTXSTATVEC4 |
| TCELL65:OUT_Q3 | SERDES.Q1EA2_COTXSTATVEC2 |
| TCELL65:OUT_Q4 | SERDES.Q1EA0_CORXDATA14 |
| TCELL65:OUT_Q5 | SERDES.Q1EA2_COTXSTATVEC1 |
| TCELL66:IMUX_A2 | SERDES.Q1EA3_CITXFIFOCTRL |
| TCELL66:IMUX_A3 | SERDES.Q1EA2_CITXPAUSREQ |
| TCELL66:IMUX_A4 | SERDES.Q1EA1_KITXMACCLKENEXT |
| TCELL66:IMUX_A5 | SERDES.Q1EA0_CIRXFULL |
| TCELL66:IMUX_A6 | SERDES.Q1EA3_GISYNCCOL |
| TCELL66:IMUX_A7 | SERDES.Q1EA3_GISYNCCRS |
| TCELL66:IMUX_B2 | SERDES.Q1EA3_CITXPAUSTIM15 |
| TCELL66:IMUX_B3 | SERDES.Q1EA3_CITXPAUSTIM11 |
| TCELL66:IMUX_B4 | SERDES.Q1EA3_CITXPAUSTIM1 |
| TCELL66:IMUX_B5 | SERDES.Q1EA3_CITXPAUSTIM3 |
| TCELL66:IMUX_B6 | SERDES.Q1EA3_CITXPAUSTIM0 |
| TCELL66:IMUX_B7 | SERDES.Q1EA2_CITXEMPTY |
| TCELL66:IMUX_C2 | SERDES.Q1EA3_CITXPAUSTIM9 |
| TCELL66:IMUX_C3 | SERDES.Q1EA3_CITXPAUSTIM7 |
| TCELL66:IMUX_C4 | SERDES.Q1EA3_CITXPAUSTIM2 |
| TCELL66:IMUX_C5 | SERDES.Q1EA3_CITXPAUSTIM8 |
| TCELL66:IMUX_C6 | SERDES.Q1EA3_CITXPAUSTIM14 |
| TCELL66:IMUX_C7 | SERDES.Q1EA3_CITXFORCEERR |
| TCELL66:IMUX_D2 | SERDES.Q1EA3_CITXPAUSTIM6 |
| TCELL66:IMUX_D3 | SERDES.Q1EA3_CITXPAUSTIM12 |
| TCELL66:IMUX_D4 | SERDES.Q1EA3_CITXPAUSTIM5 |
| TCELL66:IMUX_D5 | SERDES.Q1EA3_CITXPAUSTIM4 |
| TCELL66:IMUX_D6 | SERDES.Q1EA3_CITXPAUSTIM10 |
| TCELL66:IMUX_D7 | SERDES.Q1EA0_KITXMACCLKENEXT |
| TCELL66:OUT_F0 | SERDES.Q1EA0_CORXDATA9 |
| TCELL66:OUT_F1 | SERDES.Q1EA0_CORXDATA8 |
| TCELL66:OUT_F2 | SERDES.Q1S_TOMBISTDO12 |
| TCELL66:OUT_F3 | SERDES.Q1S_TOMBISTDO13 |
| TCELL66:OUT_F4 | SERDES.Q1EA0_CORXDATA3 |
| TCELL66:OUT_F5 | SERDES.Q1EA0_CORXDATA0 |
| TCELL66:OUT_F6 | SERDES.Q1EA0_CORXDATA2 |
| TCELL66:OUT_F7 | SERDES.Q1EA0_CORXDATA4 |
| TCELL66:OUT_Q0 | SERDES.Q1EA0_CORXDATA13 |
| TCELL66:OUT_Q1 | SERDES.Q1EA0_CORXDATA10 |
| TCELL66:OUT_Q2 | SERDES.Q1EA0_CORXDATA15 |
| TCELL66:OUT_Q3 | SERDES.Q1EA0_CORXDATA11 |
| TCELL66:OUT_Q4 | SERDES.Q1S_TOMBISTDO11 |
| TCELL66:OUT_Q5 | SERDES.Q1S_TOMBISTDO10 |
| TCELL66:OUT_Q6 | SERDES.Q1S_TOMBISTDO5 |
| TCELL66:OUT_Q7 | SERDES.Q1EA0_CORXDATA12 |
| TCELL67:IMUX_A2 | SERDES.Q1EA0_CIRXIGNOREPKT |
| TCELL67:IMUX_A3 | SERDES.Q1EA0_GISYNCRXD0 |
| TCELL67:IMUX_A4 | SERDES.Q1EA0_GINONPADRXDV |
| TCELL67:IMUX_A5 | SERDES.Q1EA3_KIRXMACCLKENEXT |
| TCELL67:IMUX_A6 | SERDES.Q1EA0_GISYNCRXDV |
| TCELL67:IMUX_A7 | SERDES.Q1EA2_CITXPAUSTIM0 |
| TCELL67:IMUX_B2 | SERDES.Q1EA3_KITXGMIILPBK |
| TCELL67:IMUX_B3 | SERDES.Q1EA2_CITXFORCEERR |
| TCELL67:IMUX_B4 | SERDES.Q1EA0_GISYNCRXER |
| TCELL67:IMUX_B5 | SERDES.Q1EA0_GISYNCRXD3 |
| TCELL67:IMUX_B6 | SERDES.Q1EA0_GISYNCRXD7 |
| TCELL67:IMUX_B7 | SERDES.Q1EA2_CITXFIFOCTRL |
| TCELL67:IMUX_C2 | SERDES.Q1EA0_GISYNCRXD4 |
| TCELL67:IMUX_C3 | SERDES.Q1EA0_GIIPGSHRINK |
| TCELL67:IMUX_C4 | SERDES.Q1EA0_GISYNCNIBDRIB |
| TCELL67:IMUX_C5 | SERDES.Q1EA0_GISYNCRXD6 |
| TCELL67:IMUX_C6 | SERDES.Q1EA0_GISYNCRXD2 |
| TCELL67:IMUX_C7 | SERDES.Q1EA0_GISYNCRXD5 |
| TCELL67:IMUX_D2 | SERDES.Q1EA3_KITXMACCLKENEXT |
| TCELL67:IMUX_D3 | SERDES.Q1EA1_KITXGMIILPBK |
| TCELL67:IMUX_D4 | SERDES.Q1EA0_KITXGMIILPBK |
| TCELL67:IMUX_D5 | SERDES.Q1EA0_KIRXMACCLKENEXT |
| TCELL67:IMUX_D6 | SERDES.Q1EA1_KIRXMACCLKENEXT |
| TCELL67:IMUX_D7 | SERDES.Q1EA0_GISYNCRXD1 |
| TCELL67:OUT_F0 | SERDES.Q1EA0_CORXSTATVEC2 |
| TCELL67:OUT_F1 | SERDES.Q1EA0_CORXSTATVEC3 |
| TCELL67:OUT_F2 | SERDES.Q1EA0_CORXSTATVEC4 |
| TCELL67:OUT_F3 | SERDES.Q1EA0_CORXSTATVEC5 |
| TCELL67:OUT_F4 | SERDES.Q1EA0_CORXSTATVEC6 |
| TCELL67:OUT_F5 | SERDES.Q1S_TOMBISTDO16 |
| TCELL67:OUT_F6 | SERDES.Q1EA0_CORXSTATVEC7 |
| TCELL67:OUT_F7 | SERDES.Q1S_TOMBISTDO3 |
| TCELL67:OUT_Q0 | SERDES.Q1S_TOMBISTDO4 |
| TCELL67:OUT_Q1 | SERDES.Q1EA0_CORXDATA6 |
| TCELL67:OUT_Q2 | SERDES.Q1EA0_CORXDATA1 |
| TCELL67:OUT_Q3 | SERDES.Q1S_TOMBISTDO14 |
| TCELL67:OUT_Q4 | SERDES.Q1EA0_CORXDATA7 |
| TCELL67:OUT_Q5 | SERDES.Q1S_TOMBISTDO15 |
| TCELL67:OUT_Q6 | SERDES.Q1EA0_CORXDATA5 |
| TCELL67:OUT_Q7 | SERDES.Q1EA0_CORXSTATVEC1 |
| TCELL68:IMUX_A2 | SERDES.Q1EA2_KITXGMIILPBK |
| TCELL68:IMUX_A3 | SERDES.Q1EA3_GISYNCRXD3 |
| TCELL68:IMUX_A4 | SERDES.Q1EA3_GISYNCRXD5 |
| TCELL68:IMUX_A5 | SERDES.Q1EA2_KIRXMACCLKENEXT |
| TCELL68:IMUX_A6 | SERDES.Q1EA3_CIRXFULL |
| TCELL68:IMUX_A7 | SERDES.Q1EA3_GISYNCRXD7 |
| TCELL68:IMUX_B2 | SERDES.Q1EA2_CITXPAUSTIM6 |
| TCELL68:IMUX_B3 | SERDES.Q1EA2_CITXPAUSTIM4 |
| TCELL68:IMUX_B4 | SERDES.Q1EA2_CITXPAUSTIM14 |
| TCELL68:IMUX_B5 | SERDES.Q1EA2_GISYNCCRS |
| TCELL68:IMUX_B6 | SERDES.Q1EA2_GISYNCCOL |
| TCELL68:IMUX_B7 | SERDES.Q1EA2_KITXMACCLKENEXT |
| TCELL68:IMUX_C2 | SERDES.Q1EA2_CITXPAUSTIM12 |
| TCELL68:IMUX_C3 | SERDES.Q1EA2_CITXPAUSTIM9 |
| TCELL68:IMUX_C4 | SERDES.Q1EA2_CITXPAUSTIM10 |
| TCELL68:IMUX_C5 | SERDES.Q1EA2_CITXPAUSTIM5 |
| TCELL68:IMUX_C6 | SERDES.Q1EA2_CITXPAUSTIM2 |
| TCELL68:IMUX_C7 | SERDES.Q1EA2_CITXPAUSTIM13 |
| TCELL68:IMUX_D2 | SERDES.Q1EA2_CITXPAUSTIM1 |
| TCELL68:IMUX_D3 | SERDES.Q1EA2_CITXPAUSTIM8 |
| TCELL68:IMUX_D4 | SERDES.Q1EA2_CITXPAUSTIM3 |
| TCELL68:IMUX_D5 | SERDES.Q1EA2_CITXPAUSTIM15 |
| TCELL68:IMUX_D6 | SERDES.Q1EA2_CITXPAUSTIM7 |
| TCELL68:IMUX_D7 | SERDES.Q1EA2_CITXPAUSTIM11 |
| TCELL68:OUT_F0 | SERDES.Q1S_TOMBISTDO22 |
| TCELL68:OUT_F1 | SERDES.Q1S_TOMBISTDO21 |
| TCELL68:OUT_F2 | SERDES.Q1S_TOMBISTDO23 |
| TCELL68:OUT_F3 | SERDES.Q1EA3_CORXWRITE |
| TCELL68:OUT_F4 | SERDES.Q1EA3_CORXFIFOFULLERROR |
| TCELL68:OUT_F5 | SERDES.Q1S_TOMBISTDO24 |
| TCELL68:OUT_F6 | SERDES.Q1EA3_CORXEOF |
| TCELL68:OUT_F7 | SERDES.Q1EA3_CORXSTATEN |
| TCELL68:OUT_Q0 | SERDES.Q1S_TOMBISTDO17 |
| TCELL68:OUT_Q1 | SERDES.Q1S_TOMBISTDO18 |
| TCELL68:OUT_Q2 | SERDES.Q1S_TISCANO5 |
| TCELL68:OUT_Q3 | SERDES.Q1EA2_GODISCARDFCS |
| TCELL68:OUT_Q4 | SERDES.Q1S_TOMBISTDO20 |
| TCELL68:OUT_Q5 | SERDES.Q1S_TOMBISTDO19 |
| TCELL68:OUT_Q6 | SERDES.Q1S_TOMBISTDO2 |
| TCELL68:OUT_Q7 | SERDES.Q1EA0_CORXSTATVEC0 |
| TCELL69:IMUX_A2 | SERDES.Q1EA2_GISYNCRXD4 |
| TCELL69:IMUX_A3 | SERDES.Q1EA2_GISYNCRXD2 |
| TCELL69:IMUX_A4 | SERDES.Q1EA2_GISYNCRXD3 |
| TCELL69:IMUX_A5 | SERDES.Q1EA1_GIIPGSHRINK |
| TCELL69:IMUX_A6 | SERDES.Q1EA1_GISYNCRXDV |
| TCELL69:IMUX_A7 | SERDES.Q1S_TIMBISTSDI6 |
| TCELL69:IMUX_B2 | SERDES.Q1EA1_GISYNCRXD3 |
| TCELL69:IMUX_B3 | SERDES.Q1EA1_GISYNCNIBDRIB |
| TCELL69:IMUX_B4 | SERDES.Q1EA2_GIIPGSHRINK |
| TCELL69:IMUX_B5 | SERDES.Q1EA2_GISYNCRXD6 |
| TCELL69:IMUX_B6 | SERDES.Q1EA2_GISYNCRXD7 |
| TCELL69:IMUX_B7 | SERDES.Q1EA2_GISYNCRXD5 |
| TCELL69:IMUX_C2 | SERDES.Q1EA3_CIRXIGNOREPKT |
| TCELL69:IMUX_C3 | SERDES.Q1EA3_GISYNCRXER |
| TCELL69:IMUX_C4 | SERDES.Q1EA3_GISYNCRXDV |
| TCELL69:IMUX_C5 | SERDES.Q1EA3_GISYNCNIBDRIB |
| TCELL69:IMUX_C6 | SERDES.Q1EA3_GINONPADRXDV |
| TCELL69:IMUX_C7 | SERDES.Q1EA3_GISYNCRXD0 |
| TCELL69:IMUX_D2 | SERDES.Q1EA3_GISYNCRXD6 |
| TCELL69:IMUX_D3 | SERDES.Q1EA3_GISYNCRXD4 |
| TCELL69:IMUX_D4 | SERDES.Q1EA3_GISYNCRXD2 |
| TCELL69:IMUX_D5 | SERDES.Q1EA3_GIIPGSHRINK |
| TCELL69:IMUX_D6 | SERDES.Q1EA3_GISYNCRXD1 |
| TCELL69:IMUX_D7 | SERDES.Q1EA2_CIRXFULL |
| TCELL69:OUT_F0 | SERDES.Q1EA3_CORXDATA0 |
| TCELL69:OUT_F1 | SERDES.Q1EA3_CORXSTATVEC3 |
| TCELL69:OUT_F2 | SERDES.Q1EA3_CORXDATA2 |
| TCELL69:OUT_F3 | SERDES.Q1S_TOMBISTDO1 |
| TCELL69:OUT_F4 | SERDES.Q1EA3_CORXDATA6 |
| TCELL69:OUT_F5 | SERDES.Q1EA3_CORXDATA15 |
| TCELL69:OUT_F6 | SERDES.Q1EA3_CORXDATA7 |
| TCELL69:OUT_F7 | SERDES.Q1EA3_CORXDATA9 |
| TCELL69:OUT_Q0 | SERDES.Q1EA3_CORXERROR |
| TCELL69:OUT_Q1 | SERDES.Q1EA3_CORXDATA1 |
| TCELL69:OUT_Q2 | SERDES.Q1EA3_CORXDATA4 |
| TCELL69:OUT_Q3 | SERDES.Q1EA1_CORXSTATEN |
| TCELL69:OUT_Q4 | SERDES.Q1S_TOMBISTDO25 |
| TCELL69:OUT_Q5 | SERDES.Q1EA3_CORXSTATVEC7 |
| TCELL69:OUT_Q6 | SERDES.Q1EA3_CORXDATA3 |
| TCELL69:OUT_Q7 | SERDES.Q1EA3_CORXDATA5 |
| TCELL70:IMUX_A2 | SERDES.Q1EA1_GISYNCRXER |
| TCELL70:IMUX_A3 | SERDES.Q1S_TIMBISTSDI2 |
| TCELL70:IMUX_A4 | SERDES.Q1EA2_GISYNCRXDV |
| TCELL70:IMUX_A5 | SERDES.Q1S_TIMBISTSDI1 |
| TCELL70:IMUX_A6 | SERDES.Q1S_TIMBISTSDI8 |
| TCELL70:IMUX_A7 | SERDES.Q1S_TIMBISTSDI9 |
| TCELL70:IMUX_B2 | SERDES.Q1S_TIMBISTSDI4 |
| TCELL70:IMUX_B3 | SERDES.Q1EA1_GISYNCRXD6 |
| TCELL70:IMUX_B4 | SERDES.Q1EA1_GISYNCRXD5 |
| TCELL70:IMUX_B5 | SERDES.Q1S_TIMBISTSDI3 |
| TCELL70:IMUX_B6 | SERDES.Q1EA2_GISYNCRXER |
| TCELL70:IMUX_B7 | SERDES.Q1EA2_GISYNCRXD1 |
| TCELL70:IMUX_C2 | SERDES.Q1EA1_GISYNCRXD7 |
| TCELL70:IMUX_C3 | SERDES.Q1S_TIMBISTSDI7 |
| TCELL70:IMUX_C4 | SERDES.Q1EA1_GISYNCRXD1 |
| TCELL70:IMUX_C5 | SERDES.Q1EA2_GISYNCNIBDRIB |
| TCELL70:IMUX_C6 | SERDES.Q1EA1_GISYNCRXD4 |
| TCELL70:IMUX_C7 | SERDES.Q1EA2_GISYNCRXD0 |
| TCELL70:IMUX_D2 | SERDES.Q1S_TIMBISTSDI5 |
| TCELL70:IMUX_D3 | SERDES.Q1EA1_GISYNCRXD0 |
| TCELL70:IMUX_D4 | SERDES.Q1EA1_GISYNCRXD2 |
| TCELL70:IMUX_D5 | SERDES.Q1EA1_GINONPADRXDV |
| TCELL70:IMUX_D6 | SERDES.Q1EA2_CIRXIGNOREPKT |
| TCELL70:IMUX_D7 | SERDES.Q1EA1_CIRXIGNOREPKT |
| TCELL70:OUT_F0 | SERDES.Q1EA3_CORXDATA8 |
| TCELL70:OUT_F1 | SERDES.Q1EA1_CORXSTATVEC4 |
| TCELL70:OUT_F2 | SERDES.Q1EA1_CORXSTATVEC3 |
| TCELL70:OUT_F3 | SERDES.Q1EA3_CORXDATA11 |
| TCELL70:OUT_F4 | SERDES.Q1EA3_CORXSTATVEC1 |
| TCELL70:OUT_F5 | SERDES.Q1EA3_CORXDATA13 |
| TCELL70:OUT_F6 | SERDES.Q1EA3_CORXSTATVEC5 |
| TCELL70:OUT_F7 | SERDES.Q1EA3_CORXSTATVEC0 |
| TCELL70:OUT_Q0 | SERDES.Q1EA2_CORXSTATEN |
| TCELL70:OUT_Q1 | SERDES.Q1EA3_CORXDATA12 |
| TCELL70:OUT_Q2 | SERDES.Q1S_TISCANO11 |
| TCELL70:OUT_Q3 | SERDES.Q1EA3_CORXSTATVEC6 |
| TCELL70:OUT_Q4 | SERDES.Q1EA3_CORXSTATVEC4 |
| TCELL70:OUT_Q5 | SERDES.Q1EA3_CORXDATA14 |
| TCELL70:OUT_Q6 | SERDES.Q1EA3_CORXSTATVEC2 |
| TCELL70:OUT_Q7 | SERDES.Q1EA3_CORXDATA10 |
| TCELL71:IMUX_A2 | SERDES.Q1S_TIMBISTRA5 |
| TCELL71:IMUX_A3 | SERDES.Q1S_TIMBISTSDI12 |
| TCELL71:IMUX_A4 | SERDES.Q1S_TIMBISTWA6 |
| TCELL71:IMUX_A5 | SERDES.Q1S_TIMBISTRA4 |
| TCELL71:IMUX_B2 | SERDES.Q1S_TIMBISTWA5 |
| TCELL71:IMUX_B3 | SERDES.Q1S_TIMBISTWA3 |
| TCELL71:IMUX_B4 | SERDES.Q1S_TIMBISTRA6 |
| TCELL71:IMUX_B5 | SERDES.Q1S_TIMBISTSDI11 |
| TCELL71:IMUX_C2 | SERDES.Q1S_TIMBISTWA1 |
| TCELL71:IMUX_C3 | SERDES.Q1S_TIMBISTWA2 |
| TCELL71:IMUX_C4 | SERDES.Q1S_TIMBISTWA0 |
| TCELL71:IMUX_C5 | SERDES.Q1S_TIMBISTRA7 |
| TCELL71:IMUX_D2 | SERDES.Q1EA2_GINONPADRXDV |
| TCELL71:IMUX_D3 | SERDES.Q1S_TIMBISTSDI0 |
| TCELL71:IMUX_D4 | SERDES.Q1S_TIMBISTWA4 |
| TCELL71:IMUX_D5 | SERDES.Q1S_TIMBISTSDI10 |
| TCELL71:OUT_F0 | SERDES.Q1EA1_CORXSTATVEC1 |
| TCELL71:OUT_F1 | SERDES.Q1EA2_CORXSTATVEC1 |
| TCELL71:OUT_F2 | SERDES.Q1EA2_CORXEOF |
| TCELL71:OUT_F3 | SERDES.Q1EA2_CORXERROR |
| TCELL71:OUT_F4 | SERDES.Q1EA2_CORXFIFOFULLERROR |
| TCELL71:OUT_F5 | SERDES.Q1EA1_CORXSTATVEC0 |
| TCELL71:OUT_Q0 | SERDES.Q1EA1_CORXSTATVEC5 |
| TCELL71:OUT_Q1 | SERDES.Q1EA2_CORXSTATVEC0 |
| TCELL71:OUT_Q2 | SERDES.Q1EA2_CORXSTATVEC7 |
| TCELL71:OUT_Q3 | SERDES.Q1EA1_CORXSTATVEC2 |
| TCELL71:OUT_Q4 | SERDES.Q1S_TISCANO10 |
| TCELL71:OUT_Q5 | SERDES.Q1EA2_CORXWRITE |
| TCELL72:IMUX_A2 | SERDES.Q1S_TIMBISTSDI33 |
| TCELL72:IMUX_A3 | SERDES.Q1S_TIMBISTSDI17 |
| TCELL72:IMUX_A4 | SERDES.Q1S_TIMBISTSDI32 |
| TCELL72:IMUX_A5 | SERDES.Q1S_BAUDSUPPORT4 |
| TCELL72:IMUX_A6 | SERDES.Q1S_TIMBISTSDI31 |
| TCELL72:IMUX_A7 | SERDES.Q1S_TIMBISTSDI30 |
| TCELL72:IMUX_B2 | SERDES.Q1S_TIMBISTRE |
| TCELL72:IMUX_B3 | SERDES.Q1S_TIMBISTWE |
| TCELL72:IMUX_B4 | SERDES.Q1S_TIMBISTSDI16 |
| TCELL72:IMUX_B5 | SERDES.Q1S_TIMBISTMODE |
| TCELL72:IMUX_B6 | SERDES.Q1S_TIMBISTSDI35 |
| TCELL72:IMUX_B7 | SERDES.Q1S_TIMBISTSDI34 |
| TCELL72:IMUX_C2 | SERDES.Q1S_TIMBISTBANKSEL2 |
| TCELL72:IMUX_C3 | SERDES.Q1S_TIMBISTRA0 |
| TCELL72:IMUX_C4 | SERDES.Q1S_TIMBISTRA1 |
| TCELL72:IMUX_C5 | SERDES.Q1S_TIMBISTBANKSEL1 |
| TCELL72:IMUX_C6 | SERDES.Q1S_TIMBISTSDI14 |
| TCELL72:IMUX_C7 | SERDES.Q1S_TIMBISTSDI15 |
| TCELL72:IMUX_D2 | SERDES.Q1S_TIMBISTWA7 |
| TCELL72:IMUX_D3 | SERDES.Q1S_TIMBISTRA3 |
| TCELL72:IMUX_D4 | SERDES.Q1S_TIMBISTRA2 |
| TCELL72:IMUX_D5 | SERDES.Q1S_TIMBISTSDI13 |
| TCELL72:IMUX_D6 | SERDES.Q1S_TIMBISTBANKSEL0 |
| TCELL72:IMUX_D7 | SERDES.Q1S_TIMBISTBANKSEL3 |
| TCELL72:OUT_F0 | SERDES.Q1EA1_CORXFIFOFULLERROR |
| TCELL72:OUT_F1 | SERDES.Q1EA1_CORXDATA2 |
| TCELL72:OUT_F2 | SERDES.Q1EA2_CORXDATA11 |
| TCELL72:OUT_F3 | SERDES.Q1EA2_CORXSTATVEC2 |
| TCELL72:OUT_F4 | SERDES.Q1EA2_CORXDATA3 |
| TCELL72:OUT_F5 | SERDES.Q1EA1_CORXWRITE |
| TCELL72:OUT_F6 | SERDES.Q1EA1_CORXDATA4 |
| TCELL72:OUT_F7 | SERDES.Q1EA1_CORXDATA7 |
| TCELL72:OUT_Q0 | SERDES.Q1EA1_CORXSTATVEC7 |
| TCELL72:OUT_Q1 | SERDES.Q1EA2_CORXSTATVEC6 |
| TCELL72:OUT_Q2 | SERDES.Q1EA1_CORXSTATVEC6 |
| TCELL72:OUT_Q3 | SERDES.Q1EA2_CORXSTATVEC5 |
| TCELL72:OUT_Q4 | SERDES.Q1EA2_CORXDATA10 |
| TCELL72:OUT_Q5 | SERDES.Q1EA1_CORXDATA3 |
| TCELL72:OUT_Q6 | SERDES.Q1EA1_CORXERROR |
| TCELL72:OUT_Q7 | SERDES.Q1EA1_CORXDATA8 |
| TCELL73:IMUX_A2 | SERDES.Q1S_TPORTTDI18 |
| TCELL73:IMUX_A3 | SERDES.Q1S_TPORTTDI3 |
| TCELL73:IMUX_A4 | SERDES.Q1S_TPORTTDI10 |
| TCELL73:IMUX_A5 | SERDES.Q1S_TPORTTDI12 |
| TCELL73:IMUX_A6 | SERDES.Q1S_TPORTTDI2 |
| TCELL73:IMUX_A7 | SERDES.Q1S_TPORTTDI4 |
| TCELL73:IMUX_B2 | SERDES.Q1S_RECOVERRSTN |
| TCELL73:IMUX_B3 | SERDES.Q1S_RXPFORCERETRYN |
| TCELL73:IMUX_B4 | SERDES.Q1S_TPORTTDI19 |
| TCELL73:IMUX_B5 | SERDES.Q1S_TPORTTDI50 |
| TCELL73:IMUX_B6 | SERDES.Q1S_TPORTTDI20 |
| TCELL73:IMUX_B7 | SERDES.Q1S_MGTA18 |
| TCELL73:IMUX_C2 | SERDES.Q1S_TIMBISTSDI22 |
| TCELL73:IMUX_C3 | SERDES.Q1S_TIMBISTSDI23 |
| TCELL73:IMUX_C4 | SERDES.Q1S_TIMBISTSDI24 |
| TCELL73:IMUX_C5 | SERDES.Q1S_TIMBISTSDI27 |
| TCELL73:IMUX_C6 | SERDES.Q1S_TIMBISTSDI25 |
| TCELL73:IMUX_C7 | SERDES.Q1S_TIMBISTSDI26 |
| TCELL73:IMUX_D2 | SERDES.Q1S_TIMBISTSDI18 |
| TCELL73:IMUX_D3 | SERDES.Q1S_TIMBISTSDI19 |
| TCELL73:IMUX_D4 | SERDES.Q1S_TIMBISTSDI29 |
| TCELL73:IMUX_D5 | SERDES.Q1S_TIMBISTSDI20 |
| TCELL73:IMUX_D6 | SERDES.Q1S_TIMBISTSDI21 |
| TCELL73:IMUX_D7 | SERDES.Q1S_TIMBISTSDI28 |
| TCELL73:OUT_F0 | SERDES.Q1EA2_CORXDATA5 |
| TCELL73:OUT_F1 | SERDES.Q1EA2_CORXSTATVEC3 |
| TCELL73:OUT_F2 | SERDES.Q1EA1_CORXDATA1 |
| TCELL73:OUT_F3 | SERDES.Q1EA2_CORXDATA2 |
| TCELL73:OUT_F4 | SERDES.Q1S_TOMBISTDO26 |
| TCELL73:OUT_F5 | SERDES.Q1EA2_CORXDATA4 |
| TCELL73:OUT_F6 | SERDES.Q1EA2_CORXDATA1 |
| TCELL73:OUT_F7 | SERDES.Q1EA1_CORXDATA12 |
| TCELL73:OUT_Q0 | SERDES.Q1EA1_CORXDATA6 |
| TCELL73:OUT_Q1 | SERDES.Q1EA1_CORXDATA9 |
| TCELL73:OUT_Q2 | SERDES.Q1EA1_CORXEOF |
| TCELL73:OUT_Q3 | SERDES.Q1EA1_CORXDATA0 |
| TCELL73:OUT_Q4 | SERDES.Q1EA2_CORXDATA6 |
| TCELL73:OUT_Q5 | SERDES.Q1EA2_CORXSTATVEC4 |
| TCELL73:OUT_Q6 | SERDES.Q1EA1_CORXDATA5 |
| TCELL73:OUT_Q7 | SERDES.Q1EA2_CORXDATA0 |
| TCELL74:IMUX_A4 | SERDES.Q1S_TPORTTDI42 |
| TCELL74:IMUX_A5 | SERDES.Q1S_TPORTTDI36 |
| TCELL74:IMUX_A6 | SERDES.Q1S_TPORTTDI26 |
| TCELL74:IMUX_A7 | SERDES.Q1S_TPORTTDI58 |
| TCELL74:IMUX_B4 | SERDES.Q1S_TPORTTDI24 |
| TCELL74:IMUX_B5 | SERDES.Q1S_TPORTTDI59 |
| TCELL74:IMUX_B6 | SERDES.Q1S_TPORTTDI35 |
| TCELL74:IMUX_B7 | SERDES.Q1S_TPORTTDI27 |
| TCELL74:IMUX_C4 | SERDES.Q1S_TPORTTDI52 |
| TCELL74:IMUX_C5 | SERDES.Q1S_TPORTTDI28 |
| TCELL74:IMUX_C6 | SERDES.Q1S_TPORTTDI43 |
| TCELL74:IMUX_C7 | SERDES.Q1S_TPORTTDI49 |
| TCELL74:IMUX_D4 | SERDES.Q1S_TPORTTDI0 |
| TCELL74:IMUX_D5 | SERDES.Q1S_TPORTTDI11 |
| TCELL74:IMUX_D6 | SERDES.Q1S_TPORTTDI16 |
| TCELL74:IMUX_D7 | SERDES.Q1S_TPORTTDI48 |
| TCELL74:OUT_F0 | SERDES.Q1EA2_CORXDATA12 |
| TCELL74:OUT_F1 | SERDES.Q1EA2_CORXDATA8 |
| TCELL74:OUT_F4 | SERDES.Q1EA1_CORXDATA13 |
| TCELL74:OUT_F5 | SERDES.Q1EA2_CORXDATA15 |
| TCELL74:OUT_F6 | SERDES.Q1EA2_CORXDATA14 |
| TCELL74:OUT_F7 | SERDES.Q1EA1_CORXDATA14 |
| TCELL74:OUT_Q0 | SERDES.Q1EA2_CORXDATA7 |
| TCELL74:OUT_Q1 | SERDES.Q1EA1_CORXDATA15 |
| TCELL74:OUT_Q4 | SERDES.Q1S_TOMBISTDO35 |
| TCELL74:OUT_Q5 | SERDES.Q1EA1_CORXDATA11 |
| TCELL74:OUT_Q6 | SERDES.Q1EA2_CORXDATA9 |
| TCELL74:OUT_Q7 | SERDES.Q1EA1_CORXDATA10 |
| TCELL75:IMUX_A2 | SERDES.Q1S_TPORTTDI45 |
| TCELL75:IMUX_A3 | SERDES.Q1S_TPORTTDI21 |
| TCELL75:IMUX_A4 | SERDES.Q1S_TPORTTDI30 |
| TCELL75:IMUX_A5 | SERDES.Q1S_TPORTTDI5 |
| TCELL75:IMUX_A6 | SERDES.Q1S_TPORTTDI33 |
| TCELL75:IMUX_A7 | SERDES.Q1S_TPORTTDI23 |
| TCELL75:IMUX_B2 | SERDES.Q1S_TPORTTDI46 |
| TCELL75:IMUX_B3 | SERDES.Q1S_TPORTTDI47 |
| TCELL75:IMUX_B4 | SERDES.Q1S_TPORTTDI17 |
| TCELL75:IMUX_B5 | SERDES.Q1S_TPORTTDI1 |
| TCELL75:IMUX_B6 | SERDES.Q1S_TPORTTDI25 |
| TCELL75:IMUX_B7 | SERDES.Q1S_TPORTTDI62 |
| TCELL75:IMUX_C2 | SERDES.Q1S_TPORTTDI55 |
| TCELL75:IMUX_C3 | SERDES.Q1S_TPORTTDI60 |
| TCELL75:IMUX_C4 | SERDES.Q1S_TPORTTDI29 |
| TCELL75:IMUX_C5 | SERDES.Q1S_TPORTTDI54 |
| TCELL75:IMUX_C6 | SERDES.Q1S_TPORTTDI61 |
| TCELL75:IMUX_C7 | SERDES.Q1S_TPORTTDI57 |
| TCELL75:IMUX_D2 | SERDES.Q1S_TPORTTDI51 |
| TCELL75:IMUX_D3 | SERDES.Q1S_TPORTTDI40 |
| TCELL75:IMUX_D4 | SERDES.Q1S_TPORTTDI56 |
| TCELL75:IMUX_D5 | SERDES.Q1S_TPORTTDI8 |
| TCELL75:IMUX_D6 | SERDES.Q1S_TPORTTDI34 |
| TCELL75:IMUX_D7 | SERDES.Q1S_TPORTTDI44 |
| TCELL75:IMUX_CLK0_DELAY | SERDES.Q1EA0_KITXMACCLK |
| TCELL75:OUT_F0 | SERDES.Q1S_TOMBISTDO29 |
| TCELL75:OUT_F1 | SERDES.Q1S_TISCANO15 |
| TCELL75:OUT_F2 | SERDES.Q1S_TISCANO19 |
| TCELL75:OUT_F3 | SERDES.Q1S_TOMBISTDO0 |
| TCELL75:OUT_F4 | SERDES.Q1S_STATUS11 |
| TCELL75:OUT_F5 | SERDES.Q1S_OLLMMGTDI16 |
| TCELL75:OUT_F6 | SERDES.Q1S_OLLMMGTDI29 |
| TCELL75:OUT_F7 | SERDES.Q1S_OLLMMGTDI21 |
| TCELL75:OUT_Q0 | SERDES.Q1EA2_CORXDATA13 |
| TCELL75:OUT_Q1 | SERDES.Q1S_TOMBISTDO27 |
| TCELL75:OUT_Q2 | SERDES.Q1S_TOMBISTDO34 |
| TCELL75:OUT_Q3 | SERDES.Q1S_TOMBISTDO28 |
| TCELL75:OUT_Q4 | SERDES.Q1S_TOMBISTDO33 |
| TCELL75:OUT_Q5 | SERDES.Q1S_TOMBISTDO32 |
| TCELL75:OUT_Q6 | SERDES.Q1S_TOMBISTDO30 |
| TCELL75:OUT_Q7 | SERDES.Q1S_TOMBISTDO31 |
| TCELL76:IMUX_A2 | SERDES.Q1S_TPORTCHARISK1 |
| TCELL76:IMUX_A3 | SERDES.Q1S_TPORTCHARISK2 |
| TCELL76:IMUX_A4 | SERDES.Q1S_MGTA15 |
| TCELL76:IMUX_A5 | SERDES.Q1S_MGTA12 |
| TCELL76:IMUX_A6 | SERDES.Q1S_MGTA10 |
| TCELL76:IMUX_A7 | SERDES.Q1S_MGTA8 |
| TCELL76:IMUX_B2 | SERDES.Q1S_TPORTTDI31 |
| TCELL76:IMUX_B3 | SERDES.Q1S_MGTA14 |
| TCELL76:IMUX_B4 | SERDES.Q1S_MGTA17 |
| TCELL76:IMUX_B5 | SERDES.Q1S_TPORTTDI53 |
| TCELL76:IMUX_B6 | SERDES.Q1S_TPORTCHARISK4 |
| TCELL76:IMUX_B7 | SERDES.Q1S_TPORTTDI15 |
| TCELL76:IMUX_C2 | SERDES.Q1S_TPORTTDI13 |
| TCELL76:IMUX_C3 | SERDES.Q1S_TPORTTDI63 |
| TCELL76:IMUX_C4 | SERDES.Q1S_TPORTTDI39 |
| TCELL76:IMUX_C5 | SERDES.Q1S_TPORTTDI22 |
| TCELL76:IMUX_C6 | SERDES.Q1S_TPORTTDI38 |
| TCELL76:IMUX_C7 | SERDES.Q1S_TPORTTDI9 |
| TCELL76:IMUX_D2 | SERDES.Q1S_TPORTTDI14 |
| TCELL76:IMUX_D3 | SERDES.Q1S_TPORTTDI6 |
| TCELL76:IMUX_D4 | SERDES.Q1S_TPORTTDI37 |
| TCELL76:IMUX_D5 | SERDES.Q1S_TPORTTDI41 |
| TCELL76:IMUX_D6 | SERDES.Q1S_TPORTTDI32 |
| TCELL76:IMUX_D7 | SERDES.Q1S_TPORTTDI7 |
| TCELL76:IMUX_CLK0_DELAY | SERDES.Q1EA3_KITXMACCLK |
| TCELL76:IMUX_CLK1_DELAY | SERDES.Q1EA0_KIRXTXFECLK |
| TCELL76:OUT_F0 | SERDES.Q1S_OLLMMGTDI23 |
| TCELL76:OUT_F1 | SERDES.Q1S_OLLMMGTINTN |
| TCELL76:OUT_F2 | SERDES.Q1S_OLLMMGTDI7 |
| TCELL76:OUT_F3 | SERDES.Q1S_OLLMMGTDI15 |
| TCELL76:OUT_F4 | SERDES.Q1S_OLLMMGTDI30 |
| TCELL76:OUT_F5 | SERDES.Q1S_OLLMMGTDI25 |
| TCELL76:OUT_F6 | SERDES.Q1S_OLLMMGTDI24 |
| TCELL76:OUT_F7 | SERDES.Q1S_OLLMMGTDI20 |
| TCELL76:OUT_Q0 | SERDES.Q1S_OLLMMGTDI13 |
| TCELL76:OUT_Q1 | SERDES.Q1S_OLLMMGTDI5 |
| TCELL76:OUT_Q2 | SERDES.Q1S_OLLMMGTDI3 |
| TCELL76:OUT_Q3 | SERDES.Q1S_OLLMMGTDI12 |
| TCELL76:OUT_Q4 | SERDES.Q1S_OLLMMGTDI0 |
| TCELL76:OUT_Q5 | SERDES.Q1S_STATUS10 |
| TCELL76:OUT_Q6 | SERDES.Q1S_OLLMMGTDI22 |
| TCELL76:OUT_Q7 | SERDES.Q1S_OLLMMGTDI6 |
| TCELL77:IMUX_A2 | SERDES.Q1S_MGTA21 |
| TCELL77:IMUX_A3 | SERDES.Q1S_MGTA3 |
| TCELL77:IMUX_A4 | SERDES.Q1S_MGTA0 |
| TCELL77:IMUX_A5 | SERDES.Q1S_MGTA2 |
| TCELL77:IMUX_B2 | SERDES.Q1S_TPORTCHARISK5 |
| TCELL77:IMUX_B3 | SERDES.Q1S_TPORTCHARISK7 |
| TCELL77:IMUX_B4 | SERDES.Q1S_MGTA1 |
| TCELL77:IMUX_B5 | SERDES.Q1S_MGTWRN3 |
| TCELL77:IMUX_C2 | SERDES.Q1S_TPORTCHARISK0 |
| TCELL77:IMUX_C3 | SERDES.Q1S_TPORTCHARISK6 |
| TCELL77:IMUX_C4 | SERDES.Q1S_MGTA9 |
| TCELL77:IMUX_C5 | SERDES.Q1S_TPORTCHARISK3 |
| TCELL77:IMUX_D2 | SERDES.Q1S_MGTA11 |
| TCELL77:IMUX_D3 | SERDES.Q1S_MGTA16 |
| TCELL77:IMUX_D4 | SERDES.Q1S_MGTA13 |
| TCELL77:IMUX_D5 | SERDES.Q1S_MGTA7 |
| TCELL77:IMUX_CLK1_DELAY | SERDES.Q1EA3_KIRXTXFECLK |
| TCELL77:IMUX_CE1 | SERDES.Q1S_TISCANI2 |
| TCELL77:IMUX_CE2 | SERDES.Q1S_TISCANI0 |
| TCELL77:OUT_F0 | SERDES.Q1S_OLLMMGTDI10 |
| TCELL77:OUT_F1 | SERDES.Q1S_OLLMMGTDI27 |
| TCELL77:OUT_F2 | SERDES.Q1S_OLLMMGTDI31 |
| TCELL77:OUT_F3 | SERDES.Q1S_OLLMMGTDI4 |
| TCELL77:OUT_F4 | SERDES.Q1S_TXLANESILENCECH2 |
| TCELL77:OUT_F5 | SERDES.Q1S_STATUS17 |
| TCELL77:OUT_Q0 | SERDES.Q1S_OLLMMGTDI19 |
| TCELL77:OUT_Q1 | SERDES.Q1S_OLLMMGTDI18 |
| TCELL77:OUT_Q2 | SERDES.Q1S_OLLMMGTDI2 |
| TCELL77:OUT_Q3 | SERDES.Q1S_OLLMMGTDI14 |
| TCELL77:OUT_Q4 | SERDES.Q1S_TXLANESILENCECH1 |
| TCELL77:OUT_Q5 | SERDES.Q1S_TXLANESILENCECH3 |
| TCELL78:IMUX_A2 | SERDES.Q1S_BAUDSUPPORT0 |
| TCELL78:IMUX_A3 | SERDES.Q1S_MGTDI7 |
| TCELL78:IMUX_A4 | SERDES.Q1S_PHYUSTB |
| TCELL78:IMUX_A5 | SERDES.Q1S_RCVCLKSEL1 |
| TCELL78:IMUX_A6 | SERDES.Q1S_MGTDI15 |
| TCELL78:IMUX_A7 | SERDES.Q1S_MGTDI27 |
| TCELL78:IMUX_B2 | SERDES.Q1S_MGTDI24 |
| TCELL78:IMUX_B3 | SERDES.Q1S_MGTDI25 |
| TCELL78:IMUX_B4 | SERDES.Q1S_MGTDI29 |
| TCELL78:IMUX_B5 | SERDES.Q1S_MGTDI28 |
| TCELL78:IMUX_B6 | SERDES.Q1S_MGTDI31 |
| TCELL78:IMUX_B7 | SERDES.Q1S_MGTDI30 |
| TCELL78:IMUX_C2 | SERDES.Q1S_RCVCLKSEL3 |
| TCELL78:IMUX_C3 | SERDES.Q1S_PHYTINITN |
| TCELL78:IMUX_C4 | SERDES.Q1S_MGTWRN1 |
| TCELL78:IMUX_C5 | SERDES.Q1S_MGTWRN0 |
| TCELL78:IMUX_C6 | SERDES.Q1S_MGTRDN |
| TCELL78:IMUX_C7 | SERDES.Q1S_PHYRINITN |
| TCELL78:IMUX_D2 | SERDES.Q1S_MGTA6 |
| TCELL78:IMUX_D3 | SERDES.Q1S_MGTA20 |
| TCELL78:IMUX_D4 | SERDES.Q1S_MGTA5 |
| TCELL78:IMUX_D5 | SERDES.Q1S_MGTA4 |
| TCELL78:IMUX_D6 | SERDES.Q1S_MGTWRN2 |
| TCELL78:IMUX_D7 | SERDES.Q1S_MGTA19 |
| TCELL78:IMUX_LSR0 | SERDES.Q1S_TISCANRSTN |
| TCELL78:IMUX_LSR1 | SERDES.Q1S_TISCANMODE |
| TCELL78:IMUX_CLK0_DELAY | SERDES.Q1EA1_KIRXTXFECLK |
| TCELL78:IMUX_CLK1_DELAY | SERDES.Q1EA2_KIRXTXFECLK |
| TCELL78:IMUX_CE0 | SERDES.Q1S_TISCANI9 |
| TCELL78:IMUX_CE1 | SERDES.Q1S_TISCANI10 |
| TCELL78:IMUX_CE2 | SERDES.Q1S_TISCANI13 |
| TCELL78:IMUX_CE3 | SERDES.Q1S_TISCANI6 |
| TCELL78:OUT_F0 | SERDES.Q1S_STATUS20 |
| TCELL78:OUT_F1 | SERDES.Q1S_TISCANO4 |
| TCELL78:OUT_F2 | SERDES.Q1S_TISCANO17 |
| TCELL78:OUT_F3 | SERDES.Q1S_OLLMMGTDI9 |
| TCELL78:OUT_F4 | SERDES.Q1S_LNKMCERXREQN |
| TCELL78:OUT_F5 | SERDES.Q1S_OLLMMGTDI8 |
| TCELL78:OUT_F6 | SERDES.Q1S_RESPTIMEOUT0 |
| TCELL78:OUT_F7 | SERDES.Q1S_PHYEMEVENTREQN |
| TCELL78:OUT_Q0 | SERDES.Q1S_OLLMMGTDI26 |
| TCELL78:OUT_Q1 | SERDES.Q1S_OLLMMGTDI28 |
| TCELL78:OUT_Q2 | SERDES.Q1S_OLLMMGTDI1 |
| TCELL78:OUT_Q3 | SERDES.Q1S_TISCANO3 |
| TCELL78:OUT_Q4 | SERDES.Q1S_TXLANESILENCECH0 |
| TCELL78:OUT_Q5 | SERDES.Q1S_OLLMMGTDI17 |
| TCELL78:OUT_Q6 | SERDES.Q1S_OLLMMGTRDYN |
| TCELL78:OUT_Q7 | SERDES.Q1S_OLLMMGTDI11 |
| TCELL79:IMUX_A2 | SERDES.Q1S_MGTDI14 |
| TCELL79:IMUX_A3 | SERDES.Q1S_OLLMEFPTR10 |
| TCELL79:IMUX_A4 | SERDES.Q1S_ENABLETXFLOWCONTROLN |
| TCELL79:IMUX_A5 | SERDES.Q1S_OLLMEFPTR15 |
| TCELL79:IMUX_A6 | SERDES.Q1S_MGTDI12 |
| TCELL79:IMUX_A7 | SERDES.Q1S_MGTDI18 |
| TCELL79:IMUX_B2 | SERDES.Q1S_MGTDI22 |
| TCELL79:IMUX_B3 | SERDES.Q1S_MGTDI20 |
| TCELL79:IMUX_B4 | SERDES.Q1S_MGTDI19 |
| TCELL79:IMUX_B5 | SERDES.Q1S_MGTDI11 |
| TCELL79:IMUX_B6 | SERDES.Q1S_OLLMEFPTR7 |
| TCELL79:IMUX_B7 | SERDES.Q1S_OLLMEFPTR6 |
| TCELL79:IMUX_C2 | SERDES.Q1S_MGTDI10 |
| TCELL79:IMUX_C3 | SERDES.Q1S_MGTDI6 |
| TCELL79:IMUX_C4 | SERDES.Q1S_MGTDI4 |
| TCELL79:IMUX_C5 | SERDES.Q1S_MGTDI3 |
| TCELL79:IMUX_C6 | SERDES.Q1S_MGTDI21 |
| TCELL79:IMUX_C7 | SERDES.Q1S_MGTDI23 |
| TCELL79:IMUX_D2 | SERDES.Q1S_BAUDSUPPORT2 |
| TCELL79:IMUX_D3 | SERDES.Q1S_BAUDSUPPORT1 |
| TCELL79:IMUX_D4 | SERDES.Q1S_MGTDI26 |
| TCELL79:IMUX_D5 | SERDES.Q1S_BAUDSUPPORT3 |
| TCELL79:IMUX_D6 | SERDES.Q1S_MGTDI5 |
| TCELL79:IMUX_D7 | SERDES.Q1S_OLLMEFPTR0 |
| TCELL79:IMUX_LSR0 | SERDES.Q1EA3_KIRSTN |
| TCELL79:IMUX_LSR1 | SERDES.Q1EA0_KIRSTN |
| TCELL79:IMUX_CLK0_DELAY | SERDES.Q1EA2_KITXMACCLK |
| TCELL79:IMUX_CLK1_DELAY | SERDES.Q1EA1_KITXMACCLK |
| TCELL79:IMUX_CE0 | SERDES.Q1S_TISCANI12 |
| TCELL79:IMUX_CE1 | SERDES.Q1S_TISCANI11 |
| TCELL79:IMUX_CE2 | SERDES.Q1S_TISCANI3 |
| TCELL79:IMUX_CE3 | SERDES.Q1S_TISCANI21 |
| TCELL79:OUT_F0 | SERDES.Q1S_RESPTIMEOUT23 |
| TCELL79:OUT_F1 | SERDES.Q1S_RESPTIMEOUT22 |
| TCELL79:OUT_F2 | SERDES.Q1S_PORTNERRORDETECT27 |
| TCELL79:OUT_F3 | SERDES.Q1S_RESPTIMEOUT17 |
| TCELL79:OUT_F4 | SERDES.Q1S_PORTNERRORDETECT11 |
| TCELL79:OUT_F5 | SERDES.Q1S_RESPTIMEOUT2 |
| TCELL79:OUT_F6 | SERDES.Q1S_RESPTIMEOUT21 |
| TCELL79:OUT_F7 | SERDES.Q1S_PORTNERRORDETECT9 |
| TCELL79:OUT_Q0 | SERDES.Q1S_PORTNERRORDETECT28 |
| TCELL79:OUT_Q1 | SERDES.Q1S_PORTNERRORDETECT10 |
| TCELL79:OUT_Q2 | SERDES.Q1S_PORTNERRORDETECT30 |
| TCELL79:OUT_Q3 | SERDES.Q1S_PORTNERRORDETECT29 |
| TCELL79:OUT_Q4 | SERDES.Q1S_PORTNERRORDETECT26 |
| TCELL79:OUT_Q5 | SERDES.Q1S_OUTPUTUNRECOVERREVENTREQN |
| TCELL79:OUT_Q6 | SERDES.Q1S_PORTNERRORDETECT31 |
| TCELL79:OUT_Q7 | SERDES.Q1S_RESPTIMEOUT1 |
| TCELL80:IMUX_A2 | SERDES.Q1S_MGTDI9 |
| TCELL80:IMUX_A3 | SERDES.Q1S_OUTPUTUNRECOVERREVENTACKN |
| TCELL80:IMUX_A4 | SERDES.Q1S_LNKMCERXACKN |
| TCELL80:IMUX_A5 | SERDES.Q1S_PHYMSTB |
| TCELL80:IMUX_A6 | SERDES.Q1S_PHYEMEVENTACKN |
| TCELL80:IMUX_A7 | SERDES.Q1S_LOOPBACK0 |
| TCELL80:IMUX_B2 | SERDES.Q1S_OLLMEFPTR12 |
| TCELL80:IMUX_B3 | SERDES.Q1S_MGTDI2 |
| TCELL80:IMUX_B4 | SERDES.Q1S_MGTDI13 |
| TCELL80:IMUX_B5 | SERDES.Q1S_MGTDI0 |
| TCELL80:IMUX_B6 | SERDES.Q1S_MGTDI1 |
| TCELL80:IMUX_B7 | SERDES.Q1S_MGTDI8 |
| TCELL80:IMUX_C2 | SERDES.Q1S_OLLMEFPTR4 |
| TCELL80:IMUX_C3 | SERDES.Q1S_OLLMEFPTR14 |
| TCELL80:IMUX_C4 | SERDES.Q1S_OLLMEFPTR13 |
| TCELL80:IMUX_C5 | SERDES.Q1S_OLLMEFPTR3 |
| TCELL80:IMUX_C6 | SERDES.Q1S_OLLMEFPTR9 |
| TCELL80:IMUX_C7 | SERDES.Q1S_OLLMEFPTR11 |
| TCELL80:IMUX_D2 | SERDES.Q1S_OLLMEFPTR5 |
| TCELL80:IMUX_D3 | SERDES.Q1S_OLLMEFPTR8 |
| TCELL80:IMUX_D4 | SERDES.Q1S_MGTDI17 |
| TCELL80:IMUX_D5 | SERDES.Q1S_OLLMEFPTR2 |
| TCELL80:IMUX_D6 | SERDES.Q1S_MGTDI16 |
| TCELL80:IMUX_D7 | SERDES.Q1S_OLLMEFPTR1 |
| TCELL80:IMUX_LSR0 | SERDES.Q1EA2_KIRSTN |
| TCELL80:IMUX_LSR1 | SERDES.Q1EA1_KIRSTN |
| TCELL80:IMUX_CLK0_DELAY | SERDES.Q1EA1_KIRXMACCLK |
| TCELL80:IMUX_CLK1_DELAY | SERDES.Q1EA0_KIRXMACCLK |
| TCELL80:IMUX_CE0 | SERDES.Q1S_TISCANI23 |
| TCELL80:IMUX_CE1 | SERDES.Q1S_TISCANI25 |
| TCELL80:IMUX_CE2 | SERDES.Q1S_TISCANI28 |
| TCELL80:IMUX_CE3 | SERDES.Q1S_TISCANI29 |
| TCELL80:OUT_F0 | SERDES.Q1S_RESPTIMEOUT6 |
| TCELL80:OUT_F1 | SERDES.Q1S_RESPTIMEOUT5 |
| TCELL80:OUT_F2 | SERDES.Q1S_STATUS16 |
| TCELL80:OUT_F3 | SERDES.Q1S_RESPTIMEOUT16 |
| TCELL80:OUT_F4 | SERDES.Q1S_PORTNERRORDETECT13 |
| TCELL80:OUT_F5 | SERDES.Q1S_RESPTIMEOUT4 |
| TCELL80:OUT_F6 | SERDES.Q1S_RESPTIMEOUT8 |
| TCELL80:OUT_F7 | SERDES.Q1S_PORTNERRORDETECT14 |
| TCELL80:OUT_Q0 | SERDES.Q1S_PORTNERRORDETECT12 |
| TCELL80:OUT_Q1 | SERDES.Q1S_RESPTIMEOUT20 |
| TCELL80:OUT_Q2 | SERDES.Q1S_RESPTIMEOUT19 |
| TCELL80:OUT_Q3 | SERDES.Q1S_RESPTIMEOUT18 |
| TCELL80:OUT_Q4 | SERDES.Q1S_SYSRSTON |
| TCELL80:OUT_Q5 | SERDES.Q1S_RESPTIMEOUT3 |
| TCELL80:OUT_Q6 | SERDES.Q1S_RESPTIMEOUT7 |
| TCELL80:OUT_Q7 | SERDES.Q1S_PORTNERRORDETECT8 |
| TCELL81:IMUX_A2 | SERDES.Q1S_WM11 |
| TCELL81:IMUX_A3 | SERDES.Q1S_WM03 |
| TCELL81:IMUX_A4 | SERDES.Q1S_WM22 |
| TCELL81:IMUX_A5 | SERDES.Q1S_WM21 |
| TCELL81:IMUX_A6 | SERDES.Q1S_GEAR |
| TCELL81:IMUX_A7 | SERDES.Q1S_TLNKD63 |
| TCELL81:IMUX_B2 | SERDES.Q1S_WM13 |
| TCELL81:IMUX_B3 | SERDES.Q1S_WM10 |
| TCELL81:IMUX_B4 | SERDES.Q1S_WM00 |
| TCELL81:IMUX_B5 | SERDES.Q1S_WM01 |
| TCELL81:IMUX_B6 | SERDES.Q1S_WM12 |
| TCELL81:IMUX_B7 | SERDES.Q1S_WM23 |
| TCELL81:IMUX_C2 | SERDES.Q1S_TXSYNCCTRL0 |
| TCELL81:IMUX_C3 | SERDES.Q1S_RCVCLKSEL0 |
| TCELL81:IMUX_C4 | SERDES.Q1S_RCVCLKSEL2 |
| TCELL81:IMUX_C5 | SERDES.Q1S_TPORTENABLEN |
| TCELL81:IMUX_C6 | SERDES.Q1S_WM20 |
| TCELL81:IMUX_C7 | SERDES.Q1S_WM02 |
| TCELL81:IMUX_D2 | SERDES.Q1S_RXSYNCCTRL1 |
| TCELL81:IMUX_D3 | SERDES.Q1S_LOOPBACK1 |
| TCELL81:IMUX_D4 | SERDES.Q1S_LOOPBACK2 |
| TCELL81:IMUX_D5 | SERDES.Q1S_RXSYNCCTRL0 |
| TCELL81:IMUX_D6 | SERDES.Q1S_LNKMCETXREQN |
| TCELL81:IMUX_D7 | SERDES.Q1S_TXSYNCCTRL1 |
| TCELL81:IMUX_LSR0 | SERDES.Q1S_TISCANENA |
| TCELL81:IMUX_LSR1 | SERDES.Q1S_PHYRSTN |
| TCELL81:IMUX_CLK0_DELAY | SERDES.Q1EA2_KIRXMACCLK |
| TCELL81:IMUX_CLK1_DELAY | SERDES.Q1EA3_KIRXMACCLK |
| TCELL81:IMUX_CE0 | SERDES.Q1S_TISCANI27 |
| TCELL81:IMUX_CE1 | SERDES.Q1S_TISCANI26 |
| TCELL81:IMUX_CE2 | SERDES.Q1S_TISCANI24 |
| TCELL81:IMUX_CE3 | SERDES.Q1S_TISCANI22 |
| TCELL81:OUT_F0 | SERDES.Q1S_STATUS14 |
| TCELL81:OUT_F1 | SERDES.Q1S_FLOWFIFOACKON3 |
| TCELL81:OUT_F2 | SERDES.Q1S_TISCANO6 |
| TCELL81:OUT_F3 | SERDES.Q1S_BUFFDEQACKADVPTRN |
| TCELL81:OUT_F4 | SERDES.Q1S_FLOWFIFOACKON1 |
| TCELL81:OUT_F5 | SERDES.Q1S_LNKMCETXACKN |
| TCELL81:OUT_F6 | SERDES.Q1S_TISCANO7 |
| TCELL81:OUT_F7 | SERDES.Q1S_FLOWFIFOACKON2 |
| TCELL81:OUT_Q0 | SERDES.Q1S_RESPTIMEOUT15 |
| TCELL81:OUT_Q1 | SERDES.Q1S_LNKTOUTPUTPORTENABLE |
| TCELL81:OUT_Q2 | SERDES.Q1S_RESPTIMEOUT9 |
| TCELL81:OUT_Q3 | SERDES.Q1S_RESPTIMEOUT14 |
| TCELL81:OUT_Q4 | SERDES.Q1S_RESPTIMEOUT10 |
| TCELL81:OUT_Q5 | SERDES.Q1S_RESPTIMEOUT13 |
| TCELL81:OUT_Q6 | SERDES.Q1S_RESPTIMEOUT11 |
| TCELL81:OUT_Q7 | SERDES.Q1S_RESPTIMEOUT12 |
| TCELL82:IMUX_A2 | SERDES.Q1S_TLNKD44 |
| TCELL82:IMUX_A3 | SERDES.Q1S_TLNKD43 |
| TCELL82:IMUX_A4 | SERDES.Q1S_TLNKD42 |
| TCELL82:IMUX_A5 | SERDES.Q1S_TLNKD41 |
| TCELL82:IMUX_A6 | SERDES.Q1S_TLNKD40 |
| TCELL82:IMUX_A7 | SERDES.Q1S_TLNKD39 |
| TCELL82:IMUX_B2 | SERDES.Q1S_TLNKD50 |
| TCELL82:IMUX_B3 | SERDES.Q1S_TLNKD49 |
| TCELL82:IMUX_B4 | SERDES.Q1S_TLNKD48 |
| TCELL82:IMUX_B5 | SERDES.Q1S_TLNKD47 |
| TCELL82:IMUX_B6 | SERDES.Q1S_TLNKD46 |
| TCELL82:IMUX_B7 | SERDES.Q1S_TLNKD45 |
| TCELL82:IMUX_C2 | SERDES.Q1S_TLNKD56 |
| TCELL82:IMUX_C3 | SERDES.Q1S_TLNKD55 |
| TCELL82:IMUX_C4 | SERDES.Q1S_TLNKD54 |
| TCELL82:IMUX_C5 | SERDES.Q1S_TLNKD53 |
| TCELL82:IMUX_C6 | SERDES.Q1S_TLNKD52 |
| TCELL82:IMUX_C7 | SERDES.Q1S_TLNKD51 |
| TCELL82:IMUX_D2 | SERDES.Q1S_TLNKD62 |
| TCELL82:IMUX_D3 | SERDES.Q1S_TLNKD61 |
| TCELL82:IMUX_D4 | SERDES.Q1S_TLNKD60 |
| TCELL82:IMUX_D5 | SERDES.Q1S_TLNKD59 |
| TCELL82:IMUX_D6 | SERDES.Q1S_TLNKD58 |
| TCELL82:IMUX_D7 | SERDES.Q1S_TLNKD57 |
| TCELL82:IMUX_LSR0 | SERDES.Q1S_SOFTRSTN |
| TCELL82:IMUX_LSR1 | SERDES.Q1S_SYSRSTIN |
| TCELL82:IMUX_CLK0_DELAY | SERDES.Q1S_PHYCLK |
| TCELL82:IMUX_CLK1_DELAY | SERDES.Q1S_TISCANCLK |
| TCELL82:IMUX_CE0 | SERDES.Q1S_TISCANI20 |
| TCELL82:IMUX_CE1 | SERDES.Q1S_TISCANI14 |
| TCELL82:IMUX_CE2 | SERDES.Q1S_TISCANI17 |
| TCELL82:IMUX_CE3 | SERDES.Q1S_TISCANI5 |
| TCELL82:OUT_F0 | SERDES.Q1S_TISCANO21 |
| TCELL82:OUT_F1 | SERDES.Q1S_TISCANO22 |
| TCELL82:OUT_F2 | SERDES.Q1S_STATUS6 |
| TCELL82:OUT_F3 | SERDES.Q1S_STATUS8 |
| TCELL82:OUT_F4 | SERDES.Q1S_STATUS3 |
| TCELL82:OUT_F5 | SERDES.Q1S_STATUS12 |
| TCELL82:OUT_F6 | SERDES.Q1S_TISCANO23 |
| TCELL82:OUT_F7 | SERDES.Q1S_TXFLOWCTRLSTATE0 |
| TCELL82:OUT_Q0 | SERDES.Q1S_TXENQUEUEFLOWN2 |
| TCELL82:OUT_Q1 | SERDES.Q1S_TXENQUEUEFLOWN3 |
| TCELL82:OUT_Q2 | SERDES.Q1S_TISCANO8 |
| TCELL82:OUT_Q3 | SERDES.Q1S_FLOWFIFOACKON0 |
| TCELL82:OUT_Q4 | SERDES.Q1S_TXENQUEUEFLOWN1 |
| TCELL82:OUT_Q5 | SERDES.Q1S_MGTCLKRSTN |
| TCELL82:OUT_Q6 | SERDES.Q1S_TXENQUEUEFLOWN0 |
| TCELL82:OUT_Q7 | SERDES.Q1S_TISCANO20 |
| TCELL83:IMUX_A2 | SERDES.Q1S_TLNKD17 |
| TCELL83:IMUX_A3 | SERDES.Q1S_TLNKD6 |
| TCELL83:IMUX_A4 | SERDES.Q1S_TLNKD32 |
| TCELL83:IMUX_A5 | SERDES.Q1S_TLNKD30 |
| TCELL83:IMUX_A6 | SERDES.Q1S_TLNKD21 |
| TCELL83:IMUX_A7 | SERDES.Q1S_RLNKDSTRDYN |
| TCELL83:IMUX_B2 | SERDES.Q1S_TLNKD19 |
| TCELL83:IMUX_B3 | SERDES.Q1S_TLNKD31 |
| TCELL83:IMUX_B4 | SERDES.Q1S_TLNKD34 |
| TCELL83:IMUX_B5 | SERDES.Q1S_TLNKD26 |
| TCELL83:IMUX_B6 | SERDES.Q1S_TLNKD33 |
| TCELL83:IMUX_B7 | SERDES.Q1S_TLNKD29 |
| TCELL83:IMUX_C2 | SERDES.Q1S_TLNKD24 |
| TCELL83:IMUX_C3 | SERDES.Q1S_TLNKD23 |
| TCELL83:IMUX_C4 | SERDES.Q1S_TLNKD28 |
| TCELL83:IMUX_C5 | SERDES.Q1S_TLNKD22 |
| TCELL83:IMUX_C6 | SERDES.Q1S_TLNKD14 |
| TCELL83:IMUX_C7 | SERDES.Q1S_TLNKREM2 |
| TCELL83:IMUX_D2 | SERDES.Q1S_TLNKD38 |
| TCELL83:IMUX_D3 | SERDES.Q1S_TLNKD37 |
| TCELL83:IMUX_D4 | SERDES.Q1S_TLNKD36 |
| TCELL83:IMUX_D5 | SERDES.Q1S_TLNKD35 |
| TCELL83:IMUX_D6 | SERDES.Q1S_TLNKD27 |
| TCELL83:IMUX_D7 | SERDES.Q1S_TLNKD25 |
| TCELL83:IMUX_LSR0 | SERDES.Q1S_MGTRSTN |
| TCELL83:IMUX_LSR1 | SERDES.Q1S_RIORSTN |
| TCELL83:IMUX_CLK0_DELAY | SERDES.Q1S_RIOCLK |
| TCELL83:IMUX_CLK1_DELAY | SERDES.Q1S_MGTCLK |
| TCELL83:IMUX_CE0 | SERDES.Q1S_TISCANI4 |
| TCELL83:IMUX_CE1 | SERDES.Q1S_TISCANI8 |
| TCELL83:IMUX_CE2 | SERDES.Q1S_TISCANI18 |
| TCELL83:IMUX_CE3 | SERDES.Q1S_TISCANI7 |
| TCELL83:OUT_F0 | SERDES.Q1S_STATUS5 |
| TCELL83:OUT_F1 | SERDES.Q1S_STATUS0 |
| TCELL83:OUT_F2 | SERDES.Q1S_STATUS7 |
| TCELL83:OUT_F3 | SERDES.Q1S_STATUS19 |
| TCELL83:OUT_F4 | SERDES.Q1S_TXFLOWCTRLSTATE3 |
| TCELL83:OUT_F5 | SERDES.Q1S_TISCANO27 |
| TCELL83:OUT_F6 | SERDES.Q1S_RXINITN |
| TCELL83:OUT_F7 | SERDES.Q1S_TXINITN |
| TCELL83:OUT_Q0 | SERDES.Q1S_STATUS1 |
| TCELL83:OUT_Q1 | SERDES.Q1S_TXFLOWCTRLSTATE1 |
| TCELL83:OUT_Q2 | SERDES.Q1S_STATUS4 |
| TCELL83:OUT_Q3 | SERDES.Q1S_TISCANO24 |
| TCELL83:OUT_Q4 | SERDES.Q1S_STATUS2 |
| TCELL83:OUT_Q5 | SERDES.Q1S_TISCANO25 |
| TCELL83:OUT_Q6 | SERDES.Q1S_TISCANO26 |
| TCELL83:OUT_Q7 | SERDES.Q1S_STATUS18 |
| TCELL84:IMUX_A2 | SERDES.Q1S_TLNKREM1 |
| TCELL84:IMUX_A3 | SERDES.Q1S_TLNKREM0 |
| TCELL84:IMUX_A4 | SERDES.Q1S_TLNKD0 |
| TCELL84:IMUX_A5 | SERDES.Q1S_TLNKD3 |
| TCELL84:IMUX_A6 | SERDES.Q1S_TLNKD4 |
| TCELL84:IMUX_A7 | SERDES.Q1S_TLNKD11 |
| TCELL84:IMUX_B2 | SERDES.Q1S_TLNKD10 |
| TCELL84:IMUX_B3 | SERDES.Q1S_TLNKD9 |
| TCELL84:IMUX_B4 | SERDES.Q1S_TLNKD8 |
| TCELL84:IMUX_B5 | SERDES.Q1S_TLNKD7 |
| TCELL84:IMUX_B6 | SERDES.Q1S_TLNKSRCRDYN |
| TCELL84:IMUX_B7 | SERDES.Q1S_TLNKD2 |
| TCELL84:IMUX_C2 | SERDES.Q1S_TLNKD20 |
| TCELL84:IMUX_C3 | SERDES.Q1S_TLNKD18 |
| TCELL84:IMUX_C4 | SERDES.Q1S_TLNKSRCDSCN |
| TCELL84:IMUX_C5 | SERDES.Q1S_TLNKD12 |
| TCELL84:IMUX_C6 | SERDES.Q1S_TLNKD16 |
| TCELL84:IMUX_C7 | SERDES.Q1S_TLNKD1 |
| TCELL84:IMUX_D2 | SERDES.Q1S_TLNKD15 |
| TCELL84:IMUX_D3 | SERDES.Q1S_TLNKD13 |
| TCELL84:IMUX_D4 | SERDES.Q1S_TLNKD5 |
| TCELL84:IMUX_D5 | SERDES.Q1S_TLNKEOFN |
| TCELL84:IMUX_D6 | SERDES.Q1S_RLNKDSTDSCN |
| TCELL84:IMUX_D7 | SERDES.Q1S_TLNKSOFN |
| TCELL84:IMUX_LSR0 | SERDES.Q1S_LNKDIV2RSTN |
| TCELL84:IMUX_LSR1 | SERDES.Q1S_LNKRSTN |
| TCELL84:IMUX_CLK0_DELAY | SERDES.Q1S_LNKCLKDIV2 |
| TCELL84:IMUX_CLK1_DELAY | SERDES.Q1S_LNKCLK |
| TCELL84:IMUX_CE0 | SERDES.Q1S_TISCANI19 |
| TCELL84:IMUX_CE1 | SERDES.Q1S_TISCANI16 |
| TCELL84:IMUX_CE2 | SERDES.Q1S_TISCANI1 |
| TCELL84:IMUX_CE3 | SERDES.Q1S_TISCANI15 |
| TCELL84:OUT_F0 | SERDES.Q1S_STATUS21 |
| TCELL84:OUT_F1 | SERDES.Q1S_PORTNERRORDETECT23 |
| TCELL84:OUT_F2 | SERDES.Q1S_PORTNERRORDETECT24 |
| TCELL84:OUT_F3 | SERDES.Q1S_PORTNERRORDETECT25 |
| TCELL84:OUT_F4 | SERDES.Q1S_PORTNERRORDETECT20 |
| TCELL84:OUT_F5 | SERDES.Q1S_PORTNERRORDETECT21 |
| TCELL84:OUT_F6 | SERDES.Q1S_PORTNERRORDETECT18 |
| TCELL84:OUT_F7 | SERDES.Q1S_PORTNERRORDETECT19 |
| TCELL84:OUT_Q0 | SERDES.Q1S_TXFLOWCTRLSTATE2 |
| TCELL84:OUT_Q1 | SERDES.Q1S_TISCANO28 |
| TCELL84:OUT_Q2 | SERDES.Q1S_MASTERENABLE |
| TCELL84:OUT_Q3 | SERDES.Q1S_TISCANO18 |
| TCELL84:OUT_Q4 | SERDES.Q1S_STATUS13 |
| TCELL84:OUT_Q5 | SERDES.Q1S_TXFLOWCTRLSTATE4 |
| TCELL84:OUT_Q6 | SERDES.Q1S_TISCANO29 |
| TCELL84:OUT_Q7 | SERDES.Q1S_PORTDISABLE |
| TCELL89:OUT_F0 | SERDES.Q1S_PORTNERRORDETECT3 |
| TCELL89:OUT_F1 | SERDES.Q1S_PORTNERRORDETECT2 |
| TCELL89:OUT_F2 | SERDES.Q1S_PORTNERRORDETECT1 |
| TCELL89:OUT_F3 | SERDES.Q1S_PORTNERRORDETECT0 |
| TCELL89:OUT_F4 | SERDES.Q1S_DECRBUFCNTVECTOR9 |
| TCELL89:OUT_F5 | SERDES.Q1S_DECRBUFCNTVECTOR8 |
| TCELL89:OUT_F6 | SERDES.Q1S_DECRBUFCNTVECTOR7 |
| TCELL89:OUT_F7 | SERDES.Q1S_DECRBUFCNTVECTOR5 |
| TCELL89:OUT_Q0 | SERDES.Q1S_PORTNERRORDETECT17 |
| TCELL89:OUT_Q1 | SERDES.Q1S_PORTNERRORDETECT15 |
| TCELL89:OUT_Q2 | SERDES.Q1S_PORTNERRORDETECT7 |
| TCELL89:OUT_Q3 | SERDES.Q1S_PORTNERRORDETECT5 |
| TCELL89:OUT_Q4 | SERDES.Q1S_PORTNERRORDETECT16 |
| TCELL89:OUT_Q5 | SERDES.Q1S_PORTNERRORDETECT22 |
| TCELL89:OUT_Q6 | SERDES.Q1S_PORTNERRORDETECT4 |
| TCELL89:OUT_Q7 | SERDES.Q1S_PORTNERRORDETECT6 |
| TCELL90:OUT_F0 | SERDES.Q1S_RLNKBEATS4 |
| TCELL90:OUT_F1 | SERDES.Q1S_RLNKBEATS3 |
| TCELL90:OUT_F2 | SERDES.Q1S_RLNKBEATS2 |
| TCELL90:OUT_F3 | SERDES.Q1S_RLNKBEATS1 |
| TCELL90:OUT_F4 | SERDES.Q1S_RLNKBEATS0 |
| TCELL90:OUT_F5 | SERDES.Q1S_RLNKD63 |
| TCELL90:OUT_F6 | SERDES.Q1S_RLNKD62 |
| TCELL90:OUT_F7 | SERDES.Q1S_RLNKD61 |
| TCELL90:OUT_Q0 | SERDES.Q1S_DECRBUFCNTVECTOR4 |
| TCELL90:OUT_Q1 | SERDES.Q1S_DECRBUFCNTVECTOR3 |
| TCELL90:OUT_Q2 | SERDES.Q1S_DECRBUFCNTVECTOR2 |
| TCELL90:OUT_Q3 | SERDES.Q1S_DECRBUFCNTVECTOR1 |
| TCELL90:OUT_Q4 | SERDES.Q1S_DECRBUFCNTVECTOR0 |
| TCELL90:OUT_Q5 | SERDES.Q1S_RLNKBEATS7 |
| TCELL90:OUT_Q6 | SERDES.Q1S_RLNKBEATS6 |
| TCELL90:OUT_Q7 | SERDES.Q1S_RLNKBEATS5 |
| TCELL91:OUT_F0 | SERDES.Q1S_RLNKD53 |
| TCELL91:OUT_F1 | SERDES.Q1S_RLNKD52 |
| TCELL91:OUT_F2 | SERDES.Q1S_RLNKD51 |
| TCELL91:OUT_F3 | SERDES.Q1S_RLNKD50 |
| TCELL91:OUT_F4 | SERDES.Q1S_RLNKD49 |
| TCELL91:OUT_F5 | SERDES.Q1S_RLNKD48 |
| TCELL91:OUT_F6 | SERDES.Q1S_RLNKD47 |
| TCELL91:OUT_F7 | SERDES.Q1S_RLNKD46 |
| TCELL91:OUT_Q0 | SERDES.Q1S_RLNKD60 |
| TCELL91:OUT_Q1 | SERDES.Q1S_RLNKD59 |
| TCELL91:OUT_Q2 | SERDES.Q1S_RLNKD58 |
| TCELL91:OUT_Q3 | SERDES.Q1S_RLNKD57 |
| TCELL91:OUT_Q4 | SERDES.Q1S_RLNKD56 |
| TCELL91:OUT_Q5 | SERDES.Q1S_RLNKD55 |
| TCELL91:OUT_Q6 | SERDES.Q1S_TISCANO16 |
| TCELL91:OUT_Q7 | SERDES.Q1S_RLNKD54 |
| TCELL92:OUT_F0 | SERDES.Q1S_RLNKD37 |
| TCELL92:OUT_F1 | SERDES.Q1S_RLNKD36 |
| TCELL92:OUT_F2 | SERDES.Q1S_RLNKD35 |
| TCELL92:OUT_F3 | SERDES.Q1S_RLNKD34 |
| TCELL92:OUT_F4 | SERDES.Q1S_RLNKD33 |
| TCELL92:OUT_F5 | SERDES.Q1S_RLNKD32 |
| TCELL92:OUT_F6 | SERDES.Q1S_RLNKD31 |
| TCELL92:OUT_F7 | SERDES.Q1S_LNKCLKDIV2RSTN |
| TCELL92:OUT_Q0 | SERDES.Q1S_RLNKD45 |
| TCELL92:OUT_Q1 | SERDES.Q1S_RLNKD44 |
| TCELL92:OUT_Q2 | SERDES.Q1S_RLNKD43 |
| TCELL92:OUT_Q3 | SERDES.Q1S_RLNKD42 |
| TCELL92:OUT_Q4 | SERDES.Q1S_RLNKD41 |
| TCELL92:OUT_Q5 | SERDES.Q1S_RLNKD40 |
| TCELL92:OUT_Q6 | SERDES.Q1S_RLNKD39 |
| TCELL92:OUT_Q7 | SERDES.Q1S_RLNKD38 |
| TCELL93:OUT_F0 | SERDES.Q1S_RLNKD23 |
| TCELL93:OUT_F1 | SERDES.Q1S_RLNKD22 |
| TCELL93:OUT_F2 | SERDES.Q1S_RLNKD21 |
| TCELL93:OUT_F3 | SERDES.Q1S_RLNKD20 |
| TCELL93:OUT_F4 | SERDES.Q1S_RLNKD19 |
| TCELL93:OUT_F5 | SERDES.Q1S_RLNKD18 |
| TCELL93:OUT_F6 | SERDES.Q1S_RLNKD17 |
| TCELL93:OUT_F7 | SERDES.Q1S_RLNKD16 |
| TCELL93:OUT_Q0 | SERDES.Q1S_STATUS9 |
| TCELL93:OUT_Q1 | SERDES.Q1S_RLNKD30 |
| TCELL93:OUT_Q2 | SERDES.Q1S_RLNKD29 |
| TCELL93:OUT_Q3 | SERDES.Q1S_RLNKD28 |
| TCELL93:OUT_Q4 | SERDES.Q1S_RLNKD27 |
| TCELL93:OUT_Q5 | SERDES.Q1S_RLNKD26 |
| TCELL93:OUT_Q6 | SERDES.Q1S_RLNKD25 |
| TCELL93:OUT_Q7 | SERDES.Q1S_RLNKD24 |
| TCELL94:OUT_F0 | SERDES.Q1S_RLNKD10 |
| TCELL94:OUT_F1 | SERDES.Q1S_RLNKD9 |
| TCELL94:OUT_F2 | SERDES.Q1S_RLNKD8 |
| TCELL94:OUT_F3 | SERDES.Q1S_RLNKD7 |
| TCELL94:OUT_F4 | SERDES.Q1S_RLNKD6 |
| TCELL94:OUT_F5 | SERDES.Q1S_RLNKD5 |
| TCELL94:OUT_F6 | SERDES.Q1S_STATUS15 |
| TCELL94:OUT_F7 | SERDES.Q1S_TISCANO1 |
| TCELL94:OUT_Q0 | SERDES.Q1S_RLNKD15 |
| TCELL94:OUT_Q1 | SERDES.Q1S_LNKCLKRSTN |
| TCELL94:OUT_Q2 | SERDES.Q1S_RLNKD14 |
| TCELL94:OUT_Q3 | SERDES.Q1S_RLNKD13 |
| TCELL94:OUT_Q4 | SERDES.Q1S_RLNKD12 |
| TCELL94:OUT_Q5 | SERDES.Q1S_RLNKD11 |
| TCELL94:OUT_Q6 | SERDES.Q1S_RLNKD4 |
| TCELL94:OUT_Q7 | SERDES.Q1S_RLNKD3 |
| TCELL95:OUT_F0 | SERDES.Q1S_TLNKDSTRDYN |
| TCELL95:OUT_F1 | SERDES.Q1S_RLNKEOFN |
| TCELL95:OUT_F2 | SERDES.Q1S_RLNKSOFN |
| TCELL95:OUT_F3 | SERDES.Q1S_RLNKSRCRDYN |
| TCELL95:OUT_F4 | SERDES.Q1S_TISCANO2 |
| TCELL95:OUT_F5 | SERDES.Q1S_DECRBUFCNTVECTOR6 |
| TCELL95:OUT_F6 | SERDES.Q1CH3_FDRX24 |
| TCELL95:OUT_F7 | SERDES.Q1CH3_FDRX25 |
| TCELL95:OUT_Q0 | SERDES.Q1S_RLNKD2 |
| TCELL95:OUT_Q1 | SERDES.Q1S_RLNKD1 |
| TCELL95:OUT_Q2 | SERDES.Q1S_RLNKD0 |
| TCELL95:OUT_Q3 | SERDES.Q1S_RLNKREM2 |
| TCELL95:OUT_Q4 | SERDES.Q1S_RLNKREM1 |
| TCELL95:OUT_Q5 | SERDES.Q1S_RLNKREM0 |
| TCELL95:OUT_Q6 | SERDES.Q1CH3_FDRX16 |
| TCELL95:OUT_Q7 | SERDES.Q1CH3_FDRX17 |
| TCELL96:OUT_F0 | SERDES.Q1CH3_FDRX26 |
| TCELL96:OUT_F1 | SERDES.Q1CH3_FDRX27 |
| TCELL96:OUT_F2 | SERDES.Q1CH3_FDRX28 |
| TCELL96:OUT_F3 | SERDES.Q1CH3_FDRX29 |
| TCELL96:OUT_F4 | SERDES.Q1CH3_FDRX30 |
| TCELL96:OUT_F5 | SERDES.Q1CH3_FDRX31 |
| TCELL96:OUT_F6 | SERDES.Q1CH3_FDRX40 |
| TCELL96:OUT_F7 | SERDES.Q1CH3_FDRX41 |
| TCELL96:OUT_Q0 | SERDES.Q1CH3_FDRX18 |
| TCELL96:OUT_Q1 | SERDES.Q1CH3_FDRX19 |
| TCELL96:OUT_Q2 | SERDES.Q1CH3_FDRX20 |
| TCELL96:OUT_Q3 | SERDES.Q1CH3_FDRX21 |
| TCELL96:OUT_Q4 | SERDES.Q1CH3_FDRX22 |
| TCELL96:OUT_Q5 | SERDES.Q1CH3_FDRX23 |
| TCELL96:OUT_Q6 | SERDES.Q1CH3_FDRX32 |
| TCELL96:OUT_Q7 | SERDES.Q1CH3_FDRX33 |
| TCELL97:IMUX_A0 | SERDES.Q1CH1_FCPLLLOL |
| TCELL97:IMUX_A1 | SERDES.Q1CH0_FCPLLLOL |
| TCELL97:IMUX_A2 | SERDES.Q1CH3_FCCDRFORCEDLOCK |
| TCELL97:IMUX_A3 | SERDES.Q1CH2_FCCDRFORCEDLOCK |
| TCELL97:IMUX_A4 | SERDES.Q1CH1_FCCDRFORCEDLOCK |
| TCELL97:IMUX_A5 | SERDES.Q1CH0_FCCDRFORCEDLOCK |
| TCELL97:IMUX_B0 | SERDES.Q1CH3_FDLDRTX |
| TCELL97:IMUX_B1 | SERDES.Q1CH2_FDLDRTX |
| TCELL97:IMUX_B2 | SERDES.Q1CH1_FDLDRTX |
| TCELL97:IMUX_B3 | SERDES.Q1CH0_FDLDRTX |
| TCELL97:IMUX_B4 | SERDES.Q1CH3_FCPLLLOL |
| TCELL97:IMUX_B5 | SERDES.Q1CH2_FCPLLLOL |
| TCELL97:IMUX_C0 | SERDES.Q1CH1_FCTXMARGIN0 |
| TCELL97:IMUX_C1 | SERDES.Q1CH1_FCTXMARGIN1 |
| TCELL97:IMUX_C2 | SERDES.Q1CH1_FCTXMARGIN2 |
| TCELL97:IMUX_C3 | SERDES.Q1CH0_FCTXMARGIN0 |
| TCELL97:IMUX_C4 | SERDES.Q1CH0_FCTXMARGIN1 |
| TCELL97:IMUX_C5 | SERDES.Q1CH0_FCTXMARGIN2 |
| TCELL97:IMUX_D0 | SERDES.Q1CH3_FCTXMARGIN0 |
| TCELL97:IMUX_D1 | SERDES.Q1CH3_FCTXMARGIN1 |
| TCELL97:IMUX_D2 | SERDES.Q1CH3_FCTXMARGIN2 |
| TCELL97:IMUX_D3 | SERDES.Q1CH2_FCTXMARGIN0 |
| TCELL97:IMUX_D4 | SERDES.Q1CH2_FCTXMARGIN1 |
| TCELL97:IMUX_D5 | SERDES.Q1CH2_FCTXMARGIN2 |
| TCELL97:IMUX_LSR0 | SERDES.Q1CH1_FCTRST |
| TCELL97:IMUX_LSR1 | SERDES.Q1CH0_FCTRST |
| TCELL97:IMUX_CLK0_DELAY | SERDES.Q1_FISYNCCLK |
| TCELL97:IMUX_CLK1_DELAY | SERDES.Q1_FIRXTESTCLK |
| TCELL97:OUT_F0 | SERDES.Q1CH3_FDRX42 |
| TCELL97:OUT_F1 | SERDES.Q1CH3_FDRX43 |
| TCELL97:OUT_F2 | SERDES.Q1CH3_FDRX44 |
| TCELL97:OUT_F3 | SERDES.Q1CH3_FDRX45 |
| TCELL97:OUT_F4 | SERDES.Q1CH3_FDRX46 |
| TCELL97:OUT_F5 | SERDES.Q1CH3_FDRX47 |
| TCELL97:OUT_F6 | SERDES.Q1CH2_FDRX8 |
| TCELL97:OUT_F7 | SERDES.Q1CH2_FDRX9 |
| TCELL97:OUT_Q0 | SERDES.Q1CH3_FDRX34 |
| TCELL97:OUT_Q1 | SERDES.Q1CH3_FDRX35 |
| TCELL97:OUT_Q2 | SERDES.Q1CH3_FDRX36 |
| TCELL97:OUT_Q3 | SERDES.Q1CH3_FDRX37 |
| TCELL97:OUT_Q4 | SERDES.Q1CH3_FDRX38 |
| TCELL97:OUT_Q5 | SERDES.Q1CH3_FDRX39 |
| TCELL97:OUT_Q6 | SERDES.Q1CH2_FDRX0 |
| TCELL97:OUT_Q7 | SERDES.Q1CH2_FDRX1 |
| TCELL98:IMUX_A0 | SERDES.Q1CH3_FDTX2 |
| TCELL98:IMUX_A1 | SERDES.Q1CH3_FDTX3 |
| TCELL98:IMUX_A2 | SERDES.Q1CH3_FDTX4 |
| TCELL98:IMUX_A3 | SERDES.Q1CH3_FDTX5 |
| TCELL98:IMUX_A4 | SERDES.Q1CH3_FDTX6 |
| TCELL98:IMUX_A5 | SERDES.Q1CH3_FDTX7 |
| TCELL98:IMUX_B0 | SERDES.Q1CH3_FCPCIEDETEN |
| TCELL98:IMUX_B1 | SERDES.Q1CH2_FCPCIEDETEN |
| TCELL98:IMUX_B2 | SERDES.Q1CH1_FCPCIEDETEN |
| TCELL98:IMUX_B3 | SERDES.Q1CH0_FCPCIEDETEN |
| TCELL98:IMUX_B4 | SERDES.Q1CH3_FDTX0 |
| TCELL98:IMUX_B5 | SERDES.Q1CH3_FDTX1 |
| TCELL98:IMUX_C0 | SERDES.Q1CH1_FCWORDALGNEN |
| TCELL98:IMUX_C1 | SERDES.Q1CH0_FCWORDALGNEN |
| TCELL98:IMUX_C2 | SERDES.Q1CH3_FCRXPOLARITY |
| TCELL98:IMUX_C3 | SERDES.Q1CH2_FCRXPOLARITY |
| TCELL98:IMUX_C4 | SERDES.Q1CH1_FCRXPOLARITY |
| TCELL98:IMUX_C5 | SERDES.Q1CH0_FCRXPOLARITY |
| TCELL98:IMUX_D0 | SERDES.Q1CH3_FCLSMEN |
| TCELL98:IMUX_D1 | SERDES.Q1CH2_FCLSMEN |
| TCELL98:IMUX_D2 | SERDES.Q1CH1_FCLSMEN |
| TCELL98:IMUX_D3 | SERDES.Q1CH0_FCLSMEN |
| TCELL98:IMUX_D4 | SERDES.Q1CH3_FCWORDALGNEN |
| TCELL98:IMUX_D5 | SERDES.Q1CH2_FCWORDALGNEN |
| TCELL98:IMUX_LSR0 | SERDES.Q1CH3_FCRRST |
| TCELL98:IMUX_LSR1 | SERDES.Q1CH2_FCRRST |
| TCELL98:IMUX_CLK0_DELAY | SERDES.Q1_FIGRPFBTWCLK1 |
| TCELL98:IMUX_CLK1_DELAY | SERDES.Q1_FIGRPFBTWCLK0 |
| TCELL98:OUT_F0 | SERDES.Q1CH2_FDRX10 |
| TCELL98:OUT_F1 | SERDES.Q1CH2_FDRX11 |
| TCELL98:OUT_F2 | SERDES.Q1CH2_FDRX12 |
| TCELL98:OUT_F3 | SERDES.Q1CH2_FDRX13 |
| TCELL98:OUT_F4 | SERDES.Q1CH2_FDRX14 |
| TCELL98:OUT_F5 | SERDES.Q1CH2_FDRX15 |
| TCELL98:OUT_F6 | SERDES.Q1CH2_FDRX24 |
| TCELL98:OUT_F7 | SERDES.Q1CH2_FDRX25 |
| TCELL98:OUT_Q0 | SERDES.Q1CH2_FDRX2 |
| TCELL98:OUT_Q1 | SERDES.Q1CH2_FDRX3 |
| TCELL98:OUT_Q2 | SERDES.Q1CH2_FDRX4 |
| TCELL98:OUT_Q3 | SERDES.Q1CH2_FDRX5 |
| TCELL98:OUT_Q4 | SERDES.Q1CH2_FDRX6 |
| TCELL98:OUT_Q5 | SERDES.Q1CH2_FDRX7 |
| TCELL98:OUT_Q6 | SERDES.Q1CH2_FDRX16 |
| TCELL98:OUT_Q7 | SERDES.Q1CH2_FDRX17 |
| TCELL99:IMUX_A0 | SERDES.Q1CH3_FDTX26 |
| TCELL99:IMUX_A1 | SERDES.Q1CH3_FDTX27 |
| TCELL99:IMUX_A2 | SERDES.Q1CH3_FDTX28 |
| TCELL99:IMUX_A3 | SERDES.Q1CH3_FDTX29 |
| TCELL99:IMUX_A4 | SERDES.Q1CH3_FDTX30 |
| TCELL99:IMUX_A5 | SERDES.Q1CH3_FDTX31 |
| TCELL99:IMUX_B0 | SERDES.Q1CH3_FDTX20 |
| TCELL99:IMUX_B1 | SERDES.Q1CH3_FDTX21 |
| TCELL99:IMUX_B2 | SERDES.Q1CH3_FDTX22 |
| TCELL99:IMUX_B3 | SERDES.Q1CH3_FDTX23 |
| TCELL99:IMUX_B4 | SERDES.Q1CH3_FDTX24 |
| TCELL99:IMUX_B5 | SERDES.Q1CH3_FDTX25 |
| TCELL99:IMUX_C0 | SERDES.Q1CH3_FDTX14 |
| TCELL99:IMUX_C1 | SERDES.Q1CH3_FDTX15 |
| TCELL99:IMUX_C2 | SERDES.Q1CH3_FDTX16 |
| TCELL99:IMUX_C3 | SERDES.Q1CH3_FDTX17 |
| TCELL99:IMUX_C4 | SERDES.Q1CH3_FDTX18 |
| TCELL99:IMUX_C5 | SERDES.Q1CH3_FDTX19 |
| TCELL99:IMUX_D0 | SERDES.Q1CH3_FDTX8 |
| TCELL99:IMUX_D1 | SERDES.Q1CH3_FDTX9 |
| TCELL99:IMUX_D2 | SERDES.Q1CH3_FDTX10 |
| TCELL99:IMUX_D3 | SERDES.Q1CH3_FDTX11 |
| TCELL99:IMUX_D4 | SERDES.Q1CH3_FDTX12 |
| TCELL99:IMUX_D5 | SERDES.Q1CH3_FDTX13 |
| TCELL99:IMUX_LSR0 | SERDES.Q1CH1_FCRRST |
| TCELL99:IMUX_LSR1 | SERDES.Q1CH0_FCRRST |
| TCELL99:IMUX_CLK0_DELAY | SERDES.Q1_FIGRPFBRRCLK1 |
| TCELL99:IMUX_CLK1_DELAY | SERDES.Q1_FIGRPFBRRCLK0 |
| TCELL99:OUT_F0 | SERDES.Q1CH2_FDRX26 |
| TCELL99:OUT_F1 | SERDES.Q1CH2_FDRX27 |
| TCELL99:OUT_F2 | SERDES.Q1CH2_FDRX28 |
| TCELL99:OUT_F3 | SERDES.Q1CH2_FDRX29 |
| TCELL99:OUT_F4 | SERDES.Q1CH2_FDRX30 |
| TCELL99:OUT_F5 | SERDES.Q1CH2_FDRX31 |
| TCELL99:OUT_F6 | SERDES.Q1CH2_FDRX40 |
| TCELL99:OUT_F7 | SERDES.Q1CH2_FDRX41 |
| TCELL99:OUT_Q0 | SERDES.Q1CH2_FDRX18 |
| TCELL99:OUT_Q1 | SERDES.Q1CH2_FDRX19 |
| TCELL99:OUT_Q2 | SERDES.Q1CH2_FDRX20 |
| TCELL99:OUT_Q3 | SERDES.Q1CH2_FDRX21 |
| TCELL99:OUT_Q4 | SERDES.Q1CH2_FDRX22 |
| TCELL99:OUT_Q5 | SERDES.Q1CH2_FDRX23 |
| TCELL99:OUT_Q6 | SERDES.Q1CH2_FDRX32 |
| TCELL99:OUT_Q7 | SERDES.Q1CH2_FDRX33 |
| TCELL100:IMUX_A0 | SERDES.Q1CH2_FDTX0 |
| TCELL100:IMUX_A1 | SERDES.Q1CH2_FDTX1 |
| TCELL100:IMUX_A2 | SERDES.Q1CH2_FDTX2 |
| TCELL100:IMUX_A3 | SERDES.Q1CH2_FDTX3 |
| TCELL100:IMUX_A4 | SERDES.Q1CH2_FDTX4 |
| TCELL100:IMUX_A5 | SERDES.Q1CH2_FDTX5 |
| TCELL100:IMUX_B0 | SERDES.Q1CH3_FDTX44 |
| TCELL100:IMUX_B1 | SERDES.Q1CH3_FDTX45 |
| TCELL100:IMUX_B2 | SERDES.Q1CH3_FDTX46 |
| TCELL100:IMUX_B3 | SERDES.Q1CH3_FDTX47 |
| TCELL100:IMUX_B4 | SERDES.Q1CH3_FDTX48 |
| TCELL100:IMUX_B5 | SERDES.Q1CH3_FDTX49 |
| TCELL100:IMUX_C0 | SERDES.Q1CH3_FDTX38 |
| TCELL100:IMUX_C1 | SERDES.Q1CH3_FDTX39 |
| TCELL100:IMUX_C2 | SERDES.Q1CH3_FDTX40 |
| TCELL100:IMUX_C3 | SERDES.Q1CH3_FDTX41 |
| TCELL100:IMUX_C4 | SERDES.Q1CH3_FDTX42 |
| TCELL100:IMUX_C5 | SERDES.Q1CH3_FDTX43 |
| TCELL100:IMUX_D0 | SERDES.Q1CH3_FDTX32 |
| TCELL100:IMUX_D1 | SERDES.Q1CH3_FDTX33 |
| TCELL100:IMUX_D2 | SERDES.Q1CH3_FDTX34 |
| TCELL100:IMUX_D3 | SERDES.Q1CH3_FDTX35 |
| TCELL100:IMUX_D4 | SERDES.Q1CH3_FDTX36 |
| TCELL100:IMUX_D5 | SERDES.Q1CH3_FDTX37 |
| TCELL100:IMUX_LSR0 | SERDES.Q1CH3_FCPCSRXRST |
| TCELL100:IMUX_LSR1 | SERDES.Q1CH2_FCPCSRXRST |
| TCELL100:IMUX_CLK0_DELAY | SERDES.Q1CH2_FITCLK |
| TCELL100:IMUX_CLK1_DELAY | SERDES.Q1CH3_FITCLK |
| TCELL100:OUT_F0 | SERDES.Q1CH2_FDRX42 |
| TCELL100:OUT_F1 | SERDES.Q1CH2_FDRX43 |
| TCELL100:OUT_F2 | SERDES.Q1CH2_FDRX44 |
| TCELL100:OUT_F3 | SERDES.Q1CH2_FDRX45 |
| TCELL100:OUT_F4 | SERDES.Q1CH2_FDRX46 |
| TCELL100:OUT_F5 | SERDES.Q1CH2_FDRX47 |
| TCELL100:OUT_F6 | SERDES.Q1CH1_FDRX8 |
| TCELL100:OUT_F7 | SERDES.Q1CH1_FDRX9 |
| TCELL100:OUT_Q0 | SERDES.Q1CH2_FDRX34 |
| TCELL100:OUT_Q1 | SERDES.Q1CH2_FDRX35 |
| TCELL100:OUT_Q2 | SERDES.Q1CH2_FDRX36 |
| TCELL100:OUT_Q3 | SERDES.Q1CH2_FDRX37 |
| TCELL100:OUT_Q4 | SERDES.Q1CH2_FDRX38 |
| TCELL100:OUT_Q5 | SERDES.Q1CH2_FDRX39 |
| TCELL100:OUT_Q6 | SERDES.Q1CH1_FDRX0 |
| TCELL100:OUT_Q7 | SERDES.Q1CH1_FDRX1 |
| TCELL101:IMUX_A0 | SERDES.Q1CH2_FDTX24 |
| TCELL101:IMUX_A1 | SERDES.Q1CH2_FDTX25 |
| TCELL101:IMUX_A2 | SERDES.Q1CH2_FDTX26 |
| TCELL101:IMUX_A3 | SERDES.Q1CH2_FDTX27 |
| TCELL101:IMUX_A4 | SERDES.Q1CH2_FDTX28 |
| TCELL101:IMUX_A5 | SERDES.Q1CH2_FDTX29 |
| TCELL101:IMUX_B0 | SERDES.Q1CH2_FDTX18 |
| TCELL101:IMUX_B1 | SERDES.Q1CH2_FDTX19 |
| TCELL101:IMUX_B2 | SERDES.Q1CH2_FDTX20 |
| TCELL101:IMUX_B3 | SERDES.Q1CH2_FDTX21 |
| TCELL101:IMUX_B4 | SERDES.Q1CH2_FDTX22 |
| TCELL101:IMUX_B5 | SERDES.Q1CH2_FDTX23 |
| TCELL101:IMUX_C0 | SERDES.Q1CH2_FDTX12 |
| TCELL101:IMUX_C1 | SERDES.Q1CH2_FDTX13 |
| TCELL101:IMUX_C2 | SERDES.Q1CH2_FDTX14 |
| TCELL101:IMUX_C3 | SERDES.Q1CH2_FDTX15 |
| TCELL101:IMUX_C4 | SERDES.Q1CH2_FDTX16 |
| TCELL101:IMUX_C5 | SERDES.Q1CH2_FDTX17 |
| TCELL101:IMUX_D0 | SERDES.Q1CH2_FDTX6 |
| TCELL101:IMUX_D1 | SERDES.Q1CH2_FDTX7 |
| TCELL101:IMUX_D2 | SERDES.Q1CH2_FDTX8 |
| TCELL101:IMUX_D3 | SERDES.Q1CH2_FDTX9 |
| TCELL101:IMUX_D4 | SERDES.Q1CH2_FDTX10 |
| TCELL101:IMUX_D5 | SERDES.Q1CH2_FDTX11 |
| TCELL101:IMUX_LSR0 | SERDES.Q1CH1_FCPCSRXRST |
| TCELL101:IMUX_LSR1 | SERDES.Q1CH0_FCPCSRXRST |
| TCELL101:IMUX_CLK0_DELAY | SERDES.Q1CH0_FITCLK |
| TCELL101:IMUX_CLK1_DELAY | SERDES.Q1CH1_FITCLK |
| TCELL101:OUT_F0 | SERDES.Q1CH1_FDRX10 |
| TCELL101:OUT_F1 | SERDES.Q1CH1_FDRX11 |
| TCELL101:OUT_F2 | SERDES.Q1CH1_FDRX12 |
| TCELL101:OUT_F3 | SERDES.Q1CH1_FDRX13 |
| TCELL101:OUT_F4 | SERDES.Q1CH1_FDRX14 |
| TCELL101:OUT_F5 | SERDES.Q1CH1_FDRX15 |
| TCELL101:OUT_Q0 | SERDES.Q1CH1_FDRX2 |
| TCELL101:OUT_Q1 | SERDES.Q1CH1_FDRX3 |
| TCELL101:OUT_Q2 | SERDES.Q1CH1_FDRX4 |
| TCELL101:OUT_Q3 | SERDES.Q1CH1_FDRX5 |
| TCELL101:OUT_Q4 | SERDES.Q1CH1_FDRX6 |
| TCELL101:OUT_Q5 | SERDES.Q1CH1_FDRX7 |
| TCELL102:IMUX_A2 | SERDES.Q1CH2_FDTX48 |
| TCELL102:IMUX_A3 | SERDES.Q1CH2_FDTX49 |
| TCELL102:IMUX_A4 | SERDES.Q1CH1_FDTX0 |
| TCELL102:IMUX_A5 | SERDES.Q1CH1_FDTX1 |
| TCELL102:IMUX_A6 | SERDES.Q1CH1_FDTX2 |
| TCELL102:IMUX_A7 | SERDES.Q1CH1_FDTX3 |
| TCELL102:IMUX_B2 | SERDES.Q1CH2_FDTX42 |
| TCELL102:IMUX_B3 | SERDES.Q1CH2_FDTX43 |
| TCELL102:IMUX_B4 | SERDES.Q1CH2_FDTX44 |
| TCELL102:IMUX_B5 | SERDES.Q1CH2_FDTX45 |
| TCELL102:IMUX_B6 | SERDES.Q1CH2_FDTX46 |
| TCELL102:IMUX_B7 | SERDES.Q1CH2_FDTX47 |
| TCELL102:IMUX_C2 | SERDES.Q1CH2_FDTX36 |
| TCELL102:IMUX_C3 | SERDES.Q1CH2_FDTX37 |
| TCELL102:IMUX_C4 | SERDES.Q1CH2_FDTX38 |
| TCELL102:IMUX_C5 | SERDES.Q1CH2_FDTX39 |
| TCELL102:IMUX_C6 | SERDES.Q1CH2_FDTX40 |
| TCELL102:IMUX_C7 | SERDES.Q1CH2_FDTX41 |
| TCELL102:IMUX_D2 | SERDES.Q1CH2_FDTX30 |
| TCELL102:IMUX_D3 | SERDES.Q1CH2_FDTX31 |
| TCELL102:IMUX_D4 | SERDES.Q1CH2_FDTX32 |
| TCELL102:IMUX_D5 | SERDES.Q1CH2_FDTX33 |
| TCELL102:IMUX_D6 | SERDES.Q1CH2_FDTX34 |
| TCELL102:IMUX_D7 | SERDES.Q1CH2_FDTX35 |
| TCELL102:IMUX_LSR0 | SERDES.Q1CH3_FCPCSTXRST |
| TCELL102:IMUX_LSR1 | SERDES.Q1CH2_FCPCSTXRST |
| TCELL102:IMUX_CLK0_DELAY | SERDES.Q1CH2_FIRCLK |
| TCELL102:IMUX_CLK1_DELAY | SERDES.Q1CH3_FIRCLK |
| TCELL102:OUT_F0 | SERDES.Q1CH1_FDRX24 |
| TCELL102:OUT_F1 | SERDES.Q1CH1_FDRX25 |
| TCELL102:OUT_F2 | SERDES.Q1CH1_FDRX26 |
| TCELL102:OUT_F3 | SERDES.Q1CH1_FDRX27 |
| TCELL102:OUT_F4 | SERDES.Q1CH1_FDRX28 |
| TCELL102:OUT_F5 | SERDES.Q1CH1_FDRX29 |
| TCELL102:OUT_F6 | SERDES.Q1CH1_FDRX30 |
| TCELL102:OUT_F7 | SERDES.Q1CH1_FDRX31 |
| TCELL102:OUT_Q0 | SERDES.Q1CH1_FDRX16 |
| TCELL102:OUT_Q1 | SERDES.Q1CH1_FDRX17 |
| TCELL102:OUT_Q2 | SERDES.Q1CH1_FDRX18 |
| TCELL102:OUT_Q3 | SERDES.Q1CH1_FDRX19 |
| TCELL102:OUT_Q4 | SERDES.Q1CH1_FDRX20 |
| TCELL102:OUT_Q5 | SERDES.Q1CH1_FDRX21 |
| TCELL102:OUT_Q6 | SERDES.Q1CH1_FDRX22 |
| TCELL102:OUT_Q7 | SERDES.Q1CH1_FDRX23 |
| TCELL103:IMUX_A2 | SERDES.Q1CH1_FDTX22 |
| TCELL103:IMUX_A3 | SERDES.Q1CH1_FDTX23 |
| TCELL103:IMUX_A4 | SERDES.Q1CH1_FDTX24 |
| TCELL103:IMUX_A5 | SERDES.Q1CH1_FDTX25 |
| TCELL103:IMUX_A6 | SERDES.Q1CH1_FDTX26 |
| TCELL103:IMUX_A7 | SERDES.Q1CH1_FDTX27 |
| TCELL103:IMUX_B2 | SERDES.Q1CH1_FDTX16 |
| TCELL103:IMUX_B3 | SERDES.Q1CH1_FDTX17 |
| TCELL103:IMUX_B4 | SERDES.Q1CH1_FDTX18 |
| TCELL103:IMUX_B5 | SERDES.Q1CH1_FDTX19 |
| TCELL103:IMUX_B6 | SERDES.Q1CH1_FDTX20 |
| TCELL103:IMUX_B7 | SERDES.Q1CH1_FDTX21 |
| TCELL103:IMUX_C2 | SERDES.Q1CH1_FDTX10 |
| TCELL103:IMUX_C3 | SERDES.Q1CH1_FDTX11 |
| TCELL103:IMUX_C4 | SERDES.Q1CH1_FDTX12 |
| TCELL103:IMUX_C5 | SERDES.Q1CH1_FDTX13 |
| TCELL103:IMUX_C6 | SERDES.Q1CH1_FDTX14 |
| TCELL103:IMUX_C7 | SERDES.Q1CH1_FDTX15 |
| TCELL103:IMUX_D2 | SERDES.Q1CH1_FDTX4 |
| TCELL103:IMUX_D3 | SERDES.Q1CH1_FDTX5 |
| TCELL103:IMUX_D4 | SERDES.Q1CH1_FDTX6 |
| TCELL103:IMUX_D5 | SERDES.Q1CH1_FDTX7 |
| TCELL103:IMUX_D6 | SERDES.Q1CH1_FDTX8 |
| TCELL103:IMUX_D7 | SERDES.Q1CH1_FDTX9 |
| TCELL103:IMUX_LSR0 | SERDES.Q1CH1_FCPCSTXRST |
| TCELL103:IMUX_LSR1 | SERDES.Q1CH0_FCPCSTXRST |
| TCELL103:IMUX_CLK0_DELAY | SERDES.Q1CH0_FIRCLK |
| TCELL103:IMUX_CLK1_DELAY | SERDES.Q1CH1_FIRCLK |
| TCELL103:OUT_F0 | SERDES.Q1CH1_FDRX40 |
| TCELL103:OUT_F1 | SERDES.Q1CH1_FDRX41 |
| TCELL103:OUT_F2 | SERDES.Q1CH1_FDRX42 |
| TCELL103:OUT_F3 | SERDES.Q1CH1_FDRX43 |
| TCELL103:OUT_F4 | SERDES.Q1CH1_FDRX44 |
| TCELL103:OUT_F5 | SERDES.Q1CH1_FDRX45 |
| TCELL103:OUT_F6 | SERDES.Q1CH1_FDRX46 |
| TCELL103:OUT_F7 | SERDES.Q1CH1_FDRX47 |
| TCELL103:OUT_Q0 | SERDES.Q1CH1_FDRX32 |
| TCELL103:OUT_Q1 | SERDES.Q1CH1_FDRX33 |
| TCELL103:OUT_Q2 | SERDES.Q1CH1_FDRX34 |
| TCELL103:OUT_Q3 | SERDES.Q1CH1_FDRX35 |
| TCELL103:OUT_Q4 | SERDES.Q1CH1_FDRX36 |
| TCELL103:OUT_Q5 | SERDES.Q1CH1_FDRX37 |
| TCELL103:OUT_Q6 | SERDES.Q1CH1_FDRX38 |
| TCELL103:OUT_Q7 | SERDES.Q1CH1_FDRX39 |
| TCELL104:IMUX_A2 | SERDES.Q1CH1_FDTX46 |
| TCELL104:IMUX_A3 | SERDES.Q1CH1_FDTX47 |
| TCELL104:IMUX_A4 | SERDES.Q1CH1_FDTX48 |
| TCELL104:IMUX_A5 | SERDES.Q1CH1_FDTX49 |
| TCELL104:IMUX_A6 | SERDES.Q1CH0_FDTX0 |
| TCELL104:IMUX_A7 | SERDES.Q1CH0_FDTX1 |
| TCELL104:IMUX_B2 | SERDES.Q1CH1_FDTX40 |
| TCELL104:IMUX_B3 | SERDES.Q1CH1_FDTX41 |
| TCELL104:IMUX_B4 | SERDES.Q1CH1_FDTX42 |
| TCELL104:IMUX_B5 | SERDES.Q1CH1_FDTX43 |
| TCELL104:IMUX_B6 | SERDES.Q1CH1_FDTX44 |
| TCELL104:IMUX_B7 | SERDES.Q1CH1_FDTX45 |
| TCELL104:IMUX_C2 | SERDES.Q1CH1_FDTX34 |
| TCELL104:IMUX_C3 | SERDES.Q1CH1_FDTX35 |
| TCELL104:IMUX_C4 | SERDES.Q1CH1_FDTX36 |
| TCELL104:IMUX_C5 | SERDES.Q1CH1_FDTX37 |
| TCELL104:IMUX_C6 | SERDES.Q1CH1_FDTX38 |
| TCELL104:IMUX_C7 | SERDES.Q1CH1_FDTX39 |
| TCELL104:IMUX_D2 | SERDES.Q1CH1_FDTX28 |
| TCELL104:IMUX_D3 | SERDES.Q1CH1_FDTX29 |
| TCELL104:IMUX_D4 | SERDES.Q1CH1_FDTX30 |
| TCELL104:IMUX_D5 | SERDES.Q1CH1_FDTX31 |
| TCELL104:IMUX_D6 | SERDES.Q1CH1_FDTX32 |
| TCELL104:IMUX_D7 | SERDES.Q1CH1_FDTX33 |
| TCELL104:IMUX_LSR0 | SERDES.Q1D1_FCDERST |
| TCELL104:IMUX_LSR1 | SERDES.Q1D0_FCDERST |
| TCELL104:IMUX_CLK0_DELAY | SERDES.Q1CH2_FIREFRXCLK |
| TCELL104:IMUX_CLK1_DELAY | SERDES.Q1CH3_FIREFRXCLK |
| TCELL104:OUT_F0 | SERDES.Q1CH0_FDRX8 |
| TCELL104:OUT_F1 | SERDES.Q1CH0_FDRX9 |
| TCELL104:OUT_F2 | SERDES.Q1CH0_FDRX10 |
| TCELL104:OUT_F3 | SERDES.Q1CH0_FDRX11 |
| TCELL104:OUT_F4 | SERDES.Q1CH0_FDRX12 |
| TCELL104:OUT_F5 | SERDES.Q1CH0_FDRX13 |
| TCELL104:OUT_F6 | SERDES.Q1CH0_FDRX14 |
| TCELL104:OUT_F7 | SERDES.Q1CH0_FDRX15 |
| TCELL104:OUT_Q0 | SERDES.Q1CH0_FDRX0 |
| TCELL104:OUT_Q1 | SERDES.Q1CH0_FDRX1 |
| TCELL104:OUT_Q2 | SERDES.Q1CH0_FDRX2 |
| TCELL104:OUT_Q3 | SERDES.Q1CH0_FDRX3 |
| TCELL104:OUT_Q4 | SERDES.Q1CH0_FDRX4 |
| TCELL104:OUT_Q5 | SERDES.Q1CH0_FDRX5 |
| TCELL104:OUT_Q6 | SERDES.Q1CH0_FDRX6 |
| TCELL104:OUT_Q7 | SERDES.Q1CH0_FDRX7 |
| TCELL105:IMUX_A2 | SERDES.Q1CH0_FDTX20 |
| TCELL105:IMUX_A3 | SERDES.Q1CH0_FDTX21 |
| TCELL105:IMUX_A4 | SERDES.Q1CH0_FDTX22 |
| TCELL105:IMUX_A5 | SERDES.Q1CH0_FDTX23 |
| TCELL105:IMUX_A6 | SERDES.Q1CH0_FDTX24 |
| TCELL105:IMUX_A7 | SERDES.Q1CH0_FDTX25 |
| TCELL105:IMUX_B2 | SERDES.Q1CH0_FDTX14 |
| TCELL105:IMUX_B3 | SERDES.Q1CH0_FDTX15 |
| TCELL105:IMUX_B4 | SERDES.Q1CH0_FDTX16 |
| TCELL105:IMUX_B5 | SERDES.Q1CH0_FDTX17 |
| TCELL105:IMUX_B6 | SERDES.Q1CH0_FDTX18 |
| TCELL105:IMUX_B7 | SERDES.Q1CH0_FDTX19 |
| TCELL105:IMUX_C2 | SERDES.Q1CH0_FDTX8 |
| TCELL105:IMUX_C3 | SERDES.Q1CH0_FDTX9 |
| TCELL105:IMUX_C4 | SERDES.Q1CH0_FDTX10 |
| TCELL105:IMUX_C5 | SERDES.Q1CH0_FDTX11 |
| TCELL105:IMUX_C6 | SERDES.Q1CH0_FDTX12 |
| TCELL105:IMUX_C7 | SERDES.Q1CH0_FDTX13 |
| TCELL105:IMUX_D2 | SERDES.Q1CH0_FDTX2 |
| TCELL105:IMUX_D3 | SERDES.Q1CH0_FDTX3 |
| TCELL105:IMUX_D4 | SERDES.Q1CH0_FDTX4 |
| TCELL105:IMUX_D5 | SERDES.Q1CH0_FDTX5 |
| TCELL105:IMUX_D6 | SERDES.Q1CH0_FDTX6 |
| TCELL105:IMUX_D7 | SERDES.Q1CH0_FDTX7 |
| TCELL105:IMUX_LSR0 | SERDES.Q1CH3_FCPIPEPHYRESETN |
| TCELL105:IMUX_LSR1 | SERDES.Q1CH2_FCPIPEPHYRESETN |
| TCELL105:IMUX_CLK0_DELAY | SERDES.Q1CH0_FIREFRXCLK |
| TCELL105:IMUX_CLK1_DELAY | SERDES.Q1CH1_FIREFRXCLK |
| TCELL105:IMUX_CE0 | SERDES.Q1CH3_FCDFEUPD |
| TCELL105:IMUX_CE1 | SERDES.Q1CH2_FCDFEUPD |
| TCELL105:IMUX_CE2 | SERDES.Q1CH1_FCDFEUPD |
| TCELL105:IMUX_CE3 | SERDES.Q1CH0_FCDFEUPD |
| TCELL105:OUT_F0 | SERDES.Q1CH0_FDRX24 |
| TCELL105:OUT_F1 | SERDES.Q1CH0_FDRX25 |
| TCELL105:OUT_F2 | SERDES.Q1CH0_FDRX26 |
| TCELL105:OUT_F3 | SERDES.Q1CH0_FDRX27 |
| TCELL105:OUT_F4 | SERDES.Q1CH0_FDRX28 |
| TCELL105:OUT_F5 | SERDES.Q1CH0_FDRX29 |
| TCELL105:OUT_F6 | SERDES.Q1CH0_FDRX30 |
| TCELL105:OUT_F7 | SERDES.Q1CH0_FDRX31 |
| TCELL105:OUT_Q0 | SERDES.Q1CH0_FDRX16 |
| TCELL105:OUT_Q1 | SERDES.Q1CH0_FDRX17 |
| TCELL105:OUT_Q2 | SERDES.Q1CH0_FDRX18 |
| TCELL105:OUT_Q3 | SERDES.Q1CH0_FDRX19 |
| TCELL105:OUT_Q4 | SERDES.Q1CH0_FDRX20 |
| TCELL105:OUT_Q5 | SERDES.Q1CH0_FDRX21 |
| TCELL105:OUT_Q6 | SERDES.Q1CH0_FDRX22 |
| TCELL105:OUT_Q7 | SERDES.Q1CH0_FDRX23 |
| TCELL106:IMUX_A2 | SERDES.Q1CH0_FDTX44 |
| TCELL106:IMUX_A3 | SERDES.Q1CH0_FDTX45 |
| TCELL106:IMUX_A4 | SERDES.Q1CH0_FDTX46 |
| TCELL106:IMUX_A5 | SERDES.Q1CH0_FDTX47 |
| TCELL106:IMUX_A6 | SERDES.Q1CH0_FDTX48 |
| TCELL106:IMUX_A7 | SERDES.Q1CH0_FDTX49 |
| TCELL106:IMUX_B2 | SERDES.Q1CH0_FDTX38 |
| TCELL106:IMUX_B3 | SERDES.Q1CH0_FDTX39 |
| TCELL106:IMUX_B4 | SERDES.Q1CH0_FDTX40 |
| TCELL106:IMUX_B5 | SERDES.Q1CH0_FDTX41 |
| TCELL106:IMUX_B6 | SERDES.Q1CH0_FDTX42 |
| TCELL106:IMUX_B7 | SERDES.Q1CH0_FDTX43 |
| TCELL106:IMUX_C2 | SERDES.Q1CH0_FDTX32 |
| TCELL106:IMUX_C3 | SERDES.Q1CH0_FDTX33 |
| TCELL106:IMUX_C4 | SERDES.Q1CH0_FDTX34 |
| TCELL106:IMUX_C5 | SERDES.Q1CH0_FDTX35 |
| TCELL106:IMUX_C6 | SERDES.Q1CH0_FDTX36 |
| TCELL106:IMUX_C7 | SERDES.Q1CH0_FDTX37 |
| TCELL106:IMUX_D2 | SERDES.Q1CH0_FDTX26 |
| TCELL106:IMUX_D3 | SERDES.Q1CH0_FDTX27 |
| TCELL106:IMUX_D4 | SERDES.Q1CH0_FDTX28 |
| TCELL106:IMUX_D5 | SERDES.Q1CH0_FDTX29 |
| TCELL106:IMUX_D6 | SERDES.Q1CH0_FDTX30 |
| TCELL106:IMUX_D7 | SERDES.Q1CH0_FDTX31 |
| TCELL106:IMUX_LSR0 | SERDES.Q1CH1_FCPIPEPHYRESETN |
| TCELL106:IMUX_LSR1 | SERDES.Q1CH0_FCPIPEPHYRESETN |
| TCELL106:IMUX_CLK0_DELAY | SERDES.Q1_HSPLLREFCLKI |
| TCELL106:IMUX_CLK1_DELAY | SERDES.Q1_LSPLLREFCLKI |
| TCELL106:IMUX_CE0 | SERDES.Q1CH3_FCDFERDEN |
| TCELL106:IMUX_CE1 | SERDES.Q1CH2_FCDFERDEN |
| TCELL106:IMUX_CE2 | SERDES.Q1CH1_FCDFERDEN |
| TCELL106:IMUX_CE3 | SERDES.Q1CH0_FCDFERDEN |
| TCELL106:OUT_F0 | SERDES.Q1CH0_FDRX40 |
| TCELL106:OUT_F1 | SERDES.Q1CH0_FDRX41 |
| TCELL106:OUT_F2 | SERDES.Q1CH0_FDRX42 |
| TCELL106:OUT_F3 | SERDES.Q1CH0_FDRX43 |
| TCELL106:OUT_F4 | SERDES.Q1CH0_FDRX44 |
| TCELL106:OUT_F5 | SERDES.Q1CH0_FDRX45 |
| TCELL106:OUT_F6 | SERDES.Q1CH0_FDRX46 |
| TCELL106:OUT_F7 | SERDES.Q1CH0_FDRX47 |
| TCELL106:OUT_Q0 | SERDES.Q1CH0_FDRX32 |
| TCELL106:OUT_Q1 | SERDES.Q1CH0_FDRX33 |
| TCELL106:OUT_Q2 | SERDES.Q1CH0_FDRX34 |
| TCELL106:OUT_Q3 | SERDES.Q1CH0_FDRX35 |
| TCELL106:OUT_Q4 | SERDES.Q1CH0_FDRX36 |
| TCELL106:OUT_Q5 | SERDES.Q1CH0_FDRX37 |
| TCELL106:OUT_Q6 | SERDES.Q1CH0_FDRX38 |
| TCELL106:OUT_Q7 | SERDES.Q1CH0_FDRX39 |
| TCELL108:IMUX_CLK0_DELAY | SERDES.Q1CH3_FITMRSTOPCLK |
| TCELL108:OUT_F0 | SERDES.Q1_FDDFEERR3 |
| TCELL108:OUT_F1 | SERDES.Q1_FDDFEERR4 |
| TCELL108:OUT_F2 | SERDES.Q1_FDDFEERR5 |
| TCELL108:OUT_F3 | SERDES.Q1_FDDFEERR6 |
| TCELL108:OUT_F4 | SERDES.Q1_FDDFEERR7 |
| TCELL108:OUT_F5 | SERDES.Q1_FDDFEERR8 |
| TCELL108:OUT_F6 | SERDES.Q1_FDDFEERR9 |
| TCELL108:OUT_F7 | SERDES.Q1_FDDFEDATA0 |
| TCELL108:OUT_Q1 | SERDES.Q1CH3_FSDFEVLD |
| TCELL108:OUT_Q2 | SERDES.Q1CH2_FSDFEVLD |
| TCELL108:OUT_Q3 | SERDES.Q1CH1_FSDFEVLD |
| TCELL108:OUT_Q4 | SERDES.Q1CH0_FSDFEVLD |
| TCELL108:OUT_Q5 | SERDES.Q1_FDDFEERR0 |
| TCELL108:OUT_Q6 | SERDES.Q1_FDDFEERR1 |
| TCELL108:OUT_Q7 | SERDES.Q1_FDDFEERR2 |
| TCELL109:IMUX_A2 | SERDES.Q1CH1_FCTMRSTOP |
| TCELL109:IMUX_A3 | SERDES.Q1CH0_FCTMRSTOP |
| TCELL109:IMUX_A4 | SERDES.Q1CH3_FCTMRSTART |
| TCELL109:IMUX_A5 | SERDES.Q1CH2_FCTMRSTART |
| TCELL109:IMUX_A6 | SERDES.Q1CH1_FCTMRSTART |
| TCELL109:IMUX_A7 | SERDES.Q1CH0_FCTMRSTART |
| TCELL109:IMUX_B6 | SERDES.Q1CH3_FCTMRSTOP |
| TCELL109:IMUX_B7 | SERDES.Q1CH2_FCTMRSTOP |
| TCELL109:IMUX_CLK0_DELAY | SERDES.Q1CH1_FITMRSTOPCLK |
| TCELL109:IMUX_CLK1_DELAY | SERDES.Q1CH2_FITMRSTOPCLK |
| TCELL109:OUT_F0 | SERDES.Q1_FDDFEDATA9 |
| TCELL109:OUT_F1 | SERDES.Q1CH3_FSRCDONE |
| TCELL109:OUT_F2 | SERDES.Q1CH2_FSRCDONE |
| TCELL109:OUT_F3 | SERDES.Q1CH1_FSRCDONE |
| TCELL109:OUT_F4 | SERDES.Q1CH0_FSRCDONE |
| TCELL109:OUT_F5 | SERDES.Q1_FOREFCLK2FPGA |
| TCELL109:OUT_F6 | SERDES.Q1D1_FSDM |
| TCELL109:OUT_F7 | SERDES.Q1D0_FSDM |
| TCELL109:OUT_Q0 | SERDES.Q1_FDDFEDATA1 |
| TCELL109:OUT_Q1 | SERDES.Q1_FDDFEDATA2 |
| TCELL109:OUT_Q2 | SERDES.Q1_FDDFEDATA3 |
| TCELL109:OUT_Q3 | SERDES.Q1_FDDFEDATA4 |
| TCELL109:OUT_Q4 | SERDES.Q1_FDDFEDATA5 |
| TCELL109:OUT_Q5 | SERDES.Q1_FDDFEDATA6 |
| TCELL109:OUT_Q6 | SERDES.Q1_FDDFEDATA7 |
| TCELL109:OUT_Q7 | SERDES.Q1_FDDFEDATA8 |
| TCELL110:IMUX_A2 | SERDES.Q1_FCDFECOEFF4_5 |
| TCELL110:IMUX_A3 | SERDES.Q1_FCDFECOEFF4_6 |
| TCELL110:IMUX_A4 | SERDES.Q1_FCDFECOEFF4_7 |
| TCELL110:IMUX_A5 | SERDES.Q1_FCDFECOEFF3_0 |
| TCELL110:IMUX_A6 | SERDES.Q1_FCDFECOEFF3_1 |
| TCELL110:IMUX_A7 | SERDES.Q1_FCDFECOEFF3_2 |
| TCELL110:IMUX_B2 | SERDES.Q1_FCDFECOEFF5_7 |
| TCELL110:IMUX_B3 | SERDES.Q1_FCDFECOEFF4_0 |
| TCELL110:IMUX_B4 | SERDES.Q1_FCDFECOEFF4_1 |
| TCELL110:IMUX_B5 | SERDES.Q1_FCDFECOEFF4_2 |
| TCELL110:IMUX_B6 | SERDES.Q1_FCDFECOEFF4_3 |
| TCELL110:IMUX_B7 | SERDES.Q1_FCDFECOEFF4_4 |
| TCELL110:IMUX_C2 | SERDES.Q1_FCDFECOEFF5_1 |
| TCELL110:IMUX_C3 | SERDES.Q1_FCDFECOEFF5_2 |
| TCELL110:IMUX_C4 | SERDES.Q1_FCDFECOEFF5_3 |
| TCELL110:IMUX_C5 | SERDES.Q1_FCDFECOEFF5_4 |
| TCELL110:IMUX_C6 | SERDES.Q1_FCDFECOEFF5_5 |
| TCELL110:IMUX_C7 | SERDES.Q1_FCDFECOEFF5_6 |
| TCELL110:IMUX_D2 | SERDES.Q1_FCDFESIGN1 |
| TCELL110:IMUX_D3 | SERDES.Q1_FCDFESIGN2 |
| TCELL110:IMUX_D4 | SERDES.Q1_FCDFESIGN3 |
| TCELL110:IMUX_D5 | SERDES.Q1_FCDFESIGN4 |
| TCELL110:IMUX_D6 | SERDES.Q1_FCDFESIGN5 |
| TCELL110:IMUX_D7 | SERDES.Q1_FCDFECOEFF5_0 |
| TCELL110:IMUX_CLK0_DELAY | SERDES.Q1CH3_FITMRSTARTCLK |
| TCELL110:IMUX_CLK1_DELAY | SERDES.Q1CH0_FITMRSTOPCLK |
| TCELL110:OUT_F0 | SERDES.Q1CH1_FSSKPADDED |
| TCELL110:OUT_F1 | SERDES.Q1CH0_FSSKPADDED |
| TCELL110:OUT_F2 | SERDES.Q1CH3_FDLDRRX |
| TCELL110:OUT_F3 | SERDES.Q1CH2_FDLDRRX |
| TCELL110:OUT_F4 | SERDES.Q1CH1_FDLDRRX |
| TCELL110:OUT_F5 | SERDES.Q1CH0_FDLDRRX |
| TCELL110:OUT_F6 | SERDES.Q1_LSPLLLOL |
| TCELL110:OUT_F7 | SERDES.Q1_HSPLLLOL |
| TCELL110:OUT_Q0 | SERDES.Q1D1_FSDE |
| TCELL110:OUT_Q1 | SERDES.Q1D0_FSDE |
| TCELL110:OUT_Q2 | SERDES.Q1CH3_FSSKPDELETED |
| TCELL110:OUT_Q3 | SERDES.Q1CH2_FSSKPDELETED |
| TCELL110:OUT_Q4 | SERDES.Q1CH1_FSSKPDELETED |
| TCELL110:OUT_Q5 | SERDES.Q1CH0_FSSKPDELETED |
| TCELL110:OUT_Q6 | SERDES.Q1CH3_FSSKPADDED |
| TCELL110:OUT_Q7 | SERDES.Q1CH2_FSSKPADDED |
| TCELL111:IMUX_A2 | SERDES.Q1_FCDFECOEFF1_5 |
| TCELL111:IMUX_A3 | SERDES.Q1_FCDFECOEFF1_6 |
| TCELL111:IMUX_A4 | SERDES.Q1_FCDFECOEFF1_7 |
| TCELL111:IMUX_A5 | SERDES.Q1_FCDFECOEFF0_0 |
| TCELL111:IMUX_A6 | SERDES.Q1_FCDFECOEFF0_1 |
| TCELL111:IMUX_A7 | SERDES.Q1_FCDFECOEFF0_2 |
| TCELL111:IMUX_B2 | SERDES.Q1_FCDFECOEFF2_7 |
| TCELL111:IMUX_B3 | SERDES.Q1_FCDFECOEFF1_0 |
| TCELL111:IMUX_B4 | SERDES.Q1_FCDFECOEFF1_1 |
| TCELL111:IMUX_B5 | SERDES.Q1_FCDFECOEFF1_2 |
| TCELL111:IMUX_B6 | SERDES.Q1_FCDFECOEFF1_3 |
| TCELL111:IMUX_B7 | SERDES.Q1_FCDFECOEFF1_4 |
| TCELL111:IMUX_C2 | SERDES.Q1_FCDFECOEFF2_1 |
| TCELL111:IMUX_C3 | SERDES.Q1_FCDFECOEFF2_2 |
| TCELL111:IMUX_C4 | SERDES.Q1_FCDFECOEFF2_3 |
| TCELL111:IMUX_C5 | SERDES.Q1_FCDFECOEFF2_4 |
| TCELL111:IMUX_C6 | SERDES.Q1_FCDFECOEFF2_5 |
| TCELL111:IMUX_C7 | SERDES.Q1_FCDFECOEFF2_6 |
| TCELL111:IMUX_D2 | SERDES.Q1_FCDFECOEFF3_3 |
| TCELL111:IMUX_D3 | SERDES.Q1_FCDFECOEFF3_4 |
| TCELL111:IMUX_D4 | SERDES.Q1_FCDFECOEFF3_5 |
| TCELL111:IMUX_D5 | SERDES.Q1_FCDFECOEFF3_6 |
| TCELL111:IMUX_D6 | SERDES.Q1_FCDFECOEFF3_7 |
| TCELL111:IMUX_D7 | SERDES.Q1_FCDFECOEFF2_0 |
| TCELL111:IMUX_LSR0 | SERDES.Q1_HSPLLRST |
| TCELL111:IMUX_LSR1 | SERDES.Q1_LSPLLRST |
| TCELL111:IMUX_CLK0_DELAY | SERDES.Q1CH1_FITMRSTARTCLK |
| TCELL111:IMUX_CLK1_DELAY | SERDES.Q1CH2_FITMRSTARTCLK |
| TCELL111:OUT_F0 | SERDES.Q1CH3_FSCCUNDERRUN |
| TCELL111:OUT_F1 | SERDES.Q1CH2_FSCCUNDERRUN |
| TCELL111:OUT_F2 | SERDES.Q1CH1_FSCCUNDERRUN |
| TCELL111:OUT_F3 | SERDES.Q1CH0_FSCCUNDERRUN |
| TCELL111:OUT_F4 | SERDES.Q1CH3_FSLSM |
| TCELL111:OUT_F5 | SERDES.Q1CH2_FSLSM |
| TCELL111:OUT_F6 | SERDES.Q1CH1_FSLSM |
| TCELL111:OUT_F7 | SERDES.Q1CH0_FSLSM |
| TCELL111:OUT_Q0 | SERDES.Q1CH3_FSRLOL |
| TCELL111:OUT_Q1 | SERDES.Q1CH2_FSRLOL |
| TCELL111:OUT_Q2 | SERDES.Q1CH1_FSRLOL |
| TCELL111:OUT_Q3 | SERDES.Q1CH0_FSRLOL |
| TCELL111:OUT_Q4 | SERDES.Q1CH3_FSCCOVERRUN |
| TCELL111:OUT_Q5 | SERDES.Q1CH2_FSCCOVERRUN |
| TCELL111:OUT_Q6 | SERDES.Q1CH1_FSCCOVERRUN |
| TCELL111:OUT_Q7 | SERDES.Q1CH0_FSCCOVERRUN |
| TCELL112:IMUX_A2 | SERDES.Q1CH0_FCRATE1 |
| TCELL112:IMUX_A3 | SERDES.Q1CH0_FCRATE2 |
| TCELL112:IMUX_A4 | SERDES.Q1_LSPLLPWRUP |
| TCELL112:IMUX_A5 | SERDES.Q1_HSPLLPWRUP |
| TCELL112:IMUX_A6 | SERDES.Q1_FCMPWRUP |
| TCELL112:IMUX_A7 | SERDES.Q1CH3_FCRXPWRUP |
| TCELL112:IMUX_B2 | SERDES.Q1CH2_FCRATE1 |
| TCELL112:IMUX_B3 | SERDES.Q1CH2_FCRATE2 |
| TCELL112:IMUX_B4 | SERDES.Q1CH1_FCRATE0 |
| TCELL112:IMUX_B5 | SERDES.Q1CH1_FCRATE1 |
| TCELL112:IMUX_B6 | SERDES.Q1CH1_FCRATE2 |
| TCELL112:IMUX_B7 | SERDES.Q1CH0_FCRATE0 |
| TCELL112:IMUX_C2 | SERDES.Q1_FDDFECHSEL1 |
| TCELL112:IMUX_C3 | SERDES.Q1_FCSCANMODE |
| TCELL112:IMUX_C4 | SERDES.Q1CH3_FCRATE0 |
| TCELL112:IMUX_C5 | SERDES.Q1CH3_FCRATE1 |
| TCELL112:IMUX_C6 | SERDES.Q1CH3_FCRATE2 |
| TCELL112:IMUX_C7 | SERDES.Q1CH2_FCRATE0 |
| TCELL112:IMUX_D2 | SERDES.Q1_FCDFECOEFF0_3 |
| TCELL112:IMUX_D3 | SERDES.Q1_FCDFECOEFF0_4 |
| TCELL112:IMUX_D4 | SERDES.Q1_FCDFECOEFF0_5 |
| TCELL112:IMUX_D5 | SERDES.Q1_FCDFECOEFF0_6 |
| TCELL112:IMUX_D6 | SERDES.Q1_FCDFECOEFF0_7 |
| TCELL112:IMUX_D7 | SERDES.Q1_FDDFECHSEL0 |
| TCELL112:IMUX_LSR0 | SERDES.Q1CH3_FCTRST |
| TCELL112:IMUX_LSR1 | SERDES.Q1CH2_FCTRST |
| TCELL112:IMUX_CLK0_DELAY | SERDES.Q1_FITMRCLK |
| TCELL112:IMUX_CLK1_DELAY | SERDES.Q1CH0_FITMRSTARTCLK |
| TCELL112:OUT_F0 | SERDES.Q1CH3_FSPCIEDONE |
| TCELL112:OUT_F1 | SERDES.Q1CH2_FSPCIEDONE |
| TCELL112:OUT_F2 | SERDES.Q1CH1_FSPCIEDONE |
| TCELL112:OUT_F3 | SERDES.Q1CH0_FSPCIEDONE |
| TCELL112:OUT_F4 | SERDES.Q1CH3_FDRX0 |
| TCELL112:OUT_F5 | SERDES.Q1CH3_FDRX1 |
| TCELL112:OUT_F6 | SERDES.Q1CH3_FDRX2 |
| TCELL112:OUT_F7 | SERDES.Q1CH3_FDRX3 |
| TCELL112:OUT_Q0 | SERDES.Q1CH3_FSRLOS |
| TCELL112:OUT_Q1 | SERDES.Q1CH2_FSRLOS |
| TCELL112:OUT_Q2 | SERDES.Q1CH1_FSRLOS |
| TCELL112:OUT_Q3 | SERDES.Q1CH0_FSRLOS |
| TCELL112:OUT_Q4 | SERDES.Q1CH3_FSPCIECON |
| TCELL112:OUT_Q5 | SERDES.Q1CH2_FSPCIECON |
| TCELL112:OUT_Q6 | SERDES.Q1CH1_FSPCIECON |
| TCELL112:OUT_Q7 | SERDES.Q1CH0_FSPCIECON |
| TCELL113:IMUX_A2 | SERDES.Q1CH3_FCLDRTXEN |
| TCELL113:IMUX_A3 | SERDES.Q1CH2_FCLDRTXEN |
| TCELL113:IMUX_A4 | SERDES.Q1CH1_FCLDRTXEN |
| TCELL113:IMUX_A5 | SERDES.Q1CH0_FCLDRTXEN |
| TCELL113:IMUX_B2 | SERDES.Q1CH3_FCALIGNEN |
| TCELL113:IMUX_B3 | SERDES.Q1CH2_FCALIGNEN |
| TCELL113:IMUX_B4 | SERDES.Q1CH1_FCALIGNEN |
| TCELL113:IMUX_B5 | SERDES.Q1CH0_FCALIGNEN |
| TCELL113:IMUX_C2 | SERDES.Q1CH2_FCTXPWRUP |
| TCELL113:IMUX_C3 | SERDES.Q1CH1_FCTXPWRUP |
| TCELL113:IMUX_C4 | SERDES.Q1CH0_FCTXPWRUP |
| TCELL113:IMUX_C5 | SERDES.Q1_FCMRST |
| TCELL113:IMUX_D2 | SERDES.Q1CH2_FCRXPWRUP |
| TCELL113:IMUX_D3 | SERDES.Q1CH1_FCRXPWRUP |
| TCELL113:IMUX_D4 | SERDES.Q1CH0_FCRXPWRUP |
| TCELL113:IMUX_D5 | SERDES.Q1CH3_FCTXPWRUP |
| TCELL113:IMUX_CLK1_DELAY | SERDES.Q1_FITXTESTCLK |
| TCELL113:OUT_F0 | SERDES.Q1CH3_FDRX10 |
| TCELL113:OUT_F1 | SERDES.Q1CH3_FDRX11 |
| TCELL113:OUT_F2 | SERDES.Q1CH3_FDRX12 |
| TCELL113:OUT_F3 | SERDES.Q1CH3_FDRX13 |
| TCELL113:OUT_F4 | SERDES.Q1CH3_FDRX14 |
| TCELL113:OUT_F5 | SERDES.Q1CH3_FDRX15 |
| TCELL113:OUT_Q0 | SERDES.Q1CH3_FDRX4 |
| TCELL113:OUT_Q1 | SERDES.Q1CH3_FDRX5 |
| TCELL113:OUT_Q2 | SERDES.Q1CH3_FDRX6 |
| TCELL113:OUT_Q3 | SERDES.Q1CH3_FDRX7 |
| TCELL113:OUT_Q4 | SERDES.Q1CH3_FDRX8 |
| TCELL113:OUT_Q5 | SERDES.Q1CH3_FDRX9 |
| TCELL119:IMUX_A0 | SERDES.CORNER_LSPLLPWRUP |
| TCELL119:IMUX_B0 | SERDES.CORNER_FCSYNCTOGGLE |
| TCELL119:IMUX_C0 | SERDES.CORNER_FCSCANMODE |
| TCELL119:IMUX_LSR0 | SERDES.CORNER_LSPLLRST |
| TCELL119:IMUX_CLK0_DELAY | SERDES.CORNER_LSPLLREFCLKI |
| TCELL119:OUT_F0 | SERDES.CORNER_FOREFCK2CORE |
| TCELL119:OUT_Q0 | SERDES.CORNER_LSPLLLOL |
Tile SERDES3
Cells: 177
Bel SERDES
| Pin | Direction | Wires |
|---|---|---|
| CORNER_FCSCANMODE | input | TCELL176:IMUX_C0 |
| CORNER_FCSYNCTOGGLE | input | TCELL176:IMUX_B0 |
| CORNER_FOREFCK2CORE | output | TCELL176:OUT_F0 |
| CORNER_LSPLLLOL | output | TCELL176:OUT_Q0 |
| CORNER_LSPLLPWRUP | input | TCELL176:IMUX_A0 |
| CORNER_LSPLLREFCLKI | input | TCELL176:IMUX_CLK0_DELAY |
| CORNER_LSPLLRST | input | TCELL176:IMUX_LSR0 |
| Q0CH0_FCALIGNEN | input | TCELL0:IMUX_B2 |
| Q0CH0_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A0 |
| Q0CH0_FCDFERDEN | input | TCELL7:IMUX_CE0 |
| Q0CH0_FCDFEUPD | input | TCELL8:IMUX_CE0 |
| Q0CH0_FCLDRTXEN | input | TCELL0:IMUX_A2 |
| Q0CH0_FCLSMEN | input | TCELL15:IMUX_D2 |
| Q0CH0_FCPCIEDETEN | input | TCELL15:IMUX_B2 |
| Q0CH0_FCPCSRXRST | input | TCELL12:IMUX_LSR0 |
| Q0CH0_FCPCSTXRST | input | TCELL10:IMUX_LSR0 |
| Q0CH0_FCPIPEPHYRESETN | input | TCELL7:IMUX_LSR0 |
| Q0CH0_FCPLLLOL | input | TCELL16:IMUX_A4 |
| Q0CH0_FCRATE0 | input | TCELL1:IMUX_B0 |
| Q0CH0_FCRATE1 | input | TCELL1:IMUX_A5 |
| Q0CH0_FCRATE2 | input | TCELL1:IMUX_A4 |
| Q0CH0_FCRRST | input | TCELL14:IMUX_LSR0 |
| Q0CH0_FCRXPOLARITY | input | TCELL15:IMUX_C0 |
| Q0CH0_FCRXPWRUP | input | TCELL0:IMUX_D3 |
| Q0CH0_FCTMRSTART | input | TCELL4:IMUX_A0 |
| Q0CH0_FCTMRSTOP | input | TCELL4:IMUX_A4 |
| Q0CH0_FCTRST | input | TCELL16:IMUX_LSR0 |
| Q0CH0_FCTXMARGIN0 | input | TCELL16:IMUX_C2 |
| Q0CH0_FCTXMARGIN1 | input | TCELL16:IMUX_C1 |
| Q0CH0_FCTXMARGIN2 | input | TCELL16:IMUX_C0 |
| Q0CH0_FCTXPWRUP | input | TCELL0:IMUX_C3 |
| Q0CH0_FCWORDALGNEN | input | TCELL15:IMUX_C4 |
| Q0CH0_FDLDRRX | output | TCELL3:OUT_F2 |
| Q0CH0_FDLDRTX | input | TCELL16:IMUX_B2 |
| Q0CH0_FDRX0 | output | TCELL17:OUT_Q7 |
| Q0CH0_FDRX1 | output | TCELL17:OUT_Q6 |
| Q0CH0_FDRX10 | output | TCELL17:OUT_F5 |
| Q0CH0_FDRX11 | output | TCELL17:OUT_F4 |
| Q0CH0_FDRX12 | output | TCELL17:OUT_F3 |
| Q0CH0_FDRX13 | output | TCELL17:OUT_F2 |
| Q0CH0_FDRX14 | output | TCELL17:OUT_F1 |
| Q0CH0_FDRX15 | output | TCELL17:OUT_F0 |
| Q0CH0_FDRX16 | output | TCELL16:OUT_Q7 |
| Q0CH0_FDRX17 | output | TCELL16:OUT_Q6 |
| Q0CH0_FDRX18 | output | TCELL16:OUT_Q5 |
| Q0CH0_FDRX19 | output | TCELL16:OUT_Q4 |
| Q0CH0_FDRX2 | output | TCELL17:OUT_Q5 |
| Q0CH0_FDRX20 | output | TCELL16:OUT_Q3 |
| Q0CH0_FDRX21 | output | TCELL16:OUT_Q2 |
| Q0CH0_FDRX22 | output | TCELL16:OUT_Q1 |
| Q0CH0_FDRX23 | output | TCELL16:OUT_Q0 |
| Q0CH0_FDRX24 | output | TCELL16:OUT_F7 |
| Q0CH0_FDRX25 | output | TCELL16:OUT_F6 |
| Q0CH0_FDRX26 | output | TCELL16:OUT_F5 |
| Q0CH0_FDRX27 | output | TCELL16:OUT_F4 |
| Q0CH0_FDRX28 | output | TCELL16:OUT_F3 |
| Q0CH0_FDRX29 | output | TCELL16:OUT_F2 |
| Q0CH0_FDRX3 | output | TCELL17:OUT_Q4 |
| Q0CH0_FDRX30 | output | TCELL16:OUT_F1 |
| Q0CH0_FDRX31 | output | TCELL16:OUT_F0 |
| Q0CH0_FDRX32 | output | TCELL15:OUT_Q7 |
| Q0CH0_FDRX33 | output | TCELL15:OUT_Q6 |
| Q0CH0_FDRX34 | output | TCELL15:OUT_Q5 |
| Q0CH0_FDRX35 | output | TCELL15:OUT_Q4 |
| Q0CH0_FDRX36 | output | TCELL15:OUT_Q3 |
| Q0CH0_FDRX37 | output | TCELL15:OUT_Q2 |
| Q0CH0_FDRX38 | output | TCELL15:OUT_Q1 |
| Q0CH0_FDRX39 | output | TCELL15:OUT_Q0 |
| Q0CH0_FDRX4 | output | TCELL17:OUT_Q3 |
| Q0CH0_FDRX40 | output | TCELL15:OUT_F7 |
| Q0CH0_FDRX41 | output | TCELL15:OUT_F6 |
| Q0CH0_FDRX42 | output | TCELL15:OUT_F5 |
| Q0CH0_FDRX43 | output | TCELL15:OUT_F4 |
| Q0CH0_FDRX44 | output | TCELL15:OUT_F3 |
| Q0CH0_FDRX45 | output | TCELL15:OUT_F2 |
| Q0CH0_FDRX46 | output | TCELL15:OUT_F1 |
| Q0CH0_FDRX47 | output | TCELL15:OUT_F0 |
| Q0CH0_FDRX5 | output | TCELL17:OUT_Q2 |
| Q0CH0_FDRX6 | output | TCELL17:OUT_Q1 |
| Q0CH0_FDRX7 | output | TCELL17:OUT_Q0 |
| Q0CH0_FDRX8 | output | TCELL17:OUT_F7 |
| Q0CH0_FDRX9 | output | TCELL17:OUT_F6 |
| Q0CH0_FDTX0 | input | TCELL15:IMUX_B1 |
| Q0CH0_FDTX1 | input | TCELL15:IMUX_B0 |
| Q0CH0_FDTX10 | input | TCELL14:IMUX_D3 |
| Q0CH0_FDTX11 | input | TCELL14:IMUX_D2 |
| Q0CH0_FDTX12 | input | TCELL14:IMUX_D1 |
| Q0CH0_FDTX13 | input | TCELL14:IMUX_D0 |
| Q0CH0_FDTX14 | input | TCELL14:IMUX_C5 |
| Q0CH0_FDTX15 | input | TCELL14:IMUX_C4 |
| Q0CH0_FDTX16 | input | TCELL14:IMUX_C3 |
| Q0CH0_FDTX17 | input | TCELL14:IMUX_C2 |
| Q0CH0_FDTX18 | input | TCELL14:IMUX_C1 |
| Q0CH0_FDTX19 | input | TCELL14:IMUX_C0 |
| Q0CH0_FDTX2 | input | TCELL15:IMUX_A5 |
| Q0CH0_FDTX20 | input | TCELL14:IMUX_B5 |
| Q0CH0_FDTX21 | input | TCELL14:IMUX_B4 |
| Q0CH0_FDTX22 | input | TCELL14:IMUX_B3 |
| Q0CH0_FDTX23 | input | TCELL14:IMUX_B2 |
| Q0CH0_FDTX24 | input | TCELL14:IMUX_B1 |
| Q0CH0_FDTX25 | input | TCELL14:IMUX_B0 |
| Q0CH0_FDTX26 | input | TCELL14:IMUX_A5 |
| Q0CH0_FDTX27 | input | TCELL14:IMUX_A4 |
| Q0CH0_FDTX28 | input | TCELL14:IMUX_A3 |
| Q0CH0_FDTX29 | input | TCELL14:IMUX_A2 |
| Q0CH0_FDTX3 | input | TCELL15:IMUX_A4 |
| Q0CH0_FDTX30 | input | TCELL14:IMUX_A1 |
| Q0CH0_FDTX31 | input | TCELL14:IMUX_A0 |
| Q0CH0_FDTX32 | input | TCELL13:IMUX_D5 |
| Q0CH0_FDTX33 | input | TCELL13:IMUX_D4 |
| Q0CH0_FDTX34 | input | TCELL13:IMUX_D3 |
| Q0CH0_FDTX35 | input | TCELL13:IMUX_D2 |
| Q0CH0_FDTX36 | input | TCELL13:IMUX_D1 |
| Q0CH0_FDTX37 | input | TCELL13:IMUX_D0 |
| Q0CH0_FDTX38 | input | TCELL13:IMUX_C5 |
| Q0CH0_FDTX39 | input | TCELL13:IMUX_C4 |
| Q0CH0_FDTX4 | input | TCELL15:IMUX_A3 |
| Q0CH0_FDTX40 | input | TCELL13:IMUX_C3 |
| Q0CH0_FDTX41 | input | TCELL13:IMUX_C2 |
| Q0CH0_FDTX42 | input | TCELL13:IMUX_C1 |
| Q0CH0_FDTX43 | input | TCELL13:IMUX_C0 |
| Q0CH0_FDTX44 | input | TCELL13:IMUX_B5 |
| Q0CH0_FDTX45 | input | TCELL13:IMUX_B4 |
| Q0CH0_FDTX46 | input | TCELL13:IMUX_B3 |
| Q0CH0_FDTX47 | input | TCELL13:IMUX_B2 |
| Q0CH0_FDTX48 | input | TCELL13:IMUX_B1 |
| Q0CH0_FDTX49 | input | TCELL13:IMUX_B0 |
| Q0CH0_FDTX5 | input | TCELL15:IMUX_A2 |
| Q0CH0_FDTX6 | input | TCELL15:IMUX_A1 |
| Q0CH0_FDTX7 | input | TCELL15:IMUX_A0 |
| Q0CH0_FDTX8 | input | TCELL14:IMUX_D5 |
| Q0CH0_FDTX9 | input | TCELL14:IMUX_D4 |
| Q0CH0_FIRCLK | input | TCELL10:IMUX_CLK0_DELAY |
| Q0CH0_FIREFRXCLK | input | TCELL8:IMUX_CLK0_DELAY |
| Q0CH0_FITCLK | input | TCELL12:IMUX_CLK0_DELAY |
| Q0CH0_FITMRSTARTCLK | input | TCELL1:IMUX_CLK1_DELAY |
| Q0CH0_FITMRSTOPCLK | input | TCELL3:IMUX_CLK1_DELAY |
| Q0CH0_FSCCOVERRUN | output | TCELL2:OUT_Q0 |
| Q0CH0_FSCCUNDERRUN | output | TCELL2:OUT_F4 |
| Q0CH0_FSDFEVLD | output | TCELL5:OUT_Q3 |
| Q0CH0_FSLSM | output | TCELL2:OUT_F0 |
| Q0CH0_FSPCIECON | output | TCELL1:OUT_Q0 |
| Q0CH0_FSPCIEDONE | output | TCELL1:OUT_F4 |
| Q0CH0_FSRCDONE | output | TCELL4:OUT_F3 |
| Q0CH0_FSRLOL | output | TCELL2:OUT_Q4 |
| Q0CH0_FSRLOS | output | TCELL1:OUT_Q4 |
| Q0CH0_FSSKPADDED | output | TCELL3:OUT_F6 |
| Q0CH0_FSSKPDELETED | output | TCELL3:OUT_Q2 |
| Q0CH1_FCALIGNEN | input | TCELL0:IMUX_B3 |
| Q0CH1_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A1 |
| Q0CH1_FCDFERDEN | input | TCELL7:IMUX_CE1 |
| Q0CH1_FCDFEUPD | input | TCELL8:IMUX_CE1 |
| Q0CH1_FCLDRTXEN | input | TCELL0:IMUX_A3 |
| Q0CH1_FCLSMEN | input | TCELL15:IMUX_D3 |
| Q0CH1_FCPCIEDETEN | input | TCELL15:IMUX_B3 |
| Q0CH1_FCPCSRXRST | input | TCELL12:IMUX_LSR1 |
| Q0CH1_FCPCSTXRST | input | TCELL10:IMUX_LSR1 |
| Q0CH1_FCPIPEPHYRESETN | input | TCELL7:IMUX_LSR1 |
| Q0CH1_FCPLLLOL | input | TCELL16:IMUX_A5 |
| Q0CH1_FCRATE0 | input | TCELL1:IMUX_B3 |
| Q0CH1_FCRATE1 | input | TCELL1:IMUX_B2 |
| Q0CH1_FCRATE2 | input | TCELL1:IMUX_B1 |
| Q0CH1_FCRRST | input | TCELL14:IMUX_LSR1 |
| Q0CH1_FCRXPOLARITY | input | TCELL15:IMUX_C1 |
| Q0CH1_FCRXPWRUP | input | TCELL0:IMUX_D4 |
| Q0CH1_FCTMRSTART | input | TCELL4:IMUX_A1 |
| Q0CH1_FCTMRSTOP | input | TCELL4:IMUX_A5 |
| Q0CH1_FCTRST | input | TCELL16:IMUX_LSR1 |
| Q0CH1_FCTXMARGIN0 | input | TCELL16:IMUX_C5 |
| Q0CH1_FCTXMARGIN1 | input | TCELL16:IMUX_C4 |
| Q0CH1_FCTXMARGIN2 | input | TCELL16:IMUX_C3 |
| Q0CH1_FCTXPWRUP | input | TCELL0:IMUX_C4 |
| Q0CH1_FCWORDALGNEN | input | TCELL15:IMUX_C5 |
| Q0CH1_FDLDRRX | output | TCELL3:OUT_F3 |
| Q0CH1_FDLDRTX | input | TCELL16:IMUX_B3 |
| Q0CH1_FDRX0 | output | TCELL14:OUT_Q7 |
| Q0CH1_FDRX1 | output | TCELL14:OUT_Q6 |
| Q0CH1_FDRX10 | output | TCELL14:OUT_F5 |
| Q0CH1_FDRX11 | output | TCELL14:OUT_F4 |
| Q0CH1_FDRX12 | output | TCELL14:OUT_F3 |
| Q0CH1_FDRX13 | output | TCELL14:OUT_F2 |
| Q0CH1_FDRX14 | output | TCELL14:OUT_F1 |
| Q0CH1_FDRX15 | output | TCELL14:OUT_F0 |
| Q0CH1_FDRX16 | output | TCELL13:OUT_Q7 |
| Q0CH1_FDRX17 | output | TCELL13:OUT_Q6 |
| Q0CH1_FDRX18 | output | TCELL13:OUT_Q5 |
| Q0CH1_FDRX19 | output | TCELL13:OUT_Q4 |
| Q0CH1_FDRX2 | output | TCELL14:OUT_Q5 |
| Q0CH1_FDRX20 | output | TCELL13:OUT_Q3 |
| Q0CH1_FDRX21 | output | TCELL13:OUT_Q2 |
| Q0CH1_FDRX22 | output | TCELL13:OUT_Q1 |
| Q0CH1_FDRX23 | output | TCELL13:OUT_Q0 |
| Q0CH1_FDRX24 | output | TCELL13:OUT_F7 |
| Q0CH1_FDRX25 | output | TCELL13:OUT_F6 |
| Q0CH1_FDRX26 | output | TCELL13:OUT_F5 |
| Q0CH1_FDRX27 | output | TCELL13:OUT_F4 |
| Q0CH1_FDRX28 | output | TCELL13:OUT_F3 |
| Q0CH1_FDRX29 | output | TCELL13:OUT_F2 |
| Q0CH1_FDRX3 | output | TCELL14:OUT_Q4 |
| Q0CH1_FDRX30 | output | TCELL13:OUT_F1 |
| Q0CH1_FDRX31 | output | TCELL13:OUT_F0 |
| Q0CH1_FDRX32 | output | TCELL12:OUT_Q7 |
| Q0CH1_FDRX33 | output | TCELL12:OUT_Q6 |
| Q0CH1_FDRX34 | output | TCELL12:OUT_Q5 |
| Q0CH1_FDRX35 | output | TCELL12:OUT_Q4 |
| Q0CH1_FDRX36 | output | TCELL12:OUT_Q3 |
| Q0CH1_FDRX37 | output | TCELL12:OUT_Q2 |
| Q0CH1_FDRX38 | output | TCELL12:OUT_Q1 |
| Q0CH1_FDRX39 | output | TCELL12:OUT_Q0 |
| Q0CH1_FDRX4 | output | TCELL14:OUT_Q3 |
| Q0CH1_FDRX40 | output | TCELL12:OUT_F7 |
| Q0CH1_FDRX41 | output | TCELL12:OUT_F6 |
| Q0CH1_FDRX42 | output | TCELL12:OUT_F5 |
| Q0CH1_FDRX43 | output | TCELL12:OUT_F4 |
| Q0CH1_FDRX44 | output | TCELL12:OUT_F3 |
| Q0CH1_FDRX45 | output | TCELL12:OUT_F2 |
| Q0CH1_FDRX46 | output | TCELL12:OUT_F1 |
| Q0CH1_FDRX47 | output | TCELL12:OUT_F0 |
| Q0CH1_FDRX5 | output | TCELL14:OUT_Q2 |
| Q0CH1_FDRX6 | output | TCELL14:OUT_Q1 |
| Q0CH1_FDRX7 | output | TCELL14:OUT_Q0 |
| Q0CH1_FDRX8 | output | TCELL14:OUT_F7 |
| Q0CH1_FDRX9 | output | TCELL14:OUT_F6 |
| Q0CH1_FDTX0 | input | TCELL13:IMUX_A5 |
| Q0CH1_FDTX1 | input | TCELL13:IMUX_A4 |
| Q0CH1_FDTX10 | input | TCELL12:IMUX_D1 |
| Q0CH1_FDTX11 | input | TCELL12:IMUX_D0 |
| Q0CH1_FDTX12 | input | TCELL12:IMUX_C5 |
| Q0CH1_FDTX13 | input | TCELL12:IMUX_C4 |
| Q0CH1_FDTX14 | input | TCELL12:IMUX_C3 |
| Q0CH1_FDTX15 | input | TCELL12:IMUX_C2 |
| Q0CH1_FDTX16 | input | TCELL12:IMUX_C1 |
| Q0CH1_FDTX17 | input | TCELL12:IMUX_C0 |
| Q0CH1_FDTX18 | input | TCELL12:IMUX_B5 |
| Q0CH1_FDTX19 | input | TCELL12:IMUX_B4 |
| Q0CH1_FDTX2 | input | TCELL13:IMUX_A3 |
| Q0CH1_FDTX20 | input | TCELL12:IMUX_B3 |
| Q0CH1_FDTX21 | input | TCELL12:IMUX_B2 |
| Q0CH1_FDTX22 | input | TCELL12:IMUX_B1 |
| Q0CH1_FDTX23 | input | TCELL12:IMUX_B0 |
| Q0CH1_FDTX24 | input | TCELL12:IMUX_A5 |
| Q0CH1_FDTX25 | input | TCELL12:IMUX_A4 |
| Q0CH1_FDTX26 | input | TCELL12:IMUX_A3 |
| Q0CH1_FDTX27 | input | TCELL12:IMUX_A2 |
| Q0CH1_FDTX28 | input | TCELL12:IMUX_A1 |
| Q0CH1_FDTX29 | input | TCELL12:IMUX_A0 |
| Q0CH1_FDTX3 | input | TCELL13:IMUX_A2 |
| Q0CH1_FDTX30 | input | TCELL11:IMUX_D5 |
| Q0CH1_FDTX31 | input | TCELL11:IMUX_D4 |
| Q0CH1_FDTX32 | input | TCELL11:IMUX_D3 |
| Q0CH1_FDTX33 | input | TCELL11:IMUX_D2 |
| Q0CH1_FDTX34 | input | TCELL11:IMUX_D1 |
| Q0CH1_FDTX35 | input | TCELL11:IMUX_D0 |
| Q0CH1_FDTX36 | input | TCELL11:IMUX_C5 |
| Q0CH1_FDTX37 | input | TCELL11:IMUX_C4 |
| Q0CH1_FDTX38 | input | TCELL11:IMUX_C3 |
| Q0CH1_FDTX39 | input | TCELL11:IMUX_C2 |
| Q0CH1_FDTX4 | input | TCELL13:IMUX_A1 |
| Q0CH1_FDTX40 | input | TCELL11:IMUX_C1 |
| Q0CH1_FDTX41 | input | TCELL11:IMUX_C0 |
| Q0CH1_FDTX42 | input | TCELL11:IMUX_B5 |
| Q0CH1_FDTX43 | input | TCELL11:IMUX_B4 |
| Q0CH1_FDTX44 | input | TCELL11:IMUX_B3 |
| Q0CH1_FDTX45 | input | TCELL11:IMUX_B2 |
| Q0CH1_FDTX46 | input | TCELL11:IMUX_B1 |
| Q0CH1_FDTX47 | input | TCELL11:IMUX_B0 |
| Q0CH1_FDTX48 | input | TCELL11:IMUX_A5 |
| Q0CH1_FDTX49 | input | TCELL11:IMUX_A4 |
| Q0CH1_FDTX5 | input | TCELL13:IMUX_A0 |
| Q0CH1_FDTX6 | input | TCELL12:IMUX_D5 |
| Q0CH1_FDTX7 | input | TCELL12:IMUX_D4 |
| Q0CH1_FDTX8 | input | TCELL12:IMUX_D3 |
| Q0CH1_FDTX9 | input | TCELL12:IMUX_D2 |
| Q0CH1_FIRCLK | input | TCELL10:IMUX_CLK1_DELAY |
| Q0CH1_FIREFRXCLK | input | TCELL8:IMUX_CLK1_DELAY |
| Q0CH1_FITCLK | input | TCELL12:IMUX_CLK1_DELAY |
| Q0CH1_FITMRSTARTCLK | input | TCELL2:IMUX_CLK0_DELAY |
| Q0CH1_FITMRSTOPCLK | input | TCELL4:IMUX_CLK0_DELAY |
| Q0CH1_FSCCOVERRUN | output | TCELL2:OUT_Q1 |
| Q0CH1_FSCCUNDERRUN | output | TCELL2:OUT_F5 |
| Q0CH1_FSDFEVLD | output | TCELL5:OUT_Q4 |
| Q0CH1_FSLSM | output | TCELL2:OUT_F1 |
| Q0CH1_FSPCIECON | output | TCELL1:OUT_Q1 |
| Q0CH1_FSPCIEDONE | output | TCELL1:OUT_F5 |
| Q0CH1_FSRCDONE | output | TCELL4:OUT_F4 |
| Q0CH1_FSRLOL | output | TCELL2:OUT_Q5 |
| Q0CH1_FSRLOS | output | TCELL1:OUT_Q5 |
| Q0CH1_FSSKPADDED | output | TCELL3:OUT_F7 |
| Q0CH1_FSSKPDELETED | output | TCELL3:OUT_Q3 |
| Q0CH2_FCALIGNEN | input | TCELL0:IMUX_B4 |
| Q0CH2_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A2 |
| Q0CH2_FCDFERDEN | input | TCELL7:IMUX_CE2 |
| Q0CH2_FCDFEUPD | input | TCELL8:IMUX_CE2 |
| Q0CH2_FCLDRTXEN | input | TCELL0:IMUX_A4 |
| Q0CH2_FCLSMEN | input | TCELL15:IMUX_D4 |
| Q0CH2_FCPCIEDETEN | input | TCELL15:IMUX_B4 |
| Q0CH2_FCPCSRXRST | input | TCELL13:IMUX_LSR0 |
| Q0CH2_FCPCSTXRST | input | TCELL11:IMUX_LSR0 |
| Q0CH2_FCPIPEPHYRESETN | input | TCELL8:IMUX_LSR0 |
| Q0CH2_FCPLLLOL | input | TCELL16:IMUX_B0 |
| Q0CH2_FCRATE0 | input | TCELL1:IMUX_C0 |
| Q0CH2_FCRATE1 | input | TCELL1:IMUX_B5 |
| Q0CH2_FCRATE2 | input | TCELL1:IMUX_B4 |
| Q0CH2_FCRRST | input | TCELL15:IMUX_LSR0 |
| Q0CH2_FCRXPOLARITY | input | TCELL15:IMUX_C2 |
| Q0CH2_FCRXPWRUP | input | TCELL0:IMUX_D5 |
| Q0CH2_FCTMRSTART | input | TCELL4:IMUX_A2 |
| Q0CH2_FCTMRSTOP | input | TCELL4:IMUX_B0 |
| Q0CH2_FCTRST | input | TCELL1:IMUX_LSR0 |
| Q0CH2_FCTXMARGIN0 | input | TCELL16:IMUX_D2 |
| Q0CH2_FCTXMARGIN1 | input | TCELL16:IMUX_D1 |
| Q0CH2_FCTXMARGIN2 | input | TCELL16:IMUX_D0 |
| Q0CH2_FCTXPWRUP | input | TCELL0:IMUX_C5 |
| Q0CH2_FCWORDALGNEN | input | TCELL15:IMUX_D0 |
| Q0CH2_FDLDRRX | output | TCELL3:OUT_F4 |
| Q0CH2_FDLDRTX | input | TCELL16:IMUX_B4 |
| Q0CH2_FDRX0 | output | TCELL11:OUT_Q7 |
| Q0CH2_FDRX1 | output | TCELL11:OUT_Q6 |
| Q0CH2_FDRX10 | output | TCELL11:OUT_F5 |
| Q0CH2_FDRX11 | output | TCELL11:OUT_F4 |
| Q0CH2_FDRX12 | output | TCELL11:OUT_F3 |
| Q0CH2_FDRX13 | output | TCELL11:OUT_F2 |
| Q0CH2_FDRX14 | output | TCELL11:OUT_F1 |
| Q0CH2_FDRX15 | output | TCELL11:OUT_F0 |
| Q0CH2_FDRX16 | output | TCELL10:OUT_Q7 |
| Q0CH2_FDRX17 | output | TCELL10:OUT_Q6 |
| Q0CH2_FDRX18 | output | TCELL10:OUT_Q5 |
| Q0CH2_FDRX19 | output | TCELL10:OUT_Q4 |
| Q0CH2_FDRX2 | output | TCELL11:OUT_Q5 |
| Q0CH2_FDRX20 | output | TCELL10:OUT_Q3 |
| Q0CH2_FDRX21 | output | TCELL10:OUT_Q2 |
| Q0CH2_FDRX22 | output | TCELL10:OUT_Q1 |
| Q0CH2_FDRX23 | output | TCELL10:OUT_Q0 |
| Q0CH2_FDRX24 | output | TCELL10:OUT_F7 |
| Q0CH2_FDRX25 | output | TCELL10:OUT_F6 |
| Q0CH2_FDRX26 | output | TCELL10:OUT_F5 |
| Q0CH2_FDRX27 | output | TCELL10:OUT_F4 |
| Q0CH2_FDRX28 | output | TCELL10:OUT_F3 |
| Q0CH2_FDRX29 | output | TCELL10:OUT_F2 |
| Q0CH2_FDRX3 | output | TCELL11:OUT_Q4 |
| Q0CH2_FDRX30 | output | TCELL10:OUT_F1 |
| Q0CH2_FDRX31 | output | TCELL10:OUT_F0 |
| Q0CH2_FDRX32 | output | TCELL9:OUT_Q7 |
| Q0CH2_FDRX33 | output | TCELL9:OUT_Q6 |
| Q0CH2_FDRX34 | output | TCELL9:OUT_Q5 |
| Q0CH2_FDRX35 | output | TCELL9:OUT_Q4 |
| Q0CH2_FDRX36 | output | TCELL9:OUT_Q3 |
| Q0CH2_FDRX37 | output | TCELL9:OUT_Q2 |
| Q0CH2_FDRX38 | output | TCELL9:OUT_Q1 |
| Q0CH2_FDRX39 | output | TCELL9:OUT_Q0 |
| Q0CH2_FDRX4 | output | TCELL11:OUT_Q3 |
| Q0CH2_FDRX40 | output | TCELL9:OUT_F7 |
| Q0CH2_FDRX41 | output | TCELL9:OUT_F6 |
| Q0CH2_FDRX42 | output | TCELL9:OUT_F5 |
| Q0CH2_FDRX43 | output | TCELL9:OUT_F4 |
| Q0CH2_FDRX44 | output | TCELL9:OUT_F3 |
| Q0CH2_FDRX45 | output | TCELL9:OUT_F2 |
| Q0CH2_FDRX46 | output | TCELL9:OUT_F1 |
| Q0CH2_FDRX47 | output | TCELL9:OUT_F0 |
| Q0CH2_FDRX5 | output | TCELL11:OUT_Q2 |
| Q0CH2_FDRX6 | output | TCELL11:OUT_Q1 |
| Q0CH2_FDRX7 | output | TCELL11:OUT_Q0 |
| Q0CH2_FDRX8 | output | TCELL11:OUT_F7 |
| Q0CH2_FDRX9 | output | TCELL11:OUT_F6 |
| Q0CH2_FDTX0 | input | TCELL11:IMUX_A3 |
| Q0CH2_FDTX1 | input | TCELL11:IMUX_A2 |
| Q0CH2_FDTX10 | input | TCELL10:IMUX_C5 |
| Q0CH2_FDTX11 | input | TCELL10:IMUX_C4 |
| Q0CH2_FDTX12 | input | TCELL10:IMUX_C3 |
| Q0CH2_FDTX13 | input | TCELL10:IMUX_C2 |
| Q0CH2_FDTX14 | input | TCELL10:IMUX_C1 |
| Q0CH2_FDTX15 | input | TCELL10:IMUX_C0 |
| Q0CH2_FDTX16 | input | TCELL10:IMUX_B5 |
| Q0CH2_FDTX17 | input | TCELL10:IMUX_B4 |
| Q0CH2_FDTX18 | input | TCELL10:IMUX_B3 |
| Q0CH2_FDTX19 | input | TCELL10:IMUX_B2 |
| Q0CH2_FDTX2 | input | TCELL11:IMUX_A1 |
| Q0CH2_FDTX20 | input | TCELL10:IMUX_B1 |
| Q0CH2_FDTX21 | input | TCELL10:IMUX_B0 |
| Q0CH2_FDTX22 | input | TCELL10:IMUX_A5 |
| Q0CH2_FDTX23 | input | TCELL10:IMUX_A4 |
| Q0CH2_FDTX24 | input | TCELL10:IMUX_A3 |
| Q0CH2_FDTX25 | input | TCELL10:IMUX_A2 |
| Q0CH2_FDTX26 | input | TCELL10:IMUX_A1 |
| Q0CH2_FDTX27 | input | TCELL10:IMUX_A0 |
| Q0CH2_FDTX28 | input | TCELL9:IMUX_D5 |
| Q0CH2_FDTX29 | input | TCELL9:IMUX_D4 |
| Q0CH2_FDTX3 | input | TCELL11:IMUX_A0 |
| Q0CH2_FDTX30 | input | TCELL9:IMUX_D3 |
| Q0CH2_FDTX31 | input | TCELL9:IMUX_D2 |
| Q0CH2_FDTX32 | input | TCELL9:IMUX_D1 |
| Q0CH2_FDTX33 | input | TCELL9:IMUX_D0 |
| Q0CH2_FDTX34 | input | TCELL9:IMUX_C5 |
| Q0CH2_FDTX35 | input | TCELL9:IMUX_C4 |
| Q0CH2_FDTX36 | input | TCELL9:IMUX_C3 |
| Q0CH2_FDTX37 | input | TCELL9:IMUX_C2 |
| Q0CH2_FDTX38 | input | TCELL9:IMUX_C1 |
| Q0CH2_FDTX39 | input | TCELL9:IMUX_C0 |
| Q0CH2_FDTX4 | input | TCELL10:IMUX_D5 |
| Q0CH2_FDTX40 | input | TCELL9:IMUX_B5 |
| Q0CH2_FDTX41 | input | TCELL9:IMUX_B4 |
| Q0CH2_FDTX42 | input | TCELL9:IMUX_B3 |
| Q0CH2_FDTX43 | input | TCELL9:IMUX_B2 |
| Q0CH2_FDTX44 | input | TCELL9:IMUX_B1 |
| Q0CH2_FDTX45 | input | TCELL9:IMUX_B0 |
| Q0CH2_FDTX46 | input | TCELL9:IMUX_A5 |
| Q0CH2_FDTX47 | input | TCELL9:IMUX_A4 |
| Q0CH2_FDTX48 | input | TCELL9:IMUX_A3 |
| Q0CH2_FDTX49 | input | TCELL9:IMUX_A2 |
| Q0CH2_FDTX5 | input | TCELL10:IMUX_D4 |
| Q0CH2_FDTX6 | input | TCELL10:IMUX_D3 |
| Q0CH2_FDTX7 | input | TCELL10:IMUX_D2 |
| Q0CH2_FDTX8 | input | TCELL10:IMUX_D1 |
| Q0CH2_FDTX9 | input | TCELL10:IMUX_D0 |
| Q0CH2_FIRCLK | input | TCELL11:IMUX_CLK0_DELAY |
| Q0CH2_FIREFRXCLK | input | TCELL9:IMUX_CLK0_DELAY |
| Q0CH2_FITCLK | input | TCELL13:IMUX_CLK0_DELAY |
| Q0CH2_FITMRSTARTCLK | input | TCELL2:IMUX_CLK1_DELAY |
| Q0CH2_FITMRSTOPCLK | input | TCELL4:IMUX_CLK1_DELAY |
| Q0CH2_FSCCOVERRUN | output | TCELL2:OUT_Q2 |
| Q0CH2_FSCCUNDERRUN | output | TCELL2:OUT_F6 |
| Q0CH2_FSDFEVLD | output | TCELL5:OUT_Q5 |
| Q0CH2_FSLSM | output | TCELL2:OUT_F2 |
| Q0CH2_FSPCIECON | output | TCELL1:OUT_Q2 |
| Q0CH2_FSPCIEDONE | output | TCELL1:OUT_F6 |
| Q0CH2_FSRCDONE | output | TCELL4:OUT_F5 |
| Q0CH2_FSRLOL | output | TCELL2:OUT_Q6 |
| Q0CH2_FSRLOS | output | TCELL1:OUT_Q6 |
| Q0CH2_FSSKPADDED | output | TCELL3:OUT_Q0 |
| Q0CH2_FSSKPDELETED | output | TCELL3:OUT_Q4 |
| Q0CH3_FCALIGNEN | input | TCELL0:IMUX_B5 |
| Q0CH3_FCCDRFORCEDLOCK | input | TCELL16:IMUX_A3 |
| Q0CH3_FCDFERDEN | input | TCELL7:IMUX_CE3 |
| Q0CH3_FCDFEUPD | input | TCELL8:IMUX_CE3 |
| Q0CH3_FCLDRTXEN | input | TCELL0:IMUX_A5 |
| Q0CH3_FCLSMEN | input | TCELL15:IMUX_D5 |
| Q0CH3_FCPCIEDETEN | input | TCELL15:IMUX_B5 |
| Q0CH3_FCPCSRXRST | input | TCELL13:IMUX_LSR1 |
| Q0CH3_FCPCSTXRST | input | TCELL11:IMUX_LSR1 |
| Q0CH3_FCPIPEPHYRESETN | input | TCELL8:IMUX_LSR1 |
| Q0CH3_FCPLLLOL | input | TCELL16:IMUX_B1 |
| Q0CH3_FCRATE0 | input | TCELL1:IMUX_C3 |
| Q0CH3_FCRATE1 | input | TCELL1:IMUX_C2 |
| Q0CH3_FCRATE2 | input | TCELL1:IMUX_C1 |
| Q0CH3_FCRRST | input | TCELL15:IMUX_LSR1 |
| Q0CH3_FCRXPOLARITY | input | TCELL15:IMUX_C3 |
| Q0CH3_FCRXPWRUP | input | TCELL1:IMUX_A0 |
| Q0CH3_FCTMRSTART | input | TCELL4:IMUX_A3 |
| Q0CH3_FCTMRSTOP | input | TCELL4:IMUX_B1 |
| Q0CH3_FCTRST | input | TCELL1:IMUX_LSR1 |
| Q0CH3_FCTXMARGIN0 | input | TCELL16:IMUX_D5 |
| Q0CH3_FCTXMARGIN1 | input | TCELL16:IMUX_D4 |
| Q0CH3_FCTXMARGIN2 | input | TCELL16:IMUX_D3 |
| Q0CH3_FCTXPWRUP | input | TCELL0:IMUX_D2 |
| Q0CH3_FCWORDALGNEN | input | TCELL15:IMUX_D1 |
| Q0CH3_FDLDRRX | output | TCELL3:OUT_F5 |
| Q0CH3_FDLDRTX | input | TCELL16:IMUX_B5 |
| Q0CH3_FDRX0 | output | TCELL8:OUT_Q7 |
| Q0CH3_FDRX1 | output | TCELL8:OUT_Q6 |
| Q0CH3_FDRX10 | output | TCELL8:OUT_F5 |
| Q0CH3_FDRX11 | output | TCELL8:OUT_F4 |
| Q0CH3_FDRX12 | output | TCELL8:OUT_F3 |
| Q0CH3_FDRX13 | output | TCELL8:OUT_F2 |
| Q0CH3_FDRX14 | output | TCELL8:OUT_F1 |
| Q0CH3_FDRX15 | output | TCELL8:OUT_F0 |
| Q0CH3_FDRX16 | output | TCELL7:OUT_Q7 |
| Q0CH3_FDRX17 | output | TCELL7:OUT_Q6 |
| Q0CH3_FDRX18 | output | TCELL7:OUT_Q5 |
| Q0CH3_FDRX19 | output | TCELL7:OUT_Q4 |
| Q0CH3_FDRX2 | output | TCELL8:OUT_Q5 |
| Q0CH3_FDRX20 | output | TCELL7:OUT_Q3 |
| Q0CH3_FDRX21 | output | TCELL7:OUT_Q2 |
| Q0CH3_FDRX22 | output | TCELL7:OUT_Q1 |
| Q0CH3_FDRX23 | output | TCELL7:OUT_Q0 |
| Q0CH3_FDRX24 | output | TCELL7:OUT_F7 |
| Q0CH3_FDRX25 | output | TCELL7:OUT_F6 |
| Q0CH3_FDRX26 | output | TCELL7:OUT_F5 |
| Q0CH3_FDRX27 | output | TCELL7:OUT_F4 |
| Q0CH3_FDRX28 | output | TCELL7:OUT_F3 |
| Q0CH3_FDRX29 | output | TCELL7:OUT_F2 |
| Q0CH3_FDRX3 | output | TCELL8:OUT_Q4 |
| Q0CH3_FDRX30 | output | TCELL7:OUT_F1 |
| Q0CH3_FDRX31 | output | TCELL7:OUT_F0 |
| Q0CH3_FDRX32 | output | TCELL1:OUT_F3 |
| Q0CH3_FDRX33 | output | TCELL1:OUT_F2 |
| Q0CH3_FDRX34 | output | TCELL1:OUT_F1 |
| Q0CH3_FDRX35 | output | TCELL1:OUT_F0 |
| Q0CH3_FDRX36 | output | TCELL0:OUT_Q7 |
| Q0CH3_FDRX37 | output | TCELL0:OUT_Q6 |
| Q0CH3_FDRX38 | output | TCELL0:OUT_Q5 |
| Q0CH3_FDRX39 | output | TCELL0:OUT_Q4 |
| Q0CH3_FDRX4 | output | TCELL8:OUT_Q3 |
| Q0CH3_FDRX40 | output | TCELL0:OUT_Q3 |
| Q0CH3_FDRX41 | output | TCELL0:OUT_Q2 |
| Q0CH3_FDRX42 | output | TCELL0:OUT_F7 |
| Q0CH3_FDRX43 | output | TCELL0:OUT_F6 |
| Q0CH3_FDRX44 | output | TCELL0:OUT_F5 |
| Q0CH3_FDRX45 | output | TCELL0:OUT_F4 |
| Q0CH3_FDRX46 | output | TCELL0:OUT_F3 |
| Q0CH3_FDRX47 | output | TCELL0:OUT_F2 |
| Q0CH3_FDRX5 | output | TCELL8:OUT_Q2 |
| Q0CH3_FDRX6 | output | TCELL8:OUT_Q1 |
| Q0CH3_FDRX7 | output | TCELL8:OUT_Q0 |
| Q0CH3_FDRX8 | output | TCELL8:OUT_F7 |
| Q0CH3_FDRX9 | output | TCELL8:OUT_F6 |
| Q0CH3_FDTX0 | input | TCELL9:IMUX_A1 |
| Q0CH3_FDTX1 | input | TCELL9:IMUX_A0 |
| Q0CH3_FDTX10 | input | TCELL8:IMUX_C3 |
| Q0CH3_FDTX11 | input | TCELL8:IMUX_C2 |
| Q0CH3_FDTX12 | input | TCELL8:IMUX_C1 |
| Q0CH3_FDTX13 | input | TCELL8:IMUX_C0 |
| Q0CH3_FDTX14 | input | TCELL8:IMUX_B5 |
| Q0CH3_FDTX15 | input | TCELL8:IMUX_B4 |
| Q0CH3_FDTX16 | input | TCELL8:IMUX_B3 |
| Q0CH3_FDTX17 | input | TCELL8:IMUX_B2 |
| Q0CH3_FDTX18 | input | TCELL8:IMUX_B1 |
| Q0CH3_FDTX19 | input | TCELL8:IMUX_B0 |
| Q0CH3_FDTX2 | input | TCELL8:IMUX_D5 |
| Q0CH3_FDTX20 | input | TCELL8:IMUX_A5 |
| Q0CH3_FDTX21 | input | TCELL8:IMUX_A4 |
| Q0CH3_FDTX22 | input | TCELL8:IMUX_A3 |
| Q0CH3_FDTX23 | input | TCELL8:IMUX_A2 |
| Q0CH3_FDTX24 | input | TCELL8:IMUX_A1 |
| Q0CH3_FDTX25 | input | TCELL8:IMUX_A0 |
| Q0CH3_FDTX26 | input | TCELL7:IMUX_D5 |
| Q0CH3_FDTX27 | input | TCELL7:IMUX_D4 |
| Q0CH3_FDTX28 | input | TCELL7:IMUX_D3 |
| Q0CH3_FDTX29 | input | TCELL7:IMUX_D2 |
| Q0CH3_FDTX3 | input | TCELL8:IMUX_D4 |
| Q0CH3_FDTX30 | input | TCELL7:IMUX_D1 |
| Q0CH3_FDTX31 | input | TCELL7:IMUX_D0 |
| Q0CH3_FDTX32 | input | TCELL7:IMUX_C5 |
| Q0CH3_FDTX33 | input | TCELL7:IMUX_C4 |
| Q0CH3_FDTX34 | input | TCELL7:IMUX_C3 |
| Q0CH3_FDTX35 | input | TCELL7:IMUX_C2 |
| Q0CH3_FDTX36 | input | TCELL7:IMUX_C1 |
| Q0CH3_FDTX37 | input | TCELL7:IMUX_C0 |
| Q0CH3_FDTX38 | input | TCELL7:IMUX_B5 |
| Q0CH3_FDTX39 | input | TCELL7:IMUX_B4 |
| Q0CH3_FDTX4 | input | TCELL8:IMUX_D3 |
| Q0CH3_FDTX40 | input | TCELL7:IMUX_B3 |
| Q0CH3_FDTX41 | input | TCELL7:IMUX_B2 |
| Q0CH3_FDTX42 | input | TCELL7:IMUX_B1 |
| Q0CH3_FDTX43 | input | TCELL7:IMUX_B0 |
| Q0CH3_FDTX44 | input | TCELL7:IMUX_A5 |
| Q0CH3_FDTX45 | input | TCELL7:IMUX_A4 |
| Q0CH3_FDTX46 | input | TCELL7:IMUX_A3 |
| Q0CH3_FDTX47 | input | TCELL7:IMUX_A2 |
| Q0CH3_FDTX48 | input | TCELL7:IMUX_A1 |
| Q0CH3_FDTX49 | input | TCELL7:IMUX_A0 |
| Q0CH3_FDTX5 | input | TCELL8:IMUX_D2 |
| Q0CH3_FDTX6 | input | TCELL8:IMUX_D1 |
| Q0CH3_FDTX7 | input | TCELL8:IMUX_D0 |
| Q0CH3_FDTX8 | input | TCELL8:IMUX_C5 |
| Q0CH3_FDTX9 | input | TCELL8:IMUX_C4 |
| Q0CH3_FIRCLK | input | TCELL11:IMUX_CLK1_DELAY |
| Q0CH3_FIREFRXCLK | input | TCELL9:IMUX_CLK1_DELAY |
| Q0CH3_FITCLK | input | TCELL13:IMUX_CLK1_DELAY |
| Q0CH3_FITMRSTARTCLK | input | TCELL3:IMUX_CLK0_DELAY |
| Q0CH3_FITMRSTOPCLK | input | TCELL5:IMUX_CLK0_DELAY |
| Q0CH3_FSCCOVERRUN | output | TCELL2:OUT_Q3 |
| Q0CH3_FSCCUNDERRUN | output | TCELL2:OUT_F7 |
| Q0CH3_FSDFEVLD | output | TCELL5:OUT_Q6 |
| Q0CH3_FSLSM | output | TCELL2:OUT_F3 |
| Q0CH3_FSPCIECON | output | TCELL1:OUT_Q3 |
| Q0CH3_FSPCIEDONE | output | TCELL1:OUT_F7 |
| Q0CH3_FSRCDONE | output | TCELL4:OUT_F6 |
| Q0CH3_FSRLOL | output | TCELL2:OUT_Q7 |
| Q0CH3_FSRLOS | output | TCELL1:OUT_Q7 |
| Q0CH3_FSSKPADDED | output | TCELL3:OUT_Q1 |
| Q0CH3_FSSKPDELETED | output | TCELL3:OUT_Q5 |
| Q0D0_FCDERST | input | TCELL9:IMUX_LSR0 |
| Q0D0_FSDE | output | TCELL3:OUT_Q6 |
| Q0D0_FSDM | output | TCELL4:OUT_F0 |
| Q0D1_FCDERST | input | TCELL9:IMUX_LSR1 |
| Q0D1_FSDE | output | TCELL3:OUT_Q7 |
| Q0D1_FSDM | output | TCELL4:OUT_F1 |
| Q0P_CORERRIN | input | TCELL48:IMUX_A3 |
| Q0P_CORERROUT | output | TCELL43:OUT_F5 |
| Q0P_DBGDATOUT0 | output | TCELL45:OUT_F4 |
| Q0P_DBGDATOUT1 | output | TCELL45:OUT_F7 |
| Q0P_DBGDATOUT10 | output | TCELL45:OUT_Q4 |
| Q0P_DBGDATOUT11 | output | TCELL45:OUT_Q2 |
| Q0P_DBGDATOUT12 | output | TCELL44:OUT_Q6 |
| Q0P_DBGDATOUT13 | output | TCELL45:OUT_F6 |
| Q0P_DBGDATOUT14 | output | TCELL45:OUT_F1 |
| Q0P_DBGDATOUT15 | output | TCELL45:OUT_Q5 |
| Q0P_DBGDATOUT2 | output | TCELL45:OUT_F5 |
| Q0P_DBGDATOUT3 | output | TCELL45:OUT_Q1 |
| Q0P_DBGDATOUT4 | output | TCELL45:OUT_F2 |
| Q0P_DBGDATOUT5 | output | TCELL44:OUT_Q1 |
| Q0P_DBGDATOUT6 | output | TCELL44:OUT_Q7 |
| Q0P_DBGDATOUT7 | output | TCELL44:OUT_Q3 |
| Q0P_DBGDATOUT8 | output | TCELL44:OUT_Q4 |
| Q0P_DBGDATOUT9 | output | TCELL45:OUT_F3 |
| Q0P_FTLERROUT | output | TCELL42:OUT_Q4 |
| Q0P_FUNCPWRSTATE0 | output | TCELL43:OUT_F3 |
| Q0P_FUNCPWRSTATE1 | output | TCELL43:OUT_F1 |
| Q0P_FUNCPWRSTATE2 | output | TCELL43:OUT_Q0 |
| Q0P_FUNCSTS0 | output | TCELL43:OUT_Q3 |
| Q0P_FUNCSTS1 | output | TCELL43:OUT_F6 |
| Q0P_FUNCSTS2 | output | TCELL42:OUT_Q7 |
| Q0P_FUNCSTS3 | output | TCELL43:OUT_Q7 |
| Q0P_HALMSTACK | output | TCELL43:OUT_Q4 |
| Q0P_HALMSTCOMPDES0 | output | TCELL37:OUT_F1 |
| Q0P_HALMSTCOMPDES1 | output | TCELL37:OUT_F4 |
| Q0P_HALMSTCOMPDES10 | output | TCELL41:OUT_F2 |
| Q0P_HALMSTCOMPDES100 | output | TCELL37:OUT_F7 |
| Q0P_HALMSTCOMPDES101 | output | TCELL33:OUT_Q3 |
| Q0P_HALMSTCOMPDES102 | output | TCELL33:OUT_Q2 |
| Q0P_HALMSTCOMPDES103 | output | TCELL33:OUT_Q4 |
| Q0P_HALMSTCOMPDES104 | output | TCELL33:OUT_Q1 |
| Q0P_HALMSTCOMPDES105 | output | TCELL34:OUT_F1 |
| Q0P_HALMSTCOMPDES106 | output | TCELL34:OUT_F4 |
| Q0P_HALMSTCOMPDES107 | output | TCELL33:OUT_F2 |
| Q0P_HALMSTCOMPDES108 | output | TCELL33:OUT_F0 |
| Q0P_HALMSTCOMPDES109 | output | TCELL32:OUT_Q6 |
| Q0P_HALMSTCOMPDES11 | output | TCELL38:OUT_Q0 |
| Q0P_HALMSTCOMPDES110 | output | TCELL33:OUT_F1 |
| Q0P_HALMSTCOMPDES111 | output | TCELL33:OUT_F5 |
| Q0P_HALMSTCOMPDES112 | output | TCELL32:OUT_Q7 |
| Q0P_HALMSTCOMPDES113 | output | TCELL32:OUT_Q3 |
| Q0P_HALMSTCOMPDES114 | output | TCELL32:OUT_Q2 |
| Q0P_HALMSTCOMPDES115 | output | TCELL32:OUT_Q0 |
| Q0P_HALMSTCOMPDES116 | output | TCELL32:OUT_F7 |
| Q0P_HALMSTCOMPDES117 | output | TCELL32:OUT_Q1 |
| Q0P_HALMSTCOMPDES118 | output | TCELL32:OUT_Q4 |
| Q0P_HALMSTCOMPDES119 | output | TCELL33:OUT_F7 |
| Q0P_HALMSTCOMPDES12 | output | TCELL41:OUT_F6 |
| Q0P_HALMSTCOMPDES120 | output | TCELL36:OUT_F5 |
| Q0P_HALMSTCOMPDES121 | output | TCELL39:OUT_F1 |
| Q0P_HALMSTCOMPDES122 | output | TCELL38:OUT_Q5 |
| Q0P_HALMSTCOMPDES123 | output | TCELL38:OUT_F6 |
| Q0P_HALMSTCOMPDES124 | output | TCELL45:OUT_Q0 |
| Q0P_HALMSTCOMPDES125 | output | TCELL33:OUT_F4 |
| Q0P_HALMSTCOMPDES126 | output | TCELL33:OUT_F3 |
| Q0P_HALMSTCOMPDES127 | output | TCELL33:OUT_F6 |
| Q0P_HALMSTCOMPDES13 | output | TCELL39:OUT_Q7 |
| Q0P_HALMSTCOMPDES14 | output | TCELL38:OUT_Q7 |
| Q0P_HALMSTCOMPDES15 | output | TCELL39:OUT_Q6 |
| Q0P_HALMSTCOMPDES16 | output | TCELL41:OUT_Q0 |
| Q0P_HALMSTCOMPDES17 | output | TCELL40:OUT_F1 |
| Q0P_HALMSTCOMPDES18 | output | TCELL42:OUT_Q2 |
| Q0P_HALMSTCOMPDES19 | output | TCELL41:OUT_Q5 |
| Q0P_HALMSTCOMPDES2 | output | TCELL37:OUT_Q0 |
| Q0P_HALMSTCOMPDES20 | output | TCELL40:OUT_Q2 |
| Q0P_HALMSTCOMPDES21 | output | TCELL42:OUT_Q3 |
| Q0P_HALMSTCOMPDES22 | output | TCELL41:OUT_Q4 |
| Q0P_HALMSTCOMPDES23 | output | TCELL40:OUT_Q5 |
| Q0P_HALMSTCOMPDES24 | output | TCELL42:OUT_F7 |
| Q0P_HALMSTCOMPDES25 | output | TCELL42:OUT_F6 |
| Q0P_HALMSTCOMPDES26 | output | TCELL42:OUT_F3 |
| Q0P_HALMSTCOMPDES27 | output | TCELL42:OUT_F5 |
| Q0P_HALMSTCOMPDES28 | output | TCELL42:OUT_F2 |
| Q0P_HALMSTCOMPDES29 | output | TCELL41:OUT_F5 |
| Q0P_HALMSTCOMPDES3 | output | TCELL38:OUT_Q1 |
| Q0P_HALMSTCOMPDES30 | output | TCELL37:OUT_Q5 |
| Q0P_HALMSTCOMPDES31 | output | TCELL40:OUT_F0 |
| Q0P_HALMSTCOMPDES32 | output | TCELL38:OUT_F3 |
| Q0P_HALMSTCOMPDES33 | output | TCELL38:OUT_F7 |
| Q0P_HALMSTCOMPDES34 | output | TCELL38:OUT_Q3 |
| Q0P_HALMSTCOMPDES35 | output | TCELL39:OUT_Q3 |
| Q0P_HALMSTCOMPDES36 | output | TCELL39:OUT_Q1 |
| Q0P_HALMSTCOMPDES37 | output | TCELL38:OUT_F5 |
| Q0P_HALMSTCOMPDES38 | output | TCELL37:OUT_Q7 |
| Q0P_HALMSTCOMPDES39 | output | TCELL41:OUT_Q6 |
| Q0P_HALMSTCOMPDES4 | output | TCELL38:OUT_Q6 |
| Q0P_HALMSTCOMPDES40 | output | TCELL40:OUT_Q1 |
| Q0P_HALMSTCOMPDES41 | output | TCELL41:OUT_F7 |
| Q0P_HALMSTCOMPDES42 | output | TCELL41:OUT_Q3 |
| Q0P_HALMSTCOMPDES43 | output | TCELL41:OUT_F3 |
| Q0P_HALMSTCOMPDES44 | output | TCELL40:OUT_Q3 |
| Q0P_HALMSTCOMPDES45 | output | TCELL40:OUT_F7 |
| Q0P_HALMSTCOMPDES46 | output | TCELL40:OUT_F6 |
| Q0P_HALMSTCOMPDES47 | output | TCELL39:OUT_Q2 |
| Q0P_HALMSTCOMPDES48 | output | TCELL38:OUT_Q4 |
| Q0P_HALMSTCOMPDES49 | output | TCELL40:OUT_F4 |
| Q0P_HALMSTCOMPDES5 | output | TCELL38:OUT_Q2 |
| Q0P_HALMSTCOMPDES50 | output | TCELL39:OUT_F6 |
| Q0P_HALMSTCOMPDES51 | output | TCELL39:OUT_F7 |
| Q0P_HALMSTCOMPDES52 | output | TCELL41:OUT_F0 |
| Q0P_HALMSTCOMPDES53 | output | TCELL40:OUT_F3 |
| Q0P_HALMSTCOMPDES54 | output | TCELL40:OUT_Q6 |
| Q0P_HALMSTCOMPDES55 | output | TCELL38:OUT_F4 |
| Q0P_HALMSTCOMPDES56 | output | TCELL40:OUT_Q7 |
| Q0P_HALMSTCOMPDES57 | output | TCELL41:OUT_Q2 |
| Q0P_HALMSTCOMPDES58 | output | TCELL40:OUT_Q0 |
| Q0P_HALMSTCOMPDES59 | output | TCELL39:OUT_Q0 |
| Q0P_HALMSTCOMPDES6 | output | TCELL39:OUT_F0 |
| Q0P_HALMSTCOMPDES60 | output | TCELL39:OUT_F3 |
| Q0P_HALMSTCOMPDES61 | output | TCELL40:OUT_F5 |
| Q0P_HALMSTCOMPDES62 | output | TCELL41:OUT_Q1 |
| Q0P_HALMSTCOMPDES63 | output | TCELL39:OUT_F2 |
| Q0P_HALMSTCOMPDES64 | output | TCELL34:OUT_Q7 |
| Q0P_HALMSTCOMPDES65 | output | TCELL35:OUT_F3 |
| Q0P_HALMSTCOMPDES66 | output | TCELL34:OUT_Q4 |
| Q0P_HALMSTCOMPDES67 | output | TCELL33:OUT_Q6 |
| Q0P_HALMSTCOMPDES68 | output | TCELL34:OUT_Q1 |
| Q0P_HALMSTCOMPDES69 | output | TCELL35:OUT_F2 |
| Q0P_HALMSTCOMPDES7 | output | TCELL41:OUT_F4 |
| Q0P_HALMSTCOMPDES70 | output | TCELL34:OUT_F2 |
| Q0P_HALMSTCOMPDES71 | output | TCELL34:OUT_F7 |
| Q0P_HALMSTCOMPDES72 | output | TCELL33:OUT_Q7 |
| Q0P_HALMSTCOMPDES73 | output | TCELL34:OUT_F6 |
| Q0P_HALMSTCOMPDES74 | output | TCELL34:OUT_F3 |
| Q0P_HALMSTCOMPDES75 | output | TCELL34:OUT_F0 |
| Q0P_HALMSTCOMPDES76 | output | TCELL33:OUT_Q5 |
| Q0P_HALMSTCOMPDES77 | output | TCELL35:OUT_Q0 |
| Q0P_HALMSTCOMPDES78 | output | TCELL35:OUT_Q2 |
| Q0P_HALMSTCOMPDES79 | output | TCELL33:OUT_Q0 |
| Q0P_HALMSTCOMPDES8 | output | TCELL40:OUT_Q4 |
| Q0P_HALMSTCOMPDES80 | output | TCELL37:OUT_F6 |
| Q0P_HALMSTCOMPDES81 | output | TCELL37:OUT_Q3 |
| Q0P_HALMSTCOMPDES82 | output | TCELL38:OUT_F2 |
| Q0P_HALMSTCOMPDES83 | output | TCELL37:OUT_F2 |
| Q0P_HALMSTCOMPDES84 | output | TCELL36:OUT_F6 |
| Q0P_HALMSTCOMPDES85 | output | TCELL36:OUT_F4 |
| Q0P_HALMSTCOMPDES86 | output | TCELL36:OUT_Q2 |
| Q0P_HALMSTCOMPDES87 | output | TCELL36:OUT_F7 |
| Q0P_HALMSTCOMPDES88 | output | TCELL35:OUT_F7 |
| Q0P_HALMSTCOMPDES89 | output | TCELL35:OUT_F6 |
| Q0P_HALMSTCOMPDES9 | output | TCELL41:OUT_F1 |
| Q0P_HALMSTCOMPDES90 | output | TCELL34:OUT_Q5 |
| Q0P_HALMSTCOMPDES91 | output | TCELL34:OUT_Q2 |
| Q0P_HALMSTCOMPDES92 | output | TCELL35:OUT_F1 |
| Q0P_HALMSTCOMPDES93 | output | TCELL34:OUT_Q3 |
| Q0P_HALMSTCOMPDES94 | output | TCELL35:OUT_F0 |
| Q0P_HALMSTCOMPDES95 | output | TCELL35:OUT_F4 |
| Q0P_HALMSTCOMPDES96 | output | TCELL37:OUT_Q6 |
| Q0P_HALMSTCOMPDES97 | output | TCELL38:OUT_F0 |
| Q0P_HALMSTCOMPDES98 | output | TCELL38:OUT_F1 |
| Q0P_HALMSTCOMPDES99 | output | TCELL37:OUT_Q4 |
| Q0P_HALMSTCOMPEOP | output | TCELL37:OUT_F3 |
| Q0P_HALMSTCOMPRDY | input | TCELL47:IMUX_A2 |
| Q0P_HALMSTCOMPSOP | output | TCELL36:OUT_Q7 |
| Q0P_HALMSTCOMPVLD | output | TCELL36:OUT_Q6 |
| Q0P_HALMSTRBVLD0 | output | TCELL37:OUT_F0 |
| Q0P_HALMSTRBVLD1 | output | TCELL36:OUT_Q3 |
| Q0P_HALMSTRBVLD2 | output | TCELL37:OUT_Q2 |
| Q0P_HALMSTRBVLD3 | output | TCELL36:OUT_F3 |
| Q0P_HALMSTRBVLD4 | output | TCELL36:OUT_F2 |
| Q0P_HALMSTRBVLD5 | output | TCELL37:OUT_F5 |
| Q0P_HALMSTRBVLD6 | output | TCELL36:OUT_Q5 |
| Q0P_HALMSTRBVLD7 | output | TCELL36:OUT_Q4 |
| Q0P_HALMSTREJ | output | TCELL43:OUT_Q1 |
| Q0P_HALMSTREQ | input | TCELL43:IMUX_A5 |
| Q0P_HALMSTREQATTR0 | input | TCELL47:IMUX_A0 |
| Q0P_HALMSTREQATTR1 | input | TCELL47:IMUX_A1 |
| Q0P_HALMSTREQATTR2 | input | TCELL48:IMUX_A1 |
| Q0P_HALMSTREQDES0 | input | TCELL46:IMUX_B0 |
| Q0P_HALMSTREQDES1 | input | TCELL45:IMUX_C1 |
| Q0P_HALMSTREQDES10 | input | TCELL45:IMUX_C2 |
| Q0P_HALMSTREQDES100 | input | TCELL41:IMUX_C5 |
| Q0P_HALMSTREQDES101 | input | TCELL41:IMUX_C4 |
| Q0P_HALMSTREQDES102 | input | TCELL41:IMUX_B5 |
| Q0P_HALMSTREQDES103 | input | TCELL41:IMUX_B4 |
| Q0P_HALMSTREQDES104 | input | TCELL41:IMUX_B3 |
| Q0P_HALMSTREQDES105 | input | TCELL41:IMUX_B2 |
| Q0P_HALMSTREQDES106 | input | TCELL41:IMUX_B1 |
| Q0P_HALMSTREQDES107 | input | TCELL41:IMUX_C1 |
| Q0P_HALMSTREQDES108 | input | TCELL41:IMUX_A5 |
| Q0P_HALMSTREQDES109 | input | TCELL41:IMUX_A4 |
| Q0P_HALMSTREQDES11 | input | TCELL45:IMUX_C3 |
| Q0P_HALMSTREQDES110 | input | TCELL41:IMUX_C3 |
| Q0P_HALMSTREQDES111 | input | TCELL41:IMUX_A3 |
| Q0P_HALMSTREQDES112 | input | TCELL41:IMUX_A2 |
| Q0P_HALMSTREQDES113 | input | TCELL41:IMUX_A1 |
| Q0P_HALMSTREQDES114 | input | TCELL41:IMUX_B0 |
| Q0P_HALMSTREQDES115 | input | TCELL41:IMUX_C2 |
| Q0P_HALMSTREQDES116 | input | TCELL41:IMUX_A0 |
| Q0P_HALMSTREQDES117 | input | TCELL40:IMUX_D5 |
| Q0P_HALMSTREQDES118 | input | TCELL40:IMUX_D4 |
| Q0P_HALMSTREQDES119 | input | TCELL40:IMUX_D3 |
| Q0P_HALMSTREQDES12 | input | TCELL45:IMUX_B4 |
| Q0P_HALMSTREQDES120 | input | TCELL40:IMUX_D2 |
| Q0P_HALMSTREQDES121 | input | TCELL40:IMUX_D0 |
| Q0P_HALMSTREQDES122 | input | TCELL40:IMUX_C5 |
| Q0P_HALMSTREQDES123 | input | TCELL40:IMUX_C3 |
| Q0P_HALMSTREQDES124 | input | TCELL40:IMUX_C2 |
| Q0P_HALMSTREQDES125 | input | TCELL40:IMUX_C4 |
| Q0P_HALMSTREQDES126 | input | TCELL41:IMUX_C0 |
| Q0P_HALMSTREQDES127 | input | TCELL43:IMUX_A4 |
| Q0P_HALMSTREQDES13 | input | TCELL46:IMUX_B3 |
| Q0P_HALMSTREQDES14 | input | TCELL46:IMUX_B2 |
| Q0P_HALMSTREQDES15 | input | TCELL46:IMUX_A0 |
| Q0P_HALMSTREQDES16 | input | TCELL45:IMUX_C4 |
| Q0P_HALMSTREQDES17 | input | TCELL45:IMUX_B1 |
| Q0P_HALMSTREQDES18 | input | TCELL45:IMUX_D2 |
| Q0P_HALMSTREQDES19 | input | TCELL45:IMUX_A4 |
| Q0P_HALMSTREQDES2 | input | TCELL45:IMUX_D5 |
| Q0P_HALMSTREQDES20 | input | TCELL45:IMUX_A1 |
| Q0P_HALMSTREQDES21 | input | TCELL45:IMUX_B2 |
| Q0P_HALMSTREQDES22 | input | TCELL45:IMUX_B3 |
| Q0P_HALMSTREQDES23 | input | TCELL44:IMUX_D3 |
| Q0P_HALMSTREQDES24 | input | TCELL46:IMUX_D2 |
| Q0P_HALMSTREQDES25 | input | TCELL46:IMUX_C3 |
| Q0P_HALMSTREQDES26 | input | TCELL46:IMUX_D4 |
| Q0P_HALMSTREQDES27 | input | TCELL46:IMUX_D1 |
| Q0P_HALMSTREQDES28 | input | TCELL46:IMUX_C4 |
| Q0P_HALMSTREQDES29 | input | TCELL46:IMUX_D0 |
| Q0P_HALMSTREQDES3 | input | TCELL45:IMUX_D4 |
| Q0P_HALMSTREQDES30 | input | TCELL46:IMUX_C5 |
| Q0P_HALMSTREQDES31 | input | TCELL46:IMUX_B1 |
| Q0P_HALMSTREQDES32 | input | TCELL46:IMUX_A3 |
| Q0P_HALMSTREQDES33 | input | TCELL46:IMUX_A1 |
| Q0P_HALMSTREQDES34 | input | TCELL45:IMUX_C0 |
| Q0P_HALMSTREQDES35 | input | TCELL45:IMUX_C5 |
| Q0P_HALMSTREQDES36 | input | TCELL45:IMUX_A2 |
| Q0P_HALMSTREQDES37 | input | TCELL44:IMUX_D4 |
| Q0P_HALMSTREQDES38 | input | TCELL45:IMUX_A0 |
| Q0P_HALMSTREQDES39 | input | TCELL44:IMUX_D2 |
| Q0P_HALMSTREQDES4 | input | TCELL45:IMUX_D3 |
| Q0P_HALMSTREQDES40 | input | TCELL44:IMUX_D0 |
| Q0P_HALMSTREQDES41 | input | TCELL44:IMUX_D5 |
| Q0P_HALMSTREQDES42 | input | TCELL44:IMUX_C4 |
| Q0P_HALMSTREQDES43 | input | TCELL44:IMUX_C3 |
| Q0P_HALMSTREQDES44 | input | TCELL44:IMUX_C5 |
| Q0P_HALMSTREQDES45 | input | TCELL44:IMUX_C2 |
| Q0P_HALMSTREQDES46 | input | TCELL44:IMUX_B2 |
| Q0P_HALMSTREQDES47 | input | TCELL44:IMUX_B3 |
| Q0P_HALMSTREQDES48 | input | TCELL44:IMUX_C1 |
| Q0P_HALMSTREQDES49 | input | TCELL44:IMUX_C0 |
| Q0P_HALMSTREQDES5 | input | TCELL45:IMUX_D1 |
| Q0P_HALMSTREQDES50 | input | TCELL44:IMUX_B1 |
| Q0P_HALMSTREQDES51 | input | TCELL44:IMUX_B4 |
| Q0P_HALMSTREQDES52 | input | TCELL44:IMUX_B5 |
| Q0P_HALMSTREQDES53 | input | TCELL44:IMUX_B0 |
| Q0P_HALMSTREQDES54 | input | TCELL44:IMUX_A3 |
| Q0P_HALMSTREQDES55 | input | TCELL44:IMUX_A4 |
| Q0P_HALMSTREQDES56 | input | TCELL44:IMUX_A1 |
| Q0P_HALMSTREQDES57 | input | TCELL43:IMUX_D0 |
| Q0P_HALMSTREQDES58 | input | TCELL43:IMUX_D1 |
| Q0P_HALMSTREQDES59 | input | TCELL44:IMUX_A0 |
| Q0P_HALMSTREQDES6 | input | TCELL45:IMUX_D0 |
| Q0P_HALMSTREQDES60 | input | TCELL43:IMUX_D2 |
| Q0P_HALMSTREQDES61 | input | TCELL43:IMUX_D3 |
| Q0P_HALMSTREQDES62 | input | TCELL43:IMUX_C4 |
| Q0P_HALMSTREQDES63 | input | TCELL43:IMUX_C3 |
| Q0P_HALMSTREQDES64 | input | TCELL43:IMUX_C0 |
| Q0P_HALMSTREQDES65 | input | TCELL43:IMUX_C1 |
| Q0P_HALMSTREQDES66 | input | TCELL43:IMUX_C5 |
| Q0P_HALMSTREQDES67 | input | TCELL44:IMUX_A5 |
| Q0P_HALMSTREQDES68 | input | TCELL43:IMUX_D5 |
| Q0P_HALMSTREQDES69 | input | TCELL43:IMUX_D4 |
| Q0P_HALMSTREQDES7 | input | TCELL44:IMUX_D1 |
| Q0P_HALMSTREQDES70 | input | TCELL43:IMUX_B3 |
| Q0P_HALMSTREQDES71 | input | TCELL43:IMUX_B0 |
| Q0P_HALMSTREQDES72 | input | TCELL43:IMUX_A3 |
| Q0P_HALMSTREQDES73 | input | TCELL44:IMUX_A2 |
| Q0P_HALMSTREQDES74 | input | TCELL43:IMUX_A2 |
| Q0P_HALMSTREQDES75 | input | TCELL43:IMUX_A1 |
| Q0P_HALMSTREQDES76 | input | TCELL43:IMUX_B5 |
| Q0P_HALMSTREQDES77 | input | TCELL43:IMUX_B1 |
| Q0P_HALMSTREQDES78 | input | TCELL43:IMUX_C2 |
| Q0P_HALMSTREQDES79 | input | TCELL42:IMUX_D5 |
| Q0P_HALMSTREQDES8 | input | TCELL45:IMUX_B0 |
| Q0P_HALMSTREQDES80 | input | TCELL43:IMUX_B2 |
| Q0P_HALMSTREQDES81 | input | TCELL42:IMUX_D4 |
| Q0P_HALMSTREQDES82 | input | TCELL42:IMUX_D3 |
| Q0P_HALMSTREQDES83 | input | TCELL42:IMUX_D2 |
| Q0P_HALMSTREQDES84 | input | TCELL42:IMUX_C2 |
| Q0P_HALMSTREQDES85 | input | TCELL42:IMUX_B5 |
| Q0P_HALMSTREQDES86 | input | TCELL47:IMUX_A4 |
| Q0P_HALMSTREQDES87 | input | TCELL42:IMUX_B4 |
| Q0P_HALMSTREQDES88 | input | TCELL42:IMUX_B3 |
| Q0P_HALMSTREQDES89 | input | TCELL42:IMUX_B2 |
| Q0P_HALMSTREQDES9 | input | TCELL45:IMUX_A3 |
| Q0P_HALMSTREQDES90 | input | TCELL42:IMUX_A5 |
| Q0P_HALMSTREQDES91 | input | TCELL42:IMUX_A4 |
| Q0P_HALMSTREQDES92 | input | TCELL42:IMUX_A3 |
| Q0P_HALMSTREQDES93 | input | TCELL42:IMUX_A2 |
| Q0P_HALMSTREQDES94 | input | TCELL41:IMUX_D5 |
| Q0P_HALMSTREQDES95 | input | TCELL41:IMUX_D4 |
| Q0P_HALMSTREQDES96 | input | TCELL41:IMUX_D3 |
| Q0P_HALMSTREQDES97 | input | TCELL41:IMUX_D2 |
| Q0P_HALMSTREQDES98 | input | TCELL41:IMUX_D1 |
| Q0P_HALMSTREQDES99 | input | TCELL41:IMUX_D0 |
| Q0P_HALMSTREQTPHPRESENT | input | TCELL49:IMUX_C5 |
| Q0P_HALMSTREQTPHSTTAG0 | input | TCELL50:IMUX_C2 |
| Q0P_HALMSTREQTPHSTTAG1 | input | TCELL50:IMUX_A5 |
| Q0P_HALMSTREQTPHSTTAG2 | input | TCELL50:IMUX_A3 |
| Q0P_HALMSTREQTPHSTTAG3 | input | TCELL50:IMUX_B5 |
| Q0P_HALMSTREQTPHSTTAG4 | input | TCELL50:IMUX_A2 |
| Q0P_HALMSTREQTPHSTTAG5 | input | TCELL50:IMUX_C3 |
| Q0P_HALMSTREQTPHSTTAG6 | input | TCELL50:IMUX_B1 |
| Q0P_HALMSTREQTPHSTTAG7 | input | TCELL50:IMUX_B3 |
| Q0P_HALMSTREQTPHTYPE0 | input | TCELL49:IMUX_D4 |
| Q0P_HALMSTREQTPHTYPE1 | input | TCELL49:IMUX_D2 |
| Q0P_HALMSTRERR | output | TCELL46:OUT_F4 |
| Q0P_HALMSTTAG0 | output | TCELL44:OUT_F6 |
| Q0P_HALMSTTAG1 | output | TCELL44:OUT_F3 |
| Q0P_HALMSTTAG2 | output | TCELL44:OUT_F1 |
| Q0P_HALMSTTAG3 | output | TCELL44:OUT_F4 |
| Q0P_HALMSTTAG4 | output | TCELL44:OUT_F5 |
| Q0P_HALMSTWBVLD0 | input | TCELL46:IMUX_A4 |
| Q0P_HALMSTWBVLD1 | input | TCELL45:IMUX_A5 |
| Q0P_HALMSTWBVLD2 | input | TCELL45:IMUX_B5 |
| Q0P_HALMSTWBVLD3 | input | TCELL46:IMUX_C1 |
| Q0P_HALMSTWBVLD4 | input | TCELL46:IMUX_C2 |
| Q0P_HALMSTWBVLD5 | input | TCELL46:IMUX_D3 |
| Q0P_HALMSTWBVLD6 | input | TCELL46:IMUX_B5 |
| Q0P_HALMSTWBVLD7 | input | TCELL46:IMUX_C0 |
| Q0P_HALMSTWDATVLD | input | TCELL46:IMUX_A5 |
| Q0P_HALMSTWEOP | input | TCELL46:IMUX_A2 |
| Q0P_HALMSTWERR | input | TCELL46:IMUX_B4 |
| Q0P_HALMSTWRDY | output | TCELL32:OUT_F0 |
| Q0P_HALTGTACK | input | TCELL40:IMUX_B5 |
| Q0P_HALTGTCAREQDES0 | input | TCELL40:IMUX_C1 |
| Q0P_HALTGTCAREQDES1 | input | TCELL40:IMUX_B4 |
| Q0P_HALTGTCAREQDES10 | input | TCELL40:IMUX_A1 |
| Q0P_HALTGTCAREQDES100 | input | TCELL37:IMUX_D1 |
| Q0P_HALTGTCAREQDES101 | input | TCELL38:IMUX_A1 |
| Q0P_HALTGTCAREQDES102 | input | TCELL38:IMUX_C1 |
| Q0P_HALTGTCAREQDES103 | input | TCELL38:IMUX_C2 |
| Q0P_HALTGTCAREQDES104 | input | TCELL35:IMUX_B4 |
| Q0P_HALTGTCAREQDES105 | input | TCELL35:IMUX_B3 |
| Q0P_HALTGTCAREQDES106 | input | TCELL35:IMUX_B2 |
| Q0P_HALTGTCAREQDES107 | input | TCELL48:IMUX_A0 |
| Q0P_HALTGTCAREQDES108 | input | TCELL47:IMUX_A5 |
| Q0P_HALTGTCAREQDES109 | input | TCELL47:IMUX_D5 |
| Q0P_HALTGTCAREQDES11 | input | TCELL40:IMUX_A0 |
| Q0P_HALTGTCAREQDES110 | input | TCELL47:IMUX_B0 |
| Q0P_HALTGTCAREQDES111 | input | TCELL47:IMUX_D4 |
| Q0P_HALTGTCAREQDES112 | input | TCELL47:IMUX_B1 |
| Q0P_HALTGTCAREQDES113 | input | TCELL47:IMUX_B2 |
| Q0P_HALTGTCAREQDES114 | input | TCELL47:IMUX_D3 |
| Q0P_HALTGTCAREQDES115 | input | TCELL47:IMUX_D2 |
| Q0P_HALTGTCAREQDES116 | input | TCELL47:IMUX_B3 |
| Q0P_HALTGTCAREQDES117 | input | TCELL47:IMUX_D1 |
| Q0P_HALTGTCAREQDES118 | input | TCELL47:IMUX_B4 |
| Q0P_HALTGTCAREQDES119 | input | TCELL47:IMUX_D0 |
| Q0P_HALTGTCAREQDES12 | input | TCELL39:IMUX_D3 |
| Q0P_HALTGTCAREQDES120 | input | TCELL40:IMUX_D1 |
| Q0P_HALTGTCAREQDES121 | input | TCELL35:IMUX_D5 |
| Q0P_HALTGTCAREQDES122 | input | TCELL47:IMUX_C5 |
| Q0P_HALTGTCAREQDES123 | input | TCELL47:IMUX_C4 |
| Q0P_HALTGTCAREQDES124 | input | TCELL47:IMUX_B5 |
| Q0P_HALTGTCAREQDES125 | input | TCELL47:IMUX_C3 |
| Q0P_HALTGTCAREQDES126 | input | TCELL47:IMUX_C0 |
| Q0P_HALTGTCAREQDES127 | input | TCELL47:IMUX_C2 |
| Q0P_HALTGTCAREQDES13 | input | TCELL39:IMUX_D2 |
| Q0P_HALTGTCAREQDES14 | input | TCELL39:IMUX_D1 |
| Q0P_HALTGTCAREQDES15 | input | TCELL39:IMUX_D0 |
| Q0P_HALTGTCAREQDES16 | input | TCELL39:IMUX_C3 |
| Q0P_HALTGTCAREQDES17 | input | TCELL39:IMUX_C2 |
| Q0P_HALTGTCAREQDES18 | input | TCELL39:IMUX_C1 |
| Q0P_HALTGTCAREQDES19 | input | TCELL39:IMUX_C0 |
| Q0P_HALTGTCAREQDES2 | input | TCELL40:IMUX_B3 |
| Q0P_HALTGTCAREQDES20 | input | TCELL39:IMUX_B3 |
| Q0P_HALTGTCAREQDES21 | input | TCELL39:IMUX_B2 |
| Q0P_HALTGTCAREQDES22 | input | TCELL39:IMUX_B1 |
| Q0P_HALTGTCAREQDES23 | input | TCELL39:IMUX_B0 |
| Q0P_HALTGTCAREQDES24 | input | TCELL39:IMUX_A3 |
| Q0P_HALTGTCAREQDES25 | input | TCELL39:IMUX_A2 |
| Q0P_HALTGTCAREQDES26 | input | TCELL39:IMUX_A1 |
| Q0P_HALTGTCAREQDES27 | input | TCELL39:IMUX_A0 |
| Q0P_HALTGTCAREQDES28 | input | TCELL38:IMUX_D5 |
| Q0P_HALTGTCAREQDES29 | input | TCELL38:IMUX_D4 |
| Q0P_HALTGTCAREQDES3 | input | TCELL40:IMUX_B2 |
| Q0P_HALTGTCAREQDES30 | input | TCELL38:IMUX_D3 |
| Q0P_HALTGTCAREQDES31 | input | TCELL38:IMUX_D2 |
| Q0P_HALTGTCAREQDES32 | input | TCELL38:IMUX_D1 |
| Q0P_HALTGTCAREQDES33 | input | TCELL38:IMUX_D0 |
| Q0P_HALTGTCAREQDES34 | input | TCELL38:IMUX_C5 |
| Q0P_HALTGTCAREQDES35 | input | TCELL38:IMUX_C4 |
| Q0P_HALTGTCAREQDES36 | input | TCELL38:IMUX_C3 |
| Q0P_HALTGTCAREQDES37 | input | TCELL38:IMUX_C0 |
| Q0P_HALTGTCAREQDES38 | input | TCELL38:IMUX_B5 |
| Q0P_HALTGTCAREQDES39 | input | TCELL38:IMUX_B4 |
| Q0P_HALTGTCAREQDES4 | input | TCELL40:IMUX_B1 |
| Q0P_HALTGTCAREQDES40 | input | TCELL38:IMUX_B3 |
| Q0P_HALTGTCAREQDES41 | input | TCELL38:IMUX_B2 |
| Q0P_HALTGTCAREQDES42 | input | TCELL38:IMUX_B1 |
| Q0P_HALTGTCAREQDES43 | input | TCELL38:IMUX_B0 |
| Q0P_HALTGTCAREQDES44 | input | TCELL38:IMUX_A5 |
| Q0P_HALTGTCAREQDES45 | input | TCELL38:IMUX_A4 |
| Q0P_HALTGTCAREQDES46 | input | TCELL38:IMUX_A3 |
| Q0P_HALTGTCAREQDES47 | input | TCELL38:IMUX_A2 |
| Q0P_HALTGTCAREQDES48 | input | TCELL37:IMUX_D5 |
| Q0P_HALTGTCAREQDES49 | input | TCELL37:IMUX_D4 |
| Q0P_HALTGTCAREQDES5 | input | TCELL40:IMUX_B0 |
| Q0P_HALTGTCAREQDES50 | input | TCELL37:IMUX_D3 |
| Q0P_HALTGTCAREQDES51 | input | TCELL37:IMUX_D2 |
| Q0P_HALTGTCAREQDES52 | input | TCELL37:IMUX_D0 |
| Q0P_HALTGTCAREQDES53 | input | TCELL37:IMUX_C5 |
| Q0P_HALTGTCAREQDES54 | input | TCELL37:IMUX_C4 |
| Q0P_HALTGTCAREQDES55 | input | TCELL37:IMUX_C3 |
| Q0P_HALTGTCAREQDES56 | input | TCELL37:IMUX_C2 |
| Q0P_HALTGTCAREQDES57 | input | TCELL37:IMUX_C1 |
| Q0P_HALTGTCAREQDES58 | input | TCELL37:IMUX_C0 |
| Q0P_HALTGTCAREQDES59 | input | TCELL37:IMUX_B5 |
| Q0P_HALTGTCAREQDES6 | input | TCELL40:IMUX_A5 |
| Q0P_HALTGTCAREQDES60 | input | TCELL37:IMUX_B3 |
| Q0P_HALTGTCAREQDES61 | input | TCELL37:IMUX_B2 |
| Q0P_HALTGTCAREQDES62 | input | TCELL37:IMUX_B0 |
| Q0P_HALTGTCAREQDES63 | input | TCELL37:IMUX_A5 |
| Q0P_HALTGTCAREQDES64 | input | TCELL37:IMUX_A4 |
| Q0P_HALTGTCAREQDES65 | input | TCELL37:IMUX_A3 |
| Q0P_HALTGTCAREQDES66 | input | TCELL37:IMUX_A2 |
| Q0P_HALTGTCAREQDES67 | input | TCELL37:IMUX_A1 |
| Q0P_HALTGTCAREQDES68 | input | TCELL36:IMUX_D5 |
| Q0P_HALTGTCAREQDES69 | input | TCELL36:IMUX_D4 |
| Q0P_HALTGTCAREQDES7 | input | TCELL40:IMUX_A4 |
| Q0P_HALTGTCAREQDES70 | input | TCELL36:IMUX_D3 |
| Q0P_HALTGTCAREQDES71 | input | TCELL36:IMUX_D2 |
| Q0P_HALTGTCAREQDES72 | input | TCELL36:IMUX_C5 |
| Q0P_HALTGTCAREQDES73 | input | TCELL36:IMUX_C4 |
| Q0P_HALTGTCAREQDES74 | input | TCELL36:IMUX_B5 |
| Q0P_HALTGTCAREQDES75 | input | TCELL36:IMUX_B4 |
| Q0P_HALTGTCAREQDES76 | input | TCELL36:IMUX_B3 |
| Q0P_HALTGTCAREQDES77 | input | TCELL36:IMUX_B2 |
| Q0P_HALTGTCAREQDES78 | input | TCELL36:IMUX_A5 |
| Q0P_HALTGTCAREQDES79 | input | TCELL36:IMUX_A4 |
| Q0P_HALTGTCAREQDES8 | input | TCELL40:IMUX_A3 |
| Q0P_HALTGTCAREQDES80 | input | TCELL36:IMUX_A3 |
| Q0P_HALTGTCAREQDES81 | input | TCELL38:IMUX_A0 |
| Q0P_HALTGTCAREQDES82 | input | TCELL37:IMUX_A0 |
| Q0P_HALTGTCAREQDES83 | input | TCELL37:IMUX_B1 |
| Q0P_HALTGTCAREQDES84 | input | TCELL36:IMUX_A2 |
| Q0P_HALTGTCAREQDES85 | input | TCELL35:IMUX_D4 |
| Q0P_HALTGTCAREQDES86 | input | TCELL36:IMUX_C3 |
| Q0P_HALTGTCAREQDES87 | input | TCELL35:IMUX_D3 |
| Q0P_HALTGTCAREQDES88 | input | TCELL35:IMUX_D2 |
| Q0P_HALTGTCAREQDES89 | input | TCELL35:IMUX_D1 |
| Q0P_HALTGTCAREQDES9 | input | TCELL40:IMUX_A2 |
| Q0P_HALTGTCAREQDES90 | input | TCELL35:IMUX_D0 |
| Q0P_HALTGTCAREQDES91 | input | TCELL35:IMUX_C5 |
| Q0P_HALTGTCAREQDES92 | input | TCELL35:IMUX_C4 |
| Q0P_HALTGTCAREQDES93 | input | TCELL35:IMUX_C3 |
| Q0P_HALTGTCAREQDES94 | input | TCELL35:IMUX_C2 |
| Q0P_HALTGTCAREQDES95 | input | TCELL37:IMUX_B4 |
| Q0P_HALTGTCAREQDES96 | input | TCELL35:IMUX_C1 |
| Q0P_HALTGTCAREQDES97 | input | TCELL35:IMUX_C0 |
| Q0P_HALTGTCAREQDES98 | input | TCELL35:IMUX_B5 |
| Q0P_HALTGTCAREQDES99 | input | TCELL36:IMUX_C2 |
| Q0P_HALTGTCLNTCOMPID0 | input | TCELL35:IMUX_B1 |
| Q0P_HALTGTCLNTCOMPID1 | input | TCELL35:IMUX_B0 |
| Q0P_HALTGTCLNTCOMPID10 | input | TCELL34:IMUX_D3 |
| Q0P_HALTGTCLNTCOMPID11 | input | TCELL34:IMUX_D2 |
| Q0P_HALTGTCLNTCOMPID12 | input | TCELL34:IMUX_D1 |
| Q0P_HALTGTCLNTCOMPID13 | input | TCELL34:IMUX_D0 |
| Q0P_HALTGTCLNTCOMPID14 | input | TCELL34:IMUX_C5 |
| Q0P_HALTGTCLNTCOMPID15 | input | TCELL34:IMUX_C4 |
| Q0P_HALTGTCLNTCOMPID2 | input | TCELL35:IMUX_A5 |
| Q0P_HALTGTCLNTCOMPID3 | input | TCELL35:IMUX_A4 |
| Q0P_HALTGTCLNTCOMPID4 | input | TCELL35:IMUX_A3 |
| Q0P_HALTGTCLNTCOMPID5 | input | TCELL35:IMUX_A2 |
| Q0P_HALTGTCLNTCOMPID6 | input | TCELL35:IMUX_A1 |
| Q0P_HALTGTCLNTCOMPID7 | input | TCELL35:IMUX_A0 |
| Q0P_HALTGTCLNTCOMPID8 | input | TCELL34:IMUX_D5 |
| Q0P_HALTGTCLNTCOMPID9 | input | TCELL34:IMUX_D4 |
| Q0P_HALTGTCLNTCOMPIDEN | input | TCELL30:IMUX_C0 |
| Q0P_HALTGTCOMPBVLD0 | input | TCELL34:IMUX_C3 |
| Q0P_HALTGTCOMPBVLD1 | input | TCELL34:IMUX_C2 |
| Q0P_HALTGTCOMPBVLD2 | input | TCELL34:IMUX_C1 |
| Q0P_HALTGTCOMPBVLD3 | input | TCELL34:IMUX_C0 |
| Q0P_HALTGTCOMPBVLD4 | input | TCELL34:IMUX_B5 |
| Q0P_HALTGTCOMPBVLD5 | input | TCELL34:IMUX_B4 |
| Q0P_HALTGTCOMPBVLD6 | input | TCELL34:IMUX_B3 |
| Q0P_HALTGTCOMPBVLD7 | input | TCELL34:IMUX_B2 |
| Q0P_HALTGTCOMPDES0 | input | TCELL34:IMUX_B1 |
| Q0P_HALTGTCOMPDES1 | input | TCELL34:IMUX_B0 |
| Q0P_HALTGTCOMPDES10 | input | TCELL29:IMUX_A1 |
| Q0P_HALTGTCOMPDES100 | input | TCELL31:IMUX_A5 |
| Q0P_HALTGTCOMPDES101 | input | TCELL31:IMUX_A0 |
| Q0P_HALTGTCOMPDES102 | input | TCELL30:IMUX_C4 |
| Q0P_HALTGTCOMPDES103 | input | TCELL30:IMUX_D2 |
| Q0P_HALTGTCOMPDES104 | input | TCELL31:IMUX_C3 |
| Q0P_HALTGTCOMPDES105 | input | TCELL31:IMUX_C5 |
| Q0P_HALTGTCOMPDES106 | input | TCELL32:IMUX_C0 |
| Q0P_HALTGTCOMPDES107 | input | TCELL31:IMUX_D1 |
| Q0P_HALTGTCOMPDES108 | input | TCELL31:IMUX_B2 |
| Q0P_HALTGTCOMPDES109 | input | TCELL32:IMUX_B2 |
| Q0P_HALTGTCOMPDES11 | input | TCELL29:IMUX_A2 |
| Q0P_HALTGTCOMPDES110 | input | TCELL32:IMUX_B5 |
| Q0P_HALTGTCOMPDES111 | input | TCELL32:IMUX_B3 |
| Q0P_HALTGTCOMPDES112 | input | TCELL32:IMUX_A5 |
| Q0P_HALTGTCOMPDES113 | input | TCELL32:IMUX_A0 |
| Q0P_HALTGTCOMPDES114 | input | TCELL32:IMUX_A1 |
| Q0P_HALTGTCOMPDES115 | input | TCELL31:IMUX_C1 |
| Q0P_HALTGTCOMPDES116 | input | TCELL31:IMUX_C0 |
| Q0P_HALTGTCOMPDES117 | input | TCELL32:IMUX_A3 |
| Q0P_HALTGTCOMPDES118 | input | TCELL31:IMUX_B5 |
| Q0P_HALTGTCOMPDES119 | input | TCELL47:IMUX_C1 |
| Q0P_HALTGTCOMPDES12 | input | TCELL33:IMUX_D4 |
| Q0P_HALTGTCOMPDES120 | input | TCELL31:IMUX_D2 |
| Q0P_HALTGTCOMPDES121 | input | TCELL30:IMUX_C1 |
| Q0P_HALTGTCOMPDES122 | input | TCELL31:IMUX_B1 |
| Q0P_HALTGTCOMPDES123 | input | TCELL31:IMUX_B3 |
| Q0P_HALTGTCOMPDES124 | input | TCELL31:IMUX_B4 |
| Q0P_HALTGTCOMPDES125 | input | TCELL30:IMUX_D3 |
| Q0P_HALTGTCOMPDES126 | input | TCELL30:IMUX_D5 |
| Q0P_HALTGTCOMPDES127 | input | TCELL29:IMUX_D5 |
| Q0P_HALTGTCOMPDES13 | input | TCELL29:IMUX_A3 |
| Q0P_HALTGTCOMPDES14 | input | TCELL29:IMUX_A4 |
| Q0P_HALTGTCOMPDES15 | input | TCELL33:IMUX_D3 |
| Q0P_HALTGTCOMPDES16 | input | TCELL29:IMUX_A5 |
| Q0P_HALTGTCOMPDES17 | input | TCELL29:IMUX_B0 |
| Q0P_HALTGTCOMPDES18 | input | TCELL33:IMUX_D2 |
| Q0P_HALTGTCOMPDES19 | input | TCELL33:IMUX_D1 |
| Q0P_HALTGTCOMPDES2 | input | TCELL34:IMUX_A5 |
| Q0P_HALTGTCOMPDES20 | input | TCELL33:IMUX_D0 |
| Q0P_HALTGTCOMPDES21 | input | TCELL33:IMUX_C4 |
| Q0P_HALTGTCOMPDES22 | input | TCELL29:IMUX_B1 |
| Q0P_HALTGTCOMPDES23 | input | TCELL29:IMUX_B2 |
| Q0P_HALTGTCOMPDES24 | input | TCELL29:IMUX_B3 |
| Q0P_HALTGTCOMPDES25 | input | TCELL29:IMUX_B4 |
| Q0P_HALTGTCOMPDES26 | input | TCELL29:IMUX_B5 |
| Q0P_HALTGTCOMPDES27 | input | TCELL29:IMUX_C0 |
| Q0P_HALTGTCOMPDES28 | input | TCELL29:IMUX_C1 |
| Q0P_HALTGTCOMPDES29 | input | TCELL29:IMUX_C2 |
| Q0P_HALTGTCOMPDES3 | input | TCELL34:IMUX_A4 |
| Q0P_HALTGTCOMPDES30 | input | TCELL29:IMUX_C3 |
| Q0P_HALTGTCOMPDES31 | input | TCELL29:IMUX_C4 |
| Q0P_HALTGTCOMPDES32 | input | TCELL29:IMUX_C5 |
| Q0P_HALTGTCOMPDES33 | input | TCELL29:IMUX_D0 |
| Q0P_HALTGTCOMPDES34 | input | TCELL33:IMUX_C3 |
| Q0P_HALTGTCOMPDES35 | input | TCELL33:IMUX_C2 |
| Q0P_HALTGTCOMPDES36 | input | TCELL33:IMUX_C1 |
| Q0P_HALTGTCOMPDES37 | input | TCELL33:IMUX_C0 |
| Q0P_HALTGTCOMPDES38 | input | TCELL33:IMUX_B5 |
| Q0P_HALTGTCOMPDES39 | input | TCELL33:IMUX_B4 |
| Q0P_HALTGTCOMPDES4 | input | TCELL34:IMUX_A3 |
| Q0P_HALTGTCOMPDES40 | input | TCELL33:IMUX_B3 |
| Q0P_HALTGTCOMPDES41 | input | TCELL33:IMUX_B2 |
| Q0P_HALTGTCOMPDES42 | input | TCELL33:IMUX_B1 |
| Q0P_HALTGTCOMPDES43 | input | TCELL33:IMUX_B0 |
| Q0P_HALTGTCOMPDES44 | input | TCELL33:IMUX_A5 |
| Q0P_HALTGTCOMPDES45 | input | TCELL33:IMUX_A4 |
| Q0P_HALTGTCOMPDES46 | input | TCELL33:IMUX_A3 |
| Q0P_HALTGTCOMPDES47 | input | TCELL33:IMUX_A2 |
| Q0P_HALTGTCOMPDES48 | input | TCELL33:IMUX_A1 |
| Q0P_HALTGTCOMPDES49 | input | TCELL33:IMUX_A0 |
| Q0P_HALTGTCOMPDES5 | input | TCELL34:IMUX_A2 |
| Q0P_HALTGTCOMPDES50 | input | TCELL32:IMUX_D5 |
| Q0P_HALTGTCOMPDES51 | input | TCELL32:IMUX_D4 |
| Q0P_HALTGTCOMPDES52 | input | TCELL32:IMUX_D3 |
| Q0P_HALTGTCOMPDES53 | input | TCELL32:IMUX_D2 |
| Q0P_HALTGTCOMPDES54 | input | TCELL32:IMUX_D1 |
| Q0P_HALTGTCOMPDES55 | input | TCELL32:IMUX_D0 |
| Q0P_HALTGTCOMPDES56 | input | TCELL32:IMUX_C5 |
| Q0P_HALTGTCOMPDES57 | input | TCELL32:IMUX_C4 |
| Q0P_HALTGTCOMPDES58 | input | TCELL32:IMUX_C3 |
| Q0P_HALTGTCOMPDES59 | input | TCELL29:IMUX_D1 |
| Q0P_HALTGTCOMPDES6 | input | TCELL34:IMUX_A1 |
| Q0P_HALTGTCOMPDES60 | input | TCELL32:IMUX_C2 |
| Q0P_HALTGTCOMPDES61 | input | TCELL29:IMUX_D2 |
| Q0P_HALTGTCOMPDES62 | input | TCELL29:IMUX_D3 |
| Q0P_HALTGTCOMPDES63 | input | TCELL29:IMUX_D4 |
| Q0P_HALTGTCOMPDES64 | input | TCELL30:IMUX_A0 |
| Q0P_HALTGTCOMPDES65 | input | TCELL30:IMUX_A1 |
| Q0P_HALTGTCOMPDES66 | input | TCELL30:IMUX_A2 |
| Q0P_HALTGTCOMPDES67 | input | TCELL30:IMUX_A3 |
| Q0P_HALTGTCOMPDES68 | input | TCELL33:IMUX_C5 |
| Q0P_HALTGTCOMPDES69 | input | TCELL30:IMUX_A4 |
| Q0P_HALTGTCOMPDES7 | input | TCELL34:IMUX_A0 |
| Q0P_HALTGTCOMPDES70 | input | TCELL32:IMUX_C1 |
| Q0P_HALTGTCOMPDES71 | input | TCELL30:IMUX_A5 |
| Q0P_HALTGTCOMPDES72 | input | TCELL30:IMUX_B0 |
| Q0P_HALTGTCOMPDES73 | input | TCELL30:IMUX_B1 |
| Q0P_HALTGTCOMPDES74 | input | TCELL30:IMUX_B2 |
| Q0P_HALTGTCOMPDES75 | input | TCELL32:IMUX_B4 |
| Q0P_HALTGTCOMPDES76 | input | TCELL32:IMUX_B1 |
| Q0P_HALTGTCOMPDES77 | input | TCELL30:IMUX_B3 |
| Q0P_HALTGTCOMPDES78 | input | TCELL30:IMUX_B4 |
| Q0P_HALTGTCOMPDES79 | input | TCELL30:IMUX_B5 |
| Q0P_HALTGTCOMPDES8 | input | TCELL33:IMUX_D5 |
| Q0P_HALTGTCOMPDES80 | input | TCELL30:IMUX_C2 |
| Q0P_HALTGTCOMPDES81 | input | TCELL30:IMUX_C3 |
| Q0P_HALTGTCOMPDES82 | input | TCELL32:IMUX_B0 |
| Q0P_HALTGTCOMPDES83 | input | TCELL31:IMUX_D0 |
| Q0P_HALTGTCOMPDES84 | input | TCELL31:IMUX_C4 |
| Q0P_HALTGTCOMPDES85 | input | TCELL31:IMUX_A2 |
| Q0P_HALTGTCOMPDES86 | input | TCELL31:IMUX_A1 |
| Q0P_HALTGTCOMPDES87 | input | TCELL31:IMUX_D4 |
| Q0P_HALTGTCOMPDES88 | input | TCELL32:IMUX_A2 |
| Q0P_HALTGTCOMPDES89 | input | TCELL31:IMUX_D3 |
| Q0P_HALTGTCOMPDES9 | input | TCELL29:IMUX_A0 |
| Q0P_HALTGTCOMPDES90 | input | TCELL31:IMUX_A3 |
| Q0P_HALTGTCOMPDES91 | input | TCELL31:IMUX_D5 |
| Q0P_HALTGTCOMPDES92 | input | TCELL31:IMUX_A4 |
| Q0P_HALTGTCOMPDES93 | input | TCELL31:IMUX_C2 |
| Q0P_HALTGTCOMPDES94 | input | TCELL30:IMUX_D0 |
| Q0P_HALTGTCOMPDES95 | input | TCELL30:IMUX_C5 |
| Q0P_HALTGTCOMPDES96 | input | TCELL30:IMUX_D4 |
| Q0P_HALTGTCOMPDES97 | input | TCELL32:IMUX_A4 |
| Q0P_HALTGTCOMPDES98 | input | TCELL31:IMUX_B0 |
| Q0P_HALTGTCOMPDES99 | input | TCELL30:IMUX_D1 |
| Q0P_HALTGTCOMPEOP | input | TCELL43:IMUX_A0 |
| Q0P_HALTGTCOMPERR | input | TCELL42:IMUX_C3 |
| Q0P_HALTGTCOMPRDY | output | TCELL18:OUT_F4 |
| Q0P_HALTGTCOMPSOP | input | TCELL42:IMUX_C5 |
| Q0P_HALTGTCOMPVLD | input | TCELL42:IMUX_C4 |
| Q0P_HALTGTNPREJ | input | TCELL43:IMUX_B4 |
| Q0P_HALTGTREQ | output | TCELL22:OUT_F0 |
| Q0P_HALTGTREQDES0 | output | TCELL19:OUT_Q0 |
| Q0P_HALTGTREQDES1 | output | TCELL19:OUT_F5 |
| Q0P_HALTGTREQDES10 | output | TCELL18:OUT_Q4 |
| Q0P_HALTGTREQDES100 | output | TCELL30:OUT_Q3 |
| Q0P_HALTGTREQDES101 | output | TCELL29:OUT_F4 |
| Q0P_HALTGTREQDES102 | output | TCELL23:OUT_Q0 |
| Q0P_HALTGTREQDES103 | output | TCELL22:OUT_Q0 |
| Q0P_HALTGTREQDES104 | output | TCELL23:OUT_F1 |
| Q0P_HALTGTREQDES105 | output | TCELL22:OUT_Q4 |
| Q0P_HALTGTREQDES106 | output | TCELL29:OUT_Q6 |
| Q0P_HALTGTREQDES107 | output | TCELL47:OUT_F2 |
| Q0P_HALTGTREQDES108 | output | TCELL47:OUT_F0 |
| Q0P_HALTGTREQDES109 | output | TCELL30:OUT_F2 |
| Q0P_HALTGTREQDES11 | output | TCELL18:OUT_Q3 |
| Q0P_HALTGTREQDES110 | output | TCELL29:OUT_Q2 |
| Q0P_HALTGTREQDES111 | output | TCELL24:OUT_Q4 |
| Q0P_HALTGTREQDES112 | output | TCELL47:OUT_F1 |
| Q0P_HALTGTREQDES113 | output | TCELL46:OUT_Q6 |
| Q0P_HALTGTREQDES114 | output | TCELL46:OUT_Q5 |
| Q0P_HALTGTREQDES115 | output | TCELL46:OUT_Q7 |
| Q0P_HALTGTREQDES116 | output | TCELL46:OUT_Q4 |
| Q0P_HALTGTREQDES117 | output | TCELL46:OUT_Q3 |
| Q0P_HALTGTREQDES118 | output | TCELL46:OUT_Q1 |
| Q0P_HALTGTREQDES119 | output | TCELL46:OUT_Q2 |
| Q0P_HALTGTREQDES12 | output | TCELL18:OUT_Q2 |
| Q0P_HALTGTREQDES120 | output | TCELL22:OUT_F7 |
| Q0P_HALTGTREQDES121 | output | TCELL30:OUT_Q1 |
| Q0P_HALTGTREQDES122 | output | TCELL31:OUT_Q5 |
| Q0P_HALTGTREQDES123 | output | TCELL31:OUT_Q0 |
| Q0P_HALTGTREQDES124 | output | TCELL23:OUT_F5 |
| Q0P_HALTGTREQDES125 | output | TCELL29:OUT_F3 |
| Q0P_HALTGTREQDES126 | output | TCELL22:OUT_F3 |
| Q0P_HALTGTREQDES127 | output | TCELL23:OUT_Q4 |
| Q0P_HALTGTREQDES13 | output | TCELL18:OUT_Q1 |
| Q0P_HALTGTREQDES14 | output | TCELL18:OUT_Q0 |
| Q0P_HALTGTREQDES15 | output | TCELL18:OUT_Q5 |
| Q0P_HALTGTREQDES16 | output | TCELL19:OUT_Q1 |
| Q0P_HALTGTREQDES17 | output | TCELL18:OUT_F7 |
| Q0P_HALTGTREQDES18 | output | TCELL18:OUT_F6 |
| Q0P_HALTGTREQDES19 | output | TCELL18:OUT_F5 |
| Q0P_HALTGTREQDES2 | output | TCELL19:OUT_F4 |
| Q0P_HALTGTREQDES20 | output | TCELL29:OUT_F0 |
| Q0P_HALTGTREQDES21 | output | TCELL23:OUT_Q6 |
| Q0P_HALTGTREQDES22 | output | TCELL24:OUT_F6 |
| Q0P_HALTGTREQDES23 | output | TCELL23:OUT_Q7 |
| Q0P_HALTGTREQDES24 | output | TCELL24:OUT_F2 |
| Q0P_HALTGTREQDES25 | output | TCELL24:OUT_F3 |
| Q0P_HALTGTREQDES26 | output | TCELL24:OUT_F7 |
| Q0P_HALTGTREQDES27 | output | TCELL31:OUT_Q4 |
| Q0P_HALTGTREQDES28 | output | TCELL31:OUT_F6 |
| Q0P_HALTGTREQDES29 | output | TCELL31:OUT_F7 |
| Q0P_HALTGTREQDES3 | output | TCELL19:OUT_F3 |
| Q0P_HALTGTREQDES30 | output | TCELL24:OUT_F0 |
| Q0P_HALTGTREQDES31 | output | TCELL23:OUT_Q3 |
| Q0P_HALTGTREQDES32 | output | TCELL24:OUT_Q0 |
| Q0P_HALTGTREQDES33 | output | TCELL24:OUT_F1 |
| Q0P_HALTGTREQDES34 | output | TCELL24:OUT_F4 |
| Q0P_HALTGTREQDES35 | output | TCELL22:OUT_F5 |
| Q0P_HALTGTREQDES36 | output | TCELL32:OUT_F3 |
| Q0P_HALTGTREQDES37 | output | TCELL32:OUT_F6 |
| Q0P_HALTGTREQDES38 | output | TCELL32:OUT_F4 |
| Q0P_HALTGTREQDES39 | output | TCELL34:OUT_Q0 |
| Q0P_HALTGTREQDES4 | output | TCELL19:OUT_F2 |
| Q0P_HALTGTREQDES40 | output | TCELL32:OUT_F1 |
| Q0P_HALTGTREQDES41 | output | TCELL23:OUT_Q2 |
| Q0P_HALTGTREQDES42 | output | TCELL31:OUT_Q6 |
| Q0P_HALTGTREQDES43 | output | TCELL24:OUT_Q1 |
| Q0P_HALTGTREQDES44 | output | TCELL22:OUT_Q7 |
| Q0P_HALTGTREQDES45 | output | TCELL31:OUT_Q3 |
| Q0P_HALTGTREQDES46 | output | TCELL31:OUT_Q2 |
| Q0P_HALTGTREQDES47 | output | TCELL23:OUT_F6 |
| Q0P_HALTGTREQDES48 | output | TCELL24:OUT_Q2 |
| Q0P_HALTGTREQDES49 | output | TCELL24:OUT_Q3 |
| Q0P_HALTGTREQDES5 | output | TCELL19:OUT_F1 |
| Q0P_HALTGTREQDES50 | output | TCELL31:OUT_F5 |
| Q0P_HALTGTREQDES51 | output | TCELL24:OUT_F5 |
| Q0P_HALTGTREQDES52 | output | TCELL23:OUT_F0 |
| Q0P_HALTGTREQDES53 | output | TCELL31:OUT_F4 |
| Q0P_HALTGTREQDES54 | output | TCELL23:OUT_F4 |
| Q0P_HALTGTREQDES55 | output | TCELL24:OUT_Q5 |
| Q0P_HALTGTREQDES56 | output | TCELL29:OUT_F7 |
| Q0P_HALTGTREQDES57 | output | TCELL22:OUT_Q2 |
| Q0P_HALTGTREQDES58 | output | TCELL21:OUT_Q5 |
| Q0P_HALTGTREQDES59 | output | TCELL31:OUT_Q1 |
| Q0P_HALTGTREQDES6 | output | TCELL19:OUT_F0 |
| Q0P_HALTGTREQDES60 | output | TCELL21:OUT_Q3 |
| Q0P_HALTGTREQDES61 | output | TCELL22:OUT_Q5 |
| Q0P_HALTGTREQDES62 | output | TCELL23:OUT_F2 |
| Q0P_HALTGTREQDES63 | output | TCELL31:OUT_F1 |
| Q0P_HALTGTREQDES64 | output | TCELL31:OUT_F0 |
| Q0P_HALTGTREQDES65 | output | TCELL30:OUT_Q4 |
| Q0P_HALTGTREQDES66 | output | TCELL24:OUT_Q6 |
| Q0P_HALTGTREQDES67 | output | TCELL30:OUT_Q2 |
| Q0P_HALTGTREQDES68 | output | TCELL22:OUT_Q6 |
| Q0P_HALTGTREQDES69 | output | TCELL29:OUT_Q0 |
| Q0P_HALTGTREQDES7 | output | TCELL18:OUT_Q7 |
| Q0P_HALTGTREQDES70 | output | TCELL29:OUT_Q5 |
| Q0P_HALTGTREQDES71 | output | TCELL30:OUT_F5 |
| Q0P_HALTGTREQDES72 | output | TCELL30:OUT_Q6 |
| Q0P_HALTGTREQDES73 | output | TCELL29:OUT_Q4 |
| Q0P_HALTGTREQDES74 | output | TCELL30:OUT_F4 |
| Q0P_HALTGTREQDES75 | output | TCELL30:OUT_F1 |
| Q0P_HALTGTREQDES76 | output | TCELL22:OUT_F4 |
| Q0P_HALTGTREQDES77 | output | TCELL23:OUT_F7 |
| Q0P_HALTGTREQDES78 | output | TCELL29:OUT_Q1 |
| Q0P_HALTGTREQDES79 | output | TCELL30:OUT_Q0 |
| Q0P_HALTGTREQDES8 | output | TCELL18:OUT_Q6 |
| Q0P_HALTGTREQDES80 | output | TCELL29:OUT_F6 |
| Q0P_HALTGTREQDES81 | output | TCELL21:OUT_Q4 |
| Q0P_HALTGTREQDES82 | output | TCELL30:OUT_F0 |
| Q0P_HALTGTREQDES83 | output | TCELL30:OUT_F7 |
| Q0P_HALTGTREQDES84 | output | TCELL29:OUT_Q3 |
| Q0P_HALTGTREQDES85 | output | TCELL30:OUT_F3 |
| Q0P_HALTGTREQDES86 | output | TCELL31:OUT_F2 |
| Q0P_HALTGTREQDES87 | output | TCELL29:OUT_Q7 |
| Q0P_HALTGTREQDES88 | output | TCELL30:OUT_Q5 |
| Q0P_HALTGTREQDES89 | output | TCELL23:OUT_F3 |
| Q0P_HALTGTREQDES9 | output | TCELL21:OUT_Q0 |
| Q0P_HALTGTREQDES90 | output | TCELL22:OUT_Q3 |
| Q0P_HALTGTREQDES91 | output | TCELL21:OUT_Q7 |
| Q0P_HALTGTREQDES92 | output | TCELL31:OUT_F3 |
| Q0P_HALTGTREQDES93 | output | TCELL24:OUT_Q7 |
| Q0P_HALTGTREQDES94 | output | TCELL30:OUT_Q7 |
| Q0P_HALTGTREQDES95 | output | TCELL29:OUT_F2 |
| Q0P_HALTGTREQDES96 | output | TCELL29:OUT_F1 |
| Q0P_HALTGTREQDES97 | output | TCELL22:OUT_Q1 |
| Q0P_HALTGTREQDES98 | output | TCELL30:OUT_F6 |
| Q0P_HALTGTREQDES99 | output | TCELL29:OUT_F5 |
| Q0P_HALTGTREQMBA0 | output | TCELL20:OUT_F4 |
| Q0P_HALTGTREQMBA1 | output | TCELL20:OUT_F3 |
| Q0P_HALTGTREQMBA2 | output | TCELL20:OUT_F2 |
| Q0P_HALTGTREQMBA3 | output | TCELL20:OUT_F1 |
| Q0P_HALTGTREQMBA4 | output | TCELL20:OUT_F0 |
| Q0P_HALTGTREQMBA5 | output | TCELL19:OUT_Q5 |
| Q0P_HALTGTREQTPHPRESENT | output | TCELL18:OUT_F1 |
| Q0P_HALTGTREQTPHSTTAG0 | output | TCELL20:OUT_Q6 |
| Q0P_HALTGTREQTPHSTTAG1 | output | TCELL20:OUT_Q5 |
| Q0P_HALTGTREQTPHSTTAG2 | output | TCELL20:OUT_Q4 |
| Q0P_HALTGTREQTPHSTTAG3 | output | TCELL20:OUT_Q3 |
| Q0P_HALTGTREQTPHSTTAG4 | output | TCELL20:OUT_Q2 |
| Q0P_HALTGTREQTPHSTTAG5 | output | TCELL20:OUT_Q1 |
| Q0P_HALTGTREQTPHSTTAG6 | output | TCELL20:OUT_Q0 |
| Q0P_HALTGTREQTPHSTTAG7 | output | TCELL20:OUT_F7 |
| Q0P_HALTGTREQTPHTYPE0 | output | TCELL20:OUT_F6 |
| Q0P_HALTGTREQTPHTYPE1 | output | TCELL20:OUT_F5 |
| Q0P_HALTGTWBVLD0 | output | TCELL21:OUT_F6 |
| Q0P_HALTGTWBVLD1 | output | TCELL21:OUT_F5 |
| Q0P_HALTGTWBVLD2 | output | TCELL21:OUT_F4 |
| Q0P_HALTGTWBVLD3 | output | TCELL21:OUT_F3 |
| Q0P_HALTGTWBVLD4 | output | TCELL21:OUT_F2 |
| Q0P_HALTGTWBVLD5 | output | TCELL21:OUT_F1 |
| Q0P_HALTGTWBVLD6 | output | TCELL21:OUT_F0 |
| Q0P_HALTGTWBVLD7 | output | TCELL20:OUT_Q7 |
| Q0P_HALTGTWDATVLD | output | TCELL18:OUT_F2 |
| Q0P_HALTGTWEOP | output | TCELL18:OUT_F3 |
| Q0P_HALTGTWRDY | input | TCELL40:IMUX_C0 |
| Q0P_HALTSTREQATTR0 | output | TCELL19:OUT_Q4 |
| Q0P_HALTSTREQATTR1 | output | TCELL19:OUT_Q3 |
| Q0P_HALTSTREQATTR2 | output | TCELL19:OUT_Q2 |
| Q0P_HOTRSTIN | input | TCELL32:IMUX_LSR0 |
| Q0P_HOTRSTOUT | output | TCELL48:OUT_F3 |
| Q0P_INTACK | output | TCELL35:OUT_Q5 |
| Q0P_INTAI | input | TCELL46:IMUX_D5 |
| Q0P_INTAO | output | TCELL23:OUT_Q1 |
| Q0P_INTBI | input | TCELL49:IMUX_C1 |
| Q0P_INTBO | output | TCELL23:OUT_Q5 |
| Q0P_INTCI | input | TCELL49:IMUX_C2 |
| Q0P_INTCO | output | TCELL22:OUT_F2 |
| Q0P_INTDI | input | TCELL49:IMUX_C3 |
| Q0P_INTDO | output | TCELL22:OUT_F6 |
| Q0P_INTPENDSTS | input | TCELL49:IMUX_C4 |
| Q0P_LCLINT | output | TCELL44:OUT_F2 |
| Q0P_LNKDWNRSTOUT | output | TCELL47:OUT_Q1 |
| Q0P_LNKPWRSTATE0 | output | TCELL48:OUT_F1 |
| Q0P_LNKPWRSTATE1 | output | TCELL47:OUT_Q3 |
| Q0P_LNKPWRSTATE2 | output | TCELL47:OUT_F7 |
| Q0P_LNKPWRSTATE3 | output | TCELL46:OUT_F7 |
| Q0P_LNKSTS0 | output | TCELL45:OUT_Q6 |
| Q0P_LNKSTS1 | output | TCELL47:OUT_F4 |
| Q0P_LTSSMSTATE0 | output | TCELL45:OUT_Q7 |
| Q0P_LTSSMSTATE1 | output | TCELL46:OUT_F1 |
| Q0P_LTSSMSTATE2 | output | TCELL46:OUT_F3 |
| Q0P_LTSSMSTATE3 | output | TCELL46:OUT_F6 |
| Q0P_LTSSMSTATE4 | output | TCELL46:OUT_F0 |
| Q0P_LTSSMSTATE5 | output | TCELL45:OUT_Q3 |
| Q0P_MAXPYLDSIZE0 | output | TCELL47:OUT_F6 |
| Q0P_MAXPYLDSIZE1 | output | TCELL47:OUT_Q7 |
| Q0P_MAXPYLDSIZE2 | output | TCELL47:OUT_Q0 |
| Q0P_MAXREADREQSIZE0 | output | TCELL43:OUT_Q6 |
| Q0P_MAXREADREQSIZE1 | output | TCELL40:OUT_F2 |
| Q0P_MAXREADREQSIZE2 | output | TCELL42:OUT_Q5 |
| Q0P_MBISTCLK | input | TCELL29:IMUX_CLK1_DELAY |
| Q0P_MBISTMODE | input | TCELL29:IMUX_LSR0 |
| Q0P_MBISTRSTN | input | TCELL30:IMUX_LSR1 |
| Q0P_MSIASRTINT0 | input | TCELL52:IMUX_C4 |
| Q0P_MSIASRTINT1 | input | TCELL53:IMUX_B0 |
| Q0P_MSIASRTINT10 | input | TCELL52:IMUX_C5 |
| Q0P_MSIASRTINT11 | input | TCELL53:IMUX_A0 |
| Q0P_MSIASRTINT12 | input | TCELL53:IMUX_B2 |
| Q0P_MSIASRTINT13 | input | TCELL53:IMUX_A4 |
| Q0P_MSIASRTINT14 | input | TCELL52:IMUX_D0 |
| Q0P_MSIASRTINT15 | input | TCELL53:IMUX_A3 |
| Q0P_MSIASRTINT16 | input | TCELL53:IMUX_A2 |
| Q0P_MSIASRTINT17 | input | TCELL52:IMUX_D2 |
| Q0P_MSIASRTINT18 | input | TCELL52:IMUX_D1 |
| Q0P_MSIASRTINT19 | input | TCELL53:IMUX_D2 |
| Q0P_MSIASRTINT2 | input | TCELL53:IMUX_D0 |
| Q0P_MSIASRTINT20 | input | TCELL54:IMUX_A5 |
| Q0P_MSIASRTINT21 | input | TCELL53:IMUX_D3 |
| Q0P_MSIASRTINT22 | input | TCELL54:IMUX_A2 |
| Q0P_MSIASRTINT23 | input | TCELL54:IMUX_A1 |
| Q0P_MSIASRTINT24 | input | TCELL53:IMUX_C5 |
| Q0P_MSIASRTINT25 | input | TCELL53:IMUX_D5 |
| Q0P_MSIASRTINT26 | input | TCELL53:IMUX_C4 |
| Q0P_MSIASRTINT27 | input | TCELL53:IMUX_B3 |
| Q0P_MSIASRTINT28 | input | TCELL53:IMUX_B1 |
| Q0P_MSIASRTINT29 | input | TCELL53:IMUX_A1 |
| Q0P_MSIASRTINT3 | input | TCELL53:IMUX_C2 |
| Q0P_MSIASRTINT30 | input | TCELL52:IMUX_D4 |
| Q0P_MSIASRTINT31 | input | TCELL52:IMUX_D5 |
| Q0P_MSIASRTINT4 | input | TCELL52:IMUX_D3 |
| Q0P_MSIASRTINT5 | input | TCELL53:IMUX_C3 |
| Q0P_MSIASRTINT6 | input | TCELL53:IMUX_B4 |
| Q0P_MSIASRTINT7 | input | TCELL53:IMUX_C1 |
| Q0P_MSIASRTINT8 | input | TCELL53:IMUX_A5 |
| Q0P_MSIASRTINT9 | input | TCELL53:IMUX_C0 |
| Q0P_MSIATTRIN0 | input | TCELL51:IMUX_D1 |
| Q0P_MSIATTRIN1 | input | TCELL51:IMUX_D0 |
| Q0P_MSIATTRIN2 | input | TCELL47:IMUX_A3 |
| Q0P_MSIEN | output | TCELL35:OUT_Q6 |
| Q0P_MSIMSGABRT | output | TCELL44:OUT_F7 |
| Q0P_MSIMSGSENT | output | TCELL44:OUT_Q2 |
| Q0P_MSIREQTPHPRESENT | input | TCELL50:IMUX_D1 |
| Q0P_MSIREQTPHSTTAG0 | input | TCELL52:IMUX_B4 |
| Q0P_MSIREQTPHSTTAG1 | input | TCELL50:IMUX_D0 |
| Q0P_MSIREQTPHSTTAG2 | input | TCELL50:IMUX_C5 |
| Q0P_MSIREQTPHSTTAG3 | input | TCELL51:IMUX_A5 |
| Q0P_MSIREQTPHSTTAG4 | input | TCELL50:IMUX_D2 |
| Q0P_MSIREQTPHSTTAG5 | input | TCELL52:IMUX_B0 |
| Q0P_MSIREQTPHSTTAG6 | input | TCELL51:IMUX_B0 |
| Q0P_MSIREQTPHSTTAG7 | input | TCELL52:IMUX_A4 |
| Q0P_MSIREQTPHTYPE0 | input | TCELL51:IMUX_D2 |
| Q0P_MSIREQTPHTYPE1 | input | TCELL50:IMUX_D4 |
| Q0P_MSIVECCNT0 | output | TCELL35:OUT_Q3 |
| Q0P_MSIVECCNT1 | output | TCELL35:OUT_F5 |
| Q0P_MSIVECCNT2 | output | TCELL35:OUT_Q1 |
| Q0P_MSIXATTRIN0 | input | TCELL49:IMUX_D1 |
| Q0P_MSIXATTRIN1 | input | TCELL49:IMUX_D0 |
| Q0P_MSIXATTRIN2 | input | TCELL48:IMUX_A2 |
| Q0P_MSIXEN | output | TCELL43:OUT_Q5 |
| Q0P_MSIXMASK | output | TCELL42:OUT_F4 |
| Q0P_MSIXMSGADDR0 | input | TCELL50:IMUX_D5 |
| Q0P_MSIXMSGADDR1 | input | TCELL51:IMUX_A0 |
| Q0P_MSIXMSGADDR10 | input | TCELL51:IMUX_C1 |
| Q0P_MSIXMSGADDR11 | input | TCELL51:IMUX_C4 |
| Q0P_MSIXMSGADDR12 | input | TCELL52:IMUX_B1 |
| Q0P_MSIXMSGADDR13 | input | TCELL51:IMUX_C5 |
| Q0P_MSIXMSGADDR14 | input | TCELL51:IMUX_C3 |
| Q0P_MSIXMSGADDR15 | input | TCELL51:IMUX_B5 |
| Q0P_MSIXMSGADDR16 | input | TCELL52:IMUX_A2 |
| Q0P_MSIXMSGADDR17 | input | TCELL51:IMUX_D5 |
| Q0P_MSIXMSGADDR18 | input | TCELL51:IMUX_B4 |
| Q0P_MSIXMSGADDR19 | input | TCELL52:IMUX_A1 |
| Q0P_MSIXMSGADDR2 | input | TCELL51:IMUX_A1 |
| Q0P_MSIXMSGADDR20 | input | TCELL51:IMUX_D4 |
| Q0P_MSIXMSGADDR21 | input | TCELL52:IMUX_B5 |
| Q0P_MSIXMSGADDR22 | input | TCELL52:IMUX_C2 |
| Q0P_MSIXMSGADDR23 | input | TCELL52:IMUX_C3 |
| Q0P_MSIXMSGADDR24 | input | TCELL52:IMUX_C0 |
| Q0P_MSIXMSGADDR25 | input | TCELL52:IMUX_A3 |
| Q0P_MSIXMSGADDR26 | input | TCELL51:IMUX_D3 |
| Q0P_MSIXMSGADDR27 | input | TCELL52:IMUX_B3 |
| Q0P_MSIXMSGADDR28 | input | TCELL52:IMUX_A5 |
| Q0P_MSIXMSGADDR29 | input | TCELL52:IMUX_B2 |
| Q0P_MSIXMSGADDR3 | input | TCELL51:IMUX_A2 |
| Q0P_MSIXMSGADDR30 | input | TCELL52:IMUX_A0 |
| Q0P_MSIXMSGADDR31 | input | TCELL52:IMUX_C1 |
| Q0P_MSIXMSGADDR32 | input | TCELL55:IMUX_B1 |
| Q0P_MSIXMSGADDR33 | input | TCELL55:IMUX_A5 |
| Q0P_MSIXMSGADDR34 | input | TCELL55:IMUX_B0 |
| Q0P_MSIXMSGADDR35 | input | TCELL55:IMUX_A2 |
| Q0P_MSIXMSGADDR36 | input | TCELL55:IMUX_A3 |
| Q0P_MSIXMSGADDR37 | input | TCELL54:IMUX_B2 |
| Q0P_MSIXMSGADDR38 | input | TCELL55:IMUX_A1 |
| Q0P_MSIXMSGADDR39 | input | TCELL55:IMUX_A0 |
| Q0P_MSIXMSGADDR4 | input | TCELL51:IMUX_A3 |
| Q0P_MSIXMSGADDR40 | input | TCELL54:IMUX_B3 |
| Q0P_MSIXMSGADDR41 | input | TCELL55:IMUX_A4 |
| Q0P_MSIXMSGADDR42 | input | TCELL54:IMUX_D3 |
| Q0P_MSIXMSGADDR43 | input | TCELL54:IMUX_D4 |
| Q0P_MSIXMSGADDR44 | input | TCELL54:IMUX_C3 |
| Q0P_MSIXMSGADDR45 | input | TCELL54:IMUX_B5 |
| Q0P_MSIXMSGADDR46 | input | TCELL54:IMUX_C4 |
| Q0P_MSIXMSGADDR47 | input | TCELL54:IMUX_C2 |
| Q0P_MSIXMSGADDR48 | input | TCELL54:IMUX_D5 |
| Q0P_MSIXMSGADDR49 | input | TCELL54:IMUX_B4 |
| Q0P_MSIXMSGADDR5 | input | TCELL51:IMUX_A4 |
| Q0P_MSIXMSGADDR50 | input | TCELL54:IMUX_D1 |
| Q0P_MSIXMSGADDR51 | input | TCELL54:IMUX_C1 |
| Q0P_MSIXMSGADDR52 | input | TCELL54:IMUX_C5 |
| Q0P_MSIXMSGADDR53 | input | TCELL54:IMUX_C0 |
| Q0P_MSIXMSGADDR54 | input | TCELL54:IMUX_D2 |
| Q0P_MSIXMSGADDR55 | input | TCELL54:IMUX_D0 |
| Q0P_MSIXMSGADDR56 | input | TCELL54:IMUX_A4 |
| Q0P_MSIXMSGADDR57 | input | TCELL54:IMUX_B1 |
| Q0P_MSIXMSGADDR58 | input | TCELL54:IMUX_B0 |
| Q0P_MSIXMSGADDR59 | input | TCELL54:IMUX_A3 |
| Q0P_MSIXMSGADDR6 | input | TCELL51:IMUX_B2 |
| Q0P_MSIXMSGADDR60 | input | TCELL53:IMUX_D1 |
| Q0P_MSIXMSGADDR61 | input | TCELL54:IMUX_A0 |
| Q0P_MSIXMSGADDR62 | input | TCELL53:IMUX_D4 |
| Q0P_MSIXMSGADDR63 | input | TCELL53:IMUX_B5 |
| Q0P_MSIXMSGADDR7 | input | TCELL51:IMUX_C0 |
| Q0P_MSIXMSGADDR8 | input | TCELL51:IMUX_B1 |
| Q0P_MSIXMSGADDR9 | input | TCELL51:IMUX_B3 |
| Q0P_MSIXMSGDAT0 | input | TCELL49:IMUX_A4 |
| Q0P_MSIXMSGDAT1 | input | TCELL49:IMUX_A3 |
| Q0P_MSIXMSGDAT10 | input | TCELL48:IMUX_A5 |
| Q0P_MSIXMSGDAT11 | input | TCELL48:IMUX_C2 |
| Q0P_MSIXMSGDAT12 | input | TCELL49:IMUX_A5 |
| Q0P_MSIXMSGDAT13 | input | TCELL49:IMUX_A2 |
| Q0P_MSIXMSGDAT14 | input | TCELL49:IMUX_A1 |
| Q0P_MSIXMSGDAT15 | input | TCELL48:IMUX_D4 |
| Q0P_MSIXMSGDAT16 | input | TCELL48:IMUX_D3 |
| Q0P_MSIXMSGDAT17 | input | TCELL48:IMUX_D2 |
| Q0P_MSIXMSGDAT18 | input | TCELL48:IMUX_B5 |
| Q0P_MSIXMSGDAT19 | input | TCELL49:IMUX_A0 |
| Q0P_MSIXMSGDAT2 | input | TCELL49:IMUX_B1 |
| Q0P_MSIXMSGDAT20 | input | TCELL48:IMUX_C3 |
| Q0P_MSIXMSGDAT21 | input | TCELL48:IMUX_C0 |
| Q0P_MSIXMSGDAT22 | input | TCELL48:IMUX_C4 |
| Q0P_MSIXMSGDAT23 | input | TCELL48:IMUX_B3 |
| Q0P_MSIXMSGDAT24 | input | TCELL48:IMUX_D0 |
| Q0P_MSIXMSGDAT25 | input | TCELL48:IMUX_D1 |
| Q0P_MSIXMSGDAT26 | input | TCELL48:IMUX_D5 |
| Q0P_MSIXMSGDAT27 | input | TCELL48:IMUX_B0 |
| Q0P_MSIXMSGDAT28 | input | TCELL48:IMUX_B2 |
| Q0P_MSIXMSGDAT29 | input | TCELL48:IMUX_C1 |
| Q0P_MSIXMSGDAT3 | input | TCELL49:IMUX_B4 |
| Q0P_MSIXMSGDAT30 | input | TCELL48:IMUX_B1 |
| Q0P_MSIXMSGDAT31 | input | TCELL48:IMUX_C5 |
| Q0P_MSIXMSGDAT4 | input | TCELL48:IMUX_B4 |
| Q0P_MSIXMSGDAT5 | input | TCELL49:IMUX_B3 |
| Q0P_MSIXMSGDAT6 | input | TCELL49:IMUX_B0 |
| Q0P_MSIXMSGDAT7 | input | TCELL49:IMUX_B2 |
| Q0P_MSIXMSGDAT8 | input | TCELL49:IMUX_C0 |
| Q0P_MSIXMSGDAT9 | input | TCELL49:IMUX_B5 |
| Q0P_MSIXMSGSENT | output | TCELL48:OUT_F2 |
| Q0P_MSIXMSGVLD | input | TCELL51:IMUX_C2 |
| Q0P_MSIXREQTPHPRESENT | input | TCELL50:IMUX_A0 |
| Q0P_MSIXREQTPHSTTAG0 | input | TCELL50:IMUX_C1 |
| Q0P_MSIXREQTPHSTTAG1 | input | TCELL50:IMUX_B0 |
| Q0P_MSIXREQTPHSTTAG2 | input | TCELL50:IMUX_A4 |
| Q0P_MSIXREQTPHSTTAG3 | input | TCELL50:IMUX_C0 |
| Q0P_MSIXREQTPHSTTAG4 | input | TCELL50:IMUX_A1 |
| Q0P_MSIXREQTPHSTTAG5 | input | TCELL50:IMUX_C4 |
| Q0P_MSIXREQTPHSTTAG6 | input | TCELL50:IMUX_B2 |
| Q0P_MSIXREQTPHSTTAG7 | input | TCELL50:IMUX_B4 |
| Q0P_MSIXREQTPHTYPE0 | input | TCELL49:IMUX_D5 |
| Q0P_MSIXREQTPHTYPE1 | input | TCELL49:IMUX_D3 |
| Q0P_NEGLNKWIDTH0 | output | TCELL47:OUT_F3 |
| Q0P_NEGLNKWIDTH1 | output | TCELL47:OUT_F5 |
| Q0P_NEGSPEED | output | TCELL47:OUT_Q2 |
| Q0P_NFTLERROUT | output | TCELL43:OUT_F7 |
| Q0P_PWRSTATECHNGACK | input | TCELL48:IMUX_A4 |
| Q0P_PWRSTATECHNGINT | output | TCELL32:OUT_F5 |
| Q0P_RCBSTS | output | TCELL41:OUT_Q7 |
| Q0P_RSTN | input | TCELL31:IMUX_LSR0 |
| Q0P_SCANCLK | input | TCELL29:IMUX_CLK0_DELAY |
| Q0P_SCANENA | input | TCELL31:IMUX_LSR1 |
| Q0P_SCANI0 | input | TCELL30:IMUX_CE1 |
| Q0P_SCANI1 | input | TCELL33:IMUX_CE3 |
| Q0P_SCANI10 | input | TCELL29:IMUX_CE2 |
| Q0P_SCANI11 | input | TCELL30:IMUX_CE2 |
| Q0P_SCANI12 | input | TCELL31:IMUX_CE1 |
| Q0P_SCANI13 | input | TCELL34:IMUX_CE0 |
| Q0P_SCANI14 | input | TCELL33:IMUX_CE1 |
| Q0P_SCANI15 | input | TCELL34:IMUX_CE2 |
| Q0P_SCANI16 | input | TCELL33:IMUX_CE0 |
| Q0P_SCANI17 | input | TCELL30:IMUX_CE3 |
| Q0P_SCANI18 | input | TCELL31:IMUX_CE2 |
| Q0P_SCANI19 | input | TCELL29:IMUX_CE0 |
| Q0P_SCANI2 | input | TCELL32:IMUX_CE3 |
| Q0P_SCANI20 | input | TCELL29:IMUX_CE3 |
| Q0P_SCANI21 | input | TCELL33:IMUX_CE2 |
| Q0P_SCANI22 | input | TCELL35:IMUX_CE0 |
| Q0P_SCANI23 | input | TCELL34:IMUX_CE3 |
| Q0P_SCANI24 | input | TCELL30:IMUX_CE0 |
| Q0P_SCANI25 | input | TCELL32:IMUX_CE2 |
| Q0P_SCANI26 | input | TCELL32:IMUX_CE1 |
| Q0P_SCANI3 | input | TCELL34:IMUX_CE1 |
| Q0P_SCANI4 | input | TCELL35:IMUX_CE1 |
| Q0P_SCANI5 | input | TCELL35:IMUX_CE2 |
| Q0P_SCANI6 | input | TCELL32:IMUX_CE0 |
| Q0P_SCANI7 | input | TCELL31:IMUX_CE3 |
| Q0P_SCANI8 | input | TCELL31:IMUX_CE0 |
| Q0P_SCANI9 | input | TCELL29:IMUX_CE1 |
| Q0P_SCANMODE | input | TCELL30:IMUX_LSR0 |
| Q0P_SCANO0 | output | TCELL47:OUT_Q4 |
| Q0P_SCANO1 | output | TCELL22:OUT_F1 |
| Q0P_SCANO10 | output | TCELL43:OUT_Q2 |
| Q0P_SCANO11 | output | TCELL21:OUT_F7 |
| Q0P_SCANO12 | output | TCELL44:OUT_Q5 |
| Q0P_SCANO13 | output | TCELL46:OUT_F5 |
| Q0P_SCANO14 | output | TCELL32:OUT_F2 |
| Q0P_SCANO15 | output | TCELL47:OUT_Q6 |
| Q0P_SCANO16 | output | TCELL47:OUT_Q5 |
| Q0P_SCANO17 | output | TCELL46:OUT_Q0 |
| Q0P_SCANO18 | output | TCELL21:OUT_Q6 |
| Q0P_SCANO19 | output | TCELL32:OUT_Q5 |
| Q0P_SCANO2 | output | TCELL21:OUT_Q1 |
| Q0P_SCANO20 | output | TCELL18:OUT_F0 |
| Q0P_SCANO21 | output | TCELL21:OUT_Q2 |
| Q0P_SCANO22 | output | TCELL31:OUT_Q7 |
| Q0P_SCANO23 | output | TCELL48:OUT_F4 |
| Q0P_SCANO24 | output | TCELL48:OUT_F0 |
| Q0P_SCANO3 | output | TCELL46:OUT_F2 |
| Q0P_SCANO4 | output | TCELL45:OUT_F0 |
| Q0P_SCANO5 | output | TCELL34:OUT_Q6 |
| Q0P_SCANO6 | output | TCELL37:OUT_Q1 |
| Q0P_SCANO7 | output | TCELL35:OUT_Q4 |
| Q0P_SCANO8 | output | TCELL34:OUT_F5 |
| Q0P_SCANO9 | output | TCELL35:OUT_Q7 |
| Q0P_SCANRSTN | input | TCELL29:IMUX_LSR1 |
| Q0P_TPHREQENABLE | output | TCELL44:OUT_Q0 |
| Q0P_TPHSTMODE0 | output | TCELL43:OUT_F2 |
| Q0P_TPHSTMODE1 | output | TCELL44:OUT_F0 |
| Q0P_TPHSTMODE2 | output | TCELL42:OUT_Q6 |
| Q0P_UNCORRERRIN | input | TCELL50:IMUX_D3 |
| Q0_FCDFECOEFF0_0 | input | TCELL2:IMUX_A2 |
| Q0_FCDFECOEFF0_1 | input | TCELL2:IMUX_A1 |
| Q0_FCDFECOEFF0_2 | input | TCELL2:IMUX_A0 |
| Q0_FCDFECOEFF0_3 | input | TCELL1:IMUX_D5 |
| Q0_FCDFECOEFF0_4 | input | TCELL1:IMUX_D4 |
| Q0_FCDFECOEFF0_5 | input | TCELL1:IMUX_D3 |
| Q0_FCDFECOEFF0_6 | input | TCELL1:IMUX_D2 |
| Q0_FCDFECOEFF0_7 | input | TCELL1:IMUX_D1 |
| Q0_FCDFECOEFF1_0 | input | TCELL2:IMUX_B4 |
| Q0_FCDFECOEFF1_1 | input | TCELL2:IMUX_B3 |
| Q0_FCDFECOEFF1_2 | input | TCELL2:IMUX_B2 |
| Q0_FCDFECOEFF1_3 | input | TCELL2:IMUX_B1 |
| Q0_FCDFECOEFF1_4 | input | TCELL2:IMUX_B0 |
| Q0_FCDFECOEFF1_5 | input | TCELL2:IMUX_A5 |
| Q0_FCDFECOEFF1_6 | input | TCELL2:IMUX_A4 |
| Q0_FCDFECOEFF1_7 | input | TCELL2:IMUX_A3 |
| Q0_FCDFECOEFF2_0 | input | TCELL2:IMUX_D0 |
| Q0_FCDFECOEFF2_1 | input | TCELL2:IMUX_C5 |
| Q0_FCDFECOEFF2_2 | input | TCELL2:IMUX_C4 |
| Q0_FCDFECOEFF2_3 | input | TCELL2:IMUX_C3 |
| Q0_FCDFECOEFF2_4 | input | TCELL2:IMUX_C2 |
| Q0_FCDFECOEFF2_5 | input | TCELL2:IMUX_C1 |
| Q0_FCDFECOEFF2_6 | input | TCELL2:IMUX_C0 |
| Q0_FCDFECOEFF2_7 | input | TCELL2:IMUX_B5 |
| Q0_FCDFECOEFF3_0 | input | TCELL3:IMUX_A2 |
| Q0_FCDFECOEFF3_1 | input | TCELL3:IMUX_A1 |
| Q0_FCDFECOEFF3_2 | input | TCELL3:IMUX_A0 |
| Q0_FCDFECOEFF3_3 | input | TCELL2:IMUX_D5 |
| Q0_FCDFECOEFF3_4 | input | TCELL2:IMUX_D4 |
| Q0_FCDFECOEFF3_5 | input | TCELL2:IMUX_D3 |
| Q0_FCDFECOEFF3_6 | input | TCELL2:IMUX_D2 |
| Q0_FCDFECOEFF3_7 | input | TCELL2:IMUX_D1 |
| Q0_FCDFECOEFF4_0 | input | TCELL3:IMUX_B4 |
| Q0_FCDFECOEFF4_1 | input | TCELL3:IMUX_B3 |
| Q0_FCDFECOEFF4_2 | input | TCELL3:IMUX_B2 |
| Q0_FCDFECOEFF4_3 | input | TCELL3:IMUX_B1 |
| Q0_FCDFECOEFF4_4 | input | TCELL3:IMUX_B0 |
| Q0_FCDFECOEFF4_5 | input | TCELL3:IMUX_A5 |
| Q0_FCDFECOEFF4_6 | input | TCELL3:IMUX_A4 |
| Q0_FCDFECOEFF4_7 | input | TCELL3:IMUX_A3 |
| Q0_FCDFECOEFF5_0 | input | TCELL3:IMUX_D0 |
| Q0_FCDFECOEFF5_1 | input | TCELL3:IMUX_C5 |
| Q0_FCDFECOEFF5_2 | input | TCELL3:IMUX_C4 |
| Q0_FCDFECOEFF5_3 | input | TCELL3:IMUX_C3 |
| Q0_FCDFECOEFF5_4 | input | TCELL3:IMUX_C2 |
| Q0_FCDFECOEFF5_5 | input | TCELL3:IMUX_C1 |
| Q0_FCDFECOEFF5_6 | input | TCELL3:IMUX_C0 |
| Q0_FCDFECOEFF5_7 | input | TCELL3:IMUX_B5 |
| Q0_FCDFESIGN1 | input | TCELL3:IMUX_D5 |
| Q0_FCDFESIGN2 | input | TCELL3:IMUX_D4 |
| Q0_FCDFESIGN3 | input | TCELL3:IMUX_D3 |
| Q0_FCDFESIGN4 | input | TCELL3:IMUX_D2 |
| Q0_FCDFESIGN5 | input | TCELL3:IMUX_D1 |
| Q0_FCMPWRUP | input | TCELL1:IMUX_A1 |
| Q0_FCMRST | input | TCELL0:IMUX_C2 |
| Q0_FCSCANMODE | input | TCELL1:IMUX_C4 |
| Q0_FDDFECHSEL0 | input | TCELL1:IMUX_D0 |
| Q0_FDDFECHSEL1 | input | TCELL1:IMUX_C5 |
| Q0_FDDFEDATA0 | output | TCELL5:OUT_F0 |
| Q0_FDDFEDATA1 | output | TCELL4:OUT_Q7 |
| Q0_FDDFEDATA2 | output | TCELL4:OUT_Q6 |
| Q0_FDDFEDATA3 | output | TCELL4:OUT_Q5 |
| Q0_FDDFEDATA4 | output | TCELL4:OUT_Q4 |
| Q0_FDDFEDATA5 | output | TCELL4:OUT_Q3 |
| Q0_FDDFEDATA6 | output | TCELL4:OUT_Q2 |
| Q0_FDDFEDATA7 | output | TCELL4:OUT_Q1 |
| Q0_FDDFEDATA8 | output | TCELL4:OUT_Q0 |
| Q0_FDDFEDATA9 | output | TCELL4:OUT_F7 |
| Q0_FDDFEERR0 | output | TCELL5:OUT_Q2 |
| Q0_FDDFEERR1 | output | TCELL5:OUT_Q1 |
| Q0_FDDFEERR2 | output | TCELL5:OUT_Q0 |
| Q0_FDDFEERR3 | output | TCELL5:OUT_F7 |
| Q0_FDDFEERR4 | output | TCELL5:OUT_F6 |
| Q0_FDDFEERR5 | output | TCELL5:OUT_F5 |
| Q0_FDDFEERR6 | output | TCELL5:OUT_F4 |
| Q0_FDDFEERR7 | output | TCELL5:OUT_F3 |
| Q0_FDDFEERR8 | output | TCELL5:OUT_F2 |
| Q0_FDDFEERR9 | output | TCELL5:OUT_F1 |
| Q0_FIGRPFBRRCLK0 | input | TCELL14:IMUX_CLK1_DELAY |
| Q0_FIGRPFBRRCLK1 | input | TCELL14:IMUX_CLK0_DELAY |
| Q0_FIGRPFBTWCLK0 | input | TCELL15:IMUX_CLK1_DELAY |
| Q0_FIGRPFBTWCLK1 | input | TCELL15:IMUX_CLK0_DELAY |
| Q0_FIRXTESTCLK | input | TCELL16:IMUX_CLK1_DELAY |
| Q0_FISYNCCLK | input | TCELL16:IMUX_CLK0_DELAY |
| Q0_FITMRCLK | input | TCELL1:IMUX_CLK0_DELAY |
| Q0_FITXTESTCLK | input | TCELL17:IMUX_CLK1_DELAY |
| Q0_FOREFCLK2FPGA | output | TCELL4:OUT_F2 |
| Q0_HSPLLLOL | output | TCELL3:OUT_F0 |
| Q0_HSPLLPWRUP | input | TCELL1:IMUX_A2 |
| Q0_HSPLLREFCLKI | input | TCELL7:IMUX_CLK0_DELAY |
| Q0_HSPLLRST | input | TCELL2:IMUX_LSR1 |
| Q0_LSPLLLOL | output | TCELL3:OUT_F1 |
| Q0_LSPLLPWRUP | input | TCELL1:IMUX_A3 |
| Q0_LSPLLREFCLKI | input | TCELL7:IMUX_CLK1_DELAY |
| Q0_LSPLLRST | input | TCELL2:IMUX_LSR0 |
| Q1CH0_FCALIGNEN | input | TCELL110:IMUX_B7 |
| Q1CH0_FCCDRFORCEDLOCK | input | TCELL94:IMUX_A7 |
| Q1CH0_FCDFERDEN | input | TCELL104:IMUX_CE0 |
| Q1CH0_FCDFEUPD | input | TCELL103:IMUX_CE0 |
| Q1CH0_FCLDRTXEN | input | TCELL110:IMUX_A7 |
| Q1CH0_FCLSMEN | input | TCELL95:IMUX_D5 |
| Q1CH0_FCPCIEDETEN | input | TCELL95:IMUX_B5 |
| Q1CH0_FCPCSRXRST | input | TCELL98:IMUX_LSR1 |
| Q1CH0_FCPCSTXRST | input | TCELL101:IMUX_LSR1 |
| Q1CH0_FCPIPEPHYRESETN | input | TCELL104:IMUX_LSR1 |
| Q1CH0_FCPLLLOL | input | TCELL94:IMUX_A3 |
| Q1CH0_FCRATE0 | input | TCELL110:IMUX_B1 |
| Q1CH0_FCRATE1 | input | TCELL109:IMUX_A4 |
| Q1CH0_FCRATE2 | input | TCELL109:IMUX_A5 |
| Q1CH0_FCRRST | input | TCELL96:IMUX_LSR1 |
| Q1CH0_FCRXPOLARITY | input | TCELL95:IMUX_C7 |
| Q1CH0_FCRXPWRUP | input | TCELL110:IMUX_D6 |
| Q1CH0_FCTMRSTART | input | TCELL107:IMUX_A1 |
| Q1CH0_FCTMRSTOP | input | TCELL106:IMUX_A5 |
| Q1CH0_FCTRST | input | TCELL94:IMUX_LSR1 |
| Q1CH0_FCTXMARGIN0 | input | TCELL94:IMUX_C5 |
| Q1CH0_FCTXMARGIN1 | input | TCELL94:IMUX_C6 |
| Q1CH0_FCTXMARGIN2 | input | TCELL94:IMUX_C7 |
| Q1CH0_FCTXPWRUP | input | TCELL110:IMUX_C6 |
| Q1CH0_FCWORDALGNEN | input | TCELL95:IMUX_C3 |
| Q1CH0_FDLDRRX | output | TCELL107:OUT_F7 |
| Q1CH0_FDLDRTX | input | TCELL94:IMUX_B5 |
| Q1CH0_FDRX0 | output | TCELL93:OUT_Q0 |
| Q1CH0_FDRX1 | output | TCELL93:OUT_Q1 |
| Q1CH0_FDRX10 | output | TCELL93:OUT_F2 |
| Q1CH0_FDRX11 | output | TCELL93:OUT_F3 |
| Q1CH0_FDRX12 | output | TCELL93:OUT_F4 |
| Q1CH0_FDRX13 | output | TCELL93:OUT_F5 |
| Q1CH0_FDRX14 | output | TCELL93:OUT_F6 |
| Q1CH0_FDRX15 | output | TCELL93:OUT_F7 |
| Q1CH0_FDRX16 | output | TCELL94:OUT_Q0 |
| Q1CH0_FDRX17 | output | TCELL94:OUT_Q1 |
| Q1CH0_FDRX18 | output | TCELL94:OUT_Q2 |
| Q1CH0_FDRX19 | output | TCELL94:OUT_Q3 |
| Q1CH0_FDRX2 | output | TCELL93:OUT_Q2 |
| Q1CH0_FDRX20 | output | TCELL94:OUT_Q4 |
| Q1CH0_FDRX21 | output | TCELL94:OUT_Q5 |
| Q1CH0_FDRX22 | output | TCELL94:OUT_Q6 |
| Q1CH0_FDRX23 | output | TCELL94:OUT_Q7 |
| Q1CH0_FDRX24 | output | TCELL94:OUT_F0 |
| Q1CH0_FDRX25 | output | TCELL94:OUT_F1 |
| Q1CH0_FDRX26 | output | TCELL94:OUT_F2 |
| Q1CH0_FDRX27 | output | TCELL94:OUT_F3 |
| Q1CH0_FDRX28 | output | TCELL94:OUT_F4 |
| Q1CH0_FDRX29 | output | TCELL94:OUT_F5 |
| Q1CH0_FDRX3 | output | TCELL93:OUT_Q3 |
| Q1CH0_FDRX30 | output | TCELL94:OUT_F6 |
| Q1CH0_FDRX31 | output | TCELL94:OUT_F7 |
| Q1CH0_FDRX32 | output | TCELL95:OUT_Q0 |
| Q1CH0_FDRX33 | output | TCELL95:OUT_Q1 |
| Q1CH0_FDRX34 | output | TCELL95:OUT_Q2 |
| Q1CH0_FDRX35 | output | TCELL95:OUT_Q3 |
| Q1CH0_FDRX36 | output | TCELL95:OUT_Q4 |
| Q1CH0_FDRX37 | output | TCELL95:OUT_Q5 |
| Q1CH0_FDRX38 | output | TCELL95:OUT_Q6 |
| Q1CH0_FDRX39 | output | TCELL95:OUT_Q7 |
| Q1CH0_FDRX4 | output | TCELL93:OUT_Q4 |
| Q1CH0_FDRX40 | output | TCELL95:OUT_F0 |
| Q1CH0_FDRX41 | output | TCELL95:OUT_F1 |
| Q1CH0_FDRX42 | output | TCELL95:OUT_F2 |
| Q1CH0_FDRX43 | output | TCELL95:OUT_F3 |
| Q1CH0_FDRX44 | output | TCELL95:OUT_F4 |
| Q1CH0_FDRX45 | output | TCELL95:OUT_F5 |
| Q1CH0_FDRX46 | output | TCELL95:OUT_F6 |
| Q1CH0_FDRX47 | output | TCELL95:OUT_F7 |
| Q1CH0_FDRX5 | output | TCELL93:OUT_Q5 |
| Q1CH0_FDRX6 | output | TCELL93:OUT_Q6 |
| Q1CH0_FDRX7 | output | TCELL93:OUT_Q7 |
| Q1CH0_FDRX8 | output | TCELL93:OUT_F0 |
| Q1CH0_FDRX9 | output | TCELL93:OUT_F1 |
| Q1CH0_FDTX0 | input | TCELL95:IMUX_B6 |
| Q1CH0_FDTX1 | input | TCELL95:IMUX_B7 |
| Q1CH0_FDTX10 | input | TCELL96:IMUX_D4 |
| Q1CH0_FDTX11 | input | TCELL96:IMUX_D5 |
| Q1CH0_FDTX12 | input | TCELL96:IMUX_D6 |
| Q1CH0_FDTX13 | input | TCELL96:IMUX_D7 |
| Q1CH0_FDTX14 | input | TCELL96:IMUX_C2 |
| Q1CH0_FDTX15 | input | TCELL96:IMUX_C3 |
| Q1CH0_FDTX16 | input | TCELL96:IMUX_C4 |
| Q1CH0_FDTX17 | input | TCELL96:IMUX_C5 |
| Q1CH0_FDTX18 | input | TCELL96:IMUX_C6 |
| Q1CH0_FDTX19 | input | TCELL96:IMUX_C7 |
| Q1CH0_FDTX2 | input | TCELL95:IMUX_A2 |
| Q1CH0_FDTX20 | input | TCELL96:IMUX_B2 |
| Q1CH0_FDTX21 | input | TCELL96:IMUX_B3 |
| Q1CH0_FDTX22 | input | TCELL96:IMUX_B4 |
| Q1CH0_FDTX23 | input | TCELL96:IMUX_B5 |
| Q1CH0_FDTX24 | input | TCELL96:IMUX_B6 |
| Q1CH0_FDTX25 | input | TCELL96:IMUX_B7 |
| Q1CH0_FDTX26 | input | TCELL96:IMUX_A2 |
| Q1CH0_FDTX27 | input | TCELL96:IMUX_A3 |
| Q1CH0_FDTX28 | input | TCELL96:IMUX_A4 |
| Q1CH0_FDTX29 | input | TCELL96:IMUX_A5 |
| Q1CH0_FDTX3 | input | TCELL95:IMUX_A3 |
| Q1CH0_FDTX30 | input | TCELL96:IMUX_A6 |
| Q1CH0_FDTX31 | input | TCELL96:IMUX_A7 |
| Q1CH0_FDTX32 | input | TCELL97:IMUX_D2 |
| Q1CH0_FDTX33 | input | TCELL97:IMUX_D3 |
| Q1CH0_FDTX34 | input | TCELL97:IMUX_D4 |
| Q1CH0_FDTX35 | input | TCELL97:IMUX_D5 |
| Q1CH0_FDTX36 | input | TCELL97:IMUX_D6 |
| Q1CH0_FDTX37 | input | TCELL97:IMUX_D7 |
| Q1CH0_FDTX38 | input | TCELL97:IMUX_C2 |
| Q1CH0_FDTX39 | input | TCELL97:IMUX_C3 |
| Q1CH0_FDTX4 | input | TCELL95:IMUX_A4 |
| Q1CH0_FDTX40 | input | TCELL97:IMUX_C4 |
| Q1CH0_FDTX41 | input | TCELL97:IMUX_C5 |
| Q1CH0_FDTX42 | input | TCELL97:IMUX_C6 |
| Q1CH0_FDTX43 | input | TCELL97:IMUX_C7 |
| Q1CH0_FDTX44 | input | TCELL97:IMUX_B2 |
| Q1CH0_FDTX45 | input | TCELL97:IMUX_B3 |
| Q1CH0_FDTX46 | input | TCELL97:IMUX_B4 |
| Q1CH0_FDTX47 | input | TCELL97:IMUX_B5 |
| Q1CH0_FDTX48 | input | TCELL97:IMUX_B6 |
| Q1CH0_FDTX49 | input | TCELL97:IMUX_B7 |
| Q1CH0_FDTX5 | input | TCELL95:IMUX_A5 |
| Q1CH0_FDTX6 | input | TCELL95:IMUX_A6 |
| Q1CH0_FDTX7 | input | TCELL95:IMUX_A7 |
| Q1CH0_FDTX8 | input | TCELL96:IMUX_D2 |
| Q1CH0_FDTX9 | input | TCELL96:IMUX_D3 |
| Q1CH0_FIRCLK | input | TCELL100:IMUX_CLK1_DELAY |
| Q1CH0_FIREFRXCLK | input | TCELL102:IMUX_CLK1_DELAY |
| Q1CH0_FITCLK | input | TCELL98:IMUX_CLK0_DELAY |
| Q1CH0_FITMRSTARTCLK | input | TCELL109:IMUX_CLK0_DELAY |
| Q1CH0_FITMRSTOPCLK | input | TCELL107:IMUX_CLK0_DELAY |
| Q1CH0_FSCCOVERRUN | output | TCELL109:OUT_Q1 |
| Q1CH0_FSCCUNDERRUN | output | TCELL108:OUT_F5 |
| Q1CH0_FSDFEVLD | output | TCELL105:OUT_Q6 |
| Q1CH0_FSLSM | output | TCELL109:OUT_F1 |
| Q1CH0_FSPCIECON | output | TCELL110:OUT_Q1 |
| Q1CH0_FSPCIEDONE | output | TCELL109:OUT_F5 |
| Q1CH0_FSRCDONE | output | TCELL106:OUT_F6 |
| Q1CH0_FSRLOL | output | TCELL108:OUT_Q5 |
| Q1CH0_FSRLOS | output | TCELL109:OUT_Q5 |
| Q1CH0_FSSKPADDED | output | TCELL107:OUT_F3 |
| Q1CH0_FSSKPDELETED | output | TCELL107:OUT_Q7 |
| Q1CH1_FCALIGNEN | input | TCELL110:IMUX_B6 |
| Q1CH1_FCCDRFORCEDLOCK | input | TCELL94:IMUX_A6 |
| Q1CH1_FCDFERDEN | input | TCELL103:IMUX_CE3 |
| Q1CH1_FCDFEUPD | input | TCELL102:IMUX_CE3 |
| Q1CH1_FCLDRTXEN | input | TCELL110:IMUX_A6 |
| Q1CH1_FCLSMEN | input | TCELL95:IMUX_D4 |
| Q1CH1_FCPCIEDETEN | input | TCELL95:IMUX_B4 |
| Q1CH1_FCPCSRXRST | input | TCELL98:IMUX_LSR0 |
| Q1CH1_FCPCSTXRST | input | TCELL101:IMUX_LSR0 |
| Q1CH1_FCPIPEPHYRESETN | input | TCELL104:IMUX_LSR0 |
| Q1CH1_FCPLLLOL | input | TCELL94:IMUX_A2 |
| Q1CH1_FCRATE0 | input | TCELL109:IMUX_B6 |
| Q1CH1_FCRATE1 | input | TCELL109:IMUX_B7 |
| Q1CH1_FCRATE2 | input | TCELL110:IMUX_B0 |
| Q1CH1_FCRRST | input | TCELL96:IMUX_LSR0 |
| Q1CH1_FCRXPOLARITY | input | TCELL95:IMUX_C6 |
| Q1CH1_FCRXPWRUP | input | TCELL110:IMUX_D5 |
| Q1CH1_FCTMRSTART | input | TCELL107:IMUX_A0 |
| Q1CH1_FCTMRSTOP | input | TCELL106:IMUX_A4 |
| Q1CH1_FCTRST | input | TCELL94:IMUX_LSR0 |
| Q1CH1_FCTXMARGIN0 | input | TCELL94:IMUX_C2 |
| Q1CH1_FCTXMARGIN1 | input | TCELL94:IMUX_C3 |
| Q1CH1_FCTXMARGIN2 | input | TCELL94:IMUX_C4 |
| Q1CH1_FCTXPWRUP | input | TCELL110:IMUX_C5 |
| Q1CH1_FCWORDALGNEN | input | TCELL95:IMUX_C2 |
| Q1CH1_FDLDRRX | output | TCELL107:OUT_F6 |
| Q1CH1_FDLDRTX | input | TCELL94:IMUX_B4 |
| Q1CH1_FDRX0 | output | TCELL96:OUT_Q0 |
| Q1CH1_FDRX1 | output | TCELL96:OUT_Q1 |
| Q1CH1_FDRX10 | output | TCELL96:OUT_F2 |
| Q1CH1_FDRX11 | output | TCELL96:OUT_F3 |
| Q1CH1_FDRX12 | output | TCELL96:OUT_F4 |
| Q1CH1_FDRX13 | output | TCELL96:OUT_F5 |
| Q1CH1_FDRX14 | output | TCELL96:OUT_F6 |
| Q1CH1_FDRX15 | output | TCELL96:OUT_F7 |
| Q1CH1_FDRX16 | output | TCELL97:OUT_Q0 |
| Q1CH1_FDRX17 | output | TCELL97:OUT_Q1 |
| Q1CH1_FDRX18 | output | TCELL97:OUT_Q2 |
| Q1CH1_FDRX19 | output | TCELL97:OUT_Q3 |
| Q1CH1_FDRX2 | output | TCELL96:OUT_Q2 |
| Q1CH1_FDRX20 | output | TCELL97:OUT_Q4 |
| Q1CH1_FDRX21 | output | TCELL97:OUT_Q5 |
| Q1CH1_FDRX22 | output | TCELL97:OUT_Q6 |
| Q1CH1_FDRX23 | output | TCELL97:OUT_Q7 |
| Q1CH1_FDRX24 | output | TCELL97:OUT_F0 |
| Q1CH1_FDRX25 | output | TCELL97:OUT_F1 |
| Q1CH1_FDRX26 | output | TCELL97:OUT_F2 |
| Q1CH1_FDRX27 | output | TCELL97:OUT_F3 |
| Q1CH1_FDRX28 | output | TCELL97:OUT_F4 |
| Q1CH1_FDRX29 | output | TCELL97:OUT_F5 |
| Q1CH1_FDRX3 | output | TCELL96:OUT_Q3 |
| Q1CH1_FDRX30 | output | TCELL97:OUT_F6 |
| Q1CH1_FDRX31 | output | TCELL97:OUT_F7 |
| Q1CH1_FDRX32 | output | TCELL98:OUT_Q0 |
| Q1CH1_FDRX33 | output | TCELL98:OUT_Q1 |
| Q1CH1_FDRX34 | output | TCELL98:OUT_Q2 |
| Q1CH1_FDRX35 | output | TCELL98:OUT_Q3 |
| Q1CH1_FDRX36 | output | TCELL98:OUT_Q4 |
| Q1CH1_FDRX37 | output | TCELL98:OUT_Q5 |
| Q1CH1_FDRX38 | output | TCELL98:OUT_Q6 |
| Q1CH1_FDRX39 | output | TCELL98:OUT_Q7 |
| Q1CH1_FDRX4 | output | TCELL96:OUT_Q4 |
| Q1CH1_FDRX40 | output | TCELL98:OUT_F0 |
| Q1CH1_FDRX41 | output | TCELL98:OUT_F1 |
| Q1CH1_FDRX42 | output | TCELL98:OUT_F2 |
| Q1CH1_FDRX43 | output | TCELL98:OUT_F3 |
| Q1CH1_FDRX44 | output | TCELL98:OUT_F4 |
| Q1CH1_FDRX45 | output | TCELL98:OUT_F5 |
| Q1CH1_FDRX46 | output | TCELL98:OUT_F6 |
| Q1CH1_FDRX47 | output | TCELL98:OUT_F7 |
| Q1CH1_FDRX5 | output | TCELL96:OUT_Q5 |
| Q1CH1_FDRX6 | output | TCELL96:OUT_Q6 |
| Q1CH1_FDRX7 | output | TCELL96:OUT_Q7 |
| Q1CH1_FDRX8 | output | TCELL96:OUT_F0 |
| Q1CH1_FDRX9 | output | TCELL96:OUT_F1 |
| Q1CH1_FDTX0 | input | TCELL97:IMUX_A2 |
| Q1CH1_FDTX1 | input | TCELL97:IMUX_A3 |
| Q1CH1_FDTX10 | input | TCELL98:IMUX_D6 |
| Q1CH1_FDTX11 | input | TCELL98:IMUX_D7 |
| Q1CH1_FDTX12 | input | TCELL98:IMUX_C2 |
| Q1CH1_FDTX13 | input | TCELL98:IMUX_C3 |
| Q1CH1_FDTX14 | input | TCELL98:IMUX_C4 |
| Q1CH1_FDTX15 | input | TCELL98:IMUX_C5 |
| Q1CH1_FDTX16 | input | TCELL98:IMUX_C6 |
| Q1CH1_FDTX17 | input | TCELL98:IMUX_C7 |
| Q1CH1_FDTX18 | input | TCELL98:IMUX_B2 |
| Q1CH1_FDTX19 | input | TCELL98:IMUX_B3 |
| Q1CH1_FDTX2 | input | TCELL97:IMUX_A4 |
| Q1CH1_FDTX20 | input | TCELL98:IMUX_B4 |
| Q1CH1_FDTX21 | input | TCELL98:IMUX_B5 |
| Q1CH1_FDTX22 | input | TCELL98:IMUX_B6 |
| Q1CH1_FDTX23 | input | TCELL98:IMUX_B7 |
| Q1CH1_FDTX24 | input | TCELL98:IMUX_A2 |
| Q1CH1_FDTX25 | input | TCELL98:IMUX_A3 |
| Q1CH1_FDTX26 | input | TCELL98:IMUX_A4 |
| Q1CH1_FDTX27 | input | TCELL98:IMUX_A5 |
| Q1CH1_FDTX28 | input | TCELL98:IMUX_A6 |
| Q1CH1_FDTX29 | input | TCELL98:IMUX_A7 |
| Q1CH1_FDTX3 | input | TCELL97:IMUX_A5 |
| Q1CH1_FDTX30 | input | TCELL99:IMUX_D4 |
| Q1CH1_FDTX31 | input | TCELL99:IMUX_D5 |
| Q1CH1_FDTX32 | input | TCELL99:IMUX_D6 |
| Q1CH1_FDTX33 | input | TCELL99:IMUX_D7 |
| Q1CH1_FDTX34 | input | TCELL100:IMUX_D0 |
| Q1CH1_FDTX35 | input | TCELL100:IMUX_D1 |
| Q1CH1_FDTX36 | input | TCELL99:IMUX_C4 |
| Q1CH1_FDTX37 | input | TCELL99:IMUX_C5 |
| Q1CH1_FDTX38 | input | TCELL99:IMUX_C6 |
| Q1CH1_FDTX39 | input | TCELL99:IMUX_C7 |
| Q1CH1_FDTX4 | input | TCELL97:IMUX_A6 |
| Q1CH1_FDTX40 | input | TCELL100:IMUX_C0 |
| Q1CH1_FDTX41 | input | TCELL100:IMUX_C1 |
| Q1CH1_FDTX42 | input | TCELL99:IMUX_B4 |
| Q1CH1_FDTX43 | input | TCELL99:IMUX_B5 |
| Q1CH1_FDTX44 | input | TCELL99:IMUX_B6 |
| Q1CH1_FDTX45 | input | TCELL99:IMUX_B7 |
| Q1CH1_FDTX46 | input | TCELL100:IMUX_B0 |
| Q1CH1_FDTX47 | input | TCELL100:IMUX_B1 |
| Q1CH1_FDTX48 | input | TCELL99:IMUX_A4 |
| Q1CH1_FDTX49 | input | TCELL99:IMUX_A5 |
| Q1CH1_FDTX5 | input | TCELL97:IMUX_A7 |
| Q1CH1_FDTX6 | input | TCELL98:IMUX_D2 |
| Q1CH1_FDTX7 | input | TCELL98:IMUX_D3 |
| Q1CH1_FDTX8 | input | TCELL98:IMUX_D4 |
| Q1CH1_FDTX9 | input | TCELL98:IMUX_D5 |
| Q1CH1_FIRCLK | input | TCELL100:IMUX_CLK0_DELAY |
| Q1CH1_FIREFRXCLK | input | TCELL102:IMUX_CLK0_DELAY |
| Q1CH1_FITCLK | input | TCELL98:IMUX_CLK1_DELAY |
| Q1CH1_FITMRSTARTCLK | input | TCELL108:IMUX_CLK1_DELAY |
| Q1CH1_FITMRSTOPCLK | input | TCELL106:IMUX_CLK1_DELAY |
| Q1CH1_FSCCOVERRUN | output | TCELL109:OUT_Q0 |
| Q1CH1_FSCCUNDERRUN | output | TCELL108:OUT_F4 |
| Q1CH1_FSDFEVLD | output | TCELL105:OUT_Q5 |
| Q1CH1_FSLSM | output | TCELL109:OUT_F0 |
| Q1CH1_FSPCIECON | output | TCELL110:OUT_Q0 |
| Q1CH1_FSPCIEDONE | output | TCELL109:OUT_F4 |
| Q1CH1_FSRCDONE | output | TCELL106:OUT_F5 |
| Q1CH1_FSRLOL | output | TCELL108:OUT_Q4 |
| Q1CH1_FSRLOS | output | TCELL109:OUT_Q4 |
| Q1CH1_FSSKPADDED | output | TCELL107:OUT_F2 |
| Q1CH1_FSSKPDELETED | output | TCELL107:OUT_Q6 |
| Q1CH2_FCALIGNEN | input | TCELL110:IMUX_B5 |
| Q1CH2_FCCDRFORCEDLOCK | input | TCELL94:IMUX_A5 |
| Q1CH2_FCDFERDEN | input | TCELL103:IMUX_CE2 |
| Q1CH2_FCDFEUPD | input | TCELL102:IMUX_CE2 |
| Q1CH2_FCLDRTXEN | input | TCELL110:IMUX_A5 |
| Q1CH2_FCLSMEN | input | TCELL95:IMUX_D3 |
| Q1CH2_FCPCIEDETEN | input | TCELL95:IMUX_B3 |
| Q1CH2_FCPCSRXRST | input | TCELL97:IMUX_LSR1 |
| Q1CH2_FCPCSTXRST | input | TCELL100:IMUX_LSR1 |
| Q1CH2_FCPIPEPHYRESETN | input | TCELL103:IMUX_LSR1 |
| Q1CH2_FCPLLLOL | input | TCELL94:IMUX_B7 |
| Q1CH2_FCRATE0 | input | TCELL110:IMUX_C1 |
| Q1CH2_FCRATE1 | input | TCELL109:IMUX_B4 |
| Q1CH2_FCRATE2 | input | TCELL109:IMUX_B5 |
| Q1CH2_FCRRST | input | TCELL95:IMUX_LSR1 |
| Q1CH2_FCRXPOLARITY | input | TCELL95:IMUX_C5 |
| Q1CH2_FCRXPWRUP | input | TCELL110:IMUX_D4 |
| Q1CH2_FCTMRSTART | input | TCELL106:IMUX_A7 |
| Q1CH2_FCTMRSTOP | input | TCELL107:IMUX_B1 |
| Q1CH2_FCTRST | input | TCELL110:IMUX_LSR1 |
| Q1CH2_FCTXMARGIN0 | input | TCELL94:IMUX_D5 |
| Q1CH2_FCTXMARGIN1 | input | TCELL94:IMUX_D6 |
| Q1CH2_FCTXMARGIN2 | input | TCELL94:IMUX_D7 |
| Q1CH2_FCTXPWRUP | input | TCELL110:IMUX_C4 |
| Q1CH2_FCWORDALGNEN | input | TCELL95:IMUX_D7 |
| Q1CH2_FDLDRRX | output | TCELL107:OUT_F5 |
| Q1CH2_FDLDRTX | input | TCELL94:IMUX_B3 |
| Q1CH2_FDRX0 | output | TCELL99:OUT_Q2 |
| Q1CH2_FDRX1 | output | TCELL99:OUT_Q3 |
| Q1CH2_FDRX10 | output | TCELL99:OUT_F4 |
| Q1CH2_FDRX11 | output | TCELL99:OUT_F5 |
| Q1CH2_FDRX12 | output | TCELL99:OUT_F6 |
| Q1CH2_FDRX13 | output | TCELL99:OUT_F7 |
| Q1CH2_FDRX14 | output | TCELL100:OUT_F0 |
| Q1CH2_FDRX15 | output | TCELL100:OUT_F1 |
| Q1CH2_FDRX16 | output | TCELL100:OUT_Q2 |
| Q1CH2_FDRX17 | output | TCELL100:OUT_Q3 |
| Q1CH2_FDRX18 | output | TCELL100:OUT_Q4 |
| Q1CH2_FDRX19 | output | TCELL100:OUT_Q5 |
| Q1CH2_FDRX2 | output | TCELL99:OUT_Q4 |
| Q1CH2_FDRX20 | output | TCELL100:OUT_Q6 |
| Q1CH2_FDRX21 | output | TCELL100:OUT_Q7 |
| Q1CH2_FDRX22 | output | TCELL101:OUT_Q0 |
| Q1CH2_FDRX23 | output | TCELL101:OUT_Q1 |
| Q1CH2_FDRX24 | output | TCELL100:OUT_F2 |
| Q1CH2_FDRX25 | output | TCELL100:OUT_F3 |
| Q1CH2_FDRX26 | output | TCELL100:OUT_F4 |
| Q1CH2_FDRX27 | output | TCELL100:OUT_F5 |
| Q1CH2_FDRX28 | output | TCELL100:OUT_F6 |
| Q1CH2_FDRX29 | output | TCELL100:OUT_F7 |
| Q1CH2_FDRX3 | output | TCELL99:OUT_Q5 |
| Q1CH2_FDRX30 | output | TCELL101:OUT_F0 |
| Q1CH2_FDRX31 | output | TCELL101:OUT_F1 |
| Q1CH2_FDRX32 | output | TCELL101:OUT_Q2 |
| Q1CH2_FDRX33 | output | TCELL101:OUT_Q3 |
| Q1CH2_FDRX34 | output | TCELL101:OUT_Q4 |
| Q1CH2_FDRX35 | output | TCELL101:OUT_Q5 |
| Q1CH2_FDRX36 | output | TCELL101:OUT_Q6 |
| Q1CH2_FDRX37 | output | TCELL101:OUT_Q7 |
| Q1CH2_FDRX38 | output | TCELL102:OUT_Q0 |
| Q1CH2_FDRX39 | output | TCELL102:OUT_Q1 |
| Q1CH2_FDRX4 | output | TCELL99:OUT_Q6 |
| Q1CH2_FDRX40 | output | TCELL101:OUT_F2 |
| Q1CH2_FDRX41 | output | TCELL101:OUT_F3 |
| Q1CH2_FDRX42 | output | TCELL101:OUT_F4 |
| Q1CH2_FDRX43 | output | TCELL101:OUT_F5 |
| Q1CH2_FDRX44 | output | TCELL101:OUT_F6 |
| Q1CH2_FDRX45 | output | TCELL101:OUT_F7 |
| Q1CH2_FDRX46 | output | TCELL102:OUT_F0 |
| Q1CH2_FDRX47 | output | TCELL102:OUT_F1 |
| Q1CH2_FDRX5 | output | TCELL99:OUT_Q7 |
| Q1CH2_FDRX6 | output | TCELL100:OUT_Q0 |
| Q1CH2_FDRX7 | output | TCELL100:OUT_Q1 |
| Q1CH2_FDRX8 | output | TCELL99:OUT_F2 |
| Q1CH2_FDRX9 | output | TCELL99:OUT_F3 |
| Q1CH2_FDTX0 | input | TCELL99:IMUX_A6 |
| Q1CH2_FDTX1 | input | TCELL99:IMUX_A7 |
| Q1CH2_FDTX10 | input | TCELL100:IMUX_C4 |
| Q1CH2_FDTX11 | input | TCELL100:IMUX_C5 |
| Q1CH2_FDTX12 | input | TCELL100:IMUX_C6 |
| Q1CH2_FDTX13 | input | TCELL100:IMUX_C7 |
| Q1CH2_FDTX14 | input | TCELL101:IMUX_C0 |
| Q1CH2_FDTX15 | input | TCELL101:IMUX_C1 |
| Q1CH2_FDTX16 | input | TCELL100:IMUX_B4 |
| Q1CH2_FDTX17 | input | TCELL100:IMUX_B5 |
| Q1CH2_FDTX18 | input | TCELL100:IMUX_B6 |
| Q1CH2_FDTX19 | input | TCELL100:IMUX_B7 |
| Q1CH2_FDTX2 | input | TCELL100:IMUX_A0 |
| Q1CH2_FDTX20 | input | TCELL101:IMUX_B0 |
| Q1CH2_FDTX21 | input | TCELL101:IMUX_B1 |
| Q1CH2_FDTX22 | input | TCELL100:IMUX_A4 |
| Q1CH2_FDTX23 | input | TCELL100:IMUX_A5 |
| Q1CH2_FDTX24 | input | TCELL100:IMUX_A6 |
| Q1CH2_FDTX25 | input | TCELL100:IMUX_A7 |
| Q1CH2_FDTX26 | input | TCELL101:IMUX_A0 |
| Q1CH2_FDTX27 | input | TCELL101:IMUX_A1 |
| Q1CH2_FDTX28 | input | TCELL101:IMUX_D4 |
| Q1CH2_FDTX29 | input | TCELL101:IMUX_D5 |
| Q1CH2_FDTX3 | input | TCELL100:IMUX_A1 |
| Q1CH2_FDTX30 | input | TCELL101:IMUX_D6 |
| Q1CH2_FDTX31 | input | TCELL101:IMUX_D7 |
| Q1CH2_FDTX32 | input | TCELL102:IMUX_D0 |
| Q1CH2_FDTX33 | input | TCELL102:IMUX_D1 |
| Q1CH2_FDTX34 | input | TCELL101:IMUX_C4 |
| Q1CH2_FDTX35 | input | TCELL101:IMUX_C5 |
| Q1CH2_FDTX36 | input | TCELL101:IMUX_C6 |
| Q1CH2_FDTX37 | input | TCELL101:IMUX_C7 |
| Q1CH2_FDTX38 | input | TCELL102:IMUX_C0 |
| Q1CH2_FDTX39 | input | TCELL102:IMUX_C1 |
| Q1CH2_FDTX4 | input | TCELL100:IMUX_D4 |
| Q1CH2_FDTX40 | input | TCELL101:IMUX_B4 |
| Q1CH2_FDTX41 | input | TCELL101:IMUX_B5 |
| Q1CH2_FDTX42 | input | TCELL101:IMUX_B6 |
| Q1CH2_FDTX43 | input | TCELL101:IMUX_B7 |
| Q1CH2_FDTX44 | input | TCELL102:IMUX_B0 |
| Q1CH2_FDTX45 | input | TCELL102:IMUX_B1 |
| Q1CH2_FDTX46 | input | TCELL101:IMUX_A4 |
| Q1CH2_FDTX47 | input | TCELL101:IMUX_A5 |
| Q1CH2_FDTX48 | input | TCELL101:IMUX_A6 |
| Q1CH2_FDTX49 | input | TCELL101:IMUX_A7 |
| Q1CH2_FDTX5 | input | TCELL100:IMUX_D5 |
| Q1CH2_FDTX6 | input | TCELL100:IMUX_D6 |
| Q1CH2_FDTX7 | input | TCELL100:IMUX_D7 |
| Q1CH2_FDTX8 | input | TCELL101:IMUX_D0 |
| Q1CH2_FDTX9 | input | TCELL101:IMUX_D1 |
| Q1CH2_FIRCLK | input | TCELL99:IMUX_CLK1_DELAY |
| Q1CH2_FIREFRXCLK | input | TCELL101:IMUX_CLK1_DELAY |
| Q1CH2_FITCLK | input | TCELL97:IMUX_CLK0_DELAY |
| Q1CH2_FITMRSTARTCLK | input | TCELL108:IMUX_CLK0_DELAY |
| Q1CH2_FITMRSTOPCLK | input | TCELL106:IMUX_CLK0_DELAY |
| Q1CH2_FSCCOVERRUN | output | TCELL108:OUT_Q7 |
| Q1CH2_FSCCUNDERRUN | output | TCELL108:OUT_F3 |
| Q1CH2_FSDFEVLD | output | TCELL105:OUT_Q4 |
| Q1CH2_FSLSM | output | TCELL108:OUT_F7 |
| Q1CH2_FSPCIECON | output | TCELL109:OUT_Q7 |
| Q1CH2_FSPCIEDONE | output | TCELL109:OUT_F3 |
| Q1CH2_FSRCDONE | output | TCELL106:OUT_F4 |
| Q1CH2_FSRLOL | output | TCELL108:OUT_Q3 |
| Q1CH2_FSRLOS | output | TCELL109:OUT_Q3 |
| Q1CH2_FSSKPADDED | output | TCELL108:OUT_Q1 |
| Q1CH2_FSSKPDELETED | output | TCELL107:OUT_Q5 |
| Q1CH3_FCALIGNEN | input | TCELL110:IMUX_B4 |
| Q1CH3_FCCDRFORCEDLOCK | input | TCELL94:IMUX_A4 |
| Q1CH3_FCDFERDEN | input | TCELL103:IMUX_CE1 |
| Q1CH3_FCDFEUPD | input | TCELL102:IMUX_CE1 |
| Q1CH3_FCLDRTXEN | input | TCELL110:IMUX_A4 |
| Q1CH3_FCLSMEN | input | TCELL95:IMUX_D2 |
| Q1CH3_FCPCIEDETEN | input | TCELL95:IMUX_B2 |
| Q1CH3_FCPCSRXRST | input | TCELL97:IMUX_LSR0 |
| Q1CH3_FCPCSTXRST | input | TCELL100:IMUX_LSR0 |
| Q1CH3_FCPIPEPHYRESETN | input | TCELL103:IMUX_LSR0 |
| Q1CH3_FCPLLLOL | input | TCELL94:IMUX_B6 |
| Q1CH3_FCRATE0 | input | TCELL109:IMUX_C6 |
| Q1CH3_FCRATE1 | input | TCELL109:IMUX_C7 |
| Q1CH3_FCRATE2 | input | TCELL110:IMUX_C0 |
| Q1CH3_FCRRST | input | TCELL95:IMUX_LSR0 |
| Q1CH3_FCRXPOLARITY | input | TCELL95:IMUX_C4 |
| Q1CH3_FCRXPWRUP | input | TCELL110:IMUX_A1 |
| Q1CH3_FCTMRSTART | input | TCELL106:IMUX_A6 |
| Q1CH3_FCTMRSTOP | input | TCELL107:IMUX_B0 |
| Q1CH3_FCTRST | input | TCELL110:IMUX_LSR0 |
| Q1CH3_FCTXMARGIN0 | input | TCELL94:IMUX_D2 |
| Q1CH3_FCTXMARGIN1 | input | TCELL94:IMUX_D3 |
| Q1CH3_FCTXMARGIN2 | input | TCELL94:IMUX_D4 |
| Q1CH3_FCTXPWRUP | input | TCELL110:IMUX_D7 |
| Q1CH3_FCWORDALGNEN | input | TCELL95:IMUX_D6 |
| Q1CH3_FDLDRRX | output | TCELL107:OUT_F4 |
| Q1CH3_FDLDRTX | input | TCELL94:IMUX_B2 |
| Q1CH3_FDRX0 | output | TCELL102:OUT_Q2 |
| Q1CH3_FDRX1 | output | TCELL102:OUT_Q3 |
| Q1CH3_FDRX10 | output | TCELL102:OUT_F4 |
| Q1CH3_FDRX11 | output | TCELL102:OUT_F5 |
| Q1CH3_FDRX12 | output | TCELL102:OUT_F6 |
| Q1CH3_FDRX13 | output | TCELL102:OUT_F7 |
| Q1CH3_FDRX14 | output | TCELL103:OUT_F0 |
| Q1CH3_FDRX15 | output | TCELL103:OUT_F1 |
| Q1CH3_FDRX16 | output | TCELL103:OUT_Q2 |
| Q1CH3_FDRX17 | output | TCELL103:OUT_Q3 |
| Q1CH3_FDRX18 | output | TCELL103:OUT_Q4 |
| Q1CH3_FDRX19 | output | TCELL103:OUT_Q5 |
| Q1CH3_FDRX2 | output | TCELL102:OUT_Q4 |
| Q1CH3_FDRX20 | output | TCELL103:OUT_Q6 |
| Q1CH3_FDRX21 | output | TCELL103:OUT_Q7 |
| Q1CH3_FDRX22 | output | TCELL104:OUT_Q0 |
| Q1CH3_FDRX23 | output | TCELL104:OUT_Q1 |
| Q1CH3_FDRX24 | output | TCELL103:OUT_F2 |
| Q1CH3_FDRX25 | output | TCELL103:OUT_F3 |
| Q1CH3_FDRX26 | output | TCELL103:OUT_F4 |
| Q1CH3_FDRX27 | output | TCELL103:OUT_F5 |
| Q1CH3_FDRX28 | output | TCELL103:OUT_F6 |
| Q1CH3_FDRX29 | output | TCELL103:OUT_F7 |
| Q1CH3_FDRX3 | output | TCELL102:OUT_Q5 |
| Q1CH3_FDRX30 | output | TCELL104:OUT_F0 |
| Q1CH3_FDRX31 | output | TCELL104:OUT_F1 |
| Q1CH3_FDRX32 | output | TCELL109:OUT_F6 |
| Q1CH3_FDRX33 | output | TCELL109:OUT_F7 |
| Q1CH3_FDRX34 | output | TCELL110:OUT_F0 |
| Q1CH3_FDRX35 | output | TCELL110:OUT_F1 |
| Q1CH3_FDRX36 | output | TCELL110:OUT_Q2 |
| Q1CH3_FDRX37 | output | TCELL110:OUT_Q3 |
| Q1CH3_FDRX38 | output | TCELL110:OUT_Q4 |
| Q1CH3_FDRX39 | output | TCELL110:OUT_Q5 |
| Q1CH3_FDRX4 | output | TCELL102:OUT_Q6 |
| Q1CH3_FDRX40 | output | TCELL110:OUT_Q6 |
| Q1CH3_FDRX41 | output | TCELL110:OUT_Q7 |
| Q1CH3_FDRX42 | output | TCELL110:OUT_F2 |
| Q1CH3_FDRX43 | output | TCELL110:OUT_F3 |
| Q1CH3_FDRX44 | output | TCELL110:OUT_F4 |
| Q1CH3_FDRX45 | output | TCELL110:OUT_F5 |
| Q1CH3_FDRX46 | output | TCELL110:OUT_F6 |
| Q1CH3_FDRX47 | output | TCELL110:OUT_F7 |
| Q1CH3_FDRX5 | output | TCELL102:OUT_Q7 |
| Q1CH3_FDRX6 | output | TCELL103:OUT_Q0 |
| Q1CH3_FDRX7 | output | TCELL103:OUT_Q1 |
| Q1CH3_FDRX8 | output | TCELL102:OUT_F2 |
| Q1CH3_FDRX9 | output | TCELL102:OUT_F3 |
| Q1CH3_FDTX0 | input | TCELL102:IMUX_A0 |
| Q1CH3_FDTX1 | input | TCELL102:IMUX_A1 |
| Q1CH3_FDTX10 | input | TCELL102:IMUX_C6 |
| Q1CH3_FDTX11 | input | TCELL102:IMUX_C7 |
| Q1CH3_FDTX12 | input | TCELL103:IMUX_C0 |
| Q1CH3_FDTX13 | input | TCELL103:IMUX_C1 |
| Q1CH3_FDTX14 | input | TCELL102:IMUX_B4 |
| Q1CH3_FDTX15 | input | TCELL102:IMUX_B5 |
| Q1CH3_FDTX16 | input | TCELL102:IMUX_B6 |
| Q1CH3_FDTX17 | input | TCELL102:IMUX_B7 |
| Q1CH3_FDTX18 | input | TCELL103:IMUX_B0 |
| Q1CH3_FDTX19 | input | TCELL103:IMUX_B1 |
| Q1CH3_FDTX2 | input | TCELL102:IMUX_D4 |
| Q1CH3_FDTX20 | input | TCELL102:IMUX_A4 |
| Q1CH3_FDTX21 | input | TCELL102:IMUX_A5 |
| Q1CH3_FDTX22 | input | TCELL102:IMUX_A6 |
| Q1CH3_FDTX23 | input | TCELL102:IMUX_A7 |
| Q1CH3_FDTX24 | input | TCELL103:IMUX_A0 |
| Q1CH3_FDTX25 | input | TCELL103:IMUX_A1 |
| Q1CH3_FDTX26 | input | TCELL103:IMUX_D4 |
| Q1CH3_FDTX27 | input | TCELL103:IMUX_D5 |
| Q1CH3_FDTX28 | input | TCELL103:IMUX_D6 |
| Q1CH3_FDTX29 | input | TCELL103:IMUX_D7 |
| Q1CH3_FDTX3 | input | TCELL102:IMUX_D5 |
| Q1CH3_FDTX30 | input | TCELL104:IMUX_D0 |
| Q1CH3_FDTX31 | input | TCELL104:IMUX_D1 |
| Q1CH3_FDTX32 | input | TCELL103:IMUX_C4 |
| Q1CH3_FDTX33 | input | TCELL103:IMUX_C5 |
| Q1CH3_FDTX34 | input | TCELL103:IMUX_C6 |
| Q1CH3_FDTX35 | input | TCELL103:IMUX_C7 |
| Q1CH3_FDTX36 | input | TCELL104:IMUX_C0 |
| Q1CH3_FDTX37 | input | TCELL104:IMUX_C1 |
| Q1CH3_FDTX38 | input | TCELL103:IMUX_B4 |
| Q1CH3_FDTX39 | input | TCELL103:IMUX_B5 |
| Q1CH3_FDTX4 | input | TCELL102:IMUX_D6 |
| Q1CH3_FDTX40 | input | TCELL103:IMUX_B6 |
| Q1CH3_FDTX41 | input | TCELL103:IMUX_B7 |
| Q1CH3_FDTX42 | input | TCELL104:IMUX_B0 |
| Q1CH3_FDTX43 | input | TCELL104:IMUX_B1 |
| Q1CH3_FDTX44 | input | TCELL103:IMUX_A4 |
| Q1CH3_FDTX45 | input | TCELL103:IMUX_A5 |
| Q1CH3_FDTX46 | input | TCELL103:IMUX_A6 |
| Q1CH3_FDTX47 | input | TCELL103:IMUX_A7 |
| Q1CH3_FDTX48 | input | TCELL104:IMUX_A0 |
| Q1CH3_FDTX49 | input | TCELL104:IMUX_A1 |
| Q1CH3_FDTX5 | input | TCELL102:IMUX_D7 |
| Q1CH3_FDTX6 | input | TCELL103:IMUX_D0 |
| Q1CH3_FDTX7 | input | TCELL103:IMUX_D1 |
| Q1CH3_FDTX8 | input | TCELL102:IMUX_C4 |
| Q1CH3_FDTX9 | input | TCELL102:IMUX_C5 |
| Q1CH3_FIRCLK | input | TCELL99:IMUX_CLK0_DELAY |
| Q1CH3_FIREFRXCLK | input | TCELL101:IMUX_CLK0_DELAY |
| Q1CH3_FITCLK | input | TCELL97:IMUX_CLK1_DELAY |
| Q1CH3_FITMRSTARTCLK | input | TCELL107:IMUX_CLK1_DELAY |
| Q1CH3_FITMRSTOPCLK | input | TCELL105:IMUX_CLK1_DELAY |
| Q1CH3_FSCCOVERRUN | output | TCELL108:OUT_Q6 |
| Q1CH3_FSCCUNDERRUN | output | TCELL108:OUT_F2 |
| Q1CH3_FSDFEVLD | output | TCELL105:OUT_Q3 |
| Q1CH3_FSLSM | output | TCELL108:OUT_F6 |
| Q1CH3_FSPCIECON | output | TCELL109:OUT_Q6 |
| Q1CH3_FSPCIEDONE | output | TCELL109:OUT_F2 |
| Q1CH3_FSRCDONE | output | TCELL106:OUT_F3 |
| Q1CH3_FSRLOL | output | TCELL108:OUT_Q2 |
| Q1CH3_FSRLOS | output | TCELL109:OUT_Q2 |
| Q1CH3_FSSKPADDED | output | TCELL108:OUT_Q0 |
| Q1CH3_FSSKPDELETED | output | TCELL107:OUT_Q4 |
| Q1D0_FCDERST | input | TCELL102:IMUX_LSR1 |
| Q1D0_FSDE | output | TCELL107:OUT_Q3 |
| Q1D0_FSDM | output | TCELL107:OUT_F1 |
| Q1D1_FCDERST | input | TCELL102:IMUX_LSR0 |
| Q1D1_FSDE | output | TCELL107:OUT_Q2 |
| Q1D1_FSDM | output | TCELL107:OUT_F0 |
| Q1EA0_CIRXFULL | input | TCELL65:IMUX_A5 |
| Q1EA0_CIRXIGNOREPKT | input | TCELL66:IMUX_A2 |
| Q1EA0_CITXDATA0 | input | TCELL62:IMUX_D2 |
| Q1EA0_CITXDATA1 | input | TCELL62:IMUX_D1 |
| Q1EA0_CITXDATA10 | input | TCELL61:IMUX_B4 |
| Q1EA0_CITXDATA11 | input | TCELL61:IMUX_B3 |
| Q1EA0_CITXDATA12 | input | TCELL61:IMUX_B2 |
| Q1EA0_CITXDATA13 | input | TCELL61:IMUX_B1 |
| Q1EA0_CITXDATA14 | input | TCELL61:IMUX_B0 |
| Q1EA0_CITXDATA15 | input | TCELL61:IMUX_C5 |
| Q1EA0_CITXDATA2 | input | TCELL62:IMUX_D0 |
| Q1EA0_CITXDATA3 | input | TCELL61:IMUX_A5 |
| Q1EA0_CITXDATA4 | input | TCELL61:IMUX_A4 |
| Q1EA0_CITXDATA5 | input | TCELL61:IMUX_A3 |
| Q1EA0_CITXDATA6 | input | TCELL61:IMUX_A2 |
| Q1EA0_CITXDATA7 | input | TCELL61:IMUX_A1 |
| Q1EA0_CITXDATA8 | input | TCELL61:IMUX_A0 |
| Q1EA0_CITXDATA9 | input | TCELL61:IMUX_B5 |
| Q1EA0_CITXDATAAVAIL | input | TCELL62:IMUX_B4 |
| Q1EA0_CITXEMPTY | input | TCELL63:IMUX_C2 |
| Q1EA0_CITXEOF | input | TCELL59:IMUX_A4 |
| Q1EA0_CITXFIFOCTRL | input | TCELL64:IMUX_B3 |
| Q1EA0_CITXFORCEERR | input | TCELL64:IMUX_C3 |
| Q1EA0_CITXLASTBYTEVLD | input | TCELL60:IMUX_D1 |
| Q1EA0_CITXPAUSREQ | input | TCELL63:IMUX_A1 |
| Q1EA0_CITXPAUSTIM0 | input | TCELL64:IMUX_B0 |
| Q1EA0_CITXPAUSTIM1 | input | TCELL64:IMUX_D3 |
| Q1EA0_CITXPAUSTIM10 | input | TCELL64:IMUX_C0 |
| Q1EA0_CITXPAUSTIM11 | input | TCELL64:IMUX_C4 |
| Q1EA0_CITXPAUSTIM12 | input | TCELL64:IMUX_C5 |
| Q1EA0_CITXPAUSTIM13 | input | TCELL63:IMUX_A3 |
| Q1EA0_CITXPAUSTIM14 | input | TCELL64:IMUX_B1 |
| Q1EA0_CITXPAUSTIM15 | input | TCELL63:IMUX_A5 |
| Q1EA0_CITXPAUSTIM2 | input | TCELL63:IMUX_B5 |
| Q1EA0_CITXPAUSTIM3 | input | TCELL64:IMUX_D1 |
| Q1EA0_CITXPAUSTIM4 | input | TCELL64:IMUX_C1 |
| Q1EA0_CITXPAUSTIM5 | input | TCELL63:IMUX_A4 |
| Q1EA0_CITXPAUSTIM6 | input | TCELL64:IMUX_D2 |
| Q1EA0_CITXPAUSTIM7 | input | TCELL64:IMUX_D4 |
| Q1EA0_CITXPAUSTIM8 | input | TCELL64:IMUX_C2 |
| Q1EA0_CITXPAUSTIM9 | input | TCELL64:IMUX_D5 |
| Q1EA0_CORXDATA0 | output | TCELL65:OUT_F5 |
| Q1EA0_CORXDATA1 | output | TCELL66:OUT_Q2 |
| Q1EA0_CORXDATA10 | output | TCELL65:OUT_Q1 |
| Q1EA0_CORXDATA11 | output | TCELL65:OUT_Q3 |
| Q1EA0_CORXDATA12 | output | TCELL65:OUT_Q7 |
| Q1EA0_CORXDATA13 | output | TCELL65:OUT_Q0 |
| Q1EA0_CORXDATA14 | output | TCELL64:OUT_Q4 |
| Q1EA0_CORXDATA15 | output | TCELL65:OUT_Q2 |
| Q1EA0_CORXDATA2 | output | TCELL65:OUT_F6 |
| Q1EA0_CORXDATA3 | output | TCELL65:OUT_F4 |
| Q1EA0_CORXDATA4 | output | TCELL65:OUT_F7 |
| Q1EA0_CORXDATA5 | output | TCELL66:OUT_Q6 |
| Q1EA0_CORXDATA6 | output | TCELL66:OUT_Q1 |
| Q1EA0_CORXDATA7 | output | TCELL66:OUT_Q4 |
| Q1EA0_CORXDATA8 | output | TCELL65:OUT_F1 |
| Q1EA0_CORXDATA9 | output | TCELL65:OUT_F0 |
| Q1EA0_CORXEOF | output | TCELL63:OUT_F1 |
| Q1EA0_CORXERROR | output | TCELL63:OUT_Q7 |
| Q1EA0_CORXFIFOFULLERROR | output | TCELL63:OUT_Q1 |
| Q1EA0_CORXLASTBYTEVLD | output | TCELL61:OUT_F3 |
| Q1EA0_CORXSTATEN | output | TCELL64:OUT_Q0 |
| Q1EA0_CORXSTATVEC0 | output | TCELL67:OUT_Q7 |
| Q1EA0_CORXSTATVEC1 | output | TCELL66:OUT_Q7 |
| Q1EA0_CORXSTATVEC2 | output | TCELL66:OUT_F0 |
| Q1EA0_CORXSTATVEC3 | output | TCELL66:OUT_F1 |
| Q1EA0_CORXSTATVEC4 | output | TCELL66:OUT_F2 |
| Q1EA0_CORXSTATVEC5 | output | TCELL66:OUT_F3 |
| Q1EA0_CORXSTATVEC6 | output | TCELL66:OUT_F4 |
| Q1EA0_CORXSTATVEC7 | output | TCELL66:OUT_F6 |
| Q1EA0_CORXWRITE | output | TCELL62:OUT_F4 |
| Q1EA0_COTXDISCFRM | output | TCELL57:OUT_F4 |
| Q1EA0_COTXDONE | output | TCELL58:OUT_F6 |
| Q1EA0_COTXREAD | output | TCELL57:OUT_F1 |
| Q1EA0_COTXSTATEN | output | TCELL58:OUT_Q1 |
| Q1EA0_COTXSTATVEC0 | output | TCELL58:OUT_F1 |
| Q1EA0_COTXSTATVEC1 | output | TCELL58:OUT_Q5 |
| Q1EA0_COTXSTATVEC2 | output | TCELL59:OUT_Q0 |
| Q1EA0_COTXSTATVEC3 | output | TCELL58:OUT_Q3 |
| Q1EA0_COTXSTATVEC4 | output | TCELL58:OUT_F2 |
| Q1EA0_COTXSTATVEC5 | output | TCELL59:OUT_Q4 |
| Q1EA0_COTXSTATVEC6 | output | TCELL57:OUT_F7 |
| Q1EA0_COTXSTATVEC7 | output | TCELL57:OUT_F6 |
| Q1EA0_GIIPGSHRINK | input | TCELL66:IMUX_C3 |
| Q1EA0_GINONPADRXDV | input | TCELL66:IMUX_A4 |
| Q1EA0_GISYNCCOL | input | TCELL64:IMUX_B4 |
| Q1EA0_GISYNCCRS | input | TCELL64:IMUX_A1 |
| Q1EA0_GISYNCNIBDRIB | input | TCELL66:IMUX_C4 |
| Q1EA0_GISYNCRXD0 | input | TCELL66:IMUX_A3 |
| Q1EA0_GISYNCRXD1 | input | TCELL66:IMUX_D7 |
| Q1EA0_GISYNCRXD2 | input | TCELL66:IMUX_C6 |
| Q1EA0_GISYNCRXD3 | input | TCELL66:IMUX_B5 |
| Q1EA0_GISYNCRXD4 | input | TCELL66:IMUX_C2 |
| Q1EA0_GISYNCRXD5 | input | TCELL66:IMUX_C7 |
| Q1EA0_GISYNCRXD6 | input | TCELL66:IMUX_C5 |
| Q1EA0_GISYNCRXD7 | input | TCELL66:IMUX_B6 |
| Q1EA0_GISYNCRXDV | input | TCELL66:IMUX_A6 |
| Q1EA0_GISYNCRXER | input | TCELL66:IMUX_B4 |
| Q1EA0_GODISCARDFCS | output | TCELL61:OUT_Q4 |
| Q1EA0_GOTXMACDATA0 | output | TCELL61:OUT_Q0 |
| Q1EA0_GOTXMACDATA1 | output | TCELL60:OUT_F1 |
| Q1EA0_GOTXMACDATA2 | output | TCELL60:OUT_Q2 |
| Q1EA0_GOTXMACDATA3 | output | TCELL60:OUT_F3 |
| Q1EA0_GOTXMACDATA4 | output | TCELL59:OUT_Q6 |
| Q1EA0_GOTXMACDATA5 | output | TCELL59:OUT_F6 |
| Q1EA0_GOTXMACDATA6 | output | TCELL60:OUT_F5 |
| Q1EA0_GOTXMACDATA7 | output | TCELL60:OUT_F2 |
| Q1EA0_GOTXMACERR | output | TCELL59:OUT_F1 |
| Q1EA0_GOTXMACWR | output | TCELL60:OUT_Q5 |
| Q1EA0_KIRSTN | input | TCELL78:IMUX_LSR1 |
| Q1EA0_KIRXMACCLK | input | TCELL79:IMUX_CLK1_DELAY |
| Q1EA0_KIRXMACCLKENEXT | input | TCELL66:IMUX_D5 |
| Q1EA0_KIRXTXFECLK | input | TCELL75:IMUX_CLK1_DELAY |
| Q1EA0_KITXGMIILPBK | input | TCELL66:IMUX_D4 |
| Q1EA0_KITXMACCLK | input | TCELL74:IMUX_CLK0_DELAY |
| Q1EA0_KITXMACCLKENEXT | input | TCELL65:IMUX_D7 |
| Q1EA0_KOGBITEN | output | TCELL62:OUT_Q4 |
| Q1EA0_KORXMACCLKEN | output | TCELL63:OUT_F4 |
| Q1EA1_CIRXFULL | input | TCELL64:IMUX_B2 |
| Q1EA1_CIRXIGNOREPKT | input | TCELL69:IMUX_D7 |
| Q1EA1_CITXDATA0 | input | TCELL61:IMUX_C4 |
| Q1EA1_CITXDATA1 | input | TCELL61:IMUX_C3 |
| Q1EA1_CITXDATA10 | input | TCELL61:IMUX_D0 |
| Q1EA1_CITXDATA11 | input | TCELL60:IMUX_A5 |
| Q1EA1_CITXDATA12 | input | TCELL60:IMUX_A4 |
| Q1EA1_CITXDATA13 | input | TCELL60:IMUX_A3 |
| Q1EA1_CITXDATA14 | input | TCELL60:IMUX_A2 |
| Q1EA1_CITXDATA15 | input | TCELL60:IMUX_A1 |
| Q1EA1_CITXDATA2 | input | TCELL61:IMUX_C2 |
| Q1EA1_CITXDATA3 | input | TCELL61:IMUX_C1 |
| Q1EA1_CITXDATA4 | input | TCELL61:IMUX_C0 |
| Q1EA1_CITXDATA5 | input | TCELL61:IMUX_D5 |
| Q1EA1_CITXDATA6 | input | TCELL61:IMUX_D4 |
| Q1EA1_CITXDATA7 | input | TCELL61:IMUX_D3 |
| Q1EA1_CITXDATA8 | input | TCELL61:IMUX_D2 |
| Q1EA1_CITXDATA9 | input | TCELL61:IMUX_D1 |
| Q1EA1_CITXDATAAVAIL | input | TCELL63:IMUX_D2 |
| Q1EA1_CITXEMPTY | input | TCELL62:IMUX_A1 |
| Q1EA1_CITXEOF | input | TCELL59:IMUX_A3 |
| Q1EA1_CITXFIFOCTRL | input | TCELL63:IMUX_A2 |
| Q1EA1_CITXFORCEERR | input | TCELL64:IMUX_D0 |
| Q1EA1_CITXLASTBYTEVLD | input | TCELL60:IMUX_D0 |
| Q1EA1_CITXPAUSREQ | input | TCELL63:IMUX_A0 |
| Q1EA1_CITXPAUSTIM0 | input | TCELL63:IMUX_C3 |
| Q1EA1_CITXPAUSTIM1 | input | TCELL63:IMUX_C1 |
| Q1EA1_CITXPAUSTIM10 | input | TCELL63:IMUX_B1 |
| Q1EA1_CITXPAUSTIM11 | input | TCELL62:IMUX_A2 |
| Q1EA1_CITXPAUSTIM12 | input | TCELL63:IMUX_D5 |
| Q1EA1_CITXPAUSTIM13 | input | TCELL63:IMUX_B0 |
| Q1EA1_CITXPAUSTIM14 | input | TCELL62:IMUX_A4 |
| Q1EA1_CITXPAUSTIM15 | input | TCELL63:IMUX_C0 |
| Q1EA1_CITXPAUSTIM2 | input | TCELL63:IMUX_D4 |
| Q1EA1_CITXPAUSTIM3 | input | TCELL62:IMUX_B0 |
| Q1EA1_CITXPAUSTIM4 | input | TCELL62:IMUX_A3 |
| Q1EA1_CITXPAUSTIM5 | input | TCELL62:IMUX_C5 |
| Q1EA1_CITXPAUSTIM6 | input | TCELL62:IMUX_B1 |
| Q1EA1_CITXPAUSTIM7 | input | TCELL63:IMUX_D3 |
| Q1EA1_CITXPAUSTIM8 | input | TCELL62:IMUX_A0 |
| Q1EA1_CITXPAUSTIM9 | input | TCELL62:IMUX_B5 |
| Q1EA1_CORXDATA0 | output | TCELL72:OUT_Q3 |
| Q1EA1_CORXDATA1 | output | TCELL72:OUT_F2 |
| Q1EA1_CORXDATA10 | output | TCELL73:OUT_Q7 |
| Q1EA1_CORXDATA11 | output | TCELL73:OUT_Q5 |
| Q1EA1_CORXDATA12 | output | TCELL72:OUT_F7 |
| Q1EA1_CORXDATA13 | output | TCELL73:OUT_F4 |
| Q1EA1_CORXDATA14 | output | TCELL73:OUT_F7 |
| Q1EA1_CORXDATA15 | output | TCELL73:OUT_Q1 |
| Q1EA1_CORXDATA2 | output | TCELL71:OUT_F1 |
| Q1EA1_CORXDATA3 | output | TCELL71:OUT_Q5 |
| Q1EA1_CORXDATA4 | output | TCELL71:OUT_F6 |
| Q1EA1_CORXDATA5 | output | TCELL72:OUT_Q6 |
| Q1EA1_CORXDATA6 | output | TCELL72:OUT_Q0 |
| Q1EA1_CORXDATA7 | output | TCELL71:OUT_F7 |
| Q1EA1_CORXDATA8 | output | TCELL71:OUT_Q7 |
| Q1EA1_CORXDATA9 | output | TCELL72:OUT_Q1 |
| Q1EA1_CORXEOF | output | TCELL72:OUT_Q2 |
| Q1EA1_CORXERROR | output | TCELL71:OUT_Q6 |
| Q1EA1_CORXFIFOFULLERROR | output | TCELL71:OUT_F0 |
| Q1EA1_CORXLASTBYTEVLD | output | TCELL62:OUT_Q1 |
| Q1EA1_CORXSTATEN | output | TCELL68:OUT_Q3 |
| Q1EA1_CORXSTATVEC0 | output | TCELL70:OUT_F5 |
| Q1EA1_CORXSTATVEC1 | output | TCELL70:OUT_F0 |
| Q1EA1_CORXSTATVEC2 | output | TCELL70:OUT_Q3 |
| Q1EA1_CORXSTATVEC3 | output | TCELL69:OUT_F2 |
| Q1EA1_CORXSTATVEC4 | output | TCELL69:OUT_F1 |
| Q1EA1_CORXSTATVEC5 | output | TCELL70:OUT_Q0 |
| Q1EA1_CORXSTATVEC6 | output | TCELL71:OUT_Q2 |
| Q1EA1_CORXSTATVEC7 | output | TCELL71:OUT_Q0 |
| Q1EA1_CORXWRITE | output | TCELL71:OUT_F5 |
| Q1EA1_COTXDISCFRM | output | TCELL57:OUT_F5 |
| Q1EA1_COTXDONE | output | TCELL58:OUT_Q2 |
| Q1EA1_COTXREAD | output | TCELL57:OUT_F0 |
| Q1EA1_COTXSTATEN | output | TCELL58:OUT_Q0 |
| Q1EA1_COTXSTATVEC0 | output | TCELL58:OUT_F5 |
| Q1EA1_COTXSTATVEC1 | output | TCELL58:OUT_Q6 |
| Q1EA1_COTXSTATVEC2 | output | TCELL58:OUT_F0 |
| Q1EA1_COTXSTATVEC3 | output | TCELL58:OUT_F3 |
| Q1EA1_COTXSTATVEC4 | output | TCELL59:OUT_Q1 |
| Q1EA1_COTXSTATVEC5 | output | TCELL58:OUT_F4 |
| Q1EA1_COTXSTATVEC6 | output | TCELL59:OUT_Q2 |
| Q1EA1_COTXSTATVEC7 | output | TCELL58:OUT_Q7 |
| Q1EA1_GIIPGSHRINK | input | TCELL68:IMUX_A5 |
| Q1EA1_GINONPADRXDV | input | TCELL69:IMUX_D5 |
| Q1EA1_GISYNCCOL | input | TCELL64:IMUX_B5 |
| Q1EA1_GISYNCCRS | input | TCELL64:IMUX_A0 |
| Q1EA1_GISYNCNIBDRIB | input | TCELL68:IMUX_B3 |
| Q1EA1_GISYNCRXD0 | input | TCELL69:IMUX_D3 |
| Q1EA1_GISYNCRXD1 | input | TCELL69:IMUX_C4 |
| Q1EA1_GISYNCRXD2 | input | TCELL69:IMUX_D4 |
| Q1EA1_GISYNCRXD3 | input | TCELL68:IMUX_B2 |
| Q1EA1_GISYNCRXD4 | input | TCELL69:IMUX_C6 |
| Q1EA1_GISYNCRXD5 | input | TCELL69:IMUX_B4 |
| Q1EA1_GISYNCRXD6 | input | TCELL69:IMUX_B3 |
| Q1EA1_GISYNCRXD7 | input | TCELL69:IMUX_C2 |
| Q1EA1_GISYNCRXDV | input | TCELL68:IMUX_A6 |
| Q1EA1_GISYNCRXER | input | TCELL69:IMUX_A2 |
| Q1EA1_GODISCARDFCS | output | TCELL61:OUT_Q5 |
| Q1EA1_GOTXMACDATA0 | output | TCELL59:OUT_F5 |
| Q1EA1_GOTXMACDATA1 | output | TCELL61:OUT_Q2 |
| Q1EA1_GOTXMACDATA2 | output | TCELL59:OUT_F4 |
| Q1EA1_GOTXMACDATA3 | output | TCELL60:OUT_Q0 |
| Q1EA1_GOTXMACDATA4 | output | TCELL59:OUT_F2 |
| Q1EA1_GOTXMACDATA5 | output | TCELL60:OUT_Q1 |
| Q1EA1_GOTXMACDATA6 | output | TCELL58:OUT_F7 |
| Q1EA1_GOTXMACDATA7 | output | TCELL59:OUT_F0 |
| Q1EA1_GOTXMACERR | output | TCELL58:OUT_Q4 |
| Q1EA1_GOTXMACWR | output | TCELL59:OUT_F3 |
| Q1EA1_KIRSTN | input | TCELL79:IMUX_LSR1 |
| Q1EA1_KIRXMACCLK | input | TCELL79:IMUX_CLK0_DELAY |
| Q1EA1_KIRXMACCLKENEXT | input | TCELL66:IMUX_D6 |
| Q1EA1_KIRXTXFECLK | input | TCELL77:IMUX_CLK0_DELAY |
| Q1EA1_KITXGMIILPBK | input | TCELL66:IMUX_D3 |
| Q1EA1_KITXMACCLK | input | TCELL78:IMUX_CLK1_DELAY |
| Q1EA1_KITXMACCLKENEXT | input | TCELL65:IMUX_A4 |
| Q1EA1_KOGBITEN | output | TCELL61:OUT_F4 |
| Q1EA1_KORXMACCLKEN | output | TCELL62:OUT_Q0 |
| Q1EA2_CIRXFULL | input | TCELL68:IMUX_D7 |
| Q1EA2_CIRXIGNOREPKT | input | TCELL69:IMUX_D6 |
| Q1EA2_CITXDATA0 | input | TCELL63:IMUX_B3 |
| Q1EA2_CITXDATA1 | input | TCELL63:IMUX_C4 |
| Q1EA2_CITXDATA10 | input | TCELL62:IMUX_C3 |
| Q1EA2_CITXDATA11 | input | TCELL62:IMUX_D5 |
| Q1EA2_CITXDATA12 | input | TCELL60:IMUX_A0 |
| Q1EA2_CITXDATA13 | input | TCELL62:IMUX_D3 |
| Q1EA2_CITXDATA14 | input | TCELL62:IMUX_C0 |
| Q1EA2_CITXDATA15 | input | TCELL62:IMUX_C2 |
| Q1EA2_CITXDATA2 | input | TCELL63:IMUX_B2 |
| Q1EA2_CITXDATA3 | input | TCELL63:IMUX_B4 |
| Q1EA2_CITXDATA4 | input | TCELL63:IMUX_C5 |
| Q1EA2_CITXDATA5 | input | TCELL62:IMUX_A5 |
| Q1EA2_CITXDATA6 | input | TCELL63:IMUX_D0 |
| Q1EA2_CITXDATA7 | input | TCELL62:IMUX_B2 |
| Q1EA2_CITXDATA8 | input | TCELL63:IMUX_D1 |
| Q1EA2_CITXDATA9 | input | TCELL62:IMUX_C4 |
| Q1EA2_CITXDATAAVAIL | input | TCELL62:IMUX_D4 |
| Q1EA2_CITXEMPTY | input | TCELL65:IMUX_B7 |
| Q1EA2_CITXEOF | input | TCELL62:IMUX_C1 |
| Q1EA2_CITXFIFOCTRL | input | TCELL66:IMUX_B7 |
| Q1EA2_CITXFORCEERR | input | TCELL66:IMUX_B3 |
| Q1EA2_CITXLASTBYTEVLD | input | TCELL62:IMUX_B3 |
| Q1EA2_CITXPAUSREQ | input | TCELL65:IMUX_A3 |
| Q1EA2_CITXPAUSTIM0 | input | TCELL66:IMUX_A7 |
| Q1EA2_CITXPAUSTIM1 | input | TCELL67:IMUX_D2 |
| Q1EA2_CITXPAUSTIM10 | input | TCELL67:IMUX_C4 |
| Q1EA2_CITXPAUSTIM11 | input | TCELL67:IMUX_D7 |
| Q1EA2_CITXPAUSTIM12 | input | TCELL67:IMUX_C2 |
| Q1EA2_CITXPAUSTIM13 | input | TCELL67:IMUX_C7 |
| Q1EA2_CITXPAUSTIM14 | input | TCELL67:IMUX_B4 |
| Q1EA2_CITXPAUSTIM15 | input | TCELL67:IMUX_D5 |
| Q1EA2_CITXPAUSTIM2 | input | TCELL67:IMUX_C6 |
| Q1EA2_CITXPAUSTIM3 | input | TCELL67:IMUX_D4 |
| Q1EA2_CITXPAUSTIM4 | input | TCELL67:IMUX_B3 |
| Q1EA2_CITXPAUSTIM5 | input | TCELL67:IMUX_C5 |
| Q1EA2_CITXPAUSTIM6 | input | TCELL67:IMUX_B2 |
| Q1EA2_CITXPAUSTIM7 | input | TCELL67:IMUX_D6 |
| Q1EA2_CITXPAUSTIM8 | input | TCELL67:IMUX_D3 |
| Q1EA2_CITXPAUSTIM9 | input | TCELL67:IMUX_C3 |
| Q1EA2_CORXDATA0 | output | TCELL72:OUT_Q7 |
| Q1EA2_CORXDATA1 | output | TCELL72:OUT_F6 |
| Q1EA2_CORXDATA10 | output | TCELL71:OUT_Q4 |
| Q1EA2_CORXDATA11 | output | TCELL71:OUT_F2 |
| Q1EA2_CORXDATA12 | output | TCELL73:OUT_F0 |
| Q1EA2_CORXDATA13 | output | TCELL74:OUT_Q0 |
| Q1EA2_CORXDATA14 | output | TCELL73:OUT_F6 |
| Q1EA2_CORXDATA15 | output | TCELL73:OUT_F5 |
| Q1EA2_CORXDATA2 | output | TCELL72:OUT_F3 |
| Q1EA2_CORXDATA3 | output | TCELL71:OUT_F4 |
| Q1EA2_CORXDATA4 | output | TCELL72:OUT_F5 |
| Q1EA2_CORXDATA5 | output | TCELL72:OUT_F0 |
| Q1EA2_CORXDATA6 | output | TCELL72:OUT_Q4 |
| Q1EA2_CORXDATA7 | output | TCELL73:OUT_Q0 |
| Q1EA2_CORXDATA8 | output | TCELL73:OUT_F1 |
| Q1EA2_CORXDATA9 | output | TCELL73:OUT_Q6 |
| Q1EA2_CORXEOF | output | TCELL70:OUT_F2 |
| Q1EA2_CORXERROR | output | TCELL70:OUT_F3 |
| Q1EA2_CORXFIFOFULLERROR | output | TCELL70:OUT_F4 |
| Q1EA2_CORXLASTBYTEVLD | output | TCELL62:OUT_F7 |
| Q1EA2_CORXSTATEN | output | TCELL69:OUT_Q0 |
| Q1EA2_CORXSTATVEC0 | output | TCELL70:OUT_Q1 |
| Q1EA2_CORXSTATVEC1 | output | TCELL70:OUT_F1 |
| Q1EA2_CORXSTATVEC2 | output | TCELL71:OUT_F3 |
| Q1EA2_CORXSTATVEC3 | output | TCELL72:OUT_F1 |
| Q1EA2_CORXSTATVEC4 | output | TCELL72:OUT_Q5 |
| Q1EA2_CORXSTATVEC5 | output | TCELL71:OUT_Q3 |
| Q1EA2_CORXSTATVEC6 | output | TCELL71:OUT_Q1 |
| Q1EA2_CORXSTATVEC7 | output | TCELL70:OUT_Q2 |
| Q1EA2_CORXWRITE | output | TCELL70:OUT_Q5 |
| Q1EA2_COTXDISCFRM | output | TCELL62:OUT_F5 |
| Q1EA2_COTXDONE | output | TCELL63:OUT_F2 |
| Q1EA2_COTXREAD | output | TCELL61:OUT_Q7 |
| Q1EA2_COTXSTATEN | output | TCELL63:OUT_F0 |
| Q1EA2_COTXSTATVEC0 | output | TCELL64:OUT_F0 |
| Q1EA2_COTXSTATVEC1 | output | TCELL64:OUT_Q5 |
| Q1EA2_COTXSTATVEC2 | output | TCELL64:OUT_Q3 |
| Q1EA2_COTXSTATVEC3 | output | TCELL63:OUT_F5 |
| Q1EA2_COTXSTATVEC4 | output | TCELL64:OUT_Q2 |
| Q1EA2_COTXSTATVEC5 | output | TCELL64:OUT_F5 |
| Q1EA2_COTXSTATVEC6 | output | TCELL63:OUT_Q6 |
| Q1EA2_COTXSTATVEC7 | output | TCELL64:OUT_F2 |
| Q1EA2_GIIPGSHRINK | input | TCELL68:IMUX_B4 |
| Q1EA2_GINONPADRXDV | input | TCELL70:IMUX_D2 |
| Q1EA2_GISYNCCOL | input | TCELL67:IMUX_B6 |
| Q1EA2_GISYNCCRS | input | TCELL67:IMUX_B5 |
| Q1EA2_GISYNCNIBDRIB | input | TCELL69:IMUX_C5 |
| Q1EA2_GISYNCRXD0 | input | TCELL69:IMUX_C7 |
| Q1EA2_GISYNCRXD1 | input | TCELL69:IMUX_B7 |
| Q1EA2_GISYNCRXD2 | input | TCELL68:IMUX_A3 |
| Q1EA2_GISYNCRXD3 | input | TCELL68:IMUX_A4 |
| Q1EA2_GISYNCRXD4 | input | TCELL68:IMUX_A2 |
| Q1EA2_GISYNCRXD5 | input | TCELL68:IMUX_B7 |
| Q1EA2_GISYNCRXD6 | input | TCELL68:IMUX_B5 |
| Q1EA2_GISYNCRXD7 | input | TCELL68:IMUX_B6 |
| Q1EA2_GISYNCRXDV | input | TCELL69:IMUX_A4 |
| Q1EA2_GISYNCRXER | input | TCELL69:IMUX_B6 |
| Q1EA2_GODISCARDFCS | output | TCELL67:OUT_Q3 |
| Q1EA2_GOTXMACDATA0 | output | TCELL60:OUT_F4 |
| Q1EA2_GOTXMACDATA1 | output | TCELL60:OUT_Q3 |
| Q1EA2_GOTXMACDATA2 | output | TCELL60:OUT_Q4 |
| Q1EA2_GOTXMACDATA3 | output | TCELL59:OUT_F7 |
| Q1EA2_GOTXMACDATA4 | output | TCELL63:OUT_Q5 |
| Q1EA2_GOTXMACDATA5 | output | TCELL63:OUT_F7 |
| Q1EA2_GOTXMACDATA6 | output | TCELL64:OUT_F1 |
| Q1EA2_GOTXMACDATA7 | output | TCELL60:OUT_Q6 |
| Q1EA2_GOTXMACERR | output | TCELL60:OUT_Q7 |
| Q1EA2_GOTXMACWR | output | TCELL60:OUT_F0 |
| Q1EA2_KIRSTN | input | TCELL79:IMUX_LSR0 |
| Q1EA2_KIRXMACCLK | input | TCELL80:IMUX_CLK0_DELAY |
| Q1EA2_KIRXMACCLKENEXT | input | TCELL67:IMUX_A5 |
| Q1EA2_KIRXTXFECLK | input | TCELL77:IMUX_CLK1_DELAY |
| Q1EA2_KITXGMIILPBK | input | TCELL67:IMUX_A2 |
| Q1EA2_KITXMACCLK | input | TCELL78:IMUX_CLK0_DELAY |
| Q1EA2_KITXMACCLKENEXT | input | TCELL67:IMUX_B7 |
| Q1EA2_KOGBITEN | output | TCELL62:OUT_Q3 |
| Q1EA2_KORXMACCLKEN | output | TCELL61:OUT_F0 |
| Q1EA3_CIRXFULL | input | TCELL67:IMUX_A6 |
| Q1EA3_CIRXIGNOREPKT | input | TCELL68:IMUX_C2 |
| Q1EA3_CITXDATA0 | input | TCELL60:IMUX_B5 |
| Q1EA3_CITXDATA1 | input | TCELL60:IMUX_B4 |
| Q1EA3_CITXDATA10 | input | TCELL60:IMUX_C1 |
| Q1EA3_CITXDATA11 | input | TCELL60:IMUX_C0 |
| Q1EA3_CITXDATA12 | input | TCELL60:IMUX_D5 |
| Q1EA3_CITXDATA13 | input | TCELL60:IMUX_D4 |
| Q1EA3_CITXDATA14 | input | TCELL60:IMUX_D3 |
| Q1EA3_CITXDATA15 | input | TCELL60:IMUX_D2 |
| Q1EA3_CITXDATA2 | input | TCELL60:IMUX_B2 |
| Q1EA3_CITXDATA3 | input | TCELL60:IMUX_B3 |
| Q1EA3_CITXDATA4 | input | TCELL60:IMUX_B1 |
| Q1EA3_CITXDATA5 | input | TCELL60:IMUX_B0 |
| Q1EA3_CITXDATA6 | input | TCELL60:IMUX_C5 |
| Q1EA3_CITXDATA7 | input | TCELL60:IMUX_C4 |
| Q1EA3_CITXDATA8 | input | TCELL60:IMUX_C3 |
| Q1EA3_CITXDATA9 | input | TCELL60:IMUX_C2 |
| Q1EA3_CITXDATAAVAIL | input | TCELL64:IMUX_A2 |
| Q1EA3_CITXEMPTY | input | TCELL64:IMUX_A3 |
| Q1EA3_CITXEOF | input | TCELL59:IMUX_A2 |
| Q1EA3_CITXFIFOCTRL | input | TCELL65:IMUX_A2 |
| Q1EA3_CITXFORCEERR | input | TCELL65:IMUX_C7 |
| Q1EA3_CITXLASTBYTEVLD | input | TCELL59:IMUX_A5 |
| Q1EA3_CITXPAUSREQ | input | TCELL64:IMUX_A4 |
| Q1EA3_CITXPAUSTIM0 | input | TCELL65:IMUX_B6 |
| Q1EA3_CITXPAUSTIM1 | input | TCELL65:IMUX_B4 |
| Q1EA3_CITXPAUSTIM10 | input | TCELL65:IMUX_D6 |
| Q1EA3_CITXPAUSTIM11 | input | TCELL65:IMUX_B3 |
| Q1EA3_CITXPAUSTIM12 | input | TCELL65:IMUX_D3 |
| Q1EA3_CITXPAUSTIM13 | input | TCELL64:IMUX_A5 |
| Q1EA3_CITXPAUSTIM14 | input | TCELL65:IMUX_C6 |
| Q1EA3_CITXPAUSTIM15 | input | TCELL65:IMUX_B2 |
| Q1EA3_CITXPAUSTIM2 | input | TCELL65:IMUX_C4 |
| Q1EA3_CITXPAUSTIM3 | input | TCELL65:IMUX_B5 |
| Q1EA3_CITXPAUSTIM4 | input | TCELL65:IMUX_D5 |
| Q1EA3_CITXPAUSTIM5 | input | TCELL65:IMUX_D4 |
| Q1EA3_CITXPAUSTIM6 | input | TCELL65:IMUX_D2 |
| Q1EA3_CITXPAUSTIM7 | input | TCELL65:IMUX_C3 |
| Q1EA3_CITXPAUSTIM8 | input | TCELL65:IMUX_C5 |
| Q1EA3_CITXPAUSTIM9 | input | TCELL65:IMUX_C2 |
| Q1EA3_CORXDATA0 | output | TCELL68:OUT_F0 |
| Q1EA3_CORXDATA1 | output | TCELL68:OUT_Q1 |
| Q1EA3_CORXDATA10 | output | TCELL69:OUT_Q7 |
| Q1EA3_CORXDATA11 | output | TCELL69:OUT_F3 |
| Q1EA3_CORXDATA12 | output | TCELL69:OUT_Q1 |
| Q1EA3_CORXDATA13 | output | TCELL69:OUT_F5 |
| Q1EA3_CORXDATA14 | output | TCELL69:OUT_Q5 |
| Q1EA3_CORXDATA15 | output | TCELL68:OUT_F5 |
| Q1EA3_CORXDATA2 | output | TCELL68:OUT_F2 |
| Q1EA3_CORXDATA3 | output | TCELL68:OUT_Q6 |
| Q1EA3_CORXDATA4 | output | TCELL68:OUT_Q2 |
| Q1EA3_CORXDATA5 | output | TCELL68:OUT_Q7 |
| Q1EA3_CORXDATA6 | output | TCELL68:OUT_F4 |
| Q1EA3_CORXDATA7 | output | TCELL68:OUT_F6 |
| Q1EA3_CORXDATA8 | output | TCELL69:OUT_F0 |
| Q1EA3_CORXDATA9 | output | TCELL68:OUT_F7 |
| Q1EA3_CORXEOF | output | TCELL67:OUT_F6 |
| Q1EA3_CORXERROR | output | TCELL68:OUT_Q0 |
| Q1EA3_CORXFIFOFULLERROR | output | TCELL67:OUT_F4 |
| Q1EA3_CORXLASTBYTEVLD | output | TCELL62:OUT_F6 |
| Q1EA3_CORXSTATEN | output | TCELL67:OUT_F7 |
| Q1EA3_CORXSTATVEC0 | output | TCELL69:OUT_F7 |
| Q1EA3_CORXSTATVEC1 | output | TCELL69:OUT_F4 |
| Q1EA3_CORXSTATVEC2 | output | TCELL69:OUT_Q6 |
| Q1EA3_CORXSTATVEC3 | output | TCELL68:OUT_F1 |
| Q1EA3_CORXSTATVEC4 | output | TCELL69:OUT_Q4 |
| Q1EA3_CORXSTATVEC5 | output | TCELL69:OUT_F6 |
| Q1EA3_CORXSTATVEC6 | output | TCELL69:OUT_Q3 |
| Q1EA3_CORXSTATVEC7 | output | TCELL68:OUT_Q5 |
| Q1EA3_CORXWRITE | output | TCELL67:OUT_F3 |
| Q1EA3_COTXDISCFRM | output | TCELL61:OUT_Q3 |
| Q1EA3_COTXDONE | output | TCELL60:OUT_F7 |
| Q1EA3_COTXREAD | output | TCELL57:OUT_Q7 |
| Q1EA3_COTXSTATEN | output | TCELL61:OUT_F2 |
| Q1EA3_COTXSTATVEC0 | output | TCELL62:OUT_F2 |
| Q1EA3_COTXSTATVEC1 | output | TCELL62:OUT_Q5 |
| Q1EA3_COTXSTATVEC2 | output | TCELL63:OUT_Q4 |
| Q1EA3_COTXSTATVEC3 | output | TCELL62:OUT_F1 |
| Q1EA3_COTXSTATVEC4 | output | TCELL62:OUT_Q6 |
| Q1EA3_COTXSTATVEC5 | output | TCELL61:OUT_F7 |
| Q1EA3_COTXSTATVEC6 | output | TCELL62:OUT_F0 |
| Q1EA3_COTXSTATVEC7 | output | TCELL61:OUT_F6 |
| Q1EA3_GIIPGSHRINK | input | TCELL68:IMUX_D5 |
| Q1EA3_GINONPADRXDV | input | TCELL68:IMUX_C6 |
| Q1EA3_GISYNCCOL | input | TCELL65:IMUX_A6 |
| Q1EA3_GISYNCCRS | input | TCELL65:IMUX_A7 |
| Q1EA3_GISYNCNIBDRIB | input | TCELL68:IMUX_C5 |
| Q1EA3_GISYNCRXD0 | input | TCELL68:IMUX_C7 |
| Q1EA3_GISYNCRXD1 | input | TCELL68:IMUX_D6 |
| Q1EA3_GISYNCRXD2 | input | TCELL68:IMUX_D4 |
| Q1EA3_GISYNCRXD3 | input | TCELL67:IMUX_A3 |
| Q1EA3_GISYNCRXD4 | input | TCELL68:IMUX_D3 |
| Q1EA3_GISYNCRXD5 | input | TCELL67:IMUX_A4 |
| Q1EA3_GISYNCRXD6 | input | TCELL68:IMUX_D2 |
| Q1EA3_GISYNCRXD7 | input | TCELL67:IMUX_A7 |
| Q1EA3_GISYNCRXDV | input | TCELL68:IMUX_C4 |
| Q1EA3_GISYNCRXER | input | TCELL68:IMUX_C3 |
| Q1EA3_GODISCARDFCS | output | TCELL59:OUT_Q5 |
| Q1EA3_GOTXMACDATA0 | output | TCELL61:OUT_F5 |
| Q1EA3_GOTXMACDATA1 | output | TCELL60:OUT_F6 |
| Q1EA3_GOTXMACDATA2 | output | TCELL59:OUT_Q3 |
| Q1EA3_GOTXMACDATA3 | output | TCELL61:OUT_F1 |
| Q1EA3_GOTXMACDATA4 | output | TCELL63:OUT_Q2 |
| Q1EA3_GOTXMACDATA5 | output | TCELL62:OUT_Q2 |
| Q1EA3_GOTXMACDATA6 | output | TCELL62:OUT_F3 |
| Q1EA3_GOTXMACDATA7 | output | TCELL63:OUT_Q0 |
| Q1EA3_GOTXMACERR | output | TCELL61:OUT_Q1 |
| Q1EA3_GOTXMACWR | output | TCELL57:OUT_F3 |
| Q1EA3_KIRSTN | input | TCELL78:IMUX_LSR0 |
| Q1EA3_KIRXMACCLK | input | TCELL80:IMUX_CLK1_DELAY |
| Q1EA3_KIRXMACCLKENEXT | input | TCELL66:IMUX_A5 |
| Q1EA3_KIRXTXFECLK | input | TCELL76:IMUX_CLK1_DELAY |
| Q1EA3_KITXGMIILPBK | input | TCELL66:IMUX_B2 |
| Q1EA3_KITXMACCLK | input | TCELL75:IMUX_CLK0_DELAY |
| Q1EA3_KITXMACCLKENEXT | input | TCELL66:IMUX_D2 |
| Q1EA3_KOGBITEN | output | TCELL62:OUT_Q7 |
| Q1EA3_KORXMACCLKEN | output | TCELL59:OUT_Q7 |
| Q1S_BAUDSUPPORT0 | input | TCELL77:IMUX_A2 |
| Q1S_BAUDSUPPORT1 | input | TCELL78:IMUX_D3 |
| Q1S_BAUDSUPPORT2 | input | TCELL78:IMUX_D2 |
| Q1S_BAUDSUPPORT3 | input | TCELL78:IMUX_D5 |
| Q1S_BAUDSUPPORT4 | input | TCELL71:IMUX_A5 |
| Q1S_BUFFDEQACKADVPTRN | output | TCELL80:OUT_F3 |
| Q1S_DECRBUFCNTVECTOR0 | output | TCELL87:OUT_Q4 |
| Q1S_DECRBUFCNTVECTOR1 | output | TCELL87:OUT_Q3 |
| Q1S_DECRBUFCNTVECTOR2 | output | TCELL87:OUT_Q2 |
| Q1S_DECRBUFCNTVECTOR3 | output | TCELL87:OUT_Q1 |
| Q1S_DECRBUFCNTVECTOR4 | output | TCELL87:OUT_Q0 |
| Q1S_DECRBUFCNTVECTOR5 | output | TCELL86:OUT_F7 |
| Q1S_DECRBUFCNTVECTOR6 | output | TCELL92:OUT_F7 |
| Q1S_DECRBUFCNTVECTOR7 | output | TCELL86:OUT_F6 |
| Q1S_DECRBUFCNTVECTOR8 | output | TCELL86:OUT_F5 |
| Q1S_DECRBUFCNTVECTOR9 | output | TCELL86:OUT_F4 |
| Q1S_ENABLETXFLOWCONTROLN | input | TCELL78:IMUX_A4 |
| Q1S_FLOWFIFOACKON0 | output | TCELL81:OUT_Q3 |
| Q1S_FLOWFIFOACKON1 | output | TCELL80:OUT_F4 |
| Q1S_FLOWFIFOACKON2 | output | TCELL80:OUT_F7 |
| Q1S_FLOWFIFOACKON3 | output | TCELL80:OUT_F1 |
| Q1S_GEAR | input | TCELL80:IMUX_A6 |
| Q1S_LNKCLK | input | TCELL83:IMUX_CLK1_DELAY |
| Q1S_LNKCLKDIV2 | input | TCELL83:IMUX_CLK0_DELAY |
| Q1S_LNKCLKDIV2RSTN | output | TCELL89:OUT_F7 |
| Q1S_LNKCLKRSTN | output | TCELL91:OUT_Q3 |
| Q1S_LNKDIV2RSTN | input | TCELL83:IMUX_LSR0 |
| Q1S_LNKMCERXACKN | input | TCELL79:IMUX_A4 |
| Q1S_LNKMCERXREQN | output | TCELL77:OUT_F4 |
| Q1S_LNKMCETXACKN | output | TCELL80:OUT_F5 |
| Q1S_LNKMCETXREQN | input | TCELL80:IMUX_D6 |
| Q1S_LNKRSTN | input | TCELL83:IMUX_LSR1 |
| Q1S_LNKTOUTPUTPORTENABLE | output | TCELL80:OUT_Q1 |
| Q1S_LOOPBACK0 | input | TCELL79:IMUX_A7 |
| Q1S_LOOPBACK1 | input | TCELL80:IMUX_D3 |
| Q1S_LOOPBACK2 | input | TCELL80:IMUX_D4 |
| Q1S_MASTERENABLE | output | TCELL83:OUT_Q2 |
| Q1S_MGTA0 | input | TCELL76:IMUX_A4 |
| Q1S_MGTA1 | input | TCELL76:IMUX_B4 |
| Q1S_MGTA10 | input | TCELL75:IMUX_A6 |
| Q1S_MGTA11 | input | TCELL76:IMUX_D2 |
| Q1S_MGTA12 | input | TCELL75:IMUX_A5 |
| Q1S_MGTA13 | input | TCELL76:IMUX_D4 |
| Q1S_MGTA14 | input | TCELL75:IMUX_B3 |
| Q1S_MGTA15 | input | TCELL75:IMUX_A4 |
| Q1S_MGTA16 | input | TCELL76:IMUX_D3 |
| Q1S_MGTA17 | input | TCELL75:IMUX_B4 |
| Q1S_MGTA18 | input | TCELL72:IMUX_B7 |
| Q1S_MGTA19 | input | TCELL77:IMUX_D7 |
| Q1S_MGTA2 | input | TCELL76:IMUX_A5 |
| Q1S_MGTA20 | input | TCELL77:IMUX_D3 |
| Q1S_MGTA21 | input | TCELL76:IMUX_A2 |
| Q1S_MGTA3 | input | TCELL76:IMUX_A3 |
| Q1S_MGTA4 | input | TCELL77:IMUX_D5 |
| Q1S_MGTA5 | input | TCELL77:IMUX_D4 |
| Q1S_MGTA6 | input | TCELL77:IMUX_D2 |
| Q1S_MGTA7 | input | TCELL76:IMUX_D5 |
| Q1S_MGTA8 | input | TCELL75:IMUX_A7 |
| Q1S_MGTA9 | input | TCELL76:IMUX_C4 |
| Q1S_MGTCLK | input | TCELL82:IMUX_CLK1_DELAY |
| Q1S_MGTCLKRSTN | output | TCELL81:OUT_Q5 |
| Q1S_MGTDI0 | input | TCELL79:IMUX_B5 |
| Q1S_MGTDI1 | input | TCELL79:IMUX_B6 |
| Q1S_MGTDI10 | input | TCELL78:IMUX_C2 |
| Q1S_MGTDI11 | input | TCELL78:IMUX_B5 |
| Q1S_MGTDI12 | input | TCELL78:IMUX_A6 |
| Q1S_MGTDI13 | input | TCELL79:IMUX_B4 |
| Q1S_MGTDI14 | input | TCELL78:IMUX_A2 |
| Q1S_MGTDI15 | input | TCELL77:IMUX_A6 |
| Q1S_MGTDI16 | input | TCELL79:IMUX_D6 |
| Q1S_MGTDI17 | input | TCELL79:IMUX_D4 |
| Q1S_MGTDI18 | input | TCELL78:IMUX_A7 |
| Q1S_MGTDI19 | input | TCELL78:IMUX_B4 |
| Q1S_MGTDI2 | input | TCELL79:IMUX_B3 |
| Q1S_MGTDI20 | input | TCELL78:IMUX_B3 |
| Q1S_MGTDI21 | input | TCELL78:IMUX_C6 |
| Q1S_MGTDI22 | input | TCELL78:IMUX_B2 |
| Q1S_MGTDI23 | input | TCELL78:IMUX_C7 |
| Q1S_MGTDI24 | input | TCELL77:IMUX_B2 |
| Q1S_MGTDI25 | input | TCELL77:IMUX_B3 |
| Q1S_MGTDI26 | input | TCELL78:IMUX_D4 |
| Q1S_MGTDI27 | input | TCELL77:IMUX_A7 |
| Q1S_MGTDI28 | input | TCELL77:IMUX_B5 |
| Q1S_MGTDI29 | input | TCELL77:IMUX_B4 |
| Q1S_MGTDI3 | input | TCELL78:IMUX_C5 |
| Q1S_MGTDI30 | input | TCELL77:IMUX_B7 |
| Q1S_MGTDI31 | input | TCELL77:IMUX_B6 |
| Q1S_MGTDI4 | input | TCELL78:IMUX_C4 |
| Q1S_MGTDI5 | input | TCELL78:IMUX_D6 |
| Q1S_MGTDI6 | input | TCELL78:IMUX_C3 |
| Q1S_MGTDI7 | input | TCELL77:IMUX_A3 |
| Q1S_MGTDI8 | input | TCELL79:IMUX_B7 |
| Q1S_MGTDI9 | input | TCELL79:IMUX_A2 |
| Q1S_MGTRDN | input | TCELL77:IMUX_C6 |
| Q1S_MGTRSTN | input | TCELL82:IMUX_LSR0 |
| Q1S_MGTWRN0 | input | TCELL77:IMUX_C5 |
| Q1S_MGTWRN1 | input | TCELL77:IMUX_C4 |
| Q1S_MGTWRN2 | input | TCELL77:IMUX_D6 |
| Q1S_MGTWRN3 | input | TCELL76:IMUX_B5 |
| Q1S_OLLMEFPTR0 | input | TCELL78:IMUX_D7 |
| Q1S_OLLMEFPTR1 | input | TCELL79:IMUX_D7 |
| Q1S_OLLMEFPTR10 | input | TCELL78:IMUX_A3 |
| Q1S_OLLMEFPTR11 | input | TCELL79:IMUX_C7 |
| Q1S_OLLMEFPTR12 | input | TCELL79:IMUX_B2 |
| Q1S_OLLMEFPTR13 | input | TCELL79:IMUX_C4 |
| Q1S_OLLMEFPTR14 | input | TCELL79:IMUX_C3 |
| Q1S_OLLMEFPTR15 | input | TCELL78:IMUX_A5 |
| Q1S_OLLMEFPTR2 | input | TCELL79:IMUX_D5 |
| Q1S_OLLMEFPTR3 | input | TCELL79:IMUX_C5 |
| Q1S_OLLMEFPTR4 | input | TCELL79:IMUX_C2 |
| Q1S_OLLMEFPTR5 | input | TCELL79:IMUX_D2 |
| Q1S_OLLMEFPTR6 | input | TCELL78:IMUX_B7 |
| Q1S_OLLMEFPTR7 | input | TCELL78:IMUX_B6 |
| Q1S_OLLMEFPTR8 | input | TCELL79:IMUX_D3 |
| Q1S_OLLMEFPTR9 | input | TCELL79:IMUX_C6 |
| Q1S_OLLMMGTDI0 | output | TCELL75:OUT_Q4 |
| Q1S_OLLMMGTDI1 | output | TCELL77:OUT_Q2 |
| Q1S_OLLMMGTDI10 | output | TCELL76:OUT_F0 |
| Q1S_OLLMMGTDI11 | output | TCELL77:OUT_Q7 |
| Q1S_OLLMMGTDI12 | output | TCELL75:OUT_Q3 |
| Q1S_OLLMMGTDI13 | output | TCELL75:OUT_Q0 |
| Q1S_OLLMMGTDI14 | output | TCELL76:OUT_Q3 |
| Q1S_OLLMMGTDI15 | output | TCELL75:OUT_F3 |
| Q1S_OLLMMGTDI16 | output | TCELL74:OUT_F5 |
| Q1S_OLLMMGTDI17 | output | TCELL77:OUT_Q5 |
| Q1S_OLLMMGTDI18 | output | TCELL76:OUT_Q1 |
| Q1S_OLLMMGTDI19 | output | TCELL76:OUT_Q0 |
| Q1S_OLLMMGTDI2 | output | TCELL76:OUT_Q2 |
| Q1S_OLLMMGTDI20 | output | TCELL75:OUT_F7 |
| Q1S_OLLMMGTDI21 | output | TCELL74:OUT_F7 |
| Q1S_OLLMMGTDI22 | output | TCELL75:OUT_Q6 |
| Q1S_OLLMMGTDI23 | output | TCELL75:OUT_F0 |
| Q1S_OLLMMGTDI24 | output | TCELL75:OUT_F6 |
| Q1S_OLLMMGTDI25 | output | TCELL75:OUT_F5 |
| Q1S_OLLMMGTDI26 | output | TCELL77:OUT_Q0 |
| Q1S_OLLMMGTDI27 | output | TCELL76:OUT_F1 |
| Q1S_OLLMMGTDI28 | output | TCELL77:OUT_Q1 |
| Q1S_OLLMMGTDI29 | output | TCELL74:OUT_F6 |
| Q1S_OLLMMGTDI3 | output | TCELL75:OUT_Q2 |
| Q1S_OLLMMGTDI30 | output | TCELL75:OUT_F4 |
| Q1S_OLLMMGTDI31 | output | TCELL76:OUT_F2 |
| Q1S_OLLMMGTDI4 | output | TCELL76:OUT_F3 |
| Q1S_OLLMMGTDI5 | output | TCELL75:OUT_Q1 |
| Q1S_OLLMMGTDI6 | output | TCELL75:OUT_Q7 |
| Q1S_OLLMMGTDI7 | output | TCELL75:OUT_F2 |
| Q1S_OLLMMGTDI8 | output | TCELL77:OUT_F5 |
| Q1S_OLLMMGTDI9 | output | TCELL77:OUT_F3 |
| Q1S_OLLMMGTINTN | output | TCELL75:OUT_F1 |
| Q1S_OLLMMGTRDYN | output | TCELL77:OUT_Q6 |
| Q1S_OUTPUTUNRECOVERREVENTACKN | input | TCELL79:IMUX_A3 |
| Q1S_OUTPUTUNRECOVERREVENTREQN | output | TCELL78:OUT_Q5 |
| Q1S_PHYCLK | input | TCELL81:IMUX_CLK0_DELAY |
| Q1S_PHYEMEVENTACKN | input | TCELL79:IMUX_A6 |
| Q1S_PHYEMEVENTREQN | output | TCELL77:OUT_F7 |
| Q1S_PHYMSTB | input | TCELL79:IMUX_A5 |
| Q1S_PHYRINITN | input | TCELL77:IMUX_C7 |
| Q1S_PHYRSTN | input | TCELL80:IMUX_LSR1 |
| Q1S_PHYTINITN | input | TCELL77:IMUX_C3 |
| Q1S_PHYUSTB | input | TCELL77:IMUX_A4 |
| Q1S_PORTDISABLE | output | TCELL83:OUT_Q7 |
| Q1S_PORTNERRORDETECT0 | output | TCELL86:OUT_F3 |
| Q1S_PORTNERRORDETECT1 | output | TCELL86:OUT_F2 |
| Q1S_PORTNERRORDETECT10 | output | TCELL78:OUT_Q1 |
| Q1S_PORTNERRORDETECT11 | output | TCELL78:OUT_F4 |
| Q1S_PORTNERRORDETECT12 | output | TCELL79:OUT_Q0 |
| Q1S_PORTNERRORDETECT13 | output | TCELL79:OUT_F4 |
| Q1S_PORTNERRORDETECT14 | output | TCELL79:OUT_F7 |
| Q1S_PORTNERRORDETECT15 | output | TCELL86:OUT_Q1 |
| Q1S_PORTNERRORDETECT16 | output | TCELL86:OUT_Q4 |
| Q1S_PORTNERRORDETECT17 | output | TCELL86:OUT_Q0 |
| Q1S_PORTNERRORDETECT18 | output | TCELL83:OUT_F6 |
| Q1S_PORTNERRORDETECT19 | output | TCELL83:OUT_F7 |
| Q1S_PORTNERRORDETECT2 | output | TCELL86:OUT_F1 |
| Q1S_PORTNERRORDETECT20 | output | TCELL83:OUT_F4 |
| Q1S_PORTNERRORDETECT21 | output | TCELL83:OUT_F5 |
| Q1S_PORTNERRORDETECT22 | output | TCELL86:OUT_Q5 |
| Q1S_PORTNERRORDETECT23 | output | TCELL83:OUT_F1 |
| Q1S_PORTNERRORDETECT24 | output | TCELL83:OUT_F2 |
| Q1S_PORTNERRORDETECT25 | output | TCELL83:OUT_F3 |
| Q1S_PORTNERRORDETECT26 | output | TCELL78:OUT_Q4 |
| Q1S_PORTNERRORDETECT27 | output | TCELL78:OUT_F2 |
| Q1S_PORTNERRORDETECT28 | output | TCELL78:OUT_Q0 |
| Q1S_PORTNERRORDETECT29 | output | TCELL78:OUT_Q3 |
| Q1S_PORTNERRORDETECT3 | output | TCELL86:OUT_F0 |
| Q1S_PORTNERRORDETECT30 | output | TCELL78:OUT_Q2 |
| Q1S_PORTNERRORDETECT31 | output | TCELL78:OUT_Q6 |
| Q1S_PORTNERRORDETECT4 | output | TCELL86:OUT_Q6 |
| Q1S_PORTNERRORDETECT5 | output | TCELL86:OUT_Q3 |
| Q1S_PORTNERRORDETECT6 | output | TCELL86:OUT_Q7 |
| Q1S_PORTNERRORDETECT7 | output | TCELL86:OUT_Q2 |
| Q1S_PORTNERRORDETECT8 | output | TCELL79:OUT_Q7 |
| Q1S_PORTNERRORDETECT9 | output | TCELL78:OUT_F7 |
| Q1S_RCVCLKSEL0 | input | TCELL80:IMUX_C3 |
| Q1S_RCVCLKSEL1 | input | TCELL77:IMUX_A5 |
| Q1S_RCVCLKSEL2 | input | TCELL80:IMUX_C4 |
| Q1S_RCVCLKSEL3 | input | TCELL77:IMUX_C2 |
| Q1S_RECOVERRSTN | input | TCELL72:IMUX_B2 |
| Q1S_RESPTIMEOUT0 | output | TCELL77:OUT_F6 |
| Q1S_RESPTIMEOUT1 | output | TCELL78:OUT_Q7 |
| Q1S_RESPTIMEOUT10 | output | TCELL80:OUT_Q4 |
| Q1S_RESPTIMEOUT11 | output | TCELL80:OUT_Q6 |
| Q1S_RESPTIMEOUT12 | output | TCELL80:OUT_Q7 |
| Q1S_RESPTIMEOUT13 | output | TCELL80:OUT_Q5 |
| Q1S_RESPTIMEOUT14 | output | TCELL80:OUT_Q3 |
| Q1S_RESPTIMEOUT15 | output | TCELL80:OUT_Q0 |
| Q1S_RESPTIMEOUT16 | output | TCELL79:OUT_F3 |
| Q1S_RESPTIMEOUT17 | output | TCELL78:OUT_F3 |
| Q1S_RESPTIMEOUT18 | output | TCELL79:OUT_Q3 |
| Q1S_RESPTIMEOUT19 | output | TCELL79:OUT_Q2 |
| Q1S_RESPTIMEOUT2 | output | TCELL78:OUT_F5 |
| Q1S_RESPTIMEOUT20 | output | TCELL79:OUT_Q1 |
| Q1S_RESPTIMEOUT21 | output | TCELL78:OUT_F6 |
| Q1S_RESPTIMEOUT22 | output | TCELL78:OUT_F1 |
| Q1S_RESPTIMEOUT23 | output | TCELL78:OUT_F0 |
| Q1S_RESPTIMEOUT3 | output | TCELL79:OUT_Q5 |
| Q1S_RESPTIMEOUT4 | output | TCELL79:OUT_F5 |
| Q1S_RESPTIMEOUT5 | output | TCELL79:OUT_F1 |
| Q1S_RESPTIMEOUT6 | output | TCELL79:OUT_F0 |
| Q1S_RESPTIMEOUT7 | output | TCELL79:OUT_Q6 |
| Q1S_RESPTIMEOUT8 | output | TCELL79:OUT_F6 |
| Q1S_RESPTIMEOUT9 | output | TCELL80:OUT_Q2 |
| Q1S_RIOCLK | input | TCELL82:IMUX_CLK0_DELAY |
| Q1S_RIORSTN | input | TCELL82:IMUX_LSR1 |
| Q1S_RLNKBEATS0 | output | TCELL87:OUT_F4 |
| Q1S_RLNKBEATS1 | output | TCELL87:OUT_F3 |
| Q1S_RLNKBEATS2 | output | TCELL87:OUT_F2 |
| Q1S_RLNKBEATS3 | output | TCELL87:OUT_F1 |
| Q1S_RLNKBEATS4 | output | TCELL87:OUT_F0 |
| Q1S_RLNKBEATS5 | output | TCELL87:OUT_Q7 |
| Q1S_RLNKBEATS6 | output | TCELL87:OUT_Q6 |
| Q1S_RLNKBEATS7 | output | TCELL87:OUT_Q5 |
| Q1S_RLNKD0 | output | TCELL92:OUT_Q4 |
| Q1S_RLNKD1 | output | TCELL92:OUT_Q3 |
| Q1S_RLNKD10 | output | TCELL91:OUT_F2 |
| Q1S_RLNKD11 | output | TCELL91:OUT_Q7 |
| Q1S_RLNKD12 | output | TCELL91:OUT_Q6 |
| Q1S_RLNKD13 | output | TCELL91:OUT_Q5 |
| Q1S_RLNKD14 | output | TCELL91:OUT_Q4 |
| Q1S_RLNKD15 | output | TCELL91:OUT_Q2 |
| Q1S_RLNKD16 | output | TCELL90:OUT_F7 |
| Q1S_RLNKD17 | output | TCELL90:OUT_F6 |
| Q1S_RLNKD18 | output | TCELL90:OUT_F5 |
| Q1S_RLNKD19 | output | TCELL90:OUT_F4 |
| Q1S_RLNKD2 | output | TCELL92:OUT_Q2 |
| Q1S_RLNKD20 | output | TCELL90:OUT_F3 |
| Q1S_RLNKD21 | output | TCELL90:OUT_F2 |
| Q1S_RLNKD22 | output | TCELL90:OUT_F1 |
| Q1S_RLNKD23 | output | TCELL90:OUT_F0 |
| Q1S_RLNKD24 | output | TCELL90:OUT_Q7 |
| Q1S_RLNKD25 | output | TCELL90:OUT_Q6 |
| Q1S_RLNKD26 | output | TCELL90:OUT_Q5 |
| Q1S_RLNKD27 | output | TCELL90:OUT_Q4 |
| Q1S_RLNKD28 | output | TCELL90:OUT_Q3 |
| Q1S_RLNKD29 | output | TCELL90:OUT_Q2 |
| Q1S_RLNKD3 | output | TCELL92:OUT_Q1 |
| Q1S_RLNKD30 | output | TCELL90:OUT_Q1 |
| Q1S_RLNKD31 | output | TCELL89:OUT_F6 |
| Q1S_RLNKD32 | output | TCELL89:OUT_F5 |
| Q1S_RLNKD33 | output | TCELL89:OUT_F4 |
| Q1S_RLNKD34 | output | TCELL89:OUT_F3 |
| Q1S_RLNKD35 | output | TCELL89:OUT_F2 |
| Q1S_RLNKD36 | output | TCELL89:OUT_F1 |
| Q1S_RLNKD37 | output | TCELL89:OUT_F0 |
| Q1S_RLNKD38 | output | TCELL89:OUT_Q7 |
| Q1S_RLNKD39 | output | TCELL89:OUT_Q6 |
| Q1S_RLNKD4 | output | TCELL92:OUT_Q0 |
| Q1S_RLNKD40 | output | TCELL89:OUT_Q5 |
| Q1S_RLNKD41 | output | TCELL89:OUT_Q4 |
| Q1S_RLNKD42 | output | TCELL89:OUT_Q3 |
| Q1S_RLNKD43 | output | TCELL89:OUT_Q2 |
| Q1S_RLNKD44 | output | TCELL89:OUT_Q1 |
| Q1S_RLNKD45 | output | TCELL89:OUT_Q0 |
| Q1S_RLNKD46 | output | TCELL88:OUT_F7 |
| Q1S_RLNKD47 | output | TCELL88:OUT_F6 |
| Q1S_RLNKD48 | output | TCELL88:OUT_F5 |
| Q1S_RLNKD49 | output | TCELL88:OUT_F4 |
| Q1S_RLNKD5 | output | TCELL91:OUT_F7 |
| Q1S_RLNKD50 | output | TCELL88:OUT_F3 |
| Q1S_RLNKD51 | output | TCELL88:OUT_F2 |
| Q1S_RLNKD52 | output | TCELL88:OUT_F1 |
| Q1S_RLNKD53 | output | TCELL88:OUT_F0 |
| Q1S_RLNKD54 | output | TCELL88:OUT_Q7 |
| Q1S_RLNKD55 | output | TCELL88:OUT_Q5 |
| Q1S_RLNKD56 | output | TCELL88:OUT_Q4 |
| Q1S_RLNKD57 | output | TCELL88:OUT_Q3 |
| Q1S_RLNKD58 | output | TCELL88:OUT_Q2 |
| Q1S_RLNKD59 | output | TCELL88:OUT_Q1 |
| Q1S_RLNKD6 | output | TCELL91:OUT_F6 |
| Q1S_RLNKD60 | output | TCELL88:OUT_Q0 |
| Q1S_RLNKD61 | output | TCELL87:OUT_F7 |
| Q1S_RLNKD62 | output | TCELL87:OUT_F6 |
| Q1S_RLNKD63 | output | TCELL87:OUT_F5 |
| Q1S_RLNKD7 | output | TCELL91:OUT_F5 |
| Q1S_RLNKD8 | output | TCELL91:OUT_F4 |
| Q1S_RLNKD9 | output | TCELL91:OUT_F3 |
| Q1S_RLNKDSTDSCN | input | TCELL83:IMUX_D6 |
| Q1S_RLNKDSTRDYN | input | TCELL82:IMUX_A7 |
| Q1S_RLNKEOFN | output | TCELL92:OUT_F3 |
| Q1S_RLNKREM0 | output | TCELL92:OUT_Q7 |
| Q1S_RLNKREM1 | output | TCELL92:OUT_Q6 |
| Q1S_RLNKREM2 | output | TCELL92:OUT_Q5 |
| Q1S_RLNKSOFN | output | TCELL92:OUT_F4 |
| Q1S_RLNKSRCRDYN | output | TCELL92:OUT_F5 |
| Q1S_RXINITN | output | TCELL82:OUT_F6 |
| Q1S_RXPFORCERETRYN | input | TCELL72:IMUX_B3 |
| Q1S_RXSYNCCTRL0 | input | TCELL80:IMUX_D5 |
| Q1S_RXSYNCCTRL1 | input | TCELL80:IMUX_D2 |
| Q1S_SOFTRSTN | input | TCELL81:IMUX_LSR0 |
| Q1S_STATUS0 | output | TCELL82:OUT_F1 |
| Q1S_STATUS1 | output | TCELL82:OUT_Q0 |
| Q1S_STATUS10 | output | TCELL75:OUT_Q5 |
| Q1S_STATUS11 | output | TCELL74:OUT_F4 |
| Q1S_STATUS12 | output | TCELL81:OUT_F5 |
| Q1S_STATUS13 | output | TCELL83:OUT_Q4 |
| Q1S_STATUS14 | output | TCELL80:OUT_F0 |
| Q1S_STATUS15 | output | TCELL92:OUT_F0 |
| Q1S_STATUS16 | output | TCELL79:OUT_F2 |
| Q1S_STATUS17 | output | TCELL76:OUT_F5 |
| Q1S_STATUS18 | output | TCELL82:OUT_Q7 |
| Q1S_STATUS19 | output | TCELL82:OUT_F3 |
| Q1S_STATUS2 | output | TCELL82:OUT_Q4 |
| Q1S_STATUS20 | output | TCELL77:OUT_F0 |
| Q1S_STATUS21 | output | TCELL83:OUT_F0 |
| Q1S_STATUS3 | output | TCELL81:OUT_F4 |
| Q1S_STATUS4 | output | TCELL82:OUT_Q2 |
| Q1S_STATUS5 | output | TCELL82:OUT_F0 |
| Q1S_STATUS6 | output | TCELL81:OUT_F2 |
| Q1S_STATUS7 | output | TCELL82:OUT_F2 |
| Q1S_STATUS8 | output | TCELL81:OUT_F3 |
| Q1S_STATUS9 | output | TCELL90:OUT_Q0 |
| Q1S_SYSRSTIN | input | TCELL81:IMUX_LSR1 |
| Q1S_SYSRSTON | output | TCELL79:OUT_Q4 |
| Q1S_TIMBISTBANKSEL0 | input | TCELL71:IMUX_D6 |
| Q1S_TIMBISTBANKSEL1 | input | TCELL71:IMUX_C5 |
| Q1S_TIMBISTBANKSEL2 | input | TCELL71:IMUX_C2 |
| Q1S_TIMBISTBANKSEL3 | input | TCELL71:IMUX_D7 |
| Q1S_TIMBISTMODE | input | TCELL71:IMUX_B5 |
| Q1S_TIMBISTRA0 | input | TCELL71:IMUX_C3 |
| Q1S_TIMBISTRA1 | input | TCELL71:IMUX_C4 |
| Q1S_TIMBISTRA2 | input | TCELL71:IMUX_D4 |
| Q1S_TIMBISTRA3 | input | TCELL71:IMUX_D3 |
| Q1S_TIMBISTRA4 | input | TCELL70:IMUX_A5 |
| Q1S_TIMBISTRA5 | input | TCELL70:IMUX_A2 |
| Q1S_TIMBISTRA6 | input | TCELL70:IMUX_B4 |
| Q1S_TIMBISTRA7 | input | TCELL70:IMUX_C5 |
| Q1S_TIMBISTRE | input | TCELL71:IMUX_B2 |
| Q1S_TIMBISTSDI0 | input | TCELL70:IMUX_D3 |
| Q1S_TIMBISTSDI1 | input | TCELL69:IMUX_A5 |
| Q1S_TIMBISTSDI10 | input | TCELL70:IMUX_D5 |
| Q1S_TIMBISTSDI11 | input | TCELL70:IMUX_B5 |
| Q1S_TIMBISTSDI12 | input | TCELL70:IMUX_A3 |
| Q1S_TIMBISTSDI13 | input | TCELL71:IMUX_D5 |
| Q1S_TIMBISTSDI14 | input | TCELL71:IMUX_C6 |
| Q1S_TIMBISTSDI15 | input | TCELL71:IMUX_C7 |
| Q1S_TIMBISTSDI16 | input | TCELL71:IMUX_B4 |
| Q1S_TIMBISTSDI17 | input | TCELL71:IMUX_A3 |
| Q1S_TIMBISTSDI18 | input | TCELL72:IMUX_D2 |
| Q1S_TIMBISTSDI19 | input | TCELL72:IMUX_D3 |
| Q1S_TIMBISTSDI2 | input | TCELL69:IMUX_A3 |
| Q1S_TIMBISTSDI20 | input | TCELL72:IMUX_D5 |
| Q1S_TIMBISTSDI21 | input | TCELL72:IMUX_D6 |
| Q1S_TIMBISTSDI22 | input | TCELL72:IMUX_C2 |
| Q1S_TIMBISTSDI23 | input | TCELL72:IMUX_C3 |
| Q1S_TIMBISTSDI24 | input | TCELL72:IMUX_C4 |
| Q1S_TIMBISTSDI25 | input | TCELL72:IMUX_C6 |
| Q1S_TIMBISTSDI26 | input | TCELL72:IMUX_C7 |
| Q1S_TIMBISTSDI27 | input | TCELL72:IMUX_C5 |
| Q1S_TIMBISTSDI28 | input | TCELL72:IMUX_D7 |
| Q1S_TIMBISTSDI29 | input | TCELL72:IMUX_D4 |
| Q1S_TIMBISTSDI3 | input | TCELL69:IMUX_B5 |
| Q1S_TIMBISTSDI30 | input | TCELL71:IMUX_A7 |
| Q1S_TIMBISTSDI31 | input | TCELL71:IMUX_A6 |
| Q1S_TIMBISTSDI32 | input | TCELL71:IMUX_A4 |
| Q1S_TIMBISTSDI33 | input | TCELL71:IMUX_A2 |
| Q1S_TIMBISTSDI34 | input | TCELL71:IMUX_B7 |
| Q1S_TIMBISTSDI35 | input | TCELL71:IMUX_B6 |
| Q1S_TIMBISTSDI4 | input | TCELL69:IMUX_B2 |
| Q1S_TIMBISTSDI5 | input | TCELL69:IMUX_D2 |
| Q1S_TIMBISTSDI6 | input | TCELL68:IMUX_A7 |
| Q1S_TIMBISTSDI7 | input | TCELL69:IMUX_C3 |
| Q1S_TIMBISTSDI8 | input | TCELL69:IMUX_A6 |
| Q1S_TIMBISTSDI9 | input | TCELL69:IMUX_A7 |
| Q1S_TIMBISTWA0 | input | TCELL70:IMUX_C4 |
| Q1S_TIMBISTWA1 | input | TCELL70:IMUX_C2 |
| Q1S_TIMBISTWA2 | input | TCELL70:IMUX_C3 |
| Q1S_TIMBISTWA3 | input | TCELL70:IMUX_B3 |
| Q1S_TIMBISTWA4 | input | TCELL70:IMUX_D4 |
| Q1S_TIMBISTWA5 | input | TCELL70:IMUX_B2 |
| Q1S_TIMBISTWA6 | input | TCELL70:IMUX_A4 |
| Q1S_TIMBISTWA7 | input | TCELL71:IMUX_D2 |
| Q1S_TIMBISTWE | input | TCELL71:IMUX_B3 |
| Q1S_TISCANCLK | input | TCELL81:IMUX_CLK1_DELAY |
| Q1S_TISCANENA | input | TCELL80:IMUX_LSR0 |
| Q1S_TISCANI0 | input | TCELL76:IMUX_CE2 |
| Q1S_TISCANI1 | input | TCELL83:IMUX_CE2 |
| Q1S_TISCANI10 | input | TCELL77:IMUX_CE1 |
| Q1S_TISCANI11 | input | TCELL78:IMUX_CE1 |
| Q1S_TISCANI12 | input | TCELL78:IMUX_CE0 |
| Q1S_TISCANI13 | input | TCELL77:IMUX_CE2 |
| Q1S_TISCANI14 | input | TCELL81:IMUX_CE1 |
| Q1S_TISCANI15 | input | TCELL83:IMUX_CE3 |
| Q1S_TISCANI16 | input | TCELL83:IMUX_CE1 |
| Q1S_TISCANI17 | input | TCELL81:IMUX_CE2 |
| Q1S_TISCANI18 | input | TCELL82:IMUX_CE2 |
| Q1S_TISCANI19 | input | TCELL83:IMUX_CE0 |
| Q1S_TISCANI2 | input | TCELL76:IMUX_CE1 |
| Q1S_TISCANI20 | input | TCELL81:IMUX_CE0 |
| Q1S_TISCANI21 | input | TCELL78:IMUX_CE3 |
| Q1S_TISCANI22 | input | TCELL80:IMUX_CE3 |
| Q1S_TISCANI23 | input | TCELL79:IMUX_CE0 |
| Q1S_TISCANI24 | input | TCELL80:IMUX_CE2 |
| Q1S_TISCANI25 | input | TCELL79:IMUX_CE1 |
| Q1S_TISCANI26 | input | TCELL80:IMUX_CE1 |
| Q1S_TISCANI27 | input | TCELL80:IMUX_CE0 |
| Q1S_TISCANI28 | input | TCELL79:IMUX_CE2 |
| Q1S_TISCANI29 | input | TCELL79:IMUX_CE3 |
| Q1S_TISCANI3 | input | TCELL78:IMUX_CE2 |
| Q1S_TISCANI4 | input | TCELL82:IMUX_CE0 |
| Q1S_TISCANI5 | input | TCELL81:IMUX_CE3 |
| Q1S_TISCANI6 | input | TCELL77:IMUX_CE3 |
| Q1S_TISCANI7 | input | TCELL82:IMUX_CE3 |
| Q1S_TISCANI8 | input | TCELL82:IMUX_CE1 |
| Q1S_TISCANI9 | input | TCELL77:IMUX_CE0 |
| Q1S_TISCANMODE | input | TCELL77:IMUX_LSR1 |
| Q1S_TISCANO0 | output | TCELL63:OUT_F3 |
| Q1S_TISCANO1 | output | TCELL92:OUT_F1 |
| Q1S_TISCANO10 | output | TCELL70:OUT_Q4 |
| Q1S_TISCANO11 | output | TCELL69:OUT_Q2 |
| Q1S_TISCANO12 | output | TCELL61:OUT_Q6 |
| Q1S_TISCANO13 | output | TCELL57:OUT_F2 |
| Q1S_TISCANO14 | output | TCELL63:OUT_Q3 |
| Q1S_TISCANO15 | output | TCELL74:OUT_F1 |
| Q1S_TISCANO16 | output | TCELL88:OUT_Q6 |
| Q1S_TISCANO17 | output | TCELL77:OUT_F2 |
| Q1S_TISCANO18 | output | TCELL83:OUT_Q3 |
| Q1S_TISCANO19 | output | TCELL74:OUT_F2 |
| Q1S_TISCANO2 | output | TCELL92:OUT_F6 |
| Q1S_TISCANO20 | output | TCELL81:OUT_Q7 |
| Q1S_TISCANO21 | output | TCELL81:OUT_F0 |
| Q1S_TISCANO22 | output | TCELL81:OUT_F1 |
| Q1S_TISCANO23 | output | TCELL81:OUT_F6 |
| Q1S_TISCANO24 | output | TCELL82:OUT_Q3 |
| Q1S_TISCANO25 | output | TCELL82:OUT_Q5 |
| Q1S_TISCANO26 | output | TCELL82:OUT_Q6 |
| Q1S_TISCANO27 | output | TCELL82:OUT_F5 |
| Q1S_TISCANO28 | output | TCELL83:OUT_Q1 |
| Q1S_TISCANO29 | output | TCELL83:OUT_Q6 |
| Q1S_TISCANO3 | output | TCELL77:OUT_Q3 |
| Q1S_TISCANO4 | output | TCELL77:OUT_F1 |
| Q1S_TISCANO5 | output | TCELL67:OUT_Q2 |
| Q1S_TISCANO6 | output | TCELL80:OUT_F2 |
| Q1S_TISCANO7 | output | TCELL80:OUT_F6 |
| Q1S_TISCANO8 | output | TCELL81:OUT_Q2 |
| Q1S_TISCANO9 | output | TCELL57:OUT_Q6 |
| Q1S_TISCANRSTN | input | TCELL77:IMUX_LSR0 |
| Q1S_TLNKD0 | input | TCELL83:IMUX_A4 |
| Q1S_TLNKD1 | input | TCELL83:IMUX_C7 |
| Q1S_TLNKD10 | input | TCELL83:IMUX_B2 |
| Q1S_TLNKD11 | input | TCELL83:IMUX_A7 |
| Q1S_TLNKD12 | input | TCELL83:IMUX_C5 |
| Q1S_TLNKD13 | input | TCELL83:IMUX_D3 |
| Q1S_TLNKD14 | input | TCELL82:IMUX_C6 |
| Q1S_TLNKD15 | input | TCELL83:IMUX_D2 |
| Q1S_TLNKD16 | input | TCELL83:IMUX_C6 |
| Q1S_TLNKD17 | input | TCELL82:IMUX_A2 |
| Q1S_TLNKD18 | input | TCELL83:IMUX_C3 |
| Q1S_TLNKD19 | input | TCELL82:IMUX_B2 |
| Q1S_TLNKD2 | input | TCELL83:IMUX_B7 |
| Q1S_TLNKD20 | input | TCELL83:IMUX_C2 |
| Q1S_TLNKD21 | input | TCELL82:IMUX_A6 |
| Q1S_TLNKD22 | input | TCELL82:IMUX_C5 |
| Q1S_TLNKD23 | input | TCELL82:IMUX_C3 |
| Q1S_TLNKD24 | input | TCELL82:IMUX_C2 |
| Q1S_TLNKD25 | input | TCELL82:IMUX_D7 |
| Q1S_TLNKD26 | input | TCELL82:IMUX_B5 |
| Q1S_TLNKD27 | input | TCELL82:IMUX_D6 |
| Q1S_TLNKD28 | input | TCELL82:IMUX_C4 |
| Q1S_TLNKD29 | input | TCELL82:IMUX_B7 |
| Q1S_TLNKD3 | input | TCELL83:IMUX_A5 |
| Q1S_TLNKD30 | input | TCELL82:IMUX_A5 |
| Q1S_TLNKD31 | input | TCELL82:IMUX_B3 |
| Q1S_TLNKD32 | input | TCELL82:IMUX_A4 |
| Q1S_TLNKD33 | input | TCELL82:IMUX_B6 |
| Q1S_TLNKD34 | input | TCELL82:IMUX_B4 |
| Q1S_TLNKD35 | input | TCELL82:IMUX_D5 |
| Q1S_TLNKD36 | input | TCELL82:IMUX_D4 |
| Q1S_TLNKD37 | input | TCELL82:IMUX_D3 |
| Q1S_TLNKD38 | input | TCELL82:IMUX_D2 |
| Q1S_TLNKD39 | input | TCELL81:IMUX_A7 |
| Q1S_TLNKD4 | input | TCELL83:IMUX_A6 |
| Q1S_TLNKD40 | input | TCELL81:IMUX_A6 |
| Q1S_TLNKD41 | input | TCELL81:IMUX_A5 |
| Q1S_TLNKD42 | input | TCELL81:IMUX_A4 |
| Q1S_TLNKD43 | input | TCELL81:IMUX_A3 |
| Q1S_TLNKD44 | input | TCELL81:IMUX_A2 |
| Q1S_TLNKD45 | input | TCELL81:IMUX_B7 |
| Q1S_TLNKD46 | input | TCELL81:IMUX_B6 |
| Q1S_TLNKD47 | input | TCELL81:IMUX_B5 |
| Q1S_TLNKD48 | input | TCELL81:IMUX_B4 |
| Q1S_TLNKD49 | input | TCELL81:IMUX_B3 |
| Q1S_TLNKD5 | input | TCELL83:IMUX_D4 |
| Q1S_TLNKD50 | input | TCELL81:IMUX_B2 |
| Q1S_TLNKD51 | input | TCELL81:IMUX_C7 |
| Q1S_TLNKD52 | input | TCELL81:IMUX_C6 |
| Q1S_TLNKD53 | input | TCELL81:IMUX_C5 |
| Q1S_TLNKD54 | input | TCELL81:IMUX_C4 |
| Q1S_TLNKD55 | input | TCELL81:IMUX_C3 |
| Q1S_TLNKD56 | input | TCELL81:IMUX_C2 |
| Q1S_TLNKD57 | input | TCELL81:IMUX_D7 |
| Q1S_TLNKD58 | input | TCELL81:IMUX_D6 |
| Q1S_TLNKD59 | input | TCELL81:IMUX_D5 |
| Q1S_TLNKD6 | input | TCELL82:IMUX_A3 |
| Q1S_TLNKD60 | input | TCELL81:IMUX_D4 |
| Q1S_TLNKD61 | input | TCELL81:IMUX_D3 |
| Q1S_TLNKD62 | input | TCELL81:IMUX_D2 |
| Q1S_TLNKD63 | input | TCELL80:IMUX_A7 |
| Q1S_TLNKD7 | input | TCELL83:IMUX_B5 |
| Q1S_TLNKD8 | input | TCELL83:IMUX_B4 |
| Q1S_TLNKD9 | input | TCELL83:IMUX_B3 |
| Q1S_TLNKDSTRDYN | output | TCELL92:OUT_F2 |
| Q1S_TLNKEOFN | input | TCELL83:IMUX_D5 |
| Q1S_TLNKREM0 | input | TCELL83:IMUX_A3 |
| Q1S_TLNKREM1 | input | TCELL83:IMUX_A2 |
| Q1S_TLNKREM2 | input | TCELL82:IMUX_C7 |
| Q1S_TLNKSOFN | input | TCELL83:IMUX_D7 |
| Q1S_TLNKSRCDSCN | input | TCELL83:IMUX_C4 |
| Q1S_TLNKSRCRDYN | input | TCELL83:IMUX_B6 |
| Q1S_TOMBISTDO0 | output | TCELL74:OUT_F3 |
| Q1S_TOMBISTDO1 | output | TCELL68:OUT_F3 |
| Q1S_TOMBISTDO10 | output | TCELL65:OUT_Q5 |
| Q1S_TOMBISTDO11 | output | TCELL65:OUT_Q4 |
| Q1S_TOMBISTDO12 | output | TCELL65:OUT_F2 |
| Q1S_TOMBISTDO13 | output | TCELL65:OUT_F3 |
| Q1S_TOMBISTDO14 | output | TCELL66:OUT_Q3 |
| Q1S_TOMBISTDO15 | output | TCELL66:OUT_Q5 |
| Q1S_TOMBISTDO16 | output | TCELL66:OUT_F5 |
| Q1S_TOMBISTDO17 | output | TCELL67:OUT_Q0 |
| Q1S_TOMBISTDO18 | output | TCELL67:OUT_Q1 |
| Q1S_TOMBISTDO19 | output | TCELL67:OUT_Q5 |
| Q1S_TOMBISTDO2 | output | TCELL67:OUT_Q6 |
| Q1S_TOMBISTDO20 | output | TCELL67:OUT_Q4 |
| Q1S_TOMBISTDO21 | output | TCELL67:OUT_F1 |
| Q1S_TOMBISTDO22 | output | TCELL67:OUT_F0 |
| Q1S_TOMBISTDO23 | output | TCELL67:OUT_F2 |
| Q1S_TOMBISTDO24 | output | TCELL67:OUT_F5 |
| Q1S_TOMBISTDO25 | output | TCELL68:OUT_Q4 |
| Q1S_TOMBISTDO26 | output | TCELL72:OUT_F4 |
| Q1S_TOMBISTDO27 | output | TCELL74:OUT_Q1 |
| Q1S_TOMBISTDO28 | output | TCELL74:OUT_Q3 |
| Q1S_TOMBISTDO29 | output | TCELL74:OUT_F0 |
| Q1S_TOMBISTDO3 | output | TCELL66:OUT_F7 |
| Q1S_TOMBISTDO30 | output | TCELL74:OUT_Q6 |
| Q1S_TOMBISTDO31 | output | TCELL74:OUT_Q7 |
| Q1S_TOMBISTDO32 | output | TCELL74:OUT_Q5 |
| Q1S_TOMBISTDO33 | output | TCELL74:OUT_Q4 |
| Q1S_TOMBISTDO34 | output | TCELL74:OUT_Q2 |
| Q1S_TOMBISTDO35 | output | TCELL73:OUT_Q4 |
| Q1S_TOMBISTDO4 | output | TCELL66:OUT_Q0 |
| Q1S_TOMBISTDO5 | output | TCELL65:OUT_Q6 |
| Q1S_TOMBISTDO6 | output | TCELL64:OUT_F3 |
| Q1S_TOMBISTDO7 | output | TCELL64:OUT_Q1 |
| Q1S_TOMBISTDO8 | output | TCELL63:OUT_F6 |
| Q1S_TOMBISTDO9 | output | TCELL64:OUT_F4 |
| Q1S_TPORTCHARISK0 | input | TCELL76:IMUX_C2 |
| Q1S_TPORTCHARISK1 | input | TCELL75:IMUX_A2 |
| Q1S_TPORTCHARISK2 | input | TCELL75:IMUX_A3 |
| Q1S_TPORTCHARISK3 | input | TCELL76:IMUX_C5 |
| Q1S_TPORTCHARISK4 | input | TCELL75:IMUX_B6 |
| Q1S_TPORTCHARISK5 | input | TCELL76:IMUX_B2 |
| Q1S_TPORTCHARISK6 | input | TCELL76:IMUX_C3 |
| Q1S_TPORTCHARISK7 | input | TCELL76:IMUX_B3 |
| Q1S_TPORTENABLEN | input | TCELL80:IMUX_C5 |
| Q1S_TPORTTDI0 | input | TCELL73:IMUX_D4 |
| Q1S_TPORTTDI1 | input | TCELL74:IMUX_B5 |
| Q1S_TPORTTDI10 | input | TCELL72:IMUX_A4 |
| Q1S_TPORTTDI11 | input | TCELL73:IMUX_D5 |
| Q1S_TPORTTDI12 | input | TCELL72:IMUX_A5 |
| Q1S_TPORTTDI13 | input | TCELL75:IMUX_C2 |
| Q1S_TPORTTDI14 | input | TCELL75:IMUX_D2 |
| Q1S_TPORTTDI15 | input | TCELL75:IMUX_B7 |
| Q1S_TPORTTDI16 | input | TCELL73:IMUX_D6 |
| Q1S_TPORTTDI17 | input | TCELL74:IMUX_B4 |
| Q1S_TPORTTDI18 | input | TCELL72:IMUX_A2 |
| Q1S_TPORTTDI19 | input | TCELL72:IMUX_B4 |
| Q1S_TPORTTDI2 | input | TCELL72:IMUX_A6 |
| Q1S_TPORTTDI20 | input | TCELL72:IMUX_B6 |
| Q1S_TPORTTDI21 | input | TCELL74:IMUX_A3 |
| Q1S_TPORTTDI22 | input | TCELL75:IMUX_C5 |
| Q1S_TPORTTDI23 | input | TCELL74:IMUX_A7 |
| Q1S_TPORTTDI24 | input | TCELL73:IMUX_B4 |
| Q1S_TPORTTDI25 | input | TCELL74:IMUX_B6 |
| Q1S_TPORTTDI26 | input | TCELL73:IMUX_A6 |
| Q1S_TPORTTDI27 | input | TCELL73:IMUX_B7 |
| Q1S_TPORTTDI28 | input | TCELL73:IMUX_C5 |
| Q1S_TPORTTDI29 | input | TCELL74:IMUX_C4 |
| Q1S_TPORTTDI3 | input | TCELL72:IMUX_A3 |
| Q1S_TPORTTDI30 | input | TCELL74:IMUX_A4 |
| Q1S_TPORTTDI31 | input | TCELL75:IMUX_B2 |
| Q1S_TPORTTDI32 | input | TCELL75:IMUX_D6 |
| Q1S_TPORTTDI33 | input | TCELL74:IMUX_A6 |
| Q1S_TPORTTDI34 | input | TCELL74:IMUX_D6 |
| Q1S_TPORTTDI35 | input | TCELL73:IMUX_B6 |
| Q1S_TPORTTDI36 | input | TCELL73:IMUX_A5 |
| Q1S_TPORTTDI37 | input | TCELL75:IMUX_D4 |
| Q1S_TPORTTDI38 | input | TCELL75:IMUX_C6 |
| Q1S_TPORTTDI39 | input | TCELL75:IMUX_C4 |
| Q1S_TPORTTDI4 | input | TCELL72:IMUX_A7 |
| Q1S_TPORTTDI40 | input | TCELL74:IMUX_D3 |
| Q1S_TPORTTDI41 | input | TCELL75:IMUX_D5 |
| Q1S_TPORTTDI42 | input | TCELL73:IMUX_A4 |
| Q1S_TPORTTDI43 | input | TCELL73:IMUX_C6 |
| Q1S_TPORTTDI44 | input | TCELL74:IMUX_D7 |
| Q1S_TPORTTDI45 | input | TCELL74:IMUX_A2 |
| Q1S_TPORTTDI46 | input | TCELL74:IMUX_B2 |
| Q1S_TPORTTDI47 | input | TCELL74:IMUX_B3 |
| Q1S_TPORTTDI48 | input | TCELL73:IMUX_D7 |
| Q1S_TPORTTDI49 | input | TCELL73:IMUX_C7 |
| Q1S_TPORTTDI5 | input | TCELL74:IMUX_A5 |
| Q1S_TPORTTDI50 | input | TCELL72:IMUX_B5 |
| Q1S_TPORTTDI51 | input | TCELL74:IMUX_D2 |
| Q1S_TPORTTDI52 | input | TCELL73:IMUX_C4 |
| Q1S_TPORTTDI53 | input | TCELL75:IMUX_B5 |
| Q1S_TPORTTDI54 | input | TCELL74:IMUX_C5 |
| Q1S_TPORTTDI55 | input | TCELL74:IMUX_C2 |
| Q1S_TPORTTDI56 | input | TCELL74:IMUX_D4 |
| Q1S_TPORTTDI57 | input | TCELL74:IMUX_C7 |
| Q1S_TPORTTDI58 | input | TCELL73:IMUX_A7 |
| Q1S_TPORTTDI59 | input | TCELL73:IMUX_B5 |
| Q1S_TPORTTDI6 | input | TCELL75:IMUX_D3 |
| Q1S_TPORTTDI60 | input | TCELL74:IMUX_C3 |
| Q1S_TPORTTDI61 | input | TCELL74:IMUX_C6 |
| Q1S_TPORTTDI62 | input | TCELL74:IMUX_B7 |
| Q1S_TPORTTDI63 | input | TCELL75:IMUX_C3 |
| Q1S_TPORTTDI7 | input | TCELL75:IMUX_D7 |
| Q1S_TPORTTDI8 | input | TCELL74:IMUX_D5 |
| Q1S_TPORTTDI9 | input | TCELL75:IMUX_C7 |
| Q1S_TXENQUEUEFLOWN0 | output | TCELL81:OUT_Q6 |
| Q1S_TXENQUEUEFLOWN1 | output | TCELL81:OUT_Q4 |
| Q1S_TXENQUEUEFLOWN2 | output | TCELL81:OUT_Q0 |
| Q1S_TXENQUEUEFLOWN3 | output | TCELL81:OUT_Q1 |
| Q1S_TXFLOWCTRLSTATE0 | output | TCELL81:OUT_F7 |
| Q1S_TXFLOWCTRLSTATE1 | output | TCELL82:OUT_Q1 |
| Q1S_TXFLOWCTRLSTATE2 | output | TCELL83:OUT_Q0 |
| Q1S_TXFLOWCTRLSTATE3 | output | TCELL82:OUT_F4 |
| Q1S_TXFLOWCTRLSTATE4 | output | TCELL83:OUT_Q5 |
| Q1S_TXINITN | output | TCELL82:OUT_F7 |
| Q1S_TXLANESILENCECH0 | output | TCELL77:OUT_Q4 |
| Q1S_TXLANESILENCECH1 | output | TCELL76:OUT_Q4 |
| Q1S_TXLANESILENCECH2 | output | TCELL76:OUT_F4 |
| Q1S_TXLANESILENCECH3 | output | TCELL76:OUT_Q5 |
| Q1S_TXSYNCCTRL0 | input | TCELL80:IMUX_C2 |
| Q1S_TXSYNCCTRL1 | input | TCELL80:IMUX_D7 |
| Q1S_WM00 | input | TCELL80:IMUX_B4 |
| Q1S_WM01 | input | TCELL80:IMUX_B5 |
| Q1S_WM02 | input | TCELL80:IMUX_C7 |
| Q1S_WM03 | input | TCELL80:IMUX_A3 |
| Q1S_WM10 | input | TCELL80:IMUX_B3 |
| Q1S_WM11 | input | TCELL80:IMUX_A2 |
| Q1S_WM12 | input | TCELL80:IMUX_B6 |
| Q1S_WM13 | input | TCELL80:IMUX_B2 |
| Q1S_WM20 | input | TCELL80:IMUX_C6 |
| Q1S_WM21 | input | TCELL80:IMUX_A5 |
| Q1S_WM22 | input | TCELL80:IMUX_A4 |
| Q1S_WM23 | input | TCELL80:IMUX_B7 |
| Q1_FCDFECOEFF0_0 | input | TCELL108:IMUX_A7 |
| Q1_FCDFECOEFF0_1 | input | TCELL109:IMUX_A0 |
| Q1_FCDFECOEFF0_2 | input | TCELL109:IMUX_A1 |
| Q1_FCDFECOEFF0_3 | input | TCELL109:IMUX_D4 |
| Q1_FCDFECOEFF0_4 | input | TCELL109:IMUX_D5 |
| Q1_FCDFECOEFF0_5 | input | TCELL109:IMUX_D6 |
| Q1_FCDFECOEFF0_6 | input | TCELL109:IMUX_D7 |
| Q1_FCDFECOEFF0_7 | input | TCELL110:IMUX_D0 |
| Q1_FCDFECOEFF1_0 | input | TCELL108:IMUX_B5 |
| Q1_FCDFECOEFF1_1 | input | TCELL108:IMUX_B6 |
| Q1_FCDFECOEFF1_2 | input | TCELL108:IMUX_B7 |
| Q1_FCDFECOEFF1_3 | input | TCELL109:IMUX_B0 |
| Q1_FCDFECOEFF1_4 | input | TCELL109:IMUX_B1 |
| Q1_FCDFECOEFF1_5 | input | TCELL108:IMUX_A4 |
| Q1_FCDFECOEFF1_6 | input | TCELL108:IMUX_A5 |
| Q1_FCDFECOEFF1_7 | input | TCELL108:IMUX_A6 |
| Q1_FCDFECOEFF2_0 | input | TCELL109:IMUX_D1 |
| Q1_FCDFECOEFF2_1 | input | TCELL108:IMUX_C4 |
| Q1_FCDFECOEFF2_2 | input | TCELL108:IMUX_C5 |
| Q1_FCDFECOEFF2_3 | input | TCELL108:IMUX_C6 |
| Q1_FCDFECOEFF2_4 | input | TCELL108:IMUX_C7 |
| Q1_FCDFECOEFF2_5 | input | TCELL109:IMUX_C0 |
| Q1_FCDFECOEFF2_6 | input | TCELL109:IMUX_C1 |
| Q1_FCDFECOEFF2_7 | input | TCELL108:IMUX_B4 |
| Q1_FCDFECOEFF3_0 | input | TCELL107:IMUX_A7 |
| Q1_FCDFECOEFF3_1 | input | TCELL108:IMUX_A0 |
| Q1_FCDFECOEFF3_2 | input | TCELL108:IMUX_A1 |
| Q1_FCDFECOEFF3_3 | input | TCELL108:IMUX_D4 |
| Q1_FCDFECOEFF3_4 | input | TCELL108:IMUX_D5 |
| Q1_FCDFECOEFF3_5 | input | TCELL108:IMUX_D6 |
| Q1_FCDFECOEFF3_6 | input | TCELL108:IMUX_D7 |
| Q1_FCDFECOEFF3_7 | input | TCELL109:IMUX_D0 |
| Q1_FCDFECOEFF4_0 | input | TCELL107:IMUX_B5 |
| Q1_FCDFECOEFF4_1 | input | TCELL107:IMUX_B6 |
| Q1_FCDFECOEFF4_2 | input | TCELL107:IMUX_B7 |
| Q1_FCDFECOEFF4_3 | input | TCELL108:IMUX_B0 |
| Q1_FCDFECOEFF4_4 | input | TCELL108:IMUX_B1 |
| Q1_FCDFECOEFF4_5 | input | TCELL107:IMUX_A4 |
| Q1_FCDFECOEFF4_6 | input | TCELL107:IMUX_A5 |
| Q1_FCDFECOEFF4_7 | input | TCELL107:IMUX_A6 |
| Q1_FCDFECOEFF5_0 | input | TCELL108:IMUX_D1 |
| Q1_FCDFECOEFF5_1 | input | TCELL107:IMUX_C4 |
| Q1_FCDFECOEFF5_2 | input | TCELL107:IMUX_C5 |
| Q1_FCDFECOEFF5_3 | input | TCELL107:IMUX_C6 |
| Q1_FCDFECOEFF5_4 | input | TCELL107:IMUX_C7 |
| Q1_FCDFECOEFF5_5 | input | TCELL108:IMUX_C0 |
| Q1_FCDFECOEFF5_6 | input | TCELL108:IMUX_C1 |
| Q1_FCDFECOEFF5_7 | input | TCELL107:IMUX_B4 |
| Q1_FCDFESIGN1 | input | TCELL107:IMUX_D4 |
| Q1_FCDFESIGN2 | input | TCELL107:IMUX_D5 |
| Q1_FCDFESIGN3 | input | TCELL107:IMUX_D6 |
| Q1_FCDFESIGN4 | input | TCELL107:IMUX_D7 |
| Q1_FCDFESIGN5 | input | TCELL108:IMUX_D0 |
| Q1_FCMPWRUP | input | TCELL110:IMUX_A0 |
| Q1_FCMRST | input | TCELL110:IMUX_C7 |
| Q1_FCSCANMODE | input | TCELL109:IMUX_C5 |
| Q1_FDDFECHSEL0 | input | TCELL110:IMUX_D1 |
| Q1_FDDFECHSEL1 | input | TCELL109:IMUX_C4 |
| Q1_FDDFEDATA0 | output | TCELL106:OUT_F1 |
| Q1_FDDFEDATA1 | output | TCELL106:OUT_Q2 |
| Q1_FDDFEDATA2 | output | TCELL106:OUT_Q3 |
| Q1_FDDFEDATA3 | output | TCELL106:OUT_Q4 |
| Q1_FDDFEDATA4 | output | TCELL106:OUT_Q5 |
| Q1_FDDFEDATA5 | output | TCELL106:OUT_Q6 |
| Q1_FDDFEDATA6 | output | TCELL106:OUT_Q7 |
| Q1_FDDFEDATA7 | output | TCELL107:OUT_Q0 |
| Q1_FDDFEDATA8 | output | TCELL107:OUT_Q1 |
| Q1_FDDFEDATA9 | output | TCELL106:OUT_F2 |
| Q1_FDDFEERR0 | output | TCELL105:OUT_Q7 |
| Q1_FDDFEERR1 | output | TCELL106:OUT_Q0 |
| Q1_FDDFEERR2 | output | TCELL106:OUT_Q1 |
| Q1_FDDFEERR3 | output | TCELL105:OUT_F2 |
| Q1_FDDFEERR4 | output | TCELL105:OUT_F3 |
| Q1_FDDFEERR5 | output | TCELL105:OUT_F4 |
| Q1_FDDFEERR6 | output | TCELL105:OUT_F5 |
| Q1_FDDFEERR7 | output | TCELL105:OUT_F6 |
| Q1_FDDFEERR8 | output | TCELL105:OUT_F7 |
| Q1_FDDFEERR9 | output | TCELL106:OUT_F0 |
| Q1_FIGRPFBRRCLK0 | input | TCELL96:IMUX_CLK1_DELAY |
| Q1_FIGRPFBRRCLK1 | input | TCELL96:IMUX_CLK0_DELAY |
| Q1_FIGRPFBTWCLK0 | input | TCELL95:IMUX_CLK1_DELAY |
| Q1_FIGRPFBTWCLK1 | input | TCELL95:IMUX_CLK0_DELAY |
| Q1_FIRXTESTCLK | input | TCELL94:IMUX_CLK1_DELAY |
| Q1_FISYNCCLK | input | TCELL94:IMUX_CLK0_DELAY |
| Q1_FITMRCLK | input | TCELL109:IMUX_CLK1_DELAY |
| Q1_FITXTESTCLK | input | TCELL93:IMUX_CLK1_DELAY |
| Q1_FOREFCLK2FPGA | output | TCELL106:OUT_F7 |
| Q1_HSPLLLOL | output | TCELL108:OUT_F1 |
| Q1_HSPLLPWRUP | input | TCELL109:IMUX_A7 |
| Q1_HSPLLREFCLKI | input | TCELL103:IMUX_CLK1_DELAY |
| Q1_HSPLLRST | input | TCELL109:IMUX_LSR0 |
| Q1_LSPLLLOL | output | TCELL108:OUT_F0 |
| Q1_LSPLLPWRUP | input | TCELL109:IMUX_A6 |
| Q1_LSPLLREFCLKI | input | TCELL103:IMUX_CLK0_DELAY |
| Q1_LSPLLRST | input | TCELL109:IMUX_LSR1 |
| Q2CH0_FCALIGNEN | input | TCELL116:IMUX_B2 |
| Q2CH0_FCCDRFORCEDLOCK | input | TCELL132:IMUX_A0 |
| Q2CH0_FCDFERDEN | input | TCELL122:IMUX_CE3 |
| Q2CH0_FCDFEUPD | input | TCELL123:IMUX_CE3 |
| Q2CH0_FCLDRTXEN | input | TCELL116:IMUX_A2 |
| Q2CH0_FCLSMEN | input | TCELL131:IMUX_D2 |
| Q2CH0_FCPCIEDETEN | input | TCELL131:IMUX_B2 |
| Q2CH0_FCPCSRXRST | input | TCELL128:IMUX_LSR0 |
| Q2CH0_FCPCSTXRST | input | TCELL125:IMUX_LSR0 |
| Q2CH0_FCPIPEPHYRESETN | input | TCELL122:IMUX_LSR0 |
| Q2CH0_FCPLLLOL | input | TCELL132:IMUX_A4 |
| Q2CH0_FCRATE0 | input | TCELL117:IMUX_B0 |
| Q2CH0_FCRATE1 | input | TCELL117:IMUX_A5 |
| Q2CH0_FCRATE2 | input | TCELL117:IMUX_A4 |
| Q2CH0_FCRRST | input | TCELL130:IMUX_LSR0 |
| Q2CH0_FCRXPOLARITY | input | TCELL131:IMUX_C0 |
| Q2CH0_FCRXPWRUP | input | TCELL116:IMUX_D3 |
| Q2CH0_FCTMRSTART | input | TCELL120:IMUX_A0 |
| Q2CH0_FCTMRSTOP | input | TCELL120:IMUX_A4 |
| Q2CH0_FCTRST | input | TCELL132:IMUX_LSR0 |
| Q2CH0_FCTXMARGIN0 | input | TCELL132:IMUX_C2 |
| Q2CH0_FCTXMARGIN1 | input | TCELL132:IMUX_C1 |
| Q2CH0_FCTXMARGIN2 | input | TCELL132:IMUX_C0 |
| Q2CH0_FCTXPWRUP | input | TCELL116:IMUX_C3 |
| Q2CH0_FCWORDALGNEN | input | TCELL131:IMUX_C4 |
| Q2CH0_FDLDRRX | output | TCELL119:OUT_F2 |
| Q2CH0_FDLDRTX | input | TCELL132:IMUX_B2 |
| Q2CH0_FDRX0 | output | TCELL133:OUT_Q7 |
| Q2CH0_FDRX1 | output | TCELL133:OUT_Q6 |
| Q2CH0_FDRX10 | output | TCELL133:OUT_F5 |
| Q2CH0_FDRX11 | output | TCELL133:OUT_F4 |
| Q2CH0_FDRX12 | output | TCELL133:OUT_F3 |
| Q2CH0_FDRX13 | output | TCELL133:OUT_F2 |
| Q2CH0_FDRX14 | output | TCELL133:OUT_F1 |
| Q2CH0_FDRX15 | output | TCELL133:OUT_F0 |
| Q2CH0_FDRX16 | output | TCELL132:OUT_Q7 |
| Q2CH0_FDRX17 | output | TCELL132:OUT_Q6 |
| Q2CH0_FDRX18 | output | TCELL132:OUT_Q5 |
| Q2CH0_FDRX19 | output | TCELL132:OUT_Q4 |
| Q2CH0_FDRX2 | output | TCELL133:OUT_Q5 |
| Q2CH0_FDRX20 | output | TCELL132:OUT_Q3 |
| Q2CH0_FDRX21 | output | TCELL132:OUT_Q2 |
| Q2CH0_FDRX22 | output | TCELL132:OUT_Q1 |
| Q2CH0_FDRX23 | output | TCELL132:OUT_Q0 |
| Q2CH0_FDRX24 | output | TCELL132:OUT_F7 |
| Q2CH0_FDRX25 | output | TCELL132:OUT_F6 |
| Q2CH0_FDRX26 | output | TCELL132:OUT_F5 |
| Q2CH0_FDRX27 | output | TCELL132:OUT_F4 |
| Q2CH0_FDRX28 | output | TCELL132:OUT_F3 |
| Q2CH0_FDRX29 | output | TCELL132:OUT_F2 |
| Q2CH0_FDRX3 | output | TCELL133:OUT_Q4 |
| Q2CH0_FDRX30 | output | TCELL132:OUT_F1 |
| Q2CH0_FDRX31 | output | TCELL132:OUT_F0 |
| Q2CH0_FDRX32 | output | TCELL131:OUT_Q7 |
| Q2CH0_FDRX33 | output | TCELL131:OUT_Q6 |
| Q2CH0_FDRX34 | output | TCELL131:OUT_Q5 |
| Q2CH0_FDRX35 | output | TCELL131:OUT_Q4 |
| Q2CH0_FDRX36 | output | TCELL131:OUT_Q3 |
| Q2CH0_FDRX37 | output | TCELL131:OUT_Q2 |
| Q2CH0_FDRX38 | output | TCELL131:OUT_Q1 |
| Q2CH0_FDRX39 | output | TCELL131:OUT_Q0 |
| Q2CH0_FDRX4 | output | TCELL133:OUT_Q3 |
| Q2CH0_FDRX40 | output | TCELL131:OUT_F7 |
| Q2CH0_FDRX41 | output | TCELL131:OUT_F6 |
| Q2CH0_FDRX42 | output | TCELL131:OUT_F5 |
| Q2CH0_FDRX43 | output | TCELL131:OUT_F4 |
| Q2CH0_FDRX44 | output | TCELL131:OUT_F3 |
| Q2CH0_FDRX45 | output | TCELL131:OUT_F2 |
| Q2CH0_FDRX46 | output | TCELL131:OUT_F1 |
| Q2CH0_FDRX47 | output | TCELL131:OUT_F0 |
| Q2CH0_FDRX5 | output | TCELL133:OUT_Q2 |
| Q2CH0_FDRX6 | output | TCELL133:OUT_Q1 |
| Q2CH0_FDRX7 | output | TCELL133:OUT_Q0 |
| Q2CH0_FDRX8 | output | TCELL133:OUT_F7 |
| Q2CH0_FDRX9 | output | TCELL133:OUT_F6 |
| Q2CH0_FDTX0 | input | TCELL131:IMUX_B1 |
| Q2CH0_FDTX1 | input | TCELL131:IMUX_B0 |
| Q2CH0_FDTX10 | input | TCELL130:IMUX_D3 |
| Q2CH0_FDTX11 | input | TCELL130:IMUX_D2 |
| Q2CH0_FDTX12 | input | TCELL130:IMUX_D1 |
| Q2CH0_FDTX13 | input | TCELL130:IMUX_D0 |
| Q2CH0_FDTX14 | input | TCELL130:IMUX_C5 |
| Q2CH0_FDTX15 | input | TCELL130:IMUX_C4 |
| Q2CH0_FDTX16 | input | TCELL130:IMUX_C3 |
| Q2CH0_FDTX17 | input | TCELL130:IMUX_C2 |
| Q2CH0_FDTX18 | input | TCELL130:IMUX_C1 |
| Q2CH0_FDTX19 | input | TCELL130:IMUX_C0 |
| Q2CH0_FDTX2 | input | TCELL131:IMUX_A5 |
| Q2CH0_FDTX20 | input | TCELL130:IMUX_B5 |
| Q2CH0_FDTX21 | input | TCELL130:IMUX_B4 |
| Q2CH0_FDTX22 | input | TCELL130:IMUX_B3 |
| Q2CH0_FDTX23 | input | TCELL130:IMUX_B2 |
| Q2CH0_FDTX24 | input | TCELL130:IMUX_B1 |
| Q2CH0_FDTX25 | input | TCELL130:IMUX_B0 |
| Q2CH0_FDTX26 | input | TCELL130:IMUX_A5 |
| Q2CH0_FDTX27 | input | TCELL130:IMUX_A4 |
| Q2CH0_FDTX28 | input | TCELL130:IMUX_A3 |
| Q2CH0_FDTX29 | input | TCELL130:IMUX_A2 |
| Q2CH0_FDTX3 | input | TCELL131:IMUX_A4 |
| Q2CH0_FDTX30 | input | TCELL130:IMUX_A1 |
| Q2CH0_FDTX31 | input | TCELL130:IMUX_A0 |
| Q2CH0_FDTX32 | input | TCELL129:IMUX_D5 |
| Q2CH0_FDTX33 | input | TCELL129:IMUX_D4 |
| Q2CH0_FDTX34 | input | TCELL129:IMUX_D3 |
| Q2CH0_FDTX35 | input | TCELL129:IMUX_D2 |
| Q2CH0_FDTX36 | input | TCELL129:IMUX_D1 |
| Q2CH0_FDTX37 | input | TCELL129:IMUX_D0 |
| Q2CH0_FDTX38 | input | TCELL129:IMUX_C5 |
| Q2CH0_FDTX39 | input | TCELL129:IMUX_C4 |
| Q2CH0_FDTX4 | input | TCELL131:IMUX_A3 |
| Q2CH0_FDTX40 | input | TCELL129:IMUX_C3 |
| Q2CH0_FDTX41 | input | TCELL129:IMUX_C2 |
| Q2CH0_FDTX42 | input | TCELL129:IMUX_C1 |
| Q2CH0_FDTX43 | input | TCELL129:IMUX_C0 |
| Q2CH0_FDTX44 | input | TCELL129:IMUX_B5 |
| Q2CH0_FDTX45 | input | TCELL129:IMUX_B4 |
| Q2CH0_FDTX46 | input | TCELL129:IMUX_B3 |
| Q2CH0_FDTX47 | input | TCELL129:IMUX_B2 |
| Q2CH0_FDTX48 | input | TCELL129:IMUX_B1 |
| Q2CH0_FDTX49 | input | TCELL129:IMUX_B0 |
| Q2CH0_FDTX5 | input | TCELL131:IMUX_A2 |
| Q2CH0_FDTX6 | input | TCELL131:IMUX_A1 |
| Q2CH0_FDTX7 | input | TCELL131:IMUX_A0 |
| Q2CH0_FDTX8 | input | TCELL130:IMUX_D5 |
| Q2CH0_FDTX9 | input | TCELL130:IMUX_D4 |
| Q2CH0_FIRCLK | input | TCELL126:IMUX_CLK1_DELAY |
| Q2CH0_FIREFRXCLK | input | TCELL124:IMUX_CLK1_DELAY |
| Q2CH0_FITCLK | input | TCELL128:IMUX_CLK0_DELAY |
| Q2CH0_FITMRSTARTCLK | input | TCELL117:IMUX_CLK1_DELAY |
| Q2CH0_FITMRSTOPCLK | input | TCELL119:IMUX_CLK1_DELAY |
| Q2CH0_FSCCOVERRUN | output | TCELL118:OUT_Q0 |
| Q2CH0_FSCCUNDERRUN | output | TCELL118:OUT_F4 |
| Q2CH0_FSDFEVLD | output | TCELL121:OUT_Q3 |
| Q2CH0_FSLSM | output | TCELL118:OUT_F0 |
| Q2CH0_FSPCIECON | output | TCELL117:OUT_Q0 |
| Q2CH0_FSPCIEDONE | output | TCELL117:OUT_F4 |
| Q2CH0_FSRCDONE | output | TCELL120:OUT_F3 |
| Q2CH0_FSRLOL | output | TCELL118:OUT_Q4 |
| Q2CH0_FSRLOS | output | TCELL117:OUT_Q4 |
| Q2CH0_FSSKPADDED | output | TCELL119:OUT_F6 |
| Q2CH0_FSSKPDELETED | output | TCELL119:OUT_Q2 |
| Q2CH1_FCALIGNEN | input | TCELL116:IMUX_B3 |
| Q2CH1_FCCDRFORCEDLOCK | input | TCELL132:IMUX_A1 |
| Q2CH1_FCDFERDEN | input | TCELL123:IMUX_CE0 |
| Q2CH1_FCDFEUPD | input | TCELL124:IMUX_CE0 |
| Q2CH1_FCLDRTXEN | input | TCELL116:IMUX_A3 |
| Q2CH1_FCLSMEN | input | TCELL131:IMUX_D3 |
| Q2CH1_FCPCIEDETEN | input | TCELL131:IMUX_B3 |
| Q2CH1_FCPCSRXRST | input | TCELL128:IMUX_LSR1 |
| Q2CH1_FCPCSTXRST | input | TCELL125:IMUX_LSR1 |
| Q2CH1_FCPIPEPHYRESETN | input | TCELL122:IMUX_LSR1 |
| Q2CH1_FCPLLLOL | input | TCELL132:IMUX_A5 |
| Q2CH1_FCRATE0 | input | TCELL117:IMUX_B3 |
| Q2CH1_FCRATE1 | input | TCELL117:IMUX_B2 |
| Q2CH1_FCRATE2 | input | TCELL117:IMUX_B1 |
| Q2CH1_FCRRST | input | TCELL130:IMUX_LSR1 |
| Q2CH1_FCRXPOLARITY | input | TCELL131:IMUX_C1 |
| Q2CH1_FCRXPWRUP | input | TCELL116:IMUX_D4 |
| Q2CH1_FCTMRSTART | input | TCELL120:IMUX_A1 |
| Q2CH1_FCTMRSTOP | input | TCELL120:IMUX_A5 |
| Q2CH1_FCTRST | input | TCELL132:IMUX_LSR1 |
| Q2CH1_FCTXMARGIN0 | input | TCELL132:IMUX_C5 |
| Q2CH1_FCTXMARGIN1 | input | TCELL132:IMUX_C4 |
| Q2CH1_FCTXMARGIN2 | input | TCELL132:IMUX_C3 |
| Q2CH1_FCTXPWRUP | input | TCELL116:IMUX_C4 |
| Q2CH1_FCWORDALGNEN | input | TCELL131:IMUX_C5 |
| Q2CH1_FDLDRRX | output | TCELL119:OUT_F3 |
| Q2CH1_FDLDRTX | input | TCELL132:IMUX_B3 |
| Q2CH1_FDRX0 | output | TCELL130:OUT_Q7 |
| Q2CH1_FDRX1 | output | TCELL130:OUT_Q6 |
| Q2CH1_FDRX10 | output | TCELL130:OUT_F5 |
| Q2CH1_FDRX11 | output | TCELL130:OUT_F4 |
| Q2CH1_FDRX12 | output | TCELL130:OUT_F3 |
| Q2CH1_FDRX13 | output | TCELL130:OUT_F2 |
| Q2CH1_FDRX14 | output | TCELL130:OUT_F1 |
| Q2CH1_FDRX15 | output | TCELL130:OUT_F0 |
| Q2CH1_FDRX16 | output | TCELL129:OUT_Q7 |
| Q2CH1_FDRX17 | output | TCELL129:OUT_Q6 |
| Q2CH1_FDRX18 | output | TCELL129:OUT_Q5 |
| Q2CH1_FDRX19 | output | TCELL129:OUT_Q4 |
| Q2CH1_FDRX2 | output | TCELL130:OUT_Q5 |
| Q2CH1_FDRX20 | output | TCELL129:OUT_Q3 |
| Q2CH1_FDRX21 | output | TCELL129:OUT_Q2 |
| Q2CH1_FDRX22 | output | TCELL129:OUT_Q1 |
| Q2CH1_FDRX23 | output | TCELL129:OUT_Q0 |
| Q2CH1_FDRX24 | output | TCELL129:OUT_F7 |
| Q2CH1_FDRX25 | output | TCELL129:OUT_F6 |
| Q2CH1_FDRX26 | output | TCELL129:OUT_F5 |
| Q2CH1_FDRX27 | output | TCELL129:OUT_F4 |
| Q2CH1_FDRX28 | output | TCELL129:OUT_F3 |
| Q2CH1_FDRX29 | output | TCELL129:OUT_F2 |
| Q2CH1_FDRX3 | output | TCELL130:OUT_Q4 |
| Q2CH1_FDRX30 | output | TCELL129:OUT_F1 |
| Q2CH1_FDRX31 | output | TCELL129:OUT_F0 |
| Q2CH1_FDRX32 | output | TCELL128:OUT_Q7 |
| Q2CH1_FDRX33 | output | TCELL128:OUT_Q6 |
| Q2CH1_FDRX34 | output | TCELL128:OUT_Q5 |
| Q2CH1_FDRX35 | output | TCELL128:OUT_Q4 |
| Q2CH1_FDRX36 | output | TCELL128:OUT_Q3 |
| Q2CH1_FDRX37 | output | TCELL128:OUT_Q2 |
| Q2CH1_FDRX38 | output | TCELL128:OUT_Q1 |
| Q2CH1_FDRX39 | output | TCELL128:OUT_Q0 |
| Q2CH1_FDRX4 | output | TCELL130:OUT_Q3 |
| Q2CH1_FDRX40 | output | TCELL128:OUT_F7 |
| Q2CH1_FDRX41 | output | TCELL128:OUT_F6 |
| Q2CH1_FDRX42 | output | TCELL128:OUT_F5 |
| Q2CH1_FDRX43 | output | TCELL128:OUT_F4 |
| Q2CH1_FDRX44 | output | TCELL128:OUT_F3 |
| Q2CH1_FDRX45 | output | TCELL128:OUT_F2 |
| Q2CH1_FDRX46 | output | TCELL128:OUT_F1 |
| Q2CH1_FDRX47 | output | TCELL128:OUT_F0 |
| Q2CH1_FDRX5 | output | TCELL130:OUT_Q2 |
| Q2CH1_FDRX6 | output | TCELL130:OUT_Q1 |
| Q2CH1_FDRX7 | output | TCELL130:OUT_Q0 |
| Q2CH1_FDRX8 | output | TCELL130:OUT_F7 |
| Q2CH1_FDRX9 | output | TCELL130:OUT_F6 |
| Q2CH1_FDTX0 | input | TCELL129:IMUX_A5 |
| Q2CH1_FDTX1 | input | TCELL129:IMUX_A4 |
| Q2CH1_FDTX10 | input | TCELL128:IMUX_D1 |
| Q2CH1_FDTX11 | input | TCELL128:IMUX_D0 |
| Q2CH1_FDTX12 | input | TCELL128:IMUX_C5 |
| Q2CH1_FDTX13 | input | TCELL128:IMUX_C4 |
| Q2CH1_FDTX14 | input | TCELL128:IMUX_C3 |
| Q2CH1_FDTX15 | input | TCELL128:IMUX_C2 |
| Q2CH1_FDTX16 | input | TCELL128:IMUX_C1 |
| Q2CH1_FDTX17 | input | TCELL128:IMUX_C0 |
| Q2CH1_FDTX18 | input | TCELL128:IMUX_B5 |
| Q2CH1_FDTX19 | input | TCELL128:IMUX_B4 |
| Q2CH1_FDTX2 | input | TCELL129:IMUX_A3 |
| Q2CH1_FDTX20 | input | TCELL128:IMUX_B3 |
| Q2CH1_FDTX21 | input | TCELL128:IMUX_B2 |
| Q2CH1_FDTX22 | input | TCELL128:IMUX_B1 |
| Q2CH1_FDTX23 | input | TCELL128:IMUX_B0 |
| Q2CH1_FDTX24 | input | TCELL128:IMUX_A5 |
| Q2CH1_FDTX25 | input | TCELL128:IMUX_A4 |
| Q2CH1_FDTX26 | input | TCELL128:IMUX_A3 |
| Q2CH1_FDTX27 | input | TCELL128:IMUX_A2 |
| Q2CH1_FDTX28 | input | TCELL128:IMUX_A1 |
| Q2CH1_FDTX29 | input | TCELL128:IMUX_A0 |
| Q2CH1_FDTX3 | input | TCELL129:IMUX_A2 |
| Q2CH1_FDTX30 | input | TCELL127:IMUX_D3 |
| Q2CH1_FDTX31 | input | TCELL127:IMUX_D2 |
| Q2CH1_FDTX32 | input | TCELL127:IMUX_D1 |
| Q2CH1_FDTX33 | input | TCELL127:IMUX_D0 |
| Q2CH1_FDTX34 | input | TCELL126:IMUX_D7 |
| Q2CH1_FDTX35 | input | TCELL126:IMUX_D6 |
| Q2CH1_FDTX36 | input | TCELL127:IMUX_C3 |
| Q2CH1_FDTX37 | input | TCELL127:IMUX_C2 |
| Q2CH1_FDTX38 | input | TCELL127:IMUX_C1 |
| Q2CH1_FDTX39 | input | TCELL127:IMUX_C0 |
| Q2CH1_FDTX4 | input | TCELL129:IMUX_A1 |
| Q2CH1_FDTX40 | input | TCELL126:IMUX_C7 |
| Q2CH1_FDTX41 | input | TCELL126:IMUX_C6 |
| Q2CH1_FDTX42 | input | TCELL127:IMUX_B3 |
| Q2CH1_FDTX43 | input | TCELL127:IMUX_B2 |
| Q2CH1_FDTX44 | input | TCELL127:IMUX_B1 |
| Q2CH1_FDTX45 | input | TCELL127:IMUX_B0 |
| Q2CH1_FDTX46 | input | TCELL126:IMUX_B7 |
| Q2CH1_FDTX47 | input | TCELL126:IMUX_B6 |
| Q2CH1_FDTX48 | input | TCELL127:IMUX_A3 |
| Q2CH1_FDTX49 | input | TCELL127:IMUX_A2 |
| Q2CH1_FDTX5 | input | TCELL129:IMUX_A0 |
| Q2CH1_FDTX6 | input | TCELL128:IMUX_D5 |
| Q2CH1_FDTX7 | input | TCELL128:IMUX_D4 |
| Q2CH1_FDTX8 | input | TCELL128:IMUX_D3 |
| Q2CH1_FDTX9 | input | TCELL128:IMUX_D2 |
| Q2CH1_FIRCLK | input | TCELL126:IMUX_CLK0_DELAY |
| Q2CH1_FIREFRXCLK | input | TCELL124:IMUX_CLK0_DELAY |
| Q2CH1_FITCLK | input | TCELL128:IMUX_CLK1_DELAY |
| Q2CH1_FITMRSTARTCLK | input | TCELL118:IMUX_CLK0_DELAY |
| Q2CH1_FITMRSTOPCLK | input | TCELL120:IMUX_CLK0_DELAY |
| Q2CH1_FSCCOVERRUN | output | TCELL118:OUT_Q1 |
| Q2CH1_FSCCUNDERRUN | output | TCELL118:OUT_F5 |
| Q2CH1_FSDFEVLD | output | TCELL121:OUT_Q4 |
| Q2CH1_FSLSM | output | TCELL118:OUT_F1 |
| Q2CH1_FSPCIECON | output | TCELL117:OUT_Q1 |
| Q2CH1_FSPCIEDONE | output | TCELL117:OUT_F5 |
| Q2CH1_FSRCDONE | output | TCELL120:OUT_F4 |
| Q2CH1_FSRLOL | output | TCELL118:OUT_Q5 |
| Q2CH1_FSRLOS | output | TCELL117:OUT_Q5 |
| Q2CH1_FSSKPADDED | output | TCELL119:OUT_F7 |
| Q2CH1_FSSKPDELETED | output | TCELL119:OUT_Q3 |
| Q2CH2_FCALIGNEN | input | TCELL116:IMUX_B4 |
| Q2CH2_FCCDRFORCEDLOCK | input | TCELL132:IMUX_A2 |
| Q2CH2_FCDFERDEN | input | TCELL123:IMUX_CE1 |
| Q2CH2_FCDFEUPD | input | TCELL124:IMUX_CE1 |
| Q2CH2_FCLDRTXEN | input | TCELL116:IMUX_A4 |
| Q2CH2_FCLSMEN | input | TCELL131:IMUX_D4 |
| Q2CH2_FCPCIEDETEN | input | TCELL131:IMUX_B4 |
| Q2CH2_FCPCSRXRST | input | TCELL129:IMUX_LSR0 |
| Q2CH2_FCPCSTXRST | input | TCELL126:IMUX_LSR0 |
| Q2CH2_FCPIPEPHYRESETN | input | TCELL123:IMUX_LSR0 |
| Q2CH2_FCPLLLOL | input | TCELL132:IMUX_B0 |
| Q2CH2_FCRATE0 | input | TCELL117:IMUX_C0 |
| Q2CH2_FCRATE1 | input | TCELL117:IMUX_B5 |
| Q2CH2_FCRATE2 | input | TCELL117:IMUX_B4 |
| Q2CH2_FCRRST | input | TCELL131:IMUX_LSR0 |
| Q2CH2_FCRXPOLARITY | input | TCELL131:IMUX_C2 |
| Q2CH2_FCRXPWRUP | input | TCELL116:IMUX_D5 |
| Q2CH2_FCTMRSTART | input | TCELL120:IMUX_A2 |
| Q2CH2_FCTMRSTOP | input | TCELL120:IMUX_B0 |
| Q2CH2_FCTRST | input | TCELL117:IMUX_LSR0 |
| Q2CH2_FCTXMARGIN0 | input | TCELL132:IMUX_D2 |
| Q2CH2_FCTXMARGIN1 | input | TCELL132:IMUX_D1 |
| Q2CH2_FCTXMARGIN2 | input | TCELL132:IMUX_D0 |
| Q2CH2_FCTXPWRUP | input | TCELL116:IMUX_C5 |
| Q2CH2_FCWORDALGNEN | input | TCELL131:IMUX_D0 |
| Q2CH2_FDLDRRX | output | TCELL119:OUT_F4 |
| Q2CH2_FDLDRTX | input | TCELL132:IMUX_B4 |
| Q2CH2_FDRX0 | output | TCELL127:OUT_Q5 |
| Q2CH2_FDRX1 | output | TCELL127:OUT_Q4 |
| Q2CH2_FDRX10 | output | TCELL127:OUT_F3 |
| Q2CH2_FDRX11 | output | TCELL127:OUT_F2 |
| Q2CH2_FDRX12 | output | TCELL127:OUT_F1 |
| Q2CH2_FDRX13 | output | TCELL127:OUT_F0 |
| Q2CH2_FDRX14 | output | TCELL126:OUT_F7 |
| Q2CH2_FDRX15 | output | TCELL126:OUT_F6 |
| Q2CH2_FDRX16 | output | TCELL126:OUT_Q5 |
| Q2CH2_FDRX17 | output | TCELL126:OUT_Q4 |
| Q2CH2_FDRX18 | output | TCELL126:OUT_Q3 |
| Q2CH2_FDRX19 | output | TCELL126:OUT_Q2 |
| Q2CH2_FDRX2 | output | TCELL127:OUT_Q3 |
| Q2CH2_FDRX20 | output | TCELL126:OUT_Q1 |
| Q2CH2_FDRX21 | output | TCELL126:OUT_Q0 |
| Q2CH2_FDRX22 | output | TCELL125:OUT_Q7 |
| Q2CH2_FDRX23 | output | TCELL125:OUT_Q6 |
| Q2CH2_FDRX24 | output | TCELL126:OUT_F5 |
| Q2CH2_FDRX25 | output | TCELL126:OUT_F4 |
| Q2CH2_FDRX26 | output | TCELL126:OUT_F3 |
| Q2CH2_FDRX27 | output | TCELL126:OUT_F2 |
| Q2CH2_FDRX28 | output | TCELL126:OUT_F1 |
| Q2CH2_FDRX29 | output | TCELL126:OUT_F0 |
| Q2CH2_FDRX3 | output | TCELL127:OUT_Q2 |
| Q2CH2_FDRX30 | output | TCELL125:OUT_F7 |
| Q2CH2_FDRX31 | output | TCELL125:OUT_F6 |
| Q2CH2_FDRX32 | output | TCELL125:OUT_Q5 |
| Q2CH2_FDRX33 | output | TCELL125:OUT_Q4 |
| Q2CH2_FDRX34 | output | TCELL125:OUT_Q3 |
| Q2CH2_FDRX35 | output | TCELL125:OUT_Q2 |
| Q2CH2_FDRX36 | output | TCELL125:OUT_Q1 |
| Q2CH2_FDRX37 | output | TCELL125:OUT_Q0 |
| Q2CH2_FDRX38 | output | TCELL124:OUT_Q7 |
| Q2CH2_FDRX39 | output | TCELL124:OUT_Q6 |
| Q2CH2_FDRX4 | output | TCELL127:OUT_Q1 |
| Q2CH2_FDRX40 | output | TCELL125:OUT_F5 |
| Q2CH2_FDRX41 | output | TCELL125:OUT_F4 |
| Q2CH2_FDRX42 | output | TCELL125:OUT_F3 |
| Q2CH2_FDRX43 | output | TCELL125:OUT_F2 |
| Q2CH2_FDRX44 | output | TCELL125:OUT_F1 |
| Q2CH2_FDRX45 | output | TCELL125:OUT_F0 |
| Q2CH2_FDRX46 | output | TCELL124:OUT_F7 |
| Q2CH2_FDRX47 | output | TCELL124:OUT_F6 |
| Q2CH2_FDRX5 | output | TCELL127:OUT_Q0 |
| Q2CH2_FDRX6 | output | TCELL126:OUT_Q7 |
| Q2CH2_FDRX7 | output | TCELL126:OUT_Q6 |
| Q2CH2_FDRX8 | output | TCELL127:OUT_F5 |
| Q2CH2_FDRX9 | output | TCELL127:OUT_F4 |
| Q2CH2_FDTX0 | input | TCELL127:IMUX_A1 |
| Q2CH2_FDTX1 | input | TCELL127:IMUX_A0 |
| Q2CH2_FDTX10 | input | TCELL126:IMUX_C3 |
| Q2CH2_FDTX11 | input | TCELL126:IMUX_C2 |
| Q2CH2_FDTX12 | input | TCELL126:IMUX_C1 |
| Q2CH2_FDTX13 | input | TCELL126:IMUX_C0 |
| Q2CH2_FDTX14 | input | TCELL125:IMUX_C7 |
| Q2CH2_FDTX15 | input | TCELL125:IMUX_C6 |
| Q2CH2_FDTX16 | input | TCELL126:IMUX_B3 |
| Q2CH2_FDTX17 | input | TCELL126:IMUX_B2 |
| Q2CH2_FDTX18 | input | TCELL126:IMUX_B1 |
| Q2CH2_FDTX19 | input | TCELL126:IMUX_B0 |
| Q2CH2_FDTX2 | input | TCELL126:IMUX_A7 |
| Q2CH2_FDTX20 | input | TCELL125:IMUX_B7 |
| Q2CH2_FDTX21 | input | TCELL125:IMUX_B6 |
| Q2CH2_FDTX22 | input | TCELL126:IMUX_A3 |
| Q2CH2_FDTX23 | input | TCELL126:IMUX_A2 |
| Q2CH2_FDTX24 | input | TCELL126:IMUX_A1 |
| Q2CH2_FDTX25 | input | TCELL126:IMUX_A0 |
| Q2CH2_FDTX26 | input | TCELL125:IMUX_A7 |
| Q2CH2_FDTX27 | input | TCELL125:IMUX_A6 |
| Q2CH2_FDTX28 | input | TCELL125:IMUX_D3 |
| Q2CH2_FDTX29 | input | TCELL125:IMUX_D2 |
| Q2CH2_FDTX3 | input | TCELL126:IMUX_A6 |
| Q2CH2_FDTX30 | input | TCELL125:IMUX_D1 |
| Q2CH2_FDTX31 | input | TCELL125:IMUX_D0 |
| Q2CH2_FDTX32 | input | TCELL124:IMUX_D7 |
| Q2CH2_FDTX33 | input | TCELL124:IMUX_D6 |
| Q2CH2_FDTX34 | input | TCELL125:IMUX_C3 |
| Q2CH2_FDTX35 | input | TCELL125:IMUX_C2 |
| Q2CH2_FDTX36 | input | TCELL125:IMUX_C1 |
| Q2CH2_FDTX37 | input | TCELL125:IMUX_C0 |
| Q2CH2_FDTX38 | input | TCELL124:IMUX_C7 |
| Q2CH2_FDTX39 | input | TCELL124:IMUX_C6 |
| Q2CH2_FDTX4 | input | TCELL126:IMUX_D3 |
| Q2CH2_FDTX40 | input | TCELL125:IMUX_B3 |
| Q2CH2_FDTX41 | input | TCELL125:IMUX_B2 |
| Q2CH2_FDTX42 | input | TCELL125:IMUX_B1 |
| Q2CH2_FDTX43 | input | TCELL125:IMUX_B0 |
| Q2CH2_FDTX44 | input | TCELL124:IMUX_B7 |
| Q2CH2_FDTX45 | input | TCELL124:IMUX_B6 |
| Q2CH2_FDTX46 | input | TCELL125:IMUX_A3 |
| Q2CH2_FDTX47 | input | TCELL125:IMUX_A2 |
| Q2CH2_FDTX48 | input | TCELL125:IMUX_A1 |
| Q2CH2_FDTX49 | input | TCELL125:IMUX_A0 |
| Q2CH2_FDTX5 | input | TCELL126:IMUX_D2 |
| Q2CH2_FDTX6 | input | TCELL126:IMUX_D1 |
| Q2CH2_FDTX7 | input | TCELL126:IMUX_D0 |
| Q2CH2_FDTX8 | input | TCELL125:IMUX_D7 |
| Q2CH2_FDTX9 | input | TCELL125:IMUX_D6 |
| Q2CH2_FIRCLK | input | TCELL127:IMUX_CLK1_DELAY |
| Q2CH2_FIREFRXCLK | input | TCELL125:IMUX_CLK1_DELAY |
| Q2CH2_FITCLK | input | TCELL129:IMUX_CLK0_DELAY |
| Q2CH2_FITMRSTARTCLK | input | TCELL118:IMUX_CLK1_DELAY |
| Q2CH2_FITMRSTOPCLK | input | TCELL120:IMUX_CLK1_DELAY |
| Q2CH2_FSCCOVERRUN | output | TCELL118:OUT_Q2 |
| Q2CH2_FSCCUNDERRUN | output | TCELL118:OUT_F6 |
| Q2CH2_FSDFEVLD | output | TCELL121:OUT_Q5 |
| Q2CH2_FSLSM | output | TCELL118:OUT_F2 |
| Q2CH2_FSPCIECON | output | TCELL117:OUT_Q2 |
| Q2CH2_FSPCIEDONE | output | TCELL117:OUT_F6 |
| Q2CH2_FSRCDONE | output | TCELL120:OUT_F5 |
| Q2CH2_FSRLOL | output | TCELL118:OUT_Q6 |
| Q2CH2_FSRLOS | output | TCELL117:OUT_Q6 |
| Q2CH2_FSSKPADDED | output | TCELL119:OUT_Q0 |
| Q2CH2_FSSKPDELETED | output | TCELL119:OUT_Q4 |
| Q2CH3_FCALIGNEN | input | TCELL116:IMUX_B5 |
| Q2CH3_FCCDRFORCEDLOCK | input | TCELL132:IMUX_A3 |
| Q2CH3_FCDFERDEN | input | TCELL123:IMUX_CE2 |
| Q2CH3_FCDFEUPD | input | TCELL124:IMUX_CE2 |
| Q2CH3_FCLDRTXEN | input | TCELL116:IMUX_A5 |
| Q2CH3_FCLSMEN | input | TCELL131:IMUX_D5 |
| Q2CH3_FCPCIEDETEN | input | TCELL131:IMUX_B5 |
| Q2CH3_FCPCSRXRST | input | TCELL129:IMUX_LSR1 |
| Q2CH3_FCPCSTXRST | input | TCELL126:IMUX_LSR1 |
| Q2CH3_FCPIPEPHYRESETN | input | TCELL123:IMUX_LSR1 |
| Q2CH3_FCPLLLOL | input | TCELL132:IMUX_B1 |
| Q2CH3_FCRATE0 | input | TCELL117:IMUX_C3 |
| Q2CH3_FCRATE1 | input | TCELL117:IMUX_C2 |
| Q2CH3_FCRATE2 | input | TCELL117:IMUX_C1 |
| Q2CH3_FCRRST | input | TCELL131:IMUX_LSR1 |
| Q2CH3_FCRXPOLARITY | input | TCELL131:IMUX_C3 |
| Q2CH3_FCRXPWRUP | input | TCELL117:IMUX_A0 |
| Q2CH3_FCTMRSTART | input | TCELL120:IMUX_A3 |
| Q2CH3_FCTMRSTOP | input | TCELL120:IMUX_B1 |
| Q2CH3_FCTRST | input | TCELL117:IMUX_LSR1 |
| Q2CH3_FCTXMARGIN0 | input | TCELL132:IMUX_D5 |
| Q2CH3_FCTXMARGIN1 | input | TCELL132:IMUX_D4 |
| Q2CH3_FCTXMARGIN2 | input | TCELL132:IMUX_D3 |
| Q2CH3_FCTXPWRUP | input | TCELL116:IMUX_D2 |
| Q2CH3_FCWORDALGNEN | input | TCELL131:IMUX_D1 |
| Q2CH3_FDLDRRX | output | TCELL119:OUT_F5 |
| Q2CH3_FDLDRTX | input | TCELL132:IMUX_B5 |
| Q2CH3_FDRX0 | output | TCELL124:OUT_Q5 |
| Q2CH3_FDRX1 | output | TCELL124:OUT_Q4 |
| Q2CH3_FDRX10 | output | TCELL124:OUT_F3 |
| Q2CH3_FDRX11 | output | TCELL124:OUT_F2 |
| Q2CH3_FDRX12 | output | TCELL124:OUT_F1 |
| Q2CH3_FDRX13 | output | TCELL124:OUT_F0 |
| Q2CH3_FDRX14 | output | TCELL123:OUT_F7 |
| Q2CH3_FDRX15 | output | TCELL123:OUT_F6 |
| Q2CH3_FDRX16 | output | TCELL123:OUT_Q5 |
| Q2CH3_FDRX17 | output | TCELL123:OUT_Q4 |
| Q2CH3_FDRX18 | output | TCELL123:OUT_Q3 |
| Q2CH3_FDRX19 | output | TCELL123:OUT_Q2 |
| Q2CH3_FDRX2 | output | TCELL124:OUT_Q3 |
| Q2CH3_FDRX20 | output | TCELL123:OUT_Q1 |
| Q2CH3_FDRX21 | output | TCELL123:OUT_Q0 |
| Q2CH3_FDRX22 | output | TCELL122:OUT_Q7 |
| Q2CH3_FDRX23 | output | TCELL122:OUT_Q6 |
| Q2CH3_FDRX24 | output | TCELL123:OUT_F5 |
| Q2CH3_FDRX25 | output | TCELL123:OUT_F4 |
| Q2CH3_FDRX26 | output | TCELL123:OUT_F3 |
| Q2CH3_FDRX27 | output | TCELL123:OUT_F2 |
| Q2CH3_FDRX28 | output | TCELL123:OUT_F1 |
| Q2CH3_FDRX29 | output | TCELL123:OUT_F0 |
| Q2CH3_FDRX3 | output | TCELL124:OUT_Q2 |
| Q2CH3_FDRX30 | output | TCELL122:OUT_F7 |
| Q2CH3_FDRX31 | output | TCELL122:OUT_F6 |
| Q2CH3_FDRX32 | output | TCELL117:OUT_F3 |
| Q2CH3_FDRX33 | output | TCELL117:OUT_F2 |
| Q2CH3_FDRX34 | output | TCELL117:OUT_F1 |
| Q2CH3_FDRX35 | output | TCELL117:OUT_F0 |
| Q2CH3_FDRX36 | output | TCELL116:OUT_Q7 |
| Q2CH3_FDRX37 | output | TCELL116:OUT_Q6 |
| Q2CH3_FDRX38 | output | TCELL116:OUT_Q5 |
| Q2CH3_FDRX39 | output | TCELL116:OUT_Q4 |
| Q2CH3_FDRX4 | output | TCELL124:OUT_Q1 |
| Q2CH3_FDRX40 | output | TCELL116:OUT_Q3 |
| Q2CH3_FDRX41 | output | TCELL116:OUT_Q2 |
| Q2CH3_FDRX42 | output | TCELL116:OUT_F7 |
| Q2CH3_FDRX43 | output | TCELL116:OUT_F6 |
| Q2CH3_FDRX44 | output | TCELL116:OUT_F5 |
| Q2CH3_FDRX45 | output | TCELL116:OUT_F4 |
| Q2CH3_FDRX46 | output | TCELL116:OUT_F3 |
| Q2CH3_FDRX47 | output | TCELL116:OUT_F2 |
| Q2CH3_FDRX5 | output | TCELL124:OUT_Q0 |
| Q2CH3_FDRX6 | output | TCELL123:OUT_Q7 |
| Q2CH3_FDRX7 | output | TCELL123:OUT_Q6 |
| Q2CH3_FDRX8 | output | TCELL124:OUT_F5 |
| Q2CH3_FDRX9 | output | TCELL124:OUT_F4 |
| Q2CH3_FDTX0 | input | TCELL124:IMUX_A7 |
| Q2CH3_FDTX1 | input | TCELL124:IMUX_A6 |
| Q2CH3_FDTX10 | input | TCELL124:IMUX_C1 |
| Q2CH3_FDTX11 | input | TCELL124:IMUX_C0 |
| Q2CH3_FDTX12 | input | TCELL123:IMUX_C7 |
| Q2CH3_FDTX13 | input | TCELL123:IMUX_C6 |
| Q2CH3_FDTX14 | input | TCELL124:IMUX_B3 |
| Q2CH3_FDTX15 | input | TCELL124:IMUX_B2 |
| Q2CH3_FDTX16 | input | TCELL124:IMUX_B1 |
| Q2CH3_FDTX17 | input | TCELL124:IMUX_B0 |
| Q2CH3_FDTX18 | input | TCELL123:IMUX_B7 |
| Q2CH3_FDTX19 | input | TCELL123:IMUX_B6 |
| Q2CH3_FDTX2 | input | TCELL124:IMUX_D3 |
| Q2CH3_FDTX20 | input | TCELL124:IMUX_A3 |
| Q2CH3_FDTX21 | input | TCELL124:IMUX_A2 |
| Q2CH3_FDTX22 | input | TCELL124:IMUX_A1 |
| Q2CH3_FDTX23 | input | TCELL124:IMUX_A0 |
| Q2CH3_FDTX24 | input | TCELL123:IMUX_A7 |
| Q2CH3_FDTX25 | input | TCELL123:IMUX_A6 |
| Q2CH3_FDTX26 | input | TCELL123:IMUX_D3 |
| Q2CH3_FDTX27 | input | TCELL123:IMUX_D2 |
| Q2CH3_FDTX28 | input | TCELL123:IMUX_D1 |
| Q2CH3_FDTX29 | input | TCELL123:IMUX_D0 |
| Q2CH3_FDTX3 | input | TCELL124:IMUX_D2 |
| Q2CH3_FDTX30 | input | TCELL122:IMUX_D7 |
| Q2CH3_FDTX31 | input | TCELL122:IMUX_D6 |
| Q2CH3_FDTX32 | input | TCELL123:IMUX_C3 |
| Q2CH3_FDTX33 | input | TCELL123:IMUX_C2 |
| Q2CH3_FDTX34 | input | TCELL123:IMUX_C1 |
| Q2CH3_FDTX35 | input | TCELL123:IMUX_C0 |
| Q2CH3_FDTX36 | input | TCELL122:IMUX_C7 |
| Q2CH3_FDTX37 | input | TCELL122:IMUX_C6 |
| Q2CH3_FDTX38 | input | TCELL123:IMUX_B3 |
| Q2CH3_FDTX39 | input | TCELL123:IMUX_B2 |
| Q2CH3_FDTX4 | input | TCELL124:IMUX_D1 |
| Q2CH3_FDTX40 | input | TCELL123:IMUX_B1 |
| Q2CH3_FDTX41 | input | TCELL123:IMUX_B0 |
| Q2CH3_FDTX42 | input | TCELL122:IMUX_B7 |
| Q2CH3_FDTX43 | input | TCELL122:IMUX_B6 |
| Q2CH3_FDTX44 | input | TCELL123:IMUX_A3 |
| Q2CH3_FDTX45 | input | TCELL123:IMUX_A2 |
| Q2CH3_FDTX46 | input | TCELL123:IMUX_A1 |
| Q2CH3_FDTX47 | input | TCELL123:IMUX_A0 |
| Q2CH3_FDTX48 | input | TCELL122:IMUX_A7 |
| Q2CH3_FDTX49 | input | TCELL122:IMUX_A6 |
| Q2CH3_FDTX5 | input | TCELL124:IMUX_D0 |
| Q2CH3_FDTX6 | input | TCELL123:IMUX_D7 |
| Q2CH3_FDTX7 | input | TCELL123:IMUX_D6 |
| Q2CH3_FDTX8 | input | TCELL124:IMUX_C3 |
| Q2CH3_FDTX9 | input | TCELL124:IMUX_C2 |
| Q2CH3_FIRCLK | input | TCELL127:IMUX_CLK0_DELAY |
| Q2CH3_FIREFRXCLK | input | TCELL125:IMUX_CLK0_DELAY |
| Q2CH3_FITCLK | input | TCELL129:IMUX_CLK1_DELAY |
| Q2CH3_FITMRSTARTCLK | input | TCELL119:IMUX_CLK0_DELAY |
| Q2CH3_FITMRSTOPCLK | input | TCELL121:IMUX_CLK0_DELAY |
| Q2CH3_FSCCOVERRUN | output | TCELL118:OUT_Q3 |
| Q2CH3_FSCCUNDERRUN | output | TCELL118:OUT_F7 |
| Q2CH3_FSDFEVLD | output | TCELL121:OUT_Q6 |
| Q2CH3_FSLSM | output | TCELL118:OUT_F3 |
| Q2CH3_FSPCIECON | output | TCELL117:OUT_Q3 |
| Q2CH3_FSPCIEDONE | output | TCELL117:OUT_F7 |
| Q2CH3_FSRCDONE | output | TCELL120:OUT_F6 |
| Q2CH3_FSRLOL | output | TCELL118:OUT_Q7 |
| Q2CH3_FSRLOS | output | TCELL117:OUT_Q7 |
| Q2CH3_FSSKPADDED | output | TCELL119:OUT_Q1 |
| Q2CH3_FSSKPDELETED | output | TCELL119:OUT_Q5 |
| Q2D0_FCDERST | input | TCELL124:IMUX_LSR0 |
| Q2D0_FSDE | output | TCELL119:OUT_Q6 |
| Q2D0_FSDM | output | TCELL120:OUT_F0 |
| Q2D1_FCDERST | input | TCELL124:IMUX_LSR1 |
| Q2D1_FSDE | output | TCELL119:OUT_Q7 |
| Q2D1_FSDM | output | TCELL120:OUT_F1 |
| Q2EA0_CIRXFULL | input | TCELL147:IMUX_B0 |
| Q2EA0_CIRXIGNOREPKT | input | TCELL151:IMUX_A0 |
| Q2EA0_CITXDATA0 | input | TCELL145:IMUX_B5 |
| Q2EA0_CITXDATA1 | input | TCELL146:IMUX_B1 |
| Q2EA0_CITXDATA10 | input | TCELL145:IMUX_A3 |
| Q2EA0_CITXDATA11 | input | TCELL145:IMUX_A0 |
| Q2EA0_CITXDATA12 | input | TCELL145:IMUX_A1 |
| Q2EA0_CITXDATA13 | input | TCELL145:IMUX_C1 |
| Q2EA0_CITXDATA14 | input | TCELL145:IMUX_A2 |
| Q2EA0_CITXDATA15 | input | TCELL145:IMUX_B4 |
| Q2EA0_CITXDATA2 | input | TCELL146:IMUX_A1 |
| Q2EA0_CITXDATA3 | input | TCELL146:IMUX_A5 |
| Q2EA0_CITXDATA4 | input | TCELL145:IMUX_D3 |
| Q2EA0_CITXDATA5 | input | TCELL146:IMUX_A2 |
| Q2EA0_CITXDATA6 | input | TCELL145:IMUX_C3 |
| Q2EA0_CITXDATA7 | input | TCELL145:IMUX_C5 |
| Q2EA0_CITXDATA8 | input | TCELL145:IMUX_A5 |
| Q2EA0_CITXDATA9 | input | TCELL145:IMUX_A4 |
| Q2EA0_CITXDATAAVAIL | input | TCELL150:IMUX_D3 |
| Q2EA0_CITXEMPTY | input | TCELL150:IMUX_D1 |
| Q2EA0_CITXEOF | input | TCELL146:IMUX_B5 |
| Q2EA0_CITXFIFOCTRL | input | TCELL155:IMUX_A0 |
| Q2EA0_CITXFORCEERR | input | TCELL154:IMUX_B2 |
| Q2EA0_CITXLASTBYTEVLD | input | TCELL145:IMUX_C2 |
| Q2EA0_CITXPAUSREQ | input | TCELL153:IMUX_C2 |
| Q2EA0_CITXPAUSTIM0 | input | TCELL152:IMUX_C4 |
| Q2EA0_CITXPAUSTIM1 | input | TCELL152:IMUX_B2 |
| Q2EA0_CITXPAUSTIM10 | input | TCELL152:IMUX_B4 |
| Q2EA0_CITXPAUSTIM11 | input | TCELL151:IMUX_D1 |
| Q2EA0_CITXPAUSTIM12 | input | TCELL151:IMUX_C4 |
| Q2EA0_CITXPAUSTIM13 | input | TCELL151:IMUX_C3 |
| Q2EA0_CITXPAUSTIM14 | input | TCELL152:IMUX_B5 |
| Q2EA0_CITXPAUSTIM15 | input | TCELL152:IMUX_D2 |
| Q2EA0_CITXPAUSTIM2 | input | TCELL152:IMUX_B3 |
| Q2EA0_CITXPAUSTIM3 | input | TCELL152:IMUX_A3 |
| Q2EA0_CITXPAUSTIM4 | input | TCELL151:IMUX_C5 |
| Q2EA0_CITXPAUSTIM5 | input | TCELL152:IMUX_A2 |
| Q2EA0_CITXPAUSTIM6 | input | TCELL151:IMUX_D4 |
| Q2EA0_CITXPAUSTIM7 | input | TCELL152:IMUX_C2 |
| Q2EA0_CITXPAUSTIM8 | input | TCELL152:IMUX_C5 |
| Q2EA0_CITXPAUSTIM9 | input | TCELL152:IMUX_C3 |
| Q2EA0_CORXDATA0 | output | TCELL135:OUT_Q2 |
| Q2EA0_CORXDATA1 | output | TCELL135:OUT_Q1 |
| Q2EA0_CORXDATA10 | output | TCELL134:OUT_F1 |
| Q2EA0_CORXDATA11 | output | TCELL134:OUT_F5 |
| Q2EA0_CORXDATA12 | output | TCELL134:OUT_F3 |
| Q2EA0_CORXDATA13 | output | TCELL134:OUT_F0 |
| Q2EA0_CORXDATA14 | output | TCELL134:OUT_F2 |
| Q2EA0_CORXDATA15 | output | TCELL134:OUT_F6 |
| Q2EA0_CORXDATA2 | output | TCELL135:OUT_F5 |
| Q2EA0_CORXDATA3 | output | TCELL134:OUT_Q7 |
| Q2EA0_CORXDATA4 | output | TCELL134:OUT_Q3 |
| Q2EA0_CORXDATA5 | output | TCELL134:OUT_Q2 |
| Q2EA0_CORXDATA6 | output | TCELL134:OUT_Q0 |
| Q2EA0_CORXDATA7 | output | TCELL134:OUT_Q4 |
| Q2EA0_CORXDATA8 | output | TCELL134:OUT_F7 |
| Q2EA0_CORXDATA9 | output | TCELL134:OUT_F4 |
| Q2EA0_CORXEOF | output | TCELL136:OUT_F1 |
| Q2EA0_CORXERROR | output | TCELL136:OUT_F2 |
| Q2EA0_CORXFIFOFULLERROR | output | TCELL136:OUT_F0 |
| Q2EA0_CORXLASTBYTEVLD | output | TCELL135:OUT_Q0 |
| Q2EA0_CORXSTATEN | output | TCELL138:OUT_Q2 |
| Q2EA0_CORXSTATVEC0 | output | TCELL136:OUT_Q5 |
| Q2EA0_CORXSTATVEC1 | output | TCELL137:OUT_F1 |
| Q2EA0_CORXSTATVEC2 | output | TCELL137:OUT_F7 |
| Q2EA0_CORXSTATVEC3 | output | TCELL138:OUT_F3 |
| Q2EA0_CORXSTATVEC4 | output | TCELL137:OUT_Q4 |
| Q2EA0_CORXSTATVEC5 | output | TCELL138:OUT_Q6 |
| Q2EA0_CORXSTATVEC6 | output | TCELL139:OUT_F0 |
| Q2EA0_CORXSTATVEC7 | output | TCELL138:OUT_Q4 |
| Q2EA0_CORXWRITE | output | TCELL135:OUT_Q4 |
| Q2EA0_COTXDISCFRM | output | TCELL150:OUT_Q0 |
| Q2EA0_COTXDONE | output | TCELL150:OUT_Q3 |
| Q2EA0_COTXREAD | output | TCELL149:OUT_F3 |
| Q2EA0_COTXSTATEN | output | TCELL150:OUT_Q6 |
| Q2EA0_COTXSTATVEC0 | output | TCELL150:OUT_F3 |
| Q2EA0_COTXSTATVEC1 | output | TCELL151:OUT_F1 |
| Q2EA0_COTXSTATVEC2 | output | TCELL150:OUT_F6 |
| Q2EA0_COTXSTATVEC3 | output | TCELL150:OUT_F4 |
| Q2EA0_COTXSTATVEC4 | output | TCELL151:OUT_F2 |
| Q2EA0_COTXSTATVEC5 | output | TCELL150:OUT_F2 |
| Q2EA0_COTXSTATVEC6 | output | TCELL150:OUT_F5 |
| Q2EA0_COTXSTATVEC7 | output | TCELL149:OUT_F4 |
| Q2EA0_GIIPGSHRINK | input | TCELL152:IMUX_A4 |
| Q2EA0_GINONPADRXDV | input | TCELL151:IMUX_A5 |
| Q2EA0_GISYNCCOL | input | TCELL154:IMUX_C1 |
| Q2EA0_GISYNCCRS | input | TCELL154:IMUX_B5 |
| Q2EA0_GISYNCNIBDRIB | input | TCELL151:IMUX_B3 |
| Q2EA0_GISYNCRXD0 | input | TCELL153:IMUX_A3 |
| Q2EA0_GISYNCRXD1 | input | TCELL153:IMUX_B0 |
| Q2EA0_GISYNCRXD2 | input | TCELL153:IMUX_C3 |
| Q2EA0_GISYNCRXD3 | input | TCELL153:IMUX_B5 |
| Q2EA0_GISYNCRXD4 | input | TCELL153:IMUX_A4 |
| Q2EA0_GISYNCRXD5 | input | TCELL152:IMUX_D5 |
| Q2EA0_GISYNCRXD6 | input | TCELL152:IMUX_D4 |
| Q2EA0_GISYNCRXD7 | input | TCELL151:IMUX_D3 |
| Q2EA0_GISYNCRXDV | input | TCELL151:IMUX_B2 |
| Q2EA0_GISYNCRXER | input | TCELL151:IMUX_D2 |
| Q2EA0_GODISCARDFCS | output | TCELL149:OUT_F5 |
| Q2EA0_GOTXMACDATA0 | output | TCELL152:OUT_Q3 |
| Q2EA0_GOTXMACDATA1 | output | TCELL153:OUT_F5 |
| Q2EA0_GOTXMACDATA2 | output | TCELL151:OUT_Q7 |
| Q2EA0_GOTXMACDATA3 | output | TCELL151:OUT_Q5 |
| Q2EA0_GOTXMACDATA4 | output | TCELL151:OUT_Q3 |
| Q2EA0_GOTXMACDATA5 | output | TCELL151:OUT_Q2 |
| Q2EA0_GOTXMACDATA6 | output | TCELL151:OUT_F7 |
| Q2EA0_GOTXMACDATA7 | output | TCELL151:OUT_Q0 |
| Q2EA0_GOTXMACERR | output | TCELL152:OUT_Q4 |
| Q2EA0_GOTXMACWR | output | TCELL151:OUT_Q1 |
| Q2EA0_KIRSTN | input | TCELL145:IMUX_LSR1 |
| Q2EA0_KIRXMACCLK | input | TCELL145:IMUX_CLK1_DELAY |
| Q2EA0_KIRXMACCLKENEXT | input | TCELL154:IMUX_A3 |
| Q2EA0_KIRXTXFECLK | input | TCELL145:IMUX_CLK0_DELAY |
| Q2EA0_KITXGMIILPBK | input | TCELL154:IMUX_A2 |
| Q2EA0_KITXMACCLK | input | TCELL150:IMUX_CLK1_DELAY |
| Q2EA0_KITXMACCLKENEXT | input | TCELL153:IMUX_C1 |
| Q2EA0_KOGBITEN | output | TCELL150:OUT_Q2 |
| Q2EA0_KORXMACCLKEN | output | TCELL149:OUT_F2 |
| Q2EA1_CIRXFULL | input | TCELL148:IMUX_A4 |
| Q2EA1_CIRXIGNOREPKT | input | TCELL154:IMUX_A4 |
| Q2EA1_CITXDATA0 | input | TCELL150:IMUX_C5 |
| Q2EA1_CITXDATA1 | input | TCELL150:IMUX_B2 |
| Q2EA1_CITXDATA10 | input | TCELL149:IMUX_B3 |
| Q2EA1_CITXDATA11 | input | TCELL149:IMUX_B1 |
| Q2EA1_CITXDATA12 | input | TCELL149:IMUX_C1 |
| Q2EA1_CITXDATA13 | input | TCELL149:IMUX_C4 |
| Q2EA1_CITXDATA14 | input | TCELL149:IMUX_C3 |
| Q2EA1_CITXDATA15 | input | TCELL150:IMUX_A4 |
| Q2EA1_CITXDATA2 | input | TCELL149:IMUX_D3 |
| Q2EA1_CITXDATA3 | input | TCELL150:IMUX_B0 |
| Q2EA1_CITXDATA4 | input | TCELL150:IMUX_A2 |
| Q2EA1_CITXDATA5 | input | TCELL149:IMUX_D1 |
| Q2EA1_CITXDATA6 | input | TCELL149:IMUX_D2 |
| Q2EA1_CITXDATA7 | input | TCELL149:IMUX_C2 |
| Q2EA1_CITXDATA8 | input | TCELL149:IMUX_B2 |
| Q2EA1_CITXDATA9 | input | TCELL149:IMUX_B4 |
| Q2EA1_CITXDATAAVAIL | input | TCELL150:IMUX_D4 |
| Q2EA1_CITXEMPTY | input | TCELL150:IMUX_D5 |
| Q2EA1_CITXEOF | input | TCELL150:IMUX_D2 |
| Q2EA1_CITXFIFOCTRL | input | TCELL153:IMUX_C5 |
| Q2EA1_CITXFORCEERR | input | TCELL154:IMUX_A5 |
| Q2EA1_CITXLASTBYTEVLD | input | TCELL150:IMUX_C3 |
| Q2EA1_CITXPAUSREQ | input | TCELL154:IMUX_B1 |
| Q2EA1_CITXPAUSTIM0 | input | TCELL153:IMUX_D1 |
| Q2EA1_CITXPAUSTIM1 | input | TCELL153:IMUX_D0 |
| Q2EA1_CITXPAUSTIM10 | input | TCELL153:IMUX_D4 |
| Q2EA1_CITXPAUSTIM11 | input | TCELL153:IMUX_D3 |
| Q2EA1_CITXPAUSTIM12 | input | TCELL153:IMUX_C4 |
| Q2EA1_CITXPAUSTIM13 | input | TCELL153:IMUX_A5 |
| Q2EA1_CITXPAUSTIM14 | input | TCELL153:IMUX_B4 |
| Q2EA1_CITXPAUSTIM15 | input | TCELL154:IMUX_A0 |
| Q2EA1_CITXPAUSTIM2 | input | TCELL153:IMUX_A2 |
| Q2EA1_CITXPAUSTIM3 | input | TCELL153:IMUX_A1 |
| Q2EA1_CITXPAUSTIM4 | input | TCELL153:IMUX_B1 |
| Q2EA1_CITXPAUSTIM5 | input | TCELL153:IMUX_B2 |
| Q2EA1_CITXPAUSTIM6 | input | TCELL153:IMUX_B3 |
| Q2EA1_CITXPAUSTIM7 | input | TCELL153:IMUX_D2 |
| Q2EA1_CITXPAUSTIM8 | input | TCELL153:IMUX_D5 |
| Q2EA1_CITXPAUSTIM9 | input | TCELL154:IMUX_A1 |
| Q2EA1_CORXDATA0 | output | TCELL146:OUT_Q7 |
| Q2EA1_CORXDATA1 | output | TCELL146:OUT_Q5 |
| Q2EA1_CORXDATA10 | output | TCELL139:OUT_F7 |
| Q2EA1_CORXDATA11 | output | TCELL139:OUT_F5 |
| Q2EA1_CORXDATA12 | output | TCELL139:OUT_F6 |
| Q2EA1_CORXDATA13 | output | TCELL139:OUT_Q1 |
| Q2EA1_CORXDATA14 | output | TCELL139:OUT_Q4 |
| Q2EA1_CORXDATA15 | output | TCELL140:OUT_F6 |
| Q2EA1_CORXDATA2 | output | TCELL146:OUT_F2 |
| Q2EA1_CORXDATA3 | output | TCELL146:OUT_Q3 |
| Q2EA1_CORXDATA4 | output | TCELL146:OUT_F6 |
| Q2EA1_CORXDATA5 | output | TCELL146:OUT_Q2 |
| Q2EA1_CORXDATA6 | output | TCELL146:OUT_F5 |
| Q2EA1_CORXDATA7 | output | TCELL146:OUT_Q6 |
| Q2EA1_CORXDATA8 | output | TCELL140:OUT_Q3 |
| Q2EA1_CORXDATA9 | output | TCELL139:OUT_Q2 |
| Q2EA1_CORXEOF | output | TCELL146:OUT_F4 |
| Q2EA1_CORXERROR | output | TCELL146:OUT_Q4 |
| Q2EA1_CORXFIFOFULLERROR | output | TCELL146:OUT_Q1 |
| Q2EA1_CORXLASTBYTEVLD | output | TCELL145:OUT_F7 |
| Q2EA1_CORXSTATEN | output | TCELL147:OUT_Q2 |
| Q2EA1_CORXSTATVEC0 | output | TCELL147:OUT_F1 |
| Q2EA1_CORXSTATVEC1 | output | TCELL147:OUT_F0 |
| Q2EA1_CORXSTATVEC2 | output | TCELL147:OUT_F2 |
| Q2EA1_CORXSTATVEC3 | output | TCELL147:OUT_Q0 |
| Q2EA1_CORXSTATVEC4 | output | TCELL147:OUT_Q4 |
| Q2EA1_CORXSTATVEC5 | output | TCELL147:OUT_F7 |
| Q2EA1_CORXSTATVEC6 | output | TCELL147:OUT_F6 |
| Q2EA1_CORXSTATVEC7 | output | TCELL147:OUT_F5 |
| Q2EA1_CORXWRITE | output | TCELL146:OUT_F7 |
| Q2EA1_COTXDISCFRM | output | TCELL150:OUT_F7 |
| Q2EA1_COTXDONE | output | TCELL151:OUT_F0 |
| Q2EA1_COTXREAD | output | TCELL149:OUT_Q7 |
| Q2EA1_COTXSTATEN | output | TCELL150:OUT_Q7 |
| Q2EA1_COTXSTATVEC0 | output | TCELL151:OUT_F3 |
| Q2EA1_COTXSTATVEC1 | output | TCELL151:OUT_F5 |
| Q2EA1_COTXSTATVEC2 | output | TCELL151:OUT_F6 |
| Q2EA1_COTXSTATVEC3 | output | TCELL149:OUT_Q2 |
| Q2EA1_COTXSTATVEC4 | output | TCELL151:OUT_F4 |
| Q2EA1_COTXSTATVEC5 | output | TCELL149:OUT_Q3 |
| Q2EA1_COTXSTATVEC6 | output | TCELL149:OUT_Q4 |
| Q2EA1_COTXSTATVEC7 | output | TCELL149:OUT_Q1 |
| Q2EA1_GIIPGSHRINK | input | TCELL154:IMUX_C4 |
| Q2EA1_GINONPADRXDV | input | TCELL154:IMUX_B4 |
| Q2EA1_GISYNCCOL | input | TCELL155:IMUX_A3 |
| Q2EA1_GISYNCCRS | input | TCELL155:IMUX_A2 |
| Q2EA1_GISYNCNIBDRIB | input | TCELL154:IMUX_B3 |
| Q2EA1_GISYNCRXD0 | input | TCELL154:IMUX_C5 |
| Q2EA1_GISYNCRXD1 | input | TCELL154:IMUX_D2 |
| Q2EA1_GISYNCRXD2 | input | TCELL154:IMUX_D4 |
| Q2EA1_GISYNCRXD3 | input | TCELL154:IMUX_C2 |
| Q2EA1_GISYNCRXD4 | input | TCELL154:IMUX_D3 |
| Q2EA1_GISYNCRXD5 | input | TCELL154:IMUX_D0 |
| Q2EA1_GISYNCRXD6 | input | TCELL154:IMUX_D1 |
| Q2EA1_GISYNCRXD7 | input | TCELL154:IMUX_C3 |
| Q2EA1_GISYNCRXDV | input | TCELL154:IMUX_B0 |
| Q2EA1_GISYNCRXER | input | TCELL154:IMUX_C0 |
| Q2EA1_GODISCARDFCS | output | TCELL150:OUT_F0 |
| Q2EA1_GOTXMACDATA0 | output | TCELL151:OUT_Q4 |
| Q2EA1_GOTXMACDATA1 | output | TCELL152:OUT_Q6 |
| Q2EA1_GOTXMACDATA2 | output | TCELL152:OUT_F4 |
| Q2EA1_GOTXMACDATA3 | output | TCELL152:OUT_F2 |
| Q2EA1_GOTXMACDATA4 | output | TCELL152:OUT_F5 |
| Q2EA1_GOTXMACDATA5 | output | TCELL152:OUT_F3 |
| Q2EA1_GOTXMACDATA6 | output | TCELL152:OUT_Q2 |
| Q2EA1_GOTXMACDATA7 | output | TCELL152:OUT_F7 |
| Q2EA1_GOTXMACERR | output | TCELL152:OUT_F6 |
| Q2EA1_GOTXMACWR | output | TCELL151:OUT_Q6 |
| Q2EA1_KIRSTN | input | TCELL146:IMUX_LSR0 |
| Q2EA1_KIRXMACCLK | input | TCELL149:IMUX_CLK1_DELAY |
| Q2EA1_KIRXMACCLKENEXT | input | TCELL154:IMUX_D5 |
| Q2EA1_KIRXTXFECLK | input | TCELL149:IMUX_CLK0_DELAY |
| Q2EA1_KITXGMIILPBK | input | TCELL155:IMUX_A1 |
| Q2EA1_KITXMACCLK | input | TCELL150:IMUX_CLK0_DELAY |
| Q2EA1_KITXMACCLKENEXT | input | TCELL153:IMUX_C0 |
| Q2EA1_KOGBITEN | output | TCELL150:OUT_Q1 |
| Q2EA1_KORXMACCLKEN | output | TCELL150:OUT_F1 |
| Q2EA2_CIRXFULL | input | TCELL147:IMUX_B5 |
| Q2EA2_CIRXIGNOREPKT | input | TCELL148:IMUX_D0 |
| Q2EA2_CITXDATA0 | input | TCELL146:IMUX_B2 |
| Q2EA2_CITXDATA1 | input | TCELL146:IMUX_B0 |
| Q2EA2_CITXDATA10 | input | TCELL145:IMUX_B0 |
| Q2EA2_CITXDATA11 | input | TCELL145:IMUX_B1 |
| Q2EA2_CITXDATA12 | input | TCELL145:IMUX_B3 |
| Q2EA2_CITXDATA13 | input | TCELL145:IMUX_C0 |
| Q2EA2_CITXDATA14 | input | TCELL145:IMUX_D4 |
| Q2EA2_CITXDATA15 | input | TCELL146:IMUX_A4 |
| Q2EA2_CITXDATA2 | input | TCELL146:IMUX_A3 |
| Q2EA2_CITXDATA3 | input | TCELL146:IMUX_A0 |
| Q2EA2_CITXDATA4 | input | TCELL145:IMUX_D5 |
| Q2EA2_CITXDATA5 | input | TCELL145:IMUX_D1 |
| Q2EA2_CITXDATA6 | input | TCELL145:IMUX_C4 |
| Q2EA2_CITXDATA7 | input | TCELL145:IMUX_D2 |
| Q2EA2_CITXDATA8 | input | TCELL145:IMUX_D0 |
| Q2EA2_CITXDATA9 | input | TCELL145:IMUX_B2 |
| Q2EA2_CITXDATAAVAIL | input | TCELL147:IMUX_B1 |
| Q2EA2_CITXEMPTY | input | TCELL147:IMUX_A5 |
| Q2EA2_CITXEOF | input | TCELL146:IMUX_C1 |
| Q2EA2_CITXFIFOCTRL | input | TCELL147:IMUX_B2 |
| Q2EA2_CITXFORCEERR | input | TCELL147:IMUX_B3 |
| Q2EA2_CITXLASTBYTEVLD | input | TCELL146:IMUX_B3 |
| Q2EA2_CITXPAUSREQ | input | TCELL147:IMUX_C0 |
| Q2EA2_CITXPAUSTIM0 | input | TCELL147:IMUX_D2 |
| Q2EA2_CITXPAUSTIM1 | input | TCELL147:IMUX_D1 |
| Q2EA2_CITXPAUSTIM10 | input | TCELL148:IMUX_B5 |
| Q2EA2_CITXPAUSTIM11 | input | TCELL148:IMUX_B4 |
| Q2EA2_CITXPAUSTIM12 | input | TCELL148:IMUX_B1 |
| Q2EA2_CITXPAUSTIM13 | input | TCELL148:IMUX_A3 |
| Q2EA2_CITXPAUSTIM14 | input | TCELL148:IMUX_A0 |
| Q2EA2_CITXPAUSTIM15 | input | TCELL147:IMUX_D3 |
| Q2EA2_CITXPAUSTIM2 | input | TCELL147:IMUX_D5 |
| Q2EA2_CITXPAUSTIM3 | input | TCELL148:IMUX_B3 |
| Q2EA2_CITXPAUSTIM4 | input | TCELL148:IMUX_C0 |
| Q2EA2_CITXPAUSTIM5 | input | TCELL147:IMUX_D4 |
| Q2EA2_CITXPAUSTIM6 | input | TCELL148:IMUX_C1 |
| Q2EA2_CITXPAUSTIM7 | input | TCELL148:IMUX_B0 |
| Q2EA2_CITXPAUSTIM8 | input | TCELL148:IMUX_A5 |
| Q2EA2_CITXPAUSTIM9 | input | TCELL148:IMUX_B2 |
| Q2EA2_CORXDATA0 | output | TCELL137:OUT_F0 |
| Q2EA2_CORXDATA1 | output | TCELL136:OUT_Q0 |
| Q2EA2_CORXDATA10 | output | TCELL134:OUT_Q5 |
| Q2EA2_CORXDATA11 | output | TCELL135:OUT_F1 |
| Q2EA2_CORXDATA12 | output | TCELL134:OUT_Q6 |
| Q2EA2_CORXDATA13 | output | TCELL135:OUT_F0 |
| Q2EA2_CORXDATA14 | output | TCELL135:OUT_F2 |
| Q2EA2_CORXDATA15 | output | TCELL135:OUT_Q3 |
| Q2EA2_CORXDATA2 | output | TCELL136:OUT_F4 |
| Q2EA2_CORXDATA3 | output | TCELL136:OUT_F7 |
| Q2EA2_CORXDATA4 | output | TCELL136:OUT_F6 |
| Q2EA2_CORXDATA5 | output | TCELL136:OUT_Q2 |
| Q2EA2_CORXDATA6 | output | TCELL136:OUT_Q4 |
| Q2EA2_CORXDATA7 | output | TCELL136:OUT_Q1 |
| Q2EA2_CORXDATA8 | output | TCELL135:OUT_F3 |
| Q2EA2_CORXDATA9 | output | TCELL135:OUT_F4 |
| Q2EA2_CORXEOF | output | TCELL138:OUT_F6 |
| Q2EA2_CORXERROR | output | TCELL139:OUT_F4 |
| Q2EA2_CORXFIFOFULLERROR | output | TCELL137:OUT_F6 |
| Q2EA2_CORXLASTBYTEVLD | output | TCELL136:OUT_F5 |
| Q2EA2_CORXSTATEN | output | TCELL139:OUT_Q5 |
| Q2EA2_CORXSTATVEC0 | output | TCELL145:OUT_F1 |
| Q2EA2_CORXSTATVEC1 | output | TCELL145:OUT_F3 |
| Q2EA2_CORXSTATVEC2 | output | TCELL145:OUT_F0 |
| Q2EA2_CORXSTATVEC3 | output | TCELL140:OUT_Q2 |
| Q2EA2_CORXSTATVEC4 | output | TCELL139:OUT_Q6 |
| Q2EA2_CORXSTATVEC5 | output | TCELL139:OUT_Q3 |
| Q2EA2_CORXSTATVEC6 | output | TCELL140:OUT_F4 |
| Q2EA2_CORXSTATVEC7 | output | TCELL140:OUT_Q7 |
| Q2EA2_CORXWRITE | output | TCELL138:OUT_F1 |
| Q2EA2_COTXDISCFRM | output | TCELL136:OUT_F3 |
| Q2EA2_COTXDONE | output | TCELL136:OUT_Q6 |
| Q2EA2_COTXREAD | output | TCELL135:OUT_Q5 |
| Q2EA2_COTXSTATEN | output | TCELL136:OUT_Q3 |
| Q2EA2_COTXSTATVEC0 | output | TCELL137:OUT_F2 |
| Q2EA2_COTXSTATVEC1 | output | TCELL137:OUT_Q6 |
| Q2EA2_COTXSTATVEC2 | output | TCELL138:OUT_Q0 |
| Q2EA2_COTXSTATVEC3 | output | TCELL138:OUT_F4 |
| Q2EA2_COTXSTATVEC4 | output | TCELL137:OUT_F5 |
| Q2EA2_COTXSTATVEC5 | output | TCELL137:OUT_Q1 |
| Q2EA2_COTXSTATVEC6 | output | TCELL137:OUT_Q2 |
| Q2EA2_COTXSTATVEC7 | output | TCELL136:OUT_Q7 |
| Q2EA2_GIIPGSHRINK | input | TCELL148:IMUX_C4 |
| Q2EA2_GINONPADRXDV | input | TCELL148:IMUX_D2 |
| Q2EA2_GISYNCCOL | input | TCELL147:IMUX_C4 |
| Q2EA2_GISYNCCRS | input | TCELL147:IMUX_C3 |
| Q2EA2_GISYNCNIBDRIB | input | TCELL149:IMUX_A1 |
| Q2EA2_GISYNCRXD0 | input | TCELL149:IMUX_A0 |
| Q2EA2_GISYNCRXD1 | input | TCELL148:IMUX_C3 |
| Q2EA2_GISYNCRXD2 | input | TCELL148:IMUX_D3 |
| Q2EA2_GISYNCRXD3 | input | TCELL148:IMUX_C5 |
| Q2EA2_GISYNCRXD4 | input | TCELL149:IMUX_A4 |
| Q2EA2_GISYNCRXD5 | input | TCELL149:IMUX_A3 |
| Q2EA2_GISYNCRXD6 | input | TCELL149:IMUX_A2 |
| Q2EA2_GISYNCRXD7 | input | TCELL148:IMUX_D5 |
| Q2EA2_GISYNCRXDV | input | TCELL148:IMUX_D1 |
| Q2EA2_GISYNCRXER | input | TCELL148:IMUX_D4 |
| Q2EA2_GODISCARDFCS | output | TCELL147:OUT_F4 |
| Q2EA2_GOTXMACDATA0 | output | TCELL148:OUT_F7 |
| Q2EA2_GOTXMACDATA1 | output | TCELL137:OUT_F3 |
| Q2EA2_GOTXMACDATA2 | output | TCELL137:OUT_Q3 |
| Q2EA2_GOTXMACDATA3 | output | TCELL137:OUT_F4 |
| Q2EA2_GOTXMACDATA4 | output | TCELL137:OUT_Q0 |
| Q2EA2_GOTXMACDATA5 | output | TCELL137:OUT_Q5 |
| Q2EA2_GOTXMACDATA6 | output | TCELL138:OUT_F5 |
| Q2EA2_GOTXMACDATA7 | output | TCELL139:OUT_Q0 |
| Q2EA2_GOTXMACERR | output | TCELL140:OUT_Q5 |
| Q2EA2_GOTXMACWR | output | TCELL145:OUT_F4 |
| Q2EA2_KIRSTN | input | TCELL145:IMUX_LSR0 |
| Q2EA2_KIRXMACCLK | input | TCELL147:IMUX_CLK0_DELAY |
| Q2EA2_KIRXMACCLKENEXT | input | TCELL149:IMUX_C0 |
| Q2EA2_KIRXTXFECLK | input | TCELL146:IMUX_CLK1_DELAY |
| Q2EA2_KITXGMIILPBK | input | TCELL149:IMUX_B5 |
| Q2EA2_KITXMACCLK | input | TCELL146:IMUX_CLK0_DELAY |
| Q2EA2_KITXMACCLKENEXT | input | TCELL148:IMUX_A1 |
| Q2EA2_KOGBITEN | output | TCELL148:OUT_F6 |
| Q2EA2_KORXMACCLKEN | output | TCELL145:OUT_Q3 |
| Q2EA3_CIRXFULL | input | TCELL147:IMUX_D0 |
| Q2EA3_CIRXIGNOREPKT | input | TCELL151:IMUX_A1 |
| Q2EA3_CITXDATA0 | input | TCELL146:IMUX_D4 |
| Q2EA3_CITXDATA1 | input | TCELL146:IMUX_D2 |
| Q2EA3_CITXDATA10 | input | TCELL146:IMUX_B4 |
| Q2EA3_CITXDATA11 | input | TCELL146:IMUX_C0 |
| Q2EA3_CITXDATA12 | input | TCELL146:IMUX_C2 |
| Q2EA3_CITXDATA13 | input | TCELL146:IMUX_C5 |
| Q2EA3_CITXDATA14 | input | TCELL146:IMUX_D0 |
| Q2EA3_CITXDATA15 | input | TCELL146:IMUX_D5 |
| Q2EA3_CITXDATA2 | input | TCELL147:IMUX_A4 |
| Q2EA3_CITXDATA3 | input | TCELL147:IMUX_A1 |
| Q2EA3_CITXDATA4 | input | TCELL147:IMUX_A2 |
| Q2EA3_CITXDATA5 | input | TCELL147:IMUX_A0 |
| Q2EA3_CITXDATA6 | input | TCELL146:IMUX_D3 |
| Q2EA3_CITXDATA7 | input | TCELL146:IMUX_D1 |
| Q2EA3_CITXDATA8 | input | TCELL146:IMUX_C4 |
| Q2EA3_CITXDATA9 | input | TCELL146:IMUX_C3 |
| Q2EA3_CITXDATAAVAIL | input | TCELL147:IMUX_C2 |
| Q2EA3_CITXEMPTY | input | TCELL147:IMUX_C1 |
| Q2EA3_CITXEOF | input | TCELL147:IMUX_B4 |
| Q2EA3_CITXFIFOCTRL | input | TCELL147:IMUX_C5 |
| Q2EA3_CITXFORCEERR | input | TCELL148:IMUX_A2 |
| Q2EA3_CITXLASTBYTEVLD | input | TCELL147:IMUX_A3 |
| Q2EA3_CITXPAUSREQ | input | TCELL148:IMUX_C2 |
| Q2EA3_CITXPAUSTIM0 | input | TCELL150:IMUX_A5 |
| Q2EA3_CITXPAUSTIM1 | input | TCELL150:IMUX_C1 |
| Q2EA3_CITXPAUSTIM10 | input | TCELL149:IMUX_D4 |
| Q2EA3_CITXPAUSTIM11 | input | TCELL150:IMUX_B5 |
| Q2EA3_CITXPAUSTIM12 | input | TCELL150:IMUX_A0 |
| Q2EA3_CITXPAUSTIM13 | input | TCELL150:IMUX_B1 |
| Q2EA3_CITXPAUSTIM14 | input | TCELL149:IMUX_D0 |
| Q2EA3_CITXPAUSTIM15 | input | TCELL149:IMUX_C5 |
| Q2EA3_CITXPAUSTIM2 | input | TCELL150:IMUX_C2 |
| Q2EA3_CITXPAUSTIM3 | input | TCELL150:IMUX_C0 |
| Q2EA3_CITXPAUSTIM4 | input | TCELL150:IMUX_C4 |
| Q2EA3_CITXPAUSTIM5 | input | TCELL150:IMUX_B4 |
| Q2EA3_CITXPAUSTIM6 | input | TCELL150:IMUX_B3 |
| Q2EA3_CITXPAUSTIM7 | input | TCELL150:IMUX_A3 |
| Q2EA3_CITXPAUSTIM8 | input | TCELL150:IMUX_A1 |
| Q2EA3_CITXPAUSTIM9 | input | TCELL149:IMUX_D5 |
| Q2EA3_CORXDATA0 | output | TCELL145:OUT_Q1 |
| Q2EA3_CORXDATA1 | output | TCELL145:OUT_Q7 |
| Q2EA3_CORXDATA10 | output | TCELL138:OUT_Q5 |
| Q2EA3_CORXDATA11 | output | TCELL137:OUT_Q7 |
| Q2EA3_CORXDATA12 | output | TCELL138:OUT_F2 |
| Q2EA3_CORXDATA13 | output | TCELL138:OUT_Q1 |
| Q2EA3_CORXDATA14 | output | TCELL138:OUT_F7 |
| Q2EA3_CORXDATA15 | output | TCELL139:OUT_F3 |
| Q2EA3_CORXDATA2 | output | TCELL145:OUT_Q4 |
| Q2EA3_CORXDATA3 | output | TCELL145:OUT_Q6 |
| Q2EA3_CORXDATA4 | output | TCELL146:OUT_F0 |
| Q2EA3_CORXDATA5 | output | TCELL146:OUT_F3 |
| Q2EA3_CORXDATA6 | output | TCELL146:OUT_Q0 |
| Q2EA3_CORXDATA7 | output | TCELL145:OUT_Q5 |
| Q2EA3_CORXDATA8 | output | TCELL139:OUT_F2 |
| Q2EA3_CORXDATA9 | output | TCELL138:OUT_Q7 |
| Q2EA3_CORXEOF | output | TCELL147:OUT_F3 |
| Q2EA3_CORXERROR | output | TCELL148:OUT_F1 |
| Q2EA3_CORXFIFOFULLERROR | output | TCELL145:OUT_Q0 |
| Q2EA3_CORXLASTBYTEVLD | output | TCELL140:OUT_Q4 |
| Q2EA3_CORXSTATEN | output | TCELL148:OUT_Q0 |
| Q2EA3_CORXSTATVEC0 | output | TCELL148:OUT_Q1 |
| Q2EA3_CORXSTATVEC1 | output | TCELL148:OUT_Q3 |
| Q2EA3_CORXSTATVEC2 | output | TCELL148:OUT_Q2 |
| Q2EA3_CORXSTATVEC3 | output | TCELL148:OUT_Q4 |
| Q2EA3_CORXSTATVEC4 | output | TCELL148:OUT_Q5 |
| Q2EA3_CORXSTATVEC5 | output | TCELL149:OUT_F1 |
| Q2EA3_CORXSTATVEC6 | output | TCELL149:OUT_F0 |
| Q2EA3_CORXSTATVEC7 | output | TCELL148:OUT_Q6 |
| Q2EA3_CORXWRITE | output | TCELL145:OUT_Q2 |
| Q2EA3_COTXDISCFRM | output | TCELL140:OUT_F0 |
| Q2EA3_COTXDONE | output | TCELL140:OUT_Q6 |
| Q2EA3_COTXREAD | output | TCELL140:OUT_F7 |
| Q2EA3_COTXSTATEN | output | TCELL140:OUT_Q0 |
| Q2EA3_COTXSTATVEC0 | output | TCELL145:OUT_F2 |
| Q2EA3_COTXSTATVEC1 | output | TCELL140:OUT_F5 |
| Q2EA3_COTXSTATVEC2 | output | TCELL145:OUT_F6 |
| Q2EA3_COTXSTATVEC3 | output | TCELL139:OUT_Q7 |
| Q2EA3_COTXSTATVEC4 | output | TCELL140:OUT_F1 |
| Q2EA3_COTXSTATVEC5 | output | TCELL140:OUT_Q1 |
| Q2EA3_COTXSTATVEC6 | output | TCELL145:OUT_F5 |
| Q2EA3_COTXSTATVEC7 | output | TCELL140:OUT_F2 |
| Q2EA3_GIIPGSHRINK | input | TCELL151:IMUX_C1 |
| Q2EA3_GINONPADRXDV | input | TCELL151:IMUX_B0 |
| Q2EA3_GISYNCCOL | input | TCELL149:IMUX_A5 |
| Q2EA3_GISYNCCRS | input | TCELL149:IMUX_B0 |
| Q2EA3_GISYNCNIBDRIB | input | TCELL151:IMUX_A3 |
| Q2EA3_GISYNCRXD0 | input | TCELL151:IMUX_C2 |
| Q2EA3_GISYNCRXD1 | input | TCELL151:IMUX_D0 |
| Q2EA3_GISYNCRXD2 | input | TCELL152:IMUX_A5 |
| Q2EA3_GISYNCRXD3 | input | TCELL151:IMUX_B5 |
| Q2EA3_GISYNCRXD4 | input | TCELL151:IMUX_D5 |
| Q2EA3_GISYNCRXD5 | input | TCELL151:IMUX_C0 |
| Q2EA3_GISYNCRXD6 | input | TCELL151:IMUX_B4 |
| Q2EA3_GISYNCRXD7 | input | TCELL151:IMUX_B1 |
| Q2EA3_GISYNCRXDV | input | TCELL151:IMUX_A2 |
| Q2EA3_GISYNCRXER | input | TCELL151:IMUX_A4 |
| Q2EA3_GODISCARDFCS | output | TCELL148:OUT_Q7 |
| Q2EA3_GOTXMACDATA0 | output | TCELL147:OUT_Q1 |
| Q2EA3_GOTXMACDATA1 | output | TCELL149:OUT_Q0 |
| Q2EA3_GOTXMACDATA2 | output | TCELL147:OUT_Q5 |
| Q2EA3_GOTXMACDATA3 | output | TCELL148:OUT_F2 |
| Q2EA3_GOTXMACDATA4 | output | TCELL148:OUT_F4 |
| Q2EA3_GOTXMACDATA5 | output | TCELL148:OUT_F5 |
| Q2EA3_GOTXMACDATA6 | output | TCELL148:OUT_F0 |
| Q2EA3_GOTXMACDATA7 | output | TCELL147:OUT_Q7 |
| Q2EA3_GOTXMACERR | output | TCELL148:OUT_F3 |
| Q2EA3_GOTXMACWR | output | TCELL147:OUT_Q6 |
| Q2EA3_KIRSTN | input | TCELL146:IMUX_LSR1 |
| Q2EA3_KIRXMACCLK | input | TCELL148:IMUX_CLK1_DELAY |
| Q2EA3_KIRXMACCLKENEXT | input | TCELL153:IMUX_A0 |
| Q2EA3_KIRXTXFECLK | input | TCELL147:IMUX_CLK1_DELAY |
| Q2EA3_KITXGMIILPBK | input | TCELL152:IMUX_D3 |
| Q2EA3_KITXMACCLK | input | TCELL148:IMUX_CLK0_DELAY |
| Q2EA3_KITXMACCLKENEXT | input | TCELL150:IMUX_D0 |
| Q2EA3_KOGBITEN | output | TCELL149:OUT_F7 |
| Q2EA3_KORXMACCLKEN | output | TCELL149:OUT_Q6 |
| Q2EB0_CIRXFULL | input | TCELL159:IMUX_B0 |
| Q2EB0_CIRXIGNOREPKT | input | TCELL155:IMUX_D1 |
| Q2EB0_CITXDATA0 | input | TCELL157:IMUX_A3 |
| Q2EB0_CITXDATA1 | input | TCELL156:IMUX_B4 |
| Q2EB0_CITXDATA2 | input | TCELL156:IMUX_C2 |
| Q2EB0_CITXDATA3 | input | TCELL156:IMUX_C0 |
| Q2EB0_CITXDATA4 | input | TCELL156:IMUX_A5 |
| Q2EB0_CITXDATA5 | input | TCELL156:IMUX_B0 |
| Q2EB0_CITXDATA6 | input | TCELL156:IMUX_B1 |
| Q2EB0_CITXDATA7 | input | TCELL156:IMUX_C4 |
| Q2EB0_CITXDATAAVAIL | input | TCELL157:IMUX_B2 |
| Q2EB0_CITXEMPTY | input | TCELL158:IMUX_A0 |
| Q2EB0_CITXEOF | input | TCELL157:IMUX_A5 |
| Q2EB0_CITXFIFOCTRL | input | TCELL157:IMUX_D4 |
| Q2EB0_CITXFORCEERR | input | TCELL158:IMUX_A3 |
| Q2EB0_CITXPAUSEREQ | input | TCELL157:IMUX_B3 |
| Q2EB0_CITXPAUSTIM0 | input | TCELL157:IMUX_A2 |
| Q2EB0_CITXPAUSTIM1 | input | TCELL156:IMUX_D5 |
| Q2EB0_CITXPAUSTIM10 | input | TCELL157:IMUX_A0 |
| Q2EB0_CITXPAUSTIM11 | input | TCELL156:IMUX_D3 |
| Q2EB0_CITXPAUSTIM12 | input | TCELL156:IMUX_D2 |
| Q2EB0_CITXPAUSTIM13 | input | TCELL156:IMUX_C3 |
| Q2EB0_CITXPAUSTIM14 | input | TCELL156:IMUX_B5 |
| Q2EB0_CITXPAUSTIM15 | input | TCELL157:IMUX_A4 |
| Q2EB0_CITXPAUSTIM2 | input | TCELL156:IMUX_B2 |
| Q2EB0_CITXPAUSTIM3 | input | TCELL156:IMUX_B3 |
| Q2EB0_CITXPAUSTIM4 | input | TCELL156:IMUX_D1 |
| Q2EB0_CITXPAUSTIM5 | input | TCELL156:IMUX_D0 |
| Q2EB0_CITXPAUSTIM6 | input | TCELL156:IMUX_C1 |
| Q2EB0_CITXPAUSTIM7 | input | TCELL156:IMUX_C5 |
| Q2EB0_CITXPAUSTIM8 | input | TCELL156:IMUX_D4 |
| Q2EB0_CITXPAUSTIM9 | input | TCELL157:IMUX_A1 |
| Q2EB0_GIIPGSHRINK | input | TCELL155:IMUX_B3 |
| Q2EB0_GINONPADRXDV | input | TCELL155:IMUX_B1 |
| Q2EB0_GISYNCCOL | input | TCELL157:IMUX_B0 |
| Q2EB0_GISYNCCRS | input | TCELL157:IMUX_B1 |
| Q2EB0_GISYNCNIBDRIB | input | TCELL155:IMUX_C2 |
| Q2EB0_GISYNCRXD0 | input | TCELL155:IMUX_C3 |
| Q2EB0_GISYNCRXD1 | input | TCELL156:IMUX_A1 |
| Q2EB0_GISYNCRXD2 | input | TCELL155:IMUX_D0 |
| Q2EB0_GISYNCRXD3 | input | TCELL155:IMUX_C1 |
| Q2EB0_GISYNCRXD4 | input | TCELL155:IMUX_D3 |
| Q2EB0_GISYNCRXD5 | input | TCELL155:IMUX_D2 |
| Q2EB0_GISYNCRXD6 | input | TCELL155:IMUX_B2 |
| Q2EB0_GISYNCRXD7 | input | TCELL156:IMUX_A0 |
| Q2EB0_GISYNCRXDV | input | TCELL155:IMUX_C0 |
| Q2EB0_GISYNCRXER | input | TCELL155:IMUX_B0 |
| Q2EB0_KIRSTN | input | TCELL148:IMUX_LSR0 |
| Q2EB0_KIRXMACCLK | input | TCELL151:IMUX_CLK0_DELAY |
| Q2EB0_KIRXMACCLKENEXT | input | TCELL156:IMUX_A3 |
| Q2EB0_KIRXTXFECLK | input | TCELL151:IMUX_CLK1_DELAY |
| Q2EB0_KITXGMIILPBK | input | TCELL156:IMUX_A2 |
| Q2EB0_KITXMACCLK | input | TCELL152:IMUX_CLK1_DELAY |
| Q2EB0_KITXMACCLKENEXT | input | TCELL156:IMUX_A4 |
| Q2EB1_CIRXFULL | input | TCELL160:IMUX_B2 |
| Q2EB1_CIRXIGNOREPKT | input | TCELL157:IMUX_D3 |
| Q2EB1_CITXDATA0 | input | TCELL159:IMUX_B7 |
| Q2EB1_CITXDATA1 | input | TCELL160:IMUX_B0 |
| Q2EB1_CITXDATA2 | input | TCELL159:IMUX_A7 |
| Q2EB1_CITXDATA3 | input | TCELL160:IMUX_A2 |
| Q2EB1_CITXDATA4 | input | TCELL160:IMUX_B1 |
| Q2EB1_CITXDATA5 | input | TCELL160:IMUX_A3 |
| Q2EB1_CITXDATA6 | input | TCELL160:IMUX_A0 |
| Q2EB1_CITXDATA7 | input | TCELL159:IMUX_B6 |
| Q2EB1_CITXDATAAVAIL | input | TCELL161:IMUX_B0 |
| Q2EB1_CITXEMPTY | input | TCELL160:IMUX_B3 |
| Q2EB1_CITXEOF | input | TCELL160:IMUX_A1 |
| Q2EB1_CITXFIFOCTRL | input | TCELL161:IMUX_A3 |
| Q2EB1_CITXFORCEERR | input | TCELL160:IMUX_A6 |
| Q2EB1_CITXPAUSEREQ | input | TCELL160:IMUX_C3 |
| Q2EB1_CITXPAUSTIM0 | input | TCELL159:IMUX_A3 |
| Q2EB1_CITXPAUSTIM1 | input | TCELL159:IMUX_A1 |
| Q2EB1_CITXPAUSTIM10 | input | TCELL159:IMUX_C1 |
| Q2EB1_CITXPAUSTIM11 | input | TCELL159:IMUX_C0 |
| Q2EB1_CITXPAUSTIM12 | input | TCELL159:IMUX_C3 |
| Q2EB1_CITXPAUSTIM13 | input | TCELL159:IMUX_D0 |
| Q2EB1_CITXPAUSTIM14 | input | TCELL158:IMUX_D6 |
| Q2EB1_CITXPAUSTIM15 | input | TCELL158:IMUX_D7 |
| Q2EB1_CITXPAUSTIM2 | input | TCELL158:IMUX_B7 |
| Q2EB1_CITXPAUSTIM3 | input | TCELL158:IMUX_B6 |
| Q2EB1_CITXPAUSTIM4 | input | TCELL159:IMUX_B1 |
| Q2EB1_CITXPAUSTIM5 | input | TCELL159:IMUX_B3 |
| Q2EB1_CITXPAUSTIM6 | input | TCELL159:IMUX_B2 |
| Q2EB1_CITXPAUSTIM7 | input | TCELL158:IMUX_C7 |
| Q2EB1_CITXPAUSTIM8 | input | TCELL158:IMUX_C6 |
| Q2EB1_CITXPAUSTIM9 | input | TCELL159:IMUX_C2 |
| Q2EB1_GIIPGSHRINK | input | TCELL157:IMUX_D5 |
| Q2EB1_GINONPADRXDV | input | TCELL157:IMUX_B4 |
| Q2EB1_GISYNCCOL | input | TCELL159:IMUX_D3 |
| Q2EB1_GISYNCCRS | input | TCELL159:IMUX_D2 |
| Q2EB1_GISYNCNIBDRIB | input | TCELL157:IMUX_C2 |
| Q2EB1_GISYNCRXD0 | input | TCELL157:IMUX_C0 |
| Q2EB1_GISYNCRXD1 | input | TCELL158:IMUX_A1 |
| Q2EB1_GISYNCRXD2 | input | TCELL157:IMUX_D0 |
| Q2EB1_GISYNCRXD3 | input | TCELL157:IMUX_D2 |
| Q2EB1_GISYNCRXD4 | input | TCELL157:IMUX_C5 |
| Q2EB1_GISYNCRXD5 | input | TCELL157:IMUX_C4 |
| Q2EB1_GISYNCRXD6 | input | TCELL157:IMUX_D1 |
| Q2EB1_GISYNCRXD7 | input | TCELL157:IMUX_C3 |
| Q2EB1_GISYNCRXDV | input | TCELL157:IMUX_B5 |
| Q2EB1_GISYNCRXER | input | TCELL157:IMUX_C1 |
| Q2EB1_KIRSTN | input | TCELL150:IMUX_LSR0 |
| Q2EB1_KIRXMACCLK | input | TCELL153:IMUX_CLK0_DELAY |
| Q2EB1_KIRXMACCLKENEXT | input | TCELL158:IMUX_B0 |
| Q2EB1_KIRXTXFECLK | input | TCELL154:IMUX_CLK0_DELAY |
| Q2EB1_KITXGMIILPBK | input | TCELL158:IMUX_A2 |
| Q2EB1_KITXMACCLK | input | TCELL153:IMUX_CLK1_DELAY |
| Q2EB1_KITXMACCLKENEXT | input | TCELL158:IMUX_B2 |
| Q2EB2_CIRXFULL | input | TCELL161:IMUX_B1 |
| Q2EB2_CIRXIGNOREPKT | input | TCELL158:IMUX_B1 |
| Q2EB2_CITXDATA0 | input | TCELL166:IMUX_A1 |
| Q2EB2_CITXDATA1 | input | TCELL166:IMUX_B0 |
| Q2EB2_CITXDATA2 | input | TCELL166:IMUX_A4 |
| Q2EB2_CITXDATA3 | input | TCELL166:IMUX_B2 |
| Q2EB2_CITXDATA4 | input | TCELL166:IMUX_B4 |
| Q2EB2_CITXDATA5 | input | TCELL166:IMUX_B3 |
| Q2EB2_CITXDATA6 | input | TCELL166:IMUX_C1 |
| Q2EB2_CITXDATA7 | input | TCELL166:IMUX_B1 |
| Q2EB2_CITXDATAAVAIL | input | TCELL166:IMUX_A0 |
| Q2EB2_CITXEMPTY | input | TCELL166:IMUX_A3 |
| Q2EB2_CITXEOF | input | TCELL165:IMUX_D3 |
| Q2EB2_CITXFIFOCTRL | input | TCELL165:IMUX_D5 |
| Q2EB2_CITXFORCEERR | input | TCELL165:IMUX_D4 |
| Q2EB2_CITXPAUSEREQ | input | TCELL165:IMUX_D2 |
| Q2EB2_CITXPAUSTIM0 | input | TCELL161:IMUX_A1 |
| Q2EB2_CITXPAUSTIM1 | input | TCELL161:IMUX_A0 |
| Q2EB2_CITXPAUSTIM10 | input | TCELL161:IMUX_A2 |
| Q2EB2_CITXPAUSTIM11 | input | TCELL160:IMUX_B6 |
| Q2EB2_CITXPAUSTIM12 | input | TCELL160:IMUX_D1 |
| Q2EB2_CITXPAUSTIM13 | input | TCELL160:IMUX_D0 |
| Q2EB2_CITXPAUSTIM14 | input | TCELL159:IMUX_D7 |
| Q2EB2_CITXPAUSTIM15 | input | TCELL160:IMUX_B7 |
| Q2EB2_CITXPAUSTIM2 | input | TCELL160:IMUX_D2 |
| Q2EB2_CITXPAUSTIM3 | input | TCELL160:IMUX_A7 |
| Q2EB2_CITXPAUSTIM4 | input | TCELL159:IMUX_D6 |
| Q2EB2_CITXPAUSTIM5 | input | TCELL159:IMUX_C7 |
| Q2EB2_CITXPAUSTIM6 | input | TCELL159:IMUX_C6 |
| Q2EB2_CITXPAUSTIM7 | input | TCELL160:IMUX_C0 |
| Q2EB2_CITXPAUSTIM8 | input | TCELL160:IMUX_C2 |
| Q2EB2_CITXPAUSTIM9 | input | TCELL160:IMUX_D3 |
| Q2EB2_GIIPGSHRINK | input | TCELL158:IMUX_D2 |
| Q2EB2_GINONPADRXDV | input | TCELL158:IMUX_C0 |
| Q2EB2_GISYNCCOL | input | TCELL164:IMUX_C4 |
| Q2EB2_GISYNCCRS | input | TCELL164:IMUX_C0 |
| Q2EB2_GISYNCNIBDRIB | input | TCELL158:IMUX_C1 |
| Q2EB2_GISYNCRXD0 | input | TCELL158:IMUX_C3 |
| Q2EB2_GISYNCRXD1 | input | TCELL158:IMUX_A6 |
| Q2EB2_GISYNCRXD2 | input | TCELL158:IMUX_D0 |
| Q2EB2_GISYNCRXD3 | input | TCELL159:IMUX_A2 |
| Q2EB2_GISYNCRXD4 | input | TCELL158:IMUX_A7 |
| Q2EB2_GISYNCRXD5 | input | TCELL159:IMUX_A0 |
| Q2EB2_GISYNCRXD6 | input | TCELL158:IMUX_D3 |
| Q2EB2_GISYNCRXD7 | input | TCELL158:IMUX_D1 |
| Q2EB2_GISYNCRXDV | input | TCELL158:IMUX_B3 |
| Q2EB2_GISYNCRXER | input | TCELL158:IMUX_C2 |
| Q2EB2_KIRSTN | input | TCELL149:IMUX_LSR0 |
| Q2EB2_KIRXMACCLK | input | TCELL154:IMUX_CLK1_DELAY |
| Q2EB2_KIRXMACCLKENEXT | input | TCELL159:IMUX_A6 |
| Q2EB2_KIRXTXFECLK | input | TCELL156:IMUX_CLK1_DELAY |
| Q2EB2_KITXGMIILPBK | input | TCELL159:IMUX_D1 |
| Q2EB2_KITXMACCLK | input | TCELL156:IMUX_CLK0_DELAY |
| Q2EB2_KITXMACCLKENEXT | input | TCELL160:IMUX_C1 |
| Q2EB3_CIRXFULL | input | TCELL166:IMUX_A2 |
| Q2EB3_CIRXIGNOREPKT | input | TCELL164:IMUX_D5 |
| Q2EB3_CITXDATA0 | input | TCELL167:IMUX_C2 |
| Q2EB3_CITXDATA1 | input | TCELL167:IMUX_D0 |
| Q2EB3_CITXDATA2 | input | TCELL167:IMUX_D2 |
| Q2EB3_CITXDATA3 | input | TCELL167:IMUX_C1 |
| Q2EB3_CITXDATA4 | input | TCELL167:IMUX_D1 |
| Q2EB3_CITXDATA5 | input | TCELL167:IMUX_C4 |
| Q2EB3_CITXDATA6 | input | TCELL167:IMUX_C3 |
| Q2EB3_CITXDATA7 | input | TCELL167:IMUX_C5 |
| Q2EB3_CITXDATAAVAIL | input | TCELL167:IMUX_C0 |
| Q2EB3_CITXEMPTY | input | TCELL167:IMUX_B5 |
| Q2EB3_CITXEOF | input | TCELL167:IMUX_B4 |
| Q2EB3_CITXFIFOCTRL | input | TCELL166:IMUX_C5 |
| Q2EB3_CITXFORCEERR | input | TCELL166:IMUX_C4 |
| Q2EB3_CITXPAUSEREQ | input | TCELL166:IMUX_C3 |
| Q2EB3_CITXPAUSTIM0 | input | TCELL163:IMUX_D0 |
| Q2EB3_CITXPAUSTIM1 | input | TCELL162:IMUX_D7 |
| Q2EB3_CITXPAUSTIM10 | input | TCELL164:IMUX_B0 |
| Q2EB3_CITXPAUSTIM11 | input | TCELL164:IMUX_B1 |
| Q2EB3_CITXPAUSTIM12 | input | TCELL163:IMUX_B3 |
| Q2EB3_CITXPAUSTIM13 | input | TCELL164:IMUX_A0 |
| Q2EB3_CITXPAUSTIM14 | input | TCELL163:IMUX_C3 |
| Q2EB3_CITXPAUSTIM15 | input | TCELL164:IMUX_B5 |
| Q2EB3_CITXPAUSTIM2 | input | TCELL164:IMUX_A4 |
| Q2EB3_CITXPAUSTIM3 | input | TCELL164:IMUX_A2 |
| Q2EB3_CITXPAUSTIM4 | input | TCELL162:IMUX_D6 |
| Q2EB3_CITXPAUSTIM5 | input | TCELL163:IMUX_C0 |
| Q2EB3_CITXPAUSTIM6 | input | TCELL162:IMUX_C7 |
| Q2EB3_CITXPAUSTIM7 | input | TCELL163:IMUX_C1 |
| Q2EB3_CITXPAUSTIM8 | input | TCELL164:IMUX_B3 |
| Q2EB3_CITXPAUSTIM9 | input | TCELL164:IMUX_B2 |
| Q2EB3_GIIPGSHRINK | input | TCELL164:IMUX_D1 |
| Q2EB3_GINONPADRXDV | input | TCELL165:IMUX_A3 |
| Q2EB3_GISYNCCOL | input | TCELL166:IMUX_C0 |
| Q2EB3_GISYNCCRS | input | TCELL166:IMUX_B5 |
| Q2EB3_GISYNCNIBDRIB | input | TCELL165:IMUX_B3 |
| Q2EB3_GISYNCRXD0 | input | TCELL165:IMUX_A5 |
| Q2EB3_GISYNCRXD1 | input | TCELL165:IMUX_C0 |
| Q2EB3_GISYNCRXD2 | input | TCELL165:IMUX_B5 |
| Q2EB3_GISYNCRXD3 | input | TCELL165:IMUX_A4 |
| Q2EB3_GISYNCRXD4 | input | TCELL165:IMUX_A0 |
| Q2EB3_GISYNCRXD5 | input | TCELL164:IMUX_D4 |
| Q2EB3_GISYNCRXD6 | input | TCELL165:IMUX_A2 |
| Q2EB3_GISYNCRXD7 | input | TCELL164:IMUX_D3 |
| Q2EB3_GISYNCRXDV | input | TCELL165:IMUX_B0 |
| Q2EB3_GISYNCRXER | input | TCELL165:IMUX_B4 |
| Q2EB3_KIRSTN | input | TCELL149:IMUX_LSR1 |
| Q2EB3_KIRXMACCLK | input | TCELL157:IMUX_CLK1_DELAY |
| Q2EB3_KIRXMACCLKENEXT | input | TCELL164:IMUX_A3 |
| Q2EB3_KIRXTXFECLK | input | TCELL159:IMUX_CLK1_DELAY |
| Q2EB3_KITXGMIILPBK | input | TCELL164:IMUX_A5 |
| Q2EB3_KITXMACCLK | input | TCELL158:IMUX_CLK1_DELAY |
| Q2EB3_KITXMACCLKENEXT | input | TCELL164:IMUX_A1 |
| Q2X_CSO0 | output | TCELL155:OUT_Q2 |
| Q2X_CSO1 | output | TCELL155:OUT_Q1 |
| Q2X_CSO10 | output | TCELL159:OUT_Q2 |
| Q2X_CSO100 | output | TCELL155:OUT_Q6 |
| Q2X_CSO101 | output | TCELL156:OUT_F0 |
| Q2X_CSO102 | output | TCELL156:OUT_F1 |
| Q2X_CSO103 | output | TCELL155:OUT_Q3 |
| Q2X_CSO104 | output | TCELL161:OUT_Q0 |
| Q2X_CSO105 | output | TCELL160:OUT_Q4 |
| Q2X_CSO106 | output | TCELL160:OUT_F3 |
| Q2X_CSO107 | output | TCELL160:OUT_Q5 |
| Q2X_CSO108 | output | TCELL160:OUT_F4 |
| Q2X_CSO109 | output | TCELL160:OUT_F5 |
| Q2X_CSO11 | output | TCELL162:OUT_F4 |
| Q2X_CSO110 | output | TCELL159:OUT_Q6 |
| Q2X_CSO111 | output | TCELL159:OUT_Q7 |
| Q2X_CSO112 | output | TCELL164:OUT_F0 |
| Q2X_CSO113 | output | TCELL163:OUT_Q4 |
| Q2X_CSO114 | output | TCELL163:OUT_Q3 |
| Q2X_CSO115 | output | TCELL164:OUT_F2 |
| Q2X_CSO116 | output | TCELL164:OUT_F1 |
| Q2X_CSO117 | output | TCELL164:OUT_F4 |
| Q2X_CSO118 | output | TCELL164:OUT_F6 |
| Q2X_CSO119 | output | TCELL164:OUT_F7 |
| Q2X_CSO12 | output | TCELL159:OUT_Q4 |
| Q2X_CSO120 | output | TCELL154:OUT_Q2 |
| Q2X_CSO121 | output | TCELL156:OUT_Q1 |
| Q2X_CSO122 | output | TCELL160:OUT_Q6 |
| Q2X_CSO123 | output | TCELL165:OUT_Q4 |
| Q2X_CSO124 | output | TCELL155:OUT_F6 |
| Q2X_CSO125 | output | TCELL156:OUT_F5 |
| Q2X_CSO126 | output | TCELL160:OUT_F6 |
| Q2X_CSO127 | output | TCELL164:OUT_F3 |
| Q2X_CSO128 | output | TCELL154:OUT_Q0 |
| Q2X_CSO129 | output | TCELL156:OUT_Q4 |
| Q2X_CSO13 | output | TCELL159:OUT_Q5 |
| Q2X_CSO130 | output | TCELL160:OUT_Q0 |
| Q2X_CSO131 | output | TCELL163:OUT_Q5 |
| Q2X_CSO132 | output | TCELL153:OUT_Q0 |
| Q2X_CSO133 | output | TCELL156:OUT_F4 |
| Q2X_CSO134 | output | TCELL160:OUT_Q1 |
| Q2X_CSO135 | output | TCELL163:OUT_Q2 |
| Q2X_CSO136 | output | TCELL154:OUT_Q1 |
| Q2X_CSO137 | output | TCELL156:OUT_F2 |
| Q2X_CSO138 | output | TCELL160:OUT_Q7 |
| Q2X_CSO139 | output | TCELL164:OUT_Q1 |
| Q2X_CSO14 | output | TCELL159:OUT_F6 |
| Q2X_CSO140 | output | TCELL164:OUT_Q0 |
| Q2X_CSO15 | output | TCELL159:OUT_F7 |
| Q2X_CSO16 | output | TCELL165:OUT_Q1 |
| Q2X_CSO17 | output | TCELL165:OUT_Q0 |
| Q2X_CSO18 | output | TCELL165:OUT_F1 |
| Q2X_CSO19 | output | TCELL165:OUT_Q7 |
| Q2X_CSO2 | output | TCELL153:OUT_Q6 |
| Q2X_CSO20 | output | TCELL165:OUT_Q6 |
| Q2X_CSO21 | output | TCELL165:OUT_Q2 |
| Q2X_CSO22 | output | TCELL165:OUT_F4 |
| Q2X_CSO23 | output | TCELL164:OUT_Q6 |
| Q2X_CSO24 | output | TCELL167:OUT_F1 |
| Q2X_CSO25 | output | TCELL167:OUT_F0 |
| Q2X_CSO26 | output | TCELL166:OUT_Q2 |
| Q2X_CSO27 | output | TCELL166:OUT_Q7 |
| Q2X_CSO28 | output | TCELL167:OUT_F2 |
| Q2X_CSO29 | output | TCELL167:OUT_F4 |
| Q2X_CSO3 | output | TCELL154:OUT_Q7 |
| Q2X_CSO30 | output | TCELL166:OUT_Q4 |
| Q2X_CSO31 | output | TCELL167:OUT_F3 |
| Q2X_CSO32 | output | TCELL153:OUT_Q7 |
| Q2X_CSO33 | output | TCELL158:OUT_F6 |
| Q2X_CSO34 | output | TCELL164:OUT_F5 |
| Q2X_CSO35 | output | TCELL166:OUT_Q5 |
| Q2X_CSO36 | output | TCELL154:OUT_F0 |
| Q2X_CSO37 | output | TCELL159:OUT_Q3 |
| Q2X_CSO38 | output | TCELL165:OUT_Q3 |
| Q2X_CSO39 | output | TCELL166:OUT_Q6 |
| Q2X_CSO4 | output | TCELL155:OUT_Q0 |
| Q2X_CSO40 | output | TCELL154:OUT_Q6 |
| Q2X_CSO41 | output | TCELL160:OUT_F0 |
| Q2X_CSO42 | output | TCELL165:OUT_F7 |
| Q2X_CSO43 | output | TCELL166:OUT_Q3 |
| Q2X_CSO44 | output | TCELL154:OUT_Q4 |
| Q2X_CSO45 | output | TCELL156:OUT_Q2 |
| Q2X_CSO46 | output | TCELL165:OUT_Q5 |
| Q2X_CSO47 | output | TCELL166:OUT_Q1 |
| Q2X_CSO48 | output | TCELL166:OUT_Q0 |
| Q2X_CSO49 | output | TCELL166:OUT_F6 |
| Q2X_CSO5 | output | TCELL155:OUT_F1 |
| Q2X_CSO50 | output | TCELL166:OUT_F7 |
| Q2X_CSO51 | output | TCELL166:OUT_F5 |
| Q2X_CSO52 | output | TCELL166:OUT_F2 |
| Q2X_CSO53 | output | TCELL166:OUT_F4 |
| Q2X_CSO54 | output | TCELL166:OUT_F0 |
| Q2X_CSO55 | output | TCELL166:OUT_F3 |
| Q2X_CSO56 | output | TCELL154:OUT_F1 |
| Q2X_CSO57 | output | TCELL154:OUT_F2 |
| Q2X_CSO58 | output | TCELL154:OUT_F5 |
| Q2X_CSO59 | output | TCELL155:OUT_F7 |
| Q2X_CSO6 | output | TCELL155:OUT_F2 |
| Q2X_CSO60 | output | TCELL155:OUT_F0 |
| Q2X_CSO61 | output | TCELL153:OUT_Q4 |
| Q2X_CSO62 | output | TCELL153:OUT_Q1 |
| Q2X_CSO63 | output | TCELL154:OUT_F4 |
| Q2X_CSO64 | output | TCELL157:OUT_F4 |
| Q2X_CSO65 | output | TCELL157:OUT_F5 |
| Q2X_CSO66 | output | TCELL157:OUT_F6 |
| Q2X_CSO67 | output | TCELL157:OUT_F7 |
| Q2X_CSO68 | output | TCELL156:OUT_Q7 |
| Q2X_CSO69 | output | TCELL156:OUT_Q0 |
| Q2X_CSO7 | output | TCELL153:OUT_Q5 |
| Q2X_CSO70 | output | TCELL156:OUT_Q5 |
| Q2X_CSO71 | output | TCELL156:OUT_Q6 |
| Q2X_CSO72 | output | TCELL162:OUT_F1 |
| Q2X_CSO73 | output | TCELL161:OUT_F7 |
| Q2X_CSO74 | output | TCELL161:OUT_F6 |
| Q2X_CSO75 | output | TCELL160:OUT_F1 |
| Q2X_CSO76 | output | TCELL161:OUT_Q5 |
| Q2X_CSO77 | output | TCELL161:OUT_Q3 |
| Q2X_CSO78 | output | TCELL161:OUT_Q1 |
| Q2X_CSO79 | output | TCELL160:OUT_F2 |
| Q2X_CSO8 | output | TCELL159:OUT_Q1 |
| Q2X_CSO80 | output | TCELL164:OUT_Q2 |
| Q2X_CSO81 | output | TCELL164:OUT_Q4 |
| Q2X_CSO82 | output | TCELL165:OUT_F5 |
| Q2X_CSO83 | output | TCELL165:OUT_F0 |
| Q2X_CSO84 | output | TCELL165:OUT_F3 |
| Q2X_CSO85 | output | TCELL164:OUT_Q5 |
| Q2X_CSO86 | output | TCELL165:OUT_F6 |
| Q2X_CSO87 | output | TCELL164:OUT_Q7 |
| Q2X_CSO88 | output | TCELL154:OUT_F3 |
| Q2X_CSO89 | output | TCELL153:OUT_Q3 |
| Q2X_CSO9 | output | TCELL160:OUT_Q3 |
| Q2X_CSO90 | output | TCELL154:OUT_F6 |
| Q2X_CSO91 | output | TCELL154:OUT_Q3 |
| Q2X_CSO92 | output | TCELL154:OUT_F7 |
| Q2X_CSO93 | output | TCELL154:OUT_Q5 |
| Q2X_CSO94 | output | TCELL153:OUT_Q2 |
| Q2X_CSO95 | output | TCELL155:OUT_F3 |
| Q2X_CSO96 | output | TCELL156:OUT_F7 |
| Q2X_CSO97 | output | TCELL156:OUT_F6 |
| Q2X_CSO98 | output | TCELL155:OUT_Q7 |
| Q2X_CSO99 | output | TCELL156:OUT_F3 |
| Q2X_GSO0 | output | TCELL160:OUT_Q2 |
| Q2X_GSO1 | output | TCELL158:OUT_F0 |
| Q2X_GSO10 | output | TCELL157:OUT_Q5 |
| Q2X_GSO11 | output | TCELL157:OUT_F0 |
| Q2X_GSO12 | output | TCELL158:OUT_F2 |
| Q2X_GSO13 | output | TCELL157:OUT_Q3 |
| Q2X_GSO14 | output | TCELL158:OUT_F3 |
| Q2X_GSO15 | output | TCELL157:OUT_F1 |
| Q2X_GSO16 | output | TCELL157:OUT_Q0 |
| Q2X_GSO17 | output | TCELL157:OUT_Q4 |
| Q2X_GSO18 | output | TCELL157:OUT_Q1 |
| Q2X_GSO19 | output | TCELL157:OUT_F2 |
| Q2X_GSO2 | output | TCELL159:OUT_F0 |
| Q2X_GSO20 | output | TCELL157:OUT_F3 |
| Q2X_GSO21 | output | TCELL157:OUT_Q6 |
| Q2X_GSO22 | output | TCELL157:OUT_Q2 |
| Q2X_GSO23 | output | TCELL158:OUT_F5 |
| Q2X_GSO24 | output | TCELL163:OUT_F0 |
| Q2X_GSO25 | output | TCELL161:OUT_F0 |
| Q2X_GSO26 | output | TCELL159:OUT_F4 |
| Q2X_GSO27 | output | TCELL162:OUT_Q1 |
| Q2X_GSO28 | output | TCELL162:OUT_Q0 |
| Q2X_GSO29 | output | TCELL161:OUT_Q7 |
| Q2X_GSO3 | output | TCELL159:OUT_F1 |
| Q2X_GSO30 | output | TCELL161:OUT_Q6 |
| Q2X_GSO31 | output | TCELL161:OUT_F1 |
| Q2X_GSO32 | output | TCELL162:OUT_F5 |
| Q2X_GSO33 | output | TCELL160:OUT_F7 |
| Q2X_GSO34 | output | TCELL161:OUT_F2 |
| Q2X_GSO35 | output | TCELL161:OUT_F3 |
| Q2X_GSO36 | output | TCELL162:OUT_F6 |
| Q2X_GSO37 | output | TCELL161:OUT_Q4 |
| Q2X_GSO38 | output | TCELL161:OUT_F5 |
| Q2X_GSO39 | output | TCELL161:OUT_Q2 |
| Q2X_GSO4 | output | TCELL156:OUT_Q3 |
| Q2X_GSO40 | output | TCELL159:OUT_F5 |
| Q2X_GSO41 | output | TCELL158:OUT_Q6 |
| Q2X_GSO42 | output | TCELL158:OUT_Q7 |
| Q2X_GSO43 | output | TCELL159:OUT_Q0 |
| Q2X_GSO5 | output | TCELL158:OUT_F1 |
| Q2X_GSO6 | output | TCELL159:OUT_F2 |
| Q2X_GSO7 | output | TCELL159:OUT_F3 |
| Q2X_GSO8 | output | TCELL158:OUT_F4 |
| Q2X_GSO9 | output | TCELL157:OUT_Q7 |
| Q2X_IIGNOREPKT | input | TCELL166:IMUX_A5 |
| Q2X_IRESETN | input | TCELL148:IMUX_LSR1 |
| Q2X_IRXMACCLK | input | TCELL157:IMUX_CLK0_DELAY |
| Q2X_ITSMSGAVAIL | input | TCELL170:IMUX_C0 |
| Q2X_ITXBYTEN0 | input | TCELL165:IMUX_C3 |
| Q2X_ITXBYTEN1 | input | TCELL165:IMUX_C1 |
| Q2X_ITXBYTEN2 | input | TCELL165:IMUX_B1 |
| Q2X_ITXDATA0 | input | TCELL164:IMUX_C5 |
| Q2X_ITXDATA1 | input | TCELL164:IMUX_C3 |
| Q2X_ITXDATA10 | input | TCELL161:IMUX_C6 |
| Q2X_ITXDATA11 | input | TCELL163:IMUX_A0 |
| Q2X_ITXDATA12 | input | TCELL161:IMUX_C7 |
| Q2X_ITXDATA13 | input | TCELL162:IMUX_D0 |
| Q2X_ITXDATA14 | input | TCELL162:IMUX_D2 |
| Q2X_ITXDATA15 | input | TCELL163:IMUX_D2 |
| Q2X_ITXDATA16 | input | TCELL163:IMUX_B2 |
| Q2X_ITXDATA17 | input | TCELL163:IMUX_D1 |
| Q2X_ITXDATA18 | input | TCELL163:IMUX_C2 |
| Q2X_ITXDATA19 | input | TCELL162:IMUX_A6 |
| Q2X_ITXDATA2 | input | TCELL164:IMUX_B4 |
| Q2X_ITXDATA20 | input | TCELL162:IMUX_D3 |
| Q2X_ITXDATA21 | input | TCELL162:IMUX_B2 |
| Q2X_ITXDATA22 | input | TCELL162:IMUX_B0 |
| Q2X_ITXDATA23 | input | TCELL161:IMUX_B2 |
| Q2X_ITXDATA24 | input | TCELL161:IMUX_D2 |
| Q2X_ITXDATA25 | input | TCELL161:IMUX_D7 |
| Q2X_ITXDATA26 | input | TCELL161:IMUX_B7 |
| Q2X_ITXDATA27 | input | TCELL161:IMUX_D6 |
| Q2X_ITXDATA28 | input | TCELL161:IMUX_D0 |
| Q2X_ITXDATA29 | input | TCELL160:IMUX_D6 |
| Q2X_ITXDATA3 | input | TCELL163:IMUX_D3 |
| Q2X_ITXDATA30 | input | TCELL161:IMUX_B3 |
| Q2X_ITXDATA31 | input | TCELL160:IMUX_D7 |
| Q2X_ITXDATA32 | input | TCELL160:IMUX_C7 |
| Q2X_ITXDATA33 | input | TCELL162:IMUX_C0 |
| Q2X_ITXDATA34 | input | TCELL161:IMUX_C0 |
| Q2X_ITXDATA35 | input | TCELL160:IMUX_C6 |
| Q2X_ITXDATA36 | input | TCELL161:IMUX_D3 |
| Q2X_ITXDATA37 | input | TCELL161:IMUX_A6 |
| Q2X_ITXDATA38 | input | TCELL162:IMUX_C2 |
| Q2X_ITXDATA39 | input | TCELL162:IMUX_C3 |
| Q2X_ITXDATA4 | input | TCELL163:IMUX_A1 |
| Q2X_ITXDATA40 | input | TCELL162:IMUX_A3 |
| Q2X_ITXDATA41 | input | TCELL162:IMUX_A2 |
| Q2X_ITXDATA42 | input | TCELL162:IMUX_C1 |
| Q2X_ITXDATA43 | input | TCELL162:IMUX_C6 |
| Q2X_ITXDATA44 | input | TCELL162:IMUX_B1 |
| Q2X_ITXDATA45 | input | TCELL161:IMUX_C3 |
| Q2X_ITXDATA46 | input | TCELL161:IMUX_C2 |
| Q2X_ITXDATA47 | input | TCELL161:IMUX_D1 |
| Q2X_ITXDATA48 | input | TCELL161:IMUX_C1 |
| Q2X_ITXDATA49 | input | TCELL161:IMUX_B6 |
| Q2X_ITXDATA5 | input | TCELL163:IMUX_A2 |
| Q2X_ITXDATA50 | input | TCELL163:IMUX_A3 |
| Q2X_ITXDATA51 | input | TCELL161:IMUX_A7 |
| Q2X_ITXDATA52 | input | TCELL162:IMUX_A1 |
| Q2X_ITXDATA53 | input | TCELL162:IMUX_A0 |
| Q2X_ITXDATA54 | input | TCELL162:IMUX_D1 |
| Q2X_ITXDATA55 | input | TCELL162:IMUX_A7 |
| Q2X_ITXDATA56 | input | TCELL163:IMUX_B0 |
| Q2X_ITXDATA57 | input | TCELL164:IMUX_C1 |
| Q2X_ITXDATA58 | input | TCELL164:IMUX_C2 |
| Q2X_ITXDATA59 | input | TCELL164:IMUX_D0 |
| Q2X_ITXDATA6 | input | TCELL163:IMUX_B1 |
| Q2X_ITXDATA60 | input | TCELL164:IMUX_D2 |
| Q2X_ITXDATA61 | input | TCELL165:IMUX_A1 |
| Q2X_ITXDATA62 | input | TCELL165:IMUX_B2 |
| Q2X_ITXDATA63 | input | TCELL165:IMUX_C2 |
| Q2X_ITXDATA7 | input | TCELL162:IMUX_B7 |
| Q2X_ITXDATA8 | input | TCELL162:IMUX_B6 |
| Q2X_ITXDATA9 | input | TCELL162:IMUX_B3 |
| Q2X_ITXDATAAVAIL | input | TCELL165:IMUX_D0 |
| Q2X_ITXEMPTY | input | TCELL165:IMUX_C5 |
| Q2X_ITXEOF | input | TCELL165:IMUX_D1 |
| Q2X_ITXFORCEERR | input | TCELL165:IMUX_C4 |
| Q2X_ITXMACCLK | input | TCELL155:IMUX_CLK0_DELAY |
| Q2X_ITXMSG0 | input | TCELL168:IMUX_C1 |
| Q2X_ITXMSG1 | input | TCELL168:IMUX_C2 |
| Q2X_ITXMSG10 | input | TCELL169:IMUX_A1 |
| Q2X_ITXMSG11 | input | TCELL169:IMUX_A3 |
| Q2X_ITXMSG12 | input | TCELL169:IMUX_A4 |
| Q2X_ITXMSG13 | input | TCELL169:IMUX_A5 |
| Q2X_ITXMSG14 | input | TCELL169:IMUX_B0 |
| Q2X_ITXMSG15 | input | TCELL169:IMUX_B1 |
| Q2X_ITXMSG16 | input | TCELL169:IMUX_B2 |
| Q2X_ITXMSG17 | input | TCELL169:IMUX_B3 |
| Q2X_ITXMSG18 | input | TCELL169:IMUX_B4 |
| Q2X_ITXMSG19 | input | TCELL169:IMUX_B5 |
| Q2X_ITXMSG2 | input | TCELL168:IMUX_C4 |
| Q2X_ITXMSG20 | input | TCELL169:IMUX_C1 |
| Q2X_ITXMSG21 | input | TCELL169:IMUX_C2 |
| Q2X_ITXMSG22 | input | TCELL169:IMUX_C3 |
| Q2X_ITXMSG23 | input | TCELL169:IMUX_C4 |
| Q2X_ITXMSG24 | input | TCELL169:IMUX_C5 |
| Q2X_ITXMSG25 | input | TCELL169:IMUX_D1 |
| Q2X_ITXMSG26 | input | TCELL169:IMUX_D4 |
| Q2X_ITXMSG27 | input | TCELL169:IMUX_D5 |
| Q2X_ITXMSG28 | input | TCELL170:IMUX_A0 |
| Q2X_ITXMSG29 | input | TCELL170:IMUX_A1 |
| Q2X_ITXMSG3 | input | TCELL168:IMUX_C5 |
| Q2X_ITXMSG30 | input | TCELL170:IMUX_A2 |
| Q2X_ITXMSG31 | input | TCELL170:IMUX_A3 |
| Q2X_ITXMSG32 | input | TCELL170:IMUX_A5 |
| Q2X_ITXMSG33 | input | TCELL170:IMUX_B0 |
| Q2X_ITXMSG34 | input | TCELL170:IMUX_B1 |
| Q2X_ITXMSG35 | input | TCELL170:IMUX_B2 |
| Q2X_ITXMSG36 | input | TCELL170:IMUX_B3 |
| Q2X_ITXMSG37 | input | TCELL169:IMUX_D3 |
| Q2X_ITXMSG38 | input | TCELL170:IMUX_B4 |
| Q2X_ITXMSG39 | input | TCELL170:IMUX_B5 |
| Q2X_ITXMSG4 | input | TCELL168:IMUX_D0 |
| Q2X_ITXMSG40 | input | TCELL170:IMUX_A4 |
| Q2X_ITXMSG41 | input | TCELL169:IMUX_D2 |
| Q2X_ITXMSG42 | input | TCELL169:IMUX_C0 |
| Q2X_ITXMSG43 | input | TCELL169:IMUX_A2 |
| Q2X_ITXMSG44 | input | TCELL168:IMUX_C3 |
| Q2X_ITXMSG45 | input | TCELL168:IMUX_C0 |
| Q2X_ITXMSG46 | input | TCELL168:IMUX_B5 |
| Q2X_ITXMSG47 | input | TCELL168:IMUX_B4 |
| Q2X_ITXMSG48 | input | TCELL168:IMUX_B0 |
| Q2X_ITXMSG49 | input | TCELL168:IMUX_A5 |
| Q2X_ITXMSG5 | input | TCELL168:IMUX_D2 |
| Q2X_ITXMSG50 | input | TCELL168:IMUX_A2 |
| Q2X_ITXMSG51 | input | TCELL168:IMUX_A3 |
| Q2X_ITXMSG52 | input | TCELL167:IMUX_D3 |
| Q2X_ITXMSG53 | input | TCELL167:IMUX_D5 |
| Q2X_ITXMSG54 | input | TCELL168:IMUX_A1 |
| Q2X_ITXMSG55 | input | TCELL167:IMUX_D4 |
| Q2X_ITXMSG56 | input | TCELL168:IMUX_A0 |
| Q2X_ITXMSG57 | input | TCELL168:IMUX_A4 |
| Q2X_ITXMSG58 | input | TCELL168:IMUX_B1 |
| Q2X_ITXMSG59 | input | TCELL168:IMUX_B2 |
| Q2X_ITXMSG6 | input | TCELL168:IMUX_D3 |
| Q2X_ITXMSG60 | input | TCELL168:IMUX_B3 |
| Q2X_ITXMSG61 | input | TCELL168:IMUX_D1 |
| Q2X_ITXMSG62 | input | TCELL169:IMUX_D0 |
| Q2X_ITXMSG63 | input | TCELL170:IMUX_C1 |
| Q2X_ITXMSG7 | input | TCELL168:IMUX_D4 |
| Q2X_ITXMSG8 | input | TCELL168:IMUX_D5 |
| Q2X_ITXMSG9 | input | TCELL169:IMUX_A0 |
| Q2X_ITXPAUSREQ | input | TCELL166:IMUX_C2 |
| Q2X_ITXPAUSTIM0 | input | TCELL166:IMUX_D2 |
| Q2X_ITXPAUSTIM1 | input | TCELL167:IMUX_B1 |
| Q2X_ITXPAUSTIM10 | input | TCELL167:IMUX_A1 |
| Q2X_ITXPAUSTIM11 | input | TCELL166:IMUX_D0 |
| Q2X_ITXPAUSTIM12 | input | TCELL166:IMUX_D3 |
| Q2X_ITXPAUSTIM13 | input | TCELL167:IMUX_A2 |
| Q2X_ITXPAUSTIM14 | input | TCELL167:IMUX_A0 |
| Q2X_ITXPAUSTIM15 | input | TCELL166:IMUX_D5 |
| Q2X_ITXPAUSTIM2 | input | TCELL167:IMUX_B3 |
| Q2X_ITXPAUSTIM3 | input | TCELL167:IMUX_B2 |
| Q2X_ITXPAUSTIM4 | input | TCELL167:IMUX_A4 |
| Q2X_ITXPAUSTIM5 | input | TCELL167:IMUX_A5 |
| Q2X_ITXPAUSTIM6 | input | TCELL167:IMUX_A3 |
| Q2X_ITXPAUSTIM7 | input | TCELL167:IMUX_B0 |
| Q2X_ITXPAUSTIM8 | input | TCELL166:IMUX_D4 |
| Q2X_ITXPAUSTIM9 | input | TCELL166:IMUX_D1 |
| Q2X_KSO0 | output | TCELL158:OUT_Q1 |
| Q2X_KSO1 | output | TCELL158:OUT_Q2 |
| Q2X_KSO10 | output | TCELL163:OUT_F4 |
| Q2X_KSO11 | output | TCELL162:OUT_F0 |
| Q2X_KSO12 | output | TCELL162:OUT_Q2 |
| Q2X_KSO13 | output | TCELL163:OUT_F5 |
| Q2X_KSO14 | output | TCELL161:OUT_F4 |
| Q2X_KSO15 | output | TCELL162:OUT_Q6 |
| Q2X_KSO16 | output | TCELL163:OUT_F2 |
| Q2X_KSO17 | output | TCELL162:OUT_F2 |
| Q2X_KSO18 | output | TCELL162:OUT_F7 |
| Q2X_KSO19 | output | TCELL163:OUT_Q0 |
| Q2X_KSO2 | output | TCELL162:OUT_F3 |
| Q2X_KSO3 | output | TCELL158:OUT_Q3 |
| Q2X_KSO4 | output | TCELL158:OUT_Q4 |
| Q2X_KSO5 | output | TCELL158:OUT_Q5 |
| Q2X_KSO6 | output | TCELL163:OUT_Q1 |
| Q2X_KSO7 | output | TCELL158:OUT_F7 |
| Q2X_KSO8 | output | TCELL162:OUT_Q3 |
| Q2X_KSO9 | output | TCELL162:OUT_Q4 |
| Q2X_TIBISTBANKSEL0 | input | TCELL150:IMUX_CE3 |
| Q2X_TIBISTBANKSEL1 | input | TCELL150:IMUX_CE0 |
| Q2X_TIBISTBANKSEL2 | input | TCELL150:IMUX_CE1 |
| Q2X_TIBISTBANKSEL3 | input | TCELL150:IMUX_CE2 |
| Q2X_TIBISTRA0 | input | TCELL163:IMUX_CE1 |
| Q2X_TIBISTRA1 | input | TCELL162:IMUX_CE3 |
| Q2X_TIBISTRA2 | input | TCELL163:IMUX_CE0 |
| Q2X_TIBISTRA3 | input | TCELL161:IMUX_CE3 |
| Q2X_TIBISTRA4 | input | TCELL165:IMUX_CE1 |
| Q2X_TIBISTRA5 | input | TCELL164:IMUX_CE2 |
| Q2X_TIBISTRA6 | input | TCELL160:IMUX_CE0 |
| Q2X_TIBISTRA7 | input | TCELL157:IMUX_CE0 |
| Q2X_TIBISTREN | input | TCELL151:IMUX_CE1 |
| Q2X_TIBISTTDI0 | input | TCELL152:IMUX_CE3 |
| Q2X_TIBISTTDI1 | input | TCELL153:IMUX_CE2 |
| Q2X_TIBISTTDI10 | input | TCELL158:IMUX_CE2 |
| Q2X_TIBISTTDI11 | input | TCELL158:IMUX_CE1 |
| Q2X_TIBISTTDI12 | input | TCELL159:IMUX_CE2 |
| Q2X_TIBISTTDI13 | input | TCELL158:IMUX_CE0 |
| Q2X_TIBISTTDI14 | input | TCELL161:IMUX_CE0 |
| Q2X_TIBISTTDI15 | input | TCELL159:IMUX_CE1 |
| Q2X_TIBISTTDI16 | input | TCELL162:IMUX_CE2 |
| Q2X_TIBISTTDI17 | input | TCELL159:IMUX_CE3 |
| Q2X_TIBISTTDI18 | input | TCELL162:IMUX_CE0 |
| Q2X_TIBISTTDI19 | input | TCELL160:IMUX_CE1 |
| Q2X_TIBISTTDI2 | input | TCELL153:IMUX_CE3 |
| Q2X_TIBISTTDI20 | input | TCELL161:IMUX_CE2 |
| Q2X_TIBISTTDI21 | input | TCELL164:IMUX_CE1 |
| Q2X_TIBISTTDI22 | input | TCELL160:IMUX_CE3 |
| Q2X_TIBISTTDI23 | input | TCELL165:IMUX_CE0 |
| Q2X_TIBISTTDI24 | input | TCELL162:IMUX_CE1 |
| Q2X_TIBISTTDI25 | input | TCELL164:IMUX_CE3 |
| Q2X_TIBISTTDI26 | input | TCELL160:IMUX_CE2 |
| Q2X_TIBISTTDI27 | input | TCELL163:IMUX_CE2 |
| Q2X_TIBISTTDI28 | input | TCELL159:IMUX_CE0 |
| Q2X_TIBISTTDI29 | input | TCELL161:IMUX_CE1 |
| Q2X_TIBISTTDI3 | input | TCELL154:IMUX_CE0 |
| Q2X_TIBISTTDI30 | input | TCELL158:IMUX_CE3 |
| Q2X_TIBISTTDI31 | input | TCELL157:IMUX_CE3 |
| Q2X_TIBISTTDI32 | input | TCELL156:IMUX_CE0 |
| Q2X_TIBISTTDI33 | input | TCELL154:IMUX_CE1 |
| Q2X_TIBISTTDI34 | input | TCELL155:IMUX_CE0 |
| Q2X_TIBISTTDI35 | input | TCELL154:IMUX_CE2 |
| Q2X_TIBISTTDI4 | input | TCELL155:IMUX_CE3 |
| Q2X_TIBISTTDI5 | input | TCELL155:IMUX_CE1 |
| Q2X_TIBISTTDI6 | input | TCELL154:IMUX_CE3 |
| Q2X_TIBISTTDI7 | input | TCELL156:IMUX_CE3 |
| Q2X_TIBISTTDI8 | input | TCELL156:IMUX_CE1 |
| Q2X_TIBISTTDI9 | input | TCELL156:IMUX_CE2 |
| Q2X_TIBISTTESTMODE | input | TCELL151:IMUX_LSR0 |
| Q2X_TIBISTWA0 | input | TCELL157:IMUX_CE1 |
| Q2X_TIBISTWA1 | input | TCELL164:IMUX_CE0 |
| Q2X_TIBISTWA2 | input | TCELL151:IMUX_CE2 |
| Q2X_TIBISTWA3 | input | TCELL151:IMUX_CE3 |
| Q2X_TIBISTWA4 | input | TCELL152:IMUX_CE1 |
| Q2X_TIBISTWA5 | input | TCELL152:IMUX_CE2 |
| Q2X_TIBISTWA6 | input | TCELL153:IMUX_CE0 |
| Q2X_TIBISTWA7 | input | TCELL151:IMUX_CE0 |
| Q2X_TIBISTWEN | input | TCELL153:IMUX_CE1 |
| Q2X_TISCANEN | input | TCELL150:IMUX_LSR1 |
| Q2X_TISCANIN0 | input | TCELL147:IMUX_CE0 |
| Q2X_TISCANIN1 | input | TCELL147:IMUX_CE3 |
| Q2X_TISCANIN10 | input | TCELL147:IMUX_CE1 |
| Q2X_TISCANIN11 | input | TCELL148:IMUX_CE3 |
| Q2X_TISCANIN12 | input | TCELL149:IMUX_CE2 |
| Q2X_TISCANIN13 | input | TCELL149:IMUX_CE1 |
| Q2X_TISCANIN14 | input | TCELL167:IMUX_CE0 |
| Q2X_TISCANIN15 | input | TCELL149:IMUX_CE3 |
| Q2X_TISCANIN16 | input | TCELL166:IMUX_CE1 |
| Q2X_TISCANIN17 | input | TCELL165:IMUX_CE2 |
| Q2X_TISCANIN18 | input | TCELL167:IMUX_CE1 |
| Q2X_TISCANIN19 | input | TCELL166:IMUX_CE0 |
| Q2X_TISCANIN2 | input | TCELL145:IMUX_CE0 |
| Q2X_TISCANIN20 | input | TCELL166:IMUX_CE3 |
| Q2X_TISCANIN21 | input | TCELL146:IMUX_CE0 |
| Q2X_TISCANIN22 | input | TCELL145:IMUX_CE2 |
| Q2X_TISCANIN23 | input | TCELL145:IMUX_CE3 |
| Q2X_TISCANIN24 | input | TCELL149:IMUX_CE0 |
| Q2X_TISCANIN25 | input | TCELL148:IMUX_CE2 |
| Q2X_TISCANIN26 | input | TCELL167:IMUX_CE2 |
| Q2X_TISCANIN27 | input | TCELL166:IMUX_CE2 |
| Q2X_TISCANIN28 | input | TCELL157:IMUX_CE2 |
| Q2X_TISCANIN29 | input | TCELL148:IMUX_CE1 |
| Q2X_TISCANIN3 | input | TCELL145:IMUX_CE1 |
| Q2X_TISCANIN4 | input | TCELL165:IMUX_CE3 |
| Q2X_TISCANIN5 | input | TCELL146:IMUX_CE2 |
| Q2X_TISCANIN6 | input | TCELL148:IMUX_CE0 |
| Q2X_TISCANIN7 | input | TCELL146:IMUX_CE3 |
| Q2X_TISCANIN8 | input | TCELL147:IMUX_CE2 |
| Q2X_TISCANIN9 | input | TCELL146:IMUX_CE1 |
| Q2X_TISCANMODE | input | TCELL147:IMUX_LSR1 |
| Q2X_TISCANRSTN | input | TCELL147:IMUX_LSR0 |
| Q2X_TOSCANOUT0 | output | TCELL163:OUT_F1 |
| Q2X_TOSCANOUT1 | output | TCELL153:OUT_F4 |
| Q2X_TOSCANOUT10 | output | TCELL140:OUT_F3 |
| Q2X_TOSCANOUT11 | output | TCELL153:OUT_F3 |
| Q2X_TOSCANOUT12 | output | TCELL152:OUT_Q7 |
| Q2X_TOSCANOUT13 | output | TCELL153:OUT_F6 |
| Q2X_TOSCANOUT14 | output | TCELL153:OUT_F7 |
| Q2X_TOSCANOUT15 | output | TCELL158:OUT_Q0 |
| Q2X_TOSCANOUT16 | output | TCELL165:OUT_F2 |
| Q2X_TOSCANOUT17 | output | TCELL166:OUT_F1 |
| Q2X_TOSCANOUT18 | output | TCELL167:OUT_F5 |
| Q2X_TOSCANOUT19 | output | TCELL164:OUT_Q3 |
| Q2X_TOSCANOUT2 | output | TCELL149:OUT_Q5 |
| Q2X_TOSCANOUT20 | output | TCELL162:OUT_Q7 |
| Q2X_TOSCANOUT21 | output | TCELL149:OUT_F6 |
| Q2X_TOSCANOUT22 | output | TCELL146:OUT_F1 |
| Q2X_TOSCANOUT23 | output | TCELL134:OUT_Q1 |
| Q2X_TOSCANOUT24 | output | TCELL139:OUT_F1 |
| Q2X_TOSCANOUT25 | output | TCELL153:OUT_F2 |
| Q2X_TOSCANOUT26 | output | TCELL150:OUT_Q5 |
| Q2X_TOSCANOUT27 | output | TCELL162:OUT_Q5 |
| Q2X_TOSCANOUT28 | output | TCELL167:OUT_F6 |
| Q2X_TOSCANOUT3 | output | TCELL150:OUT_Q4 |
| Q2X_TOSCANOUT4 | output | TCELL153:OUT_F1 |
| Q2X_TOSCANOUT5 | output | TCELL163:OUT_F3 |
| Q2X_TOSCANOUT6 | output | TCELL153:OUT_F0 |
| Q2X_TOSCANOUT7 | output | TCELL138:OUT_Q3 |
| Q2X_TOSCANOUT8 | output | TCELL147:OUT_Q3 |
| Q2X_TOSCANOUT9 | output | TCELL138:OUT_F0 |
| Q2_FCDFECOEFF0_0 | input | TCELL118:IMUX_A2 |
| Q2_FCDFECOEFF0_1 | input | TCELL118:IMUX_A1 |
| Q2_FCDFECOEFF0_2 | input | TCELL118:IMUX_A0 |
| Q2_FCDFECOEFF0_3 | input | TCELL117:IMUX_D5 |
| Q2_FCDFECOEFF0_4 | input | TCELL117:IMUX_D4 |
| Q2_FCDFECOEFF0_5 | input | TCELL117:IMUX_D3 |
| Q2_FCDFECOEFF0_6 | input | TCELL117:IMUX_D2 |
| Q2_FCDFECOEFF0_7 | input | TCELL117:IMUX_D1 |
| Q2_FCDFECOEFF1_0 | input | TCELL118:IMUX_B4 |
| Q2_FCDFECOEFF1_1 | input | TCELL118:IMUX_B3 |
| Q2_FCDFECOEFF1_2 | input | TCELL118:IMUX_B2 |
| Q2_FCDFECOEFF1_3 | input | TCELL118:IMUX_B1 |
| Q2_FCDFECOEFF1_4 | input | TCELL118:IMUX_B0 |
| Q2_FCDFECOEFF1_5 | input | TCELL118:IMUX_A5 |
| Q2_FCDFECOEFF1_6 | input | TCELL118:IMUX_A4 |
| Q2_FCDFECOEFF1_7 | input | TCELL118:IMUX_A3 |
| Q2_FCDFECOEFF2_0 | input | TCELL118:IMUX_D0 |
| Q2_FCDFECOEFF2_1 | input | TCELL118:IMUX_C5 |
| Q2_FCDFECOEFF2_2 | input | TCELL118:IMUX_C4 |
| Q2_FCDFECOEFF2_3 | input | TCELL118:IMUX_C3 |
| Q2_FCDFECOEFF2_4 | input | TCELL118:IMUX_C2 |
| Q2_FCDFECOEFF2_5 | input | TCELL118:IMUX_C1 |
| Q2_FCDFECOEFF2_6 | input | TCELL118:IMUX_C0 |
| Q2_FCDFECOEFF2_7 | input | TCELL118:IMUX_B5 |
| Q2_FCDFECOEFF3_0 | input | TCELL119:IMUX_A2 |
| Q2_FCDFECOEFF3_1 | input | TCELL119:IMUX_A1 |
| Q2_FCDFECOEFF3_2 | input | TCELL119:IMUX_A0 |
| Q2_FCDFECOEFF3_3 | input | TCELL118:IMUX_D5 |
| Q2_FCDFECOEFF3_4 | input | TCELL118:IMUX_D4 |
| Q2_FCDFECOEFF3_5 | input | TCELL118:IMUX_D3 |
| Q2_FCDFECOEFF3_6 | input | TCELL118:IMUX_D2 |
| Q2_FCDFECOEFF3_7 | input | TCELL118:IMUX_D1 |
| Q2_FCDFECOEFF4_0 | input | TCELL119:IMUX_B4 |
| Q2_FCDFECOEFF4_1 | input | TCELL119:IMUX_B3 |
| Q2_FCDFECOEFF4_2 | input | TCELL119:IMUX_B2 |
| Q2_FCDFECOEFF4_3 | input | TCELL119:IMUX_B1 |
| Q2_FCDFECOEFF4_4 | input | TCELL119:IMUX_B0 |
| Q2_FCDFECOEFF4_5 | input | TCELL119:IMUX_A5 |
| Q2_FCDFECOEFF4_6 | input | TCELL119:IMUX_A4 |
| Q2_FCDFECOEFF4_7 | input | TCELL119:IMUX_A3 |
| Q2_FCDFECOEFF5_0 | input | TCELL119:IMUX_D0 |
| Q2_FCDFECOEFF5_1 | input | TCELL119:IMUX_C5 |
| Q2_FCDFECOEFF5_2 | input | TCELL119:IMUX_C4 |
| Q2_FCDFECOEFF5_3 | input | TCELL119:IMUX_C3 |
| Q2_FCDFECOEFF5_4 | input | TCELL119:IMUX_C2 |
| Q2_FCDFECOEFF5_5 | input | TCELL119:IMUX_C1 |
| Q2_FCDFECOEFF5_6 | input | TCELL119:IMUX_C0 |
| Q2_FCDFECOEFF5_7 | input | TCELL119:IMUX_B5 |
| Q2_FCDFESIGN1 | input | TCELL119:IMUX_D5 |
| Q2_FCDFESIGN2 | input | TCELL119:IMUX_D4 |
| Q2_FCDFESIGN3 | input | TCELL119:IMUX_D3 |
| Q2_FCDFESIGN4 | input | TCELL119:IMUX_D2 |
| Q2_FCDFESIGN5 | input | TCELL119:IMUX_D1 |
| Q2_FCMPWRUP | input | TCELL117:IMUX_A1 |
| Q2_FCMRST | input | TCELL116:IMUX_C2 |
| Q2_FCSCANMODE | input | TCELL117:IMUX_C4 |
| Q2_FDDFECHSEL0 | input | TCELL117:IMUX_D0 |
| Q2_FDDFECHSEL1 | input | TCELL117:IMUX_C5 |
| Q2_FDDFEDATA0 | output | TCELL121:OUT_F0 |
| Q2_FDDFEDATA1 | output | TCELL120:OUT_Q7 |
| Q2_FDDFEDATA2 | output | TCELL120:OUT_Q6 |
| Q2_FDDFEDATA3 | output | TCELL120:OUT_Q5 |
| Q2_FDDFEDATA4 | output | TCELL120:OUT_Q4 |
| Q2_FDDFEDATA5 | output | TCELL120:OUT_Q3 |
| Q2_FDDFEDATA6 | output | TCELL120:OUT_Q2 |
| Q2_FDDFEDATA7 | output | TCELL120:OUT_Q1 |
| Q2_FDDFEDATA8 | output | TCELL120:OUT_Q0 |
| Q2_FDDFEDATA9 | output | TCELL120:OUT_F7 |
| Q2_FDDFEERR0 | output | TCELL121:OUT_Q2 |
| Q2_FDDFEERR1 | output | TCELL121:OUT_Q1 |
| Q2_FDDFEERR2 | output | TCELL121:OUT_Q0 |
| Q2_FDDFEERR3 | output | TCELL121:OUT_F7 |
| Q2_FDDFEERR4 | output | TCELL121:OUT_F6 |
| Q2_FDDFEERR5 | output | TCELL121:OUT_F5 |
| Q2_FDDFEERR6 | output | TCELL121:OUT_F4 |
| Q2_FDDFEERR7 | output | TCELL121:OUT_F3 |
| Q2_FDDFEERR8 | output | TCELL121:OUT_F2 |
| Q2_FDDFEERR9 | output | TCELL121:OUT_F1 |
| Q2_FIGRPFBRRCLK0 | input | TCELL130:IMUX_CLK1_DELAY |
| Q2_FIGRPFBRRCLK1 | input | TCELL130:IMUX_CLK0_DELAY |
| Q2_FIGRPFBTWCLK0 | input | TCELL131:IMUX_CLK1_DELAY |
| Q2_FIGRPFBTWCLK1 | input | TCELL131:IMUX_CLK0_DELAY |
| Q2_FIRXTESTCLK | input | TCELL132:IMUX_CLK1_DELAY |
| Q2_FISYNCCLK | input | TCELL132:IMUX_CLK0_DELAY |
| Q2_FITMRCLK | input | TCELL117:IMUX_CLK0_DELAY |
| Q2_FITXTESTCLK | input | TCELL133:IMUX_CLK1_DELAY |
| Q2_FOREFCLK2FPGA | output | TCELL120:OUT_F2 |
| Q2_HSPLLLOL | output | TCELL119:OUT_F0 |
| Q2_HSPLLPWRUP | input | TCELL117:IMUX_A2 |
| Q2_HSPLLREFCLKI | input | TCELL123:IMUX_CLK1_DELAY |
| Q2_HSPLLRST | input | TCELL118:IMUX_LSR1 |
| Q2_LSPLLLOL | output | TCELL119:OUT_F1 |
| Q2_LSPLLPWRUP | input | TCELL117:IMUX_A3 |
| Q2_LSPLLREFCLKI | input | TCELL123:IMUX_CLK0_DELAY |
| Q2_LSPLLRST | input | TCELL118:IMUX_LSR0 |
Bel wires
| Wire | Pins |
|---|---|
| TCELL0:IMUX_A2 | SERDES.Q0CH0_FCLDRTXEN |
| TCELL0:IMUX_A3 | SERDES.Q0CH1_FCLDRTXEN |
| TCELL0:IMUX_A4 | SERDES.Q0CH2_FCLDRTXEN |
| TCELL0:IMUX_A5 | SERDES.Q0CH3_FCLDRTXEN |
| TCELL0:IMUX_B2 | SERDES.Q0CH0_FCALIGNEN |
| TCELL0:IMUX_B3 | SERDES.Q0CH1_FCALIGNEN |
| TCELL0:IMUX_B4 | SERDES.Q0CH2_FCALIGNEN |
| TCELL0:IMUX_B5 | SERDES.Q0CH3_FCALIGNEN |
| TCELL0:IMUX_C2 | SERDES.Q0_FCMRST |
| TCELL0:IMUX_C3 | SERDES.Q0CH0_FCTXPWRUP |
| TCELL0:IMUX_C4 | SERDES.Q0CH1_FCTXPWRUP |
| TCELL0:IMUX_C5 | SERDES.Q0CH2_FCTXPWRUP |
| TCELL0:IMUX_D2 | SERDES.Q0CH3_FCTXPWRUP |
| TCELL0:IMUX_D3 | SERDES.Q0CH0_FCRXPWRUP |
| TCELL0:IMUX_D4 | SERDES.Q0CH1_FCRXPWRUP |
| TCELL0:IMUX_D5 | SERDES.Q0CH2_FCRXPWRUP |
| TCELL0:OUT_F2 | SERDES.Q0CH3_FDRX47 |
| TCELL0:OUT_F3 | SERDES.Q0CH3_FDRX46 |
| TCELL0:OUT_F4 | SERDES.Q0CH3_FDRX45 |
| TCELL0:OUT_F5 | SERDES.Q0CH3_FDRX44 |
| TCELL0:OUT_F6 | SERDES.Q0CH3_FDRX43 |
| TCELL0:OUT_F7 | SERDES.Q0CH3_FDRX42 |
| TCELL0:OUT_Q2 | SERDES.Q0CH3_FDRX41 |
| TCELL0:OUT_Q3 | SERDES.Q0CH3_FDRX40 |
| TCELL0:OUT_Q4 | SERDES.Q0CH3_FDRX39 |
| TCELL0:OUT_Q5 | SERDES.Q0CH3_FDRX38 |
| TCELL0:OUT_Q6 | SERDES.Q0CH3_FDRX37 |
| TCELL0:OUT_Q7 | SERDES.Q0CH3_FDRX36 |
| TCELL1:IMUX_A0 | SERDES.Q0CH3_FCRXPWRUP |
| TCELL1:IMUX_A1 | SERDES.Q0_FCMPWRUP |
| TCELL1:IMUX_A2 | SERDES.Q0_HSPLLPWRUP |
| TCELL1:IMUX_A3 | SERDES.Q0_LSPLLPWRUP |
| TCELL1:IMUX_A4 | SERDES.Q0CH0_FCRATE2 |
| TCELL1:IMUX_A5 | SERDES.Q0CH0_FCRATE1 |
| TCELL1:IMUX_B0 | SERDES.Q0CH0_FCRATE0 |
| TCELL1:IMUX_B1 | SERDES.Q0CH1_FCRATE2 |
| TCELL1:IMUX_B2 | SERDES.Q0CH1_FCRATE1 |
| TCELL1:IMUX_B3 | SERDES.Q0CH1_FCRATE0 |
| TCELL1:IMUX_B4 | SERDES.Q0CH2_FCRATE2 |
| TCELL1:IMUX_B5 | SERDES.Q0CH2_FCRATE1 |
| TCELL1:IMUX_C0 | SERDES.Q0CH2_FCRATE0 |
| TCELL1:IMUX_C1 | SERDES.Q0CH3_FCRATE2 |
| TCELL1:IMUX_C2 | SERDES.Q0CH3_FCRATE1 |
| TCELL1:IMUX_C3 | SERDES.Q0CH3_FCRATE0 |
| TCELL1:IMUX_C4 | SERDES.Q0_FCSCANMODE |
| TCELL1:IMUX_C5 | SERDES.Q0_FDDFECHSEL1 |
| TCELL1:IMUX_D0 | SERDES.Q0_FDDFECHSEL0 |
| TCELL1:IMUX_D1 | SERDES.Q0_FCDFECOEFF0_7 |
| TCELL1:IMUX_D2 | SERDES.Q0_FCDFECOEFF0_6 |
| TCELL1:IMUX_D3 | SERDES.Q0_FCDFECOEFF0_5 |
| TCELL1:IMUX_D4 | SERDES.Q0_FCDFECOEFF0_4 |
| TCELL1:IMUX_D5 | SERDES.Q0_FCDFECOEFF0_3 |
| TCELL1:IMUX_LSR0 | SERDES.Q0CH2_FCTRST |
| TCELL1:IMUX_LSR1 | SERDES.Q0CH3_FCTRST |
| TCELL1:IMUX_CLK0_DELAY | SERDES.Q0_FITMRCLK |
| TCELL1:IMUX_CLK1_DELAY | SERDES.Q0CH0_FITMRSTARTCLK |
| TCELL1:OUT_F0 | SERDES.Q0CH3_FDRX35 |
| TCELL1:OUT_F1 | SERDES.Q0CH3_FDRX34 |
| TCELL1:OUT_F2 | SERDES.Q0CH3_FDRX33 |
| TCELL1:OUT_F3 | SERDES.Q0CH3_FDRX32 |
| TCELL1:OUT_F4 | SERDES.Q0CH0_FSPCIEDONE |
| TCELL1:OUT_F5 | SERDES.Q0CH1_FSPCIEDONE |
| TCELL1:OUT_F6 | SERDES.Q0CH2_FSPCIEDONE |
| TCELL1:OUT_F7 | SERDES.Q0CH3_FSPCIEDONE |
| TCELL1:OUT_Q0 | SERDES.Q0CH0_FSPCIECON |
| TCELL1:OUT_Q1 | SERDES.Q0CH1_FSPCIECON |
| TCELL1:OUT_Q2 | SERDES.Q0CH2_FSPCIECON |
| TCELL1:OUT_Q3 | SERDES.Q0CH3_FSPCIECON |
| TCELL1:OUT_Q4 | SERDES.Q0CH0_FSRLOS |
| TCELL1:OUT_Q5 | SERDES.Q0CH1_FSRLOS |
| TCELL1:OUT_Q6 | SERDES.Q0CH2_FSRLOS |
| TCELL1:OUT_Q7 | SERDES.Q0CH3_FSRLOS |
| TCELL2:IMUX_A0 | SERDES.Q0_FCDFECOEFF0_2 |
| TCELL2:IMUX_A1 | SERDES.Q0_FCDFECOEFF0_1 |
| TCELL2:IMUX_A2 | SERDES.Q0_FCDFECOEFF0_0 |
| TCELL2:IMUX_A3 | SERDES.Q0_FCDFECOEFF1_7 |
| TCELL2:IMUX_A4 | SERDES.Q0_FCDFECOEFF1_6 |
| TCELL2:IMUX_A5 | SERDES.Q0_FCDFECOEFF1_5 |
| TCELL2:IMUX_B0 | SERDES.Q0_FCDFECOEFF1_4 |
| TCELL2:IMUX_B1 | SERDES.Q0_FCDFECOEFF1_3 |
| TCELL2:IMUX_B2 | SERDES.Q0_FCDFECOEFF1_2 |
| TCELL2:IMUX_B3 | SERDES.Q0_FCDFECOEFF1_1 |
| TCELL2:IMUX_B4 | SERDES.Q0_FCDFECOEFF1_0 |
| TCELL2:IMUX_B5 | SERDES.Q0_FCDFECOEFF2_7 |
| TCELL2:IMUX_C0 | SERDES.Q0_FCDFECOEFF2_6 |
| TCELL2:IMUX_C1 | SERDES.Q0_FCDFECOEFF2_5 |
| TCELL2:IMUX_C2 | SERDES.Q0_FCDFECOEFF2_4 |
| TCELL2:IMUX_C3 | SERDES.Q0_FCDFECOEFF2_3 |
| TCELL2:IMUX_C4 | SERDES.Q0_FCDFECOEFF2_2 |
| TCELL2:IMUX_C5 | SERDES.Q0_FCDFECOEFF2_1 |
| TCELL2:IMUX_D0 | SERDES.Q0_FCDFECOEFF2_0 |
| TCELL2:IMUX_D1 | SERDES.Q0_FCDFECOEFF3_7 |
| TCELL2:IMUX_D2 | SERDES.Q0_FCDFECOEFF3_6 |
| TCELL2:IMUX_D3 | SERDES.Q0_FCDFECOEFF3_5 |
| TCELL2:IMUX_D4 | SERDES.Q0_FCDFECOEFF3_4 |
| TCELL2:IMUX_D5 | SERDES.Q0_FCDFECOEFF3_3 |
| TCELL2:IMUX_LSR0 | SERDES.Q0_LSPLLRST |
| TCELL2:IMUX_LSR1 | SERDES.Q0_HSPLLRST |
| TCELL2:IMUX_CLK0_DELAY | SERDES.Q0CH1_FITMRSTARTCLK |
| TCELL2:IMUX_CLK1_DELAY | SERDES.Q0CH2_FITMRSTARTCLK |
| TCELL2:OUT_F0 | SERDES.Q0CH0_FSLSM |
| TCELL2:OUT_F1 | SERDES.Q0CH1_FSLSM |
| TCELL2:OUT_F2 | SERDES.Q0CH2_FSLSM |
| TCELL2:OUT_F3 | SERDES.Q0CH3_FSLSM |
| TCELL2:OUT_F4 | SERDES.Q0CH0_FSCCUNDERRUN |
| TCELL2:OUT_F5 | SERDES.Q0CH1_FSCCUNDERRUN |
| TCELL2:OUT_F6 | SERDES.Q0CH2_FSCCUNDERRUN |
| TCELL2:OUT_F7 | SERDES.Q0CH3_FSCCUNDERRUN |
| TCELL2:OUT_Q0 | SERDES.Q0CH0_FSCCOVERRUN |
| TCELL2:OUT_Q1 | SERDES.Q0CH1_FSCCOVERRUN |
| TCELL2:OUT_Q2 | SERDES.Q0CH2_FSCCOVERRUN |
| TCELL2:OUT_Q3 | SERDES.Q0CH3_FSCCOVERRUN |
| TCELL2:OUT_Q4 | SERDES.Q0CH0_FSRLOL |
| TCELL2:OUT_Q5 | SERDES.Q0CH1_FSRLOL |
| TCELL2:OUT_Q6 | SERDES.Q0CH2_FSRLOL |
| TCELL2:OUT_Q7 | SERDES.Q0CH3_FSRLOL |
| TCELL3:IMUX_A0 | SERDES.Q0_FCDFECOEFF3_2 |
| TCELL3:IMUX_A1 | SERDES.Q0_FCDFECOEFF3_1 |
| TCELL3:IMUX_A2 | SERDES.Q0_FCDFECOEFF3_0 |
| TCELL3:IMUX_A3 | SERDES.Q0_FCDFECOEFF4_7 |
| TCELL3:IMUX_A4 | SERDES.Q0_FCDFECOEFF4_6 |
| TCELL3:IMUX_A5 | SERDES.Q0_FCDFECOEFF4_5 |
| TCELL3:IMUX_B0 | SERDES.Q0_FCDFECOEFF4_4 |
| TCELL3:IMUX_B1 | SERDES.Q0_FCDFECOEFF4_3 |
| TCELL3:IMUX_B2 | SERDES.Q0_FCDFECOEFF4_2 |
| TCELL3:IMUX_B3 | SERDES.Q0_FCDFECOEFF4_1 |
| TCELL3:IMUX_B4 | SERDES.Q0_FCDFECOEFF4_0 |
| TCELL3:IMUX_B5 | SERDES.Q0_FCDFECOEFF5_7 |
| TCELL3:IMUX_C0 | SERDES.Q0_FCDFECOEFF5_6 |
| TCELL3:IMUX_C1 | SERDES.Q0_FCDFECOEFF5_5 |
| TCELL3:IMUX_C2 | SERDES.Q0_FCDFECOEFF5_4 |
| TCELL3:IMUX_C3 | SERDES.Q0_FCDFECOEFF5_3 |
| TCELL3:IMUX_C4 | SERDES.Q0_FCDFECOEFF5_2 |
| TCELL3:IMUX_C5 | SERDES.Q0_FCDFECOEFF5_1 |
| TCELL3:IMUX_D0 | SERDES.Q0_FCDFECOEFF5_0 |
| TCELL3:IMUX_D1 | SERDES.Q0_FCDFESIGN5 |
| TCELL3:IMUX_D2 | SERDES.Q0_FCDFESIGN4 |
| TCELL3:IMUX_D3 | SERDES.Q0_FCDFESIGN3 |
| TCELL3:IMUX_D4 | SERDES.Q0_FCDFESIGN2 |
| TCELL3:IMUX_D5 | SERDES.Q0_FCDFESIGN1 |
| TCELL3:IMUX_CLK0_DELAY | SERDES.Q0CH3_FITMRSTARTCLK |
| TCELL3:IMUX_CLK1_DELAY | SERDES.Q0CH0_FITMRSTOPCLK |
| TCELL3:OUT_F0 | SERDES.Q0_HSPLLLOL |
| TCELL3:OUT_F1 | SERDES.Q0_LSPLLLOL |
| TCELL3:OUT_F2 | SERDES.Q0CH0_FDLDRRX |
| TCELL3:OUT_F3 | SERDES.Q0CH1_FDLDRRX |
| TCELL3:OUT_F4 | SERDES.Q0CH2_FDLDRRX |
| TCELL3:OUT_F5 | SERDES.Q0CH3_FDLDRRX |
| TCELL3:OUT_F6 | SERDES.Q0CH0_FSSKPADDED |
| TCELL3:OUT_F7 | SERDES.Q0CH1_FSSKPADDED |
| TCELL3:OUT_Q0 | SERDES.Q0CH2_FSSKPADDED |
| TCELL3:OUT_Q1 | SERDES.Q0CH3_FSSKPADDED |
| TCELL3:OUT_Q2 | SERDES.Q0CH0_FSSKPDELETED |
| TCELL3:OUT_Q3 | SERDES.Q0CH1_FSSKPDELETED |
| TCELL3:OUT_Q4 | SERDES.Q0CH2_FSSKPDELETED |
| TCELL3:OUT_Q5 | SERDES.Q0CH3_FSSKPDELETED |
| TCELL3:OUT_Q6 | SERDES.Q0D0_FSDE |
| TCELL3:OUT_Q7 | SERDES.Q0D1_FSDE |
| TCELL4:IMUX_A0 | SERDES.Q0CH0_FCTMRSTART |
| TCELL4:IMUX_A1 | SERDES.Q0CH1_FCTMRSTART |
| TCELL4:IMUX_A2 | SERDES.Q0CH2_FCTMRSTART |
| TCELL4:IMUX_A3 | SERDES.Q0CH3_FCTMRSTART |
| TCELL4:IMUX_A4 | SERDES.Q0CH0_FCTMRSTOP |
| TCELL4:IMUX_A5 | SERDES.Q0CH1_FCTMRSTOP |
| TCELL4:IMUX_B0 | SERDES.Q0CH2_FCTMRSTOP |
| TCELL4:IMUX_B1 | SERDES.Q0CH3_FCTMRSTOP |
| TCELL4:IMUX_CLK0_DELAY | SERDES.Q0CH1_FITMRSTOPCLK |
| TCELL4:IMUX_CLK1_DELAY | SERDES.Q0CH2_FITMRSTOPCLK |
| TCELL4:OUT_F0 | SERDES.Q0D0_FSDM |
| TCELL4:OUT_F1 | SERDES.Q0D1_FSDM |
| TCELL4:OUT_F2 | SERDES.Q0_FOREFCLK2FPGA |
| TCELL4:OUT_F3 | SERDES.Q0CH0_FSRCDONE |
| TCELL4:OUT_F4 | SERDES.Q0CH1_FSRCDONE |
| TCELL4:OUT_F5 | SERDES.Q0CH2_FSRCDONE |
| TCELL4:OUT_F6 | SERDES.Q0CH3_FSRCDONE |
| TCELL4:OUT_F7 | SERDES.Q0_FDDFEDATA9 |
| TCELL4:OUT_Q0 | SERDES.Q0_FDDFEDATA8 |
| TCELL4:OUT_Q1 | SERDES.Q0_FDDFEDATA7 |
| TCELL4:OUT_Q2 | SERDES.Q0_FDDFEDATA6 |
| TCELL4:OUT_Q3 | SERDES.Q0_FDDFEDATA5 |
| TCELL4:OUT_Q4 | SERDES.Q0_FDDFEDATA4 |
| TCELL4:OUT_Q5 | SERDES.Q0_FDDFEDATA3 |
| TCELL4:OUT_Q6 | SERDES.Q0_FDDFEDATA2 |
| TCELL4:OUT_Q7 | SERDES.Q0_FDDFEDATA1 |
| TCELL5:IMUX_CLK0_DELAY | SERDES.Q0CH3_FITMRSTOPCLK |
| TCELL5:OUT_F0 | SERDES.Q0_FDDFEDATA0 |
| TCELL5:OUT_F1 | SERDES.Q0_FDDFEERR9 |
| TCELL5:OUT_F2 | SERDES.Q0_FDDFEERR8 |
| TCELL5:OUT_F3 | SERDES.Q0_FDDFEERR7 |
| TCELL5:OUT_F4 | SERDES.Q0_FDDFEERR6 |
| TCELL5:OUT_F5 | SERDES.Q0_FDDFEERR5 |
| TCELL5:OUT_F6 | SERDES.Q0_FDDFEERR4 |
| TCELL5:OUT_F7 | SERDES.Q0_FDDFEERR3 |
| TCELL5:OUT_Q0 | SERDES.Q0_FDDFEERR2 |
| TCELL5:OUT_Q1 | SERDES.Q0_FDDFEERR1 |
| TCELL5:OUT_Q2 | SERDES.Q0_FDDFEERR0 |
| TCELL5:OUT_Q3 | SERDES.Q0CH0_FSDFEVLD |
| TCELL5:OUT_Q4 | SERDES.Q0CH1_FSDFEVLD |
| TCELL5:OUT_Q5 | SERDES.Q0CH2_FSDFEVLD |
| TCELL5:OUT_Q6 | SERDES.Q0CH3_FSDFEVLD |
| TCELL7:IMUX_A0 | SERDES.Q0CH3_FDTX49 |
| TCELL7:IMUX_A1 | SERDES.Q0CH3_FDTX48 |
| TCELL7:IMUX_A2 | SERDES.Q0CH3_FDTX47 |
| TCELL7:IMUX_A3 | SERDES.Q0CH3_FDTX46 |
| TCELL7:IMUX_A4 | SERDES.Q0CH3_FDTX45 |
| TCELL7:IMUX_A5 | SERDES.Q0CH3_FDTX44 |
| TCELL7:IMUX_B0 | SERDES.Q0CH3_FDTX43 |
| TCELL7:IMUX_B1 | SERDES.Q0CH3_FDTX42 |
| TCELL7:IMUX_B2 | SERDES.Q0CH3_FDTX41 |
| TCELL7:IMUX_B3 | SERDES.Q0CH3_FDTX40 |
| TCELL7:IMUX_B4 | SERDES.Q0CH3_FDTX39 |
| TCELL7:IMUX_B5 | SERDES.Q0CH3_FDTX38 |
| TCELL7:IMUX_C0 | SERDES.Q0CH3_FDTX37 |
| TCELL7:IMUX_C1 | SERDES.Q0CH3_FDTX36 |
| TCELL7:IMUX_C2 | SERDES.Q0CH3_FDTX35 |
| TCELL7:IMUX_C3 | SERDES.Q0CH3_FDTX34 |
| TCELL7:IMUX_C4 | SERDES.Q0CH3_FDTX33 |
| TCELL7:IMUX_C5 | SERDES.Q0CH3_FDTX32 |
| TCELL7:IMUX_D0 | SERDES.Q0CH3_FDTX31 |
| TCELL7:IMUX_D1 | SERDES.Q0CH3_FDTX30 |
| TCELL7:IMUX_D2 | SERDES.Q0CH3_FDTX29 |
| TCELL7:IMUX_D3 | SERDES.Q0CH3_FDTX28 |
| TCELL7:IMUX_D4 | SERDES.Q0CH3_FDTX27 |
| TCELL7:IMUX_D5 | SERDES.Q0CH3_FDTX26 |
| TCELL7:IMUX_LSR0 | SERDES.Q0CH0_FCPIPEPHYRESETN |
| TCELL7:IMUX_LSR1 | SERDES.Q0CH1_FCPIPEPHYRESETN |
| TCELL7:IMUX_CLK0_DELAY | SERDES.Q0_HSPLLREFCLKI |
| TCELL7:IMUX_CLK1_DELAY | SERDES.Q0_LSPLLREFCLKI |
| TCELL7:IMUX_CE0 | SERDES.Q0CH0_FCDFERDEN |
| TCELL7:IMUX_CE1 | SERDES.Q0CH1_FCDFERDEN |
| TCELL7:IMUX_CE2 | SERDES.Q0CH2_FCDFERDEN |
| TCELL7:IMUX_CE3 | SERDES.Q0CH3_FCDFERDEN |
| TCELL7:OUT_F0 | SERDES.Q0CH3_FDRX31 |
| TCELL7:OUT_F1 | SERDES.Q0CH3_FDRX30 |
| TCELL7:OUT_F2 | SERDES.Q0CH3_FDRX29 |
| TCELL7:OUT_F3 | SERDES.Q0CH3_FDRX28 |
| TCELL7:OUT_F4 | SERDES.Q0CH3_FDRX27 |
| TCELL7:OUT_F5 | SERDES.Q0CH3_FDRX26 |
| TCELL7:OUT_F6 | SERDES.Q0CH3_FDRX25 |
| TCELL7:OUT_F7 | SERDES.Q0CH3_FDRX24 |
| TCELL7:OUT_Q0 | SERDES.Q0CH3_FDRX23 |
| TCELL7:OUT_Q1 | SERDES.Q0CH3_FDRX22 |
| TCELL7:OUT_Q2 | SERDES.Q0CH3_FDRX21 |
| TCELL7:OUT_Q3 | SERDES.Q0CH3_FDRX20 |
| TCELL7:OUT_Q4 | SERDES.Q0CH3_FDRX19 |
| TCELL7:OUT_Q5 | SERDES.Q0CH3_FDRX18 |
| TCELL7:OUT_Q6 | SERDES.Q0CH3_FDRX17 |
| TCELL7:OUT_Q7 | SERDES.Q0CH3_FDRX16 |
| TCELL8:IMUX_A0 | SERDES.Q0CH3_FDTX25 |
| TCELL8:IMUX_A1 | SERDES.Q0CH3_FDTX24 |
| TCELL8:IMUX_A2 | SERDES.Q0CH3_FDTX23 |
| TCELL8:IMUX_A3 | SERDES.Q0CH3_FDTX22 |
| TCELL8:IMUX_A4 | SERDES.Q0CH3_FDTX21 |
| TCELL8:IMUX_A5 | SERDES.Q0CH3_FDTX20 |
| TCELL8:IMUX_B0 | SERDES.Q0CH3_FDTX19 |
| TCELL8:IMUX_B1 | SERDES.Q0CH3_FDTX18 |
| TCELL8:IMUX_B2 | SERDES.Q0CH3_FDTX17 |
| TCELL8:IMUX_B3 | SERDES.Q0CH3_FDTX16 |
| TCELL8:IMUX_B4 | SERDES.Q0CH3_FDTX15 |
| TCELL8:IMUX_B5 | SERDES.Q0CH3_FDTX14 |
| TCELL8:IMUX_C0 | SERDES.Q0CH3_FDTX13 |
| TCELL8:IMUX_C1 | SERDES.Q0CH3_FDTX12 |
| TCELL8:IMUX_C2 | SERDES.Q0CH3_FDTX11 |
| TCELL8:IMUX_C3 | SERDES.Q0CH3_FDTX10 |
| TCELL8:IMUX_C4 | SERDES.Q0CH3_FDTX9 |
| TCELL8:IMUX_C5 | SERDES.Q0CH3_FDTX8 |
| TCELL8:IMUX_D0 | SERDES.Q0CH3_FDTX7 |
| TCELL8:IMUX_D1 | SERDES.Q0CH3_FDTX6 |
| TCELL8:IMUX_D2 | SERDES.Q0CH3_FDTX5 |
| TCELL8:IMUX_D3 | SERDES.Q0CH3_FDTX4 |
| TCELL8:IMUX_D4 | SERDES.Q0CH3_FDTX3 |
| TCELL8:IMUX_D5 | SERDES.Q0CH3_FDTX2 |
| TCELL8:IMUX_LSR0 | SERDES.Q0CH2_FCPIPEPHYRESETN |
| TCELL8:IMUX_LSR1 | SERDES.Q0CH3_FCPIPEPHYRESETN |
| TCELL8:IMUX_CLK0_DELAY | SERDES.Q0CH0_FIREFRXCLK |
| TCELL8:IMUX_CLK1_DELAY | SERDES.Q0CH1_FIREFRXCLK |
| TCELL8:IMUX_CE0 | SERDES.Q0CH0_FCDFEUPD |
| TCELL8:IMUX_CE1 | SERDES.Q0CH1_FCDFEUPD |
| TCELL8:IMUX_CE2 | SERDES.Q0CH2_FCDFEUPD |
| TCELL8:IMUX_CE3 | SERDES.Q0CH3_FCDFEUPD |
| TCELL8:OUT_F0 | SERDES.Q0CH3_FDRX15 |
| TCELL8:OUT_F1 | SERDES.Q0CH3_FDRX14 |
| TCELL8:OUT_F2 | SERDES.Q0CH3_FDRX13 |
| TCELL8:OUT_F3 | SERDES.Q0CH3_FDRX12 |
| TCELL8:OUT_F4 | SERDES.Q0CH3_FDRX11 |
| TCELL8:OUT_F5 | SERDES.Q0CH3_FDRX10 |
| TCELL8:OUT_F6 | SERDES.Q0CH3_FDRX9 |
| TCELL8:OUT_F7 | SERDES.Q0CH3_FDRX8 |
| TCELL8:OUT_Q0 | SERDES.Q0CH3_FDRX7 |
| TCELL8:OUT_Q1 | SERDES.Q0CH3_FDRX6 |
| TCELL8:OUT_Q2 | SERDES.Q0CH3_FDRX5 |
| TCELL8:OUT_Q3 | SERDES.Q0CH3_FDRX4 |
| TCELL8:OUT_Q4 | SERDES.Q0CH3_FDRX3 |
| TCELL8:OUT_Q5 | SERDES.Q0CH3_FDRX2 |
| TCELL8:OUT_Q6 | SERDES.Q0CH3_FDRX1 |
| TCELL8:OUT_Q7 | SERDES.Q0CH3_FDRX0 |
| TCELL9:IMUX_A0 | SERDES.Q0CH3_FDTX1 |
| TCELL9:IMUX_A1 | SERDES.Q0CH3_FDTX0 |
| TCELL9:IMUX_A2 | SERDES.Q0CH2_FDTX49 |
| TCELL9:IMUX_A3 | SERDES.Q0CH2_FDTX48 |
| TCELL9:IMUX_A4 | SERDES.Q0CH2_FDTX47 |
| TCELL9:IMUX_A5 | SERDES.Q0CH2_FDTX46 |
| TCELL9:IMUX_B0 | SERDES.Q0CH2_FDTX45 |
| TCELL9:IMUX_B1 | SERDES.Q0CH2_FDTX44 |
| TCELL9:IMUX_B2 | SERDES.Q0CH2_FDTX43 |
| TCELL9:IMUX_B3 | SERDES.Q0CH2_FDTX42 |
| TCELL9:IMUX_B4 | SERDES.Q0CH2_FDTX41 |
| TCELL9:IMUX_B5 | SERDES.Q0CH2_FDTX40 |
| TCELL9:IMUX_C0 | SERDES.Q0CH2_FDTX39 |
| TCELL9:IMUX_C1 | SERDES.Q0CH2_FDTX38 |
| TCELL9:IMUX_C2 | SERDES.Q0CH2_FDTX37 |
| TCELL9:IMUX_C3 | SERDES.Q0CH2_FDTX36 |
| TCELL9:IMUX_C4 | SERDES.Q0CH2_FDTX35 |
| TCELL9:IMUX_C5 | SERDES.Q0CH2_FDTX34 |
| TCELL9:IMUX_D0 | SERDES.Q0CH2_FDTX33 |
| TCELL9:IMUX_D1 | SERDES.Q0CH2_FDTX32 |
| TCELL9:IMUX_D2 | SERDES.Q0CH2_FDTX31 |
| TCELL9:IMUX_D3 | SERDES.Q0CH2_FDTX30 |
| TCELL9:IMUX_D4 | SERDES.Q0CH2_FDTX29 |
| TCELL9:IMUX_D5 | SERDES.Q0CH2_FDTX28 |
| TCELL9:IMUX_LSR0 | SERDES.Q0D0_FCDERST |
| TCELL9:IMUX_LSR1 | SERDES.Q0D1_FCDERST |
| TCELL9:IMUX_CLK0_DELAY | SERDES.Q0CH2_FIREFRXCLK |
| TCELL9:IMUX_CLK1_DELAY | SERDES.Q0CH3_FIREFRXCLK |
| TCELL9:OUT_F0 | SERDES.Q0CH2_FDRX47 |
| TCELL9:OUT_F1 | SERDES.Q0CH2_FDRX46 |
| TCELL9:OUT_F2 | SERDES.Q0CH2_FDRX45 |
| TCELL9:OUT_F3 | SERDES.Q0CH2_FDRX44 |
| TCELL9:OUT_F4 | SERDES.Q0CH2_FDRX43 |
| TCELL9:OUT_F5 | SERDES.Q0CH2_FDRX42 |
| TCELL9:OUT_F6 | SERDES.Q0CH2_FDRX41 |
| TCELL9:OUT_F7 | SERDES.Q0CH2_FDRX40 |
| TCELL9:OUT_Q0 | SERDES.Q0CH2_FDRX39 |
| TCELL9:OUT_Q1 | SERDES.Q0CH2_FDRX38 |
| TCELL9:OUT_Q2 | SERDES.Q0CH2_FDRX37 |
| TCELL9:OUT_Q3 | SERDES.Q0CH2_FDRX36 |
| TCELL9:OUT_Q4 | SERDES.Q0CH2_FDRX35 |
| TCELL9:OUT_Q5 | SERDES.Q0CH2_FDRX34 |
| TCELL9:OUT_Q6 | SERDES.Q0CH2_FDRX33 |
| TCELL9:OUT_Q7 | SERDES.Q0CH2_FDRX32 |
| TCELL10:IMUX_A0 | SERDES.Q0CH2_FDTX27 |
| TCELL10:IMUX_A1 | SERDES.Q0CH2_FDTX26 |
| TCELL10:IMUX_A2 | SERDES.Q0CH2_FDTX25 |
| TCELL10:IMUX_A3 | SERDES.Q0CH2_FDTX24 |
| TCELL10:IMUX_A4 | SERDES.Q0CH2_FDTX23 |
| TCELL10:IMUX_A5 | SERDES.Q0CH2_FDTX22 |
| TCELL10:IMUX_B0 | SERDES.Q0CH2_FDTX21 |
| TCELL10:IMUX_B1 | SERDES.Q0CH2_FDTX20 |
| TCELL10:IMUX_B2 | SERDES.Q0CH2_FDTX19 |
| TCELL10:IMUX_B3 | SERDES.Q0CH2_FDTX18 |
| TCELL10:IMUX_B4 | SERDES.Q0CH2_FDTX17 |
| TCELL10:IMUX_B5 | SERDES.Q0CH2_FDTX16 |
| TCELL10:IMUX_C0 | SERDES.Q0CH2_FDTX15 |
| TCELL10:IMUX_C1 | SERDES.Q0CH2_FDTX14 |
| TCELL10:IMUX_C2 | SERDES.Q0CH2_FDTX13 |
| TCELL10:IMUX_C3 | SERDES.Q0CH2_FDTX12 |
| TCELL10:IMUX_C4 | SERDES.Q0CH2_FDTX11 |
| TCELL10:IMUX_C5 | SERDES.Q0CH2_FDTX10 |
| TCELL10:IMUX_D0 | SERDES.Q0CH2_FDTX9 |
| TCELL10:IMUX_D1 | SERDES.Q0CH2_FDTX8 |
| TCELL10:IMUX_D2 | SERDES.Q0CH2_FDTX7 |
| TCELL10:IMUX_D3 | SERDES.Q0CH2_FDTX6 |
| TCELL10:IMUX_D4 | SERDES.Q0CH2_FDTX5 |
| TCELL10:IMUX_D5 | SERDES.Q0CH2_FDTX4 |
| TCELL10:IMUX_LSR0 | SERDES.Q0CH0_FCPCSTXRST |
| TCELL10:IMUX_LSR1 | SERDES.Q0CH1_FCPCSTXRST |
| TCELL10:IMUX_CLK0_DELAY | SERDES.Q0CH0_FIRCLK |
| TCELL10:IMUX_CLK1_DELAY | SERDES.Q0CH1_FIRCLK |
| TCELL10:OUT_F0 | SERDES.Q0CH2_FDRX31 |
| TCELL10:OUT_F1 | SERDES.Q0CH2_FDRX30 |
| TCELL10:OUT_F2 | SERDES.Q0CH2_FDRX29 |
| TCELL10:OUT_F3 | SERDES.Q0CH2_FDRX28 |
| TCELL10:OUT_F4 | SERDES.Q0CH2_FDRX27 |
| TCELL10:OUT_F5 | SERDES.Q0CH2_FDRX26 |
| TCELL10:OUT_F6 | SERDES.Q0CH2_FDRX25 |
| TCELL10:OUT_F7 | SERDES.Q0CH2_FDRX24 |
| TCELL10:OUT_Q0 | SERDES.Q0CH2_FDRX23 |
| TCELL10:OUT_Q1 | SERDES.Q0CH2_FDRX22 |
| TCELL10:OUT_Q2 | SERDES.Q0CH2_FDRX21 |
| TCELL10:OUT_Q3 | SERDES.Q0CH2_FDRX20 |
| TCELL10:OUT_Q4 | SERDES.Q0CH2_FDRX19 |
| TCELL10:OUT_Q5 | SERDES.Q0CH2_FDRX18 |
| TCELL10:OUT_Q6 | SERDES.Q0CH2_FDRX17 |
| TCELL10:OUT_Q7 | SERDES.Q0CH2_FDRX16 |
| TCELL11:IMUX_A0 | SERDES.Q0CH2_FDTX3 |
| TCELL11:IMUX_A1 | SERDES.Q0CH2_FDTX2 |
| TCELL11:IMUX_A2 | SERDES.Q0CH2_FDTX1 |
| TCELL11:IMUX_A3 | SERDES.Q0CH2_FDTX0 |
| TCELL11:IMUX_A4 | SERDES.Q0CH1_FDTX49 |
| TCELL11:IMUX_A5 | SERDES.Q0CH1_FDTX48 |
| TCELL11:IMUX_B0 | SERDES.Q0CH1_FDTX47 |
| TCELL11:IMUX_B1 | SERDES.Q0CH1_FDTX46 |
| TCELL11:IMUX_B2 | SERDES.Q0CH1_FDTX45 |
| TCELL11:IMUX_B3 | SERDES.Q0CH1_FDTX44 |
| TCELL11:IMUX_B4 | SERDES.Q0CH1_FDTX43 |
| TCELL11:IMUX_B5 | SERDES.Q0CH1_FDTX42 |
| TCELL11:IMUX_C0 | SERDES.Q0CH1_FDTX41 |
| TCELL11:IMUX_C1 | SERDES.Q0CH1_FDTX40 |
| TCELL11:IMUX_C2 | SERDES.Q0CH1_FDTX39 |
| TCELL11:IMUX_C3 | SERDES.Q0CH1_FDTX38 |
| TCELL11:IMUX_C4 | SERDES.Q0CH1_FDTX37 |
| TCELL11:IMUX_C5 | SERDES.Q0CH1_FDTX36 |
| TCELL11:IMUX_D0 | SERDES.Q0CH1_FDTX35 |
| TCELL11:IMUX_D1 | SERDES.Q0CH1_FDTX34 |
| TCELL11:IMUX_D2 | SERDES.Q0CH1_FDTX33 |
| TCELL11:IMUX_D3 | SERDES.Q0CH1_FDTX32 |
| TCELL11:IMUX_D4 | SERDES.Q0CH1_FDTX31 |
| TCELL11:IMUX_D5 | SERDES.Q0CH1_FDTX30 |
| TCELL11:IMUX_LSR0 | SERDES.Q0CH2_FCPCSTXRST |
| TCELL11:IMUX_LSR1 | SERDES.Q0CH3_FCPCSTXRST |
| TCELL11:IMUX_CLK0_DELAY | SERDES.Q0CH2_FIRCLK |
| TCELL11:IMUX_CLK1_DELAY | SERDES.Q0CH3_FIRCLK |
| TCELL11:OUT_F0 | SERDES.Q0CH2_FDRX15 |
| TCELL11:OUT_F1 | SERDES.Q0CH2_FDRX14 |
| TCELL11:OUT_F2 | SERDES.Q0CH2_FDRX13 |
| TCELL11:OUT_F3 | SERDES.Q0CH2_FDRX12 |
| TCELL11:OUT_F4 | SERDES.Q0CH2_FDRX11 |
| TCELL11:OUT_F5 | SERDES.Q0CH2_FDRX10 |
| TCELL11:OUT_F6 | SERDES.Q0CH2_FDRX9 |
| TCELL11:OUT_F7 | SERDES.Q0CH2_FDRX8 |
| TCELL11:OUT_Q0 | SERDES.Q0CH2_FDRX7 |
| TCELL11:OUT_Q1 | SERDES.Q0CH2_FDRX6 |
| TCELL11:OUT_Q2 | SERDES.Q0CH2_FDRX5 |
| TCELL11:OUT_Q3 | SERDES.Q0CH2_FDRX4 |
| TCELL11:OUT_Q4 | SERDES.Q0CH2_FDRX3 |
| TCELL11:OUT_Q5 | SERDES.Q0CH2_FDRX2 |
| TCELL11:OUT_Q6 | SERDES.Q0CH2_FDRX1 |
| TCELL11:OUT_Q7 | SERDES.Q0CH2_FDRX0 |
| TCELL12:IMUX_A0 | SERDES.Q0CH1_FDTX29 |
| TCELL12:IMUX_A1 | SERDES.Q0CH1_FDTX28 |
| TCELL12:IMUX_A2 | SERDES.Q0CH1_FDTX27 |
| TCELL12:IMUX_A3 | SERDES.Q0CH1_FDTX26 |
| TCELL12:IMUX_A4 | SERDES.Q0CH1_FDTX25 |
| TCELL12:IMUX_A5 | SERDES.Q0CH1_FDTX24 |
| TCELL12:IMUX_B0 | SERDES.Q0CH1_FDTX23 |
| TCELL12:IMUX_B1 | SERDES.Q0CH1_FDTX22 |
| TCELL12:IMUX_B2 | SERDES.Q0CH1_FDTX21 |
| TCELL12:IMUX_B3 | SERDES.Q0CH1_FDTX20 |
| TCELL12:IMUX_B4 | SERDES.Q0CH1_FDTX19 |
| TCELL12:IMUX_B5 | SERDES.Q0CH1_FDTX18 |
| TCELL12:IMUX_C0 | SERDES.Q0CH1_FDTX17 |
| TCELL12:IMUX_C1 | SERDES.Q0CH1_FDTX16 |
| TCELL12:IMUX_C2 | SERDES.Q0CH1_FDTX15 |
| TCELL12:IMUX_C3 | SERDES.Q0CH1_FDTX14 |
| TCELL12:IMUX_C4 | SERDES.Q0CH1_FDTX13 |
| TCELL12:IMUX_C5 | SERDES.Q0CH1_FDTX12 |
| TCELL12:IMUX_D0 | SERDES.Q0CH1_FDTX11 |
| TCELL12:IMUX_D1 | SERDES.Q0CH1_FDTX10 |
| TCELL12:IMUX_D2 | SERDES.Q0CH1_FDTX9 |
| TCELL12:IMUX_D3 | SERDES.Q0CH1_FDTX8 |
| TCELL12:IMUX_D4 | SERDES.Q0CH1_FDTX7 |
| TCELL12:IMUX_D5 | SERDES.Q0CH1_FDTX6 |
| TCELL12:IMUX_LSR0 | SERDES.Q0CH0_FCPCSRXRST |
| TCELL12:IMUX_LSR1 | SERDES.Q0CH1_FCPCSRXRST |
| TCELL12:IMUX_CLK0_DELAY | SERDES.Q0CH0_FITCLK |
| TCELL12:IMUX_CLK1_DELAY | SERDES.Q0CH1_FITCLK |
| TCELL12:OUT_F0 | SERDES.Q0CH1_FDRX47 |
| TCELL12:OUT_F1 | SERDES.Q0CH1_FDRX46 |
| TCELL12:OUT_F2 | SERDES.Q0CH1_FDRX45 |
| TCELL12:OUT_F3 | SERDES.Q0CH1_FDRX44 |
| TCELL12:OUT_F4 | SERDES.Q0CH1_FDRX43 |
| TCELL12:OUT_F5 | SERDES.Q0CH1_FDRX42 |
| TCELL12:OUT_F6 | SERDES.Q0CH1_FDRX41 |
| TCELL12:OUT_F7 | SERDES.Q0CH1_FDRX40 |
| TCELL12:OUT_Q0 | SERDES.Q0CH1_FDRX39 |
| TCELL12:OUT_Q1 | SERDES.Q0CH1_FDRX38 |
| TCELL12:OUT_Q2 | SERDES.Q0CH1_FDRX37 |
| TCELL12:OUT_Q3 | SERDES.Q0CH1_FDRX36 |
| TCELL12:OUT_Q4 | SERDES.Q0CH1_FDRX35 |
| TCELL12:OUT_Q5 | SERDES.Q0CH1_FDRX34 |
| TCELL12:OUT_Q6 | SERDES.Q0CH1_FDRX33 |
| TCELL12:OUT_Q7 | SERDES.Q0CH1_FDRX32 |
| TCELL13:IMUX_A0 | SERDES.Q0CH1_FDTX5 |
| TCELL13:IMUX_A1 | SERDES.Q0CH1_FDTX4 |
| TCELL13:IMUX_A2 | SERDES.Q0CH1_FDTX3 |
| TCELL13:IMUX_A3 | SERDES.Q0CH1_FDTX2 |
| TCELL13:IMUX_A4 | SERDES.Q0CH1_FDTX1 |
| TCELL13:IMUX_A5 | SERDES.Q0CH1_FDTX0 |
| TCELL13:IMUX_B0 | SERDES.Q0CH0_FDTX49 |
| TCELL13:IMUX_B1 | SERDES.Q0CH0_FDTX48 |
| TCELL13:IMUX_B2 | SERDES.Q0CH0_FDTX47 |
| TCELL13:IMUX_B3 | SERDES.Q0CH0_FDTX46 |
| TCELL13:IMUX_B4 | SERDES.Q0CH0_FDTX45 |
| TCELL13:IMUX_B5 | SERDES.Q0CH0_FDTX44 |
| TCELL13:IMUX_C0 | SERDES.Q0CH0_FDTX43 |
| TCELL13:IMUX_C1 | SERDES.Q0CH0_FDTX42 |
| TCELL13:IMUX_C2 | SERDES.Q0CH0_FDTX41 |
| TCELL13:IMUX_C3 | SERDES.Q0CH0_FDTX40 |
| TCELL13:IMUX_C4 | SERDES.Q0CH0_FDTX39 |
| TCELL13:IMUX_C5 | SERDES.Q0CH0_FDTX38 |
| TCELL13:IMUX_D0 | SERDES.Q0CH0_FDTX37 |
| TCELL13:IMUX_D1 | SERDES.Q0CH0_FDTX36 |
| TCELL13:IMUX_D2 | SERDES.Q0CH0_FDTX35 |
| TCELL13:IMUX_D3 | SERDES.Q0CH0_FDTX34 |
| TCELL13:IMUX_D4 | SERDES.Q0CH0_FDTX33 |
| TCELL13:IMUX_D5 | SERDES.Q0CH0_FDTX32 |
| TCELL13:IMUX_LSR0 | SERDES.Q0CH2_FCPCSRXRST |
| TCELL13:IMUX_LSR1 | SERDES.Q0CH3_FCPCSRXRST |
| TCELL13:IMUX_CLK0_DELAY | SERDES.Q0CH2_FITCLK |
| TCELL13:IMUX_CLK1_DELAY | SERDES.Q0CH3_FITCLK |
| TCELL13:OUT_F0 | SERDES.Q0CH1_FDRX31 |
| TCELL13:OUT_F1 | SERDES.Q0CH1_FDRX30 |
| TCELL13:OUT_F2 | SERDES.Q0CH1_FDRX29 |
| TCELL13:OUT_F3 | SERDES.Q0CH1_FDRX28 |
| TCELL13:OUT_F4 | SERDES.Q0CH1_FDRX27 |
| TCELL13:OUT_F5 | SERDES.Q0CH1_FDRX26 |
| TCELL13:OUT_F6 | SERDES.Q0CH1_FDRX25 |
| TCELL13:OUT_F7 | SERDES.Q0CH1_FDRX24 |
| TCELL13:OUT_Q0 | SERDES.Q0CH1_FDRX23 |
| TCELL13:OUT_Q1 | SERDES.Q0CH1_FDRX22 |
| TCELL13:OUT_Q2 | SERDES.Q0CH1_FDRX21 |
| TCELL13:OUT_Q3 | SERDES.Q0CH1_FDRX20 |
| TCELL13:OUT_Q4 | SERDES.Q0CH1_FDRX19 |
| TCELL13:OUT_Q5 | SERDES.Q0CH1_FDRX18 |
| TCELL13:OUT_Q6 | SERDES.Q0CH1_FDRX17 |
| TCELL13:OUT_Q7 | SERDES.Q0CH1_FDRX16 |
| TCELL14:IMUX_A0 | SERDES.Q0CH0_FDTX31 |
| TCELL14:IMUX_A1 | SERDES.Q0CH0_FDTX30 |
| TCELL14:IMUX_A2 | SERDES.Q0CH0_FDTX29 |
| TCELL14:IMUX_A3 | SERDES.Q0CH0_FDTX28 |
| TCELL14:IMUX_A4 | SERDES.Q0CH0_FDTX27 |
| TCELL14:IMUX_A5 | SERDES.Q0CH0_FDTX26 |
| TCELL14:IMUX_B0 | SERDES.Q0CH0_FDTX25 |
| TCELL14:IMUX_B1 | SERDES.Q0CH0_FDTX24 |
| TCELL14:IMUX_B2 | SERDES.Q0CH0_FDTX23 |
| TCELL14:IMUX_B3 | SERDES.Q0CH0_FDTX22 |
| TCELL14:IMUX_B4 | SERDES.Q0CH0_FDTX21 |
| TCELL14:IMUX_B5 | SERDES.Q0CH0_FDTX20 |
| TCELL14:IMUX_C0 | SERDES.Q0CH0_FDTX19 |
| TCELL14:IMUX_C1 | SERDES.Q0CH0_FDTX18 |
| TCELL14:IMUX_C2 | SERDES.Q0CH0_FDTX17 |
| TCELL14:IMUX_C3 | SERDES.Q0CH0_FDTX16 |
| TCELL14:IMUX_C4 | SERDES.Q0CH0_FDTX15 |
| TCELL14:IMUX_C5 | SERDES.Q0CH0_FDTX14 |
| TCELL14:IMUX_D0 | SERDES.Q0CH0_FDTX13 |
| TCELL14:IMUX_D1 | SERDES.Q0CH0_FDTX12 |
| TCELL14:IMUX_D2 | SERDES.Q0CH0_FDTX11 |
| TCELL14:IMUX_D3 | SERDES.Q0CH0_FDTX10 |
| TCELL14:IMUX_D4 | SERDES.Q0CH0_FDTX9 |
| TCELL14:IMUX_D5 | SERDES.Q0CH0_FDTX8 |
| TCELL14:IMUX_LSR0 | SERDES.Q0CH0_FCRRST |
| TCELL14:IMUX_LSR1 | SERDES.Q0CH1_FCRRST |
| TCELL14:IMUX_CLK0_DELAY | SERDES.Q0_FIGRPFBRRCLK1 |
| TCELL14:IMUX_CLK1_DELAY | SERDES.Q0_FIGRPFBRRCLK0 |
| TCELL14:OUT_F0 | SERDES.Q0CH1_FDRX15 |
| TCELL14:OUT_F1 | SERDES.Q0CH1_FDRX14 |
| TCELL14:OUT_F2 | SERDES.Q0CH1_FDRX13 |
| TCELL14:OUT_F3 | SERDES.Q0CH1_FDRX12 |
| TCELL14:OUT_F4 | SERDES.Q0CH1_FDRX11 |
| TCELL14:OUT_F5 | SERDES.Q0CH1_FDRX10 |
| TCELL14:OUT_F6 | SERDES.Q0CH1_FDRX9 |
| TCELL14:OUT_F7 | SERDES.Q0CH1_FDRX8 |
| TCELL14:OUT_Q0 | SERDES.Q0CH1_FDRX7 |
| TCELL14:OUT_Q1 | SERDES.Q0CH1_FDRX6 |
| TCELL14:OUT_Q2 | SERDES.Q0CH1_FDRX5 |
| TCELL14:OUT_Q3 | SERDES.Q0CH1_FDRX4 |
| TCELL14:OUT_Q4 | SERDES.Q0CH1_FDRX3 |
| TCELL14:OUT_Q5 | SERDES.Q0CH1_FDRX2 |
| TCELL14:OUT_Q6 | SERDES.Q0CH1_FDRX1 |
| TCELL14:OUT_Q7 | SERDES.Q0CH1_FDRX0 |
| TCELL15:IMUX_A0 | SERDES.Q0CH0_FDTX7 |
| TCELL15:IMUX_A1 | SERDES.Q0CH0_FDTX6 |
| TCELL15:IMUX_A2 | SERDES.Q0CH0_FDTX5 |
| TCELL15:IMUX_A3 | SERDES.Q0CH0_FDTX4 |
| TCELL15:IMUX_A4 | SERDES.Q0CH0_FDTX3 |
| TCELL15:IMUX_A5 | SERDES.Q0CH0_FDTX2 |
| TCELL15:IMUX_B0 | SERDES.Q0CH0_FDTX1 |
| TCELL15:IMUX_B1 | SERDES.Q0CH0_FDTX0 |
| TCELL15:IMUX_B2 | SERDES.Q0CH0_FCPCIEDETEN |
| TCELL15:IMUX_B3 | SERDES.Q0CH1_FCPCIEDETEN |
| TCELL15:IMUX_B4 | SERDES.Q0CH2_FCPCIEDETEN |
| TCELL15:IMUX_B5 | SERDES.Q0CH3_FCPCIEDETEN |
| TCELL15:IMUX_C0 | SERDES.Q0CH0_FCRXPOLARITY |
| TCELL15:IMUX_C1 | SERDES.Q0CH1_FCRXPOLARITY |
| TCELL15:IMUX_C2 | SERDES.Q0CH2_FCRXPOLARITY |
| TCELL15:IMUX_C3 | SERDES.Q0CH3_FCRXPOLARITY |
| TCELL15:IMUX_C4 | SERDES.Q0CH0_FCWORDALGNEN |
| TCELL15:IMUX_C5 | SERDES.Q0CH1_FCWORDALGNEN |
| TCELL15:IMUX_D0 | SERDES.Q0CH2_FCWORDALGNEN |
| TCELL15:IMUX_D1 | SERDES.Q0CH3_FCWORDALGNEN |
| TCELL15:IMUX_D2 | SERDES.Q0CH0_FCLSMEN |
| TCELL15:IMUX_D3 | SERDES.Q0CH1_FCLSMEN |
| TCELL15:IMUX_D4 | SERDES.Q0CH2_FCLSMEN |
| TCELL15:IMUX_D5 | SERDES.Q0CH3_FCLSMEN |
| TCELL15:IMUX_LSR0 | SERDES.Q0CH2_FCRRST |
| TCELL15:IMUX_LSR1 | SERDES.Q0CH3_FCRRST |
| TCELL15:IMUX_CLK0_DELAY | SERDES.Q0_FIGRPFBTWCLK1 |
| TCELL15:IMUX_CLK1_DELAY | SERDES.Q0_FIGRPFBTWCLK0 |
| TCELL15:OUT_F0 | SERDES.Q0CH0_FDRX47 |
| TCELL15:OUT_F1 | SERDES.Q0CH0_FDRX46 |
| TCELL15:OUT_F2 | SERDES.Q0CH0_FDRX45 |
| TCELL15:OUT_F3 | SERDES.Q0CH0_FDRX44 |
| TCELL15:OUT_F4 | SERDES.Q0CH0_FDRX43 |
| TCELL15:OUT_F5 | SERDES.Q0CH0_FDRX42 |
| TCELL15:OUT_F6 | SERDES.Q0CH0_FDRX41 |
| TCELL15:OUT_F7 | SERDES.Q0CH0_FDRX40 |
| TCELL15:OUT_Q0 | SERDES.Q0CH0_FDRX39 |
| TCELL15:OUT_Q1 | SERDES.Q0CH0_FDRX38 |
| TCELL15:OUT_Q2 | SERDES.Q0CH0_FDRX37 |
| TCELL15:OUT_Q3 | SERDES.Q0CH0_FDRX36 |
| TCELL15:OUT_Q4 | SERDES.Q0CH0_FDRX35 |
| TCELL15:OUT_Q5 | SERDES.Q0CH0_FDRX34 |
| TCELL15:OUT_Q6 | SERDES.Q0CH0_FDRX33 |
| TCELL15:OUT_Q7 | SERDES.Q0CH0_FDRX32 |
| TCELL16:IMUX_A0 | SERDES.Q0CH0_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A1 | SERDES.Q0CH1_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A2 | SERDES.Q0CH2_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A3 | SERDES.Q0CH3_FCCDRFORCEDLOCK |
| TCELL16:IMUX_A4 | SERDES.Q0CH0_FCPLLLOL |
| TCELL16:IMUX_A5 | SERDES.Q0CH1_FCPLLLOL |
| TCELL16:IMUX_B0 | SERDES.Q0CH2_FCPLLLOL |
| TCELL16:IMUX_B1 | SERDES.Q0CH3_FCPLLLOL |
| TCELL16:IMUX_B2 | SERDES.Q0CH0_FDLDRTX |
| TCELL16:IMUX_B3 | SERDES.Q0CH1_FDLDRTX |
| TCELL16:IMUX_B4 | SERDES.Q0CH2_FDLDRTX |
| TCELL16:IMUX_B5 | SERDES.Q0CH3_FDLDRTX |
| TCELL16:IMUX_C0 | SERDES.Q0CH0_FCTXMARGIN2 |
| TCELL16:IMUX_C1 | SERDES.Q0CH0_FCTXMARGIN1 |
| TCELL16:IMUX_C2 | SERDES.Q0CH0_FCTXMARGIN0 |
| TCELL16:IMUX_C3 | SERDES.Q0CH1_FCTXMARGIN2 |
| TCELL16:IMUX_C4 | SERDES.Q0CH1_FCTXMARGIN1 |
| TCELL16:IMUX_C5 | SERDES.Q0CH1_FCTXMARGIN0 |
| TCELL16:IMUX_D0 | SERDES.Q0CH2_FCTXMARGIN2 |
| TCELL16:IMUX_D1 | SERDES.Q0CH2_FCTXMARGIN1 |
| TCELL16:IMUX_D2 | SERDES.Q0CH2_FCTXMARGIN0 |
| TCELL16:IMUX_D3 | SERDES.Q0CH3_FCTXMARGIN2 |
| TCELL16:IMUX_D4 | SERDES.Q0CH3_FCTXMARGIN1 |
| TCELL16:IMUX_D5 | SERDES.Q0CH3_FCTXMARGIN0 |
| TCELL16:IMUX_LSR0 | SERDES.Q0CH0_FCTRST |
| TCELL16:IMUX_LSR1 | SERDES.Q0CH1_FCTRST |
| TCELL16:IMUX_CLK0_DELAY | SERDES.Q0_FISYNCCLK |
| TCELL16:IMUX_CLK1_DELAY | SERDES.Q0_FIRXTESTCLK |
| TCELL16:OUT_F0 | SERDES.Q0CH0_FDRX31 |
| TCELL16:OUT_F1 | SERDES.Q0CH0_FDRX30 |
| TCELL16:OUT_F2 | SERDES.Q0CH0_FDRX29 |
| TCELL16:OUT_F3 | SERDES.Q0CH0_FDRX28 |
| TCELL16:OUT_F4 | SERDES.Q0CH0_FDRX27 |
| TCELL16:OUT_F5 | SERDES.Q0CH0_FDRX26 |
| TCELL16:OUT_F6 | SERDES.Q0CH0_FDRX25 |
| TCELL16:OUT_F7 | SERDES.Q0CH0_FDRX24 |
| TCELL16:OUT_Q0 | SERDES.Q0CH0_FDRX23 |
| TCELL16:OUT_Q1 | SERDES.Q0CH0_FDRX22 |
| TCELL16:OUT_Q2 | SERDES.Q0CH0_FDRX21 |
| TCELL16:OUT_Q3 | SERDES.Q0CH0_FDRX20 |
| TCELL16:OUT_Q4 | SERDES.Q0CH0_FDRX19 |
| TCELL16:OUT_Q5 | SERDES.Q0CH0_FDRX18 |
| TCELL16:OUT_Q6 | SERDES.Q0CH0_FDRX17 |
| TCELL16:OUT_Q7 | SERDES.Q0CH0_FDRX16 |
| TCELL17:IMUX_CLK1_DELAY | SERDES.Q0_FITXTESTCLK |
| TCELL17:OUT_F0 | SERDES.Q0CH0_FDRX15 |
| TCELL17:OUT_F1 | SERDES.Q0CH0_FDRX14 |
| TCELL17:OUT_F2 | SERDES.Q0CH0_FDRX13 |
| TCELL17:OUT_F3 | SERDES.Q0CH0_FDRX12 |
| TCELL17:OUT_F4 | SERDES.Q0CH0_FDRX11 |
| TCELL17:OUT_F5 | SERDES.Q0CH0_FDRX10 |
| TCELL17:OUT_F6 | SERDES.Q0CH0_FDRX9 |
| TCELL17:OUT_F7 | SERDES.Q0CH0_FDRX8 |
| TCELL17:OUT_Q0 | SERDES.Q0CH0_FDRX7 |
| TCELL17:OUT_Q1 | SERDES.Q0CH0_FDRX6 |
| TCELL17:OUT_Q2 | SERDES.Q0CH0_FDRX5 |
| TCELL17:OUT_Q3 | SERDES.Q0CH0_FDRX4 |
| TCELL17:OUT_Q4 | SERDES.Q0CH0_FDRX3 |
| TCELL17:OUT_Q5 | SERDES.Q0CH0_FDRX2 |
| TCELL17:OUT_Q6 | SERDES.Q0CH0_FDRX1 |
| TCELL17:OUT_Q7 | SERDES.Q0CH0_FDRX0 |
| TCELL18:OUT_F0 | SERDES.Q0P_SCANO20 |
| TCELL18:OUT_F1 | SERDES.Q0P_HALTGTREQTPHPRESENT |
| TCELL18:OUT_F2 | SERDES.Q0P_HALTGTWDATVLD |
| TCELL18:OUT_F3 | SERDES.Q0P_HALTGTWEOP |
| TCELL18:OUT_F4 | SERDES.Q0P_HALTGTCOMPRDY |
| TCELL18:OUT_F5 | SERDES.Q0P_HALTGTREQDES19 |
| TCELL18:OUT_F6 | SERDES.Q0P_HALTGTREQDES18 |
| TCELL18:OUT_F7 | SERDES.Q0P_HALTGTREQDES17 |
| TCELL18:OUT_Q0 | SERDES.Q0P_HALTGTREQDES14 |
| TCELL18:OUT_Q1 | SERDES.Q0P_HALTGTREQDES13 |
| TCELL18:OUT_Q2 | SERDES.Q0P_HALTGTREQDES12 |
| TCELL18:OUT_Q3 | SERDES.Q0P_HALTGTREQDES11 |
| TCELL18:OUT_Q4 | SERDES.Q0P_HALTGTREQDES10 |
| TCELL18:OUT_Q5 | SERDES.Q0P_HALTGTREQDES15 |
| TCELL18:OUT_Q6 | SERDES.Q0P_HALTGTREQDES8 |
| TCELL18:OUT_Q7 | SERDES.Q0P_HALTGTREQDES7 |
| TCELL19:OUT_F0 | SERDES.Q0P_HALTGTREQDES6 |
| TCELL19:OUT_F1 | SERDES.Q0P_HALTGTREQDES5 |
| TCELL19:OUT_F2 | SERDES.Q0P_HALTGTREQDES4 |
| TCELL19:OUT_F3 | SERDES.Q0P_HALTGTREQDES3 |
| TCELL19:OUT_F4 | SERDES.Q0P_HALTGTREQDES2 |
| TCELL19:OUT_F5 | SERDES.Q0P_HALTGTREQDES1 |
| TCELL19:OUT_Q0 | SERDES.Q0P_HALTGTREQDES0 |
| TCELL19:OUT_Q1 | SERDES.Q0P_HALTGTREQDES16 |
| TCELL19:OUT_Q2 | SERDES.Q0P_HALTSTREQATTR2 |
| TCELL19:OUT_Q3 | SERDES.Q0P_HALTSTREQATTR1 |
| TCELL19:OUT_Q4 | SERDES.Q0P_HALTSTREQATTR0 |
| TCELL19:OUT_Q5 | SERDES.Q0P_HALTGTREQMBA5 |
| TCELL20:OUT_F0 | SERDES.Q0P_HALTGTREQMBA4 |
| TCELL20:OUT_F1 | SERDES.Q0P_HALTGTREQMBA3 |
| TCELL20:OUT_F2 | SERDES.Q0P_HALTGTREQMBA2 |
| TCELL20:OUT_F3 | SERDES.Q0P_HALTGTREQMBA1 |
| TCELL20:OUT_F4 | SERDES.Q0P_HALTGTREQMBA0 |
| TCELL20:OUT_F5 | SERDES.Q0P_HALTGTREQTPHTYPE1 |
| TCELL20:OUT_F6 | SERDES.Q0P_HALTGTREQTPHTYPE0 |
| TCELL20:OUT_F7 | SERDES.Q0P_HALTGTREQTPHSTTAG7 |
| TCELL20:OUT_Q0 | SERDES.Q0P_HALTGTREQTPHSTTAG6 |
| TCELL20:OUT_Q1 | SERDES.Q0P_HALTGTREQTPHSTTAG5 |
| TCELL20:OUT_Q2 | SERDES.Q0P_HALTGTREQTPHSTTAG4 |
| TCELL20:OUT_Q3 | SERDES.Q0P_HALTGTREQTPHSTTAG3 |
| TCELL20:OUT_Q4 | SERDES.Q0P_HALTGTREQTPHSTTAG2 |
| TCELL20:OUT_Q5 | SERDES.Q0P_HALTGTREQTPHSTTAG1 |
| TCELL20:OUT_Q6 | SERDES.Q0P_HALTGTREQTPHSTTAG0 |
| TCELL20:OUT_Q7 | SERDES.Q0P_HALTGTWBVLD7 |
| TCELL21:OUT_F0 | SERDES.Q0P_HALTGTWBVLD6 |
| TCELL21:OUT_F1 | SERDES.Q0P_HALTGTWBVLD5 |
| TCELL21:OUT_F2 | SERDES.Q0P_HALTGTWBVLD4 |
| TCELL21:OUT_F3 | SERDES.Q0P_HALTGTWBVLD3 |
| TCELL21:OUT_F4 | SERDES.Q0P_HALTGTWBVLD2 |
| TCELL21:OUT_F5 | SERDES.Q0P_HALTGTWBVLD1 |
| TCELL21:OUT_F6 | SERDES.Q0P_HALTGTWBVLD0 |
| TCELL21:OUT_F7 | SERDES.Q0P_SCANO11 |
| TCELL21:OUT_Q0 | SERDES.Q0P_HALTGTREQDES9 |
| TCELL21:OUT_Q1 | SERDES.Q0P_SCANO2 |
| TCELL21:OUT_Q2 | SERDES.Q0P_SCANO21 |
| TCELL21:OUT_Q3 | SERDES.Q0P_HALTGTREQDES60 |
| TCELL21:OUT_Q4 | SERDES.Q0P_HALTGTREQDES81 |
| TCELL21:OUT_Q5 | SERDES.Q0P_HALTGTREQDES58 |
| TCELL21:OUT_Q6 | SERDES.Q0P_SCANO18 |
| TCELL21:OUT_Q7 | SERDES.Q0P_HALTGTREQDES91 |
| TCELL22:OUT_F0 | SERDES.Q0P_HALTGTREQ |
| TCELL22:OUT_F1 | SERDES.Q0P_SCANO1 |
| TCELL22:OUT_F2 | SERDES.Q0P_INTCO |
| TCELL22:OUT_F3 | SERDES.Q0P_HALTGTREQDES126 |
| TCELL22:OUT_F4 | SERDES.Q0P_HALTGTREQDES76 |
| TCELL22:OUT_F5 | SERDES.Q0P_HALTGTREQDES35 |
| TCELL22:OUT_F6 | SERDES.Q0P_INTDO |
| TCELL22:OUT_F7 | SERDES.Q0P_HALTGTREQDES120 |
| TCELL22:OUT_Q0 | SERDES.Q0P_HALTGTREQDES103 |
| TCELL22:OUT_Q1 | SERDES.Q0P_HALTGTREQDES97 |
| TCELL22:OUT_Q2 | SERDES.Q0P_HALTGTREQDES57 |
| TCELL22:OUT_Q3 | SERDES.Q0P_HALTGTREQDES90 |
| TCELL22:OUT_Q4 | SERDES.Q0P_HALTGTREQDES105 |
| TCELL22:OUT_Q5 | SERDES.Q0P_HALTGTREQDES61 |
| TCELL22:OUT_Q6 | SERDES.Q0P_HALTGTREQDES68 |
| TCELL22:OUT_Q7 | SERDES.Q0P_HALTGTREQDES44 |
| TCELL23:OUT_F0 | SERDES.Q0P_HALTGTREQDES52 |
| TCELL23:OUT_F1 | SERDES.Q0P_HALTGTREQDES104 |
| TCELL23:OUT_F2 | SERDES.Q0P_HALTGTREQDES62 |
| TCELL23:OUT_F3 | SERDES.Q0P_HALTGTREQDES89 |
| TCELL23:OUT_F4 | SERDES.Q0P_HALTGTREQDES54 |
| TCELL23:OUT_F5 | SERDES.Q0P_HALTGTREQDES124 |
| TCELL23:OUT_F6 | SERDES.Q0P_HALTGTREQDES47 |
| TCELL23:OUT_F7 | SERDES.Q0P_HALTGTREQDES77 |
| TCELL23:OUT_Q0 | SERDES.Q0P_HALTGTREQDES102 |
| TCELL23:OUT_Q1 | SERDES.Q0P_INTAO |
| TCELL23:OUT_Q2 | SERDES.Q0P_HALTGTREQDES41 |
| TCELL23:OUT_Q3 | SERDES.Q0P_HALTGTREQDES31 |
| TCELL23:OUT_Q4 | SERDES.Q0P_HALTGTREQDES127 |
| TCELL23:OUT_Q5 | SERDES.Q0P_INTBO |
| TCELL23:OUT_Q6 | SERDES.Q0P_HALTGTREQDES21 |
| TCELL23:OUT_Q7 | SERDES.Q0P_HALTGTREQDES23 |
| TCELL24:OUT_F0 | SERDES.Q0P_HALTGTREQDES30 |
| TCELL24:OUT_F1 | SERDES.Q0P_HALTGTREQDES33 |
| TCELL24:OUT_F2 | SERDES.Q0P_HALTGTREQDES24 |
| TCELL24:OUT_F3 | SERDES.Q0P_HALTGTREQDES25 |
| TCELL24:OUT_F4 | SERDES.Q0P_HALTGTREQDES34 |
| TCELL24:OUT_F5 | SERDES.Q0P_HALTGTREQDES51 |
| TCELL24:OUT_F6 | SERDES.Q0P_HALTGTREQDES22 |
| TCELL24:OUT_F7 | SERDES.Q0P_HALTGTREQDES26 |
| TCELL24:OUT_Q0 | SERDES.Q0P_HALTGTREQDES32 |
| TCELL24:OUT_Q1 | SERDES.Q0P_HALTGTREQDES43 |
| TCELL24:OUT_Q2 | SERDES.Q0P_HALTGTREQDES48 |
| TCELL24:OUT_Q3 | SERDES.Q0P_HALTGTREQDES49 |
| TCELL24:OUT_Q4 | SERDES.Q0P_HALTGTREQDES111 |
| TCELL24:OUT_Q5 | SERDES.Q0P_HALTGTREQDES55 |
| TCELL24:OUT_Q6 | SERDES.Q0P_HALTGTREQDES66 |
| TCELL24:OUT_Q7 | SERDES.Q0P_HALTGTREQDES93 |
| TCELL29:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES9 |
| TCELL29:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES10 |
| TCELL29:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES11 |
| TCELL29:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES13 |
| TCELL29:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES14 |
| TCELL29:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES16 |
| TCELL29:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES17 |
| TCELL29:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES22 |
| TCELL29:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES23 |
| TCELL29:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES24 |
| TCELL29:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES25 |
| TCELL29:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES26 |
| TCELL29:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES27 |
| TCELL29:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES28 |
| TCELL29:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES29 |
| TCELL29:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES30 |
| TCELL29:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES31 |
| TCELL29:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES32 |
| TCELL29:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES33 |
| TCELL29:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES59 |
| TCELL29:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES61 |
| TCELL29:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES62 |
| TCELL29:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES63 |
| TCELL29:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES127 |
| TCELL29:IMUX_LSR0 | SERDES.Q0P_MBISTMODE |
| TCELL29:IMUX_LSR1 | SERDES.Q0P_SCANRSTN |
| TCELL29:IMUX_CLK0_DELAY | SERDES.Q0P_SCANCLK |
| TCELL29:IMUX_CLK1_DELAY | SERDES.Q0P_MBISTCLK |
| TCELL29:IMUX_CE0 | SERDES.Q0P_SCANI19 |
| TCELL29:IMUX_CE1 | SERDES.Q0P_SCANI9 |
| TCELL29:IMUX_CE2 | SERDES.Q0P_SCANI10 |
| TCELL29:IMUX_CE3 | SERDES.Q0P_SCANI20 |
| TCELL29:OUT_F0 | SERDES.Q0P_HALTGTREQDES20 |
| TCELL29:OUT_F1 | SERDES.Q0P_HALTGTREQDES96 |
| TCELL29:OUT_F2 | SERDES.Q0P_HALTGTREQDES95 |
| TCELL29:OUT_F3 | SERDES.Q0P_HALTGTREQDES125 |
| TCELL29:OUT_F4 | SERDES.Q0P_HALTGTREQDES101 |
| TCELL29:OUT_F5 | SERDES.Q0P_HALTGTREQDES99 |
| TCELL29:OUT_F6 | SERDES.Q0P_HALTGTREQDES80 |
| TCELL29:OUT_F7 | SERDES.Q0P_HALTGTREQDES56 |
| TCELL29:OUT_Q0 | SERDES.Q0P_HALTGTREQDES69 |
| TCELL29:OUT_Q1 | SERDES.Q0P_HALTGTREQDES78 |
| TCELL29:OUT_Q2 | SERDES.Q0P_HALTGTREQDES110 |
| TCELL29:OUT_Q3 | SERDES.Q0P_HALTGTREQDES84 |
| TCELL29:OUT_Q4 | SERDES.Q0P_HALTGTREQDES73 |
| TCELL29:OUT_Q5 | SERDES.Q0P_HALTGTREQDES70 |
| TCELL29:OUT_Q6 | SERDES.Q0P_HALTGTREQDES106 |
| TCELL29:OUT_Q7 | SERDES.Q0P_HALTGTREQDES87 |
| TCELL30:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES64 |
| TCELL30:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES65 |
| TCELL30:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES66 |
| TCELL30:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES67 |
| TCELL30:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES69 |
| TCELL30:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES71 |
| TCELL30:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES72 |
| TCELL30:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES73 |
| TCELL30:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES74 |
| TCELL30:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES77 |
| TCELL30:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES78 |
| TCELL30:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES79 |
| TCELL30:IMUX_C0 | SERDES.Q0P_HALTGTCLNTCOMPIDEN |
| TCELL30:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES121 |
| TCELL30:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES80 |
| TCELL30:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES81 |
| TCELL30:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES102 |
| TCELL30:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES95 |
| TCELL30:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES94 |
| TCELL30:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES99 |
| TCELL30:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES103 |
| TCELL30:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES125 |
| TCELL30:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES96 |
| TCELL30:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES126 |
| TCELL30:IMUX_LSR0 | SERDES.Q0P_SCANMODE |
| TCELL30:IMUX_LSR1 | SERDES.Q0P_MBISTRSTN |
| TCELL30:IMUX_CE0 | SERDES.Q0P_SCANI24 |
| TCELL30:IMUX_CE1 | SERDES.Q0P_SCANI0 |
| TCELL30:IMUX_CE2 | SERDES.Q0P_SCANI11 |
| TCELL30:IMUX_CE3 | SERDES.Q0P_SCANI17 |
| TCELL30:OUT_F0 | SERDES.Q0P_HALTGTREQDES82 |
| TCELL30:OUT_F1 | SERDES.Q0P_HALTGTREQDES75 |
| TCELL30:OUT_F2 | SERDES.Q0P_HALTGTREQDES109 |
| TCELL30:OUT_F3 | SERDES.Q0P_HALTGTREQDES85 |
| TCELL30:OUT_F4 | SERDES.Q0P_HALTGTREQDES74 |
| TCELL30:OUT_F5 | SERDES.Q0P_HALTGTREQDES71 |
| TCELL30:OUT_F6 | SERDES.Q0P_HALTGTREQDES98 |
| TCELL30:OUT_F7 | SERDES.Q0P_HALTGTREQDES83 |
| TCELL30:OUT_Q0 | SERDES.Q0P_HALTGTREQDES79 |
| TCELL30:OUT_Q1 | SERDES.Q0P_HALTGTREQDES121 |
| TCELL30:OUT_Q2 | SERDES.Q0P_HALTGTREQDES67 |
| TCELL30:OUT_Q3 | SERDES.Q0P_HALTGTREQDES100 |
| TCELL30:OUT_Q4 | SERDES.Q0P_HALTGTREQDES65 |
| TCELL30:OUT_Q5 | SERDES.Q0P_HALTGTREQDES88 |
| TCELL30:OUT_Q6 | SERDES.Q0P_HALTGTREQDES72 |
| TCELL30:OUT_Q7 | SERDES.Q0P_HALTGTREQDES94 |
| TCELL31:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES101 |
| TCELL31:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES86 |
| TCELL31:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES85 |
| TCELL31:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES90 |
| TCELL31:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES92 |
| TCELL31:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES100 |
| TCELL31:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES98 |
| TCELL31:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES122 |
| TCELL31:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES108 |
| TCELL31:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES123 |
| TCELL31:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES124 |
| TCELL31:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES118 |
| TCELL31:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES116 |
| TCELL31:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES115 |
| TCELL31:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES93 |
| TCELL31:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES104 |
| TCELL31:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES84 |
| TCELL31:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES105 |
| TCELL31:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES83 |
| TCELL31:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES107 |
| TCELL31:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES120 |
| TCELL31:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES89 |
| TCELL31:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES87 |
| TCELL31:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES91 |
| TCELL31:IMUX_LSR0 | SERDES.Q0P_RSTN |
| TCELL31:IMUX_LSR1 | SERDES.Q0P_SCANENA |
| TCELL31:IMUX_CE0 | SERDES.Q0P_SCANI8 |
| TCELL31:IMUX_CE1 | SERDES.Q0P_SCANI12 |
| TCELL31:IMUX_CE2 | SERDES.Q0P_SCANI18 |
| TCELL31:IMUX_CE3 | SERDES.Q0P_SCANI7 |
| TCELL31:OUT_F0 | SERDES.Q0P_HALTGTREQDES64 |
| TCELL31:OUT_F1 | SERDES.Q0P_HALTGTREQDES63 |
| TCELL31:OUT_F2 | SERDES.Q0P_HALTGTREQDES86 |
| TCELL31:OUT_F3 | SERDES.Q0P_HALTGTREQDES92 |
| TCELL31:OUT_F4 | SERDES.Q0P_HALTGTREQDES53 |
| TCELL31:OUT_F5 | SERDES.Q0P_HALTGTREQDES50 |
| TCELL31:OUT_F6 | SERDES.Q0P_HALTGTREQDES28 |
| TCELL31:OUT_F7 | SERDES.Q0P_HALTGTREQDES29 |
| TCELL31:OUT_Q0 | SERDES.Q0P_HALTGTREQDES123 |
| TCELL31:OUT_Q1 | SERDES.Q0P_HALTGTREQDES59 |
| TCELL31:OUT_Q2 | SERDES.Q0P_HALTGTREQDES46 |
| TCELL31:OUT_Q3 | SERDES.Q0P_HALTGTREQDES45 |
| TCELL31:OUT_Q4 | SERDES.Q0P_HALTGTREQDES27 |
| TCELL31:OUT_Q5 | SERDES.Q0P_HALTGTREQDES122 |
| TCELL31:OUT_Q6 | SERDES.Q0P_HALTGTREQDES42 |
| TCELL31:OUT_Q7 | SERDES.Q0P_SCANO22 |
| TCELL32:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES113 |
| TCELL32:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES114 |
| TCELL32:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES88 |
| TCELL32:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES117 |
| TCELL32:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES97 |
| TCELL32:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES112 |
| TCELL32:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES82 |
| TCELL32:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES76 |
| TCELL32:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES109 |
| TCELL32:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES111 |
| TCELL32:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES75 |
| TCELL32:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES110 |
| TCELL32:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES106 |
| TCELL32:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES70 |
| TCELL32:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES60 |
| TCELL32:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES58 |
| TCELL32:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES57 |
| TCELL32:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES56 |
| TCELL32:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES55 |
| TCELL32:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES54 |
| TCELL32:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES53 |
| TCELL32:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES52 |
| TCELL32:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES51 |
| TCELL32:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES50 |
| TCELL32:IMUX_LSR0 | SERDES.Q0P_HOTRSTIN |
| TCELL32:IMUX_CE0 | SERDES.Q0P_SCANI6 |
| TCELL32:IMUX_CE1 | SERDES.Q0P_SCANI26 |
| TCELL32:IMUX_CE2 | SERDES.Q0P_SCANI25 |
| TCELL32:IMUX_CE3 | SERDES.Q0P_SCANI2 |
| TCELL32:OUT_F0 | SERDES.Q0P_HALMSTWRDY |
| TCELL32:OUT_F1 | SERDES.Q0P_HALTGTREQDES40 |
| TCELL32:OUT_F2 | SERDES.Q0P_SCANO14 |
| TCELL32:OUT_F3 | SERDES.Q0P_HALTGTREQDES36 |
| TCELL32:OUT_F4 | SERDES.Q0P_HALTGTREQDES38 |
| TCELL32:OUT_F5 | SERDES.Q0P_PWRSTATECHNGINT |
| TCELL32:OUT_F6 | SERDES.Q0P_HALTGTREQDES37 |
| TCELL32:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES116 |
| TCELL32:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES115 |
| TCELL32:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES117 |
| TCELL32:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES114 |
| TCELL32:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES113 |
| TCELL32:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES118 |
| TCELL32:OUT_Q5 | SERDES.Q0P_SCANO19 |
| TCELL32:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES109 |
| TCELL32:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES112 |
| TCELL33:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES49 |
| TCELL33:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES48 |
| TCELL33:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES47 |
| TCELL33:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES46 |
| TCELL33:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES45 |
| TCELL33:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES44 |
| TCELL33:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES43 |
| TCELL33:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES42 |
| TCELL33:IMUX_B2 | SERDES.Q0P_HALTGTCOMPDES41 |
| TCELL33:IMUX_B3 | SERDES.Q0P_HALTGTCOMPDES40 |
| TCELL33:IMUX_B4 | SERDES.Q0P_HALTGTCOMPDES39 |
| TCELL33:IMUX_B5 | SERDES.Q0P_HALTGTCOMPDES38 |
| TCELL33:IMUX_C0 | SERDES.Q0P_HALTGTCOMPDES37 |
| TCELL33:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES36 |
| TCELL33:IMUX_C2 | SERDES.Q0P_HALTGTCOMPDES35 |
| TCELL33:IMUX_C3 | SERDES.Q0P_HALTGTCOMPDES34 |
| TCELL33:IMUX_C4 | SERDES.Q0P_HALTGTCOMPDES21 |
| TCELL33:IMUX_C5 | SERDES.Q0P_HALTGTCOMPDES68 |
| TCELL33:IMUX_D0 | SERDES.Q0P_HALTGTCOMPDES20 |
| TCELL33:IMUX_D1 | SERDES.Q0P_HALTGTCOMPDES19 |
| TCELL33:IMUX_D2 | SERDES.Q0P_HALTGTCOMPDES18 |
| TCELL33:IMUX_D3 | SERDES.Q0P_HALTGTCOMPDES15 |
| TCELL33:IMUX_D4 | SERDES.Q0P_HALTGTCOMPDES12 |
| TCELL33:IMUX_D5 | SERDES.Q0P_HALTGTCOMPDES8 |
| TCELL33:IMUX_CE0 | SERDES.Q0P_SCANI16 |
| TCELL33:IMUX_CE1 | SERDES.Q0P_SCANI14 |
| TCELL33:IMUX_CE2 | SERDES.Q0P_SCANI21 |
| TCELL33:IMUX_CE3 | SERDES.Q0P_SCANI1 |
| TCELL33:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES108 |
| TCELL33:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES110 |
| TCELL33:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES107 |
| TCELL33:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES126 |
| TCELL33:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES125 |
| TCELL33:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES111 |
| TCELL33:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES127 |
| TCELL33:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES119 |
| TCELL33:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES79 |
| TCELL33:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES104 |
| TCELL33:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES102 |
| TCELL33:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES101 |
| TCELL33:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES103 |
| TCELL33:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES76 |
| TCELL33:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES67 |
| TCELL33:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES72 |
| TCELL34:IMUX_A0 | SERDES.Q0P_HALTGTCOMPDES7 |
| TCELL34:IMUX_A1 | SERDES.Q0P_HALTGTCOMPDES6 |
| TCELL34:IMUX_A2 | SERDES.Q0P_HALTGTCOMPDES5 |
| TCELL34:IMUX_A3 | SERDES.Q0P_HALTGTCOMPDES4 |
| TCELL34:IMUX_A4 | SERDES.Q0P_HALTGTCOMPDES3 |
| TCELL34:IMUX_A5 | SERDES.Q0P_HALTGTCOMPDES2 |
| TCELL34:IMUX_B0 | SERDES.Q0P_HALTGTCOMPDES1 |
| TCELL34:IMUX_B1 | SERDES.Q0P_HALTGTCOMPDES0 |
| TCELL34:IMUX_B2 | SERDES.Q0P_HALTGTCOMPBVLD7 |
| TCELL34:IMUX_B3 | SERDES.Q0P_HALTGTCOMPBVLD6 |
| TCELL34:IMUX_B4 | SERDES.Q0P_HALTGTCOMPBVLD5 |
| TCELL34:IMUX_B5 | SERDES.Q0P_HALTGTCOMPBVLD4 |
| TCELL34:IMUX_C0 | SERDES.Q0P_HALTGTCOMPBVLD3 |
| TCELL34:IMUX_C1 | SERDES.Q0P_HALTGTCOMPBVLD2 |
| TCELL34:IMUX_C2 | SERDES.Q0P_HALTGTCOMPBVLD1 |
| TCELL34:IMUX_C3 | SERDES.Q0P_HALTGTCOMPBVLD0 |
| TCELL34:IMUX_C4 | SERDES.Q0P_HALTGTCLNTCOMPID15 |
| TCELL34:IMUX_C5 | SERDES.Q0P_HALTGTCLNTCOMPID14 |
| TCELL34:IMUX_D0 | SERDES.Q0P_HALTGTCLNTCOMPID13 |
| TCELL34:IMUX_D1 | SERDES.Q0P_HALTGTCLNTCOMPID12 |
| TCELL34:IMUX_D2 | SERDES.Q0P_HALTGTCLNTCOMPID11 |
| TCELL34:IMUX_D3 | SERDES.Q0P_HALTGTCLNTCOMPID10 |
| TCELL34:IMUX_D4 | SERDES.Q0P_HALTGTCLNTCOMPID9 |
| TCELL34:IMUX_D5 | SERDES.Q0P_HALTGTCLNTCOMPID8 |
| TCELL34:IMUX_CE0 | SERDES.Q0P_SCANI13 |
| TCELL34:IMUX_CE1 | SERDES.Q0P_SCANI3 |
| TCELL34:IMUX_CE2 | SERDES.Q0P_SCANI15 |
| TCELL34:IMUX_CE3 | SERDES.Q0P_SCANI23 |
| TCELL34:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES75 |
| TCELL34:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES105 |
| TCELL34:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES70 |
| TCELL34:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES74 |
| TCELL34:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES106 |
| TCELL34:OUT_F5 | SERDES.Q0P_SCANO8 |
| TCELL34:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES73 |
| TCELL34:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES71 |
| TCELL34:OUT_Q0 | SERDES.Q0P_HALTGTREQDES39 |
| TCELL34:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES68 |
| TCELL34:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES91 |
| TCELL34:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES93 |
| TCELL34:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES66 |
| TCELL34:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES90 |
| TCELL34:OUT_Q6 | SERDES.Q0P_SCANO5 |
| TCELL34:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES64 |
| TCELL35:IMUX_A0 | SERDES.Q0P_HALTGTCLNTCOMPID7 |
| TCELL35:IMUX_A1 | SERDES.Q0P_HALTGTCLNTCOMPID6 |
| TCELL35:IMUX_A2 | SERDES.Q0P_HALTGTCLNTCOMPID5 |
| TCELL35:IMUX_A3 | SERDES.Q0P_HALTGTCLNTCOMPID4 |
| TCELL35:IMUX_A4 | SERDES.Q0P_HALTGTCLNTCOMPID3 |
| TCELL35:IMUX_A5 | SERDES.Q0P_HALTGTCLNTCOMPID2 |
| TCELL35:IMUX_B0 | SERDES.Q0P_HALTGTCLNTCOMPID1 |
| TCELL35:IMUX_B1 | SERDES.Q0P_HALTGTCLNTCOMPID0 |
| TCELL35:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES106 |
| TCELL35:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES105 |
| TCELL35:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES104 |
| TCELL35:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES98 |
| TCELL35:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES97 |
| TCELL35:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES96 |
| TCELL35:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES94 |
| TCELL35:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES93 |
| TCELL35:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES92 |
| TCELL35:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES91 |
| TCELL35:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES90 |
| TCELL35:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES89 |
| TCELL35:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES88 |
| TCELL35:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES87 |
| TCELL35:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES85 |
| TCELL35:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES121 |
| TCELL35:IMUX_CE0 | SERDES.Q0P_SCANI22 |
| TCELL35:IMUX_CE1 | SERDES.Q0P_SCANI4 |
| TCELL35:IMUX_CE2 | SERDES.Q0P_SCANI5 |
| TCELL35:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES94 |
| TCELL35:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES92 |
| TCELL35:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES69 |
| TCELL35:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES65 |
| TCELL35:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES95 |
| TCELL35:OUT_F5 | SERDES.Q0P_MSIVECCNT1 |
| TCELL35:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES89 |
| TCELL35:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES88 |
| TCELL35:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES77 |
| TCELL35:OUT_Q1 | SERDES.Q0P_MSIVECCNT2 |
| TCELL35:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES78 |
| TCELL35:OUT_Q3 | SERDES.Q0P_MSIVECCNT0 |
| TCELL35:OUT_Q4 | SERDES.Q0P_SCANO7 |
| TCELL35:OUT_Q5 | SERDES.Q0P_INTACK |
| TCELL35:OUT_Q6 | SERDES.Q0P_MSIEN |
| TCELL35:OUT_Q7 | SERDES.Q0P_SCANO9 |
| TCELL36:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES84 |
| TCELL36:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES80 |
| TCELL36:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES79 |
| TCELL36:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES78 |
| TCELL36:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES77 |
| TCELL36:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES76 |
| TCELL36:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES75 |
| TCELL36:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES74 |
| TCELL36:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES99 |
| TCELL36:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES86 |
| TCELL36:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES73 |
| TCELL36:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES72 |
| TCELL36:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES71 |
| TCELL36:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES70 |
| TCELL36:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES69 |
| TCELL36:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES68 |
| TCELL36:OUT_F2 | SERDES.Q0P_HALMSTRBVLD4 |
| TCELL36:OUT_F3 | SERDES.Q0P_HALMSTRBVLD3 |
| TCELL36:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES85 |
| TCELL36:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES120 |
| TCELL36:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES84 |
| TCELL36:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES87 |
| TCELL36:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES86 |
| TCELL36:OUT_Q3 | SERDES.Q0P_HALMSTRBVLD1 |
| TCELL36:OUT_Q4 | SERDES.Q0P_HALMSTRBVLD7 |
| TCELL36:OUT_Q5 | SERDES.Q0P_HALMSTRBVLD6 |
| TCELL36:OUT_Q6 | SERDES.Q0P_HALMSTCOMPVLD |
| TCELL36:OUT_Q7 | SERDES.Q0P_HALMSTCOMPSOP |
| TCELL37:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES82 |
| TCELL37:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES67 |
| TCELL37:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES66 |
| TCELL37:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES65 |
| TCELL37:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES64 |
| TCELL37:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES63 |
| TCELL37:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES62 |
| TCELL37:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES83 |
| TCELL37:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES61 |
| TCELL37:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES60 |
| TCELL37:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES95 |
| TCELL37:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES59 |
| TCELL37:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES58 |
| TCELL37:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES57 |
| TCELL37:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES56 |
| TCELL37:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES55 |
| TCELL37:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES54 |
| TCELL37:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES53 |
| TCELL37:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES52 |
| TCELL37:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES100 |
| TCELL37:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES51 |
| TCELL37:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES50 |
| TCELL37:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES49 |
| TCELL37:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES48 |
| TCELL37:OUT_F0 | SERDES.Q0P_HALMSTRBVLD0 |
| TCELL37:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES0 |
| TCELL37:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES83 |
| TCELL37:OUT_F3 | SERDES.Q0P_HALMSTCOMPEOP |
| TCELL37:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES1 |
| TCELL37:OUT_F5 | SERDES.Q0P_HALMSTRBVLD5 |
| TCELL37:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES80 |
| TCELL37:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES100 |
| TCELL37:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES2 |
| TCELL37:OUT_Q1 | SERDES.Q0P_SCANO6 |
| TCELL37:OUT_Q2 | SERDES.Q0P_HALMSTRBVLD2 |
| TCELL37:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES81 |
| TCELL37:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES99 |
| TCELL37:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES30 |
| TCELL37:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES96 |
| TCELL37:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES38 |
| TCELL38:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES81 |
| TCELL38:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES101 |
| TCELL38:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES47 |
| TCELL38:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES46 |
| TCELL38:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES45 |
| TCELL38:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES44 |
| TCELL38:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES43 |
| TCELL38:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES42 |
| TCELL38:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES41 |
| TCELL38:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES40 |
| TCELL38:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES39 |
| TCELL38:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES38 |
| TCELL38:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES37 |
| TCELL38:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES102 |
| TCELL38:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES103 |
| TCELL38:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES36 |
| TCELL38:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES35 |
| TCELL38:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES34 |
| TCELL38:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES33 |
| TCELL38:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES32 |
| TCELL38:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES31 |
| TCELL38:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES30 |
| TCELL38:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES29 |
| TCELL38:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES28 |
| TCELL38:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES97 |
| TCELL38:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES98 |
| TCELL38:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES82 |
| TCELL38:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES32 |
| TCELL38:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES55 |
| TCELL38:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES37 |
| TCELL38:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES123 |
| TCELL38:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES33 |
| TCELL38:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES11 |
| TCELL38:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES3 |
| TCELL38:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES5 |
| TCELL38:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES34 |
| TCELL38:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES48 |
| TCELL38:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES122 |
| TCELL38:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES4 |
| TCELL38:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES14 |
| TCELL39:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES27 |
| TCELL39:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES26 |
| TCELL39:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES25 |
| TCELL39:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES24 |
| TCELL39:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES23 |
| TCELL39:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES22 |
| TCELL39:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES21 |
| TCELL39:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES20 |
| TCELL39:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES19 |
| TCELL39:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES18 |
| TCELL39:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES17 |
| TCELL39:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES16 |
| TCELL39:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES15 |
| TCELL39:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES14 |
| TCELL39:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES13 |
| TCELL39:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES12 |
| TCELL39:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES6 |
| TCELL39:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES121 |
| TCELL39:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES63 |
| TCELL39:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES60 |
| TCELL39:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES50 |
| TCELL39:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES51 |
| TCELL39:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES59 |
| TCELL39:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES36 |
| TCELL39:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES47 |
| TCELL39:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES35 |
| TCELL39:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES15 |
| TCELL39:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES13 |
| TCELL40:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES11 |
| TCELL40:IMUX_A1 | SERDES.Q0P_HALTGTCAREQDES10 |
| TCELL40:IMUX_A2 | SERDES.Q0P_HALTGTCAREQDES9 |
| TCELL40:IMUX_A3 | SERDES.Q0P_HALTGTCAREQDES8 |
| TCELL40:IMUX_A4 | SERDES.Q0P_HALTGTCAREQDES7 |
| TCELL40:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES6 |
| TCELL40:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES5 |
| TCELL40:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES4 |
| TCELL40:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES3 |
| TCELL40:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES2 |
| TCELL40:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES1 |
| TCELL40:IMUX_B5 | SERDES.Q0P_HALTGTACK |
| TCELL40:IMUX_C0 | SERDES.Q0P_HALTGTWRDY |
| TCELL40:IMUX_C1 | SERDES.Q0P_HALTGTCAREQDES0 |
| TCELL40:IMUX_C2 | SERDES.Q0P_HALMSTREQDES124 |
| TCELL40:IMUX_C3 | SERDES.Q0P_HALMSTREQDES123 |
| TCELL40:IMUX_C4 | SERDES.Q0P_HALMSTREQDES125 |
| TCELL40:IMUX_C5 | SERDES.Q0P_HALMSTREQDES122 |
| TCELL40:IMUX_D0 | SERDES.Q0P_HALMSTREQDES121 |
| TCELL40:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES120 |
| TCELL40:IMUX_D2 | SERDES.Q0P_HALMSTREQDES120 |
| TCELL40:IMUX_D3 | SERDES.Q0P_HALMSTREQDES119 |
| TCELL40:IMUX_D4 | SERDES.Q0P_HALMSTREQDES118 |
| TCELL40:IMUX_D5 | SERDES.Q0P_HALMSTREQDES117 |
| TCELL40:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES31 |
| TCELL40:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES17 |
| TCELL40:OUT_F2 | SERDES.Q0P_MAXREADREQSIZE1 |
| TCELL40:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES53 |
| TCELL40:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES49 |
| TCELL40:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES61 |
| TCELL40:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES46 |
| TCELL40:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES45 |
| TCELL40:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES58 |
| TCELL40:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES40 |
| TCELL40:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES20 |
| TCELL40:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES44 |
| TCELL40:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES8 |
| TCELL40:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES23 |
| TCELL40:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES54 |
| TCELL40:OUT_Q7 | SERDES.Q0P_HALMSTCOMPDES56 |
| TCELL41:IMUX_A0 | SERDES.Q0P_HALMSTREQDES116 |
| TCELL41:IMUX_A1 | SERDES.Q0P_HALMSTREQDES113 |
| TCELL41:IMUX_A2 | SERDES.Q0P_HALMSTREQDES112 |
| TCELL41:IMUX_A3 | SERDES.Q0P_HALMSTREQDES111 |
| TCELL41:IMUX_A4 | SERDES.Q0P_HALMSTREQDES109 |
| TCELL41:IMUX_A5 | SERDES.Q0P_HALMSTREQDES108 |
| TCELL41:IMUX_B0 | SERDES.Q0P_HALMSTREQDES114 |
| TCELL41:IMUX_B1 | SERDES.Q0P_HALMSTREQDES106 |
| TCELL41:IMUX_B2 | SERDES.Q0P_HALMSTREQDES105 |
| TCELL41:IMUX_B3 | SERDES.Q0P_HALMSTREQDES104 |
| TCELL41:IMUX_B4 | SERDES.Q0P_HALMSTREQDES103 |
| TCELL41:IMUX_B5 | SERDES.Q0P_HALMSTREQDES102 |
| TCELL41:IMUX_C0 | SERDES.Q0P_HALMSTREQDES126 |
| TCELL41:IMUX_C1 | SERDES.Q0P_HALMSTREQDES107 |
| TCELL41:IMUX_C2 | SERDES.Q0P_HALMSTREQDES115 |
| TCELL41:IMUX_C3 | SERDES.Q0P_HALMSTREQDES110 |
| TCELL41:IMUX_C4 | SERDES.Q0P_HALMSTREQDES101 |
| TCELL41:IMUX_C5 | SERDES.Q0P_HALMSTREQDES100 |
| TCELL41:IMUX_D0 | SERDES.Q0P_HALMSTREQDES99 |
| TCELL41:IMUX_D1 | SERDES.Q0P_HALMSTREQDES98 |
| TCELL41:IMUX_D2 | SERDES.Q0P_HALMSTREQDES97 |
| TCELL41:IMUX_D3 | SERDES.Q0P_HALMSTREQDES96 |
| TCELL41:IMUX_D4 | SERDES.Q0P_HALMSTREQDES95 |
| TCELL41:IMUX_D5 | SERDES.Q0P_HALMSTREQDES94 |
| TCELL41:OUT_F0 | SERDES.Q0P_HALMSTCOMPDES52 |
| TCELL41:OUT_F1 | SERDES.Q0P_HALMSTCOMPDES9 |
| TCELL41:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES10 |
| TCELL41:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES43 |
| TCELL41:OUT_F4 | SERDES.Q0P_HALMSTCOMPDES7 |
| TCELL41:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES29 |
| TCELL41:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES12 |
| TCELL41:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES41 |
| TCELL41:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES16 |
| TCELL41:OUT_Q1 | SERDES.Q0P_HALMSTCOMPDES62 |
| TCELL41:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES57 |
| TCELL41:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES42 |
| TCELL41:OUT_Q4 | SERDES.Q0P_HALMSTCOMPDES22 |
| TCELL41:OUT_Q5 | SERDES.Q0P_HALMSTCOMPDES19 |
| TCELL41:OUT_Q6 | SERDES.Q0P_HALMSTCOMPDES39 |
| TCELL41:OUT_Q7 | SERDES.Q0P_RCBSTS |
| TCELL42:IMUX_A2 | SERDES.Q0P_HALMSTREQDES93 |
| TCELL42:IMUX_A3 | SERDES.Q0P_HALMSTREQDES92 |
| TCELL42:IMUX_A4 | SERDES.Q0P_HALMSTREQDES91 |
| TCELL42:IMUX_A5 | SERDES.Q0P_HALMSTREQDES90 |
| TCELL42:IMUX_B2 | SERDES.Q0P_HALMSTREQDES89 |
| TCELL42:IMUX_B3 | SERDES.Q0P_HALMSTREQDES88 |
| TCELL42:IMUX_B4 | SERDES.Q0P_HALMSTREQDES87 |
| TCELL42:IMUX_B5 | SERDES.Q0P_HALMSTREQDES85 |
| TCELL42:IMUX_C2 | SERDES.Q0P_HALMSTREQDES84 |
| TCELL42:IMUX_C3 | SERDES.Q0P_HALTGTCOMPERR |
| TCELL42:IMUX_C4 | SERDES.Q0P_HALTGTCOMPVLD |
| TCELL42:IMUX_C5 | SERDES.Q0P_HALTGTCOMPSOP |
| TCELL42:IMUX_D2 | SERDES.Q0P_HALMSTREQDES83 |
| TCELL42:IMUX_D3 | SERDES.Q0P_HALMSTREQDES82 |
| TCELL42:IMUX_D4 | SERDES.Q0P_HALMSTREQDES81 |
| TCELL42:IMUX_D5 | SERDES.Q0P_HALMSTREQDES79 |
| TCELL42:OUT_F2 | SERDES.Q0P_HALMSTCOMPDES28 |
| TCELL42:OUT_F3 | SERDES.Q0P_HALMSTCOMPDES26 |
| TCELL42:OUT_F4 | SERDES.Q0P_MSIXMASK |
| TCELL42:OUT_F5 | SERDES.Q0P_HALMSTCOMPDES27 |
| TCELL42:OUT_F6 | SERDES.Q0P_HALMSTCOMPDES25 |
| TCELL42:OUT_F7 | SERDES.Q0P_HALMSTCOMPDES24 |
| TCELL42:OUT_Q2 | SERDES.Q0P_HALMSTCOMPDES18 |
| TCELL42:OUT_Q3 | SERDES.Q0P_HALMSTCOMPDES21 |
| TCELL42:OUT_Q4 | SERDES.Q0P_FTLERROUT |
| TCELL42:OUT_Q5 | SERDES.Q0P_MAXREADREQSIZE2 |
| TCELL42:OUT_Q6 | SERDES.Q0P_TPHSTMODE2 |
| TCELL42:OUT_Q7 | SERDES.Q0P_FUNCSTS2 |
| TCELL43:IMUX_A0 | SERDES.Q0P_HALTGTCOMPEOP |
| TCELL43:IMUX_A1 | SERDES.Q0P_HALMSTREQDES75 |
| TCELL43:IMUX_A2 | SERDES.Q0P_HALMSTREQDES74 |
| TCELL43:IMUX_A3 | SERDES.Q0P_HALMSTREQDES72 |
| TCELL43:IMUX_A4 | SERDES.Q0P_HALMSTREQDES127 |
| TCELL43:IMUX_A5 | SERDES.Q0P_HALMSTREQ |
| TCELL43:IMUX_B0 | SERDES.Q0P_HALMSTREQDES71 |
| TCELL43:IMUX_B1 | SERDES.Q0P_HALMSTREQDES77 |
| TCELL43:IMUX_B2 | SERDES.Q0P_HALMSTREQDES80 |
| TCELL43:IMUX_B3 | SERDES.Q0P_HALMSTREQDES70 |
| TCELL43:IMUX_B4 | SERDES.Q0P_HALTGTNPREJ |
| TCELL43:IMUX_B5 | SERDES.Q0P_HALMSTREQDES76 |
| TCELL43:IMUX_C0 | SERDES.Q0P_HALMSTREQDES64 |
| TCELL43:IMUX_C1 | SERDES.Q0P_HALMSTREQDES65 |
| TCELL43:IMUX_C2 | SERDES.Q0P_HALMSTREQDES78 |
| TCELL43:IMUX_C3 | SERDES.Q0P_HALMSTREQDES63 |
| TCELL43:IMUX_C4 | SERDES.Q0P_HALMSTREQDES62 |
| TCELL43:IMUX_C5 | SERDES.Q0P_HALMSTREQDES66 |
| TCELL43:IMUX_D0 | SERDES.Q0P_HALMSTREQDES57 |
| TCELL43:IMUX_D1 | SERDES.Q0P_HALMSTREQDES58 |
| TCELL43:IMUX_D2 | SERDES.Q0P_HALMSTREQDES60 |
| TCELL43:IMUX_D3 | SERDES.Q0P_HALMSTREQDES61 |
| TCELL43:IMUX_D4 | SERDES.Q0P_HALMSTREQDES69 |
| TCELL43:IMUX_D5 | SERDES.Q0P_HALMSTREQDES68 |
| TCELL43:OUT_F1 | SERDES.Q0P_FUNCPWRSTATE1 |
| TCELL43:OUT_F2 | SERDES.Q0P_TPHSTMODE0 |
| TCELL43:OUT_F3 | SERDES.Q0P_FUNCPWRSTATE0 |
| TCELL43:OUT_F5 | SERDES.Q0P_CORERROUT |
| TCELL43:OUT_F6 | SERDES.Q0P_FUNCSTS1 |
| TCELL43:OUT_F7 | SERDES.Q0P_NFTLERROUT |
| TCELL43:OUT_Q0 | SERDES.Q0P_FUNCPWRSTATE2 |
| TCELL43:OUT_Q1 | SERDES.Q0P_HALMSTREJ |
| TCELL43:OUT_Q2 | SERDES.Q0P_SCANO10 |
| TCELL43:OUT_Q3 | SERDES.Q0P_FUNCSTS0 |
| TCELL43:OUT_Q4 | SERDES.Q0P_HALMSTACK |
| TCELL43:OUT_Q5 | SERDES.Q0P_MSIXEN |
| TCELL43:OUT_Q6 | SERDES.Q0P_MAXREADREQSIZE0 |
| TCELL43:OUT_Q7 | SERDES.Q0P_FUNCSTS3 |
| TCELL44:IMUX_A0 | SERDES.Q0P_HALMSTREQDES59 |
| TCELL44:IMUX_A1 | SERDES.Q0P_HALMSTREQDES56 |
| TCELL44:IMUX_A2 | SERDES.Q0P_HALMSTREQDES73 |
| TCELL44:IMUX_A3 | SERDES.Q0P_HALMSTREQDES54 |
| TCELL44:IMUX_A4 | SERDES.Q0P_HALMSTREQDES55 |
| TCELL44:IMUX_A5 | SERDES.Q0P_HALMSTREQDES67 |
| TCELL44:IMUX_B0 | SERDES.Q0P_HALMSTREQDES53 |
| TCELL44:IMUX_B1 | SERDES.Q0P_HALMSTREQDES50 |
| TCELL44:IMUX_B2 | SERDES.Q0P_HALMSTREQDES46 |
| TCELL44:IMUX_B3 | SERDES.Q0P_HALMSTREQDES47 |
| TCELL44:IMUX_B4 | SERDES.Q0P_HALMSTREQDES51 |
| TCELL44:IMUX_B5 | SERDES.Q0P_HALMSTREQDES52 |
| TCELL44:IMUX_C0 | SERDES.Q0P_HALMSTREQDES49 |
| TCELL44:IMUX_C1 | SERDES.Q0P_HALMSTREQDES48 |
| TCELL44:IMUX_C2 | SERDES.Q0P_HALMSTREQDES45 |
| TCELL44:IMUX_C3 | SERDES.Q0P_HALMSTREQDES43 |
| TCELL44:IMUX_C4 | SERDES.Q0P_HALMSTREQDES42 |
| TCELL44:IMUX_C5 | SERDES.Q0P_HALMSTREQDES44 |
| TCELL44:IMUX_D0 | SERDES.Q0P_HALMSTREQDES40 |
| TCELL44:IMUX_D1 | SERDES.Q0P_HALMSTREQDES7 |
| TCELL44:IMUX_D2 | SERDES.Q0P_HALMSTREQDES39 |
| TCELL44:IMUX_D3 | SERDES.Q0P_HALMSTREQDES23 |
| TCELL44:IMUX_D4 | SERDES.Q0P_HALMSTREQDES37 |
| TCELL44:IMUX_D5 | SERDES.Q0P_HALMSTREQDES41 |
| TCELL44:OUT_F0 | SERDES.Q0P_TPHSTMODE1 |
| TCELL44:OUT_F1 | SERDES.Q0P_HALMSTTAG2 |
| TCELL44:OUT_F2 | SERDES.Q0P_LCLINT |
| TCELL44:OUT_F3 | SERDES.Q0P_HALMSTTAG1 |
| TCELL44:OUT_F4 | SERDES.Q0P_HALMSTTAG3 |
| TCELL44:OUT_F5 | SERDES.Q0P_HALMSTTAG4 |
| TCELL44:OUT_F6 | SERDES.Q0P_HALMSTTAG0 |
| TCELL44:OUT_F7 | SERDES.Q0P_MSIMSGABRT |
| TCELL44:OUT_Q0 | SERDES.Q0P_TPHREQENABLE |
| TCELL44:OUT_Q1 | SERDES.Q0P_DBGDATOUT5 |
| TCELL44:OUT_Q2 | SERDES.Q0P_MSIMSGSENT |
| TCELL44:OUT_Q3 | SERDES.Q0P_DBGDATOUT7 |
| TCELL44:OUT_Q4 | SERDES.Q0P_DBGDATOUT8 |
| TCELL44:OUT_Q5 | SERDES.Q0P_SCANO12 |
| TCELL44:OUT_Q6 | SERDES.Q0P_DBGDATOUT12 |
| TCELL44:OUT_Q7 | SERDES.Q0P_DBGDATOUT6 |
| TCELL45:IMUX_A0 | SERDES.Q0P_HALMSTREQDES38 |
| TCELL45:IMUX_A1 | SERDES.Q0P_HALMSTREQDES20 |
| TCELL45:IMUX_A2 | SERDES.Q0P_HALMSTREQDES36 |
| TCELL45:IMUX_A3 | SERDES.Q0P_HALMSTREQDES9 |
| TCELL45:IMUX_A4 | SERDES.Q0P_HALMSTREQDES19 |
| TCELL45:IMUX_A5 | SERDES.Q0P_HALMSTWBVLD1 |
| TCELL45:IMUX_B0 | SERDES.Q0P_HALMSTREQDES8 |
| TCELL45:IMUX_B1 | SERDES.Q0P_HALMSTREQDES17 |
| TCELL45:IMUX_B2 | SERDES.Q0P_HALMSTREQDES21 |
| TCELL45:IMUX_B3 | SERDES.Q0P_HALMSTREQDES22 |
| TCELL45:IMUX_B4 | SERDES.Q0P_HALMSTREQDES12 |
| TCELL45:IMUX_B5 | SERDES.Q0P_HALMSTWBVLD2 |
| TCELL45:IMUX_C0 | SERDES.Q0P_HALMSTREQDES34 |
| TCELL45:IMUX_C1 | SERDES.Q0P_HALMSTREQDES1 |
| TCELL45:IMUX_C2 | SERDES.Q0P_HALMSTREQDES10 |
| TCELL45:IMUX_C3 | SERDES.Q0P_HALMSTREQDES11 |
| TCELL45:IMUX_C4 | SERDES.Q0P_HALMSTREQDES16 |
| TCELL45:IMUX_C5 | SERDES.Q0P_HALMSTREQDES35 |
| TCELL45:IMUX_D0 | SERDES.Q0P_HALMSTREQDES6 |
| TCELL45:IMUX_D1 | SERDES.Q0P_HALMSTREQDES5 |
| TCELL45:IMUX_D2 | SERDES.Q0P_HALMSTREQDES18 |
| TCELL45:IMUX_D3 | SERDES.Q0P_HALMSTREQDES4 |
| TCELL45:IMUX_D4 | SERDES.Q0P_HALMSTREQDES3 |
| TCELL45:IMUX_D5 | SERDES.Q0P_HALMSTREQDES2 |
| TCELL45:OUT_F0 | SERDES.Q0P_SCANO4 |
| TCELL45:OUT_F1 | SERDES.Q0P_DBGDATOUT14 |
| TCELL45:OUT_F2 | SERDES.Q0P_DBGDATOUT4 |
| TCELL45:OUT_F3 | SERDES.Q0P_DBGDATOUT9 |
| TCELL45:OUT_F4 | SERDES.Q0P_DBGDATOUT0 |
| TCELL45:OUT_F5 | SERDES.Q0P_DBGDATOUT2 |
| TCELL45:OUT_F6 | SERDES.Q0P_DBGDATOUT13 |
| TCELL45:OUT_F7 | SERDES.Q0P_DBGDATOUT1 |
| TCELL45:OUT_Q0 | SERDES.Q0P_HALMSTCOMPDES124 |
| TCELL45:OUT_Q1 | SERDES.Q0P_DBGDATOUT3 |
| TCELL45:OUT_Q2 | SERDES.Q0P_DBGDATOUT11 |
| TCELL45:OUT_Q3 | SERDES.Q0P_LTSSMSTATE5 |
| TCELL45:OUT_Q4 | SERDES.Q0P_DBGDATOUT10 |
| TCELL45:OUT_Q5 | SERDES.Q0P_DBGDATOUT15 |
| TCELL45:OUT_Q6 | SERDES.Q0P_LNKSTS0 |
| TCELL45:OUT_Q7 | SERDES.Q0P_LTSSMSTATE0 |
| TCELL46:IMUX_A0 | SERDES.Q0P_HALMSTREQDES15 |
| TCELL46:IMUX_A1 | SERDES.Q0P_HALMSTREQDES33 |
| TCELL46:IMUX_A2 | SERDES.Q0P_HALMSTWEOP |
| TCELL46:IMUX_A3 | SERDES.Q0P_HALMSTREQDES32 |
| TCELL46:IMUX_A4 | SERDES.Q0P_HALMSTWBVLD0 |
| TCELL46:IMUX_A5 | SERDES.Q0P_HALMSTWDATVLD |
| TCELL46:IMUX_B0 | SERDES.Q0P_HALMSTREQDES0 |
| TCELL46:IMUX_B1 | SERDES.Q0P_HALMSTREQDES31 |
| TCELL46:IMUX_B2 | SERDES.Q0P_HALMSTREQDES14 |
| TCELL46:IMUX_B3 | SERDES.Q0P_HALMSTREQDES13 |
| TCELL46:IMUX_B4 | SERDES.Q0P_HALMSTWERR |
| TCELL46:IMUX_B5 | SERDES.Q0P_HALMSTWBVLD6 |
| TCELL46:IMUX_C0 | SERDES.Q0P_HALMSTWBVLD7 |
| TCELL46:IMUX_C1 | SERDES.Q0P_HALMSTWBVLD3 |
| TCELL46:IMUX_C2 | SERDES.Q0P_HALMSTWBVLD4 |
| TCELL46:IMUX_C3 | SERDES.Q0P_HALMSTREQDES25 |
| TCELL46:IMUX_C4 | SERDES.Q0P_HALMSTREQDES28 |
| TCELL46:IMUX_C5 | SERDES.Q0P_HALMSTREQDES30 |
| TCELL46:IMUX_D0 | SERDES.Q0P_HALMSTREQDES29 |
| TCELL46:IMUX_D1 | SERDES.Q0P_HALMSTREQDES27 |
| TCELL46:IMUX_D2 | SERDES.Q0P_HALMSTREQDES24 |
| TCELL46:IMUX_D3 | SERDES.Q0P_HALMSTWBVLD5 |
| TCELL46:IMUX_D4 | SERDES.Q0P_HALMSTREQDES26 |
| TCELL46:IMUX_D5 | SERDES.Q0P_INTAI |
| TCELL46:OUT_F0 | SERDES.Q0P_LTSSMSTATE4 |
| TCELL46:OUT_F1 | SERDES.Q0P_LTSSMSTATE1 |
| TCELL46:OUT_F2 | SERDES.Q0P_SCANO3 |
| TCELL46:OUT_F3 | SERDES.Q0P_LTSSMSTATE2 |
| TCELL46:OUT_F4 | SERDES.Q0P_HALMSTRERR |
| TCELL46:OUT_F5 | SERDES.Q0P_SCANO13 |
| TCELL46:OUT_F6 | SERDES.Q0P_LTSSMSTATE3 |
| TCELL46:OUT_F7 | SERDES.Q0P_LNKPWRSTATE3 |
| TCELL46:OUT_Q0 | SERDES.Q0P_SCANO17 |
| TCELL46:OUT_Q1 | SERDES.Q0P_HALTGTREQDES118 |
| TCELL46:OUT_Q2 | SERDES.Q0P_HALTGTREQDES119 |
| TCELL46:OUT_Q3 | SERDES.Q0P_HALTGTREQDES117 |
| TCELL46:OUT_Q4 | SERDES.Q0P_HALTGTREQDES116 |
| TCELL46:OUT_Q5 | SERDES.Q0P_HALTGTREQDES114 |
| TCELL46:OUT_Q6 | SERDES.Q0P_HALTGTREQDES113 |
| TCELL46:OUT_Q7 | SERDES.Q0P_HALTGTREQDES115 |
| TCELL47:IMUX_A0 | SERDES.Q0P_HALMSTREQATTR0 |
| TCELL47:IMUX_A1 | SERDES.Q0P_HALMSTREQATTR1 |
| TCELL47:IMUX_A2 | SERDES.Q0P_HALMSTCOMPRDY |
| TCELL47:IMUX_A3 | SERDES.Q0P_MSIATTRIN2 |
| TCELL47:IMUX_A4 | SERDES.Q0P_HALMSTREQDES86 |
| TCELL47:IMUX_A5 | SERDES.Q0P_HALTGTCAREQDES108 |
| TCELL47:IMUX_B0 | SERDES.Q0P_HALTGTCAREQDES110 |
| TCELL47:IMUX_B1 | SERDES.Q0P_HALTGTCAREQDES112 |
| TCELL47:IMUX_B2 | SERDES.Q0P_HALTGTCAREQDES113 |
| TCELL47:IMUX_B3 | SERDES.Q0P_HALTGTCAREQDES116 |
| TCELL47:IMUX_B4 | SERDES.Q0P_HALTGTCAREQDES118 |
| TCELL47:IMUX_B5 | SERDES.Q0P_HALTGTCAREQDES124 |
| TCELL47:IMUX_C0 | SERDES.Q0P_HALTGTCAREQDES126 |
| TCELL47:IMUX_C1 | SERDES.Q0P_HALTGTCOMPDES119 |
| TCELL47:IMUX_C2 | SERDES.Q0P_HALTGTCAREQDES127 |
| TCELL47:IMUX_C3 | SERDES.Q0P_HALTGTCAREQDES125 |
| TCELL47:IMUX_C4 | SERDES.Q0P_HALTGTCAREQDES123 |
| TCELL47:IMUX_C5 | SERDES.Q0P_HALTGTCAREQDES122 |
| TCELL47:IMUX_D0 | SERDES.Q0P_HALTGTCAREQDES119 |
| TCELL47:IMUX_D1 | SERDES.Q0P_HALTGTCAREQDES117 |
| TCELL47:IMUX_D2 | SERDES.Q0P_HALTGTCAREQDES115 |
| TCELL47:IMUX_D3 | SERDES.Q0P_HALTGTCAREQDES114 |
| TCELL47:IMUX_D4 | SERDES.Q0P_HALTGTCAREQDES111 |
| TCELL47:IMUX_D5 | SERDES.Q0P_HALTGTCAREQDES109 |
| TCELL47:OUT_F0 | SERDES.Q0P_HALTGTREQDES108 |
| TCELL47:OUT_F1 | SERDES.Q0P_HALTGTREQDES112 |
| TCELL47:OUT_F2 | SERDES.Q0P_HALTGTREQDES107 |
| TCELL47:OUT_F3 | SERDES.Q0P_NEGLNKWIDTH0 |
| TCELL47:OUT_F4 | SERDES.Q0P_LNKSTS1 |
| TCELL47:OUT_F5 | SERDES.Q0P_NEGLNKWIDTH1 |
| TCELL47:OUT_F6 | SERDES.Q0P_MAXPYLDSIZE0 |
| TCELL47:OUT_F7 | SERDES.Q0P_LNKPWRSTATE2 |
| TCELL47:OUT_Q0 | SERDES.Q0P_MAXPYLDSIZE2 |
| TCELL47:OUT_Q1 | SERDES.Q0P_LNKDWNRSTOUT |
| TCELL47:OUT_Q2 | SERDES.Q0P_NEGSPEED |
| TCELL47:OUT_Q3 | SERDES.Q0P_LNKPWRSTATE1 |
| TCELL47:OUT_Q4 | SERDES.Q0P_SCANO0 |
| TCELL47:OUT_Q5 | SERDES.Q0P_SCANO16 |
| TCELL47:OUT_Q6 | SERDES.Q0P_SCANO15 |
| TCELL47:OUT_Q7 | SERDES.Q0P_MAXPYLDSIZE1 |
| TCELL48:IMUX_A0 | SERDES.Q0P_HALTGTCAREQDES107 |
| TCELL48:IMUX_A1 | SERDES.Q0P_HALMSTREQATTR2 |
| TCELL48:IMUX_A2 | SERDES.Q0P_MSIXATTRIN2 |
| TCELL48:IMUX_A3 | SERDES.Q0P_CORERRIN |
| TCELL48:IMUX_A4 | SERDES.Q0P_PWRSTATECHNGACK |
| TCELL48:IMUX_A5 | SERDES.Q0P_MSIXMSGDAT10 |
| TCELL48:IMUX_B0 | SERDES.Q0P_MSIXMSGDAT27 |
| TCELL48:IMUX_B1 | SERDES.Q0P_MSIXMSGDAT30 |
| TCELL48:IMUX_B2 | SERDES.Q0P_MSIXMSGDAT28 |
| TCELL48:IMUX_B3 | SERDES.Q0P_MSIXMSGDAT23 |
| TCELL48:IMUX_B4 | SERDES.Q0P_MSIXMSGDAT4 |
| TCELL48:IMUX_B5 | SERDES.Q0P_MSIXMSGDAT18 |
| TCELL48:IMUX_C0 | SERDES.Q0P_MSIXMSGDAT21 |
| TCELL48:IMUX_C1 | SERDES.Q0P_MSIXMSGDAT29 |
| TCELL48:IMUX_C2 | SERDES.Q0P_MSIXMSGDAT11 |
| TCELL48:IMUX_C3 | SERDES.Q0P_MSIXMSGDAT20 |
| TCELL48:IMUX_C4 | SERDES.Q0P_MSIXMSGDAT22 |
| TCELL48:IMUX_C5 | SERDES.Q0P_MSIXMSGDAT31 |
| TCELL48:IMUX_D0 | SERDES.Q0P_MSIXMSGDAT24 |
| TCELL48:IMUX_D1 | SERDES.Q0P_MSIXMSGDAT25 |
| TCELL48:IMUX_D2 | SERDES.Q0P_MSIXMSGDAT17 |
| TCELL48:IMUX_D3 | SERDES.Q0P_MSIXMSGDAT16 |
| TCELL48:IMUX_D4 | SERDES.Q0P_MSIXMSGDAT15 |
| TCELL48:IMUX_D5 | SERDES.Q0P_MSIXMSGDAT26 |
| TCELL48:OUT_F0 | SERDES.Q0P_SCANO24 |
| TCELL48:OUT_F1 | SERDES.Q0P_LNKPWRSTATE0 |
| TCELL48:OUT_F2 | SERDES.Q0P_MSIXMSGSENT |
| TCELL48:OUT_F3 | SERDES.Q0P_HOTRSTOUT |
| TCELL48:OUT_F4 | SERDES.Q0P_SCANO23 |
| TCELL49:IMUX_A0 | SERDES.Q0P_MSIXMSGDAT19 |
| TCELL49:IMUX_A1 | SERDES.Q0P_MSIXMSGDAT14 |
| TCELL49:IMUX_A2 | SERDES.Q0P_MSIXMSGDAT13 |
| TCELL49:IMUX_A3 | SERDES.Q0P_MSIXMSGDAT1 |
| TCELL49:IMUX_A4 | SERDES.Q0P_MSIXMSGDAT0 |
| TCELL49:IMUX_A5 | SERDES.Q0P_MSIXMSGDAT12 |
| TCELL49:IMUX_B0 | SERDES.Q0P_MSIXMSGDAT6 |
| TCELL49:IMUX_B1 | SERDES.Q0P_MSIXMSGDAT2 |
| TCELL49:IMUX_B2 | SERDES.Q0P_MSIXMSGDAT7 |
| TCELL49:IMUX_B3 | SERDES.Q0P_MSIXMSGDAT5 |
| TCELL49:IMUX_B4 | SERDES.Q0P_MSIXMSGDAT3 |
| TCELL49:IMUX_B5 | SERDES.Q0P_MSIXMSGDAT9 |
| TCELL49:IMUX_C0 | SERDES.Q0P_MSIXMSGDAT8 |
| TCELL49:IMUX_C1 | SERDES.Q0P_INTBI |
| TCELL49:IMUX_C2 | SERDES.Q0P_INTCI |
| TCELL49:IMUX_C3 | SERDES.Q0P_INTDI |
| TCELL49:IMUX_C4 | SERDES.Q0P_INTPENDSTS |
| TCELL49:IMUX_C5 | SERDES.Q0P_HALMSTREQTPHPRESENT |
| TCELL49:IMUX_D0 | SERDES.Q0P_MSIXATTRIN1 |
| TCELL49:IMUX_D1 | SERDES.Q0P_MSIXATTRIN0 |
| TCELL49:IMUX_D2 | SERDES.Q0P_HALMSTREQTPHTYPE1 |
| TCELL49:IMUX_D3 | SERDES.Q0P_MSIXREQTPHTYPE1 |
| TCELL49:IMUX_D4 | SERDES.Q0P_HALMSTREQTPHTYPE0 |
| TCELL49:IMUX_D5 | SERDES.Q0P_MSIXREQTPHTYPE0 |
| TCELL50:IMUX_A0 | SERDES.Q0P_MSIXREQTPHPRESENT |
| TCELL50:IMUX_A1 | SERDES.Q0P_MSIXREQTPHSTTAG4 |
| TCELL50:IMUX_A2 | SERDES.Q0P_HALMSTREQTPHSTTAG4 |
| TCELL50:IMUX_A3 | SERDES.Q0P_HALMSTREQTPHSTTAG2 |
| TCELL50:IMUX_A4 | SERDES.Q0P_MSIXREQTPHSTTAG2 |
| TCELL50:IMUX_A5 | SERDES.Q0P_HALMSTREQTPHSTTAG1 |
| TCELL50:IMUX_B0 | SERDES.Q0P_MSIXREQTPHSTTAG1 |
| TCELL50:IMUX_B1 | SERDES.Q0P_HALMSTREQTPHSTTAG6 |
| TCELL50:IMUX_B2 | SERDES.Q0P_MSIXREQTPHSTTAG6 |
| TCELL50:IMUX_B3 | SERDES.Q0P_HALMSTREQTPHSTTAG7 |
| TCELL50:IMUX_B4 | SERDES.Q0P_MSIXREQTPHSTTAG7 |
| TCELL50:IMUX_B5 | SERDES.Q0P_HALMSTREQTPHSTTAG3 |
| TCELL50:IMUX_C0 | SERDES.Q0P_MSIXREQTPHSTTAG3 |
| TCELL50:IMUX_C1 | SERDES.Q0P_MSIXREQTPHSTTAG0 |
| TCELL50:IMUX_C2 | SERDES.Q0P_HALMSTREQTPHSTTAG0 |
| TCELL50:IMUX_C3 | SERDES.Q0P_HALMSTREQTPHSTTAG5 |
| TCELL50:IMUX_C4 | SERDES.Q0P_MSIXREQTPHSTTAG5 |
| TCELL50:IMUX_C5 | SERDES.Q0P_MSIREQTPHSTTAG2 |
| TCELL50:IMUX_D0 | SERDES.Q0P_MSIREQTPHSTTAG1 |
| TCELL50:IMUX_D1 | SERDES.Q0P_MSIREQTPHPRESENT |
| TCELL50:IMUX_D2 | SERDES.Q0P_MSIREQTPHSTTAG4 |
| TCELL50:IMUX_D3 | SERDES.Q0P_UNCORRERRIN |
| TCELL50:IMUX_D4 | SERDES.Q0P_MSIREQTPHTYPE1 |
| TCELL50:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR0 |
| TCELL51:IMUX_A0 | SERDES.Q0P_MSIXMSGADDR1 |
| TCELL51:IMUX_A1 | SERDES.Q0P_MSIXMSGADDR2 |
| TCELL51:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR3 |
| TCELL51:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR4 |
| TCELL51:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR5 |
| TCELL51:IMUX_A5 | SERDES.Q0P_MSIREQTPHSTTAG3 |
| TCELL51:IMUX_B0 | SERDES.Q0P_MSIREQTPHSTTAG6 |
| TCELL51:IMUX_B1 | SERDES.Q0P_MSIXMSGADDR8 |
| TCELL51:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR6 |
| TCELL51:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR9 |
| TCELL51:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR18 |
| TCELL51:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR15 |
| TCELL51:IMUX_C0 | SERDES.Q0P_MSIXMSGADDR7 |
| TCELL51:IMUX_C1 | SERDES.Q0P_MSIXMSGADDR10 |
| TCELL51:IMUX_C2 | SERDES.Q0P_MSIXMSGVLD |
| TCELL51:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR14 |
| TCELL51:IMUX_C4 | SERDES.Q0P_MSIXMSGADDR11 |
| TCELL51:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR13 |
| TCELL51:IMUX_D0 | SERDES.Q0P_MSIATTRIN1 |
| TCELL51:IMUX_D1 | SERDES.Q0P_MSIATTRIN0 |
| TCELL51:IMUX_D2 | SERDES.Q0P_MSIREQTPHTYPE0 |
| TCELL51:IMUX_D3 | SERDES.Q0P_MSIXMSGADDR26 |
| TCELL51:IMUX_D4 | SERDES.Q0P_MSIXMSGADDR20 |
| TCELL51:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR17 |
| TCELL52:IMUX_A0 | SERDES.Q0P_MSIXMSGADDR30 |
| TCELL52:IMUX_A1 | SERDES.Q0P_MSIXMSGADDR19 |
| TCELL52:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR16 |
| TCELL52:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR25 |
| TCELL52:IMUX_A4 | SERDES.Q0P_MSIREQTPHSTTAG7 |
| TCELL52:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR28 |
| TCELL52:IMUX_B0 | SERDES.Q0P_MSIREQTPHSTTAG5 |
| TCELL52:IMUX_B1 | SERDES.Q0P_MSIXMSGADDR12 |
| TCELL52:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR29 |
| TCELL52:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR27 |
| TCELL52:IMUX_B4 | SERDES.Q0P_MSIREQTPHSTTAG0 |
| TCELL52:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR21 |
| TCELL52:IMUX_C0 | SERDES.Q0P_MSIXMSGADDR24 |
| TCELL52:IMUX_C1 | SERDES.Q0P_MSIXMSGADDR31 |
| TCELL52:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR22 |
| TCELL52:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR23 |
| TCELL52:IMUX_C4 | SERDES.Q0P_MSIASRTINT0 |
| TCELL52:IMUX_C5 | SERDES.Q0P_MSIASRTINT10 |
| TCELL52:IMUX_D0 | SERDES.Q0P_MSIASRTINT14 |
| TCELL52:IMUX_D1 | SERDES.Q0P_MSIASRTINT18 |
| TCELL52:IMUX_D2 | SERDES.Q0P_MSIASRTINT17 |
| TCELL52:IMUX_D3 | SERDES.Q0P_MSIASRTINT4 |
| TCELL52:IMUX_D4 | SERDES.Q0P_MSIASRTINT30 |
| TCELL52:IMUX_D5 | SERDES.Q0P_MSIASRTINT31 |
| TCELL53:IMUX_A0 | SERDES.Q0P_MSIASRTINT11 |
| TCELL53:IMUX_A1 | SERDES.Q0P_MSIASRTINT29 |
| TCELL53:IMUX_A2 | SERDES.Q0P_MSIASRTINT16 |
| TCELL53:IMUX_A3 | SERDES.Q0P_MSIASRTINT15 |
| TCELL53:IMUX_A4 | SERDES.Q0P_MSIASRTINT13 |
| TCELL53:IMUX_A5 | SERDES.Q0P_MSIASRTINT8 |
| TCELL53:IMUX_B0 | SERDES.Q0P_MSIASRTINT1 |
| TCELL53:IMUX_B1 | SERDES.Q0P_MSIASRTINT28 |
| TCELL53:IMUX_B2 | SERDES.Q0P_MSIASRTINT12 |
| TCELL53:IMUX_B3 | SERDES.Q0P_MSIASRTINT27 |
| TCELL53:IMUX_B4 | SERDES.Q0P_MSIASRTINT6 |
| TCELL53:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR63 |
| TCELL53:IMUX_C0 | SERDES.Q0P_MSIASRTINT9 |
| TCELL53:IMUX_C1 | SERDES.Q0P_MSIASRTINT7 |
| TCELL53:IMUX_C2 | SERDES.Q0P_MSIASRTINT3 |
| TCELL53:IMUX_C3 | SERDES.Q0P_MSIASRTINT5 |
| TCELL53:IMUX_C4 | SERDES.Q0P_MSIASRTINT26 |
| TCELL53:IMUX_C5 | SERDES.Q0P_MSIASRTINT24 |
| TCELL53:IMUX_D0 | SERDES.Q0P_MSIASRTINT2 |
| TCELL53:IMUX_D1 | SERDES.Q0P_MSIXMSGADDR60 |
| TCELL53:IMUX_D2 | SERDES.Q0P_MSIASRTINT19 |
| TCELL53:IMUX_D3 | SERDES.Q0P_MSIASRTINT21 |
| TCELL53:IMUX_D4 | SERDES.Q0P_MSIXMSGADDR62 |
| TCELL53:IMUX_D5 | SERDES.Q0P_MSIASRTINT25 |
| TCELL54:IMUX_A0 | SERDES.Q0P_MSIXMSGADDR61 |
| TCELL54:IMUX_A1 | SERDES.Q0P_MSIASRTINT23 |
| TCELL54:IMUX_A2 | SERDES.Q0P_MSIASRTINT22 |
| TCELL54:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR59 |
| TCELL54:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR56 |
| TCELL54:IMUX_A5 | SERDES.Q0P_MSIASRTINT20 |
| TCELL54:IMUX_B0 | SERDES.Q0P_MSIXMSGADDR58 |
| TCELL54:IMUX_B1 | SERDES.Q0P_MSIXMSGADDR57 |
| TCELL54:IMUX_B2 | SERDES.Q0P_MSIXMSGADDR37 |
| TCELL54:IMUX_B3 | SERDES.Q0P_MSIXMSGADDR40 |
| TCELL54:IMUX_B4 | SERDES.Q0P_MSIXMSGADDR49 |
| TCELL54:IMUX_B5 | SERDES.Q0P_MSIXMSGADDR45 |
| TCELL54:IMUX_C0 | SERDES.Q0P_MSIXMSGADDR53 |
| TCELL54:IMUX_C1 | SERDES.Q0P_MSIXMSGADDR51 |
| TCELL54:IMUX_C2 | SERDES.Q0P_MSIXMSGADDR47 |
| TCELL54:IMUX_C3 | SERDES.Q0P_MSIXMSGADDR44 |
| TCELL54:IMUX_C4 | SERDES.Q0P_MSIXMSGADDR46 |
| TCELL54:IMUX_C5 | SERDES.Q0P_MSIXMSGADDR52 |
| TCELL54:IMUX_D0 | SERDES.Q0P_MSIXMSGADDR55 |
| TCELL54:IMUX_D1 | SERDES.Q0P_MSIXMSGADDR50 |
| TCELL54:IMUX_D2 | SERDES.Q0P_MSIXMSGADDR54 |
| TCELL54:IMUX_D3 | SERDES.Q0P_MSIXMSGADDR42 |
| TCELL54:IMUX_D4 | SERDES.Q0P_MSIXMSGADDR43 |
| TCELL54:IMUX_D5 | SERDES.Q0P_MSIXMSGADDR48 |
| TCELL55:IMUX_A0 | SERDES.Q0P_MSIXMSGADDR39 |
| TCELL55:IMUX_A1 | SERDES.Q0P_MSIXMSGADDR38 |
| TCELL55:IMUX_A2 | SERDES.Q0P_MSIXMSGADDR35 |
| TCELL55:IMUX_A3 | SERDES.Q0P_MSIXMSGADDR36 |
| TCELL55:IMUX_A4 | SERDES.Q0P_MSIXMSGADDR41 |
| TCELL55:IMUX_A5 | SERDES.Q0P_MSIXMSGADDR33 |
| TCELL55:IMUX_B0 | SERDES.Q0P_MSIXMSGADDR34 |
| TCELL55:IMUX_B1 | SERDES.Q0P_MSIXMSGADDR32 |
| TCELL57:OUT_F0 | SERDES.Q1EA1_COTXREAD |
| TCELL57:OUT_F1 | SERDES.Q1EA0_COTXREAD |
| TCELL57:OUT_F2 | SERDES.Q1S_TISCANO13 |
| TCELL57:OUT_F3 | SERDES.Q1EA3_GOTXMACWR |
| TCELL57:OUT_F4 | SERDES.Q1EA0_COTXDISCFRM |
| TCELL57:OUT_F5 | SERDES.Q1EA1_COTXDISCFRM |
| TCELL57:OUT_F6 | SERDES.Q1EA0_COTXSTATVEC7 |
| TCELL57:OUT_F7 | SERDES.Q1EA0_COTXSTATVEC6 |
| TCELL57:OUT_Q6 | SERDES.Q1S_TISCANO9 |
| TCELL57:OUT_Q7 | SERDES.Q1EA3_COTXREAD |
| TCELL58:OUT_F0 | SERDES.Q1EA1_COTXSTATVEC2 |
| TCELL58:OUT_F1 | SERDES.Q1EA0_COTXSTATVEC0 |
| TCELL58:OUT_F2 | SERDES.Q1EA0_COTXSTATVEC4 |
| TCELL58:OUT_F3 | SERDES.Q1EA1_COTXSTATVEC3 |
| TCELL58:OUT_F4 | SERDES.Q1EA1_COTXSTATVEC5 |
| TCELL58:OUT_F5 | SERDES.Q1EA1_COTXSTATVEC0 |
| TCELL58:OUT_F6 | SERDES.Q1EA0_COTXDONE |
| TCELL58:OUT_F7 | SERDES.Q1EA1_GOTXMACDATA6 |
| TCELL58:OUT_Q0 | SERDES.Q1EA1_COTXSTATEN |
| TCELL58:OUT_Q1 | SERDES.Q1EA0_COTXSTATEN |
| TCELL58:OUT_Q2 | SERDES.Q1EA1_COTXDONE |
| TCELL58:OUT_Q3 | SERDES.Q1EA0_COTXSTATVEC3 |
| TCELL58:OUT_Q4 | SERDES.Q1EA1_GOTXMACERR |
| TCELL58:OUT_Q5 | SERDES.Q1EA0_COTXSTATVEC1 |
| TCELL58:OUT_Q6 | SERDES.Q1EA1_COTXSTATVEC1 |
| TCELL58:OUT_Q7 | SERDES.Q1EA1_COTXSTATVEC7 |
| TCELL59:IMUX_A2 | SERDES.Q1EA3_CITXEOF |
| TCELL59:IMUX_A3 | SERDES.Q1EA1_CITXEOF |
| TCELL59:IMUX_A4 | SERDES.Q1EA0_CITXEOF |
| TCELL59:IMUX_A5 | SERDES.Q1EA3_CITXLASTBYTEVLD |
| TCELL59:OUT_F0 | SERDES.Q1EA1_GOTXMACDATA7 |
| TCELL59:OUT_F1 | SERDES.Q1EA0_GOTXMACERR |
| TCELL59:OUT_F2 | SERDES.Q1EA1_GOTXMACDATA4 |
| TCELL59:OUT_F3 | SERDES.Q1EA1_GOTXMACWR |
| TCELL59:OUT_F4 | SERDES.Q1EA1_GOTXMACDATA2 |
| TCELL59:OUT_F5 | SERDES.Q1EA1_GOTXMACDATA0 |
| TCELL59:OUT_F6 | SERDES.Q1EA0_GOTXMACDATA5 |
| TCELL59:OUT_F7 | SERDES.Q1EA2_GOTXMACDATA3 |
| TCELL59:OUT_Q0 | SERDES.Q1EA0_COTXSTATVEC2 |
| TCELL59:OUT_Q1 | SERDES.Q1EA1_COTXSTATVEC4 |
| TCELL59:OUT_Q2 | SERDES.Q1EA1_COTXSTATVEC6 |
| TCELL59:OUT_Q3 | SERDES.Q1EA3_GOTXMACDATA2 |
| TCELL59:OUT_Q4 | SERDES.Q1EA0_COTXSTATVEC5 |
| TCELL59:OUT_Q5 | SERDES.Q1EA3_GODISCARDFCS |
| TCELL59:OUT_Q6 | SERDES.Q1EA0_GOTXMACDATA4 |
| TCELL59:OUT_Q7 | SERDES.Q1EA3_KORXMACCLKEN |
| TCELL60:IMUX_A0 | SERDES.Q1EA2_CITXDATA12 |
| TCELL60:IMUX_A1 | SERDES.Q1EA1_CITXDATA15 |
| TCELL60:IMUX_A2 | SERDES.Q1EA1_CITXDATA14 |
| TCELL60:IMUX_A3 | SERDES.Q1EA1_CITXDATA13 |
| TCELL60:IMUX_A4 | SERDES.Q1EA1_CITXDATA12 |
| TCELL60:IMUX_A5 | SERDES.Q1EA1_CITXDATA11 |
| TCELL60:IMUX_B0 | SERDES.Q1EA3_CITXDATA5 |
| TCELL60:IMUX_B1 | SERDES.Q1EA3_CITXDATA4 |
| TCELL60:IMUX_B2 | SERDES.Q1EA3_CITXDATA2 |
| TCELL60:IMUX_B3 | SERDES.Q1EA3_CITXDATA3 |
| TCELL60:IMUX_B4 | SERDES.Q1EA3_CITXDATA1 |
| TCELL60:IMUX_B5 | SERDES.Q1EA3_CITXDATA0 |
| TCELL60:IMUX_C0 | SERDES.Q1EA3_CITXDATA11 |
| TCELL60:IMUX_C1 | SERDES.Q1EA3_CITXDATA10 |
| TCELL60:IMUX_C2 | SERDES.Q1EA3_CITXDATA9 |
| TCELL60:IMUX_C3 | SERDES.Q1EA3_CITXDATA8 |
| TCELL60:IMUX_C4 | SERDES.Q1EA3_CITXDATA7 |
| TCELL60:IMUX_C5 | SERDES.Q1EA3_CITXDATA6 |
| TCELL60:IMUX_D0 | SERDES.Q1EA1_CITXLASTBYTEVLD |
| TCELL60:IMUX_D1 | SERDES.Q1EA0_CITXLASTBYTEVLD |
| TCELL60:IMUX_D2 | SERDES.Q1EA3_CITXDATA15 |
| TCELL60:IMUX_D3 | SERDES.Q1EA3_CITXDATA14 |
| TCELL60:IMUX_D4 | SERDES.Q1EA3_CITXDATA13 |
| TCELL60:IMUX_D5 | SERDES.Q1EA3_CITXDATA12 |
| TCELL60:OUT_F0 | SERDES.Q1EA2_GOTXMACWR |
| TCELL60:OUT_F1 | SERDES.Q1EA0_GOTXMACDATA1 |
| TCELL60:OUT_F2 | SERDES.Q1EA0_GOTXMACDATA7 |
| TCELL60:OUT_F3 | SERDES.Q1EA0_GOTXMACDATA3 |
| TCELL60:OUT_F4 | SERDES.Q1EA2_GOTXMACDATA0 |
| TCELL60:OUT_F5 | SERDES.Q1EA0_GOTXMACDATA6 |
| TCELL60:OUT_F6 | SERDES.Q1EA3_GOTXMACDATA1 |
| TCELL60:OUT_F7 | SERDES.Q1EA3_COTXDONE |
| TCELL60:OUT_Q0 | SERDES.Q1EA1_GOTXMACDATA3 |
| TCELL60:OUT_Q1 | SERDES.Q1EA1_GOTXMACDATA5 |
| TCELL60:OUT_Q2 | SERDES.Q1EA0_GOTXMACDATA2 |
| TCELL60:OUT_Q3 | SERDES.Q1EA2_GOTXMACDATA1 |
| TCELL60:OUT_Q4 | SERDES.Q1EA2_GOTXMACDATA2 |
| TCELL60:OUT_Q5 | SERDES.Q1EA0_GOTXMACWR |
| TCELL60:OUT_Q6 | SERDES.Q1EA2_GOTXMACDATA7 |
| TCELL60:OUT_Q7 | SERDES.Q1EA2_GOTXMACERR |
| TCELL61:IMUX_A0 | SERDES.Q1EA0_CITXDATA8 |
| TCELL61:IMUX_A1 | SERDES.Q1EA0_CITXDATA7 |
| TCELL61:IMUX_A2 | SERDES.Q1EA0_CITXDATA6 |
| TCELL61:IMUX_A3 | SERDES.Q1EA0_CITXDATA5 |
| TCELL61:IMUX_A4 | SERDES.Q1EA0_CITXDATA4 |
| TCELL61:IMUX_A5 | SERDES.Q1EA0_CITXDATA3 |
| TCELL61:IMUX_B0 | SERDES.Q1EA0_CITXDATA14 |
| TCELL61:IMUX_B1 | SERDES.Q1EA0_CITXDATA13 |
| TCELL61:IMUX_B2 | SERDES.Q1EA0_CITXDATA12 |
| TCELL61:IMUX_B3 | SERDES.Q1EA0_CITXDATA11 |
| TCELL61:IMUX_B4 | SERDES.Q1EA0_CITXDATA10 |
| TCELL61:IMUX_B5 | SERDES.Q1EA0_CITXDATA9 |
| TCELL61:IMUX_C0 | SERDES.Q1EA1_CITXDATA4 |
| TCELL61:IMUX_C1 | SERDES.Q1EA1_CITXDATA3 |
| TCELL61:IMUX_C2 | SERDES.Q1EA1_CITXDATA2 |
| TCELL61:IMUX_C3 | SERDES.Q1EA1_CITXDATA1 |
| TCELL61:IMUX_C4 | SERDES.Q1EA1_CITXDATA0 |
| TCELL61:IMUX_C5 | SERDES.Q1EA0_CITXDATA15 |
| TCELL61:IMUX_D0 | SERDES.Q1EA1_CITXDATA10 |
| TCELL61:IMUX_D1 | SERDES.Q1EA1_CITXDATA9 |
| TCELL61:IMUX_D2 | SERDES.Q1EA1_CITXDATA8 |
| TCELL61:IMUX_D3 | SERDES.Q1EA1_CITXDATA7 |
| TCELL61:IMUX_D4 | SERDES.Q1EA1_CITXDATA6 |
| TCELL61:IMUX_D5 | SERDES.Q1EA1_CITXDATA5 |
| TCELL61:OUT_F0 | SERDES.Q1EA2_KORXMACCLKEN |
| TCELL61:OUT_F1 | SERDES.Q1EA3_GOTXMACDATA3 |
| TCELL61:OUT_F2 | SERDES.Q1EA3_COTXSTATEN |
| TCELL61:OUT_F3 | SERDES.Q1EA0_CORXLASTBYTEVLD |
| TCELL61:OUT_F4 | SERDES.Q1EA1_KOGBITEN |
| TCELL61:OUT_F5 | SERDES.Q1EA3_GOTXMACDATA0 |
| TCELL61:OUT_F6 | SERDES.Q1EA3_COTXSTATVEC7 |
| TCELL61:OUT_F7 | SERDES.Q1EA3_COTXSTATVEC5 |
| TCELL61:OUT_Q0 | SERDES.Q1EA0_GOTXMACDATA0 |
| TCELL61:OUT_Q1 | SERDES.Q1EA3_GOTXMACERR |
| TCELL61:OUT_Q2 | SERDES.Q1EA1_GOTXMACDATA1 |
| TCELL61:OUT_Q3 | SERDES.Q1EA3_COTXDISCFRM |
| TCELL61:OUT_Q4 | SERDES.Q1EA0_GODISCARDFCS |
| TCELL61:OUT_Q5 | SERDES.Q1EA1_GODISCARDFCS |
| TCELL61:OUT_Q6 | SERDES.Q1S_TISCANO12 |
| TCELL61:OUT_Q7 | SERDES.Q1EA2_COTXREAD |
| TCELL62:IMUX_A0 | SERDES.Q1EA1_CITXPAUSTIM8 |
| TCELL62:IMUX_A1 | SERDES.Q1EA1_CITXEMPTY |
| TCELL62:IMUX_A2 | SERDES.Q1EA1_CITXPAUSTIM11 |
| TCELL62:IMUX_A3 | SERDES.Q1EA1_CITXPAUSTIM4 |
| TCELL62:IMUX_A4 | SERDES.Q1EA1_CITXPAUSTIM14 |
| TCELL62:IMUX_A5 | SERDES.Q1EA2_CITXDATA5 |
| TCELL62:IMUX_B0 | SERDES.Q1EA1_CITXPAUSTIM3 |
| TCELL62:IMUX_B1 | SERDES.Q1EA1_CITXPAUSTIM6 |
| TCELL62:IMUX_B2 | SERDES.Q1EA2_CITXDATA7 |
| TCELL62:IMUX_B3 | SERDES.Q1EA2_CITXLASTBYTEVLD |
| TCELL62:IMUX_B4 | SERDES.Q1EA0_CITXDATAAVAIL |
| TCELL62:IMUX_B5 | SERDES.Q1EA1_CITXPAUSTIM9 |
| TCELL62:IMUX_C0 | SERDES.Q1EA2_CITXDATA14 |
| TCELL62:IMUX_C1 | SERDES.Q1EA2_CITXEOF |
| TCELL62:IMUX_C2 | SERDES.Q1EA2_CITXDATA15 |
| TCELL62:IMUX_C3 | SERDES.Q1EA2_CITXDATA10 |
| TCELL62:IMUX_C4 | SERDES.Q1EA2_CITXDATA9 |
| TCELL62:IMUX_C5 | SERDES.Q1EA1_CITXPAUSTIM5 |
| TCELL62:IMUX_D0 | SERDES.Q1EA0_CITXDATA2 |
| TCELL62:IMUX_D1 | SERDES.Q1EA0_CITXDATA1 |
| TCELL62:IMUX_D2 | SERDES.Q1EA0_CITXDATA0 |
| TCELL62:IMUX_D3 | SERDES.Q1EA2_CITXDATA13 |
| TCELL62:IMUX_D4 | SERDES.Q1EA2_CITXDATAAVAIL |
| TCELL62:IMUX_D5 | SERDES.Q1EA2_CITXDATA11 |
| TCELL62:OUT_F0 | SERDES.Q1EA3_COTXSTATVEC6 |
| TCELL62:OUT_F1 | SERDES.Q1EA3_COTXSTATVEC3 |
| TCELL62:OUT_F2 | SERDES.Q1EA3_COTXSTATVEC0 |
| TCELL62:OUT_F3 | SERDES.Q1EA3_GOTXMACDATA6 |
| TCELL62:OUT_F4 | SERDES.Q1EA0_CORXWRITE |
| TCELL62:OUT_F5 | SERDES.Q1EA2_COTXDISCFRM |
| TCELL62:OUT_F6 | SERDES.Q1EA3_CORXLASTBYTEVLD |
| TCELL62:OUT_F7 | SERDES.Q1EA2_CORXLASTBYTEVLD |
| TCELL62:OUT_Q0 | SERDES.Q1EA1_KORXMACCLKEN |
| TCELL62:OUT_Q1 | SERDES.Q1EA1_CORXLASTBYTEVLD |
| TCELL62:OUT_Q2 | SERDES.Q1EA3_GOTXMACDATA5 |
| TCELL62:OUT_Q3 | SERDES.Q1EA2_KOGBITEN |
| TCELL62:OUT_Q4 | SERDES.Q1EA0_KOGBITEN |
| TCELL62:OUT_Q5 | SERDES.Q1EA3_COTXSTATVEC1 |
| TCELL62:OUT_Q6 | SERDES.Q1EA3_COTXSTATVEC4 |
| TCELL62:OUT_Q7 | SERDES.Q1EA3_KOGBITEN |
| TCELL63:IMUX_A0 | SERDES.Q1EA1_CITXPAUSREQ |
| TCELL63:IMUX_A1 | SERDES.Q1EA0_CITXPAUSREQ |
| TCELL63:IMUX_A2 | SERDES.Q1EA1_CITXFIFOCTRL |
| TCELL63:IMUX_A3 | SERDES.Q1EA0_CITXPAUSTIM13 |
| TCELL63:IMUX_A4 | SERDES.Q1EA0_CITXPAUSTIM5 |
| TCELL63:IMUX_A5 | SERDES.Q1EA0_CITXPAUSTIM15 |
| TCELL63:IMUX_B0 | SERDES.Q1EA1_CITXPAUSTIM13 |
| TCELL63:IMUX_B1 | SERDES.Q1EA1_CITXPAUSTIM10 |
| TCELL63:IMUX_B2 | SERDES.Q1EA2_CITXDATA2 |
| TCELL63:IMUX_B3 | SERDES.Q1EA2_CITXDATA0 |
| TCELL63:IMUX_B4 | SERDES.Q1EA2_CITXDATA3 |
| TCELL63:IMUX_B5 | SERDES.Q1EA0_CITXPAUSTIM2 |
| TCELL63:IMUX_C0 | SERDES.Q1EA1_CITXPAUSTIM15 |
| TCELL63:IMUX_C1 | SERDES.Q1EA1_CITXPAUSTIM1 |
| TCELL63:IMUX_C2 | SERDES.Q1EA0_CITXEMPTY |
| TCELL63:IMUX_C3 | SERDES.Q1EA1_CITXPAUSTIM0 |
| TCELL63:IMUX_C4 | SERDES.Q1EA2_CITXDATA1 |
| TCELL63:IMUX_C5 | SERDES.Q1EA2_CITXDATA4 |
| TCELL63:IMUX_D0 | SERDES.Q1EA2_CITXDATA6 |
| TCELL63:IMUX_D1 | SERDES.Q1EA2_CITXDATA8 |
| TCELL63:IMUX_D2 | SERDES.Q1EA1_CITXDATAAVAIL |
| TCELL63:IMUX_D3 | SERDES.Q1EA1_CITXPAUSTIM7 |
| TCELL63:IMUX_D4 | SERDES.Q1EA1_CITXPAUSTIM2 |
| TCELL63:IMUX_D5 | SERDES.Q1EA1_CITXPAUSTIM12 |
| TCELL63:OUT_F0 | SERDES.Q1EA2_COTXSTATEN |
| TCELL63:OUT_F1 | SERDES.Q1EA0_CORXEOF |
| TCELL63:OUT_F2 | SERDES.Q1EA2_COTXDONE |
| TCELL63:OUT_F3 | SERDES.Q1S_TISCANO0 |
| TCELL63:OUT_F4 | SERDES.Q1EA0_KORXMACCLKEN |
| TCELL63:OUT_F5 | SERDES.Q1EA2_COTXSTATVEC3 |
| TCELL63:OUT_F6 | SERDES.Q1S_TOMBISTDO8 |
| TCELL63:OUT_F7 | SERDES.Q1EA2_GOTXMACDATA5 |
| TCELL63:OUT_Q0 | SERDES.Q1EA3_GOTXMACDATA7 |
| TCELL63:OUT_Q1 | SERDES.Q1EA0_CORXFIFOFULLERROR |
| TCELL63:OUT_Q2 | SERDES.Q1EA3_GOTXMACDATA4 |
| TCELL63:OUT_Q3 | SERDES.Q1S_TISCANO14 |
| TCELL63:OUT_Q4 | SERDES.Q1EA3_COTXSTATVEC2 |
| TCELL63:OUT_Q5 | SERDES.Q1EA2_GOTXMACDATA4 |
| TCELL63:OUT_Q6 | SERDES.Q1EA2_COTXSTATVEC6 |
| TCELL63:OUT_Q7 | SERDES.Q1EA0_CORXERROR |
| TCELL64:IMUX_A0 | SERDES.Q1EA1_GISYNCCRS |
| TCELL64:IMUX_A1 | SERDES.Q1EA0_GISYNCCRS |
| TCELL64:IMUX_A2 | SERDES.Q1EA3_CITXDATAAVAIL |
| TCELL64:IMUX_A3 | SERDES.Q1EA3_CITXEMPTY |
| TCELL64:IMUX_A4 | SERDES.Q1EA3_CITXPAUSREQ |
| TCELL64:IMUX_A5 | SERDES.Q1EA3_CITXPAUSTIM13 |
| TCELL64:IMUX_B0 | SERDES.Q1EA0_CITXPAUSTIM0 |
| TCELL64:IMUX_B1 | SERDES.Q1EA0_CITXPAUSTIM14 |
| TCELL64:IMUX_B2 | SERDES.Q1EA1_CIRXFULL |
| TCELL64:IMUX_B3 | SERDES.Q1EA0_CITXFIFOCTRL |
| TCELL64:IMUX_B4 | SERDES.Q1EA0_GISYNCCOL |
| TCELL64:IMUX_B5 | SERDES.Q1EA1_GISYNCCOL |
| TCELL64:IMUX_C0 | SERDES.Q1EA0_CITXPAUSTIM10 |
| TCELL64:IMUX_C1 | SERDES.Q1EA0_CITXPAUSTIM4 |
| TCELL64:IMUX_C2 | SERDES.Q1EA0_CITXPAUSTIM8 |
| TCELL64:IMUX_C3 | SERDES.Q1EA0_CITXFORCEERR |
| TCELL64:IMUX_C4 | SERDES.Q1EA0_CITXPAUSTIM11 |
| TCELL64:IMUX_C5 | SERDES.Q1EA0_CITXPAUSTIM12 |
| TCELL64:IMUX_D0 | SERDES.Q1EA1_CITXFORCEERR |
| TCELL64:IMUX_D1 | SERDES.Q1EA0_CITXPAUSTIM3 |
| TCELL64:IMUX_D2 | SERDES.Q1EA0_CITXPAUSTIM6 |
| TCELL64:IMUX_D3 | SERDES.Q1EA0_CITXPAUSTIM1 |
| TCELL64:IMUX_D4 | SERDES.Q1EA0_CITXPAUSTIM7 |
| TCELL64:IMUX_D5 | SERDES.Q1EA0_CITXPAUSTIM9 |
| TCELL64:OUT_F0 | SERDES.Q1EA2_COTXSTATVEC0 |
| TCELL64:OUT_F1 | SERDES.Q1EA2_GOTXMACDATA6 |
| TCELL64:OUT_F2 | SERDES.Q1EA2_COTXSTATVEC7 |
| TCELL64:OUT_F3 | SERDES.Q1S_TOMBISTDO6 |
| TCELL64:OUT_F4 | SERDES.Q1S_TOMBISTDO9 |
| TCELL64:OUT_F5 | SERDES.Q1EA2_COTXSTATVEC5 |
| TCELL64:OUT_Q0 | SERDES.Q1EA0_CORXSTATEN |
| TCELL64:OUT_Q1 | SERDES.Q1S_TOMBISTDO7 |
| TCELL64:OUT_Q2 | SERDES.Q1EA2_COTXSTATVEC4 |
| TCELL64:OUT_Q3 | SERDES.Q1EA2_COTXSTATVEC2 |
| TCELL64:OUT_Q4 | SERDES.Q1EA0_CORXDATA14 |
| TCELL64:OUT_Q5 | SERDES.Q1EA2_COTXSTATVEC1 |
| TCELL65:IMUX_A2 | SERDES.Q1EA3_CITXFIFOCTRL |
| TCELL65:IMUX_A3 | SERDES.Q1EA2_CITXPAUSREQ |
| TCELL65:IMUX_A4 | SERDES.Q1EA1_KITXMACCLKENEXT |
| TCELL65:IMUX_A5 | SERDES.Q1EA0_CIRXFULL |
| TCELL65:IMUX_A6 | SERDES.Q1EA3_GISYNCCOL |
| TCELL65:IMUX_A7 | SERDES.Q1EA3_GISYNCCRS |
| TCELL65:IMUX_B2 | SERDES.Q1EA3_CITXPAUSTIM15 |
| TCELL65:IMUX_B3 | SERDES.Q1EA3_CITXPAUSTIM11 |
| TCELL65:IMUX_B4 | SERDES.Q1EA3_CITXPAUSTIM1 |
| TCELL65:IMUX_B5 | SERDES.Q1EA3_CITXPAUSTIM3 |
| TCELL65:IMUX_B6 | SERDES.Q1EA3_CITXPAUSTIM0 |
| TCELL65:IMUX_B7 | SERDES.Q1EA2_CITXEMPTY |
| TCELL65:IMUX_C2 | SERDES.Q1EA3_CITXPAUSTIM9 |
| TCELL65:IMUX_C3 | SERDES.Q1EA3_CITXPAUSTIM7 |
| TCELL65:IMUX_C4 | SERDES.Q1EA3_CITXPAUSTIM2 |
| TCELL65:IMUX_C5 | SERDES.Q1EA3_CITXPAUSTIM8 |
| TCELL65:IMUX_C6 | SERDES.Q1EA3_CITXPAUSTIM14 |
| TCELL65:IMUX_C7 | SERDES.Q1EA3_CITXFORCEERR |
| TCELL65:IMUX_D2 | SERDES.Q1EA3_CITXPAUSTIM6 |
| TCELL65:IMUX_D3 | SERDES.Q1EA3_CITXPAUSTIM12 |
| TCELL65:IMUX_D4 | SERDES.Q1EA3_CITXPAUSTIM5 |
| TCELL65:IMUX_D5 | SERDES.Q1EA3_CITXPAUSTIM4 |
| TCELL65:IMUX_D6 | SERDES.Q1EA3_CITXPAUSTIM10 |
| TCELL65:IMUX_D7 | SERDES.Q1EA0_KITXMACCLKENEXT |
| TCELL65:OUT_F0 | SERDES.Q1EA0_CORXDATA9 |
| TCELL65:OUT_F1 | SERDES.Q1EA0_CORXDATA8 |
| TCELL65:OUT_F2 | SERDES.Q1S_TOMBISTDO12 |
| TCELL65:OUT_F3 | SERDES.Q1S_TOMBISTDO13 |
| TCELL65:OUT_F4 | SERDES.Q1EA0_CORXDATA3 |
| TCELL65:OUT_F5 | SERDES.Q1EA0_CORXDATA0 |
| TCELL65:OUT_F6 | SERDES.Q1EA0_CORXDATA2 |
| TCELL65:OUT_F7 | SERDES.Q1EA0_CORXDATA4 |
| TCELL65:OUT_Q0 | SERDES.Q1EA0_CORXDATA13 |
| TCELL65:OUT_Q1 | SERDES.Q1EA0_CORXDATA10 |
| TCELL65:OUT_Q2 | SERDES.Q1EA0_CORXDATA15 |
| TCELL65:OUT_Q3 | SERDES.Q1EA0_CORXDATA11 |
| TCELL65:OUT_Q4 | SERDES.Q1S_TOMBISTDO11 |
| TCELL65:OUT_Q5 | SERDES.Q1S_TOMBISTDO10 |
| TCELL65:OUT_Q6 | SERDES.Q1S_TOMBISTDO5 |
| TCELL65:OUT_Q7 | SERDES.Q1EA0_CORXDATA12 |
| TCELL66:IMUX_A2 | SERDES.Q1EA0_CIRXIGNOREPKT |
| TCELL66:IMUX_A3 | SERDES.Q1EA0_GISYNCRXD0 |
| TCELL66:IMUX_A4 | SERDES.Q1EA0_GINONPADRXDV |
| TCELL66:IMUX_A5 | SERDES.Q1EA3_KIRXMACCLKENEXT |
| TCELL66:IMUX_A6 | SERDES.Q1EA0_GISYNCRXDV |
| TCELL66:IMUX_A7 | SERDES.Q1EA2_CITXPAUSTIM0 |
| TCELL66:IMUX_B2 | SERDES.Q1EA3_KITXGMIILPBK |
| TCELL66:IMUX_B3 | SERDES.Q1EA2_CITXFORCEERR |
| TCELL66:IMUX_B4 | SERDES.Q1EA0_GISYNCRXER |
| TCELL66:IMUX_B5 | SERDES.Q1EA0_GISYNCRXD3 |
| TCELL66:IMUX_B6 | SERDES.Q1EA0_GISYNCRXD7 |
| TCELL66:IMUX_B7 | SERDES.Q1EA2_CITXFIFOCTRL |
| TCELL66:IMUX_C2 | SERDES.Q1EA0_GISYNCRXD4 |
| TCELL66:IMUX_C3 | SERDES.Q1EA0_GIIPGSHRINK |
| TCELL66:IMUX_C4 | SERDES.Q1EA0_GISYNCNIBDRIB |
| TCELL66:IMUX_C5 | SERDES.Q1EA0_GISYNCRXD6 |
| TCELL66:IMUX_C6 | SERDES.Q1EA0_GISYNCRXD2 |
| TCELL66:IMUX_C7 | SERDES.Q1EA0_GISYNCRXD5 |
| TCELL66:IMUX_D2 | SERDES.Q1EA3_KITXMACCLKENEXT |
| TCELL66:IMUX_D3 | SERDES.Q1EA1_KITXGMIILPBK |
| TCELL66:IMUX_D4 | SERDES.Q1EA0_KITXGMIILPBK |
| TCELL66:IMUX_D5 | SERDES.Q1EA0_KIRXMACCLKENEXT |
| TCELL66:IMUX_D6 | SERDES.Q1EA1_KIRXMACCLKENEXT |
| TCELL66:IMUX_D7 | SERDES.Q1EA0_GISYNCRXD1 |
| TCELL66:OUT_F0 | SERDES.Q1EA0_CORXSTATVEC2 |
| TCELL66:OUT_F1 | SERDES.Q1EA0_CORXSTATVEC3 |
| TCELL66:OUT_F2 | SERDES.Q1EA0_CORXSTATVEC4 |
| TCELL66:OUT_F3 | SERDES.Q1EA0_CORXSTATVEC5 |
| TCELL66:OUT_F4 | SERDES.Q1EA0_CORXSTATVEC6 |
| TCELL66:OUT_F5 | SERDES.Q1S_TOMBISTDO16 |
| TCELL66:OUT_F6 | SERDES.Q1EA0_CORXSTATVEC7 |
| TCELL66:OUT_F7 | SERDES.Q1S_TOMBISTDO3 |
| TCELL66:OUT_Q0 | SERDES.Q1S_TOMBISTDO4 |
| TCELL66:OUT_Q1 | SERDES.Q1EA0_CORXDATA6 |
| TCELL66:OUT_Q2 | SERDES.Q1EA0_CORXDATA1 |
| TCELL66:OUT_Q3 | SERDES.Q1S_TOMBISTDO14 |
| TCELL66:OUT_Q4 | SERDES.Q1EA0_CORXDATA7 |
| TCELL66:OUT_Q5 | SERDES.Q1S_TOMBISTDO15 |
| TCELL66:OUT_Q6 | SERDES.Q1EA0_CORXDATA5 |
| TCELL66:OUT_Q7 | SERDES.Q1EA0_CORXSTATVEC1 |
| TCELL67:IMUX_A2 | SERDES.Q1EA2_KITXGMIILPBK |
| TCELL67:IMUX_A3 | SERDES.Q1EA3_GISYNCRXD3 |
| TCELL67:IMUX_A4 | SERDES.Q1EA3_GISYNCRXD5 |
| TCELL67:IMUX_A5 | SERDES.Q1EA2_KIRXMACCLKENEXT |
| TCELL67:IMUX_A6 | SERDES.Q1EA3_CIRXFULL |
| TCELL67:IMUX_A7 | SERDES.Q1EA3_GISYNCRXD7 |
| TCELL67:IMUX_B2 | SERDES.Q1EA2_CITXPAUSTIM6 |
| TCELL67:IMUX_B3 | SERDES.Q1EA2_CITXPAUSTIM4 |
| TCELL67:IMUX_B4 | SERDES.Q1EA2_CITXPAUSTIM14 |
| TCELL67:IMUX_B5 | SERDES.Q1EA2_GISYNCCRS |
| TCELL67:IMUX_B6 | SERDES.Q1EA2_GISYNCCOL |
| TCELL67:IMUX_B7 | SERDES.Q1EA2_KITXMACCLKENEXT |
| TCELL67:IMUX_C2 | SERDES.Q1EA2_CITXPAUSTIM12 |
| TCELL67:IMUX_C3 | SERDES.Q1EA2_CITXPAUSTIM9 |
| TCELL67:IMUX_C4 | SERDES.Q1EA2_CITXPAUSTIM10 |
| TCELL67:IMUX_C5 | SERDES.Q1EA2_CITXPAUSTIM5 |
| TCELL67:IMUX_C6 | SERDES.Q1EA2_CITXPAUSTIM2 |
| TCELL67:IMUX_C7 | SERDES.Q1EA2_CITXPAUSTIM13 |
| TCELL67:IMUX_D2 | SERDES.Q1EA2_CITXPAUSTIM1 |
| TCELL67:IMUX_D3 | SERDES.Q1EA2_CITXPAUSTIM8 |
| TCELL67:IMUX_D4 | SERDES.Q1EA2_CITXPAUSTIM3 |
| TCELL67:IMUX_D5 | SERDES.Q1EA2_CITXPAUSTIM15 |
| TCELL67:IMUX_D6 | SERDES.Q1EA2_CITXPAUSTIM7 |
| TCELL67:IMUX_D7 | SERDES.Q1EA2_CITXPAUSTIM11 |
| TCELL67:OUT_F0 | SERDES.Q1S_TOMBISTDO22 |
| TCELL67:OUT_F1 | SERDES.Q1S_TOMBISTDO21 |
| TCELL67:OUT_F2 | SERDES.Q1S_TOMBISTDO23 |
| TCELL67:OUT_F3 | SERDES.Q1EA3_CORXWRITE |
| TCELL67:OUT_F4 | SERDES.Q1EA3_CORXFIFOFULLERROR |
| TCELL67:OUT_F5 | SERDES.Q1S_TOMBISTDO24 |
| TCELL67:OUT_F6 | SERDES.Q1EA3_CORXEOF |
| TCELL67:OUT_F7 | SERDES.Q1EA3_CORXSTATEN |
| TCELL67:OUT_Q0 | SERDES.Q1S_TOMBISTDO17 |
| TCELL67:OUT_Q1 | SERDES.Q1S_TOMBISTDO18 |
| TCELL67:OUT_Q2 | SERDES.Q1S_TISCANO5 |
| TCELL67:OUT_Q3 | SERDES.Q1EA2_GODISCARDFCS |
| TCELL67:OUT_Q4 | SERDES.Q1S_TOMBISTDO20 |
| TCELL67:OUT_Q5 | SERDES.Q1S_TOMBISTDO19 |
| TCELL67:OUT_Q6 | SERDES.Q1S_TOMBISTDO2 |
| TCELL67:OUT_Q7 | SERDES.Q1EA0_CORXSTATVEC0 |
| TCELL68:IMUX_A2 | SERDES.Q1EA2_GISYNCRXD4 |
| TCELL68:IMUX_A3 | SERDES.Q1EA2_GISYNCRXD2 |
| TCELL68:IMUX_A4 | SERDES.Q1EA2_GISYNCRXD3 |
| TCELL68:IMUX_A5 | SERDES.Q1EA1_GIIPGSHRINK |
| TCELL68:IMUX_A6 | SERDES.Q1EA1_GISYNCRXDV |
| TCELL68:IMUX_A7 | SERDES.Q1S_TIMBISTSDI6 |
| TCELL68:IMUX_B2 | SERDES.Q1EA1_GISYNCRXD3 |
| TCELL68:IMUX_B3 | SERDES.Q1EA1_GISYNCNIBDRIB |
| TCELL68:IMUX_B4 | SERDES.Q1EA2_GIIPGSHRINK |
| TCELL68:IMUX_B5 | SERDES.Q1EA2_GISYNCRXD6 |
| TCELL68:IMUX_B6 | SERDES.Q1EA2_GISYNCRXD7 |
| TCELL68:IMUX_B7 | SERDES.Q1EA2_GISYNCRXD5 |
| TCELL68:IMUX_C2 | SERDES.Q1EA3_CIRXIGNOREPKT |
| TCELL68:IMUX_C3 | SERDES.Q1EA3_GISYNCRXER |
| TCELL68:IMUX_C4 | SERDES.Q1EA3_GISYNCRXDV |
| TCELL68:IMUX_C5 | SERDES.Q1EA3_GISYNCNIBDRIB |
| TCELL68:IMUX_C6 | SERDES.Q1EA3_GINONPADRXDV |
| TCELL68:IMUX_C7 | SERDES.Q1EA3_GISYNCRXD0 |
| TCELL68:IMUX_D2 | SERDES.Q1EA3_GISYNCRXD6 |
| TCELL68:IMUX_D3 | SERDES.Q1EA3_GISYNCRXD4 |
| TCELL68:IMUX_D4 | SERDES.Q1EA3_GISYNCRXD2 |
| TCELL68:IMUX_D5 | SERDES.Q1EA3_GIIPGSHRINK |
| TCELL68:IMUX_D6 | SERDES.Q1EA3_GISYNCRXD1 |
| TCELL68:IMUX_D7 | SERDES.Q1EA2_CIRXFULL |
| TCELL68:OUT_F0 | SERDES.Q1EA3_CORXDATA0 |
| TCELL68:OUT_F1 | SERDES.Q1EA3_CORXSTATVEC3 |
| TCELL68:OUT_F2 | SERDES.Q1EA3_CORXDATA2 |
| TCELL68:OUT_F3 | SERDES.Q1S_TOMBISTDO1 |
| TCELL68:OUT_F4 | SERDES.Q1EA3_CORXDATA6 |
| TCELL68:OUT_F5 | SERDES.Q1EA3_CORXDATA15 |
| TCELL68:OUT_F6 | SERDES.Q1EA3_CORXDATA7 |
| TCELL68:OUT_F7 | SERDES.Q1EA3_CORXDATA9 |
| TCELL68:OUT_Q0 | SERDES.Q1EA3_CORXERROR |
| TCELL68:OUT_Q1 | SERDES.Q1EA3_CORXDATA1 |
| TCELL68:OUT_Q2 | SERDES.Q1EA3_CORXDATA4 |
| TCELL68:OUT_Q3 | SERDES.Q1EA1_CORXSTATEN |
| TCELL68:OUT_Q4 | SERDES.Q1S_TOMBISTDO25 |
| TCELL68:OUT_Q5 | SERDES.Q1EA3_CORXSTATVEC7 |
| TCELL68:OUT_Q6 | SERDES.Q1EA3_CORXDATA3 |
| TCELL68:OUT_Q7 | SERDES.Q1EA3_CORXDATA5 |
| TCELL69:IMUX_A2 | SERDES.Q1EA1_GISYNCRXER |
| TCELL69:IMUX_A3 | SERDES.Q1S_TIMBISTSDI2 |
| TCELL69:IMUX_A4 | SERDES.Q1EA2_GISYNCRXDV |
| TCELL69:IMUX_A5 | SERDES.Q1S_TIMBISTSDI1 |
| TCELL69:IMUX_A6 | SERDES.Q1S_TIMBISTSDI8 |
| TCELL69:IMUX_A7 | SERDES.Q1S_TIMBISTSDI9 |
| TCELL69:IMUX_B2 | SERDES.Q1S_TIMBISTSDI4 |
| TCELL69:IMUX_B3 | SERDES.Q1EA1_GISYNCRXD6 |
| TCELL69:IMUX_B4 | SERDES.Q1EA1_GISYNCRXD5 |
| TCELL69:IMUX_B5 | SERDES.Q1S_TIMBISTSDI3 |
| TCELL69:IMUX_B6 | SERDES.Q1EA2_GISYNCRXER |
| TCELL69:IMUX_B7 | SERDES.Q1EA2_GISYNCRXD1 |
| TCELL69:IMUX_C2 | SERDES.Q1EA1_GISYNCRXD7 |
| TCELL69:IMUX_C3 | SERDES.Q1S_TIMBISTSDI7 |
| TCELL69:IMUX_C4 | SERDES.Q1EA1_GISYNCRXD1 |
| TCELL69:IMUX_C5 | SERDES.Q1EA2_GISYNCNIBDRIB |
| TCELL69:IMUX_C6 | SERDES.Q1EA1_GISYNCRXD4 |
| TCELL69:IMUX_C7 | SERDES.Q1EA2_GISYNCRXD0 |
| TCELL69:IMUX_D2 | SERDES.Q1S_TIMBISTSDI5 |
| TCELL69:IMUX_D3 | SERDES.Q1EA1_GISYNCRXD0 |
| TCELL69:IMUX_D4 | SERDES.Q1EA1_GISYNCRXD2 |
| TCELL69:IMUX_D5 | SERDES.Q1EA1_GINONPADRXDV |
| TCELL69:IMUX_D6 | SERDES.Q1EA2_CIRXIGNOREPKT |
| TCELL69:IMUX_D7 | SERDES.Q1EA1_CIRXIGNOREPKT |
| TCELL69:OUT_F0 | SERDES.Q1EA3_CORXDATA8 |
| TCELL69:OUT_F1 | SERDES.Q1EA1_CORXSTATVEC4 |
| TCELL69:OUT_F2 | SERDES.Q1EA1_CORXSTATVEC3 |
| TCELL69:OUT_F3 | SERDES.Q1EA3_CORXDATA11 |
| TCELL69:OUT_F4 | SERDES.Q1EA3_CORXSTATVEC1 |
| TCELL69:OUT_F5 | SERDES.Q1EA3_CORXDATA13 |
| TCELL69:OUT_F6 | SERDES.Q1EA3_CORXSTATVEC5 |
| TCELL69:OUT_F7 | SERDES.Q1EA3_CORXSTATVEC0 |
| TCELL69:OUT_Q0 | SERDES.Q1EA2_CORXSTATEN |
| TCELL69:OUT_Q1 | SERDES.Q1EA3_CORXDATA12 |
| TCELL69:OUT_Q2 | SERDES.Q1S_TISCANO11 |
| TCELL69:OUT_Q3 | SERDES.Q1EA3_CORXSTATVEC6 |
| TCELL69:OUT_Q4 | SERDES.Q1EA3_CORXSTATVEC4 |
| TCELL69:OUT_Q5 | SERDES.Q1EA3_CORXDATA14 |
| TCELL69:OUT_Q6 | SERDES.Q1EA3_CORXSTATVEC2 |
| TCELL69:OUT_Q7 | SERDES.Q1EA3_CORXDATA10 |
| TCELL70:IMUX_A2 | SERDES.Q1S_TIMBISTRA5 |
| TCELL70:IMUX_A3 | SERDES.Q1S_TIMBISTSDI12 |
| TCELL70:IMUX_A4 | SERDES.Q1S_TIMBISTWA6 |
| TCELL70:IMUX_A5 | SERDES.Q1S_TIMBISTRA4 |
| TCELL70:IMUX_B2 | SERDES.Q1S_TIMBISTWA5 |
| TCELL70:IMUX_B3 | SERDES.Q1S_TIMBISTWA3 |
| TCELL70:IMUX_B4 | SERDES.Q1S_TIMBISTRA6 |
| TCELL70:IMUX_B5 | SERDES.Q1S_TIMBISTSDI11 |
| TCELL70:IMUX_C2 | SERDES.Q1S_TIMBISTWA1 |
| TCELL70:IMUX_C3 | SERDES.Q1S_TIMBISTWA2 |
| TCELL70:IMUX_C4 | SERDES.Q1S_TIMBISTWA0 |
| TCELL70:IMUX_C5 | SERDES.Q1S_TIMBISTRA7 |
| TCELL70:IMUX_D2 | SERDES.Q1EA2_GINONPADRXDV |
| TCELL70:IMUX_D3 | SERDES.Q1S_TIMBISTSDI0 |
| TCELL70:IMUX_D4 | SERDES.Q1S_TIMBISTWA4 |
| TCELL70:IMUX_D5 | SERDES.Q1S_TIMBISTSDI10 |
| TCELL70:OUT_F0 | SERDES.Q1EA1_CORXSTATVEC1 |
| TCELL70:OUT_F1 | SERDES.Q1EA2_CORXSTATVEC1 |
| TCELL70:OUT_F2 | SERDES.Q1EA2_CORXEOF |
| TCELL70:OUT_F3 | SERDES.Q1EA2_CORXERROR |
| TCELL70:OUT_F4 | SERDES.Q1EA2_CORXFIFOFULLERROR |
| TCELL70:OUT_F5 | SERDES.Q1EA1_CORXSTATVEC0 |
| TCELL70:OUT_Q0 | SERDES.Q1EA1_CORXSTATVEC5 |
| TCELL70:OUT_Q1 | SERDES.Q1EA2_CORXSTATVEC0 |
| TCELL70:OUT_Q2 | SERDES.Q1EA2_CORXSTATVEC7 |
| TCELL70:OUT_Q3 | SERDES.Q1EA1_CORXSTATVEC2 |
| TCELL70:OUT_Q4 | SERDES.Q1S_TISCANO10 |
| TCELL70:OUT_Q5 | SERDES.Q1EA2_CORXWRITE |
| TCELL71:IMUX_A2 | SERDES.Q1S_TIMBISTSDI33 |
| TCELL71:IMUX_A3 | SERDES.Q1S_TIMBISTSDI17 |
| TCELL71:IMUX_A4 | SERDES.Q1S_TIMBISTSDI32 |
| TCELL71:IMUX_A5 | SERDES.Q1S_BAUDSUPPORT4 |
| TCELL71:IMUX_A6 | SERDES.Q1S_TIMBISTSDI31 |
| TCELL71:IMUX_A7 | SERDES.Q1S_TIMBISTSDI30 |
| TCELL71:IMUX_B2 | SERDES.Q1S_TIMBISTRE |
| TCELL71:IMUX_B3 | SERDES.Q1S_TIMBISTWE |
| TCELL71:IMUX_B4 | SERDES.Q1S_TIMBISTSDI16 |
| TCELL71:IMUX_B5 | SERDES.Q1S_TIMBISTMODE |
| TCELL71:IMUX_B6 | SERDES.Q1S_TIMBISTSDI35 |
| TCELL71:IMUX_B7 | SERDES.Q1S_TIMBISTSDI34 |
| TCELL71:IMUX_C2 | SERDES.Q1S_TIMBISTBANKSEL2 |
| TCELL71:IMUX_C3 | SERDES.Q1S_TIMBISTRA0 |
| TCELL71:IMUX_C4 | SERDES.Q1S_TIMBISTRA1 |
| TCELL71:IMUX_C5 | SERDES.Q1S_TIMBISTBANKSEL1 |
| TCELL71:IMUX_C6 | SERDES.Q1S_TIMBISTSDI14 |
| TCELL71:IMUX_C7 | SERDES.Q1S_TIMBISTSDI15 |
| TCELL71:IMUX_D2 | SERDES.Q1S_TIMBISTWA7 |
| TCELL71:IMUX_D3 | SERDES.Q1S_TIMBISTRA3 |
| TCELL71:IMUX_D4 | SERDES.Q1S_TIMBISTRA2 |
| TCELL71:IMUX_D5 | SERDES.Q1S_TIMBISTSDI13 |
| TCELL71:IMUX_D6 | SERDES.Q1S_TIMBISTBANKSEL0 |
| TCELL71:IMUX_D7 | SERDES.Q1S_TIMBISTBANKSEL3 |
| TCELL71:OUT_F0 | SERDES.Q1EA1_CORXFIFOFULLERROR |
| TCELL71:OUT_F1 | SERDES.Q1EA1_CORXDATA2 |
| TCELL71:OUT_F2 | SERDES.Q1EA2_CORXDATA11 |
| TCELL71:OUT_F3 | SERDES.Q1EA2_CORXSTATVEC2 |
| TCELL71:OUT_F4 | SERDES.Q1EA2_CORXDATA3 |
| TCELL71:OUT_F5 | SERDES.Q1EA1_CORXWRITE |
| TCELL71:OUT_F6 | SERDES.Q1EA1_CORXDATA4 |
| TCELL71:OUT_F7 | SERDES.Q1EA1_CORXDATA7 |
| TCELL71:OUT_Q0 | SERDES.Q1EA1_CORXSTATVEC7 |
| TCELL71:OUT_Q1 | SERDES.Q1EA2_CORXSTATVEC6 |
| TCELL71:OUT_Q2 | SERDES.Q1EA1_CORXSTATVEC6 |
| TCELL71:OUT_Q3 | SERDES.Q1EA2_CORXSTATVEC5 |
| TCELL71:OUT_Q4 | SERDES.Q1EA2_CORXDATA10 |
| TCELL71:OUT_Q5 | SERDES.Q1EA1_CORXDATA3 |
| TCELL71:OUT_Q6 | SERDES.Q1EA1_CORXERROR |
| TCELL71:OUT_Q7 | SERDES.Q1EA1_CORXDATA8 |
| TCELL72:IMUX_A2 | SERDES.Q1S_TPORTTDI18 |
| TCELL72:IMUX_A3 | SERDES.Q1S_TPORTTDI3 |
| TCELL72:IMUX_A4 | SERDES.Q1S_TPORTTDI10 |
| TCELL72:IMUX_A5 | SERDES.Q1S_TPORTTDI12 |
| TCELL72:IMUX_A6 | SERDES.Q1S_TPORTTDI2 |
| TCELL72:IMUX_A7 | SERDES.Q1S_TPORTTDI4 |
| TCELL72:IMUX_B2 | SERDES.Q1S_RECOVERRSTN |
| TCELL72:IMUX_B3 | SERDES.Q1S_RXPFORCERETRYN |
| TCELL72:IMUX_B4 | SERDES.Q1S_TPORTTDI19 |
| TCELL72:IMUX_B5 | SERDES.Q1S_TPORTTDI50 |
| TCELL72:IMUX_B6 | SERDES.Q1S_TPORTTDI20 |
| TCELL72:IMUX_B7 | SERDES.Q1S_MGTA18 |
| TCELL72:IMUX_C2 | SERDES.Q1S_TIMBISTSDI22 |
| TCELL72:IMUX_C3 | SERDES.Q1S_TIMBISTSDI23 |
| TCELL72:IMUX_C4 | SERDES.Q1S_TIMBISTSDI24 |
| TCELL72:IMUX_C5 | SERDES.Q1S_TIMBISTSDI27 |
| TCELL72:IMUX_C6 | SERDES.Q1S_TIMBISTSDI25 |
| TCELL72:IMUX_C7 | SERDES.Q1S_TIMBISTSDI26 |
| TCELL72:IMUX_D2 | SERDES.Q1S_TIMBISTSDI18 |
| TCELL72:IMUX_D3 | SERDES.Q1S_TIMBISTSDI19 |
| TCELL72:IMUX_D4 | SERDES.Q1S_TIMBISTSDI29 |
| TCELL72:IMUX_D5 | SERDES.Q1S_TIMBISTSDI20 |
| TCELL72:IMUX_D6 | SERDES.Q1S_TIMBISTSDI21 |
| TCELL72:IMUX_D7 | SERDES.Q1S_TIMBISTSDI28 |
| TCELL72:OUT_F0 | SERDES.Q1EA2_CORXDATA5 |
| TCELL72:OUT_F1 | SERDES.Q1EA2_CORXSTATVEC3 |
| TCELL72:OUT_F2 | SERDES.Q1EA1_CORXDATA1 |
| TCELL72:OUT_F3 | SERDES.Q1EA2_CORXDATA2 |
| TCELL72:OUT_F4 | SERDES.Q1S_TOMBISTDO26 |
| TCELL72:OUT_F5 | SERDES.Q1EA2_CORXDATA4 |
| TCELL72:OUT_F6 | SERDES.Q1EA2_CORXDATA1 |
| TCELL72:OUT_F7 | SERDES.Q1EA1_CORXDATA12 |
| TCELL72:OUT_Q0 | SERDES.Q1EA1_CORXDATA6 |
| TCELL72:OUT_Q1 | SERDES.Q1EA1_CORXDATA9 |
| TCELL72:OUT_Q2 | SERDES.Q1EA1_CORXEOF |
| TCELL72:OUT_Q3 | SERDES.Q1EA1_CORXDATA0 |
| TCELL72:OUT_Q4 | SERDES.Q1EA2_CORXDATA6 |
| TCELL72:OUT_Q5 | SERDES.Q1EA2_CORXSTATVEC4 |
| TCELL72:OUT_Q6 | SERDES.Q1EA1_CORXDATA5 |
| TCELL72:OUT_Q7 | SERDES.Q1EA2_CORXDATA0 |
| TCELL73:IMUX_A4 | SERDES.Q1S_TPORTTDI42 |
| TCELL73:IMUX_A5 | SERDES.Q1S_TPORTTDI36 |
| TCELL73:IMUX_A6 | SERDES.Q1S_TPORTTDI26 |
| TCELL73:IMUX_A7 | SERDES.Q1S_TPORTTDI58 |
| TCELL73:IMUX_B4 | SERDES.Q1S_TPORTTDI24 |
| TCELL73:IMUX_B5 | SERDES.Q1S_TPORTTDI59 |
| TCELL73:IMUX_B6 | SERDES.Q1S_TPORTTDI35 |
| TCELL73:IMUX_B7 | SERDES.Q1S_TPORTTDI27 |
| TCELL73:IMUX_C4 | SERDES.Q1S_TPORTTDI52 |
| TCELL73:IMUX_C5 | SERDES.Q1S_TPORTTDI28 |
| TCELL73:IMUX_C6 | SERDES.Q1S_TPORTTDI43 |
| TCELL73:IMUX_C7 | SERDES.Q1S_TPORTTDI49 |
| TCELL73:IMUX_D4 | SERDES.Q1S_TPORTTDI0 |
| TCELL73:IMUX_D5 | SERDES.Q1S_TPORTTDI11 |
| TCELL73:IMUX_D6 | SERDES.Q1S_TPORTTDI16 |
| TCELL73:IMUX_D7 | SERDES.Q1S_TPORTTDI48 |
| TCELL73:OUT_F0 | SERDES.Q1EA2_CORXDATA12 |
| TCELL73:OUT_F1 | SERDES.Q1EA2_CORXDATA8 |
| TCELL73:OUT_F4 | SERDES.Q1EA1_CORXDATA13 |
| TCELL73:OUT_F5 | SERDES.Q1EA2_CORXDATA15 |
| TCELL73:OUT_F6 | SERDES.Q1EA2_CORXDATA14 |
| TCELL73:OUT_F7 | SERDES.Q1EA1_CORXDATA14 |
| TCELL73:OUT_Q0 | SERDES.Q1EA2_CORXDATA7 |
| TCELL73:OUT_Q1 | SERDES.Q1EA1_CORXDATA15 |
| TCELL73:OUT_Q4 | SERDES.Q1S_TOMBISTDO35 |
| TCELL73:OUT_Q5 | SERDES.Q1EA1_CORXDATA11 |
| TCELL73:OUT_Q6 | SERDES.Q1EA2_CORXDATA9 |
| TCELL73:OUT_Q7 | SERDES.Q1EA1_CORXDATA10 |
| TCELL74:IMUX_A2 | SERDES.Q1S_TPORTTDI45 |
| TCELL74:IMUX_A3 | SERDES.Q1S_TPORTTDI21 |
| TCELL74:IMUX_A4 | SERDES.Q1S_TPORTTDI30 |
| TCELL74:IMUX_A5 | SERDES.Q1S_TPORTTDI5 |
| TCELL74:IMUX_A6 | SERDES.Q1S_TPORTTDI33 |
| TCELL74:IMUX_A7 | SERDES.Q1S_TPORTTDI23 |
| TCELL74:IMUX_B2 | SERDES.Q1S_TPORTTDI46 |
| TCELL74:IMUX_B3 | SERDES.Q1S_TPORTTDI47 |
| TCELL74:IMUX_B4 | SERDES.Q1S_TPORTTDI17 |
| TCELL74:IMUX_B5 | SERDES.Q1S_TPORTTDI1 |
| TCELL74:IMUX_B6 | SERDES.Q1S_TPORTTDI25 |
| TCELL74:IMUX_B7 | SERDES.Q1S_TPORTTDI62 |
| TCELL74:IMUX_C2 | SERDES.Q1S_TPORTTDI55 |
| TCELL74:IMUX_C3 | SERDES.Q1S_TPORTTDI60 |
| TCELL74:IMUX_C4 | SERDES.Q1S_TPORTTDI29 |
| TCELL74:IMUX_C5 | SERDES.Q1S_TPORTTDI54 |
| TCELL74:IMUX_C6 | SERDES.Q1S_TPORTTDI61 |
| TCELL74:IMUX_C7 | SERDES.Q1S_TPORTTDI57 |
| TCELL74:IMUX_D2 | SERDES.Q1S_TPORTTDI51 |
| TCELL74:IMUX_D3 | SERDES.Q1S_TPORTTDI40 |
| TCELL74:IMUX_D4 | SERDES.Q1S_TPORTTDI56 |
| TCELL74:IMUX_D5 | SERDES.Q1S_TPORTTDI8 |
| TCELL74:IMUX_D6 | SERDES.Q1S_TPORTTDI34 |
| TCELL74:IMUX_D7 | SERDES.Q1S_TPORTTDI44 |
| TCELL74:IMUX_CLK0_DELAY | SERDES.Q1EA0_KITXMACCLK |
| TCELL74:OUT_F0 | SERDES.Q1S_TOMBISTDO29 |
| TCELL74:OUT_F1 | SERDES.Q1S_TISCANO15 |
| TCELL74:OUT_F2 | SERDES.Q1S_TISCANO19 |
| TCELL74:OUT_F3 | SERDES.Q1S_TOMBISTDO0 |
| TCELL74:OUT_F4 | SERDES.Q1S_STATUS11 |
| TCELL74:OUT_F5 | SERDES.Q1S_OLLMMGTDI16 |
| TCELL74:OUT_F6 | SERDES.Q1S_OLLMMGTDI29 |
| TCELL74:OUT_F7 | SERDES.Q1S_OLLMMGTDI21 |
| TCELL74:OUT_Q0 | SERDES.Q1EA2_CORXDATA13 |
| TCELL74:OUT_Q1 | SERDES.Q1S_TOMBISTDO27 |
| TCELL74:OUT_Q2 | SERDES.Q1S_TOMBISTDO34 |
| TCELL74:OUT_Q3 | SERDES.Q1S_TOMBISTDO28 |
| TCELL74:OUT_Q4 | SERDES.Q1S_TOMBISTDO33 |
| TCELL74:OUT_Q5 | SERDES.Q1S_TOMBISTDO32 |
| TCELL74:OUT_Q6 | SERDES.Q1S_TOMBISTDO30 |
| TCELL74:OUT_Q7 | SERDES.Q1S_TOMBISTDO31 |
| TCELL75:IMUX_A2 | SERDES.Q1S_TPORTCHARISK1 |
| TCELL75:IMUX_A3 | SERDES.Q1S_TPORTCHARISK2 |
| TCELL75:IMUX_A4 | SERDES.Q1S_MGTA15 |
| TCELL75:IMUX_A5 | SERDES.Q1S_MGTA12 |
| TCELL75:IMUX_A6 | SERDES.Q1S_MGTA10 |
| TCELL75:IMUX_A7 | SERDES.Q1S_MGTA8 |
| TCELL75:IMUX_B2 | SERDES.Q1S_TPORTTDI31 |
| TCELL75:IMUX_B3 | SERDES.Q1S_MGTA14 |
| TCELL75:IMUX_B4 | SERDES.Q1S_MGTA17 |
| TCELL75:IMUX_B5 | SERDES.Q1S_TPORTTDI53 |
| TCELL75:IMUX_B6 | SERDES.Q1S_TPORTCHARISK4 |
| TCELL75:IMUX_B7 | SERDES.Q1S_TPORTTDI15 |
| TCELL75:IMUX_C2 | SERDES.Q1S_TPORTTDI13 |
| TCELL75:IMUX_C3 | SERDES.Q1S_TPORTTDI63 |
| TCELL75:IMUX_C4 | SERDES.Q1S_TPORTTDI39 |
| TCELL75:IMUX_C5 | SERDES.Q1S_TPORTTDI22 |
| TCELL75:IMUX_C6 | SERDES.Q1S_TPORTTDI38 |
| TCELL75:IMUX_C7 | SERDES.Q1S_TPORTTDI9 |
| TCELL75:IMUX_D2 | SERDES.Q1S_TPORTTDI14 |
| TCELL75:IMUX_D3 | SERDES.Q1S_TPORTTDI6 |
| TCELL75:IMUX_D4 | SERDES.Q1S_TPORTTDI37 |
| TCELL75:IMUX_D5 | SERDES.Q1S_TPORTTDI41 |
| TCELL75:IMUX_D6 | SERDES.Q1S_TPORTTDI32 |
| TCELL75:IMUX_D7 | SERDES.Q1S_TPORTTDI7 |
| TCELL75:IMUX_CLK0_DELAY | SERDES.Q1EA3_KITXMACCLK |
| TCELL75:IMUX_CLK1_DELAY | SERDES.Q1EA0_KIRXTXFECLK |
| TCELL75:OUT_F0 | SERDES.Q1S_OLLMMGTDI23 |
| TCELL75:OUT_F1 | SERDES.Q1S_OLLMMGTINTN |
| TCELL75:OUT_F2 | SERDES.Q1S_OLLMMGTDI7 |
| TCELL75:OUT_F3 | SERDES.Q1S_OLLMMGTDI15 |
| TCELL75:OUT_F4 | SERDES.Q1S_OLLMMGTDI30 |
| TCELL75:OUT_F5 | SERDES.Q1S_OLLMMGTDI25 |
| TCELL75:OUT_F6 | SERDES.Q1S_OLLMMGTDI24 |
| TCELL75:OUT_F7 | SERDES.Q1S_OLLMMGTDI20 |
| TCELL75:OUT_Q0 | SERDES.Q1S_OLLMMGTDI13 |
| TCELL75:OUT_Q1 | SERDES.Q1S_OLLMMGTDI5 |
| TCELL75:OUT_Q2 | SERDES.Q1S_OLLMMGTDI3 |
| TCELL75:OUT_Q3 | SERDES.Q1S_OLLMMGTDI12 |
| TCELL75:OUT_Q4 | SERDES.Q1S_OLLMMGTDI0 |
| TCELL75:OUT_Q5 | SERDES.Q1S_STATUS10 |
| TCELL75:OUT_Q6 | SERDES.Q1S_OLLMMGTDI22 |
| TCELL75:OUT_Q7 | SERDES.Q1S_OLLMMGTDI6 |
| TCELL76:IMUX_A2 | SERDES.Q1S_MGTA21 |
| TCELL76:IMUX_A3 | SERDES.Q1S_MGTA3 |
| TCELL76:IMUX_A4 | SERDES.Q1S_MGTA0 |
| TCELL76:IMUX_A5 | SERDES.Q1S_MGTA2 |
| TCELL76:IMUX_B2 | SERDES.Q1S_TPORTCHARISK5 |
| TCELL76:IMUX_B3 | SERDES.Q1S_TPORTCHARISK7 |
| TCELL76:IMUX_B4 | SERDES.Q1S_MGTA1 |
| TCELL76:IMUX_B5 | SERDES.Q1S_MGTWRN3 |
| TCELL76:IMUX_C2 | SERDES.Q1S_TPORTCHARISK0 |
| TCELL76:IMUX_C3 | SERDES.Q1S_TPORTCHARISK6 |
| TCELL76:IMUX_C4 | SERDES.Q1S_MGTA9 |
| TCELL76:IMUX_C5 | SERDES.Q1S_TPORTCHARISK3 |
| TCELL76:IMUX_D2 | SERDES.Q1S_MGTA11 |
| TCELL76:IMUX_D3 | SERDES.Q1S_MGTA16 |
| TCELL76:IMUX_D4 | SERDES.Q1S_MGTA13 |
| TCELL76:IMUX_D5 | SERDES.Q1S_MGTA7 |
| TCELL76:IMUX_CLK1_DELAY | SERDES.Q1EA3_KIRXTXFECLK |
| TCELL76:IMUX_CE1 | SERDES.Q1S_TISCANI2 |
| TCELL76:IMUX_CE2 | SERDES.Q1S_TISCANI0 |
| TCELL76:OUT_F0 | SERDES.Q1S_OLLMMGTDI10 |
| TCELL76:OUT_F1 | SERDES.Q1S_OLLMMGTDI27 |
| TCELL76:OUT_F2 | SERDES.Q1S_OLLMMGTDI31 |
| TCELL76:OUT_F3 | SERDES.Q1S_OLLMMGTDI4 |
| TCELL76:OUT_F4 | SERDES.Q1S_TXLANESILENCECH2 |
| TCELL76:OUT_F5 | SERDES.Q1S_STATUS17 |
| TCELL76:OUT_Q0 | SERDES.Q1S_OLLMMGTDI19 |
| TCELL76:OUT_Q1 | SERDES.Q1S_OLLMMGTDI18 |
| TCELL76:OUT_Q2 | SERDES.Q1S_OLLMMGTDI2 |
| TCELL76:OUT_Q3 | SERDES.Q1S_OLLMMGTDI14 |
| TCELL76:OUT_Q4 | SERDES.Q1S_TXLANESILENCECH1 |
| TCELL76:OUT_Q5 | SERDES.Q1S_TXLANESILENCECH3 |
| TCELL77:IMUX_A2 | SERDES.Q1S_BAUDSUPPORT0 |
| TCELL77:IMUX_A3 | SERDES.Q1S_MGTDI7 |
| TCELL77:IMUX_A4 | SERDES.Q1S_PHYUSTB |
| TCELL77:IMUX_A5 | SERDES.Q1S_RCVCLKSEL1 |
| TCELL77:IMUX_A6 | SERDES.Q1S_MGTDI15 |
| TCELL77:IMUX_A7 | SERDES.Q1S_MGTDI27 |
| TCELL77:IMUX_B2 | SERDES.Q1S_MGTDI24 |
| TCELL77:IMUX_B3 | SERDES.Q1S_MGTDI25 |
| TCELL77:IMUX_B4 | SERDES.Q1S_MGTDI29 |
| TCELL77:IMUX_B5 | SERDES.Q1S_MGTDI28 |
| TCELL77:IMUX_B6 | SERDES.Q1S_MGTDI31 |
| TCELL77:IMUX_B7 | SERDES.Q1S_MGTDI30 |
| TCELL77:IMUX_C2 | SERDES.Q1S_RCVCLKSEL3 |
| TCELL77:IMUX_C3 | SERDES.Q1S_PHYTINITN |
| TCELL77:IMUX_C4 | SERDES.Q1S_MGTWRN1 |
| TCELL77:IMUX_C5 | SERDES.Q1S_MGTWRN0 |
| TCELL77:IMUX_C6 | SERDES.Q1S_MGTRDN |
| TCELL77:IMUX_C7 | SERDES.Q1S_PHYRINITN |
| TCELL77:IMUX_D2 | SERDES.Q1S_MGTA6 |
| TCELL77:IMUX_D3 | SERDES.Q1S_MGTA20 |
| TCELL77:IMUX_D4 | SERDES.Q1S_MGTA5 |
| TCELL77:IMUX_D5 | SERDES.Q1S_MGTA4 |
| TCELL77:IMUX_D6 | SERDES.Q1S_MGTWRN2 |
| TCELL77:IMUX_D7 | SERDES.Q1S_MGTA19 |
| TCELL77:IMUX_LSR0 | SERDES.Q1S_TISCANRSTN |
| TCELL77:IMUX_LSR1 | SERDES.Q1S_TISCANMODE |
| TCELL77:IMUX_CLK0_DELAY | SERDES.Q1EA1_KIRXTXFECLK |
| TCELL77:IMUX_CLK1_DELAY | SERDES.Q1EA2_KIRXTXFECLK |
| TCELL77:IMUX_CE0 | SERDES.Q1S_TISCANI9 |
| TCELL77:IMUX_CE1 | SERDES.Q1S_TISCANI10 |
| TCELL77:IMUX_CE2 | SERDES.Q1S_TISCANI13 |
| TCELL77:IMUX_CE3 | SERDES.Q1S_TISCANI6 |
| TCELL77:OUT_F0 | SERDES.Q1S_STATUS20 |
| TCELL77:OUT_F1 | SERDES.Q1S_TISCANO4 |
| TCELL77:OUT_F2 | SERDES.Q1S_TISCANO17 |
| TCELL77:OUT_F3 | SERDES.Q1S_OLLMMGTDI9 |
| TCELL77:OUT_F4 | SERDES.Q1S_LNKMCERXREQN |
| TCELL77:OUT_F5 | SERDES.Q1S_OLLMMGTDI8 |
| TCELL77:OUT_F6 | SERDES.Q1S_RESPTIMEOUT0 |
| TCELL77:OUT_F7 | SERDES.Q1S_PHYEMEVENTREQN |
| TCELL77:OUT_Q0 | SERDES.Q1S_OLLMMGTDI26 |
| TCELL77:OUT_Q1 | SERDES.Q1S_OLLMMGTDI28 |
| TCELL77:OUT_Q2 | SERDES.Q1S_OLLMMGTDI1 |
| TCELL77:OUT_Q3 | SERDES.Q1S_TISCANO3 |
| TCELL77:OUT_Q4 | SERDES.Q1S_TXLANESILENCECH0 |
| TCELL77:OUT_Q5 | SERDES.Q1S_OLLMMGTDI17 |
| TCELL77:OUT_Q6 | SERDES.Q1S_OLLMMGTRDYN |
| TCELL77:OUT_Q7 | SERDES.Q1S_OLLMMGTDI11 |
| TCELL78:IMUX_A2 | SERDES.Q1S_MGTDI14 |
| TCELL78:IMUX_A3 | SERDES.Q1S_OLLMEFPTR10 |
| TCELL78:IMUX_A4 | SERDES.Q1S_ENABLETXFLOWCONTROLN |
| TCELL78:IMUX_A5 | SERDES.Q1S_OLLMEFPTR15 |
| TCELL78:IMUX_A6 | SERDES.Q1S_MGTDI12 |
| TCELL78:IMUX_A7 | SERDES.Q1S_MGTDI18 |
| TCELL78:IMUX_B2 | SERDES.Q1S_MGTDI22 |
| TCELL78:IMUX_B3 | SERDES.Q1S_MGTDI20 |
| TCELL78:IMUX_B4 | SERDES.Q1S_MGTDI19 |
| TCELL78:IMUX_B5 | SERDES.Q1S_MGTDI11 |
| TCELL78:IMUX_B6 | SERDES.Q1S_OLLMEFPTR7 |
| TCELL78:IMUX_B7 | SERDES.Q1S_OLLMEFPTR6 |
| TCELL78:IMUX_C2 | SERDES.Q1S_MGTDI10 |
| TCELL78:IMUX_C3 | SERDES.Q1S_MGTDI6 |
| TCELL78:IMUX_C4 | SERDES.Q1S_MGTDI4 |
| TCELL78:IMUX_C5 | SERDES.Q1S_MGTDI3 |
| TCELL78:IMUX_C6 | SERDES.Q1S_MGTDI21 |
| TCELL78:IMUX_C7 | SERDES.Q1S_MGTDI23 |
| TCELL78:IMUX_D2 | SERDES.Q1S_BAUDSUPPORT2 |
| TCELL78:IMUX_D3 | SERDES.Q1S_BAUDSUPPORT1 |
| TCELL78:IMUX_D4 | SERDES.Q1S_MGTDI26 |
| TCELL78:IMUX_D5 | SERDES.Q1S_BAUDSUPPORT3 |
| TCELL78:IMUX_D6 | SERDES.Q1S_MGTDI5 |
| TCELL78:IMUX_D7 | SERDES.Q1S_OLLMEFPTR0 |
| TCELL78:IMUX_LSR0 | SERDES.Q1EA3_KIRSTN |
| TCELL78:IMUX_LSR1 | SERDES.Q1EA0_KIRSTN |
| TCELL78:IMUX_CLK0_DELAY | SERDES.Q1EA2_KITXMACCLK |
| TCELL78:IMUX_CLK1_DELAY | SERDES.Q1EA1_KITXMACCLK |
| TCELL78:IMUX_CE0 | SERDES.Q1S_TISCANI12 |
| TCELL78:IMUX_CE1 | SERDES.Q1S_TISCANI11 |
| TCELL78:IMUX_CE2 | SERDES.Q1S_TISCANI3 |
| TCELL78:IMUX_CE3 | SERDES.Q1S_TISCANI21 |
| TCELL78:OUT_F0 | SERDES.Q1S_RESPTIMEOUT23 |
| TCELL78:OUT_F1 | SERDES.Q1S_RESPTIMEOUT22 |
| TCELL78:OUT_F2 | SERDES.Q1S_PORTNERRORDETECT27 |
| TCELL78:OUT_F3 | SERDES.Q1S_RESPTIMEOUT17 |
| TCELL78:OUT_F4 | SERDES.Q1S_PORTNERRORDETECT11 |
| TCELL78:OUT_F5 | SERDES.Q1S_RESPTIMEOUT2 |
| TCELL78:OUT_F6 | SERDES.Q1S_RESPTIMEOUT21 |
| TCELL78:OUT_F7 | SERDES.Q1S_PORTNERRORDETECT9 |
| TCELL78:OUT_Q0 | SERDES.Q1S_PORTNERRORDETECT28 |
| TCELL78:OUT_Q1 | SERDES.Q1S_PORTNERRORDETECT10 |
| TCELL78:OUT_Q2 | SERDES.Q1S_PORTNERRORDETECT30 |
| TCELL78:OUT_Q3 | SERDES.Q1S_PORTNERRORDETECT29 |
| TCELL78:OUT_Q4 | SERDES.Q1S_PORTNERRORDETECT26 |
| TCELL78:OUT_Q5 | SERDES.Q1S_OUTPUTUNRECOVERREVENTREQN |
| TCELL78:OUT_Q6 | SERDES.Q1S_PORTNERRORDETECT31 |
| TCELL78:OUT_Q7 | SERDES.Q1S_RESPTIMEOUT1 |
| TCELL79:IMUX_A2 | SERDES.Q1S_MGTDI9 |
| TCELL79:IMUX_A3 | SERDES.Q1S_OUTPUTUNRECOVERREVENTACKN |
| TCELL79:IMUX_A4 | SERDES.Q1S_LNKMCERXACKN |
| TCELL79:IMUX_A5 | SERDES.Q1S_PHYMSTB |
| TCELL79:IMUX_A6 | SERDES.Q1S_PHYEMEVENTACKN |
| TCELL79:IMUX_A7 | SERDES.Q1S_LOOPBACK0 |
| TCELL79:IMUX_B2 | SERDES.Q1S_OLLMEFPTR12 |
| TCELL79:IMUX_B3 | SERDES.Q1S_MGTDI2 |
| TCELL79:IMUX_B4 | SERDES.Q1S_MGTDI13 |
| TCELL79:IMUX_B5 | SERDES.Q1S_MGTDI0 |
| TCELL79:IMUX_B6 | SERDES.Q1S_MGTDI1 |
| TCELL79:IMUX_B7 | SERDES.Q1S_MGTDI8 |
| TCELL79:IMUX_C2 | SERDES.Q1S_OLLMEFPTR4 |
| TCELL79:IMUX_C3 | SERDES.Q1S_OLLMEFPTR14 |
| TCELL79:IMUX_C4 | SERDES.Q1S_OLLMEFPTR13 |
| TCELL79:IMUX_C5 | SERDES.Q1S_OLLMEFPTR3 |
| TCELL79:IMUX_C6 | SERDES.Q1S_OLLMEFPTR9 |
| TCELL79:IMUX_C7 | SERDES.Q1S_OLLMEFPTR11 |
| TCELL79:IMUX_D2 | SERDES.Q1S_OLLMEFPTR5 |
| TCELL79:IMUX_D3 | SERDES.Q1S_OLLMEFPTR8 |
| TCELL79:IMUX_D4 | SERDES.Q1S_MGTDI17 |
| TCELL79:IMUX_D5 | SERDES.Q1S_OLLMEFPTR2 |
| TCELL79:IMUX_D6 | SERDES.Q1S_MGTDI16 |
| TCELL79:IMUX_D7 | SERDES.Q1S_OLLMEFPTR1 |
| TCELL79:IMUX_LSR0 | SERDES.Q1EA2_KIRSTN |
| TCELL79:IMUX_LSR1 | SERDES.Q1EA1_KIRSTN |
| TCELL79:IMUX_CLK0_DELAY | SERDES.Q1EA1_KIRXMACCLK |
| TCELL79:IMUX_CLK1_DELAY | SERDES.Q1EA0_KIRXMACCLK |
| TCELL79:IMUX_CE0 | SERDES.Q1S_TISCANI23 |
| TCELL79:IMUX_CE1 | SERDES.Q1S_TISCANI25 |
| TCELL79:IMUX_CE2 | SERDES.Q1S_TISCANI28 |
| TCELL79:IMUX_CE3 | SERDES.Q1S_TISCANI29 |
| TCELL79:OUT_F0 | SERDES.Q1S_RESPTIMEOUT6 |
| TCELL79:OUT_F1 | SERDES.Q1S_RESPTIMEOUT5 |
| TCELL79:OUT_F2 | SERDES.Q1S_STATUS16 |
| TCELL79:OUT_F3 | SERDES.Q1S_RESPTIMEOUT16 |
| TCELL79:OUT_F4 | SERDES.Q1S_PORTNERRORDETECT13 |
| TCELL79:OUT_F5 | SERDES.Q1S_RESPTIMEOUT4 |
| TCELL79:OUT_F6 | SERDES.Q1S_RESPTIMEOUT8 |
| TCELL79:OUT_F7 | SERDES.Q1S_PORTNERRORDETECT14 |
| TCELL79:OUT_Q0 | SERDES.Q1S_PORTNERRORDETECT12 |
| TCELL79:OUT_Q1 | SERDES.Q1S_RESPTIMEOUT20 |
| TCELL79:OUT_Q2 | SERDES.Q1S_RESPTIMEOUT19 |
| TCELL79:OUT_Q3 | SERDES.Q1S_RESPTIMEOUT18 |
| TCELL79:OUT_Q4 | SERDES.Q1S_SYSRSTON |
| TCELL79:OUT_Q5 | SERDES.Q1S_RESPTIMEOUT3 |
| TCELL79:OUT_Q6 | SERDES.Q1S_RESPTIMEOUT7 |
| TCELL79:OUT_Q7 | SERDES.Q1S_PORTNERRORDETECT8 |
| TCELL80:IMUX_A2 | SERDES.Q1S_WM11 |
| TCELL80:IMUX_A3 | SERDES.Q1S_WM03 |
| TCELL80:IMUX_A4 | SERDES.Q1S_WM22 |
| TCELL80:IMUX_A5 | SERDES.Q1S_WM21 |
| TCELL80:IMUX_A6 | SERDES.Q1S_GEAR |
| TCELL80:IMUX_A7 | SERDES.Q1S_TLNKD63 |
| TCELL80:IMUX_B2 | SERDES.Q1S_WM13 |
| TCELL80:IMUX_B3 | SERDES.Q1S_WM10 |
| TCELL80:IMUX_B4 | SERDES.Q1S_WM00 |
| TCELL80:IMUX_B5 | SERDES.Q1S_WM01 |
| TCELL80:IMUX_B6 | SERDES.Q1S_WM12 |
| TCELL80:IMUX_B7 | SERDES.Q1S_WM23 |
| TCELL80:IMUX_C2 | SERDES.Q1S_TXSYNCCTRL0 |
| TCELL80:IMUX_C3 | SERDES.Q1S_RCVCLKSEL0 |
| TCELL80:IMUX_C4 | SERDES.Q1S_RCVCLKSEL2 |
| TCELL80:IMUX_C5 | SERDES.Q1S_TPORTENABLEN |
| TCELL80:IMUX_C6 | SERDES.Q1S_WM20 |
| TCELL80:IMUX_C7 | SERDES.Q1S_WM02 |
| TCELL80:IMUX_D2 | SERDES.Q1S_RXSYNCCTRL1 |
| TCELL80:IMUX_D3 | SERDES.Q1S_LOOPBACK1 |
| TCELL80:IMUX_D4 | SERDES.Q1S_LOOPBACK2 |
| TCELL80:IMUX_D5 | SERDES.Q1S_RXSYNCCTRL0 |
| TCELL80:IMUX_D6 | SERDES.Q1S_LNKMCETXREQN |
| TCELL80:IMUX_D7 | SERDES.Q1S_TXSYNCCTRL1 |
| TCELL80:IMUX_LSR0 | SERDES.Q1S_TISCANENA |
| TCELL80:IMUX_LSR1 | SERDES.Q1S_PHYRSTN |
| TCELL80:IMUX_CLK0_DELAY | SERDES.Q1EA2_KIRXMACCLK |
| TCELL80:IMUX_CLK1_DELAY | SERDES.Q1EA3_KIRXMACCLK |
| TCELL80:IMUX_CE0 | SERDES.Q1S_TISCANI27 |
| TCELL80:IMUX_CE1 | SERDES.Q1S_TISCANI26 |
| TCELL80:IMUX_CE2 | SERDES.Q1S_TISCANI24 |
| TCELL80:IMUX_CE3 | SERDES.Q1S_TISCANI22 |
| TCELL80:OUT_F0 | SERDES.Q1S_STATUS14 |
| TCELL80:OUT_F1 | SERDES.Q1S_FLOWFIFOACKON3 |
| TCELL80:OUT_F2 | SERDES.Q1S_TISCANO6 |
| TCELL80:OUT_F3 | SERDES.Q1S_BUFFDEQACKADVPTRN |
| TCELL80:OUT_F4 | SERDES.Q1S_FLOWFIFOACKON1 |
| TCELL80:OUT_F5 | SERDES.Q1S_LNKMCETXACKN |
| TCELL80:OUT_F6 | SERDES.Q1S_TISCANO7 |
| TCELL80:OUT_F7 | SERDES.Q1S_FLOWFIFOACKON2 |
| TCELL80:OUT_Q0 | SERDES.Q1S_RESPTIMEOUT15 |
| TCELL80:OUT_Q1 | SERDES.Q1S_LNKTOUTPUTPORTENABLE |
| TCELL80:OUT_Q2 | SERDES.Q1S_RESPTIMEOUT9 |
| TCELL80:OUT_Q3 | SERDES.Q1S_RESPTIMEOUT14 |
| TCELL80:OUT_Q4 | SERDES.Q1S_RESPTIMEOUT10 |
| TCELL80:OUT_Q5 | SERDES.Q1S_RESPTIMEOUT13 |
| TCELL80:OUT_Q6 | SERDES.Q1S_RESPTIMEOUT11 |
| TCELL80:OUT_Q7 | SERDES.Q1S_RESPTIMEOUT12 |
| TCELL81:IMUX_A2 | SERDES.Q1S_TLNKD44 |
| TCELL81:IMUX_A3 | SERDES.Q1S_TLNKD43 |
| TCELL81:IMUX_A4 | SERDES.Q1S_TLNKD42 |
| TCELL81:IMUX_A5 | SERDES.Q1S_TLNKD41 |
| TCELL81:IMUX_A6 | SERDES.Q1S_TLNKD40 |
| TCELL81:IMUX_A7 | SERDES.Q1S_TLNKD39 |
| TCELL81:IMUX_B2 | SERDES.Q1S_TLNKD50 |
| TCELL81:IMUX_B3 | SERDES.Q1S_TLNKD49 |
| TCELL81:IMUX_B4 | SERDES.Q1S_TLNKD48 |
| TCELL81:IMUX_B5 | SERDES.Q1S_TLNKD47 |
| TCELL81:IMUX_B6 | SERDES.Q1S_TLNKD46 |
| TCELL81:IMUX_B7 | SERDES.Q1S_TLNKD45 |
| TCELL81:IMUX_C2 | SERDES.Q1S_TLNKD56 |
| TCELL81:IMUX_C3 | SERDES.Q1S_TLNKD55 |
| TCELL81:IMUX_C4 | SERDES.Q1S_TLNKD54 |
| TCELL81:IMUX_C5 | SERDES.Q1S_TLNKD53 |
| TCELL81:IMUX_C6 | SERDES.Q1S_TLNKD52 |
| TCELL81:IMUX_C7 | SERDES.Q1S_TLNKD51 |
| TCELL81:IMUX_D2 | SERDES.Q1S_TLNKD62 |
| TCELL81:IMUX_D3 | SERDES.Q1S_TLNKD61 |
| TCELL81:IMUX_D4 | SERDES.Q1S_TLNKD60 |
| TCELL81:IMUX_D5 | SERDES.Q1S_TLNKD59 |
| TCELL81:IMUX_D6 | SERDES.Q1S_TLNKD58 |
| TCELL81:IMUX_D7 | SERDES.Q1S_TLNKD57 |
| TCELL81:IMUX_LSR0 | SERDES.Q1S_SOFTRSTN |
| TCELL81:IMUX_LSR1 | SERDES.Q1S_SYSRSTIN |
| TCELL81:IMUX_CLK0_DELAY | SERDES.Q1S_PHYCLK |
| TCELL81:IMUX_CLK1_DELAY | SERDES.Q1S_TISCANCLK |
| TCELL81:IMUX_CE0 | SERDES.Q1S_TISCANI20 |
| TCELL81:IMUX_CE1 | SERDES.Q1S_TISCANI14 |
| TCELL81:IMUX_CE2 | SERDES.Q1S_TISCANI17 |
| TCELL81:IMUX_CE3 | SERDES.Q1S_TISCANI5 |
| TCELL81:OUT_F0 | SERDES.Q1S_TISCANO21 |
| TCELL81:OUT_F1 | SERDES.Q1S_TISCANO22 |
| TCELL81:OUT_F2 | SERDES.Q1S_STATUS6 |
| TCELL81:OUT_F3 | SERDES.Q1S_STATUS8 |
| TCELL81:OUT_F4 | SERDES.Q1S_STATUS3 |
| TCELL81:OUT_F5 | SERDES.Q1S_STATUS12 |
| TCELL81:OUT_F6 | SERDES.Q1S_TISCANO23 |
| TCELL81:OUT_F7 | SERDES.Q1S_TXFLOWCTRLSTATE0 |
| TCELL81:OUT_Q0 | SERDES.Q1S_TXENQUEUEFLOWN2 |
| TCELL81:OUT_Q1 | SERDES.Q1S_TXENQUEUEFLOWN3 |
| TCELL81:OUT_Q2 | SERDES.Q1S_TISCANO8 |
| TCELL81:OUT_Q3 | SERDES.Q1S_FLOWFIFOACKON0 |
| TCELL81:OUT_Q4 | SERDES.Q1S_TXENQUEUEFLOWN1 |
| TCELL81:OUT_Q5 | SERDES.Q1S_MGTCLKRSTN |
| TCELL81:OUT_Q6 | SERDES.Q1S_TXENQUEUEFLOWN0 |
| TCELL81:OUT_Q7 | SERDES.Q1S_TISCANO20 |
| TCELL82:IMUX_A2 | SERDES.Q1S_TLNKD17 |
| TCELL82:IMUX_A3 | SERDES.Q1S_TLNKD6 |
| TCELL82:IMUX_A4 | SERDES.Q1S_TLNKD32 |
| TCELL82:IMUX_A5 | SERDES.Q1S_TLNKD30 |
| TCELL82:IMUX_A6 | SERDES.Q1S_TLNKD21 |
| TCELL82:IMUX_A7 | SERDES.Q1S_RLNKDSTRDYN |
| TCELL82:IMUX_B2 | SERDES.Q1S_TLNKD19 |
| TCELL82:IMUX_B3 | SERDES.Q1S_TLNKD31 |
| TCELL82:IMUX_B4 | SERDES.Q1S_TLNKD34 |
| TCELL82:IMUX_B5 | SERDES.Q1S_TLNKD26 |
| TCELL82:IMUX_B6 | SERDES.Q1S_TLNKD33 |
| TCELL82:IMUX_B7 | SERDES.Q1S_TLNKD29 |
| TCELL82:IMUX_C2 | SERDES.Q1S_TLNKD24 |
| TCELL82:IMUX_C3 | SERDES.Q1S_TLNKD23 |
| TCELL82:IMUX_C4 | SERDES.Q1S_TLNKD28 |
| TCELL82:IMUX_C5 | SERDES.Q1S_TLNKD22 |
| TCELL82:IMUX_C6 | SERDES.Q1S_TLNKD14 |
| TCELL82:IMUX_C7 | SERDES.Q1S_TLNKREM2 |
| TCELL82:IMUX_D2 | SERDES.Q1S_TLNKD38 |
| TCELL82:IMUX_D3 | SERDES.Q1S_TLNKD37 |
| TCELL82:IMUX_D4 | SERDES.Q1S_TLNKD36 |
| TCELL82:IMUX_D5 | SERDES.Q1S_TLNKD35 |
| TCELL82:IMUX_D6 | SERDES.Q1S_TLNKD27 |
| TCELL82:IMUX_D7 | SERDES.Q1S_TLNKD25 |
| TCELL82:IMUX_LSR0 | SERDES.Q1S_MGTRSTN |
| TCELL82:IMUX_LSR1 | SERDES.Q1S_RIORSTN |
| TCELL82:IMUX_CLK0_DELAY | SERDES.Q1S_RIOCLK |
| TCELL82:IMUX_CLK1_DELAY | SERDES.Q1S_MGTCLK |
| TCELL82:IMUX_CE0 | SERDES.Q1S_TISCANI4 |
| TCELL82:IMUX_CE1 | SERDES.Q1S_TISCANI8 |
| TCELL82:IMUX_CE2 | SERDES.Q1S_TISCANI18 |
| TCELL82:IMUX_CE3 | SERDES.Q1S_TISCANI7 |
| TCELL82:OUT_F0 | SERDES.Q1S_STATUS5 |
| TCELL82:OUT_F1 | SERDES.Q1S_STATUS0 |
| TCELL82:OUT_F2 | SERDES.Q1S_STATUS7 |
| TCELL82:OUT_F3 | SERDES.Q1S_STATUS19 |
| TCELL82:OUT_F4 | SERDES.Q1S_TXFLOWCTRLSTATE3 |
| TCELL82:OUT_F5 | SERDES.Q1S_TISCANO27 |
| TCELL82:OUT_F6 | SERDES.Q1S_RXINITN |
| TCELL82:OUT_F7 | SERDES.Q1S_TXINITN |
| TCELL82:OUT_Q0 | SERDES.Q1S_STATUS1 |
| TCELL82:OUT_Q1 | SERDES.Q1S_TXFLOWCTRLSTATE1 |
| TCELL82:OUT_Q2 | SERDES.Q1S_STATUS4 |
| TCELL82:OUT_Q3 | SERDES.Q1S_TISCANO24 |
| TCELL82:OUT_Q4 | SERDES.Q1S_STATUS2 |
| TCELL82:OUT_Q5 | SERDES.Q1S_TISCANO25 |
| TCELL82:OUT_Q6 | SERDES.Q1S_TISCANO26 |
| TCELL82:OUT_Q7 | SERDES.Q1S_STATUS18 |
| TCELL83:IMUX_A2 | SERDES.Q1S_TLNKREM1 |
| TCELL83:IMUX_A3 | SERDES.Q1S_TLNKREM0 |
| TCELL83:IMUX_A4 | SERDES.Q1S_TLNKD0 |
| TCELL83:IMUX_A5 | SERDES.Q1S_TLNKD3 |
| TCELL83:IMUX_A6 | SERDES.Q1S_TLNKD4 |
| TCELL83:IMUX_A7 | SERDES.Q1S_TLNKD11 |
| TCELL83:IMUX_B2 | SERDES.Q1S_TLNKD10 |
| TCELL83:IMUX_B3 | SERDES.Q1S_TLNKD9 |
| TCELL83:IMUX_B4 | SERDES.Q1S_TLNKD8 |
| TCELL83:IMUX_B5 | SERDES.Q1S_TLNKD7 |
| TCELL83:IMUX_B6 | SERDES.Q1S_TLNKSRCRDYN |
| TCELL83:IMUX_B7 | SERDES.Q1S_TLNKD2 |
| TCELL83:IMUX_C2 | SERDES.Q1S_TLNKD20 |
| TCELL83:IMUX_C3 | SERDES.Q1S_TLNKD18 |
| TCELL83:IMUX_C4 | SERDES.Q1S_TLNKSRCDSCN |
| TCELL83:IMUX_C5 | SERDES.Q1S_TLNKD12 |
| TCELL83:IMUX_C6 | SERDES.Q1S_TLNKD16 |
| TCELL83:IMUX_C7 | SERDES.Q1S_TLNKD1 |
| TCELL83:IMUX_D2 | SERDES.Q1S_TLNKD15 |
| TCELL83:IMUX_D3 | SERDES.Q1S_TLNKD13 |
| TCELL83:IMUX_D4 | SERDES.Q1S_TLNKD5 |
| TCELL83:IMUX_D5 | SERDES.Q1S_TLNKEOFN |
| TCELL83:IMUX_D6 | SERDES.Q1S_RLNKDSTDSCN |
| TCELL83:IMUX_D7 | SERDES.Q1S_TLNKSOFN |
| TCELL83:IMUX_LSR0 | SERDES.Q1S_LNKDIV2RSTN |
| TCELL83:IMUX_LSR1 | SERDES.Q1S_LNKRSTN |
| TCELL83:IMUX_CLK0_DELAY | SERDES.Q1S_LNKCLKDIV2 |
| TCELL83:IMUX_CLK1_DELAY | SERDES.Q1S_LNKCLK |
| TCELL83:IMUX_CE0 | SERDES.Q1S_TISCANI19 |
| TCELL83:IMUX_CE1 | SERDES.Q1S_TISCANI16 |
| TCELL83:IMUX_CE2 | SERDES.Q1S_TISCANI1 |
| TCELL83:IMUX_CE3 | SERDES.Q1S_TISCANI15 |
| TCELL83:OUT_F0 | SERDES.Q1S_STATUS21 |
| TCELL83:OUT_F1 | SERDES.Q1S_PORTNERRORDETECT23 |
| TCELL83:OUT_F2 | SERDES.Q1S_PORTNERRORDETECT24 |
| TCELL83:OUT_F3 | SERDES.Q1S_PORTNERRORDETECT25 |
| TCELL83:OUT_F4 | SERDES.Q1S_PORTNERRORDETECT20 |
| TCELL83:OUT_F5 | SERDES.Q1S_PORTNERRORDETECT21 |
| TCELL83:OUT_F6 | SERDES.Q1S_PORTNERRORDETECT18 |
| TCELL83:OUT_F7 | SERDES.Q1S_PORTNERRORDETECT19 |
| TCELL83:OUT_Q0 | SERDES.Q1S_TXFLOWCTRLSTATE2 |
| TCELL83:OUT_Q1 | SERDES.Q1S_TISCANO28 |
| TCELL83:OUT_Q2 | SERDES.Q1S_MASTERENABLE |
| TCELL83:OUT_Q3 | SERDES.Q1S_TISCANO18 |
| TCELL83:OUT_Q4 | SERDES.Q1S_STATUS13 |
| TCELL83:OUT_Q5 | SERDES.Q1S_TXFLOWCTRLSTATE4 |
| TCELL83:OUT_Q6 | SERDES.Q1S_TISCANO29 |
| TCELL83:OUT_Q7 | SERDES.Q1S_PORTDISABLE |
| TCELL86:OUT_F0 | SERDES.Q1S_PORTNERRORDETECT3 |
| TCELL86:OUT_F1 | SERDES.Q1S_PORTNERRORDETECT2 |
| TCELL86:OUT_F2 | SERDES.Q1S_PORTNERRORDETECT1 |
| TCELL86:OUT_F3 | SERDES.Q1S_PORTNERRORDETECT0 |
| TCELL86:OUT_F4 | SERDES.Q1S_DECRBUFCNTVECTOR9 |
| TCELL86:OUT_F5 | SERDES.Q1S_DECRBUFCNTVECTOR8 |
| TCELL86:OUT_F6 | SERDES.Q1S_DECRBUFCNTVECTOR7 |
| TCELL86:OUT_F7 | SERDES.Q1S_DECRBUFCNTVECTOR5 |
| TCELL86:OUT_Q0 | SERDES.Q1S_PORTNERRORDETECT17 |
| TCELL86:OUT_Q1 | SERDES.Q1S_PORTNERRORDETECT15 |
| TCELL86:OUT_Q2 | SERDES.Q1S_PORTNERRORDETECT7 |
| TCELL86:OUT_Q3 | SERDES.Q1S_PORTNERRORDETECT5 |
| TCELL86:OUT_Q4 | SERDES.Q1S_PORTNERRORDETECT16 |
| TCELL86:OUT_Q5 | SERDES.Q1S_PORTNERRORDETECT22 |
| TCELL86:OUT_Q6 | SERDES.Q1S_PORTNERRORDETECT4 |
| TCELL86:OUT_Q7 | SERDES.Q1S_PORTNERRORDETECT6 |
| TCELL87:OUT_F0 | SERDES.Q1S_RLNKBEATS4 |
| TCELL87:OUT_F1 | SERDES.Q1S_RLNKBEATS3 |
| TCELL87:OUT_F2 | SERDES.Q1S_RLNKBEATS2 |
| TCELL87:OUT_F3 | SERDES.Q1S_RLNKBEATS1 |
| TCELL87:OUT_F4 | SERDES.Q1S_RLNKBEATS0 |
| TCELL87:OUT_F5 | SERDES.Q1S_RLNKD63 |
| TCELL87:OUT_F6 | SERDES.Q1S_RLNKD62 |
| TCELL87:OUT_F7 | SERDES.Q1S_RLNKD61 |
| TCELL87:OUT_Q0 | SERDES.Q1S_DECRBUFCNTVECTOR4 |
| TCELL87:OUT_Q1 | SERDES.Q1S_DECRBUFCNTVECTOR3 |
| TCELL87:OUT_Q2 | SERDES.Q1S_DECRBUFCNTVECTOR2 |
| TCELL87:OUT_Q3 | SERDES.Q1S_DECRBUFCNTVECTOR1 |
| TCELL87:OUT_Q4 | SERDES.Q1S_DECRBUFCNTVECTOR0 |
| TCELL87:OUT_Q5 | SERDES.Q1S_RLNKBEATS7 |
| TCELL87:OUT_Q6 | SERDES.Q1S_RLNKBEATS6 |
| TCELL87:OUT_Q7 | SERDES.Q1S_RLNKBEATS5 |
| TCELL88:OUT_F0 | SERDES.Q1S_RLNKD53 |
| TCELL88:OUT_F1 | SERDES.Q1S_RLNKD52 |
| TCELL88:OUT_F2 | SERDES.Q1S_RLNKD51 |
| TCELL88:OUT_F3 | SERDES.Q1S_RLNKD50 |
| TCELL88:OUT_F4 | SERDES.Q1S_RLNKD49 |
| TCELL88:OUT_F5 | SERDES.Q1S_RLNKD48 |
| TCELL88:OUT_F6 | SERDES.Q1S_RLNKD47 |
| TCELL88:OUT_F7 | SERDES.Q1S_RLNKD46 |
| TCELL88:OUT_Q0 | SERDES.Q1S_RLNKD60 |
| TCELL88:OUT_Q1 | SERDES.Q1S_RLNKD59 |
| TCELL88:OUT_Q2 | SERDES.Q1S_RLNKD58 |
| TCELL88:OUT_Q3 | SERDES.Q1S_RLNKD57 |
| TCELL88:OUT_Q4 | SERDES.Q1S_RLNKD56 |
| TCELL88:OUT_Q5 | SERDES.Q1S_RLNKD55 |
| TCELL88:OUT_Q6 | SERDES.Q1S_TISCANO16 |
| TCELL88:OUT_Q7 | SERDES.Q1S_RLNKD54 |
| TCELL89:OUT_F0 | SERDES.Q1S_RLNKD37 |
| TCELL89:OUT_F1 | SERDES.Q1S_RLNKD36 |
| TCELL89:OUT_F2 | SERDES.Q1S_RLNKD35 |
| TCELL89:OUT_F3 | SERDES.Q1S_RLNKD34 |
| TCELL89:OUT_F4 | SERDES.Q1S_RLNKD33 |
| TCELL89:OUT_F5 | SERDES.Q1S_RLNKD32 |
| TCELL89:OUT_F6 | SERDES.Q1S_RLNKD31 |
| TCELL89:OUT_F7 | SERDES.Q1S_LNKCLKDIV2RSTN |
| TCELL89:OUT_Q0 | SERDES.Q1S_RLNKD45 |
| TCELL89:OUT_Q1 | SERDES.Q1S_RLNKD44 |
| TCELL89:OUT_Q2 | SERDES.Q1S_RLNKD43 |
| TCELL89:OUT_Q3 | SERDES.Q1S_RLNKD42 |
| TCELL89:OUT_Q4 | SERDES.Q1S_RLNKD41 |
| TCELL89:OUT_Q5 | SERDES.Q1S_RLNKD40 |
| TCELL89:OUT_Q6 | SERDES.Q1S_RLNKD39 |
| TCELL89:OUT_Q7 | SERDES.Q1S_RLNKD38 |
| TCELL90:OUT_F0 | SERDES.Q1S_RLNKD23 |
| TCELL90:OUT_F1 | SERDES.Q1S_RLNKD22 |
| TCELL90:OUT_F2 | SERDES.Q1S_RLNKD21 |
| TCELL90:OUT_F3 | SERDES.Q1S_RLNKD20 |
| TCELL90:OUT_F4 | SERDES.Q1S_RLNKD19 |
| TCELL90:OUT_F5 | SERDES.Q1S_RLNKD18 |
| TCELL90:OUT_F6 | SERDES.Q1S_RLNKD17 |
| TCELL90:OUT_F7 | SERDES.Q1S_RLNKD16 |
| TCELL90:OUT_Q0 | SERDES.Q1S_STATUS9 |
| TCELL90:OUT_Q1 | SERDES.Q1S_RLNKD30 |
| TCELL90:OUT_Q2 | SERDES.Q1S_RLNKD29 |
| TCELL90:OUT_Q3 | SERDES.Q1S_RLNKD28 |
| TCELL90:OUT_Q4 | SERDES.Q1S_RLNKD27 |
| TCELL90:OUT_Q5 | SERDES.Q1S_RLNKD26 |
| TCELL90:OUT_Q6 | SERDES.Q1S_RLNKD25 |
| TCELL90:OUT_Q7 | SERDES.Q1S_RLNKD24 |
| TCELL91:OUT_F2 | SERDES.Q1S_RLNKD10 |
| TCELL91:OUT_F3 | SERDES.Q1S_RLNKD9 |
| TCELL91:OUT_F4 | SERDES.Q1S_RLNKD8 |
| TCELL91:OUT_F5 | SERDES.Q1S_RLNKD7 |
| TCELL91:OUT_F6 | SERDES.Q1S_RLNKD6 |
| TCELL91:OUT_F7 | SERDES.Q1S_RLNKD5 |
| TCELL91:OUT_Q2 | SERDES.Q1S_RLNKD15 |
| TCELL91:OUT_Q3 | SERDES.Q1S_LNKCLKRSTN |
| TCELL91:OUT_Q4 | SERDES.Q1S_RLNKD14 |
| TCELL91:OUT_Q5 | SERDES.Q1S_RLNKD13 |
| TCELL91:OUT_Q6 | SERDES.Q1S_RLNKD12 |
| TCELL91:OUT_Q7 | SERDES.Q1S_RLNKD11 |
| TCELL92:OUT_F0 | SERDES.Q1S_STATUS15 |
| TCELL92:OUT_F1 | SERDES.Q1S_TISCANO1 |
| TCELL92:OUT_F2 | SERDES.Q1S_TLNKDSTRDYN |
| TCELL92:OUT_F3 | SERDES.Q1S_RLNKEOFN |
| TCELL92:OUT_F4 | SERDES.Q1S_RLNKSOFN |
| TCELL92:OUT_F5 | SERDES.Q1S_RLNKSRCRDYN |
| TCELL92:OUT_F6 | SERDES.Q1S_TISCANO2 |
| TCELL92:OUT_F7 | SERDES.Q1S_DECRBUFCNTVECTOR6 |
| TCELL92:OUT_Q0 | SERDES.Q1S_RLNKD4 |
| TCELL92:OUT_Q1 | SERDES.Q1S_RLNKD3 |
| TCELL92:OUT_Q2 | SERDES.Q1S_RLNKD2 |
| TCELL92:OUT_Q3 | SERDES.Q1S_RLNKD1 |
| TCELL92:OUT_Q4 | SERDES.Q1S_RLNKD0 |
| TCELL92:OUT_Q5 | SERDES.Q1S_RLNKREM2 |
| TCELL92:OUT_Q6 | SERDES.Q1S_RLNKREM1 |
| TCELL92:OUT_Q7 | SERDES.Q1S_RLNKREM0 |
| TCELL93:IMUX_CLK1_DELAY | SERDES.Q1_FITXTESTCLK |
| TCELL93:OUT_F0 | SERDES.Q1CH0_FDRX8 |
| TCELL93:OUT_F1 | SERDES.Q1CH0_FDRX9 |
| TCELL93:OUT_F2 | SERDES.Q1CH0_FDRX10 |
| TCELL93:OUT_F3 | SERDES.Q1CH0_FDRX11 |
| TCELL93:OUT_F4 | SERDES.Q1CH0_FDRX12 |
| TCELL93:OUT_F5 | SERDES.Q1CH0_FDRX13 |
| TCELL93:OUT_F6 | SERDES.Q1CH0_FDRX14 |
| TCELL93:OUT_F7 | SERDES.Q1CH0_FDRX15 |
| TCELL93:OUT_Q0 | SERDES.Q1CH0_FDRX0 |
| TCELL93:OUT_Q1 | SERDES.Q1CH0_FDRX1 |
| TCELL93:OUT_Q2 | SERDES.Q1CH0_FDRX2 |
| TCELL93:OUT_Q3 | SERDES.Q1CH0_FDRX3 |
| TCELL93:OUT_Q4 | SERDES.Q1CH0_FDRX4 |
| TCELL93:OUT_Q5 | SERDES.Q1CH0_FDRX5 |
| TCELL93:OUT_Q6 | SERDES.Q1CH0_FDRX6 |
| TCELL93:OUT_Q7 | SERDES.Q1CH0_FDRX7 |
| TCELL94:IMUX_A2 | SERDES.Q1CH1_FCPLLLOL |
| TCELL94:IMUX_A3 | SERDES.Q1CH0_FCPLLLOL |
| TCELL94:IMUX_A4 | SERDES.Q1CH3_FCCDRFORCEDLOCK |
| TCELL94:IMUX_A5 | SERDES.Q1CH2_FCCDRFORCEDLOCK |
| TCELL94:IMUX_A6 | SERDES.Q1CH1_FCCDRFORCEDLOCK |
| TCELL94:IMUX_A7 | SERDES.Q1CH0_FCCDRFORCEDLOCK |
| TCELL94:IMUX_B2 | SERDES.Q1CH3_FDLDRTX |
| TCELL94:IMUX_B3 | SERDES.Q1CH2_FDLDRTX |
| TCELL94:IMUX_B4 | SERDES.Q1CH1_FDLDRTX |
| TCELL94:IMUX_B5 | SERDES.Q1CH0_FDLDRTX |
| TCELL94:IMUX_B6 | SERDES.Q1CH3_FCPLLLOL |
| TCELL94:IMUX_B7 | SERDES.Q1CH2_FCPLLLOL |
| TCELL94:IMUX_C2 | SERDES.Q1CH1_FCTXMARGIN0 |
| TCELL94:IMUX_C3 | SERDES.Q1CH1_FCTXMARGIN1 |
| TCELL94:IMUX_C4 | SERDES.Q1CH1_FCTXMARGIN2 |
| TCELL94:IMUX_C5 | SERDES.Q1CH0_FCTXMARGIN0 |
| TCELL94:IMUX_C6 | SERDES.Q1CH0_FCTXMARGIN1 |
| TCELL94:IMUX_C7 | SERDES.Q1CH0_FCTXMARGIN2 |
| TCELL94:IMUX_D2 | SERDES.Q1CH3_FCTXMARGIN0 |
| TCELL94:IMUX_D3 | SERDES.Q1CH3_FCTXMARGIN1 |
| TCELL94:IMUX_D4 | SERDES.Q1CH3_FCTXMARGIN2 |
| TCELL94:IMUX_D5 | SERDES.Q1CH2_FCTXMARGIN0 |
| TCELL94:IMUX_D6 | SERDES.Q1CH2_FCTXMARGIN1 |
| TCELL94:IMUX_D7 | SERDES.Q1CH2_FCTXMARGIN2 |
| TCELL94:IMUX_LSR0 | SERDES.Q1CH1_FCTRST |
| TCELL94:IMUX_LSR1 | SERDES.Q1CH0_FCTRST |
| TCELL94:IMUX_CLK0_DELAY | SERDES.Q1_FISYNCCLK |
| TCELL94:IMUX_CLK1_DELAY | SERDES.Q1_FIRXTESTCLK |
| TCELL94:OUT_F0 | SERDES.Q1CH0_FDRX24 |
| TCELL94:OUT_F1 | SERDES.Q1CH0_FDRX25 |
| TCELL94:OUT_F2 | SERDES.Q1CH0_FDRX26 |
| TCELL94:OUT_F3 | SERDES.Q1CH0_FDRX27 |
| TCELL94:OUT_F4 | SERDES.Q1CH0_FDRX28 |
| TCELL94:OUT_F5 | SERDES.Q1CH0_FDRX29 |
| TCELL94:OUT_F6 | SERDES.Q1CH0_FDRX30 |
| TCELL94:OUT_F7 | SERDES.Q1CH0_FDRX31 |
| TCELL94:OUT_Q0 | SERDES.Q1CH0_FDRX16 |
| TCELL94:OUT_Q1 | SERDES.Q1CH0_FDRX17 |
| TCELL94:OUT_Q2 | SERDES.Q1CH0_FDRX18 |
| TCELL94:OUT_Q3 | SERDES.Q1CH0_FDRX19 |
| TCELL94:OUT_Q4 | SERDES.Q1CH0_FDRX20 |
| TCELL94:OUT_Q5 | SERDES.Q1CH0_FDRX21 |
| TCELL94:OUT_Q6 | SERDES.Q1CH0_FDRX22 |
| TCELL94:OUT_Q7 | SERDES.Q1CH0_FDRX23 |
| TCELL95:IMUX_A2 | SERDES.Q1CH0_FDTX2 |
| TCELL95:IMUX_A3 | SERDES.Q1CH0_FDTX3 |
| TCELL95:IMUX_A4 | SERDES.Q1CH0_FDTX4 |
| TCELL95:IMUX_A5 | SERDES.Q1CH0_FDTX5 |
| TCELL95:IMUX_A6 | SERDES.Q1CH0_FDTX6 |
| TCELL95:IMUX_A7 | SERDES.Q1CH0_FDTX7 |
| TCELL95:IMUX_B2 | SERDES.Q1CH3_FCPCIEDETEN |
| TCELL95:IMUX_B3 | SERDES.Q1CH2_FCPCIEDETEN |
| TCELL95:IMUX_B4 | SERDES.Q1CH1_FCPCIEDETEN |
| TCELL95:IMUX_B5 | SERDES.Q1CH0_FCPCIEDETEN |
| TCELL95:IMUX_B6 | SERDES.Q1CH0_FDTX0 |
| TCELL95:IMUX_B7 | SERDES.Q1CH0_FDTX1 |
| TCELL95:IMUX_C2 | SERDES.Q1CH1_FCWORDALGNEN |
| TCELL95:IMUX_C3 | SERDES.Q1CH0_FCWORDALGNEN |
| TCELL95:IMUX_C4 | SERDES.Q1CH3_FCRXPOLARITY |
| TCELL95:IMUX_C5 | SERDES.Q1CH2_FCRXPOLARITY |
| TCELL95:IMUX_C6 | SERDES.Q1CH1_FCRXPOLARITY |
| TCELL95:IMUX_C7 | SERDES.Q1CH0_FCRXPOLARITY |
| TCELL95:IMUX_D2 | SERDES.Q1CH3_FCLSMEN |
| TCELL95:IMUX_D3 | SERDES.Q1CH2_FCLSMEN |
| TCELL95:IMUX_D4 | SERDES.Q1CH1_FCLSMEN |
| TCELL95:IMUX_D5 | SERDES.Q1CH0_FCLSMEN |
| TCELL95:IMUX_D6 | SERDES.Q1CH3_FCWORDALGNEN |
| TCELL95:IMUX_D7 | SERDES.Q1CH2_FCWORDALGNEN |
| TCELL95:IMUX_LSR0 | SERDES.Q1CH3_FCRRST |
| TCELL95:IMUX_LSR1 | SERDES.Q1CH2_FCRRST |
| TCELL95:IMUX_CLK0_DELAY | SERDES.Q1_FIGRPFBTWCLK1 |
| TCELL95:IMUX_CLK1_DELAY | SERDES.Q1_FIGRPFBTWCLK0 |
| TCELL95:OUT_F0 | SERDES.Q1CH0_FDRX40 |
| TCELL95:OUT_F1 | SERDES.Q1CH0_FDRX41 |
| TCELL95:OUT_F2 | SERDES.Q1CH0_FDRX42 |
| TCELL95:OUT_F3 | SERDES.Q1CH0_FDRX43 |
| TCELL95:OUT_F4 | SERDES.Q1CH0_FDRX44 |
| TCELL95:OUT_F5 | SERDES.Q1CH0_FDRX45 |
| TCELL95:OUT_F6 | SERDES.Q1CH0_FDRX46 |
| TCELL95:OUT_F7 | SERDES.Q1CH0_FDRX47 |
| TCELL95:OUT_Q0 | SERDES.Q1CH0_FDRX32 |
| TCELL95:OUT_Q1 | SERDES.Q1CH0_FDRX33 |
| TCELL95:OUT_Q2 | SERDES.Q1CH0_FDRX34 |
| TCELL95:OUT_Q3 | SERDES.Q1CH0_FDRX35 |
| TCELL95:OUT_Q4 | SERDES.Q1CH0_FDRX36 |
| TCELL95:OUT_Q5 | SERDES.Q1CH0_FDRX37 |
| TCELL95:OUT_Q6 | SERDES.Q1CH0_FDRX38 |
| TCELL95:OUT_Q7 | SERDES.Q1CH0_FDRX39 |
| TCELL96:IMUX_A2 | SERDES.Q1CH0_FDTX26 |
| TCELL96:IMUX_A3 | SERDES.Q1CH0_FDTX27 |
| TCELL96:IMUX_A4 | SERDES.Q1CH0_FDTX28 |
| TCELL96:IMUX_A5 | SERDES.Q1CH0_FDTX29 |
| TCELL96:IMUX_A6 | SERDES.Q1CH0_FDTX30 |
| TCELL96:IMUX_A7 | SERDES.Q1CH0_FDTX31 |
| TCELL96:IMUX_B2 | SERDES.Q1CH0_FDTX20 |
| TCELL96:IMUX_B3 | SERDES.Q1CH0_FDTX21 |
| TCELL96:IMUX_B4 | SERDES.Q1CH0_FDTX22 |
| TCELL96:IMUX_B5 | SERDES.Q1CH0_FDTX23 |
| TCELL96:IMUX_B6 | SERDES.Q1CH0_FDTX24 |
| TCELL96:IMUX_B7 | SERDES.Q1CH0_FDTX25 |
| TCELL96:IMUX_C2 | SERDES.Q1CH0_FDTX14 |
| TCELL96:IMUX_C3 | SERDES.Q1CH0_FDTX15 |
| TCELL96:IMUX_C4 | SERDES.Q1CH0_FDTX16 |
| TCELL96:IMUX_C5 | SERDES.Q1CH0_FDTX17 |
| TCELL96:IMUX_C6 | SERDES.Q1CH0_FDTX18 |
| TCELL96:IMUX_C7 | SERDES.Q1CH0_FDTX19 |
| TCELL96:IMUX_D2 | SERDES.Q1CH0_FDTX8 |
| TCELL96:IMUX_D3 | SERDES.Q1CH0_FDTX9 |
| TCELL96:IMUX_D4 | SERDES.Q1CH0_FDTX10 |
| TCELL96:IMUX_D5 | SERDES.Q1CH0_FDTX11 |
| TCELL96:IMUX_D6 | SERDES.Q1CH0_FDTX12 |
| TCELL96:IMUX_D7 | SERDES.Q1CH0_FDTX13 |
| TCELL96:IMUX_LSR0 | SERDES.Q1CH1_FCRRST |
| TCELL96:IMUX_LSR1 | SERDES.Q1CH0_FCRRST |
| TCELL96:IMUX_CLK0_DELAY | SERDES.Q1_FIGRPFBRRCLK1 |
| TCELL96:IMUX_CLK1_DELAY | SERDES.Q1_FIGRPFBRRCLK0 |
| TCELL96:OUT_F0 | SERDES.Q1CH1_FDRX8 |
| TCELL96:OUT_F1 | SERDES.Q1CH1_FDRX9 |
| TCELL96:OUT_F2 | SERDES.Q1CH1_FDRX10 |
| TCELL96:OUT_F3 | SERDES.Q1CH1_FDRX11 |
| TCELL96:OUT_F4 | SERDES.Q1CH1_FDRX12 |
| TCELL96:OUT_F5 | SERDES.Q1CH1_FDRX13 |
| TCELL96:OUT_F6 | SERDES.Q1CH1_FDRX14 |
| TCELL96:OUT_F7 | SERDES.Q1CH1_FDRX15 |
| TCELL96:OUT_Q0 | SERDES.Q1CH1_FDRX0 |
| TCELL96:OUT_Q1 | SERDES.Q1CH1_FDRX1 |
| TCELL96:OUT_Q2 | SERDES.Q1CH1_FDRX2 |
| TCELL96:OUT_Q3 | SERDES.Q1CH1_FDRX3 |
| TCELL96:OUT_Q4 | SERDES.Q1CH1_FDRX4 |
| TCELL96:OUT_Q5 | SERDES.Q1CH1_FDRX5 |
| TCELL96:OUT_Q6 | SERDES.Q1CH1_FDRX6 |
| TCELL96:OUT_Q7 | SERDES.Q1CH1_FDRX7 |
| TCELL97:IMUX_A2 | SERDES.Q1CH1_FDTX0 |
| TCELL97:IMUX_A3 | SERDES.Q1CH1_FDTX1 |
| TCELL97:IMUX_A4 | SERDES.Q1CH1_FDTX2 |
| TCELL97:IMUX_A5 | SERDES.Q1CH1_FDTX3 |
| TCELL97:IMUX_A6 | SERDES.Q1CH1_FDTX4 |
| TCELL97:IMUX_A7 | SERDES.Q1CH1_FDTX5 |
| TCELL97:IMUX_B2 | SERDES.Q1CH0_FDTX44 |
| TCELL97:IMUX_B3 | SERDES.Q1CH0_FDTX45 |
| TCELL97:IMUX_B4 | SERDES.Q1CH0_FDTX46 |
| TCELL97:IMUX_B5 | SERDES.Q1CH0_FDTX47 |
| TCELL97:IMUX_B6 | SERDES.Q1CH0_FDTX48 |
| TCELL97:IMUX_B7 | SERDES.Q1CH0_FDTX49 |
| TCELL97:IMUX_C2 | SERDES.Q1CH0_FDTX38 |
| TCELL97:IMUX_C3 | SERDES.Q1CH0_FDTX39 |
| TCELL97:IMUX_C4 | SERDES.Q1CH0_FDTX40 |
| TCELL97:IMUX_C5 | SERDES.Q1CH0_FDTX41 |
| TCELL97:IMUX_C6 | SERDES.Q1CH0_FDTX42 |
| TCELL97:IMUX_C7 | SERDES.Q1CH0_FDTX43 |
| TCELL97:IMUX_D2 | SERDES.Q1CH0_FDTX32 |
| TCELL97:IMUX_D3 | SERDES.Q1CH0_FDTX33 |
| TCELL97:IMUX_D4 | SERDES.Q1CH0_FDTX34 |
| TCELL97:IMUX_D5 | SERDES.Q1CH0_FDTX35 |
| TCELL97:IMUX_D6 | SERDES.Q1CH0_FDTX36 |
| TCELL97:IMUX_D7 | SERDES.Q1CH0_FDTX37 |
| TCELL97:IMUX_LSR0 | SERDES.Q1CH3_FCPCSRXRST |
| TCELL97:IMUX_LSR1 | SERDES.Q1CH2_FCPCSRXRST |
| TCELL97:IMUX_CLK0_DELAY | SERDES.Q1CH2_FITCLK |
| TCELL97:IMUX_CLK1_DELAY | SERDES.Q1CH3_FITCLK |
| TCELL97:OUT_F0 | SERDES.Q1CH1_FDRX24 |
| TCELL97:OUT_F1 | SERDES.Q1CH1_FDRX25 |
| TCELL97:OUT_F2 | SERDES.Q1CH1_FDRX26 |
| TCELL97:OUT_F3 | SERDES.Q1CH1_FDRX27 |
| TCELL97:OUT_F4 | SERDES.Q1CH1_FDRX28 |
| TCELL97:OUT_F5 | SERDES.Q1CH1_FDRX29 |
| TCELL97:OUT_F6 | SERDES.Q1CH1_FDRX30 |
| TCELL97:OUT_F7 | SERDES.Q1CH1_FDRX31 |
| TCELL97:OUT_Q0 | SERDES.Q1CH1_FDRX16 |
| TCELL97:OUT_Q1 | SERDES.Q1CH1_FDRX17 |
| TCELL97:OUT_Q2 | SERDES.Q1CH1_FDRX18 |
| TCELL97:OUT_Q3 | SERDES.Q1CH1_FDRX19 |
| TCELL97:OUT_Q4 | SERDES.Q1CH1_FDRX20 |
| TCELL97:OUT_Q5 | SERDES.Q1CH1_FDRX21 |
| TCELL97:OUT_Q6 | SERDES.Q1CH1_FDRX22 |
| TCELL97:OUT_Q7 | SERDES.Q1CH1_FDRX23 |
| TCELL98:IMUX_A2 | SERDES.Q1CH1_FDTX24 |
| TCELL98:IMUX_A3 | SERDES.Q1CH1_FDTX25 |
| TCELL98:IMUX_A4 | SERDES.Q1CH1_FDTX26 |
| TCELL98:IMUX_A5 | SERDES.Q1CH1_FDTX27 |
| TCELL98:IMUX_A6 | SERDES.Q1CH1_FDTX28 |
| TCELL98:IMUX_A7 | SERDES.Q1CH1_FDTX29 |
| TCELL98:IMUX_B2 | SERDES.Q1CH1_FDTX18 |
| TCELL98:IMUX_B3 | SERDES.Q1CH1_FDTX19 |
| TCELL98:IMUX_B4 | SERDES.Q1CH1_FDTX20 |
| TCELL98:IMUX_B5 | SERDES.Q1CH1_FDTX21 |
| TCELL98:IMUX_B6 | SERDES.Q1CH1_FDTX22 |
| TCELL98:IMUX_B7 | SERDES.Q1CH1_FDTX23 |
| TCELL98:IMUX_C2 | SERDES.Q1CH1_FDTX12 |
| TCELL98:IMUX_C3 | SERDES.Q1CH1_FDTX13 |
| TCELL98:IMUX_C4 | SERDES.Q1CH1_FDTX14 |
| TCELL98:IMUX_C5 | SERDES.Q1CH1_FDTX15 |
| TCELL98:IMUX_C6 | SERDES.Q1CH1_FDTX16 |
| TCELL98:IMUX_C7 | SERDES.Q1CH1_FDTX17 |
| TCELL98:IMUX_D2 | SERDES.Q1CH1_FDTX6 |
| TCELL98:IMUX_D3 | SERDES.Q1CH1_FDTX7 |
| TCELL98:IMUX_D4 | SERDES.Q1CH1_FDTX8 |
| TCELL98:IMUX_D5 | SERDES.Q1CH1_FDTX9 |
| TCELL98:IMUX_D6 | SERDES.Q1CH1_FDTX10 |
| TCELL98:IMUX_D7 | SERDES.Q1CH1_FDTX11 |
| TCELL98:IMUX_LSR0 | SERDES.Q1CH1_FCPCSRXRST |
| TCELL98:IMUX_LSR1 | SERDES.Q1CH0_FCPCSRXRST |
| TCELL98:IMUX_CLK0_DELAY | SERDES.Q1CH0_FITCLK |
| TCELL98:IMUX_CLK1_DELAY | SERDES.Q1CH1_FITCLK |
| TCELL98:OUT_F0 | SERDES.Q1CH1_FDRX40 |
| TCELL98:OUT_F1 | SERDES.Q1CH1_FDRX41 |
| TCELL98:OUT_F2 | SERDES.Q1CH1_FDRX42 |
| TCELL98:OUT_F3 | SERDES.Q1CH1_FDRX43 |
| TCELL98:OUT_F4 | SERDES.Q1CH1_FDRX44 |
| TCELL98:OUT_F5 | SERDES.Q1CH1_FDRX45 |
| TCELL98:OUT_F6 | SERDES.Q1CH1_FDRX46 |
| TCELL98:OUT_F7 | SERDES.Q1CH1_FDRX47 |
| TCELL98:OUT_Q0 | SERDES.Q1CH1_FDRX32 |
| TCELL98:OUT_Q1 | SERDES.Q1CH1_FDRX33 |
| TCELL98:OUT_Q2 | SERDES.Q1CH1_FDRX34 |
| TCELL98:OUT_Q3 | SERDES.Q1CH1_FDRX35 |
| TCELL98:OUT_Q4 | SERDES.Q1CH1_FDRX36 |
| TCELL98:OUT_Q5 | SERDES.Q1CH1_FDRX37 |
| TCELL98:OUT_Q6 | SERDES.Q1CH1_FDRX38 |
| TCELL98:OUT_Q7 | SERDES.Q1CH1_FDRX39 |
| TCELL99:IMUX_A4 | SERDES.Q1CH1_FDTX48 |
| TCELL99:IMUX_A5 | SERDES.Q1CH1_FDTX49 |
| TCELL99:IMUX_A6 | SERDES.Q1CH2_FDTX0 |
| TCELL99:IMUX_A7 | SERDES.Q1CH2_FDTX1 |
| TCELL99:IMUX_B4 | SERDES.Q1CH1_FDTX42 |
| TCELL99:IMUX_B5 | SERDES.Q1CH1_FDTX43 |
| TCELL99:IMUX_B6 | SERDES.Q1CH1_FDTX44 |
| TCELL99:IMUX_B7 | SERDES.Q1CH1_FDTX45 |
| TCELL99:IMUX_C4 | SERDES.Q1CH1_FDTX36 |
| TCELL99:IMUX_C5 | SERDES.Q1CH1_FDTX37 |
| TCELL99:IMUX_C6 | SERDES.Q1CH1_FDTX38 |
| TCELL99:IMUX_C7 | SERDES.Q1CH1_FDTX39 |
| TCELL99:IMUX_D4 | SERDES.Q1CH1_FDTX30 |
| TCELL99:IMUX_D5 | SERDES.Q1CH1_FDTX31 |
| TCELL99:IMUX_D6 | SERDES.Q1CH1_FDTX32 |
| TCELL99:IMUX_D7 | SERDES.Q1CH1_FDTX33 |
| TCELL99:IMUX_CLK0_DELAY | SERDES.Q1CH3_FIRCLK |
| TCELL99:IMUX_CLK1_DELAY | SERDES.Q1CH2_FIRCLK |
| TCELL99:OUT_F2 | SERDES.Q1CH2_FDRX8 |
| TCELL99:OUT_F3 | SERDES.Q1CH2_FDRX9 |
| TCELL99:OUT_F4 | SERDES.Q1CH2_FDRX10 |
| TCELL99:OUT_F5 | SERDES.Q1CH2_FDRX11 |
| TCELL99:OUT_F6 | SERDES.Q1CH2_FDRX12 |
| TCELL99:OUT_F7 | SERDES.Q1CH2_FDRX13 |
| TCELL99:OUT_Q2 | SERDES.Q1CH2_FDRX0 |
| TCELL99:OUT_Q3 | SERDES.Q1CH2_FDRX1 |
| TCELL99:OUT_Q4 | SERDES.Q1CH2_FDRX2 |
| TCELL99:OUT_Q5 | SERDES.Q1CH2_FDRX3 |
| TCELL99:OUT_Q6 | SERDES.Q1CH2_FDRX4 |
| TCELL99:OUT_Q7 | SERDES.Q1CH2_FDRX5 |
| TCELL100:IMUX_A0 | SERDES.Q1CH2_FDTX2 |
| TCELL100:IMUX_A1 | SERDES.Q1CH2_FDTX3 |
| TCELL100:IMUX_A4 | SERDES.Q1CH2_FDTX22 |
| TCELL100:IMUX_A5 | SERDES.Q1CH2_FDTX23 |
| TCELL100:IMUX_A6 | SERDES.Q1CH2_FDTX24 |
| TCELL100:IMUX_A7 | SERDES.Q1CH2_FDTX25 |
| TCELL100:IMUX_B0 | SERDES.Q1CH1_FDTX46 |
| TCELL100:IMUX_B1 | SERDES.Q1CH1_FDTX47 |
| TCELL100:IMUX_B4 | SERDES.Q1CH2_FDTX16 |
| TCELL100:IMUX_B5 | SERDES.Q1CH2_FDTX17 |
| TCELL100:IMUX_B6 | SERDES.Q1CH2_FDTX18 |
| TCELL100:IMUX_B7 | SERDES.Q1CH2_FDTX19 |
| TCELL100:IMUX_C0 | SERDES.Q1CH1_FDTX40 |
| TCELL100:IMUX_C1 | SERDES.Q1CH1_FDTX41 |
| TCELL100:IMUX_C4 | SERDES.Q1CH2_FDTX10 |
| TCELL100:IMUX_C5 | SERDES.Q1CH2_FDTX11 |
| TCELL100:IMUX_C6 | SERDES.Q1CH2_FDTX12 |
| TCELL100:IMUX_C7 | SERDES.Q1CH2_FDTX13 |
| TCELL100:IMUX_D0 | SERDES.Q1CH1_FDTX34 |
| TCELL100:IMUX_D1 | SERDES.Q1CH1_FDTX35 |
| TCELL100:IMUX_D4 | SERDES.Q1CH2_FDTX4 |
| TCELL100:IMUX_D5 | SERDES.Q1CH2_FDTX5 |
| TCELL100:IMUX_D6 | SERDES.Q1CH2_FDTX6 |
| TCELL100:IMUX_D7 | SERDES.Q1CH2_FDTX7 |
| TCELL100:IMUX_LSR0 | SERDES.Q1CH3_FCPCSTXRST |
| TCELL100:IMUX_LSR1 | SERDES.Q1CH2_FCPCSTXRST |
| TCELL100:IMUX_CLK0_DELAY | SERDES.Q1CH1_FIRCLK |
| TCELL100:IMUX_CLK1_DELAY | SERDES.Q1CH0_FIRCLK |
| TCELL100:OUT_F0 | SERDES.Q1CH2_FDRX14 |
| TCELL100:OUT_F1 | SERDES.Q1CH2_FDRX15 |
| TCELL100:OUT_F2 | SERDES.Q1CH2_FDRX24 |
| TCELL100:OUT_F3 | SERDES.Q1CH2_FDRX25 |
| TCELL100:OUT_F4 | SERDES.Q1CH2_FDRX26 |
| TCELL100:OUT_F5 | SERDES.Q1CH2_FDRX27 |
| TCELL100:OUT_F6 | SERDES.Q1CH2_FDRX28 |
| TCELL100:OUT_F7 | SERDES.Q1CH2_FDRX29 |
| TCELL100:OUT_Q0 | SERDES.Q1CH2_FDRX6 |
| TCELL100:OUT_Q1 | SERDES.Q1CH2_FDRX7 |
| TCELL100:OUT_Q2 | SERDES.Q1CH2_FDRX16 |
| TCELL100:OUT_Q3 | SERDES.Q1CH2_FDRX17 |
| TCELL100:OUT_Q4 | SERDES.Q1CH2_FDRX18 |
| TCELL100:OUT_Q5 | SERDES.Q1CH2_FDRX19 |
| TCELL100:OUT_Q6 | SERDES.Q1CH2_FDRX20 |
| TCELL100:OUT_Q7 | SERDES.Q1CH2_FDRX21 |
| TCELL101:IMUX_A0 | SERDES.Q1CH2_FDTX26 |
| TCELL101:IMUX_A1 | SERDES.Q1CH2_FDTX27 |
| TCELL101:IMUX_A4 | SERDES.Q1CH2_FDTX46 |
| TCELL101:IMUX_A5 | SERDES.Q1CH2_FDTX47 |
| TCELL101:IMUX_A6 | SERDES.Q1CH2_FDTX48 |
| TCELL101:IMUX_A7 | SERDES.Q1CH2_FDTX49 |
| TCELL101:IMUX_B0 | SERDES.Q1CH2_FDTX20 |
| TCELL101:IMUX_B1 | SERDES.Q1CH2_FDTX21 |
| TCELL101:IMUX_B4 | SERDES.Q1CH2_FDTX40 |
| TCELL101:IMUX_B5 | SERDES.Q1CH2_FDTX41 |
| TCELL101:IMUX_B6 | SERDES.Q1CH2_FDTX42 |
| TCELL101:IMUX_B7 | SERDES.Q1CH2_FDTX43 |
| TCELL101:IMUX_C0 | SERDES.Q1CH2_FDTX14 |
| TCELL101:IMUX_C1 | SERDES.Q1CH2_FDTX15 |
| TCELL101:IMUX_C4 | SERDES.Q1CH2_FDTX34 |
| TCELL101:IMUX_C5 | SERDES.Q1CH2_FDTX35 |
| TCELL101:IMUX_C6 | SERDES.Q1CH2_FDTX36 |
| TCELL101:IMUX_C7 | SERDES.Q1CH2_FDTX37 |
| TCELL101:IMUX_D0 | SERDES.Q1CH2_FDTX8 |
| TCELL101:IMUX_D1 | SERDES.Q1CH2_FDTX9 |
| TCELL101:IMUX_D4 | SERDES.Q1CH2_FDTX28 |
| TCELL101:IMUX_D5 | SERDES.Q1CH2_FDTX29 |
| TCELL101:IMUX_D6 | SERDES.Q1CH2_FDTX30 |
| TCELL101:IMUX_D7 | SERDES.Q1CH2_FDTX31 |
| TCELL101:IMUX_LSR0 | SERDES.Q1CH1_FCPCSTXRST |
| TCELL101:IMUX_LSR1 | SERDES.Q1CH0_FCPCSTXRST |
| TCELL101:IMUX_CLK0_DELAY | SERDES.Q1CH3_FIREFRXCLK |
| TCELL101:IMUX_CLK1_DELAY | SERDES.Q1CH2_FIREFRXCLK |
| TCELL101:OUT_F0 | SERDES.Q1CH2_FDRX30 |
| TCELL101:OUT_F1 | SERDES.Q1CH2_FDRX31 |
| TCELL101:OUT_F2 | SERDES.Q1CH2_FDRX40 |
| TCELL101:OUT_F3 | SERDES.Q1CH2_FDRX41 |
| TCELL101:OUT_F4 | SERDES.Q1CH2_FDRX42 |
| TCELL101:OUT_F5 | SERDES.Q1CH2_FDRX43 |
| TCELL101:OUT_F6 | SERDES.Q1CH2_FDRX44 |
| TCELL101:OUT_F7 | SERDES.Q1CH2_FDRX45 |
| TCELL101:OUT_Q0 | SERDES.Q1CH2_FDRX22 |
| TCELL101:OUT_Q1 | SERDES.Q1CH2_FDRX23 |
| TCELL101:OUT_Q2 | SERDES.Q1CH2_FDRX32 |
| TCELL101:OUT_Q3 | SERDES.Q1CH2_FDRX33 |
| TCELL101:OUT_Q4 | SERDES.Q1CH2_FDRX34 |
| TCELL101:OUT_Q5 | SERDES.Q1CH2_FDRX35 |
| TCELL101:OUT_Q6 | SERDES.Q1CH2_FDRX36 |
| TCELL101:OUT_Q7 | SERDES.Q1CH2_FDRX37 |
| TCELL102:IMUX_A0 | SERDES.Q1CH3_FDTX0 |
| TCELL102:IMUX_A1 | SERDES.Q1CH3_FDTX1 |
| TCELL102:IMUX_A4 | SERDES.Q1CH3_FDTX20 |
| TCELL102:IMUX_A5 | SERDES.Q1CH3_FDTX21 |
| TCELL102:IMUX_A6 | SERDES.Q1CH3_FDTX22 |
| TCELL102:IMUX_A7 | SERDES.Q1CH3_FDTX23 |
| TCELL102:IMUX_B0 | SERDES.Q1CH2_FDTX44 |
| TCELL102:IMUX_B1 | SERDES.Q1CH2_FDTX45 |
| TCELL102:IMUX_B4 | SERDES.Q1CH3_FDTX14 |
| TCELL102:IMUX_B5 | SERDES.Q1CH3_FDTX15 |
| TCELL102:IMUX_B6 | SERDES.Q1CH3_FDTX16 |
| TCELL102:IMUX_B7 | SERDES.Q1CH3_FDTX17 |
| TCELL102:IMUX_C0 | SERDES.Q1CH2_FDTX38 |
| TCELL102:IMUX_C1 | SERDES.Q1CH2_FDTX39 |
| TCELL102:IMUX_C4 | SERDES.Q1CH3_FDTX8 |
| TCELL102:IMUX_C5 | SERDES.Q1CH3_FDTX9 |
| TCELL102:IMUX_C6 | SERDES.Q1CH3_FDTX10 |
| TCELL102:IMUX_C7 | SERDES.Q1CH3_FDTX11 |
| TCELL102:IMUX_D0 | SERDES.Q1CH2_FDTX32 |
| TCELL102:IMUX_D1 | SERDES.Q1CH2_FDTX33 |
| TCELL102:IMUX_D4 | SERDES.Q1CH3_FDTX2 |
| TCELL102:IMUX_D5 | SERDES.Q1CH3_FDTX3 |
| TCELL102:IMUX_D6 | SERDES.Q1CH3_FDTX4 |
| TCELL102:IMUX_D7 | SERDES.Q1CH3_FDTX5 |
| TCELL102:IMUX_LSR0 | SERDES.Q1D1_FCDERST |
| TCELL102:IMUX_LSR1 | SERDES.Q1D0_FCDERST |
| TCELL102:IMUX_CLK0_DELAY | SERDES.Q1CH1_FIREFRXCLK |
| TCELL102:IMUX_CLK1_DELAY | SERDES.Q1CH0_FIREFRXCLK |
| TCELL102:IMUX_CE1 | SERDES.Q1CH3_FCDFEUPD |
| TCELL102:IMUX_CE2 | SERDES.Q1CH2_FCDFEUPD |
| TCELL102:IMUX_CE3 | SERDES.Q1CH1_FCDFEUPD |
| TCELL102:OUT_F0 | SERDES.Q1CH2_FDRX46 |
| TCELL102:OUT_F1 | SERDES.Q1CH2_FDRX47 |
| TCELL102:OUT_F2 | SERDES.Q1CH3_FDRX8 |
| TCELL102:OUT_F3 | SERDES.Q1CH3_FDRX9 |
| TCELL102:OUT_F4 | SERDES.Q1CH3_FDRX10 |
| TCELL102:OUT_F5 | SERDES.Q1CH3_FDRX11 |
| TCELL102:OUT_F6 | SERDES.Q1CH3_FDRX12 |
| TCELL102:OUT_F7 | SERDES.Q1CH3_FDRX13 |
| TCELL102:OUT_Q0 | SERDES.Q1CH2_FDRX38 |
| TCELL102:OUT_Q1 | SERDES.Q1CH2_FDRX39 |
| TCELL102:OUT_Q2 | SERDES.Q1CH3_FDRX0 |
| TCELL102:OUT_Q3 | SERDES.Q1CH3_FDRX1 |
| TCELL102:OUT_Q4 | SERDES.Q1CH3_FDRX2 |
| TCELL102:OUT_Q5 | SERDES.Q1CH3_FDRX3 |
| TCELL102:OUT_Q6 | SERDES.Q1CH3_FDRX4 |
| TCELL102:OUT_Q7 | SERDES.Q1CH3_FDRX5 |
| TCELL103:IMUX_A0 | SERDES.Q1CH3_FDTX24 |
| TCELL103:IMUX_A1 | SERDES.Q1CH3_FDTX25 |
| TCELL103:IMUX_A4 | SERDES.Q1CH3_FDTX44 |
| TCELL103:IMUX_A5 | SERDES.Q1CH3_FDTX45 |
| TCELL103:IMUX_A6 | SERDES.Q1CH3_FDTX46 |
| TCELL103:IMUX_A7 | SERDES.Q1CH3_FDTX47 |
| TCELL103:IMUX_B0 | SERDES.Q1CH3_FDTX18 |
| TCELL103:IMUX_B1 | SERDES.Q1CH3_FDTX19 |
| TCELL103:IMUX_B4 | SERDES.Q1CH3_FDTX38 |
| TCELL103:IMUX_B5 | SERDES.Q1CH3_FDTX39 |
| TCELL103:IMUX_B6 | SERDES.Q1CH3_FDTX40 |
| TCELL103:IMUX_B7 | SERDES.Q1CH3_FDTX41 |
| TCELL103:IMUX_C0 | SERDES.Q1CH3_FDTX12 |
| TCELL103:IMUX_C1 | SERDES.Q1CH3_FDTX13 |
| TCELL103:IMUX_C4 | SERDES.Q1CH3_FDTX32 |
| TCELL103:IMUX_C5 | SERDES.Q1CH3_FDTX33 |
| TCELL103:IMUX_C6 | SERDES.Q1CH3_FDTX34 |
| TCELL103:IMUX_C7 | SERDES.Q1CH3_FDTX35 |
| TCELL103:IMUX_D0 | SERDES.Q1CH3_FDTX6 |
| TCELL103:IMUX_D1 | SERDES.Q1CH3_FDTX7 |
| TCELL103:IMUX_D4 | SERDES.Q1CH3_FDTX26 |
| TCELL103:IMUX_D5 | SERDES.Q1CH3_FDTX27 |
| TCELL103:IMUX_D6 | SERDES.Q1CH3_FDTX28 |
| TCELL103:IMUX_D7 | SERDES.Q1CH3_FDTX29 |
| TCELL103:IMUX_LSR0 | SERDES.Q1CH3_FCPIPEPHYRESETN |
| TCELL103:IMUX_LSR1 | SERDES.Q1CH2_FCPIPEPHYRESETN |
| TCELL103:IMUX_CLK0_DELAY | SERDES.Q1_LSPLLREFCLKI |
| TCELL103:IMUX_CLK1_DELAY | SERDES.Q1_HSPLLREFCLKI |
| TCELL103:IMUX_CE0 | SERDES.Q1CH0_FCDFEUPD |
| TCELL103:IMUX_CE1 | SERDES.Q1CH3_FCDFERDEN |
| TCELL103:IMUX_CE2 | SERDES.Q1CH2_FCDFERDEN |
| TCELL103:IMUX_CE3 | SERDES.Q1CH1_FCDFERDEN |
| TCELL103:OUT_F0 | SERDES.Q1CH3_FDRX14 |
| TCELL103:OUT_F1 | SERDES.Q1CH3_FDRX15 |
| TCELL103:OUT_F2 | SERDES.Q1CH3_FDRX24 |
| TCELL103:OUT_F3 | SERDES.Q1CH3_FDRX25 |
| TCELL103:OUT_F4 | SERDES.Q1CH3_FDRX26 |
| TCELL103:OUT_F5 | SERDES.Q1CH3_FDRX27 |
| TCELL103:OUT_F6 | SERDES.Q1CH3_FDRX28 |
| TCELL103:OUT_F7 | SERDES.Q1CH3_FDRX29 |
| TCELL103:OUT_Q0 | SERDES.Q1CH3_FDRX6 |
| TCELL103:OUT_Q1 | SERDES.Q1CH3_FDRX7 |
| TCELL103:OUT_Q2 | SERDES.Q1CH3_FDRX16 |
| TCELL103:OUT_Q3 | SERDES.Q1CH3_FDRX17 |
| TCELL103:OUT_Q4 | SERDES.Q1CH3_FDRX18 |
| TCELL103:OUT_Q5 | SERDES.Q1CH3_FDRX19 |
| TCELL103:OUT_Q6 | SERDES.Q1CH3_FDRX20 |
| TCELL103:OUT_Q7 | SERDES.Q1CH3_FDRX21 |
| TCELL104:IMUX_A0 | SERDES.Q1CH3_FDTX48 |
| TCELL104:IMUX_A1 | SERDES.Q1CH3_FDTX49 |
| TCELL104:IMUX_B0 | SERDES.Q1CH3_FDTX42 |
| TCELL104:IMUX_B1 | SERDES.Q1CH3_FDTX43 |
| TCELL104:IMUX_C0 | SERDES.Q1CH3_FDTX36 |
| TCELL104:IMUX_C1 | SERDES.Q1CH3_FDTX37 |
| TCELL104:IMUX_D0 | SERDES.Q1CH3_FDTX30 |
| TCELL104:IMUX_D1 | SERDES.Q1CH3_FDTX31 |
| TCELL104:IMUX_LSR0 | SERDES.Q1CH1_FCPIPEPHYRESETN |
| TCELL104:IMUX_LSR1 | SERDES.Q1CH0_FCPIPEPHYRESETN |
| TCELL104:IMUX_CE0 | SERDES.Q1CH0_FCDFERDEN |
| TCELL104:OUT_F0 | SERDES.Q1CH3_FDRX30 |
| TCELL104:OUT_F1 | SERDES.Q1CH3_FDRX31 |
| TCELL104:OUT_Q0 | SERDES.Q1CH3_FDRX22 |
| TCELL104:OUT_Q1 | SERDES.Q1CH3_FDRX23 |
| TCELL105:IMUX_CLK1_DELAY | SERDES.Q1CH3_FITMRSTOPCLK |
| TCELL105:OUT_F2 | SERDES.Q1_FDDFEERR3 |
| TCELL105:OUT_F3 | SERDES.Q1_FDDFEERR4 |
| TCELL105:OUT_F4 | SERDES.Q1_FDDFEERR5 |
| TCELL105:OUT_F5 | SERDES.Q1_FDDFEERR6 |
| TCELL105:OUT_F6 | SERDES.Q1_FDDFEERR7 |
| TCELL105:OUT_F7 | SERDES.Q1_FDDFEERR8 |
| TCELL105:OUT_Q3 | SERDES.Q1CH3_FSDFEVLD |
| TCELL105:OUT_Q4 | SERDES.Q1CH2_FSDFEVLD |
| TCELL105:OUT_Q5 | SERDES.Q1CH1_FSDFEVLD |
| TCELL105:OUT_Q6 | SERDES.Q1CH0_FSDFEVLD |
| TCELL105:OUT_Q7 | SERDES.Q1_FDDFEERR0 |
| TCELL106:IMUX_A4 | SERDES.Q1CH1_FCTMRSTOP |
| TCELL106:IMUX_A5 | SERDES.Q1CH0_FCTMRSTOP |
| TCELL106:IMUX_A6 | SERDES.Q1CH3_FCTMRSTART |
| TCELL106:IMUX_A7 | SERDES.Q1CH2_FCTMRSTART |
| TCELL106:IMUX_CLK0_DELAY | SERDES.Q1CH2_FITMRSTOPCLK |
| TCELL106:IMUX_CLK1_DELAY | SERDES.Q1CH1_FITMRSTOPCLK |
| TCELL106:OUT_F0 | SERDES.Q1_FDDFEERR9 |
| TCELL106:OUT_F1 | SERDES.Q1_FDDFEDATA0 |
| TCELL106:OUT_F2 | SERDES.Q1_FDDFEDATA9 |
| TCELL106:OUT_F3 | SERDES.Q1CH3_FSRCDONE |
| TCELL106:OUT_F4 | SERDES.Q1CH2_FSRCDONE |
| TCELL106:OUT_F5 | SERDES.Q1CH1_FSRCDONE |
| TCELL106:OUT_F6 | SERDES.Q1CH0_FSRCDONE |
| TCELL106:OUT_F7 | SERDES.Q1_FOREFCLK2FPGA |
| TCELL106:OUT_Q0 | SERDES.Q1_FDDFEERR1 |
| TCELL106:OUT_Q1 | SERDES.Q1_FDDFEERR2 |
| TCELL106:OUT_Q2 | SERDES.Q1_FDDFEDATA1 |
| TCELL106:OUT_Q3 | SERDES.Q1_FDDFEDATA2 |
| TCELL106:OUT_Q4 | SERDES.Q1_FDDFEDATA3 |
| TCELL106:OUT_Q5 | SERDES.Q1_FDDFEDATA4 |
| TCELL106:OUT_Q6 | SERDES.Q1_FDDFEDATA5 |
| TCELL106:OUT_Q7 | SERDES.Q1_FDDFEDATA6 |
| TCELL107:IMUX_A0 | SERDES.Q1CH1_FCTMRSTART |
| TCELL107:IMUX_A1 | SERDES.Q1CH0_FCTMRSTART |
| TCELL107:IMUX_A4 | SERDES.Q1_FCDFECOEFF4_5 |
| TCELL107:IMUX_A5 | SERDES.Q1_FCDFECOEFF4_6 |
| TCELL107:IMUX_A6 | SERDES.Q1_FCDFECOEFF4_7 |
| TCELL107:IMUX_A7 | SERDES.Q1_FCDFECOEFF3_0 |
| TCELL107:IMUX_B0 | SERDES.Q1CH3_FCTMRSTOP |
| TCELL107:IMUX_B1 | SERDES.Q1CH2_FCTMRSTOP |
| TCELL107:IMUX_B4 | SERDES.Q1_FCDFECOEFF5_7 |
| TCELL107:IMUX_B5 | SERDES.Q1_FCDFECOEFF4_0 |
| TCELL107:IMUX_B6 | SERDES.Q1_FCDFECOEFF4_1 |
| TCELL107:IMUX_B7 | SERDES.Q1_FCDFECOEFF4_2 |
| TCELL107:IMUX_C4 | SERDES.Q1_FCDFECOEFF5_1 |
| TCELL107:IMUX_C5 | SERDES.Q1_FCDFECOEFF5_2 |
| TCELL107:IMUX_C6 | SERDES.Q1_FCDFECOEFF5_3 |
| TCELL107:IMUX_C7 | SERDES.Q1_FCDFECOEFF5_4 |
| TCELL107:IMUX_D4 | SERDES.Q1_FCDFESIGN1 |
| TCELL107:IMUX_D5 | SERDES.Q1_FCDFESIGN2 |
| TCELL107:IMUX_D6 | SERDES.Q1_FCDFESIGN3 |
| TCELL107:IMUX_D7 | SERDES.Q1_FCDFESIGN4 |
| TCELL107:IMUX_CLK0_DELAY | SERDES.Q1CH0_FITMRSTOPCLK |
| TCELL107:IMUX_CLK1_DELAY | SERDES.Q1CH3_FITMRSTARTCLK |
| TCELL107:OUT_F0 | SERDES.Q1D1_FSDM |
| TCELL107:OUT_F1 | SERDES.Q1D0_FSDM |
| TCELL107:OUT_F2 | SERDES.Q1CH1_FSSKPADDED |
| TCELL107:OUT_F3 | SERDES.Q1CH0_FSSKPADDED |
| TCELL107:OUT_F4 | SERDES.Q1CH3_FDLDRRX |
| TCELL107:OUT_F5 | SERDES.Q1CH2_FDLDRRX |
| TCELL107:OUT_F6 | SERDES.Q1CH1_FDLDRRX |
| TCELL107:OUT_F7 | SERDES.Q1CH0_FDLDRRX |
| TCELL107:OUT_Q0 | SERDES.Q1_FDDFEDATA7 |
| TCELL107:OUT_Q1 | SERDES.Q1_FDDFEDATA8 |
| TCELL107:OUT_Q2 | SERDES.Q1D1_FSDE |
| TCELL107:OUT_Q3 | SERDES.Q1D0_FSDE |
| TCELL107:OUT_Q4 | SERDES.Q1CH3_FSSKPDELETED |
| TCELL107:OUT_Q5 | SERDES.Q1CH2_FSSKPDELETED |
| TCELL107:OUT_Q6 | SERDES.Q1CH1_FSSKPDELETED |
| TCELL107:OUT_Q7 | SERDES.Q1CH0_FSSKPDELETED |
| TCELL108:IMUX_A0 | SERDES.Q1_FCDFECOEFF3_1 |
| TCELL108:IMUX_A1 | SERDES.Q1_FCDFECOEFF3_2 |
| TCELL108:IMUX_A4 | SERDES.Q1_FCDFECOEFF1_5 |
| TCELL108:IMUX_A5 | SERDES.Q1_FCDFECOEFF1_6 |
| TCELL108:IMUX_A6 | SERDES.Q1_FCDFECOEFF1_7 |
| TCELL108:IMUX_A7 | SERDES.Q1_FCDFECOEFF0_0 |
| TCELL108:IMUX_B0 | SERDES.Q1_FCDFECOEFF4_3 |
| TCELL108:IMUX_B1 | SERDES.Q1_FCDFECOEFF4_4 |
| TCELL108:IMUX_B4 | SERDES.Q1_FCDFECOEFF2_7 |
| TCELL108:IMUX_B5 | SERDES.Q1_FCDFECOEFF1_0 |
| TCELL108:IMUX_B6 | SERDES.Q1_FCDFECOEFF1_1 |
| TCELL108:IMUX_B7 | SERDES.Q1_FCDFECOEFF1_2 |
| TCELL108:IMUX_C0 | SERDES.Q1_FCDFECOEFF5_5 |
| TCELL108:IMUX_C1 | SERDES.Q1_FCDFECOEFF5_6 |
| TCELL108:IMUX_C4 | SERDES.Q1_FCDFECOEFF2_1 |
| TCELL108:IMUX_C5 | SERDES.Q1_FCDFECOEFF2_2 |
| TCELL108:IMUX_C6 | SERDES.Q1_FCDFECOEFF2_3 |
| TCELL108:IMUX_C7 | SERDES.Q1_FCDFECOEFF2_4 |
| TCELL108:IMUX_D0 | SERDES.Q1_FCDFESIGN5 |
| TCELL108:IMUX_D1 | SERDES.Q1_FCDFECOEFF5_0 |
| TCELL108:IMUX_D4 | SERDES.Q1_FCDFECOEFF3_3 |
| TCELL108:IMUX_D5 | SERDES.Q1_FCDFECOEFF3_4 |
| TCELL108:IMUX_D6 | SERDES.Q1_FCDFECOEFF3_5 |
| TCELL108:IMUX_D7 | SERDES.Q1_FCDFECOEFF3_6 |
| TCELL108:IMUX_CLK0_DELAY | SERDES.Q1CH2_FITMRSTARTCLK |
| TCELL108:IMUX_CLK1_DELAY | SERDES.Q1CH1_FITMRSTARTCLK |
| TCELL108:OUT_F0 | SERDES.Q1_LSPLLLOL |
| TCELL108:OUT_F1 | SERDES.Q1_HSPLLLOL |
| TCELL108:OUT_F2 | SERDES.Q1CH3_FSCCUNDERRUN |
| TCELL108:OUT_F3 | SERDES.Q1CH2_FSCCUNDERRUN |
| TCELL108:OUT_F4 | SERDES.Q1CH1_FSCCUNDERRUN |
| TCELL108:OUT_F5 | SERDES.Q1CH0_FSCCUNDERRUN |
| TCELL108:OUT_F6 | SERDES.Q1CH3_FSLSM |
| TCELL108:OUT_F7 | SERDES.Q1CH2_FSLSM |
| TCELL108:OUT_Q0 | SERDES.Q1CH3_FSSKPADDED |
| TCELL108:OUT_Q1 | SERDES.Q1CH2_FSSKPADDED |
| TCELL108:OUT_Q2 | SERDES.Q1CH3_FSRLOL |
| TCELL108:OUT_Q3 | SERDES.Q1CH2_FSRLOL |
| TCELL108:OUT_Q4 | SERDES.Q1CH1_FSRLOL |
| TCELL108:OUT_Q5 | SERDES.Q1CH0_FSRLOL |
| TCELL108:OUT_Q6 | SERDES.Q1CH3_FSCCOVERRUN |
| TCELL108:OUT_Q7 | SERDES.Q1CH2_FSCCOVERRUN |
| TCELL109:IMUX_A0 | SERDES.Q1_FCDFECOEFF0_1 |
| TCELL109:IMUX_A1 | SERDES.Q1_FCDFECOEFF0_2 |
| TCELL109:IMUX_A4 | SERDES.Q1CH0_FCRATE1 |
| TCELL109:IMUX_A5 | SERDES.Q1CH0_FCRATE2 |
| TCELL109:IMUX_A6 | SERDES.Q1_LSPLLPWRUP |
| TCELL109:IMUX_A7 | SERDES.Q1_HSPLLPWRUP |
| TCELL109:IMUX_B0 | SERDES.Q1_FCDFECOEFF1_3 |
| TCELL109:IMUX_B1 | SERDES.Q1_FCDFECOEFF1_4 |
| TCELL109:IMUX_B4 | SERDES.Q1CH2_FCRATE1 |
| TCELL109:IMUX_B5 | SERDES.Q1CH2_FCRATE2 |
| TCELL109:IMUX_B6 | SERDES.Q1CH1_FCRATE0 |
| TCELL109:IMUX_B7 | SERDES.Q1CH1_FCRATE1 |
| TCELL109:IMUX_C0 | SERDES.Q1_FCDFECOEFF2_5 |
| TCELL109:IMUX_C1 | SERDES.Q1_FCDFECOEFF2_6 |
| TCELL109:IMUX_C4 | SERDES.Q1_FDDFECHSEL1 |
| TCELL109:IMUX_C5 | SERDES.Q1_FCSCANMODE |
| TCELL109:IMUX_C6 | SERDES.Q1CH3_FCRATE0 |
| TCELL109:IMUX_C7 | SERDES.Q1CH3_FCRATE1 |
| TCELL109:IMUX_D0 | SERDES.Q1_FCDFECOEFF3_7 |
| TCELL109:IMUX_D1 | SERDES.Q1_FCDFECOEFF2_0 |
| TCELL109:IMUX_D4 | SERDES.Q1_FCDFECOEFF0_3 |
| TCELL109:IMUX_D5 | SERDES.Q1_FCDFECOEFF0_4 |
| TCELL109:IMUX_D6 | SERDES.Q1_FCDFECOEFF0_5 |
| TCELL109:IMUX_D7 | SERDES.Q1_FCDFECOEFF0_6 |
| TCELL109:IMUX_LSR0 | SERDES.Q1_HSPLLRST |
| TCELL109:IMUX_LSR1 | SERDES.Q1_LSPLLRST |
| TCELL109:IMUX_CLK0_DELAY | SERDES.Q1CH0_FITMRSTARTCLK |
| TCELL109:IMUX_CLK1_DELAY | SERDES.Q1_FITMRCLK |
| TCELL109:OUT_F0 | SERDES.Q1CH1_FSLSM |
| TCELL109:OUT_F1 | SERDES.Q1CH0_FSLSM |
| TCELL109:OUT_F2 | SERDES.Q1CH3_FSPCIEDONE |
| TCELL109:OUT_F3 | SERDES.Q1CH2_FSPCIEDONE |
| TCELL109:OUT_F4 | SERDES.Q1CH1_FSPCIEDONE |
| TCELL109:OUT_F5 | SERDES.Q1CH0_FSPCIEDONE |
| TCELL109:OUT_F6 | SERDES.Q1CH3_FDRX32 |
| TCELL109:OUT_F7 | SERDES.Q1CH3_FDRX33 |
| TCELL109:OUT_Q0 | SERDES.Q1CH1_FSCCOVERRUN |
| TCELL109:OUT_Q1 | SERDES.Q1CH0_FSCCOVERRUN |
| TCELL109:OUT_Q2 | SERDES.Q1CH3_FSRLOS |
| TCELL109:OUT_Q3 | SERDES.Q1CH2_FSRLOS |
| TCELL109:OUT_Q4 | SERDES.Q1CH1_FSRLOS |
| TCELL109:OUT_Q5 | SERDES.Q1CH0_FSRLOS |
| TCELL109:OUT_Q6 | SERDES.Q1CH3_FSPCIECON |
| TCELL109:OUT_Q7 | SERDES.Q1CH2_FSPCIECON |
| TCELL110:IMUX_A0 | SERDES.Q1_FCMPWRUP |
| TCELL110:IMUX_A1 | SERDES.Q1CH3_FCRXPWRUP |
| TCELL110:IMUX_A4 | SERDES.Q1CH3_FCLDRTXEN |
| TCELL110:IMUX_A5 | SERDES.Q1CH2_FCLDRTXEN |
| TCELL110:IMUX_A6 | SERDES.Q1CH1_FCLDRTXEN |
| TCELL110:IMUX_A7 | SERDES.Q1CH0_FCLDRTXEN |
| TCELL110:IMUX_B0 | SERDES.Q1CH1_FCRATE2 |
| TCELL110:IMUX_B1 | SERDES.Q1CH0_FCRATE0 |
| TCELL110:IMUX_B4 | SERDES.Q1CH3_FCALIGNEN |
| TCELL110:IMUX_B5 | SERDES.Q1CH2_FCALIGNEN |
| TCELL110:IMUX_B6 | SERDES.Q1CH1_FCALIGNEN |
| TCELL110:IMUX_B7 | SERDES.Q1CH0_FCALIGNEN |
| TCELL110:IMUX_C0 | SERDES.Q1CH3_FCRATE2 |
| TCELL110:IMUX_C1 | SERDES.Q1CH2_FCRATE0 |
| TCELL110:IMUX_C4 | SERDES.Q1CH2_FCTXPWRUP |
| TCELL110:IMUX_C5 | SERDES.Q1CH1_FCTXPWRUP |
| TCELL110:IMUX_C6 | SERDES.Q1CH0_FCTXPWRUP |
| TCELL110:IMUX_C7 | SERDES.Q1_FCMRST |
| TCELL110:IMUX_D0 | SERDES.Q1_FCDFECOEFF0_7 |
| TCELL110:IMUX_D1 | SERDES.Q1_FDDFECHSEL0 |
| TCELL110:IMUX_D4 | SERDES.Q1CH2_FCRXPWRUP |
| TCELL110:IMUX_D5 | SERDES.Q1CH1_FCRXPWRUP |
| TCELL110:IMUX_D6 | SERDES.Q1CH0_FCRXPWRUP |
| TCELL110:IMUX_D7 | SERDES.Q1CH3_FCTXPWRUP |
| TCELL110:IMUX_LSR0 | SERDES.Q1CH3_FCTRST |
| TCELL110:IMUX_LSR1 | SERDES.Q1CH2_FCTRST |
| TCELL110:OUT_F0 | SERDES.Q1CH3_FDRX34 |
| TCELL110:OUT_F1 | SERDES.Q1CH3_FDRX35 |
| TCELL110:OUT_F2 | SERDES.Q1CH3_FDRX42 |
| TCELL110:OUT_F3 | SERDES.Q1CH3_FDRX43 |
| TCELL110:OUT_F4 | SERDES.Q1CH3_FDRX44 |
| TCELL110:OUT_F5 | SERDES.Q1CH3_FDRX45 |
| TCELL110:OUT_F6 | SERDES.Q1CH3_FDRX46 |
| TCELL110:OUT_F7 | SERDES.Q1CH3_FDRX47 |
| TCELL110:OUT_Q0 | SERDES.Q1CH1_FSPCIECON |
| TCELL110:OUT_Q1 | SERDES.Q1CH0_FSPCIECON |
| TCELL110:OUT_Q2 | SERDES.Q1CH3_FDRX36 |
| TCELL110:OUT_Q3 | SERDES.Q1CH3_FDRX37 |
| TCELL110:OUT_Q4 | SERDES.Q1CH3_FDRX38 |
| TCELL110:OUT_Q5 | SERDES.Q1CH3_FDRX39 |
| TCELL110:OUT_Q6 | SERDES.Q1CH3_FDRX40 |
| TCELL110:OUT_Q7 | SERDES.Q1CH3_FDRX41 |
| TCELL116:IMUX_A2 | SERDES.Q2CH0_FCLDRTXEN |
| TCELL116:IMUX_A3 | SERDES.Q2CH1_FCLDRTXEN |
| TCELL116:IMUX_A4 | SERDES.Q2CH2_FCLDRTXEN |
| TCELL116:IMUX_A5 | SERDES.Q2CH3_FCLDRTXEN |
| TCELL116:IMUX_B2 | SERDES.Q2CH0_FCALIGNEN |
| TCELL116:IMUX_B3 | SERDES.Q2CH1_FCALIGNEN |
| TCELL116:IMUX_B4 | SERDES.Q2CH2_FCALIGNEN |
| TCELL116:IMUX_B5 | SERDES.Q2CH3_FCALIGNEN |
| TCELL116:IMUX_C2 | SERDES.Q2_FCMRST |
| TCELL116:IMUX_C3 | SERDES.Q2CH0_FCTXPWRUP |
| TCELL116:IMUX_C4 | SERDES.Q2CH1_FCTXPWRUP |
| TCELL116:IMUX_C5 | SERDES.Q2CH2_FCTXPWRUP |
| TCELL116:IMUX_D2 | SERDES.Q2CH3_FCTXPWRUP |
| TCELL116:IMUX_D3 | SERDES.Q2CH0_FCRXPWRUP |
| TCELL116:IMUX_D4 | SERDES.Q2CH1_FCRXPWRUP |
| TCELL116:IMUX_D5 | SERDES.Q2CH2_FCRXPWRUP |
| TCELL116:OUT_F2 | SERDES.Q2CH3_FDRX47 |
| TCELL116:OUT_F3 | SERDES.Q2CH3_FDRX46 |
| TCELL116:OUT_F4 | SERDES.Q2CH3_FDRX45 |
| TCELL116:OUT_F5 | SERDES.Q2CH3_FDRX44 |
| TCELL116:OUT_F6 | SERDES.Q2CH3_FDRX43 |
| TCELL116:OUT_F7 | SERDES.Q2CH3_FDRX42 |
| TCELL116:OUT_Q2 | SERDES.Q2CH3_FDRX41 |
| TCELL116:OUT_Q3 | SERDES.Q2CH3_FDRX40 |
| TCELL116:OUT_Q4 | SERDES.Q2CH3_FDRX39 |
| TCELL116:OUT_Q5 | SERDES.Q2CH3_FDRX38 |
| TCELL116:OUT_Q6 | SERDES.Q2CH3_FDRX37 |
| TCELL116:OUT_Q7 | SERDES.Q2CH3_FDRX36 |
| TCELL117:IMUX_A0 | SERDES.Q2CH3_FCRXPWRUP |
| TCELL117:IMUX_A1 | SERDES.Q2_FCMPWRUP |
| TCELL117:IMUX_A2 | SERDES.Q2_HSPLLPWRUP |
| TCELL117:IMUX_A3 | SERDES.Q2_LSPLLPWRUP |
| TCELL117:IMUX_A4 | SERDES.Q2CH0_FCRATE2 |
| TCELL117:IMUX_A5 | SERDES.Q2CH0_FCRATE1 |
| TCELL117:IMUX_B0 | SERDES.Q2CH0_FCRATE0 |
| TCELL117:IMUX_B1 | SERDES.Q2CH1_FCRATE2 |
| TCELL117:IMUX_B2 | SERDES.Q2CH1_FCRATE1 |
| TCELL117:IMUX_B3 | SERDES.Q2CH1_FCRATE0 |
| TCELL117:IMUX_B4 | SERDES.Q2CH2_FCRATE2 |
| TCELL117:IMUX_B5 | SERDES.Q2CH2_FCRATE1 |
| TCELL117:IMUX_C0 | SERDES.Q2CH2_FCRATE0 |
| TCELL117:IMUX_C1 | SERDES.Q2CH3_FCRATE2 |
| TCELL117:IMUX_C2 | SERDES.Q2CH3_FCRATE1 |
| TCELL117:IMUX_C3 | SERDES.Q2CH3_FCRATE0 |
| TCELL117:IMUX_C4 | SERDES.Q2_FCSCANMODE |
| TCELL117:IMUX_C5 | SERDES.Q2_FDDFECHSEL1 |
| TCELL117:IMUX_D0 | SERDES.Q2_FDDFECHSEL0 |
| TCELL117:IMUX_D1 | SERDES.Q2_FCDFECOEFF0_7 |
| TCELL117:IMUX_D2 | SERDES.Q2_FCDFECOEFF0_6 |
| TCELL117:IMUX_D3 | SERDES.Q2_FCDFECOEFF0_5 |
| TCELL117:IMUX_D4 | SERDES.Q2_FCDFECOEFF0_4 |
| TCELL117:IMUX_D5 | SERDES.Q2_FCDFECOEFF0_3 |
| TCELL117:IMUX_LSR0 | SERDES.Q2CH2_FCTRST |
| TCELL117:IMUX_LSR1 | SERDES.Q2CH3_FCTRST |
| TCELL117:IMUX_CLK0_DELAY | SERDES.Q2_FITMRCLK |
| TCELL117:IMUX_CLK1_DELAY | SERDES.Q2CH0_FITMRSTARTCLK |
| TCELL117:OUT_F0 | SERDES.Q2CH3_FDRX35 |
| TCELL117:OUT_F1 | SERDES.Q2CH3_FDRX34 |
| TCELL117:OUT_F2 | SERDES.Q2CH3_FDRX33 |
| TCELL117:OUT_F3 | SERDES.Q2CH3_FDRX32 |
| TCELL117:OUT_F4 | SERDES.Q2CH0_FSPCIEDONE |
| TCELL117:OUT_F5 | SERDES.Q2CH1_FSPCIEDONE |
| TCELL117:OUT_F6 | SERDES.Q2CH2_FSPCIEDONE |
| TCELL117:OUT_F7 | SERDES.Q2CH3_FSPCIEDONE |
| TCELL117:OUT_Q0 | SERDES.Q2CH0_FSPCIECON |
| TCELL117:OUT_Q1 | SERDES.Q2CH1_FSPCIECON |
| TCELL117:OUT_Q2 | SERDES.Q2CH2_FSPCIECON |
| TCELL117:OUT_Q3 | SERDES.Q2CH3_FSPCIECON |
| TCELL117:OUT_Q4 | SERDES.Q2CH0_FSRLOS |
| TCELL117:OUT_Q5 | SERDES.Q2CH1_FSRLOS |
| TCELL117:OUT_Q6 | SERDES.Q2CH2_FSRLOS |
| TCELL117:OUT_Q7 | SERDES.Q2CH3_FSRLOS |
| TCELL118:IMUX_A0 | SERDES.Q2_FCDFECOEFF0_2 |
| TCELL118:IMUX_A1 | SERDES.Q2_FCDFECOEFF0_1 |
| TCELL118:IMUX_A2 | SERDES.Q2_FCDFECOEFF0_0 |
| TCELL118:IMUX_A3 | SERDES.Q2_FCDFECOEFF1_7 |
| TCELL118:IMUX_A4 | SERDES.Q2_FCDFECOEFF1_6 |
| TCELL118:IMUX_A5 | SERDES.Q2_FCDFECOEFF1_5 |
| TCELL118:IMUX_B0 | SERDES.Q2_FCDFECOEFF1_4 |
| TCELL118:IMUX_B1 | SERDES.Q2_FCDFECOEFF1_3 |
| TCELL118:IMUX_B2 | SERDES.Q2_FCDFECOEFF1_2 |
| TCELL118:IMUX_B3 | SERDES.Q2_FCDFECOEFF1_1 |
| TCELL118:IMUX_B4 | SERDES.Q2_FCDFECOEFF1_0 |
| TCELL118:IMUX_B5 | SERDES.Q2_FCDFECOEFF2_7 |
| TCELL118:IMUX_C0 | SERDES.Q2_FCDFECOEFF2_6 |
| TCELL118:IMUX_C1 | SERDES.Q2_FCDFECOEFF2_5 |
| TCELL118:IMUX_C2 | SERDES.Q2_FCDFECOEFF2_4 |
| TCELL118:IMUX_C3 | SERDES.Q2_FCDFECOEFF2_3 |
| TCELL118:IMUX_C4 | SERDES.Q2_FCDFECOEFF2_2 |
| TCELL118:IMUX_C5 | SERDES.Q2_FCDFECOEFF2_1 |
| TCELL118:IMUX_D0 | SERDES.Q2_FCDFECOEFF2_0 |
| TCELL118:IMUX_D1 | SERDES.Q2_FCDFECOEFF3_7 |
| TCELL118:IMUX_D2 | SERDES.Q2_FCDFECOEFF3_6 |
| TCELL118:IMUX_D3 | SERDES.Q2_FCDFECOEFF3_5 |
| TCELL118:IMUX_D4 | SERDES.Q2_FCDFECOEFF3_4 |
| TCELL118:IMUX_D5 | SERDES.Q2_FCDFECOEFF3_3 |
| TCELL118:IMUX_LSR0 | SERDES.Q2_LSPLLRST |
| TCELL118:IMUX_LSR1 | SERDES.Q2_HSPLLRST |
| TCELL118:IMUX_CLK0_DELAY | SERDES.Q2CH1_FITMRSTARTCLK |
| TCELL118:IMUX_CLK1_DELAY | SERDES.Q2CH2_FITMRSTARTCLK |
| TCELL118:OUT_F0 | SERDES.Q2CH0_FSLSM |
| TCELL118:OUT_F1 | SERDES.Q2CH1_FSLSM |
| TCELL118:OUT_F2 | SERDES.Q2CH2_FSLSM |
| TCELL118:OUT_F3 | SERDES.Q2CH3_FSLSM |
| TCELL118:OUT_F4 | SERDES.Q2CH0_FSCCUNDERRUN |
| TCELL118:OUT_F5 | SERDES.Q2CH1_FSCCUNDERRUN |
| TCELL118:OUT_F6 | SERDES.Q2CH2_FSCCUNDERRUN |
| TCELL118:OUT_F7 | SERDES.Q2CH3_FSCCUNDERRUN |
| TCELL118:OUT_Q0 | SERDES.Q2CH0_FSCCOVERRUN |
| TCELL118:OUT_Q1 | SERDES.Q2CH1_FSCCOVERRUN |
| TCELL118:OUT_Q2 | SERDES.Q2CH2_FSCCOVERRUN |
| TCELL118:OUT_Q3 | SERDES.Q2CH3_FSCCOVERRUN |
| TCELL118:OUT_Q4 | SERDES.Q2CH0_FSRLOL |
| TCELL118:OUT_Q5 | SERDES.Q2CH1_FSRLOL |
| TCELL118:OUT_Q6 | SERDES.Q2CH2_FSRLOL |
| TCELL118:OUT_Q7 | SERDES.Q2CH3_FSRLOL |
| TCELL119:IMUX_A0 | SERDES.Q2_FCDFECOEFF3_2 |
| TCELL119:IMUX_A1 | SERDES.Q2_FCDFECOEFF3_1 |
| TCELL119:IMUX_A2 | SERDES.Q2_FCDFECOEFF3_0 |
| TCELL119:IMUX_A3 | SERDES.Q2_FCDFECOEFF4_7 |
| TCELL119:IMUX_A4 | SERDES.Q2_FCDFECOEFF4_6 |
| TCELL119:IMUX_A5 | SERDES.Q2_FCDFECOEFF4_5 |
| TCELL119:IMUX_B0 | SERDES.Q2_FCDFECOEFF4_4 |
| TCELL119:IMUX_B1 | SERDES.Q2_FCDFECOEFF4_3 |
| TCELL119:IMUX_B2 | SERDES.Q2_FCDFECOEFF4_2 |
| TCELL119:IMUX_B3 | SERDES.Q2_FCDFECOEFF4_1 |
| TCELL119:IMUX_B4 | SERDES.Q2_FCDFECOEFF4_0 |
| TCELL119:IMUX_B5 | SERDES.Q2_FCDFECOEFF5_7 |
| TCELL119:IMUX_C0 | SERDES.Q2_FCDFECOEFF5_6 |
| TCELL119:IMUX_C1 | SERDES.Q2_FCDFECOEFF5_5 |
| TCELL119:IMUX_C2 | SERDES.Q2_FCDFECOEFF5_4 |
| TCELL119:IMUX_C3 | SERDES.Q2_FCDFECOEFF5_3 |
| TCELL119:IMUX_C4 | SERDES.Q2_FCDFECOEFF5_2 |
| TCELL119:IMUX_C5 | SERDES.Q2_FCDFECOEFF5_1 |
| TCELL119:IMUX_D0 | SERDES.Q2_FCDFECOEFF5_0 |
| TCELL119:IMUX_D1 | SERDES.Q2_FCDFESIGN5 |
| TCELL119:IMUX_D2 | SERDES.Q2_FCDFESIGN4 |
| TCELL119:IMUX_D3 | SERDES.Q2_FCDFESIGN3 |
| TCELL119:IMUX_D4 | SERDES.Q2_FCDFESIGN2 |
| TCELL119:IMUX_D5 | SERDES.Q2_FCDFESIGN1 |
| TCELL119:IMUX_CLK0_DELAY | SERDES.Q2CH3_FITMRSTARTCLK |
| TCELL119:IMUX_CLK1_DELAY | SERDES.Q2CH0_FITMRSTOPCLK |
| TCELL119:OUT_F0 | SERDES.Q2_HSPLLLOL |
| TCELL119:OUT_F1 | SERDES.Q2_LSPLLLOL |
| TCELL119:OUT_F2 | SERDES.Q2CH0_FDLDRRX |
| TCELL119:OUT_F3 | SERDES.Q2CH1_FDLDRRX |
| TCELL119:OUT_F4 | SERDES.Q2CH2_FDLDRRX |
| TCELL119:OUT_F5 | SERDES.Q2CH3_FDLDRRX |
| TCELL119:OUT_F6 | SERDES.Q2CH0_FSSKPADDED |
| TCELL119:OUT_F7 | SERDES.Q2CH1_FSSKPADDED |
| TCELL119:OUT_Q0 | SERDES.Q2CH2_FSSKPADDED |
| TCELL119:OUT_Q1 | SERDES.Q2CH3_FSSKPADDED |
| TCELL119:OUT_Q2 | SERDES.Q2CH0_FSSKPDELETED |
| TCELL119:OUT_Q3 | SERDES.Q2CH1_FSSKPDELETED |
| TCELL119:OUT_Q4 | SERDES.Q2CH2_FSSKPDELETED |
| TCELL119:OUT_Q5 | SERDES.Q2CH3_FSSKPDELETED |
| TCELL119:OUT_Q6 | SERDES.Q2D0_FSDE |
| TCELL119:OUT_Q7 | SERDES.Q2D1_FSDE |
| TCELL120:IMUX_A0 | SERDES.Q2CH0_FCTMRSTART |
| TCELL120:IMUX_A1 | SERDES.Q2CH1_FCTMRSTART |
| TCELL120:IMUX_A2 | SERDES.Q2CH2_FCTMRSTART |
| TCELL120:IMUX_A3 | SERDES.Q2CH3_FCTMRSTART |
| TCELL120:IMUX_A4 | SERDES.Q2CH0_FCTMRSTOP |
| TCELL120:IMUX_A5 | SERDES.Q2CH1_FCTMRSTOP |
| TCELL120:IMUX_B0 | SERDES.Q2CH2_FCTMRSTOP |
| TCELL120:IMUX_B1 | SERDES.Q2CH3_FCTMRSTOP |
| TCELL120:IMUX_CLK0_DELAY | SERDES.Q2CH1_FITMRSTOPCLK |
| TCELL120:IMUX_CLK1_DELAY | SERDES.Q2CH2_FITMRSTOPCLK |
| TCELL120:OUT_F0 | SERDES.Q2D0_FSDM |
| TCELL120:OUT_F1 | SERDES.Q2D1_FSDM |
| TCELL120:OUT_F2 | SERDES.Q2_FOREFCLK2FPGA |
| TCELL120:OUT_F3 | SERDES.Q2CH0_FSRCDONE |
| TCELL120:OUT_F4 | SERDES.Q2CH1_FSRCDONE |
| TCELL120:OUT_F5 | SERDES.Q2CH2_FSRCDONE |
| TCELL120:OUT_F6 | SERDES.Q2CH3_FSRCDONE |
| TCELL120:OUT_F7 | SERDES.Q2_FDDFEDATA9 |
| TCELL120:OUT_Q0 | SERDES.Q2_FDDFEDATA8 |
| TCELL120:OUT_Q1 | SERDES.Q2_FDDFEDATA7 |
| TCELL120:OUT_Q2 | SERDES.Q2_FDDFEDATA6 |
| TCELL120:OUT_Q3 | SERDES.Q2_FDDFEDATA5 |
| TCELL120:OUT_Q4 | SERDES.Q2_FDDFEDATA4 |
| TCELL120:OUT_Q5 | SERDES.Q2_FDDFEDATA3 |
| TCELL120:OUT_Q6 | SERDES.Q2_FDDFEDATA2 |
| TCELL120:OUT_Q7 | SERDES.Q2_FDDFEDATA1 |
| TCELL121:IMUX_CLK0_DELAY | SERDES.Q2CH3_FITMRSTOPCLK |
| TCELL121:OUT_F0 | SERDES.Q2_FDDFEDATA0 |
| TCELL121:OUT_F1 | SERDES.Q2_FDDFEERR9 |
| TCELL121:OUT_F2 | SERDES.Q2_FDDFEERR8 |
| TCELL121:OUT_F3 | SERDES.Q2_FDDFEERR7 |
| TCELL121:OUT_F4 | SERDES.Q2_FDDFEERR6 |
| TCELL121:OUT_F5 | SERDES.Q2_FDDFEERR5 |
| TCELL121:OUT_F6 | SERDES.Q2_FDDFEERR4 |
| TCELL121:OUT_F7 | SERDES.Q2_FDDFEERR3 |
| TCELL121:OUT_Q0 | SERDES.Q2_FDDFEERR2 |
| TCELL121:OUT_Q1 | SERDES.Q2_FDDFEERR1 |
| TCELL121:OUT_Q2 | SERDES.Q2_FDDFEERR0 |
| TCELL121:OUT_Q3 | SERDES.Q2CH0_FSDFEVLD |
| TCELL121:OUT_Q4 | SERDES.Q2CH1_FSDFEVLD |
| TCELL121:OUT_Q5 | SERDES.Q2CH2_FSDFEVLD |
| TCELL121:OUT_Q6 | SERDES.Q2CH3_FSDFEVLD |
| TCELL122:IMUX_A6 | SERDES.Q2CH3_FDTX49 |
| TCELL122:IMUX_A7 | SERDES.Q2CH3_FDTX48 |
| TCELL122:IMUX_B6 | SERDES.Q2CH3_FDTX43 |
| TCELL122:IMUX_B7 | SERDES.Q2CH3_FDTX42 |
| TCELL122:IMUX_C6 | SERDES.Q2CH3_FDTX37 |
| TCELL122:IMUX_C7 | SERDES.Q2CH3_FDTX36 |
| TCELL122:IMUX_D6 | SERDES.Q2CH3_FDTX31 |
| TCELL122:IMUX_D7 | SERDES.Q2CH3_FDTX30 |
| TCELL122:IMUX_LSR0 | SERDES.Q2CH0_FCPIPEPHYRESETN |
| TCELL122:IMUX_LSR1 | SERDES.Q2CH1_FCPIPEPHYRESETN |
| TCELL122:IMUX_CE3 | SERDES.Q2CH0_FCDFERDEN |
| TCELL122:OUT_F6 | SERDES.Q2CH3_FDRX31 |
| TCELL122:OUT_F7 | SERDES.Q2CH3_FDRX30 |
| TCELL122:OUT_Q6 | SERDES.Q2CH3_FDRX23 |
| TCELL122:OUT_Q7 | SERDES.Q2CH3_FDRX22 |
| TCELL123:IMUX_A0 | SERDES.Q2CH3_FDTX47 |
| TCELL123:IMUX_A1 | SERDES.Q2CH3_FDTX46 |
| TCELL123:IMUX_A2 | SERDES.Q2CH3_FDTX45 |
| TCELL123:IMUX_A3 | SERDES.Q2CH3_FDTX44 |
| TCELL123:IMUX_A6 | SERDES.Q2CH3_FDTX25 |
| TCELL123:IMUX_A7 | SERDES.Q2CH3_FDTX24 |
| TCELL123:IMUX_B0 | SERDES.Q2CH3_FDTX41 |
| TCELL123:IMUX_B1 | SERDES.Q2CH3_FDTX40 |
| TCELL123:IMUX_B2 | SERDES.Q2CH3_FDTX39 |
| TCELL123:IMUX_B3 | SERDES.Q2CH3_FDTX38 |
| TCELL123:IMUX_B6 | SERDES.Q2CH3_FDTX19 |
| TCELL123:IMUX_B7 | SERDES.Q2CH3_FDTX18 |
| TCELL123:IMUX_C0 | SERDES.Q2CH3_FDTX35 |
| TCELL123:IMUX_C1 | SERDES.Q2CH3_FDTX34 |
| TCELL123:IMUX_C2 | SERDES.Q2CH3_FDTX33 |
| TCELL123:IMUX_C3 | SERDES.Q2CH3_FDTX32 |
| TCELL123:IMUX_C6 | SERDES.Q2CH3_FDTX13 |
| TCELL123:IMUX_C7 | SERDES.Q2CH3_FDTX12 |
| TCELL123:IMUX_D0 | SERDES.Q2CH3_FDTX29 |
| TCELL123:IMUX_D1 | SERDES.Q2CH3_FDTX28 |
| TCELL123:IMUX_D2 | SERDES.Q2CH3_FDTX27 |
| TCELL123:IMUX_D3 | SERDES.Q2CH3_FDTX26 |
| TCELL123:IMUX_D6 | SERDES.Q2CH3_FDTX7 |
| TCELL123:IMUX_D7 | SERDES.Q2CH3_FDTX6 |
| TCELL123:IMUX_LSR0 | SERDES.Q2CH2_FCPIPEPHYRESETN |
| TCELL123:IMUX_LSR1 | SERDES.Q2CH3_FCPIPEPHYRESETN |
| TCELL123:IMUX_CLK0_DELAY | SERDES.Q2_LSPLLREFCLKI |
| TCELL123:IMUX_CLK1_DELAY | SERDES.Q2_HSPLLREFCLKI |
| TCELL123:IMUX_CE0 | SERDES.Q2CH1_FCDFERDEN |
| TCELL123:IMUX_CE1 | SERDES.Q2CH2_FCDFERDEN |
| TCELL123:IMUX_CE2 | SERDES.Q2CH3_FCDFERDEN |
| TCELL123:IMUX_CE3 | SERDES.Q2CH0_FCDFEUPD |
| TCELL123:OUT_F0 | SERDES.Q2CH3_FDRX29 |
| TCELL123:OUT_F1 | SERDES.Q2CH3_FDRX28 |
| TCELL123:OUT_F2 | SERDES.Q2CH3_FDRX27 |
| TCELL123:OUT_F3 | SERDES.Q2CH3_FDRX26 |
| TCELL123:OUT_F4 | SERDES.Q2CH3_FDRX25 |
| TCELL123:OUT_F5 | SERDES.Q2CH3_FDRX24 |
| TCELL123:OUT_F6 | SERDES.Q2CH3_FDRX15 |
| TCELL123:OUT_F7 | SERDES.Q2CH3_FDRX14 |
| TCELL123:OUT_Q0 | SERDES.Q2CH3_FDRX21 |
| TCELL123:OUT_Q1 | SERDES.Q2CH3_FDRX20 |
| TCELL123:OUT_Q2 | SERDES.Q2CH3_FDRX19 |
| TCELL123:OUT_Q3 | SERDES.Q2CH3_FDRX18 |
| TCELL123:OUT_Q4 | SERDES.Q2CH3_FDRX17 |
| TCELL123:OUT_Q5 | SERDES.Q2CH3_FDRX16 |
| TCELL123:OUT_Q6 | SERDES.Q2CH3_FDRX7 |
| TCELL123:OUT_Q7 | SERDES.Q2CH3_FDRX6 |
| TCELL124:IMUX_A0 | SERDES.Q2CH3_FDTX23 |
| TCELL124:IMUX_A1 | SERDES.Q2CH3_FDTX22 |
| TCELL124:IMUX_A2 | SERDES.Q2CH3_FDTX21 |
| TCELL124:IMUX_A3 | SERDES.Q2CH3_FDTX20 |
| TCELL124:IMUX_A6 | SERDES.Q2CH3_FDTX1 |
| TCELL124:IMUX_A7 | SERDES.Q2CH3_FDTX0 |
| TCELL124:IMUX_B0 | SERDES.Q2CH3_FDTX17 |
| TCELL124:IMUX_B1 | SERDES.Q2CH3_FDTX16 |
| TCELL124:IMUX_B2 | SERDES.Q2CH3_FDTX15 |
| TCELL124:IMUX_B3 | SERDES.Q2CH3_FDTX14 |
| TCELL124:IMUX_B6 | SERDES.Q2CH2_FDTX45 |
| TCELL124:IMUX_B7 | SERDES.Q2CH2_FDTX44 |
| TCELL124:IMUX_C0 | SERDES.Q2CH3_FDTX11 |
| TCELL124:IMUX_C1 | SERDES.Q2CH3_FDTX10 |
| TCELL124:IMUX_C2 | SERDES.Q2CH3_FDTX9 |
| TCELL124:IMUX_C3 | SERDES.Q2CH3_FDTX8 |
| TCELL124:IMUX_C6 | SERDES.Q2CH2_FDTX39 |
| TCELL124:IMUX_C7 | SERDES.Q2CH2_FDTX38 |
| TCELL124:IMUX_D0 | SERDES.Q2CH3_FDTX5 |
| TCELL124:IMUX_D1 | SERDES.Q2CH3_FDTX4 |
| TCELL124:IMUX_D2 | SERDES.Q2CH3_FDTX3 |
| TCELL124:IMUX_D3 | SERDES.Q2CH3_FDTX2 |
| TCELL124:IMUX_D6 | SERDES.Q2CH2_FDTX33 |
| TCELL124:IMUX_D7 | SERDES.Q2CH2_FDTX32 |
| TCELL124:IMUX_LSR0 | SERDES.Q2D0_FCDERST |
| TCELL124:IMUX_LSR1 | SERDES.Q2D1_FCDERST |
| TCELL124:IMUX_CLK0_DELAY | SERDES.Q2CH1_FIREFRXCLK |
| TCELL124:IMUX_CLK1_DELAY | SERDES.Q2CH0_FIREFRXCLK |
| TCELL124:IMUX_CE0 | SERDES.Q2CH1_FCDFEUPD |
| TCELL124:IMUX_CE1 | SERDES.Q2CH2_FCDFEUPD |
| TCELL124:IMUX_CE2 | SERDES.Q2CH3_FCDFEUPD |
| TCELL124:OUT_F0 | SERDES.Q2CH3_FDRX13 |
| TCELL124:OUT_F1 | SERDES.Q2CH3_FDRX12 |
| TCELL124:OUT_F2 | SERDES.Q2CH3_FDRX11 |
| TCELL124:OUT_F3 | SERDES.Q2CH3_FDRX10 |
| TCELL124:OUT_F4 | SERDES.Q2CH3_FDRX9 |
| TCELL124:OUT_F5 | SERDES.Q2CH3_FDRX8 |
| TCELL124:OUT_F6 | SERDES.Q2CH2_FDRX47 |
| TCELL124:OUT_F7 | SERDES.Q2CH2_FDRX46 |
| TCELL124:OUT_Q0 | SERDES.Q2CH3_FDRX5 |
| TCELL124:OUT_Q1 | SERDES.Q2CH3_FDRX4 |
| TCELL124:OUT_Q2 | SERDES.Q2CH3_FDRX3 |
| TCELL124:OUT_Q3 | SERDES.Q2CH3_FDRX2 |
| TCELL124:OUT_Q4 | SERDES.Q2CH3_FDRX1 |
| TCELL124:OUT_Q5 | SERDES.Q2CH3_FDRX0 |
| TCELL124:OUT_Q6 | SERDES.Q2CH2_FDRX39 |
| TCELL124:OUT_Q7 | SERDES.Q2CH2_FDRX38 |
| TCELL125:IMUX_A0 | SERDES.Q2CH2_FDTX49 |
| TCELL125:IMUX_A1 | SERDES.Q2CH2_FDTX48 |
| TCELL125:IMUX_A2 | SERDES.Q2CH2_FDTX47 |
| TCELL125:IMUX_A3 | SERDES.Q2CH2_FDTX46 |
| TCELL125:IMUX_A6 | SERDES.Q2CH2_FDTX27 |
| TCELL125:IMUX_A7 | SERDES.Q2CH2_FDTX26 |
| TCELL125:IMUX_B0 | SERDES.Q2CH2_FDTX43 |
| TCELL125:IMUX_B1 | SERDES.Q2CH2_FDTX42 |
| TCELL125:IMUX_B2 | SERDES.Q2CH2_FDTX41 |
| TCELL125:IMUX_B3 | SERDES.Q2CH2_FDTX40 |
| TCELL125:IMUX_B6 | SERDES.Q2CH2_FDTX21 |
| TCELL125:IMUX_B7 | SERDES.Q2CH2_FDTX20 |
| TCELL125:IMUX_C0 | SERDES.Q2CH2_FDTX37 |
| TCELL125:IMUX_C1 | SERDES.Q2CH2_FDTX36 |
| TCELL125:IMUX_C2 | SERDES.Q2CH2_FDTX35 |
| TCELL125:IMUX_C3 | SERDES.Q2CH2_FDTX34 |
| TCELL125:IMUX_C6 | SERDES.Q2CH2_FDTX15 |
| TCELL125:IMUX_C7 | SERDES.Q2CH2_FDTX14 |
| TCELL125:IMUX_D0 | SERDES.Q2CH2_FDTX31 |
| TCELL125:IMUX_D1 | SERDES.Q2CH2_FDTX30 |
| TCELL125:IMUX_D2 | SERDES.Q2CH2_FDTX29 |
| TCELL125:IMUX_D3 | SERDES.Q2CH2_FDTX28 |
| TCELL125:IMUX_D6 | SERDES.Q2CH2_FDTX9 |
| TCELL125:IMUX_D7 | SERDES.Q2CH2_FDTX8 |
| TCELL125:IMUX_LSR0 | SERDES.Q2CH0_FCPCSTXRST |
| TCELL125:IMUX_LSR1 | SERDES.Q2CH1_FCPCSTXRST |
| TCELL125:IMUX_CLK0_DELAY | SERDES.Q2CH3_FIREFRXCLK |
| TCELL125:IMUX_CLK1_DELAY | SERDES.Q2CH2_FIREFRXCLK |
| TCELL125:OUT_F0 | SERDES.Q2CH2_FDRX45 |
| TCELL125:OUT_F1 | SERDES.Q2CH2_FDRX44 |
| TCELL125:OUT_F2 | SERDES.Q2CH2_FDRX43 |
| TCELL125:OUT_F3 | SERDES.Q2CH2_FDRX42 |
| TCELL125:OUT_F4 | SERDES.Q2CH2_FDRX41 |
| TCELL125:OUT_F5 | SERDES.Q2CH2_FDRX40 |
| TCELL125:OUT_F6 | SERDES.Q2CH2_FDRX31 |
| TCELL125:OUT_F7 | SERDES.Q2CH2_FDRX30 |
| TCELL125:OUT_Q0 | SERDES.Q2CH2_FDRX37 |
| TCELL125:OUT_Q1 | SERDES.Q2CH2_FDRX36 |
| TCELL125:OUT_Q2 | SERDES.Q2CH2_FDRX35 |
| TCELL125:OUT_Q3 | SERDES.Q2CH2_FDRX34 |
| TCELL125:OUT_Q4 | SERDES.Q2CH2_FDRX33 |
| TCELL125:OUT_Q5 | SERDES.Q2CH2_FDRX32 |
| TCELL125:OUT_Q6 | SERDES.Q2CH2_FDRX23 |
| TCELL125:OUT_Q7 | SERDES.Q2CH2_FDRX22 |
| TCELL126:IMUX_A0 | SERDES.Q2CH2_FDTX25 |
| TCELL126:IMUX_A1 | SERDES.Q2CH2_FDTX24 |
| TCELL126:IMUX_A2 | SERDES.Q2CH2_FDTX23 |
| TCELL126:IMUX_A3 | SERDES.Q2CH2_FDTX22 |
| TCELL126:IMUX_A6 | SERDES.Q2CH2_FDTX3 |
| TCELL126:IMUX_A7 | SERDES.Q2CH2_FDTX2 |
| TCELL126:IMUX_B0 | SERDES.Q2CH2_FDTX19 |
| TCELL126:IMUX_B1 | SERDES.Q2CH2_FDTX18 |
| TCELL126:IMUX_B2 | SERDES.Q2CH2_FDTX17 |
| TCELL126:IMUX_B3 | SERDES.Q2CH2_FDTX16 |
| TCELL126:IMUX_B6 | SERDES.Q2CH1_FDTX47 |
| TCELL126:IMUX_B7 | SERDES.Q2CH1_FDTX46 |
| TCELL126:IMUX_C0 | SERDES.Q2CH2_FDTX13 |
| TCELL126:IMUX_C1 | SERDES.Q2CH2_FDTX12 |
| TCELL126:IMUX_C2 | SERDES.Q2CH2_FDTX11 |
| TCELL126:IMUX_C3 | SERDES.Q2CH2_FDTX10 |
| TCELL126:IMUX_C6 | SERDES.Q2CH1_FDTX41 |
| TCELL126:IMUX_C7 | SERDES.Q2CH1_FDTX40 |
| TCELL126:IMUX_D0 | SERDES.Q2CH2_FDTX7 |
| TCELL126:IMUX_D1 | SERDES.Q2CH2_FDTX6 |
| TCELL126:IMUX_D2 | SERDES.Q2CH2_FDTX5 |
| TCELL126:IMUX_D3 | SERDES.Q2CH2_FDTX4 |
| TCELL126:IMUX_D6 | SERDES.Q2CH1_FDTX35 |
| TCELL126:IMUX_D7 | SERDES.Q2CH1_FDTX34 |
| TCELL126:IMUX_LSR0 | SERDES.Q2CH2_FCPCSTXRST |
| TCELL126:IMUX_LSR1 | SERDES.Q2CH3_FCPCSTXRST |
| TCELL126:IMUX_CLK0_DELAY | SERDES.Q2CH1_FIRCLK |
| TCELL126:IMUX_CLK1_DELAY | SERDES.Q2CH0_FIRCLK |
| TCELL126:OUT_F0 | SERDES.Q2CH2_FDRX29 |
| TCELL126:OUT_F1 | SERDES.Q2CH2_FDRX28 |
| TCELL126:OUT_F2 | SERDES.Q2CH2_FDRX27 |
| TCELL126:OUT_F3 | SERDES.Q2CH2_FDRX26 |
| TCELL126:OUT_F4 | SERDES.Q2CH2_FDRX25 |
| TCELL126:OUT_F5 | SERDES.Q2CH2_FDRX24 |
| TCELL126:OUT_F6 | SERDES.Q2CH2_FDRX15 |
| TCELL126:OUT_F7 | SERDES.Q2CH2_FDRX14 |
| TCELL126:OUT_Q0 | SERDES.Q2CH2_FDRX21 |
| TCELL126:OUT_Q1 | SERDES.Q2CH2_FDRX20 |
| TCELL126:OUT_Q2 | SERDES.Q2CH2_FDRX19 |
| TCELL126:OUT_Q3 | SERDES.Q2CH2_FDRX18 |
| TCELL126:OUT_Q4 | SERDES.Q2CH2_FDRX17 |
| TCELL126:OUT_Q5 | SERDES.Q2CH2_FDRX16 |
| TCELL126:OUT_Q6 | SERDES.Q2CH2_FDRX7 |
| TCELL126:OUT_Q7 | SERDES.Q2CH2_FDRX6 |
| TCELL127:IMUX_A0 | SERDES.Q2CH2_FDTX1 |
| TCELL127:IMUX_A1 | SERDES.Q2CH2_FDTX0 |
| TCELL127:IMUX_A2 | SERDES.Q2CH1_FDTX49 |
| TCELL127:IMUX_A3 | SERDES.Q2CH1_FDTX48 |
| TCELL127:IMUX_B0 | SERDES.Q2CH1_FDTX45 |
| TCELL127:IMUX_B1 | SERDES.Q2CH1_FDTX44 |
| TCELL127:IMUX_B2 | SERDES.Q2CH1_FDTX43 |
| TCELL127:IMUX_B3 | SERDES.Q2CH1_FDTX42 |
| TCELL127:IMUX_C0 | SERDES.Q2CH1_FDTX39 |
| TCELL127:IMUX_C1 | SERDES.Q2CH1_FDTX38 |
| TCELL127:IMUX_C2 | SERDES.Q2CH1_FDTX37 |
| TCELL127:IMUX_C3 | SERDES.Q2CH1_FDTX36 |
| TCELL127:IMUX_D0 | SERDES.Q2CH1_FDTX33 |
| TCELL127:IMUX_D1 | SERDES.Q2CH1_FDTX32 |
| TCELL127:IMUX_D2 | SERDES.Q2CH1_FDTX31 |
| TCELL127:IMUX_D3 | SERDES.Q2CH1_FDTX30 |
| TCELL127:IMUX_CLK0_DELAY | SERDES.Q2CH3_FIRCLK |
| TCELL127:IMUX_CLK1_DELAY | SERDES.Q2CH2_FIRCLK |
| TCELL127:OUT_F0 | SERDES.Q2CH2_FDRX13 |
| TCELL127:OUT_F1 | SERDES.Q2CH2_FDRX12 |
| TCELL127:OUT_F2 | SERDES.Q2CH2_FDRX11 |
| TCELL127:OUT_F3 | SERDES.Q2CH2_FDRX10 |
| TCELL127:OUT_F4 | SERDES.Q2CH2_FDRX9 |
| TCELL127:OUT_F5 | SERDES.Q2CH2_FDRX8 |
| TCELL127:OUT_Q0 | SERDES.Q2CH2_FDRX5 |
| TCELL127:OUT_Q1 | SERDES.Q2CH2_FDRX4 |
| TCELL127:OUT_Q2 | SERDES.Q2CH2_FDRX3 |
| TCELL127:OUT_Q3 | SERDES.Q2CH2_FDRX2 |
| TCELL127:OUT_Q4 | SERDES.Q2CH2_FDRX1 |
| TCELL127:OUT_Q5 | SERDES.Q2CH2_FDRX0 |
| TCELL128:IMUX_A0 | SERDES.Q2CH1_FDTX29 |
| TCELL128:IMUX_A1 | SERDES.Q2CH1_FDTX28 |
| TCELL128:IMUX_A2 | SERDES.Q2CH1_FDTX27 |
| TCELL128:IMUX_A3 | SERDES.Q2CH1_FDTX26 |
| TCELL128:IMUX_A4 | SERDES.Q2CH1_FDTX25 |
| TCELL128:IMUX_A5 | SERDES.Q2CH1_FDTX24 |
| TCELL128:IMUX_B0 | SERDES.Q2CH1_FDTX23 |
| TCELL128:IMUX_B1 | SERDES.Q2CH1_FDTX22 |
| TCELL128:IMUX_B2 | SERDES.Q2CH1_FDTX21 |
| TCELL128:IMUX_B3 | SERDES.Q2CH1_FDTX20 |
| TCELL128:IMUX_B4 | SERDES.Q2CH1_FDTX19 |
| TCELL128:IMUX_B5 | SERDES.Q2CH1_FDTX18 |
| TCELL128:IMUX_C0 | SERDES.Q2CH1_FDTX17 |
| TCELL128:IMUX_C1 | SERDES.Q2CH1_FDTX16 |
| TCELL128:IMUX_C2 | SERDES.Q2CH1_FDTX15 |
| TCELL128:IMUX_C3 | SERDES.Q2CH1_FDTX14 |
| TCELL128:IMUX_C4 | SERDES.Q2CH1_FDTX13 |
| TCELL128:IMUX_C5 | SERDES.Q2CH1_FDTX12 |
| TCELL128:IMUX_D0 | SERDES.Q2CH1_FDTX11 |
| TCELL128:IMUX_D1 | SERDES.Q2CH1_FDTX10 |
| TCELL128:IMUX_D2 | SERDES.Q2CH1_FDTX9 |
| TCELL128:IMUX_D3 | SERDES.Q2CH1_FDTX8 |
| TCELL128:IMUX_D4 | SERDES.Q2CH1_FDTX7 |
| TCELL128:IMUX_D5 | SERDES.Q2CH1_FDTX6 |
| TCELL128:IMUX_LSR0 | SERDES.Q2CH0_FCPCSRXRST |
| TCELL128:IMUX_LSR1 | SERDES.Q2CH1_FCPCSRXRST |
| TCELL128:IMUX_CLK0_DELAY | SERDES.Q2CH0_FITCLK |
| TCELL128:IMUX_CLK1_DELAY | SERDES.Q2CH1_FITCLK |
| TCELL128:OUT_F0 | SERDES.Q2CH1_FDRX47 |
| TCELL128:OUT_F1 | SERDES.Q2CH1_FDRX46 |
| TCELL128:OUT_F2 | SERDES.Q2CH1_FDRX45 |
| TCELL128:OUT_F3 | SERDES.Q2CH1_FDRX44 |
| TCELL128:OUT_F4 | SERDES.Q2CH1_FDRX43 |
| TCELL128:OUT_F5 | SERDES.Q2CH1_FDRX42 |
| TCELL128:OUT_F6 | SERDES.Q2CH1_FDRX41 |
| TCELL128:OUT_F7 | SERDES.Q2CH1_FDRX40 |
| TCELL128:OUT_Q0 | SERDES.Q2CH1_FDRX39 |
| TCELL128:OUT_Q1 | SERDES.Q2CH1_FDRX38 |
| TCELL128:OUT_Q2 | SERDES.Q2CH1_FDRX37 |
| TCELL128:OUT_Q3 | SERDES.Q2CH1_FDRX36 |
| TCELL128:OUT_Q4 | SERDES.Q2CH1_FDRX35 |
| TCELL128:OUT_Q5 | SERDES.Q2CH1_FDRX34 |
| TCELL128:OUT_Q6 | SERDES.Q2CH1_FDRX33 |
| TCELL128:OUT_Q7 | SERDES.Q2CH1_FDRX32 |
| TCELL129:IMUX_A0 | SERDES.Q2CH1_FDTX5 |
| TCELL129:IMUX_A1 | SERDES.Q2CH1_FDTX4 |
| TCELL129:IMUX_A2 | SERDES.Q2CH1_FDTX3 |
| TCELL129:IMUX_A3 | SERDES.Q2CH1_FDTX2 |
| TCELL129:IMUX_A4 | SERDES.Q2CH1_FDTX1 |
| TCELL129:IMUX_A5 | SERDES.Q2CH1_FDTX0 |
| TCELL129:IMUX_B0 | SERDES.Q2CH0_FDTX49 |
| TCELL129:IMUX_B1 | SERDES.Q2CH0_FDTX48 |
| TCELL129:IMUX_B2 | SERDES.Q2CH0_FDTX47 |
| TCELL129:IMUX_B3 | SERDES.Q2CH0_FDTX46 |
| TCELL129:IMUX_B4 | SERDES.Q2CH0_FDTX45 |
| TCELL129:IMUX_B5 | SERDES.Q2CH0_FDTX44 |
| TCELL129:IMUX_C0 | SERDES.Q2CH0_FDTX43 |
| TCELL129:IMUX_C1 | SERDES.Q2CH0_FDTX42 |
| TCELL129:IMUX_C2 | SERDES.Q2CH0_FDTX41 |
| TCELL129:IMUX_C3 | SERDES.Q2CH0_FDTX40 |
| TCELL129:IMUX_C4 | SERDES.Q2CH0_FDTX39 |
| TCELL129:IMUX_C5 | SERDES.Q2CH0_FDTX38 |
| TCELL129:IMUX_D0 | SERDES.Q2CH0_FDTX37 |
| TCELL129:IMUX_D1 | SERDES.Q2CH0_FDTX36 |
| TCELL129:IMUX_D2 | SERDES.Q2CH0_FDTX35 |
| TCELL129:IMUX_D3 | SERDES.Q2CH0_FDTX34 |
| TCELL129:IMUX_D4 | SERDES.Q2CH0_FDTX33 |
| TCELL129:IMUX_D5 | SERDES.Q2CH0_FDTX32 |
| TCELL129:IMUX_LSR0 | SERDES.Q2CH2_FCPCSRXRST |
| TCELL129:IMUX_LSR1 | SERDES.Q2CH3_FCPCSRXRST |
| TCELL129:IMUX_CLK0_DELAY | SERDES.Q2CH2_FITCLK |
| TCELL129:IMUX_CLK1_DELAY | SERDES.Q2CH3_FITCLK |
| TCELL129:OUT_F0 | SERDES.Q2CH1_FDRX31 |
| TCELL129:OUT_F1 | SERDES.Q2CH1_FDRX30 |
| TCELL129:OUT_F2 | SERDES.Q2CH1_FDRX29 |
| TCELL129:OUT_F3 | SERDES.Q2CH1_FDRX28 |
| TCELL129:OUT_F4 | SERDES.Q2CH1_FDRX27 |
| TCELL129:OUT_F5 | SERDES.Q2CH1_FDRX26 |
| TCELL129:OUT_F6 | SERDES.Q2CH1_FDRX25 |
| TCELL129:OUT_F7 | SERDES.Q2CH1_FDRX24 |
| TCELL129:OUT_Q0 | SERDES.Q2CH1_FDRX23 |
| TCELL129:OUT_Q1 | SERDES.Q2CH1_FDRX22 |
| TCELL129:OUT_Q2 | SERDES.Q2CH1_FDRX21 |
| TCELL129:OUT_Q3 | SERDES.Q2CH1_FDRX20 |
| TCELL129:OUT_Q4 | SERDES.Q2CH1_FDRX19 |
| TCELL129:OUT_Q5 | SERDES.Q2CH1_FDRX18 |
| TCELL129:OUT_Q6 | SERDES.Q2CH1_FDRX17 |
| TCELL129:OUT_Q7 | SERDES.Q2CH1_FDRX16 |
| TCELL130:IMUX_A0 | SERDES.Q2CH0_FDTX31 |
| TCELL130:IMUX_A1 | SERDES.Q2CH0_FDTX30 |
| TCELL130:IMUX_A2 | SERDES.Q2CH0_FDTX29 |
| TCELL130:IMUX_A3 | SERDES.Q2CH0_FDTX28 |
| TCELL130:IMUX_A4 | SERDES.Q2CH0_FDTX27 |
| TCELL130:IMUX_A5 | SERDES.Q2CH0_FDTX26 |
| TCELL130:IMUX_B0 | SERDES.Q2CH0_FDTX25 |
| TCELL130:IMUX_B1 | SERDES.Q2CH0_FDTX24 |
| TCELL130:IMUX_B2 | SERDES.Q2CH0_FDTX23 |
| TCELL130:IMUX_B3 | SERDES.Q2CH0_FDTX22 |
| TCELL130:IMUX_B4 | SERDES.Q2CH0_FDTX21 |
| TCELL130:IMUX_B5 | SERDES.Q2CH0_FDTX20 |
| TCELL130:IMUX_C0 | SERDES.Q2CH0_FDTX19 |
| TCELL130:IMUX_C1 | SERDES.Q2CH0_FDTX18 |
| TCELL130:IMUX_C2 | SERDES.Q2CH0_FDTX17 |
| TCELL130:IMUX_C3 | SERDES.Q2CH0_FDTX16 |
| TCELL130:IMUX_C4 | SERDES.Q2CH0_FDTX15 |
| TCELL130:IMUX_C5 | SERDES.Q2CH0_FDTX14 |
| TCELL130:IMUX_D0 | SERDES.Q2CH0_FDTX13 |
| TCELL130:IMUX_D1 | SERDES.Q2CH0_FDTX12 |
| TCELL130:IMUX_D2 | SERDES.Q2CH0_FDTX11 |
| TCELL130:IMUX_D3 | SERDES.Q2CH0_FDTX10 |
| TCELL130:IMUX_D4 | SERDES.Q2CH0_FDTX9 |
| TCELL130:IMUX_D5 | SERDES.Q2CH0_FDTX8 |
| TCELL130:IMUX_LSR0 | SERDES.Q2CH0_FCRRST |
| TCELL130:IMUX_LSR1 | SERDES.Q2CH1_FCRRST |
| TCELL130:IMUX_CLK0_DELAY | SERDES.Q2_FIGRPFBRRCLK1 |
| TCELL130:IMUX_CLK1_DELAY | SERDES.Q2_FIGRPFBRRCLK0 |
| TCELL130:OUT_F0 | SERDES.Q2CH1_FDRX15 |
| TCELL130:OUT_F1 | SERDES.Q2CH1_FDRX14 |
| TCELL130:OUT_F2 | SERDES.Q2CH1_FDRX13 |
| TCELL130:OUT_F3 | SERDES.Q2CH1_FDRX12 |
| TCELL130:OUT_F4 | SERDES.Q2CH1_FDRX11 |
| TCELL130:OUT_F5 | SERDES.Q2CH1_FDRX10 |
| TCELL130:OUT_F6 | SERDES.Q2CH1_FDRX9 |
| TCELL130:OUT_F7 | SERDES.Q2CH1_FDRX8 |
| TCELL130:OUT_Q0 | SERDES.Q2CH1_FDRX7 |
| TCELL130:OUT_Q1 | SERDES.Q2CH1_FDRX6 |
| TCELL130:OUT_Q2 | SERDES.Q2CH1_FDRX5 |
| TCELL130:OUT_Q3 | SERDES.Q2CH1_FDRX4 |
| TCELL130:OUT_Q4 | SERDES.Q2CH1_FDRX3 |
| TCELL130:OUT_Q5 | SERDES.Q2CH1_FDRX2 |
| TCELL130:OUT_Q6 | SERDES.Q2CH1_FDRX1 |
| TCELL130:OUT_Q7 | SERDES.Q2CH1_FDRX0 |
| TCELL131:IMUX_A0 | SERDES.Q2CH0_FDTX7 |
| TCELL131:IMUX_A1 | SERDES.Q2CH0_FDTX6 |
| TCELL131:IMUX_A2 | SERDES.Q2CH0_FDTX5 |
| TCELL131:IMUX_A3 | SERDES.Q2CH0_FDTX4 |
| TCELL131:IMUX_A4 | SERDES.Q2CH0_FDTX3 |
| TCELL131:IMUX_A5 | SERDES.Q2CH0_FDTX2 |
| TCELL131:IMUX_B0 | SERDES.Q2CH0_FDTX1 |
| TCELL131:IMUX_B1 | SERDES.Q2CH0_FDTX0 |
| TCELL131:IMUX_B2 | SERDES.Q2CH0_FCPCIEDETEN |
| TCELL131:IMUX_B3 | SERDES.Q2CH1_FCPCIEDETEN |
| TCELL131:IMUX_B4 | SERDES.Q2CH2_FCPCIEDETEN |
| TCELL131:IMUX_B5 | SERDES.Q2CH3_FCPCIEDETEN |
| TCELL131:IMUX_C0 | SERDES.Q2CH0_FCRXPOLARITY |
| TCELL131:IMUX_C1 | SERDES.Q2CH1_FCRXPOLARITY |
| TCELL131:IMUX_C2 | SERDES.Q2CH2_FCRXPOLARITY |
| TCELL131:IMUX_C3 | SERDES.Q2CH3_FCRXPOLARITY |
| TCELL131:IMUX_C4 | SERDES.Q2CH0_FCWORDALGNEN |
| TCELL131:IMUX_C5 | SERDES.Q2CH1_FCWORDALGNEN |
| TCELL131:IMUX_D0 | SERDES.Q2CH2_FCWORDALGNEN |
| TCELL131:IMUX_D1 | SERDES.Q2CH3_FCWORDALGNEN |
| TCELL131:IMUX_D2 | SERDES.Q2CH0_FCLSMEN |
| TCELL131:IMUX_D3 | SERDES.Q2CH1_FCLSMEN |
| TCELL131:IMUX_D4 | SERDES.Q2CH2_FCLSMEN |
| TCELL131:IMUX_D5 | SERDES.Q2CH3_FCLSMEN |
| TCELL131:IMUX_LSR0 | SERDES.Q2CH2_FCRRST |
| TCELL131:IMUX_LSR1 | SERDES.Q2CH3_FCRRST |
| TCELL131:IMUX_CLK0_DELAY | SERDES.Q2_FIGRPFBTWCLK1 |
| TCELL131:IMUX_CLK1_DELAY | SERDES.Q2_FIGRPFBTWCLK0 |
| TCELL131:OUT_F0 | SERDES.Q2CH0_FDRX47 |
| TCELL131:OUT_F1 | SERDES.Q2CH0_FDRX46 |
| TCELL131:OUT_F2 | SERDES.Q2CH0_FDRX45 |
| TCELL131:OUT_F3 | SERDES.Q2CH0_FDRX44 |
| TCELL131:OUT_F4 | SERDES.Q2CH0_FDRX43 |
| TCELL131:OUT_F5 | SERDES.Q2CH0_FDRX42 |
| TCELL131:OUT_F6 | SERDES.Q2CH0_FDRX41 |
| TCELL131:OUT_F7 | SERDES.Q2CH0_FDRX40 |
| TCELL131:OUT_Q0 | SERDES.Q2CH0_FDRX39 |
| TCELL131:OUT_Q1 | SERDES.Q2CH0_FDRX38 |
| TCELL131:OUT_Q2 | SERDES.Q2CH0_FDRX37 |
| TCELL131:OUT_Q3 | SERDES.Q2CH0_FDRX36 |
| TCELL131:OUT_Q4 | SERDES.Q2CH0_FDRX35 |
| TCELL131:OUT_Q5 | SERDES.Q2CH0_FDRX34 |
| TCELL131:OUT_Q6 | SERDES.Q2CH0_FDRX33 |
| TCELL131:OUT_Q7 | SERDES.Q2CH0_FDRX32 |
| TCELL132:IMUX_A0 | SERDES.Q2CH0_FCCDRFORCEDLOCK |
| TCELL132:IMUX_A1 | SERDES.Q2CH1_FCCDRFORCEDLOCK |
| TCELL132:IMUX_A2 | SERDES.Q2CH2_FCCDRFORCEDLOCK |
| TCELL132:IMUX_A3 | SERDES.Q2CH3_FCCDRFORCEDLOCK |
| TCELL132:IMUX_A4 | SERDES.Q2CH0_FCPLLLOL |
| TCELL132:IMUX_A5 | SERDES.Q2CH1_FCPLLLOL |
| TCELL132:IMUX_B0 | SERDES.Q2CH2_FCPLLLOL |
| TCELL132:IMUX_B1 | SERDES.Q2CH3_FCPLLLOL |
| TCELL132:IMUX_B2 | SERDES.Q2CH0_FDLDRTX |
| TCELL132:IMUX_B3 | SERDES.Q2CH1_FDLDRTX |
| TCELL132:IMUX_B4 | SERDES.Q2CH2_FDLDRTX |
| TCELL132:IMUX_B5 | SERDES.Q2CH3_FDLDRTX |
| TCELL132:IMUX_C0 | SERDES.Q2CH0_FCTXMARGIN2 |
| TCELL132:IMUX_C1 | SERDES.Q2CH0_FCTXMARGIN1 |
| TCELL132:IMUX_C2 | SERDES.Q2CH0_FCTXMARGIN0 |
| TCELL132:IMUX_C3 | SERDES.Q2CH1_FCTXMARGIN2 |
| TCELL132:IMUX_C4 | SERDES.Q2CH1_FCTXMARGIN1 |
| TCELL132:IMUX_C5 | SERDES.Q2CH1_FCTXMARGIN0 |
| TCELL132:IMUX_D0 | SERDES.Q2CH2_FCTXMARGIN2 |
| TCELL132:IMUX_D1 | SERDES.Q2CH2_FCTXMARGIN1 |
| TCELL132:IMUX_D2 | SERDES.Q2CH2_FCTXMARGIN0 |
| TCELL132:IMUX_D3 | SERDES.Q2CH3_FCTXMARGIN2 |
| TCELL132:IMUX_D4 | SERDES.Q2CH3_FCTXMARGIN1 |
| TCELL132:IMUX_D5 | SERDES.Q2CH3_FCTXMARGIN0 |
| TCELL132:IMUX_LSR0 | SERDES.Q2CH0_FCTRST |
| TCELL132:IMUX_LSR1 | SERDES.Q2CH1_FCTRST |
| TCELL132:IMUX_CLK0_DELAY | SERDES.Q2_FISYNCCLK |
| TCELL132:IMUX_CLK1_DELAY | SERDES.Q2_FIRXTESTCLK |
| TCELL132:OUT_F0 | SERDES.Q2CH0_FDRX31 |
| TCELL132:OUT_F1 | SERDES.Q2CH0_FDRX30 |
| TCELL132:OUT_F2 | SERDES.Q2CH0_FDRX29 |
| TCELL132:OUT_F3 | SERDES.Q2CH0_FDRX28 |
| TCELL132:OUT_F4 | SERDES.Q2CH0_FDRX27 |
| TCELL132:OUT_F5 | SERDES.Q2CH0_FDRX26 |
| TCELL132:OUT_F6 | SERDES.Q2CH0_FDRX25 |
| TCELL132:OUT_F7 | SERDES.Q2CH0_FDRX24 |
| TCELL132:OUT_Q0 | SERDES.Q2CH0_FDRX23 |
| TCELL132:OUT_Q1 | SERDES.Q2CH0_FDRX22 |
| TCELL132:OUT_Q2 | SERDES.Q2CH0_FDRX21 |
| TCELL132:OUT_Q3 | SERDES.Q2CH0_FDRX20 |
| TCELL132:OUT_Q4 | SERDES.Q2CH0_FDRX19 |
| TCELL132:OUT_Q5 | SERDES.Q2CH0_FDRX18 |
| TCELL132:OUT_Q6 | SERDES.Q2CH0_FDRX17 |
| TCELL132:OUT_Q7 | SERDES.Q2CH0_FDRX16 |
| TCELL133:IMUX_CLK1_DELAY | SERDES.Q2_FITXTESTCLK |
| TCELL133:OUT_F0 | SERDES.Q2CH0_FDRX15 |
| TCELL133:OUT_F1 | SERDES.Q2CH0_FDRX14 |
| TCELL133:OUT_F2 | SERDES.Q2CH0_FDRX13 |
| TCELL133:OUT_F3 | SERDES.Q2CH0_FDRX12 |
| TCELL133:OUT_F4 | SERDES.Q2CH0_FDRX11 |
| TCELL133:OUT_F5 | SERDES.Q2CH0_FDRX10 |
| TCELL133:OUT_F6 | SERDES.Q2CH0_FDRX9 |
| TCELL133:OUT_F7 | SERDES.Q2CH0_FDRX8 |
| TCELL133:OUT_Q0 | SERDES.Q2CH0_FDRX7 |
| TCELL133:OUT_Q1 | SERDES.Q2CH0_FDRX6 |
| TCELL133:OUT_Q2 | SERDES.Q2CH0_FDRX5 |
| TCELL133:OUT_Q3 | SERDES.Q2CH0_FDRX4 |
| TCELL133:OUT_Q4 | SERDES.Q2CH0_FDRX3 |
| TCELL133:OUT_Q5 | SERDES.Q2CH0_FDRX2 |
| TCELL133:OUT_Q6 | SERDES.Q2CH0_FDRX1 |
| TCELL133:OUT_Q7 | SERDES.Q2CH0_FDRX0 |
| TCELL134:OUT_F0 | SERDES.Q2EA0_CORXDATA13 |
| TCELL134:OUT_F1 | SERDES.Q2EA0_CORXDATA10 |
| TCELL134:OUT_F2 | SERDES.Q2EA0_CORXDATA14 |
| TCELL134:OUT_F3 | SERDES.Q2EA0_CORXDATA12 |
| TCELL134:OUT_F4 | SERDES.Q2EA0_CORXDATA9 |
| TCELL134:OUT_F5 | SERDES.Q2EA0_CORXDATA11 |
| TCELL134:OUT_F6 | SERDES.Q2EA0_CORXDATA15 |
| TCELL134:OUT_F7 | SERDES.Q2EA0_CORXDATA8 |
| TCELL134:OUT_Q0 | SERDES.Q2EA0_CORXDATA6 |
| TCELL134:OUT_Q1 | SERDES.Q2X_TOSCANOUT23 |
| TCELL134:OUT_Q2 | SERDES.Q2EA0_CORXDATA5 |
| TCELL134:OUT_Q3 | SERDES.Q2EA0_CORXDATA4 |
| TCELL134:OUT_Q4 | SERDES.Q2EA0_CORXDATA7 |
| TCELL134:OUT_Q5 | SERDES.Q2EA2_CORXDATA10 |
| TCELL134:OUT_Q6 | SERDES.Q2EA2_CORXDATA12 |
| TCELL134:OUT_Q7 | SERDES.Q2EA0_CORXDATA3 |
| TCELL135:OUT_F0 | SERDES.Q2EA2_CORXDATA13 |
| TCELL135:OUT_F1 | SERDES.Q2EA2_CORXDATA11 |
| TCELL135:OUT_F2 | SERDES.Q2EA2_CORXDATA14 |
| TCELL135:OUT_F3 | SERDES.Q2EA2_CORXDATA8 |
| TCELL135:OUT_F4 | SERDES.Q2EA2_CORXDATA9 |
| TCELL135:OUT_F5 | SERDES.Q2EA0_CORXDATA2 |
| TCELL135:OUT_Q0 | SERDES.Q2EA0_CORXLASTBYTEVLD |
| TCELL135:OUT_Q1 | SERDES.Q2EA0_CORXDATA1 |
| TCELL135:OUT_Q2 | SERDES.Q2EA0_CORXDATA0 |
| TCELL135:OUT_Q3 | SERDES.Q2EA2_CORXDATA15 |
| TCELL135:OUT_Q4 | SERDES.Q2EA0_CORXWRITE |
| TCELL135:OUT_Q5 | SERDES.Q2EA2_COTXREAD |
| TCELL136:OUT_F0 | SERDES.Q2EA0_CORXFIFOFULLERROR |
| TCELL136:OUT_F1 | SERDES.Q2EA0_CORXEOF |
| TCELL136:OUT_F2 | SERDES.Q2EA0_CORXERROR |
| TCELL136:OUT_F3 | SERDES.Q2EA2_COTXDISCFRM |
| TCELL136:OUT_F4 | SERDES.Q2EA2_CORXDATA2 |
| TCELL136:OUT_F5 | SERDES.Q2EA2_CORXLASTBYTEVLD |
| TCELL136:OUT_F6 | SERDES.Q2EA2_CORXDATA4 |
| TCELL136:OUT_F7 | SERDES.Q2EA2_CORXDATA3 |
| TCELL136:OUT_Q0 | SERDES.Q2EA2_CORXDATA1 |
| TCELL136:OUT_Q1 | SERDES.Q2EA2_CORXDATA7 |
| TCELL136:OUT_Q2 | SERDES.Q2EA2_CORXDATA5 |
| TCELL136:OUT_Q3 | SERDES.Q2EA2_COTXSTATEN |
| TCELL136:OUT_Q4 | SERDES.Q2EA2_CORXDATA6 |
| TCELL136:OUT_Q5 | SERDES.Q2EA0_CORXSTATVEC0 |
| TCELL136:OUT_Q6 | SERDES.Q2EA2_COTXDONE |
| TCELL136:OUT_Q7 | SERDES.Q2EA2_COTXSTATVEC7 |
| TCELL137:OUT_F0 | SERDES.Q2EA2_CORXDATA0 |
| TCELL137:OUT_F1 | SERDES.Q2EA0_CORXSTATVEC1 |
| TCELL137:OUT_F2 | SERDES.Q2EA2_COTXSTATVEC0 |
| TCELL137:OUT_F3 | SERDES.Q2EA2_GOTXMACDATA1 |
| TCELL137:OUT_F4 | SERDES.Q2EA2_GOTXMACDATA3 |
| TCELL137:OUT_F5 | SERDES.Q2EA2_COTXSTATVEC4 |
| TCELL137:OUT_F6 | SERDES.Q2EA2_CORXFIFOFULLERROR |
| TCELL137:OUT_F7 | SERDES.Q2EA0_CORXSTATVEC2 |
| TCELL137:OUT_Q0 | SERDES.Q2EA2_GOTXMACDATA4 |
| TCELL137:OUT_Q1 | SERDES.Q2EA2_COTXSTATVEC5 |
| TCELL137:OUT_Q2 | SERDES.Q2EA2_COTXSTATVEC6 |
| TCELL137:OUT_Q3 | SERDES.Q2EA2_GOTXMACDATA2 |
| TCELL137:OUT_Q4 | SERDES.Q2EA0_CORXSTATVEC4 |
| TCELL137:OUT_Q5 | SERDES.Q2EA2_GOTXMACDATA5 |
| TCELL137:OUT_Q6 | SERDES.Q2EA2_COTXSTATVEC1 |
| TCELL137:OUT_Q7 | SERDES.Q2EA3_CORXDATA11 |
| TCELL138:OUT_F0 | SERDES.Q2X_TOSCANOUT9 |
| TCELL138:OUT_F1 | SERDES.Q2EA2_CORXWRITE |
| TCELL138:OUT_F2 | SERDES.Q2EA3_CORXDATA12 |
| TCELL138:OUT_F3 | SERDES.Q2EA0_CORXSTATVEC3 |
| TCELL138:OUT_F4 | SERDES.Q2EA2_COTXSTATVEC3 |
| TCELL138:OUT_F5 | SERDES.Q2EA2_GOTXMACDATA6 |
| TCELL138:OUT_F6 | SERDES.Q2EA2_CORXEOF |
| TCELL138:OUT_F7 | SERDES.Q2EA3_CORXDATA14 |
| TCELL138:OUT_Q0 | SERDES.Q2EA2_COTXSTATVEC2 |
| TCELL138:OUT_Q1 | SERDES.Q2EA3_CORXDATA13 |
| TCELL138:OUT_Q2 | SERDES.Q2EA0_CORXSTATEN |
| TCELL138:OUT_Q3 | SERDES.Q2X_TOSCANOUT7 |
| TCELL138:OUT_Q4 | SERDES.Q2EA0_CORXSTATVEC7 |
| TCELL138:OUT_Q5 | SERDES.Q2EA3_CORXDATA10 |
| TCELL138:OUT_Q6 | SERDES.Q2EA0_CORXSTATVEC5 |
| TCELL138:OUT_Q7 | SERDES.Q2EA3_CORXDATA9 |
| TCELL139:OUT_F0 | SERDES.Q2EA0_CORXSTATVEC6 |
| TCELL139:OUT_F1 | SERDES.Q2X_TOSCANOUT24 |
| TCELL139:OUT_F2 | SERDES.Q2EA3_CORXDATA8 |
| TCELL139:OUT_F3 | SERDES.Q2EA3_CORXDATA15 |
| TCELL139:OUT_F4 | SERDES.Q2EA2_CORXERROR |
| TCELL139:OUT_F5 | SERDES.Q2EA1_CORXDATA11 |
| TCELL139:OUT_F6 | SERDES.Q2EA1_CORXDATA12 |
| TCELL139:OUT_F7 | SERDES.Q2EA1_CORXDATA10 |
| TCELL139:OUT_Q0 | SERDES.Q2EA2_GOTXMACDATA7 |
| TCELL139:OUT_Q1 | SERDES.Q2EA1_CORXDATA13 |
| TCELL139:OUT_Q2 | SERDES.Q2EA1_CORXDATA9 |
| TCELL139:OUT_Q3 | SERDES.Q2EA2_CORXSTATVEC5 |
| TCELL139:OUT_Q4 | SERDES.Q2EA1_CORXDATA14 |
| TCELL139:OUT_Q5 | SERDES.Q2EA2_CORXSTATEN |
| TCELL139:OUT_Q6 | SERDES.Q2EA2_CORXSTATVEC4 |
| TCELL139:OUT_Q7 | SERDES.Q2EA3_COTXSTATVEC3 |
| TCELL140:OUT_F0 | SERDES.Q2EA3_COTXDISCFRM |
| TCELL140:OUT_F1 | SERDES.Q2EA3_COTXSTATVEC4 |
| TCELL140:OUT_F2 | SERDES.Q2EA3_COTXSTATVEC7 |
| TCELL140:OUT_F3 | SERDES.Q2X_TOSCANOUT10 |
| TCELL140:OUT_F4 | SERDES.Q2EA2_CORXSTATVEC6 |
| TCELL140:OUT_F5 | SERDES.Q2EA3_COTXSTATVEC1 |
| TCELL140:OUT_F6 | SERDES.Q2EA1_CORXDATA15 |
| TCELL140:OUT_F7 | SERDES.Q2EA3_COTXREAD |
| TCELL140:OUT_Q0 | SERDES.Q2EA3_COTXSTATEN |
| TCELL140:OUT_Q1 | SERDES.Q2EA3_COTXSTATVEC5 |
| TCELL140:OUT_Q2 | SERDES.Q2EA2_CORXSTATVEC3 |
| TCELL140:OUT_Q3 | SERDES.Q2EA1_CORXDATA8 |
| TCELL140:OUT_Q4 | SERDES.Q2EA3_CORXLASTBYTEVLD |
| TCELL140:OUT_Q5 | SERDES.Q2EA2_GOTXMACERR |
| TCELL140:OUT_Q6 | SERDES.Q2EA3_COTXDONE |
| TCELL140:OUT_Q7 | SERDES.Q2EA2_CORXSTATVEC7 |
| TCELL145:IMUX_A0 | SERDES.Q2EA0_CITXDATA11 |
| TCELL145:IMUX_A1 | SERDES.Q2EA0_CITXDATA12 |
| TCELL145:IMUX_A2 | SERDES.Q2EA0_CITXDATA14 |
| TCELL145:IMUX_A3 | SERDES.Q2EA0_CITXDATA10 |
| TCELL145:IMUX_A4 | SERDES.Q2EA0_CITXDATA9 |
| TCELL145:IMUX_A5 | SERDES.Q2EA0_CITXDATA8 |
| TCELL145:IMUX_B0 | SERDES.Q2EA2_CITXDATA10 |
| TCELL145:IMUX_B1 | SERDES.Q2EA2_CITXDATA11 |
| TCELL145:IMUX_B2 | SERDES.Q2EA2_CITXDATA9 |
| TCELL145:IMUX_B3 | SERDES.Q2EA2_CITXDATA12 |
| TCELL145:IMUX_B4 | SERDES.Q2EA0_CITXDATA15 |
| TCELL145:IMUX_B5 | SERDES.Q2EA0_CITXDATA0 |
| TCELL145:IMUX_C0 | SERDES.Q2EA2_CITXDATA13 |
| TCELL145:IMUX_C1 | SERDES.Q2EA0_CITXDATA13 |
| TCELL145:IMUX_C2 | SERDES.Q2EA0_CITXLASTBYTEVLD |
| TCELL145:IMUX_C3 | SERDES.Q2EA0_CITXDATA6 |
| TCELL145:IMUX_C4 | SERDES.Q2EA2_CITXDATA6 |
| TCELL145:IMUX_C5 | SERDES.Q2EA0_CITXDATA7 |
| TCELL145:IMUX_D0 | SERDES.Q2EA2_CITXDATA8 |
| TCELL145:IMUX_D1 | SERDES.Q2EA2_CITXDATA5 |
| TCELL145:IMUX_D2 | SERDES.Q2EA2_CITXDATA7 |
| TCELL145:IMUX_D3 | SERDES.Q2EA0_CITXDATA4 |
| TCELL145:IMUX_D4 | SERDES.Q2EA2_CITXDATA14 |
| TCELL145:IMUX_D5 | SERDES.Q2EA2_CITXDATA4 |
| TCELL145:IMUX_LSR0 | SERDES.Q2EA2_KIRSTN |
| TCELL145:IMUX_LSR1 | SERDES.Q2EA0_KIRSTN |
| TCELL145:IMUX_CLK0_DELAY | SERDES.Q2EA0_KIRXTXFECLK |
| TCELL145:IMUX_CLK1_DELAY | SERDES.Q2EA0_KIRXMACCLK |
| TCELL145:IMUX_CE0 | SERDES.Q2X_TISCANIN2 |
| TCELL145:IMUX_CE1 | SERDES.Q2X_TISCANIN3 |
| TCELL145:IMUX_CE2 | SERDES.Q2X_TISCANIN22 |
| TCELL145:IMUX_CE3 | SERDES.Q2X_TISCANIN23 |
| TCELL145:OUT_F0 | SERDES.Q2EA2_CORXSTATVEC2 |
| TCELL145:OUT_F1 | SERDES.Q2EA2_CORXSTATVEC0 |
| TCELL145:OUT_F2 | SERDES.Q2EA3_COTXSTATVEC0 |
| TCELL145:OUT_F3 | SERDES.Q2EA2_CORXSTATVEC1 |
| TCELL145:OUT_F4 | SERDES.Q2EA2_GOTXMACWR |
| TCELL145:OUT_F5 | SERDES.Q2EA3_COTXSTATVEC6 |
| TCELL145:OUT_F6 | SERDES.Q2EA3_COTXSTATVEC2 |
| TCELL145:OUT_F7 | SERDES.Q2EA1_CORXLASTBYTEVLD |
| TCELL145:OUT_Q0 | SERDES.Q2EA3_CORXFIFOFULLERROR |
| TCELL145:OUT_Q1 | SERDES.Q2EA3_CORXDATA0 |
| TCELL145:OUT_Q2 | SERDES.Q2EA3_CORXWRITE |
| TCELL145:OUT_Q3 | SERDES.Q2EA2_KORXMACCLKEN |
| TCELL145:OUT_Q4 | SERDES.Q2EA3_CORXDATA2 |
| TCELL145:OUT_Q5 | SERDES.Q2EA3_CORXDATA7 |
| TCELL145:OUT_Q6 | SERDES.Q2EA3_CORXDATA3 |
| TCELL145:OUT_Q7 | SERDES.Q2EA3_CORXDATA1 |
| TCELL146:IMUX_A0 | SERDES.Q2EA2_CITXDATA3 |
| TCELL146:IMUX_A1 | SERDES.Q2EA0_CITXDATA2 |
| TCELL146:IMUX_A2 | SERDES.Q2EA0_CITXDATA5 |
| TCELL146:IMUX_A3 | SERDES.Q2EA2_CITXDATA2 |
| TCELL146:IMUX_A4 | SERDES.Q2EA2_CITXDATA15 |
| TCELL146:IMUX_A5 | SERDES.Q2EA0_CITXDATA3 |
| TCELL146:IMUX_B0 | SERDES.Q2EA2_CITXDATA1 |
| TCELL146:IMUX_B1 | SERDES.Q2EA0_CITXDATA1 |
| TCELL146:IMUX_B2 | SERDES.Q2EA2_CITXDATA0 |
| TCELL146:IMUX_B3 | SERDES.Q2EA2_CITXLASTBYTEVLD |
| TCELL146:IMUX_B4 | SERDES.Q2EA3_CITXDATA10 |
| TCELL146:IMUX_B5 | SERDES.Q2EA0_CITXEOF |
| TCELL146:IMUX_C0 | SERDES.Q2EA3_CITXDATA11 |
| TCELL146:IMUX_C1 | SERDES.Q2EA2_CITXEOF |
| TCELL146:IMUX_C2 | SERDES.Q2EA3_CITXDATA12 |
| TCELL146:IMUX_C3 | SERDES.Q2EA3_CITXDATA9 |
| TCELL146:IMUX_C4 | SERDES.Q2EA3_CITXDATA8 |
| TCELL146:IMUX_C5 | SERDES.Q2EA3_CITXDATA13 |
| TCELL146:IMUX_D0 | SERDES.Q2EA3_CITXDATA14 |
| TCELL146:IMUX_D1 | SERDES.Q2EA3_CITXDATA7 |
| TCELL146:IMUX_D2 | SERDES.Q2EA3_CITXDATA1 |
| TCELL146:IMUX_D3 | SERDES.Q2EA3_CITXDATA6 |
| TCELL146:IMUX_D4 | SERDES.Q2EA3_CITXDATA0 |
| TCELL146:IMUX_D5 | SERDES.Q2EA3_CITXDATA15 |
| TCELL146:IMUX_LSR0 | SERDES.Q2EA1_KIRSTN |
| TCELL146:IMUX_LSR1 | SERDES.Q2EA3_KIRSTN |
| TCELL146:IMUX_CLK0_DELAY | SERDES.Q2EA2_KITXMACCLK |
| TCELL146:IMUX_CLK1_DELAY | SERDES.Q2EA2_KIRXTXFECLK |
| TCELL146:IMUX_CE0 | SERDES.Q2X_TISCANIN21 |
| TCELL146:IMUX_CE1 | SERDES.Q2X_TISCANIN9 |
| TCELL146:IMUX_CE2 | SERDES.Q2X_TISCANIN5 |
| TCELL146:IMUX_CE3 | SERDES.Q2X_TISCANIN7 |
| TCELL146:OUT_F0 | SERDES.Q2EA3_CORXDATA4 |
| TCELL146:OUT_F1 | SERDES.Q2X_TOSCANOUT22 |
| TCELL146:OUT_F2 | SERDES.Q2EA1_CORXDATA2 |
| TCELL146:OUT_F3 | SERDES.Q2EA3_CORXDATA5 |
| TCELL146:OUT_F4 | SERDES.Q2EA1_CORXEOF |
| TCELL146:OUT_F5 | SERDES.Q2EA1_CORXDATA6 |
| TCELL146:OUT_F6 | SERDES.Q2EA1_CORXDATA4 |
| TCELL146:OUT_F7 | SERDES.Q2EA1_CORXWRITE |
| TCELL146:OUT_Q0 | SERDES.Q2EA3_CORXDATA6 |
| TCELL146:OUT_Q1 | SERDES.Q2EA1_CORXFIFOFULLERROR |
| TCELL146:OUT_Q2 | SERDES.Q2EA1_CORXDATA5 |
| TCELL146:OUT_Q3 | SERDES.Q2EA1_CORXDATA3 |
| TCELL146:OUT_Q4 | SERDES.Q2EA1_CORXERROR |
| TCELL146:OUT_Q5 | SERDES.Q2EA1_CORXDATA1 |
| TCELL146:OUT_Q6 | SERDES.Q2EA1_CORXDATA7 |
| TCELL146:OUT_Q7 | SERDES.Q2EA1_CORXDATA0 |
| TCELL147:IMUX_A0 | SERDES.Q2EA3_CITXDATA5 |
| TCELL147:IMUX_A1 | SERDES.Q2EA3_CITXDATA3 |
| TCELL147:IMUX_A2 | SERDES.Q2EA3_CITXDATA4 |
| TCELL147:IMUX_A3 | SERDES.Q2EA3_CITXLASTBYTEVLD |
| TCELL147:IMUX_A4 | SERDES.Q2EA3_CITXDATA2 |
| TCELL147:IMUX_A5 | SERDES.Q2EA2_CITXEMPTY |
| TCELL147:IMUX_B0 | SERDES.Q2EA0_CIRXFULL |
| TCELL147:IMUX_B1 | SERDES.Q2EA2_CITXDATAAVAIL |
| TCELL147:IMUX_B2 | SERDES.Q2EA2_CITXFIFOCTRL |
| TCELL147:IMUX_B3 | SERDES.Q2EA2_CITXFORCEERR |
| TCELL147:IMUX_B4 | SERDES.Q2EA3_CITXEOF |
| TCELL147:IMUX_B5 | SERDES.Q2EA2_CIRXFULL |
| TCELL147:IMUX_C0 | SERDES.Q2EA2_CITXPAUSREQ |
| TCELL147:IMUX_C1 | SERDES.Q2EA3_CITXEMPTY |
| TCELL147:IMUX_C2 | SERDES.Q2EA3_CITXDATAAVAIL |
| TCELL147:IMUX_C3 | SERDES.Q2EA2_GISYNCCRS |
| TCELL147:IMUX_C4 | SERDES.Q2EA2_GISYNCCOL |
| TCELL147:IMUX_C5 | SERDES.Q2EA3_CITXFIFOCTRL |
| TCELL147:IMUX_D0 | SERDES.Q2EA3_CIRXFULL |
| TCELL147:IMUX_D1 | SERDES.Q2EA2_CITXPAUSTIM1 |
| TCELL147:IMUX_D2 | SERDES.Q2EA2_CITXPAUSTIM0 |
| TCELL147:IMUX_D3 | SERDES.Q2EA2_CITXPAUSTIM15 |
| TCELL147:IMUX_D4 | SERDES.Q2EA2_CITXPAUSTIM5 |
| TCELL147:IMUX_D5 | SERDES.Q2EA2_CITXPAUSTIM2 |
| TCELL147:IMUX_LSR0 | SERDES.Q2X_TISCANRSTN |
| TCELL147:IMUX_LSR1 | SERDES.Q2X_TISCANMODE |
| TCELL147:IMUX_CLK0_DELAY | SERDES.Q2EA2_KIRXMACCLK |
| TCELL147:IMUX_CLK1_DELAY | SERDES.Q2EA3_KIRXTXFECLK |
| TCELL147:IMUX_CE0 | SERDES.Q2X_TISCANIN0 |
| TCELL147:IMUX_CE1 | SERDES.Q2X_TISCANIN10 |
| TCELL147:IMUX_CE2 | SERDES.Q2X_TISCANIN8 |
| TCELL147:IMUX_CE3 | SERDES.Q2X_TISCANIN1 |
| TCELL147:OUT_F0 | SERDES.Q2EA1_CORXSTATVEC1 |
| TCELL147:OUT_F1 | SERDES.Q2EA1_CORXSTATVEC0 |
| TCELL147:OUT_F2 | SERDES.Q2EA1_CORXSTATVEC2 |
| TCELL147:OUT_F3 | SERDES.Q2EA3_CORXEOF |
| TCELL147:OUT_F4 | SERDES.Q2EA2_GODISCARDFCS |
| TCELL147:OUT_F5 | SERDES.Q2EA1_CORXSTATVEC7 |
| TCELL147:OUT_F6 | SERDES.Q2EA1_CORXSTATVEC6 |
| TCELL147:OUT_F7 | SERDES.Q2EA1_CORXSTATVEC5 |
| TCELL147:OUT_Q0 | SERDES.Q2EA1_CORXSTATVEC3 |
| TCELL147:OUT_Q1 | SERDES.Q2EA3_GOTXMACDATA0 |
| TCELL147:OUT_Q2 | SERDES.Q2EA1_CORXSTATEN |
| TCELL147:OUT_Q3 | SERDES.Q2X_TOSCANOUT8 |
| TCELL147:OUT_Q4 | SERDES.Q2EA1_CORXSTATVEC4 |
| TCELL147:OUT_Q5 | SERDES.Q2EA3_GOTXMACDATA2 |
| TCELL147:OUT_Q6 | SERDES.Q2EA3_GOTXMACWR |
| TCELL147:OUT_Q7 | SERDES.Q2EA3_GOTXMACDATA7 |
| TCELL148:IMUX_A0 | SERDES.Q2EA2_CITXPAUSTIM14 |
| TCELL148:IMUX_A1 | SERDES.Q2EA2_KITXMACCLKENEXT |
| TCELL148:IMUX_A2 | SERDES.Q2EA3_CITXFORCEERR |
| TCELL148:IMUX_A3 | SERDES.Q2EA2_CITXPAUSTIM13 |
| TCELL148:IMUX_A4 | SERDES.Q2EA1_CIRXFULL |
| TCELL148:IMUX_A5 | SERDES.Q2EA2_CITXPAUSTIM8 |
| TCELL148:IMUX_B0 | SERDES.Q2EA2_CITXPAUSTIM7 |
| TCELL148:IMUX_B1 | SERDES.Q2EA2_CITXPAUSTIM12 |
| TCELL148:IMUX_B2 | SERDES.Q2EA2_CITXPAUSTIM9 |
| TCELL148:IMUX_B3 | SERDES.Q2EA2_CITXPAUSTIM3 |
| TCELL148:IMUX_B4 | SERDES.Q2EA2_CITXPAUSTIM11 |
| TCELL148:IMUX_B5 | SERDES.Q2EA2_CITXPAUSTIM10 |
| TCELL148:IMUX_C0 | SERDES.Q2EA2_CITXPAUSTIM4 |
| TCELL148:IMUX_C1 | SERDES.Q2EA2_CITXPAUSTIM6 |
| TCELL148:IMUX_C2 | SERDES.Q2EA3_CITXPAUSREQ |
| TCELL148:IMUX_C3 | SERDES.Q2EA2_GISYNCRXD1 |
| TCELL148:IMUX_C4 | SERDES.Q2EA2_GIIPGSHRINK |
| TCELL148:IMUX_C5 | SERDES.Q2EA2_GISYNCRXD3 |
| TCELL148:IMUX_D0 | SERDES.Q2EA2_CIRXIGNOREPKT |
| TCELL148:IMUX_D1 | SERDES.Q2EA2_GISYNCRXDV |
| TCELL148:IMUX_D2 | SERDES.Q2EA2_GINONPADRXDV |
| TCELL148:IMUX_D3 | SERDES.Q2EA2_GISYNCRXD2 |
| TCELL148:IMUX_D4 | SERDES.Q2EA2_GISYNCRXER |
| TCELL148:IMUX_D5 | SERDES.Q2EA2_GISYNCRXD7 |
| TCELL148:IMUX_LSR0 | SERDES.Q2EB0_KIRSTN |
| TCELL148:IMUX_LSR1 | SERDES.Q2X_IRESETN |
| TCELL148:IMUX_CLK0_DELAY | SERDES.Q2EA3_KITXMACCLK |
| TCELL148:IMUX_CLK1_DELAY | SERDES.Q2EA3_KIRXMACCLK |
| TCELL148:IMUX_CE0 | SERDES.Q2X_TISCANIN6 |
| TCELL148:IMUX_CE1 | SERDES.Q2X_TISCANIN29 |
| TCELL148:IMUX_CE2 | SERDES.Q2X_TISCANIN25 |
| TCELL148:IMUX_CE3 | SERDES.Q2X_TISCANIN11 |
| TCELL148:OUT_F0 | SERDES.Q2EA3_GOTXMACDATA6 |
| TCELL148:OUT_F1 | SERDES.Q2EA3_CORXERROR |
| TCELL148:OUT_F2 | SERDES.Q2EA3_GOTXMACDATA3 |
| TCELL148:OUT_F3 | SERDES.Q2EA3_GOTXMACERR |
| TCELL148:OUT_F4 | SERDES.Q2EA3_GOTXMACDATA4 |
| TCELL148:OUT_F5 | SERDES.Q2EA3_GOTXMACDATA5 |
| TCELL148:OUT_F6 | SERDES.Q2EA2_KOGBITEN |
| TCELL148:OUT_F7 | SERDES.Q2EA2_GOTXMACDATA0 |
| TCELL148:OUT_Q0 | SERDES.Q2EA3_CORXSTATEN |
| TCELL148:OUT_Q1 | SERDES.Q2EA3_CORXSTATVEC0 |
| TCELL148:OUT_Q2 | SERDES.Q2EA3_CORXSTATVEC2 |
| TCELL148:OUT_Q3 | SERDES.Q2EA3_CORXSTATVEC1 |
| TCELL148:OUT_Q4 | SERDES.Q2EA3_CORXSTATVEC3 |
| TCELL148:OUT_Q5 | SERDES.Q2EA3_CORXSTATVEC4 |
| TCELL148:OUT_Q6 | SERDES.Q2EA3_CORXSTATVEC7 |
| TCELL148:OUT_Q7 | SERDES.Q2EA3_GODISCARDFCS |
| TCELL149:IMUX_A0 | SERDES.Q2EA2_GISYNCRXD0 |
| TCELL149:IMUX_A1 | SERDES.Q2EA2_GISYNCNIBDRIB |
| TCELL149:IMUX_A2 | SERDES.Q2EA2_GISYNCRXD6 |
| TCELL149:IMUX_A3 | SERDES.Q2EA2_GISYNCRXD5 |
| TCELL149:IMUX_A4 | SERDES.Q2EA2_GISYNCRXD4 |
| TCELL149:IMUX_A5 | SERDES.Q2EA3_GISYNCCOL |
| TCELL149:IMUX_B0 | SERDES.Q2EA3_GISYNCCRS |
| TCELL149:IMUX_B1 | SERDES.Q2EA1_CITXDATA11 |
| TCELL149:IMUX_B2 | SERDES.Q2EA1_CITXDATA8 |
| TCELL149:IMUX_B3 | SERDES.Q2EA1_CITXDATA10 |
| TCELL149:IMUX_B4 | SERDES.Q2EA1_CITXDATA9 |
| TCELL149:IMUX_B5 | SERDES.Q2EA2_KITXGMIILPBK |
| TCELL149:IMUX_C0 | SERDES.Q2EA2_KIRXMACCLKENEXT |
| TCELL149:IMUX_C1 | SERDES.Q2EA1_CITXDATA12 |
| TCELL149:IMUX_C2 | SERDES.Q2EA1_CITXDATA7 |
| TCELL149:IMUX_C3 | SERDES.Q2EA1_CITXDATA14 |
| TCELL149:IMUX_C4 | SERDES.Q2EA1_CITXDATA13 |
| TCELL149:IMUX_C5 | SERDES.Q2EA3_CITXPAUSTIM15 |
| TCELL149:IMUX_D0 | SERDES.Q2EA3_CITXPAUSTIM14 |
| TCELL149:IMUX_D1 | SERDES.Q2EA1_CITXDATA5 |
| TCELL149:IMUX_D2 | SERDES.Q2EA1_CITXDATA6 |
| TCELL149:IMUX_D3 | SERDES.Q2EA1_CITXDATA2 |
| TCELL149:IMUX_D4 | SERDES.Q2EA3_CITXPAUSTIM10 |
| TCELL149:IMUX_D5 | SERDES.Q2EA3_CITXPAUSTIM9 |
| TCELL149:IMUX_LSR0 | SERDES.Q2EB2_KIRSTN |
| TCELL149:IMUX_LSR1 | SERDES.Q2EB3_KIRSTN |
| TCELL149:IMUX_CLK0_DELAY | SERDES.Q2EA1_KIRXTXFECLK |
| TCELL149:IMUX_CLK1_DELAY | SERDES.Q2EA1_KIRXMACCLK |
| TCELL149:IMUX_CE0 | SERDES.Q2X_TISCANIN24 |
| TCELL149:IMUX_CE1 | SERDES.Q2X_TISCANIN13 |
| TCELL149:IMUX_CE2 | SERDES.Q2X_TISCANIN12 |
| TCELL149:IMUX_CE3 | SERDES.Q2X_TISCANIN15 |
| TCELL149:OUT_F0 | SERDES.Q2EA3_CORXSTATVEC6 |
| TCELL149:OUT_F1 | SERDES.Q2EA3_CORXSTATVEC5 |
| TCELL149:OUT_F2 | SERDES.Q2EA0_KORXMACCLKEN |
| TCELL149:OUT_F3 | SERDES.Q2EA0_COTXREAD |
| TCELL149:OUT_F4 | SERDES.Q2EA0_COTXSTATVEC7 |
| TCELL149:OUT_F5 | SERDES.Q2EA0_GODISCARDFCS |
| TCELL149:OUT_F6 | SERDES.Q2X_TOSCANOUT21 |
| TCELL149:OUT_F7 | SERDES.Q2EA3_KOGBITEN |
| TCELL149:OUT_Q0 | SERDES.Q2EA3_GOTXMACDATA1 |
| TCELL149:OUT_Q1 | SERDES.Q2EA1_COTXSTATVEC7 |
| TCELL149:OUT_Q2 | SERDES.Q2EA1_COTXSTATVEC3 |
| TCELL149:OUT_Q3 | SERDES.Q2EA1_COTXSTATVEC5 |
| TCELL149:OUT_Q4 | SERDES.Q2EA1_COTXSTATVEC6 |
| TCELL149:OUT_Q5 | SERDES.Q2X_TOSCANOUT2 |
| TCELL149:OUT_Q6 | SERDES.Q2EA3_KORXMACCLKEN |
| TCELL149:OUT_Q7 | SERDES.Q2EA1_COTXREAD |
| TCELL150:IMUX_A0 | SERDES.Q2EA3_CITXPAUSTIM12 |
| TCELL150:IMUX_A1 | SERDES.Q2EA3_CITXPAUSTIM8 |
| TCELL150:IMUX_A2 | SERDES.Q2EA1_CITXDATA4 |
| TCELL150:IMUX_A3 | SERDES.Q2EA3_CITXPAUSTIM7 |
| TCELL150:IMUX_A4 | SERDES.Q2EA1_CITXDATA15 |
| TCELL150:IMUX_A5 | SERDES.Q2EA3_CITXPAUSTIM0 |
| TCELL150:IMUX_B0 | SERDES.Q2EA1_CITXDATA3 |
| TCELL150:IMUX_B1 | SERDES.Q2EA3_CITXPAUSTIM13 |
| TCELL150:IMUX_B2 | SERDES.Q2EA1_CITXDATA1 |
| TCELL150:IMUX_B3 | SERDES.Q2EA3_CITXPAUSTIM6 |
| TCELL150:IMUX_B4 | SERDES.Q2EA3_CITXPAUSTIM5 |
| TCELL150:IMUX_B5 | SERDES.Q2EA3_CITXPAUSTIM11 |
| TCELL150:IMUX_C0 | SERDES.Q2EA3_CITXPAUSTIM3 |
| TCELL150:IMUX_C1 | SERDES.Q2EA3_CITXPAUSTIM1 |
| TCELL150:IMUX_C2 | SERDES.Q2EA3_CITXPAUSTIM2 |
| TCELL150:IMUX_C3 | SERDES.Q2EA1_CITXLASTBYTEVLD |
| TCELL150:IMUX_C4 | SERDES.Q2EA3_CITXPAUSTIM4 |
| TCELL150:IMUX_C5 | SERDES.Q2EA1_CITXDATA0 |
| TCELL150:IMUX_D0 | SERDES.Q2EA3_KITXMACCLKENEXT |
| TCELL150:IMUX_D1 | SERDES.Q2EA0_CITXEMPTY |
| TCELL150:IMUX_D2 | SERDES.Q2EA1_CITXEOF |
| TCELL150:IMUX_D3 | SERDES.Q2EA0_CITXDATAAVAIL |
| TCELL150:IMUX_D4 | SERDES.Q2EA1_CITXDATAAVAIL |
| TCELL150:IMUX_D5 | SERDES.Q2EA1_CITXEMPTY |
| TCELL150:IMUX_LSR0 | SERDES.Q2EB1_KIRSTN |
| TCELL150:IMUX_LSR1 | SERDES.Q2X_TISCANEN |
| TCELL150:IMUX_CLK0_DELAY | SERDES.Q2EA1_KITXMACCLK |
| TCELL150:IMUX_CLK1_DELAY | SERDES.Q2EA0_KITXMACCLK |
| TCELL150:IMUX_CE0 | SERDES.Q2X_TIBISTBANKSEL1 |
| TCELL150:IMUX_CE1 | SERDES.Q2X_TIBISTBANKSEL2 |
| TCELL150:IMUX_CE2 | SERDES.Q2X_TIBISTBANKSEL3 |
| TCELL150:IMUX_CE3 | SERDES.Q2X_TIBISTBANKSEL0 |
| TCELL150:OUT_F0 | SERDES.Q2EA1_GODISCARDFCS |
| TCELL150:OUT_F1 | SERDES.Q2EA1_KORXMACCLKEN |
| TCELL150:OUT_F2 | SERDES.Q2EA0_COTXSTATVEC5 |
| TCELL150:OUT_F3 | SERDES.Q2EA0_COTXSTATVEC0 |
| TCELL150:OUT_F4 | SERDES.Q2EA0_COTXSTATVEC3 |
| TCELL150:OUT_F5 | SERDES.Q2EA0_COTXSTATVEC6 |
| TCELL150:OUT_F6 | SERDES.Q2EA0_COTXSTATVEC2 |
| TCELL150:OUT_F7 | SERDES.Q2EA1_COTXDISCFRM |
| TCELL150:OUT_Q0 | SERDES.Q2EA0_COTXDISCFRM |
| TCELL150:OUT_Q1 | SERDES.Q2EA1_KOGBITEN |
| TCELL150:OUT_Q2 | SERDES.Q2EA0_KOGBITEN |
| TCELL150:OUT_Q3 | SERDES.Q2EA0_COTXDONE |
| TCELL150:OUT_Q4 | SERDES.Q2X_TOSCANOUT3 |
| TCELL150:OUT_Q5 | SERDES.Q2X_TOSCANOUT26 |
| TCELL150:OUT_Q6 | SERDES.Q2EA0_COTXSTATEN |
| TCELL150:OUT_Q7 | SERDES.Q2EA1_COTXSTATEN |
| TCELL151:IMUX_A0 | SERDES.Q2EA0_CIRXIGNOREPKT |
| TCELL151:IMUX_A1 | SERDES.Q2EA3_CIRXIGNOREPKT |
| TCELL151:IMUX_A2 | SERDES.Q2EA3_GISYNCRXDV |
| TCELL151:IMUX_A3 | SERDES.Q2EA3_GISYNCNIBDRIB |
| TCELL151:IMUX_A4 | SERDES.Q2EA3_GISYNCRXER |
| TCELL151:IMUX_A5 | SERDES.Q2EA0_GINONPADRXDV |
| TCELL151:IMUX_B0 | SERDES.Q2EA3_GINONPADRXDV |
| TCELL151:IMUX_B1 | SERDES.Q2EA3_GISYNCRXD7 |
| TCELL151:IMUX_B2 | SERDES.Q2EA0_GISYNCRXDV |
| TCELL151:IMUX_B3 | SERDES.Q2EA0_GISYNCNIBDRIB |
| TCELL151:IMUX_B4 | SERDES.Q2EA3_GISYNCRXD6 |
| TCELL151:IMUX_B5 | SERDES.Q2EA3_GISYNCRXD3 |
| TCELL151:IMUX_C0 | SERDES.Q2EA3_GISYNCRXD5 |
| TCELL151:IMUX_C1 | SERDES.Q2EA3_GIIPGSHRINK |
| TCELL151:IMUX_C2 | SERDES.Q2EA3_GISYNCRXD0 |
| TCELL151:IMUX_C3 | SERDES.Q2EA0_CITXPAUSTIM13 |
| TCELL151:IMUX_C4 | SERDES.Q2EA0_CITXPAUSTIM12 |
| TCELL151:IMUX_C5 | SERDES.Q2EA0_CITXPAUSTIM4 |
| TCELL151:IMUX_D0 | SERDES.Q2EA3_GISYNCRXD1 |
| TCELL151:IMUX_D1 | SERDES.Q2EA0_CITXPAUSTIM11 |
| TCELL151:IMUX_D2 | SERDES.Q2EA0_GISYNCRXER |
| TCELL151:IMUX_D3 | SERDES.Q2EA0_GISYNCRXD7 |
| TCELL151:IMUX_D4 | SERDES.Q2EA0_CITXPAUSTIM6 |
| TCELL151:IMUX_D5 | SERDES.Q2EA3_GISYNCRXD4 |
| TCELL151:IMUX_LSR0 | SERDES.Q2X_TIBISTTESTMODE |
| TCELL151:IMUX_CLK0_DELAY | SERDES.Q2EB0_KIRXMACCLK |
| TCELL151:IMUX_CLK1_DELAY | SERDES.Q2EB0_KIRXTXFECLK |
| TCELL151:IMUX_CE0 | SERDES.Q2X_TIBISTWA7 |
| TCELL151:IMUX_CE1 | SERDES.Q2X_TIBISTREN |
| TCELL151:IMUX_CE2 | SERDES.Q2X_TIBISTWA2 |
| TCELL151:IMUX_CE3 | SERDES.Q2X_TIBISTWA3 |
| TCELL151:OUT_F0 | SERDES.Q2EA1_COTXDONE |
| TCELL151:OUT_F1 | SERDES.Q2EA0_COTXSTATVEC1 |
| TCELL151:OUT_F2 | SERDES.Q2EA0_COTXSTATVEC4 |
| TCELL151:OUT_F3 | SERDES.Q2EA1_COTXSTATVEC0 |
| TCELL151:OUT_F4 | SERDES.Q2EA1_COTXSTATVEC4 |
| TCELL151:OUT_F5 | SERDES.Q2EA1_COTXSTATVEC1 |
| TCELL151:OUT_F6 | SERDES.Q2EA1_COTXSTATVEC2 |
| TCELL151:OUT_F7 | SERDES.Q2EA0_GOTXMACDATA6 |
| TCELL151:OUT_Q0 | SERDES.Q2EA0_GOTXMACDATA7 |
| TCELL151:OUT_Q1 | SERDES.Q2EA0_GOTXMACWR |
| TCELL151:OUT_Q2 | SERDES.Q2EA0_GOTXMACDATA5 |
| TCELL151:OUT_Q3 | SERDES.Q2EA0_GOTXMACDATA4 |
| TCELL151:OUT_Q4 | SERDES.Q2EA1_GOTXMACDATA0 |
| TCELL151:OUT_Q5 | SERDES.Q2EA0_GOTXMACDATA3 |
| TCELL151:OUT_Q6 | SERDES.Q2EA1_GOTXMACWR |
| TCELL151:OUT_Q7 | SERDES.Q2EA0_GOTXMACDATA2 |
| TCELL152:IMUX_A2 | SERDES.Q2EA0_CITXPAUSTIM5 |
| TCELL152:IMUX_A3 | SERDES.Q2EA0_CITXPAUSTIM3 |
| TCELL152:IMUX_A4 | SERDES.Q2EA0_GIIPGSHRINK |
| TCELL152:IMUX_A5 | SERDES.Q2EA3_GISYNCRXD2 |
| TCELL152:IMUX_B2 | SERDES.Q2EA0_CITXPAUSTIM1 |
| TCELL152:IMUX_B3 | SERDES.Q2EA0_CITXPAUSTIM2 |
| TCELL152:IMUX_B4 | SERDES.Q2EA0_CITXPAUSTIM10 |
| TCELL152:IMUX_B5 | SERDES.Q2EA0_CITXPAUSTIM14 |
| TCELL152:IMUX_C2 | SERDES.Q2EA0_CITXPAUSTIM7 |
| TCELL152:IMUX_C3 | SERDES.Q2EA0_CITXPAUSTIM9 |
| TCELL152:IMUX_C4 | SERDES.Q2EA0_CITXPAUSTIM0 |
| TCELL152:IMUX_C5 | SERDES.Q2EA0_CITXPAUSTIM8 |
| TCELL152:IMUX_D2 | SERDES.Q2EA0_CITXPAUSTIM15 |
| TCELL152:IMUX_D3 | SERDES.Q2EA3_KITXGMIILPBK |
| TCELL152:IMUX_D4 | SERDES.Q2EA0_GISYNCRXD6 |
| TCELL152:IMUX_D5 | SERDES.Q2EA0_GISYNCRXD5 |
| TCELL152:IMUX_CLK1_DELAY | SERDES.Q2EB0_KITXMACCLK |
| TCELL152:IMUX_CE1 | SERDES.Q2X_TIBISTWA4 |
| TCELL152:IMUX_CE2 | SERDES.Q2X_TIBISTWA5 |
| TCELL152:IMUX_CE3 | SERDES.Q2X_TIBISTTDI0 |
| TCELL152:OUT_F2 | SERDES.Q2EA1_GOTXMACDATA3 |
| TCELL152:OUT_F3 | SERDES.Q2EA1_GOTXMACDATA5 |
| TCELL152:OUT_F4 | SERDES.Q2EA1_GOTXMACDATA2 |
| TCELL152:OUT_F5 | SERDES.Q2EA1_GOTXMACDATA4 |
| TCELL152:OUT_F6 | SERDES.Q2EA1_GOTXMACERR |
| TCELL152:OUT_F7 | SERDES.Q2EA1_GOTXMACDATA7 |
| TCELL152:OUT_Q2 | SERDES.Q2EA1_GOTXMACDATA6 |
| TCELL152:OUT_Q3 | SERDES.Q2EA0_GOTXMACDATA0 |
| TCELL152:OUT_Q4 | SERDES.Q2EA0_GOTXMACERR |
| TCELL152:OUT_Q6 | SERDES.Q2EA1_GOTXMACDATA1 |
| TCELL152:OUT_Q7 | SERDES.Q2X_TOSCANOUT12 |
| TCELL153:IMUX_A0 | SERDES.Q2EA3_KIRXMACCLKENEXT |
| TCELL153:IMUX_A1 | SERDES.Q2EA1_CITXPAUSTIM3 |
| TCELL153:IMUX_A2 | SERDES.Q2EA1_CITXPAUSTIM2 |
| TCELL153:IMUX_A3 | SERDES.Q2EA0_GISYNCRXD0 |
| TCELL153:IMUX_A4 | SERDES.Q2EA0_GISYNCRXD4 |
| TCELL153:IMUX_A5 | SERDES.Q2EA1_CITXPAUSTIM13 |
| TCELL153:IMUX_B0 | SERDES.Q2EA0_GISYNCRXD1 |
| TCELL153:IMUX_B1 | SERDES.Q2EA1_CITXPAUSTIM4 |
| TCELL153:IMUX_B2 | SERDES.Q2EA1_CITXPAUSTIM5 |
| TCELL153:IMUX_B3 | SERDES.Q2EA1_CITXPAUSTIM6 |
| TCELL153:IMUX_B4 | SERDES.Q2EA1_CITXPAUSTIM14 |
| TCELL153:IMUX_B5 | SERDES.Q2EA0_GISYNCRXD3 |
| TCELL153:IMUX_C0 | SERDES.Q2EA1_KITXMACCLKENEXT |
| TCELL153:IMUX_C1 | SERDES.Q2EA0_KITXMACCLKENEXT |
| TCELL153:IMUX_C2 | SERDES.Q2EA0_CITXPAUSREQ |
| TCELL153:IMUX_C3 | SERDES.Q2EA0_GISYNCRXD2 |
| TCELL153:IMUX_C4 | SERDES.Q2EA1_CITXPAUSTIM12 |
| TCELL153:IMUX_C5 | SERDES.Q2EA1_CITXFIFOCTRL |
| TCELL153:IMUX_D0 | SERDES.Q2EA1_CITXPAUSTIM1 |
| TCELL153:IMUX_D1 | SERDES.Q2EA1_CITXPAUSTIM0 |
| TCELL153:IMUX_D2 | SERDES.Q2EA1_CITXPAUSTIM7 |
| TCELL153:IMUX_D3 | SERDES.Q2EA1_CITXPAUSTIM11 |
| TCELL153:IMUX_D4 | SERDES.Q2EA1_CITXPAUSTIM10 |
| TCELL153:IMUX_D5 | SERDES.Q2EA1_CITXPAUSTIM8 |
| TCELL153:IMUX_CLK0_DELAY | SERDES.Q2EB1_KIRXMACCLK |
| TCELL153:IMUX_CLK1_DELAY | SERDES.Q2EB1_KITXMACCLK |
| TCELL153:IMUX_CE0 | SERDES.Q2X_TIBISTWA6 |
| TCELL153:IMUX_CE1 | SERDES.Q2X_TIBISTWEN |
| TCELL153:IMUX_CE2 | SERDES.Q2X_TIBISTTDI1 |
| TCELL153:IMUX_CE3 | SERDES.Q2X_TIBISTTDI2 |
| TCELL153:OUT_F0 | SERDES.Q2X_TOSCANOUT6 |
| TCELL153:OUT_F1 | SERDES.Q2X_TOSCANOUT4 |
| TCELL153:OUT_F2 | SERDES.Q2X_TOSCANOUT25 |
| TCELL153:OUT_F3 | SERDES.Q2X_TOSCANOUT11 |
| TCELL153:OUT_F4 | SERDES.Q2X_TOSCANOUT1 |
| TCELL153:OUT_F5 | SERDES.Q2EA0_GOTXMACDATA1 |
| TCELL153:OUT_F6 | SERDES.Q2X_TOSCANOUT13 |
| TCELL153:OUT_F7 | SERDES.Q2X_TOSCANOUT14 |
| TCELL153:OUT_Q0 | SERDES.Q2X_CSO132 |
| TCELL153:OUT_Q1 | SERDES.Q2X_CSO62 |
| TCELL153:OUT_Q2 | SERDES.Q2X_CSO94 |
| TCELL153:OUT_Q3 | SERDES.Q2X_CSO89 |
| TCELL153:OUT_Q4 | SERDES.Q2X_CSO61 |
| TCELL153:OUT_Q5 | SERDES.Q2X_CSO7 |
| TCELL153:OUT_Q6 | SERDES.Q2X_CSO2 |
| TCELL153:OUT_Q7 | SERDES.Q2X_CSO32 |
| TCELL154:IMUX_A0 | SERDES.Q2EA1_CITXPAUSTIM15 |
| TCELL154:IMUX_A1 | SERDES.Q2EA1_CITXPAUSTIM9 |
| TCELL154:IMUX_A2 | SERDES.Q2EA0_KITXGMIILPBK |
| TCELL154:IMUX_A3 | SERDES.Q2EA0_KIRXMACCLKENEXT |
| TCELL154:IMUX_A4 | SERDES.Q2EA1_CIRXIGNOREPKT |
| TCELL154:IMUX_A5 | SERDES.Q2EA1_CITXFORCEERR |
| TCELL154:IMUX_B0 | SERDES.Q2EA1_GISYNCRXDV |
| TCELL154:IMUX_B1 | SERDES.Q2EA1_CITXPAUSREQ |
| TCELL154:IMUX_B2 | SERDES.Q2EA0_CITXFORCEERR |
| TCELL154:IMUX_B3 | SERDES.Q2EA1_GISYNCNIBDRIB |
| TCELL154:IMUX_B4 | SERDES.Q2EA1_GINONPADRXDV |
| TCELL154:IMUX_B5 | SERDES.Q2EA0_GISYNCCRS |
| TCELL154:IMUX_C0 | SERDES.Q2EA1_GISYNCRXER |
| TCELL154:IMUX_C1 | SERDES.Q2EA0_GISYNCCOL |
| TCELL154:IMUX_C2 | SERDES.Q2EA1_GISYNCRXD3 |
| TCELL154:IMUX_C3 | SERDES.Q2EA1_GISYNCRXD7 |
| TCELL154:IMUX_C4 | SERDES.Q2EA1_GIIPGSHRINK |
| TCELL154:IMUX_C5 | SERDES.Q2EA1_GISYNCRXD0 |
| TCELL154:IMUX_D0 | SERDES.Q2EA1_GISYNCRXD5 |
| TCELL154:IMUX_D1 | SERDES.Q2EA1_GISYNCRXD6 |
| TCELL154:IMUX_D2 | SERDES.Q2EA1_GISYNCRXD1 |
| TCELL154:IMUX_D3 | SERDES.Q2EA1_GISYNCRXD4 |
| TCELL154:IMUX_D4 | SERDES.Q2EA1_GISYNCRXD2 |
| TCELL154:IMUX_D5 | SERDES.Q2EA1_KIRXMACCLKENEXT |
| TCELL154:IMUX_CLK0_DELAY | SERDES.Q2EB1_KIRXTXFECLK |
| TCELL154:IMUX_CLK1_DELAY | SERDES.Q2EB2_KIRXMACCLK |
| TCELL154:IMUX_CE0 | SERDES.Q2X_TIBISTTDI3 |
| TCELL154:IMUX_CE1 | SERDES.Q2X_TIBISTTDI33 |
| TCELL154:IMUX_CE2 | SERDES.Q2X_TIBISTTDI35 |
| TCELL154:IMUX_CE3 | SERDES.Q2X_TIBISTTDI6 |
| TCELL154:OUT_F0 | SERDES.Q2X_CSO36 |
| TCELL154:OUT_F1 | SERDES.Q2X_CSO56 |
| TCELL154:OUT_F2 | SERDES.Q2X_CSO57 |
| TCELL154:OUT_F3 | SERDES.Q2X_CSO88 |
| TCELL154:OUT_F4 | SERDES.Q2X_CSO63 |
| TCELL154:OUT_F5 | SERDES.Q2X_CSO58 |
| TCELL154:OUT_F6 | SERDES.Q2X_CSO90 |
| TCELL154:OUT_F7 | SERDES.Q2X_CSO92 |
| TCELL154:OUT_Q0 | SERDES.Q2X_CSO128 |
| TCELL154:OUT_Q1 | SERDES.Q2X_CSO136 |
| TCELL154:OUT_Q2 | SERDES.Q2X_CSO120 |
| TCELL154:OUT_Q3 | SERDES.Q2X_CSO91 |
| TCELL154:OUT_Q4 | SERDES.Q2X_CSO44 |
| TCELL154:OUT_Q5 | SERDES.Q2X_CSO93 |
| TCELL154:OUT_Q6 | SERDES.Q2X_CSO40 |
| TCELL154:OUT_Q7 | SERDES.Q2X_CSO3 |
| TCELL155:IMUX_A0 | SERDES.Q2EA0_CITXFIFOCTRL |
| TCELL155:IMUX_A1 | SERDES.Q2EA1_KITXGMIILPBK |
| TCELL155:IMUX_A2 | SERDES.Q2EA1_GISYNCCRS |
| TCELL155:IMUX_A3 | SERDES.Q2EA1_GISYNCCOL |
| TCELL155:IMUX_B0 | SERDES.Q2EB0_GISYNCRXER |
| TCELL155:IMUX_B1 | SERDES.Q2EB0_GINONPADRXDV |
| TCELL155:IMUX_B2 | SERDES.Q2EB0_GISYNCRXD6 |
| TCELL155:IMUX_B3 | SERDES.Q2EB0_GIIPGSHRINK |
| TCELL155:IMUX_C0 | SERDES.Q2EB0_GISYNCRXDV |
| TCELL155:IMUX_C1 | SERDES.Q2EB0_GISYNCRXD3 |
| TCELL155:IMUX_C2 | SERDES.Q2EB0_GISYNCNIBDRIB |
| TCELL155:IMUX_C3 | SERDES.Q2EB0_GISYNCRXD0 |
| TCELL155:IMUX_D0 | SERDES.Q2EB0_GISYNCRXD2 |
| TCELL155:IMUX_D1 | SERDES.Q2EB0_CIRXIGNOREPKT |
| TCELL155:IMUX_D2 | SERDES.Q2EB0_GISYNCRXD5 |
| TCELL155:IMUX_D3 | SERDES.Q2EB0_GISYNCRXD4 |
| TCELL155:IMUX_CLK0_DELAY | SERDES.Q2X_ITXMACCLK |
| TCELL155:IMUX_CE0 | SERDES.Q2X_TIBISTTDI34 |
| TCELL155:IMUX_CE1 | SERDES.Q2X_TIBISTTDI5 |
| TCELL155:IMUX_CE3 | SERDES.Q2X_TIBISTTDI4 |
| TCELL155:OUT_F0 | SERDES.Q2X_CSO60 |
| TCELL155:OUT_F1 | SERDES.Q2X_CSO5 |
| TCELL155:OUT_F2 | SERDES.Q2X_CSO6 |
| TCELL155:OUT_F3 | SERDES.Q2X_CSO95 |
| TCELL155:OUT_F6 | SERDES.Q2X_CSO124 |
| TCELL155:OUT_F7 | SERDES.Q2X_CSO59 |
| TCELL155:OUT_Q0 | SERDES.Q2X_CSO4 |
| TCELL155:OUT_Q1 | SERDES.Q2X_CSO1 |
| TCELL155:OUT_Q2 | SERDES.Q2X_CSO0 |
| TCELL155:OUT_Q3 | SERDES.Q2X_CSO103 |
| TCELL155:OUT_Q6 | SERDES.Q2X_CSO100 |
| TCELL155:OUT_Q7 | SERDES.Q2X_CSO98 |
| TCELL156:IMUX_A0 | SERDES.Q2EB0_GISYNCRXD7 |
| TCELL156:IMUX_A1 | SERDES.Q2EB0_GISYNCRXD1 |
| TCELL156:IMUX_A2 | SERDES.Q2EB0_KITXGMIILPBK |
| TCELL156:IMUX_A3 | SERDES.Q2EB0_KIRXMACCLKENEXT |
| TCELL156:IMUX_A4 | SERDES.Q2EB0_KITXMACCLKENEXT |
| TCELL156:IMUX_A5 | SERDES.Q2EB0_CITXDATA4 |
| TCELL156:IMUX_B0 | SERDES.Q2EB0_CITXDATA5 |
| TCELL156:IMUX_B1 | SERDES.Q2EB0_CITXDATA6 |
| TCELL156:IMUX_B2 | SERDES.Q2EB0_CITXPAUSTIM2 |
| TCELL156:IMUX_B3 | SERDES.Q2EB0_CITXPAUSTIM3 |
| TCELL156:IMUX_B4 | SERDES.Q2EB0_CITXDATA1 |
| TCELL156:IMUX_B5 | SERDES.Q2EB0_CITXPAUSTIM14 |
| TCELL156:IMUX_C0 | SERDES.Q2EB0_CITXDATA3 |
| TCELL156:IMUX_C1 | SERDES.Q2EB0_CITXPAUSTIM6 |
| TCELL156:IMUX_C2 | SERDES.Q2EB0_CITXDATA2 |
| TCELL156:IMUX_C3 | SERDES.Q2EB0_CITXPAUSTIM13 |
| TCELL156:IMUX_C4 | SERDES.Q2EB0_CITXDATA7 |
| TCELL156:IMUX_C5 | SERDES.Q2EB0_CITXPAUSTIM7 |
| TCELL156:IMUX_D0 | SERDES.Q2EB0_CITXPAUSTIM5 |
| TCELL156:IMUX_D1 | SERDES.Q2EB0_CITXPAUSTIM4 |
| TCELL156:IMUX_D2 | SERDES.Q2EB0_CITXPAUSTIM12 |
| TCELL156:IMUX_D3 | SERDES.Q2EB0_CITXPAUSTIM11 |
| TCELL156:IMUX_D4 | SERDES.Q2EB0_CITXPAUSTIM8 |
| TCELL156:IMUX_D5 | SERDES.Q2EB0_CITXPAUSTIM1 |
| TCELL156:IMUX_CLK0_DELAY | SERDES.Q2EB2_KITXMACCLK |
| TCELL156:IMUX_CLK1_DELAY | SERDES.Q2EB2_KIRXTXFECLK |
| TCELL156:IMUX_CE0 | SERDES.Q2X_TIBISTTDI32 |
| TCELL156:IMUX_CE1 | SERDES.Q2X_TIBISTTDI8 |
| TCELL156:IMUX_CE2 | SERDES.Q2X_TIBISTTDI9 |
| TCELL156:IMUX_CE3 | SERDES.Q2X_TIBISTTDI7 |
| TCELL156:OUT_F0 | SERDES.Q2X_CSO101 |
| TCELL156:OUT_F1 | SERDES.Q2X_CSO102 |
| TCELL156:OUT_F2 | SERDES.Q2X_CSO137 |
| TCELL156:OUT_F3 | SERDES.Q2X_CSO99 |
| TCELL156:OUT_F4 | SERDES.Q2X_CSO133 |
| TCELL156:OUT_F5 | SERDES.Q2X_CSO125 |
| TCELL156:OUT_F6 | SERDES.Q2X_CSO97 |
| TCELL156:OUT_F7 | SERDES.Q2X_CSO96 |
| TCELL156:OUT_Q0 | SERDES.Q2X_CSO69 |
| TCELL156:OUT_Q1 | SERDES.Q2X_CSO121 |
| TCELL156:OUT_Q2 | SERDES.Q2X_CSO45 |
| TCELL156:OUT_Q3 | SERDES.Q2X_GSO4 |
| TCELL156:OUT_Q4 | SERDES.Q2X_CSO129 |
| TCELL156:OUT_Q5 | SERDES.Q2X_CSO70 |
| TCELL156:OUT_Q6 | SERDES.Q2X_CSO71 |
| TCELL156:OUT_Q7 | SERDES.Q2X_CSO68 |
| TCELL157:IMUX_A0 | SERDES.Q2EB0_CITXPAUSTIM10 |
| TCELL157:IMUX_A1 | SERDES.Q2EB0_CITXPAUSTIM9 |
| TCELL157:IMUX_A2 | SERDES.Q2EB0_CITXPAUSTIM0 |
| TCELL157:IMUX_A3 | SERDES.Q2EB0_CITXDATA0 |
| TCELL157:IMUX_A4 | SERDES.Q2EB0_CITXPAUSTIM15 |
| TCELL157:IMUX_A5 | SERDES.Q2EB0_CITXEOF |
| TCELL157:IMUX_B0 | SERDES.Q2EB0_GISYNCCOL |
| TCELL157:IMUX_B1 | SERDES.Q2EB0_GISYNCCRS |
| TCELL157:IMUX_B2 | SERDES.Q2EB0_CITXDATAAVAIL |
| TCELL157:IMUX_B3 | SERDES.Q2EB0_CITXPAUSEREQ |
| TCELL157:IMUX_B4 | SERDES.Q2EB1_GINONPADRXDV |
| TCELL157:IMUX_B5 | SERDES.Q2EB1_GISYNCRXDV |
| TCELL157:IMUX_C0 | SERDES.Q2EB1_GISYNCRXD0 |
| TCELL157:IMUX_C1 | SERDES.Q2EB1_GISYNCRXER |
| TCELL157:IMUX_C2 | SERDES.Q2EB1_GISYNCNIBDRIB |
| TCELL157:IMUX_C3 | SERDES.Q2EB1_GISYNCRXD7 |
| TCELL157:IMUX_C4 | SERDES.Q2EB1_GISYNCRXD5 |
| TCELL157:IMUX_C5 | SERDES.Q2EB1_GISYNCRXD4 |
| TCELL157:IMUX_D0 | SERDES.Q2EB1_GISYNCRXD2 |
| TCELL157:IMUX_D1 | SERDES.Q2EB1_GISYNCRXD6 |
| TCELL157:IMUX_D2 | SERDES.Q2EB1_GISYNCRXD3 |
| TCELL157:IMUX_D3 | SERDES.Q2EB1_CIRXIGNOREPKT |
| TCELL157:IMUX_D4 | SERDES.Q2EB0_CITXFIFOCTRL |
| TCELL157:IMUX_D5 | SERDES.Q2EB1_GIIPGSHRINK |
| TCELL157:IMUX_CLK0_DELAY | SERDES.Q2X_IRXMACCLK |
| TCELL157:IMUX_CLK1_DELAY | SERDES.Q2EB3_KIRXMACCLK |
| TCELL157:IMUX_CE0 | SERDES.Q2X_TIBISTRA7 |
| TCELL157:IMUX_CE1 | SERDES.Q2X_TIBISTWA0 |
| TCELL157:IMUX_CE2 | SERDES.Q2X_TISCANIN28 |
| TCELL157:IMUX_CE3 | SERDES.Q2X_TIBISTTDI31 |
| TCELL157:OUT_F0 | SERDES.Q2X_GSO11 |
| TCELL157:OUT_F1 | SERDES.Q2X_GSO15 |
| TCELL157:OUT_F2 | SERDES.Q2X_GSO19 |
| TCELL157:OUT_F3 | SERDES.Q2X_GSO20 |
| TCELL157:OUT_F4 | SERDES.Q2X_CSO64 |
| TCELL157:OUT_F5 | SERDES.Q2X_CSO65 |
| TCELL157:OUT_F6 | SERDES.Q2X_CSO66 |
| TCELL157:OUT_F7 | SERDES.Q2X_CSO67 |
| TCELL157:OUT_Q0 | SERDES.Q2X_GSO16 |
| TCELL157:OUT_Q1 | SERDES.Q2X_GSO18 |
| TCELL157:OUT_Q2 | SERDES.Q2X_GSO22 |
| TCELL157:OUT_Q3 | SERDES.Q2X_GSO13 |
| TCELL157:OUT_Q4 | SERDES.Q2X_GSO17 |
| TCELL157:OUT_Q5 | SERDES.Q2X_GSO10 |
| TCELL157:OUT_Q6 | SERDES.Q2X_GSO21 |
| TCELL157:OUT_Q7 | SERDES.Q2X_GSO9 |
| TCELL158:IMUX_A0 | SERDES.Q2EB0_CITXEMPTY |
| TCELL158:IMUX_A1 | SERDES.Q2EB1_GISYNCRXD1 |
| TCELL158:IMUX_A2 | SERDES.Q2EB1_KITXGMIILPBK |
| TCELL158:IMUX_A3 | SERDES.Q2EB0_CITXFORCEERR |
| TCELL158:IMUX_A6 | SERDES.Q2EB2_GISYNCRXD1 |
| TCELL158:IMUX_A7 | SERDES.Q2EB2_GISYNCRXD4 |
| TCELL158:IMUX_B0 | SERDES.Q2EB1_KIRXMACCLKENEXT |
| TCELL158:IMUX_B1 | SERDES.Q2EB2_CIRXIGNOREPKT |
| TCELL158:IMUX_B2 | SERDES.Q2EB1_KITXMACCLKENEXT |
| TCELL158:IMUX_B3 | SERDES.Q2EB2_GISYNCRXDV |
| TCELL158:IMUX_B6 | SERDES.Q2EB1_CITXPAUSTIM3 |
| TCELL158:IMUX_B7 | SERDES.Q2EB1_CITXPAUSTIM2 |
| TCELL158:IMUX_C0 | SERDES.Q2EB2_GINONPADRXDV |
| TCELL158:IMUX_C1 | SERDES.Q2EB2_GISYNCNIBDRIB |
| TCELL158:IMUX_C2 | SERDES.Q2EB2_GISYNCRXER |
| TCELL158:IMUX_C3 | SERDES.Q2EB2_GISYNCRXD0 |
| TCELL158:IMUX_C6 | SERDES.Q2EB1_CITXPAUSTIM8 |
| TCELL158:IMUX_C7 | SERDES.Q2EB1_CITXPAUSTIM7 |
| TCELL158:IMUX_D0 | SERDES.Q2EB2_GISYNCRXD2 |
| TCELL158:IMUX_D1 | SERDES.Q2EB2_GISYNCRXD7 |
| TCELL158:IMUX_D2 | SERDES.Q2EB2_GIIPGSHRINK |
| TCELL158:IMUX_D3 | SERDES.Q2EB2_GISYNCRXD6 |
| TCELL158:IMUX_D6 | SERDES.Q2EB1_CITXPAUSTIM14 |
| TCELL158:IMUX_D7 | SERDES.Q2EB1_CITXPAUSTIM15 |
| TCELL158:IMUX_CLK1_DELAY | SERDES.Q2EB3_KITXMACCLK |
| TCELL158:IMUX_CE0 | SERDES.Q2X_TIBISTTDI13 |
| TCELL158:IMUX_CE1 | SERDES.Q2X_TIBISTTDI11 |
| TCELL158:IMUX_CE2 | SERDES.Q2X_TIBISTTDI10 |
| TCELL158:IMUX_CE3 | SERDES.Q2X_TIBISTTDI30 |
| TCELL158:OUT_F0 | SERDES.Q2X_GSO1 |
| TCELL158:OUT_F1 | SERDES.Q2X_GSO5 |
| TCELL158:OUT_F2 | SERDES.Q2X_GSO12 |
| TCELL158:OUT_F3 | SERDES.Q2X_GSO14 |
| TCELL158:OUT_F4 | SERDES.Q2X_GSO8 |
| TCELL158:OUT_F5 | SERDES.Q2X_GSO23 |
| TCELL158:OUT_F6 | SERDES.Q2X_CSO33 |
| TCELL158:OUT_F7 | SERDES.Q2X_KSO7 |
| TCELL158:OUT_Q0 | SERDES.Q2X_TOSCANOUT15 |
| TCELL158:OUT_Q1 | SERDES.Q2X_KSO0 |
| TCELL158:OUT_Q2 | SERDES.Q2X_KSO1 |
| TCELL158:OUT_Q3 | SERDES.Q2X_KSO3 |
| TCELL158:OUT_Q4 | SERDES.Q2X_KSO4 |
| TCELL158:OUT_Q5 | SERDES.Q2X_KSO5 |
| TCELL158:OUT_Q6 | SERDES.Q2X_GSO41 |
| TCELL158:OUT_Q7 | SERDES.Q2X_GSO42 |
| TCELL159:IMUX_A0 | SERDES.Q2EB2_GISYNCRXD5 |
| TCELL159:IMUX_A1 | SERDES.Q2EB1_CITXPAUSTIM1 |
| TCELL159:IMUX_A2 | SERDES.Q2EB2_GISYNCRXD3 |
| TCELL159:IMUX_A3 | SERDES.Q2EB1_CITXPAUSTIM0 |
| TCELL159:IMUX_A6 | SERDES.Q2EB2_KIRXMACCLKENEXT |
| TCELL159:IMUX_A7 | SERDES.Q2EB1_CITXDATA2 |
| TCELL159:IMUX_B0 | SERDES.Q2EB0_CIRXFULL |
| TCELL159:IMUX_B1 | SERDES.Q2EB1_CITXPAUSTIM4 |
| TCELL159:IMUX_B2 | SERDES.Q2EB1_CITXPAUSTIM6 |
| TCELL159:IMUX_B3 | SERDES.Q2EB1_CITXPAUSTIM5 |
| TCELL159:IMUX_B6 | SERDES.Q2EB1_CITXDATA7 |
| TCELL159:IMUX_B7 | SERDES.Q2EB1_CITXDATA0 |
| TCELL159:IMUX_C0 | SERDES.Q2EB1_CITXPAUSTIM11 |
| TCELL159:IMUX_C1 | SERDES.Q2EB1_CITXPAUSTIM10 |
| TCELL159:IMUX_C2 | SERDES.Q2EB1_CITXPAUSTIM9 |
| TCELL159:IMUX_C3 | SERDES.Q2EB1_CITXPAUSTIM12 |
| TCELL159:IMUX_C6 | SERDES.Q2EB2_CITXPAUSTIM6 |
| TCELL159:IMUX_C7 | SERDES.Q2EB2_CITXPAUSTIM5 |
| TCELL159:IMUX_D0 | SERDES.Q2EB1_CITXPAUSTIM13 |
| TCELL159:IMUX_D1 | SERDES.Q2EB2_KITXGMIILPBK |
| TCELL159:IMUX_D2 | SERDES.Q2EB1_GISYNCCRS |
| TCELL159:IMUX_D3 | SERDES.Q2EB1_GISYNCCOL |
| TCELL159:IMUX_D6 | SERDES.Q2EB2_CITXPAUSTIM4 |
| TCELL159:IMUX_D7 | SERDES.Q2EB2_CITXPAUSTIM14 |
| TCELL159:IMUX_CLK1_DELAY | SERDES.Q2EB3_KIRXTXFECLK |
| TCELL159:IMUX_CE0 | SERDES.Q2X_TIBISTTDI28 |
| TCELL159:IMUX_CE1 | SERDES.Q2X_TIBISTTDI15 |
| TCELL159:IMUX_CE2 | SERDES.Q2X_TIBISTTDI12 |
| TCELL159:IMUX_CE3 | SERDES.Q2X_TIBISTTDI17 |
| TCELL159:OUT_F0 | SERDES.Q2X_GSO2 |
| TCELL159:OUT_F1 | SERDES.Q2X_GSO3 |
| TCELL159:OUT_F2 | SERDES.Q2X_GSO6 |
| TCELL159:OUT_F3 | SERDES.Q2X_GSO7 |
| TCELL159:OUT_F4 | SERDES.Q2X_GSO26 |
| TCELL159:OUT_F5 | SERDES.Q2X_GSO40 |
| TCELL159:OUT_F6 | SERDES.Q2X_CSO14 |
| TCELL159:OUT_F7 | SERDES.Q2X_CSO15 |
| TCELL159:OUT_Q0 | SERDES.Q2X_GSO43 |
| TCELL159:OUT_Q1 | SERDES.Q2X_CSO8 |
| TCELL159:OUT_Q2 | SERDES.Q2X_CSO10 |
| TCELL159:OUT_Q3 | SERDES.Q2X_CSO37 |
| TCELL159:OUT_Q4 | SERDES.Q2X_CSO12 |
| TCELL159:OUT_Q5 | SERDES.Q2X_CSO13 |
| TCELL159:OUT_Q6 | SERDES.Q2X_CSO110 |
| TCELL159:OUT_Q7 | SERDES.Q2X_CSO111 |
| TCELL160:IMUX_A0 | SERDES.Q2EB1_CITXDATA6 |
| TCELL160:IMUX_A1 | SERDES.Q2EB1_CITXEOF |
| TCELL160:IMUX_A2 | SERDES.Q2EB1_CITXDATA3 |
| TCELL160:IMUX_A3 | SERDES.Q2EB1_CITXDATA5 |
| TCELL160:IMUX_A6 | SERDES.Q2EB1_CITXFORCEERR |
| TCELL160:IMUX_A7 | SERDES.Q2EB2_CITXPAUSTIM3 |
| TCELL160:IMUX_B0 | SERDES.Q2EB1_CITXDATA1 |
| TCELL160:IMUX_B1 | SERDES.Q2EB1_CITXDATA4 |
| TCELL160:IMUX_B2 | SERDES.Q2EB1_CIRXFULL |
| TCELL160:IMUX_B3 | SERDES.Q2EB1_CITXEMPTY |
| TCELL160:IMUX_B6 | SERDES.Q2EB2_CITXPAUSTIM11 |
| TCELL160:IMUX_B7 | SERDES.Q2EB2_CITXPAUSTIM15 |
| TCELL160:IMUX_C0 | SERDES.Q2EB2_CITXPAUSTIM7 |
| TCELL160:IMUX_C1 | SERDES.Q2EB2_KITXMACCLKENEXT |
| TCELL160:IMUX_C2 | SERDES.Q2EB2_CITXPAUSTIM8 |
| TCELL160:IMUX_C3 | SERDES.Q2EB1_CITXPAUSEREQ |
| TCELL160:IMUX_C6 | SERDES.Q2X_ITXDATA35 |
| TCELL160:IMUX_C7 | SERDES.Q2X_ITXDATA32 |
| TCELL160:IMUX_D0 | SERDES.Q2EB2_CITXPAUSTIM13 |
| TCELL160:IMUX_D1 | SERDES.Q2EB2_CITXPAUSTIM12 |
| TCELL160:IMUX_D2 | SERDES.Q2EB2_CITXPAUSTIM2 |
| TCELL160:IMUX_D3 | SERDES.Q2EB2_CITXPAUSTIM9 |
| TCELL160:IMUX_D6 | SERDES.Q2X_ITXDATA29 |
| TCELL160:IMUX_D7 | SERDES.Q2X_ITXDATA31 |
| TCELL160:IMUX_CE0 | SERDES.Q2X_TIBISTRA6 |
| TCELL160:IMUX_CE1 | SERDES.Q2X_TIBISTTDI19 |
| TCELL160:IMUX_CE2 | SERDES.Q2X_TIBISTTDI26 |
| TCELL160:IMUX_CE3 | SERDES.Q2X_TIBISTTDI22 |
| TCELL160:OUT_F0 | SERDES.Q2X_CSO41 |
| TCELL160:OUT_F1 | SERDES.Q2X_CSO75 |
| TCELL160:OUT_F2 | SERDES.Q2X_CSO79 |
| TCELL160:OUT_F3 | SERDES.Q2X_CSO106 |
| TCELL160:OUT_F4 | SERDES.Q2X_CSO108 |
| TCELL160:OUT_F5 | SERDES.Q2X_CSO109 |
| TCELL160:OUT_F6 | SERDES.Q2X_CSO126 |
| TCELL160:OUT_F7 | SERDES.Q2X_GSO33 |
| TCELL160:OUT_Q0 | SERDES.Q2X_CSO130 |
| TCELL160:OUT_Q1 | SERDES.Q2X_CSO134 |
| TCELL160:OUT_Q2 | SERDES.Q2X_GSO0 |
| TCELL160:OUT_Q3 | SERDES.Q2X_CSO9 |
| TCELL160:OUT_Q4 | SERDES.Q2X_CSO105 |
| TCELL160:OUT_Q5 | SERDES.Q2X_CSO107 |
| TCELL160:OUT_Q6 | SERDES.Q2X_CSO122 |
| TCELL160:OUT_Q7 | SERDES.Q2X_CSO138 |
| TCELL161:IMUX_A0 | SERDES.Q2EB2_CITXPAUSTIM1 |
| TCELL161:IMUX_A1 | SERDES.Q2EB2_CITXPAUSTIM0 |
| TCELL161:IMUX_A2 | SERDES.Q2EB2_CITXPAUSTIM10 |
| TCELL161:IMUX_A3 | SERDES.Q2EB1_CITXFIFOCTRL |
| TCELL161:IMUX_A6 | SERDES.Q2X_ITXDATA37 |
| TCELL161:IMUX_A7 | SERDES.Q2X_ITXDATA51 |
| TCELL161:IMUX_B0 | SERDES.Q2EB1_CITXDATAAVAIL |
| TCELL161:IMUX_B1 | SERDES.Q2EB2_CIRXFULL |
| TCELL161:IMUX_B2 | SERDES.Q2X_ITXDATA23 |
| TCELL161:IMUX_B3 | SERDES.Q2X_ITXDATA30 |
| TCELL161:IMUX_B6 | SERDES.Q2X_ITXDATA49 |
| TCELL161:IMUX_B7 | SERDES.Q2X_ITXDATA26 |
| TCELL161:IMUX_C0 | SERDES.Q2X_ITXDATA34 |
| TCELL161:IMUX_C1 | SERDES.Q2X_ITXDATA48 |
| TCELL161:IMUX_C2 | SERDES.Q2X_ITXDATA46 |
| TCELL161:IMUX_C3 | SERDES.Q2X_ITXDATA45 |
| TCELL161:IMUX_C6 | SERDES.Q2X_ITXDATA10 |
| TCELL161:IMUX_C7 | SERDES.Q2X_ITXDATA12 |
| TCELL161:IMUX_D0 | SERDES.Q2X_ITXDATA28 |
| TCELL161:IMUX_D1 | SERDES.Q2X_ITXDATA47 |
| TCELL161:IMUX_D2 | SERDES.Q2X_ITXDATA24 |
| TCELL161:IMUX_D3 | SERDES.Q2X_ITXDATA36 |
| TCELL161:IMUX_D6 | SERDES.Q2X_ITXDATA27 |
| TCELL161:IMUX_D7 | SERDES.Q2X_ITXDATA25 |
| TCELL161:IMUX_CE0 | SERDES.Q2X_TIBISTTDI14 |
| TCELL161:IMUX_CE1 | SERDES.Q2X_TIBISTTDI29 |
| TCELL161:IMUX_CE2 | SERDES.Q2X_TIBISTTDI20 |
| TCELL161:IMUX_CE3 | SERDES.Q2X_TIBISTRA3 |
| TCELL161:OUT_F0 | SERDES.Q2X_GSO25 |
| TCELL161:OUT_F1 | SERDES.Q2X_GSO31 |
| TCELL161:OUT_F2 | SERDES.Q2X_GSO34 |
| TCELL161:OUT_F3 | SERDES.Q2X_GSO35 |
| TCELL161:OUT_F4 | SERDES.Q2X_KSO14 |
| TCELL161:OUT_F5 | SERDES.Q2X_GSO38 |
| TCELL161:OUT_F6 | SERDES.Q2X_CSO74 |
| TCELL161:OUT_F7 | SERDES.Q2X_CSO73 |
| TCELL161:OUT_Q0 | SERDES.Q2X_CSO104 |
| TCELL161:OUT_Q1 | SERDES.Q2X_CSO78 |
| TCELL161:OUT_Q2 | SERDES.Q2X_GSO39 |
| TCELL161:OUT_Q3 | SERDES.Q2X_CSO77 |
| TCELL161:OUT_Q4 | SERDES.Q2X_GSO37 |
| TCELL161:OUT_Q5 | SERDES.Q2X_CSO76 |
| TCELL161:OUT_Q6 | SERDES.Q2X_GSO30 |
| TCELL161:OUT_Q7 | SERDES.Q2X_GSO29 |
| TCELL162:IMUX_A0 | SERDES.Q2X_ITXDATA53 |
| TCELL162:IMUX_A1 | SERDES.Q2X_ITXDATA52 |
| TCELL162:IMUX_A2 | SERDES.Q2X_ITXDATA41 |
| TCELL162:IMUX_A3 | SERDES.Q2X_ITXDATA40 |
| TCELL162:IMUX_A6 | SERDES.Q2X_ITXDATA19 |
| TCELL162:IMUX_A7 | SERDES.Q2X_ITXDATA55 |
| TCELL162:IMUX_B0 | SERDES.Q2X_ITXDATA22 |
| TCELL162:IMUX_B1 | SERDES.Q2X_ITXDATA44 |
| TCELL162:IMUX_B2 | SERDES.Q2X_ITXDATA21 |
| TCELL162:IMUX_B3 | SERDES.Q2X_ITXDATA9 |
| TCELL162:IMUX_B6 | SERDES.Q2X_ITXDATA8 |
| TCELL162:IMUX_B7 | SERDES.Q2X_ITXDATA7 |
| TCELL162:IMUX_C0 | SERDES.Q2X_ITXDATA33 |
| TCELL162:IMUX_C1 | SERDES.Q2X_ITXDATA42 |
| TCELL162:IMUX_C2 | SERDES.Q2X_ITXDATA38 |
| TCELL162:IMUX_C3 | SERDES.Q2X_ITXDATA39 |
| TCELL162:IMUX_C6 | SERDES.Q2X_ITXDATA43 |
| TCELL162:IMUX_C7 | SERDES.Q2EB3_CITXPAUSTIM6 |
| TCELL162:IMUX_D0 | SERDES.Q2X_ITXDATA13 |
| TCELL162:IMUX_D1 | SERDES.Q2X_ITXDATA54 |
| TCELL162:IMUX_D2 | SERDES.Q2X_ITXDATA14 |
| TCELL162:IMUX_D3 | SERDES.Q2X_ITXDATA20 |
| TCELL162:IMUX_D6 | SERDES.Q2EB3_CITXPAUSTIM4 |
| TCELL162:IMUX_D7 | SERDES.Q2EB3_CITXPAUSTIM1 |
| TCELL162:IMUX_CE0 | SERDES.Q2X_TIBISTTDI18 |
| TCELL162:IMUX_CE1 | SERDES.Q2X_TIBISTTDI24 |
| TCELL162:IMUX_CE2 | SERDES.Q2X_TIBISTTDI16 |
| TCELL162:IMUX_CE3 | SERDES.Q2X_TIBISTRA1 |
| TCELL162:OUT_F0 | SERDES.Q2X_KSO11 |
| TCELL162:OUT_F1 | SERDES.Q2X_CSO72 |
| TCELL162:OUT_F2 | SERDES.Q2X_KSO17 |
| TCELL162:OUT_F3 | SERDES.Q2X_KSO2 |
| TCELL162:OUT_F4 | SERDES.Q2X_CSO11 |
| TCELL162:OUT_F5 | SERDES.Q2X_GSO32 |
| TCELL162:OUT_F6 | SERDES.Q2X_GSO36 |
| TCELL162:OUT_F7 | SERDES.Q2X_KSO18 |
| TCELL162:OUT_Q0 | SERDES.Q2X_GSO28 |
| TCELL162:OUT_Q1 | SERDES.Q2X_GSO27 |
| TCELL162:OUT_Q2 | SERDES.Q2X_KSO12 |
| TCELL162:OUT_Q3 | SERDES.Q2X_KSO8 |
| TCELL162:OUT_Q4 | SERDES.Q2X_KSO9 |
| TCELL162:OUT_Q5 | SERDES.Q2X_TOSCANOUT27 |
| TCELL162:OUT_Q6 | SERDES.Q2X_KSO15 |
| TCELL162:OUT_Q7 | SERDES.Q2X_TOSCANOUT20 |
| TCELL163:IMUX_A0 | SERDES.Q2X_ITXDATA11 |
| TCELL163:IMUX_A1 | SERDES.Q2X_ITXDATA4 |
| TCELL163:IMUX_A2 | SERDES.Q2X_ITXDATA5 |
| TCELL163:IMUX_A3 | SERDES.Q2X_ITXDATA50 |
| TCELL163:IMUX_B0 | SERDES.Q2X_ITXDATA56 |
| TCELL163:IMUX_B1 | SERDES.Q2X_ITXDATA6 |
| TCELL163:IMUX_B2 | SERDES.Q2X_ITXDATA16 |
| TCELL163:IMUX_B3 | SERDES.Q2EB3_CITXPAUSTIM12 |
| TCELL163:IMUX_C0 | SERDES.Q2EB3_CITXPAUSTIM5 |
| TCELL163:IMUX_C1 | SERDES.Q2EB3_CITXPAUSTIM7 |
| TCELL163:IMUX_C2 | SERDES.Q2X_ITXDATA18 |
| TCELL163:IMUX_C3 | SERDES.Q2EB3_CITXPAUSTIM14 |
| TCELL163:IMUX_D0 | SERDES.Q2EB3_CITXPAUSTIM0 |
| TCELL163:IMUX_D1 | SERDES.Q2X_ITXDATA17 |
| TCELL163:IMUX_D2 | SERDES.Q2X_ITXDATA15 |
| TCELL163:IMUX_D3 | SERDES.Q2X_ITXDATA3 |
| TCELL163:IMUX_CE0 | SERDES.Q2X_TIBISTRA2 |
| TCELL163:IMUX_CE1 | SERDES.Q2X_TIBISTRA0 |
| TCELL163:IMUX_CE2 | SERDES.Q2X_TIBISTTDI27 |
| TCELL163:OUT_F0 | SERDES.Q2X_GSO24 |
| TCELL163:OUT_F1 | SERDES.Q2X_TOSCANOUT0 |
| TCELL163:OUT_F2 | SERDES.Q2X_KSO16 |
| TCELL163:OUT_F3 | SERDES.Q2X_TOSCANOUT5 |
| TCELL163:OUT_F4 | SERDES.Q2X_KSO10 |
| TCELL163:OUT_F5 | SERDES.Q2X_KSO13 |
| TCELL163:OUT_Q0 | SERDES.Q2X_KSO19 |
| TCELL163:OUT_Q1 | SERDES.Q2X_KSO6 |
| TCELL163:OUT_Q2 | SERDES.Q2X_CSO135 |
| TCELL163:OUT_Q3 | SERDES.Q2X_CSO114 |
| TCELL163:OUT_Q4 | SERDES.Q2X_CSO113 |
| TCELL163:OUT_Q5 | SERDES.Q2X_CSO131 |
| TCELL164:IMUX_A0 | SERDES.Q2EB3_CITXPAUSTIM13 |
| TCELL164:IMUX_A1 | SERDES.Q2EB3_KITXMACCLKENEXT |
| TCELL164:IMUX_A2 | SERDES.Q2EB3_CITXPAUSTIM3 |
| TCELL164:IMUX_A3 | SERDES.Q2EB3_KIRXMACCLKENEXT |
| TCELL164:IMUX_A4 | SERDES.Q2EB3_CITXPAUSTIM2 |
| TCELL164:IMUX_A5 | SERDES.Q2EB3_KITXGMIILPBK |
| TCELL164:IMUX_B0 | SERDES.Q2EB3_CITXPAUSTIM10 |
| TCELL164:IMUX_B1 | SERDES.Q2EB3_CITXPAUSTIM11 |
| TCELL164:IMUX_B2 | SERDES.Q2EB3_CITXPAUSTIM9 |
| TCELL164:IMUX_B3 | SERDES.Q2EB3_CITXPAUSTIM8 |
| TCELL164:IMUX_B4 | SERDES.Q2X_ITXDATA2 |
| TCELL164:IMUX_B5 | SERDES.Q2EB3_CITXPAUSTIM15 |
| TCELL164:IMUX_C0 | SERDES.Q2EB2_GISYNCCRS |
| TCELL164:IMUX_C1 | SERDES.Q2X_ITXDATA57 |
| TCELL164:IMUX_C2 | SERDES.Q2X_ITXDATA58 |
| TCELL164:IMUX_C3 | SERDES.Q2X_ITXDATA1 |
| TCELL164:IMUX_C4 | SERDES.Q2EB2_GISYNCCOL |
| TCELL164:IMUX_C5 | SERDES.Q2X_ITXDATA0 |
| TCELL164:IMUX_D0 | SERDES.Q2X_ITXDATA59 |
| TCELL164:IMUX_D1 | SERDES.Q2EB3_GIIPGSHRINK |
| TCELL164:IMUX_D2 | SERDES.Q2X_ITXDATA60 |
| TCELL164:IMUX_D3 | SERDES.Q2EB3_GISYNCRXD7 |
| TCELL164:IMUX_D4 | SERDES.Q2EB3_GISYNCRXD5 |
| TCELL164:IMUX_D5 | SERDES.Q2EB3_CIRXIGNOREPKT |
| TCELL164:IMUX_CE0 | SERDES.Q2X_TIBISTWA1 |
| TCELL164:IMUX_CE1 | SERDES.Q2X_TIBISTTDI21 |
| TCELL164:IMUX_CE2 | SERDES.Q2X_TIBISTRA5 |
| TCELL164:IMUX_CE3 | SERDES.Q2X_TIBISTTDI25 |
| TCELL164:OUT_F0 | SERDES.Q2X_CSO112 |
| TCELL164:OUT_F1 | SERDES.Q2X_CSO116 |
| TCELL164:OUT_F2 | SERDES.Q2X_CSO115 |
| TCELL164:OUT_F3 | SERDES.Q2X_CSO127 |
| TCELL164:OUT_F4 | SERDES.Q2X_CSO117 |
| TCELL164:OUT_F5 | SERDES.Q2X_CSO34 |
| TCELL164:OUT_F6 | SERDES.Q2X_CSO118 |
| TCELL164:OUT_F7 | SERDES.Q2X_CSO119 |
| TCELL164:OUT_Q0 | SERDES.Q2X_CSO140 |
| TCELL164:OUT_Q1 | SERDES.Q2X_CSO139 |
| TCELL164:OUT_Q2 | SERDES.Q2X_CSO80 |
| TCELL164:OUT_Q3 | SERDES.Q2X_TOSCANOUT19 |
| TCELL164:OUT_Q4 | SERDES.Q2X_CSO81 |
| TCELL164:OUT_Q5 | SERDES.Q2X_CSO85 |
| TCELL164:OUT_Q6 | SERDES.Q2X_CSO23 |
| TCELL164:OUT_Q7 | SERDES.Q2X_CSO87 |
| TCELL165:IMUX_A0 | SERDES.Q2EB3_GISYNCRXD4 |
| TCELL165:IMUX_A1 | SERDES.Q2X_ITXDATA61 |
| TCELL165:IMUX_A2 | SERDES.Q2EB3_GISYNCRXD6 |
| TCELL165:IMUX_A3 | SERDES.Q2EB3_GINONPADRXDV |
| TCELL165:IMUX_A4 | SERDES.Q2EB3_GISYNCRXD3 |
| TCELL165:IMUX_A5 | SERDES.Q2EB3_GISYNCRXD0 |
| TCELL165:IMUX_B0 | SERDES.Q2EB3_GISYNCRXDV |
| TCELL165:IMUX_B1 | SERDES.Q2X_ITXBYTEN2 |
| TCELL165:IMUX_B2 | SERDES.Q2X_ITXDATA62 |
| TCELL165:IMUX_B3 | SERDES.Q2EB3_GISYNCNIBDRIB |
| TCELL165:IMUX_B4 | SERDES.Q2EB3_GISYNCRXER |
| TCELL165:IMUX_B5 | SERDES.Q2EB3_GISYNCRXD2 |
| TCELL165:IMUX_C0 | SERDES.Q2EB3_GISYNCRXD1 |
| TCELL165:IMUX_C1 | SERDES.Q2X_ITXBYTEN1 |
| TCELL165:IMUX_C2 | SERDES.Q2X_ITXDATA63 |
| TCELL165:IMUX_C3 | SERDES.Q2X_ITXBYTEN0 |
| TCELL165:IMUX_C4 | SERDES.Q2X_ITXFORCEERR |
| TCELL165:IMUX_C5 | SERDES.Q2X_ITXEMPTY |
| TCELL165:IMUX_D0 | SERDES.Q2X_ITXDATAAVAIL |
| TCELL165:IMUX_D1 | SERDES.Q2X_ITXEOF |
| TCELL165:IMUX_D2 | SERDES.Q2EB2_CITXPAUSEREQ |
| TCELL165:IMUX_D3 | SERDES.Q2EB2_CITXEOF |
| TCELL165:IMUX_D4 | SERDES.Q2EB2_CITXFORCEERR |
| TCELL165:IMUX_D5 | SERDES.Q2EB2_CITXFIFOCTRL |
| TCELL165:IMUX_CE0 | SERDES.Q2X_TIBISTTDI23 |
| TCELL165:IMUX_CE1 | SERDES.Q2X_TIBISTRA4 |
| TCELL165:IMUX_CE2 | SERDES.Q2X_TISCANIN17 |
| TCELL165:IMUX_CE3 | SERDES.Q2X_TISCANIN4 |
| TCELL165:OUT_F0 | SERDES.Q2X_CSO83 |
| TCELL165:OUT_F1 | SERDES.Q2X_CSO18 |
| TCELL165:OUT_F2 | SERDES.Q2X_TOSCANOUT16 |
| TCELL165:OUT_F3 | SERDES.Q2X_CSO84 |
| TCELL165:OUT_F4 | SERDES.Q2X_CSO22 |
| TCELL165:OUT_F5 | SERDES.Q2X_CSO82 |
| TCELL165:OUT_F6 | SERDES.Q2X_CSO86 |
| TCELL165:OUT_F7 | SERDES.Q2X_CSO42 |
| TCELL165:OUT_Q0 | SERDES.Q2X_CSO17 |
| TCELL165:OUT_Q1 | SERDES.Q2X_CSO16 |
| TCELL165:OUT_Q2 | SERDES.Q2X_CSO21 |
| TCELL165:OUT_Q3 | SERDES.Q2X_CSO38 |
| TCELL165:OUT_Q4 | SERDES.Q2X_CSO123 |
| TCELL165:OUT_Q5 | SERDES.Q2X_CSO46 |
| TCELL165:OUT_Q6 | SERDES.Q2X_CSO20 |
| TCELL165:OUT_Q7 | SERDES.Q2X_CSO19 |
| TCELL166:IMUX_A0 | SERDES.Q2EB2_CITXDATAAVAIL |
| TCELL166:IMUX_A1 | SERDES.Q2EB2_CITXDATA0 |
| TCELL166:IMUX_A2 | SERDES.Q2EB3_CIRXFULL |
| TCELL166:IMUX_A3 | SERDES.Q2EB2_CITXEMPTY |
| TCELL166:IMUX_A4 | SERDES.Q2EB2_CITXDATA2 |
| TCELL166:IMUX_A5 | SERDES.Q2X_IIGNOREPKT |
| TCELL166:IMUX_B0 | SERDES.Q2EB2_CITXDATA1 |
| TCELL166:IMUX_B1 | SERDES.Q2EB2_CITXDATA7 |
| TCELL166:IMUX_B2 | SERDES.Q2EB2_CITXDATA3 |
| TCELL166:IMUX_B3 | SERDES.Q2EB2_CITXDATA5 |
| TCELL166:IMUX_B4 | SERDES.Q2EB2_CITXDATA4 |
| TCELL166:IMUX_B5 | SERDES.Q2EB3_GISYNCCRS |
| TCELL166:IMUX_C0 | SERDES.Q2EB3_GISYNCCOL |
| TCELL166:IMUX_C1 | SERDES.Q2EB2_CITXDATA6 |
| TCELL166:IMUX_C2 | SERDES.Q2X_ITXPAUSREQ |
| TCELL166:IMUX_C3 | SERDES.Q2EB3_CITXPAUSEREQ |
| TCELL166:IMUX_C4 | SERDES.Q2EB3_CITXFORCEERR |
| TCELL166:IMUX_C5 | SERDES.Q2EB3_CITXFIFOCTRL |
| TCELL166:IMUX_D0 | SERDES.Q2X_ITXPAUSTIM11 |
| TCELL166:IMUX_D1 | SERDES.Q2X_ITXPAUSTIM9 |
| TCELL166:IMUX_D2 | SERDES.Q2X_ITXPAUSTIM0 |
| TCELL166:IMUX_D3 | SERDES.Q2X_ITXPAUSTIM12 |
| TCELL166:IMUX_D4 | SERDES.Q2X_ITXPAUSTIM8 |
| TCELL166:IMUX_D5 | SERDES.Q2X_ITXPAUSTIM15 |
| TCELL166:IMUX_CE0 | SERDES.Q2X_TISCANIN19 |
| TCELL166:IMUX_CE1 | SERDES.Q2X_TISCANIN16 |
| TCELL166:IMUX_CE2 | SERDES.Q2X_TISCANIN27 |
| TCELL166:IMUX_CE3 | SERDES.Q2X_TISCANIN20 |
| TCELL166:OUT_F0 | SERDES.Q2X_CSO54 |
| TCELL166:OUT_F1 | SERDES.Q2X_TOSCANOUT17 |
| TCELL166:OUT_F2 | SERDES.Q2X_CSO52 |
| TCELL166:OUT_F3 | SERDES.Q2X_CSO55 |
| TCELL166:OUT_F4 | SERDES.Q2X_CSO53 |
| TCELL166:OUT_F5 | SERDES.Q2X_CSO51 |
| TCELL166:OUT_F6 | SERDES.Q2X_CSO49 |
| TCELL166:OUT_F7 | SERDES.Q2X_CSO50 |
| TCELL166:OUT_Q0 | SERDES.Q2X_CSO48 |
| TCELL166:OUT_Q1 | SERDES.Q2X_CSO47 |
| TCELL166:OUT_Q2 | SERDES.Q2X_CSO26 |
| TCELL166:OUT_Q3 | SERDES.Q2X_CSO43 |
| TCELL166:OUT_Q4 | SERDES.Q2X_CSO30 |
| TCELL166:OUT_Q5 | SERDES.Q2X_CSO35 |
| TCELL166:OUT_Q6 | SERDES.Q2X_CSO39 |
| TCELL166:OUT_Q7 | SERDES.Q2X_CSO27 |
| TCELL167:IMUX_A0 | SERDES.Q2X_ITXPAUSTIM14 |
| TCELL167:IMUX_A1 | SERDES.Q2X_ITXPAUSTIM10 |
| TCELL167:IMUX_A2 | SERDES.Q2X_ITXPAUSTIM13 |
| TCELL167:IMUX_A3 | SERDES.Q2X_ITXPAUSTIM6 |
| TCELL167:IMUX_A4 | SERDES.Q2X_ITXPAUSTIM4 |
| TCELL167:IMUX_A5 | SERDES.Q2X_ITXPAUSTIM5 |
| TCELL167:IMUX_B0 | SERDES.Q2X_ITXPAUSTIM7 |
| TCELL167:IMUX_B1 | SERDES.Q2X_ITXPAUSTIM1 |
| TCELL167:IMUX_B2 | SERDES.Q2X_ITXPAUSTIM3 |
| TCELL167:IMUX_B3 | SERDES.Q2X_ITXPAUSTIM2 |
| TCELL167:IMUX_B4 | SERDES.Q2EB3_CITXEOF |
| TCELL167:IMUX_B5 | SERDES.Q2EB3_CITXEMPTY |
| TCELL167:IMUX_C0 | SERDES.Q2EB3_CITXDATAAVAIL |
| TCELL167:IMUX_C1 | SERDES.Q2EB3_CITXDATA3 |
| TCELL167:IMUX_C2 | SERDES.Q2EB3_CITXDATA0 |
| TCELL167:IMUX_C3 | SERDES.Q2EB3_CITXDATA6 |
| TCELL167:IMUX_C4 | SERDES.Q2EB3_CITXDATA5 |
| TCELL167:IMUX_C5 | SERDES.Q2EB3_CITXDATA7 |
| TCELL167:IMUX_D0 | SERDES.Q2EB3_CITXDATA1 |
| TCELL167:IMUX_D1 | SERDES.Q2EB3_CITXDATA4 |
| TCELL167:IMUX_D2 | SERDES.Q2EB3_CITXDATA2 |
| TCELL167:IMUX_D3 | SERDES.Q2X_ITXMSG52 |
| TCELL167:IMUX_D4 | SERDES.Q2X_ITXMSG55 |
| TCELL167:IMUX_D5 | SERDES.Q2X_ITXMSG53 |
| TCELL167:IMUX_CE0 | SERDES.Q2X_TISCANIN14 |
| TCELL167:IMUX_CE1 | SERDES.Q2X_TISCANIN18 |
| TCELL167:IMUX_CE2 | SERDES.Q2X_TISCANIN26 |
| TCELL167:OUT_F0 | SERDES.Q2X_CSO25 |
| TCELL167:OUT_F1 | SERDES.Q2X_CSO24 |
| TCELL167:OUT_F2 | SERDES.Q2X_CSO28 |
| TCELL167:OUT_F3 | SERDES.Q2X_CSO31 |
| TCELL167:OUT_F4 | SERDES.Q2X_CSO29 |
| TCELL167:OUT_F5 | SERDES.Q2X_TOSCANOUT18 |
| TCELL167:OUT_F6 | SERDES.Q2X_TOSCANOUT28 |
| TCELL168:IMUX_A0 | SERDES.Q2X_ITXMSG56 |
| TCELL168:IMUX_A1 | SERDES.Q2X_ITXMSG54 |
| TCELL168:IMUX_A2 | SERDES.Q2X_ITXMSG50 |
| TCELL168:IMUX_A3 | SERDES.Q2X_ITXMSG51 |
| TCELL168:IMUX_A4 | SERDES.Q2X_ITXMSG57 |
| TCELL168:IMUX_A5 | SERDES.Q2X_ITXMSG49 |
| TCELL168:IMUX_B0 | SERDES.Q2X_ITXMSG48 |
| TCELL168:IMUX_B1 | SERDES.Q2X_ITXMSG58 |
| TCELL168:IMUX_B2 | SERDES.Q2X_ITXMSG59 |
| TCELL168:IMUX_B3 | SERDES.Q2X_ITXMSG60 |
| TCELL168:IMUX_B4 | SERDES.Q2X_ITXMSG47 |
| TCELL168:IMUX_B5 | SERDES.Q2X_ITXMSG46 |
| TCELL168:IMUX_C0 | SERDES.Q2X_ITXMSG45 |
| TCELL168:IMUX_C1 | SERDES.Q2X_ITXMSG0 |
| TCELL168:IMUX_C2 | SERDES.Q2X_ITXMSG1 |
| TCELL168:IMUX_C3 | SERDES.Q2X_ITXMSG44 |
| TCELL168:IMUX_C4 | SERDES.Q2X_ITXMSG2 |
| TCELL168:IMUX_C5 | SERDES.Q2X_ITXMSG3 |
| TCELL168:IMUX_D0 | SERDES.Q2X_ITXMSG4 |
| TCELL168:IMUX_D1 | SERDES.Q2X_ITXMSG61 |
| TCELL168:IMUX_D2 | SERDES.Q2X_ITXMSG5 |
| TCELL168:IMUX_D3 | SERDES.Q2X_ITXMSG6 |
| TCELL168:IMUX_D4 | SERDES.Q2X_ITXMSG7 |
| TCELL168:IMUX_D5 | SERDES.Q2X_ITXMSG8 |
| TCELL169:IMUX_A0 | SERDES.Q2X_ITXMSG9 |
| TCELL169:IMUX_A1 | SERDES.Q2X_ITXMSG10 |
| TCELL169:IMUX_A2 | SERDES.Q2X_ITXMSG43 |
| TCELL169:IMUX_A3 | SERDES.Q2X_ITXMSG11 |
| TCELL169:IMUX_A4 | SERDES.Q2X_ITXMSG12 |
| TCELL169:IMUX_A5 | SERDES.Q2X_ITXMSG13 |
| TCELL169:IMUX_B0 | SERDES.Q2X_ITXMSG14 |
| TCELL169:IMUX_B1 | SERDES.Q2X_ITXMSG15 |
| TCELL169:IMUX_B2 | SERDES.Q2X_ITXMSG16 |
| TCELL169:IMUX_B3 | SERDES.Q2X_ITXMSG17 |
| TCELL169:IMUX_B4 | SERDES.Q2X_ITXMSG18 |
| TCELL169:IMUX_B5 | SERDES.Q2X_ITXMSG19 |
| TCELL169:IMUX_C0 | SERDES.Q2X_ITXMSG42 |
| TCELL169:IMUX_C1 | SERDES.Q2X_ITXMSG20 |
| TCELL169:IMUX_C2 | SERDES.Q2X_ITXMSG21 |
| TCELL169:IMUX_C3 | SERDES.Q2X_ITXMSG22 |
| TCELL169:IMUX_C4 | SERDES.Q2X_ITXMSG23 |
| TCELL169:IMUX_C5 | SERDES.Q2X_ITXMSG24 |
| TCELL169:IMUX_D0 | SERDES.Q2X_ITXMSG62 |
| TCELL169:IMUX_D1 | SERDES.Q2X_ITXMSG25 |
| TCELL169:IMUX_D2 | SERDES.Q2X_ITXMSG41 |
| TCELL169:IMUX_D3 | SERDES.Q2X_ITXMSG37 |
| TCELL169:IMUX_D4 | SERDES.Q2X_ITXMSG26 |
| TCELL169:IMUX_D5 | SERDES.Q2X_ITXMSG27 |
| TCELL170:IMUX_A0 | SERDES.Q2X_ITXMSG28 |
| TCELL170:IMUX_A1 | SERDES.Q2X_ITXMSG29 |
| TCELL170:IMUX_A2 | SERDES.Q2X_ITXMSG30 |
| TCELL170:IMUX_A3 | SERDES.Q2X_ITXMSG31 |
| TCELL170:IMUX_A4 | SERDES.Q2X_ITXMSG40 |
| TCELL170:IMUX_A5 | SERDES.Q2X_ITXMSG32 |
| TCELL170:IMUX_B0 | SERDES.Q2X_ITXMSG33 |
| TCELL170:IMUX_B1 | SERDES.Q2X_ITXMSG34 |
| TCELL170:IMUX_B2 | SERDES.Q2X_ITXMSG35 |
| TCELL170:IMUX_B3 | SERDES.Q2X_ITXMSG36 |
| TCELL170:IMUX_B4 | SERDES.Q2X_ITXMSG38 |
| TCELL170:IMUX_B5 | SERDES.Q2X_ITXMSG39 |
| TCELL170:IMUX_C0 | SERDES.Q2X_ITSMSGAVAIL |
| TCELL170:IMUX_C1 | SERDES.Q2X_ITXMSG63 |
| TCELL176:IMUX_A0 | SERDES.CORNER_LSPLLPWRUP |
| TCELL176:IMUX_B0 | SERDES.CORNER_FCSYNCTOGGLE |
| TCELL176:IMUX_C0 | SERDES.CORNER_FCSCANMODE |
| TCELL176:IMUX_LSR0 | SERDES.CORNER_LSPLLRST |
| TCELL176:IMUX_CLK0_DELAY | SERDES.CORNER_LSPLLREFCLKI |
| TCELL176:OUT_F0 | SERDES.CORNER_FOREFCK2CORE |
| TCELL176:OUT_Q0 | SERDES.CORNER_LSPLLLOL |