Input / Output

Tile IO_W4

Cells: 3

Bel IO0

ecp5 IO_W4 bel IO0
Pin	Direction	Wires
CE	input	TCELL2:IMUX_CE0
CFLAG	output	TCELL2:OUT_F6
CLK	input	TCELL2:IMUX_CLK0
DI	output	TCELL2:OUT_F5
DIRECTION	input	TCELL2:IMUX_A2
INFF	output	TCELL2:OUT_F4
LOADN	input	TCELL2:IMUX_C2
LSR	input	TCELL2:IMUX_LSR0
MOVE	input	TCELL2:IMUX_B2
RXDATA0	output	TCELL2:OUT_F0
RXDATA1	output	TCELL2:OUT_F1
RXDATA2	output	TCELL2:OUT_F2
RXDATA3	output	TCELL2:OUT_F3
RXDATA4	output	TCELL2:OUT_Q1
RXDATA5	output	TCELL2:OUT_Q2
RXDATA6	output	TCELL2:OUT_Q3
SLIP	input	TCELL2:IMUX_B1
TSDATA0	input	TCELL2:IMUX_B0
TSDATA1	input	TCELL2:IMUX_C1
TXDATA0	input	TCELL2:IMUX_A0
TXDATA1	input	TCELL2:IMUX_C0
TXDATA2	input	TCELL2:IMUX_D0
TXDATA3	input	TCELL2:IMUX_A1
TXDATA4	input	TCELL2:IMUX_A3
TXDATA5	input	TCELL2:IMUX_C3
TXDATA6	input	TCELL2:IMUX_D3

Bel IO1

ecp5 IO_W4 bel IO1
Pin	Direction	Wires
CE	input	TCELL2:IMUX_CE1
CFLAG	output	TCELL2:OUT_F7
CLK	input	TCELL2:IMUX_CLK1
DI	output	TCELL2:OUT_Q5
DIRECTION	input	TCELL2:IMUX_A5
INFF	output	TCELL2:OUT_Q4
LOADN	input	TCELL2:IMUX_C5
LSR	input	TCELL2:IMUX_LSR1
MOVE	input	TCELL2:IMUX_B5
RXDATA0	output	TCELL2:OUT_Q0
RXDATA1	output	TCELL2:OUT_Q1
RXDATA2	output	TCELL2:OUT_Q2
RXDATA3	output	TCELL2:OUT_Q3
SLIP	input	TCELL2:IMUX_B4
TSDATA0	input	TCELL2:IMUX_B3
TSDATA1	input	TCELL2:IMUX_C4
TXDATA0	input	TCELL2:IMUX_A3
TXDATA1	input	TCELL2:IMUX_C3
TXDATA2	input	TCELL2:IMUX_D3
TXDATA3	input	TCELL2:IMUX_A4

Bel IO2

ecp5 IO_W4 bel IO2
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE0
CFLAG	output	TCELL0:OUT_F6
CLK	input	TCELL0:IMUX_CLK0
DI	output	TCELL0:OUT_F5
DIRECTION	input	TCELL0:IMUX_A2
INFF	output	TCELL0:OUT_F4
LOADN	input	TCELL0:IMUX_C2
LSR	input	TCELL0:IMUX_LSR0
MOVE	input	TCELL0:IMUX_B2
RXDATA0	output	TCELL0:OUT_F0
RXDATA1	output	TCELL0:OUT_F1
RXDATA2	output	TCELL0:OUT_F2
RXDATA3	output	TCELL0:OUT_F3
RXDATA4	output	TCELL0:OUT_Q1
RXDATA5	output	TCELL0:OUT_Q2
RXDATA6	output	TCELL0:OUT_Q3
SLIP	input	TCELL0:IMUX_B1
TSDATA0	input	TCELL0:IMUX_B0
TSDATA1	input	TCELL0:IMUX_C1
TXDATA0	input	TCELL0:IMUX_A0
TXDATA1	input	TCELL0:IMUX_C0
TXDATA2	input	TCELL0:IMUX_D0
TXDATA3	input	TCELL0:IMUX_A1
TXDATA4	input	TCELL0:IMUX_A3
TXDATA5	input	TCELL0:IMUX_C3
TXDATA6	input	TCELL0:IMUX_D3

Bel IO3

ecp5 IO_W4 bel IO3
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE1
CFLAG	output	TCELL0:OUT_F7
CLK	input	TCELL0:IMUX_CLK1
DI	output	TCELL0:OUT_Q5
DIRECTION	input	TCELL0:IMUX_A5
INFF	output	TCELL0:OUT_Q4
LOADN	input	TCELL0:IMUX_C5
LSR	input	TCELL0:IMUX_LSR1
MOVE	input	TCELL0:IMUX_B5
RXDATA0	output	TCELL0:OUT_Q0
RXDATA1	output	TCELL0:OUT_Q1
RXDATA2	output	TCELL0:OUT_Q2
RXDATA3	output	TCELL0:OUT_Q3
SLIP	input	TCELL0:IMUX_B4
TSDATA0	input	TCELL0:IMUX_B3
TSDATA1	input	TCELL0:IMUX_C4
TXDATA0	input	TCELL0:IMUX_A3
TXDATA1	input	TCELL0:IMUX_C3
TXDATA2	input	TCELL0:IMUX_D3
TXDATA3	input	TCELL0:IMUX_A4

Bel wires

ecp5 IO_W4 bel wires
Wire	Pins
TCELL0:IMUX_A0	IO2.TXDATA0
TCELL0:IMUX_A1	IO2.TXDATA3
TCELL0:IMUX_A2	IO2.DIRECTION
TCELL0:IMUX_A3	IO2.TXDATA4, IO3.TXDATA0
TCELL0:IMUX_A4	IO3.TXDATA3
TCELL0:IMUX_A5	IO3.DIRECTION
TCELL0:IMUX_B0	IO2.TSDATA0
TCELL0:IMUX_B1	IO2.SLIP
TCELL0:IMUX_B2	IO2.MOVE
TCELL0:IMUX_B3	IO3.TSDATA0
TCELL0:IMUX_B4	IO3.SLIP
TCELL0:IMUX_B5	IO3.MOVE
TCELL0:IMUX_C0	IO2.TXDATA1
TCELL0:IMUX_C1	IO2.TSDATA1
TCELL0:IMUX_C2	IO2.LOADN
TCELL0:IMUX_C3	IO2.TXDATA5, IO3.TXDATA1
TCELL0:IMUX_C4	IO3.TSDATA1
TCELL0:IMUX_C5	IO3.LOADN
TCELL0:IMUX_D0	IO2.TXDATA2
TCELL0:IMUX_D3	IO2.TXDATA6, IO3.TXDATA2
TCELL0:IMUX_CLK0	IO2.CLK
TCELL0:IMUX_CLK1	IO3.CLK
TCELL0:IMUX_LSR0	IO2.LSR
TCELL0:IMUX_LSR1	IO3.LSR
TCELL0:IMUX_CE0	IO2.CE
TCELL0:IMUX_CE1	IO3.CE
TCELL0:OUT_F0	IO2.RXDATA0
TCELL0:OUT_F1	IO2.RXDATA1
TCELL0:OUT_F2	IO2.RXDATA2
TCELL0:OUT_F3	IO2.RXDATA3
TCELL0:OUT_F4	IO2.INFF
TCELL0:OUT_F5	IO2.DI
TCELL0:OUT_F6	IO2.CFLAG
TCELL0:OUT_F7	IO3.CFLAG
TCELL0:OUT_Q0	IO3.RXDATA0
TCELL0:OUT_Q1	IO2.RXDATA4, IO3.RXDATA1
TCELL0:OUT_Q2	IO2.RXDATA5, IO3.RXDATA2
TCELL0:OUT_Q3	IO2.RXDATA6, IO3.RXDATA3
TCELL0:OUT_Q4	IO3.INFF
TCELL0:OUT_Q5	IO3.DI
TCELL2:IMUX_A0	IO0.TXDATA0
TCELL2:IMUX_A1	IO0.TXDATA3
TCELL2:IMUX_A2	IO0.DIRECTION
TCELL2:IMUX_A3	IO0.TXDATA4, IO1.TXDATA0
TCELL2:IMUX_A4	IO1.TXDATA3
TCELL2:IMUX_A5	IO1.DIRECTION
TCELL2:IMUX_B0	IO0.TSDATA0
TCELL2:IMUX_B1	IO0.SLIP
TCELL2:IMUX_B2	IO0.MOVE
TCELL2:IMUX_B3	IO1.TSDATA0
TCELL2:IMUX_B4	IO1.SLIP
TCELL2:IMUX_B5	IO1.MOVE
TCELL2:IMUX_C0	IO0.TXDATA1
TCELL2:IMUX_C1	IO0.TSDATA1
TCELL2:IMUX_C2	IO0.LOADN
TCELL2:IMUX_C3	IO0.TXDATA5, IO1.TXDATA1
TCELL2:IMUX_C4	IO1.TSDATA1
TCELL2:IMUX_C5	IO1.LOADN
TCELL2:IMUX_D0	IO0.TXDATA2
TCELL2:IMUX_D3	IO0.TXDATA6, IO1.TXDATA2
TCELL2:IMUX_CLK0	IO0.CLK
TCELL2:IMUX_CLK1	IO1.CLK
TCELL2:IMUX_LSR0	IO0.LSR
TCELL2:IMUX_LSR1	IO1.LSR
TCELL2:IMUX_CE0	IO0.CE
TCELL2:IMUX_CE1	IO1.CE
TCELL2:OUT_F0	IO0.RXDATA0
TCELL2:OUT_F1	IO0.RXDATA1
TCELL2:OUT_F2	IO0.RXDATA2
TCELL2:OUT_F3	IO0.RXDATA3
TCELL2:OUT_F4	IO0.INFF
TCELL2:OUT_F5	IO0.DI
TCELL2:OUT_F6	IO0.CFLAG
TCELL2:OUT_F7	IO1.CFLAG
TCELL2:OUT_Q0	IO1.RXDATA0
TCELL2:OUT_Q1	IO0.RXDATA4, IO1.RXDATA1
TCELL2:OUT_Q2	IO0.RXDATA5, IO1.RXDATA2
TCELL2:OUT_Q3	IO0.RXDATA6, IO1.RXDATA3
TCELL2:OUT_Q4	IO1.INFF
TCELL2:OUT_Q5	IO1.DI

Tile IO_E4

Cells: 3

Bel IO0

ecp5 IO_E4 bel IO0
Pin	Direction	Wires
CE	input	TCELL2:IMUX_CE0
CFLAG	output	TCELL2:OUT_F6
CLK	input	TCELL2:IMUX_CLK0
DI	output	TCELL2:OUT_F5
DIRECTION	input	TCELL2:IMUX_A2
INFF	output	TCELL2:OUT_F4
LOADN	input	TCELL2:IMUX_C2
LSR	input	TCELL2:IMUX_LSR0
MOVE	input	TCELL2:IMUX_B2
RXDATA0	output	TCELL2:OUT_F0
RXDATA1	output	TCELL2:OUT_F1
RXDATA2	output	TCELL2:OUT_F2
RXDATA3	output	TCELL2:OUT_F3
RXDATA4	output	TCELL2:OUT_Q1
RXDATA5	output	TCELL2:OUT_Q2
RXDATA6	output	TCELL2:OUT_Q3
SLIP	input	TCELL2:IMUX_B1
TSDATA0	input	TCELL2:IMUX_B0
TSDATA1	input	TCELL2:IMUX_C1
TXDATA0	input	TCELL2:IMUX_A0
TXDATA1	input	TCELL2:IMUX_C0
TXDATA2	input	TCELL2:IMUX_D0
TXDATA3	input	TCELL2:IMUX_A1
TXDATA4	input	TCELL2:IMUX_A3
TXDATA5	input	TCELL2:IMUX_C3
TXDATA6	input	TCELL2:IMUX_D3

Bel IO1

ecp5 IO_E4 bel IO1
Pin	Direction	Wires
CE	input	TCELL2:IMUX_CE1
CFLAG	output	TCELL2:OUT_F7
CLK	input	TCELL2:IMUX_CLK1
DI	output	TCELL2:OUT_Q5
DIRECTION	input	TCELL2:IMUX_A5
INFF	output	TCELL2:OUT_Q4
LOADN	input	TCELL2:IMUX_C5
LSR	input	TCELL2:IMUX_LSR1
MOVE	input	TCELL2:IMUX_B5
RXDATA0	output	TCELL2:OUT_Q0
RXDATA1	output	TCELL2:OUT_Q1
RXDATA2	output	TCELL2:OUT_Q2
RXDATA3	output	TCELL2:OUT_Q3
SLIP	input	TCELL2:IMUX_B4
TSDATA0	input	TCELL2:IMUX_B3
TSDATA1	input	TCELL2:IMUX_C4
TXDATA0	input	TCELL2:IMUX_A3
TXDATA1	input	TCELL2:IMUX_C3
TXDATA2	input	TCELL2:IMUX_D3
TXDATA3	input	TCELL2:IMUX_A4

Bel IO2

ecp5 IO_E4 bel IO2
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE0
CFLAG	output	TCELL0:OUT_F6
CLK	input	TCELL0:IMUX_CLK0
DI	output	TCELL0:OUT_F5
DIRECTION	input	TCELL0:IMUX_A2
INFF	output	TCELL0:OUT_F4
LOADN	input	TCELL0:IMUX_C2
LSR	input	TCELL0:IMUX_LSR0
MOVE	input	TCELL0:IMUX_B2
RXDATA0	output	TCELL0:OUT_F0
RXDATA1	output	TCELL0:OUT_F1
RXDATA2	output	TCELL0:OUT_F2
RXDATA3	output	TCELL0:OUT_F3
RXDATA4	output	TCELL0:OUT_Q1
RXDATA5	output	TCELL0:OUT_Q2
RXDATA6	output	TCELL0:OUT_Q3
SLIP	input	TCELL0:IMUX_B1
TSDATA0	input	TCELL0:IMUX_B0
TSDATA1	input	TCELL0:IMUX_C1
TXDATA0	input	TCELL0:IMUX_A0
TXDATA1	input	TCELL0:IMUX_C0
TXDATA2	input	TCELL0:IMUX_D0
TXDATA3	input	TCELL0:IMUX_A1
TXDATA4	input	TCELL0:IMUX_A3
TXDATA5	input	TCELL0:IMUX_C3
TXDATA6	input	TCELL0:IMUX_D3

Bel IO3

ecp5 IO_E4 bel IO3
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE1
CFLAG	output	TCELL0:OUT_F7
CLK	input	TCELL0:IMUX_CLK1
DI	output	TCELL0:OUT_Q5
DIRECTION	input	TCELL0:IMUX_A5
INFF	output	TCELL0:OUT_Q4
LOADN	input	TCELL0:IMUX_C5
LSR	input	TCELL0:IMUX_LSR1
MOVE	input	TCELL0:IMUX_B5
RXDATA0	output	TCELL0:OUT_Q0
RXDATA1	output	TCELL0:OUT_Q1
RXDATA2	output	TCELL0:OUT_Q2
RXDATA3	output	TCELL0:OUT_Q3
SLIP	input	TCELL0:IMUX_B4
TSDATA0	input	TCELL0:IMUX_B3
TSDATA1	input	TCELL0:IMUX_C4
TXDATA0	input	TCELL0:IMUX_A3
TXDATA1	input	TCELL0:IMUX_C3
TXDATA2	input	TCELL0:IMUX_D3
TXDATA3	input	TCELL0:IMUX_A4

Bel wires

ecp5 IO_E4 bel wires
Wire	Pins
TCELL0:IMUX_A0	IO2.TXDATA0
TCELL0:IMUX_A1	IO2.TXDATA3
TCELL0:IMUX_A2	IO2.DIRECTION
TCELL0:IMUX_A3	IO2.TXDATA4, IO3.TXDATA0
TCELL0:IMUX_A4	IO3.TXDATA3
TCELL0:IMUX_A5	IO3.DIRECTION
TCELL0:IMUX_B0	IO2.TSDATA0
TCELL0:IMUX_B1	IO2.SLIP
TCELL0:IMUX_B2	IO2.MOVE
TCELL0:IMUX_B3	IO3.TSDATA0
TCELL0:IMUX_B4	IO3.SLIP
TCELL0:IMUX_B5	IO3.MOVE
TCELL0:IMUX_C0	IO2.TXDATA1
TCELL0:IMUX_C1	IO2.TSDATA1
TCELL0:IMUX_C2	IO2.LOADN
TCELL0:IMUX_C3	IO2.TXDATA5, IO3.TXDATA1
TCELL0:IMUX_C4	IO3.TSDATA1
TCELL0:IMUX_C5	IO3.LOADN
TCELL0:IMUX_D0	IO2.TXDATA2
TCELL0:IMUX_D3	IO2.TXDATA6, IO3.TXDATA2
TCELL0:IMUX_CLK0	IO2.CLK
TCELL0:IMUX_CLK1	IO3.CLK
TCELL0:IMUX_LSR0	IO2.LSR
TCELL0:IMUX_LSR1	IO3.LSR
TCELL0:IMUX_CE0	IO2.CE
TCELL0:IMUX_CE1	IO3.CE
TCELL0:OUT_F0	IO2.RXDATA0
TCELL0:OUT_F1	IO2.RXDATA1
TCELL0:OUT_F2	IO2.RXDATA2
TCELL0:OUT_F3	IO2.RXDATA3
TCELL0:OUT_F4	IO2.INFF
TCELL0:OUT_F5	IO2.DI
TCELL0:OUT_F6	IO2.CFLAG
TCELL0:OUT_F7	IO3.CFLAG
TCELL0:OUT_Q0	IO3.RXDATA0
TCELL0:OUT_Q1	IO2.RXDATA4, IO3.RXDATA1
TCELL0:OUT_Q2	IO2.RXDATA5, IO3.RXDATA2
TCELL0:OUT_Q3	IO2.RXDATA6, IO3.RXDATA3
TCELL0:OUT_Q4	IO3.INFF
TCELL0:OUT_Q5	IO3.DI
TCELL2:IMUX_A0	IO0.TXDATA0
TCELL2:IMUX_A1	IO0.TXDATA3
TCELL2:IMUX_A2	IO0.DIRECTION
TCELL2:IMUX_A3	IO0.TXDATA4, IO1.TXDATA0
TCELL2:IMUX_A4	IO1.TXDATA3
TCELL2:IMUX_A5	IO1.DIRECTION
TCELL2:IMUX_B0	IO0.TSDATA0
TCELL2:IMUX_B1	IO0.SLIP
TCELL2:IMUX_B2	IO0.MOVE
TCELL2:IMUX_B3	IO1.TSDATA0
TCELL2:IMUX_B4	IO1.SLIP
TCELL2:IMUX_B5	IO1.MOVE
TCELL2:IMUX_C0	IO0.TXDATA1
TCELL2:IMUX_C1	IO0.TSDATA1
TCELL2:IMUX_C2	IO0.LOADN
TCELL2:IMUX_C3	IO0.TXDATA5, IO1.TXDATA1
TCELL2:IMUX_C4	IO1.TSDATA1
TCELL2:IMUX_C5	IO1.LOADN
TCELL2:IMUX_D0	IO0.TXDATA2
TCELL2:IMUX_D3	IO0.TXDATA6, IO1.TXDATA2
TCELL2:IMUX_CLK0	IO0.CLK
TCELL2:IMUX_CLK1	IO1.CLK
TCELL2:IMUX_LSR0	IO0.LSR
TCELL2:IMUX_LSR1	IO1.LSR
TCELL2:IMUX_CE0	IO0.CE
TCELL2:IMUX_CE1	IO1.CE
TCELL2:OUT_F0	IO0.RXDATA0
TCELL2:OUT_F1	IO0.RXDATA1
TCELL2:OUT_F2	IO0.RXDATA2
TCELL2:OUT_F3	IO0.RXDATA3
TCELL2:OUT_F4	IO0.INFF
TCELL2:OUT_F5	IO0.DI
TCELL2:OUT_F6	IO0.CFLAG
TCELL2:OUT_F7	IO1.CFLAG
TCELL2:OUT_Q0	IO1.RXDATA0
TCELL2:OUT_Q1	IO0.RXDATA4, IO1.RXDATA1
TCELL2:OUT_Q2	IO0.RXDATA5, IO1.RXDATA2
TCELL2:OUT_Q3	IO0.RXDATA6, IO1.RXDATA3
TCELL2:OUT_Q4	IO1.INFF
TCELL2:OUT_Q5	IO1.DI

Tile IO_S1

Cells: 1

Bel IO0

ecp5 IO_S1 bel IO0
Pin	Direction	Wires
CE	input	IMUX_CE0
CFLAG	output	OUT_F3
CLK	input	IMUX_CLK0
DI	output	OUT_Q0
DIRECTION	input	IMUX_B1
INFF	output	OUT_F2
LOADN	input	IMUX_D1
LSR	input	IMUX_LSR0
MOVE	input	IMUX_C1
RXDATA0	output	OUT_F0
RXDATA1	output	OUT_F1
TSDATA0	input	IMUX_B0
TXDATA0	input	IMUX_A0
TXDATA1	input	IMUX_C0

Bel wires

ecp5 IO_S1 bel wires
Wire	Pins
IMUX_A0	IO0.TXDATA0
IMUX_B0	IO0.TSDATA0
IMUX_B1	IO0.DIRECTION
IMUX_C0	IO0.TXDATA1
IMUX_C1	IO0.MOVE
IMUX_D1	IO0.LOADN
IMUX_CLK0	IO0.CLK
IMUX_LSR0	IO0.LSR
IMUX_CE0	IO0.CE
OUT_F0	IO0.RXDATA0
OUT_F1	IO0.RXDATA1
OUT_F2	IO0.INFF
OUT_F3	IO0.CFLAG
OUT_Q0	IO0.DI

Tile IO_S2

Cells: 2

Bel IO0

ecp5 IO_S2 bel IO0
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE0
CFLAG	output	TCELL0:OUT_F3
CLK	input	TCELL0:IMUX_CLK0
DI	output	TCELL0:OUT_Q0
DIRECTION	input	TCELL0:IMUX_B1
INFF	output	TCELL0:OUT_F2
LOADN	input	TCELL0:IMUX_D1
LSR	input	TCELL0:IMUX_LSR0
MOVE	input	TCELL0:IMUX_C1
RXDATA0	output	TCELL0:OUT_F0
RXDATA1	output	TCELL0:OUT_F1
TSDATA0	input	TCELL0:IMUX_B0
TXDATA0	input	TCELL0:IMUX_A0
TXDATA1	input	TCELL0:IMUX_C0

Bel IO1

ecp5 IO_S2 bel IO1
Pin	Direction	Wires
CE	input	TCELL1:IMUX_CE0
CFLAG	output	TCELL1:OUT_F3
CLK	input	TCELL1:IMUX_CLK0
DI	output	TCELL1:OUT_Q0
DIRECTION	input	TCELL1:IMUX_B1
INFF	output	TCELL1:OUT_F2
LOADN	input	TCELL1:IMUX_D1
LSR	input	TCELL1:IMUX_LSR0
MOVE	input	TCELL1:IMUX_C1
RXDATA0	output	TCELL1:OUT_F0
RXDATA1	output	TCELL1:OUT_F1
TSDATA0	input	TCELL1:IMUX_B0
TXDATA0	input	TCELL1:IMUX_A0
TXDATA1	input	TCELL1:IMUX_C0

Bel wires

ecp5 IO_S2 bel wires
Wire	Pins
TCELL0:IMUX_A0	IO0.TXDATA0
TCELL0:IMUX_B0	IO0.TSDATA0
TCELL0:IMUX_B1	IO0.DIRECTION
TCELL0:IMUX_C0	IO0.TXDATA1
TCELL0:IMUX_C1	IO0.MOVE
TCELL0:IMUX_D1	IO0.LOADN
TCELL0:IMUX_CLK0	IO0.CLK
TCELL0:IMUX_LSR0	IO0.LSR
TCELL0:IMUX_CE0	IO0.CE
TCELL0:OUT_F0	IO0.RXDATA0
TCELL0:OUT_F1	IO0.RXDATA1
TCELL0:OUT_F2	IO0.INFF
TCELL0:OUT_F3	IO0.CFLAG
TCELL0:OUT_Q0	IO0.DI
TCELL1:IMUX_A0	IO1.TXDATA0
TCELL1:IMUX_B0	IO1.TSDATA0
TCELL1:IMUX_B1	IO1.DIRECTION
TCELL1:IMUX_C0	IO1.TXDATA1
TCELL1:IMUX_C1	IO1.MOVE
TCELL1:IMUX_D1	IO1.LOADN
TCELL1:IMUX_CLK0	IO1.CLK
TCELL1:IMUX_LSR0	IO1.LSR
TCELL1:IMUX_CE0	IO1.CE
TCELL1:OUT_F0	IO1.RXDATA0
TCELL1:OUT_F1	IO1.RXDATA1
TCELL1:OUT_F2	IO1.INFF
TCELL1:OUT_F3	IO1.CFLAG
TCELL1:OUT_Q0	IO1.DI

Tile IO_N2

Cells: 2

Bel IO0

ecp5 IO_N2 bel IO0
Pin	Direction	Wires
CE	input	TCELL0:IMUX_CE0
CFLAG	output	TCELL0:OUT_F3
CLK	input	TCELL0:IMUX_CLK0
DI	output	TCELL0:OUT_Q0
DIRECTION	input	TCELL0:IMUX_B1
INFF	output	TCELL0:OUT_F2
LOADN	input	TCELL0:IMUX_D1
LSR	input	TCELL0:IMUX_LSR0
MOVE	input	TCELL0:IMUX_C1
RXDATA0	output	TCELL0:OUT_F0
RXDATA1	output	TCELL0:OUT_F1
TSDATA0	input	TCELL0:IMUX_B0
TXDATA0	input	TCELL0:IMUX_A0
TXDATA1	input	TCELL0:IMUX_C0

Bel IO1

ecp5 IO_N2 bel IO1
Pin	Direction	Wires
CE	input	TCELL1:IMUX_CE0
CFLAG	output	TCELL1:OUT_F3
CLK	input	TCELL1:IMUX_CLK0
DI	output	TCELL1:OUT_Q0
DIRECTION	input	TCELL1:IMUX_B1
INFF	output	TCELL1:OUT_F2
LOADN	input	TCELL1:IMUX_D1
LSR	input	TCELL1:IMUX_LSR0
MOVE	input	TCELL1:IMUX_C1
RXDATA0	output	TCELL1:OUT_F0
RXDATA1	output	TCELL1:OUT_F1
TSDATA0	input	TCELL1:IMUX_B0
TXDATA0	input	TCELL1:IMUX_A0
TXDATA1	input	TCELL1:IMUX_C0

Bel wires

ecp5 IO_N2 bel wires
Wire	Pins
TCELL0:IMUX_A0	IO0.TXDATA0
TCELL0:IMUX_B0	IO0.TSDATA0
TCELL0:IMUX_B1	IO0.DIRECTION
TCELL0:IMUX_C0	IO0.TXDATA1
TCELL0:IMUX_C1	IO0.MOVE
TCELL0:IMUX_D1	IO0.LOADN
TCELL0:IMUX_CLK0	IO0.CLK
TCELL0:IMUX_LSR0	IO0.LSR
TCELL0:IMUX_CE0	IO0.CE
TCELL0:OUT_F0	IO0.RXDATA0
TCELL0:OUT_F1	IO0.RXDATA1
TCELL0:OUT_F2	IO0.INFF
TCELL0:OUT_F3	IO0.CFLAG
TCELL0:OUT_Q0	IO0.DI
TCELL1:IMUX_A0	IO1.TXDATA0
TCELL1:IMUX_B0	IO1.TSDATA0
TCELL1:IMUX_B1	IO1.DIRECTION
TCELL1:IMUX_C0	IO1.TXDATA1
TCELL1:IMUX_C1	IO1.MOVE
TCELL1:IMUX_D1	IO1.LOADN
TCELL1:IMUX_CLK0	IO1.CLK
TCELL1:IMUX_LSR0	IO1.LSR
TCELL1:IMUX_CE0	IO1.CE
TCELL1:OUT_F0	IO1.RXDATA0
TCELL1:OUT_F1	IO1.RXDATA1
TCELL1:OUT_F2	IO1.INFF
TCELL1:OUT_F3	IO1.CFLAG
TCELL1:OUT_Q0	IO1.DI

Tile DQS_W

Cells: 6

Bel DQS0

ecp5 DQS_W bel DQS0
Pin	Direction	Wires
BURSTDET	output	TCELL4:OUT_Q7
DATAVALID	output	TCELL4:OUT_Q6
DQSR90	output	TCELL4:OUT_F6
DQSW	output	TCELL4:OUT_F7
DQSW270	output	TCELL3:OUT_Q6
DYNDELAY0	input	TCELL4:IMUX_D3
DYNDELAY1	input	TCELL4:IMUX_A4
DYNDELAY2	input	TCELL4:IMUX_B4
DYNDELAY3	input	TCELL4:IMUX_C4
DYNDELAY4	input	TCELL4:IMUX_D4
DYNDELAY5	input	TCELL4:IMUX_A5
DYNDELAY6	input	TCELL4:IMUX_B5
DYNDELAY7	input	TCELL4:IMUX_C5
PAUSE	input	TCELL4:IMUX_A0
RDCFLAG	output	TCELL3:OUT_Q7
RDDIRECTION	input	TCELL3:IMUX_B6
RDLOADN	input	TCELL3:IMUX_A6
RDMOVE	input	TCELL3:IMUX_C6
READ0	input	TCELL4:IMUX_B1
READ1	input	TCELL4:IMUX_C1
READCLKSEL0	input	TCELL4:IMUX_B0
READCLKSEL1	input	TCELL4:IMUX_C0
READCLKSEL2	input	TCELL4:IMUX_D0
RST	input	TCELL4:IMUX_LSR1
SCLK	input	TCELL4:IMUX_CLK1
WRCFLAG	output	TCELL2:OUT_Q6
WRDIRECTION	input	TCELL3:IMUX_A7
WRLOADN	input	TCELL3:IMUX_D6
WRMOVE	input	TCELL3:IMUX_B7

Bel wires

ecp5 DQS_W bel wires
Wire	Pins
TCELL2:OUT_Q6	DQS0.WRCFLAG
TCELL3:IMUX_A6	DQS0.RDLOADN
TCELL3:IMUX_A7	DQS0.WRDIRECTION
TCELL3:IMUX_B6	DQS0.RDDIRECTION
TCELL3:IMUX_B7	DQS0.WRMOVE
TCELL3:IMUX_C6	DQS0.RDMOVE
TCELL3:IMUX_D6	DQS0.WRLOADN
TCELL3:OUT_Q6	DQS0.DQSW270
TCELL3:OUT_Q7	DQS0.RDCFLAG
TCELL4:IMUX_A0	DQS0.PAUSE
TCELL4:IMUX_A4	DQS0.DYNDELAY1
TCELL4:IMUX_A5	DQS0.DYNDELAY5
TCELL4:IMUX_B0	DQS0.READCLKSEL0
TCELL4:IMUX_B1	DQS0.READ0
TCELL4:IMUX_B4	DQS0.DYNDELAY2
TCELL4:IMUX_B5	DQS0.DYNDELAY6
TCELL4:IMUX_C0	DQS0.READCLKSEL1
TCELL4:IMUX_C1	DQS0.READ1
TCELL4:IMUX_C4	DQS0.DYNDELAY3
TCELL4:IMUX_C5	DQS0.DYNDELAY7
TCELL4:IMUX_D0	DQS0.READCLKSEL2
TCELL4:IMUX_D3	DQS0.DYNDELAY0
TCELL4:IMUX_D4	DQS0.DYNDELAY4
TCELL4:IMUX_CLK1	DQS0.SCLK
TCELL4:IMUX_LSR1	DQS0.RST
TCELL4:OUT_F6	DQS0.DQSR90
TCELL4:OUT_F7	DQS0.DQSW
TCELL4:OUT_Q6	DQS0.DATAVALID
TCELL4:OUT_Q7	DQS0.BURSTDET

Tile DQS_E

Cells: 6

Bel DQS0

ecp5 DQS_E bel DQS0
Pin	Direction	Wires
BURSTDET	output	TCELL4:OUT_Q7
DATAVALID	output	TCELL4:OUT_Q6
DQSR90	output	TCELL4:OUT_F6
DQSW	output	TCELL4:OUT_F7
DQSW270	output	TCELL3:OUT_Q6
DYNDELAY0	input	TCELL4:IMUX_D3
DYNDELAY1	input	TCELL4:IMUX_A4
DYNDELAY2	input	TCELL4:IMUX_B4
DYNDELAY3	input	TCELL4:IMUX_C4
DYNDELAY4	input	TCELL4:IMUX_D4
DYNDELAY5	input	TCELL4:IMUX_A5
DYNDELAY6	input	TCELL4:IMUX_B5
DYNDELAY7	input	TCELL4:IMUX_C5
PAUSE	input	TCELL4:IMUX_A0
RDCFLAG	output	TCELL3:OUT_Q7
RDDIRECTION	input	TCELL3:IMUX_B6
RDLOADN	input	TCELL3:IMUX_A6
RDMOVE	input	TCELL3:IMUX_C6
READ0	input	TCELL4:IMUX_B1
READ1	input	TCELL4:IMUX_C1
READCLKSEL0	input	TCELL4:IMUX_B0
READCLKSEL1	input	TCELL4:IMUX_C0
READCLKSEL2	input	TCELL4:IMUX_D0
RST	input	TCELL4:IMUX_LSR1
SCLK	input	TCELL4:IMUX_CLK1
WRCFLAG	output	TCELL2:OUT_Q6
WRDIRECTION	input	TCELL3:IMUX_A7
WRLOADN	input	TCELL3:IMUX_D6
WRMOVE	input	TCELL3:IMUX_B7

Bel wires

ecp5 DQS_E bel wires
Wire	Pins
TCELL2:OUT_Q6	DQS0.WRCFLAG
TCELL3:IMUX_A6	DQS0.RDLOADN
TCELL3:IMUX_A7	DQS0.WRDIRECTION
TCELL3:IMUX_B6	DQS0.RDDIRECTION
TCELL3:IMUX_B7	DQS0.WRMOVE
TCELL3:IMUX_C6	DQS0.RDMOVE
TCELL3:IMUX_D6	DQS0.WRLOADN
TCELL3:OUT_Q6	DQS0.DQSW270
TCELL3:OUT_Q7	DQS0.RDCFLAG
TCELL4:IMUX_A0	DQS0.PAUSE
TCELL4:IMUX_A4	DQS0.DYNDELAY1
TCELL4:IMUX_A5	DQS0.DYNDELAY5
TCELL4:IMUX_B0	DQS0.READCLKSEL0
TCELL4:IMUX_B1	DQS0.READ0
TCELL4:IMUX_B4	DQS0.DYNDELAY2
TCELL4:IMUX_B5	DQS0.DYNDELAY6
TCELL4:IMUX_C0	DQS0.READCLKSEL1
TCELL4:IMUX_C1	DQS0.READ1
TCELL4:IMUX_C4	DQS0.DYNDELAY3
TCELL4:IMUX_C5	DQS0.DYNDELAY7
TCELL4:IMUX_D0	DQS0.READCLKSEL2
TCELL4:IMUX_D3	DQS0.DYNDELAY0
TCELL4:IMUX_D4	DQS0.DYNDELAY4
TCELL4:IMUX_CLK1	DQS0.SCLK
TCELL4:IMUX_LSR1	DQS0.RST
TCELL4:OUT_F6	DQS0.DQSR90
TCELL4:OUT_F7	DQS0.DQSW
TCELL4:OUT_Q6	DQS0.DATAVALID
TCELL4:OUT_Q7	DQS0.BURSTDET

Tile DDRDLL

Cells: 1

Bel DDRDLL

ecp5 DDRDLL bel DDRDLL
Pin	Direction	Wires
CLK	input	IMUX_CLK0
DCNTL0	output	OUT_F0
DCNTL1	output	OUT_F1
DCNTL2	output	OUT_F2
DCNTL3	output	OUT_F3
DCNTL4	output	OUT_F4
DCNTL5	output	OUT_F5
DCNTL6	output	OUT_F6
DCNTL7	output	OUT_F7
DIVOSC	output	OUT_Q1
FREEZE	input	IMUX_A0
LOCK	output	OUT_Q0
RST	input	IMUX_LSR0
UDDCNTLN	input	IMUX_B0

Bel wires

ecp5 DDRDLL bel wires
Wire	Pins
IMUX_A0	DDRDLL.FREEZE
IMUX_B0	DDRDLL.UDDCNTLN
IMUX_CLK0	DDRDLL.CLK
IMUX_LSR0	DDRDLL.RST
OUT_F0	DDRDLL.DCNTL0
OUT_F1	DDRDLL.DCNTL1
OUT_F2	DDRDLL.DCNTL2
OUT_F3	DDRDLL.DCNTL3
OUT_F4	DDRDLL.DCNTL4
OUT_F5	DDRDLL.DCNTL5
OUT_F6	DDRDLL.DCNTL6
OUT_F7	DDRDLL.DCNTL7
OUT_Q0	DDRDLL.LOCK
OUT_Q1	DDRDLL.DIVOSC

Tile BC0

Cells: 1

Bel BREFTEST

ecp5 BC0 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC0 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC1

Cells: 1

Bel BREFTEST

ecp5 BC1 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC1 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC2

Cells: 1

Bel BCINRD

ecp5 BC2 bel BCINRD
Pin	Direction	Wires
INRDENI	input	IMUX_B4

Bel BCLVDSO

ecp5 BC2 bel BCLVDSO
Pin	Direction	Wires
LVDSENI	input	IMUX_A4

Bel BREFTEST

ecp5 BC2 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC2 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_A4	BCLVDSO.LVDSENI
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_B4	BCINRD.INRDENI
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC3

Cells: 1

Bel BCINRD

ecp5 BC3 bel BCINRD
Pin	Direction	Wires
INRDENI	input	IMUX_B4

Bel BCLVDSO

ecp5 BC3 bel BCLVDSO
Pin	Direction	Wires
LVDSENI	input	IMUX_A4

Bel BREFTEST

ecp5 BC3 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC3 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_A4	BCLVDSO.LVDSENI
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_B4	BCINRD.INRDENI
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC4

Cells: 1

Bel BREFTEST

ecp5 BC4 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC4 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC8

Cells: 1

Bel BREFTEST

ecp5 BC8 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC8 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC6

Cells: 1

Bel BCINRD

ecp5 BC6 bel BCINRD
Pin	Direction	Wires
INRDENI	input	IMUX_B4

Bel BCLVDSO

ecp5 BC6 bel BCLVDSO
Pin	Direction	Wires
LVDSENI	input	IMUX_A4

Bel BREFTEST

ecp5 BC6 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC6 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_A4	BCLVDSO.LVDSENI
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_B4	BCINRD.INRDENI
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Tile BC7

Cells: 1

Bel BCINRD

ecp5 BC7 bel BCINRD
Pin	Direction	Wires
INRDENI	input	IMUX_B4

Bel BCLVDSO

ecp5 BC7 bel BCLVDSO
Pin	Direction	Wires
LVDSENI	input	IMUX_A4

Bel BREFTEST

ecp5 BC7 bel BREFTEST
Pin	Direction	Wires
PVT_SNK_IN0	input	IMUX_A2
PVT_SNK_IN1	input	IMUX_B2
PVT_SNK_IN2	input	IMUX_C2
PVT_SNK_IN3	input	IMUX_D2
PVT_SNK_IN4	input	IMUX_C3
PVT_SNK_IN5	input	IMUX_D3
PVT_SNK_OUT0	output	OUT_Q0
PVT_SNK_OUT1	output	OUT_Q1
PVT_SNK_OUT2	output	OUT_Q2
PVT_SNK_OUT3	output	OUT_Q3
PVT_SNK_OUT4	output	OUT_Q4
PVT_SNK_OUT5	output	OUT_Q5
PVT_SRC_IN0	input	IMUX_C0
PVT_SRC_IN1	input	IMUX_D0
PVT_SRC_IN2	input	IMUX_A1
PVT_SRC_IN3	input	IMUX_B1
PVT_SRC_IN4	input	IMUX_C1
PVT_SRC_IN5	input	IMUX_D1
PVT_SRC_OUT0	output	OUT_F0
PVT_SRC_OUT1	output	OUT_F1
PVT_SRC_OUT2	output	OUT_F2
PVT_SRC_OUT3	output	OUT_F3
PVT_SRC_OUT4	output	OUT_F4
PVT_SRC_OUT5	output	OUT_F5

Bel wires

ecp5 BC7 bel wires
Wire	Pins
IMUX_A1	BREFTEST.PVT_SRC_IN2
IMUX_A2	BREFTEST.PVT_SNK_IN0
IMUX_A4	BCLVDSO.LVDSENI
IMUX_B1	BREFTEST.PVT_SRC_IN3
IMUX_B2	BREFTEST.PVT_SNK_IN1
IMUX_B4	BCINRD.INRDENI
IMUX_C0	BREFTEST.PVT_SRC_IN0
IMUX_C1	BREFTEST.PVT_SRC_IN4
IMUX_C2	BREFTEST.PVT_SNK_IN2
IMUX_C3	BREFTEST.PVT_SNK_IN4
IMUX_D0	BREFTEST.PVT_SRC_IN1
IMUX_D1	BREFTEST.PVT_SRC_IN5
IMUX_D2	BREFTEST.PVT_SNK_IN3
IMUX_D3	BREFTEST.PVT_SNK_IN5
OUT_F0	BREFTEST.PVT_SRC_OUT0
OUT_F1	BREFTEST.PVT_SRC_OUT1
OUT_F2	BREFTEST.PVT_SRC_OUT2
OUT_F3	BREFTEST.PVT_SRC_OUT3
OUT_F4	BREFTEST.PVT_SRC_OUT4
OUT_F5	BREFTEST.PVT_SRC_OUT5
OUT_Q0	BREFTEST.PVT_SNK_OUT0
OUT_Q1	BREFTEST.PVT_SNK_OUT1
OUT_Q2	BREFTEST.PVT_SNK_OUT2
OUT_Q3	BREFTEST.PVT_SNK_OUT3
OUT_Q4	BREFTEST.PVT_SNK_OUT4
OUT_Q5	BREFTEST.PVT_SNK_OUT5

Keyboard shortcuts

Project Combine