Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Input / Output

Tile IO_W2

Cells: 1

Bel IO0

machxo2 IO_W2 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 IO_W2 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel wires

machxo2 IO_W2 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI

Tile IO_W4

Cells: 1

Bel IO0

machxo2 IO_W4 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 IO_W4 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel IO2

machxo2 IO_W4 bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
TSinputIMUX_C2

Bel IO3

machxo2 IO_W4 bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 IO_W4 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI

Tile IO_W4_I3C

Cells: 1

Bel IO0

machxo2 IO_W4_I3C bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
PULLUPENinputIMUX_C4
RESENinputIMUX_A4
TSinputIMUX_C0

Bel IO1

machxo2 IO_W4_I3C bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
PULLUPENinputIMUX_D4
RESENinputIMUX_B4
TSinputIMUX_C1

Bel IO2

machxo2 IO_W4_I3C bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
TSinputIMUX_C2

Bel IO3

machxo2 IO_W4_I3C bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 IO_W4_I3C bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_A4IO0.RESEN
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_B4IO1.RESEN
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_C4IO0.PULLUPEN
IMUX_D4IO1.PULLUPEN
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI

Tile IO_E2

Cells: 1

Bel IO0

machxo2 IO_E2 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 IO_E2 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel wires

machxo2 IO_E2 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI

Tile IO_E4

Cells: 1

Bel IO0

machxo2 IO_E4 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 IO_E4 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel IO2

machxo2 IO_E4 bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
TSinputIMUX_C2

Bel IO3

machxo2 IO_E4 bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 IO_E4 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI

Tile SIO_S2

Cells: 1

Bel IO0

machxo2 SIO_S2 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 SIO_S2 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel wires

machxo2 SIO_S2 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI

Tile SIO_S4

Cells: 1

Bel IO0

machxo2 SIO_S4 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 SIO_S4 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel IO2

machxo2 SIO_S4 bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
TSinputIMUX_C2

Bel IO3

machxo2 SIO_S4 bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 SIO_S4 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI

Tile IO_S4

Cells: 1

Bel IO0

machxo2 IO_S4 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DEL0inputIMUX_D2
DEL1inputIMUX_D3
DEL2inputIMUX_A4
DEL3inputIMUX_B4
DEL4inputIMUX_C4
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
RXD0outputOUT_F4
RXD1outputOUT_F0
RXD2outputOUT_F5
RXD3outputOUT_F1
RXDA0outputOUT_Q4
RXDA1outputOUT_Q5
RXDA2outputOUT_Q6
RXDA3outputOUT_Q7
RXDA4outputOUT_F4
RXDA5outputOUT_F0
RXDA6outputOUT_F5
RXDA7outputOUT_F1
SLIPinputIMUX_D0
TSinputIMUX_C0

Bel IO1

machxo2 IO_S4 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel IO2

machxo2 IO_S4 bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DEL0inputIMUX_D4
DEL1inputIMUX_A5
DEL2inputIMUX_B5
DEL3inputIMUX_C5
DEL4inputIMUX_D5
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
RXD0outputOUT_Q4
RXD1outputOUT_Q5
RXD2outputOUT_Q6
RXD3outputOUT_Q7
SLIPinputIMUX_D1
TSinputIMUX_C2

Bel IO3

machxo2 IO_S4 bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 IO_S4 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_A4IO0.DEL2
IMUX_A5IO2.DEL1
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_B4IO0.DEL3
IMUX_B5IO2.DEL2
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_C4IO0.DEL4
IMUX_C5IO2.DEL3
IMUX_D0IO0.SLIP
IMUX_D1IO2.SLIP
IMUX_D2IO0.DEL0
IMUX_D3IO0.DEL1
IMUX_D4IO2.DEL0
IMUX_D5IO2.DEL4
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN, IO0.RXD1, IO0.RXDA5
OUT_F1IO0.RXD3, IO0.RXDA7, IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP, IO0.RXD0, IO0.RXDA4
OUT_F5IO0.RXD2, IO0.RXDA6, IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI
OUT_Q4IO0.RXDA0, IO2.RXD0
OUT_Q5IO0.RXDA1, IO2.RXD1
OUT_Q6IO0.RXDA2, IO2.RXD2
OUT_Q7IO0.RXDA3, IO2.RXD3

Tile SIO_N2

Cells: 1

Bel IO0

machxo2 SIO_N2 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 SIO_N2 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel wires

machxo2 SIO_N2 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI

Tile SIO_N4

Cells: 1

Bel IO0

machxo2 SIO_N4 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0

Bel IO1

machxo2 SIO_N4 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel IO2

machxo2 SIO_N4 bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
TSinputIMUX_C2

Bel IO3

machxo2 SIO_N4 bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 SIO_N4 bel wires
WirePins
IMUX_A0IO0.OPOS
IMUX_A1IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_B0IO0.ONEG
IMUX_B1IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI

Tile IO_N4

Cells: 1

Bel IO0

machxo2 IO_N4 bel IO0
PinDirectionWires
CEinputIMUX_CE0
CLKinputIMUX_CLK0
DIoutputOUT_Q0
INoutputOUT_F0
IPoutputOUT_F4
LSRinputIMUX_LSR0
ONEGinputIMUX_B0
OPOSinputIMUX_A0
TSinputIMUX_C0
TXD0inputIMUX_A0
TXD1inputIMUX_B0
TXD2inputIMUX_A1
TXD3inputIMUX_B1
TXD4inputIMUX_D0
TXD5inputIMUX_D1
TXD6inputIMUX_D2
TXD7inputIMUX_D3

Bel IO1

machxo2 IO_N4 bel IO1
PinDirectionWires
CEinputIMUX_CE1
CLKinputIMUX_CLK1
DIoutputOUT_Q1
INoutputOUT_F1
IPoutputOUT_F5
LSRinputIMUX_LSR1
ONEGinputIMUX_B1
OPOSinputIMUX_A1
TSinputIMUX_C1

Bel IO2

machxo2 IO_N4 bel IO2
PinDirectionWires
CEinputIMUX_CE2
CLKinputIMUX_CLK2
DIoutputOUT_Q2
INoutputOUT_F2
IPoutputOUT_F6
LSRinputIMUX_LSR2
ONEGinputIMUX_B2
OPOSinputIMUX_A2
TSinputIMUX_C2
TXD0inputIMUX_D0
TXD1inputIMUX_D1
TXD2inputIMUX_D2
TXD3inputIMUX_D3

Bel IO3

machxo2 IO_N4 bel IO3
PinDirectionWires
CEinputIMUX_CE3
CLKinputIMUX_CLK3
DIoutputOUT_Q3
INoutputOUT_F3
IPoutputOUT_F7
LSRinputIMUX_LSR3
ONEGinputIMUX_B3
OPOSinputIMUX_A3
TSinputIMUX_C3

Bel wires

machxo2 IO_N4 bel wires
WirePins
IMUX_A0IO0.OPOS, IO0.TXD0
IMUX_A1IO0.TXD2, IO1.OPOS
IMUX_A2IO2.OPOS
IMUX_A3IO3.OPOS
IMUX_B0IO0.ONEG, IO0.TXD1
IMUX_B1IO0.TXD3, IO1.ONEG
IMUX_B2IO2.ONEG
IMUX_B3IO3.ONEG
IMUX_C0IO0.TS
IMUX_C1IO1.TS
IMUX_C2IO2.TS
IMUX_C3IO3.TS
IMUX_D0IO0.TXD4, IO2.TXD0
IMUX_D1IO0.TXD5, IO2.TXD1
IMUX_D2IO0.TXD6, IO2.TXD2
IMUX_D3IO0.TXD7, IO2.TXD3
IMUX_CLK0IO0.CLK
IMUX_CLK1IO1.CLK
IMUX_CLK2IO2.CLK
IMUX_CLK3IO3.CLK
IMUX_LSR0IO0.LSR
IMUX_LSR1IO1.LSR
IMUX_LSR2IO2.LSR
IMUX_LSR3IO3.LSR
IMUX_CE0IO0.CE
IMUX_CE1IO1.CE
IMUX_CE2IO2.CE
IMUX_CE3IO3.CE
OUT_F0IO0.IN
OUT_F1IO1.IN
OUT_F2IO2.IN
OUT_F3IO3.IN
OUT_F4IO0.IP
OUT_F5IO1.IP
OUT_F6IO2.IP
OUT_F7IO3.IP
OUT_Q0IO0.DI
OUT_Q1IO1.DI
OUT_Q2IO2.DI
OUT_Q3IO3.DI

Tile DQSDLL_S

Cells: 1

Bel DQSDLL

machxo2 DQSDLL_S bel DQSDLL
PinDirectionWires
CLKinputIMUX_CLK0
FREEZEinputIMUX_B0
LOCKoutputOUT_F0
RSTinputIMUX_LSR0
UDDCNTLNinputIMUX_A0

Bel DQSDLLTEST

machxo2 DQSDLL_S bel DQSDLLTEST
PinDirectionWires
DIVOSCoutputOUT_F1
SDOUT0outputOUT_Q0
SDOUT1outputOUT_Q1
SDOUT2outputOUT_Q2
SDOUT3outputOUT_Q3
SDOUT4outputOUT_Q4
SDOUT5outputOUT_Q5
SDOUT6outputOUT_Q6

Bel wires

machxo2 DQSDLL_S bel wires
WirePins
IMUX_A0DQSDLL.UDDCNTLN
IMUX_B0DQSDLL.FREEZE
IMUX_CLK0DQSDLL.CLK
IMUX_LSR0DQSDLL.RST
OUT_F0DQSDLL.LOCK
OUT_F1DQSDLLTEST.DIVOSC
OUT_Q0DQSDLLTEST.SDOUT0
OUT_Q1DQSDLLTEST.SDOUT1
OUT_Q2DQSDLLTEST.SDOUT2
OUT_Q3DQSDLLTEST.SDOUT3
OUT_Q4DQSDLLTEST.SDOUT4
OUT_Q5DQSDLLTEST.SDOUT5
OUT_Q6DQSDLLTEST.SDOUT6

Tile DQSDLL_N

Cells: 1

Bel DQSDLL

machxo2 DQSDLL_N bel DQSDLL
PinDirectionWires
CLKinputIMUX_CLK0
FREEZEinputIMUX_B0
LOCKoutputOUT_F0
RSTinputIMUX_LSR0
UDDCNTLNinputIMUX_A0

Bel DQSDLLTEST

machxo2 DQSDLL_N bel DQSDLLTEST
PinDirectionWires
DIVOSCoutputOUT_F1
SDOUT0outputOUT_Q0
SDOUT1outputOUT_Q1
SDOUT2outputOUT_Q2
SDOUT3outputOUT_Q3
SDOUT4outputOUT_Q4
SDOUT5outputOUT_Q5
SDOUT6outputOUT_Q6

Bel wires

machxo2 DQSDLL_N bel wires
WirePins
IMUX_A0DQSDLL.UDDCNTLN
IMUX_B0DQSDLL.FREEZE
IMUX_CLK0DQSDLL.CLK
IMUX_LSR0DQSDLL.RST
OUT_F0DQSDLL.LOCK
OUT_F1DQSDLLTEST.DIVOSC
OUT_Q0DQSDLLTEST.SDOUT0
OUT_Q1DQSDLLTEST.SDOUT1
OUT_Q2DQSDLLTEST.SDOUT2
OUT_Q3DQSDLLTEST.SDOUT3
OUT_Q4DQSDLLTEST.SDOUT4
OUT_Q5DQSDLLTEST.SDOUT5
OUT_Q6DQSDLLTEST.SDOUT6

Tile BC

Cells: 1

Bel BCPG

machxo2 BC bel BCPG
PinDirectionWires
PGENIinputIMUX_D5

Bel BCINRD

machxo2 BC bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel wires

machxo2 BC bel wires
WirePins
IMUX_C5BCINRD.INRDENI
IMUX_D5BCPG.PGENI

Tile BC_N

Cells: 1

Bel BCPG

machxo2 BC_N bel BCPG
PinDirectionWires
PGENIinputIMUX_D5

Bel BCINRD

machxo2 BC_N bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCLVDSO

machxo2 BC_N bel BCLVDSO
PinDirectionWires
LVDSENIinputIMUX_B5

Bel wires

machxo2 BC_N bel wires
WirePins
IMUX_B5BCLVDSO.LVDSENI
IMUX_C5BCINRD.INRDENI
IMUX_D5BCPG.PGENI

Tile BCSR_W

Cells: 1

Bel BCPG

machxo2 BCSR_W bel BCPG
PinDirectionWires
PGENIinputIMUX_D5

Bel BCINRD

machxo2 BCSR_W bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCSLEWRATE

machxo2 BCSR_W bel BCSLEWRATE
PinDirectionWires
SLEWRATEENIinputIMUX_D0

Bel wires

machxo2 BCSR_W bel wires
WirePins
IMUX_C5BCINRD.INRDENI
IMUX_D0BCSLEWRATE.SLEWRATEENI
IMUX_D5BCPG.PGENI

Tile BCSR_E

Cells: 2

Bel BCPG

machxo2 BCSR_E bel BCPG
PinDirectionWires
PGENIinputTCELL0:IMUX_D5

Bel BCINRD

machxo2 BCSR_E bel BCINRD
PinDirectionWires
INRDENIinputTCELL0:IMUX_C5

Bel BCSLEWRATE

machxo2 BCSR_E bel BCSLEWRATE
PinDirectionWires
SLEWRATEENIinputTCELL1:IMUX_D0

Bel wires

machxo2 BCSR_E bel wires
WirePins
TCELL0:IMUX_C5BCINRD.INRDENI
TCELL0:IMUX_D5BCPG.PGENI
TCELL1:IMUX_D0BCSLEWRATE.SLEWRATEENI

Tile BCSR_S

Cells: 1

Bel BCPG

machxo2 BCSR_S bel BCPG
PinDirectionWires
PGENIinputIMUX_D5

Bel BCINRD

machxo2 BCSR_S bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCSLEWRATE

machxo2 BCSR_S bel BCSLEWRATE
PinDirectionWires
SLEWRATEENIinputIMUX_A5

Bel wires

machxo2 BCSR_S bel wires
WirePins
IMUX_A5BCSLEWRATE.SLEWRATEENI
IMUX_C5BCINRD.INRDENI
IMUX_D5BCPG.PGENI

Tile BCSR_N

Cells: 1

Bel BCPG

machxo2 BCSR_N bel BCPG
PinDirectionWires
PGENIinputIMUX_D5

Bel BCINRD

machxo2 BCSR_N bel BCINRD
PinDirectionWires
INRDENIinputIMUX_C5

Bel BCLVDSO

machxo2 BCSR_N bel BCLVDSO
PinDirectionWires
LVDSENIinputIMUX_B5

Bel BCSLEWRATE

machxo2 BCSR_N bel BCSLEWRATE
PinDirectionWires
SLEWRATEENIinputIMUX_A5

Bel wires

machxo2 BCSR_N bel wires
WirePins
IMUX_A5BCSLEWRATE.SLEWRATEENI
IMUX_B5BCLVDSO.LVDSENI
IMUX_C5BCINRD.INRDENI
IMUX_D5BCPG.PGENI