Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Side global buffers

TODO: document

Bitstream — left tiles

TODO: write

CLKL.S3E

This tile is used on Spartan 3E.

Tile CLKL.S3E

Cells: 2

Bel BUFGMUX0

spartan3 CLKL.S3E bel BUFGMUX0
PinDirectionWires
CLKinputTCELL1:IMUX.DATA3
OoutputTCELL1:OUT.FAN7
SinputTCELL1:IMUX.DATA19

Bel BUFGMUX1

spartan3 CLKL.S3E bel BUFGMUX1
PinDirectionWires
CLKinputTCELL1:IMUX.DATA7
OoutputTCELL1:OUT.SEC15
SinputTCELL1:IMUX.DATA23

Bel BUFGMUX2

spartan3 CLKL.S3E bel BUFGMUX2
PinDirectionWires
CLKinputTCELL1:IMUX.DATA11
OoutputTCELL1:OUT.FAN3
SinputTCELL1:IMUX.DATA27

Bel BUFGMUX3

spartan3 CLKL.S3E bel BUFGMUX3
PinDirectionWires
CLKinputTCELL1:IMUX.DATA15
OoutputTCELL1:OUT.SEC11
SinputTCELL1:IMUX.DATA31

Bel BUFGMUX4

spartan3 CLKL.S3E bel BUFGMUX4
PinDirectionWires
CLKinputTCELL0:IMUX.DATA3
OoutputTCELL0:OUT.FAN7
SinputTCELL0:IMUX.DATA19

Bel BUFGMUX5

spartan3 CLKL.S3E bel BUFGMUX5
PinDirectionWires
CLKinputTCELL0:IMUX.DATA7
OoutputTCELL0:OUT.SEC15
SinputTCELL0:IMUX.DATA23

Bel BUFGMUX6

spartan3 CLKL.S3E bel BUFGMUX6
PinDirectionWires
CLKinputTCELL0:IMUX.DATA11
OoutputTCELL0:OUT.FAN3
SinputTCELL0:IMUX.DATA27

Bel BUFGMUX7

spartan3 CLKL.S3E bel BUFGMUX7
PinDirectionWires
CLKinputTCELL0:IMUX.DATA15
OoutputTCELL0:OUT.SEC11
SinputTCELL0:IMUX.DATA31

Bel PCILOGICSE

spartan3 CLKL.S3E bel PCILOGICSE
PinDirectionWires
I1inputTCELL1:IMUX.DATA12
I2inputTCELL1:IMUX.DATA13
I3inputTCELL1:IMUX.DATA14

Bel VCC

spartan3 CLKL.S3E bel VCC
PinDirectionWires

Bel GLOBALSIG_WE

spartan3 CLKL.S3E bel GLOBALSIG_WE
PinDirectionWires

Bel wires

spartan3 CLKL.S3E bel wires
WirePins
TCELL0:IMUX.DATA3BUFGMUX4.CLK
TCELL0:IMUX.DATA7BUFGMUX5.CLK
TCELL0:IMUX.DATA11BUFGMUX6.CLK
TCELL0:IMUX.DATA15BUFGMUX7.CLK
TCELL0:IMUX.DATA19BUFGMUX4.S
TCELL0:IMUX.DATA23BUFGMUX5.S
TCELL0:IMUX.DATA27BUFGMUX6.S
TCELL0:IMUX.DATA31BUFGMUX7.S
TCELL0:OUT.FAN3BUFGMUX6.O
TCELL0:OUT.FAN7BUFGMUX4.O
TCELL0:OUT.SEC11BUFGMUX7.O
TCELL0:OUT.SEC15BUFGMUX5.O
TCELL1:IMUX.DATA3BUFGMUX0.CLK
TCELL1:IMUX.DATA7BUFGMUX1.CLK
TCELL1:IMUX.DATA11BUFGMUX2.CLK
TCELL1:IMUX.DATA12PCILOGICSE.I1
TCELL1:IMUX.DATA13PCILOGICSE.I2
TCELL1:IMUX.DATA14PCILOGICSE.I3
TCELL1:IMUX.DATA15BUFGMUX3.CLK
TCELL1:IMUX.DATA19BUFGMUX0.S
TCELL1:IMUX.DATA23BUFGMUX1.S
TCELL1:IMUX.DATA27BUFGMUX2.S
TCELL1:IMUX.DATA31BUFGMUX3.S
TCELL1:OUT.FAN3BUFGMUX2.O
TCELL1:OUT.FAN7BUFGMUX0.O
TCELL1:OUT.SEC11BUFGMUX3.O
TCELL1:OUT.SEC15BUFGMUX1.O

Bitstream

spartan3 CLKL.S3E bittile 0
BitFrame
0 1 2 3
61 - - - ~BUFGMUX5:INV.S
60 - - - ~BUFGMUX7:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX6:INV.S -
19 - - ~BUFGMUX4:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKL.S3E bittile 1
BitFrame
0 1 2 3
61 - - - ~BUFGMUX1:INV.S
60 - - - ~BUFGMUX3:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX2:INV.S -
19 - - ~BUFGMUX0:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKL.S3E bittile 2
BitFrame
spartan3 CLKL.S3E bittile 3
BitFrame
0 1
63 PCILOGICSE:ENABLE BUFGMUX7:MUX.CLK[1]
62 BUFGMUX7:DISABLE_ATTR[0] BUFGMUX7:MUX.CLK[2]
61 BUFGMUX6:DISABLE_ATTR[0] BUFGMUX7:MUX.CLK[0]
60 BUFGMUX5:DISABLE_ATTR[0] BUFGMUX6:MUX.CLK[0]
59 BUFGMUX4:DISABLE_ATTR[0] BUFGMUX6:MUX.CLK[1]
58 - -
57 - BUFGMUX6:MUX.CLK[2]
56 - -
55 - -
54 - -
53 - -
52 - -
51 - -
50 - BUFGMUX5:MUX.CLK[0]
49 - BUFGMUX5:MUX.CLK[1]
48 - BUFGMUX5:MUX.CLK[2]
47 - BUFGMUX4:MUX.CLK[1]
46 - -
45 - -
44 - BUFGMUX4:MUX.CLK[2]
43 - -
42 - -
41 - -
40 - -
39 - -
38 - -
37 - BUFGMUX4:MUX.CLK[0]
36 - -
35 - -
34 - -
33 - -
32 - -
31 - -
30 - -
29 - -
28 - -
27 - -
26 - -
25 - -
24 - -
23 - -
22 - -
21 - -
20 - -
19 - -
18 - -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - -
5 - -
4 - -
3 - -
2 - -
1 - -
0 - -
spartan3 CLKL.S3E bittile 4
BitFrame
0 1
22 - BUFGMUX3:MUX.CLK[1]
21 - BUFGMUX3:MUX.CLK[2]
20 - -
19 - -
18 - BUFGMUX3:MUX.CLK[0]
17 - BUFGMUX1:MUX.CLK[0]
16 - BUFGMUX0:MUX.CLK[0]
15 - BUFGMUX1:MUX.CLK[1]
14 - -
13 - -
12 - -
11 - -
10 BUFGMUX3:DISABLE_ATTR[0] -
9 BUFGMUX2:DISABLE_ATTR[0] -
8 - BUFGMUX1:MUX.CLK[2]
7 - -
6 - -
5 - BUFGMUX0:MUX.CLK[1]
4 BUFGMUX1:DISABLE_ATTR[0] BUFGMUX0:MUX.CLK[2]
3 - BUFGMUX2:MUX.CLK[1]
2 BUFGMUX0:DISABLE_ATTR[0] BUFGMUX2:MUX.CLK[2]
1 - BUFGMUX2:MUX.CLK[0]
0 - -
BUFGMUX0:DISABLE_ATTR 4.0.2
BUFGMUX1:DISABLE_ATTR 4.0.4
BUFGMUX2:DISABLE_ATTR 4.0.9
BUFGMUX3:DISABLE_ATTR 4.0.10
BUFGMUX4:DISABLE_ATTR 3.0.59
BUFGMUX5:DISABLE_ATTR 3.0.60
BUFGMUX6:DISABLE_ATTR 3.0.61
BUFGMUX7:DISABLE_ATTR 3.0.62
LOW 0
HIGH 1
BUFGMUX0:INV.S 1.2.19
BUFGMUX1:INV.S 1.3.61
BUFGMUX2:INV.S 1.2.20
BUFGMUX3:INV.S 1.3.60
BUFGMUX4:INV.S 0.2.19
BUFGMUX5:INV.S 0.3.61
BUFGMUX6:INV.S 0.2.20
BUFGMUX7:INV.S 0.3.60
inverted ~[0]
BUFGMUX0:MUX.CLK 4.1.4 4.1.5 4.1.16
BUFGMUX1:MUX.CLK 4.1.8 4.1.15 4.1.17
BUFGMUX2:MUX.CLK 4.1.2 4.1.3 4.1.1
BUFGMUX3:MUX.CLK 4.1.21 4.1.22 4.1.18
BUFGMUX4:MUX.CLK 3.1.44 3.1.47 3.1.37
BUFGMUX5:MUX.CLK 3.1.48 3.1.49 3.1.50
BUFGMUX6:MUX.CLK 3.1.57 3.1.59 3.1.60
BUFGMUX7:MUX.CLK 3.1.62 3.1.63 3.1.61
INT 0 0 1
CKI 0 1 0
DCM_OUT 1 0 0
PCILOGICSE:ENABLE 3.0.63
non-inverted [0]

CLKL.S3A

This tile is used on Spartan 3A.

Tile CLKL.S3A

Cells: 2

Bel BUFGMUX0

spartan3 CLKL.S3A bel BUFGMUX0
PinDirectionWires
CLKinputTCELL1:IMUX.DATA15
OoutputTCELL1:OUT.FAN7
SinputTCELL1:IMUX.DATA19

Bel BUFGMUX1

spartan3 CLKL.S3A bel BUFGMUX1
PinDirectionWires
CLKinputTCELL1:IMUX.DATA11
OoutputTCELL1:OUT.SEC15
SinputTCELL1:IMUX.DATA23

Bel BUFGMUX2

spartan3 CLKL.S3A bel BUFGMUX2
PinDirectionWires
CLKinputTCELL1:IMUX.DATA7
OoutputTCELL1:OUT.FAN3
SinputTCELL1:IMUX.DATA27

Bel BUFGMUX3

spartan3 CLKL.S3A bel BUFGMUX3
PinDirectionWires
CLKinputTCELL1:IMUX.DATA3
OoutputTCELL1:OUT.SEC11
SinputTCELL1:IMUX.DATA31

Bel BUFGMUX4

spartan3 CLKL.S3A bel BUFGMUX4
PinDirectionWires
CLKinputTCELL0:IMUX.DATA15
OoutputTCELL0:OUT.FAN7
SinputTCELL0:IMUX.DATA19

Bel BUFGMUX5

spartan3 CLKL.S3A bel BUFGMUX5
PinDirectionWires
CLKinputTCELL0:IMUX.DATA11
OoutputTCELL0:OUT.SEC15
SinputTCELL0:IMUX.DATA23

Bel BUFGMUX6

spartan3 CLKL.S3A bel BUFGMUX6
PinDirectionWires
CLKinputTCELL0:IMUX.DATA7
OoutputTCELL0:OUT.FAN3
SinputTCELL0:IMUX.DATA27

Bel BUFGMUX7

spartan3 CLKL.S3A bel BUFGMUX7
PinDirectionWires
CLKinputTCELL0:IMUX.DATA3
OoutputTCELL0:OUT.SEC11
SinputTCELL0:IMUX.DATA31

Bel PCILOGICSE

spartan3 CLKL.S3A bel PCILOGICSE
PinDirectionWires
I1inputTCELL1:IMUX.DATA12
I2inputTCELL1:IMUX.DATA13
I3inputTCELL1:IMUX.DATA14

Bel VCC

spartan3 CLKL.S3A bel VCC
PinDirectionWires

Bel GLOBALSIG_WE

spartan3 CLKL.S3A bel GLOBALSIG_WE
PinDirectionWires

Bel wires

spartan3 CLKL.S3A bel wires
WirePins
TCELL0:IMUX.DATA3BUFGMUX7.CLK
TCELL0:IMUX.DATA7BUFGMUX6.CLK
TCELL0:IMUX.DATA11BUFGMUX5.CLK
TCELL0:IMUX.DATA15BUFGMUX4.CLK
TCELL0:IMUX.DATA19BUFGMUX4.S
TCELL0:IMUX.DATA23BUFGMUX5.S
TCELL0:IMUX.DATA27BUFGMUX6.S
TCELL0:IMUX.DATA31BUFGMUX7.S
TCELL0:OUT.FAN3BUFGMUX6.O
TCELL0:OUT.FAN7BUFGMUX4.O
TCELL0:OUT.SEC11BUFGMUX7.O
TCELL0:OUT.SEC15BUFGMUX5.O
TCELL1:IMUX.DATA3BUFGMUX3.CLK
TCELL1:IMUX.DATA7BUFGMUX2.CLK
TCELL1:IMUX.DATA11BUFGMUX1.CLK
TCELL1:IMUX.DATA12PCILOGICSE.I1
TCELL1:IMUX.DATA13PCILOGICSE.I2
TCELL1:IMUX.DATA14PCILOGICSE.I3
TCELL1:IMUX.DATA15BUFGMUX0.CLK
TCELL1:IMUX.DATA19BUFGMUX0.S
TCELL1:IMUX.DATA23BUFGMUX1.S
TCELL1:IMUX.DATA27BUFGMUX2.S
TCELL1:IMUX.DATA31BUFGMUX3.S
TCELL1:OUT.FAN3BUFGMUX2.O
TCELL1:OUT.FAN7BUFGMUX0.O
TCELL1:OUT.SEC11BUFGMUX3.O
TCELL1:OUT.SEC15BUFGMUX1.O

Bitstream

spartan3 CLKL.S3A bittile 0
BitFrame
0 1 2 3
61 - - - ~BUFGMUX5:INV.S
60 - - - ~BUFGMUX7:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX6:INV.S -
19 - - ~BUFGMUX4:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKL.S3A bittile 1
BitFrame
0 1 2 3
61 - - - ~BUFGMUX1:INV.S
60 - - - ~BUFGMUX3:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX2:INV.S -
19 - - ~BUFGMUX0:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKL.S3A bittile 2
BitFrame
0
62 BUFGMUX4:DISABLE_ATTR[0]
61 -
60 -
59 -
58 -
57 BUFGMUX6:DISABLE_ATTR[0]
56 BUFGMUX7:DISABLE_ATTR[0]
55 -
54 PCILOGICSE:ENABLE
53 -
52 -
51 -
50 -
49 -
48 -
47 -
46 -
45 -
44 -
43 -
42 -
41 -
40 -
39 -
38 -
37 -
36 -
35 -
34 -
33 -
32 -
31 -
30 -
29 -
28 -
27 -
26 -
25 -
24 -
23 -
22 -
21 -
20 -
19 -
18 -
17 -
16 -
15 -
14 -
13 -
12 -
11 -
10 -
9 -
8 -
7 -
6 -
5 -
4 -
3 -
2 -
1 -
0 -
spartan3 CLKL.S3A bittile 3
BitFrame
0 1
63 BUFGMUX2:MUX.CLK[0] BUFGMUX6:MUX.CLK[1]
62 BUFGMUX2:MUX.CLK[2] BUFGMUX6:MUX.CLK[2]
61 BUFGMUX2:MUX.CLK[1] BUFGMUX6:MUX.CLK[0]
60 BUFGMUX3:MUX.CLK[0] BUFGMUX7:MUX.CLK[1]
59 BUFGMUX3:MUX.CLK[2] BUFGMUX7:MUX.CLK[2]
58 BUFGMUX3:MUX.CLK[1] BUFGMUX7:MUX.CLK[0]
57 - BUFGMUX5:DISABLE_ATTR[0]
56 - -
55 - -
54 - -
53 - -
52 - -
51 - -
50 - -
49 - -
48 - -
47 - -
46 - -
45 - -
44 - -
43 - -
42 - -
41 - -
40 - -
39 - -
38 - -
37 - -
36 - -
35 - -
34 - -
33 - -
32 - -
31 - -
30 - -
29 - -
28 - -
27 - -
26 - -
25 - -
24 - -
23 - -
22 - -
21 - -
20 - -
19 - -
18 - -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - -
5 - -
4 - -
3 - -
2 - -
1 - -
0 - -
spartan3 CLKL.S3A bittile 4
BitFrame
0 1
22 BUFGMUX0:DISABLE_ATTR[0] -
21 PCILOGICSE:DELAY[1] -
20 BUFGMUX2:DISABLE_ATTR[0] -
19 BUFGMUX3:DISABLE_ATTR[0] -
18 PCILOGICSE:DELAY[0] -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - BUFGMUX1:DISABLE_ATTR[0]
5 BUFGMUX0:MUX.CLK[0] BUFGMUX4:MUX.CLK[1]
4 BUFGMUX0:MUX.CLK[2] BUFGMUX4:MUX.CLK[2]
3 BUFGMUX0:MUX.CLK[1] BUFGMUX4:MUX.CLK[0]
2 BUFGMUX1:MUX.CLK[0] BUFGMUX5:MUX.CLK[1]
1 BUFGMUX1:MUX.CLK[2] BUFGMUX5:MUX.CLK[2]
0 BUFGMUX1:MUX.CLK[1] BUFGMUX5:MUX.CLK[0]
BUFGMUX0:DISABLE_ATTR 4.0.22
BUFGMUX1:DISABLE_ATTR 4.1.6
BUFGMUX2:DISABLE_ATTR 4.0.20
BUFGMUX3:DISABLE_ATTR 4.0.19
BUFGMUX4:DISABLE_ATTR 2.0.62
BUFGMUX5:DISABLE_ATTR 3.1.57
BUFGMUX6:DISABLE_ATTR 2.0.57
BUFGMUX7:DISABLE_ATTR 2.0.56
LOW 0
HIGH 1
BUFGMUX0:INV.S 1.2.19
BUFGMUX1:INV.S 1.3.61
BUFGMUX2:INV.S 1.2.20
BUFGMUX3:INV.S 1.3.60
BUFGMUX4:INV.S 0.2.19
BUFGMUX5:INV.S 0.3.61
BUFGMUX6:INV.S 0.2.20
BUFGMUX7:INV.S 0.3.60
inverted ~[0]
BUFGMUX0:MUX.CLK 4.0.4 4.0.3 4.0.5
BUFGMUX1:MUX.CLK 4.0.1 4.0.0 4.0.2
BUFGMUX2:MUX.CLK 3.0.62 3.0.61 3.0.63
BUFGMUX3:MUX.CLK 3.0.59 3.0.58 3.0.60
BUFGMUX4:MUX.CLK 4.1.4 4.1.5 4.1.3
BUFGMUX5:MUX.CLK 4.1.1 4.1.2 4.1.0
BUFGMUX6:MUX.CLK 3.1.62 3.1.63 3.1.61
BUFGMUX7:MUX.CLK 3.1.59 3.1.60 3.1.58
INT 0 0 1
CKI 0 1 0
DCM_OUT 1 0 0
PCILOGICSE:DELAY 4.0.21 4.0.18
NILL 0 0
MED 0 1
HIGH 1 0
LOW 1 1
PCILOGICSE:ENABLE 2.0.54
non-inverted [0]

Bitstream — right tiles

TODO: write

CLKR.S3E

This tile is used on Spartan 3E.

Tile CLKR.S3E

Cells: 2

Bel BUFGMUX0

spartan3 CLKR.S3E bel BUFGMUX0
PinDirectionWires
CLKinputTCELL1:IMUX.DATA3
OoutputTCELL1:OUT.FAN7
SinputTCELL1:IMUX.DATA19

Bel BUFGMUX1

spartan3 CLKR.S3E bel BUFGMUX1
PinDirectionWires
CLKinputTCELL1:IMUX.DATA7
OoutputTCELL1:OUT.SEC15
SinputTCELL1:IMUX.DATA23

Bel BUFGMUX2

spartan3 CLKR.S3E bel BUFGMUX2
PinDirectionWires
CLKinputTCELL1:IMUX.DATA11
OoutputTCELL1:OUT.FAN3
SinputTCELL1:IMUX.DATA27

Bel BUFGMUX3

spartan3 CLKR.S3E bel BUFGMUX3
PinDirectionWires
CLKinputTCELL1:IMUX.DATA15
OoutputTCELL1:OUT.SEC11
SinputTCELL1:IMUX.DATA31

Bel BUFGMUX4

spartan3 CLKR.S3E bel BUFGMUX4
PinDirectionWires
CLKinputTCELL0:IMUX.DATA3
OoutputTCELL0:OUT.FAN7
SinputTCELL0:IMUX.DATA19

Bel BUFGMUX5

spartan3 CLKR.S3E bel BUFGMUX5
PinDirectionWires
CLKinputTCELL0:IMUX.DATA7
OoutputTCELL0:OUT.SEC15
SinputTCELL0:IMUX.DATA23

Bel BUFGMUX6

spartan3 CLKR.S3E bel BUFGMUX6
PinDirectionWires
CLKinputTCELL0:IMUX.DATA11
OoutputTCELL0:OUT.FAN3
SinputTCELL0:IMUX.DATA27

Bel BUFGMUX7

spartan3 CLKR.S3E bel BUFGMUX7
PinDirectionWires
CLKinputTCELL0:IMUX.DATA15
OoutputTCELL0:OUT.SEC11
SinputTCELL0:IMUX.DATA31

Bel PCILOGICSE

spartan3 CLKR.S3E bel PCILOGICSE
PinDirectionWires
I1inputTCELL1:IMUX.DATA12
I2inputTCELL1:IMUX.DATA13
I3inputTCELL1:IMUX.DATA14

Bel VCC

spartan3 CLKR.S3E bel VCC
PinDirectionWires

Bel GLOBALSIG_WE

spartan3 CLKR.S3E bel GLOBALSIG_WE
PinDirectionWires

Bel wires

spartan3 CLKR.S3E bel wires
WirePins
TCELL0:IMUX.DATA3BUFGMUX4.CLK
TCELL0:IMUX.DATA7BUFGMUX5.CLK
TCELL0:IMUX.DATA11BUFGMUX6.CLK
TCELL0:IMUX.DATA15BUFGMUX7.CLK
TCELL0:IMUX.DATA19BUFGMUX4.S
TCELL0:IMUX.DATA23BUFGMUX5.S
TCELL0:IMUX.DATA27BUFGMUX6.S
TCELL0:IMUX.DATA31BUFGMUX7.S
TCELL0:OUT.FAN3BUFGMUX6.O
TCELL0:OUT.FAN7BUFGMUX4.O
TCELL0:OUT.SEC11BUFGMUX7.O
TCELL0:OUT.SEC15BUFGMUX5.O
TCELL1:IMUX.DATA3BUFGMUX0.CLK
TCELL1:IMUX.DATA7BUFGMUX1.CLK
TCELL1:IMUX.DATA11BUFGMUX2.CLK
TCELL1:IMUX.DATA12PCILOGICSE.I1
TCELL1:IMUX.DATA13PCILOGICSE.I2
TCELL1:IMUX.DATA14PCILOGICSE.I3
TCELL1:IMUX.DATA15BUFGMUX3.CLK
TCELL1:IMUX.DATA19BUFGMUX0.S
TCELL1:IMUX.DATA23BUFGMUX1.S
TCELL1:IMUX.DATA27BUFGMUX2.S
TCELL1:IMUX.DATA31BUFGMUX3.S
TCELL1:OUT.FAN3BUFGMUX2.O
TCELL1:OUT.FAN7BUFGMUX0.O
TCELL1:OUT.SEC11BUFGMUX3.O
TCELL1:OUT.SEC15BUFGMUX1.O

Bitstream

spartan3 CLKR.S3E bittile 0
BitFrame
0 1 2 3
61 - - - ~BUFGMUX5:INV.S
60 - - - ~BUFGMUX7:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX6:INV.S -
19 - - ~BUFGMUX4:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKR.S3E bittile 1
BitFrame
0 1 2 3
61 - - - ~BUFGMUX1:INV.S
60 - - - ~BUFGMUX3:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX2:INV.S -
19 - - ~BUFGMUX0:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKR.S3E bittile 2
BitFrame
spartan3 CLKR.S3E bittile 3
BitFrame
0 1
63 PCILOGICSE:ENABLE BUFGMUX7:MUX.CLK[1]
62 - BUFGMUX7:MUX.CLK[2]
61 BUFGMUX7:DISABLE_ATTR[0] BUFGMUX7:MUX.CLK[0]
60 BUFGMUX6:DISABLE_ATTR[0] BUFGMUX6:MUX.CLK[1]
59 - BUFGMUX6:MUX.CLK[2]
58 - -
57 - BUFGMUX6:MUX.CLK[0]
56 - -
55 BUFGMUX4:DISABLE_ATTR[0] -
54 BUFGMUX5:DISABLE_ATTR[0] -
53 - -
52 - -
51 - -
50 - BUFGMUX5:MUX.CLK[1]
49 - BUFGMUX5:MUX.CLK[2]
48 - BUFGMUX5:MUX.CLK[0]
47 - BUFGMUX4:MUX.CLK[1]
46 - -
45 - BUFGMUX4:MUX.CLK[2]
44 - BUFGMUX4:MUX.CLK[0]
43 - -
42 - -
41 - -
40 - -
39 - -
38 - -
37 - -
36 - -
35 - -
34 - -
33 - -
32 - -
31 - -
30 - -
29 - -
28 - -
27 - -
26 - -
25 - -
24 - -
23 - -
22 - -
21 - -
20 - -
19 - -
18 - -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - -
5 - -
4 - -
3 - -
2 - -
1 - -
0 - -
spartan3 CLKR.S3E bittile 4
BitFrame
0 1
23 - BUFGMUX3:MUX.CLK[1]
22 - -
21 - BUFGMUX3:MUX.CLK[2]
20 - -
19 - -
18 - BUFGMUX3:MUX.CLK[0]
17 - BUFGMUX2:MUX.CLK[1]
16 - BUFGMUX2:MUX.CLK[2]
15 - BUFGMUX2:MUX.CLK[0]
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - BUFGMUX1:MUX.CLK[1]
7 - -
6 - -
5 - BUFGMUX1:MUX.CLK[2]
4 - BUFGMUX1:MUX.CLK[0]
3 BUFGMUX3:DISABLE_ATTR[0] BUFGMUX0:MUX.CLK[1]
2 BUFGMUX2:DISABLE_ATTR[0] BUFGMUX0:MUX.CLK[2]
1 BUFGMUX1:DISABLE_ATTR[0] BUFGMUX0:MUX.CLK[0]
0 BUFGMUX0:DISABLE_ATTR[0] -
BUFGMUX0:DISABLE_ATTR 4.0.0
BUFGMUX1:DISABLE_ATTR 4.0.1
BUFGMUX2:DISABLE_ATTR 4.0.2
BUFGMUX3:DISABLE_ATTR 4.0.3
BUFGMUX4:DISABLE_ATTR 3.0.55
BUFGMUX5:DISABLE_ATTR 3.0.54
BUFGMUX6:DISABLE_ATTR 3.0.60
BUFGMUX7:DISABLE_ATTR 3.0.61
LOW 0
HIGH 1
BUFGMUX0:INV.S 1.2.19
BUFGMUX1:INV.S 1.3.61
BUFGMUX2:INV.S 1.2.20
BUFGMUX3:INV.S 1.3.60
BUFGMUX4:INV.S 0.2.19
BUFGMUX5:INV.S 0.3.61
BUFGMUX6:INV.S 0.2.20
BUFGMUX7:INV.S 0.3.60
inverted ~[0]
BUFGMUX0:MUX.CLK 4.1.2 4.1.3 4.1.1
BUFGMUX1:MUX.CLK 4.1.5 4.1.8 4.1.4
BUFGMUX2:MUX.CLK 4.1.16 4.1.17 4.1.15
BUFGMUX3:MUX.CLK 4.1.21 4.1.23 4.1.18
BUFGMUX4:MUX.CLK 3.1.45 3.1.47 3.1.44
BUFGMUX5:MUX.CLK 3.1.49 3.1.50 3.1.48
BUFGMUX6:MUX.CLK 3.1.59 3.1.60 3.1.57
BUFGMUX7:MUX.CLK 3.1.62 3.1.63 3.1.61
INT 0 0 1
CKI 0 1 0
DCM_OUT 1 0 0
PCILOGICSE:ENABLE 3.0.63
non-inverted [0]

CLKR.S3A

This tile is used on Spartan 3A.

Tile CLKR.S3A

Cells: 2

Bel BUFGMUX0

spartan3 CLKR.S3A bel BUFGMUX0
PinDirectionWires
CLKinputTCELL1:IMUX.DATA15
OoutputTCELL1:OUT.FAN7
SinputTCELL1:IMUX.DATA19

Bel BUFGMUX1

spartan3 CLKR.S3A bel BUFGMUX1
PinDirectionWires
CLKinputTCELL1:IMUX.DATA11
OoutputTCELL1:OUT.SEC15
SinputTCELL1:IMUX.DATA23

Bel BUFGMUX2

spartan3 CLKR.S3A bel BUFGMUX2
PinDirectionWires
CLKinputTCELL1:IMUX.DATA7
OoutputTCELL1:OUT.FAN3
SinputTCELL1:IMUX.DATA27

Bel BUFGMUX3

spartan3 CLKR.S3A bel BUFGMUX3
PinDirectionWires
CLKinputTCELL1:IMUX.DATA3
OoutputTCELL1:OUT.SEC11
SinputTCELL1:IMUX.DATA31

Bel BUFGMUX4

spartan3 CLKR.S3A bel BUFGMUX4
PinDirectionWires
CLKinputTCELL0:IMUX.DATA15
OoutputTCELL0:OUT.FAN7
SinputTCELL0:IMUX.DATA19

Bel BUFGMUX5

spartan3 CLKR.S3A bel BUFGMUX5
PinDirectionWires
CLKinputTCELL0:IMUX.DATA11
OoutputTCELL0:OUT.SEC15
SinputTCELL0:IMUX.DATA23

Bel BUFGMUX6

spartan3 CLKR.S3A bel BUFGMUX6
PinDirectionWires
CLKinputTCELL0:IMUX.DATA7
OoutputTCELL0:OUT.FAN3
SinputTCELL0:IMUX.DATA27

Bel BUFGMUX7

spartan3 CLKR.S3A bel BUFGMUX7
PinDirectionWires
CLKinputTCELL0:IMUX.DATA3
OoutputTCELL0:OUT.SEC11
SinputTCELL0:IMUX.DATA31

Bel PCILOGICSE

spartan3 CLKR.S3A bel PCILOGICSE
PinDirectionWires
I1inputTCELL1:IMUX.DATA12
I2inputTCELL1:IMUX.DATA13
I3inputTCELL1:IMUX.DATA14

Bel VCC

spartan3 CLKR.S3A bel VCC
PinDirectionWires

Bel GLOBALSIG_WE

spartan3 CLKR.S3A bel GLOBALSIG_WE
PinDirectionWires

Bel wires

spartan3 CLKR.S3A bel wires
WirePins
TCELL0:IMUX.DATA3BUFGMUX7.CLK
TCELL0:IMUX.DATA7BUFGMUX6.CLK
TCELL0:IMUX.DATA11BUFGMUX5.CLK
TCELL0:IMUX.DATA15BUFGMUX4.CLK
TCELL0:IMUX.DATA19BUFGMUX4.S
TCELL0:IMUX.DATA23BUFGMUX5.S
TCELL0:IMUX.DATA27BUFGMUX6.S
TCELL0:IMUX.DATA31BUFGMUX7.S
TCELL0:OUT.FAN3BUFGMUX6.O
TCELL0:OUT.FAN7BUFGMUX4.O
TCELL0:OUT.SEC11BUFGMUX7.O
TCELL0:OUT.SEC15BUFGMUX5.O
TCELL1:IMUX.DATA3BUFGMUX3.CLK
TCELL1:IMUX.DATA7BUFGMUX2.CLK
TCELL1:IMUX.DATA11BUFGMUX1.CLK
TCELL1:IMUX.DATA12PCILOGICSE.I1
TCELL1:IMUX.DATA13PCILOGICSE.I2
TCELL1:IMUX.DATA14PCILOGICSE.I3
TCELL1:IMUX.DATA15BUFGMUX0.CLK
TCELL1:IMUX.DATA19BUFGMUX0.S
TCELL1:IMUX.DATA23BUFGMUX1.S
TCELL1:IMUX.DATA27BUFGMUX2.S
TCELL1:IMUX.DATA31BUFGMUX3.S
TCELL1:OUT.FAN3BUFGMUX2.O
TCELL1:OUT.FAN7BUFGMUX0.O
TCELL1:OUT.SEC11BUFGMUX3.O
TCELL1:OUT.SEC15BUFGMUX1.O

Bitstream

spartan3 CLKR.S3A bittile 0
BitFrame
0 1 2 3
61 - - - ~BUFGMUX5:INV.S
60 - - - ~BUFGMUX7:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX6:INV.S -
19 - - ~BUFGMUX4:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKR.S3A bittile 1
BitFrame
0 1 2 3
61 - - - ~BUFGMUX1:INV.S
60 - - - ~BUFGMUX3:INV.S
59 - - - -
58 - - - -
57 - - - -
56 - - - -
55 - - - -
54 - - - -
53 - - - -
52 - - - -
51 - - - -
50 - - - -
49 - - - -
48 - - - -
47 - - - -
46 - - - -
45 - - - -
44 - - - -
43 - - - -
42 - - - -
41 - - - -
40 - - - -
39 - - - -
38 - - - -
37 - - - -
36 - - - -
35 - - - -
34 - - - -
33 - - - -
32 - - - -
31 - - - -
30 - - - -
29 - - - -
28 - - - -
27 - - - -
26 - - - -
25 - - - -
24 - - - -
23 - - - -
22 - - - -
21 - - - -
20 - - ~BUFGMUX2:INV.S -
19 - - ~BUFGMUX0:INV.S -
18 - - - -
17 - - - -
16 - - - -
15 - - - -
14 - - - -
13 - - - -
12 - - - -
11 - - - -
10 - - - -
9 - - - -
8 - - - -
7 - - - -
6 - - - -
5 - - - -
4 - - - -
3 - - - -
2 - - - -
1 - - - -
0 - - - -
spartan3 CLKR.S3A bittile 2
BitFrame
spartan3 CLKR.S3A bittile 3
BitFrame
0 1
63 BUFGMUX2:MUX.CLK[0] BUFGMUX6:MUX.CLK[1]
62 BUFGMUX2:MUX.CLK[2] BUFGMUX6:MUX.CLK[2]
61 BUFGMUX2:MUX.CLK[1] BUFGMUX6:MUX.CLK[0]
60 BUFGMUX3:MUX.CLK[0] BUFGMUX7:MUX.CLK[1]
59 BUFGMUX3:MUX.CLK[2] BUFGMUX7:MUX.CLK[2]
58 BUFGMUX3:MUX.CLK[1] BUFGMUX7:MUX.CLK[0]
57 - BUFGMUX5:DISABLE_ATTR[0]
56 - -
55 - -
54 - -
53 - -
52 - -
51 - -
50 - -
49 - -
48 - -
47 - -
46 - -
45 PCILOGICSE:ENABLE -
44 BUFGMUX7:DISABLE_ATTR[0] -
43 BUFGMUX6:DISABLE_ATTR[0] -
42 - -
41 BUFGMUX4:DISABLE_ATTR[0] -
40 - -
39 - -
38 - -
37 - -
36 - -
35 - -
34 - -
33 - -
32 - -
31 - -
30 - -
29 - -
28 - -
27 - -
26 - -
25 - -
24 - -
23 - -
22 - -
21 - -
20 - -
19 - -
18 - -
17 - -
16 - -
15 - -
14 - -
13 - -
12 - -
11 - -
10 - -
9 - -
8 - -
7 - -
6 - -
5 - -
4 - -
3 - -
2 - -
1 - -
0 - -
spartan3 CLKR.S3A bittile 4
BitFrame
0 1
6 - BUFGMUX1:DISABLE_ATTR[0]
5 BUFGMUX0:MUX.CLK[0] BUFGMUX4:MUX.CLK[1]
4 BUFGMUX0:MUX.CLK[2] BUFGMUX4:MUX.CLK[2]
3 BUFGMUX0:MUX.CLK[1] BUFGMUX4:MUX.CLK[0]
2 BUFGMUX1:MUX.CLK[0] BUFGMUX5:MUX.CLK[1]
1 BUFGMUX1:MUX.CLK[2] BUFGMUX5:MUX.CLK[2]
0 BUFGMUX1:MUX.CLK[1] BUFGMUX5:MUX.CLK[0]
spartan3 CLKR.S3A bittile 5
BitFrame
0
14 PCILOGICSE:DELAY[0]
13 -
12 -
11 -
10 -
9 PCILOGICSE:DELAY[1]
8 -
7 BUFGMUX3:DISABLE_ATTR[0]
6 BUFGMUX2:DISABLE_ATTR[0]
5 -
4 -
3 -
2 -
1 BUFGMUX0:DISABLE_ATTR[0]
0 -
BUFGMUX0:DISABLE_ATTR 5.0.1
BUFGMUX1:DISABLE_ATTR 4.1.6
BUFGMUX2:DISABLE_ATTR 5.0.6
BUFGMUX3:DISABLE_ATTR 5.0.7
BUFGMUX4:DISABLE_ATTR 3.0.41
BUFGMUX5:DISABLE_ATTR 3.1.57
BUFGMUX6:DISABLE_ATTR 3.0.43
BUFGMUX7:DISABLE_ATTR 3.0.44
LOW 0
HIGH 1
BUFGMUX0:INV.S 1.2.19
BUFGMUX1:INV.S 1.3.61
BUFGMUX2:INV.S 1.2.20
BUFGMUX3:INV.S 1.3.60
BUFGMUX4:INV.S 0.2.19
BUFGMUX5:INV.S 0.3.61
BUFGMUX6:INV.S 0.2.20
BUFGMUX7:INV.S 0.3.60
inverted ~[0]
BUFGMUX0:MUX.CLK 4.0.4 4.0.3 4.0.5
BUFGMUX1:MUX.CLK 4.0.1 4.0.0 4.0.2
BUFGMUX2:MUX.CLK 3.0.62 3.0.61 3.0.63
BUFGMUX3:MUX.CLK 3.0.59 3.0.58 3.0.60
BUFGMUX4:MUX.CLK 4.1.4 4.1.5 4.1.3
BUFGMUX5:MUX.CLK 4.1.1 4.1.2 4.1.0
BUFGMUX6:MUX.CLK 3.1.62 3.1.63 3.1.61
BUFGMUX7:MUX.CLK 3.1.59 3.1.60 3.1.58
INT 0 0 1
CKI 0 1 0
DCM_OUT 1 0 0
PCILOGICSE:DELAY 5.0.9 5.0.14
NILL 0 0
MED 0 1
HIGH 1 0
LOW 1 1
PCILOGICSE:ENABLE 3.0.45
non-inverted [0]