Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

South-east

Tile LR

Cells: 2

Bel OCT_CAL1

spartan6 LR bel OCT_CAL1
PinDirectionWires
S0inputTCELL0:IMUX.LOGICIN29
S1inputTCELL0:IMUX.LOGICIN32

Bel ICAP

spartan6 LR bel ICAP
PinDirectionWires
BUSYoutputTCELL0:OUT3.TMIN
CEinputTCELL0:IMUX.LOGICIN7
CLKinputTCELL0:IMUX.CLK1
I0inputTCELL0:IMUX.LOGICIN16
I1inputTCELL0:IMUX.LOGICIN5
I10inputTCELL0:IMUX.LOGICIN54
I11inputTCELL0:IMUX.LOGICIN48
I12inputTCELL0:IMUX.LOGICIN23
I13inputTCELL0:IMUX.LOGICIN57
I14inputTCELL0:IMUX.LOGICIN44
I15inputTCELL0:IMUX.LOGICIN4
I2inputTCELL0:IMUX.LOGICIN12
I3inputTCELL0:IMUX.LOGICIN47
I4inputTCELL0:IMUX.LOGICIN20
I5inputTCELL0:IMUX.LOGICIN45
I6inputTCELL0:IMUX.LOGICIN36
I7inputTCELL0:IMUX.LOGICIN17
I8inputTCELL0:IMUX.LOGICIN25
I9inputTCELL0:IMUX.LOGICIN34
O0outputTCELL0:OUT4.TMIN
O1outputTCELL0:OUT5.TMIN
O10outputTCELL0:OUT14.TMIN
O11outputTCELL0:OUT15.TMIN
O12outputTCELL0:OUT16.TMIN
O13outputTCELL0:OUT17.TMIN
O14outputTCELL0:OUT18.TMIN
O15outputTCELL0:OUT19.TMIN
O2outputTCELL0:OUT6.TMIN
O3outputTCELL0:OUT7.TMIN
O4outputTCELL0:OUT8.TMIN
O5outputTCELL0:OUT9.TMIN
O6outputTCELL0:OUT10.TMIN
O7outputTCELL0:OUT11.TMIN
O8outputTCELL0:OUT12.TMIN
O9outputTCELL0:OUT13.TMIN
WRITEinputTCELL0:IMUX.LOGICIN42

Bel SPI_ACCESS

spartan6 LR bel SPI_ACCESS
PinDirectionWires
CLKinputTCELL0:IMUX.CLK0
CSBinputTCELL0:IMUX.LOGICIN24
MISOoutputTCELL0:OUT1.TMIN
MOSIinputTCELL0:IMUX.SR0

Bel SUSPEND_SYNC

spartan6 LR bel SUSPEND_SYNC
PinDirectionWires
CLKinputTCELL1:IMUX.CLK0
SACKinputTCELL1:IMUX.SR0
SREQoutputTCELL1:OUT0.TMIN

Bel POST_CRC_INTERNAL

spartan6 LR bel POST_CRC_INTERNAL
PinDirectionWires
CRCERRORoutputTCELL1:OUT8.TMIN

Bel STARTUP

spartan6 LR bel STARTUP
PinDirectionWires
CFGCLKoutputTCELL1:OUT2.TMIN
CFGMCLKoutputTCELL1:OUT1.TMIN
CLKinputTCELL1:IMUX.CLK1
EOSoutputTCELL1:OUT3.TMIN
GSRinputTCELL1:IMUX.SR1
GTSinputTCELL1:IMUX.LOGICIN24
KEYCLEARBinputTCELL1:IMUX.LOGICIN1

Bel SLAVE_SPI

spartan6 LR bel SLAVE_SPI
PinDirectionWires
CMPACTIVEBoutputTCELL1:OUT7.TMIN
CMPCLKoutputTCELL1:OUT4.TMIN
CMPCSBoutputTCELL1:OUT5.TMIN
CMPMISOinputTCELL1:IMUX.LOGICIN15
CMPMOSIoutputTCELL1:OUT6.TMIN

Bel wires

spartan6 LR bel wires
WirePins
TCELL0:IMUX.CLK0SPI_ACCESS.CLK
TCELL0:IMUX.CLK1ICAP.CLK
TCELL0:IMUX.SR0SPI_ACCESS.MOSI
TCELL0:IMUX.LOGICIN4ICAP.I15
TCELL0:IMUX.LOGICIN5ICAP.I1
TCELL0:IMUX.LOGICIN7ICAP.CE
TCELL0:IMUX.LOGICIN12ICAP.I2
TCELL0:IMUX.LOGICIN16ICAP.I0
TCELL0:IMUX.LOGICIN17ICAP.I7
TCELL0:IMUX.LOGICIN20ICAP.I4
TCELL0:IMUX.LOGICIN23ICAP.I12
TCELL0:IMUX.LOGICIN24SPI_ACCESS.CSB
TCELL0:IMUX.LOGICIN25ICAP.I8
TCELL0:IMUX.LOGICIN29OCT_CAL1.S0
TCELL0:IMUX.LOGICIN32OCT_CAL1.S1
TCELL0:IMUX.LOGICIN34ICAP.I9
TCELL0:IMUX.LOGICIN36ICAP.I6
TCELL0:IMUX.LOGICIN42ICAP.WRITE
TCELL0:IMUX.LOGICIN44ICAP.I14
TCELL0:IMUX.LOGICIN45ICAP.I5
TCELL0:IMUX.LOGICIN47ICAP.I3
TCELL0:IMUX.LOGICIN48ICAP.I11
TCELL0:IMUX.LOGICIN54ICAP.I10
TCELL0:IMUX.LOGICIN57ICAP.I13
TCELL0:OUT1.TMINSPI_ACCESS.MISO
TCELL0:OUT3.TMINICAP.BUSY
TCELL0:OUT4.TMINICAP.O0
TCELL0:OUT5.TMINICAP.O1
TCELL0:OUT6.TMINICAP.O2
TCELL0:OUT7.TMINICAP.O3
TCELL0:OUT8.TMINICAP.O4
TCELL0:OUT9.TMINICAP.O5
TCELL0:OUT10.TMINICAP.O6
TCELL0:OUT11.TMINICAP.O7
TCELL0:OUT12.TMINICAP.O8
TCELL0:OUT13.TMINICAP.O9
TCELL0:OUT14.TMINICAP.O10
TCELL0:OUT15.TMINICAP.O11
TCELL0:OUT16.TMINICAP.O12
TCELL0:OUT17.TMINICAP.O13
TCELL0:OUT18.TMINICAP.O14
TCELL0:OUT19.TMINICAP.O15
TCELL1:IMUX.CLK0SUSPEND_SYNC.CLK
TCELL1:IMUX.CLK1STARTUP.CLK
TCELL1:IMUX.SR0SUSPEND_SYNC.SACK
TCELL1:IMUX.SR1STARTUP.GSR
TCELL1:IMUX.LOGICIN1STARTUP.KEYCLEARB
TCELL1:IMUX.LOGICIN15SLAVE_SPI.CMPMISO
TCELL1:IMUX.LOGICIN24STARTUP.GTS
TCELL1:OUT0.TMINSUSPEND_SYNC.SREQ
TCELL1:OUT1.TMINSTARTUP.CFGMCLK
TCELL1:OUT2.TMINSTARTUP.CFGCLK
TCELL1:OUT3.TMINSTARTUP.EOS
TCELL1:OUT4.TMINSLAVE_SPI.CMPCLK
TCELL1:OUT5.TMINSLAVE_SPI.CMPCSB
TCELL1:OUT6.TMINSLAVE_SPI.CMPMOSI
TCELL1:OUT7.TMINSLAVE_SPI.CMPACTIVEB
TCELL1:OUT8.TMINPOST_CRC_INTERNAL.CRCERROR

Bitstream

spartan6 LR bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
63 - - - - - - - - - - - - - - - - - - - - - - MISC:DONEPIN[0]
62 - - - - - - - - - - - - - - - - - - - - - - -
61 - - - - - - - - - - - - - - - - - - - - - - MISC:SS_BPIN[0]
60 - - - - - - - - - - - - - - - - - - - - - - MISC:SS_BPIN[1]
59 - - - - - - - - - - - - - - - - - - - - - - MISC:MOSI2PIN[0]
58 - - - - - - - - - - - - - - - - - - - - - - MISC:MOSI2PIN[1]
57 - - - - - - - - - - - - - - - - - - - - - - MISC:CCLK2PIN[0]
56 - - - - - - - - - - - - - - - - - - - - - - MISC:CCLK2PIN[1]
55 - - - - - - - - - - - - - - - - - - - - - - -
54 - - - - - - - - - - - - - - - - - - - - - - OCT_CAL1:ACCESS_MODE[0]
53 - - - - - - - - - - - - - - - - - - - - - - OCT_CAL1:VREF_VALUE[1]
52 - - - - - - - - - - - - - - - - - - - - - - OCT_CAL1:VREF_VALUE[0]
51 - - - - - - - - - - - - - - - - - - - - - - MISC:GLUTMASK_IOB
50 - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - -
spartan6 LR bittile 1
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
13 - - - - - - - - - - - - - - - - - - - - - - MISC:MISR_H_RESET
12 - - - - - - - - - - - - - - - - - - - - - - MISC:MISR_H_ENABLE
11 - - - - - - - - - - - - - - - - - - - - - - MISC:MISR_V_RESET
10 - - - - - - - - - - - - - - - - - - - - - - MISC:MISR_V_ENABLE
9 - - - - - - - - - - - - - - - - - - - - - - STARTUP:PIN.KEYCLEARB
8 - - - - - - - - - - - - - - - - - - - - - - ICAP:ENABLE
7 - - - - - - - - - - - - - - - - - - - - - - SPI_ACCESS:ENABLE
6 - - - - - - - - - - - - - - - - - - - - - - STARTUP:GTS_SYNC
5 - - - - - - - - - - - - - - - - - - - - - - STARTUP:GSR_SYNC
4 - - - - - - - - - - - - - - - - - - - - - - STARTUP:GTS_GSR_ENABLE
3 - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - SUSPEND_SYNC:ENABLE
1 - - - - - - - - - - - - - - - - - - - - - - STARTUP:PIN.CFGMCLK
0 - - - - - - - - - - - - - - - - - - - - - - STARTUP:PIN.CFGCLK
ICAP:ENABLE 1.22.8
MISC:GLUTMASK_IOB 0.22.51
MISC:MISR_H_ENABLE 1.22.12
MISC:MISR_H_RESET 1.22.13
MISC:MISR_V_ENABLE 1.22.10
MISC:MISR_V_RESET 1.22.11
SPI_ACCESS:ENABLE 1.22.7
STARTUP:GSR_SYNC 1.22.5
STARTUP:GTS_GSR_ENABLE 1.22.4
STARTUP:GTS_SYNC 1.22.6
STARTUP:PIN.CFGCLK 1.22.0
STARTUP:PIN.CFGMCLK 1.22.1
STARTUP:PIN.KEYCLEARB 1.22.9
SUSPEND_SYNC:ENABLE 1.22.2
non-inverted [0]
MISC:CCLK2PIN 0.22.56 0.22.57
MISC:MOSI2PIN 0.22.58 0.22.59
MISC:SS_BPIN 0.22.60 0.22.61
PULLUP 0 0
PULLNONE 0 1
PULLDOWN 1 1
MISC:DONEPIN 0.22.63
PULLUP 0
PULLNONE 1
OCT_CAL1:ACCESS_MODE 0.22.54
STATIC 0
USER 1
OCT_CAL1:VREF_VALUE 0.22.53 0.22.52
NONE 0 0
0.25 0 1
0.75 1 0
0.5 1 1