Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Clock row distribution

TODO: document

Tile HROW

Cells: 2

Switchbox HROW

virtex2 HROW switchbox HROW muxes GCLK_ROW[0]
BitsDestination
CLK[0][3][25]CELL_W.GCLK_ROW[0]
CLK[0][0][25]CELL_E.GCLK_ROW[0]
Source
0CELL_W.GCLK_S[0]
1CELL_W.GCLK_N[0]
virtex2 HROW switchbox HROW muxes GCLK_ROW[1]
BitsDestination
CLK[0][3][57]CELL_W.GCLK_ROW[1]
CLK[0][0][57]CELL_E.GCLK_ROW[1]
Source
0CELL_W.GCLK_S[1]
1CELL_W.GCLK_N[1]
virtex2 HROW switchbox HROW muxes GCLK_ROW[2]
BitsDestination
CLK[1][3][25]CELL_W.GCLK_ROW[2]
CLK[1][0][25]CELL_E.GCLK_ROW[2]
Source
0CELL_W.GCLK_S[2]
1CELL_W.GCLK_N[2]
virtex2 HROW switchbox HROW muxes GCLK_ROW[3]
BitsDestination
CLK[1][3][57]CELL_W.GCLK_ROW[3]
CLK[1][0][57]CELL_E.GCLK_ROW[3]
Source
0CELL_W.GCLK_S[3]
1CELL_W.GCLK_N[3]
virtex2 HROW switchbox HROW muxes GCLK_ROW[4]
BitsDestination
CLK[3][3][57]CELL_W.GCLK_ROW[4]
CLK[3][0][57]CELL_E.GCLK_ROW[4]
Source
0CELL_W.GCLK_S[4]
1CELL_W.GCLK_N[4]
virtex2 HROW switchbox HROW muxes GCLK_ROW[5]
BitsDestination
CLK[3][3][25]CELL_W.GCLK_ROW[5]
CLK[3][0][25]CELL_E.GCLK_ROW[5]
Source
0CELL_W.GCLK_S[5]
1CELL_W.GCLK_N[5]
virtex2 HROW switchbox HROW muxes GCLK_ROW[6]
BitsDestination
CLK[2][3][57]CELL_W.GCLK_ROW[6]
CLK[2][0][57]CELL_E.GCLK_ROW[6]
Source
0CELL_W.GCLK_S[6]
1CELL_W.GCLK_N[6]
virtex2 HROW switchbox HROW muxes GCLK_ROW[7]
BitsDestination
CLK[2][3][25]CELL_W.GCLK_ROW[7]
CLK[2][0][25]CELL_E.GCLK_ROW[7]
Source
0CELL_W.GCLK_S[7]
1CELL_W.GCLK_N[7]

Bitstream

virtex2 HROW rect CLK[0]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[1] bit 0 - - HROW: mux CELL_E.GCLK_ROW[1] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[0] bit 0 - - HROW: mux CELL_E.GCLK_ROW[0] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW rect CLK[1]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[3] bit 0 - - HROW: mux CELL_E.GCLK_ROW[3] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[2] bit 0 - - HROW: mux CELL_E.GCLK_ROW[2] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW rect CLK[2]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[6] bit 0 - - HROW: mux CELL_E.GCLK_ROW[6] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[7] bit 0 - - HROW: mux CELL_E.GCLK_ROW[7] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW rect CLK[3]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[4] bit 0 - - HROW: mux CELL_E.GCLK_ROW[4] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[5] bit 0 - - HROW: mux CELL_E.GCLK_ROW[5] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -

Tile HROW_S

Cells: 2

Switchbox HROW

virtex2 HROW_S switchbox HROW muxes GCLK_ROW[0]
BitsDestination
CLK_S[3][5]CELL_W.GCLK_ROW[0]
CLK_S[0][5]CELL_E.GCLK_ROW[0]
Source
0CELL_W.GCLK_S[0]
1CELL_W.GCLK_N[0]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[1]
BitsDestination
CLK_S[2][5]CELL_W.GCLK_ROW[1]
CLK_S[1][5]CELL_E.GCLK_ROW[1]
Source
0CELL_W.GCLK_S[1]
1CELL_W.GCLK_N[1]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[2]
BitsDestination
CLK_S[3][4]CELL_W.GCLK_ROW[2]
CLK_S[0][4]CELL_E.GCLK_ROW[2]
Source
0CELL_W.GCLK_S[2]
1CELL_W.GCLK_N[2]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[3]
BitsDestination
CLK_S[2][4]CELL_W.GCLK_ROW[3]
CLK_S[1][4]CELL_E.GCLK_ROW[3]
Source
0CELL_W.GCLK_S[3]
1CELL_W.GCLK_N[3]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[4]
BitsDestination
CLK[2][3][57]CELL_W.GCLK_ROW[4]
CLK[2][0][57]CELL_E.GCLK_ROW[4]
Source
0CELL_W.GCLK_S[4]
1CELL_W.GCLK_N[4]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[5]
BitsDestination
CLK[2][3][25]CELL_W.GCLK_ROW[5]
CLK[2][0][25]CELL_E.GCLK_ROW[5]
Source
0CELL_W.GCLK_S[5]
1CELL_W.GCLK_N[5]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[6]
BitsDestination
CLK[1][3][57]CELL_W.GCLK_ROW[6]
CLK[1][0][57]CELL_E.GCLK_ROW[6]
Source
0CELL_W.GCLK_S[6]
1CELL_W.GCLK_N[6]
virtex2 HROW_S switchbox HROW muxes GCLK_ROW[7]
BitsDestination
CLK[1][3][25]CELL_W.GCLK_ROW[7]
CLK[1][0][25]CELL_E.GCLK_ROW[7]
Source
0CELL_W.GCLK_S[7]
1CELL_W.GCLK_N[7]

Bitstream

virtex2 HROW_S rect CLK_S
BitFrame
F3 F2 F1 F0
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 HROW: mux CELL_W.GCLK_ROW[0] bit 0 HROW: mux CELL_W.GCLK_ROW[1] bit 0 HROW: mux CELL_E.GCLK_ROW[1] bit 0 HROW: mux CELL_E.GCLK_ROW[0] bit 0
B4 HROW: mux CELL_W.GCLK_ROW[2] bit 0 HROW: mux CELL_W.GCLK_ROW[3] bit 0 HROW: mux CELL_E.GCLK_ROW[3] bit 0 HROW: mux CELL_E.GCLK_ROW[2] bit 0
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW_S rect CLK[0]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 - - - -
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 - - - -
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW_S rect CLK[1]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[6] bit 0 - - HROW: mux CELL_E.GCLK_ROW[6] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[7] bit 0 - - HROW: mux CELL_E.GCLK_ROW[7] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW_S rect CLK[2]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[4] bit 0 - - HROW: mux CELL_E.GCLK_ROW[4] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[5] bit 0 - - HROW: mux CELL_E.GCLK_ROW[5] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -

Tile HROW_N

Cells: 2

Switchbox HROW

virtex2 HROW_N switchbox HROW muxes GCLK_ROW[0]
BitsDestination
CLK[0][3][25]CELL_W.GCLK_ROW[0]
CLK[0][0][25]CELL_E.GCLK_ROW[0]
Source
0CELL_W.GCLK_S[0]
1CELL_W.GCLK_N[0]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[1]
BitsDestination
CLK[0][3][57]CELL_W.GCLK_ROW[1]
CLK[0][0][57]CELL_E.GCLK_ROW[1]
Source
0CELL_W.GCLK_S[1]
1CELL_W.GCLK_N[1]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[2]
BitsDestination
CLK[1][3][25]CELL_W.GCLK_ROW[2]
CLK[1][0][25]CELL_E.GCLK_ROW[2]
Source
0CELL_W.GCLK_S[2]
1CELL_W.GCLK_N[2]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[3]
BitsDestination
CLK[1][3][57]CELL_W.GCLK_ROW[3]
CLK[1][0][57]CELL_E.GCLK_ROW[3]
Source
0CELL_W.GCLK_S[3]
1CELL_W.GCLK_N[3]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[4]
BitsDestination
CLK_N[3][10]CELL_W.GCLK_ROW[4]
CLK_N[0][10]CELL_E.GCLK_ROW[4]
Source
0CELL_W.GCLK_S[4]
1CELL_W.GCLK_N[4]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[5]
BitsDestination
CLK_N[2][10]CELL_W.GCLK_ROW[5]
CLK_N[1][10]CELL_E.GCLK_ROW[5]
Source
0CELL_W.GCLK_S[5]
1CELL_W.GCLK_N[5]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[6]
BitsDestination
CLK_N[3][11]CELL_W.GCLK_ROW[6]
CLK_N[0][11]CELL_E.GCLK_ROW[6]
Source
0CELL_W.GCLK_S[6]
1CELL_W.GCLK_N[6]
virtex2 HROW_N switchbox HROW muxes GCLK_ROW[7]
BitsDestination
CLK_N[2][11]CELL_W.GCLK_ROW[7]
CLK_N[1][11]CELL_E.GCLK_ROW[7]
Source
0CELL_W.GCLK_S[7]
1CELL_W.GCLK_N[7]

Bitstream

virtex2 HROW_N rect CLK[0]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[1] bit 0 - - HROW: mux CELL_E.GCLK_ROW[1] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[0] bit 0 - - HROW: mux CELL_E.GCLK_ROW[0] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW_N rect CLK[1]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 HROW: mux CELL_W.GCLK_ROW[3] bit 0 - - HROW: mux CELL_E.GCLK_ROW[3] bit 0
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 HROW: mux CELL_W.GCLK_ROW[2] bit 0 - - HROW: mux CELL_E.GCLK_ROW[2] bit 0
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW_N rect CLK[2]
BitFrame
F3 F2 F1 F0
B79 - - - -
B78 - - - -
B77 - - - -
B76 - - - -
B75 - - - -
B74 - - - -
B73 - - - -
B72 - - - -
B71 - - - -
B70 - - - -
B69 - - - -
B68 - - - -
B67 - - - -
B66 - - - -
B65 - - - -
B64 - - - -
B63 - - - -
B62 - - - -
B61 - - - -
B60 - - - -
B59 - - - -
B58 - - - -
B57 - - - -
B56 - - - -
B55 - - - -
B54 - - - -
B53 - - - -
B52 - - - -
B51 - - - -
B50 - - - -
B49 - - - -
B48 - - - -
B47 - - - -
B46 - - - -
B45 - - - -
B44 - - - -
B43 - - - -
B42 - - - -
B41 - - - -
B40 - - - -
B39 - - - -
B38 - - - -
B37 - - - -
B36 - - - -
B35 - - - -
B34 - - - -
B33 - - - -
B32 - - - -
B31 - - - -
B30 - - - -
B29 - - - -
B28 - - - -
B27 - - - -
B26 - - - -
B25 - - - -
B24 - - - -
B23 - - - -
B22 - - - -
B21 - - - -
B20 - - - -
B19 - - - -
B18 - - - -
B17 - - - -
B16 - - - -
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 - - - -
B10 - - - -
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -
virtex2 HROW_N rect CLK_N
BitFrame
F3 F2 F1 F0
B15 - - - -
B14 - - - -
B13 - - - -
B12 - - - -
B11 HROW: mux CELL_W.GCLK_ROW[6] bit 0 HROW: mux CELL_W.GCLK_ROW[7] bit 0 HROW: mux CELL_E.GCLK_ROW[7] bit 0 HROW: mux CELL_E.GCLK_ROW[6] bit 0
B10 HROW: mux CELL_W.GCLK_ROW[4] bit 0 HROW: mux CELL_W.GCLK_ROW[5] bit 0 HROW: mux CELL_E.GCLK_ROW[5] bit 0 HROW: mux CELL_E.GCLK_ROW[4] bit 0
B9 - - - -
B8 - - - -
B7 - - - -
B6 - - - -
B5 - - - -
B4 - - - -
B3 - - - -
B2 - - - -
B1 - - - -
B0 - - - -