Clock column buffers

HCLK

virtex4 HCLK bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
15 - - - - - - - - - HCLK:BUF.HCLK0 - - - HCLK:BUF.HCLK4 - - - - HCLK:BUF.RCLK1
14 - - - - - - - - - HCLK:BUF.HCLK1 - - - HCLK:BUF.HCLK5 - - - - HCLK:BUF.RCLK0
13 - - - - - - - - - HCLK:BUF.HCLK2 - - - HCLK:BUF.HCLK6 - - - - -
12 - - - - - - - - - HCLK:BUF.HCLK3 - - - HCLK:BUF.HCLK7 - - - - -
11 - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - -
HCLK:BUF.HCLK0 0.9.15
HCLK:BUF.HCLK1 0.9.14
HCLK:BUF.HCLK2 0.9.13
HCLK:BUF.HCLK3 0.9.12
HCLK:BUF.HCLK4 0.13.15
HCLK:BUF.HCLK5 0.13.14
HCLK:BUF.HCLK6 0.13.13
HCLK:BUF.HCLK7 0.13.12
HCLK:BUF.RCLK0 0.18.14
HCLK:BUF.RCLK1 0.18.15
non-inverted [0]

HCLK_TERM

virtex4 HCLK_TERM bittile 0
BitFrame
0 1 2 3 4 5 6
14 - - - - - - HCLK_TERM:HCLK_ENABLE[2]
13 - - - - - - HCLK_TERM:HCLK_ENABLE[1]
12 - - - - - - HCLK_TERM:HCLK_ENABLE[0]
11 - - - - - - -
10 - - - - - - -
9 - - - - - - -
8 - - - - - - -
7 - - - - - - -
6 - - - - - - -
5 - - - - - - -
4 - - - - - - -
3 - - - - - - -
2 - - - - - - -
1 - - - - - - -
0 - - - - - - -
HCLK_TERM:HCLK_ENABLE 0.6.14 0.6.13 0.6.12
non-inverted [2] [1] [0]