Clock column buffers
Tile HCLK
Cells: 1
Switchbox HCLK
| Destination | Source | Bit |
|---|---|---|
| HCLK[0] | HCLK_ROW[0] | MAIN[9][15] |
| HCLK[1] | HCLK_ROW[1] | MAIN[9][14] |
| HCLK[2] | HCLK_ROW[2] | MAIN[9][13] |
| HCLK[3] | HCLK_ROW[3] | MAIN[9][12] |
| HCLK[4] | HCLK_ROW[4] | MAIN[13][15] |
| HCLK[5] | HCLK_ROW[5] | MAIN[13][14] |
| HCLK[6] | HCLK_ROW[6] | MAIN[13][13] |
| HCLK[7] | HCLK_ROW[7] | MAIN[13][12] |
| RCLK[0] | RCLK_ROW[0] | MAIN[18][14] |
| RCLK[1] | RCLK_ROW[1] | MAIN[18][15] |
Bels GLOBALSIG
| Pin | Direction | GLOBALSIG |
|---|
Bitstream
| Bit | Frame | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| F0 | F1 | F2 | F3 | F4 | F5 | F6 | F7 | F8 | F9 | F10 | F11 | F12 | F13 | F14 | F15 | F16 | F17 | F18 | F19 | |
| B31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B15 | - | - | - | - | - | - | - | - | - | HCLK: buffer HCLK[0] ← HCLK_ROW[0] | - | - | - | HCLK: buffer HCLK[4] ← HCLK_ROW[4] | - | - | - | - | HCLK: buffer RCLK[1] ← RCLK_ROW[1] | - |
| B14 | - | - | - | - | - | - | - | - | - | HCLK: buffer HCLK[1] ← HCLK_ROW[1] | - | - | - | HCLK: buffer HCLK[5] ← HCLK_ROW[5] | - | - | - | - | HCLK: buffer RCLK[0] ← RCLK_ROW[0] | - |
| B13 | - | - | - | - | - | - | - | - | - | HCLK: buffer HCLK[2] ← HCLK_ROW[2] | - | - | - | HCLK: buffer HCLK[6] ← HCLK_ROW[6] | - | - | - | - | - | - |
| B12 | - | - | - | - | - | - | - | - | - | HCLK: buffer HCLK[3] ← HCLK_ROW[3] | - | - | - | HCLK: buffer HCLK[7] ← HCLK_ROW[7] | - | - | - | - | - | - |
| B11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
Tile HCLK_TERM
Cells: 1
Switchbox HROW_INT
| Bit |
|---|
| MAIN[6][12] |
| MAIN[6][13] |
| MAIN[6][14] |
Bitstream
| Bit | Frame | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| F0 | F1 | F2 | F3 | F4 | F5 | F6 | F7 | F8 | F9 | F10 | F11 | F12 | F13 | F14 | F15 | F16 | F17 | F18 | F19 | |
| B31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B14 | - | - | - | - | - | - | HROW_INT: wire support (HCLK_ROW[0], HCLK_ROW[1], HCLK_ROW[2], HCLK_ROW[3], HCLK_ROW[4], HCLK_ROW[5], HCLK_ROW[6], HCLK_ROW[7]) bit 2 | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B13 | - | - | - | - | - | - | HROW_INT: wire support (HCLK_ROW[0], HCLK_ROW[1], HCLK_ROW[2], HCLK_ROW[3], HCLK_ROW[4], HCLK_ROW[5], HCLK_ROW[6], HCLK_ROW[7]) bit 1 | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B12 | - | - | - | - | - | - | HROW_INT: wire support (HCLK_ROW[0], HCLK_ROW[1], HCLK_ROW[2], HCLK_ROW[3], HCLK_ROW[4], HCLK_ROW[5], HCLK_ROW[6], HCLK_ROW[7]) bit 0 | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| B0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |