Digital Clock Managers

Tile DCM

Cells: 4

Bel DCM0

virtex4 DCM bel DCM0
Pin	Direction	Wires
CKINT0	input	CELL0.IMUX.CLK0
CKINT1	input	CELL0.IMUX.CLK1
CKINT2	input	CELL0.IMUX.CLK2
CKINT3	input	CELL0.IMUX.CLK3
CLK0	output	CELL2.OUT.BEST0.TMIN
CLK180	output	CELL2.OUT.BEST1.TMIN
CLK270	output	CELL1.OUT.BEST0.TMIN
CLK2X	output	CELL1.OUT.BEST2.TMIN
CLK2X180	output	CELL1.OUT.BEST1.TMIN
CLK90	output	CELL2.OUT.BEST2.TMIN
CLKDV	output	CELL0.OUT.BEST0.TMIN
CLKFB_TEST	output	CELL2.TEST0
CLKFX	output	CELL3.OUT.BEST1.TMIN
CLKFX180	output	CELL3.OUT.BEST2.TMIN
CLKIN_TEST	output	CELL3.TEST0
CLK_IN0	input	CELL0.IMUX.CLK0
CONCUR	output	CELL3.OUT.BEST0.TMIN
CTLGO	input	CELL0.IMUX.IMUX7
CTLMODE	input	CELL0.IMUX.CE0
CTLOSC1	input	CELL0.IMUX.IMUX5
CTLOSC2	input	CELL0.IMUX.IMUX6
CTLSEL0	input	CELL0.IMUX.IMUX0
CTLSEL1	input	CELL0.IMUX.IMUX1
CTLSEL2	input	CELL0.IMUX.IMUX2
DADDR0	input	CELL3.IMUX.IMUX0
DADDR1	input	CELL3.IMUX.IMUX1
DADDR2	input	CELL3.IMUX.IMUX2
DADDR3	input	CELL3.IMUX.IMUX3
DADDR4	input	CELL3.IMUX.IMUX4
DADDR5	input	CELL3.IMUX.IMUX5
DADDR6	input	CELL3.IMUX.IMUX6
DCLK	input	CELL2.IMUX.CLK0
DEN	input	CELL2.IMUX.CE1
DI0	input	CELL2.IMUX.IMUX0
DI1	input	CELL2.IMUX.IMUX1
DI10	input	CELL1.IMUX.IMUX2
DI11	input	CELL1.IMUX.IMUX3
DI12	input	CELL1.IMUX.IMUX4
DI13	input	CELL1.IMUX.IMUX5
DI14	input	CELL1.IMUX.IMUX6
DI15	input	CELL1.IMUX.IMUX7
DI2	input	CELL2.IMUX.IMUX2
DI3	input	CELL2.IMUX.IMUX3
DI4	input	CELL2.IMUX.IMUX4
DI5	input	CELL2.IMUX.IMUX5
DI6	input	CELL2.IMUX.IMUX6
DI7	input	CELL2.IMUX.IMUX7
DI8	input	CELL1.IMUX.IMUX0
DI9	input	CELL1.IMUX.IMUX1
DO0	output	CELL3.OUT.BEST4.TMIN
DO1	output	CELL3.OUT.BEST5.TMIN
DO10	output	CELL1.OUT.BEST6.TMIN
DO11	output	CELL1.OUT.BEST7.TMIN
DO12	output	CELL0.OUT.BEST4.TMIN
DO13	output	CELL0.OUT.BEST5.TMIN
DO14	output	CELL0.OUT.BEST6.TMIN
DO15	output	CELL0.OUT.BEST7.TMIN
DO2	output	CELL3.OUT.BEST6.TMIN
DO3	output	CELL3.OUT.BEST7.TMIN
DO4	output	CELL2.OUT.BEST4.TMIN
DO5	output	CELL2.OUT.BEST5.TMIN
DO6	output	CELL2.OUT.BEST6.TMIN
DO7	output	CELL2.OUT.BEST7.TMIN
DO8	output	CELL1.OUT.BEST4.TMIN
DO9	output	CELL1.OUT.BEST5.TMIN
DRDY	output	CELL3.OUT.SEC2.TMIN
DWE	input	CELL2.IMUX.CE0
FREEZE_DFS	input	CELL1.IMUX.SR1
FREEZE_DLL	input	CELL1.IMUX.SR0
LOCKED	output	CELL3.OUT.SEC0.TMIN
PSCLK	input	CELL2.IMUX.CLK1
PSDONE	output	CELL3.OUT.SEC1.TMIN
PSEN	input	CELL0.IMUX.IMUX4
PSINCDEC	input	CELL0.IMUX.IMUX3
RST	input	CELL3.IMUX.SR0

Bel wires

virtex4 DCM bel wires
Wire	Pins
CELL0.IMUX.CLK0	DCM0.CKINT0, DCM0.CLK_IN0
CELL0.IMUX.CLK1	DCM0.CKINT1
CELL0.IMUX.CLK2	DCM0.CKINT2
CELL0.IMUX.CLK3	DCM0.CKINT3
CELL0.IMUX.CE0	DCM0.CTLMODE
CELL0.IMUX.IMUX0	DCM0.CTLSEL0
CELL0.IMUX.IMUX1	DCM0.CTLSEL1
CELL0.IMUX.IMUX2	DCM0.CTLSEL2
CELL0.IMUX.IMUX3	DCM0.PSINCDEC
CELL0.IMUX.IMUX4	DCM0.PSEN
CELL0.IMUX.IMUX5	DCM0.CTLOSC1
CELL0.IMUX.IMUX6	DCM0.CTLOSC2
CELL0.IMUX.IMUX7	DCM0.CTLGO
CELL0.OUT.BEST0.TMIN	DCM0.CLKDV
CELL0.OUT.BEST4.TMIN	DCM0.DO12
CELL0.OUT.BEST5.TMIN	DCM0.DO13
CELL0.OUT.BEST6.TMIN	DCM0.DO14
CELL0.OUT.BEST7.TMIN	DCM0.DO15
CELL1.IMUX.SR0	DCM0.FREEZE_DLL
CELL1.IMUX.SR1	DCM0.FREEZE_DFS
CELL1.IMUX.IMUX0	DCM0.DI8
CELL1.IMUX.IMUX1	DCM0.DI9
CELL1.IMUX.IMUX2	DCM0.DI10
CELL1.IMUX.IMUX3	DCM0.DI11
CELL1.IMUX.IMUX4	DCM0.DI12
CELL1.IMUX.IMUX5	DCM0.DI13
CELL1.IMUX.IMUX6	DCM0.DI14
CELL1.IMUX.IMUX7	DCM0.DI15
CELL1.OUT.BEST0.TMIN	DCM0.CLK270
CELL1.OUT.BEST1.TMIN	DCM0.CLK2X180
CELL1.OUT.BEST2.TMIN	DCM0.CLK2X
CELL1.OUT.BEST4.TMIN	DCM0.DO8
CELL1.OUT.BEST5.TMIN	DCM0.DO9
CELL1.OUT.BEST6.TMIN	DCM0.DO10
CELL1.OUT.BEST7.TMIN	DCM0.DO11
CELL2.IMUX.CLK0	DCM0.DCLK
CELL2.IMUX.CLK1	DCM0.PSCLK
CELL2.IMUX.CE0	DCM0.DWE
CELL2.IMUX.CE1	DCM0.DEN
CELL2.IMUX.IMUX0	DCM0.DI0
CELL2.IMUX.IMUX1	DCM0.DI1
CELL2.IMUX.IMUX2	DCM0.DI2
CELL2.IMUX.IMUX3	DCM0.DI3
CELL2.IMUX.IMUX4	DCM0.DI4
CELL2.IMUX.IMUX5	DCM0.DI5
CELL2.IMUX.IMUX6	DCM0.DI6
CELL2.IMUX.IMUX7	DCM0.DI7
CELL2.OUT.BEST0.TMIN	DCM0.CLK0
CELL2.OUT.BEST1.TMIN	DCM0.CLK180
CELL2.OUT.BEST2.TMIN	DCM0.CLK90
CELL2.OUT.BEST4.TMIN	DCM0.DO4
CELL2.OUT.BEST5.TMIN	DCM0.DO5
CELL2.OUT.BEST6.TMIN	DCM0.DO6
CELL2.OUT.BEST7.TMIN	DCM0.DO7
CELL2.TEST0	DCM0.CLKFB_TEST
CELL3.IMUX.SR0	DCM0.RST
CELL3.IMUX.IMUX0	DCM0.DADDR0
CELL3.IMUX.IMUX1	DCM0.DADDR1
CELL3.IMUX.IMUX2	DCM0.DADDR2
CELL3.IMUX.IMUX3	DCM0.DADDR3
CELL3.IMUX.IMUX4	DCM0.DADDR4
CELL3.IMUX.IMUX5	DCM0.DADDR5
CELL3.IMUX.IMUX6	DCM0.DADDR6
CELL3.OUT.BEST0.TMIN	DCM0.CONCUR
CELL3.OUT.BEST1.TMIN	DCM0.CLKFX
CELL3.OUT.BEST2.TMIN	DCM0.CLKFX180
CELL3.OUT.BEST4.TMIN	DCM0.DO0
CELL3.OUT.BEST5.TMIN	DCM0.DO1
CELL3.OUT.BEST6.TMIN	DCM0.DO2
CELL3.OUT.BEST7.TMIN	DCM0.DO3
CELL3.OUT.SEC0.TMIN	DCM0.LOCKED
CELL3.OUT.SEC1.TMIN	DCM0.PSDONE
CELL3.OUT.SEC2.TMIN	DCM0.DRDY
CELL3.TEST0	DCM0.CLKIN_TEST

Bitstream

virtex4 DCM rect R0
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP53_MASK	DCM0:DRP43_MASK	-
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT3[3]
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_CONTROL_CLOCK_SPEED[0] DCM0:DRP53[15]	DCM0:DRP43[15]	DCM0:MUX.BUSOUT3[4]
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP53[14] DCM0:STARTUP_WAIT	DCM0:DRP43[14]	DCM0:MUX.BUSOUT3[2]
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_DETECTOR_AUTO_RESET DCM0:DRP53[13]	DCM0:DRP43[13]	DCM0:MUX.BUSOUT2[7]
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFB_ENABLE DCM0:DRP53[12]	DCM0:DRP43[12]	DCM0:MUX.BUSOUT2[6]
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_FINE_SEL[0] DCM0:DRP53[11]	DCM0:DRP43[11]	DCM0:MUX.BUSOUT2[5]
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_COARSE_SEL[0] DCM0:DRP53[10]	DCM0:DRP43[10]	DCM0:MUX.BUSOUT2[1]
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_EARLY_LOCK DCM0:DRP53[9]	DCM0:DRP43[9]	DCM0:MUX.BUSOUT2[3]
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_ENABLE DCM0:DRP53[8]	DCM0:DRP43[8]	DCM0:MUX.BUSOUT2[4]
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_HARDSYNC[1] DCM0:DRP53[7]	DCM0:DRP43[7]	DCM0:MUX.BUSOUT2[2]
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_HARDSYNC[0] DCM0:DRP53[6]	DCM0:DRP43[6]	DCM0:MUX.BUSOUT1[7]
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_CLKDV_CLKFX_ALIGNMENT DCM0:DRP53[5]	DCM0:DRP43[5]	DCM0:MUX.BUSOUT1[6]
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_CTL_SEL_CLKIN_DIV2 DCM0:DRP53[4]	DCM0:DRP43[4]	DCM0:MUX.BUSOUT1[5]
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_OSCILLATOR_MODE[1] DCM0:DRP53[3]	DCM0:DRP43[3]	DCM0:MUX.BUSOUT1[1]
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_OSCILLATOR_MODE[0] DCM0:DRP53[2]	DCM0:DRP43[2]	DCM0:MUX.BUSOUT1[3]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TP_SEL[0] DCM0:DRP53[1]	DCM0:DRP43[1]	DCM0:MUX.BUSOUT1[4]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.CTLOSC1	DCM0:DRP53[0]	DCM0:DRP43[0]	DCM0:MUX.BUSOUT1[2]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.CTLGO	-	-	DCM0:MUX.BUSOUT0[7]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT0[6]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.CTLSEL1	DCM0:DRP52_MASK	DCM0:DRP42_MASK	DCM0:MUX.BUSOUT0[5]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.PSINCDEC	-	-	DCM0:MUX.BUSOUT0[1]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[15]	DCM0:DRP42[15]	DCM0:MUX.BUSOUT0[3]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[14]	DCM0:DRP42[14]	DCM0:MUX.BUSOUT0[4]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[13]	DCM0:DRP42[13]	DCM0:MUX.BUSOUT0[2]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[12]	DCM0:DRP42[12]	-
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[11]	DCM0:DRP42[11]	-
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[10]	DCM0:DRP42[10]	-
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[9]	DCM0:DRP42[9]	-
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[8]	DCM0:DRP42[8]	DCM0:ENABLE.MGT3
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[7]	DCM0:DRP42[7]	DCM0:ENABLE.MGT2
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[6]	DCM0:CLKIN_IOB DCM0:DRP42[6]	DCM0:ENABLE.MGT1
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP52[5]	DCM0:CLKFB_IOB DCM0:DRP42[5]	DCM0:ENABLE.MGT0
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[4] DCM0:DRP52[4]	DCM0:DESKEW_ADJUST[4] DCM0:DRP42[4]	DCM0:ENABLE.GIOB15
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[3] DCM0:DRP52[3]	DCM0:DESKEW_ADJUST[3] DCM0:DRP42[3]	DCM0:ENABLE.GIOB14
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[2] DCM0:DRP52[2]	DCM0:DESKEW_ADJUST[2] DCM0:DRP42[2]	DCM0:ENABLE.GIOB13
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[1] DCM0:DRP52[1]	DCM0:DESKEW_ADJUST[1] DCM0:DRP42[1]	DCM0:ENABLE.GIOB12
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[0] DCM0:DRP52[0]	DCM0:DESKEW_ADJUST[0] DCM0:DRP42[0]	DCM0:ENABLE.GIOB11
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:ENABLE.GIOB10
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:ENABLE.GIOB9
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51_MASK	DCM0:DRP41_MASK	DCM0:ENABLE.GIOB8
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:ENABLE.GIOB7
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[15]	DCM0:DRP41[15]	DCM0:ENABLE.GIOB6
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[14]	DCM0:DRP41[14]	DCM0:ENABLE.GIOB5
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[13]	DCM0:DRP41[13]	DCM0:ENABLE.GIOB4
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[12]	DCM0:DRP41[12]	DCM0:ENABLE.GIOB3
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[11]	DCM0:DRP41[11]	DCM0:ENABLE.GIOB2
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[10] DCM0:ENABLE.CONCUR	DCM0:DRP41[10]	DCM0:ENABLE.GIOB1
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[9] DCM0:ENABLE.CLKFX	DCM0:DRP41[9]	DCM0:ENABLE.GIOB0
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[8] DCM0:ENABLE.CLKFX180	DCM0:DRP41[8]	DCM0:ENABLE.HCLK7
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[7]	DCM0:DRP41[7]	DCM0:ENABLE.HCLK6
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP51[6]	DCM0:DCM_EXT_FB_EN DCM0:DRP41[6]	DCM0:ENABLE.HCLK5
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TRACKMODE DCM0:DRP51[5]	DCM0:DFS_FREQUENCY_MODE[0] DCM0:DRP41[5]	DCM0:ENABLE.HCLK4
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKIN_ENABLE DCM0:DRP51[4]	DCM0:DFS_NON_STOP DCM0:DRP41[4]	DCM0:ENABLE.HCLK3
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKIN_DIVIDE_BY_2 DCM0:DRP51[3]	DCM0:DFS_SKIP_FINE DCM0:DRP41[3]	DCM0:ENABLE.HCLK2
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DFS_EN_RELRST DCM0:DRP51[2]	DCM0:DFS_FEEDBACK DCM0:DRP41[2]	DCM0:ENABLE.HCLK1
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.PSEN	DCM0:DRP51[1]	DCM0:CLK_FEEDBACK[1] DCM0:DRP41[1]	DCM0:ENABLE.HCLK0
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.CTLOSC2	DCM0:DRP51[0]	DCM0:CLK_FEEDBACK[0] DCM0:DRP41[0]	DCM0:MUX.CLKFB[9]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.CLKFB[3]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.CTLSEL0	-	-	DCM0:MUX.CLKFB[2]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.CTLSEL2	DCM0:DRP50_MASK	DCM0:DRP40_MASK	DCM0:MUX.CLKFB[1]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.CLKFB[0]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[15]	DCM0:DFS_SPARE[15] DCM0:DRP40[15]	DCM0:MUX.CLKFB[8]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[14]	DCM0:DFS_SPARE[14] DCM0:DRP40[14]	DCM0:MUX.CLKFB[7]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[13]	DCM0:DFS_SPARE[13] DCM0:DRP40[13]	DCM0:MUX.CLKFB[10]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[12]	DCM0:DFS_SPARE[12] DCM0:DRP40[12]	DCM0:MUX.CLKFB[6]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[11]	DCM0:DFS_SPARE[11] DCM0:DRP40[11]	DCM0:MUX.CLKFB[5]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[10]	DCM0:DFS_SPARE[10] DCM0:DRP40[10]	DCM0:MUX.CLKFB[4]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[9]	DCM0:DFS_SPARE[9] DCM0:DRP40[9]	DCM0:MUX.CLKIN[9]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[8]	DCM0:DFS_SPARE[8] DCM0:DRP40[8]	DCM0:MUX.CLKIN[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[7]	DCM0:DFS_SPARE[7] DCM0:DRP40[7]	DCM0:MUX.CLKIN[2]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[6]	DCM0:DFS_SPARE[6] DCM0:DRP40[6]	DCM0:MUX.CLKIN[1]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP50[5]	DCM0:DFS_SPARE[5] DCM0:DRP40[5]	DCM0:MUX.CLKIN[0]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[4] DCM0:DRP50[4]	DCM0:DFS_SPARE[4] DCM0:DRP40[4]	DCM0:MUX.CLKIN[8]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[3] DCM0:DRP50[3]	DCM0:DFS_SPARE[3] DCM0:DRP40[3]	DCM0:MUX.CLKIN[7]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[2] DCM0:DRP50[2]	DCM0:DFS_SPARE[2] DCM0:DRP40[2]	DCM0:MUX.CLKIN[10]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[1] DCM0:DRP50[1]	DCM0:DFS_SPARE[1] DCM0:DRP40[1]	DCM0:MUX.CLKIN[6]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[0] DCM0:DRP50[0]	DCM0:DFS_SPARE[0] DCM0:DRP40[0]	DCM0:MUX.CLKIN[5]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.CLKIN[4]

virtex4 DCM rect R1
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP57_MASK	DCM0:DRP47_MASK	-
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[7] DCM0:DRP57[15]	DCM0:DRP47[15]	-
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[6] DCM0:DRP57[14]	DCM0:DRP47[14]	-
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[5] DCM0:DRP57[13]	DCM0:DRP47[13]	-
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[4] DCM0:DRP57[12]	DCM0:DRP47[12]	-
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[3] DCM0:DRP57[11]	DCM0:DRP47[11]	-
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[2] DCM0:DRP57[10]	DCM0:DRP47[10]	DCM0:MUX.BUSOUT13[5]
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[1] DCM0:DRP57[9]	DCM0:DRP47[9]	DCM0:MUX.BUSOUT13[1]
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_HFC[0] DCM0:DRP57[8]	DCM0:DRP47[8]	DCM0:MUX.BUSOUT13[3]
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[7] DCM0:DRP57[7]	DCM0:DRP47[7]	DCM0:MUX.BUSOUT13[4]
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[6] DCM0:DRP57[6]	DCM0:DRP47[6]	DCM0:MUX.BUSOUT13[2]
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[5] DCM0:DRP57[5]	DCM0:DRP47[5]	DCM0:MUX.BUSOUT12[7]
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[4] DCM0:DRP57[4]	DCM0:DRP47[4]	DCM0:MUX.BUSOUT12[6]
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[3] DCM0:DRP57[3]	DCM0:DRP47[3]	DCM0:MUX.BUSOUT12[5]
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[2] DCM0:DRP57[2]	DCM0:DRP47[2]	DCM0:MUX.BUSOUT12[1]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[1] DCM0:DRP57[1]	DCM0:DRP47[1]	DCM0:MUX.BUSOUT12[3]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI13	DCM0:DLL_PHASE_SHIFT_LFC[0] DCM0:DRP57[0]	DCM0:DRP47[0]	DCM0:MUX.BUSOUT12[4]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI15	-	-	DCM0:MUX.BUSOUT12[2]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT11[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI9	DCM0:DRP56_MASK	DCM0:DRP46_MASK	DCM0:MUX.BUSOUT11[6]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI11	-	-	DCM0:MUX.BUSOUT11[5]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[15]	DCM0:DRP46[15]	DCM0:MUX.BUSOUT11[1]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_UNUSED_TAPS_POWERDOWN DCM0:DRP56[14]	DCM0:DRP46[14]	DCM0:MUX.BUSOUT11[3]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[13]	DCM0:DRP46[13]	DCM0:MUX.BUSOUT11[4]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[12]	DCM0:DRP46[12]	DCM0:MUX.BUSOUT11[2]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[11]	DCM0:DRP46[11]	DCM0:MUX.BUSOUT10[7]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[10]	DCM0:DRP46[10]	DCM0:MUX.BUSOUT10[6]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[9] DCM0:UNK_ALWAYS_SET	DCM0:DRP46[9]	DCM0:MUX.BUSOUT10[5]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[8]	DCM0:DRP46[8]	DCM0:MUX.BUSOUT10[1]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LOCK_BY1 DCM0:DRP56[7]	DCM0:DRP46[7]	DCM0:MUX.BUSOUT10[3]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[6]	DCM0:DRP46[6]	DCM0:MUX.BUSOUT10[4]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_CALIBRATION[0] DCM0:DRP56[5]	DCM0:DRP46[5]	DCM0:MUX.BUSOUT10[2]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_CALIBRATION[1] DCM0:DRP56[4]	DCM0:DRP46[4]	DCM0:MUX.BUSOUT9[7]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[3] DCM0:PS_ENABLE	DCM0:DRP46[3]	DCM0:MUX.BUSOUT9[6]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[2] DCM0:PS_MODE[0]	DCM0:DRP46[2]	DCM0:MUX.BUSOUT9[5]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[1] DCM0:PS_CENTERED	DCM0:DRP46[1]	DCM0:MUX.BUSOUT9[1]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP56[0] DCM0:PS_DIRECT	DCM0:DRP46[0]	DCM0:MUX.BUSOUT9[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT9[4]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT9[2]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55_MASK	DCM0:DRP45_MASK	DCM0:MUX.BUSOUT8[7]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT8[6]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[15]	DCM0:DRP45[15]	DCM0:MUX.BUSOUT8[5]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[14]	DCM0:DRP45[14]	DCM0:MUX.BUSOUT8[1]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[13]	DCM0:DRP45[13]	DCM0:MUX.BUSOUT8[3]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[12]	DCM0:DRP45[12]	DCM0:MUX.BUSOUT8[4]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[11]	DCM0:DRP45[11]	DCM0:MUX.BUSOUT8[2]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[10] DCM0:PHASE_SHIFT_NEGATIVE	DCM0:DRP45[10]	DCM0:MUX.BUSOUT7[7]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[9] DCM0:PHASE_SHIFT[9]	DCM0:DRP45[9]	DCM0:MUX.BUSOUT7[6]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[8] DCM0:PHASE_SHIFT[8]	DCM0:DRP45[8]	DCM0:MUX.BUSOUT7[5]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[7] DCM0:PHASE_SHIFT[7]	DCM0:DRP45[7]	DCM0:MUX.BUSOUT7[1]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[6] DCM0:PHASE_SHIFT[6]	DCM0:DRP45[6]	DCM0:MUX.BUSOUT7[3]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[5] DCM0:PHASE_SHIFT[5]	DCM0:DRP45[5]	DCM0:MUX.BUSOUT7[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[4] DCM0:PHASE_SHIFT[4]	DCM0:DRP45[4]	DCM0:MUX.BUSOUT7[2]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[3] DCM0:PHASE_SHIFT[3]	DCM0:DRP45[3]	DCM0:MUX.BUSOUT6[7]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[2] DCM0:PHASE_SHIFT[2]	DCM0:DRP45[2]	DCM0:MUX.BUSOUT6[6]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI12	DCM0:DRP55[1] DCM0:PHASE_SHIFT[1]	DCM0:DRP45[1]	DCM0:MUX.BUSOUT6[5]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI14	DCM0:DRP55[0] DCM0:PHASE_SHIFT[0]	DCM0:DRP45[0]	DCM0:MUX.BUSOUT6[1]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT6[3]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI8	-	-	DCM0:MUX.BUSOUT6[4]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI10	DCM0:DRP54_MASK	DCM0:DRP44_MASK	DCM0:MUX.BUSOUT6[2]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT5[7]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP54[15]	DCM0:DRP44[15]	DCM0:MUX.BUSOUT5[6]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_COIN_WINDOW[1] DCM0:DRP54[14]	DCM0:DRP44[14]	DCM0:MUX.BUSOUT5[5]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_COIN_WINDOW[0] DCM0:DRP54[13]	DCM0:DRP44[13]	DCM0:MUX.BUSOUT5[1]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_EXTEND_HALT_TIME DCM0:DRP54[12]	DCM0:DRP44[12]	DCM0:MUX.BUSOUT5[3]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_EXTEND_RUN_TIME DCM0:DRP54[11]	DCM0:DRP44[11]	DCM0:MUX.BUSOUT5[4]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_EXTEND_FLUSH_TIME DCM0:DRP54[10]	DCM0:DRP44[10]	DCM0:MUX.BUSOUT5[2]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_GAIN[2] DCM0:DRP54[9]	DCM0:DCM_PULSE_WIDTH_CORRECTION_HIGH[4] DCM0:DRP44[9]	DCM0:MUX.BUSOUT4[7]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_GAIN[1] DCM0:DRP54[8]	DCM0:DCM_PULSE_WIDTH_CORRECTION_HIGH[3] DCM0:DRP44[8]	DCM0:MUX.BUSOUT4[6]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_GAIN[0] DCM0:DRP54[7]	DCM0:DCM_PULSE_WIDTH_CORRECTION_HIGH[2] DCM0:DRP44[7]	DCM0:MUX.BUSOUT4[5]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_ADJ_INTERVAL[3] DCM0:DRP54[6]	DCM0:DCM_PULSE_WIDTH_CORRECTION_HIGH[1] DCM0:DRP44[6]	DCM0:MUX.BUSOUT4[1]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_ADJ_INTERVAL[2] DCM0:DRP54[5]	DCM0:DCM_PULSE_WIDTH_CORRECTION_HIGH[0] DCM0:DRP44[5]	DCM0:MUX.BUSOUT4[3]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_ADJ_INTERVAL[1] DCM0:DRP54[4]	DCM0:DCM_PULSE_WIDTH_CORRECTION_LOW[4] DCM0:DRP44[4]	DCM0:MUX.BUSOUT4[4]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_ADJ_INTERVAL[0] DCM0:DRP54[3]	DCM0:DCM_PULSE_WIDTH_CORRECTION_LOW[3] DCM0:DRP44[3]	DCM0:MUX.BUSOUT4[2]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL[2] DCM0:DRP54[2]	DCM0:DCM_PULSE_WIDTH_CORRECTION_LOW[2] DCM0:DRP44[2]	DCM0:MUX.BUSOUT3[7]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL[1] DCM0:DRP54[1]	DCM0:DCM_PULSE_WIDTH_CORRECTION_LOW[1] DCM0:DRP44[1]	DCM0:MUX.BUSOUT3[6]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL[0] DCM0:DRP54[0]	DCM0:DCM_PULSE_WIDTH_CORRECTION_LOW[0] DCM0:DRP44[0]	DCM0:MUX.BUSOUT3[5]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT3[1]

virtex4 DCM rect R2
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5B_MASK	DCM0:DRP4B_MASK	-
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[7] DCM0:DRP5B[15]	DCM0:DRP4B[15]	-
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[6] DCM0:DRP5B[14]	DCM0:DRP4B[14]	-
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[5] DCM0:DRP5B[13]	DCM0:DRP4B[13]	-
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[4] DCM0:DRP5B[12]	DCM0:DRP4B[12]	-
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[3] DCM0:DRP5B[11]	DCM0:DRP4B[11]	-
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[2] DCM0:DRP5B[10]	DCM0:DRP4B[10]	-
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[1] DCM0:DRP5B[9]	DCM0:DRP4B[9]	-
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[0] DCM0:DRP5B[8]	DCM0:DRP4B[8]	-
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[7] DCM0:DRP5B[7]	DCM0:DRP4B[7]	-
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[6] DCM0:DRP5B[6]	DCM0:DRP4B[6]	-
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[5] DCM0:DRP5B[5]	DCM0:DRP4B[5]	-
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[4] DCM0:DRP5B[4]	DCM0:DRP4B[4]	-
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[3] DCM0:DRP5B[3]	DCM0:DRP4B[3]	-
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[2] DCM0:DRP5B[2]	DCM0:DRP4B[2]	-
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[1] DCM0:DRP5B[1]	DCM0:DRP4B[1]	-
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI5	DCM0:DLL_DESKEW_MINTAP[0] DCM0:DRP5B[0]	DCM0:DRP4B[0]	-
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI7	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI1	DCM0:DRP5A_MASK	DCM0:DRP4A_MASK	-
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI3	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5A[15]	DCM0:DRP4A[15]	-
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5A[14]	DCM0:DRP4A[14]	-
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREG_PHASE_MARGIN[2] DCM0:DRP5A[13]	DCM0:DRP4A[13]	-
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREG_PHASE_MARGIN[1] DCM0:DRP5A[12]	DCM0:DRP4A[12]	-
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREG_PHASE_MARGIN[0] DCM0:DRP5A[11]	DCM0:DRP4A[11]	-
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VBG_PD[1] DCM0:DRP5A[10]	DCM0:DRP4A[10]	-
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VBG_PD[0] DCM0:DRP5A[9]	DCM0:DRP4A[9]	-
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VBG_SEL[3] DCM0:DRP5A[8]	DCM0:DRP4A[8]	-
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VBG_SEL[2] DCM0:DRP5A[7]	DCM0:DRP4A[7]	-
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VBG_SEL[1] DCM0:DRP5A[6]	DCM0:DRP4A[6]	DCM0:MUX.BUSOUT20[1]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VBG_SEL[0] DCM0:DRP5A[5]	DCM0:DRP4A[5]	DCM0:MUX.BUSOUT20[3]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREG_ENABLE DCM0:DRP5A[4]	DCM0:DRP4A[4]	DCM0:MUX.BUSOUT20[4]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREF_SOURCE[2] DCM0:DRP5A[3]	DCM0:DRP4A[3]	DCM0:MUX.BUSOUT20[2]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREF_SOURCE[1] DCM0:DRP5A[2]	DCM0:DRP4A[2]	DCM0:MUX.BUSOUT19[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_VREF_SOURCE[0] DCM0:DRP5A[1]	DCM0:DRP4A[1]	DCM0:MUX.BUSOUT19[6]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_PERFORMANCE_MODE[0] DCM0:DRP5A[0]	DCM0:DRP4A[0]	DCM0:MUX.BUSOUT19[5]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT19[1]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT19[3]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59_MASK	DCM0:DRP49_MASK	DCM0:MUX.BUSOUT19[4]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT19[2]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[15] DCM0:FACTORY_JF[15]	DCM0:DRP49[15]	DCM0:MUX.BUSOUT18[7]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[14] DCM0:FACTORY_JF[14]	DCM0:DRP49[14]	DCM0:MUX.BUSOUT18[6]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[13] DCM0:FACTORY_JF[13]	DCM0:DRP49[13]	DCM0:MUX.BUSOUT18[5]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[12] DCM0:FACTORY_JF[12]	DCM0:DRP49[12]	DCM0:MUX.BUSOUT18[1]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[11] DCM0:FACTORY_JF[11]	DCM0:DRP49[11]	DCM0:MUX.BUSOUT18[3]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[10] DCM0:FACTORY_JF[10]	DCM0:DRP49[10]	DCM0:MUX.BUSOUT18[4]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[9] DCM0:FACTORY_JF[9]	DCM0:DRP49[9]	DCM0:MUX.BUSOUT18[2]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[8] DCM0:FACTORY_JF[8]	DCM0:DRP49[8]	DCM0:MUX.BUSOUT17[7]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[7] DCM0:FACTORY_JF[7]	DCM0:DRP49[7]	DCM0:MUX.BUSOUT17[6]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[6] DCM0:FACTORY_JF[6]	DCM0:DRP49[6]	DCM0:MUX.BUSOUT17[5]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[5] DCM0:FACTORY_JF[5]	DCM0:DRP49[5]	DCM0:MUX.BUSOUT17[1]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[4] DCM0:FACTORY_JF[4]	DCM0:DRP49[4]	DCM0:MUX.BUSOUT17[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[3] DCM0:FACTORY_JF[3]	DCM0:DRP49[3]	DCM0:MUX.BUSOUT17[4]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP59[2] DCM0:FACTORY_JF[2]	DCM0:DRP49[2]	DCM0:MUX.BUSOUT17[2]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI4	DCM0:DRP59[1] DCM0:FACTORY_JF[1]	DCM0:DRP49[1]	DCM0:MUX.BUSOUT16[7]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI6	DCM0:DRP59[0] DCM0:FACTORY_JF[0]	DCM0:DRP49[0]	DCM0:MUX.BUSOUT16[6]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT16[5]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI0	-	-	DCM0:MUX.BUSOUT16[1]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DI2	DCM0:DRP58_MASK	DCM0:DRP48_MASK	DCM0:MUX.BUSOUT16[3]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT16[4]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[15]	DCM0:DLL_SPARE[15] DCM0:DRP48[15]	DCM0:MUX.BUSOUT16[2]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[14]	DCM0:DLL_SPARE[14] DCM0:DRP48[14]	DCM0:MUX.BUSOUT15[7]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[13]	DCM0:DLL_SPARE[13] DCM0:DRP48[13]	DCM0:MUX.BUSOUT15[6]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[12]	DCM0:DLL_SPARE[12] DCM0:DRP48[12]	DCM0:MUX.BUSOUT15[5]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[11]	DCM0:DLL_SPARE[11] DCM0:DRP48[11]	DCM0:MUX.BUSOUT15[1]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[10]	DCM0:DLL_SPARE[10] DCM0:DRP48[10]	DCM0:MUX.BUSOUT15[3]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DCM_LOCK_HIGH DCM0:DRP58[9]	DCM0:DLL_SPARE[9] DCM0:DRP48[9]	DCM0:MUX.BUSOUT15[4]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_DETECTOR_MODE[0] DCM0:DRP58[8]	DCM0:DLL_SPARE[8] DCM0:DRP48[8]	DCM0:MUX.BUSOUT15[2]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_FREQUENCY_MODE[1] DCM0:DRP58[7]	DCM0:DLL_SPARE[7] DCM0:DRP48[7]	DCM0:MUX.BUSOUT14[7]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_FREQUENCY_MODE[0] DCM0:DRP58[6]	DCM0:DLL_SPARE[6] DCM0:DRP48[6]	DCM0:MUX.BUSOUT14[6]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_EN DCM0:DRP58[5]	DCM0:DLL_SPARE[5] DCM0:DRP48[5]	DCM0:MUX.BUSOUT14[5]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFB_FEEDBACK DCM0:DRP58[4]	DCM0:DLL_SPARE[4] DCM0:DRP48[4]	DCM0:MUX.BUSOUT14[1]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[3]	DCM0:DLL_SPARE[3] DCM0:DRP48[3]	DCM0:MUX.BUSOUT14[3]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP58[2]	DCM0:DLL_SPARE[2] DCM0:DRP48[2]	DCM0:MUX.BUSOUT14[4]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_LOCK_BY1 DCM0:DRP58[1]	DCM0:DLL_SPARE[1] DCM0:DRP48[1]	DCM0:MUX.BUSOUT14[2]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PERIOD_LOCK_BY1 DCM0:DRP58[0]	DCM0:DLL_SPARE[0] DCM0:DRP48[0]	DCM0:MUX.BUSOUT13[7]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT13[6]

virtex4 DCM rect R3
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21
B78	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5F_MASK	DCM0:DRP4F_MASK	-
B77	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B76	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5F[15]	DCM0:DRP4F[15]	-
B75	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5F[14]	DCM0:DRP4F[14]	-
B74	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_DIVIDE[5] DCM0:DRP5F[13]	DCM0:DRP4F[13]	-
B73	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_DIVIDE[4] DCM0:DRP5F[12]	DCM0:DRP4F[12]	-
B72	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_DIVIDE[3] DCM0:DRP5F[11]	DCM0:DRP4F[11]	-
B71	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_DIVIDE[2] DCM0:DRP5F[10]	DCM0:DLL_PD_DLY_SEL[2] DCM0:DRP4F[10]	-
B70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_DIVIDE[1] DCM0:DRP5F[9]	DCM0:DLL_PD_DLY_SEL[1] DCM0:DRP4F[9]	-
B69	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_DIVIDE[0] DCM0:DRP5F[8]	DCM0:DLL_PD_DLY_SEL[0] DCM0:DRP4F[8]	-
B68	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5F[7]	DCM0:DRP4F[7] DCM0:PMCD_SYNC	-
B67	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5F[6]	DCM0:DRP4F[6]	-
B66	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MULTIPLY[5] DCM0:DRP5F[5]	DCM0:DRP4F[5]	-
B65	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MULTIPLY[4] DCM0:DRP5F[4]	DCM0:DRP4F[4]	-
B64	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MULTIPLY[3] DCM0:DRP5F[3]	DCM0:DRP4F[3]	-
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MULTIPLY[2] DCM0:DRP5F[2]	DCM0:DRP4F[2]	-
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MULTIPLY[1] DCM0:DRP5F[1]	DCM0:DRP4F[1]	-
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR5	DCM0:BGM_MULTIPLY[0] DCM0:DRP5F[0]	DCM0:DRP4F[0]	-
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR1	DCM0:DRP5E_MASK	DCM0:DRP4E_MASK	-
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR3	-	-	-
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[15]	DCM0:DRP4E[15] DCM0:DUTY_CYCLE_CORRECTION[3]	-
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[14]	DCM0:DRP4E[14] DCM0:DUTY_CYCLE_CORRECTION[2]	-
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[13]	DCM0:DRP4E[13] DCM0:DUTY_CYCLE_CORRECTION[1]	-
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[12]	DCM0:DRP4E[12] DCM0:DUTY_CYCLE_CORRECTION[0]	-
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[11]	DCM0:DRP4E[11]	-
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[10]	DCM0:DRP4E[10]	-
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[9]	DCM0:DLL_TEST_MUX_SEL[1] DCM0:DRP4E[9]	-
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5E[8]	DCM0:DLL_TEST_MUX_SEL[0] DCM0:DRP4E[8]	-
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[7] DCM0:DRP5E[7]	DCM0:DRP4E[7]	-
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[6] DCM0:DRP5E[6]	DCM0:DRP4E[6] DCM0:ENABLE.CLKDV	DCM0:MUX.BUSOUT23[0]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[5] DCM0:DRP5E[5]	DCM0:DRP4E[5] DCM0:ENABLE.CLK2X180	DCM0:MUX.BUSOUT22[0]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[4] DCM0:DRP5E[4]	DCM0:DRP4E[4] DCM0:ENABLE.CLK2X	DCM0:MUX.BUSOUT21[0]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[3] DCM0:DRP5E[3]	DCM0:DRP4E[3] DCM0:ENABLE.CLK270	DCM0:MUX.BUSOUT20[0]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[2] DCM0:DRP5E[2]	DCM0:DRP4E[2] DCM0:ENABLE.CLK180	DCM0:MUX.BUSOUT19[0]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[1] DCM0:DRP5E[1]	DCM0:DRP4E[1] DCM0:ENABLE.CLK90	DCM0:MUX.BUSOUT18[0]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[0] DCM0:DRP5E[0]	DCM0:DRP4E[0] DCM0:ENABLE.CLK0	DCM0:MUX.BUSOUT17[0]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT16[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT15[0]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5D_MASK	DCM0:DRP4D_MASK	DCM0:MUX.BUSOUT14[0]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT13[0]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[7] DCM0:DRP5D[15]	DCM0:CLKDV_COUNT_FALL[3] DCM0:DRP4D[15]	DCM0:MUX.BUSOUT12[0]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[6] DCM0:DRP5D[14]	DCM0:CLKDV_COUNT_FALL[2] DCM0:DRP4D[14]	DCM0:MUX.BUSOUT11[0]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[5] DCM0:DRP5D[13]	DCM0:CLKDV_COUNT_FALL[1] DCM0:DRP4D[13]	DCM0:MUX.BUSOUT10[0]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[4] DCM0:DRP5D[12]	DCM0:CLKDV_COUNT_FALL[0] DCM0:DRP4D[12]	DCM0:MUX.BUSOUT9[0]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[3] DCM0:DRP5D[11]	DCM0:CLKDV_COUNT_FALL_2[3] DCM0:DRP4D[11]	DCM0:MUX.BUSOUT8[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[2] DCM0:DRP5D[10]	DCM0:CLKDV_COUNT_FALL_2[2] DCM0:DRP4D[10]	DCM0:MUX.BUSOUT7[0]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[1] DCM0:DRP5D[9]	DCM0:CLKDV_COUNT_FALL_2[1] DCM0:DRP4D[9]	DCM0:MUX.BUSOUT6[0]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[0] DCM0:DRP5D[8]	DCM0:CLKDV_COUNT_FALL_2[0] DCM0:DRP4D[8]	DCM0:MUX.BUSOUT5[0]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[7] DCM0:DRP5D[7]	DCM0:CLKDV_COUNT_MAX[3] DCM0:DRP4D[7]	DCM0:MUX.BUSOUT4[0]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[6] DCM0:DRP5D[6]	DCM0:CLKDV_COUNT_MAX[2] DCM0:DRP4D[6]	DCM0:MUX.BUSOUT3[0]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[5] DCM0:DRP5D[5]	DCM0:CLKDV_COUNT_MAX[1] DCM0:DRP4D[5]	DCM0:MUX.BUSOUT2[0]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[4] DCM0:DRP5D[4]	DCM0:CLKDV_COUNT_MAX[0] DCM0:DRP4D[4]	DCM0:MUX.BUSOUT1[0]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[3] DCM0:DRP5D[3]	DCM0:CLKDV_PHASE_RISE[1] DCM0:DRP4D[3]	DCM0:MUX.BUSOUT0[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[2] DCM0:DRP5D[2]	DCM0:CLKDV_PHASE_RISE[0] DCM0:DRP4D[2]	DCM0:MUX.BUSOUT23[7]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR4	DCM0:DLL_LIVE_TIME[1] DCM0:DRP5D[1]	DCM0:CLKDV_PHASE_FALL[1] DCM0:DRP4D[1]	DCM0:MUX.BUSOUT23[6]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR6	DCM0:DLL_LIVE_TIME[0] DCM0:DRP5D[0]	DCM0:CLKDV_PHASE_FALL[0] DCM0:DRP4D[0]	DCM0:MUX.BUSOUT23[5]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT23[1]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR0	-	-	DCM0:MUX.BUSOUT23[3]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:INV.DADDR2	DCM0:DRP5C_MASK	DCM0:DRP4C_MASK	DCM0:MUX.BUSOUT23[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT23[2]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[15]	DCM0:CLKDV_MODE[0] DCM0:DRP4C[15]	DCM0:MUX.BUSOUT22[7]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[14]	DCM0:BGM_CONFIG_REF_SEL[0] DCM0:DRP4C[14]	DCM0:MUX.BUSOUT22[6]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[13]	DCM0:DRP4C[13]	DCM0:MUX.BUSOUT22[5]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[12]	DCM0:DRP4C[12]	DCM0:MUX.BUSOUT22[1]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[11]	DCM0:BGM_LDLY[2] DCM0:DRP4C[11]	DCM0:MUX.BUSOUT22[3]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[10]	DCM0:BGM_LDLY[1] DCM0:DRP4C[10]	DCM0:MUX.BUSOUT22[4]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP5C[9]	DCM0:BGM_LDLY[0] DCM0:DRP4C[9]	DCM0:MUX.BUSOUT22[2]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_SAMPLE_LEN[2] DCM0:DRP5C[8]	DCM0:BGM_SDLY[2] DCM0:DRP4C[8]	DCM0:MUX.BUSOUT21[7]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_SAMPLE_LEN[1] DCM0:DRP5C[7]	DCM0:BGM_SDLY[1] DCM0:DRP4C[7]	DCM0:MUX.BUSOUT21[6]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_SAMPLE_LEN[0] DCM0:DRP5C[6]	DCM0:BGM_SDLY[0] DCM0:DRP4C[6]	DCM0:MUX.BUSOUT21[5]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_VADJ[3] DCM0:DRP5C[5]	DCM0:BGM_VLDLY[2] DCM0:DRP4C[5]	DCM0:MUX.BUSOUT21[1]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_VADJ[2] DCM0:DRP5C[4]	DCM0:BGM_VLDLY[1] DCM0:DRP4C[4]	DCM0:MUX.BUSOUT21[3]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_VADJ[1] DCM0:DRP5C[3]	DCM0:BGM_VLDLY[0] DCM0:DRP4C[3]	DCM0:MUX.BUSOUT21[4]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_VADJ[0] DCM0:DRP5C[2]	DCM0:BGM_VSDLY[2] DCM0:DRP4C[2]	DCM0:MUX.BUSOUT21[2]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MODE[1] DCM0:DRP5C[1]	DCM0:BGM_VSDLY[1] DCM0:DRP4C[1]	DCM0:MUX.BUSOUT20[7]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:BGM_MODE[0] DCM0:DRP5C[0]	DCM0:BGM_VSDLY[0] DCM0:DRP4C[0]	DCM0:MUX.BUSOUT20[6]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:MUX.BUSOUT20[5]

DCM0:BGM_CONFIG_REF_SEL	3.F20.B15
DCLK	0
CLKIN	1

DCM0:BGM_DIVIDE	3.F19.B74	3.F19.B73	3.F19.B72	3.F19.B71	3.F19.B70	3.F19.B69
DCM0:BGM_MULTIPLY	3.F19.B66	3.F19.B65	3.F19.B64	3.F19.B63	3.F19.B62	3.F19.B61
non-inverted	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:BGM_LDLY	3.F20.B12	3.F20.B11	3.F20.B10
DCM0:BGM_SAMPLE_LEN	3.F19.B9	3.F19.B8	3.F19.B7
DCM0:BGM_SDLY	3.F20.B9	3.F20.B8	3.F20.B7
DCM0:BGM_VLDLY	3.F20.B6	3.F20.B5	3.F20.B4
DCM0:BGM_VSDLY	3.F20.B3	3.F20.B2	3.F20.B1
DCM0:DCM_VREG_PHASE_MARGIN	2.F19.B54	2.F19.B53	2.F19.B52
DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL	1.F19.B3	1.F19.B2	1.F19.B1
DCM0:DLL_PD_DLY_SEL	3.F20.B71	3.F20.B70	3.F20.B69
non-inverted	[2]	[1]	[0]

DCM0:BGM_MODE	3.F19.B2	3.F19.B1
BG_SNAPSHOT	0	0
ABS_FREQ_SNAPSHOT	1	0
ABS_FREQ_REF	1	1

DCM0:BGM_VADJ	3.F19.B6	3.F19.B5	3.F19.B4	3.F19.B3
DCM0:CLKDV_COUNT_FALL	3.F20.B36	3.F20.B35	3.F20.B34	3.F20.B33
DCM0:CLKDV_COUNT_FALL_2	3.F20.B32	3.F20.B31	3.F20.B30	3.F20.B29
DCM0:CLKDV_COUNT_MAX	3.F20.B28	3.F20.B27	3.F20.B26	3.F20.B25
DCM0:DCM_VBG_SEL	2.F19.B49	2.F19.B48	2.F19.B47	2.F19.B46
DCM0:DFS_AVE_FREQ_ADJ_INTERVAL	1.F19.B7	1.F19.B6	1.F19.B5	1.F19.B4
DCM0:DUTY_CYCLE_CORRECTION	3.F20.B56	3.F20.B55	3.F20.B54	3.F20.B53
non-inverted	[3]	[2]	[1]	[0]

DCM0:CLKDV_MODE	3.F20.B16
HALF	0
INT	1

DCM0:CLKDV_PHASE_FALL	3.F20.B22	3.F20.B21
DCM0:CLKDV_PHASE_RISE	3.F20.B24	3.F20.B23
DCM0:DCM_VBG_PD	2.F19.B51	2.F19.B50
DCM0:DFS_COIN_WINDOW	1.F19.B15	1.F19.B14
DCM0:DFS_HARDSYNC	0.F19.B68	0.F19.B67
DCM0:DLL_TEST_MUX_SEL	3.F20.B50	3.F20.B49
non-inverted	[1]	[0]

DCM0:CLKFB_ENABLE	0.F19.B73
DCM0:CLKFB_FEEDBACK	2.F19.B5
DCM0:CLKFB_IOB	0.F20.B46
DCM0:CLKIN_DIVIDE_BY_2	0.F19.B24
DCM0:CLKIN_ENABLE	0.F19.B25
DCM0:CLKIN_IOB	0.F20.B47
DCM0:DCM_CLKDV_CLKFX_ALIGNMENT	0.F19.B66
DCM0:DCM_EXT_FB_EN	0.F20.B27
DCM0:DCM_UNUSED_TAPS_POWERDOWN	1.F19.B55
DCM0:DCM_VREG_ENABLE	2.F19.B45
DCM0:DFS_EARLY_LOCK	0.F19.B70
DCM0:DFS_ENABLE	0.F19.B69
DCM0:DFS_EXTEND_FLUSH_TIME	1.F19.B11
DCM0:DFS_EXTEND_HALT_TIME	1.F19.B13
DCM0:DFS_EXTEND_RUN_TIME	1.F19.B12
DCM0:DFS_FEEDBACK	0.F20.B23
DCM0:DFS_NON_STOP	0.F20.B25
DCM0:DFS_SKIP_FINE	0.F20.B24
DCM0:DFS_TRACKMODE	0.F19.B26
DCM0:DLL_CTL_SEL_CLKIN_DIV2	0.F19.B65
DCM0:DLL_DESKEW_LOCK_BY1	2.F19.B2
DCM0:DLL_PERIOD_LOCK_BY1	2.F19.B1
DCM0:DLL_PHASE_DETECTOR_AUTO_RESET	0.F19.B74
DCM0:DLL_PHASE_SHIFT_LOCK_BY1	1.F19.B48
DCM0:DLL_ZD2_EN	2.F19.B6
DCM0:DRP40_MASK	0.F20.B18
DCM0:DRP41_MASK	0.F20.B38
DCM0:DRP42_MASK	0.F20.B58
DCM0:DRP43_MASK	0.F20.B78
DCM0:DRP44_MASK	1.F20.B18
DCM0:DRP45_MASK	1.F20.B38
DCM0:DRP46_MASK	1.F20.B58
DCM0:DRP47_MASK	1.F20.B78
DCM0:DRP48_MASK	2.F20.B18
DCM0:DRP49_MASK	2.F20.B38
DCM0:DRP4A_MASK	2.F20.B58
DCM0:DRP4B_MASK	2.F20.B78
DCM0:DRP4C_MASK	3.F20.B18
DCM0:DRP4D_MASK	3.F20.B38
DCM0:DRP4E_MASK	3.F20.B58
DCM0:DRP4F_MASK	3.F20.B78
DCM0:DRP50_MASK	0.F19.B18
DCM0:DRP51_MASK	0.F19.B38
DCM0:DRP52_MASK	0.F19.B58
DCM0:DRP53_MASK	0.F19.B78
DCM0:DRP54_MASK	1.F19.B18
DCM0:DRP55_MASK	1.F19.B38
DCM0:DRP56_MASK	1.F19.B58
DCM0:DRP57_MASK	1.F19.B78
DCM0:DRP58_MASK	2.F19.B18
DCM0:DRP59_MASK	2.F19.B38
DCM0:DRP5A_MASK	2.F19.B58
DCM0:DRP5B_MASK	2.F19.B78
DCM0:DRP5C_MASK	3.F19.B18
DCM0:DRP5D_MASK	3.F19.B38
DCM0:DRP5E_MASK	3.F19.B58
DCM0:DRP5F_MASK	3.F19.B78
DCM0:ENABLE.CLK0	3.F20.B41
DCM0:ENABLE.CLK180	3.F20.B43
DCM0:ENABLE.CLK270	3.F20.B44
DCM0:ENABLE.CLK2X	3.F20.B45
DCM0:ENABLE.CLK2X180	3.F20.B46
DCM0:ENABLE.CLK90	3.F20.B42
DCM0:ENABLE.CLKDV	3.F20.B47
DCM0:ENABLE.CLKFX	0.F19.B30
DCM0:ENABLE.CLKFX180	0.F19.B29
DCM0:ENABLE.CONCUR	0.F19.B31
DCM0:ENABLE.GIOB0	0.F21.B30
DCM0:ENABLE.GIOB1	0.F21.B31
DCM0:ENABLE.GIOB10	0.F21.B40
DCM0:ENABLE.GIOB11	0.F21.B41
DCM0:ENABLE.GIOB12	0.F21.B42
DCM0:ENABLE.GIOB13	0.F21.B43
DCM0:ENABLE.GIOB14	0.F21.B44
DCM0:ENABLE.GIOB15	0.F21.B45
DCM0:ENABLE.GIOB2	0.F21.B32
DCM0:ENABLE.GIOB3	0.F21.B33
DCM0:ENABLE.GIOB4	0.F21.B34
DCM0:ENABLE.GIOB5	0.F21.B35
DCM0:ENABLE.GIOB6	0.F21.B36
DCM0:ENABLE.GIOB7	0.F21.B37
DCM0:ENABLE.GIOB8	0.F21.B38
DCM0:ENABLE.GIOB9	0.F21.B39
DCM0:ENABLE.HCLK0	0.F21.B22
DCM0:ENABLE.HCLK1	0.F21.B23
DCM0:ENABLE.HCLK2	0.F21.B24
DCM0:ENABLE.HCLK3	0.F21.B25
DCM0:ENABLE.HCLK4	0.F21.B26
DCM0:ENABLE.HCLK5	0.F21.B27
DCM0:ENABLE.HCLK6	0.F21.B28
DCM0:ENABLE.HCLK7	0.F21.B29
DCM0:ENABLE.MGT0	0.F21.B46
DCM0:ENABLE.MGT1	0.F21.B47
DCM0:ENABLE.MGT2	0.F21.B48
DCM0:ENABLE.MGT3	0.F21.B49
DCM0:PHASE_SHIFT_NEGATIVE	1.F19.B31
DCM0:PMCD_SYNC	3.F20.B68
DCM0:PS_CENTERED	1.F19.B42
DCM0:PS_DIRECT	1.F19.B41
DCM0:PS_ENABLE	1.F19.B44
DCM0:STARTUP_WAIT	0.F19.B75
DCM0:UNK_ALWAYS_SET	1.F19.B50
non-inverted	[0]

DCM0:CLKFX_DIVIDE	0.F19.B45	0.F19.B44	0.F19.B43	0.F19.B42	0.F19.B41
DCM0:CLKFX_MULTIPLY	0.F19.B5	0.F19.B4	0.F19.B3	0.F19.B2	0.F19.B1
DCM0:DCM_PULSE_WIDTH_CORRECTION_HIGH	1.F20.B10	1.F20.B9	1.F20.B8	1.F20.B7	1.F20.B6
DCM0:DCM_PULSE_WIDTH_CORRECTION_LOW	1.F20.B5	1.F20.B4	1.F20.B3	1.F20.B2	1.F20.B1
DCM0:DESKEW_ADJUST	0.F20.B45	0.F20.B44	0.F20.B43	0.F20.B42	0.F20.B41
non-inverted	[4]	[3]	[2]	[1]	[0]

DCM0:CLK_FEEDBACK	0.F20.B22	0.F20.B21
1X	0	0
2X	0	1
NONE	1	0

DCM0:DCM_LOCK_HIGH	2.F19.B10
DCM0:DFS_EN_RELRST	0.F19.B23
DCM0:INV.CTLGO	0.F18.B60
DCM0:INV.CTLOSC1	0.F18.B61
DCM0:INV.CTLOSC2	0.F18.B21
DCM0:INV.CTLSEL0	0.F18.B19
DCM0:INV.CTLSEL1	0.F18.B58
DCM0:INV.CTLSEL2	0.F18.B18
DCM0:INV.DADDR0	3.F18.B19
DCM0:INV.DADDR1	3.F18.B58
DCM0:INV.DADDR2	3.F18.B18
DCM0:INV.DADDR3	3.F18.B57
DCM0:INV.DADDR4	3.F18.B22
DCM0:INV.DADDR5	3.F18.B61
DCM0:INV.DADDR6	3.F18.B21
DCM0:INV.DI0	2.F18.B19
DCM0:INV.DI1	2.F18.B58
DCM0:INV.DI10	1.F18.B18
DCM0:INV.DI11	1.F18.B57
DCM0:INV.DI12	1.F18.B22
DCM0:INV.DI13	1.F18.B61
DCM0:INV.DI14	1.F18.B21
DCM0:INV.DI15	1.F18.B60
DCM0:INV.DI2	2.F18.B18
DCM0:INV.DI3	2.F18.B57
DCM0:INV.DI4	2.F18.B22
DCM0:INV.DI5	2.F18.B61
DCM0:INV.DI6	2.F18.B21
DCM0:INV.DI7	2.F18.B60
DCM0:INV.DI8	1.F18.B19
DCM0:INV.DI9	1.F18.B58
DCM0:INV.PSEN	0.F18.B22
DCM0:INV.PSINCDEC	0.F18.B57
inverted	~[0]

DCM0:DCM_PERFORMANCE_MODE	2.F19.B41
MAX_RANGE	0
MAX_SPEED	1

DCM0:DCM_VREF_SOURCE	2.F19.B44	2.F19.B43	2.F19.B42
VDD_VBG	0	0	0
BGM_SNAP	1	0	0
BGM_ABS_SNAP	1	1	0
BGM_ABS_REF	1	1	1

DCM0:DFS_AVE_FREQ_GAIN	1.F19.B10	1.F19.B9	1.F19.B8
0.5	0	0	1
0.25	0	1	0
0.125	0	1	1
1.0	1	0	0
2.0	1	0	1
4.0	1	1	0
8.0	1	1	1

DCM0:DFS_COARSE_SEL	0.F19.B71
DCM0:DFS_FINE_SEL	0.F19.B72
DCM0:DFS_TP_SEL	0.F19.B62
LEVEL	0
LEGACY	1

DCM0:DFS_FREQUENCY_MODE	0.F20.B26
LOW	0
HIGH	1

DCM0:DFS_OSCILLATOR_MODE	0.F19.B64	0.F19.B63
PHASE_FREQ_LOCK	0	0
FREQ_LOCK	0	1
AVE_FREQ_LOCK	1	0

DCM0:DFS_SPARE	0.F20.B16	0.F20.B15	0.F20.B14	0.F20.B13	0.F20.B12	0.F20.B11	0.F20.B10	0.F20.B9	0.F20.B8	0.F20.B7	0.F20.B6	0.F20.B5	0.F20.B4	0.F20.B3	0.F20.B2	0.F20.B1
DCM0:DLL_SPARE	2.F20.B16	2.F20.B15	2.F20.B14	2.F20.B13	2.F20.B12	2.F20.B11	2.F20.B10	2.F20.B9	2.F20.B8	2.F20.B7	2.F20.B6	2.F20.B5	2.F20.B4	2.F20.B3	2.F20.B2	2.F20.B1
DCM0:DRP40	0.F20.B16	0.F20.B15	0.F20.B14	0.F20.B13	0.F20.B12	0.F20.B11	0.F20.B10	0.F20.B9	0.F20.B8	0.F20.B7	0.F20.B6	0.F20.B5	0.F20.B4	0.F20.B3	0.F20.B2	0.F20.B1
DCM0:DRP41	0.F20.B36	0.F20.B35	0.F20.B34	0.F20.B33	0.F20.B32	0.F20.B31	0.F20.B30	0.F20.B29	0.F20.B28	0.F20.B27	0.F20.B26	0.F20.B25	0.F20.B24	0.F20.B23	0.F20.B22	0.F20.B21
DCM0:DRP42	0.F20.B56	0.F20.B55	0.F20.B54	0.F20.B53	0.F20.B52	0.F20.B51	0.F20.B50	0.F20.B49	0.F20.B48	0.F20.B47	0.F20.B46	0.F20.B45	0.F20.B44	0.F20.B43	0.F20.B42	0.F20.B41
DCM0:DRP43	0.F20.B76	0.F20.B75	0.F20.B74	0.F20.B73	0.F20.B72	0.F20.B71	0.F20.B70	0.F20.B69	0.F20.B68	0.F20.B67	0.F20.B66	0.F20.B65	0.F20.B64	0.F20.B63	0.F20.B62	0.F20.B61
DCM0:DRP44	1.F20.B16	1.F20.B15	1.F20.B14	1.F20.B13	1.F20.B12	1.F20.B11	1.F20.B10	1.F20.B9	1.F20.B8	1.F20.B7	1.F20.B6	1.F20.B5	1.F20.B4	1.F20.B3	1.F20.B2	1.F20.B1
DCM0:DRP45	1.F20.B36	1.F20.B35	1.F20.B34	1.F20.B33	1.F20.B32	1.F20.B31	1.F20.B30	1.F20.B29	1.F20.B28	1.F20.B27	1.F20.B26	1.F20.B25	1.F20.B24	1.F20.B23	1.F20.B22	1.F20.B21
DCM0:DRP46	1.F20.B56	1.F20.B55	1.F20.B54	1.F20.B53	1.F20.B52	1.F20.B51	1.F20.B50	1.F20.B49	1.F20.B48	1.F20.B47	1.F20.B46	1.F20.B45	1.F20.B44	1.F20.B43	1.F20.B42	1.F20.B41
DCM0:DRP47	1.F20.B76	1.F20.B75	1.F20.B74	1.F20.B73	1.F20.B72	1.F20.B71	1.F20.B70	1.F20.B69	1.F20.B68	1.F20.B67	1.F20.B66	1.F20.B65	1.F20.B64	1.F20.B63	1.F20.B62	1.F20.B61
DCM0:DRP48	2.F20.B16	2.F20.B15	2.F20.B14	2.F20.B13	2.F20.B12	2.F20.B11	2.F20.B10	2.F20.B9	2.F20.B8	2.F20.B7	2.F20.B6	2.F20.B5	2.F20.B4	2.F20.B3	2.F20.B2	2.F20.B1
DCM0:DRP49	2.F20.B36	2.F20.B35	2.F20.B34	2.F20.B33	2.F20.B32	2.F20.B31	2.F20.B30	2.F20.B29	2.F20.B28	2.F20.B27	2.F20.B26	2.F20.B25	2.F20.B24	2.F20.B23	2.F20.B22	2.F20.B21
DCM0:DRP4A	2.F20.B56	2.F20.B55	2.F20.B54	2.F20.B53	2.F20.B52	2.F20.B51	2.F20.B50	2.F20.B49	2.F20.B48	2.F20.B47	2.F20.B46	2.F20.B45	2.F20.B44	2.F20.B43	2.F20.B42	2.F20.B41
DCM0:DRP4B	2.F20.B76	2.F20.B75	2.F20.B74	2.F20.B73	2.F20.B72	2.F20.B71	2.F20.B70	2.F20.B69	2.F20.B68	2.F20.B67	2.F20.B66	2.F20.B65	2.F20.B64	2.F20.B63	2.F20.B62	2.F20.B61
DCM0:DRP4C	3.F20.B16	3.F20.B15	3.F20.B14	3.F20.B13	3.F20.B12	3.F20.B11	3.F20.B10	3.F20.B9	3.F20.B8	3.F20.B7	3.F20.B6	3.F20.B5	3.F20.B4	3.F20.B3	3.F20.B2	3.F20.B1
DCM0:DRP4D	3.F20.B36	3.F20.B35	3.F20.B34	3.F20.B33	3.F20.B32	3.F20.B31	3.F20.B30	3.F20.B29	3.F20.B28	3.F20.B27	3.F20.B26	3.F20.B25	3.F20.B24	3.F20.B23	3.F20.B22	3.F20.B21
DCM0:DRP4E	3.F20.B56	3.F20.B55	3.F20.B54	3.F20.B53	3.F20.B52	3.F20.B51	3.F20.B50	3.F20.B49	3.F20.B48	3.F20.B47	3.F20.B46	3.F20.B45	3.F20.B44	3.F20.B43	3.F20.B42	3.F20.B41
DCM0:DRP4F	3.F20.B76	3.F20.B75	3.F20.B74	3.F20.B73	3.F20.B72	3.F20.B71	3.F20.B70	3.F20.B69	3.F20.B68	3.F20.B67	3.F20.B66	3.F20.B65	3.F20.B64	3.F20.B63	3.F20.B62	3.F20.B61
DCM0:DRP50	0.F19.B16	0.F19.B15	0.F19.B14	0.F19.B13	0.F19.B12	0.F19.B11	0.F19.B10	0.F19.B9	0.F19.B8	0.F19.B7	0.F19.B6	0.F19.B5	0.F19.B4	0.F19.B3	0.F19.B2	0.F19.B1
DCM0:DRP51	0.F19.B36	0.F19.B35	0.F19.B34	0.F19.B33	0.F19.B32	0.F19.B31	0.F19.B30	0.F19.B29	0.F19.B28	0.F19.B27	0.F19.B26	0.F19.B25	0.F19.B24	0.F19.B23	0.F19.B22	0.F19.B21
DCM0:DRP52	0.F19.B56	0.F19.B55	0.F19.B54	0.F19.B53	0.F19.B52	0.F19.B51	0.F19.B50	0.F19.B49	0.F19.B48	0.F19.B47	0.F19.B46	0.F19.B45	0.F19.B44	0.F19.B43	0.F19.B42	0.F19.B41
DCM0:DRP53	0.F19.B76	0.F19.B75	0.F19.B74	0.F19.B73	0.F19.B72	0.F19.B71	0.F19.B70	0.F19.B69	0.F19.B68	0.F19.B67	0.F19.B66	0.F19.B65	0.F19.B64	0.F19.B63	0.F19.B62	0.F19.B61
DCM0:DRP54	1.F19.B16	1.F19.B15	1.F19.B14	1.F19.B13	1.F19.B12	1.F19.B11	1.F19.B10	1.F19.B9	1.F19.B8	1.F19.B7	1.F19.B6	1.F19.B5	1.F19.B4	1.F19.B3	1.F19.B2	1.F19.B1
DCM0:DRP55	1.F19.B36	1.F19.B35	1.F19.B34	1.F19.B33	1.F19.B32	1.F19.B31	1.F19.B30	1.F19.B29	1.F19.B28	1.F19.B27	1.F19.B26	1.F19.B25	1.F19.B24	1.F19.B23	1.F19.B22	1.F19.B21
DCM0:DRP56	1.F19.B56	1.F19.B55	1.F19.B54	1.F19.B53	1.F19.B52	1.F19.B51	1.F19.B50	1.F19.B49	1.F19.B48	1.F19.B47	1.F19.B46	1.F19.B45	1.F19.B44	1.F19.B43	1.F19.B42	1.F19.B41
DCM0:DRP57	1.F19.B76	1.F19.B75	1.F19.B74	1.F19.B73	1.F19.B72	1.F19.B71	1.F19.B70	1.F19.B69	1.F19.B68	1.F19.B67	1.F19.B66	1.F19.B65	1.F19.B64	1.F19.B63	1.F19.B62	1.F19.B61
DCM0:DRP58	2.F19.B16	2.F19.B15	2.F19.B14	2.F19.B13	2.F19.B12	2.F19.B11	2.F19.B10	2.F19.B9	2.F19.B8	2.F19.B7	2.F19.B6	2.F19.B5	2.F19.B4	2.F19.B3	2.F19.B2	2.F19.B1
DCM0:DRP59	2.F19.B36	2.F19.B35	2.F19.B34	2.F19.B33	2.F19.B32	2.F19.B31	2.F19.B30	2.F19.B29	2.F19.B28	2.F19.B27	2.F19.B26	2.F19.B25	2.F19.B24	2.F19.B23	2.F19.B22	2.F19.B21
DCM0:DRP5A	2.F19.B56	2.F19.B55	2.F19.B54	2.F19.B53	2.F19.B52	2.F19.B51	2.F19.B50	2.F19.B49	2.F19.B48	2.F19.B47	2.F19.B46	2.F19.B45	2.F19.B44	2.F19.B43	2.F19.B42	2.F19.B41
DCM0:DRP5B	2.F19.B76	2.F19.B75	2.F19.B74	2.F19.B73	2.F19.B72	2.F19.B71	2.F19.B70	2.F19.B69	2.F19.B68	2.F19.B67	2.F19.B66	2.F19.B65	2.F19.B64	2.F19.B63	2.F19.B62	2.F19.B61
DCM0:DRP5C	3.F19.B16	3.F19.B15	3.F19.B14	3.F19.B13	3.F19.B12	3.F19.B11	3.F19.B10	3.F19.B9	3.F19.B8	3.F19.B7	3.F19.B6	3.F19.B5	3.F19.B4	3.F19.B3	3.F19.B2	3.F19.B1
DCM0:DRP5D	3.F19.B36	3.F19.B35	3.F19.B34	3.F19.B33	3.F19.B32	3.F19.B31	3.F19.B30	3.F19.B29	3.F19.B28	3.F19.B27	3.F19.B26	3.F19.B25	3.F19.B24	3.F19.B23	3.F19.B22	3.F19.B21
DCM0:DRP5E	3.F19.B56	3.F19.B55	3.F19.B54	3.F19.B53	3.F19.B52	3.F19.B51	3.F19.B50	3.F19.B49	3.F19.B48	3.F19.B47	3.F19.B46	3.F19.B45	3.F19.B44	3.F19.B43	3.F19.B42	3.F19.B41
DCM0:DRP5F	3.F19.B76	3.F19.B75	3.F19.B74	3.F19.B73	3.F19.B72	3.F19.B71	3.F19.B70	3.F19.B69	3.F19.B68	3.F19.B67	3.F19.B66	3.F19.B65	3.F19.B64	3.F19.B63	3.F19.B62	3.F19.B61
DCM0:FACTORY_JF	2.F19.B36	2.F19.B35	2.F19.B34	2.F19.B33	2.F19.B32	2.F19.B31	2.F19.B30	2.F19.B29	2.F19.B28	2.F19.B27	2.F19.B26	2.F19.B25	2.F19.B24	2.F19.B23	2.F19.B22	2.F19.B21
non-inverted	[15]	[14]	[13]	[12]	[11]	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:DLL_CONTROL_CLOCK_SPEED	0.F19.B76
HALF	0
QUARTER	1

DCM0:DLL_DEAD_TIME	3.F19.B36	3.F19.B35	3.F19.B34	3.F19.B33	3.F19.B32	3.F19.B31	3.F19.B30	3.F19.B29
DCM0:DLL_DESKEW_MAXTAP	2.F19.B76	2.F19.B75	2.F19.B74	2.F19.B73	2.F19.B72	2.F19.B71	2.F19.B70	2.F19.B69
DCM0:DLL_DESKEW_MINTAP	2.F19.B68	2.F19.B67	2.F19.B66	2.F19.B65	2.F19.B64	2.F19.B63	2.F19.B62	2.F19.B61
DCM0:DLL_LIVE_TIME	3.F19.B28	3.F19.B27	3.F19.B26	3.F19.B25	3.F19.B24	3.F19.B23	3.F19.B22	3.F19.B21
DCM0:DLL_PHASE_SHIFT_HFC	1.F19.B76	1.F19.B75	1.F19.B74	1.F19.B73	1.F19.B72	1.F19.B71	1.F19.B70	1.F19.B69
DCM0:DLL_PHASE_SHIFT_LFC	1.F19.B68	1.F19.B67	1.F19.B66	1.F19.B65	1.F19.B64	1.F19.B63	1.F19.B62	1.F19.B61
DCM0:DLL_SETTLE_TIME	3.F19.B48	3.F19.B47	3.F19.B46	3.F19.B45	3.F19.B44	3.F19.B43	3.F19.B42	3.F19.B41
non-inverted	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:DLL_FREQUENCY_MODE	2.F19.B8	2.F19.B7
LOW	0	0
HIGH_SER	0	1
HIGH	1	1

DCM0:DLL_PHASE_DETECTOR_MODE	2.F19.B9
LEVEL	0
ENHANCED	1

DCM0:DLL_PHASE_SHIFT_CALIBRATION	1.F19.B45	1.F19.B46
AUTO_DPS	0	0
MASK	0	1
CONFIG	1	0
AUTO_ZD2	1	1

DCM0:MUX.BUSOUT0	0.F21.B60	0.F21.B59	0.F21.B58	0.F21.B55	0.F21.B56	0.F21.B54	0.F21.B57	3.F21.B24
DCM0:MUX.BUSOUT1	0.F21.B67	0.F21.B66	0.F21.B65	0.F21.B62	0.F21.B63	0.F21.B61	0.F21.B64	3.F21.B25
DCM0:MUX.BUSOUT10	1.F21.B52	1.F21.B51	1.F21.B50	1.F21.B47	1.F21.B48	1.F21.B46	1.F21.B49	3.F21.B34
DCM0:MUX.BUSOUT11	1.F21.B59	1.F21.B58	1.F21.B57	1.F21.B54	1.F21.B55	1.F21.B53	1.F21.B56	3.F21.B35
DCM0:MUX.BUSOUT12	1.F21.B66	1.F21.B65	1.F21.B64	1.F21.B61	1.F21.B62	1.F21.B60	1.F21.B63	3.F21.B36
DCM0:MUX.BUSOUT13	2.F21.B1	2.F21.B0	1.F21.B71	1.F21.B68	1.F21.B69	1.F21.B67	1.F21.B70	3.F21.B37
DCM0:MUX.BUSOUT14	2.F21.B8	2.F21.B7	2.F21.B6	2.F21.B3	2.F21.B4	2.F21.B2	2.F21.B5	3.F21.B38
DCM0:MUX.BUSOUT15	2.F21.B15	2.F21.B14	2.F21.B13	2.F21.B10	2.F21.B11	2.F21.B9	2.F21.B12	3.F21.B39
DCM0:MUX.BUSOUT16	2.F21.B22	2.F21.B21	2.F21.B20	2.F21.B17	2.F21.B18	2.F21.B16	2.F21.B19	3.F21.B40
DCM0:MUX.BUSOUT17	2.F21.B29	2.F21.B28	2.F21.B27	2.F21.B24	2.F21.B25	2.F21.B23	2.F21.B26	3.F21.B41
DCM0:MUX.BUSOUT18	2.F21.B36	2.F21.B35	2.F21.B34	2.F21.B31	2.F21.B32	2.F21.B30	2.F21.B33	3.F21.B42
DCM0:MUX.BUSOUT19	2.F21.B43	2.F21.B42	2.F21.B41	2.F21.B38	2.F21.B39	2.F21.B37	2.F21.B40	3.F21.B43
DCM0:MUX.BUSOUT2	0.F21.B74	0.F21.B73	0.F21.B72	0.F21.B69	0.F21.B70	0.F21.B68	0.F21.B71	3.F21.B26
DCM0:MUX.BUSOUT20	3.F21.B2	3.F21.B1	3.F21.B0	2.F21.B45	2.F21.B46	2.F21.B44	2.F21.B47	3.F21.B44
DCM0:MUX.BUSOUT21	3.F21.B9	3.F21.B8	3.F21.B7	3.F21.B4	3.F21.B5	3.F21.B3	3.F21.B6	3.F21.B45
DCM0:MUX.BUSOUT22	3.F21.B16	3.F21.B15	3.F21.B14	3.F21.B11	3.F21.B12	3.F21.B10	3.F21.B13	3.F21.B46
DCM0:MUX.BUSOUT23	3.F21.B23	3.F21.B22	3.F21.B21	3.F21.B18	3.F21.B19	3.F21.B17	3.F21.B20	3.F21.B47
DCM0:MUX.BUSOUT3	1.F21.B3	1.F21.B2	1.F21.B1	0.F21.B76	0.F21.B77	0.F21.B75	1.F21.B0	3.F21.B27
DCM0:MUX.BUSOUT4	1.F21.B10	1.F21.B9	1.F21.B8	1.F21.B5	1.F21.B6	1.F21.B4	1.F21.B7	3.F21.B28
DCM0:MUX.BUSOUT5	1.F21.B17	1.F21.B16	1.F21.B15	1.F21.B12	1.F21.B13	1.F21.B11	1.F21.B14	3.F21.B29
DCM0:MUX.BUSOUT6	1.F21.B24	1.F21.B23	1.F21.B22	1.F21.B19	1.F21.B20	1.F21.B18	1.F21.B21	3.F21.B30
DCM0:MUX.BUSOUT7	1.F21.B31	1.F21.B30	1.F21.B29	1.F21.B26	1.F21.B27	1.F21.B25	1.F21.B28	3.F21.B31
DCM0:MUX.BUSOUT8	1.F21.B38	1.F21.B37	1.F21.B36	1.F21.B33	1.F21.B34	1.F21.B32	1.F21.B35	3.F21.B32
DCM0:MUX.BUSOUT9	1.F21.B45	1.F21.B44	1.F21.B43	1.F21.B40	1.F21.B41	1.F21.B39	1.F21.B42	3.F21.B33
PASS	0	0	0	0	0	0	0	0
CLK0	0	0	1	0	0	0	1	1
CONCUR	0	0	1	0	0	1	0	1
CLKFX180	0	0	1	0	1	0	0	1
CLKFX	0	0	1	1	0	0	0	1
CLK90	0	1	0	0	0	0	1	1
CLK180	0	1	0	0	0	1	0	1
CLK_IN0	0	1	0	0	1	0	0	1
LOCKED	0	1	0	1	0	0	0	1
CLKDV	1	0	0	0	0	0	1	1
CLK270	1	0	0	0	0	1	0	1
CLK2X	1	0	0	0	1	0	0	1
CLK2X180	1	0	0	1	0	0	0	1

DCM0:MUX.CLKFB	0.F21.B14	0.F21.B21	0.F21.B16	0.F21.B15	0.F21.B13	0.F21.B12	0.F21.B11	0.F21.B20	0.F21.B19	0.F21.B18	0.F21.B17
DCM0:MUX.CLKIN	0.F21.B3	0.F21.B10	0.F21.B5	0.F21.B4	0.F21.B2	0.F21.B1	0.F21.B0	0.F21.B9	0.F21.B8	0.F21.B7	0.F21.B6
HCLK0	0	0	0	0	0	0	0	0	0	0	0
HCLK1	0	0	0	0	0	0	0	0	0	1	1
HCLK2	0	0	0	0	0	0	0	0	1	0	1
HCLK3	0	0	0	0	0	0	0	1	0	0	1
HCLK4	0	0	0	0	0	1	1	0	0	0	0
HCLK5	0	0	0	0	0	1	1	0	0	1	1
HCLK6	0	0	0	0	0	1	1	0	1	0	1
HCLK7	0	0	0	0	0	1	1	1	0	0	1
GIOB0	0	0	0	0	1	0	1	0	0	0	0
GIOB1	0	0	0	0	1	0	1	0	0	1	1
GIOB2	0	0	0	0	1	0	1	0	1	0	1
GIOB3	0	0	0	0	1	0	1	1	0	0	1
GIOB4	0	0	0	1	0	0	1	0	0	1	1
GIOB5	0	0	0	1	0	0	1	0	1	0	1
GIOB6	0	0	0	1	0	0	1	1	0	0	1
GIOB7	0	0	1	0	0	0	1	0	0	0	0
GIOB8	0	0	1	0	0	0	1	0	0	1	1
GIOB9	0	0	1	0	0	0	1	0	1	0	1
GIOB10	0	0	1	0	0	0	1	1	0	0	1
CKINT3	0	1	0	0	0	0	0	0	0	0	0
CKINT2	0	1	0	0	0	0	0	0	0	1	1
CKINT1	0	1	0	0	0	0	0	0	1	0	1
CKINT0	0	1	0	0	0	0	0	1	0	0	1
MGT3	0	1	0	0	1	0	1	0	0	0	0
MGT2	0	1	0	0	1	0	1	0	0	1	1
MGT0	0	1	0	1	0	0	1	0	0	0	0
BUSOUT1	0	1	0	1	0	0	1	0	0	1	1
BUSOUT0	0	1	0	1	0	0	1	0	1	0	1
GIOB15	0	1	0	1	0	0	1	1	0	0	1
GIOB14	0	1	1	0	0	0	1	0	0	0	0
GIOB13	0	1	1	0	0	0	1	0	0	1	1
GIOB12	0	1	1	0	0	0	1	0	1	0	1
GIOB11	0	1	1	0	0	0	1	1	0	0	1
MGT1	1	1	0	0	0	0	1	1	0	0	1

DCM0:PHASE_SHIFT	1.F19.B30	1.F19.B29	1.F19.B28	1.F19.B27	1.F19.B26	1.F19.B25	1.F19.B24	1.F19.B23	1.F19.B22	1.F19.B21
non-inverted	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:PS_MODE	1.F19.B43
CLKFB	0
CLKIN	1

Keyboard shortcuts

Project Combine

Digital Clock Managers

Tile DCM

Bel DCM0

Bel wires

Bitstream