Clock management tile

TODO: describe this madness

Tile CMT

Cells: 10

Bel DCM0

virtex5 CMT bel DCM0
Pin	Direction	Wires
CKINT0	input	CELL0.IMUX.CLK0
CKINT1	input	CELL0.IMUX.CLK1
CKINT2	input	CELL0.IMUX.IMUX6
CTLGO	input	CELL2.IMUX.IMUX3
CTLMODE	input	CELL2.IMUX.IMUX2
CTLOSC1	input	CELL2.IMUX.IMUX1
CTLOSC2	input	CELL2.IMUX.IMUX0
CTLSEL0	input	CELL2.IMUX.IMUX4
CTLSEL1	input	CELL2.IMUX.IMUX5
CTLSEL2	input	CELL2.IMUX.IMUX6
DADDR0	input	CELL1.IMUX.IMUX16
DADDR1	input	CELL1.IMUX.IMUX17
DADDR2	input	CELL1.IMUX.IMUX18
DADDR3	input	CELL1.IMUX.IMUX19
DADDR4	input	CELL1.IMUX.IMUX20
DADDR5	input	CELL1.IMUX.IMUX21
DADDR6	input	CELL1.IMUX.IMUX22
DCLK	input	CELL1.IMUX.CLK0
DEN	input	CELL1.IMUX.IMUX23
DI0	input	CELL1.IMUX.IMUX0
DI1	input	CELL1.IMUX.IMUX1
DI10	input	CELL1.IMUX.IMUX10
DI11	input	CELL1.IMUX.IMUX11
DI12	input	CELL1.IMUX.IMUX12
DI13	input	CELL1.IMUX.IMUX13
DI14	input	CELL1.IMUX.IMUX14
DI15	input	CELL1.IMUX.IMUX15
DI2	input	CELL1.IMUX.IMUX2
DI3	input	CELL1.IMUX.IMUX3
DI4	input	CELL1.IMUX.IMUX4
DI5	input	CELL1.IMUX.IMUX5
DI6	input	CELL1.IMUX.IMUX6
DI7	input	CELL1.IMUX.IMUX7
DI8	input	CELL1.IMUX.IMUX8
DI9	input	CELL1.IMUX.IMUX9
DO0	output	CELL1.OUT0.TMIN
DO1	output	CELL1.OUT1.TMIN
DO10	output	CELL1.OUT10.TMIN
DO11	output	CELL1.OUT11.TMIN
DO12	output	CELL1.OUT12.TMIN
DO13	output	CELL1.OUT13.TMIN
DO14	output	CELL1.OUT14.TMIN
DO15	output	CELL1.OUT15.TMIN
DO2	output	CELL1.OUT2.TMIN
DO3	output	CELL1.OUT3.TMIN
DO4	output	CELL1.OUT4.TMIN
DO5	output	CELL1.OUT5.TMIN
DO6	output	CELL1.OUT6.TMIN
DO7	output	CELL1.OUT7.TMIN
DO8	output	CELL1.OUT8.TMIN
DO9	output	CELL1.OUT9.TMIN
DRDY	output	CELL0.OUT0.TMIN
DWE	input	CELL1.IMUX.IMUX24
FREEZEDFS	input	CELL2.IMUX.IMUX7
FREEZEDLL	input	CELL2.IMUX.IMUX8
LOCKED	output	CELL2.OUT0.TMIN
PSCLK	input	CELL2.IMUX.CLK0
PSDONE	output	CELL2.OUT11.TMIN
PSEN	input	CELL2.IMUX.IMUX9
PSINCDEC	input	CELL2.IMUX.IMUX10
RST	input	CELL1.IMUX.CTRL0.SITE
SCANIN0	input	CELL0.IMUX.IMUX0
SCANIN1	input	CELL0.IMUX.IMUX1
SCANIN2	input	CELL0.IMUX.IMUX2
SCANIN3	input	CELL0.IMUX.IMUX3
SCANIN4	input	CELL0.IMUX.IMUX4
SCANOUT0	output	CELL0.OUT2.TMIN
SCANOUT1	output	CELL0.OUT1.TMIN
SKEWIN	input	CELL8.IMUX.CLK1
SKEWOUT	output	CELL0.OUT3.TMIN
SKEWRST	input	CELL0.IMUX.CTRL0.SITE

Bel DCM1

virtex5 CMT bel DCM1
Pin	Direction	Wires
CKINT0	input	CELL7.IMUX.CLK0
CKINT1	input	CELL7.IMUX.CLK1
CKINT2	input	CELL7.IMUX.IMUX12
CTLGO	input	CELL9.IMUX.IMUX3
CTLMODE	input	CELL9.IMUX.IMUX2
CTLOSC1	input	CELL9.IMUX.IMUX1
CTLOSC2	input	CELL9.IMUX.IMUX0
CTLSEL0	input	CELL9.IMUX.IMUX4
CTLSEL1	input	CELL9.IMUX.IMUX5
CTLSEL2	input	CELL9.IMUX.IMUX6
DADDR0	input	CELL8.IMUX.IMUX16
DADDR1	input	CELL8.IMUX.IMUX17
DADDR2	input	CELL8.IMUX.IMUX18
DADDR3	input	CELL8.IMUX.IMUX19
DADDR4	input	CELL8.IMUX.IMUX20
DADDR5	input	CELL8.IMUX.IMUX21
DADDR6	input	CELL8.IMUX.IMUX22
DCLK	input	CELL8.IMUX.CLK0
DEN	input	CELL8.IMUX.IMUX23
DI0	input	CELL8.IMUX.IMUX0
DI1	input	CELL8.IMUX.IMUX1
DI10	input	CELL8.IMUX.IMUX10
DI11	input	CELL8.IMUX.IMUX11
DI12	input	CELL8.IMUX.IMUX12
DI13	input	CELL8.IMUX.IMUX13
DI14	input	CELL8.IMUX.IMUX14
DI15	input	CELL8.IMUX.IMUX15
DI2	input	CELL8.IMUX.IMUX2
DI3	input	CELL8.IMUX.IMUX3
DI4	input	CELL8.IMUX.IMUX4
DI5	input	CELL8.IMUX.IMUX5
DI6	input	CELL8.IMUX.IMUX6
DI7	input	CELL8.IMUX.IMUX7
DI8	input	CELL8.IMUX.IMUX8
DI9	input	CELL8.IMUX.IMUX9
DO0	output	CELL8.OUT0.TMIN
DO1	output	CELL8.OUT1.TMIN
DO10	output	CELL8.OUT10.TMIN
DO11	output	CELL8.OUT11.TMIN
DO12	output	CELL8.OUT12.TMIN
DO13	output	CELL8.OUT13.TMIN
DO14	output	CELL8.OUT14.TMIN
DO15	output	CELL8.OUT15.TMIN
DO2	output	CELL8.OUT2.TMIN
DO3	output	CELL8.OUT3.TMIN
DO4	output	CELL8.OUT4.TMIN
DO5	output	CELL8.OUT5.TMIN
DO6	output	CELL8.OUT6.TMIN
DO7	output	CELL8.OUT7.TMIN
DO8	output	CELL8.OUT8.TMIN
DO9	output	CELL8.OUT9.TMIN
DRDY	output	CELL7.OUT0.TMIN
DWE	input	CELL8.IMUX.IMUX24
FREEZEDFS	input	CELL9.IMUX.IMUX7
FREEZEDLL	input	CELL9.IMUX.IMUX8
LOCKED	output	CELL9.OUT0.TMIN
PSCLK	input	CELL9.IMUX.CLK0
PSDONE	output	CELL9.OUT11.TMIN
PSEN	input	CELL9.IMUX.IMUX9
PSINCDEC	input	CELL9.IMUX.IMUX10
RST	input	CELL8.IMUX.CTRL0.SITE
SCANIN0	input	CELL7.IMUX.IMUX0
SCANIN1	input	CELL7.IMUX.IMUX1
SCANIN2	input	CELL7.IMUX.IMUX2
SCANIN3	input	CELL7.IMUX.IMUX3
SCANIN4	input	CELL7.IMUX.IMUX4
SCANOUT0	output	CELL7.OUT2.TMIN
SCANOUT1	output	CELL7.OUT1.TMIN
SKEWIN	input	CELL1.IMUX.CLK1
SKEWOUT	output	CELL7.OUT3.TMIN
SKEWRST	input	CELL7.IMUX.CTRL0.SITE

Bel PLL

virtex5 CMT bel PLL
Pin	Direction	Wires
CKINT0	input	CELL3.IMUX.CLK0
CKINT1	input	CELL4.IMUX.CLK0
CLKBRST	input	CELL5.IMUX.IMUX19
CLKINSEL	input	CELL4.IMUX.IMUX30
DADDR0	input	CELL5.IMUX.IMUX20
DADDR1	input	CELL5.IMUX.IMUX37
DADDR2	input	CELL5.IMUX.IMUX1
DADDR3	input	CELL5.IMUX.IMUX12
DADDR4	input	CELL4.IMUX.IMUX35
DCLK	input	CELL5.IMUX.CLK0
DEN	input	CELL5.IMUX.IMUX38
DI0	input	CELL6.IMUX.IMUX15
DI1	input	CELL6.IMUX.IMUX9
DI10	input	CELL5.IMUX.IMUX35
DI11	input	CELL5.IMUX.IMUX41
DI12	input	CELL5.IMUX.IMUX46
DI13	input	CELL5.IMUX.IMUX28
DI14	input	CELL5.IMUX.IMUX45
DI15	input	CELL5.IMUX.IMUX4
DI2	input	CELL6.IMUX.IMUX3
DI3	input	CELL6.IMUX.IMUX44
DI4	input	CELL6.IMUX.IMUX20
DI5	input	CELL6.IMUX.IMUX2
DI6	input	CELL6.IMUX.IMUX13
DI7	input	CELL6.IMUX.IMUX19
DI8	input	CELL6.IMUX.IMUX30
DI9	input	CELL6.IMUX.IMUX12
DO0	output	CELL6.OUT3.TMIN
DO1	output	CELL6.OUT6.TMIN
DO10	output	CELL5.OUT11.TMIN
DO11	output	CELL5.OUT17.TMIN
DO12	output	CELL5.OUT7.TMIN
DO13	output	CELL5.OUT2.TMIN
DO14	output	CELL5.OUT14.TMIN
DO15	output	CELL5.OUT16.TMIN
DO2	output	CELL6.OUT20.TMIN
DO3	output	CELL6.OUT23.TMIN
DO4	output	CELL6.OUT19.TMIN
DO5	output	CELL6.OUT13.TMIN
DO6	output	CELL6.OUT1.TMIN
DO7	output	CELL6.OUT4.TMIN
DO8	output	CELL6.OUT18.TMIN
DO9	output	CELL6.OUT8.TMIN
DRDY	output	CELL5.OUT9.TMIN
DWE	input	CELL5.IMUX.IMUX9
ENOUTSYNC	input	CELL4.IMUX.IMUX0
LOCKED	output	CELL3.OUT21.TMIN, CELL4.OUT22.TMIN
MANPDLF	input	CELL3.IMUX.IMUX37
MANPULF	input	CELL3.IMUX.IMUX2
REL	input	CELL4.IMUX.IMUX19
RST	input	CELL4.IMUX.CTRL0.SITE
SKEWRST	input	CELL3.IMUX.IMUX28
SKEWSTB	input	CELL3.IMUX.CLK1
TEST0	output	CELL3.OUT19.TMIN
TEST1	output	CELL3.OUT9.TMIN
TEST10	output	CELL3.OUT11.TMIN
TEST11	output	CELL4.OUT8.TMIN
TEST12	output	CELL4.OUT18.TMIN
TEST13	output	CELL4.OUT4.TMIN
TEST14	output	CELL4.OUT1.TMIN
TEST15	output	CELL4.OUT5.TMIN
TEST16	output	CELL4.OUT13.TMIN
TEST17	output	CELL3.OUT10.TMIN
TEST18	output	CELL4.OUT9.TMIN
TEST19	output	CELL4.OUT23.TMIN
TEST2	output	CELL3.OUT23.TMIN
TEST20	output	CELL4.OUT20.TMIN
TEST21	output	CELL4.OUT10.TMIN
TEST22	output	CELL4.OUT14.TMIN
TEST23	output	CELL4.OUT6.TMIN
TEST24	output	CELL4.OUT7.TMIN
TEST25	output	CELL4.OUT15.TMIN
TEST26	output	CELL4.OUT11.TMIN
TEST27	output	CELL4.OUT21.TMIN
TEST28	output	CELL5.OUT8.TMIN
TEST29	output	CELL5.OUT18.TMIN
TEST3	output	CELL3.OUT20.TMIN
TEST30	output	CELL5.OUT4.TMIN
TEST31	output	CELL5.OUT1.TMIN
TEST32	output	CELL5.OUT5.TMIN
TEST33	output	CELL5.OUT13.TMIN
TEST34	output	CELL5.OUT19.TMIN
TEST4	output	CELL3.OUT16.TMIN
TEST5	output	CELL3.OUT3.TMIN
TEST6	output	CELL3.OUT2.TMIN
TEST7	output	CELL3.OUT7.TMIN
TEST8	output	CELL3.OUT15.TMIN
TEST9	output	CELL3.OUT17.TMIN

Bel CMT

virtex5 CMT bel CMT
Pin	Direction	Wires
OUT10	output	CELL5.OUT20.TMIN

Bel wires

virtex5 CMT bel wires
Wire	Pins
CELL0.IMUX.CLK0	DCM0.CKINT0
CELL0.IMUX.CLK1	DCM0.CKINT1
CELL0.IMUX.CTRL0.SITE	DCM0.SKEWRST
CELL0.IMUX.IMUX0	DCM0.SCANIN0
CELL0.IMUX.IMUX1	DCM0.SCANIN1
CELL0.IMUX.IMUX2	DCM0.SCANIN2
CELL0.IMUX.IMUX3	DCM0.SCANIN3
CELL0.IMUX.IMUX4	DCM0.SCANIN4
CELL0.IMUX.IMUX6	DCM0.CKINT2
CELL0.OUT0.TMIN	DCM0.DRDY
CELL0.OUT1.TMIN	DCM0.SCANOUT1
CELL0.OUT2.TMIN	DCM0.SCANOUT0
CELL0.OUT3.TMIN	DCM0.SKEWOUT
CELL1.IMUX.CLK0	DCM0.DCLK
CELL1.IMUX.CLK1	DCM1.SKEWIN
CELL1.IMUX.CTRL0.SITE	DCM0.RST
CELL1.IMUX.IMUX0	DCM0.DI0
CELL1.IMUX.IMUX1	DCM0.DI1
CELL1.IMUX.IMUX2	DCM0.DI2
CELL1.IMUX.IMUX3	DCM0.DI3
CELL1.IMUX.IMUX4	DCM0.DI4
CELL1.IMUX.IMUX5	DCM0.DI5
CELL1.IMUX.IMUX6	DCM0.DI6
CELL1.IMUX.IMUX7	DCM0.DI7
CELL1.IMUX.IMUX8	DCM0.DI8
CELL1.IMUX.IMUX9	DCM0.DI9
CELL1.IMUX.IMUX10	DCM0.DI10
CELL1.IMUX.IMUX11	DCM0.DI11
CELL1.IMUX.IMUX12	DCM0.DI12
CELL1.IMUX.IMUX13	DCM0.DI13
CELL1.IMUX.IMUX14	DCM0.DI14
CELL1.IMUX.IMUX15	DCM0.DI15
CELL1.IMUX.IMUX16	DCM0.DADDR0
CELL1.IMUX.IMUX17	DCM0.DADDR1
CELL1.IMUX.IMUX18	DCM0.DADDR2
CELL1.IMUX.IMUX19	DCM0.DADDR3
CELL1.IMUX.IMUX20	DCM0.DADDR4
CELL1.IMUX.IMUX21	DCM0.DADDR5
CELL1.IMUX.IMUX22	DCM0.DADDR6
CELL1.IMUX.IMUX23	DCM0.DEN
CELL1.IMUX.IMUX24	DCM0.DWE
CELL1.OUT0.TMIN	DCM0.DO0
CELL1.OUT1.TMIN	DCM0.DO1
CELL1.OUT2.TMIN	DCM0.DO2
CELL1.OUT3.TMIN	DCM0.DO3
CELL1.OUT4.TMIN	DCM0.DO4
CELL1.OUT5.TMIN	DCM0.DO5
CELL1.OUT6.TMIN	DCM0.DO6
CELL1.OUT7.TMIN	DCM0.DO7
CELL1.OUT8.TMIN	DCM0.DO8
CELL1.OUT9.TMIN	DCM0.DO9
CELL1.OUT10.TMIN	DCM0.DO10
CELL1.OUT11.TMIN	DCM0.DO11
CELL1.OUT12.TMIN	DCM0.DO12
CELL1.OUT13.TMIN	DCM0.DO13
CELL1.OUT14.TMIN	DCM0.DO14
CELL1.OUT15.TMIN	DCM0.DO15
CELL2.IMUX.CLK0	DCM0.PSCLK
CELL2.IMUX.IMUX0	DCM0.CTLOSC2
CELL2.IMUX.IMUX1	DCM0.CTLOSC1
CELL2.IMUX.IMUX2	DCM0.CTLMODE
CELL2.IMUX.IMUX3	DCM0.CTLGO
CELL2.IMUX.IMUX4	DCM0.CTLSEL0
CELL2.IMUX.IMUX5	DCM0.CTLSEL1
CELL2.IMUX.IMUX6	DCM0.CTLSEL2
CELL2.IMUX.IMUX7	DCM0.FREEZEDFS
CELL2.IMUX.IMUX8	DCM0.FREEZEDLL
CELL2.IMUX.IMUX9	DCM0.PSEN
CELL2.IMUX.IMUX10	DCM0.PSINCDEC
CELL2.OUT0.TMIN	DCM0.LOCKED
CELL2.OUT11.TMIN	DCM0.PSDONE
CELL3.IMUX.CLK0	PLL.CKINT0
CELL3.IMUX.CLK1	PLL.SKEWSTB
CELL3.IMUX.IMUX2	PLL.MANPULF
CELL3.IMUX.IMUX28	PLL.SKEWRST
CELL3.IMUX.IMUX37	PLL.MANPDLF
CELL3.OUT2.TMIN	PLL.TEST6
CELL3.OUT3.TMIN	PLL.TEST5
CELL3.OUT7.TMIN	PLL.TEST7
CELL3.OUT9.TMIN	PLL.TEST1
CELL3.OUT10.TMIN	PLL.TEST17
CELL3.OUT11.TMIN	PLL.TEST10
CELL3.OUT15.TMIN	PLL.TEST8
CELL3.OUT16.TMIN	PLL.TEST4
CELL3.OUT17.TMIN	PLL.TEST9
CELL3.OUT19.TMIN	PLL.TEST0
CELL3.OUT20.TMIN	PLL.TEST3
CELL3.OUT21.TMIN	PLL.LOCKED
CELL3.OUT23.TMIN	PLL.TEST2
CELL4.IMUX.CLK0	PLL.CKINT1
CELL4.IMUX.CTRL0.SITE	PLL.RST
CELL4.IMUX.IMUX0	PLL.ENOUTSYNC
CELL4.IMUX.IMUX19	PLL.REL
CELL4.IMUX.IMUX30	PLL.CLKINSEL
CELL4.IMUX.IMUX35	PLL.DADDR4
CELL4.OUT1.TMIN	PLL.TEST14
CELL4.OUT4.TMIN	PLL.TEST13
CELL4.OUT5.TMIN	PLL.TEST15
CELL4.OUT6.TMIN	PLL.TEST23
CELL4.OUT7.TMIN	PLL.TEST24
CELL4.OUT8.TMIN	PLL.TEST11
CELL4.OUT9.TMIN	PLL.TEST18
CELL4.OUT10.TMIN	PLL.TEST21
CELL4.OUT11.TMIN	PLL.TEST26
CELL4.OUT13.TMIN	PLL.TEST16
CELL4.OUT14.TMIN	PLL.TEST22
CELL4.OUT15.TMIN	PLL.TEST25
CELL4.OUT18.TMIN	PLL.TEST12
CELL4.OUT20.TMIN	PLL.TEST20
CELL4.OUT21.TMIN	PLL.TEST27
CELL4.OUT22.TMIN	PLL.LOCKED
CELL4.OUT23.TMIN	PLL.TEST19
CELL5.IMUX.CLK0	PLL.DCLK
CELL5.IMUX.IMUX1	PLL.DADDR2
CELL5.IMUX.IMUX4	PLL.DI15
CELL5.IMUX.IMUX9	PLL.DWE
CELL5.IMUX.IMUX12	PLL.DADDR3
CELL5.IMUX.IMUX19	PLL.CLKBRST
CELL5.IMUX.IMUX20	PLL.DADDR0
CELL5.IMUX.IMUX28	PLL.DI13
CELL5.IMUX.IMUX35	PLL.DI10
CELL5.IMUX.IMUX37	PLL.DADDR1
CELL5.IMUX.IMUX38	PLL.DEN
CELL5.IMUX.IMUX41	PLL.DI11
CELL5.IMUX.IMUX45	PLL.DI14
CELL5.IMUX.IMUX46	PLL.DI12
CELL5.OUT1.TMIN	PLL.TEST31
CELL5.OUT2.TMIN	PLL.DO13
CELL5.OUT4.TMIN	PLL.TEST30
CELL5.OUT5.TMIN	PLL.TEST32
CELL5.OUT7.TMIN	PLL.DO12
CELL5.OUT8.TMIN	PLL.TEST28
CELL5.OUT9.TMIN	PLL.DRDY
CELL5.OUT11.TMIN	PLL.DO10
CELL5.OUT13.TMIN	PLL.TEST33
CELL5.OUT14.TMIN	PLL.DO14
CELL5.OUT16.TMIN	PLL.DO15
CELL5.OUT17.TMIN	PLL.DO11
CELL5.OUT18.TMIN	PLL.TEST29
CELL5.OUT19.TMIN	PLL.TEST34
CELL5.OUT20.TMIN	CMT.OUT10
CELL6.IMUX.IMUX2	PLL.DI5
CELL6.IMUX.IMUX3	PLL.DI2
CELL6.IMUX.IMUX9	PLL.DI1
CELL6.IMUX.IMUX12	PLL.DI9
CELL6.IMUX.IMUX13	PLL.DI6
CELL6.IMUX.IMUX15	PLL.DI0
CELL6.IMUX.IMUX19	PLL.DI7
CELL6.IMUX.IMUX20	PLL.DI4
CELL6.IMUX.IMUX30	PLL.DI8
CELL6.IMUX.IMUX44	PLL.DI3
CELL6.OUT1.TMIN	PLL.DO6
CELL6.OUT3.TMIN	PLL.DO0
CELL6.OUT4.TMIN	PLL.DO7
CELL6.OUT6.TMIN	PLL.DO1
CELL6.OUT8.TMIN	PLL.DO9
CELL6.OUT13.TMIN	PLL.DO5
CELL6.OUT18.TMIN	PLL.DO8
CELL6.OUT19.TMIN	PLL.DO4
CELL6.OUT20.TMIN	PLL.DO2
CELL6.OUT23.TMIN	PLL.DO3
CELL7.IMUX.CLK0	DCM1.CKINT0
CELL7.IMUX.CLK1	DCM1.CKINT1
CELL7.IMUX.CTRL0.SITE	DCM1.SKEWRST
CELL7.IMUX.IMUX0	DCM1.SCANIN0
CELL7.IMUX.IMUX1	DCM1.SCANIN1
CELL7.IMUX.IMUX2	DCM1.SCANIN2
CELL7.IMUX.IMUX3	DCM1.SCANIN3
CELL7.IMUX.IMUX4	DCM1.SCANIN4
CELL7.IMUX.IMUX12	DCM1.CKINT2
CELL7.OUT0.TMIN	DCM1.DRDY
CELL7.OUT1.TMIN	DCM1.SCANOUT1
CELL7.OUT2.TMIN	DCM1.SCANOUT0
CELL7.OUT3.TMIN	DCM1.SKEWOUT
CELL8.IMUX.CLK0	DCM1.DCLK
CELL8.IMUX.CLK1	DCM0.SKEWIN
CELL8.IMUX.CTRL0.SITE	DCM1.RST
CELL8.IMUX.IMUX0	DCM1.DI0
CELL8.IMUX.IMUX1	DCM1.DI1
CELL8.IMUX.IMUX2	DCM1.DI2
CELL8.IMUX.IMUX3	DCM1.DI3
CELL8.IMUX.IMUX4	DCM1.DI4
CELL8.IMUX.IMUX5	DCM1.DI5
CELL8.IMUX.IMUX6	DCM1.DI6
CELL8.IMUX.IMUX7	DCM1.DI7
CELL8.IMUX.IMUX8	DCM1.DI8
CELL8.IMUX.IMUX9	DCM1.DI9
CELL8.IMUX.IMUX10	DCM1.DI10
CELL8.IMUX.IMUX11	DCM1.DI11
CELL8.IMUX.IMUX12	DCM1.DI12
CELL8.IMUX.IMUX13	DCM1.DI13
CELL8.IMUX.IMUX14	DCM1.DI14
CELL8.IMUX.IMUX15	DCM1.DI15
CELL8.IMUX.IMUX16	DCM1.DADDR0
CELL8.IMUX.IMUX17	DCM1.DADDR1
CELL8.IMUX.IMUX18	DCM1.DADDR2
CELL8.IMUX.IMUX19	DCM1.DADDR3
CELL8.IMUX.IMUX20	DCM1.DADDR4
CELL8.IMUX.IMUX21	DCM1.DADDR5
CELL8.IMUX.IMUX22	DCM1.DADDR6
CELL8.IMUX.IMUX23	DCM1.DEN
CELL8.IMUX.IMUX24	DCM1.DWE
CELL8.OUT0.TMIN	DCM1.DO0
CELL8.OUT1.TMIN	DCM1.DO1
CELL8.OUT2.TMIN	DCM1.DO2
CELL8.OUT3.TMIN	DCM1.DO3
CELL8.OUT4.TMIN	DCM1.DO4
CELL8.OUT5.TMIN	DCM1.DO5
CELL8.OUT6.TMIN	DCM1.DO6
CELL8.OUT7.TMIN	DCM1.DO7
CELL8.OUT8.TMIN	DCM1.DO8
CELL8.OUT9.TMIN	DCM1.DO9
CELL8.OUT10.TMIN	DCM1.DO10
CELL8.OUT11.TMIN	DCM1.DO11
CELL8.OUT12.TMIN	DCM1.DO12
CELL8.OUT13.TMIN	DCM1.DO13
CELL8.OUT14.TMIN	DCM1.DO14
CELL8.OUT15.TMIN	DCM1.DO15
CELL9.IMUX.CLK0	DCM1.PSCLK
CELL9.IMUX.IMUX0	DCM1.CTLOSC2
CELL9.IMUX.IMUX1	DCM1.CTLOSC1
CELL9.IMUX.IMUX2	DCM1.CTLMODE
CELL9.IMUX.IMUX3	DCM1.CTLGO
CELL9.IMUX.IMUX4	DCM1.CTLSEL0
CELL9.IMUX.IMUX5	DCM1.CTLSEL1
CELL9.IMUX.IMUX6	DCM1.CTLSEL2
CELL9.IMUX.IMUX7	DCM1.FREEZEDFS
CELL9.IMUX.IMUX8	DCM1.FREEZEDLL
CELL9.IMUX.IMUX9	DCM1.PSEN
CELL9.IMUX.IMUX10	DCM1.PSINCDEC
CELL9.OUT0.TMIN	DCM1.LOCKED
CELL9.OUT11.TMIN	DCM1.PSDONE

Bitstream

virtex5 CMT rect R0
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL[1] DCM0:DRP47[14]	DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL[2] DCM0:DRP47[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL[0] DCM0:DRP47[13]	DCM0:DFS_CUSTOM_FAST_SYNC[3] DCM0:DRP47[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_CUSTOM_FAST_SYNC[1] DCM0:DRP47[10]	DCM0:DFS_CUSTOM_FAST_SYNC[2] DCM0:DRP47[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_CUSTOM_FAST_SYNC[0] DCM0:DRP47[9]	DCM0:DCM_CLKDV_CLKFX_ALIGNMENT DCM0:DRP47[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_MPW_LOW DCM0:DRP47[6]	DCM0:DFS_MPW_HIGH DCM0:DRP47[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_UNUSED_TAPS_POWERDOWN[0] DCM0:DRP47[5]	~DCM0:DFS_EN_RELRST_B DCM0:DRP47[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP47[2] DCM0:ENABLE.CONCUR	DCM0:DFS_OUTPUT_PSDLY_ON_CONCUR DCM0:DRP47[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP47[1] DCM0:ENABLE.CLKFX180	DCM0:DRP47[0] DCM0:ENABLE.CLKFX
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP46[14]	DCM0:DRP46[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP46[13]	DCM0:DRP46[12]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP46[10]	DCM0:DRP46[11]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP46[9]	DCM0:DRP46[8]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TWEAK[6] DCM0:DRP46[6]	DCM0:DFS_TWEAK[7] DCM0:DRP46[7]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TWEAK[5] DCM0:DRP46[5]	DCM0:DFS_TWEAK[4] DCM0:DRP46[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TWEAK[2] DCM0:DRP46[2]	DCM0:DFS_TWEAK[3] DCM0:DRP46[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TWEAK[1] DCM0:DRP46[1]	DCM0:DFS_TWEAK[0] DCM0:DRP46[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP45[14]	DCM0:DRP45[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP45[13]	DCM0:DRP45[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TAPTRIM[10] DCM0:DRP45[10]	DCM0:DRP45[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TAPTRIM[9] DCM0:DRP45[9]	DCM0:DFS_TAPTRIM[8] DCM0:DRP45[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TAPTRIM[6] DCM0:DRP45[6]	DCM0:DFS_TAPTRIM[7] DCM0:DRP45[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TAPTRIM[5] DCM0:DRP45[5]	DCM0:DFS_TAPTRIM[4] DCM0:DRP45[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TAPTRIM[2] DCM0:DRP45[2]	DCM0:DFS_TAPTRIM[3] DCM0:DRP45[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_TAPTRIM[1] DCM0:DRP45[1]	DCM0:DFS_TAPTRIM[0] DCM0:DRP45[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_EN DCM0:DRP44[14]	DCM0:DFS_FAST_UPDATE DCM0:DRP44[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_SYNC_TO_DLL DCM0:DRP44[13]	DCM0:DCM_CLKFB_IODLY_MUXINSEL[0] DCM0:DRP44[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKIN_DIVIDE_BY_2 DCM0:DRP44[10]	DCM0:DCM_CLKIN_IODLY_MUXINSEL[0] DCM0:DRP44[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_WAIT_PLL DCM0:DRP44[9]	DCM0:DFS_SYNTH_CLOCK_SPEED[2] DCM0:DRP44[8]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_SYNTH_CLOCK_SPEED[0] DCM0:DRP44[6]	DCM0:DFS_SYNTH_CLOCK_SPEED[1] DCM0:DRP44[7]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SYNTH_CLOCK_SPEED[1] DCM0:DRP44[5]	DCM0:DLL_SYNTH_CLOCK_SPEED[0] DCM0:DRP44[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_EXT_FB_EN DCM0:DRP44[2]	DCM0:DCM_USE_REG_READY DCM0:DRP44[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_COM_PWC_FB_EN DCM0:DRP44[1]	DCM0:DCM_COM_PWC_REF_EN DCM0:DRP44[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_COM_PWC_FB_TAP[1] DCM0:DRP43[14]	DCM0:DCM_COM_PWC_FB_TAP[2] DCM0:DRP43[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_COM_PWC_FB_TAP[0] DCM0:DRP43[13]	DCM0:DCM_COM_PWC_REF_TAP[2] DCM0:DRP43[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_COM_PWC_REF_TAP[0] DCM0:DRP43[10]	DCM0:DCM_COM_PWC_REF_TAP[1] DCM0:DRP43[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_PLL_RST_DCM DCM0:DRP43[9]	DCM0:DRP43[8]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DESKEW_ADJUST[3] DCM0:DRP43[6]	DCM0:DESKEW_ADJUST[4] DCM0:DRP43[7]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DESKEW_ADJUST[2] DCM0:DRP43[5]	DCM0:DESKEW_ADJUST[1] DCM0:DRP43[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP43[2]	DCM0:DESKEW_ADJUST[0] DCM0:DRP43[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_CLKIN_IODLY_MUXOUT_SEL[0] DCM0:DRP43[1]	DCM0:DCM_CLKFB_IODLY_MUXOUT_SEL[0] DCM0:DRP43[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DFS_PWRD_CLKIN_STOP_STICKY_B DCM0:DRP42[14]	~DCM0:DFS_PWRD_CLKIN_STOP_B DCM0:DRP42[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DFS_PWRD_REPLY_TIMES_OUT_B DCM0:DRP42[13]	DCM0:DRP42[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_HF_TRIM_CAL[1] DCM0:DRP42[10]	DCM0:DFS_HF_TRIM_CAL[2] DCM0:DRP42[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_HF_TRIM_CAL[0] DCM0:DRP42[9]	DCM0:DFS_REF_ON_FX DCM0:DRP42[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_JF_LOWER_LIMIT[3] DCM0:DRP42[6]	DCM0:DFS_OSC_ON_FX DCM0:DRP42[7]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_JF_LOWER_LIMIT[2] DCM0:DRP42[5]	DCM0:DFS_JF_LOWER_LIMIT[1] DCM0:DRP42[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP42[2]	DCM0:DFS_JF_LOWER_LIMIT[0] DCM0:DRP42[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP42[1]	DCM0:DRP42[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_HARDSYNC_B[0] DCM0:DRP41[14]	DCM0:DFS_HARDSYNC_B[1] DCM0:DRP41[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP41[13]	DCM0:DRP41[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP41[10]	DCM0:DRP41[11]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_EARLY_LOCK DCM0:DRP41[9]	DCM0:DFS_AVE_FREQ_GAIN[2] DCM0:DRP41[8]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_AVE_FREQ_GAIN[0] DCM0:DRP41[6]	DCM0:DFS_AVE_FREQ_GAIN[1] DCM0:DRP41[7]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_SYNTH_FAST_SYNCH[1] DCM0:DRP41[5]	DCM0:DFS_SYNTH_FAST_SYNCH[0] DCM0:DRP41[4]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_FREQUENCY_MODE[0] DCM0:DRP41[2]	DCM0:DFS_CFG_BYPASS DCM0:DRP41[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DFS_OSCILLATOR_MODE[0] DCM0:DRP41[1]	DCM0:DRP41[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[14]	DCM0:DRP40[15]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[13]	DCM0:DRP40[12]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[10]	DCM0:DRP40[11]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[9]	DCM0:DRP40[8]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[6]	DCM0:DRP40[7]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[5]	DCM0:DRP40[4]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[2]	DCM0:DRP40[3]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP40[1]	DCM0:DRP40[0]

virtex5 CMT rect R1
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[14] DCM0:FACTORY_JF[14]	DCM0:DRP4F[15] DCM0:FACTORY_JF[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[13] DCM0:FACTORY_JF[13]	DCM0:DRP4F[12] DCM0:FACTORY_JF[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[10] DCM0:FACTORY_JF[10]	DCM0:DRP4F[11] DCM0:FACTORY_JF[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[9] DCM0:FACTORY_JF[9]	DCM0:DRP4F[8] DCM0:FACTORY_JF[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[6] DCM0:FACTORY_JF[6]	DCM0:DRP4F[7] DCM0:FACTORY_JF[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[5] DCM0:FACTORY_JF[5]	DCM0:DRP4F[4] DCM0:FACTORY_JF[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[2] DCM0:FACTORY_JF[2]	DCM0:DRP4F[3] DCM0:FACTORY_JF[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4F[1] DCM0:FACTORY_JF[1]	DCM0:DRP4F[0] DCM0:FACTORY_JF[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[6] DCM0:DRP4E[14]	DCM0:DLL_DESKEW_MAXTAP[7] DCM0:DRP4E[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[5] DCM0:DRP4E[13]	DCM0:DLL_DESKEW_MAXTAP[4] DCM0:DRP4E[12]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[2] DCM0:DRP4E[10]	DCM0:DLL_DESKEW_MAXTAP[3] DCM0:DRP4E[11]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MAXTAP[1] DCM0:DRP4E[9]	DCM0:DLL_DESKEW_MAXTAP[0] DCM0:DRP4E[8]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[6] DCM0:DRP4E[6]	DCM0:DLL_DESKEW_MINTAP[7] DCM0:DRP4E[7]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[5] DCM0:DRP4E[5]	DCM0:DLL_DESKEW_MINTAP[4] DCM0:DRP4E[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[2] DCM0:DRP4E[2]	DCM0:DLL_DESKEW_MINTAP[3] DCM0:DRP4E[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_MINTAP[1] DCM0:DRP4E[1]	DCM0:DLL_DESKEW_MINTAP[0] DCM0:DRP4E[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_TAP_INIT[6] DCM0:DRP4D[14]	DCM0:DLL_ZD1_TAP_INIT[7] DCM0:DRP4D[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_TAP_INIT[5] DCM0:DRP4D[13]	DCM0:DLL_ZD1_TAP_INIT[4] DCM0:DRP4D[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_TAP_INIT[2] DCM0:DRP4D[10]	DCM0:DLL_ZD1_TAP_INIT[3] DCM0:DRP4D[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_TAP_INIT[1] DCM0:DRP4D[9]	DCM0:DLL_ZD1_TAP_INIT[0] DCM0:DRP4D[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_TAP_INIT[6] DCM0:DRP4D[6]	DCM0:DRP4D[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_TAP_INIT[5] DCM0:DRP4D[5]	DCM0:DLL_ZD2_TAP_INIT[4] DCM0:DRP4D[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_TAP_INIT[2] DCM0:DRP4D[2]	DCM0:DLL_ZD2_TAP_INIT[3] DCM0:DRP4D[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_TAP_INIT[1] DCM0:DRP4D[1]	DCM0:DLL_ZD2_TAP_INIT[0] DCM0:DRP4D[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_UNUSED_TAPS_POWERDOWN[1] DCM0:DRP4C[14]	DCM0:DRP4C[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_JF_OVERFLOW_HOLD DCM0:DRP4C[13]	DCM0:DCM_UNUSED_TAPS_POWERDOWN[3] DCM0:DRP4C[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DESKEW_LOCK_BY1 DCM0:DRP4C[10]	DCM0:DLL_ZD2_JF_OVERFLOW_HOLD DCM0:DRP4C[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PERIOD_LOCK_BY1 DCM0:DRP4C[9]	DCM0:DLL_ZD1_PHASE_SEL_INIT[1] DCM0:DRP4C[8]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DLL_PWRD_ON_SCANMODE_B DCM0:DRP4C[6]	DCM0:DLL_ZD1_PHASE_SEL_INIT[0] DCM0:DRP4C[7]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4C[5]	DCM0:DLL_TAPINIT_CTL[2] DCM0:DRP4C[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_TAPINIT_CTL[0] DCM0:DRP4C[2]	DCM0:DLL_TAPINIT_CTL[1] DCM0:DRP4C[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_SCANMODE DCM0:DRP4C[1]	DCM0:DCM_UNUSED_TAPS_POWERDOWN[2] DCM0:DRP4C[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[14]	DCM0:DRP4B[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[13]	DCM0:DRP4B[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[10]	DCM0:DRP4B[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[9]	DCM0:DRP4B[8]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[6] DCM0:INV.PSINCDEC	DCM0:DRP4B[7] DCM0:INV.PSEN
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[5] DCM0:INV.RST	DCM0:DLL_PHASE_SHIFT_LOCK_BY1 DCM0:DRP4B[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4B[2] DCM0:PS_CENTERED	DCM0:DRP4B[3] DCM0:PS_DIRECT
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_CALIBRATION[1] DCM0:DRP4B[1]	DCM0:DLL_PHASE_SHIFT_CALIBRATION[0] DCM0:DRP4B[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[14]	DCM0:DRP4A[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[13]	DCM0:DRP4A[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[10]	DCM0:DRP4A[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[9]	DCM0:DRP4A[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[6]	DCM0:DRP4A[7]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[5]	DCM0:DRP4A[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[2]	DCM0:DRP4A[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP4A[1]	DCM0:DRP4A[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[14]	DCM0:DCM_REG_PWRD_CFG DCM0:DRP49[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[13]	DCM0:DRP49[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[10]	DCM0:DRP49[11]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[9]	DCM0:DRP49[8]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKIN_CLKFB_ENABLE DCM0:DRP49[6]	DCM0:DRP49[7]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[5] DCM0:INV.SKEWRST	DCM0:DRP49[4] DCM0:INV.SKEWIN
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[2] DCM0:MUX.SKEWCLKIN2[2]	DCM0:DRP49[3] DCM0:MUX.SKEWCLKIN2[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP49[1] DCM0:MUX.SKEWCLKIN2[1]	DCM0:DRP49[0] DCM0:MUX.SKEWCLKIN2[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[14] DCM0:INV.SKEWCLKIN1	DCM0:DRP48[15] DCM0:INV.SKEWCLKIN2
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[13] DCM0:MUX.CLK_TO_PLL[3]	DCM0:DRP48[12] DCM0:MUX.CLK_TO_PLL[2]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[10] DCM0:MUX.CLK_TO_PLL[0]	DCM0:DRP48[11] DCM0:MUX.CLK_TO_PLL[1]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[9] DCM0:MUX.CLKFB[4]	DCM0:DRP48[8] DCM0:MUX.CLKFB[3]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[6] DCM0:MUX.CLKFB[1]	DCM0:DRP48[7] DCM0:MUX.CLKFB[2]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[5] DCM0:MUX.CLKFB[0]	DCM0:DRP48[4] DCM0:MUX.CLKIN[4]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[2] DCM0:MUX.CLKIN[2]	DCM0:DRP48[3] DCM0:MUX.CLKIN[3]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP48[1] DCM0:MUX.CLKIN[1]	DCM0:DRP48[0] DCM0:MUX.CLKIN[0]

virtex5 CMT rect R2
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_COMMON_MSB_SEL[1] DCM0:DRP57[14]	DCM0:DCM_VSPLY_VALID_ACC[1] DCM0:DRP57[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_COMMON_MSB_SEL[0] DCM0:DRP57[13]	DCM0:DCM_VBG_PD[1] DCM0:DRP57[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DCM_POWERDOWN_COMMON_EN_B DCM0:DRP57[10]	DCM0:DCM_VBG_PD[0] DCM0:DRP57[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_PWC_EN DCM0:DRP57[9]	DCM0:DCM_VBG_SEL[3] DCM0:DRP57[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DLL_PWRD_STICKY_B DCM0:DRP57[6]	DCM0:DCM_VBG_SEL[2] DCM0:DRP57[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ETPP_HOLD DCM0:DRP57[5]	DCM0:DCM_VBG_SEL[1] DCM0:DRP57[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP57[2] DCM0:STARTUP_WAIT	DCM0:DCM_VBG_SEL[0] DCM0:DRP57[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_PWC_EN DCM0:DRP57[1]	DCM0:DCM_VSPLY_VALID_ACC[0] DCM0:DRP57[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_PWC_TAP[2] DCM0:DRP56[14]	DCM0:DCM_VREG_ENABLE DCM0:DRP56[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_PWC_TAP[1] DCM0:DRP56[13]	DCM0:DLL_ZD1_PWC_TAP[0] DCM0:DRP56[12]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_PWC_TAP[1] DCM0:DRP56[10]	DCM0:DLL_ZD2_PWC_TAP[2] DCM0:DRP56[11]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_PWC_TAP[0] DCM0:DRP56[9]	DCM0:DLL_PHASE_SHIFT_LFC[8] DCM0:DRP56[8]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[6] DCM0:DRP56[6]	DCM0:DLL_PHASE_SHIFT_LFC[7] DCM0:DRP56[7]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[5] DCM0:DRP56[5]	DCM0:DLL_PHASE_SHIFT_LFC[4] DCM0:DRP56[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[2] DCM0:DRP56[2]	DCM0:DLL_PHASE_SHIFT_LFC[3] DCM0:DRP56[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_PHASE_SHIFT_LFC[1] DCM0:DRP56[1]	DCM0:DLL_PHASE_SHIFT_LFC[0] DCM0:DRP56[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[14]	DCM0:DRP55[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[13]	DCM0:DRP55[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[10] DCM0:PHASE_SHIFT_NEGATIVE	DCM0:DRP55[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[9] DCM0:PHASE_SHIFT[9]	DCM0:DRP55[8] DCM0:PHASE_SHIFT[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[6] DCM0:PHASE_SHIFT[6]	DCM0:DRP55[7] DCM0:PHASE_SHIFT[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[5] DCM0:PHASE_SHIFT[5]	DCM0:DRP55[4] DCM0:PHASE_SHIFT[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[2] DCM0:PHASE_SHIFT[2]	DCM0:DRP55[3] DCM0:PHASE_SHIFT[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP55[1] DCM0:PHASE_SHIFT[1]	DCM0:DRP55[0] DCM0:PHASE_SHIFT[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_TEST_MUX_SEL[0] DCM0:DRP54[14]	DCM0:DLL_TEST_MUX_SEL[1] DCM0:DRP54[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_TRIM_CAL[2] DCM0:DRP54[13]	DCM0:DCM_TRIM_CAL[1] DCM0:DRP54[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP54[10] DCM0:ENABLE.CLKDV	DCM0:DCM_TRIM_CAL[0] DCM0:DRP54[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP54[9] DCM0:ENABLE.CLK2X180	DCM0:DRP54[8] DCM0:ENABLE.CLK2X
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP54[6] DCM0:ENABLE.CLK180	DCM0:DRP54[7] DCM0:ENABLE.CLK270
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DRP54[5] DCM0:ENABLE.CLK90	DCM0:DRP54[4] DCM0:ENABLE.CLK0
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DCM_CLKLOST_EN DCM0:DRP54[2]	~DCM0:DCM_LOCK_HIGH_B DCM0:DRP54[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_FDBKLOST_EN DCM0:DRP54[1]	DCM0:CLKDV_MODE[0] DCM0:DRP54[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_PHASE_FALL[0] DCM0:DRP53[14]	DCM0:CLKDV_PHASE_FALL[1] DCM0:DRP53[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_PHASE_RISE[1] DCM0:DRP53[13]	DCM0:CLKDV_PHASE_RISE[0] DCM0:DRP53[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_COUNT_FALL_2[2] DCM0:DRP53[10]	DCM0:CLKDV_COUNT_FALL_2[3] DCM0:DRP53[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_COUNT_FALL_2[1] DCM0:DRP53[9]	DCM0:CLKDV_COUNT_FALL_2[0] DCM0:DRP53[8]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_COUNT_FALL[2] DCM0:DRP53[6]	DCM0:CLKDV_COUNT_FALL[3] DCM0:DRP53[7]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_COUNT_FALL[1] DCM0:DRP53[5]	DCM0:CLKDV_COUNT_FALL[0] DCM0:DRP53[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_COUNT_MAX[2] DCM0:DRP53[2]	DCM0:CLKDV_COUNT_MAX[3] DCM0:DRP53[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKDV_COUNT_MAX[1] DCM0:DRP53[1]	DCM0:CLKDV_COUNT_MAX[0] DCM0:DRP53[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[6] DCM0:DRP52[14]	DCM0:DLL_DEAD_TIME[7] DCM0:DRP52[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[5] DCM0:DRP52[13]	DCM0:DLL_DEAD_TIME[4] DCM0:DRP52[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[2] DCM0:DRP52[10]	DCM0:DLL_DEAD_TIME[3] DCM0:DRP52[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_DEAD_TIME[1] DCM0:DRP52[9]	DCM0:DLL_DEAD_TIME[0] DCM0:DRP52[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[6] DCM0:DRP52[6]	DCM0:DLL_LIVE_TIME[7] DCM0:DRP52[7]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[5] DCM0:DRP52[5]	DCM0:DLL_LIVE_TIME[4] DCM0:DRP52[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[2] DCM0:DRP52[2]	DCM0:DLL_LIVE_TIME[3] DCM0:DRP52[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_LIVE_TIME[1] DCM0:DRP52[1]	DCM0:DLL_LIVE_TIME[0] DCM0:DRP52[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[6] DCM0:DRP51[14]	DCM0:DLL_SETTLE_TIME[7] DCM0:DRP51[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[5] DCM0:DRP51[13]	DCM0:DLL_SETTLE_TIME[4] DCM0:DRP51[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[2] DCM0:DRP51[10]	DCM0:DLL_SETTLE_TIME[3] DCM0:DRP51[11]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_SETTLE_TIME[1] DCM0:DRP51[9]	DCM0:DLL_SETTLE_TIME[0] DCM0:DRP51[8]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD1_EN DCM0:DRP51[6]	DCM0:DRP51[7] DCM0:PS_ENABLE
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_ZD2_EN DCM0:DRP51[5]	DCM0:DRP51[4] DCM0:PS_MODE[0]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:DLL_FREQUENCY_MODE[0] DCM0:DRP51[2]	DCM0:DLL_FREQUENCY_MODE[1] DCM0:DRP51[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM0:DLL_CLKIN_STOPPED_PWRD_EN_B DCM0:DRP51[1]	~DCM0:DLL_CLKFB_STOPPED_PWRD_EN_B DCM0:DRP51[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[6] DCM0:DRP50[14]	DCM0:CLKFX_MULTIPLY[7] DCM0:DRP50[15]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[5] DCM0:DRP50[13]	DCM0:CLKFX_MULTIPLY[4] DCM0:DRP50[12]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[2] DCM0:DRP50[10]	DCM0:CLKFX_MULTIPLY[3] DCM0:DRP50[11]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_MULTIPLY[1] DCM0:DRP50[9]	DCM0:CLKFX_MULTIPLY[0] DCM0:DRP50[8]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[6] DCM0:DRP50[6]	DCM0:CLKFX_DIVIDE[7] DCM0:DRP50[7]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[5] DCM0:DRP50[5]	DCM0:CLKFX_DIVIDE[4] DCM0:DRP50[4]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[2] DCM0:DRP50[2]	DCM0:CLKFX_DIVIDE[3] DCM0:DRP50[3]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM0:CLKFX_DIVIDE[1] DCM0:DRP50[1]	DCM0:CLKFX_DIVIDE[0] DCM0:DRP50[0]

virtex5 CMT rect R3
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[14] PLL:PLL_IN_DLY_MX_SEL[4]	PLL:DRP07[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[13] PLL:PLL_IN_DLY_MX_SEL[3]	PLL:DRP07[12] PLL:PLL_IN_DLY_MX_SEL[2]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[10] PLL:PLL_IN_DLY_MX_SEL[0]	PLL:DRP07[11] PLL:PLL_IN_DLY_MX_SEL[1]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[9] PLL:PLL_EN_DLY	PLL:DRP07[8] PLL:PLL_IN_DLY_SET[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[6] PLL:PLL_IN_DLY_SET[6]	PLL:DRP07[7] PLL:PLL_IN_DLY_SET[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[5] PLL:PLL_IN_DLY_SET[5]	PLL:DRP07[4] PLL:PLL_IN_DLY_SET[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[2] PLL:PLL_IN_DLY_SET[2]	PLL:DRP07[3] PLL:PLL_IN_DLY_SET[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP07[1] PLL:PLL_IN_DLY_SET[1]	PLL:DRP07[0] PLL:PLL_IN_DLY_SET[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[14]	PLL:DRP06[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[13] PLL:PLL_DIVCLK_EDGE	PLL:DRP06[12] PLL:PLL_DIVCLK_NOCOUNT
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[10] PLL:PLL_DIVCLK_HT[4]	PLL:DRP06[11] PLL:PLL_DIVCLK_HT[5]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[9] PLL:PLL_DIVCLK_HT[3]	PLL:DRP06[8] PLL:PLL_DIVCLK_HT[2]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[6] PLL:PLL_DIVCLK_HT[0]	PLL:DRP06[7] PLL:PLL_DIVCLK_HT[1]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[5] PLL:PLL_DIVCLK_LT[5]	PLL:DRP06[4] PLL:PLL_DIVCLK_LT[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[2] PLL:PLL_DIVCLK_LT[2]	PLL:DRP06[3] PLL:PLL_DIVCLK_LT[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP06[1] PLL:PLL_DIVCLK_LT[1]	PLL:DRP06[0] PLL:PLL_DIVCLK_LT[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[14] PLL:PLL_EN_CNTRL[14]	PLL:DRP05[15] PLL:PLL_EN_CNTRL[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[13] PLL:PLL_EN_CNTRL[13]	PLL:DRP05[12] PLL:PLL_EN_CNTRL[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[10] PLL:PLL_EN_CNTRL[10]	PLL:DRP05[11] PLL:PLL_EN_CNTRL[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[9] PLL:PLL_EN_CNTRL[9]	PLL:DRP05[8] PLL:PLL_EN_CNTRL[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[6] PLL:PLL_EN_CNTRL[6]	PLL:DRP05[7] PLL:PLL_EN_CNTRL[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[5] PLL:PLL_EN_CNTRL[5]	PLL:DRP05[4] PLL:PLL_EN_CNTRL[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[2] PLL:PLL_EN_CNTRL[2]	PLL:DRP05[3] PLL:PLL_EN_CNTRL[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP05[1] PLL:PLL_EN_CNTRL[1]	PLL:DRP05[0] PLL:PLL_EN_CNTRL[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[14] PLL:PLL_EN_TCLK4	PLL:DRP04[15] ~PLL:PLL_TCK4_SEL
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[13] PLL:PLL_EN_TCLK3	PLL:DRP04[12] PLL:PLL_EN_TCLK2
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[10] PLL:PLL_EN_TCLK0	PLL:DRP04[11] PLL:PLL_EN_TCLK1
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[9] PLL:PLL_INTFB[1]	PLL:DRP04[8] PLL:PLL_INTFB[0]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[6] PLL:PLL_FLOCK[4]	PLL:DRP04[7] PLL:PLL_FLOCK[5]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[5] PLL:PLL_FLOCK[3]	PLL:DRP04[4] PLL:PLL_FLOCK[2]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[2] PLL:PLL_FLOCK[0]	PLL:DRP04[3] PLL:PLL_FLOCK[1]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP04[1] PLL:PLL_UNLOCK_CNT_RST_FAST	PLL:DRP04[0] PLL:PLL_LOCK_CNT_RST_FAST
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[14] PLL:PLL_UNLOCK_CNT[2]	PLL:DRP03[15] PLL:PLL_UNLOCK_CNT[3]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[13] PLL:PLL_UNLOCK_CNT[1]	PLL:DRP03[12] PLL:PLL_UNLOCK_CNT[0]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[10] PLL:PLL_INC_SLOCK	PLL:DRP03[11] PLL:PLL_INC_FLOCK
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[9] PLL:PLL_LOCK_FB_P2[4]	PLL:DRP03[8] PLL:PLL_LOCK_FB_P2[3]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[6] PLL:PLL_LOCK_FB_P2[1]	PLL:DRP03[7] PLL:PLL_LOCK_FB_P2[2]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[5] PLL:PLL_LOCK_FB_P2[0]	PLL:DRP03[4] PLL:PLL_LOCK_FB_P1[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[2] PLL:PLL_LOCK_FB_P1[2]	PLL:DRP03[3] PLL:PLL_LOCK_FB_P1[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP03[1] PLL:PLL_LOCK_FB_P1[1]	PLL:DRP03[0] PLL:PLL_LOCK_FB_P1[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[14] PLL:PLL_LOCK_REF_P2[3]	PLL:DRP02[15] PLL:PLL_LOCK_REF_P2[4]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[13] PLL:PLL_LOCK_REF_P2[2]	PLL:DRP02[12] PLL:PLL_LOCK_REF_P2[1]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[10] PLL:PLL_LOCK_REF_P1[4]	PLL:DRP02[11] PLL:PLL_LOCK_REF_P2[0]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[9] PLL:PLL_LOCK_REF_P1[3]	PLL:DRP02[8] PLL:PLL_LOCK_REF_P1[2]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[6] PLL:PLL_LOCK_REF_P1[0]	PLL:DRP02[7] PLL:PLL_LOCK_REF_P1[1]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[5] PLL:PLL_LOCK_CNT[5]	PLL:DRP02[4] PLL:PLL_LOCK_CNT[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[2] PLL:PLL_LOCK_CNT[2]	PLL:DRP02[3] PLL:PLL_LOCK_CNT[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP02[1] PLL:PLL_LOCK_CNT[1]	PLL:DRP02[0] PLL:PLL_LOCK_CNT[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[14]	PLL:DRP01[15] PLL:PLL_PWRD_CFG
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[13] PLL:PLL_PFD_CNTRL[3]	PLL:DRP01[12] PLL:PLL_PFD_CNTRL[2]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[10] PLL:PLL_PFD_CNTRL[0]	PLL:DRP01[11] PLL:PLL_PFD_CNTRL[1]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[9] PLL:PLL_PFD_DLY[1]	PLL:DRP01[8] PLL:PLL_PFD_DLY[0]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[6] PLL:PLL_LFHF[0]	PLL:DRP01[7] PLL:PLL_LFHF[1]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[5] PLL:PLL_CP_RES[1]	PLL:DRP01[4] PLL:PLL_CP_RES[0]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[2] PLL:PLL_CP[2]	PLL:DRP01[3] PLL:PLL_CP[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP01[1] PLL:PLL_CP[1]	PLL:DRP01[0] PLL:PLL_CP[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[14] PLL:PLL_CP_BIAS_TRIP_SHIFT	PLL:DRP00[15] PLL:PLL_SEL_SLIPD
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[13] PLL:PLL_MISC[3]	PLL:DRP00[12] PLL:PLL_MISC[2]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[10] PLL:PLL_MISC[0]	PLL:DRP00[11] PLL:PLL_MISC[1]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[9] PLL:PLL_RES[3]	PLL:DRP00[8] PLL:PLL_RES[2]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[6] PLL:PLL_RES[0]	PLL:DRP00[7] PLL:PLL_RES[1]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[5] PLL:PLL_VLFHIGH_DIS	PLL:DRP00[4] PLL:PLL_LF_NEN[1]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[2] PLL:PLL_LF_PEN[1]	PLL:DRP00[3] PLL:PLL_LF_NEN[0]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP00[1] PLL:PLL_LF_PEN[0]	PLL:DRP00[0] PLL:PLL_MAN_LF_EN

virtex5 CMT rect R4
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT5_DESKEW_ADJUST[3] PLL:DRP0F[14]	PLL:CLKOUT5_DESKEW_ADJUST[4] PLL:DRP0F[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT5_DESKEW_ADJUST[2] PLL:DRP0F[13]	PLL:CLKOUT5_DESKEW_ADJUST[1] PLL:DRP0F[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0F[10]	PLL:CLKOUT5_DESKEW_ADJUST[0] PLL:DRP0F[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0F[9] PLL:PLL_CLK5MX[1]	PLL:DRP0F[8] PLL:PLL_CLK5MX[0]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0F[6] PLL:PLL_CLKOUT5_NOCOUNT	PLL:DRP0F[7] PLL:PLL_CLKOUT5_EDGE
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0F[5] PLL:PLL_CLKOUT5_DT[5]	PLL:DRP0F[4] PLL:PLL_CLKOUT5_DT[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0F[2] PLL:PLL_CLKOUT5_DT[2]	PLL:DRP0F[3] PLL:PLL_CLKOUT5_DT[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0F[1] PLL:PLL_CLKOUT5_DT[1]	PLL:DRP0F[0] PLL:PLL_CLKOUT5_DT[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[14] PLL:PLL_CLKOUT5_PM[1]	PLL:DRP0E[15] PLL:PLL_CLKOUT5_PM[2]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[13] PLL:PLL_CLKOUT5_PM[0]	PLL:DRP0E[12] PLL:PLL_CLKOUT5_EN
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[10] PLL:PLL_CLKOUT5_HT[4]	PLL:DRP0E[11] PLL:PLL_CLKOUT5_HT[5]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[9] PLL:PLL_CLKOUT5_HT[3]	PLL:DRP0E[8] PLL:PLL_CLKOUT5_HT[2]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[6] PLL:PLL_CLKOUT5_HT[0]	PLL:DRP0E[7] PLL:PLL_CLKOUT5_HT[1]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[5] PLL:PLL_CLKOUT5_LT[5]	PLL:DRP0E[4] PLL:PLL_CLKOUT5_LT[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[2] PLL:PLL_CLKOUT5_LT[2]	PLL:DRP0E[3] PLL:PLL_CLKOUT5_LT[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0E[1] PLL:PLL_CLKOUT5_LT[1]	PLL:DRP0E[0] PLL:PLL_CLKOUT5_LT[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKFBOUT_DESKEW_ADJUST[3] PLL:DRP0D[14]	PLL:CLKFBOUT_DESKEW_ADJUST[4] PLL:DRP0D[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKFBOUT_DESKEW_ADJUST[2] PLL:DRP0D[13]	PLL:CLKFBOUT_DESKEW_ADJUST[1] PLL:DRP0D[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0D[10] PLL:PLL_NBTI_EN	PLL:CLKFBOUT_DESKEW_ADJUST[0] PLL:DRP0D[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0D[9] PLL:PLL_CLKFBMX[1]	PLL:DRP0D[8] PLL:PLL_CLKFBMX[0]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0D[6] PLL:PLL_CLKFBOUT_NOCOUNT	PLL:DRP0D[7] PLL:PLL_CLKFBOUT_EDGE
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0D[5] PLL:PLL_CLKFBOUT_DT[5]	PLL:DRP0D[4] PLL:PLL_CLKFBOUT_DT[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0D[2] PLL:PLL_CLKFBOUT_DT[2]	PLL:DRP0D[3] PLL:PLL_CLKFBOUT_DT[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0D[1] PLL:PLL_CLKFBOUT_DT[1]	PLL:DRP0D[0] PLL:PLL_CLKFBOUT_DT[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[14] PLL:PLL_CLKFBOUT_PM[1]	PLL:DRP0C[15] PLL:PLL_CLKFBOUT_PM[2]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[13] PLL:PLL_CLKFBOUT_PM[0]	PLL:DRP0C[12] PLL:PLL_CLKFBOUT_EN
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[10] PLL:PLL_CLKFBOUT_HT[4]	PLL:DRP0C[11] PLL:PLL_CLKFBOUT_HT[5]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[9] PLL:PLL_CLKFBOUT_HT[3]	PLL:DRP0C[8] PLL:PLL_CLKFBOUT_HT[2]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[6] PLL:PLL_CLKFBOUT_HT[0]	PLL:DRP0C[7] PLL:PLL_CLKFBOUT_HT[1]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[5] PLL:PLL_CLKFBOUT_LT[5]	PLL:DRP0C[4] PLL:PLL_CLKFBOUT_LT[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[2] PLL:PLL_CLKFBOUT_LT[2]	PLL:DRP0C[3] PLL:PLL_CLKFBOUT_LT[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0C[1] PLL:PLL_CLKFBOUT_LT[1]	PLL:DRP0C[0] PLL:PLL_CLKFBOUT_LT[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[14] PLL:PLL_EN_CNTRL[46]	PLL:DRP0B[15] PLL:PLL_EN_CNTRL[47]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[13] PLL:PLL_EN_CNTRL[45]	PLL:DRP0B[12] PLL:PLL_EN_CNTRL[44]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[10] PLL:PLL_EN_CNTRL[42]	PLL:DRP0B[11] PLL:PLL_EN_CNTRL[43]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[9] PLL:PLL_EN_CNTRL[41]	PLL:DRP0B[8] PLL:PLL_EN_CNTRL[40]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[6] PLL:PLL_EN_CNTRL[38]	PLL:DRP0B[7] PLL:PLL_EN_CNTRL[39]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[5] PLL:PLL_EN_CNTRL[37]	PLL:DRP0B[4] PLL:PLL_EN_CNTRL[36]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[2] PLL:PLL_EN_CNTRL[34]	PLL:DRP0B[3] PLL:PLL_EN_CNTRL[35]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0B[1] PLL:PLL_EN_CNTRL[33]	PLL:DRP0B[0] PLL:PLL_EN_CNTRL[32]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[14] PLL:PLL_DIVCLK_DT[4]	PLL:DRP0A[15] PLL:PLL_DIVCLK_DT[5]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[13] PLL:PLL_DIVCLK_DT[3]	PLL:DRP0A[12] PLL:PLL_DIVCLK_DT[2]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[10] PLL:PLL_DIVCLK_DT[0]	PLL:DRP0A[11] PLL:PLL_DIVCLK_DT[1]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[9]	PLL:DRP0A[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[6] PLL:PLL_CLKFBOUT2_NOCOUNT	PLL:DRP0A[7] PLL:PLL_CLKFBOUT2_EDGE
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[5] PLL:PLL_CLKFBOUT2_DT[5]	PLL:DRP0A[4] PLL:PLL_CLKFBOUT2_DT[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[2] PLL:PLL_CLKFBOUT2_DT[2]	PLL:DRP0A[3] PLL:PLL_CLKFBOUT2_DT[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP0A[1] PLL:PLL_CLKFBOUT2_DT[1]	PLL:DRP0A[0] PLL:PLL_CLKFBOUT2_DT[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[14]	PLL:DRP09[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[13]	PLL:DRP09[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[10] PLL:PLL_CLKFBOUT2_HT[4]	PLL:DRP09[11] PLL:PLL_CLKFBOUT2_HT[5]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[9] PLL:PLL_CLKFBOUT2_HT[3]	PLL:DRP09[8] PLL:PLL_CLKFBOUT2_HT[2]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[6] PLL:PLL_CLKFBOUT2_HT[0]	PLL:DRP09[7] PLL:PLL_CLKFBOUT2_HT[1]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[5] PLL:PLL_CLKFBOUT2_LT[5]	PLL:DRP09[4] PLL:PLL_CLKFBOUT2_LT[4]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[2] PLL:PLL_CLKFBOUT2_LT[2]	PLL:DRP09[3] PLL:PLL_CLKFBOUT2_LT[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP09[1] PLL:PLL_CLKFBOUT2_LT[1]	PLL:DRP09[0] PLL:PLL_CLKFBOUT2_LT[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[14] PLL:PLL_EN_CNTRL[30]	PLL:DRP08[15] PLL:PLL_EN_CNTRL[31]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[13] PLL:PLL_EN_CNTRL[29]	PLL:DRP08[12] PLL:PLL_EN_CNTRL[28]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[10] PLL:PLL_EN_CNTRL[26]	PLL:DRP08[11] PLL:PLL_EN_CNTRL[27]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[9] PLL:PLL_EN_CNTRL[25]	PLL:DRP08[8] PLL:PLL_EN_CNTRL[24]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[6] PLL:PLL_EN_CNTRL[22]	PLL:DRP08[7] PLL:PLL_EN_CNTRL[23]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[5] PLL:PLL_EN_CNTRL[21]	PLL:DRP08[4] PLL:PLL_EN_CNTRL[20]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[2] PLL:PLL_EN_CNTRL[18]	PLL:DRP08[3] PLL:PLL_EN_CNTRL[19]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP08[1] PLL:PLL_EN_CNTRL[17]	PLL:DRP08[0] PLL:PLL_EN_CNTRL[16]

virtex5 CMT rect R5
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT2_DESKEW_ADJUST[3] PLL:DRP17[14]	PLL:CLKOUT2_DESKEW_ADJUST[4] PLL:DRP17[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT2_DESKEW_ADJUST[2] PLL:DRP17[13]	PLL:CLKOUT2_DESKEW_ADJUST[1] PLL:DRP17[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP17[10]	PLL:CLKOUT2_DESKEW_ADJUST[0] PLL:DRP17[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP17[9] PLL:PLL_CLK2MX[1]	PLL:DRP17[8] PLL:PLL_CLK2MX[0]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP17[6] PLL:PLL_CLKOUT2_NOCOUNT	PLL:DRP17[7] PLL:PLL_CLKOUT2_EDGE
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP17[5] PLL:PLL_CLKOUT2_DT[5]	PLL:DRP17[4] PLL:PLL_CLKOUT2_DT[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP17[2] PLL:PLL_CLKOUT2_DT[2]	PLL:DRP17[3] PLL:PLL_CLKOUT2_DT[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP17[1] PLL:PLL_CLKOUT2_DT[1]	PLL:DRP17[0] PLL:PLL_CLKOUT2_DT[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[14] PLL:PLL_CLKOUT2_PM[1]	PLL:DRP16[15] PLL:PLL_CLKOUT2_PM[2]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[13] PLL:PLL_CLKOUT2_PM[0]	PLL:DRP16[12] PLL:PLL_CLKOUT2_EN
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[10] PLL:PLL_CLKOUT2_HT[4]	PLL:DRP16[11] PLL:PLL_CLKOUT2_HT[5]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[9] PLL:PLL_CLKOUT2_HT[3]	PLL:DRP16[8] PLL:PLL_CLKOUT2_HT[2]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[6] PLL:PLL_CLKOUT2_HT[0]	PLL:DRP16[7] PLL:PLL_CLKOUT2_HT[1]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[5] PLL:PLL_CLKOUT2_LT[5]	PLL:DRP16[4] PLL:PLL_CLKOUT2_LT[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[2] PLL:PLL_CLKOUT2_LT[2]	PLL:DRP16[3] PLL:PLL_CLKOUT2_LT[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP16[1] PLL:PLL_CLKOUT2_LT[1]	PLL:DRP16[0] PLL:PLL_CLKOUT2_LT[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT3_DESKEW_ADJUST[3] PLL:DRP15[14]	PLL:CLKOUT3_DESKEW_ADJUST[4] PLL:DRP15[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT3_DESKEW_ADJUST[2] PLL:DRP15[13]	PLL:CLKOUT3_DESKEW_ADJUST[1] PLL:DRP15[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP15[10]	PLL:CLKOUT3_DESKEW_ADJUST[0] PLL:DRP15[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP15[9] PLL:PLL_CLK3MX[1]	PLL:DRP15[8] PLL:PLL_CLK3MX[0]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP15[6] PLL:PLL_CLKOUT3_NOCOUNT	PLL:DRP15[7] PLL:PLL_CLKOUT3_EDGE
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP15[5] PLL:PLL_CLKOUT3_DT[5]	PLL:DRP15[4] PLL:PLL_CLKOUT3_DT[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP15[2] PLL:PLL_CLKOUT3_DT[2]	PLL:DRP15[3] PLL:PLL_CLKOUT3_DT[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP15[1] PLL:PLL_CLKOUT3_DT[1]	PLL:DRP15[0] PLL:PLL_CLKOUT3_DT[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[14] PLL:PLL_CLKOUT3_PM[1]	PLL:DRP14[15] PLL:PLL_CLKOUT3_PM[2]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[13] PLL:PLL_CLKOUT3_PM[0]	PLL:DRP14[12] PLL:PLL_CLKOUT3_EN
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[10] PLL:PLL_CLKOUT3_HT[4]	PLL:DRP14[11] PLL:PLL_CLKOUT3_HT[5]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[9] PLL:PLL_CLKOUT3_HT[3]	PLL:DRP14[8] PLL:PLL_CLKOUT3_HT[2]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[6] PLL:PLL_CLKOUT3_HT[0]	PLL:DRP14[7] PLL:PLL_CLKOUT3_HT[1]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[5] PLL:PLL_CLKOUT3_LT[5]	PLL:DRP14[4] PLL:PLL_CLKOUT3_LT[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[2] PLL:PLL_CLKOUT3_LT[2]	PLL:DRP14[3] PLL:PLL_CLKOUT3_LT[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP14[1] PLL:PLL_CLKOUT3_LT[1]	PLL:DRP14[0] PLL:PLL_CLKOUT3_LT[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT4_DESKEW_ADJUST[3] PLL:DRP13[14]	PLL:CLKOUT4_DESKEW_ADJUST[4] PLL:DRP13[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT4_DESKEW_ADJUST[2] PLL:DRP13[13]	PLL:CLKOUT4_DESKEW_ADJUST[1] PLL:DRP13[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP13[10]	PLL:CLKOUT4_DESKEW_ADJUST[0] PLL:DRP13[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP13[9] PLL:PLL_CLK4MX[1]	PLL:DRP13[8] PLL:PLL_CLK4MX[0]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP13[6] PLL:PLL_CLKOUT4_NOCOUNT	PLL:DRP13[7] PLL:PLL_CLKOUT4_EDGE
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP13[5] PLL:PLL_CLKOUT4_DT[5]	PLL:DRP13[4] PLL:PLL_CLKOUT4_DT[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP13[2] PLL:PLL_CLKOUT4_DT[2]	PLL:DRP13[3] PLL:PLL_CLKOUT4_DT[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP13[1] PLL:PLL_CLKOUT4_DT[1]	PLL:DRP13[0] PLL:PLL_CLKOUT4_DT[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[14] PLL:PLL_CLKOUT4_PM[1]	PLL:DRP12[15] PLL:PLL_CLKOUT4_PM[2]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[13] PLL:PLL_CLKOUT4_PM[0]	PLL:DRP12[12] PLL:PLL_CLKOUT4_EN
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[10] PLL:PLL_CLKOUT4_HT[4]	PLL:DRP12[11] PLL:PLL_CLKOUT4_HT[5]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[9] PLL:PLL_CLKOUT4_HT[3]	PLL:DRP12[8] PLL:PLL_CLKOUT4_HT[2]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[6] PLL:PLL_CLKOUT4_HT[0]	PLL:DRP12[7] PLL:PLL_CLKOUT4_HT[1]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[5] PLL:PLL_CLKOUT4_LT[5]	PLL:DRP12[4] PLL:PLL_CLKOUT4_LT[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[2] PLL:PLL_CLKOUT4_LT[2]	PLL:DRP12[3] PLL:PLL_CLKOUT4_LT[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP12[1] PLL:PLL_CLKOUT4_LT[1]	PLL:DRP12[0] PLL:PLL_CLKOUT4_LT[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[14] PLL:PLL_PMCD_MODE	PLL:DRP11[15] PLL:PLL_EN
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[13] PLL:PLL_EN_CNTRL[77]	PLL:DRP11[12] PLL:PLL_EN_CNTRL[76]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[10] PLL:PLL_EN_CNTRL[74]	PLL:DRP11[11] PLL:PLL_EN_CNTRL[75]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[9] PLL:PLL_EN_CNTRL[73]	PLL:DRP11[8] PLL:PLL_EN_CNTRL[72]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[6] PLL:PLL_EN_CNTRL[70]	PLL:DRP11[7] PLL:PLL_EN_CNTRL[71]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[5] PLL:PLL_EN_CNTRL[69]	PLL:DRP11[4] PLL:PLL_EN_CNTRL[68]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[2] PLL:PLL_EN_CNTRL[66]	PLL:DRP11[3] PLL:PLL_EN_CNTRL[67]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP11[1] PLL:PLL_EN_CNTRL[65]	PLL:DRP11[0] PLL:PLL_EN_CNTRL[64]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[14] PLL:PLL_EN_CNTRL[62]	PLL:DRP10[15] PLL:PLL_EN_CNTRL[63]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[13] PLL:PLL_EN_CNTRL[61]	PLL:DRP10[12] PLL:PLL_EN_CNTRL[60]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[10] PLL:PLL_EN_CNTRL[58]	PLL:DRP10[11] PLL:PLL_EN_CNTRL[59]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[9] PLL:PLL_EN_CNTRL[57]	PLL:DRP10[8] PLL:PLL_EN_CNTRL[56]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[6] PLL:PLL_EN_CNTRL[54]	PLL:DRP10[7] PLL:PLL_EN_CNTRL[55]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[5] PLL:PLL_EN_CNTRL[53]	PLL:DRP10[4] PLL:PLL_EN_CNTRL[52]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[2] PLL:PLL_EN_CNTRL[50]	PLL:DRP10[3] PLL:PLL_EN_CNTRL[51]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP10[1] PLL:PLL_EN_CNTRL[49]	PLL:DRP10[0] PLL:PLL_EN_CNTRL[48]

virtex5 CMT rect R6
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[14] PLL:PLL_AVDD_COMP_SET[0]	PLL:DRP1F[15] PLL:PLL_AVDD_COMP_SET[1]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[13] PLL:PLL_AVDD_VBG_PD[1]	PLL:DRP1F[12] PLL:PLL_AVDD_VBG_PD[0]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[10] PLL:PLL_AVDD_VBG_SEL[2]	PLL:DRP1F[11] PLL:PLL_AVDD_VBG_SEL[3]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[9] PLL:PLL_AVDD_VBG_SEL[1]	PLL:DRP1F[8] PLL:PLL_AVDD_VBG_SEL[0]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[6] PLL:PLL_DVDD_COMP_SET[0]	PLL:DRP1F[7] PLL:PLL_DVDD_COMP_SET[1]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[5] PLL:PLL_DVDD_VBG_PD[1]	PLL:DRP1F[4] PLL:PLL_DVDD_VBG_PD[0]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[2] PLL:PLL_DVDD_VBG_SEL[2]	PLL:DRP1F[3] PLL:PLL_DVDD_VBG_SEL[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1F[1] PLL:PLL_DVDD_VBG_SEL[1]	PLL:DRP1F[0] PLL:PLL_DVDD_VBG_SEL[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[14] PLL:MUX.CLK_TO_DCM1[0]	PLL:DRP1E[15] PLL:MUX.CLK_TO_DCM1[1]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[13] PLL:MUX.CLK_TO_DCM1[2]	PLL:DRP1E[12] PLL:MUX.CLK_TO_DCM0[1]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[10] PLL:MUX.CLK_TO_DCM0[2]	PLL:DRP1E[11] PLL:MUX.CLK_TO_DCM0[0]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[9] PLL:MUX.CLKFBIN[4]	PLL:DRP1E[8] PLL:MUX.CLKFBIN[3]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[6] PLL:MUX.CLKFBIN[1]	PLL:DRP1E[7] PLL:MUX.CLKFBIN[2]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[5] PLL:MUX.CLKFBIN[0]	PLL:CLKINSEL_STATIC PLL:DRP1E[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[2] PLL:MUX.CLKIN[2]	PLL:DRP1E[3] PLL:MUX.CLKIN[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1E[1] PLL:MUX.CLKIN[1]	PLL:DRP1E[0] PLL:MUX.CLKIN[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1D[14] PLL:INV.SKEWSTB	PLL:DRP1D[15] PLL:INV.SKEWRST
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1D[13] PLL:INV.SKEWCLKIN2	PLL:DRP1D[12] PLL:INV.SKEWCLKIN1
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	CMT:MUX.OUT10[1] PLL:DRP1D[10]	CMT:MUX.OUT10[2] PLL:DRP1D[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	CMT:MUX.OUT10[0] PLL:DRP1D[9]	PLL:DRP1D[8] ~PLL:INV.CLKINSEL
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1D[6] ~PLL:PLL_CLKCNTRL	PLL:CLKINSEL_MODE[0] PLL:DRP1D[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1D[5] PLL:INV.ENOUTSYNC	PLL:DRP1D[4] PLL:INV.CLKBRST
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1D[2] PLL:INV.MANPULF	PLL:DRP1D[3] PLL:INV.REL
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1D[1] PLL:INV.MANPDLF	PLL:DRP1D[0] PLL:INV.RST
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT0_DESKEW_ADJUST[3] PLL:DRP1C[14]	PLL:CLKOUT0_DESKEW_ADJUST[4] PLL:DRP1C[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT0_DESKEW_ADJUST[2] PLL:DRP1C[13]	PLL:CLKOUT0_DESKEW_ADJUST[1] PLL:DRP1C[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1C[10]	PLL:CLKOUT0_DESKEW_ADJUST[0] PLL:DRP1C[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1C[9] PLL:PLL_CLK0MX[1]	PLL:DRP1C[8] PLL:PLL_CLK0MX[0]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1C[6] PLL:PLL_CLKOUT0_NOCOUNT	PLL:DRP1C[7] PLL:PLL_CLKOUT0_EDGE
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1C[5] PLL:PLL_CLKOUT0_DT[5]	PLL:DRP1C[4] PLL:PLL_CLKOUT0_DT[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1C[2] PLL:PLL_CLKOUT0_DT[2]	PLL:DRP1C[3] PLL:PLL_CLKOUT0_DT[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1C[1] PLL:PLL_CLKOUT0_DT[1]	PLL:DRP1C[0] PLL:PLL_CLKOUT0_DT[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[14] PLL:PLL_CLKOUT0_PM[1]	PLL:DRP1B[15] PLL:PLL_CLKOUT0_PM[2]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[13] PLL:PLL_CLKOUT0_PM[0]	PLL:DRP1B[12] PLL:PLL_CLKOUT0_EN
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[10] PLL:PLL_CLKOUT0_HT[4]	PLL:DRP1B[11] PLL:PLL_CLKOUT0_HT[5]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[9] PLL:PLL_CLKOUT0_HT[3]	PLL:DRP1B[8] PLL:PLL_CLKOUT0_HT[2]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[6] PLL:PLL_CLKOUT0_HT[0]	PLL:DRP1B[7] PLL:PLL_CLKOUT0_HT[1]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[5] PLL:PLL_CLKOUT0_LT[5]	PLL:DRP1B[4] PLL:PLL_CLKOUT0_LT[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[2] PLL:PLL_CLKOUT0_LT[2]	PLL:DRP1B[3] PLL:PLL_CLKOUT0_LT[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1B[1] PLL:PLL_CLKOUT0_LT[1]	PLL:DRP1B[0] PLL:PLL_CLKOUT0_LT[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT1_DESKEW_ADJUST[3] PLL:DRP1A[14]	PLL:CLKOUT1_DESKEW_ADJUST[4] PLL:DRP1A[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:CLKOUT1_DESKEW_ADJUST[2] PLL:DRP1A[13]	PLL:CLKOUT1_DESKEW_ADJUST[1] PLL:DRP1A[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1A[10]	PLL:CLKOUT1_DESKEW_ADJUST[0] PLL:DRP1A[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1A[9] PLL:PLL_CLK1MX[1]	PLL:DRP1A[8] PLL:PLL_CLK1MX[0]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1A[6] PLL:PLL_CLKOUT1_NOCOUNT	PLL:DRP1A[7] PLL:PLL_CLKOUT1_EDGE
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1A[5] PLL:PLL_CLKOUT1_DT[5]	PLL:DRP1A[4] PLL:PLL_CLKOUT1_DT[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1A[2] PLL:PLL_CLKOUT1_DT[2]	PLL:DRP1A[3] PLL:PLL_CLKOUT1_DT[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP1A[1] PLL:PLL_CLKOUT1_DT[1]	PLL:DRP1A[0] PLL:PLL_CLKOUT1_DT[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[14] PLL:PLL_CLKOUT1_PM[1]	PLL:DRP19[15] PLL:PLL_CLKOUT1_PM[2]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[13] PLL:PLL_CLKOUT1_PM[0]	PLL:DRP19[12] PLL:PLL_CLKOUT1_EN
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[10] PLL:PLL_CLKOUT1_HT[4]	PLL:DRP19[11] PLL:PLL_CLKOUT1_HT[5]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[9] PLL:PLL_CLKOUT1_HT[3]	PLL:DRP19[8] PLL:PLL_CLKOUT1_HT[2]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[6] PLL:PLL_CLKOUT1_HT[0]	PLL:DRP19[7] PLL:PLL_CLKOUT1_HT[1]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[5] PLL:PLL_CLKOUT1_LT[5]	PLL:DRP19[4] PLL:PLL_CLKOUT1_LT[4]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[2] PLL:PLL_CLKOUT1_LT[2]	PLL:DRP19[3] PLL:PLL_CLKOUT1_LT[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP19[1] PLL:PLL_CLKOUT1_LT[1]	PLL:DRP19[0] PLL:PLL_CLKOUT1_LT[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[14] PLL:PLL_CLKBURST_CNT[1]	PLL:DRP18[15] PLL:PLL_CLKBURST_CNT[2]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[13] PLL:PLL_CLKBURST_CNT[0]	PLL:DRP18[12] PLL:PLL_CLKBURST_ENABLE
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[10] PLL:PLL_EN_VCO7	PLL:DRP18[11]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[9] PLL:PLL_EN_VCO6	PLL:DRP18[8] PLL:PLL_EN_VCO5
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[6] PLL:PLL_EN_VCO3	PLL:DRP18[7] PLL:PLL_EN_VCO4
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[5] PLL:PLL_EN_VCO2	PLL:DRP18[4] PLL:PLL_EN_VCO1
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[2] PLL:PLL_EN_VCO_DIV6	PLL:DRP18[3] PLL:PLL_EN_VCO0
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PLL:DRP18[1] PLL:PLL_EN_VCO_DIV1	PLL:DRP18[0] PLL:PLL_DIRECT_PATH_CNTRL

virtex5 CMT rect R7
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_AVE_FREQ_SAMPLE_INTERVAL[1] DCM1:DRP47[14]	DCM1:DFS_AVE_FREQ_SAMPLE_INTERVAL[2] DCM1:DRP47[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_AVE_FREQ_SAMPLE_INTERVAL[0] DCM1:DRP47[13]	DCM1:DFS_CUSTOM_FAST_SYNC[3] DCM1:DRP47[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_CUSTOM_FAST_SYNC[1] DCM1:DRP47[10]	DCM1:DFS_CUSTOM_FAST_SYNC[2] DCM1:DRP47[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_CUSTOM_FAST_SYNC[0] DCM1:DRP47[9]	DCM1:DCM_CLKDV_CLKFX_ALIGNMENT DCM1:DRP47[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_MPW_LOW DCM1:DRP47[6]	DCM1:DFS_MPW_HIGH DCM1:DRP47[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_UNUSED_TAPS_POWERDOWN[0] DCM1:DRP47[5]	~DCM1:DFS_EN_RELRST_B DCM1:DRP47[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP47[2] DCM1:ENABLE.CONCUR	DCM1:DFS_OUTPUT_PSDLY_ON_CONCUR DCM1:DRP47[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP47[1] DCM1:ENABLE.CLKFX180	DCM1:DRP47[0] DCM1:ENABLE.CLKFX
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP46[14]	DCM1:DRP46[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP46[13]	DCM1:DRP46[12]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP46[10]	DCM1:DRP46[11]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP46[9]	DCM1:DRP46[8]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TWEAK[6] DCM1:DRP46[6]	DCM1:DFS_TWEAK[7] DCM1:DRP46[7]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TWEAK[5] DCM1:DRP46[5]	DCM1:DFS_TWEAK[4] DCM1:DRP46[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TWEAK[2] DCM1:DRP46[2]	DCM1:DFS_TWEAK[3] DCM1:DRP46[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TWEAK[1] DCM1:DRP46[1]	DCM1:DFS_TWEAK[0] DCM1:DRP46[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP45[14]	DCM1:DRP45[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP45[13]	DCM1:DRP45[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TAPTRIM[10] DCM1:DRP45[10]	DCM1:DRP45[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TAPTRIM[9] DCM1:DRP45[9]	DCM1:DFS_TAPTRIM[8] DCM1:DRP45[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TAPTRIM[6] DCM1:DRP45[6]	DCM1:DFS_TAPTRIM[7] DCM1:DRP45[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TAPTRIM[5] DCM1:DRP45[5]	DCM1:DFS_TAPTRIM[4] DCM1:DRP45[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TAPTRIM[2] DCM1:DRP45[2]	DCM1:DFS_TAPTRIM[3] DCM1:DRP45[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_TAPTRIM[1] DCM1:DRP45[1]	DCM1:DFS_TAPTRIM[0] DCM1:DRP45[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_EN DCM1:DRP44[14]	DCM1:DFS_FAST_UPDATE DCM1:DRP44[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_SYNC_TO_DLL DCM1:DRP44[13]	DCM1:DCM_CLKFB_IODLY_MUXINSEL[0] DCM1:DRP44[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKIN_DIVIDE_BY_2 DCM1:DRP44[10]	DCM1:DCM_CLKIN_IODLY_MUXINSEL[0] DCM1:DRP44[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_WAIT_PLL DCM1:DRP44[9]	DCM1:DFS_SYNTH_CLOCK_SPEED[2] DCM1:DRP44[8]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_SYNTH_CLOCK_SPEED[0] DCM1:DRP44[6]	DCM1:DFS_SYNTH_CLOCK_SPEED[1] DCM1:DRP44[7]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_SYNTH_CLOCK_SPEED[1] DCM1:DRP44[5]	DCM1:DLL_SYNTH_CLOCK_SPEED[0] DCM1:DRP44[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_EXT_FB_EN DCM1:DRP44[2]	DCM1:DCM_USE_REG_READY DCM1:DRP44[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_COM_PWC_FB_EN DCM1:DRP44[1]	DCM1:DCM_COM_PWC_REF_EN DCM1:DRP44[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_COM_PWC_FB_TAP[1] DCM1:DRP43[14]	DCM1:DCM_COM_PWC_FB_TAP[2] DCM1:DRP43[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_COM_PWC_FB_TAP[0] DCM1:DRP43[13]	DCM1:DCM_COM_PWC_REF_TAP[2] DCM1:DRP43[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_COM_PWC_REF_TAP[0] DCM1:DRP43[10]	DCM1:DCM_COM_PWC_REF_TAP[1] DCM1:DRP43[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_PLL_RST_DCM DCM1:DRP43[9]	DCM1:DRP43[8]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DESKEW_ADJUST[3] DCM1:DRP43[6]	DCM1:DESKEW_ADJUST[4] DCM1:DRP43[7]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DESKEW_ADJUST[2] DCM1:DRP43[5]	DCM1:DESKEW_ADJUST[1] DCM1:DRP43[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP43[2]	DCM1:DESKEW_ADJUST[0] DCM1:DRP43[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_CLKIN_IODLY_MUXOUT_SEL[0] DCM1:DRP43[1]	DCM1:DCM_CLKFB_IODLY_MUXOUT_SEL[0] DCM1:DRP43[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM1:DFS_PWRD_CLKIN_STOP_STICKY_B DCM1:DRP42[14]	~DCM1:DFS_PWRD_CLKIN_STOP_B DCM1:DRP42[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM1:DFS_PWRD_REPLY_TIMES_OUT_B DCM1:DRP42[13]	DCM1:DRP42[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_HF_TRIM_CAL[1] DCM1:DRP42[10]	DCM1:DFS_HF_TRIM_CAL[2] DCM1:DRP42[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_HF_TRIM_CAL[0] DCM1:DRP42[9]	DCM1:DFS_REF_ON_FX DCM1:DRP42[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_JF_LOWER_LIMIT[3] DCM1:DRP42[6]	DCM1:DFS_OSC_ON_FX DCM1:DRP42[7]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_JF_LOWER_LIMIT[2] DCM1:DRP42[5]	DCM1:DFS_JF_LOWER_LIMIT[1] DCM1:DRP42[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP42[2]	DCM1:DFS_JF_LOWER_LIMIT[0] DCM1:DRP42[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP42[1]	DCM1:DRP42[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_HARDSYNC_B[0] DCM1:DRP41[14]	DCM1:DFS_HARDSYNC_B[1] DCM1:DRP41[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP41[13]	DCM1:DRP41[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP41[10]	DCM1:DRP41[11]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_EARLY_LOCK DCM1:DRP41[9]	DCM1:DFS_AVE_FREQ_GAIN[2] DCM1:DRP41[8]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_AVE_FREQ_GAIN[0] DCM1:DRP41[6]	DCM1:DFS_AVE_FREQ_GAIN[1] DCM1:DRP41[7]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_SYNTH_FAST_SYNCH[1] DCM1:DRP41[5]	DCM1:DFS_SYNTH_FAST_SYNCH[0] DCM1:DRP41[4]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_FREQUENCY_MODE[0] DCM1:DRP41[2]	DCM1:DFS_CFG_BYPASS DCM1:DRP41[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DFS_OSCILLATOR_MODE[0] DCM1:DRP41[1]	DCM1:DRP41[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[14]	DCM1:DRP40[15]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[13]	DCM1:DRP40[12]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[10]	DCM1:DRP40[11]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[9]	DCM1:DRP40[8]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[6]	DCM1:DRP40[7]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[5]	DCM1:DRP40[4]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[2]	DCM1:DRP40[3]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP40[1]	DCM1:DRP40[0]

virtex5 CMT rect R8
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[14] DCM1:FACTORY_JF[14]	DCM1:DRP4F[15] DCM1:FACTORY_JF[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[13] DCM1:FACTORY_JF[13]	DCM1:DRP4F[12] DCM1:FACTORY_JF[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[10] DCM1:FACTORY_JF[10]	DCM1:DRP4F[11] DCM1:FACTORY_JF[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[9] DCM1:FACTORY_JF[9]	DCM1:DRP4F[8] DCM1:FACTORY_JF[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[6] DCM1:FACTORY_JF[6]	DCM1:DRP4F[7] DCM1:FACTORY_JF[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[5] DCM1:FACTORY_JF[5]	DCM1:DRP4F[4] DCM1:FACTORY_JF[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[2] DCM1:FACTORY_JF[2]	DCM1:DRP4F[3] DCM1:FACTORY_JF[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4F[1] DCM1:FACTORY_JF[1]	DCM1:DRP4F[0] DCM1:FACTORY_JF[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MAXTAP[6] DCM1:DRP4E[14]	DCM1:DLL_DESKEW_MAXTAP[7] DCM1:DRP4E[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MAXTAP[5] DCM1:DRP4E[13]	DCM1:DLL_DESKEW_MAXTAP[4] DCM1:DRP4E[12]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MAXTAP[2] DCM1:DRP4E[10]	DCM1:DLL_DESKEW_MAXTAP[3] DCM1:DRP4E[11]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MAXTAP[1] DCM1:DRP4E[9]	DCM1:DLL_DESKEW_MAXTAP[0] DCM1:DRP4E[8]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MINTAP[6] DCM1:DRP4E[6]	DCM1:DLL_DESKEW_MINTAP[7] DCM1:DRP4E[7]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MINTAP[5] DCM1:DRP4E[5]	DCM1:DLL_DESKEW_MINTAP[4] DCM1:DRP4E[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MINTAP[2] DCM1:DRP4E[2]	DCM1:DLL_DESKEW_MINTAP[3] DCM1:DRP4E[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_MINTAP[1] DCM1:DRP4E[1]	DCM1:DLL_DESKEW_MINTAP[0] DCM1:DRP4E[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_TAP_INIT[6] DCM1:DRP4D[14]	DCM1:DLL_ZD1_TAP_INIT[7] DCM1:DRP4D[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_TAP_INIT[5] DCM1:DRP4D[13]	DCM1:DLL_ZD1_TAP_INIT[4] DCM1:DRP4D[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_TAP_INIT[2] DCM1:DRP4D[10]	DCM1:DLL_ZD1_TAP_INIT[3] DCM1:DRP4D[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_TAP_INIT[1] DCM1:DRP4D[9]	DCM1:DLL_ZD1_TAP_INIT[0] DCM1:DRP4D[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_TAP_INIT[6] DCM1:DRP4D[6]	DCM1:DRP4D[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_TAP_INIT[5] DCM1:DRP4D[5]	DCM1:DLL_ZD2_TAP_INIT[4] DCM1:DRP4D[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_TAP_INIT[2] DCM1:DRP4D[2]	DCM1:DLL_ZD2_TAP_INIT[3] DCM1:DRP4D[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_TAP_INIT[1] DCM1:DRP4D[1]	DCM1:DLL_ZD2_TAP_INIT[0] DCM1:DRP4D[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_UNUSED_TAPS_POWERDOWN[1] DCM1:DRP4C[14]	DCM1:DRP4C[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_JF_OVERFLOW_HOLD DCM1:DRP4C[13]	DCM1:DCM_UNUSED_TAPS_POWERDOWN[3] DCM1:DRP4C[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DESKEW_LOCK_BY1 DCM1:DRP4C[10]	DCM1:DLL_ZD2_JF_OVERFLOW_HOLD DCM1:DRP4C[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_PERIOD_LOCK_BY1 DCM1:DRP4C[9]	DCM1:DLL_ZD1_PHASE_SEL_INIT[1] DCM1:DRP4C[8]
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM1:DLL_PWRD_ON_SCANMODE_B DCM1:DRP4C[6]	DCM1:DLL_ZD1_PHASE_SEL_INIT[0] DCM1:DRP4C[7]
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4C[5]	DCM1:DLL_TAPINIT_CTL[2] DCM1:DRP4C[4]
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_TAPINIT_CTL[0] DCM1:DRP4C[2]	DCM1:DLL_TAPINIT_CTL[1] DCM1:DRP4C[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_SCANMODE DCM1:DRP4C[1]	DCM1:DCM_UNUSED_TAPS_POWERDOWN[2] DCM1:DRP4C[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[14]	DCM1:DRP4B[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[13]	DCM1:DRP4B[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[10]	DCM1:DRP4B[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[9]	DCM1:DRP4B[8]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[6] DCM1:INV.PSINCDEC	DCM1:DRP4B[7] DCM1:INV.PSEN
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[5] DCM1:INV.RST	DCM1:DLL_PHASE_SHIFT_LOCK_BY1 DCM1:DRP4B[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4B[2] DCM1:PS_CENTERED	DCM1:DRP4B[3] DCM1:PS_DIRECT
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_PHASE_SHIFT_CALIBRATION[1] DCM1:DRP4B[1]	DCM1:DLL_PHASE_SHIFT_CALIBRATION[0] DCM1:DRP4B[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[14]	DCM1:DRP4A[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[13]	DCM1:DRP4A[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[10]	DCM1:DRP4A[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[9]	DCM1:DRP4A[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[6]	DCM1:DRP4A[7]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[5]	DCM1:DRP4A[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[2]	DCM1:DRP4A[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP4A[1]	DCM1:DRP4A[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[14]	DCM1:DCM_REG_PWRD_CFG DCM1:DRP49[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[13]	DCM1:DRP49[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[10]	DCM1:DRP49[11]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[9]	DCM1:DRP49[8]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKIN_CLKFB_ENABLE DCM1:DRP49[6]	DCM1:DRP49[7]
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[5] DCM1:INV.SKEWRST	DCM1:DRP49[4] DCM1:INV.SKEWIN
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[2] DCM1:MUX.SKEWCLKIN2[2]	DCM1:DRP49[3] DCM1:MUX.SKEWCLKIN2[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP49[1] DCM1:MUX.SKEWCLKIN2[1]	DCM1:DRP49[0] DCM1:MUX.SKEWCLKIN2[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[14] DCM1:INV.SKEWCLKIN1	DCM1:DRP48[15] DCM1:INV.SKEWCLKIN2
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[13] DCM1:MUX.CLK_TO_PLL[3]	DCM1:DRP48[12] DCM1:MUX.CLK_TO_PLL[2]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[10] DCM1:MUX.CLK_TO_PLL[0]	DCM1:DRP48[11] DCM1:MUX.CLK_TO_PLL[1]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[9] DCM1:MUX.CLKFB[4]	DCM1:DRP48[8] DCM1:MUX.CLKFB[3]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[6] DCM1:MUX.CLKFB[1]	DCM1:DRP48[7] DCM1:MUX.CLKFB[2]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[5] DCM1:MUX.CLKFB[0]	DCM1:DRP48[4] DCM1:MUX.CLKIN[4]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[2] DCM1:MUX.CLKIN[2]	DCM1:DRP48[3] DCM1:MUX.CLKIN[3]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP48[1] DCM1:MUX.CLKIN[1]	DCM1:DRP48[0] DCM1:MUX.CLKIN[0]

virtex5 CMT rect R9
Bit	Frame
Bit	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	F16	F17	F18	F19	F20	F21	F22	F23	F24	F25	F26	F27	F28	F29
B63	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_COMMON_MSB_SEL[1] DCM1:DRP57[14]	DCM1:DCM_VSPLY_VALID_ACC[1] DCM1:DRP57[15]
B62	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_COMMON_MSB_SEL[0] DCM1:DRP57[13]	DCM1:DCM_VBG_PD[1] DCM1:DRP57[12]
B61	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM1:DCM_POWERDOWN_COMMON_EN_B DCM1:DRP57[10]	DCM1:DCM_VBG_PD[0] DCM1:DRP57[11]
B60	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_PWC_EN DCM1:DRP57[9]	DCM1:DCM_VBG_SEL[3] DCM1:DRP57[8]
B59	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM1:DLL_PWRD_STICKY_B DCM1:DRP57[6]	DCM1:DCM_VBG_SEL[2] DCM1:DRP57[7]
B58	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ETPP_HOLD DCM1:DRP57[5]	DCM1:DCM_VBG_SEL[1] DCM1:DRP57[4]
B57	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP57[2] DCM1:STARTUP_WAIT	DCM1:DCM_VBG_SEL[0] DCM1:DRP57[3]
B56	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_PWC_EN DCM1:DRP57[1]	DCM1:DCM_VSPLY_VALID_ACC[0] DCM1:DRP57[0]
B55	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_PWC_TAP[2] DCM1:DRP56[14]	DCM1:DCM_VREG_ENABLE DCM1:DRP56[15]
B54	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_PWC_TAP[1] DCM1:DRP56[13]	DCM1:DLL_ZD1_PWC_TAP[0] DCM1:DRP56[12]
B53	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_PWC_TAP[1] DCM1:DRP56[10]	DCM1:DLL_ZD2_PWC_TAP[2] DCM1:DRP56[11]
B52	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_PWC_TAP[0] DCM1:DRP56[9]	DCM1:DLL_PHASE_SHIFT_LFC[8] DCM1:DRP56[8]
B51	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_PHASE_SHIFT_LFC[6] DCM1:DRP56[6]	DCM1:DLL_PHASE_SHIFT_LFC[7] DCM1:DRP56[7]
B50	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_PHASE_SHIFT_LFC[5] DCM1:DRP56[5]	DCM1:DLL_PHASE_SHIFT_LFC[4] DCM1:DRP56[4]
B49	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_PHASE_SHIFT_LFC[2] DCM1:DRP56[2]	DCM1:DLL_PHASE_SHIFT_LFC[3] DCM1:DRP56[3]
B48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_PHASE_SHIFT_LFC[1] DCM1:DRP56[1]	DCM1:DLL_PHASE_SHIFT_LFC[0] DCM1:DRP56[0]
B47	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[14]	DCM1:DRP55[15]
B46	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[13]	DCM1:DRP55[12]
B45	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[10] DCM1:PHASE_SHIFT_NEGATIVE	DCM1:DRP55[11]
B44	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[9] DCM1:PHASE_SHIFT[9]	DCM1:DRP55[8] DCM1:PHASE_SHIFT[8]
B43	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[6] DCM1:PHASE_SHIFT[6]	DCM1:DRP55[7] DCM1:PHASE_SHIFT[7]
B42	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[5] DCM1:PHASE_SHIFT[5]	DCM1:DRP55[4] DCM1:PHASE_SHIFT[4]
B41	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[2] DCM1:PHASE_SHIFT[2]	DCM1:DRP55[3] DCM1:PHASE_SHIFT[3]
B40	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP55[1] DCM1:PHASE_SHIFT[1]	DCM1:DRP55[0] DCM1:PHASE_SHIFT[0]
B39	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_TEST_MUX_SEL[0] DCM1:DRP54[14]	DCM1:DLL_TEST_MUX_SEL[1] DCM1:DRP54[15]
B38	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_TRIM_CAL[2] DCM1:DRP54[13]	DCM1:DCM_TRIM_CAL[1] DCM1:DRP54[12]
B37	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP54[10] DCM1:ENABLE.CLKDV	DCM1:DCM_TRIM_CAL[0] DCM1:DRP54[11]
B36	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP54[9] DCM1:ENABLE.CLK2X180	DCM1:DRP54[8] DCM1:ENABLE.CLK2X
B35	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP54[6] DCM1:ENABLE.CLK180	DCM1:DRP54[7] DCM1:ENABLE.CLK270
B34	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DRP54[5] DCM1:ENABLE.CLK90	DCM1:DRP54[4] DCM1:ENABLE.CLK0
B33	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DCM_CLKLOST_EN DCM1:DRP54[2]	~DCM1:DCM_LOCK_HIGH_B DCM1:DRP54[3]
B32	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_FDBKLOST_EN DCM1:DRP54[1]	DCM1:CLKDV_MODE[0] DCM1:DRP54[0]
B31	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_PHASE_FALL[0] DCM1:DRP53[14]	DCM1:CLKDV_PHASE_FALL[1] DCM1:DRP53[15]
B30	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_PHASE_RISE[1] DCM1:DRP53[13]	DCM1:CLKDV_PHASE_RISE[0] DCM1:DRP53[12]
B29	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_COUNT_FALL_2[2] DCM1:DRP53[10]	DCM1:CLKDV_COUNT_FALL_2[3] DCM1:DRP53[11]
B28	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_COUNT_FALL_2[1] DCM1:DRP53[9]	DCM1:CLKDV_COUNT_FALL_2[0] DCM1:DRP53[8]
B27	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_COUNT_FALL[2] DCM1:DRP53[6]	DCM1:CLKDV_COUNT_FALL[3] DCM1:DRP53[7]
B26	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_COUNT_FALL[1] DCM1:DRP53[5]	DCM1:CLKDV_COUNT_FALL[0] DCM1:DRP53[4]
B25	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_COUNT_MAX[2] DCM1:DRP53[2]	DCM1:CLKDV_COUNT_MAX[3] DCM1:DRP53[3]
B24	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKDV_COUNT_MAX[1] DCM1:DRP53[1]	DCM1:CLKDV_COUNT_MAX[0] DCM1:DRP53[0]
B23	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DEAD_TIME[6] DCM1:DRP52[14]	DCM1:DLL_DEAD_TIME[7] DCM1:DRP52[15]
B22	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DEAD_TIME[5] DCM1:DRP52[13]	DCM1:DLL_DEAD_TIME[4] DCM1:DRP52[12]
B21	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DEAD_TIME[2] DCM1:DRP52[10]	DCM1:DLL_DEAD_TIME[3] DCM1:DRP52[11]
B20	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_DEAD_TIME[1] DCM1:DRP52[9]	DCM1:DLL_DEAD_TIME[0] DCM1:DRP52[8]
B19	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_LIVE_TIME[6] DCM1:DRP52[6]	DCM1:DLL_LIVE_TIME[7] DCM1:DRP52[7]
B18	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_LIVE_TIME[5] DCM1:DRP52[5]	DCM1:DLL_LIVE_TIME[4] DCM1:DRP52[4]
B17	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_LIVE_TIME[2] DCM1:DRP52[2]	DCM1:DLL_LIVE_TIME[3] DCM1:DRP52[3]
B16	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_LIVE_TIME[1] DCM1:DRP52[1]	DCM1:DLL_LIVE_TIME[0] DCM1:DRP52[0]
B15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_SETTLE_TIME[6] DCM1:DRP51[14]	DCM1:DLL_SETTLE_TIME[7] DCM1:DRP51[15]
B14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_SETTLE_TIME[5] DCM1:DRP51[13]	DCM1:DLL_SETTLE_TIME[4] DCM1:DRP51[12]
B13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_SETTLE_TIME[2] DCM1:DRP51[10]	DCM1:DLL_SETTLE_TIME[3] DCM1:DRP51[11]
B12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_SETTLE_TIME[1] DCM1:DRP51[9]	DCM1:DLL_SETTLE_TIME[0] DCM1:DRP51[8]
B11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD1_EN DCM1:DRP51[6]	DCM1:DRP51[7] DCM1:PS_ENABLE
B10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_ZD2_EN DCM1:DRP51[5]	DCM1:DRP51[4] DCM1:PS_MODE[0]
B9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:DLL_FREQUENCY_MODE[0] DCM1:DRP51[2]	DCM1:DLL_FREQUENCY_MODE[1] DCM1:DRP51[3]
B8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	~DCM1:DLL_CLKIN_STOPPED_PWRD_EN_B DCM1:DRP51[1]	~DCM1:DLL_CLKFB_STOPPED_PWRD_EN_B DCM1:DRP51[0]
B7	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_MULTIPLY[6] DCM1:DRP50[14]	DCM1:CLKFX_MULTIPLY[7] DCM1:DRP50[15]
B6	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_MULTIPLY[5] DCM1:DRP50[13]	DCM1:CLKFX_MULTIPLY[4] DCM1:DRP50[12]
B5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_MULTIPLY[2] DCM1:DRP50[10]	DCM1:CLKFX_MULTIPLY[3] DCM1:DRP50[11]
B4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_MULTIPLY[1] DCM1:DRP50[9]	DCM1:CLKFX_MULTIPLY[0] DCM1:DRP50[8]
B3	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_DIVIDE[6] DCM1:DRP50[6]	DCM1:CLKFX_DIVIDE[7] DCM1:DRP50[7]
B2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_DIVIDE[5] DCM1:DRP50[5]	DCM1:CLKFX_DIVIDE[4] DCM1:DRP50[4]
B1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_DIVIDE[2] DCM1:DRP50[2]	DCM1:CLKFX_DIVIDE[3] DCM1:DRP50[3]
B0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	DCM1:CLKFX_DIVIDE[1] DCM1:DRP50[1]	DCM1:CLKFX_DIVIDE[0] DCM1:DRP50[0]

CMT:MUX.OUT10	6.F29.B45	6.F28.B45	6.F28.B44
DCM1_CLKIN	0	0	0
DCM0_CLKIN	0	0	1
DCM1_CLKFB	0	1	0
DCM0_CLKFB	0	1	1
PLL_CLKIN	1	0	0
PLL_CLKINFB	1	0	1
NONE	1	1	1

DCM0:CLKDV_COUNT_FALL	2.F29.B27	2.F28.B27	2.F28.B26	2.F29.B26
DCM0:CLKDV_COUNT_FALL_2	2.F29.B29	2.F28.B29	2.F28.B28	2.F29.B28
DCM0:CLKDV_COUNT_MAX	2.F29.B25	2.F28.B25	2.F28.B24	2.F29.B24
DCM0:DCM_UNUSED_TAPS_POWERDOWN	1.F29.B38	1.F29.B32	1.F28.B39	0.F28.B58
DCM0:DCM_VBG_SEL	2.F29.B60	2.F29.B59	2.F29.B58	2.F29.B57
DCM0:DFS_CUSTOM_FAST_SYNC	0.F29.B62	0.F29.B61	0.F28.B61	0.F28.B60
DCM0:DFS_JF_LOWER_LIMIT	0.F28.B19	0.F28.B18	0.F29.B18	0.F29.B17
DCM1:CLKDV_COUNT_FALL	9.F29.B27	9.F28.B27	9.F28.B26	9.F29.B26
DCM1:CLKDV_COUNT_FALL_2	9.F29.B29	9.F28.B29	9.F28.B28	9.F29.B28
DCM1:CLKDV_COUNT_MAX	9.F29.B25	9.F28.B25	9.F28.B24	9.F29.B24
DCM1:DCM_UNUSED_TAPS_POWERDOWN	8.F29.B38	8.F29.B32	8.F28.B39	7.F28.B58
DCM1:DCM_VBG_SEL	9.F29.B60	9.F29.B59	9.F29.B58	9.F29.B57
DCM1:DFS_CUSTOM_FAST_SYNC	7.F29.B62	7.F29.B61	7.F28.B61	7.F28.B60
DCM1:DFS_JF_LOWER_LIMIT	7.F28.B19	7.F28.B18	7.F29.B18	7.F29.B17
PLL:PLL_AVDD_VBG_SEL	6.F29.B61	6.F28.B61	6.F28.B60	6.F29.B60
PLL:PLL_CP	3.F29.B9	3.F28.B9	3.F28.B8	3.F29.B8
PLL:PLL_DVDD_VBG_SEL	6.F29.B57	6.F28.B57	6.F28.B56	6.F29.B56
PLL:PLL_MISC	3.F28.B6	3.F29.B6	3.F29.B5	3.F28.B5
PLL:PLL_PFD_CNTRL	3.F28.B14	3.F29.B14	3.F29.B13	3.F28.B13
PLL:PLL_RES	3.F28.B4	3.F29.B4	3.F29.B3	3.F28.B3
PLL:PLL_UNLOCK_CNT	3.F29.B31	3.F28.B31	3.F28.B30	3.F29.B30
non-inverted	[3]	[2]	[1]	[0]

DCM0:CLKDV_MODE	2.F29.B32
DCM1:CLKDV_MODE	9.F29.B32
HALF	0
INT	1

DCM0:CLKDV_PHASE_FALL	2.F29.B31	2.F28.B31
DCM0:CLKDV_PHASE_RISE	2.F28.B30	2.F29.B30
DCM0:DCM_COMMON_MSB_SEL	2.F28.B63	2.F28.B62
DCM0:DCM_VBG_PD	2.F29.B62	2.F29.B61
DCM0:DCM_VSPLY_VALID_ACC	2.F29.B63	2.F29.B56
DCM0:DFS_HARDSYNC_B	0.F29.B15	0.F28.B15
DCM0:DFS_SYNTH_FAST_SYNCH	0.F28.B10	0.F29.B10
DCM0:DLL_TEST_MUX_SEL	2.F29.B39	2.F28.B39
DCM0:DLL_ZD1_PHASE_SEL_INIT	1.F29.B36	1.F29.B35
DCM1:CLKDV_PHASE_FALL	9.F29.B31	9.F28.B31
DCM1:CLKDV_PHASE_RISE	9.F28.B30	9.F29.B30
DCM1:DCM_COMMON_MSB_SEL	9.F28.B63	9.F28.B62
DCM1:DCM_VBG_PD	9.F29.B62	9.F29.B61
DCM1:DCM_VSPLY_VALID_ACC	9.F29.B63	9.F29.B56
DCM1:DFS_HARDSYNC_B	7.F29.B15	7.F28.B15
DCM1:DFS_SYNTH_FAST_SYNCH	7.F28.B10	7.F29.B10
DCM1:DLL_TEST_MUX_SEL	9.F29.B39	9.F28.B39
DCM1:DLL_ZD1_PHASE_SEL_INIT	8.F29.B36	8.F29.B35
PLL:PLL_AVDD_COMP_SET	6.F29.B63	6.F28.B63
PLL:PLL_AVDD_VBG_PD	6.F28.B62	6.F29.B62
PLL:PLL_CLK0MX	6.F28.B36	6.F29.B36
PLL:PLL_CLK1MX	6.F28.B20	6.F29.B20
PLL:PLL_CLK2MX	5.F28.B60	5.F29.B60
PLL:PLL_CLK3MX	5.F28.B44	5.F29.B44
PLL:PLL_CLK4MX	5.F28.B28	5.F29.B28
PLL:PLL_CLK5MX	4.F28.B60	4.F29.B60
PLL:PLL_CLKFBMX	4.F28.B44	4.F29.B44
PLL:PLL_CP_RES	3.F28.B10	3.F29.B10
PLL:PLL_DVDD_COMP_SET	6.F29.B59	6.F28.B59
PLL:PLL_DVDD_VBG_PD	6.F28.B58	6.F29.B58
PLL:PLL_INTFB	3.F28.B36	3.F29.B36
PLL:PLL_LFHF	3.F29.B11	3.F28.B11
PLL:PLL_LF_NEN	3.F29.B2	3.F29.B1
PLL:PLL_LF_PEN	3.F28.B1	3.F28.B0
PLL:PLL_PFD_DLY	3.F28.B12	3.F29.B12
non-inverted	[1]	[0]

DCM0:CLKFX_DIVIDE	2.F29.B3	2.F28.B3	2.F28.B2	2.F29.B2	2.F29.B1	2.F28.B1	2.F28.B0	2.F29.B0
DCM0:CLKFX_MULTIPLY	2.F29.B7	2.F28.B7	2.F28.B6	2.F29.B6	2.F29.B5	2.F28.B5	2.F28.B4	2.F29.B4
DCM0:DFS_TWEAK	0.F29.B51	0.F28.B51	0.F28.B50	0.F29.B50	0.F29.B49	0.F28.B49	0.F28.B48	0.F29.B48
DCM0:DLL_DEAD_TIME	2.F29.B23	2.F28.B23	2.F28.B22	2.F29.B22	2.F29.B21	2.F28.B21	2.F28.B20	2.F29.B20
DCM0:DLL_DESKEW_MAXTAP	1.F29.B55	1.F28.B55	1.F28.B54	1.F29.B54	1.F29.B53	1.F28.B53	1.F28.B52	1.F29.B52
DCM0:DLL_DESKEW_MINTAP	1.F29.B51	1.F28.B51	1.F28.B50	1.F29.B50	1.F29.B49	1.F28.B49	1.F28.B48	1.F29.B48
DCM0:DLL_LIVE_TIME	2.F29.B19	2.F28.B19	2.F28.B18	2.F29.B18	2.F29.B17	2.F28.B17	2.F28.B16	2.F29.B16
DCM0:DLL_SETTLE_TIME	2.F29.B15	2.F28.B15	2.F28.B14	2.F29.B14	2.F29.B13	2.F28.B13	2.F28.B12	2.F29.B12
DCM0:DLL_ZD1_TAP_INIT	1.F29.B47	1.F28.B47	1.F28.B46	1.F29.B46	1.F29.B45	1.F28.B45	1.F28.B44	1.F29.B44
DCM1:CLKFX_DIVIDE	9.F29.B3	9.F28.B3	9.F28.B2	9.F29.B2	9.F29.B1	9.F28.B1	9.F28.B0	9.F29.B0
DCM1:CLKFX_MULTIPLY	9.F29.B7	9.F28.B7	9.F28.B6	9.F29.B6	9.F29.B5	9.F28.B5	9.F28.B4	9.F29.B4
DCM1:DFS_TWEAK	7.F29.B51	7.F28.B51	7.F28.B50	7.F29.B50	7.F29.B49	7.F28.B49	7.F28.B48	7.F29.B48
DCM1:DLL_DEAD_TIME	9.F29.B23	9.F28.B23	9.F28.B22	9.F29.B22	9.F29.B21	9.F28.B21	9.F28.B20	9.F29.B20
DCM1:DLL_DESKEW_MAXTAP	8.F29.B55	8.F28.B55	8.F28.B54	8.F29.B54	8.F29.B53	8.F28.B53	8.F28.B52	8.F29.B52
DCM1:DLL_DESKEW_MINTAP	8.F29.B51	8.F28.B51	8.F28.B50	8.F29.B50	8.F29.B49	8.F28.B49	8.F28.B48	8.F29.B48
DCM1:DLL_LIVE_TIME	9.F29.B19	9.F28.B19	9.F28.B18	9.F29.B18	9.F29.B17	9.F28.B17	9.F28.B16	9.F29.B16
DCM1:DLL_SETTLE_TIME	9.F29.B15	9.F28.B15	9.F28.B14	9.F29.B14	9.F29.B13	9.F28.B13	9.F28.B12	9.F29.B12
DCM1:DLL_ZD1_TAP_INIT	8.F29.B47	8.F28.B47	8.F28.B46	8.F29.B46	8.F29.B45	8.F28.B45	8.F28.B44	8.F29.B44
non-inverted	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:CLKIN_CLKFB_ENABLE	1.F28.B11
DCM0:CLKIN_DIVIDE_BY_2	0.F28.B37
DCM0:DCM_CLKDV_CLKFX_ALIGNMENT	0.F29.B60
DCM0:DCM_CLKLOST_EN	2.F28.B33
DCM0:DCM_COM_PWC_FB_EN	0.F28.B32
DCM0:DCM_COM_PWC_REF_EN	0.F29.B32
DCM0:DCM_EXT_FB_EN	0.F28.B33
DCM0:DCM_PLL_RST_DCM	0.F28.B28
DCM0:DCM_REG_PWRD_CFG	1.F29.B15
DCM0:DCM_SCANMODE	1.F28.B32
DCM0:DCM_USE_REG_READY	0.F29.B33
DCM0:DCM_VREG_ENABLE	2.F29.B55
DCM0:DCM_WAIT_PLL	0.F28.B36
DCM0:DFS_CFG_BYPASS	0.F29.B9
DCM0:DFS_EARLY_LOCK	0.F28.B12
DCM0:DFS_EN	0.F28.B39
DCM0:DFS_FAST_UPDATE	0.F29.B39
DCM0:DFS_MPW_HIGH	0.F29.B59
DCM0:DFS_MPW_LOW	0.F28.B59
DCM0:DFS_OSC_ON_FX	0.F29.B19
DCM0:DFS_OUTPUT_PSDLY_ON_CONCUR	0.F29.B57
DCM0:DFS_REF_ON_FX	0.F29.B20
DCM0:DFS_SYNC_TO_DLL	0.F28.B38
DCM0:DLL_DESKEW_LOCK_BY1	1.F28.B37
DCM0:DLL_ETPP_HOLD	2.F28.B58
DCM0:DLL_FDBKLOST_EN	2.F28.B32
DCM0:DLL_PERIOD_LOCK_BY1	1.F28.B36
DCM0:DLL_PHASE_SHIFT_LOCK_BY1	1.F29.B26
DCM0:DLL_ZD1_EN	2.F28.B11
DCM0:DLL_ZD1_JF_OVERFLOW_HOLD	1.F28.B38
DCM0:DLL_ZD1_PWC_EN	2.F28.B56
DCM0:DLL_ZD2_EN	2.F28.B10
DCM0:DLL_ZD2_JF_OVERFLOW_HOLD	1.F29.B37
DCM0:DLL_ZD2_PWC_EN	2.F28.B60
DCM0:ENABLE.CLK0	2.F29.B34
DCM0:ENABLE.CLK180	2.F28.B35
DCM0:ENABLE.CLK270	2.F29.B35
DCM0:ENABLE.CLK2X	2.F29.B36
DCM0:ENABLE.CLK2X180	2.F28.B36
DCM0:ENABLE.CLK90	2.F28.B34
DCM0:ENABLE.CLKDV	2.F28.B37
DCM0:ENABLE.CLKFX	0.F29.B56
DCM0:ENABLE.CLKFX180	0.F28.B56
DCM0:ENABLE.CONCUR	0.F28.B57
DCM0:INV.PSEN	1.F29.B27
DCM0:INV.PSINCDEC	1.F28.B27
DCM0:INV.RST	1.F28.B26
DCM0:INV.SKEWCLKIN1	1.F28.B7
DCM0:INV.SKEWCLKIN2	1.F29.B7
DCM0:INV.SKEWIN	1.F29.B10
DCM0:INV.SKEWRST	1.F28.B10
DCM0:PHASE_SHIFT_NEGATIVE	2.F28.B45
DCM0:PS_CENTERED	1.F28.B25
DCM0:PS_DIRECT	1.F29.B25
DCM0:PS_ENABLE	2.F29.B11
DCM0:STARTUP_WAIT	2.F28.B57
DCM1:CLKIN_CLKFB_ENABLE	8.F28.B11
DCM1:CLKIN_DIVIDE_BY_2	7.F28.B37
DCM1:DCM_CLKDV_CLKFX_ALIGNMENT	7.F29.B60
DCM1:DCM_CLKLOST_EN	9.F28.B33
DCM1:DCM_COM_PWC_FB_EN	7.F28.B32
DCM1:DCM_COM_PWC_REF_EN	7.F29.B32
DCM1:DCM_EXT_FB_EN	7.F28.B33
DCM1:DCM_PLL_RST_DCM	7.F28.B28
DCM1:DCM_REG_PWRD_CFG	8.F29.B15
DCM1:DCM_SCANMODE	8.F28.B32
DCM1:DCM_USE_REG_READY	7.F29.B33
DCM1:DCM_VREG_ENABLE	9.F29.B55
DCM1:DCM_WAIT_PLL	7.F28.B36
DCM1:DFS_CFG_BYPASS	7.F29.B9
DCM1:DFS_EARLY_LOCK	7.F28.B12
DCM1:DFS_EN	7.F28.B39
DCM1:DFS_FAST_UPDATE	7.F29.B39
DCM1:DFS_MPW_HIGH	7.F29.B59
DCM1:DFS_MPW_LOW	7.F28.B59
DCM1:DFS_OSC_ON_FX	7.F29.B19
DCM1:DFS_OUTPUT_PSDLY_ON_CONCUR	7.F29.B57
DCM1:DFS_REF_ON_FX	7.F29.B20
DCM1:DFS_SYNC_TO_DLL	7.F28.B38
DCM1:DLL_DESKEW_LOCK_BY1	8.F28.B37
DCM1:DLL_ETPP_HOLD	9.F28.B58
DCM1:DLL_FDBKLOST_EN	9.F28.B32
DCM1:DLL_PERIOD_LOCK_BY1	8.F28.B36
DCM1:DLL_PHASE_SHIFT_LOCK_BY1	8.F29.B26
DCM1:DLL_ZD1_EN	9.F28.B11
DCM1:DLL_ZD1_JF_OVERFLOW_HOLD	8.F28.B38
DCM1:DLL_ZD1_PWC_EN	9.F28.B56
DCM1:DLL_ZD2_EN	9.F28.B10
DCM1:DLL_ZD2_JF_OVERFLOW_HOLD	8.F29.B37
DCM1:DLL_ZD2_PWC_EN	9.F28.B60
DCM1:ENABLE.CLK0	9.F29.B34
DCM1:ENABLE.CLK180	9.F28.B35
DCM1:ENABLE.CLK270	9.F29.B35
DCM1:ENABLE.CLK2X	9.F29.B36
DCM1:ENABLE.CLK2X180	9.F28.B36
DCM1:ENABLE.CLK90	9.F28.B34
DCM1:ENABLE.CLKDV	9.F28.B37
DCM1:ENABLE.CLKFX	7.F29.B56
DCM1:ENABLE.CLKFX180	7.F28.B56
DCM1:ENABLE.CONCUR	7.F28.B57
DCM1:INV.PSEN	8.F29.B27
DCM1:INV.PSINCDEC	8.F28.B27
DCM1:INV.RST	8.F28.B26
DCM1:INV.SKEWCLKIN1	8.F28.B7
DCM1:INV.SKEWCLKIN2	8.F29.B7
DCM1:INV.SKEWIN	8.F29.B10
DCM1:INV.SKEWRST	8.F28.B10
DCM1:PHASE_SHIFT_NEGATIVE	9.F28.B45
DCM1:PS_CENTERED	8.F28.B25
DCM1:PS_DIRECT	8.F29.B25
DCM1:PS_ENABLE	9.F29.B11
DCM1:STARTUP_WAIT	9.F28.B57
PLL:CLKINSEL_STATIC	6.F29.B50
PLL:INV.CLKBRST	6.F29.B42
PLL:INV.ENOUTSYNC	6.F28.B42
PLL:INV.MANPDLF	6.F28.B40
PLL:INV.MANPULF	6.F28.B41
PLL:INV.REL	6.F29.B41
PLL:INV.RST	6.F29.B40
PLL:INV.SKEWCLKIN1	6.F29.B46
PLL:INV.SKEWCLKIN2	6.F28.B46
PLL:INV.SKEWRST	6.F29.B47
PLL:INV.SKEWSTB	6.F28.B47
PLL:PLL_CLKBURST_ENABLE	6.F29.B6
PLL:PLL_CLKFBOUT2_EDGE	4.F29.B19
PLL:PLL_CLKFBOUT2_NOCOUNT	4.F28.B19
PLL:PLL_CLKFBOUT_EDGE	4.F29.B43
PLL:PLL_CLKFBOUT_EN	4.F29.B38
PLL:PLL_CLKFBOUT_NOCOUNT	4.F28.B43
PLL:PLL_CLKOUT0_EDGE	6.F29.B35
PLL:PLL_CLKOUT0_EN	6.F29.B30
PLL:PLL_CLKOUT0_NOCOUNT	6.F28.B35
PLL:PLL_CLKOUT1_EDGE	6.F29.B19
PLL:PLL_CLKOUT1_EN	6.F29.B14
PLL:PLL_CLKOUT1_NOCOUNT	6.F28.B19
PLL:PLL_CLKOUT2_EDGE	5.F29.B59
PLL:PLL_CLKOUT2_EN	5.F29.B54
PLL:PLL_CLKOUT2_NOCOUNT	5.F28.B59
PLL:PLL_CLKOUT3_EDGE	5.F29.B43
PLL:PLL_CLKOUT3_EN	5.F29.B38
PLL:PLL_CLKOUT3_NOCOUNT	5.F28.B43
PLL:PLL_CLKOUT4_EDGE	5.F29.B27
PLL:PLL_CLKOUT4_EN	5.F29.B22
PLL:PLL_CLKOUT4_NOCOUNT	5.F28.B27
PLL:PLL_CLKOUT5_EDGE	4.F29.B59
PLL:PLL_CLKOUT5_EN	4.F29.B54
PLL:PLL_CLKOUT5_NOCOUNT	4.F28.B59
PLL:PLL_CP_BIAS_TRIP_SHIFT	3.F28.B7
PLL:PLL_DIRECT_PATH_CNTRL	6.F29.B0
PLL:PLL_DIVCLK_EDGE	3.F28.B54
PLL:PLL_DIVCLK_NOCOUNT	3.F29.B54
PLL:PLL_EN	5.F29.B15
PLL:PLL_EN_DLY	3.F28.B60
PLL:PLL_EN_TCLK0	3.F28.B37
PLL:PLL_EN_TCLK1	3.F29.B37
PLL:PLL_EN_TCLK2	3.F29.B38
PLL:PLL_EN_TCLK3	3.F28.B38
PLL:PLL_EN_TCLK4	3.F28.B39
PLL:PLL_EN_VCO0	6.F29.B1
PLL:PLL_EN_VCO1	6.F29.B2
PLL:PLL_EN_VCO2	6.F28.B2
PLL:PLL_EN_VCO3	6.F28.B3
PLL:PLL_EN_VCO4	6.F29.B3
PLL:PLL_EN_VCO5	6.F29.B4
PLL:PLL_EN_VCO6	6.F28.B4
PLL:PLL_EN_VCO7	6.F28.B5
PLL:PLL_EN_VCO_DIV1	6.F28.B0
PLL:PLL_EN_VCO_DIV6	6.F28.B1
PLL:PLL_INC_FLOCK	3.F29.B29
PLL:PLL_INC_SLOCK	3.F28.B29
PLL:PLL_LOCK_CNT_RST_FAST	3.F29.B32
PLL:PLL_MAN_LF_EN	3.F29.B0
PLL:PLL_NBTI_EN	4.F28.B45
PLL:PLL_PMCD_MODE	5.F28.B15
PLL:PLL_PWRD_CFG	3.F29.B15
PLL:PLL_SEL_SLIPD	3.F29.B7
PLL:PLL_UNLOCK_CNT_RST_FAST	3.F28.B32
PLL:PLL_VLFHIGH_DIS	3.F28.B2
non-inverted	[0]

DCM0:DCM_CLKFB_IODLY_MUXINSEL	0.F29.B38
DCM0:DCM_CLKFB_IODLY_MUXOUT_SEL	0.F29.B24
DCM0:DCM_CLKIN_IODLY_MUXINSEL	0.F29.B37
DCM0:DCM_CLKIN_IODLY_MUXOUT_SEL	0.F28.B24
DCM1:DCM_CLKFB_IODLY_MUXINSEL	7.F29.B38
DCM1:DCM_CLKFB_IODLY_MUXOUT_SEL	7.F29.B24
DCM1:DCM_CLKIN_IODLY_MUXINSEL	7.F29.B37
DCM1:DCM_CLKIN_IODLY_MUXOUT_SEL	7.F28.B24
PASS	0
DELAY_LINE	1

DCM0:DCM_COM_PWC_FB_TAP	0.F29.B31	0.F28.B31	0.F28.B30
DCM0:DCM_COM_PWC_REF_TAP	0.F29.B30	0.F29.B29	0.F28.B29
DCM0:DCM_TRIM_CAL	2.F28.B38	2.F29.B38	2.F29.B37
DCM0:DFS_AVE_FREQ_SAMPLE_INTERVAL	0.F29.B63	0.F28.B63	0.F28.B62
DCM0:DFS_HF_TRIM_CAL	0.F29.B21	0.F28.B21	0.F28.B20
DCM0:DFS_SYNTH_CLOCK_SPEED	0.F29.B36	0.F29.B35	0.F28.B35
DCM0:DLL_TAPINIT_CTL	1.F29.B34	1.F29.B33	1.F28.B33
DCM0:DLL_ZD1_PWC_TAP	2.F28.B55	2.F28.B54	2.F29.B54
DCM0:DLL_ZD2_PWC_TAP	2.F29.B53	2.F28.B53	2.F28.B52
DCM1:DCM_COM_PWC_FB_TAP	7.F29.B31	7.F28.B31	7.F28.B30
DCM1:DCM_COM_PWC_REF_TAP	7.F29.B30	7.F29.B29	7.F28.B29
DCM1:DCM_TRIM_CAL	9.F28.B38	9.F29.B38	9.F29.B37
DCM1:DFS_AVE_FREQ_SAMPLE_INTERVAL	7.F29.B63	7.F28.B63	7.F28.B62
DCM1:DFS_HF_TRIM_CAL	7.F29.B21	7.F28.B21	7.F28.B20
DCM1:DFS_SYNTH_CLOCK_SPEED	7.F29.B36	7.F29.B35	7.F28.B35
DCM1:DLL_TAPINIT_CTL	8.F29.B34	8.F29.B33	8.F28.B33
DCM1:DLL_ZD1_PWC_TAP	9.F28.B55	9.F28.B54	9.F29.B54
DCM1:DLL_ZD2_PWC_TAP	9.F29.B53	9.F28.B53	9.F28.B52
PLL:PLL_CLKBURST_CNT	6.F29.B7	6.F28.B7	6.F28.B6
PLL:PLL_CLKFBOUT_PM	4.F29.B39	4.F28.B39	4.F28.B38
PLL:PLL_CLKOUT0_PM	6.F29.B31	6.F28.B31	6.F28.B30
PLL:PLL_CLKOUT1_PM	6.F29.B15	6.F28.B15	6.F28.B14
PLL:PLL_CLKOUT2_PM	5.F29.B55	5.F28.B55	5.F28.B54
PLL:PLL_CLKOUT3_PM	5.F29.B39	5.F28.B39	5.F28.B38
PLL:PLL_CLKOUT4_PM	5.F29.B23	5.F28.B23	5.F28.B22
PLL:PLL_CLKOUT5_PM	4.F29.B55	4.F28.B55	4.F28.B54
non-inverted	[2]	[1]	[0]

DCM0:DCM_LOCK_HIGH_B	2.F29.B33
DCM0:DCM_POWERDOWN_COMMON_EN_B	2.F28.B61
DCM0:DFS_EN_RELRST_B	0.F29.B58
DCM0:DFS_PWRD_CLKIN_STOP_B	0.F29.B23
DCM0:DFS_PWRD_CLKIN_STOP_STICKY_B	0.F28.B23
DCM0:DFS_PWRD_REPLY_TIMES_OUT_B	0.F28.B22
DCM0:DLL_CLKFB_STOPPED_PWRD_EN_B	2.F29.B8
DCM0:DLL_CLKIN_STOPPED_PWRD_EN_B	2.F28.B8
DCM0:DLL_PWRD_ON_SCANMODE_B	1.F28.B35
DCM0:DLL_PWRD_STICKY_B	2.F28.B59
DCM1:DCM_LOCK_HIGH_B	9.F29.B33
DCM1:DCM_POWERDOWN_COMMON_EN_B	9.F28.B61
DCM1:DFS_EN_RELRST_B	7.F29.B58
DCM1:DFS_PWRD_CLKIN_STOP_B	7.F29.B23
DCM1:DFS_PWRD_CLKIN_STOP_STICKY_B	7.F28.B23
DCM1:DFS_PWRD_REPLY_TIMES_OUT_B	7.F28.B22
DCM1:DLL_CLKFB_STOPPED_PWRD_EN_B	9.F29.B8
DCM1:DLL_CLKIN_STOPPED_PWRD_EN_B	9.F28.B8
DCM1:DLL_PWRD_ON_SCANMODE_B	8.F28.B35
DCM1:DLL_PWRD_STICKY_B	9.F28.B59
PLL:INV.CLKINSEL	6.F29.B44
PLL:PLL_CLKCNTRL	6.F28.B43
PLL:PLL_TCK4_SEL	3.F29.B39
inverted	~[0]

DCM0:DESKEW_ADJUST	0.F29.B27	0.F28.B27	0.F28.B26	0.F29.B26	0.F29.B25
DCM1:DESKEW_ADJUST	7.F29.B27	7.F28.B27	7.F28.B26	7.F29.B26	7.F29.B25
PLL:CLKFBOUT_DESKEW_ADJUST	4.F29.B47	4.F28.B47	4.F28.B46	4.F29.B46	4.F29.B45
PLL:CLKOUT0_DESKEW_ADJUST	6.F29.B39	6.F28.B39	6.F28.B38	6.F29.B38	6.F29.B37
PLL:CLKOUT1_DESKEW_ADJUST	6.F29.B23	6.F28.B23	6.F28.B22	6.F29.B22	6.F29.B21
PLL:CLKOUT2_DESKEW_ADJUST	5.F29.B63	5.F28.B63	5.F28.B62	5.F29.B62	5.F29.B61
PLL:CLKOUT3_DESKEW_ADJUST	5.F29.B47	5.F28.B47	5.F28.B46	5.F29.B46	5.F29.B45
PLL:CLKOUT4_DESKEW_ADJUST	5.F29.B31	5.F28.B31	5.F28.B30	5.F29.B30	5.F29.B29
PLL:CLKOUT5_DESKEW_ADJUST	4.F29.B63	4.F28.B63	4.F28.B62	4.F29.B62	4.F29.B61
PLL:PLL_IN_DLY_MX_SEL	3.F28.B63	3.F28.B62	3.F29.B62	3.F29.B61	3.F28.B61
PLL:PLL_LOCK_FB_P1	3.F29.B26	3.F29.B25	3.F28.B25	3.F28.B24	3.F29.B24
PLL:PLL_LOCK_FB_P2	3.F28.B28	3.F29.B28	3.F29.B27	3.F28.B27	3.F28.B26
PLL:PLL_LOCK_REF_P1	3.F28.B21	3.F28.B20	3.F29.B20	3.F29.B19	3.F28.B19
PLL:PLL_LOCK_REF_P2	3.F29.B23	3.F28.B23	3.F28.B22	3.F29.B22	3.F29.B21
non-inverted	[4]	[3]	[2]	[1]	[0]

DCM0:DFS_AVE_FREQ_GAIN	0.F29.B12	0.F29.B11	0.F28.B11
DCM1:DFS_AVE_FREQ_GAIN	7.F29.B12	7.F29.B11	7.F28.B11
0.125	0	0	1
0.25	0	1	0
0.5	0	1	1
1.0	1	0	0
2.0	1	0	1
4.0	1	1	0
8.0	1	1	1

DCM0:DFS_FREQUENCY_MODE	0.F28.B9
DCM1:DFS_FREQUENCY_MODE	7.F28.B9
LOW	0
HIGH	1

DCM0:DFS_OSCILLATOR_MODE	0.F28.B8
DCM1:DFS_OSCILLATOR_MODE	7.F28.B8
PHASE_FREQ_LOCK	0
AVE_FREQ_LOCK	1

DCM0:DFS_TAPTRIM	0.F28.B45	0.F28.B44	0.F29.B44	0.F29.B43	0.F28.B43	0.F28.B42	0.F29.B42	0.F29.B41	0.F28.B41	0.F28.B40	0.F29.B40
DCM1:DFS_TAPTRIM	7.F28.B45	7.F28.B44	7.F29.B44	7.F29.B43	7.F28.B43	7.F28.B42	7.F29.B42	7.F29.B41	7.F28.B41	7.F28.B40	7.F29.B40
non-inverted	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:DLL_FREQUENCY_MODE	2.F29.B9	2.F28.B9
DCM1:DLL_FREQUENCY_MODE	9.F29.B9	9.F28.B9
LOW	0	0
HIGH	1	1

DCM0:DLL_PHASE_SHIFT_CALIBRATION	1.F28.B24	1.F29.B24
DCM1:DLL_PHASE_SHIFT_CALIBRATION	8.F28.B24	8.F29.B24
AUTO_DPS	0	0
CONFIG	0	1
MASK	1	0
AUTO_ZD2	1	1

DCM0:DLL_PHASE_SHIFT_LFC	2.F29.B52	2.F29.B51	2.F28.B51	2.F28.B50	2.F29.B50	2.F29.B49	2.F28.B49	2.F28.B48	2.F29.B48
DCM1:DLL_PHASE_SHIFT_LFC	9.F29.B52	9.F29.B51	9.F28.B51	9.F28.B50	9.F29.B50	9.F29.B49	9.F28.B49	9.F28.B48	9.F29.B48
PLL:PLL_IN_DLY_SET	3.F29.B60	3.F29.B59	3.F28.B59	3.F28.B58	3.F29.B58	3.F29.B57	3.F28.B57	3.F28.B56	3.F29.B56
non-inverted	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:DLL_SYNTH_CLOCK_SPEED	0.F28.B34	0.F29.B34
DCM1:DLL_SYNTH_CLOCK_SPEED	7.F28.B34	7.F29.B34
NORMAL	0	0
HALF	0	1
QUARTER	1	0
VDD	1	1

DCM0:DLL_ZD2_TAP_INIT	1.F28.B43	1.F28.B42	1.F29.B42	1.F29.B41	1.F28.B41	1.F28.B40	1.F29.B40
DCM1:DLL_ZD2_TAP_INIT	8.F28.B43	8.F28.B42	8.F29.B42	8.F29.B41	8.F28.B41	8.F28.B40	8.F29.B40
non-inverted	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:DRP40	0.F29.B7	0.F28.B7	0.F28.B6	0.F29.B6	0.F29.B5	0.F28.B5	0.F28.B4	0.F29.B4	0.F29.B3	0.F28.B3	0.F28.B2	0.F29.B2	0.F29.B1	0.F28.B1	0.F28.B0	0.F29.B0
DCM0:DRP41	0.F29.B15	0.F28.B15	0.F28.B14	0.F29.B14	0.F29.B13	0.F28.B13	0.F28.B12	0.F29.B12	0.F29.B11	0.F28.B11	0.F28.B10	0.F29.B10	0.F29.B9	0.F28.B9	0.F28.B8	0.F29.B8
DCM0:DRP42	0.F29.B23	0.F28.B23	0.F28.B22	0.F29.B22	0.F29.B21	0.F28.B21	0.F28.B20	0.F29.B20	0.F29.B19	0.F28.B19	0.F28.B18	0.F29.B18	0.F29.B17	0.F28.B17	0.F28.B16	0.F29.B16
DCM0:DRP43	0.F29.B31	0.F28.B31	0.F28.B30	0.F29.B30	0.F29.B29	0.F28.B29	0.F28.B28	0.F29.B28	0.F29.B27	0.F28.B27	0.F28.B26	0.F29.B26	0.F29.B25	0.F28.B25	0.F28.B24	0.F29.B24
DCM0:DRP44	0.F29.B39	0.F28.B39	0.F28.B38	0.F29.B38	0.F29.B37	0.F28.B37	0.F28.B36	0.F29.B36	0.F29.B35	0.F28.B35	0.F28.B34	0.F29.B34	0.F29.B33	0.F28.B33	0.F28.B32	0.F29.B32
DCM0:DRP45	0.F29.B47	0.F28.B47	0.F28.B46	0.F29.B46	0.F29.B45	0.F28.B45	0.F28.B44	0.F29.B44	0.F29.B43	0.F28.B43	0.F28.B42	0.F29.B42	0.F29.B41	0.F28.B41	0.F28.B40	0.F29.B40
DCM0:DRP46	0.F29.B55	0.F28.B55	0.F28.B54	0.F29.B54	0.F29.B53	0.F28.B53	0.F28.B52	0.F29.B52	0.F29.B51	0.F28.B51	0.F28.B50	0.F29.B50	0.F29.B49	0.F28.B49	0.F28.B48	0.F29.B48
DCM0:DRP47	0.F29.B63	0.F28.B63	0.F28.B62	0.F29.B62	0.F29.B61	0.F28.B61	0.F28.B60	0.F29.B60	0.F29.B59	0.F28.B59	0.F28.B58	0.F29.B58	0.F29.B57	0.F28.B57	0.F28.B56	0.F29.B56
DCM0:DRP48	1.F29.B7	1.F28.B7	1.F28.B6	1.F29.B6	1.F29.B5	1.F28.B5	1.F28.B4	1.F29.B4	1.F29.B3	1.F28.B3	1.F28.B2	1.F29.B2	1.F29.B1	1.F28.B1	1.F28.B0	1.F29.B0
DCM0:DRP49	1.F29.B15	1.F28.B15	1.F28.B14	1.F29.B14	1.F29.B13	1.F28.B13	1.F28.B12	1.F29.B12	1.F29.B11	1.F28.B11	1.F28.B10	1.F29.B10	1.F29.B9	1.F28.B9	1.F28.B8	1.F29.B8
DCM0:DRP4A	1.F29.B23	1.F28.B23	1.F28.B22	1.F29.B22	1.F29.B21	1.F28.B21	1.F28.B20	1.F29.B20	1.F29.B19	1.F28.B19	1.F28.B18	1.F29.B18	1.F29.B17	1.F28.B17	1.F28.B16	1.F29.B16
DCM0:DRP4B	1.F29.B31	1.F28.B31	1.F28.B30	1.F29.B30	1.F29.B29	1.F28.B29	1.F28.B28	1.F29.B28	1.F29.B27	1.F28.B27	1.F28.B26	1.F29.B26	1.F29.B25	1.F28.B25	1.F28.B24	1.F29.B24
DCM0:DRP4C	1.F29.B39	1.F28.B39	1.F28.B38	1.F29.B38	1.F29.B37	1.F28.B37	1.F28.B36	1.F29.B36	1.F29.B35	1.F28.B35	1.F28.B34	1.F29.B34	1.F29.B33	1.F28.B33	1.F28.B32	1.F29.B32
DCM0:DRP4D	1.F29.B47	1.F28.B47	1.F28.B46	1.F29.B46	1.F29.B45	1.F28.B45	1.F28.B44	1.F29.B44	1.F29.B43	1.F28.B43	1.F28.B42	1.F29.B42	1.F29.B41	1.F28.B41	1.F28.B40	1.F29.B40
DCM0:DRP4E	1.F29.B55	1.F28.B55	1.F28.B54	1.F29.B54	1.F29.B53	1.F28.B53	1.F28.B52	1.F29.B52	1.F29.B51	1.F28.B51	1.F28.B50	1.F29.B50	1.F29.B49	1.F28.B49	1.F28.B48	1.F29.B48
DCM0:DRP4F	1.F29.B63	1.F28.B63	1.F28.B62	1.F29.B62	1.F29.B61	1.F28.B61	1.F28.B60	1.F29.B60	1.F29.B59	1.F28.B59	1.F28.B58	1.F29.B58	1.F29.B57	1.F28.B57	1.F28.B56	1.F29.B56
DCM0:DRP50	2.F29.B7	2.F28.B7	2.F28.B6	2.F29.B6	2.F29.B5	2.F28.B5	2.F28.B4	2.F29.B4	2.F29.B3	2.F28.B3	2.F28.B2	2.F29.B2	2.F29.B1	2.F28.B1	2.F28.B0	2.F29.B0
DCM0:DRP51	2.F29.B15	2.F28.B15	2.F28.B14	2.F29.B14	2.F29.B13	2.F28.B13	2.F28.B12	2.F29.B12	2.F29.B11	2.F28.B11	2.F28.B10	2.F29.B10	2.F29.B9	2.F28.B9	2.F28.B8	2.F29.B8
DCM0:DRP52	2.F29.B23	2.F28.B23	2.F28.B22	2.F29.B22	2.F29.B21	2.F28.B21	2.F28.B20	2.F29.B20	2.F29.B19	2.F28.B19	2.F28.B18	2.F29.B18	2.F29.B17	2.F28.B17	2.F28.B16	2.F29.B16
DCM0:DRP53	2.F29.B31	2.F28.B31	2.F28.B30	2.F29.B30	2.F29.B29	2.F28.B29	2.F28.B28	2.F29.B28	2.F29.B27	2.F28.B27	2.F28.B26	2.F29.B26	2.F29.B25	2.F28.B25	2.F28.B24	2.F29.B24
DCM0:DRP54	2.F29.B39	2.F28.B39	2.F28.B38	2.F29.B38	2.F29.B37	2.F28.B37	2.F28.B36	2.F29.B36	2.F29.B35	2.F28.B35	2.F28.B34	2.F29.B34	2.F29.B33	2.F28.B33	2.F28.B32	2.F29.B32
DCM0:DRP55	2.F29.B47	2.F28.B47	2.F28.B46	2.F29.B46	2.F29.B45	2.F28.B45	2.F28.B44	2.F29.B44	2.F29.B43	2.F28.B43	2.F28.B42	2.F29.B42	2.F29.B41	2.F28.B41	2.F28.B40	2.F29.B40
DCM0:DRP56	2.F29.B55	2.F28.B55	2.F28.B54	2.F29.B54	2.F29.B53	2.F28.B53	2.F28.B52	2.F29.B52	2.F29.B51	2.F28.B51	2.F28.B50	2.F29.B50	2.F29.B49	2.F28.B49	2.F28.B48	2.F29.B48
DCM0:DRP57	2.F29.B63	2.F28.B63	2.F28.B62	2.F29.B62	2.F29.B61	2.F28.B61	2.F28.B60	2.F29.B60	2.F29.B59	2.F28.B59	2.F28.B58	2.F29.B58	2.F29.B57	2.F28.B57	2.F28.B56	2.F29.B56
DCM0:FACTORY_JF	1.F29.B63	1.F28.B63	1.F28.B62	1.F29.B62	1.F29.B61	1.F28.B61	1.F28.B60	1.F29.B60	1.F29.B59	1.F28.B59	1.F28.B58	1.F29.B58	1.F29.B57	1.F28.B57	1.F28.B56	1.F29.B56
DCM1:DRP40	7.F29.B7	7.F28.B7	7.F28.B6	7.F29.B6	7.F29.B5	7.F28.B5	7.F28.B4	7.F29.B4	7.F29.B3	7.F28.B3	7.F28.B2	7.F29.B2	7.F29.B1	7.F28.B1	7.F28.B0	7.F29.B0
DCM1:DRP41	7.F29.B15	7.F28.B15	7.F28.B14	7.F29.B14	7.F29.B13	7.F28.B13	7.F28.B12	7.F29.B12	7.F29.B11	7.F28.B11	7.F28.B10	7.F29.B10	7.F29.B9	7.F28.B9	7.F28.B8	7.F29.B8
DCM1:DRP42	7.F29.B23	7.F28.B23	7.F28.B22	7.F29.B22	7.F29.B21	7.F28.B21	7.F28.B20	7.F29.B20	7.F29.B19	7.F28.B19	7.F28.B18	7.F29.B18	7.F29.B17	7.F28.B17	7.F28.B16	7.F29.B16
DCM1:DRP43	7.F29.B31	7.F28.B31	7.F28.B30	7.F29.B30	7.F29.B29	7.F28.B29	7.F28.B28	7.F29.B28	7.F29.B27	7.F28.B27	7.F28.B26	7.F29.B26	7.F29.B25	7.F28.B25	7.F28.B24	7.F29.B24
DCM1:DRP44	7.F29.B39	7.F28.B39	7.F28.B38	7.F29.B38	7.F29.B37	7.F28.B37	7.F28.B36	7.F29.B36	7.F29.B35	7.F28.B35	7.F28.B34	7.F29.B34	7.F29.B33	7.F28.B33	7.F28.B32	7.F29.B32
DCM1:DRP45	7.F29.B47	7.F28.B47	7.F28.B46	7.F29.B46	7.F29.B45	7.F28.B45	7.F28.B44	7.F29.B44	7.F29.B43	7.F28.B43	7.F28.B42	7.F29.B42	7.F29.B41	7.F28.B41	7.F28.B40	7.F29.B40
DCM1:DRP46	7.F29.B55	7.F28.B55	7.F28.B54	7.F29.B54	7.F29.B53	7.F28.B53	7.F28.B52	7.F29.B52	7.F29.B51	7.F28.B51	7.F28.B50	7.F29.B50	7.F29.B49	7.F28.B49	7.F28.B48	7.F29.B48
DCM1:DRP47	7.F29.B63	7.F28.B63	7.F28.B62	7.F29.B62	7.F29.B61	7.F28.B61	7.F28.B60	7.F29.B60	7.F29.B59	7.F28.B59	7.F28.B58	7.F29.B58	7.F29.B57	7.F28.B57	7.F28.B56	7.F29.B56
DCM1:DRP48	8.F29.B7	8.F28.B7	8.F28.B6	8.F29.B6	8.F29.B5	8.F28.B5	8.F28.B4	8.F29.B4	8.F29.B3	8.F28.B3	8.F28.B2	8.F29.B2	8.F29.B1	8.F28.B1	8.F28.B0	8.F29.B0
DCM1:DRP49	8.F29.B15	8.F28.B15	8.F28.B14	8.F29.B14	8.F29.B13	8.F28.B13	8.F28.B12	8.F29.B12	8.F29.B11	8.F28.B11	8.F28.B10	8.F29.B10	8.F29.B9	8.F28.B9	8.F28.B8	8.F29.B8
DCM1:DRP4A	8.F29.B23	8.F28.B23	8.F28.B22	8.F29.B22	8.F29.B21	8.F28.B21	8.F28.B20	8.F29.B20	8.F29.B19	8.F28.B19	8.F28.B18	8.F29.B18	8.F29.B17	8.F28.B17	8.F28.B16	8.F29.B16
DCM1:DRP4B	8.F29.B31	8.F28.B31	8.F28.B30	8.F29.B30	8.F29.B29	8.F28.B29	8.F28.B28	8.F29.B28	8.F29.B27	8.F28.B27	8.F28.B26	8.F29.B26	8.F29.B25	8.F28.B25	8.F28.B24	8.F29.B24
DCM1:DRP4C	8.F29.B39	8.F28.B39	8.F28.B38	8.F29.B38	8.F29.B37	8.F28.B37	8.F28.B36	8.F29.B36	8.F29.B35	8.F28.B35	8.F28.B34	8.F29.B34	8.F29.B33	8.F28.B33	8.F28.B32	8.F29.B32
DCM1:DRP4D	8.F29.B47	8.F28.B47	8.F28.B46	8.F29.B46	8.F29.B45	8.F28.B45	8.F28.B44	8.F29.B44	8.F29.B43	8.F28.B43	8.F28.B42	8.F29.B42	8.F29.B41	8.F28.B41	8.F28.B40	8.F29.B40
DCM1:DRP4E	8.F29.B55	8.F28.B55	8.F28.B54	8.F29.B54	8.F29.B53	8.F28.B53	8.F28.B52	8.F29.B52	8.F29.B51	8.F28.B51	8.F28.B50	8.F29.B50	8.F29.B49	8.F28.B49	8.F28.B48	8.F29.B48
DCM1:DRP4F	8.F29.B63	8.F28.B63	8.F28.B62	8.F29.B62	8.F29.B61	8.F28.B61	8.F28.B60	8.F29.B60	8.F29.B59	8.F28.B59	8.F28.B58	8.F29.B58	8.F29.B57	8.F28.B57	8.F28.B56	8.F29.B56
DCM1:DRP50	9.F29.B7	9.F28.B7	9.F28.B6	9.F29.B6	9.F29.B5	9.F28.B5	9.F28.B4	9.F29.B4	9.F29.B3	9.F28.B3	9.F28.B2	9.F29.B2	9.F29.B1	9.F28.B1	9.F28.B0	9.F29.B0
DCM1:DRP51	9.F29.B15	9.F28.B15	9.F28.B14	9.F29.B14	9.F29.B13	9.F28.B13	9.F28.B12	9.F29.B12	9.F29.B11	9.F28.B11	9.F28.B10	9.F29.B10	9.F29.B9	9.F28.B9	9.F28.B8	9.F29.B8
DCM1:DRP52	9.F29.B23	9.F28.B23	9.F28.B22	9.F29.B22	9.F29.B21	9.F28.B21	9.F28.B20	9.F29.B20	9.F29.B19	9.F28.B19	9.F28.B18	9.F29.B18	9.F29.B17	9.F28.B17	9.F28.B16	9.F29.B16
DCM1:DRP53	9.F29.B31	9.F28.B31	9.F28.B30	9.F29.B30	9.F29.B29	9.F28.B29	9.F28.B28	9.F29.B28	9.F29.B27	9.F28.B27	9.F28.B26	9.F29.B26	9.F29.B25	9.F28.B25	9.F28.B24	9.F29.B24
DCM1:DRP54	9.F29.B39	9.F28.B39	9.F28.B38	9.F29.B38	9.F29.B37	9.F28.B37	9.F28.B36	9.F29.B36	9.F29.B35	9.F28.B35	9.F28.B34	9.F29.B34	9.F29.B33	9.F28.B33	9.F28.B32	9.F29.B32
DCM1:DRP55	9.F29.B47	9.F28.B47	9.F28.B46	9.F29.B46	9.F29.B45	9.F28.B45	9.F28.B44	9.F29.B44	9.F29.B43	9.F28.B43	9.F28.B42	9.F29.B42	9.F29.B41	9.F28.B41	9.F28.B40	9.F29.B40
DCM1:DRP56	9.F29.B55	9.F28.B55	9.F28.B54	9.F29.B54	9.F29.B53	9.F28.B53	9.F28.B52	9.F29.B52	9.F29.B51	9.F28.B51	9.F28.B50	9.F29.B50	9.F29.B49	9.F28.B49	9.F28.B48	9.F29.B48
DCM1:DRP57	9.F29.B63	9.F28.B63	9.F28.B62	9.F29.B62	9.F29.B61	9.F28.B61	9.F28.B60	9.F29.B60	9.F29.B59	9.F28.B59	9.F28.B58	9.F29.B58	9.F29.B57	9.F28.B57	9.F28.B56	9.F29.B56
DCM1:FACTORY_JF	8.F29.B63	8.F28.B63	8.F28.B62	8.F29.B62	8.F29.B61	8.F28.B61	8.F28.B60	8.F29.B60	8.F29.B59	8.F28.B59	8.F28.B58	8.F29.B58	8.F29.B57	8.F28.B57	8.F28.B56	8.F29.B56
PLL:DRP00	3.F29.B7	3.F28.B7	3.F28.B6	3.F29.B6	3.F29.B5	3.F28.B5	3.F28.B4	3.F29.B4	3.F29.B3	3.F28.B3	3.F28.B2	3.F29.B2	3.F29.B1	3.F28.B1	3.F28.B0	3.F29.B0
PLL:DRP01	3.F29.B15	3.F28.B15	3.F28.B14	3.F29.B14	3.F29.B13	3.F28.B13	3.F28.B12	3.F29.B12	3.F29.B11	3.F28.B11	3.F28.B10	3.F29.B10	3.F29.B9	3.F28.B9	3.F28.B8	3.F29.B8
PLL:DRP02	3.F29.B23	3.F28.B23	3.F28.B22	3.F29.B22	3.F29.B21	3.F28.B21	3.F28.B20	3.F29.B20	3.F29.B19	3.F28.B19	3.F28.B18	3.F29.B18	3.F29.B17	3.F28.B17	3.F28.B16	3.F29.B16
PLL:DRP03	3.F29.B31	3.F28.B31	3.F28.B30	3.F29.B30	3.F29.B29	3.F28.B29	3.F28.B28	3.F29.B28	3.F29.B27	3.F28.B27	3.F28.B26	3.F29.B26	3.F29.B25	3.F28.B25	3.F28.B24	3.F29.B24
PLL:DRP04	3.F29.B39	3.F28.B39	3.F28.B38	3.F29.B38	3.F29.B37	3.F28.B37	3.F28.B36	3.F29.B36	3.F29.B35	3.F28.B35	3.F28.B34	3.F29.B34	3.F29.B33	3.F28.B33	3.F28.B32	3.F29.B32
PLL:DRP05	3.F29.B47	3.F28.B47	3.F28.B46	3.F29.B46	3.F29.B45	3.F28.B45	3.F28.B44	3.F29.B44	3.F29.B43	3.F28.B43	3.F28.B42	3.F29.B42	3.F29.B41	3.F28.B41	3.F28.B40	3.F29.B40
PLL:DRP06	3.F29.B55	3.F28.B55	3.F28.B54	3.F29.B54	3.F29.B53	3.F28.B53	3.F28.B52	3.F29.B52	3.F29.B51	3.F28.B51	3.F28.B50	3.F29.B50	3.F29.B49	3.F28.B49	3.F28.B48	3.F29.B48
PLL:DRP07	3.F29.B63	3.F28.B63	3.F28.B62	3.F29.B62	3.F29.B61	3.F28.B61	3.F28.B60	3.F29.B60	3.F29.B59	3.F28.B59	3.F28.B58	3.F29.B58	3.F29.B57	3.F28.B57	3.F28.B56	3.F29.B56
PLL:DRP08	4.F29.B7	4.F28.B7	4.F28.B6	4.F29.B6	4.F29.B5	4.F28.B5	4.F28.B4	4.F29.B4	4.F29.B3	4.F28.B3	4.F28.B2	4.F29.B2	4.F29.B1	4.F28.B1	4.F28.B0	4.F29.B0
PLL:DRP09	4.F29.B15	4.F28.B15	4.F28.B14	4.F29.B14	4.F29.B13	4.F28.B13	4.F28.B12	4.F29.B12	4.F29.B11	4.F28.B11	4.F28.B10	4.F29.B10	4.F29.B9	4.F28.B9	4.F28.B8	4.F29.B8
PLL:DRP0A	4.F29.B23	4.F28.B23	4.F28.B22	4.F29.B22	4.F29.B21	4.F28.B21	4.F28.B20	4.F29.B20	4.F29.B19	4.F28.B19	4.F28.B18	4.F29.B18	4.F29.B17	4.F28.B17	4.F28.B16	4.F29.B16
PLL:DRP0B	4.F29.B31	4.F28.B31	4.F28.B30	4.F29.B30	4.F29.B29	4.F28.B29	4.F28.B28	4.F29.B28	4.F29.B27	4.F28.B27	4.F28.B26	4.F29.B26	4.F29.B25	4.F28.B25	4.F28.B24	4.F29.B24
PLL:DRP0C	4.F29.B39	4.F28.B39	4.F28.B38	4.F29.B38	4.F29.B37	4.F28.B37	4.F28.B36	4.F29.B36	4.F29.B35	4.F28.B35	4.F28.B34	4.F29.B34	4.F29.B33	4.F28.B33	4.F28.B32	4.F29.B32
PLL:DRP0D	4.F29.B47	4.F28.B47	4.F28.B46	4.F29.B46	4.F29.B45	4.F28.B45	4.F28.B44	4.F29.B44	4.F29.B43	4.F28.B43	4.F28.B42	4.F29.B42	4.F29.B41	4.F28.B41	4.F28.B40	4.F29.B40
PLL:DRP0E	4.F29.B55	4.F28.B55	4.F28.B54	4.F29.B54	4.F29.B53	4.F28.B53	4.F28.B52	4.F29.B52	4.F29.B51	4.F28.B51	4.F28.B50	4.F29.B50	4.F29.B49	4.F28.B49	4.F28.B48	4.F29.B48
PLL:DRP0F	4.F29.B63	4.F28.B63	4.F28.B62	4.F29.B62	4.F29.B61	4.F28.B61	4.F28.B60	4.F29.B60	4.F29.B59	4.F28.B59	4.F28.B58	4.F29.B58	4.F29.B57	4.F28.B57	4.F28.B56	4.F29.B56
PLL:DRP10	5.F29.B7	5.F28.B7	5.F28.B6	5.F29.B6	5.F29.B5	5.F28.B5	5.F28.B4	5.F29.B4	5.F29.B3	5.F28.B3	5.F28.B2	5.F29.B2	5.F29.B1	5.F28.B1	5.F28.B0	5.F29.B0
PLL:DRP11	5.F29.B15	5.F28.B15	5.F28.B14	5.F29.B14	5.F29.B13	5.F28.B13	5.F28.B12	5.F29.B12	5.F29.B11	5.F28.B11	5.F28.B10	5.F29.B10	5.F29.B9	5.F28.B9	5.F28.B8	5.F29.B8
PLL:DRP12	5.F29.B23	5.F28.B23	5.F28.B22	5.F29.B22	5.F29.B21	5.F28.B21	5.F28.B20	5.F29.B20	5.F29.B19	5.F28.B19	5.F28.B18	5.F29.B18	5.F29.B17	5.F28.B17	5.F28.B16	5.F29.B16
PLL:DRP13	5.F29.B31	5.F28.B31	5.F28.B30	5.F29.B30	5.F29.B29	5.F28.B29	5.F28.B28	5.F29.B28	5.F29.B27	5.F28.B27	5.F28.B26	5.F29.B26	5.F29.B25	5.F28.B25	5.F28.B24	5.F29.B24
PLL:DRP14	5.F29.B39	5.F28.B39	5.F28.B38	5.F29.B38	5.F29.B37	5.F28.B37	5.F28.B36	5.F29.B36	5.F29.B35	5.F28.B35	5.F28.B34	5.F29.B34	5.F29.B33	5.F28.B33	5.F28.B32	5.F29.B32
PLL:DRP15	5.F29.B47	5.F28.B47	5.F28.B46	5.F29.B46	5.F29.B45	5.F28.B45	5.F28.B44	5.F29.B44	5.F29.B43	5.F28.B43	5.F28.B42	5.F29.B42	5.F29.B41	5.F28.B41	5.F28.B40	5.F29.B40
PLL:DRP16	5.F29.B55	5.F28.B55	5.F28.B54	5.F29.B54	5.F29.B53	5.F28.B53	5.F28.B52	5.F29.B52	5.F29.B51	5.F28.B51	5.F28.B50	5.F29.B50	5.F29.B49	5.F28.B49	5.F28.B48	5.F29.B48
PLL:DRP17	5.F29.B63	5.F28.B63	5.F28.B62	5.F29.B62	5.F29.B61	5.F28.B61	5.F28.B60	5.F29.B60	5.F29.B59	5.F28.B59	5.F28.B58	5.F29.B58	5.F29.B57	5.F28.B57	5.F28.B56	5.F29.B56
PLL:DRP18	6.F29.B7	6.F28.B7	6.F28.B6	6.F29.B6	6.F29.B5	6.F28.B5	6.F28.B4	6.F29.B4	6.F29.B3	6.F28.B3	6.F28.B2	6.F29.B2	6.F29.B1	6.F28.B1	6.F28.B0	6.F29.B0
PLL:DRP19	6.F29.B15	6.F28.B15	6.F28.B14	6.F29.B14	6.F29.B13	6.F28.B13	6.F28.B12	6.F29.B12	6.F29.B11	6.F28.B11	6.F28.B10	6.F29.B10	6.F29.B9	6.F28.B9	6.F28.B8	6.F29.B8
PLL:DRP1A	6.F29.B23	6.F28.B23	6.F28.B22	6.F29.B22	6.F29.B21	6.F28.B21	6.F28.B20	6.F29.B20	6.F29.B19	6.F28.B19	6.F28.B18	6.F29.B18	6.F29.B17	6.F28.B17	6.F28.B16	6.F29.B16
PLL:DRP1B	6.F29.B31	6.F28.B31	6.F28.B30	6.F29.B30	6.F29.B29	6.F28.B29	6.F28.B28	6.F29.B28	6.F29.B27	6.F28.B27	6.F28.B26	6.F29.B26	6.F29.B25	6.F28.B25	6.F28.B24	6.F29.B24
PLL:DRP1C	6.F29.B39	6.F28.B39	6.F28.B38	6.F29.B38	6.F29.B37	6.F28.B37	6.F28.B36	6.F29.B36	6.F29.B35	6.F28.B35	6.F28.B34	6.F29.B34	6.F29.B33	6.F28.B33	6.F28.B32	6.F29.B32
PLL:DRP1D	6.F29.B47	6.F28.B47	6.F28.B46	6.F29.B46	6.F29.B45	6.F28.B45	6.F28.B44	6.F29.B44	6.F29.B43	6.F28.B43	6.F28.B42	6.F29.B42	6.F29.B41	6.F28.B41	6.F28.B40	6.F29.B40
PLL:DRP1E	6.F29.B55	6.F28.B55	6.F28.B54	6.F29.B54	6.F29.B53	6.F28.B53	6.F28.B52	6.F29.B52	6.F29.B51	6.F28.B51	6.F28.B50	6.F29.B50	6.F29.B49	6.F28.B49	6.F28.B48	6.F29.B48
PLL:DRP1F	6.F29.B63	6.F28.B63	6.F28.B62	6.F29.B62	6.F29.B61	6.F28.B61	6.F28.B60	6.F29.B60	6.F29.B59	6.F28.B59	6.F28.B58	6.F29.B58	6.F29.B57	6.F28.B57	6.F28.B56	6.F29.B56
non-inverted	[15]	[14]	[13]	[12]	[11]	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:MUX.CLKFB	1.F28.B4	1.F29.B4	1.F29.B3	1.F28.B3	1.F28.B2
DCM0:MUX.CLKIN	1.F29.B2	1.F29.B1	1.F28.B1	1.F28.B0	1.F29.B0
DCM1:MUX.CLKFB	8.F28.B4	8.F29.B4	8.F29.B3	8.F28.B3	8.F28.B2
DCM1:MUX.CLKIN	8.F29.B2	8.F29.B1	8.F28.B1	8.F28.B0	8.F29.B0
GIOB0	0	0	0	0	0
GIOB1	0	0	0	0	1
GIOB2	0	0	0	1	0
GIOB3	0	0	0	1	1
GIOB4	0	0	1	0	0
GIOB5	0	0	1	0	1
GIOB6	0	1	0	0	0
GIOB7	0	1	0	0	1
GIOB8	0	1	0	1	0
GIOB9	0	1	0	1	1
HCLK0	0	1	1	0	0
HCLK1	0	1	1	0	1
HCLK2	1	0	0	0	0
HCLK3	1	0	0	0	1
HCLK4	1	0	0	1	0
HCLK5	1	0	0	1	1
HCLK6	1	0	1	0	0
HCLK7	1	0	1	0	1
HCLK8	1	1	0	0	0
HCLK9	1	1	0	0	1
CKINT0	1	1	0	1	0
CKINT1	1	1	0	1	1
CKINT2	1	1	1	0	0
CLK_FROM_PLL	1	1	1	0	1

DCM0:MUX.CLK_TO_PLL	1.F28.B6	1.F29.B6	1.F29.B5	1.F28.B5
DCM0:MUX.SKEWCLKIN2	1.F29.B9	1.F28.B9	1.F28.B8	1.F29.B8
DCM1:MUX.CLK_TO_PLL	8.F28.B6	8.F29.B6	8.F29.B5	8.F28.B5
DCM1:MUX.SKEWCLKIN2	8.F29.B9	8.F28.B9	8.F28.B8	8.F29.B8
CLK0	0	0	0	0
CLK90	0	0	0	1
CLK180	0	0	1	0
CLK270	0	0	1	1
CLK2X	0	1	0	0
CLK2X180	0	1	0	1
CLKDV	0	1	1	0
CLKFX	0	1	1	1
CLKFX180	1	0	0	0
CONCUR	1	0	0	1

DCM0:PHASE_SHIFT	2.F28.B44	2.F29.B44	2.F29.B43	2.F28.B43	2.F28.B42	2.F29.B42	2.F29.B41	2.F28.B41	2.F28.B40	2.F29.B40
DCM1:PHASE_SHIFT	9.F28.B44	9.F29.B44	9.F29.B43	9.F28.B43	9.F28.B42	9.F29.B42	9.F29.B41	9.F28.B41	9.F28.B40	9.F29.B40
non-inverted	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

DCM0:PS_MODE	2.F29.B10
DCM1:PS_MODE	9.F29.B10
CLKFB	0
CLKIN	1

PLL:CLKINSEL_MODE	6.F29.B43
STATIC	0
DYNAMIC	1

PLL:MUX.CLKFBIN	6.F28.B52	6.F29.B52	6.F29.B51	6.F28.B51	6.F28.B50
GIOB0	0	0	0	0	0
GIOB1	0	0	0	0	1
GIOB2	0	0	0	1	0
HCLK0	0	0	0	1	1
HCLK1	0	0	1	0	0
HCLK2	0	0	1	0	1
GIOB3	0	1	0	0	0
GIOB4	0	1	0	0	1
HCLK3	0	1	0	1	0
HCLK4	0	1	0	1	1
GIOB5	1	0	0	0	0
GIOB6	1	0	0	0	1
GIOB7	1	0	0	1	0
HCLK5	1	0	0	1	1
HCLK6	1	0	1	0	0
HCLK7	1	0	1	0	1
GIOB8	1	1	0	0	0
GIOB9	1	1	0	0	1
HCLK8	1	1	0	1	0
HCLK9	1	1	0	1	1
CLKFBDCM	1	1	1	0	0
CLKFBOUT	1	1	1	0	1
CKINT1	1	1	1	1	0

PLL:MUX.CLKIN	6.F29.B49	6.F28.B49	6.F28.B48	6.F29.B48
GIOB0_GIOB5	0	0	0	0
GIOB1_GIOB6	0	0	0	1
GIOB2_GIOB7	0	0	1	0
HCLK0_HCLK5	0	0	1	1
HCLK1_HCLK6	0	1	0	0
HCLK2_HCLK7	0	1	0	1
GIOB3_GIOB8	1	0	0	0
GIOB4_GIOB9	1	0	0	1
HCLK3_HCLK8	1	0	1	0
HCLK4_HCLK9	1	0	1	1
NONE_CLKFBDCM	1	1	0	0
CLK_FROM_DCM0_NONE	1	1	0	1
CLK_FROM_DCM1_NONE	1	1	1	0
CKINT0_NONE	1	1	1	1

PLL:MUX.CLK_TO_DCM0	6.F28.B53	6.F29.B54	6.F29.B53
CLKOUTDCM0	0	0	0
CLKOUTDCM2	0	0	1
CLKOUTDCM4	0	1	0
NONE	0	1	1
CLKOUTDCM1	1	0	0
CLKOUTDCM3	1	0	1
CLKOUTDCM5	1	1	0

PLL:MUX.CLK_TO_DCM1	6.F28.B54	6.F29.B55	6.F28.B55
CLKOUTDCM0	0	0	0
CLKOUTDCM2	0	0	1
CLKOUTDCM4	0	1	0
NONE	0	1	1
CLKOUTDCM1	1	0	0
CLKOUTDCM3	1	0	1
CLKOUTDCM5	1	1	0
CLKFBDCM	1	1	1

PLL:PLL_CLKFBOUT2_DT	4.F28.B18	4.F29.B18	4.F29.B17	4.F28.B17	4.F28.B16	4.F29.B16
PLL:PLL_CLKFBOUT2_HT	4.F29.B13	4.F28.B13	4.F28.B12	4.F29.B12	4.F29.B11	4.F28.B11
PLL:PLL_CLKFBOUT2_LT	4.F28.B10	4.F29.B10	4.F29.B9	4.F28.B9	4.F28.B8	4.F29.B8
PLL:PLL_CLKFBOUT_DT	4.F28.B42	4.F29.B42	4.F29.B41	4.F28.B41	4.F28.B40	4.F29.B40
PLL:PLL_CLKFBOUT_HT	4.F29.B37	4.F28.B37	4.F28.B36	4.F29.B36	4.F29.B35	4.F28.B35
PLL:PLL_CLKFBOUT_LT	4.F28.B34	4.F29.B34	4.F29.B33	4.F28.B33	4.F28.B32	4.F29.B32
PLL:PLL_CLKOUT0_DT	6.F28.B34	6.F29.B34	6.F29.B33	6.F28.B33	6.F28.B32	6.F29.B32
PLL:PLL_CLKOUT0_HT	6.F29.B29	6.F28.B29	6.F28.B28	6.F29.B28	6.F29.B27	6.F28.B27
PLL:PLL_CLKOUT0_LT	6.F28.B26	6.F29.B26	6.F29.B25	6.F28.B25	6.F28.B24	6.F29.B24
PLL:PLL_CLKOUT1_DT	6.F28.B18	6.F29.B18	6.F29.B17	6.F28.B17	6.F28.B16	6.F29.B16
PLL:PLL_CLKOUT1_HT	6.F29.B13	6.F28.B13	6.F28.B12	6.F29.B12	6.F29.B11	6.F28.B11
PLL:PLL_CLKOUT1_LT	6.F28.B10	6.F29.B10	6.F29.B9	6.F28.B9	6.F28.B8	6.F29.B8
PLL:PLL_CLKOUT2_DT	5.F28.B58	5.F29.B58	5.F29.B57	5.F28.B57	5.F28.B56	5.F29.B56
PLL:PLL_CLKOUT2_HT	5.F29.B53	5.F28.B53	5.F28.B52	5.F29.B52	5.F29.B51	5.F28.B51
PLL:PLL_CLKOUT2_LT	5.F28.B50	5.F29.B50	5.F29.B49	5.F28.B49	5.F28.B48	5.F29.B48
PLL:PLL_CLKOUT3_DT	5.F28.B42	5.F29.B42	5.F29.B41	5.F28.B41	5.F28.B40	5.F29.B40
PLL:PLL_CLKOUT3_HT	5.F29.B37	5.F28.B37	5.F28.B36	5.F29.B36	5.F29.B35	5.F28.B35
PLL:PLL_CLKOUT3_LT	5.F28.B34	5.F29.B34	5.F29.B33	5.F28.B33	5.F28.B32	5.F29.B32
PLL:PLL_CLKOUT4_DT	5.F28.B26	5.F29.B26	5.F29.B25	5.F28.B25	5.F28.B24	5.F29.B24
PLL:PLL_CLKOUT4_HT	5.F29.B21	5.F28.B21	5.F28.B20	5.F29.B20	5.F29.B19	5.F28.B19
PLL:PLL_CLKOUT4_LT	5.F28.B18	5.F29.B18	5.F29.B17	5.F28.B17	5.F28.B16	5.F29.B16
PLL:PLL_CLKOUT5_DT	4.F28.B58	4.F29.B58	4.F29.B57	4.F28.B57	4.F28.B56	4.F29.B56
PLL:PLL_CLKOUT5_HT	4.F29.B53	4.F28.B53	4.F28.B52	4.F29.B52	4.F29.B51	4.F28.B51
PLL:PLL_CLKOUT5_LT	4.F28.B50	4.F29.B50	4.F29.B49	4.F28.B49	4.F28.B48	4.F29.B48
PLL:PLL_DIVCLK_DT	4.F29.B23	4.F28.B23	4.F28.B22	4.F29.B22	4.F29.B21	4.F28.B21
PLL:PLL_DIVCLK_HT	3.F29.B53	3.F28.B53	3.F28.B52	3.F29.B52	3.F29.B51	3.F28.B51
PLL:PLL_DIVCLK_LT	3.F28.B50	3.F29.B50	3.F29.B49	3.F28.B49	3.F28.B48	3.F29.B48
PLL:PLL_FLOCK	3.F29.B35	3.F28.B35	3.F28.B34	3.F29.B34	3.F29.B33	3.F28.B33
PLL:PLL_LOCK_CNT	3.F28.B18	3.F29.B18	3.F29.B17	3.F28.B17	3.F28.B16	3.F29.B16
non-inverted	[5]	[4]	[3]	[2]	[1]	[0]

PLL:PLL_EN_CNTRL	5.F28.B14	5.F29.B14	5.F29.B13	5.F28.B13	5.F28.B12	5.F29.B12	5.F29.B11	5.F28.B11	5.F28.B10	5.F29.B10	5.F29.B9	5.F28.B9	5.F28.B8	5.F29.B8	5.F29.B7	5.F28.B7	5.F28.B6	5.F29.B6	5.F29.B5	5.F28.B5	5.F28.B4	5.F29.B4	5.F29.B3	5.F28.B3	5.F28.B2	5.F29.B2	5.F29.B1	5.F28.B1	5.F28.B0	5.F29.B0	4.F29.B31	4.F28.B31	4.F28.B30	4.F29.B30	4.F29.B29	4.F28.B29	4.F28.B28	4.F29.B28	4.F29.B27	4.F28.B27	4.F28.B26	4.F29.B26	4.F29.B25	4.F28.B25	4.F28.B24	4.F29.B24	4.F29.B7	4.F28.B7	4.F28.B6	4.F29.B6	4.F29.B5	4.F28.B5	4.F28.B4	4.F29.B4	4.F29.B3	4.F28.B3	4.F28.B2	4.F29.B2	4.F29.B1	4.F28.B1	4.F28.B0	4.F29.B0	3.F29.B47	3.F28.B47	3.F28.B46	3.F29.B46	3.F29.B45	3.F28.B45	3.F28.B44	3.F29.B44	3.F29.B43	3.F28.B43	3.F28.B42	3.F29.B42	3.F29.B41	3.F28.B41	3.F28.B40	3.F29.B40
non-inverted	[77]	[76]	[75]	[74]	[73]	[72]	[71]	[70]	[69]	[68]	[67]	[66]	[65]	[64]	[63]	[62]	[61]	[60]	[59]	[58]	[57]	[56]	[55]	[54]	[53]	[52]	[51]	[50]	[49]	[48]	[47]	[46]	[45]	[44]	[43]	[42]	[41]	[40]	[39]	[38]	[37]	[36]	[35]	[34]	[33]	[32]	[31]	[30]	[29]	[28]	[27]	[26]	[25]	[24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	[15]	[14]	[13]	[12]	[11]	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]

Tables

Name	PLL:PLL_CP	PLL:PLL_RES	PLL:PLL_LFHF
Name	PLL:PLL_CP	PLL:PLL_RES	PLL:PLL_LFHF
HIGH:1	2	11	3
HIGH:10	14	14	3
HIGH:11	15	14	3
HIGH:12	15	14	3
HIGH:13	15	1	3
HIGH:14	15	1	3
HIGH:15	15	1	3
HIGH:16	14	6	3
HIGH:17	14	6	3
HIGH:18	15	6	3
HIGH:19	14	10	3
HIGH:2	5	15	3
HIGH:20	14	10	3
HIGH:21	15	10	3
HIGH:22	15	10	3
HIGH:23	15	10	3
HIGH:24	15	10	3
HIGH:25	15	10	3
HIGH:26	15	10	3
HIGH:27	13	12	3
HIGH:28	13	12	3
HIGH:29	13	12	3
HIGH:3	12	15	3
HIGH:30	14	12	3
HIGH:31	13	12	3
HIGH:32	12	2	3
HIGH:33	15	10	3
HIGH:34	7	2	3
HIGH:35	7	2	3
HIGH:36	7	2	3
HIGH:37	6	2	3
HIGH:38	6	2	3
HIGH:39	6	2	3
HIGH:4	15	15	3
HIGH:40	6	2	3
HIGH:41	6	2	3
HIGH:42	4	4	3
HIGH:43	4	4	3
HIGH:44	4	4	3
HIGH:45	3	8	3
HIGH:46	3	8	3
HIGH:47	3	4	3
HIGH:48	3	4	3
HIGH:49	3	4	3
HIGH:5	15	7	3
HIGH:50	3	4	3
HIGH:51	3	4	3
HIGH:52	3	4	3
HIGH:53	3	4	3
HIGH:54	3	4	3
HIGH:55	3	4	3
HIGH:56	3	4	3
HIGH:57	2	8	3
HIGH:58	2	8	3
HIGH:59	2	8	3
HIGH:6	15	13	3
HIGH:60	2	8	3
HIGH:61	2	8	3
HIGH:62	2	8	3
HIGH:63	2	8	3
HIGH:64	2	8	3
HIGH:7	15	3	3
HIGH:8	15	5	3
HIGH:9	15	9	3
LOW:1	1	13	3
LOW:10	1	4	3
LOW:11	1	4	3
LOW:12	1	4	3
LOW:13	1	4	3
LOW:14	1	4	3
LOW:15	1	4	3
LOW:16	1	4	3
LOW:17	1	4	3
LOW:18	1	4	3
LOW:19	1	8	3
LOW:2	1	14	3
LOW:20	1	8	3
LOW:21	1	8	3
LOW:22	1	8	3
LOW:23	1	8	3
LOW:24	1	8	3
LOW:25	1	8	3
LOW:26	1	8	3
LOW:27	1	8	3
LOW:28	1	8	3
LOW:29	1	8	3
LOW:3	1	6	3
LOW:30	1	8	3
LOW:31	2	4	3
LOW:32	2	4	3
LOW:33	2	4	3
LOW:34	2	4	3
LOW:35	2	4	3
LOW:36	2	4	3
LOW:37	2	4	3
LOW:38	2	8	3
LOW:39	2	8	3
LOW:4	1	10	3
LOW:40	2	8	3
LOW:41	2	8	3
LOW:42	2	8	3
LOW:43	2	8	3
LOW:44	2	8	3
LOW:45	2	8	3
LOW:46	2	8	3
LOW:47	2	8	3
LOW:48	2	8	3
LOW:49	2	8	3
LOW:5	1	12	3
LOW:50	2	8	3
LOW:51	2	8	3
LOW:52	2	8	3
LOW:53	2	8	3
LOW:54	2	8	3
LOW:55	2	8	3
LOW:56	2	8	3
LOW:57	2	8	3
LOW:58	2	8	3
LOW:59	2	8	3
LOW:6	1	12	3
LOW:60	2	8	3
LOW:61	2	8	3
LOW:62	2	8	3
LOW:63	2	8	3
LOW:64	2	8	3
LOW:7	1	12	3
LOW:8	1	2	3
LOW:9	1	2	3

Device	PLL:PLL_IN_DLY_SET
Device	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
xc5vlx30	0	0	0	0	1	1	1	0	0
xc5vlx50	0	0	0	0	1	1	1	0	0
xc5vlx85	0	0	0	0	1	1	1	0	1
xq5vlx85	0	0	0	0	1	1	1	0	1
xc5vlx110	0	0	0	0	1	1	1	0	1
xq5vlx110	0	0	0	0	1	1	1	0	1
xc5vlx155	0	0	0	0	1	1	1	0	1
xc5vlx220	0	0	0	0	1	1	1	1	1
xc5vlx330	0	0	0	0	1	1	1	1	1
xc5vlx20t	0	0	0	0	1	1	0	1	0
xc5vlx30t	0	0	0	0	1	1	1	0	0
xq5vlx30t	0	0	0	0	1	1	1	0	0
xc5vlx50t	0	0	0	0	1	1	1	0	0
xc5vlx85t	0	0	0	0	1	1	1	0	1
xc5vlx110t	0	0	0	0	1	1	1	0	1
xq5vlx110t	0	0	0	0	1	1	1	0	1
xc5vlx155t	0	0	0	0	1	1	1	0	1
xq5vlx155t	0	0	0	0	1	1	1	0	1
xc5vlx220t	0	0	0	0	1	1	1	1	1
xq5vlx220t	0	0	0	0	1	1	1	1	1
xc5vlx330t	0	0	0	0	1	1	1	1	1
xq5vlx330t	0	0	0	0	1	1	1	1	1
xc5vsx35t	0	0	0	0	1	1	1	0	1
xc5vsx50t	0	0	0	0	1	1	1	0	1
xq5vsx50t	0	0	0	0	1	1	1	0	1
xc5vsx95t	0	0	0	0	1	1	1	1	1
xq5vsx95t	0	0	0	0	1	1	1	1	1
xc5vsx240t	0	0	0	0	1	1	1	1	1
xq5vsx240t	0	0	0	0	1	1	1	1	1
xc5vfx30t	0	0	0	0	1	1	1	0	1
xc5vfx70t	0	0	0	0	1	1	1	0	1
xq5vfx70t	0	0	0	0	1	1	1	0	1
xc5vfx100t	0	0	0	0	1	1	1	0	1
xq5vfx100t	0	0	0	0	1	1	1	0	1
xc5vfx130t	0	0	0	0	1	1	1	1	0
xq5vfx130t	0	0	0	0	1	1	1	1	0
xc5vfx200t	0	0	0	0	1	1	1	1	1
xq5vfx200t	0	0	0	0	1	1	1	1	1
xc5vtx150t	0	0	0	0	1	1	1	0	1
xc5vtx240t	0	0	0	0	1	1	1	1	0

Keyboard shortcuts

Project Combine