PowerPC cores
Tile PPC
Cells: 80
Bel PPC
| Pin | Direction | Wires |
|---|---|---|
| APUFCMDECFPUOP | output | TCELL10:OUT13.TMIN |
| APUFCMDECLDSTXFERSIZE0 | output | TCELL7:OUT13.TMIN |
| APUFCMDECLDSTXFERSIZE1 | output | TCELL7:OUT14.TMIN |
| APUFCMDECLDSTXFERSIZE2 | output | TCELL7:OUT15.TMIN |
| APUFCMDECLOAD | output | TCELL11:OUT13.TMIN |
| APUFCMDECNONAUTON | output | TCELL11:OUT15.TMIN |
| APUFCMDECSTORE | output | TCELL11:OUT14.TMIN |
| APUFCMDECUDI0 | output | TCELL9:OUT12.TMIN |
| APUFCMDECUDI1 | output | TCELL9:OUT13.TMIN |
| APUFCMDECUDI2 | output | TCELL9:OUT14.TMIN |
| APUFCMDECUDI3 | output | TCELL9:OUT15.TMIN |
| APUFCMDECUDIVALID | output | TCELL10:OUT12.TMIN |
| APUFCMENDIAN | output | TCELL5:OUT12.TMIN |
| APUFCMFLUSH | output | TCELL10:OUT15.TMIN |
| APUFCMINSTRUCTION0 | output | TCELL19:OUT4.TMIN |
| APUFCMINSTRUCTION1 | output | TCELL19:OUT5.TMIN |
| APUFCMINSTRUCTION10 | output | TCELL17:OUT6.TMIN |
| APUFCMINSTRUCTION11 | output | TCELL17:OUT7.TMIN |
| APUFCMINSTRUCTION12 | output | TCELL16:OUT4.TMIN |
| APUFCMINSTRUCTION13 | output | TCELL16:OUT5.TMIN |
| APUFCMINSTRUCTION14 | output | TCELL16:OUT6.TMIN |
| APUFCMINSTRUCTION15 | output | TCELL16:OUT7.TMIN |
| APUFCMINSTRUCTION16 | output | TCELL15:OUT4.TMIN |
| APUFCMINSTRUCTION17 | output | TCELL15:OUT5.TMIN |
| APUFCMINSTRUCTION18 | output | TCELL15:OUT6.TMIN |
| APUFCMINSTRUCTION19 | output | TCELL15:OUT7.TMIN |
| APUFCMINSTRUCTION2 | output | TCELL19:OUT6.TMIN |
| APUFCMINSTRUCTION20 | output | TCELL14:OUT4.TMIN |
| APUFCMINSTRUCTION21 | output | TCELL14:OUT5.TMIN |
| APUFCMINSTRUCTION22 | output | TCELL14:OUT6.TMIN |
| APUFCMINSTRUCTION23 | output | TCELL14:OUT7.TMIN |
| APUFCMINSTRUCTION24 | output | TCELL13:OUT4.TMIN |
| APUFCMINSTRUCTION25 | output | TCELL13:OUT5.TMIN |
| APUFCMINSTRUCTION26 | output | TCELL13:OUT6.TMIN |
| APUFCMINSTRUCTION27 | output | TCELL13:OUT7.TMIN |
| APUFCMINSTRUCTION28 | output | TCELL12:OUT4.TMIN |
| APUFCMINSTRUCTION29 | output | TCELL12:OUT5.TMIN |
| APUFCMINSTRUCTION3 | output | TCELL19:OUT7.TMIN |
| APUFCMINSTRUCTION30 | output | TCELL12:OUT6.TMIN |
| APUFCMINSTRUCTION31 | output | TCELL12:OUT7.TMIN |
| APUFCMINSTRUCTION4 | output | TCELL18:OUT4.TMIN |
| APUFCMINSTRUCTION5 | output | TCELL18:OUT5.TMIN |
| APUFCMINSTRUCTION6 | output | TCELL18:OUT6.TMIN |
| APUFCMINSTRUCTION7 | output | TCELL18:OUT7.TMIN |
| APUFCMINSTRUCTION8 | output | TCELL17:OUT4.TMIN |
| APUFCMINSTRUCTION9 | output | TCELL17:OUT5.TMIN |
| APUFCMINSTRVALID | output | TCELL11:OUT12.TMIN |
| APUFCMLOADBYTEADDR0 | output | TCELL6:OUT12.TMIN |
| APUFCMLOADBYTEADDR1 | output | TCELL6:OUT13.TMIN |
| APUFCMLOADBYTEADDR2 | output | TCELL6:OUT14.TMIN |
| APUFCMLOADBYTEADDR3 | output | TCELL6:OUT15.TMIN |
| APUFCMLOADDATA0 | output | TCELL19:OUT8.TMIN |
| APUFCMLOADDATA1 | output | TCELL19:OUT9.TMIN |
| APUFCMLOADDATA10 | output | TCELL18:OUT10.TMIN |
| APUFCMLOADDATA100 | output | TCELL7:OUT8.TMIN |
| APUFCMLOADDATA101 | output | TCELL7:OUT9.TMIN |
| APUFCMLOADDATA102 | output | TCELL7:OUT10.TMIN |
| APUFCMLOADDATA103 | output | TCELL7:OUT11.TMIN |
| APUFCMLOADDATA104 | output | TCELL6:OUT4.TMIN |
| APUFCMLOADDATA105 | output | TCELL6:OUT5.TMIN |
| APUFCMLOADDATA106 | output | TCELL6:OUT6.TMIN |
| APUFCMLOADDATA107 | output | TCELL6:OUT7.TMIN |
| APUFCMLOADDATA108 | output | TCELL6:OUT8.TMIN |
| APUFCMLOADDATA109 | output | TCELL6:OUT9.TMIN |
| APUFCMLOADDATA11 | output | TCELL18:OUT11.TMIN |
| APUFCMLOADDATA110 | output | TCELL6:OUT10.TMIN |
| APUFCMLOADDATA111 | output | TCELL6:OUT11.TMIN |
| APUFCMLOADDATA112 | output | TCELL5:OUT4.TMIN |
| APUFCMLOADDATA113 | output | TCELL5:OUT5.TMIN |
| APUFCMLOADDATA114 | output | TCELL5:OUT6.TMIN |
| APUFCMLOADDATA115 | output | TCELL5:OUT7.TMIN |
| APUFCMLOADDATA116 | output | TCELL5:OUT8.TMIN |
| APUFCMLOADDATA117 | output | TCELL5:OUT9.TMIN |
| APUFCMLOADDATA118 | output | TCELL5:OUT10.TMIN |
| APUFCMLOADDATA119 | output | TCELL5:OUT11.TMIN |
| APUFCMLOADDATA12 | output | TCELL18:OUT12.TMIN |
| APUFCMLOADDATA120 | output | TCELL4:OUT4.TMIN |
| APUFCMLOADDATA121 | output | TCELL4:OUT5.TMIN |
| APUFCMLOADDATA122 | output | TCELL4:OUT6.TMIN |
| APUFCMLOADDATA123 | output | TCELL4:OUT7.TMIN |
| APUFCMLOADDATA124 | output | TCELL4:OUT8.TMIN |
| APUFCMLOADDATA125 | output | TCELL4:OUT9.TMIN |
| APUFCMLOADDATA126 | output | TCELL4:OUT10.TMIN |
| APUFCMLOADDATA127 | output | TCELL4:OUT11.TMIN |
| APUFCMLOADDATA13 | output | TCELL18:OUT13.TMIN |
| APUFCMLOADDATA14 | output | TCELL18:OUT14.TMIN |
| APUFCMLOADDATA15 | output | TCELL18:OUT15.TMIN |
| APUFCMLOADDATA16 | output | TCELL17:OUT8.TMIN |
| APUFCMLOADDATA17 | output | TCELL17:OUT9.TMIN |
| APUFCMLOADDATA18 | output | TCELL17:OUT10.TMIN |
| APUFCMLOADDATA19 | output | TCELL17:OUT11.TMIN |
| APUFCMLOADDATA2 | output | TCELL19:OUT10.TMIN |
| APUFCMLOADDATA20 | output | TCELL17:OUT12.TMIN |
| APUFCMLOADDATA21 | output | TCELL17:OUT13.TMIN |
| APUFCMLOADDATA22 | output | TCELL17:OUT14.TMIN |
| APUFCMLOADDATA23 | output | TCELL17:OUT15.TMIN |
| APUFCMLOADDATA24 | output | TCELL16:OUT8.TMIN |
| APUFCMLOADDATA25 | output | TCELL16:OUT9.TMIN |
| APUFCMLOADDATA26 | output | TCELL16:OUT10.TMIN |
| APUFCMLOADDATA27 | output | TCELL16:OUT11.TMIN |
| APUFCMLOADDATA28 | output | TCELL16:OUT12.TMIN |
| APUFCMLOADDATA29 | output | TCELL16:OUT13.TMIN |
| APUFCMLOADDATA3 | output | TCELL19:OUT11.TMIN |
| APUFCMLOADDATA30 | output | TCELL16:OUT14.TMIN |
| APUFCMLOADDATA31 | output | TCELL16:OUT15.TMIN |
| APUFCMLOADDATA32 | output | TCELL15:OUT8.TMIN |
| APUFCMLOADDATA33 | output | TCELL15:OUT9.TMIN |
| APUFCMLOADDATA34 | output | TCELL15:OUT10.TMIN |
| APUFCMLOADDATA35 | output | TCELL15:OUT11.TMIN |
| APUFCMLOADDATA36 | output | TCELL15:OUT12.TMIN |
| APUFCMLOADDATA37 | output | TCELL15:OUT13.TMIN |
| APUFCMLOADDATA38 | output | TCELL15:OUT14.TMIN |
| APUFCMLOADDATA39 | output | TCELL15:OUT15.TMIN |
| APUFCMLOADDATA4 | output | TCELL19:OUT12.TMIN |
| APUFCMLOADDATA40 | output | TCELL14:OUT8.TMIN |
| APUFCMLOADDATA41 | output | TCELL14:OUT9.TMIN |
| APUFCMLOADDATA42 | output | TCELL14:OUT10.TMIN |
| APUFCMLOADDATA43 | output | TCELL14:OUT11.TMIN |
| APUFCMLOADDATA44 | output | TCELL14:OUT12.TMIN |
| APUFCMLOADDATA45 | output | TCELL14:OUT13.TMIN |
| APUFCMLOADDATA46 | output | TCELL14:OUT14.TMIN |
| APUFCMLOADDATA47 | output | TCELL14:OUT15.TMIN |
| APUFCMLOADDATA48 | output | TCELL13:OUT8.TMIN |
| APUFCMLOADDATA49 | output | TCELL13:OUT9.TMIN |
| APUFCMLOADDATA5 | output | TCELL19:OUT13.TMIN |
| APUFCMLOADDATA50 | output | TCELL13:OUT10.TMIN |
| APUFCMLOADDATA51 | output | TCELL13:OUT11.TMIN |
| APUFCMLOADDATA52 | output | TCELL13:OUT12.TMIN |
| APUFCMLOADDATA53 | output | TCELL13:OUT13.TMIN |
| APUFCMLOADDATA54 | output | TCELL13:OUT14.TMIN |
| APUFCMLOADDATA55 | output | TCELL13:OUT15.TMIN |
| APUFCMLOADDATA56 | output | TCELL12:OUT8.TMIN |
| APUFCMLOADDATA57 | output | TCELL12:OUT9.TMIN |
| APUFCMLOADDATA58 | output | TCELL12:OUT10.TMIN |
| APUFCMLOADDATA59 | output | TCELL12:OUT11.TMIN |
| APUFCMLOADDATA6 | output | TCELL19:OUT14.TMIN |
| APUFCMLOADDATA60 | output | TCELL12:OUT12.TMIN |
| APUFCMLOADDATA61 | output | TCELL12:OUT13.TMIN |
| APUFCMLOADDATA62 | output | TCELL12:OUT14.TMIN |
| APUFCMLOADDATA63 | output | TCELL12:OUT15.TMIN |
| APUFCMLOADDATA64 | output | TCELL11:OUT4.TMIN |
| APUFCMLOADDATA65 | output | TCELL11:OUT5.TMIN |
| APUFCMLOADDATA66 | output | TCELL11:OUT6.TMIN |
| APUFCMLOADDATA67 | output | TCELL11:OUT7.TMIN |
| APUFCMLOADDATA68 | output | TCELL11:OUT8.TMIN |
| APUFCMLOADDATA69 | output | TCELL11:OUT9.TMIN |
| APUFCMLOADDATA7 | output | TCELL19:OUT15.TMIN |
| APUFCMLOADDATA70 | output | TCELL11:OUT10.TMIN |
| APUFCMLOADDATA71 | output | TCELL11:OUT11.TMIN |
| APUFCMLOADDATA72 | output | TCELL10:OUT4.TMIN |
| APUFCMLOADDATA73 | output | TCELL10:OUT5.TMIN |
| APUFCMLOADDATA74 | output | TCELL10:OUT6.TMIN |
| APUFCMLOADDATA75 | output | TCELL10:OUT7.TMIN |
| APUFCMLOADDATA76 | output | TCELL10:OUT8.TMIN |
| APUFCMLOADDATA77 | output | TCELL10:OUT9.TMIN |
| APUFCMLOADDATA78 | output | TCELL10:OUT10.TMIN |
| APUFCMLOADDATA79 | output | TCELL10:OUT11.TMIN |
| APUFCMLOADDATA8 | output | TCELL18:OUT8.TMIN |
| APUFCMLOADDATA80 | output | TCELL9:OUT4.TMIN |
| APUFCMLOADDATA81 | output | TCELL9:OUT5.TMIN |
| APUFCMLOADDATA82 | output | TCELL9:OUT6.TMIN |
| APUFCMLOADDATA83 | output | TCELL9:OUT7.TMIN |
| APUFCMLOADDATA84 | output | TCELL9:OUT8.TMIN |
| APUFCMLOADDATA85 | output | TCELL9:OUT9.TMIN |
| APUFCMLOADDATA86 | output | TCELL9:OUT10.TMIN |
| APUFCMLOADDATA87 | output | TCELL9:OUT11.TMIN |
| APUFCMLOADDATA88 | output | TCELL8:OUT4.TMIN |
| APUFCMLOADDATA89 | output | TCELL8:OUT5.TMIN |
| APUFCMLOADDATA9 | output | TCELL18:OUT9.TMIN |
| APUFCMLOADDATA90 | output | TCELL8:OUT6.TMIN |
| APUFCMLOADDATA91 | output | TCELL8:OUT7.TMIN |
| APUFCMLOADDATA92 | output | TCELL8:OUT8.TMIN |
| APUFCMLOADDATA93 | output | TCELL8:OUT9.TMIN |
| APUFCMLOADDATA94 | output | TCELL8:OUT10.TMIN |
| APUFCMLOADDATA95 | output | TCELL8:OUT11.TMIN |
| APUFCMLOADDATA96 | output | TCELL7:OUT4.TMIN |
| APUFCMLOADDATA97 | output | TCELL7:OUT5.TMIN |
| APUFCMLOADDATA98 | output | TCELL7:OUT6.TMIN |
| APUFCMLOADDATA99 | output | TCELL7:OUT7.TMIN |
| APUFCMLOADDVALID | output | TCELL7:OUT12.TMIN |
| APUFCMMSRFE0 | output | TCELL8:OUT13.TMIN |
| APUFCMMSRFE1 | output | TCELL8:OUT14.TMIN |
| APUFCMNEXTINSTRREADY | output | TCELL10:OUT14.TMIN |
| APUFCMOPERANDVALID | output | TCELL8:OUT12.TMIN |
| APUFCMRADATA0 | output | TCELL19:OUT0.TMIN |
| APUFCMRADATA1 | output | TCELL19:OUT1.TMIN |
| APUFCMRADATA10 | output | TCELL17:OUT2.TMIN |
| APUFCMRADATA11 | output | TCELL17:OUT3.TMIN |
| APUFCMRADATA12 | output | TCELL16:OUT0.TMIN |
| APUFCMRADATA13 | output | TCELL16:OUT1.TMIN |
| APUFCMRADATA14 | output | TCELL16:OUT2.TMIN |
| APUFCMRADATA15 | output | TCELL16:OUT3.TMIN |
| APUFCMRADATA16 | output | TCELL15:OUT0.TMIN |
| APUFCMRADATA17 | output | TCELL15:OUT1.TMIN |
| APUFCMRADATA18 | output | TCELL15:OUT2.TMIN |
| APUFCMRADATA19 | output | TCELL15:OUT3.TMIN |
| APUFCMRADATA2 | output | TCELL19:OUT2.TMIN |
| APUFCMRADATA20 | output | TCELL14:OUT0.TMIN |
| APUFCMRADATA21 | output | TCELL14:OUT1.TMIN |
| APUFCMRADATA22 | output | TCELL14:OUT2.TMIN |
| APUFCMRADATA23 | output | TCELL14:OUT3.TMIN |
| APUFCMRADATA24 | output | TCELL13:OUT0.TMIN |
| APUFCMRADATA25 | output | TCELL13:OUT1.TMIN |
| APUFCMRADATA26 | output | TCELL13:OUT2.TMIN |
| APUFCMRADATA27 | output | TCELL13:OUT3.TMIN |
| APUFCMRADATA28 | output | TCELL12:OUT0.TMIN |
| APUFCMRADATA29 | output | TCELL12:OUT1.TMIN |
| APUFCMRADATA3 | output | TCELL19:OUT3.TMIN |
| APUFCMRADATA30 | output | TCELL12:OUT2.TMIN |
| APUFCMRADATA31 | output | TCELL12:OUT3.TMIN |
| APUFCMRADATA4 | output | TCELL18:OUT0.TMIN |
| APUFCMRADATA5 | output | TCELL18:OUT1.TMIN |
| APUFCMRADATA6 | output | TCELL18:OUT2.TMIN |
| APUFCMRADATA7 | output | TCELL18:OUT3.TMIN |
| APUFCMRADATA8 | output | TCELL17:OUT0.TMIN |
| APUFCMRADATA9 | output | TCELL17:OUT1.TMIN |
| APUFCMRBDATA0 | output | TCELL11:OUT0.TMIN |
| APUFCMRBDATA1 | output | TCELL11:OUT1.TMIN |
| APUFCMRBDATA10 | output | TCELL9:OUT2.TMIN |
| APUFCMRBDATA11 | output | TCELL9:OUT3.TMIN |
| APUFCMRBDATA12 | output | TCELL8:OUT0.TMIN |
| APUFCMRBDATA13 | output | TCELL8:OUT1.TMIN |
| APUFCMRBDATA14 | output | TCELL8:OUT2.TMIN |
| APUFCMRBDATA15 | output | TCELL8:OUT3.TMIN |
| APUFCMRBDATA16 | output | TCELL7:OUT0.TMIN |
| APUFCMRBDATA17 | output | TCELL7:OUT1.TMIN |
| APUFCMRBDATA18 | output | TCELL7:OUT2.TMIN |
| APUFCMRBDATA19 | output | TCELL7:OUT3.TMIN |
| APUFCMRBDATA2 | output | TCELL11:OUT2.TMIN |
| APUFCMRBDATA20 | output | TCELL6:OUT0.TMIN |
| APUFCMRBDATA21 | output | TCELL6:OUT1.TMIN |
| APUFCMRBDATA22 | output | TCELL6:OUT2.TMIN |
| APUFCMRBDATA23 | output | TCELL6:OUT3.TMIN |
| APUFCMRBDATA24 | output | TCELL5:OUT0.TMIN |
| APUFCMRBDATA25 | output | TCELL5:OUT1.TMIN |
| APUFCMRBDATA26 | output | TCELL5:OUT2.TMIN |
| APUFCMRBDATA27 | output | TCELL5:OUT3.TMIN |
| APUFCMRBDATA28 | output | TCELL4:OUT0.TMIN |
| APUFCMRBDATA29 | output | TCELL4:OUT1.TMIN |
| APUFCMRBDATA3 | output | TCELL11:OUT3.TMIN |
| APUFCMRBDATA30 | output | TCELL4:OUT2.TMIN |
| APUFCMRBDATA31 | output | TCELL4:OUT3.TMIN |
| APUFCMRBDATA4 | output | TCELL10:OUT0.TMIN |
| APUFCMRBDATA5 | output | TCELL10:OUT1.TMIN |
| APUFCMRBDATA6 | output | TCELL10:OUT2.TMIN |
| APUFCMRBDATA7 | output | TCELL10:OUT3.TMIN |
| APUFCMRBDATA8 | output | TCELL9:OUT0.TMIN |
| APUFCMRBDATA9 | output | TCELL9:OUT1.TMIN |
| APUFCMWRITEBACKOK | output | TCELL8:OUT15.TMIN |
| BISTC440ARRAYISOLATEN | input | TCELL36:IMUX.IMUX23.DELAY |
| BISTC440BISTCLKENABLEN | input | TCELL37:IMUX.IMUX23.DELAY |
| BISTC440BISTCLOCK | input | TCELL37:IMUX.IMUX22.DELAY |
| BISTC440BISTMODE | input | TCELL37:IMUX.IMUX21.DELAY |
| BISTC440BISTRESTARTN | input | TCELL37:IMUX.IMUX20.DELAY |
| BISTC440BISTSTARTN | input | TCELL38:IMUX.IMUX23.DELAY |
| BISTC440IRACCCLK | input | TCELL38:IMUX.IMUX22.DELAY |
| BISTC440IRACCRST | input | TCELL38:IMUX.IMUX21.DELAY |
| BISTC440IRACCSTARTN | input | TCELL38:IMUX.IMUX20.DELAY |
| BISTC440LEAKAGETESTN | input | TCELL39:IMUX.IMUX23.DELAY |
| BISTC440LRACCCLK | input | TCELL39:IMUX.IMUX22.DELAY |
| BISTC440LRACCRST | input | TCELL39:IMUX.IMUX21.DELAY |
| BISTC440LRACCSTARTN | input | TCELL39:IMUX.IMUX20.DELAY |
| C440BISTDONE | output | TCELL33:OUT19.TMIN |
| C440BISTFAILDCABOT | output | TCELL33:OUT18.TMIN |
| C440BISTFAILDCATOP | output | TCELL33:OUT17.TMIN |
| C440BISTFAILICABOT | output | TCELL33:OUT16.TMIN |
| C440BISTFAILICATOP | output | TCELL34:OUT19.TMIN |
| C440BISTFAILMMU | output | TCELL34:OUT18.TMIN |
| C440BISTFAILSRAM | output | TCELL34:OUT17.TMIN |
| C440BISTIRACCDONE | output | TCELL34:OUT16.TMIN |
| C440BISTIRACCFAIL | output | TCELL35:OUT19.TMIN |
| C440BISTLRACCDONE | output | TCELL35:OUT18.TMIN |
| C440BISTLRACCFAIL | output | TCELL35:OUT17.TMIN |
| C440BISTREALTIMEFAIL | output | TCELL35:OUT16.TMIN |
| C440CPMCLOCKDCURDFB | output | TCELL56:OUT17.TMIN |
| C440CPMCLOCKFB | output | TCELL56:OUT16.TMIN |
| C440CPMCORESLEEPREQ | output | TCELL3:OUT12.TMIN |
| C440CPMDECIRPTREQ | output | TCELL3:OUT10.TMIN |
| C440CPMFITIRPTREQ | output | TCELL3:OUT11.TMIN |
| C440CPMMSRCE | output | TCELL3:OUT13.TMIN |
| C440CPMMSREE | output | TCELL3:OUT14.TMIN |
| C440CPMTIMERRESETREQ | output | TCELL3:OUT9.TMIN |
| C440CPMWDIRPTREQ | output | TCELL3:OUT8.TMIN |
| C440DBGSYSTEMCONTROL0 | output | TCELL5:OUT13.TMIN |
| C440DBGSYSTEMCONTROL1 | output | TCELL5:OUT14.TMIN |
| C440DBGSYSTEMCONTROL2 | output | TCELL5:OUT15.TMIN |
| C440DBGSYSTEMCONTROL3 | output | TCELL4:OUT12.TMIN |
| C440DBGSYSTEMCONTROL4 | output | TCELL4:OUT13.TMIN |
| C440DBGSYSTEMCONTROL5 | output | TCELL4:OUT14.TMIN |
| C440DBGSYSTEMCONTROL6 | output | TCELL4:OUT15.TMIN |
| C440DBGSYSTEMCONTROL7 | output | TCELL3:OUT0.TMIN |
| C440JTGTDO | output | TCELL25:OUT17.TMIN |
| C440JTGTDOEN | output | TCELL25:OUT16.TMIN |
| C440MACHINECHECK | output | TCELL2:OUT8.TMIN |
| C440MBISTDONE | output | TCELL31:OUT17.TMIN |
| C440MBISTFAIL | output | TCELL31:OUT16.TMIN |
| C440RSTCHIPRESETREQ | output | TCELL22:OUT10.TMIN |
| C440RSTCORERESETREQ | output | TCELL22:OUT9.TMIN |
| C440RSTSYSTEMRESETREQ | output | TCELL22:OUT11.TMIN |
| C440TRCBRANCHSTATUS0 | output | TCELL2:OUT0.TMIN |
| C440TRCBRANCHSTATUS1 | output | TCELL2:OUT1.TMIN |
| C440TRCBRANCHSTATUS2 | output | TCELL2:OUT2.TMIN |
| C440TRCCYCLE | output | TCELL1:OUT0.TMIN |
| C440TRCEXECUTIONSTATUS0 | output | TCELL2:OUT3.TMIN |
| C440TRCEXECUTIONSTATUS1 | output | TCELL2:OUT4.TMIN |
| C440TRCEXECUTIONSTATUS2 | output | TCELL2:OUT5.TMIN |
| C440TRCEXECUTIONSTATUS3 | output | TCELL2:OUT6.TMIN |
| C440TRCEXECUTIONSTATUS4 | output | TCELL2:OUT7.TMIN |
| C440TRCTRACESTATUS0 | output | TCELL3:OUT1.TMIN |
| C440TRCTRACESTATUS1 | output | TCELL3:OUT2.TMIN |
| C440TRCTRACESTATUS2 | output | TCELL3:OUT3.TMIN |
| C440TRCTRACESTATUS3 | output | TCELL3:OUT4.TMIN |
| C440TRCTRACESTATUS4 | output | TCELL3:OUT5.TMIN |
| C440TRCTRACESTATUS5 | output | TCELL3:OUT6.TMIN |
| C440TRCTRACESTATUS6 | output | TCELL3:OUT7.TMIN |
| C440TRCTRIGGEREVENTOUT | output | TCELL1:OUT1.TMIN |
| C440TRCTRIGGEREVENTTYPE0 | output | TCELL1:OUT2.TMIN |
| C440TRCTRIGGEREVENTTYPE1 | output | TCELL1:OUT3.TMIN |
| C440TRCTRIGGEREVENTTYPE10 | output | TCELL0:OUT4.TMIN |
| C440TRCTRIGGEREVENTTYPE11 | output | TCELL0:OUT5.TMIN |
| C440TRCTRIGGEREVENTTYPE12 | output | TCELL0:OUT6.TMIN |
| C440TRCTRIGGEREVENTTYPE13 | output | TCELL0:OUT7.TMIN |
| C440TRCTRIGGEREVENTTYPE2 | output | TCELL1:OUT4.TMIN |
| C440TRCTRIGGEREVENTTYPE3 | output | TCELL1:OUT5.TMIN |
| C440TRCTRIGGEREVENTTYPE4 | output | TCELL1:OUT6.TMIN |
| C440TRCTRIGGEREVENTTYPE5 | output | TCELL1:OUT7.TMIN |
| C440TRCTRIGGEREVENTTYPE6 | output | TCELL0:OUT0.TMIN |
| C440TRCTRIGGEREVENTTYPE7 | output | TCELL0:OUT1.TMIN |
| C440TRCTRIGGEREVENTTYPE8 | output | TCELL0:OUT2.TMIN |
| C440TRCTRIGGEREVENTTYPE9 | output | TCELL0:OUT3.TMIN |
| CPMC440CLK | input | TCELL29:IMUX.CLK0 |
| CPMC440CLKEN | input | TCELL32:IMUX.IMUX3.DELAY |
| CPMC440CORECLOCKINACTIVE | input | TCELL31:IMUX.IMUX23.DELAY |
| CPMC440TIMERCLOCK | input | TCELL10:IMUX.CLK0 |
| CPMDCRCLK | input | TCELL59:IMUX.CLK0 |
| CPMDMA0LLCLK | input | TCELL44:IMUX.CLK0 |
| CPMDMA1LLCLK | input | TCELL50:IMUX.CLK0 |
| CPMDMA2LLCLK | input | TCELL69:IMUX.CLK0 |
| CPMDMA3LLCLK | input | TCELL75:IMUX.CLK0 |
| CPMFCMCLK | input | TCELL28:IMUX.CLK0 |
| CPMINTERCONNECTCLK | input | TCELL30:IMUX.CLK0 |
| CPMINTERCONNECTCLKEN | input | TCELL32:IMUX.IMUX4.DELAY |
| CPMINTERCONNECTCLKNTO1 | input | TCELL56:IMUX.IMUX14.DELAY |
| CPMMCCLK | input | TCELL31:IMUX.CLK0 |
| CPMPPCMPLBCLK | input | TCELL52:IMUX.CLK0 |
| CPMPPCS0PLBCLK | input | TCELL51:IMUX.CLK0 |
| CPMPPCS1PLBCLK | input | TCELL68:IMUX.CLK0 |
| DBGC440DEBUGHALT | input | TCELL10:IMUX.IMUX8.DELAY |
| DBGC440SYSTEMSTATUS0 | input | TCELL11:IMUX.IMUX8.DELAY |
| DBGC440SYSTEMSTATUS1 | input | TCELL11:IMUX.IMUX9.DELAY |
| DBGC440SYSTEMSTATUS2 | input | TCELL11:IMUX.IMUX10.DELAY |
| DBGC440SYSTEMSTATUS3 | input | TCELL11:IMUX.IMUX11.DELAY |
| DBGC440SYSTEMSTATUS4 | input | TCELL11:IMUX.IMUX12.DELAY |
| DBGC440UNCONDDEBUGEVENT | input | TCELL10:IMUX.IMUX9.DELAY |
| DCRPPCDMACK | input | TCELL57:IMUX.IMUX14.DELAY |
| DCRPPCDMDBUSIN0 | input | TCELL61:IMUX.IMUX8.DELAY |
| DCRPPCDMDBUSIN1 | input | TCELL61:IMUX.IMUX9.DELAY |
| DCRPPCDMDBUSIN10 | input | TCELL60:IMUX.IMUX10.DELAY |
| DCRPPCDMDBUSIN11 | input | TCELL60:IMUX.IMUX11.DELAY |
| DCRPPCDMDBUSIN12 | input | TCELL60:IMUX.IMUX12.DELAY |
| DCRPPCDMDBUSIN13 | input | TCELL60:IMUX.IMUX13.DELAY |
| DCRPPCDMDBUSIN14 | input | TCELL60:IMUX.IMUX14.DELAY |
| DCRPPCDMDBUSIN15 | input | TCELL60:IMUX.IMUX15.DELAY |
| DCRPPCDMDBUSIN16 | input | TCELL59:IMUX.IMUX8.DELAY |
| DCRPPCDMDBUSIN17 | input | TCELL59:IMUX.IMUX9.DELAY |
| DCRPPCDMDBUSIN18 | input | TCELL59:IMUX.IMUX10.DELAY |
| DCRPPCDMDBUSIN19 | input | TCELL59:IMUX.IMUX11.DELAY |
| DCRPPCDMDBUSIN2 | input | TCELL61:IMUX.IMUX10.DELAY |
| DCRPPCDMDBUSIN20 | input | TCELL59:IMUX.IMUX12.DELAY |
| DCRPPCDMDBUSIN21 | input | TCELL59:IMUX.IMUX13.DELAY |
| DCRPPCDMDBUSIN22 | input | TCELL59:IMUX.IMUX14.DELAY |
| DCRPPCDMDBUSIN23 | input | TCELL59:IMUX.IMUX15.DELAY |
| DCRPPCDMDBUSIN24 | input | TCELL58:IMUX.IMUX8.DELAY |
| DCRPPCDMDBUSIN25 | input | TCELL58:IMUX.IMUX9.DELAY |
| DCRPPCDMDBUSIN26 | input | TCELL58:IMUX.IMUX10.DELAY |
| DCRPPCDMDBUSIN27 | input | TCELL58:IMUX.IMUX11.DELAY |
| DCRPPCDMDBUSIN28 | input | TCELL58:IMUX.IMUX12.DELAY |
| DCRPPCDMDBUSIN29 | input | TCELL58:IMUX.IMUX13.DELAY |
| DCRPPCDMDBUSIN3 | input | TCELL61:IMUX.IMUX11.DELAY |
| DCRPPCDMDBUSIN30 | input | TCELL58:IMUX.IMUX14.DELAY |
| DCRPPCDMDBUSIN31 | input | TCELL58:IMUX.IMUX15.DELAY |
| DCRPPCDMDBUSIN4 | input | TCELL61:IMUX.IMUX12.DELAY |
| DCRPPCDMDBUSIN5 | input | TCELL61:IMUX.IMUX13.DELAY |
| DCRPPCDMDBUSIN6 | input | TCELL61:IMUX.IMUX14.DELAY |
| DCRPPCDMDBUSIN7 | input | TCELL61:IMUX.IMUX15.DELAY |
| DCRPPCDMDBUSIN8 | input | TCELL60:IMUX.IMUX8.DELAY |
| DCRPPCDMDBUSIN9 | input | TCELL60:IMUX.IMUX9.DELAY |
| DCRPPCDMTIMEOUTWAIT | input | TCELL57:IMUX.IMUX15.DELAY |
| DCRPPCDSABUS0 | input | TCELL29:IMUX.IMUX0.DELAY |
| DCRPPCDSABUS1 | input | TCELL29:IMUX.IMUX1.DELAY |
| DCRPPCDSABUS2 | input | TCELL29:IMUX.IMUX2.DELAY |
| DCRPPCDSABUS3 | input | TCELL29:IMUX.IMUX3.DELAY |
| DCRPPCDSABUS4 | input | TCELL29:IMUX.IMUX4.DELAY |
| DCRPPCDSABUS5 | input | TCELL29:IMUX.IMUX5.DELAY |
| DCRPPCDSABUS6 | input | TCELL29:IMUX.IMUX6.DELAY |
| DCRPPCDSABUS7 | input | TCELL29:IMUX.IMUX7.DELAY |
| DCRPPCDSABUS8 | input | TCELL28:IMUX.IMUX8.DELAY |
| DCRPPCDSABUS9 | input | TCELL28:IMUX.IMUX9.DELAY |
| DCRPPCDSDBUSOUT0 | input | TCELL28:IMUX.IMUX0.DELAY |
| DCRPPCDSDBUSOUT1 | input | TCELL28:IMUX.IMUX1.DELAY |
| DCRPPCDSDBUSOUT10 | input | TCELL27:IMUX.IMUX2.DELAY |
| DCRPPCDSDBUSOUT11 | input | TCELL27:IMUX.IMUX3.DELAY |
| DCRPPCDSDBUSOUT12 | input | TCELL27:IMUX.IMUX4.DELAY |
| DCRPPCDSDBUSOUT13 | input | TCELL27:IMUX.IMUX5.DELAY |
| DCRPPCDSDBUSOUT14 | input | TCELL27:IMUX.IMUX6.DELAY |
| DCRPPCDSDBUSOUT15 | input | TCELL27:IMUX.IMUX7.DELAY |
| DCRPPCDSDBUSOUT16 | input | TCELL26:IMUX.IMUX0.DELAY |
| DCRPPCDSDBUSOUT17 | input | TCELL26:IMUX.IMUX1.DELAY |
| DCRPPCDSDBUSOUT18 | input | TCELL26:IMUX.IMUX2.DELAY |
| DCRPPCDSDBUSOUT19 | input | TCELL26:IMUX.IMUX3.DELAY |
| DCRPPCDSDBUSOUT2 | input | TCELL28:IMUX.IMUX2.DELAY |
| DCRPPCDSDBUSOUT20 | input | TCELL26:IMUX.IMUX4.DELAY |
| DCRPPCDSDBUSOUT21 | input | TCELL26:IMUX.IMUX5.DELAY |
| DCRPPCDSDBUSOUT22 | input | TCELL26:IMUX.IMUX6.DELAY |
| DCRPPCDSDBUSOUT23 | input | TCELL26:IMUX.IMUX7.DELAY |
| DCRPPCDSDBUSOUT24 | input | TCELL25:IMUX.IMUX0.DELAY |
| DCRPPCDSDBUSOUT25 | input | TCELL25:IMUX.IMUX1.DELAY |
| DCRPPCDSDBUSOUT26 | input | TCELL25:IMUX.IMUX2.DELAY |
| DCRPPCDSDBUSOUT27 | input | TCELL25:IMUX.IMUX3.DELAY |
| DCRPPCDSDBUSOUT28 | input | TCELL25:IMUX.IMUX4.DELAY |
| DCRPPCDSDBUSOUT29 | input | TCELL25:IMUX.IMUX5.DELAY |
| DCRPPCDSDBUSOUT3 | input | TCELL28:IMUX.IMUX3.DELAY |
| DCRPPCDSDBUSOUT30 | input | TCELL25:IMUX.IMUX6.DELAY |
| DCRPPCDSDBUSOUT31 | input | TCELL25:IMUX.IMUX7.DELAY |
| DCRPPCDSDBUSOUT4 | input | TCELL28:IMUX.IMUX4.DELAY |
| DCRPPCDSDBUSOUT5 | input | TCELL28:IMUX.IMUX5.DELAY |
| DCRPPCDSDBUSOUT6 | input | TCELL28:IMUX.IMUX6.DELAY |
| DCRPPCDSDBUSOUT7 | input | TCELL28:IMUX.IMUX7.DELAY |
| DCRPPCDSDBUSOUT8 | input | TCELL27:IMUX.IMUX0.DELAY |
| DCRPPCDSDBUSOUT9 | input | TCELL27:IMUX.IMUX1.DELAY |
| DCRPPCDSREAD | input | TCELL27:IMUX.IMUX8.DELAY |
| DCRPPCDSWRITE | input | TCELL27:IMUX.IMUX9.DELAY |
| DMA0LLRSTENGINEACK | output | TCELL40:OUT13.TMIN |
| DMA0LLRXDSTRDYN | output | TCELL40:OUT12.TMIN |
| DMA0LLTXD0 | output | TCELL47:OUT16.TMIN |
| DMA0LLTXD1 | output | TCELL47:OUT17.TMIN |
| DMA0LLTXD10 | output | TCELL45:OUT18.TMIN |
| DMA0LLTXD11 | output | TCELL45:OUT19.TMIN |
| DMA0LLTXD12 | output | TCELL44:OUT16.TMIN |
| DMA0LLTXD13 | output | TCELL44:OUT17.TMIN |
| DMA0LLTXD14 | output | TCELL44:OUT18.TMIN |
| DMA0LLTXD15 | output | TCELL44:OUT19.TMIN |
| DMA0LLTXD16 | output | TCELL43:OUT16.TMIN |
| DMA0LLTXD17 | output | TCELL43:OUT17.TMIN |
| DMA0LLTXD18 | output | TCELL43:OUT18.TMIN |
| DMA0LLTXD19 | output | TCELL43:OUT19.TMIN |
| DMA0LLTXD2 | output | TCELL47:OUT18.TMIN |
| DMA0LLTXD20 | output | TCELL42:OUT16.TMIN |
| DMA0LLTXD21 | output | TCELL42:OUT17.TMIN |
| DMA0LLTXD22 | output | TCELL42:OUT18.TMIN |
| DMA0LLTXD23 | output | TCELL42:OUT19.TMIN |
| DMA0LLTXD24 | output | TCELL41:OUT16.TMIN |
| DMA0LLTXD25 | output | TCELL41:OUT17.TMIN |
| DMA0LLTXD26 | output | TCELL41:OUT18.TMIN |
| DMA0LLTXD27 | output | TCELL41:OUT19.TMIN |
| DMA0LLTXD28 | output | TCELL40:OUT16.TMIN |
| DMA0LLTXD29 | output | TCELL40:OUT17.TMIN |
| DMA0LLTXD3 | output | TCELL47:OUT19.TMIN |
| DMA0LLTXD30 | output | TCELL40:OUT18.TMIN |
| DMA0LLTXD31 | output | TCELL40:OUT19.TMIN |
| DMA0LLTXD4 | output | TCELL46:OUT16.TMIN |
| DMA0LLTXD5 | output | TCELL46:OUT17.TMIN |
| DMA0LLTXD6 | output | TCELL46:OUT18.TMIN |
| DMA0LLTXD7 | output | TCELL46:OUT19.TMIN |
| DMA0LLTXD8 | output | TCELL45:OUT16.TMIN |
| DMA0LLTXD9 | output | TCELL45:OUT17.TMIN |
| DMA0LLTXEOFN | output | TCELL41:OUT12.TMIN |
| DMA0LLTXEOPN | output | TCELL41:OUT14.TMIN |
| DMA0LLTXREM0 | output | TCELL42:OUT12.TMIN |
| DMA0LLTXREM1 | output | TCELL42:OUT13.TMIN |
| DMA0LLTXREM2 | output | TCELL42:OUT14.TMIN |
| DMA0LLTXREM3 | output | TCELL42:OUT15.TMIN |
| DMA0LLTXSOFN | output | TCELL43:OUT15.TMIN |
| DMA0LLTXSOPN | output | TCELL41:OUT13.TMIN |
| DMA0LLTXSRCRDYN | output | TCELL41:OUT15.TMIN |
| DMA0RXIRQ | output | TCELL40:OUT15.TMIN |
| DMA0TXIRQ | output | TCELL40:OUT14.TMIN |
| DMA1LLRSTENGINEACK | output | TCELL44:OUT15.TMIN |
| DMA1LLRXDSTRDYN | output | TCELL45:OUT13.TMIN |
| DMA1LLTXD0 | output | TCELL55:OUT16.TMIN |
| DMA1LLTXD1 | output | TCELL55:OUT17.TMIN |
| DMA1LLTXD10 | output | TCELL53:OUT18.TMIN |
| DMA1LLTXD11 | output | TCELL53:OUT19.TMIN |
| DMA1LLTXD12 | output | TCELL52:OUT16.TMIN |
| DMA1LLTXD13 | output | TCELL52:OUT17.TMIN |
| DMA1LLTXD14 | output | TCELL52:OUT18.TMIN |
| DMA1LLTXD15 | output | TCELL52:OUT19.TMIN |
| DMA1LLTXD16 | output | TCELL51:OUT16.TMIN |
| DMA1LLTXD17 | output | TCELL51:OUT17.TMIN |
| DMA1LLTXD18 | output | TCELL51:OUT18.TMIN |
| DMA1LLTXD19 | output | TCELL51:OUT19.TMIN |
| DMA1LLTXD2 | output | TCELL55:OUT18.TMIN |
| DMA1LLTXD20 | output | TCELL50:OUT16.TMIN |
| DMA1LLTXD21 | output | TCELL50:OUT17.TMIN |
| DMA1LLTXD22 | output | TCELL50:OUT18.TMIN |
| DMA1LLTXD23 | output | TCELL50:OUT19.TMIN |
| DMA1LLTXD24 | output | TCELL49:OUT16.TMIN |
| DMA1LLTXD25 | output | TCELL49:OUT17.TMIN |
| DMA1LLTXD26 | output | TCELL49:OUT18.TMIN |
| DMA1LLTXD27 | output | TCELL49:OUT19.TMIN |
| DMA1LLTXD28 | output | TCELL48:OUT16.TMIN |
| DMA1LLTXD29 | output | TCELL48:OUT17.TMIN |
| DMA1LLTXD3 | output | TCELL55:OUT19.TMIN |
| DMA1LLTXD30 | output | TCELL48:OUT18.TMIN |
| DMA1LLTXD31 | output | TCELL48:OUT19.TMIN |
| DMA1LLTXD4 | output | TCELL54:OUT16.TMIN |
| DMA1LLTXD5 | output | TCELL54:OUT17.TMIN |
| DMA1LLTXD6 | output | TCELL54:OUT18.TMIN |
| DMA1LLTXD7 | output | TCELL54:OUT19.TMIN |
| DMA1LLTXD8 | output | TCELL53:OUT16.TMIN |
| DMA1LLTXD9 | output | TCELL53:OUT17.TMIN |
| DMA1LLTXEOFN | output | TCELL46:OUT13.TMIN |
| DMA1LLTXEOPN | output | TCELL46:OUT15.TMIN |
| DMA1LLTXREM0 | output | TCELL47:OUT12.TMIN |
| DMA1LLTXREM1 | output | TCELL47:OUT13.TMIN |
| DMA1LLTXREM2 | output | TCELL47:OUT14.TMIN |
| DMA1LLTXREM3 | output | TCELL47:OUT15.TMIN |
| DMA1LLTXSOFN | output | TCELL46:OUT12.TMIN |
| DMA1LLTXSOPN | output | TCELL46:OUT14.TMIN |
| DMA1LLTXSRCRDYN | output | TCELL45:OUT12.TMIN |
| DMA1RXIRQ | output | TCELL45:OUT15.TMIN |
| DMA1TXIRQ | output | TCELL45:OUT14.TMIN |
| DMA2LLRSTENGINEACK | output | TCELL72:OUT13.TMIN |
| DMA2LLRXDSTRDYN | output | TCELL72:OUT12.TMIN |
| DMA2LLTXD0 | output | TCELL71:OUT16.TMIN |
| DMA2LLTXD1 | output | TCELL71:OUT17.TMIN |
| DMA2LLTXD10 | output | TCELL69:OUT18.TMIN |
| DMA2LLTXD11 | output | TCELL69:OUT19.TMIN |
| DMA2LLTXD12 | output | TCELL68:OUT16.TMIN |
| DMA2LLTXD13 | output | TCELL68:OUT17.TMIN |
| DMA2LLTXD14 | output | TCELL68:OUT18.TMIN |
| DMA2LLTXD15 | output | TCELL68:OUT19.TMIN |
| DMA2LLTXD16 | output | TCELL67:OUT16.TMIN |
| DMA2LLTXD17 | output | TCELL67:OUT17.TMIN |
| DMA2LLTXD18 | output | TCELL67:OUT18.TMIN |
| DMA2LLTXD19 | output | TCELL67:OUT19.TMIN |
| DMA2LLTXD2 | output | TCELL71:OUT18.TMIN |
| DMA2LLTXD20 | output | TCELL66:OUT16.TMIN |
| DMA2LLTXD21 | output | TCELL66:OUT17.TMIN |
| DMA2LLTXD22 | output | TCELL66:OUT18.TMIN |
| DMA2LLTXD23 | output | TCELL66:OUT19.TMIN |
| DMA2LLTXD24 | output | TCELL65:OUT16.TMIN |
| DMA2LLTXD25 | output | TCELL65:OUT17.TMIN |
| DMA2LLTXD26 | output | TCELL65:OUT18.TMIN |
| DMA2LLTXD27 | output | TCELL65:OUT19.TMIN |
| DMA2LLTXD28 | output | TCELL64:OUT16.TMIN |
| DMA2LLTXD29 | output | TCELL64:OUT17.TMIN |
| DMA2LLTXD3 | output | TCELL71:OUT19.TMIN |
| DMA2LLTXD30 | output | TCELL64:OUT18.TMIN |
| DMA2LLTXD31 | output | TCELL64:OUT19.TMIN |
| DMA2LLTXD4 | output | TCELL70:OUT16.TMIN |
| DMA2LLTXD5 | output | TCELL70:OUT17.TMIN |
| DMA2LLTXD6 | output | TCELL70:OUT18.TMIN |
| DMA2LLTXD7 | output | TCELL70:OUT19.TMIN |
| DMA2LLTXD8 | output | TCELL69:OUT16.TMIN |
| DMA2LLTXD9 | output | TCELL69:OUT17.TMIN |
| DMA2LLTXEOFN | output | TCELL73:OUT12.TMIN |
| DMA2LLTXEOPN | output | TCELL73:OUT14.TMIN |
| DMA2LLTXREM0 | output | TCELL74:OUT12.TMIN |
| DMA2LLTXREM1 | output | TCELL74:OUT13.TMIN |
| DMA2LLTXREM2 | output | TCELL74:OUT14.TMIN |
| DMA2LLTXREM3 | output | TCELL74:OUT15.TMIN |
| DMA2LLTXSOFN | output | TCELL75:OUT15.TMIN |
| DMA2LLTXSOPN | output | TCELL73:OUT13.TMIN |
| DMA2LLTXSRCRDYN | output | TCELL73:OUT15.TMIN |
| DMA2RXIRQ | output | TCELL72:OUT15.TMIN |
| DMA2TXIRQ | output | TCELL72:OUT14.TMIN |
| DMA3LLRSTENGINEACK | output | TCELL79:OUT13.TMIN |
| DMA3LLRXDSTRDYN | output | TCELL79:OUT12.TMIN |
| DMA3LLTXD0 | output | TCELL79:OUT16.TMIN |
| DMA3LLTXD1 | output | TCELL79:OUT17.TMIN |
| DMA3LLTXD10 | output | TCELL77:OUT18.TMIN |
| DMA3LLTXD11 | output | TCELL77:OUT19.TMIN |
| DMA3LLTXD12 | output | TCELL76:OUT16.TMIN |
| DMA3LLTXD13 | output | TCELL76:OUT17.TMIN |
| DMA3LLTXD14 | output | TCELL76:OUT18.TMIN |
| DMA3LLTXD15 | output | TCELL76:OUT19.TMIN |
| DMA3LLTXD16 | output | TCELL75:OUT16.TMIN |
| DMA3LLTXD17 | output | TCELL75:OUT17.TMIN |
| DMA3LLTXD18 | output | TCELL75:OUT18.TMIN |
| DMA3LLTXD19 | output | TCELL75:OUT19.TMIN |
| DMA3LLTXD2 | output | TCELL79:OUT18.TMIN |
| DMA3LLTXD20 | output | TCELL74:OUT16.TMIN |
| DMA3LLTXD21 | output | TCELL74:OUT17.TMIN |
| DMA3LLTXD22 | output | TCELL74:OUT18.TMIN |
| DMA3LLTXD23 | output | TCELL74:OUT19.TMIN |
| DMA3LLTXD24 | output | TCELL73:OUT16.TMIN |
| DMA3LLTXD25 | output | TCELL73:OUT17.TMIN |
| DMA3LLTXD26 | output | TCELL73:OUT18.TMIN |
| DMA3LLTXD27 | output | TCELL73:OUT19.TMIN |
| DMA3LLTXD28 | output | TCELL72:OUT16.TMIN |
| DMA3LLTXD29 | output | TCELL72:OUT17.TMIN |
| DMA3LLTXD3 | output | TCELL79:OUT19.TMIN |
| DMA3LLTXD30 | output | TCELL72:OUT18.TMIN |
| DMA3LLTXD31 | output | TCELL72:OUT19.TMIN |
| DMA3LLTXD4 | output | TCELL78:OUT16.TMIN |
| DMA3LLTXD5 | output | TCELL78:OUT17.TMIN |
| DMA3LLTXD6 | output | TCELL78:OUT18.TMIN |
| DMA3LLTXD7 | output | TCELL78:OUT19.TMIN |
| DMA3LLTXD8 | output | TCELL77:OUT16.TMIN |
| DMA3LLTXD9 | output | TCELL77:OUT17.TMIN |
| DMA3LLTXEOFN | output | TCELL78:OUT12.TMIN |
| DMA3LLTXEOPN | output | TCELL78:OUT14.TMIN |
| DMA3LLTXREM0 | output | TCELL77:OUT12.TMIN |
| DMA3LLTXREM1 | output | TCELL77:OUT13.TMIN |
| DMA3LLTXREM2 | output | TCELL77:OUT14.TMIN |
| DMA3LLTXREM3 | output | TCELL77:OUT15.TMIN |
| DMA3LLTXSOFN | output | TCELL76:OUT15.TMIN |
| DMA3LLTXSOPN | output | TCELL78:OUT13.TMIN |
| DMA3LLTXSRCRDYN | output | TCELL78:OUT15.TMIN |
| DMA3RXIRQ | output | TCELL79:OUT15.TMIN |
| DMA3TXIRQ | output | TCELL79:OUT14.TMIN |
| EICC440CRITIRQ | input | TCELL31:IMUX.IMUX21.DELAY |
| EICC440EXTIRQ | input | TCELL31:IMUX.IMUX22.DELAY |
| FCMAPUCONFIRMINSTR | input | TCELL18:IMUX.IMUX13.DELAY |
| FCMAPUCR0 | input | TCELL19:IMUX.IMUX12.DELAY |
| FCMAPUCR1 | input | TCELL19:IMUX.IMUX13.DELAY |
| FCMAPUCR2 | input | TCELL19:IMUX.IMUX14.DELAY |
| FCMAPUCR3 | input | TCELL19:IMUX.IMUX15.DELAY |
| FCMAPUDONE | input | TCELL18:IMUX.IMUX12.DELAY |
| FCMAPUEXCEPTION | input | TCELL18:IMUX.IMUX14.DELAY |
| FCMAPUFPSCRFEX | input | TCELL18:IMUX.IMUX15.DELAY |
| FCMAPURESULT0 | input | TCELL19:IMUX.IMUX0.DELAY |
| FCMAPURESULT1 | input | TCELL19:IMUX.IMUX1.DELAY |
| FCMAPURESULT10 | input | TCELL17:IMUX.IMUX2.DELAY |
| FCMAPURESULT11 | input | TCELL17:IMUX.IMUX3.DELAY |
| FCMAPURESULT12 | input | TCELL16:IMUX.IMUX0.DELAY |
| FCMAPURESULT13 | input | TCELL16:IMUX.IMUX1.DELAY |
| FCMAPURESULT14 | input | TCELL16:IMUX.IMUX2.DELAY |
| FCMAPURESULT15 | input | TCELL16:IMUX.IMUX3.DELAY |
| FCMAPURESULT16 | input | TCELL15:IMUX.IMUX0.DELAY |
| FCMAPURESULT17 | input | TCELL15:IMUX.IMUX1.DELAY |
| FCMAPURESULT18 | input | TCELL15:IMUX.IMUX2.DELAY |
| FCMAPURESULT19 | input | TCELL15:IMUX.IMUX3.DELAY |
| FCMAPURESULT2 | input | TCELL19:IMUX.IMUX2.DELAY |
| FCMAPURESULT20 | input | TCELL14:IMUX.IMUX0.DELAY |
| FCMAPURESULT21 | input | TCELL14:IMUX.IMUX1.DELAY |
| FCMAPURESULT22 | input | TCELL14:IMUX.IMUX2.DELAY |
| FCMAPURESULT23 | input | TCELL14:IMUX.IMUX3.DELAY |
| FCMAPURESULT24 | input | TCELL13:IMUX.IMUX0.DELAY |
| FCMAPURESULT25 | input | TCELL13:IMUX.IMUX1.DELAY |
| FCMAPURESULT26 | input | TCELL13:IMUX.IMUX2.DELAY |
| FCMAPURESULT27 | input | TCELL13:IMUX.IMUX3.DELAY |
| FCMAPURESULT28 | input | TCELL12:IMUX.IMUX0.DELAY |
| FCMAPURESULT29 | input | TCELL12:IMUX.IMUX1.DELAY |
| FCMAPURESULT3 | input | TCELL19:IMUX.IMUX3.DELAY |
| FCMAPURESULT30 | input | TCELL12:IMUX.IMUX2.DELAY |
| FCMAPURESULT31 | input | TCELL12:IMUX.IMUX3.DELAY |
| FCMAPURESULT4 | input | TCELL18:IMUX.IMUX0.DELAY |
| FCMAPURESULT5 | input | TCELL18:IMUX.IMUX1.DELAY |
| FCMAPURESULT6 | input | TCELL18:IMUX.IMUX2.DELAY |
| FCMAPURESULT7 | input | TCELL18:IMUX.IMUX3.DELAY |
| FCMAPURESULT8 | input | TCELL17:IMUX.IMUX0.DELAY |
| FCMAPURESULT9 | input | TCELL17:IMUX.IMUX1.DELAY |
| FCMAPURESULTVALID | input | TCELL17:IMUX.IMUX12.DELAY |
| FCMAPUSLEEPNOTREADY | input | TCELL17:IMUX.IMUX13.DELAY |
| FCMAPUSTOREDATA0 | input | TCELL19:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA1 | input | TCELL19:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA10 | input | TCELL18:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA100 | input | TCELL7:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA101 | input | TCELL7:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA102 | input | TCELL7:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA103 | input | TCELL7:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA104 | input | TCELL6:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA105 | input | TCELL6:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA106 | input | TCELL6:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA107 | input | TCELL6:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA108 | input | TCELL6:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA109 | input | TCELL6:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA11 | input | TCELL18:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA110 | input | TCELL6:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA111 | input | TCELL6:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA112 | input | TCELL5:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA113 | input | TCELL5:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA114 | input | TCELL5:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA115 | input | TCELL5:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA116 | input | TCELL5:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA117 | input | TCELL5:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA118 | input | TCELL5:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA119 | input | TCELL5:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA12 | input | TCELL18:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA120 | input | TCELL4:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA121 | input | TCELL4:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA122 | input | TCELL4:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA123 | input | TCELL4:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA124 | input | TCELL4:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA125 | input | TCELL4:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA126 | input | TCELL4:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA127 | input | TCELL4:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA13 | input | TCELL18:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA14 | input | TCELL18:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA15 | input | TCELL18:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA16 | input | TCELL17:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA17 | input | TCELL17:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA18 | input | TCELL17:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA19 | input | TCELL17:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA2 | input | TCELL19:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA20 | input | TCELL17:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA21 | input | TCELL17:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA22 | input | TCELL17:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA23 | input | TCELL17:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA24 | input | TCELL16:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA25 | input | TCELL16:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA26 | input | TCELL16:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA27 | input | TCELL16:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA28 | input | TCELL16:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA29 | input | TCELL16:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA3 | input | TCELL19:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA30 | input | TCELL16:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA31 | input | TCELL16:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA32 | input | TCELL15:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA33 | input | TCELL15:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA34 | input | TCELL15:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA35 | input | TCELL15:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA36 | input | TCELL15:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA37 | input | TCELL15:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA38 | input | TCELL15:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA39 | input | TCELL15:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA4 | input | TCELL19:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA40 | input | TCELL14:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA41 | input | TCELL14:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA42 | input | TCELL14:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA43 | input | TCELL14:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA44 | input | TCELL14:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA45 | input | TCELL14:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA46 | input | TCELL14:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA47 | input | TCELL14:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA48 | input | TCELL13:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA49 | input | TCELL13:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA5 | input | TCELL19:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA50 | input | TCELL13:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA51 | input | TCELL13:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA52 | input | TCELL13:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA53 | input | TCELL13:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA54 | input | TCELL13:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA55 | input | TCELL13:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA56 | input | TCELL12:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA57 | input | TCELL12:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA58 | input | TCELL12:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA59 | input | TCELL12:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA6 | input | TCELL19:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA60 | input | TCELL12:IMUX.IMUX8.DELAY |
| FCMAPUSTOREDATA61 | input | TCELL12:IMUX.IMUX9.DELAY |
| FCMAPUSTOREDATA62 | input | TCELL12:IMUX.IMUX10.DELAY |
| FCMAPUSTOREDATA63 | input | TCELL12:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA64 | input | TCELL11:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA65 | input | TCELL11:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA66 | input | TCELL11:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA67 | input | TCELL11:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA68 | input | TCELL11:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA69 | input | TCELL11:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA7 | input | TCELL19:IMUX.IMUX11.DELAY |
| FCMAPUSTOREDATA70 | input | TCELL11:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA71 | input | TCELL11:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA72 | input | TCELL10:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA73 | input | TCELL10:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA74 | input | TCELL10:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA75 | input | TCELL10:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA76 | input | TCELL10:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA77 | input | TCELL10:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA78 | input | TCELL10:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA79 | input | TCELL10:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA8 | input | TCELL18:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA80 | input | TCELL9:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA81 | input | TCELL9:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA82 | input | TCELL9:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA83 | input | TCELL9:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA84 | input | TCELL9:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA85 | input | TCELL9:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA86 | input | TCELL9:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA87 | input | TCELL9:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA88 | input | TCELL8:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA89 | input | TCELL8:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA9 | input | TCELL18:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA90 | input | TCELL8:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA91 | input | TCELL8:IMUX.IMUX3.DELAY |
| FCMAPUSTOREDATA92 | input | TCELL8:IMUX.IMUX4.DELAY |
| FCMAPUSTOREDATA93 | input | TCELL8:IMUX.IMUX5.DELAY |
| FCMAPUSTOREDATA94 | input | TCELL8:IMUX.IMUX6.DELAY |
| FCMAPUSTOREDATA95 | input | TCELL8:IMUX.IMUX7.DELAY |
| FCMAPUSTOREDATA96 | input | TCELL7:IMUX.IMUX0.DELAY |
| FCMAPUSTOREDATA97 | input | TCELL7:IMUX.IMUX1.DELAY |
| FCMAPUSTOREDATA98 | input | TCELL7:IMUX.IMUX2.DELAY |
| FCMAPUSTOREDATA99 | input | TCELL7:IMUX.IMUX3.DELAY |
| JTGC440TCK | input | TCELL19:IMUX.CLK0 |
| JTGC440TDI | input | TCELL25:IMUX.IMUX22.DELAY |
| JTGC440TMS | input | TCELL25:IMUX.IMUX21.DELAY |
| JTGC440TRSTNEG | input | TCELL25:IMUX.IMUX20.DELAY |
| LLDMA0RSTENGINEREQ | input | TCELL40:IMUX.IMUX19.DELAY |
| LLDMA0RXD0 | input | TCELL47:IMUX.IMUX20.DELAY |
| LLDMA0RXD1 | input | TCELL47:IMUX.IMUX21.DELAY |
| LLDMA0RXD10 | input | TCELL45:IMUX.IMUX22.DELAY |
| LLDMA0RXD11 | input | TCELL45:IMUX.IMUX23.DELAY |
| LLDMA0RXD12 | input | TCELL44:IMUX.IMUX20.DELAY |
| LLDMA0RXD13 | input | TCELL44:IMUX.IMUX21.DELAY |
| LLDMA0RXD14 | input | TCELL44:IMUX.IMUX22.DELAY |
| LLDMA0RXD15 | input | TCELL44:IMUX.IMUX23.DELAY |
| LLDMA0RXD16 | input | TCELL43:IMUX.IMUX20.DELAY |
| LLDMA0RXD17 | input | TCELL43:IMUX.IMUX21.DELAY |
| LLDMA0RXD18 | input | TCELL43:IMUX.IMUX22.DELAY |
| LLDMA0RXD19 | input | TCELL43:IMUX.IMUX23.DELAY |
| LLDMA0RXD2 | input | TCELL47:IMUX.IMUX22.DELAY |
| LLDMA0RXD20 | input | TCELL42:IMUX.IMUX20.DELAY |
| LLDMA0RXD21 | input | TCELL42:IMUX.IMUX21.DELAY |
| LLDMA0RXD22 | input | TCELL42:IMUX.IMUX22.DELAY |
| LLDMA0RXD23 | input | TCELL42:IMUX.IMUX23.DELAY |
| LLDMA0RXD24 | input | TCELL41:IMUX.IMUX20.DELAY |
| LLDMA0RXD25 | input | TCELL41:IMUX.IMUX21.DELAY |
| LLDMA0RXD26 | input | TCELL41:IMUX.IMUX22.DELAY |
| LLDMA0RXD27 | input | TCELL41:IMUX.IMUX23.DELAY |
| LLDMA0RXD28 | input | TCELL40:IMUX.IMUX20.DELAY |
| LLDMA0RXD29 | input | TCELL40:IMUX.IMUX21.DELAY |
| LLDMA0RXD3 | input | TCELL47:IMUX.IMUX23.DELAY |
| LLDMA0RXD30 | input | TCELL40:IMUX.IMUX22.DELAY |
| LLDMA0RXD31 | input | TCELL40:IMUX.IMUX23.DELAY |
| LLDMA0RXD4 | input | TCELL46:IMUX.IMUX20.DELAY |
| LLDMA0RXD5 | input | TCELL46:IMUX.IMUX21.DELAY |
| LLDMA0RXD6 | input | TCELL46:IMUX.IMUX22.DELAY |
| LLDMA0RXD7 | input | TCELL46:IMUX.IMUX23.DELAY |
| LLDMA0RXD8 | input | TCELL45:IMUX.IMUX20.DELAY |
| LLDMA0RXD9 | input | TCELL45:IMUX.IMUX21.DELAY |
| LLDMA0RXEOFN | input | TCELL42:IMUX.IMUX19.DELAY |
| LLDMA0RXEOPN | input | TCELL40:IMUX.IMUX17.DELAY |
| LLDMA0RXREM0 | input | TCELL41:IMUX.IMUX16.DELAY |
| LLDMA0RXREM1 | input | TCELL41:IMUX.IMUX17.DELAY |
| LLDMA0RXREM2 | input | TCELL41:IMUX.IMUX18.DELAY |
| LLDMA0RXREM3 | input | TCELL41:IMUX.IMUX19.DELAY |
| LLDMA0RXSOFN | input | TCELL42:IMUX.IMUX18.DELAY |
| LLDMA0RXSOPN | input | TCELL40:IMUX.IMUX16.DELAY |
| LLDMA0RXSRCRDYN | input | TCELL40:IMUX.IMUX18.DELAY |
| LLDMA0TXDSTRDYN | input | TCELL42:IMUX.IMUX17.DELAY |
| LLDMA1RSTENGINEREQ | input | TCELL45:IMUX.IMUX19.DELAY |
| LLDMA1RXD0 | input | TCELL55:IMUX.IMUX20.DELAY |
| LLDMA1RXD1 | input | TCELL55:IMUX.IMUX21.DELAY |
| LLDMA1RXD10 | input | TCELL53:IMUX.IMUX22.DELAY |
| LLDMA1RXD11 | input | TCELL53:IMUX.IMUX23.DELAY |
| LLDMA1RXD12 | input | TCELL52:IMUX.IMUX20.DELAY |
| LLDMA1RXD13 | input | TCELL52:IMUX.IMUX21.DELAY |
| LLDMA1RXD14 | input | TCELL52:IMUX.IMUX22.DELAY |
| LLDMA1RXD15 | input | TCELL52:IMUX.IMUX23.DELAY |
| LLDMA1RXD16 | input | TCELL51:IMUX.IMUX20.DELAY |
| LLDMA1RXD17 | input | TCELL51:IMUX.IMUX21.DELAY |
| LLDMA1RXD18 | input | TCELL51:IMUX.IMUX22.DELAY |
| LLDMA1RXD19 | input | TCELL51:IMUX.IMUX23.DELAY |
| LLDMA1RXD2 | input | TCELL55:IMUX.IMUX22.DELAY |
| LLDMA1RXD20 | input | TCELL50:IMUX.IMUX20.DELAY |
| LLDMA1RXD21 | input | TCELL50:IMUX.IMUX21.DELAY |
| LLDMA1RXD22 | input | TCELL50:IMUX.IMUX22.DELAY |
| LLDMA1RXD23 | input | TCELL50:IMUX.IMUX23.DELAY |
| LLDMA1RXD24 | input | TCELL49:IMUX.IMUX20.DELAY |
| LLDMA1RXD25 | input | TCELL49:IMUX.IMUX21.DELAY |
| LLDMA1RXD26 | input | TCELL49:IMUX.IMUX22.DELAY |
| LLDMA1RXD27 | input | TCELL49:IMUX.IMUX23.DELAY |
| LLDMA1RXD28 | input | TCELL48:IMUX.IMUX20.DELAY |
| LLDMA1RXD29 | input | TCELL48:IMUX.IMUX21.DELAY |
| LLDMA1RXD3 | input | TCELL55:IMUX.IMUX23.DELAY |
| LLDMA1RXD30 | input | TCELL48:IMUX.IMUX22.DELAY |
| LLDMA1RXD31 | input | TCELL48:IMUX.IMUX23.DELAY |
| LLDMA1RXD4 | input | TCELL54:IMUX.IMUX20.DELAY |
| LLDMA1RXD5 | input | TCELL54:IMUX.IMUX21.DELAY |
| LLDMA1RXD6 | input | TCELL54:IMUX.IMUX22.DELAY |
| LLDMA1RXD7 | input | TCELL54:IMUX.IMUX23.DELAY |
| LLDMA1RXD8 | input | TCELL53:IMUX.IMUX20.DELAY |
| LLDMA1RXD9 | input | TCELL53:IMUX.IMUX21.DELAY |
| LLDMA1RXEOFN | input | TCELL46:IMUX.IMUX18.DELAY |
| LLDMA1RXEOPN | input | TCELL45:IMUX.IMUX17.DELAY |
| LLDMA1RXREM0 | input | TCELL47:IMUX.IMUX16.DELAY |
| LLDMA1RXREM1 | input | TCELL47:IMUX.IMUX17.DELAY |
| LLDMA1RXREM2 | input | TCELL47:IMUX.IMUX18.DELAY |
| LLDMA1RXREM3 | input | TCELL47:IMUX.IMUX19.DELAY |
| LLDMA1RXSOFN | input | TCELL46:IMUX.IMUX17.DELAY |
| LLDMA1RXSOPN | input | TCELL46:IMUX.IMUX19.DELAY |
| LLDMA1RXSRCRDYN | input | TCELL45:IMUX.IMUX18.DELAY |
| LLDMA1TXDSTRDYN | input | TCELL46:IMUX.IMUX16.DELAY |
| LLDMA2RSTENGINEREQ | input | TCELL72:IMUX.IMUX19.DELAY |
| LLDMA2RXD0 | input | TCELL71:IMUX.IMUX20.DELAY |
| LLDMA2RXD1 | input | TCELL71:IMUX.IMUX21.DELAY |
| LLDMA2RXD10 | input | TCELL69:IMUX.IMUX22.DELAY |
| LLDMA2RXD11 | input | TCELL69:IMUX.IMUX23.DELAY |
| LLDMA2RXD12 | input | TCELL68:IMUX.IMUX20.DELAY |
| LLDMA2RXD13 | input | TCELL68:IMUX.IMUX21.DELAY |
| LLDMA2RXD14 | input | TCELL68:IMUX.IMUX22.DELAY |
| LLDMA2RXD15 | input | TCELL68:IMUX.IMUX23.DELAY |
| LLDMA2RXD16 | input | TCELL67:IMUX.IMUX20.DELAY |
| LLDMA2RXD17 | input | TCELL67:IMUX.IMUX21.DELAY |
| LLDMA2RXD18 | input | TCELL67:IMUX.IMUX22.DELAY |
| LLDMA2RXD19 | input | TCELL67:IMUX.IMUX23.DELAY |
| LLDMA2RXD2 | input | TCELL71:IMUX.IMUX22.DELAY |
| LLDMA2RXD20 | input | TCELL66:IMUX.IMUX20.DELAY |
| LLDMA2RXD21 | input | TCELL66:IMUX.IMUX21.DELAY |
| LLDMA2RXD22 | input | TCELL66:IMUX.IMUX22.DELAY |
| LLDMA2RXD23 | input | TCELL66:IMUX.IMUX23.DELAY |
| LLDMA2RXD24 | input | TCELL65:IMUX.IMUX20.DELAY |
| LLDMA2RXD25 | input | TCELL65:IMUX.IMUX21.DELAY |
| LLDMA2RXD26 | input | TCELL65:IMUX.IMUX22.DELAY |
| LLDMA2RXD27 | input | TCELL65:IMUX.IMUX23.DELAY |
| LLDMA2RXD28 | input | TCELL64:IMUX.IMUX20.DELAY |
| LLDMA2RXD29 | input | TCELL64:IMUX.IMUX21.DELAY |
| LLDMA2RXD3 | input | TCELL71:IMUX.IMUX23.DELAY |
| LLDMA2RXD30 | input | TCELL64:IMUX.IMUX22.DELAY |
| LLDMA2RXD31 | input | TCELL64:IMUX.IMUX23.DELAY |
| LLDMA2RXD4 | input | TCELL70:IMUX.IMUX20.DELAY |
| LLDMA2RXD5 | input | TCELL70:IMUX.IMUX21.DELAY |
| LLDMA2RXD6 | input | TCELL70:IMUX.IMUX22.DELAY |
| LLDMA2RXD7 | input | TCELL70:IMUX.IMUX23.DELAY |
| LLDMA2RXD8 | input | TCELL69:IMUX.IMUX20.DELAY |
| LLDMA2RXD9 | input | TCELL69:IMUX.IMUX21.DELAY |
| LLDMA2RXEOFN | input | TCELL74:IMUX.IMUX19.DELAY |
| LLDMA2RXEOPN | input | TCELL72:IMUX.IMUX17.DELAY |
| LLDMA2RXREM0 | input | TCELL73:IMUX.IMUX16.DELAY |
| LLDMA2RXREM1 | input | TCELL73:IMUX.IMUX17.DELAY |
| LLDMA2RXREM2 | input | TCELL73:IMUX.IMUX18.DELAY |
| LLDMA2RXREM3 | input | TCELL73:IMUX.IMUX19.DELAY |
| LLDMA2RXSOFN | input | TCELL74:IMUX.IMUX18.DELAY |
| LLDMA2RXSOPN | input | TCELL72:IMUX.IMUX16.DELAY |
| LLDMA2RXSRCRDYN | input | TCELL72:IMUX.IMUX18.DELAY |
| LLDMA2TXDSTRDYN | input | TCELL74:IMUX.IMUX17.DELAY |
| LLDMA3RSTENGINEREQ | input | TCELL79:IMUX.IMUX19.DELAY |
| LLDMA3RXD0 | input | TCELL79:IMUX.IMUX20.DELAY |
| LLDMA3RXD1 | input | TCELL79:IMUX.IMUX21.DELAY |
| LLDMA3RXD10 | input | TCELL77:IMUX.IMUX22.DELAY |
| LLDMA3RXD11 | input | TCELL77:IMUX.IMUX23.DELAY |
| LLDMA3RXD12 | input | TCELL76:IMUX.IMUX20.DELAY |
| LLDMA3RXD13 | input | TCELL76:IMUX.IMUX21.DELAY |
| LLDMA3RXD14 | input | TCELL76:IMUX.IMUX22.DELAY |
| LLDMA3RXD15 | input | TCELL76:IMUX.IMUX23.DELAY |
| LLDMA3RXD16 | input | TCELL75:IMUX.IMUX20.DELAY |
| LLDMA3RXD17 | input | TCELL75:IMUX.IMUX21.DELAY |
| LLDMA3RXD18 | input | TCELL75:IMUX.IMUX22.DELAY |
| LLDMA3RXD19 | input | TCELL75:IMUX.IMUX23.DELAY |
| LLDMA3RXD2 | input | TCELL79:IMUX.IMUX22.DELAY |
| LLDMA3RXD20 | input | TCELL74:IMUX.IMUX20.DELAY |
| LLDMA3RXD21 | input | TCELL74:IMUX.IMUX21.DELAY |
| LLDMA3RXD22 | input | TCELL74:IMUX.IMUX22.DELAY |
| LLDMA3RXD23 | input | TCELL74:IMUX.IMUX23.DELAY |
| LLDMA3RXD24 | input | TCELL73:IMUX.IMUX20.DELAY |
| LLDMA3RXD25 | input | TCELL73:IMUX.IMUX21.DELAY |
| LLDMA3RXD26 | input | TCELL73:IMUX.IMUX22.DELAY |
| LLDMA3RXD27 | input | TCELL73:IMUX.IMUX23.DELAY |
| LLDMA3RXD28 | input | TCELL72:IMUX.IMUX20.DELAY |
| LLDMA3RXD29 | input | TCELL72:IMUX.IMUX21.DELAY |
| LLDMA3RXD3 | input | TCELL79:IMUX.IMUX23.DELAY |
| LLDMA3RXD30 | input | TCELL72:IMUX.IMUX22.DELAY |
| LLDMA3RXD31 | input | TCELL72:IMUX.IMUX23.DELAY |
| LLDMA3RXD4 | input | TCELL78:IMUX.IMUX20.DELAY |
| LLDMA3RXD5 | input | TCELL78:IMUX.IMUX21.DELAY |
| LLDMA3RXD6 | input | TCELL78:IMUX.IMUX22.DELAY |
| LLDMA3RXD7 | input | TCELL78:IMUX.IMUX23.DELAY |
| LLDMA3RXD8 | input | TCELL77:IMUX.IMUX20.DELAY |
| LLDMA3RXD9 | input | TCELL77:IMUX.IMUX21.DELAY |
| LLDMA3RXEOFN | input | TCELL77:IMUX.IMUX19.DELAY |
| LLDMA3RXEOPN | input | TCELL79:IMUX.IMUX17.DELAY |
| LLDMA3RXREM0 | input | TCELL78:IMUX.IMUX16.DELAY |
| LLDMA3RXREM1 | input | TCELL78:IMUX.IMUX17.DELAY |
| LLDMA3RXREM2 | input | TCELL78:IMUX.IMUX18.DELAY |
| LLDMA3RXREM3 | input | TCELL78:IMUX.IMUX19.DELAY |
| LLDMA3RXSOFN | input | TCELL77:IMUX.IMUX18.DELAY |
| LLDMA3RXSOPN | input | TCELL79:IMUX.IMUX16.DELAY |
| LLDMA3RXSRCRDYN | input | TCELL79:IMUX.IMUX18.DELAY |
| LLDMA3TXDSTRDYN | input | TCELL77:IMUX.IMUX17.DELAY |
| MBISTC440CLK | input | TCELL36:IMUX.IMUX22.DELAY |
| MBISTC440RST | input | TCELL36:IMUX.IMUX21.DELAY |
| MBISTC440STARTN | input | TCELL36:IMUX.IMUX20.DELAY |
| MCMIADDRREADYTOACCEPT | input | TCELL32:IMUX.IMUX2.DELAY |
| MCMIREADDATA0 | input | TCELL39:IMUX.IMUX0.DELAY |
| MCMIREADDATA1 | input | TCELL39:IMUX.IMUX1.DELAY |
| MCMIREADDATA10 | input | TCELL38:IMUX.IMUX2.DELAY |
| MCMIREADDATA100 | input | TCELL34:IMUX.IMUX12.DELAY |
| MCMIREADDATA101 | input | TCELL34:IMUX.IMUX13.DELAY |
| MCMIREADDATA102 | input | TCELL34:IMUX.IMUX14.DELAY |
| MCMIREADDATA103 | input | TCELL34:IMUX.IMUX15.DELAY |
| MCMIREADDATA104 | input | TCELL33:IMUX.IMUX8.DELAY |
| MCMIREADDATA105 | input | TCELL33:IMUX.IMUX9.DELAY |
| MCMIREADDATA106 | input | TCELL33:IMUX.IMUX10.DELAY |
| MCMIREADDATA107 | input | TCELL33:IMUX.IMUX11.DELAY |
| MCMIREADDATA108 | input | TCELL33:IMUX.IMUX12.DELAY |
| MCMIREADDATA109 | input | TCELL33:IMUX.IMUX13.DELAY |
| MCMIREADDATA11 | input | TCELL38:IMUX.IMUX3.DELAY |
| MCMIREADDATA110 | input | TCELL33:IMUX.IMUX14.DELAY |
| MCMIREADDATA111 | input | TCELL33:IMUX.IMUX15.DELAY |
| MCMIREADDATA112 | input | TCELL31:IMUX.IMUX8.DELAY |
| MCMIREADDATA113 | input | TCELL31:IMUX.IMUX9.DELAY |
| MCMIREADDATA114 | input | TCELL31:IMUX.IMUX10.DELAY |
| MCMIREADDATA115 | input | TCELL31:IMUX.IMUX11.DELAY |
| MCMIREADDATA116 | input | TCELL31:IMUX.IMUX12.DELAY |
| MCMIREADDATA117 | input | TCELL31:IMUX.IMUX13.DELAY |
| MCMIREADDATA118 | input | TCELL31:IMUX.IMUX14.DELAY |
| MCMIREADDATA119 | input | TCELL31:IMUX.IMUX15.DELAY |
| MCMIREADDATA12 | input | TCELL38:IMUX.IMUX4.DELAY |
| MCMIREADDATA120 | input | TCELL30:IMUX.IMUX8.DELAY |
| MCMIREADDATA121 | input | TCELL30:IMUX.IMUX9.DELAY |
| MCMIREADDATA122 | input | TCELL30:IMUX.IMUX10.DELAY |
| MCMIREADDATA123 | input | TCELL30:IMUX.IMUX11.DELAY |
| MCMIREADDATA124 | input | TCELL30:IMUX.IMUX12.DELAY |
| MCMIREADDATA125 | input | TCELL30:IMUX.IMUX13.DELAY |
| MCMIREADDATA126 | input | TCELL30:IMUX.IMUX14.DELAY |
| MCMIREADDATA127 | input | TCELL30:IMUX.IMUX15.DELAY |
| MCMIREADDATA13 | input | TCELL38:IMUX.IMUX5.DELAY |
| MCMIREADDATA14 | input | TCELL38:IMUX.IMUX6.DELAY |
| MCMIREADDATA15 | input | TCELL38:IMUX.IMUX7.DELAY |
| MCMIREADDATA16 | input | TCELL36:IMUX.IMUX0.DELAY |
| MCMIREADDATA17 | input | TCELL36:IMUX.IMUX1.DELAY |
| MCMIREADDATA18 | input | TCELL36:IMUX.IMUX2.DELAY |
| MCMIREADDATA19 | input | TCELL36:IMUX.IMUX3.DELAY |
| MCMIREADDATA2 | input | TCELL39:IMUX.IMUX2.DELAY |
| MCMIREADDATA20 | input | TCELL36:IMUX.IMUX4.DELAY |
| MCMIREADDATA21 | input | TCELL36:IMUX.IMUX5.DELAY |
| MCMIREADDATA22 | input | TCELL36:IMUX.IMUX6.DELAY |
| MCMIREADDATA23 | input | TCELL36:IMUX.IMUX7.DELAY |
| MCMIREADDATA24 | input | TCELL35:IMUX.IMUX0.DELAY |
| MCMIREADDATA25 | input | TCELL35:IMUX.IMUX1.DELAY |
| MCMIREADDATA26 | input | TCELL35:IMUX.IMUX2.DELAY |
| MCMIREADDATA27 | input | TCELL35:IMUX.IMUX3.DELAY |
| MCMIREADDATA28 | input | TCELL35:IMUX.IMUX4.DELAY |
| MCMIREADDATA29 | input | TCELL35:IMUX.IMUX5.DELAY |
| MCMIREADDATA3 | input | TCELL39:IMUX.IMUX3.DELAY |
| MCMIREADDATA30 | input | TCELL35:IMUX.IMUX6.DELAY |
| MCMIREADDATA31 | input | TCELL35:IMUX.IMUX7.DELAY |
| MCMIREADDATA32 | input | TCELL39:IMUX.IMUX8.DELAY |
| MCMIREADDATA33 | input | TCELL39:IMUX.IMUX9.DELAY |
| MCMIREADDATA34 | input | TCELL39:IMUX.IMUX10.DELAY |
| MCMIREADDATA35 | input | TCELL39:IMUX.IMUX11.DELAY |
| MCMIREADDATA36 | input | TCELL39:IMUX.IMUX12.DELAY |
| MCMIREADDATA37 | input | TCELL39:IMUX.IMUX13.DELAY |
| MCMIREADDATA38 | input | TCELL39:IMUX.IMUX14.DELAY |
| MCMIREADDATA39 | input | TCELL39:IMUX.IMUX15.DELAY |
| MCMIREADDATA4 | input | TCELL39:IMUX.IMUX4.DELAY |
| MCMIREADDATA40 | input | TCELL38:IMUX.IMUX8.DELAY |
| MCMIREADDATA41 | input | TCELL38:IMUX.IMUX9.DELAY |
| MCMIREADDATA42 | input | TCELL38:IMUX.IMUX10.DELAY |
| MCMIREADDATA43 | input | TCELL38:IMUX.IMUX11.DELAY |
| MCMIREADDATA44 | input | TCELL38:IMUX.IMUX12.DELAY |
| MCMIREADDATA45 | input | TCELL38:IMUX.IMUX13.DELAY |
| MCMIREADDATA46 | input | TCELL38:IMUX.IMUX14.DELAY |
| MCMIREADDATA47 | input | TCELL38:IMUX.IMUX15.DELAY |
| MCMIREADDATA48 | input | TCELL36:IMUX.IMUX8.DELAY |
| MCMIREADDATA49 | input | TCELL36:IMUX.IMUX9.DELAY |
| MCMIREADDATA5 | input | TCELL39:IMUX.IMUX5.DELAY |
| MCMIREADDATA50 | input | TCELL36:IMUX.IMUX10.DELAY |
| MCMIREADDATA51 | input | TCELL36:IMUX.IMUX11.DELAY |
| MCMIREADDATA52 | input | TCELL36:IMUX.IMUX12.DELAY |
| MCMIREADDATA53 | input | TCELL36:IMUX.IMUX13.DELAY |
| MCMIREADDATA54 | input | TCELL36:IMUX.IMUX14.DELAY |
| MCMIREADDATA55 | input | TCELL36:IMUX.IMUX15.DELAY |
| MCMIREADDATA56 | input | TCELL35:IMUX.IMUX8.DELAY |
| MCMIREADDATA57 | input | TCELL35:IMUX.IMUX9.DELAY |
| MCMIREADDATA58 | input | TCELL35:IMUX.IMUX10.DELAY |
| MCMIREADDATA59 | input | TCELL35:IMUX.IMUX11.DELAY |
| MCMIREADDATA6 | input | TCELL39:IMUX.IMUX6.DELAY |
| MCMIREADDATA60 | input | TCELL35:IMUX.IMUX12.DELAY |
| MCMIREADDATA61 | input | TCELL35:IMUX.IMUX13.DELAY |
| MCMIREADDATA62 | input | TCELL35:IMUX.IMUX14.DELAY |
| MCMIREADDATA63 | input | TCELL35:IMUX.IMUX15.DELAY |
| MCMIREADDATA64 | input | TCELL34:IMUX.IMUX0.DELAY |
| MCMIREADDATA65 | input | TCELL34:IMUX.IMUX1.DELAY |
| MCMIREADDATA66 | input | TCELL34:IMUX.IMUX2.DELAY |
| MCMIREADDATA67 | input | TCELL34:IMUX.IMUX3.DELAY |
| MCMIREADDATA68 | input | TCELL34:IMUX.IMUX4.DELAY |
| MCMIREADDATA69 | input | TCELL34:IMUX.IMUX5.DELAY |
| MCMIREADDATA7 | input | TCELL39:IMUX.IMUX7.DELAY |
| MCMIREADDATA70 | input | TCELL34:IMUX.IMUX6.DELAY |
| MCMIREADDATA71 | input | TCELL34:IMUX.IMUX7.DELAY |
| MCMIREADDATA72 | input | TCELL33:IMUX.IMUX0.DELAY |
| MCMIREADDATA73 | input | TCELL33:IMUX.IMUX1.DELAY |
| MCMIREADDATA74 | input | TCELL33:IMUX.IMUX2.DELAY |
| MCMIREADDATA75 | input | TCELL33:IMUX.IMUX3.DELAY |
| MCMIREADDATA76 | input | TCELL33:IMUX.IMUX4.DELAY |
| MCMIREADDATA77 | input | TCELL33:IMUX.IMUX5.DELAY |
| MCMIREADDATA78 | input | TCELL33:IMUX.IMUX6.DELAY |
| MCMIREADDATA79 | input | TCELL33:IMUX.IMUX7.DELAY |
| MCMIREADDATA8 | input | TCELL38:IMUX.IMUX0.DELAY |
| MCMIREADDATA80 | input | TCELL31:IMUX.IMUX0.DELAY |
| MCMIREADDATA81 | input | TCELL31:IMUX.IMUX1.DELAY |
| MCMIREADDATA82 | input | TCELL31:IMUX.IMUX2.DELAY |
| MCMIREADDATA83 | input | TCELL31:IMUX.IMUX3.DELAY |
| MCMIREADDATA84 | input | TCELL31:IMUX.IMUX4.DELAY |
| MCMIREADDATA85 | input | TCELL31:IMUX.IMUX5.DELAY |
| MCMIREADDATA86 | input | TCELL31:IMUX.IMUX6.DELAY |
| MCMIREADDATA87 | input | TCELL31:IMUX.IMUX7.DELAY |
| MCMIREADDATA88 | input | TCELL30:IMUX.IMUX0.DELAY |
| MCMIREADDATA89 | input | TCELL30:IMUX.IMUX1.DELAY |
| MCMIREADDATA9 | input | TCELL38:IMUX.IMUX1.DELAY |
| MCMIREADDATA90 | input | TCELL30:IMUX.IMUX2.DELAY |
| MCMIREADDATA91 | input | TCELL30:IMUX.IMUX3.DELAY |
| MCMIREADDATA92 | input | TCELL30:IMUX.IMUX4.DELAY |
| MCMIREADDATA93 | input | TCELL30:IMUX.IMUX5.DELAY |
| MCMIREADDATA94 | input | TCELL30:IMUX.IMUX6.DELAY |
| MCMIREADDATA95 | input | TCELL30:IMUX.IMUX7.DELAY |
| MCMIREADDATA96 | input | TCELL34:IMUX.IMUX8.DELAY |
| MCMIREADDATA97 | input | TCELL34:IMUX.IMUX9.DELAY |
| MCMIREADDATA98 | input | TCELL34:IMUX.IMUX10.DELAY |
| MCMIREADDATA99 | input | TCELL34:IMUX.IMUX11.DELAY |
| MCMIREADDATAERR | input | TCELL32:IMUX.IMUX1.DELAY |
| MCMIREADDATAVALID | input | TCELL32:IMUX.IMUX0.DELAY |
| MIMCADDRESS0 | output | TCELL38:OUT0.TMIN |
| MIMCADDRESS1 | output | TCELL38:OUT1.TMIN |
| MIMCADDRESS10 | output | TCELL37:OUT6.TMIN |
| MIMCADDRESS11 | output | TCELL37:OUT7.TMIN |
| MIMCADDRESS12 | output | TCELL36:OUT0.TMIN |
| MIMCADDRESS13 | output | TCELL36:OUT1.TMIN |
| MIMCADDRESS14 | output | TCELL36:OUT2.TMIN |
| MIMCADDRESS15 | output | TCELL36:OUT3.TMIN |
| MIMCADDRESS16 | output | TCELL36:OUT4.TMIN |
| MIMCADDRESS17 | output | TCELL36:OUT5.TMIN |
| MIMCADDRESS18 | output | TCELL36:OUT6.TMIN |
| MIMCADDRESS19 | output | TCELL36:OUT7.TMIN |
| MIMCADDRESS2 | output | TCELL38:OUT2.TMIN |
| MIMCADDRESS20 | output | TCELL35:OUT0.TMIN |
| MIMCADDRESS21 | output | TCELL35:OUT1.TMIN |
| MIMCADDRESS22 | output | TCELL35:OUT2.TMIN |
| MIMCADDRESS23 | output | TCELL35:OUT3.TMIN |
| MIMCADDRESS24 | output | TCELL35:OUT4.TMIN |
| MIMCADDRESS25 | output | TCELL35:OUT5.TMIN |
| MIMCADDRESS26 | output | TCELL35:OUT6.TMIN |
| MIMCADDRESS27 | output | TCELL35:OUT7.TMIN |
| MIMCADDRESS28 | output | TCELL34:OUT0.TMIN |
| MIMCADDRESS29 | output | TCELL34:OUT1.TMIN |
| MIMCADDRESS3 | output | TCELL38:OUT3.TMIN |
| MIMCADDRESS30 | output | TCELL34:OUT2.TMIN |
| MIMCADDRESS31 | output | TCELL34:OUT3.TMIN |
| MIMCADDRESS32 | output | TCELL34:OUT4.TMIN |
| MIMCADDRESS33 | output | TCELL34:OUT5.TMIN |
| MIMCADDRESS34 | output | TCELL34:OUT6.TMIN |
| MIMCADDRESS35 | output | TCELL34:OUT7.TMIN |
| MIMCADDRESS4 | output | TCELL37:OUT0.TMIN |
| MIMCADDRESS5 | output | TCELL37:OUT1.TMIN |
| MIMCADDRESS6 | output | TCELL37:OUT2.TMIN |
| MIMCADDRESS7 | output | TCELL37:OUT3.TMIN |
| MIMCADDRESS8 | output | TCELL37:OUT4.TMIN |
| MIMCADDRESS9 | output | TCELL37:OUT5.TMIN |
| MIMCADDRESSVALID | output | TCELL22:OUT8.TMIN, TCELL27:OUT8.TMIN, TCELL32:OUT0.TMIN, TCELL37:OUT8.TMIN |
| MIMCBANKCONFLICT | output | TCELL32:OUT2.TMIN |
| MIMCBYTEENABLE0 | output | TCELL27:OUT0.TMIN |
| MIMCBYTEENABLE1 | output | TCELL27:OUT1.TMIN |
| MIMCBYTEENABLE10 | output | TCELL22:OUT2.TMIN |
| MIMCBYTEENABLE11 | output | TCELL22:OUT3.TMIN |
| MIMCBYTEENABLE12 | output | TCELL22:OUT4.TMIN |
| MIMCBYTEENABLE13 | output | TCELL22:OUT5.TMIN |
| MIMCBYTEENABLE14 | output | TCELL22:OUT6.TMIN |
| MIMCBYTEENABLE15 | output | TCELL22:OUT7.TMIN |
| MIMCBYTEENABLE2 | output | TCELL27:OUT2.TMIN |
| MIMCBYTEENABLE3 | output | TCELL27:OUT3.TMIN |
| MIMCBYTEENABLE4 | output | TCELL27:OUT4.TMIN |
| MIMCBYTEENABLE5 | output | TCELL27:OUT5.TMIN |
| MIMCBYTEENABLE6 | output | TCELL27:OUT6.TMIN |
| MIMCBYTEENABLE7 | output | TCELL27:OUT7.TMIN |
| MIMCBYTEENABLE8 | output | TCELL22:OUT0.TMIN |
| MIMCBYTEENABLE9 | output | TCELL22:OUT1.TMIN |
| MIMCREADNOTWRITE | output | TCELL32:OUT1.TMIN |
| MIMCROWCONFLICT | output | TCELL32:OUT3.TMIN |
| MIMCWRITEDATA0 | output | TCELL29:OUT0.TMIN |
| MIMCWRITEDATA1 | output | TCELL29:OUT1.TMIN |
| MIMCWRITEDATA10 | output | TCELL28:OUT2.TMIN |
| MIMCWRITEDATA100 | output | TCELL24:OUT12.TMIN |
| MIMCWRITEDATA101 | output | TCELL24:OUT13.TMIN |
| MIMCWRITEDATA102 | output | TCELL24:OUT14.TMIN |
| MIMCWRITEDATA103 | output | TCELL24:OUT15.TMIN |
| MIMCWRITEDATA104 | output | TCELL23:OUT8.TMIN |
| MIMCWRITEDATA105 | output | TCELL23:OUT9.TMIN |
| MIMCWRITEDATA106 | output | TCELL23:OUT10.TMIN |
| MIMCWRITEDATA107 | output | TCELL23:OUT11.TMIN |
| MIMCWRITEDATA108 | output | TCELL23:OUT12.TMIN |
| MIMCWRITEDATA109 | output | TCELL23:OUT13.TMIN |
| MIMCWRITEDATA11 | output | TCELL28:OUT3.TMIN |
| MIMCWRITEDATA110 | output | TCELL23:OUT14.TMIN |
| MIMCWRITEDATA111 | output | TCELL23:OUT15.TMIN |
| MIMCWRITEDATA112 | output | TCELL21:OUT8.TMIN |
| MIMCWRITEDATA113 | output | TCELL21:OUT9.TMIN |
| MIMCWRITEDATA114 | output | TCELL21:OUT10.TMIN |
| MIMCWRITEDATA115 | output | TCELL21:OUT11.TMIN |
| MIMCWRITEDATA116 | output | TCELL21:OUT12.TMIN |
| MIMCWRITEDATA117 | output | TCELL21:OUT13.TMIN |
| MIMCWRITEDATA118 | output | TCELL21:OUT14.TMIN |
| MIMCWRITEDATA119 | output | TCELL21:OUT15.TMIN |
| MIMCWRITEDATA12 | output | TCELL28:OUT4.TMIN |
| MIMCWRITEDATA120 | output | TCELL20:OUT8.TMIN |
| MIMCWRITEDATA121 | output | TCELL20:OUT9.TMIN |
| MIMCWRITEDATA122 | output | TCELL20:OUT10.TMIN |
| MIMCWRITEDATA123 | output | TCELL20:OUT11.TMIN |
| MIMCWRITEDATA124 | output | TCELL20:OUT12.TMIN |
| MIMCWRITEDATA125 | output | TCELL20:OUT13.TMIN |
| MIMCWRITEDATA126 | output | TCELL20:OUT14.TMIN |
| MIMCWRITEDATA127 | output | TCELL20:OUT15.TMIN |
| MIMCWRITEDATA13 | output | TCELL28:OUT5.TMIN |
| MIMCWRITEDATA14 | output | TCELL28:OUT6.TMIN |
| MIMCWRITEDATA15 | output | TCELL28:OUT7.TMIN |
| MIMCWRITEDATA16 | output | TCELL26:OUT0.TMIN |
| MIMCWRITEDATA17 | output | TCELL26:OUT1.TMIN |
| MIMCWRITEDATA18 | output | TCELL26:OUT2.TMIN |
| MIMCWRITEDATA19 | output | TCELL26:OUT3.TMIN |
| MIMCWRITEDATA2 | output | TCELL29:OUT2.TMIN |
| MIMCWRITEDATA20 | output | TCELL26:OUT4.TMIN |
| MIMCWRITEDATA21 | output | TCELL26:OUT5.TMIN |
| MIMCWRITEDATA22 | output | TCELL26:OUT6.TMIN |
| MIMCWRITEDATA23 | output | TCELL26:OUT7.TMIN |
| MIMCWRITEDATA24 | output | TCELL25:OUT0.TMIN |
| MIMCWRITEDATA25 | output | TCELL25:OUT1.TMIN |
| MIMCWRITEDATA26 | output | TCELL25:OUT2.TMIN |
| MIMCWRITEDATA27 | output | TCELL25:OUT3.TMIN |
| MIMCWRITEDATA28 | output | TCELL25:OUT4.TMIN |
| MIMCWRITEDATA29 | output | TCELL25:OUT5.TMIN |
| MIMCWRITEDATA3 | output | TCELL29:OUT3.TMIN |
| MIMCWRITEDATA30 | output | TCELL25:OUT6.TMIN |
| MIMCWRITEDATA31 | output | TCELL25:OUT7.TMIN |
| MIMCWRITEDATA32 | output | TCELL29:OUT8.TMIN |
| MIMCWRITEDATA33 | output | TCELL29:OUT9.TMIN |
| MIMCWRITEDATA34 | output | TCELL29:OUT10.TMIN |
| MIMCWRITEDATA35 | output | TCELL29:OUT11.TMIN |
| MIMCWRITEDATA36 | output | TCELL29:OUT12.TMIN |
| MIMCWRITEDATA37 | output | TCELL29:OUT13.TMIN |
| MIMCWRITEDATA38 | output | TCELL29:OUT14.TMIN |
| MIMCWRITEDATA39 | output | TCELL29:OUT15.TMIN |
| MIMCWRITEDATA4 | output | TCELL29:OUT4.TMIN |
| MIMCWRITEDATA40 | output | TCELL28:OUT8.TMIN |
| MIMCWRITEDATA41 | output | TCELL28:OUT9.TMIN |
| MIMCWRITEDATA42 | output | TCELL28:OUT10.TMIN |
| MIMCWRITEDATA43 | output | TCELL28:OUT11.TMIN |
| MIMCWRITEDATA44 | output | TCELL28:OUT12.TMIN |
| MIMCWRITEDATA45 | output | TCELL28:OUT13.TMIN |
| MIMCWRITEDATA46 | output | TCELL28:OUT14.TMIN |
| MIMCWRITEDATA47 | output | TCELL28:OUT15.TMIN |
| MIMCWRITEDATA48 | output | TCELL26:OUT8.TMIN |
| MIMCWRITEDATA49 | output | TCELL26:OUT9.TMIN |
| MIMCWRITEDATA5 | output | TCELL29:OUT5.TMIN |
| MIMCWRITEDATA50 | output | TCELL26:OUT10.TMIN |
| MIMCWRITEDATA51 | output | TCELL26:OUT11.TMIN |
| MIMCWRITEDATA52 | output | TCELL26:OUT12.TMIN |
| MIMCWRITEDATA53 | output | TCELL26:OUT13.TMIN |
| MIMCWRITEDATA54 | output | TCELL26:OUT14.TMIN |
| MIMCWRITEDATA55 | output | TCELL26:OUT15.TMIN |
| MIMCWRITEDATA56 | output | TCELL25:OUT8.TMIN |
| MIMCWRITEDATA57 | output | TCELL25:OUT9.TMIN |
| MIMCWRITEDATA58 | output | TCELL25:OUT10.TMIN |
| MIMCWRITEDATA59 | output | TCELL25:OUT11.TMIN |
| MIMCWRITEDATA6 | output | TCELL29:OUT6.TMIN |
| MIMCWRITEDATA60 | output | TCELL25:OUT12.TMIN |
| MIMCWRITEDATA61 | output | TCELL25:OUT13.TMIN |
| MIMCWRITEDATA62 | output | TCELL25:OUT14.TMIN |
| MIMCWRITEDATA63 | output | TCELL25:OUT15.TMIN |
| MIMCWRITEDATA64 | output | TCELL24:OUT0.TMIN |
| MIMCWRITEDATA65 | output | TCELL24:OUT1.TMIN |
| MIMCWRITEDATA66 | output | TCELL24:OUT2.TMIN |
| MIMCWRITEDATA67 | output | TCELL24:OUT3.TMIN |
| MIMCWRITEDATA68 | output | TCELL24:OUT4.TMIN |
| MIMCWRITEDATA69 | output | TCELL24:OUT5.TMIN |
| MIMCWRITEDATA7 | output | TCELL29:OUT7.TMIN |
| MIMCWRITEDATA70 | output | TCELL24:OUT6.TMIN |
| MIMCWRITEDATA71 | output | TCELL24:OUT7.TMIN |
| MIMCWRITEDATA72 | output | TCELL23:OUT0.TMIN |
| MIMCWRITEDATA73 | output | TCELL23:OUT1.TMIN |
| MIMCWRITEDATA74 | output | TCELL23:OUT2.TMIN |
| MIMCWRITEDATA75 | output | TCELL23:OUT3.TMIN |
| MIMCWRITEDATA76 | output | TCELL23:OUT4.TMIN |
| MIMCWRITEDATA77 | output | TCELL23:OUT5.TMIN |
| MIMCWRITEDATA78 | output | TCELL23:OUT6.TMIN |
| MIMCWRITEDATA79 | output | TCELL23:OUT7.TMIN |
| MIMCWRITEDATA8 | output | TCELL28:OUT0.TMIN |
| MIMCWRITEDATA80 | output | TCELL21:OUT0.TMIN |
| MIMCWRITEDATA81 | output | TCELL21:OUT1.TMIN |
| MIMCWRITEDATA82 | output | TCELL21:OUT2.TMIN |
| MIMCWRITEDATA83 | output | TCELL21:OUT3.TMIN |
| MIMCWRITEDATA84 | output | TCELL21:OUT4.TMIN |
| MIMCWRITEDATA85 | output | TCELL21:OUT5.TMIN |
| MIMCWRITEDATA86 | output | TCELL21:OUT6.TMIN |
| MIMCWRITEDATA87 | output | TCELL21:OUT7.TMIN |
| MIMCWRITEDATA88 | output | TCELL20:OUT0.TMIN |
| MIMCWRITEDATA89 | output | TCELL20:OUT1.TMIN |
| MIMCWRITEDATA9 | output | TCELL28:OUT1.TMIN |
| MIMCWRITEDATA90 | output | TCELL20:OUT2.TMIN |
| MIMCWRITEDATA91 | output | TCELL20:OUT3.TMIN |
| MIMCWRITEDATA92 | output | TCELL20:OUT4.TMIN |
| MIMCWRITEDATA93 | output | TCELL20:OUT5.TMIN |
| MIMCWRITEDATA94 | output | TCELL20:OUT6.TMIN |
| MIMCWRITEDATA95 | output | TCELL20:OUT7.TMIN |
| MIMCWRITEDATA96 | output | TCELL24:OUT8.TMIN |
| MIMCWRITEDATA97 | output | TCELL24:OUT9.TMIN |
| MIMCWRITEDATA98 | output | TCELL24:OUT10.TMIN |
| MIMCWRITEDATA99 | output | TCELL24:OUT11.TMIN |
| MIMCWRITEDATAVALID | output | TCELL27:OUT9.TMIN |
| PLBPPCMADDRACK | input | TCELL51:IMUX.IMUX17.DELAY |
| PLBPPCMMBUSY | input | TCELL56:IMUX.IMUX10.DELAY |
| PLBPPCMMIRQ | input | TCELL62:IMUX.IMUX8.DELAY |
| PLBPPCMMRDERR | input | TCELL62:IMUX.IMUX9.DELAY |
| PLBPPCMMWRERR | input | TCELL62:IMUX.IMUX10.DELAY |
| PLBPPCMRDBTERM | input | TCELL57:IMUX.IMUX12.DELAY |
| PLBPPCMRDDACK | input | TCELL56:IMUX.IMUX12.DELAY |
| PLBPPCMRDDBUS0 | input | TCELL67:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS1 | input | TCELL67:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS10 | input | TCELL66:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS100 | input | TCELL55:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS101 | input | TCELL55:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS102 | input | TCELL55:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS103 | input | TCELL55:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS104 | input | TCELL54:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS105 | input | TCELL54:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS106 | input | TCELL54:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS107 | input | TCELL54:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS108 | input | TCELL54:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS109 | input | TCELL54:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS11 | input | TCELL66:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS110 | input | TCELL54:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS111 | input | TCELL54:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS112 | input | TCELL53:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS113 | input | TCELL53:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS114 | input | TCELL53:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS115 | input | TCELL53:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS116 | input | TCELL53:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS117 | input | TCELL53:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS118 | input | TCELL53:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS119 | input | TCELL53:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS12 | input | TCELL66:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS120 | input | TCELL52:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS121 | input | TCELL52:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS122 | input | TCELL52:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS123 | input | TCELL52:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS124 | input | TCELL52:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS125 | input | TCELL52:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS126 | input | TCELL52:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS127 | input | TCELL52:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS13 | input | TCELL66:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS14 | input | TCELL66:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS15 | input | TCELL66:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS16 | input | TCELL65:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS17 | input | TCELL65:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS18 | input | TCELL65:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS19 | input | TCELL65:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS2 | input | TCELL67:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS20 | input | TCELL65:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS21 | input | TCELL65:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS22 | input | TCELL65:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS23 | input | TCELL65:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS24 | input | TCELL64:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS25 | input | TCELL64:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS26 | input | TCELL64:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS27 | input | TCELL64:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS28 | input | TCELL64:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS29 | input | TCELL64:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS3 | input | TCELL67:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS30 | input | TCELL64:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS31 | input | TCELL64:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS32 | input | TCELL63:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS33 | input | TCELL63:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS34 | input | TCELL63:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS35 | input | TCELL63:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS36 | input | TCELL63:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS37 | input | TCELL63:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS38 | input | TCELL63:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS39 | input | TCELL63:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS4 | input | TCELL67:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS40 | input | TCELL62:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS41 | input | TCELL62:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS42 | input | TCELL62:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS43 | input | TCELL62:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS44 | input | TCELL62:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS45 | input | TCELL62:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS46 | input | TCELL62:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS47 | input | TCELL62:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS48 | input | TCELL61:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS49 | input | TCELL61:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS5 | input | TCELL67:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS50 | input | TCELL61:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS51 | input | TCELL61:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS52 | input | TCELL61:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS53 | input | TCELL61:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS54 | input | TCELL61:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS55 | input | TCELL61:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS56 | input | TCELL60:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS57 | input | TCELL60:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS58 | input | TCELL60:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS59 | input | TCELL60:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS6 | input | TCELL67:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS60 | input | TCELL60:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS61 | input | TCELL60:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS62 | input | TCELL60:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS63 | input | TCELL60:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS64 | input | TCELL59:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS65 | input | TCELL59:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS66 | input | TCELL59:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS67 | input | TCELL59:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS68 | input | TCELL59:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS69 | input | TCELL59:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS7 | input | TCELL67:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS70 | input | TCELL59:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS71 | input | TCELL59:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS72 | input | TCELL58:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS73 | input | TCELL58:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS74 | input | TCELL58:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS75 | input | TCELL58:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS76 | input | TCELL58:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS77 | input | TCELL58:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS78 | input | TCELL58:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS79 | input | TCELL58:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS8 | input | TCELL66:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS80 | input | TCELL57:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS81 | input | TCELL57:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS82 | input | TCELL57:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS83 | input | TCELL57:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS84 | input | TCELL57:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS85 | input | TCELL57:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS86 | input | TCELL57:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS87 | input | TCELL57:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS88 | input | TCELL56:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS89 | input | TCELL56:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS9 | input | TCELL66:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS90 | input | TCELL56:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS91 | input | TCELL56:IMUX.IMUX3.DELAY |
| PLBPPCMRDDBUS92 | input | TCELL56:IMUX.IMUX4.DELAY |
| PLBPPCMRDDBUS93 | input | TCELL56:IMUX.IMUX5.DELAY |
| PLBPPCMRDDBUS94 | input | TCELL56:IMUX.IMUX6.DELAY |
| PLBPPCMRDDBUS95 | input | TCELL56:IMUX.IMUX7.DELAY |
| PLBPPCMRDDBUS96 | input | TCELL55:IMUX.IMUX0.DELAY |
| PLBPPCMRDDBUS97 | input | TCELL55:IMUX.IMUX1.DELAY |
| PLBPPCMRDDBUS98 | input | TCELL55:IMUX.IMUX2.DELAY |
| PLBPPCMRDDBUS99 | input | TCELL55:IMUX.IMUX3.DELAY |
| PLBPPCMRDPENDPRI0 | input | TCELL63:IMUX.IMUX8.DELAY |
| PLBPPCMRDPENDPRI1 | input | TCELL63:IMUX.IMUX9.DELAY |
| PLBPPCMRDPENDREQ | input | TCELL62:IMUX.IMUX12.DELAY |
| PLBPPCMRDWDADDR0 | input | TCELL57:IMUX.IMUX8.DELAY |
| PLBPPCMRDWDADDR1 | input | TCELL57:IMUX.IMUX9.DELAY |
| PLBPPCMRDWDADDR2 | input | TCELL57:IMUX.IMUX10.DELAY |
| PLBPPCMRDWDADDR3 | input | TCELL57:IMUX.IMUX11.DELAY |
| PLBPPCMREARBITRATE | input | TCELL56:IMUX.IMUX11.DELAY |
| PLBPPCMREQPRI0 | input | TCELL63:IMUX.IMUX10.DELAY |
| PLBPPCMREQPRI1 | input | TCELL63:IMUX.IMUX11.DELAY |
| PLBPPCMSSIZE0 | input | TCELL56:IMUX.IMUX8.DELAY |
| PLBPPCMSSIZE1 | input | TCELL56:IMUX.IMUX9.DELAY |
| PLBPPCMTIMEOUT | input | TCELL62:IMUX.IMUX13.DELAY |
| PLBPPCMWRBTERM | input | TCELL57:IMUX.IMUX13.DELAY |
| PLBPPCMWRDACK | input | TCELL56:IMUX.IMUX13.DELAY |
| PLBPPCMWRPENDPRI0 | input | TCELL63:IMUX.IMUX12.DELAY |
| PLBPPCMWRPENDPRI1 | input | TCELL63:IMUX.IMUX13.DELAY |
| PLBPPCMWRPENDREQ | input | TCELL62:IMUX.IMUX11.DELAY |
| PLBPPCS0ABORT | input | TCELL46:IMUX.IMUX8.DELAY |
| PLBPPCS0ABUS0 | input | TCELL51:IMUX.IMUX12.DELAY |
| PLBPPCS0ABUS1 | input | TCELL51:IMUX.IMUX13.DELAY |
| PLBPPCS0ABUS10 | input | TCELL50:IMUX.IMUX14.DELAY |
| PLBPPCS0ABUS11 | input | TCELL50:IMUX.IMUX15.DELAY |
| PLBPPCS0ABUS12 | input | TCELL49:IMUX.IMUX8.DELAY |
| PLBPPCS0ABUS13 | input | TCELL49:IMUX.IMUX9.DELAY |
| PLBPPCS0ABUS14 | input | TCELL49:IMUX.IMUX10.DELAY |
| PLBPPCS0ABUS15 | input | TCELL49:IMUX.IMUX11.DELAY |
| PLBPPCS0ABUS16 | input | TCELL49:IMUX.IMUX12.DELAY |
| PLBPPCS0ABUS17 | input | TCELL49:IMUX.IMUX13.DELAY |
| PLBPPCS0ABUS18 | input | TCELL49:IMUX.IMUX14.DELAY |
| PLBPPCS0ABUS19 | input | TCELL49:IMUX.IMUX15.DELAY |
| PLBPPCS0ABUS2 | input | TCELL51:IMUX.IMUX14.DELAY |
| PLBPPCS0ABUS20 | input | TCELL48:IMUX.IMUX8.DELAY |
| PLBPPCS0ABUS21 | input | TCELL48:IMUX.IMUX9.DELAY |
| PLBPPCS0ABUS22 | input | TCELL48:IMUX.IMUX10.DELAY |
| PLBPPCS0ABUS23 | input | TCELL48:IMUX.IMUX11.DELAY |
| PLBPPCS0ABUS24 | input | TCELL48:IMUX.IMUX12.DELAY |
| PLBPPCS0ABUS25 | input | TCELL48:IMUX.IMUX13.DELAY |
| PLBPPCS0ABUS26 | input | TCELL48:IMUX.IMUX14.DELAY |
| PLBPPCS0ABUS27 | input | TCELL48:IMUX.IMUX15.DELAY |
| PLBPPCS0ABUS28 | input | TCELL47:IMUX.IMUX8.DELAY |
| PLBPPCS0ABUS29 | input | TCELL47:IMUX.IMUX9.DELAY |
| PLBPPCS0ABUS3 | input | TCELL51:IMUX.IMUX15.DELAY |
| PLBPPCS0ABUS30 | input | TCELL47:IMUX.IMUX10.DELAY |
| PLBPPCS0ABUS31 | input | TCELL47:IMUX.IMUX11.DELAY |
| PLBPPCS0ABUS4 | input | TCELL50:IMUX.IMUX8.DELAY |
| PLBPPCS0ABUS5 | input | TCELL50:IMUX.IMUX9.DELAY |
| PLBPPCS0ABUS6 | input | TCELL50:IMUX.IMUX10.DELAY |
| PLBPPCS0ABUS7 | input | TCELL50:IMUX.IMUX11.DELAY |
| PLBPPCS0ABUS8 | input | TCELL50:IMUX.IMUX12.DELAY |
| PLBPPCS0ABUS9 | input | TCELL50:IMUX.IMUX13.DELAY |
| PLBPPCS0BE0 | input | TCELL53:IMUX.IMUX16.DELAY |
| PLBPPCS0BE1 | input | TCELL52:IMUX.IMUX16.DELAY |
| PLBPPCS0BE10 | input | TCELL50:IMUX.IMUX17.DELAY |
| PLBPPCS0BE11 | input | TCELL48:IMUX.IMUX17.DELAY |
| PLBPPCS0BE12 | input | TCELL46:IMUX.IMUX13.DELAY |
| PLBPPCS0BE13 | input | TCELL44:IMUX.IMUX9.DELAY |
| PLBPPCS0BE14 | input | TCELL42:IMUX.IMUX9.DELAY |
| PLBPPCS0BE15 | input | TCELL41:IMUX.IMUX9.DELAY |
| PLBPPCS0BE2 | input | TCELL50:IMUX.IMUX16.DELAY |
| PLBPPCS0BE3 | input | TCELL48:IMUX.IMUX16.DELAY |
| PLBPPCS0BE4 | input | TCELL46:IMUX.IMUX12.DELAY |
| PLBPPCS0BE5 | input | TCELL44:IMUX.IMUX8.DELAY |
| PLBPPCS0BE6 | input | TCELL42:IMUX.IMUX8.DELAY |
| PLBPPCS0BE7 | input | TCELL41:IMUX.IMUX8.DELAY |
| PLBPPCS0BE8 | input | TCELL53:IMUX.IMUX17.DELAY |
| PLBPPCS0BE9 | input | TCELL52:IMUX.IMUX17.DELAY |
| PLBPPCS0BUSLOCK | input | TCELL51:IMUX.IMUX16.DELAY |
| PLBPPCS0LOCKERR | input | TCELL43:IMUX.IMUX15.DELAY |
| PLBPPCS0MASTERID0 | input | TCELL44:IMUX.IMUX12.DELAY |
| PLBPPCS0MASTERID1 | input | TCELL44:IMUX.IMUX13.DELAY |
| PLBPPCS0MSIZE0 | input | TCELL40:IMUX.IMUX12.DELAY |
| PLBPPCS0MSIZE1 | input | TCELL40:IMUX.IMUX13.DELAY |
| PLBPPCS0PAVALID | input | TCELL46:IMUX.IMUX9.DELAY |
| PLBPPCS0RDBURST | input | TCELL44:IMUX.IMUX15.DELAY |
| PLBPPCS0RDPENDPRI0 | input | TCELL40:IMUX.IMUX8.DELAY |
| PLBPPCS0RDPENDPRI1 | input | TCELL40:IMUX.IMUX9.DELAY |
| PLBPPCS0RDPENDREQ | input | TCELL44:IMUX.IMUX10.DELAY |
| PLBPPCS0RDPRIM | input | TCELL49:IMUX.IMUX16.DELAY |
| PLBPPCS0REQPRI0 | input | TCELL47:IMUX.IMUX12.DELAY |
| PLBPPCS0REQPRI1 | input | TCELL47:IMUX.IMUX13.DELAY |
| PLBPPCS0RNW | input | TCELL46:IMUX.IMUX11.DELAY |
| PLBPPCS0SAVALID | input | TCELL46:IMUX.IMUX10.DELAY |
| PLBPPCS0SIZE0 | input | TCELL45:IMUX.IMUX11.DELAY |
| PLBPPCS0SIZE1 | input | TCELL45:IMUX.IMUX12.DELAY |
| PLBPPCS0SIZE2 | input | TCELL45:IMUX.IMUX13.DELAY |
| PLBPPCS0SIZE3 | input | TCELL45:IMUX.IMUX14.DELAY |
| PLBPPCS0TATTRIBUTE0 | input | TCELL41:IMUX.IMUX10.DELAY |
| PLBPPCS0TATTRIBUTE1 | input | TCELL41:IMUX.IMUX11.DELAY |
| PLBPPCS0TATTRIBUTE10 | input | TCELL43:IMUX.IMUX9.DELAY |
| PLBPPCS0TATTRIBUTE11 | input | TCELL43:IMUX.IMUX10.DELAY |
| PLBPPCS0TATTRIBUTE12 | input | TCELL43:IMUX.IMUX11.DELAY |
| PLBPPCS0TATTRIBUTE13 | input | TCELL43:IMUX.IMUX12.DELAY |
| PLBPPCS0TATTRIBUTE14 | input | TCELL43:IMUX.IMUX13.DELAY |
| PLBPPCS0TATTRIBUTE15 | input | TCELL43:IMUX.IMUX14.DELAY |
| PLBPPCS0TATTRIBUTE2 | input | TCELL41:IMUX.IMUX12.DELAY |
| PLBPPCS0TATTRIBUTE3 | input | TCELL41:IMUX.IMUX13.DELAY |
| PLBPPCS0TATTRIBUTE4 | input | TCELL42:IMUX.IMUX10.DELAY |
| PLBPPCS0TATTRIBUTE5 | input | TCELL42:IMUX.IMUX11.DELAY |
| PLBPPCS0TATTRIBUTE6 | input | TCELL42:IMUX.IMUX12.DELAY |
| PLBPPCS0TATTRIBUTE7 | input | TCELL42:IMUX.IMUX13.DELAY |
| PLBPPCS0TATTRIBUTE8 | input | TCELL42:IMUX.IMUX14.DELAY |
| PLBPPCS0TATTRIBUTE9 | input | TCELL43:IMUX.IMUX8.DELAY |
| PLBPPCS0TYPE0 | input | TCELL45:IMUX.IMUX8.DELAY |
| PLBPPCS0TYPE1 | input | TCELL45:IMUX.IMUX9.DELAY |
| PLBPPCS0TYPE2 | input | TCELL45:IMUX.IMUX10.DELAY |
| PLBPPCS0UABUS28 | input | TCELL51:IMUX.IMUX8.DELAY |
| PLBPPCS0UABUS29 | input | TCELL51:IMUX.IMUX9.DELAY |
| PLBPPCS0UABUS30 | input | TCELL51:IMUX.IMUX10.DELAY |
| PLBPPCS0UABUS31 | input | TCELL51:IMUX.IMUX11.DELAY |
| PLBPPCS0WRBURST | input | TCELL44:IMUX.IMUX14.DELAY |
| PLBPPCS0WRDBUS0 | input | TCELL55:IMUX.IMUX8.DELAY |
| PLBPPCS0WRDBUS1 | input | TCELL55:IMUX.IMUX9.DELAY |
| PLBPPCS0WRDBUS10 | input | TCELL53:IMUX.IMUX10.DELAY |
| PLBPPCS0WRDBUS100 | input | TCELL46:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS101 | input | TCELL46:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS102 | input | TCELL46:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS103 | input | TCELL46:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS104 | input | TCELL45:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS105 | input | TCELL45:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS106 | input | TCELL45:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS107 | input | TCELL45:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS108 | input | TCELL44:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS109 | input | TCELL44:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS11 | input | TCELL53:IMUX.IMUX11.DELAY |
| PLBPPCS0WRDBUS110 | input | TCELL44:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS111 | input | TCELL44:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS112 | input | TCELL43:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS113 | input | TCELL43:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS114 | input | TCELL43:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS115 | input | TCELL43:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS116 | input | TCELL42:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS117 | input | TCELL42:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS118 | input | TCELL42:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS119 | input | TCELL42:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS12 | input | TCELL52:IMUX.IMUX8.DELAY |
| PLBPPCS0WRDBUS120 | input | TCELL41:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS121 | input | TCELL41:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS122 | input | TCELL41:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS123 | input | TCELL41:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS124 | input | TCELL40:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS125 | input | TCELL40:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS126 | input | TCELL40:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS127 | input | TCELL40:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS13 | input | TCELL52:IMUX.IMUX9.DELAY |
| PLBPPCS0WRDBUS14 | input | TCELL52:IMUX.IMUX10.DELAY |
| PLBPPCS0WRDBUS15 | input | TCELL52:IMUX.IMUX11.DELAY |
| PLBPPCS0WRDBUS16 | input | TCELL51:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS17 | input | TCELL51:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS18 | input | TCELL51:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS19 | input | TCELL51:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS2 | input | TCELL55:IMUX.IMUX10.DELAY |
| PLBPPCS0WRDBUS20 | input | TCELL50:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS21 | input | TCELL50:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS22 | input | TCELL50:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS23 | input | TCELL50:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS24 | input | TCELL49:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS25 | input | TCELL49:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS26 | input | TCELL49:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS27 | input | TCELL49:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS28 | input | TCELL48:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS29 | input | TCELL48:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS3 | input | TCELL55:IMUX.IMUX11.DELAY |
| PLBPPCS0WRDBUS30 | input | TCELL48:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS31 | input | TCELL48:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS32 | input | TCELL47:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS33 | input | TCELL47:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS34 | input | TCELL47:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS35 | input | TCELL47:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS36 | input | TCELL46:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS37 | input | TCELL46:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS38 | input | TCELL46:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS39 | input | TCELL46:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS4 | input | TCELL54:IMUX.IMUX8.DELAY |
| PLBPPCS0WRDBUS40 | input | TCELL45:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS41 | input | TCELL45:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS42 | input | TCELL45:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS43 | input | TCELL45:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS44 | input | TCELL44:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS45 | input | TCELL44:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS46 | input | TCELL44:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS47 | input | TCELL44:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS48 | input | TCELL43:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS49 | input | TCELL43:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS5 | input | TCELL54:IMUX.IMUX9.DELAY |
| PLBPPCS0WRDBUS50 | input | TCELL43:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS51 | input | TCELL43:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS52 | input | TCELL42:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS53 | input | TCELL42:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS54 | input | TCELL42:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS55 | input | TCELL42:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS56 | input | TCELL41:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS57 | input | TCELL41:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS58 | input | TCELL41:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS59 | input | TCELL41:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS6 | input | TCELL54:IMUX.IMUX10.DELAY |
| PLBPPCS0WRDBUS60 | input | TCELL40:IMUX.IMUX0.DELAY |
| PLBPPCS0WRDBUS61 | input | TCELL40:IMUX.IMUX1.DELAY |
| PLBPPCS0WRDBUS62 | input | TCELL40:IMUX.IMUX2.DELAY |
| PLBPPCS0WRDBUS63 | input | TCELL40:IMUX.IMUX3.DELAY |
| PLBPPCS0WRDBUS64 | input | TCELL55:IMUX.IMUX12.DELAY |
| PLBPPCS0WRDBUS65 | input | TCELL55:IMUX.IMUX13.DELAY |
| PLBPPCS0WRDBUS66 | input | TCELL55:IMUX.IMUX14.DELAY |
| PLBPPCS0WRDBUS67 | input | TCELL55:IMUX.IMUX15.DELAY |
| PLBPPCS0WRDBUS68 | input | TCELL54:IMUX.IMUX12.DELAY |
| PLBPPCS0WRDBUS69 | input | TCELL54:IMUX.IMUX13.DELAY |
| PLBPPCS0WRDBUS7 | input | TCELL54:IMUX.IMUX11.DELAY |
| PLBPPCS0WRDBUS70 | input | TCELL54:IMUX.IMUX14.DELAY |
| PLBPPCS0WRDBUS71 | input | TCELL54:IMUX.IMUX15.DELAY |
| PLBPPCS0WRDBUS72 | input | TCELL53:IMUX.IMUX12.DELAY |
| PLBPPCS0WRDBUS73 | input | TCELL53:IMUX.IMUX13.DELAY |
| PLBPPCS0WRDBUS74 | input | TCELL53:IMUX.IMUX14.DELAY |
| PLBPPCS0WRDBUS75 | input | TCELL53:IMUX.IMUX15.DELAY |
| PLBPPCS0WRDBUS76 | input | TCELL52:IMUX.IMUX12.DELAY |
| PLBPPCS0WRDBUS77 | input | TCELL52:IMUX.IMUX13.DELAY |
| PLBPPCS0WRDBUS78 | input | TCELL52:IMUX.IMUX14.DELAY |
| PLBPPCS0WRDBUS79 | input | TCELL52:IMUX.IMUX15.DELAY |
| PLBPPCS0WRDBUS8 | input | TCELL53:IMUX.IMUX8.DELAY |
| PLBPPCS0WRDBUS80 | input | TCELL51:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS81 | input | TCELL51:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS82 | input | TCELL51:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS83 | input | TCELL51:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS84 | input | TCELL50:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS85 | input | TCELL50:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS86 | input | TCELL50:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS87 | input | TCELL50:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS88 | input | TCELL49:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS89 | input | TCELL49:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS9 | input | TCELL53:IMUX.IMUX9.DELAY |
| PLBPPCS0WRDBUS90 | input | TCELL49:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS91 | input | TCELL49:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS92 | input | TCELL48:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS93 | input | TCELL48:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS94 | input | TCELL48:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS95 | input | TCELL48:IMUX.IMUX7.DELAY |
| PLBPPCS0WRDBUS96 | input | TCELL47:IMUX.IMUX4.DELAY |
| PLBPPCS0WRDBUS97 | input | TCELL47:IMUX.IMUX5.DELAY |
| PLBPPCS0WRDBUS98 | input | TCELL47:IMUX.IMUX6.DELAY |
| PLBPPCS0WRDBUS99 | input | TCELL47:IMUX.IMUX7.DELAY |
| PLBPPCS0WRPENDPRI0 | input | TCELL40:IMUX.IMUX10.DELAY |
| PLBPPCS0WRPENDPRI1 | input | TCELL40:IMUX.IMUX11.DELAY |
| PLBPPCS0WRPENDREQ | input | TCELL44:IMUX.IMUX11.DELAY |
| PLBPPCS0WRPRIM | input | TCELL49:IMUX.IMUX17.DELAY |
| PLBPPCS1ABORT | input | TCELL73:IMUX.IMUX8.DELAY |
| PLBPPCS1ABUS0 | input | TCELL71:IMUX.IMUX10.DELAY |
| PLBPPCS1ABUS1 | input | TCELL71:IMUX.IMUX11.DELAY |
| PLBPPCS1ABUS10 | input | TCELL70:IMUX.IMUX10.DELAY |
| PLBPPCS1ABUS11 | input | TCELL70:IMUX.IMUX11.DELAY |
| PLBPPCS1ABUS12 | input | TCELL70:IMUX.IMUX12.DELAY |
| PLBPPCS1ABUS13 | input | TCELL70:IMUX.IMUX13.DELAY |
| PLBPPCS1ABUS14 | input | TCELL70:IMUX.IMUX14.DELAY |
| PLBPPCS1ABUS15 | input | TCELL70:IMUX.IMUX15.DELAY |
| PLBPPCS1ABUS16 | input | TCELL69:IMUX.IMUX10.DELAY |
| PLBPPCS1ABUS17 | input | TCELL69:IMUX.IMUX11.DELAY |
| PLBPPCS1ABUS18 | input | TCELL69:IMUX.IMUX12.DELAY |
| PLBPPCS1ABUS19 | input | TCELL69:IMUX.IMUX13.DELAY |
| PLBPPCS1ABUS2 | input | TCELL71:IMUX.IMUX12.DELAY |
| PLBPPCS1ABUS20 | input | TCELL69:IMUX.IMUX14.DELAY |
| PLBPPCS1ABUS21 | input | TCELL69:IMUX.IMUX15.DELAY |
| PLBPPCS1ABUS22 | input | TCELL69:IMUX.IMUX16.DELAY |
| PLBPPCS1ABUS23 | input | TCELL69:IMUX.IMUX17.DELAY |
| PLBPPCS1ABUS24 | input | TCELL68:IMUX.IMUX9.DELAY |
| PLBPPCS1ABUS25 | input | TCELL68:IMUX.IMUX10.DELAY |
| PLBPPCS1ABUS26 | input | TCELL68:IMUX.IMUX11.DELAY |
| PLBPPCS1ABUS27 | input | TCELL68:IMUX.IMUX12.DELAY |
| PLBPPCS1ABUS28 | input | TCELL68:IMUX.IMUX13.DELAY |
| PLBPPCS1ABUS29 | input | TCELL68:IMUX.IMUX14.DELAY |
| PLBPPCS1ABUS3 | input | TCELL71:IMUX.IMUX13.DELAY |
| PLBPPCS1ABUS30 | input | TCELL68:IMUX.IMUX15.DELAY |
| PLBPPCS1ABUS31 | input | TCELL68:IMUX.IMUX16.DELAY |
| PLBPPCS1ABUS4 | input | TCELL71:IMUX.IMUX14.DELAY |
| PLBPPCS1ABUS5 | input | TCELL71:IMUX.IMUX15.DELAY |
| PLBPPCS1ABUS6 | input | TCELL71:IMUX.IMUX16.DELAY |
| PLBPPCS1ABUS7 | input | TCELL71:IMUX.IMUX17.DELAY |
| PLBPPCS1ABUS8 | input | TCELL70:IMUX.IMUX8.DELAY |
| PLBPPCS1ABUS9 | input | TCELL70:IMUX.IMUX9.DELAY |
| PLBPPCS1BE0 | input | TCELL78:IMUX.IMUX8.DELAY |
| PLBPPCS1BE1 | input | TCELL77:IMUX.IMUX8.DELAY |
| PLBPPCS1BE10 | input | TCELL75:IMUX.IMUX11.DELAY |
| PLBPPCS1BE11 | input | TCELL73:IMUX.IMUX13.DELAY |
| PLBPPCS1BE12 | input | TCELL71:IMUX.IMUX9.DELAY |
| PLBPPCS1BE13 | input | TCELL69:IMUX.IMUX9.DELAY |
| PLBPPCS1BE14 | input | TCELL67:IMUX.IMUX16.DELAY |
| PLBPPCS1BE15 | input | TCELL66:IMUX.IMUX16.DELAY |
| PLBPPCS1BE2 | input | TCELL75:IMUX.IMUX10.DELAY |
| PLBPPCS1BE3 | input | TCELL73:IMUX.IMUX12.DELAY |
| PLBPPCS1BE4 | input | TCELL71:IMUX.IMUX8.DELAY |
| PLBPPCS1BE5 | input | TCELL69:IMUX.IMUX8.DELAY |
| PLBPPCS1BE6 | input | TCELL68:IMUX.IMUX8.DELAY |
| PLBPPCS1BE7 | input | TCELL67:IMUX.IMUX17.DELAY |
| PLBPPCS1BE8 | input | TCELL78:IMUX.IMUX9.DELAY |
| PLBPPCS1BE9 | input | TCELL77:IMUX.IMUX9.DELAY |
| PLBPPCS1BUSLOCK | input | TCELL68:IMUX.IMUX17.DELAY |
| PLBPPCS1LOCKERR | input | TCELL76:IMUX.IMUX15.DELAY |
| PLBPPCS1MASTERID0 | input | TCELL74:IMUX.IMUX9.DELAY |
| PLBPPCS1MASTERID1 | input | TCELL74:IMUX.IMUX10.DELAY |
| PLBPPCS1MSIZE0 | input | TCELL79:IMUX.IMUX12.DELAY |
| PLBPPCS1MSIZE1 | input | TCELL79:IMUX.IMUX13.DELAY |
| PLBPPCS1PAVALID | input | TCELL73:IMUX.IMUX9.DELAY |
| PLBPPCS1RDBURST | input | TCELL74:IMUX.IMUX8.DELAY |
| PLBPPCS1RDPENDPRI0 | input | TCELL79:IMUX.IMUX8.DELAY |
| PLBPPCS1RDPENDPRI1 | input | TCELL79:IMUX.IMUX9.DELAY |
| PLBPPCS1RDPENDREQ | input | TCELL75:IMUX.IMUX8.DELAY |
| PLBPPCS1RDPRIM | input | TCELL72:IMUX.IMUX12.DELAY |
| PLBPPCS1REQPRI0 | input | TCELL70:IMUX.IMUX16.DELAY |
| PLBPPCS1REQPRI1 | input | TCELL70:IMUX.IMUX17.DELAY |
| PLBPPCS1RNW | input | TCELL73:IMUX.IMUX11.DELAY |
| PLBPPCS1SAVALID | input | TCELL73:IMUX.IMUX10.DELAY |
| PLBPPCS1SIZE0 | input | TCELL74:IMUX.IMUX11.DELAY |
| PLBPPCS1SIZE1 | input | TCELL74:IMUX.IMUX12.DELAY |
| PLBPPCS1SIZE2 | input | TCELL74:IMUX.IMUX13.DELAY |
| PLBPPCS1SIZE3 | input | TCELL74:IMUX.IMUX14.DELAY |
| PLBPPCS1TATTRIBUTE0 | input | TCELL78:IMUX.IMUX10.DELAY |
| PLBPPCS1TATTRIBUTE1 | input | TCELL78:IMUX.IMUX11.DELAY |
| PLBPPCS1TATTRIBUTE10 | input | TCELL76:IMUX.IMUX9.DELAY |
| PLBPPCS1TATTRIBUTE11 | input | TCELL76:IMUX.IMUX10.DELAY |
| PLBPPCS1TATTRIBUTE12 | input | TCELL76:IMUX.IMUX11.DELAY |
| PLBPPCS1TATTRIBUTE13 | input | TCELL76:IMUX.IMUX12.DELAY |
| PLBPPCS1TATTRIBUTE14 | input | TCELL76:IMUX.IMUX13.DELAY |
| PLBPPCS1TATTRIBUTE15 | input | TCELL76:IMUX.IMUX14.DELAY |
| PLBPPCS1TATTRIBUTE2 | input | TCELL78:IMUX.IMUX12.DELAY |
| PLBPPCS1TATTRIBUTE3 | input | TCELL78:IMUX.IMUX13.DELAY |
| PLBPPCS1TATTRIBUTE4 | input | TCELL77:IMUX.IMUX10.DELAY |
| PLBPPCS1TATTRIBUTE5 | input | TCELL77:IMUX.IMUX11.DELAY |
| PLBPPCS1TATTRIBUTE6 | input | TCELL77:IMUX.IMUX12.DELAY |
| PLBPPCS1TATTRIBUTE7 | input | TCELL77:IMUX.IMUX13.DELAY |
| PLBPPCS1TATTRIBUTE8 | input | TCELL77:IMUX.IMUX14.DELAY |
| PLBPPCS1TATTRIBUTE9 | input | TCELL76:IMUX.IMUX8.DELAY |
| PLBPPCS1TYPE0 | input | TCELL75:IMUX.IMUX12.DELAY |
| PLBPPCS1TYPE1 | input | TCELL75:IMUX.IMUX13.DELAY |
| PLBPPCS1TYPE2 | input | TCELL75:IMUX.IMUX14.DELAY |
| PLBPPCS1UABUS28 | input | TCELL72:IMUX.IMUX8.DELAY |
| PLBPPCS1UABUS29 | input | TCELL72:IMUX.IMUX9.DELAY |
| PLBPPCS1UABUS30 | input | TCELL72:IMUX.IMUX10.DELAY |
| PLBPPCS1UABUS31 | input | TCELL72:IMUX.IMUX11.DELAY |
| PLBPPCS1WRBURST | input | TCELL75:IMUX.IMUX15.DELAY |
| PLBPPCS1WRDBUS0 | input | TCELL79:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS1 | input | TCELL79:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS10 | input | TCELL77:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS100 | input | TCELL70:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS101 | input | TCELL70:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS102 | input | TCELL70:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS103 | input | TCELL70:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS104 | input | TCELL69:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS105 | input | TCELL69:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS106 | input | TCELL69:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS107 | input | TCELL69:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS108 | input | TCELL68:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS109 | input | TCELL68:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS11 | input | TCELL77:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS110 | input | TCELL68:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS111 | input | TCELL68:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS112 | input | TCELL67:IMUX.IMUX12.DELAY |
| PLBPPCS1WRDBUS113 | input | TCELL67:IMUX.IMUX13.DELAY |
| PLBPPCS1WRDBUS114 | input | TCELL67:IMUX.IMUX14.DELAY |
| PLBPPCS1WRDBUS115 | input | TCELL67:IMUX.IMUX15.DELAY |
| PLBPPCS1WRDBUS116 | input | TCELL66:IMUX.IMUX12.DELAY |
| PLBPPCS1WRDBUS117 | input | TCELL66:IMUX.IMUX13.DELAY |
| PLBPPCS1WRDBUS118 | input | TCELL66:IMUX.IMUX14.DELAY |
| PLBPPCS1WRDBUS119 | input | TCELL66:IMUX.IMUX15.DELAY |
| PLBPPCS1WRDBUS12 | input | TCELL76:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS120 | input | TCELL65:IMUX.IMUX12.DELAY |
| PLBPPCS1WRDBUS121 | input | TCELL65:IMUX.IMUX13.DELAY |
| PLBPPCS1WRDBUS122 | input | TCELL65:IMUX.IMUX14.DELAY |
| PLBPPCS1WRDBUS123 | input | TCELL65:IMUX.IMUX15.DELAY |
| PLBPPCS1WRDBUS124 | input | TCELL64:IMUX.IMUX12.DELAY |
| PLBPPCS1WRDBUS125 | input | TCELL64:IMUX.IMUX13.DELAY |
| PLBPPCS1WRDBUS126 | input | TCELL64:IMUX.IMUX14.DELAY |
| PLBPPCS1WRDBUS127 | input | TCELL64:IMUX.IMUX15.DELAY |
| PLBPPCS1WRDBUS13 | input | TCELL76:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS14 | input | TCELL76:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS15 | input | TCELL76:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS16 | input | TCELL75:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS17 | input | TCELL75:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS18 | input | TCELL75:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS19 | input | TCELL75:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS2 | input | TCELL79:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS20 | input | TCELL74:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS21 | input | TCELL74:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS22 | input | TCELL74:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS23 | input | TCELL74:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS24 | input | TCELL73:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS25 | input | TCELL73:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS26 | input | TCELL73:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS27 | input | TCELL73:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS28 | input | TCELL72:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS29 | input | TCELL72:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS3 | input | TCELL79:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS30 | input | TCELL72:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS31 | input | TCELL72:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS32 | input | TCELL71:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS33 | input | TCELL71:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS34 | input | TCELL71:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS35 | input | TCELL71:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS36 | input | TCELL70:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS37 | input | TCELL70:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS38 | input | TCELL70:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS39 | input | TCELL70:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS4 | input | TCELL78:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS40 | input | TCELL69:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS41 | input | TCELL69:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS42 | input | TCELL69:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS43 | input | TCELL69:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS44 | input | TCELL68:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS45 | input | TCELL68:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS46 | input | TCELL68:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS47 | input | TCELL68:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS48 | input | TCELL67:IMUX.IMUX8.DELAY |
| PLBPPCS1WRDBUS49 | input | TCELL67:IMUX.IMUX9.DELAY |
| PLBPPCS1WRDBUS5 | input | TCELL78:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS50 | input | TCELL67:IMUX.IMUX10.DELAY |
| PLBPPCS1WRDBUS51 | input | TCELL67:IMUX.IMUX11.DELAY |
| PLBPPCS1WRDBUS52 | input | TCELL66:IMUX.IMUX8.DELAY |
| PLBPPCS1WRDBUS53 | input | TCELL66:IMUX.IMUX9.DELAY |
| PLBPPCS1WRDBUS54 | input | TCELL66:IMUX.IMUX10.DELAY |
| PLBPPCS1WRDBUS55 | input | TCELL66:IMUX.IMUX11.DELAY |
| PLBPPCS1WRDBUS56 | input | TCELL65:IMUX.IMUX8.DELAY |
| PLBPPCS1WRDBUS57 | input | TCELL65:IMUX.IMUX9.DELAY |
| PLBPPCS1WRDBUS58 | input | TCELL65:IMUX.IMUX10.DELAY |
| PLBPPCS1WRDBUS59 | input | TCELL65:IMUX.IMUX11.DELAY |
| PLBPPCS1WRDBUS6 | input | TCELL78:IMUX.IMUX2.DELAY |
| PLBPPCS1WRDBUS60 | input | TCELL64:IMUX.IMUX8.DELAY |
| PLBPPCS1WRDBUS61 | input | TCELL64:IMUX.IMUX9.DELAY |
| PLBPPCS1WRDBUS62 | input | TCELL64:IMUX.IMUX10.DELAY |
| PLBPPCS1WRDBUS63 | input | TCELL64:IMUX.IMUX11.DELAY |
| PLBPPCS1WRDBUS64 | input | TCELL79:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS65 | input | TCELL79:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS66 | input | TCELL79:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS67 | input | TCELL79:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS68 | input | TCELL78:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS69 | input | TCELL78:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS7 | input | TCELL78:IMUX.IMUX3.DELAY |
| PLBPPCS1WRDBUS70 | input | TCELL78:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS71 | input | TCELL78:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS72 | input | TCELL77:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS73 | input | TCELL77:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS74 | input | TCELL77:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS75 | input | TCELL77:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS76 | input | TCELL76:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS77 | input | TCELL76:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS78 | input | TCELL76:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS79 | input | TCELL76:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS8 | input | TCELL77:IMUX.IMUX0.DELAY |
| PLBPPCS1WRDBUS80 | input | TCELL75:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS81 | input | TCELL75:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS82 | input | TCELL75:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS83 | input | TCELL75:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS84 | input | TCELL74:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS85 | input | TCELL74:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS86 | input | TCELL74:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS87 | input | TCELL74:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS88 | input | TCELL73:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS89 | input | TCELL73:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS9 | input | TCELL77:IMUX.IMUX1.DELAY |
| PLBPPCS1WRDBUS90 | input | TCELL73:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS91 | input | TCELL73:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS92 | input | TCELL72:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS93 | input | TCELL72:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS94 | input | TCELL72:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS95 | input | TCELL72:IMUX.IMUX7.DELAY |
| PLBPPCS1WRDBUS96 | input | TCELL71:IMUX.IMUX4.DELAY |
| PLBPPCS1WRDBUS97 | input | TCELL71:IMUX.IMUX5.DELAY |
| PLBPPCS1WRDBUS98 | input | TCELL71:IMUX.IMUX6.DELAY |
| PLBPPCS1WRDBUS99 | input | TCELL71:IMUX.IMUX7.DELAY |
| PLBPPCS1WRPENDPRI0 | input | TCELL79:IMUX.IMUX10.DELAY |
| PLBPPCS1WRPENDPRI1 | input | TCELL79:IMUX.IMUX11.DELAY |
| PLBPPCS1WRPENDREQ | input | TCELL75:IMUX.IMUX9.DELAY |
| PLBPPCS1WRPRIM | input | TCELL72:IMUX.IMUX13.DELAY |
| PPCCPMINTERCONNECTBUSY | output | TCELL32:OUT12.TMIN |
| PPCDIAGPORTA0 | output | TCELL26:OUT16.TMIN |
| PPCDIAGPORTA1 | output | TCELL26:OUT17.TMIN |
| PPCDIAGPORTA10 | output | TCELL23:OUT16.TMIN |
| PPCDIAGPORTA11 | output | TCELL23:OUT17.TMIN |
| PPCDIAGPORTA12 | output | TCELL23:OUT18.TMIN |
| PPCDIAGPORTA13 | output | TCELL23:OUT19.TMIN |
| PPCDIAGPORTA14 | output | TCELL22:OUT16.TMIN |
| PPCDIAGPORTA15 | output | TCELL22:OUT17.TMIN |
| PPCDIAGPORTA16 | output | TCELL22:OUT18.TMIN |
| PPCDIAGPORTA17 | output | TCELL22:OUT19.TMIN |
| PPCDIAGPORTA18 | output | TCELL21:OUT16.TMIN |
| PPCDIAGPORTA19 | output | TCELL21:OUT17.TMIN |
| PPCDIAGPORTA2 | output | TCELL26:OUT18.TMIN |
| PPCDIAGPORTA20 | output | TCELL21:OUT18.TMIN |
| PPCDIAGPORTA21 | output | TCELL21:OUT19.TMIN |
| PPCDIAGPORTA22 | output | TCELL20:OUT16.TMIN |
| PPCDIAGPORTA23 | output | TCELL20:OUT17.TMIN |
| PPCDIAGPORTA24 | output | TCELL20:OUT18.TMIN |
| PPCDIAGPORTA25 | output | TCELL20:OUT19.TMIN |
| PPCDIAGPORTA26 | output | TCELL19:OUT16.TMIN |
| PPCDIAGPORTA27 | output | TCELL19:OUT17.TMIN |
| PPCDIAGPORTA28 | output | TCELL18:OUT16.TMIN |
| PPCDIAGPORTA29 | output | TCELL18:OUT17.TMIN |
| PPCDIAGPORTA3 | output | TCELL26:OUT19.TMIN |
| PPCDIAGPORTA30 | output | TCELL17:OUT16.TMIN |
| PPCDIAGPORTA31 | output | TCELL17:OUT17.TMIN |
| PPCDIAGPORTA32 | output | TCELL16:OUT16.TMIN |
| PPCDIAGPORTA33 | output | TCELL16:OUT17.TMIN |
| PPCDIAGPORTA34 | output | TCELL15:OUT16.TMIN |
| PPCDIAGPORTA35 | output | TCELL15:OUT17.TMIN |
| PPCDIAGPORTA36 | output | TCELL14:OUT16.TMIN |
| PPCDIAGPORTA37 | output | TCELL14:OUT17.TMIN |
| PPCDIAGPORTA38 | output | TCELL13:OUT16.TMIN |
| PPCDIAGPORTA39 | output | TCELL13:OUT17.TMIN |
| PPCDIAGPORTA4 | output | TCELL25:OUT18.TMIN |
| PPCDIAGPORTA40 | output | TCELL12:OUT16.TMIN |
| PPCDIAGPORTA41 | output | TCELL12:OUT17.TMIN |
| PPCDIAGPORTA42 | output | TCELL11:OUT16.TMIN |
| PPCDIAGPORTA43 | output | TCELL11:OUT17.TMIN |
| PPCDIAGPORTA5 | output | TCELL25:OUT19.TMIN |
| PPCDIAGPORTA6 | output | TCELL24:OUT16.TMIN |
| PPCDIAGPORTA7 | output | TCELL24:OUT17.TMIN |
| PPCDIAGPORTA8 | output | TCELL24:OUT18.TMIN |
| PPCDIAGPORTA9 | output | TCELL24:OUT19.TMIN |
| PPCDIAGPORTB0 | output | TCELL39:OUT4.TMIN |
| PPCDIAGPORTB1 | output | TCELL39:OUT5.TMIN |
| PPCDIAGPORTB10 | output | TCELL38:OUT6.TMIN |
| PPCDIAGPORTB100 | output | TCELL58:OUT16.TMIN |
| PPCDIAGPORTB101 | output | TCELL58:OUT17.TMIN |
| PPCDIAGPORTB102 | output | TCELL58:OUT18.TMIN |
| PPCDIAGPORTB103 | output | TCELL58:OUT19.TMIN |
| PPCDIAGPORTB104 | output | TCELL57:OUT16.TMIN |
| PPCDIAGPORTB105 | output | TCELL57:OUT17.TMIN |
| PPCDIAGPORTB106 | output | TCELL57:OUT18.TMIN |
| PPCDIAGPORTB107 | output | TCELL57:OUT19.TMIN |
| PPCDIAGPORTB108 | output | TCELL56:OUT18.TMIN |
| PPCDIAGPORTB109 | output | TCELL56:OUT19.TMIN |
| PPCDIAGPORTB11 | output | TCELL38:OUT7.TMIN |
| PPCDIAGPORTB110 | output | TCELL48:OUT14.TMIN |
| PPCDIAGPORTB111 | output | TCELL48:OUT15.TMIN |
| PPCDIAGPORTB112 | output | TCELL47:OUT9.TMIN |
| PPCDIAGPORTB113 | output | TCELL47:OUT10.TMIN |
| PPCDIAGPORTB114 | output | TCELL47:OUT11.TMIN |
| PPCDIAGPORTB115 | output | TCELL46:OUT9.TMIN |
| PPCDIAGPORTB116 | output | TCELL46:OUT10.TMIN |
| PPCDIAGPORTB117 | output | TCELL46:OUT11.TMIN |
| PPCDIAGPORTB118 | output | TCELL5:OUT16.TMIN |
| PPCDIAGPORTB119 | output | TCELL5:OUT17.TMIN |
| PPCDIAGPORTB12 | output | TCELL38:OUT8.TMIN |
| PPCDIAGPORTB120 | output | TCELL4:OUT16.TMIN |
| PPCDIAGPORTB121 | output | TCELL4:OUT17.TMIN |
| PPCDIAGPORTB122 | output | TCELL3:OUT15.TMIN |
| PPCDIAGPORTB123 | output | TCELL3:OUT16.TMIN |
| PPCDIAGPORTB124 | output | TCELL3:OUT17.TMIN |
| PPCDIAGPORTB125 | output | TCELL2:OUT9.TMIN |
| PPCDIAGPORTB126 | output | TCELL2:OUT10.TMIN |
| PPCDIAGPORTB127 | output | TCELL2:OUT11.TMIN |
| PPCDIAGPORTB128 | output | TCELL2:OUT12.TMIN |
| PPCDIAGPORTB129 | output | TCELL2:OUT13.TMIN |
| PPCDIAGPORTB13 | output | TCELL38:OUT9.TMIN |
| PPCDIAGPORTB130 | output | TCELL2:OUT14.TMIN |
| PPCDIAGPORTB131 | output | TCELL2:OUT15.TMIN |
| PPCDIAGPORTB132 | output | TCELL2:OUT16.TMIN |
| PPCDIAGPORTB133 | output | TCELL2:OUT17.TMIN |
| PPCDIAGPORTB134 | output | TCELL1:OUT15.TMIN |
| PPCDIAGPORTB135 | output | TCELL1:OUT16.TMIN |
| PPCDIAGPORTB14 | output | TCELL38:OUT10.TMIN |
| PPCDIAGPORTB15 | output | TCELL38:OUT11.TMIN |
| PPCDIAGPORTB16 | output | TCELL38:OUT12.TMIN |
| PPCDIAGPORTB17 | output | TCELL38:OUT13.TMIN |
| PPCDIAGPORTB18 | output | TCELL38:OUT14.TMIN |
| PPCDIAGPORTB19 | output | TCELL37:OUT9.TMIN |
| PPCDIAGPORTB2 | output | TCELL39:OUT6.TMIN |
| PPCDIAGPORTB20 | output | TCELL37:OUT10.TMIN |
| PPCDIAGPORTB21 | output | TCELL37:OUT11.TMIN |
| PPCDIAGPORTB22 | output | TCELL37:OUT12.TMIN |
| PPCDIAGPORTB23 | output | TCELL37:OUT13.TMIN |
| PPCDIAGPORTB24 | output | TCELL37:OUT14.TMIN |
| PPCDIAGPORTB25 | output | TCELL36:OUT8.TMIN |
| PPCDIAGPORTB26 | output | TCELL36:OUT9.TMIN |
| PPCDIAGPORTB27 | output | TCELL36:OUT10.TMIN |
| PPCDIAGPORTB28 | output | TCELL36:OUT11.TMIN |
| PPCDIAGPORTB29 | output | TCELL35:OUT8.TMIN |
| PPCDIAGPORTB3 | output | TCELL39:OUT7.TMIN |
| PPCDIAGPORTB30 | output | TCELL35:OUT9.TMIN |
| PPCDIAGPORTB31 | output | TCELL35:OUT10.TMIN |
| PPCDIAGPORTB32 | output | TCELL35:OUT11.TMIN |
| PPCDIAGPORTB33 | output | TCELL35:OUT12.TMIN |
| PPCDIAGPORTB34 | output | TCELL35:OUT13.TMIN |
| PPCDIAGPORTB35 | output | TCELL35:OUT14.TMIN |
| PPCDIAGPORTB36 | output | TCELL35:OUT15.TMIN |
| PPCDIAGPORTB37 | output | TCELL34:OUT8.TMIN |
| PPCDIAGPORTB38 | output | TCELL34:OUT9.TMIN |
| PPCDIAGPORTB39 | output | TCELL34:OUT10.TMIN |
| PPCDIAGPORTB4 | output | TCELL39:OUT8.TMIN |
| PPCDIAGPORTB40 | output | TCELL34:OUT11.TMIN |
| PPCDIAGPORTB41 | output | TCELL34:OUT12.TMIN |
| PPCDIAGPORTB42 | output | TCELL34:OUT13.TMIN |
| PPCDIAGPORTB43 | output | TCELL34:OUT14.TMIN |
| PPCDIAGPORTB44 | output | TCELL34:OUT15.TMIN |
| PPCDIAGPORTB45 | output | TCELL33:OUT8.TMIN |
| PPCDIAGPORTB46 | output | TCELL33:OUT9.TMIN |
| PPCDIAGPORTB47 | output | TCELL33:OUT10.TMIN |
| PPCDIAGPORTB48 | output | TCELL33:OUT11.TMIN |
| PPCDIAGPORTB49 | output | TCELL33:OUT12.TMIN |
| PPCDIAGPORTB5 | output | TCELL39:OUT9.TMIN |
| PPCDIAGPORTB50 | output | TCELL33:OUT13.TMIN |
| PPCDIAGPORTB51 | output | TCELL33:OUT14.TMIN |
| PPCDIAGPORTB52 | output | TCELL33:OUT15.TMIN |
| PPCDIAGPORTB53 | output | TCELL73:OUT10.TMIN |
| PPCDIAGPORTB54 | output | TCELL73:OUT11.TMIN |
| PPCDIAGPORTB55 | output | TCELL32:OUT13.TMIN |
| PPCDIAGPORTB56 | output | TCELL32:OUT14.TMIN |
| PPCDIAGPORTB57 | output | TCELL32:OUT15.TMIN |
| PPCDIAGPORTB58 | output | TCELL31:OUT8.TMIN |
| PPCDIAGPORTB59 | output | TCELL31:OUT9.TMIN |
| PPCDIAGPORTB6 | output | TCELL39:OUT10.TMIN |
| PPCDIAGPORTB60 | output | TCELL31:OUT10.TMIN |
| PPCDIAGPORTB61 | output | TCELL31:OUT11.TMIN |
| PPCDIAGPORTB62 | output | TCELL31:OUT12.TMIN |
| PPCDIAGPORTB63 | output | TCELL31:OUT13.TMIN |
| PPCDIAGPORTB64 | output | TCELL31:OUT14.TMIN |
| PPCDIAGPORTB65 | output | TCELL31:OUT15.TMIN |
| PPCDIAGPORTB66 | output | TCELL30:OUT10.TMIN |
| PPCDIAGPORTB67 | output | TCELL30:OUT11.TMIN |
| PPCDIAGPORTB68 | output | TCELL30:OUT12.TMIN |
| PPCDIAGPORTB69 | output | TCELL30:OUT13.TMIN |
| PPCDIAGPORTB7 | output | TCELL39:OUT11.TMIN |
| PPCDIAGPORTB70 | output | TCELL30:OUT14.TMIN |
| PPCDIAGPORTB71 | output | TCELL30:OUT15.TMIN |
| PPCDIAGPORTB72 | output | TCELL27:OUT10.TMIN |
| PPCDIAGPORTB73 | output | TCELL27:OUT11.TMIN |
| PPCDIAGPORTB74 | output | TCELL27:OUT12.TMIN |
| PPCDIAGPORTB75 | output | TCELL27:OUT13.TMIN |
| PPCDIAGPORTB76 | output | TCELL27:OUT14.TMIN |
| PPCDIAGPORTB77 | output | TCELL27:OUT15.TMIN |
| PPCDIAGPORTB78 | output | TCELL22:OUT12.TMIN |
| PPCDIAGPORTB79 | output | TCELL22:OUT13.TMIN |
| PPCDIAGPORTB8 | output | TCELL38:OUT4.TMIN |
| PPCDIAGPORTB80 | output | TCELL22:OUT14.TMIN |
| PPCDIAGPORTB81 | output | TCELL22:OUT15.TMIN |
| PPCDIAGPORTB82 | output | TCELL63:OUT16.TMIN |
| PPCDIAGPORTB83 | output | TCELL63:OUT17.TMIN |
| PPCDIAGPORTB84 | output | TCELL63:OUT18.TMIN |
| PPCDIAGPORTB85 | output | TCELL63:OUT19.TMIN |
| PPCDIAGPORTB86 | output | TCELL62:OUT16.TMIN |
| PPCDIAGPORTB87 | output | TCELL62:OUT17.TMIN |
| PPCDIAGPORTB88 | output | TCELL62:OUT18.TMIN |
| PPCDIAGPORTB89 | output | TCELL62:OUT19.TMIN |
| PPCDIAGPORTB9 | output | TCELL38:OUT5.TMIN |
| PPCDIAGPORTB90 | output | TCELL61:OUT16.TMIN |
| PPCDIAGPORTB91 | output | TCELL61:OUT17.TMIN |
| PPCDIAGPORTB92 | output | TCELL61:OUT18.TMIN |
| PPCDIAGPORTB93 | output | TCELL60:OUT16.TMIN |
| PPCDIAGPORTB94 | output | TCELL60:OUT17.TMIN |
| PPCDIAGPORTB95 | output | TCELL60:OUT18.TMIN |
| PPCDIAGPORTB96 | output | TCELL60:OUT19.TMIN |
| PPCDIAGPORTB97 | output | TCELL59:OUT16.TMIN |
| PPCDIAGPORTB98 | output | TCELL59:OUT17.TMIN |
| PPCDIAGPORTB99 | output | TCELL59:OUT18.TMIN |
| PPCDIAGPORTC0 | output | TCELL39:OUT0.TMIN |
| PPCDIAGPORTC1 | output | TCELL39:OUT1.TMIN |
| PPCDIAGPORTC10 | output | TCELL1:OUT14.TMIN |
| PPCDIAGPORTC11 | output | TCELL0:OUT8.TMIN |
| PPCDIAGPORTC12 | output | TCELL0:OUT9.TMIN |
| PPCDIAGPORTC13 | output | TCELL0:OUT10.TMIN |
| PPCDIAGPORTC14 | output | TCELL0:OUT11.TMIN |
| PPCDIAGPORTC15 | output | TCELL0:OUT12.TMIN |
| PPCDIAGPORTC16 | output | TCELL0:OUT13.TMIN |
| PPCDIAGPORTC17 | output | TCELL0:OUT14.TMIN |
| PPCDIAGPORTC18 | output | TCELL0:OUT15.TMIN |
| PPCDIAGPORTC19 | output | TCELL0:OUT16.TMIN |
| PPCDIAGPORTC2 | output | TCELL39:OUT2.TMIN |
| PPCDIAGPORTC3 | output | TCELL39:OUT3.TMIN |
| PPCDIAGPORTC4 | output | TCELL1:OUT8.TMIN |
| PPCDIAGPORTC5 | output | TCELL1:OUT9.TMIN |
| PPCDIAGPORTC6 | output | TCELL1:OUT10.TMIN |
| PPCDIAGPORTC7 | output | TCELL1:OUT11.TMIN |
| PPCDIAGPORTC8 | output | TCELL1:OUT12.TMIN |
| PPCDIAGPORTC9 | output | TCELL1:OUT13.TMIN |
| PPCDMDCRABUS0 | output | TCELL57:OUT10.TMIN |
| PPCDMDCRABUS1 | output | TCELL57:OUT11.TMIN |
| PPCDMDCRABUS2 | output | TCELL57:OUT12.TMIN |
| PPCDMDCRABUS3 | output | TCELL57:OUT13.TMIN |
| PPCDMDCRABUS4 | output | TCELL57:OUT14.TMIN |
| PPCDMDCRABUS5 | output | TCELL57:OUT15.TMIN |
| PPCDMDCRABUS6 | output | TCELL56:OUT10.TMIN |
| PPCDMDCRABUS7 | output | TCELL56:OUT11.TMIN |
| PPCDMDCRABUS8 | output | TCELL56:OUT12.TMIN |
| PPCDMDCRABUS9 | output | TCELL56:OUT13.TMIN |
| PPCDMDCRDBUSOUT0 | output | TCELL61:OUT8.TMIN |
| PPCDMDCRDBUSOUT1 | output | TCELL61:OUT9.TMIN |
| PPCDMDCRDBUSOUT10 | output | TCELL60:OUT10.TMIN |
| PPCDMDCRDBUSOUT11 | output | TCELL60:OUT11.TMIN |
| PPCDMDCRDBUSOUT12 | output | TCELL60:OUT12.TMIN |
| PPCDMDCRDBUSOUT13 | output | TCELL60:OUT13.TMIN |
| PPCDMDCRDBUSOUT14 | output | TCELL60:OUT14.TMIN |
| PPCDMDCRDBUSOUT15 | output | TCELL60:OUT15.TMIN |
| PPCDMDCRDBUSOUT16 | output | TCELL59:OUT8.TMIN |
| PPCDMDCRDBUSOUT17 | output | TCELL59:OUT9.TMIN |
| PPCDMDCRDBUSOUT18 | output | TCELL59:OUT10.TMIN |
| PPCDMDCRDBUSOUT19 | output | TCELL59:OUT11.TMIN |
| PPCDMDCRDBUSOUT2 | output | TCELL61:OUT10.TMIN |
| PPCDMDCRDBUSOUT20 | output | TCELL59:OUT12.TMIN |
| PPCDMDCRDBUSOUT21 | output | TCELL59:OUT13.TMIN |
| PPCDMDCRDBUSOUT22 | output | TCELL59:OUT14.TMIN |
| PPCDMDCRDBUSOUT23 | output | TCELL59:OUT15.TMIN |
| PPCDMDCRDBUSOUT24 | output | TCELL58:OUT8.TMIN |
| PPCDMDCRDBUSOUT25 | output | TCELL58:OUT9.TMIN |
| PPCDMDCRDBUSOUT26 | output | TCELL58:OUT10.TMIN |
| PPCDMDCRDBUSOUT27 | output | TCELL58:OUT11.TMIN |
| PPCDMDCRDBUSOUT28 | output | TCELL58:OUT12.TMIN |
| PPCDMDCRDBUSOUT29 | output | TCELL58:OUT13.TMIN |
| PPCDMDCRDBUSOUT3 | output | TCELL61:OUT11.TMIN |
| PPCDMDCRDBUSOUT30 | output | TCELL58:OUT14.TMIN |
| PPCDMDCRDBUSOUT31 | output | TCELL58:OUT15.TMIN |
| PPCDMDCRDBUSOUT4 | output | TCELL61:OUT12.TMIN |
| PPCDMDCRDBUSOUT5 | output | TCELL61:OUT13.TMIN |
| PPCDMDCRDBUSOUT6 | output | TCELL61:OUT14.TMIN |
| PPCDMDCRDBUSOUT7 | output | TCELL61:OUT15.TMIN |
| PPCDMDCRDBUSOUT8 | output | TCELL60:OUT8.TMIN |
| PPCDMDCRDBUSOUT9 | output | TCELL60:OUT9.TMIN |
| PPCDMDCRREAD | output | TCELL56:OUT14.TMIN |
| PPCDMDCRUABUS20 | output | TCELL57:OUT8.TMIN |
| PPCDMDCRUABUS21 | output | TCELL57:OUT9.TMIN |
| PPCDMDCRWRITE | output | TCELL56:OUT15.TMIN |
| PPCDSDCRACK | output | TCELL30:OUT8.TMIN |
| PPCDSDCRDBUSIN0 | output | TCELL33:OUT0.TMIN |
| PPCDSDCRDBUSIN1 | output | TCELL33:OUT1.TMIN |
| PPCDSDCRDBUSIN10 | output | TCELL32:OUT6.TMIN |
| PPCDSDCRDBUSIN11 | output | TCELL32:OUT7.TMIN |
| PPCDSDCRDBUSIN12 | output | TCELL32:OUT8.TMIN |
| PPCDSDCRDBUSIN13 | output | TCELL32:OUT9.TMIN |
| PPCDSDCRDBUSIN14 | output | TCELL32:OUT10.TMIN |
| PPCDSDCRDBUSIN15 | output | TCELL32:OUT11.TMIN |
| PPCDSDCRDBUSIN16 | output | TCELL31:OUT0.TMIN |
| PPCDSDCRDBUSIN17 | output | TCELL31:OUT1.TMIN |
| PPCDSDCRDBUSIN18 | output | TCELL31:OUT2.TMIN |
| PPCDSDCRDBUSIN19 | output | TCELL31:OUT3.TMIN |
| PPCDSDCRDBUSIN2 | output | TCELL33:OUT2.TMIN |
| PPCDSDCRDBUSIN20 | output | TCELL31:OUT4.TMIN |
| PPCDSDCRDBUSIN21 | output | TCELL31:OUT5.TMIN |
| PPCDSDCRDBUSIN22 | output | TCELL31:OUT6.TMIN |
| PPCDSDCRDBUSIN23 | output | TCELL31:OUT7.TMIN |
| PPCDSDCRDBUSIN24 | output | TCELL30:OUT0.TMIN |
| PPCDSDCRDBUSIN25 | output | TCELL30:OUT1.TMIN |
| PPCDSDCRDBUSIN26 | output | TCELL30:OUT2.TMIN |
| PPCDSDCRDBUSIN27 | output | TCELL30:OUT3.TMIN |
| PPCDSDCRDBUSIN28 | output | TCELL30:OUT4.TMIN |
| PPCDSDCRDBUSIN29 | output | TCELL30:OUT5.TMIN |
| PPCDSDCRDBUSIN3 | output | TCELL33:OUT3.TMIN |
| PPCDSDCRDBUSIN30 | output | TCELL30:OUT6.TMIN |
| PPCDSDCRDBUSIN31 | output | TCELL30:OUT7.TMIN |
| PPCDSDCRDBUSIN4 | output | TCELL33:OUT4.TMIN |
| PPCDSDCRDBUSIN5 | output | TCELL33:OUT5.TMIN |
| PPCDSDCRDBUSIN6 | output | TCELL33:OUT6.TMIN |
| PPCDSDCRDBUSIN7 | output | TCELL33:OUT7.TMIN |
| PPCDSDCRDBUSIN8 | output | TCELL32:OUT4.TMIN |
| PPCDSDCRDBUSIN9 | output | TCELL32:OUT5.TMIN |
| PPCDSDCRTIMEOUTWAIT | output | TCELL30:OUT9.TMIN |
| PPCEICINTERCONNECTIRQ | output | TCELL73:OUT9.TMIN |
| PPCMPLBABORT | output | TCELL51:OUT15.TMIN |
| PPCMPLBABUS0 | output | TCELL71:OUT8.TMIN |
| PPCMPLBABUS1 | output | TCELL71:OUT9.TMIN |
| PPCMPLBABUS10 | output | TCELL70:OUT10.TMIN |
| PPCMPLBABUS11 | output | TCELL70:OUT11.TMIN |
| PPCMPLBABUS12 | output | TCELL70:OUT12.TMIN |
| PPCMPLBABUS13 | output | TCELL70:OUT13.TMIN |
| PPCMPLBABUS14 | output | TCELL70:OUT14.TMIN |
| PPCMPLBABUS15 | output | TCELL70:OUT15.TMIN |
| PPCMPLBABUS16 | output | TCELL69:OUT8.TMIN |
| PPCMPLBABUS17 | output | TCELL69:OUT9.TMIN |
| PPCMPLBABUS18 | output | TCELL69:OUT10.TMIN |
| PPCMPLBABUS19 | output | TCELL69:OUT11.TMIN |
| PPCMPLBABUS2 | output | TCELL71:OUT10.TMIN |
| PPCMPLBABUS20 | output | TCELL69:OUT12.TMIN |
| PPCMPLBABUS21 | output | TCELL69:OUT13.TMIN |
| PPCMPLBABUS22 | output | TCELL69:OUT14.TMIN |
| PPCMPLBABUS23 | output | TCELL69:OUT15.TMIN |
| PPCMPLBABUS24 | output | TCELL68:OUT8.TMIN |
| PPCMPLBABUS25 | output | TCELL68:OUT9.TMIN |
| PPCMPLBABUS26 | output | TCELL68:OUT10.TMIN |
| PPCMPLBABUS27 | output | TCELL68:OUT11.TMIN |
| PPCMPLBABUS28 | output | TCELL68:OUT12.TMIN |
| PPCMPLBABUS29 | output | TCELL68:OUT13.TMIN |
| PPCMPLBABUS3 | output | TCELL71:OUT11.TMIN |
| PPCMPLBABUS30 | output | TCELL68:OUT14.TMIN |
| PPCMPLBABUS31 | output | TCELL68:OUT15.TMIN |
| PPCMPLBABUS4 | output | TCELL71:OUT12.TMIN |
| PPCMPLBABUS5 | output | TCELL71:OUT13.TMIN |
| PPCMPLBABUS6 | output | TCELL71:OUT14.TMIN |
| PPCMPLBABUS7 | output | TCELL71:OUT15.TMIN |
| PPCMPLBABUS8 | output | TCELL70:OUT8.TMIN |
| PPCMPLBABUS9 | output | TCELL70:OUT9.TMIN |
| PPCMPLBBE0 | output | TCELL63:OUT8.TMIN |
| PPCMPLBBE1 | output | TCELL63:OUT9.TMIN |
| PPCMPLBBE10 | output | TCELL62:OUT10.TMIN |
| PPCMPLBBE11 | output | TCELL62:OUT11.TMIN |
| PPCMPLBBE12 | output | TCELL62:OUT12.TMIN |
| PPCMPLBBE13 | output | TCELL62:OUT13.TMIN |
| PPCMPLBBE14 | output | TCELL62:OUT14.TMIN |
| PPCMPLBBE15 | output | TCELL62:OUT15.TMIN |
| PPCMPLBBE2 | output | TCELL63:OUT10.TMIN |
| PPCMPLBBE3 | output | TCELL63:OUT11.TMIN |
| PPCMPLBBE4 | output | TCELL63:OUT12.TMIN |
| PPCMPLBBE5 | output | TCELL63:OUT13.TMIN |
| PPCMPLBBE6 | output | TCELL63:OUT14.TMIN |
| PPCMPLBBE7 | output | TCELL63:OUT15.TMIN |
| PPCMPLBBE8 | output | TCELL62:OUT8.TMIN |
| PPCMPLBBE9 | output | TCELL62:OUT9.TMIN |
| PPCMPLBBUSLOCK | output | TCELL48:OUT12.TMIN |
| PPCMPLBLOCKERR | output | TCELL48:OUT13.TMIN |
| PPCMPLBPRIORITY0 | output | TCELL51:OUT11.TMIN |
| PPCMPLBPRIORITY1 | output | TCELL51:OUT12.TMIN |
| PPCMPLBRDBURST | output | TCELL56:OUT9.TMIN |
| PPCMPLBREQUEST | output | TCELL51:OUT14.TMIN |
| PPCMPLBRNW | output | TCELL51:OUT13.TMIN |
| PPCMPLBSIZE0 | output | TCELL50:OUT8.TMIN |
| PPCMPLBSIZE1 | output | TCELL50:OUT9.TMIN |
| PPCMPLBSIZE2 | output | TCELL50:OUT10.TMIN |
| PPCMPLBSIZE3 | output | TCELL50:OUT11.TMIN |
| PPCMPLBTATTRIBUTE0 | output | TCELL50:OUT12.TMIN |
| PPCMPLBTATTRIBUTE1 | output | TCELL50:OUT13.TMIN |
| PPCMPLBTATTRIBUTE10 | output | TCELL49:OUT14.TMIN |
| PPCMPLBTATTRIBUTE11 | output | TCELL49:OUT15.TMIN |
| PPCMPLBTATTRIBUTE12 | output | TCELL48:OUT8.TMIN |
| PPCMPLBTATTRIBUTE13 | output | TCELL48:OUT9.TMIN |
| PPCMPLBTATTRIBUTE14 | output | TCELL48:OUT10.TMIN |
| PPCMPLBTATTRIBUTE15 | output | TCELL48:OUT11.TMIN |
| PPCMPLBTATTRIBUTE2 | output | TCELL50:OUT14.TMIN |
| PPCMPLBTATTRIBUTE3 | output | TCELL50:OUT15.TMIN |
| PPCMPLBTATTRIBUTE4 | output | TCELL49:OUT8.TMIN |
| PPCMPLBTATTRIBUTE5 | output | TCELL49:OUT9.TMIN |
| PPCMPLBTATTRIBUTE6 | output | TCELL49:OUT10.TMIN |
| PPCMPLBTATTRIBUTE7 | output | TCELL49:OUT11.TMIN |
| PPCMPLBTATTRIBUTE8 | output | TCELL49:OUT12.TMIN |
| PPCMPLBTATTRIBUTE9 | output | TCELL49:OUT13.TMIN |
| PPCMPLBTYPE0 | output | TCELL51:OUT8.TMIN |
| PPCMPLBTYPE1 | output | TCELL51:OUT9.TMIN |
| PPCMPLBTYPE2 | output | TCELL51:OUT10.TMIN |
| PPCMPLBUABUS28 | output | TCELL72:OUT8.TMIN |
| PPCMPLBUABUS29 | output | TCELL72:OUT9.TMIN |
| PPCMPLBUABUS30 | output | TCELL72:OUT10.TMIN |
| PPCMPLBUABUS31 | output | TCELL72:OUT11.TMIN |
| PPCMPLBWRBURST | output | TCELL56:OUT8.TMIN |
| PPCMPLBWRDBUS0 | output | TCELL67:OUT0.TMIN |
| PPCMPLBWRDBUS1 | output | TCELL67:OUT1.TMIN |
| PPCMPLBWRDBUS10 | output | TCELL66:OUT2.TMIN |
| PPCMPLBWRDBUS100 | output | TCELL55:OUT4.TMIN |
| PPCMPLBWRDBUS101 | output | TCELL55:OUT5.TMIN |
| PPCMPLBWRDBUS102 | output | TCELL55:OUT6.TMIN |
| PPCMPLBWRDBUS103 | output | TCELL55:OUT7.TMIN |
| PPCMPLBWRDBUS104 | output | TCELL54:OUT0.TMIN |
| PPCMPLBWRDBUS105 | output | TCELL54:OUT1.TMIN |
| PPCMPLBWRDBUS106 | output | TCELL54:OUT2.TMIN |
| PPCMPLBWRDBUS107 | output | TCELL54:OUT3.TMIN |
| PPCMPLBWRDBUS108 | output | TCELL54:OUT4.TMIN |
| PPCMPLBWRDBUS109 | output | TCELL54:OUT5.TMIN |
| PPCMPLBWRDBUS11 | output | TCELL66:OUT3.TMIN |
| PPCMPLBWRDBUS110 | output | TCELL54:OUT6.TMIN |
| PPCMPLBWRDBUS111 | output | TCELL54:OUT7.TMIN |
| PPCMPLBWRDBUS112 | output | TCELL53:OUT0.TMIN |
| PPCMPLBWRDBUS113 | output | TCELL53:OUT1.TMIN |
| PPCMPLBWRDBUS114 | output | TCELL53:OUT2.TMIN |
| PPCMPLBWRDBUS115 | output | TCELL53:OUT3.TMIN |
| PPCMPLBWRDBUS116 | output | TCELL53:OUT4.TMIN |
| PPCMPLBWRDBUS117 | output | TCELL53:OUT5.TMIN |
| PPCMPLBWRDBUS118 | output | TCELL53:OUT6.TMIN |
| PPCMPLBWRDBUS119 | output | TCELL53:OUT7.TMIN |
| PPCMPLBWRDBUS12 | output | TCELL66:OUT4.TMIN |
| PPCMPLBWRDBUS120 | output | TCELL52:OUT0.TMIN |
| PPCMPLBWRDBUS121 | output | TCELL52:OUT1.TMIN |
| PPCMPLBWRDBUS122 | output | TCELL52:OUT2.TMIN |
| PPCMPLBWRDBUS123 | output | TCELL52:OUT3.TMIN |
| PPCMPLBWRDBUS124 | output | TCELL52:OUT4.TMIN |
| PPCMPLBWRDBUS125 | output | TCELL52:OUT5.TMIN |
| PPCMPLBWRDBUS126 | output | TCELL52:OUT6.TMIN |
| PPCMPLBWRDBUS127 | output | TCELL52:OUT7.TMIN |
| PPCMPLBWRDBUS13 | output | TCELL66:OUT5.TMIN |
| PPCMPLBWRDBUS14 | output | TCELL66:OUT6.TMIN |
| PPCMPLBWRDBUS15 | output | TCELL66:OUT7.TMIN |
| PPCMPLBWRDBUS16 | output | TCELL65:OUT0.TMIN |
| PPCMPLBWRDBUS17 | output | TCELL65:OUT1.TMIN |
| PPCMPLBWRDBUS18 | output | TCELL65:OUT2.TMIN |
| PPCMPLBWRDBUS19 | output | TCELL65:OUT3.TMIN |
| PPCMPLBWRDBUS2 | output | TCELL67:OUT2.TMIN |
| PPCMPLBWRDBUS20 | output | TCELL65:OUT4.TMIN |
| PPCMPLBWRDBUS21 | output | TCELL65:OUT5.TMIN |
| PPCMPLBWRDBUS22 | output | TCELL65:OUT6.TMIN |
| PPCMPLBWRDBUS23 | output | TCELL65:OUT7.TMIN |
| PPCMPLBWRDBUS24 | output | TCELL64:OUT0.TMIN |
| PPCMPLBWRDBUS25 | output | TCELL64:OUT1.TMIN |
| PPCMPLBWRDBUS26 | output | TCELL64:OUT2.TMIN |
| PPCMPLBWRDBUS27 | output | TCELL64:OUT3.TMIN |
| PPCMPLBWRDBUS28 | output | TCELL64:OUT4.TMIN |
| PPCMPLBWRDBUS29 | output | TCELL64:OUT5.TMIN |
| PPCMPLBWRDBUS3 | output | TCELL67:OUT3.TMIN |
| PPCMPLBWRDBUS30 | output | TCELL64:OUT6.TMIN |
| PPCMPLBWRDBUS31 | output | TCELL64:OUT7.TMIN |
| PPCMPLBWRDBUS32 | output | TCELL63:OUT0.TMIN |
| PPCMPLBWRDBUS33 | output | TCELL63:OUT1.TMIN |
| PPCMPLBWRDBUS34 | output | TCELL63:OUT2.TMIN |
| PPCMPLBWRDBUS35 | output | TCELL63:OUT3.TMIN |
| PPCMPLBWRDBUS36 | output | TCELL63:OUT4.TMIN |
| PPCMPLBWRDBUS37 | output | TCELL63:OUT5.TMIN |
| PPCMPLBWRDBUS38 | output | TCELL63:OUT6.TMIN |
| PPCMPLBWRDBUS39 | output | TCELL63:OUT7.TMIN |
| PPCMPLBWRDBUS4 | output | TCELL67:OUT4.TMIN |
| PPCMPLBWRDBUS40 | output | TCELL62:OUT0.TMIN |
| PPCMPLBWRDBUS41 | output | TCELL62:OUT1.TMIN |
| PPCMPLBWRDBUS42 | output | TCELL62:OUT2.TMIN |
| PPCMPLBWRDBUS43 | output | TCELL62:OUT3.TMIN |
| PPCMPLBWRDBUS44 | output | TCELL62:OUT4.TMIN |
| PPCMPLBWRDBUS45 | output | TCELL62:OUT5.TMIN |
| PPCMPLBWRDBUS46 | output | TCELL62:OUT6.TMIN |
| PPCMPLBWRDBUS47 | output | TCELL62:OUT7.TMIN |
| PPCMPLBWRDBUS48 | output | TCELL61:OUT0.TMIN |
| PPCMPLBWRDBUS49 | output | TCELL61:OUT1.TMIN |
| PPCMPLBWRDBUS5 | output | TCELL67:OUT5.TMIN |
| PPCMPLBWRDBUS50 | output | TCELL61:OUT2.TMIN |
| PPCMPLBWRDBUS51 | output | TCELL61:OUT3.TMIN |
| PPCMPLBWRDBUS52 | output | TCELL61:OUT4.TMIN |
| PPCMPLBWRDBUS53 | output | TCELL61:OUT5.TMIN |
| PPCMPLBWRDBUS54 | output | TCELL61:OUT6.TMIN |
| PPCMPLBWRDBUS55 | output | TCELL61:OUT7.TMIN |
| PPCMPLBWRDBUS56 | output | TCELL60:OUT0.TMIN |
| PPCMPLBWRDBUS57 | output | TCELL60:OUT1.TMIN |
| PPCMPLBWRDBUS58 | output | TCELL60:OUT2.TMIN |
| PPCMPLBWRDBUS59 | output | TCELL60:OUT3.TMIN |
| PPCMPLBWRDBUS6 | output | TCELL67:OUT6.TMIN |
| PPCMPLBWRDBUS60 | output | TCELL60:OUT4.TMIN |
| PPCMPLBWRDBUS61 | output | TCELL60:OUT5.TMIN |
| PPCMPLBWRDBUS62 | output | TCELL60:OUT6.TMIN |
| PPCMPLBWRDBUS63 | output | TCELL60:OUT7.TMIN |
| PPCMPLBWRDBUS64 | output | TCELL59:OUT0.TMIN |
| PPCMPLBWRDBUS65 | output | TCELL59:OUT1.TMIN |
| PPCMPLBWRDBUS66 | output | TCELL59:OUT2.TMIN |
| PPCMPLBWRDBUS67 | output | TCELL59:OUT3.TMIN |
| PPCMPLBWRDBUS68 | output | TCELL59:OUT4.TMIN |
| PPCMPLBWRDBUS69 | output | TCELL59:OUT5.TMIN |
| PPCMPLBWRDBUS7 | output | TCELL67:OUT7.TMIN |
| PPCMPLBWRDBUS70 | output | TCELL59:OUT6.TMIN |
| PPCMPLBWRDBUS71 | output | TCELL59:OUT7.TMIN |
| PPCMPLBWRDBUS72 | output | TCELL58:OUT0.TMIN |
| PPCMPLBWRDBUS73 | output | TCELL58:OUT1.TMIN |
| PPCMPLBWRDBUS74 | output | TCELL58:OUT2.TMIN |
| PPCMPLBWRDBUS75 | output | TCELL58:OUT3.TMIN |
| PPCMPLBWRDBUS76 | output | TCELL58:OUT4.TMIN |
| PPCMPLBWRDBUS77 | output | TCELL58:OUT5.TMIN |
| PPCMPLBWRDBUS78 | output | TCELL58:OUT6.TMIN |
| PPCMPLBWRDBUS79 | output | TCELL58:OUT7.TMIN |
| PPCMPLBWRDBUS8 | output | TCELL66:OUT0.TMIN |
| PPCMPLBWRDBUS80 | output | TCELL57:OUT0.TMIN |
| PPCMPLBWRDBUS81 | output | TCELL57:OUT1.TMIN |
| PPCMPLBWRDBUS82 | output | TCELL57:OUT2.TMIN |
| PPCMPLBWRDBUS83 | output | TCELL57:OUT3.TMIN |
| PPCMPLBWRDBUS84 | output | TCELL57:OUT4.TMIN |
| PPCMPLBWRDBUS85 | output | TCELL57:OUT5.TMIN |
| PPCMPLBWRDBUS86 | output | TCELL57:OUT6.TMIN |
| PPCMPLBWRDBUS87 | output | TCELL57:OUT7.TMIN |
| PPCMPLBWRDBUS88 | output | TCELL56:OUT0.TMIN |
| PPCMPLBWRDBUS89 | output | TCELL56:OUT1.TMIN |
| PPCMPLBWRDBUS9 | output | TCELL66:OUT1.TMIN |
| PPCMPLBWRDBUS90 | output | TCELL56:OUT2.TMIN |
| PPCMPLBWRDBUS91 | output | TCELL56:OUT3.TMIN |
| PPCMPLBWRDBUS92 | output | TCELL56:OUT4.TMIN |
| PPCMPLBWRDBUS93 | output | TCELL56:OUT5.TMIN |
| PPCMPLBWRDBUS94 | output | TCELL56:OUT6.TMIN |
| PPCMPLBWRDBUS95 | output | TCELL56:OUT7.TMIN |
| PPCMPLBWRDBUS96 | output | TCELL55:OUT0.TMIN |
| PPCMPLBWRDBUS97 | output | TCELL55:OUT1.TMIN |
| PPCMPLBWRDBUS98 | output | TCELL55:OUT2.TMIN |
| PPCMPLBWRDBUS99 | output | TCELL55:OUT3.TMIN |
| PPCS0PLBADDRACK | output | TCELL46:OUT8.TMIN |
| PPCS0PLBMBUSY0 | output | TCELL43:OUT8.TMIN |
| PPCS0PLBMBUSY1 | output | TCELL43:OUT9.TMIN |
| PPCS0PLBMBUSY2 | output | TCELL43:OUT10.TMIN |
| PPCS0PLBMBUSY3 | output | TCELL43:OUT11.TMIN |
| PPCS0PLBMIRQ0 | output | TCELL42:OUT8.TMIN |
| PPCS0PLBMIRQ1 | output | TCELL42:OUT9.TMIN |
| PPCS0PLBMIRQ2 | output | TCELL42:OUT10.TMIN |
| PPCS0PLBMIRQ3 | output | TCELL42:OUT11.TMIN |
| PPCS0PLBMRDERR0 | output | TCELL41:OUT8.TMIN |
| PPCS0PLBMRDERR1 | output | TCELL41:OUT9.TMIN |
| PPCS0PLBMRDERR2 | output | TCELL41:OUT10.TMIN |
| PPCS0PLBMRDERR3 | output | TCELL41:OUT11.TMIN |
| PPCS0PLBMWRERR0 | output | TCELL40:OUT8.TMIN |
| PPCS0PLBMWRERR1 | output | TCELL40:OUT9.TMIN |
| PPCS0PLBMWRERR2 | output | TCELL40:OUT10.TMIN |
| PPCS0PLBMWRERR3 | output | TCELL40:OUT11.TMIN |
| PPCS0PLBRDBTERM | output | TCELL43:OUT13.TMIN |
| PPCS0PLBRDCOMP | output | TCELL44:OUT14.TMIN |
| PPCS0PLBRDDACK | output | TCELL44:OUT12.TMIN |
| PPCS0PLBRDDBUS0 | output | TCELL55:OUT8.TMIN |
| PPCS0PLBRDDBUS1 | output | TCELL55:OUT9.TMIN |
| PPCS0PLBRDDBUS10 | output | TCELL53:OUT10.TMIN |
| PPCS0PLBRDDBUS100 | output | TCELL46:OUT4.TMIN |
| PPCS0PLBRDDBUS101 | output | TCELL46:OUT5.TMIN |
| PPCS0PLBRDDBUS102 | output | TCELL46:OUT6.TMIN |
| PPCS0PLBRDDBUS103 | output | TCELL46:OUT7.TMIN |
| PPCS0PLBRDDBUS104 | output | TCELL45:OUT4.TMIN |
| PPCS0PLBRDDBUS105 | output | TCELL45:OUT5.TMIN |
| PPCS0PLBRDDBUS106 | output | TCELL45:OUT6.TMIN |
| PPCS0PLBRDDBUS107 | output | TCELL45:OUT7.TMIN |
| PPCS0PLBRDDBUS108 | output | TCELL44:OUT4.TMIN |
| PPCS0PLBRDDBUS109 | output | TCELL44:OUT5.TMIN |
| PPCS0PLBRDDBUS11 | output | TCELL53:OUT11.TMIN |
| PPCS0PLBRDDBUS110 | output | TCELL44:OUT6.TMIN |
| PPCS0PLBRDDBUS111 | output | TCELL44:OUT7.TMIN |
| PPCS0PLBRDDBUS112 | output | TCELL43:OUT4.TMIN |
| PPCS0PLBRDDBUS113 | output | TCELL43:OUT5.TMIN |
| PPCS0PLBRDDBUS114 | output | TCELL43:OUT6.TMIN |
| PPCS0PLBRDDBUS115 | output | TCELL43:OUT7.TMIN |
| PPCS0PLBRDDBUS116 | output | TCELL42:OUT4.TMIN |
| PPCS0PLBRDDBUS117 | output | TCELL42:OUT5.TMIN |
| PPCS0PLBRDDBUS118 | output | TCELL42:OUT6.TMIN |
| PPCS0PLBRDDBUS119 | output | TCELL42:OUT7.TMIN |
| PPCS0PLBRDDBUS12 | output | TCELL52:OUT8.TMIN |
| PPCS0PLBRDDBUS120 | output | TCELL41:OUT4.TMIN |
| PPCS0PLBRDDBUS121 | output | TCELL41:OUT5.TMIN |
| PPCS0PLBRDDBUS122 | output | TCELL41:OUT6.TMIN |
| PPCS0PLBRDDBUS123 | output | TCELL41:OUT7.TMIN |
| PPCS0PLBRDDBUS124 | output | TCELL40:OUT4.TMIN |
| PPCS0PLBRDDBUS125 | output | TCELL40:OUT5.TMIN |
| PPCS0PLBRDDBUS126 | output | TCELL40:OUT6.TMIN |
| PPCS0PLBRDDBUS127 | output | TCELL40:OUT7.TMIN |
| PPCS0PLBRDDBUS13 | output | TCELL52:OUT9.TMIN |
| PPCS0PLBRDDBUS14 | output | TCELL52:OUT10.TMIN |
| PPCS0PLBRDDBUS15 | output | TCELL52:OUT11.TMIN |
| PPCS0PLBRDDBUS16 | output | TCELL51:OUT0.TMIN |
| PPCS0PLBRDDBUS17 | output | TCELL51:OUT1.TMIN |
| PPCS0PLBRDDBUS18 | output | TCELL51:OUT2.TMIN |
| PPCS0PLBRDDBUS19 | output | TCELL51:OUT3.TMIN |
| PPCS0PLBRDDBUS2 | output | TCELL55:OUT10.TMIN |
| PPCS0PLBRDDBUS20 | output | TCELL50:OUT0.TMIN |
| PPCS0PLBRDDBUS21 | output | TCELL50:OUT1.TMIN |
| PPCS0PLBRDDBUS22 | output | TCELL50:OUT2.TMIN |
| PPCS0PLBRDDBUS23 | output | TCELL50:OUT3.TMIN |
| PPCS0PLBRDDBUS24 | output | TCELL49:OUT0.TMIN |
| PPCS0PLBRDDBUS25 | output | TCELL49:OUT1.TMIN |
| PPCS0PLBRDDBUS26 | output | TCELL49:OUT2.TMIN |
| PPCS0PLBRDDBUS27 | output | TCELL49:OUT3.TMIN |
| PPCS0PLBRDDBUS28 | output | TCELL48:OUT0.TMIN |
| PPCS0PLBRDDBUS29 | output | TCELL48:OUT1.TMIN |
| PPCS0PLBRDDBUS3 | output | TCELL55:OUT11.TMIN |
| PPCS0PLBRDDBUS30 | output | TCELL48:OUT2.TMIN |
| PPCS0PLBRDDBUS31 | output | TCELL48:OUT3.TMIN |
| PPCS0PLBRDDBUS32 | output | TCELL47:OUT0.TMIN |
| PPCS0PLBRDDBUS33 | output | TCELL47:OUT1.TMIN |
| PPCS0PLBRDDBUS34 | output | TCELL47:OUT2.TMIN |
| PPCS0PLBRDDBUS35 | output | TCELL47:OUT3.TMIN |
| PPCS0PLBRDDBUS36 | output | TCELL46:OUT0.TMIN |
| PPCS0PLBRDDBUS37 | output | TCELL46:OUT1.TMIN |
| PPCS0PLBRDDBUS38 | output | TCELL46:OUT2.TMIN |
| PPCS0PLBRDDBUS39 | output | TCELL46:OUT3.TMIN |
| PPCS0PLBRDDBUS4 | output | TCELL54:OUT8.TMIN |
| PPCS0PLBRDDBUS40 | output | TCELL45:OUT0.TMIN |
| PPCS0PLBRDDBUS41 | output | TCELL45:OUT1.TMIN |
| PPCS0PLBRDDBUS42 | output | TCELL45:OUT2.TMIN |
| PPCS0PLBRDDBUS43 | output | TCELL45:OUT3.TMIN |
| PPCS0PLBRDDBUS44 | output | TCELL44:OUT0.TMIN |
| PPCS0PLBRDDBUS45 | output | TCELL44:OUT1.TMIN |
| PPCS0PLBRDDBUS46 | output | TCELL44:OUT2.TMIN |
| PPCS0PLBRDDBUS47 | output | TCELL44:OUT3.TMIN |
| PPCS0PLBRDDBUS48 | output | TCELL43:OUT0.TMIN |
| PPCS0PLBRDDBUS49 | output | TCELL43:OUT1.TMIN |
| PPCS0PLBRDDBUS5 | output | TCELL54:OUT9.TMIN |
| PPCS0PLBRDDBUS50 | output | TCELL43:OUT2.TMIN |
| PPCS0PLBRDDBUS51 | output | TCELL43:OUT3.TMIN |
| PPCS0PLBRDDBUS52 | output | TCELL42:OUT0.TMIN |
| PPCS0PLBRDDBUS53 | output | TCELL42:OUT1.TMIN |
| PPCS0PLBRDDBUS54 | output | TCELL42:OUT2.TMIN |
| PPCS0PLBRDDBUS55 | output | TCELL42:OUT3.TMIN |
| PPCS0PLBRDDBUS56 | output | TCELL41:OUT0.TMIN |
| PPCS0PLBRDDBUS57 | output | TCELL41:OUT1.TMIN |
| PPCS0PLBRDDBUS58 | output | TCELL41:OUT2.TMIN |
| PPCS0PLBRDDBUS59 | output | TCELL41:OUT3.TMIN |
| PPCS0PLBRDDBUS6 | output | TCELL54:OUT10.TMIN |
| PPCS0PLBRDDBUS60 | output | TCELL40:OUT0.TMIN |
| PPCS0PLBRDDBUS61 | output | TCELL40:OUT1.TMIN |
| PPCS0PLBRDDBUS62 | output | TCELL40:OUT2.TMIN |
| PPCS0PLBRDDBUS63 | output | TCELL40:OUT3.TMIN |
| PPCS0PLBRDDBUS64 | output | TCELL55:OUT12.TMIN |
| PPCS0PLBRDDBUS65 | output | TCELL55:OUT13.TMIN |
| PPCS0PLBRDDBUS66 | output | TCELL55:OUT14.TMIN |
| PPCS0PLBRDDBUS67 | output | TCELL55:OUT15.TMIN |
| PPCS0PLBRDDBUS68 | output | TCELL54:OUT12.TMIN |
| PPCS0PLBRDDBUS69 | output | TCELL54:OUT13.TMIN |
| PPCS0PLBRDDBUS7 | output | TCELL54:OUT11.TMIN |
| PPCS0PLBRDDBUS70 | output | TCELL54:OUT14.TMIN |
| PPCS0PLBRDDBUS71 | output | TCELL54:OUT15.TMIN |
| PPCS0PLBRDDBUS72 | output | TCELL53:OUT12.TMIN |
| PPCS0PLBRDDBUS73 | output | TCELL53:OUT13.TMIN |
| PPCS0PLBRDDBUS74 | output | TCELL53:OUT14.TMIN |
| PPCS0PLBRDDBUS75 | output | TCELL53:OUT15.TMIN |
| PPCS0PLBRDDBUS76 | output | TCELL52:OUT12.TMIN |
| PPCS0PLBRDDBUS77 | output | TCELL52:OUT13.TMIN |
| PPCS0PLBRDDBUS78 | output | TCELL52:OUT14.TMIN |
| PPCS0PLBRDDBUS79 | output | TCELL52:OUT15.TMIN |
| PPCS0PLBRDDBUS8 | output | TCELL53:OUT8.TMIN |
| PPCS0PLBRDDBUS80 | output | TCELL51:OUT4.TMIN |
| PPCS0PLBRDDBUS81 | output | TCELL51:OUT5.TMIN |
| PPCS0PLBRDDBUS82 | output | TCELL51:OUT6.TMIN |
| PPCS0PLBRDDBUS83 | output | TCELL51:OUT7.TMIN |
| PPCS0PLBRDDBUS84 | output | TCELL50:OUT4.TMIN |
| PPCS0PLBRDDBUS85 | output | TCELL50:OUT5.TMIN |
| PPCS0PLBRDDBUS86 | output | TCELL50:OUT6.TMIN |
| PPCS0PLBRDDBUS87 | output | TCELL50:OUT7.TMIN |
| PPCS0PLBRDDBUS88 | output | TCELL49:OUT4.TMIN |
| PPCS0PLBRDDBUS89 | output | TCELL49:OUT5.TMIN |
| PPCS0PLBRDDBUS9 | output | TCELL53:OUT9.TMIN |
| PPCS0PLBRDDBUS90 | output | TCELL49:OUT6.TMIN |
| PPCS0PLBRDDBUS91 | output | TCELL49:OUT7.TMIN |
| PPCS0PLBRDDBUS92 | output | TCELL48:OUT4.TMIN |
| PPCS0PLBRDDBUS93 | output | TCELL48:OUT5.TMIN |
| PPCS0PLBRDDBUS94 | output | TCELL48:OUT6.TMIN |
| PPCS0PLBRDDBUS95 | output | TCELL48:OUT7.TMIN |
| PPCS0PLBRDDBUS96 | output | TCELL47:OUT4.TMIN |
| PPCS0PLBRDDBUS97 | output | TCELL47:OUT5.TMIN |
| PPCS0PLBRDDBUS98 | output | TCELL47:OUT6.TMIN |
| PPCS0PLBRDDBUS99 | output | TCELL47:OUT7.TMIN |
| PPCS0PLBRDWDADDR0 | output | TCELL45:OUT8.TMIN |
| PPCS0PLBRDWDADDR1 | output | TCELL45:OUT9.TMIN |
| PPCS0PLBRDWDADDR2 | output | TCELL45:OUT10.TMIN |
| PPCS0PLBRDWDADDR3 | output | TCELL45:OUT11.TMIN |
| PPCS0PLBREARBITRATE | output | TCELL44:OUT10.TMIN |
| PPCS0PLBSSIZE0 | output | TCELL44:OUT8.TMIN |
| PPCS0PLBSSIZE1 | output | TCELL44:OUT9.TMIN |
| PPCS0PLBWAIT | output | TCELL43:OUT12.TMIN |
| PPCS0PLBWRBTERM | output | TCELL43:OUT14.TMIN |
| PPCS0PLBWRCOMP | output | TCELL44:OUT13.TMIN |
| PPCS0PLBWRDACK | output | TCELL44:OUT11.TMIN |
| PPCS1PLBADDRACK | output | TCELL73:OUT8.TMIN |
| PPCS1PLBMBUSY0 | output | TCELL76:OUT8.TMIN |
| PPCS1PLBMBUSY1 | output | TCELL76:OUT9.TMIN |
| PPCS1PLBMBUSY2 | output | TCELL76:OUT10.TMIN |
| PPCS1PLBMBUSY3 | output | TCELL76:OUT11.TMIN |
| PPCS1PLBMIRQ0 | output | TCELL77:OUT8.TMIN |
| PPCS1PLBMIRQ1 | output | TCELL77:OUT9.TMIN |
| PPCS1PLBMIRQ2 | output | TCELL77:OUT10.TMIN |
| PPCS1PLBMIRQ3 | output | TCELL77:OUT11.TMIN |
| PPCS1PLBMRDERR0 | output | TCELL78:OUT8.TMIN |
| PPCS1PLBMRDERR1 | output | TCELL78:OUT9.TMIN |
| PPCS1PLBMRDERR2 | output | TCELL78:OUT10.TMIN |
| PPCS1PLBMRDERR3 | output | TCELL78:OUT11.TMIN |
| PPCS1PLBMWRERR0 | output | TCELL79:OUT8.TMIN |
| PPCS1PLBMWRERR1 | output | TCELL79:OUT9.TMIN |
| PPCS1PLBMWRERR2 | output | TCELL79:OUT10.TMIN |
| PPCS1PLBMWRERR3 | output | TCELL79:OUT11.TMIN |
| PPCS1PLBRDBTERM | output | TCELL76:OUT13.TMIN |
| PPCS1PLBRDCOMP | output | TCELL75:OUT14.TMIN |
| PPCS1PLBRDDACK | output | TCELL75:OUT12.TMIN |
| PPCS1PLBRDDBUS0 | output | TCELL79:OUT0.TMIN |
| PPCS1PLBRDDBUS1 | output | TCELL79:OUT1.TMIN |
| PPCS1PLBRDDBUS10 | output | TCELL77:OUT2.TMIN |
| PPCS1PLBRDDBUS100 | output | TCELL70:OUT4.TMIN |
| PPCS1PLBRDDBUS101 | output | TCELL70:OUT5.TMIN |
| PPCS1PLBRDDBUS102 | output | TCELL70:OUT6.TMIN |
| PPCS1PLBRDDBUS103 | output | TCELL70:OUT7.TMIN |
| PPCS1PLBRDDBUS104 | output | TCELL69:OUT4.TMIN |
| PPCS1PLBRDDBUS105 | output | TCELL69:OUT5.TMIN |
| PPCS1PLBRDDBUS106 | output | TCELL69:OUT6.TMIN |
| PPCS1PLBRDDBUS107 | output | TCELL69:OUT7.TMIN |
| PPCS1PLBRDDBUS108 | output | TCELL68:OUT4.TMIN |
| PPCS1PLBRDDBUS109 | output | TCELL68:OUT5.TMIN |
| PPCS1PLBRDDBUS11 | output | TCELL77:OUT3.TMIN |
| PPCS1PLBRDDBUS110 | output | TCELL68:OUT6.TMIN |
| PPCS1PLBRDDBUS111 | output | TCELL68:OUT7.TMIN |
| PPCS1PLBRDDBUS112 | output | TCELL67:OUT12.TMIN |
| PPCS1PLBRDDBUS113 | output | TCELL67:OUT13.TMIN |
| PPCS1PLBRDDBUS114 | output | TCELL67:OUT14.TMIN |
| PPCS1PLBRDDBUS115 | output | TCELL67:OUT15.TMIN |
| PPCS1PLBRDDBUS116 | output | TCELL66:OUT12.TMIN |
| PPCS1PLBRDDBUS117 | output | TCELL66:OUT13.TMIN |
| PPCS1PLBRDDBUS118 | output | TCELL66:OUT14.TMIN |
| PPCS1PLBRDDBUS119 | output | TCELL66:OUT15.TMIN |
| PPCS1PLBRDDBUS12 | output | TCELL76:OUT0.TMIN |
| PPCS1PLBRDDBUS120 | output | TCELL65:OUT12.TMIN |
| PPCS1PLBRDDBUS121 | output | TCELL65:OUT13.TMIN |
| PPCS1PLBRDDBUS122 | output | TCELL65:OUT14.TMIN |
| PPCS1PLBRDDBUS123 | output | TCELL65:OUT15.TMIN |
| PPCS1PLBRDDBUS124 | output | TCELL64:OUT12.TMIN |
| PPCS1PLBRDDBUS125 | output | TCELL64:OUT13.TMIN |
| PPCS1PLBRDDBUS126 | output | TCELL64:OUT14.TMIN |
| PPCS1PLBRDDBUS127 | output | TCELL64:OUT15.TMIN |
| PPCS1PLBRDDBUS13 | output | TCELL76:OUT1.TMIN |
| PPCS1PLBRDDBUS14 | output | TCELL76:OUT2.TMIN |
| PPCS1PLBRDDBUS15 | output | TCELL76:OUT3.TMIN |
| PPCS1PLBRDDBUS16 | output | TCELL75:OUT0.TMIN |
| PPCS1PLBRDDBUS17 | output | TCELL75:OUT1.TMIN |
| PPCS1PLBRDDBUS18 | output | TCELL75:OUT2.TMIN |
| PPCS1PLBRDDBUS19 | output | TCELL75:OUT3.TMIN |
| PPCS1PLBRDDBUS2 | output | TCELL79:OUT2.TMIN |
| PPCS1PLBRDDBUS20 | output | TCELL74:OUT0.TMIN |
| PPCS1PLBRDDBUS21 | output | TCELL74:OUT1.TMIN |
| PPCS1PLBRDDBUS22 | output | TCELL74:OUT2.TMIN |
| PPCS1PLBRDDBUS23 | output | TCELL74:OUT3.TMIN |
| PPCS1PLBRDDBUS24 | output | TCELL73:OUT0.TMIN |
| PPCS1PLBRDDBUS25 | output | TCELL73:OUT1.TMIN |
| PPCS1PLBRDDBUS26 | output | TCELL73:OUT2.TMIN |
| PPCS1PLBRDDBUS27 | output | TCELL73:OUT3.TMIN |
| PPCS1PLBRDDBUS28 | output | TCELL72:OUT0.TMIN |
| PPCS1PLBRDDBUS29 | output | TCELL72:OUT1.TMIN |
| PPCS1PLBRDDBUS3 | output | TCELL79:OUT3.TMIN |
| PPCS1PLBRDDBUS30 | output | TCELL72:OUT2.TMIN |
| PPCS1PLBRDDBUS31 | output | TCELL72:OUT3.TMIN |
| PPCS1PLBRDDBUS32 | output | TCELL71:OUT0.TMIN |
| PPCS1PLBRDDBUS33 | output | TCELL71:OUT1.TMIN |
| PPCS1PLBRDDBUS34 | output | TCELL71:OUT2.TMIN |
| PPCS1PLBRDDBUS35 | output | TCELL71:OUT3.TMIN |
| PPCS1PLBRDDBUS36 | output | TCELL70:OUT0.TMIN |
| PPCS1PLBRDDBUS37 | output | TCELL70:OUT1.TMIN |
| PPCS1PLBRDDBUS38 | output | TCELL70:OUT2.TMIN |
| PPCS1PLBRDDBUS39 | output | TCELL70:OUT3.TMIN |
| PPCS1PLBRDDBUS4 | output | TCELL78:OUT0.TMIN |
| PPCS1PLBRDDBUS40 | output | TCELL69:OUT0.TMIN |
| PPCS1PLBRDDBUS41 | output | TCELL69:OUT1.TMIN |
| PPCS1PLBRDDBUS42 | output | TCELL69:OUT2.TMIN |
| PPCS1PLBRDDBUS43 | output | TCELL69:OUT3.TMIN |
| PPCS1PLBRDDBUS44 | output | TCELL68:OUT0.TMIN |
| PPCS1PLBRDDBUS45 | output | TCELL68:OUT1.TMIN |
| PPCS1PLBRDDBUS46 | output | TCELL68:OUT2.TMIN |
| PPCS1PLBRDDBUS47 | output | TCELL68:OUT3.TMIN |
| PPCS1PLBRDDBUS48 | output | TCELL67:OUT8.TMIN |
| PPCS1PLBRDDBUS49 | output | TCELL67:OUT9.TMIN |
| PPCS1PLBRDDBUS5 | output | TCELL78:OUT1.TMIN |
| PPCS1PLBRDDBUS50 | output | TCELL67:OUT10.TMIN |
| PPCS1PLBRDDBUS51 | output | TCELL67:OUT11.TMIN |
| PPCS1PLBRDDBUS52 | output | TCELL66:OUT8.TMIN |
| PPCS1PLBRDDBUS53 | output | TCELL66:OUT9.TMIN |
| PPCS1PLBRDDBUS54 | output | TCELL66:OUT10.TMIN |
| PPCS1PLBRDDBUS55 | output | TCELL66:OUT11.TMIN |
| PPCS1PLBRDDBUS56 | output | TCELL65:OUT8.TMIN |
| PPCS1PLBRDDBUS57 | output | TCELL65:OUT9.TMIN |
| PPCS1PLBRDDBUS58 | output | TCELL65:OUT10.TMIN |
| PPCS1PLBRDDBUS59 | output | TCELL65:OUT11.TMIN |
| PPCS1PLBRDDBUS6 | output | TCELL78:OUT2.TMIN |
| PPCS1PLBRDDBUS60 | output | TCELL64:OUT8.TMIN |
| PPCS1PLBRDDBUS61 | output | TCELL64:OUT9.TMIN |
| PPCS1PLBRDDBUS62 | output | TCELL64:OUT10.TMIN |
| PPCS1PLBRDDBUS63 | output | TCELL64:OUT11.TMIN |
| PPCS1PLBRDDBUS64 | output | TCELL79:OUT4.TMIN |
| PPCS1PLBRDDBUS65 | output | TCELL79:OUT5.TMIN |
| PPCS1PLBRDDBUS66 | output | TCELL79:OUT6.TMIN |
| PPCS1PLBRDDBUS67 | output | TCELL79:OUT7.TMIN |
| PPCS1PLBRDDBUS68 | output | TCELL78:OUT4.TMIN |
| PPCS1PLBRDDBUS69 | output | TCELL78:OUT5.TMIN |
| PPCS1PLBRDDBUS7 | output | TCELL78:OUT3.TMIN |
| PPCS1PLBRDDBUS70 | output | TCELL78:OUT6.TMIN |
| PPCS1PLBRDDBUS71 | output | TCELL78:OUT7.TMIN |
| PPCS1PLBRDDBUS72 | output | TCELL77:OUT4.TMIN |
| PPCS1PLBRDDBUS73 | output | TCELL77:OUT5.TMIN |
| PPCS1PLBRDDBUS74 | output | TCELL77:OUT6.TMIN |
| PPCS1PLBRDDBUS75 | output | TCELL77:OUT7.TMIN |
| PPCS1PLBRDDBUS76 | output | TCELL76:OUT4.TMIN |
| PPCS1PLBRDDBUS77 | output | TCELL76:OUT5.TMIN |
| PPCS1PLBRDDBUS78 | output | TCELL76:OUT6.TMIN |
| PPCS1PLBRDDBUS79 | output | TCELL76:OUT7.TMIN |
| PPCS1PLBRDDBUS8 | output | TCELL77:OUT0.TMIN |
| PPCS1PLBRDDBUS80 | output | TCELL75:OUT4.TMIN |
| PPCS1PLBRDDBUS81 | output | TCELL75:OUT5.TMIN |
| PPCS1PLBRDDBUS82 | output | TCELL75:OUT6.TMIN |
| PPCS1PLBRDDBUS83 | output | TCELL75:OUT7.TMIN |
| PPCS1PLBRDDBUS84 | output | TCELL74:OUT4.TMIN |
| PPCS1PLBRDDBUS85 | output | TCELL74:OUT5.TMIN |
| PPCS1PLBRDDBUS86 | output | TCELL74:OUT6.TMIN |
| PPCS1PLBRDDBUS87 | output | TCELL74:OUT7.TMIN |
| PPCS1PLBRDDBUS88 | output | TCELL73:OUT4.TMIN |
| PPCS1PLBRDDBUS89 | output | TCELL73:OUT5.TMIN |
| PPCS1PLBRDDBUS9 | output | TCELL77:OUT1.TMIN |
| PPCS1PLBRDDBUS90 | output | TCELL73:OUT6.TMIN |
| PPCS1PLBRDDBUS91 | output | TCELL73:OUT7.TMIN |
| PPCS1PLBRDDBUS92 | output | TCELL72:OUT4.TMIN |
| PPCS1PLBRDDBUS93 | output | TCELL72:OUT5.TMIN |
| PPCS1PLBRDDBUS94 | output | TCELL72:OUT6.TMIN |
| PPCS1PLBRDDBUS95 | output | TCELL72:OUT7.TMIN |
| PPCS1PLBRDDBUS96 | output | TCELL71:OUT4.TMIN |
| PPCS1PLBRDDBUS97 | output | TCELL71:OUT5.TMIN |
| PPCS1PLBRDDBUS98 | output | TCELL71:OUT6.TMIN |
| PPCS1PLBRDDBUS99 | output | TCELL71:OUT7.TMIN |
| PPCS1PLBRDWDADDR0 | output | TCELL74:OUT8.TMIN |
| PPCS1PLBRDWDADDR1 | output | TCELL74:OUT9.TMIN |
| PPCS1PLBRDWDADDR2 | output | TCELL74:OUT10.TMIN |
| PPCS1PLBRDWDADDR3 | output | TCELL74:OUT11.TMIN |
| PPCS1PLBREARBITRATE | output | TCELL75:OUT10.TMIN |
| PPCS1PLBSSIZE0 | output | TCELL75:OUT8.TMIN |
| PPCS1PLBSSIZE1 | output | TCELL75:OUT9.TMIN |
| PPCS1PLBWAIT | output | TCELL76:OUT12.TMIN |
| PPCS1PLBWRBTERM | output | TCELL76:OUT14.TMIN |
| PPCS1PLBWRCOMP | output | TCELL75:OUT13.TMIN |
| PPCS1PLBWRDACK | output | TCELL75:OUT11.TMIN |
| PPCTSTSCANOUT0 | output | TCELL39:OUT16.TMIN |
| PPCTSTSCANOUT1 | output | TCELL39:OUT17.TMIN |
| PPCTSTSCANOUT10 | output | TCELL37:OUT18.TMIN |
| PPCTSTSCANOUT11 | output | TCELL37:OUT19.TMIN |
| PPCTSTSCANOUT12 | output | TCELL36:OUT12.TMIN |
| PPCTSTSCANOUT13 | output | TCELL36:OUT13.TMIN |
| PPCTSTSCANOUT14 | output | TCELL36:OUT14.TMIN |
| PPCTSTSCANOUT15 | output | TCELL36:OUT15.TMIN |
| PPCTSTSCANOUT2 | output | TCELL39:OUT18.TMIN |
| PPCTSTSCANOUT3 | output | TCELL39:OUT19.TMIN |
| PPCTSTSCANOUT4 | output | TCELL38:OUT16.TMIN |
| PPCTSTSCANOUT5 | output | TCELL38:OUT17.TMIN |
| PPCTSTSCANOUT6 | output | TCELL38:OUT18.TMIN |
| PPCTSTSCANOUT7 | output | TCELL38:OUT19.TMIN |
| PPCTSTSCANOUT8 | output | TCELL37:OUT16.TMIN |
| PPCTSTSCANOUT9 | output | TCELL37:OUT17.TMIN |
| RSTC440RESETCHIP | input | TCELL22:IMUX.IMUX1.DELAY |
| RSTC440RESETCORE | input | TCELL22:IMUX.IMUX0.DELAY |
| RSTC440RESETSYSTEM | input | TCELL22:IMUX.IMUX2.DELAY |
| TIEC440DCURDLDCACHEPLBPRIO0 | input | TCELL9:IMUX.IMUX12.DELAY |
| TIEC440DCURDLDCACHEPLBPRIO1 | input | TCELL9:IMUX.IMUX13.DELAY |
| TIEC440DCURDNONCACHEPLBPRIO0 | input | TCELL8:IMUX.IMUX8.DELAY |
| TIEC440DCURDNONCACHEPLBPRIO1 | input | TCELL8:IMUX.IMUX9.DELAY |
| TIEC440DCURDTOUCHPLBPRIO0 | input | TCELL8:IMUX.IMUX10.DELAY |
| TIEC440DCURDTOUCHPLBPRIO1 | input | TCELL8:IMUX.IMUX11.DELAY |
| TIEC440DCURDURGENTPLBPRIO0 | input | TCELL8:IMUX.IMUX12.DELAY |
| TIEC440DCURDURGENTPLBPRIO1 | input | TCELL8:IMUX.IMUX13.DELAY |
| TIEC440DCUWRFLUSHPLBPRIO0 | input | TCELL10:IMUX.IMUX12.DELAY |
| TIEC440DCUWRFLUSHPLBPRIO1 | input | TCELL10:IMUX.IMUX13.DELAY |
| TIEC440DCUWRSTOREPLBPRIO0 | input | TCELL9:IMUX.IMUX8.DELAY |
| TIEC440DCUWRSTOREPLBPRIO1 | input | TCELL9:IMUX.IMUX9.DELAY |
| TIEC440DCUWRURGENTPLBPRIO0 | input | TCELL9:IMUX.IMUX10.DELAY |
| TIEC440DCUWRURGENTPLBPRIO1 | input | TCELL9:IMUX.IMUX11.DELAY |
| TIEC440ENDIANRESET | input | TCELL11:IMUX.IMUX13.DELAY |
| TIEC440ERPNRESET0 | input | TCELL13:IMUX.IMUX13.DELAY |
| TIEC440ERPNRESET1 | input | TCELL13:IMUX.IMUX12.DELAY |
| TIEC440ERPNRESET2 | input | TCELL14:IMUX.IMUX13.DELAY |
| TIEC440ERPNRESET3 | input | TCELL14:IMUX.IMUX12.DELAY |
| TIEC440ICURDFETCHPLBPRIO0 | input | TCELL10:IMUX.IMUX10.DELAY |
| TIEC440ICURDFETCHPLBPRIO1 | input | TCELL10:IMUX.IMUX11.DELAY |
| TIEC440ICURDSPECPLBPRIO0 | input | TCELL11:IMUX.IMUX14.DELAY |
| TIEC440ICURDSPECPLBPRIO1 | input | TCELL11:IMUX.IMUX15.DELAY |
| TIEC440ICURDTOUCHPLBPRIO0 | input | TCELL12:IMUX.IMUX13.DELAY |
| TIEC440ICURDTOUCHPLBPRIO1 | input | TCELL12:IMUX.IMUX14.DELAY |
| TIEC440PIR28 | input | TCELL26:IMUX.IMUX20.DELAY |
| TIEC440PIR29 | input | TCELL26:IMUX.IMUX21.DELAY |
| TIEC440PIR30 | input | TCELL26:IMUX.IMUX22.DELAY |
| TIEC440PIR31 | input | TCELL26:IMUX.IMUX23.DELAY |
| TIEC440PVR28 | input | TCELL30:IMUX.IMUX20.DELAY |
| TIEC440PVR29 | input | TCELL30:IMUX.IMUX21.DELAY |
| TIEC440PVR30 | input | TCELL30:IMUX.IMUX22.DELAY |
| TIEC440PVR31 | input | TCELL30:IMUX.IMUX23.DELAY |
| TIEC440PVRTEST0 | input | TCELL21:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST1 | input | TCELL21:IMUX.IMUX17.DELAY |
| TIEC440PVRTEST10 | input | TCELL23:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST11 | input | TCELL23:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST12 | input | TCELL24:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST13 | input | TCELL24:IMUX.IMUX17.DELAY |
| TIEC440PVRTEST14 | input | TCELL24:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST15 | input | TCELL24:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST16 | input | TCELL27:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST17 | input | TCELL27:IMUX.IMUX17.DELAY |
| TIEC440PVRTEST18 | input | TCELL27:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST19 | input | TCELL27:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST2 | input | TCELL21:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST20 | input | TCELL28:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST21 | input | TCELL28:IMUX.IMUX17.DELAY |
| TIEC440PVRTEST22 | input | TCELL28:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST23 | input | TCELL28:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST24 | input | TCELL29:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST25 | input | TCELL29:IMUX.IMUX17.DELAY |
| TIEC440PVRTEST26 | input | TCELL29:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST27 | input | TCELL29:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST3 | input | TCELL21:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST4 | input | TCELL22:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST5 | input | TCELL22:IMUX.IMUX17.DELAY |
| TIEC440PVRTEST6 | input | TCELL22:IMUX.IMUX18.DELAY |
| TIEC440PVRTEST7 | input | TCELL22:IMUX.IMUX19.DELAY |
| TIEC440PVRTEST8 | input | TCELL23:IMUX.IMUX16.DELAY |
| TIEC440PVRTEST9 | input | TCELL23:IMUX.IMUX17.DELAY |
| TIEC440USERRESET0 | input | TCELL15:IMUX.IMUX13.DELAY |
| TIEC440USERRESET1 | input | TCELL15:IMUX.IMUX12.DELAY |
| TIEC440USERRESET2 | input | TCELL16:IMUX.IMUX13.DELAY |
| TIEC440USERRESET3 | input | TCELL16:IMUX.IMUX12.DELAY |
| TIEDCRBASEADDR0 | input | TCELL62:IMUX.IMUX14.DELAY |
| TIEDCRBASEADDR1 | input | TCELL62:IMUX.IMUX15.DELAY |
| TIEPPCOPENLATCHN | input | TCELL56:IMUX.IMUX15.DELAY |
| TIEPPCTESTENABLEN | input | TCELL32:IMUX.IMUX10.DELAY |
| TRCC440TRACEDISABLE | input | TCELL3:IMUX.IMUX0.DELAY |
| TRCC440TRIGGEREVENTIN | input | TCELL3:IMUX.IMUX1.DELAY |
| TSTC440SCANENABLEN | input | TCELL31:IMUX.IMUX20.DELAY |
| TSTC440TESTCNTLPOINTN | input | TCELL35:IMUX.IMUX21.DELAY |
| TSTC440TESTMODEN | input | TCELL35:IMUX.IMUX20.DELAY |
| TSTPPCSCANENABLEN | input | TCELL32:IMUX.IMUX11.DELAY |
| TSTPPCSCANIN0 | input | TCELL34:IMUX.IMUX20.DELAY |
| TSTPPCSCANIN1 | input | TCELL34:IMUX.IMUX21.DELAY |
| TSTPPCSCANIN10 | input | TCELL32:IMUX.IMUX22.DELAY |
| TSTPPCSCANIN11 | input | TCELL32:IMUX.IMUX23.DELAY |
| TSTPPCSCANIN12 | input | TCELL32:IMUX.IMUX12.DELAY |
| TSTPPCSCANIN13 | input | TCELL32:IMUX.IMUX13.DELAY |
| TSTPPCSCANIN14 | input | TCELL32:IMUX.IMUX14.DELAY |
| TSTPPCSCANIN15 | input | TCELL32:IMUX.IMUX15.DELAY |
| TSTPPCSCANIN2 | input | TCELL34:IMUX.IMUX22.DELAY |
| TSTPPCSCANIN3 | input | TCELL34:IMUX.IMUX23.DELAY |
| TSTPPCSCANIN4 | input | TCELL33:IMUX.IMUX20.DELAY |
| TSTPPCSCANIN5 | input | TCELL33:IMUX.IMUX21.DELAY |
| TSTPPCSCANIN6 | input | TCELL33:IMUX.IMUX22.DELAY |
| TSTPPCSCANIN7 | input | TCELL33:IMUX.IMUX23.DELAY |
| TSTPPCSCANIN8 | input | TCELL32:IMUX.IMUX20.DELAY |
| TSTPPCSCANIN9 | input | TCELL32:IMUX.IMUX21.DELAY |
Bel wires
| Wire | Pins |
|---|---|
| TCELL0:OUT0.TMIN | PPC.C440TRCTRIGGEREVENTTYPE6 |
| TCELL0:OUT1.TMIN | PPC.C440TRCTRIGGEREVENTTYPE7 |
| TCELL0:OUT2.TMIN | PPC.C440TRCTRIGGEREVENTTYPE8 |
| TCELL0:OUT3.TMIN | PPC.C440TRCTRIGGEREVENTTYPE9 |
| TCELL0:OUT4.TMIN | PPC.C440TRCTRIGGEREVENTTYPE10 |
| TCELL0:OUT5.TMIN | PPC.C440TRCTRIGGEREVENTTYPE11 |
| TCELL0:OUT6.TMIN | PPC.C440TRCTRIGGEREVENTTYPE12 |
| TCELL0:OUT7.TMIN | PPC.C440TRCTRIGGEREVENTTYPE13 |
| TCELL0:OUT8.TMIN | PPC.PPCDIAGPORTC11 |
| TCELL0:OUT9.TMIN | PPC.PPCDIAGPORTC12 |
| TCELL0:OUT10.TMIN | PPC.PPCDIAGPORTC13 |
| TCELL0:OUT11.TMIN | PPC.PPCDIAGPORTC14 |
| TCELL0:OUT12.TMIN | PPC.PPCDIAGPORTC15 |
| TCELL0:OUT13.TMIN | PPC.PPCDIAGPORTC16 |
| TCELL0:OUT14.TMIN | PPC.PPCDIAGPORTC17 |
| TCELL0:OUT15.TMIN | PPC.PPCDIAGPORTC18 |
| TCELL0:OUT16.TMIN | PPC.PPCDIAGPORTC19 |
| TCELL1:OUT0.TMIN | PPC.C440TRCCYCLE |
| TCELL1:OUT1.TMIN | PPC.C440TRCTRIGGEREVENTOUT |
| TCELL1:OUT2.TMIN | PPC.C440TRCTRIGGEREVENTTYPE0 |
| TCELL1:OUT3.TMIN | PPC.C440TRCTRIGGEREVENTTYPE1 |
| TCELL1:OUT4.TMIN | PPC.C440TRCTRIGGEREVENTTYPE2 |
| TCELL1:OUT5.TMIN | PPC.C440TRCTRIGGEREVENTTYPE3 |
| TCELL1:OUT6.TMIN | PPC.C440TRCTRIGGEREVENTTYPE4 |
| TCELL1:OUT7.TMIN | PPC.C440TRCTRIGGEREVENTTYPE5 |
| TCELL1:OUT8.TMIN | PPC.PPCDIAGPORTC4 |
| TCELL1:OUT9.TMIN | PPC.PPCDIAGPORTC5 |
| TCELL1:OUT10.TMIN | PPC.PPCDIAGPORTC6 |
| TCELL1:OUT11.TMIN | PPC.PPCDIAGPORTC7 |
| TCELL1:OUT12.TMIN | PPC.PPCDIAGPORTC8 |
| TCELL1:OUT13.TMIN | PPC.PPCDIAGPORTC9 |
| TCELL1:OUT14.TMIN | PPC.PPCDIAGPORTC10 |
| TCELL1:OUT15.TMIN | PPC.PPCDIAGPORTB134 |
| TCELL1:OUT16.TMIN | PPC.PPCDIAGPORTB135 |
| TCELL2:OUT0.TMIN | PPC.C440TRCBRANCHSTATUS0 |
| TCELL2:OUT1.TMIN | PPC.C440TRCBRANCHSTATUS1 |
| TCELL2:OUT2.TMIN | PPC.C440TRCBRANCHSTATUS2 |
| TCELL2:OUT3.TMIN | PPC.C440TRCEXECUTIONSTATUS0 |
| TCELL2:OUT4.TMIN | PPC.C440TRCEXECUTIONSTATUS1 |
| TCELL2:OUT5.TMIN | PPC.C440TRCEXECUTIONSTATUS2 |
| TCELL2:OUT6.TMIN | PPC.C440TRCEXECUTIONSTATUS3 |
| TCELL2:OUT7.TMIN | PPC.C440TRCEXECUTIONSTATUS4 |
| TCELL2:OUT8.TMIN | PPC.C440MACHINECHECK |
| TCELL2:OUT9.TMIN | PPC.PPCDIAGPORTB125 |
| TCELL2:OUT10.TMIN | PPC.PPCDIAGPORTB126 |
| TCELL2:OUT11.TMIN | PPC.PPCDIAGPORTB127 |
| TCELL2:OUT12.TMIN | PPC.PPCDIAGPORTB128 |
| TCELL2:OUT13.TMIN | PPC.PPCDIAGPORTB129 |
| TCELL2:OUT14.TMIN | PPC.PPCDIAGPORTB130 |
| TCELL2:OUT15.TMIN | PPC.PPCDIAGPORTB131 |
| TCELL2:OUT16.TMIN | PPC.PPCDIAGPORTB132 |
| TCELL2:OUT17.TMIN | PPC.PPCDIAGPORTB133 |
| TCELL3:IMUX.IMUX0.DELAY | PPC.TRCC440TRACEDISABLE |
| TCELL3:IMUX.IMUX1.DELAY | PPC.TRCC440TRIGGEREVENTIN |
| TCELL3:OUT0.TMIN | PPC.C440DBGSYSTEMCONTROL7 |
| TCELL3:OUT1.TMIN | PPC.C440TRCTRACESTATUS0 |
| TCELL3:OUT2.TMIN | PPC.C440TRCTRACESTATUS1 |
| TCELL3:OUT3.TMIN | PPC.C440TRCTRACESTATUS2 |
| TCELL3:OUT4.TMIN | PPC.C440TRCTRACESTATUS3 |
| TCELL3:OUT5.TMIN | PPC.C440TRCTRACESTATUS4 |
| TCELL3:OUT6.TMIN | PPC.C440TRCTRACESTATUS5 |
| TCELL3:OUT7.TMIN | PPC.C440TRCTRACESTATUS6 |
| TCELL3:OUT8.TMIN | PPC.C440CPMWDIRPTREQ |
| TCELL3:OUT9.TMIN | PPC.C440CPMTIMERRESETREQ |
| TCELL3:OUT10.TMIN | PPC.C440CPMDECIRPTREQ |
| TCELL3:OUT11.TMIN | PPC.C440CPMFITIRPTREQ |
| TCELL3:OUT12.TMIN | PPC.C440CPMCORESLEEPREQ |
| TCELL3:OUT13.TMIN | PPC.C440CPMMSRCE |
| TCELL3:OUT14.TMIN | PPC.C440CPMMSREE |
| TCELL3:OUT15.TMIN | PPC.PPCDIAGPORTB122 |
| TCELL3:OUT16.TMIN | PPC.PPCDIAGPORTB123 |
| TCELL3:OUT17.TMIN | PPC.PPCDIAGPORTB124 |
| TCELL4:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA120 |
| TCELL4:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA121 |
| TCELL4:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA122 |
| TCELL4:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA123 |
| TCELL4:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA124 |
| TCELL4:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA125 |
| TCELL4:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA126 |
| TCELL4:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA127 |
| TCELL4:OUT0.TMIN | PPC.APUFCMRBDATA28 |
| TCELL4:OUT1.TMIN | PPC.APUFCMRBDATA29 |
| TCELL4:OUT2.TMIN | PPC.APUFCMRBDATA30 |
| TCELL4:OUT3.TMIN | PPC.APUFCMRBDATA31 |
| TCELL4:OUT4.TMIN | PPC.APUFCMLOADDATA120 |
| TCELL4:OUT5.TMIN | PPC.APUFCMLOADDATA121 |
| TCELL4:OUT6.TMIN | PPC.APUFCMLOADDATA122 |
| TCELL4:OUT7.TMIN | PPC.APUFCMLOADDATA123 |
| TCELL4:OUT8.TMIN | PPC.APUFCMLOADDATA124 |
| TCELL4:OUT9.TMIN | PPC.APUFCMLOADDATA125 |
| TCELL4:OUT10.TMIN | PPC.APUFCMLOADDATA126 |
| TCELL4:OUT11.TMIN | PPC.APUFCMLOADDATA127 |
| TCELL4:OUT12.TMIN | PPC.C440DBGSYSTEMCONTROL3 |
| TCELL4:OUT13.TMIN | PPC.C440DBGSYSTEMCONTROL4 |
| TCELL4:OUT14.TMIN | PPC.C440DBGSYSTEMCONTROL5 |
| TCELL4:OUT15.TMIN | PPC.C440DBGSYSTEMCONTROL6 |
| TCELL4:OUT16.TMIN | PPC.PPCDIAGPORTB120 |
| TCELL4:OUT17.TMIN | PPC.PPCDIAGPORTB121 |
| TCELL5:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA112 |
| TCELL5:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA113 |
| TCELL5:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA114 |
| TCELL5:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA115 |
| TCELL5:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA116 |
| TCELL5:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA117 |
| TCELL5:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA118 |
| TCELL5:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA119 |
| TCELL5:OUT0.TMIN | PPC.APUFCMRBDATA24 |
| TCELL5:OUT1.TMIN | PPC.APUFCMRBDATA25 |
| TCELL5:OUT2.TMIN | PPC.APUFCMRBDATA26 |
| TCELL5:OUT3.TMIN | PPC.APUFCMRBDATA27 |
| TCELL5:OUT4.TMIN | PPC.APUFCMLOADDATA112 |
| TCELL5:OUT5.TMIN | PPC.APUFCMLOADDATA113 |
| TCELL5:OUT6.TMIN | PPC.APUFCMLOADDATA114 |
| TCELL5:OUT7.TMIN | PPC.APUFCMLOADDATA115 |
| TCELL5:OUT8.TMIN | PPC.APUFCMLOADDATA116 |
| TCELL5:OUT9.TMIN | PPC.APUFCMLOADDATA117 |
| TCELL5:OUT10.TMIN | PPC.APUFCMLOADDATA118 |
| TCELL5:OUT11.TMIN | PPC.APUFCMLOADDATA119 |
| TCELL5:OUT12.TMIN | PPC.APUFCMENDIAN |
| TCELL5:OUT13.TMIN | PPC.C440DBGSYSTEMCONTROL0 |
| TCELL5:OUT14.TMIN | PPC.C440DBGSYSTEMCONTROL1 |
| TCELL5:OUT15.TMIN | PPC.C440DBGSYSTEMCONTROL2 |
| TCELL5:OUT16.TMIN | PPC.PPCDIAGPORTB118 |
| TCELL5:OUT17.TMIN | PPC.PPCDIAGPORTB119 |
| TCELL6:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA104 |
| TCELL6:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA105 |
| TCELL6:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA106 |
| TCELL6:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA107 |
| TCELL6:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA108 |
| TCELL6:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA109 |
| TCELL6:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA110 |
| TCELL6:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA111 |
| TCELL6:OUT0.TMIN | PPC.APUFCMRBDATA20 |
| TCELL6:OUT1.TMIN | PPC.APUFCMRBDATA21 |
| TCELL6:OUT2.TMIN | PPC.APUFCMRBDATA22 |
| TCELL6:OUT3.TMIN | PPC.APUFCMRBDATA23 |
| TCELL6:OUT4.TMIN | PPC.APUFCMLOADDATA104 |
| TCELL6:OUT5.TMIN | PPC.APUFCMLOADDATA105 |
| TCELL6:OUT6.TMIN | PPC.APUFCMLOADDATA106 |
| TCELL6:OUT7.TMIN | PPC.APUFCMLOADDATA107 |
| TCELL6:OUT8.TMIN | PPC.APUFCMLOADDATA108 |
| TCELL6:OUT9.TMIN | PPC.APUFCMLOADDATA109 |
| TCELL6:OUT10.TMIN | PPC.APUFCMLOADDATA110 |
| TCELL6:OUT11.TMIN | PPC.APUFCMLOADDATA111 |
| TCELL6:OUT12.TMIN | PPC.APUFCMLOADBYTEADDR0 |
| TCELL6:OUT13.TMIN | PPC.APUFCMLOADBYTEADDR1 |
| TCELL6:OUT14.TMIN | PPC.APUFCMLOADBYTEADDR2 |
| TCELL6:OUT15.TMIN | PPC.APUFCMLOADBYTEADDR3 |
| TCELL7:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA96 |
| TCELL7:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA97 |
| TCELL7:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA98 |
| TCELL7:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA99 |
| TCELL7:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA100 |
| TCELL7:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA101 |
| TCELL7:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA102 |
| TCELL7:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA103 |
| TCELL7:OUT0.TMIN | PPC.APUFCMRBDATA16 |
| TCELL7:OUT1.TMIN | PPC.APUFCMRBDATA17 |
| TCELL7:OUT2.TMIN | PPC.APUFCMRBDATA18 |
| TCELL7:OUT3.TMIN | PPC.APUFCMRBDATA19 |
| TCELL7:OUT4.TMIN | PPC.APUFCMLOADDATA96 |
| TCELL7:OUT5.TMIN | PPC.APUFCMLOADDATA97 |
| TCELL7:OUT6.TMIN | PPC.APUFCMLOADDATA98 |
| TCELL7:OUT7.TMIN | PPC.APUFCMLOADDATA99 |
| TCELL7:OUT8.TMIN | PPC.APUFCMLOADDATA100 |
| TCELL7:OUT9.TMIN | PPC.APUFCMLOADDATA101 |
| TCELL7:OUT10.TMIN | PPC.APUFCMLOADDATA102 |
| TCELL7:OUT11.TMIN | PPC.APUFCMLOADDATA103 |
| TCELL7:OUT12.TMIN | PPC.APUFCMLOADDVALID |
| TCELL7:OUT13.TMIN | PPC.APUFCMDECLDSTXFERSIZE0 |
| TCELL7:OUT14.TMIN | PPC.APUFCMDECLDSTXFERSIZE1 |
| TCELL7:OUT15.TMIN | PPC.APUFCMDECLDSTXFERSIZE2 |
| TCELL8:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA88 |
| TCELL8:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA89 |
| TCELL8:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA90 |
| TCELL8:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA91 |
| TCELL8:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA92 |
| TCELL8:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA93 |
| TCELL8:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA94 |
| TCELL8:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA95 |
| TCELL8:IMUX.IMUX8.DELAY | PPC.TIEC440DCURDNONCACHEPLBPRIO0 |
| TCELL8:IMUX.IMUX9.DELAY | PPC.TIEC440DCURDNONCACHEPLBPRIO1 |
| TCELL8:IMUX.IMUX10.DELAY | PPC.TIEC440DCURDTOUCHPLBPRIO0 |
| TCELL8:IMUX.IMUX11.DELAY | PPC.TIEC440DCURDTOUCHPLBPRIO1 |
| TCELL8:IMUX.IMUX12.DELAY | PPC.TIEC440DCURDURGENTPLBPRIO0 |
| TCELL8:IMUX.IMUX13.DELAY | PPC.TIEC440DCURDURGENTPLBPRIO1 |
| TCELL8:OUT0.TMIN | PPC.APUFCMRBDATA12 |
| TCELL8:OUT1.TMIN | PPC.APUFCMRBDATA13 |
| TCELL8:OUT2.TMIN | PPC.APUFCMRBDATA14 |
| TCELL8:OUT3.TMIN | PPC.APUFCMRBDATA15 |
| TCELL8:OUT4.TMIN | PPC.APUFCMLOADDATA88 |
| TCELL8:OUT5.TMIN | PPC.APUFCMLOADDATA89 |
| TCELL8:OUT6.TMIN | PPC.APUFCMLOADDATA90 |
| TCELL8:OUT7.TMIN | PPC.APUFCMLOADDATA91 |
| TCELL8:OUT8.TMIN | PPC.APUFCMLOADDATA92 |
| TCELL8:OUT9.TMIN | PPC.APUFCMLOADDATA93 |
| TCELL8:OUT10.TMIN | PPC.APUFCMLOADDATA94 |
| TCELL8:OUT11.TMIN | PPC.APUFCMLOADDATA95 |
| TCELL8:OUT12.TMIN | PPC.APUFCMOPERANDVALID |
| TCELL8:OUT13.TMIN | PPC.APUFCMMSRFE0 |
| TCELL8:OUT14.TMIN | PPC.APUFCMMSRFE1 |
| TCELL8:OUT15.TMIN | PPC.APUFCMWRITEBACKOK |
| TCELL9:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA80 |
| TCELL9:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA81 |
| TCELL9:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA82 |
| TCELL9:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA83 |
| TCELL9:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA84 |
| TCELL9:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA85 |
| TCELL9:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA86 |
| TCELL9:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA87 |
| TCELL9:IMUX.IMUX8.DELAY | PPC.TIEC440DCUWRSTOREPLBPRIO0 |
| TCELL9:IMUX.IMUX9.DELAY | PPC.TIEC440DCUWRSTOREPLBPRIO1 |
| TCELL9:IMUX.IMUX10.DELAY | PPC.TIEC440DCUWRURGENTPLBPRIO0 |
| TCELL9:IMUX.IMUX11.DELAY | PPC.TIEC440DCUWRURGENTPLBPRIO1 |
| TCELL9:IMUX.IMUX12.DELAY | PPC.TIEC440DCURDLDCACHEPLBPRIO0 |
| TCELL9:IMUX.IMUX13.DELAY | PPC.TIEC440DCURDLDCACHEPLBPRIO1 |
| TCELL9:OUT0.TMIN | PPC.APUFCMRBDATA8 |
| TCELL9:OUT1.TMIN | PPC.APUFCMRBDATA9 |
| TCELL9:OUT2.TMIN | PPC.APUFCMRBDATA10 |
| TCELL9:OUT3.TMIN | PPC.APUFCMRBDATA11 |
| TCELL9:OUT4.TMIN | PPC.APUFCMLOADDATA80 |
| TCELL9:OUT5.TMIN | PPC.APUFCMLOADDATA81 |
| TCELL9:OUT6.TMIN | PPC.APUFCMLOADDATA82 |
| TCELL9:OUT7.TMIN | PPC.APUFCMLOADDATA83 |
| TCELL9:OUT8.TMIN | PPC.APUFCMLOADDATA84 |
| TCELL9:OUT9.TMIN | PPC.APUFCMLOADDATA85 |
| TCELL9:OUT10.TMIN | PPC.APUFCMLOADDATA86 |
| TCELL9:OUT11.TMIN | PPC.APUFCMLOADDATA87 |
| TCELL9:OUT12.TMIN | PPC.APUFCMDECUDI0 |
| TCELL9:OUT13.TMIN | PPC.APUFCMDECUDI1 |
| TCELL9:OUT14.TMIN | PPC.APUFCMDECUDI2 |
| TCELL9:OUT15.TMIN | PPC.APUFCMDECUDI3 |
| TCELL10:IMUX.CLK0 | PPC.CPMC440TIMERCLOCK |
| TCELL10:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA72 |
| TCELL10:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA73 |
| TCELL10:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA74 |
| TCELL10:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA75 |
| TCELL10:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA76 |
| TCELL10:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA77 |
| TCELL10:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA78 |
| TCELL10:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA79 |
| TCELL10:IMUX.IMUX8.DELAY | PPC.DBGC440DEBUGHALT |
| TCELL10:IMUX.IMUX9.DELAY | PPC.DBGC440UNCONDDEBUGEVENT |
| TCELL10:IMUX.IMUX10.DELAY | PPC.TIEC440ICURDFETCHPLBPRIO0 |
| TCELL10:IMUX.IMUX11.DELAY | PPC.TIEC440ICURDFETCHPLBPRIO1 |
| TCELL10:IMUX.IMUX12.DELAY | PPC.TIEC440DCUWRFLUSHPLBPRIO0 |
| TCELL10:IMUX.IMUX13.DELAY | PPC.TIEC440DCUWRFLUSHPLBPRIO1 |
| TCELL10:OUT0.TMIN | PPC.APUFCMRBDATA4 |
| TCELL10:OUT1.TMIN | PPC.APUFCMRBDATA5 |
| TCELL10:OUT2.TMIN | PPC.APUFCMRBDATA6 |
| TCELL10:OUT3.TMIN | PPC.APUFCMRBDATA7 |
| TCELL10:OUT4.TMIN | PPC.APUFCMLOADDATA72 |
| TCELL10:OUT5.TMIN | PPC.APUFCMLOADDATA73 |
| TCELL10:OUT6.TMIN | PPC.APUFCMLOADDATA74 |
| TCELL10:OUT7.TMIN | PPC.APUFCMLOADDATA75 |
| TCELL10:OUT8.TMIN | PPC.APUFCMLOADDATA76 |
| TCELL10:OUT9.TMIN | PPC.APUFCMLOADDATA77 |
| TCELL10:OUT10.TMIN | PPC.APUFCMLOADDATA78 |
| TCELL10:OUT11.TMIN | PPC.APUFCMLOADDATA79 |
| TCELL10:OUT12.TMIN | PPC.APUFCMDECUDIVALID |
| TCELL10:OUT13.TMIN | PPC.APUFCMDECFPUOP |
| TCELL10:OUT14.TMIN | PPC.APUFCMNEXTINSTRREADY |
| TCELL10:OUT15.TMIN | PPC.APUFCMFLUSH |
| TCELL11:IMUX.IMUX0.DELAY | PPC.FCMAPUSTOREDATA64 |
| TCELL11:IMUX.IMUX1.DELAY | PPC.FCMAPUSTOREDATA65 |
| TCELL11:IMUX.IMUX2.DELAY | PPC.FCMAPUSTOREDATA66 |
| TCELL11:IMUX.IMUX3.DELAY | PPC.FCMAPUSTOREDATA67 |
| TCELL11:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA68 |
| TCELL11:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA69 |
| TCELL11:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA70 |
| TCELL11:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA71 |
| TCELL11:IMUX.IMUX8.DELAY | PPC.DBGC440SYSTEMSTATUS0 |
| TCELL11:IMUX.IMUX9.DELAY | PPC.DBGC440SYSTEMSTATUS1 |
| TCELL11:IMUX.IMUX10.DELAY | PPC.DBGC440SYSTEMSTATUS2 |
| TCELL11:IMUX.IMUX11.DELAY | PPC.DBGC440SYSTEMSTATUS3 |
| TCELL11:IMUX.IMUX12.DELAY | PPC.DBGC440SYSTEMSTATUS4 |
| TCELL11:IMUX.IMUX13.DELAY | PPC.TIEC440ENDIANRESET |
| TCELL11:IMUX.IMUX14.DELAY | PPC.TIEC440ICURDSPECPLBPRIO0 |
| TCELL11:IMUX.IMUX15.DELAY | PPC.TIEC440ICURDSPECPLBPRIO1 |
| TCELL11:OUT0.TMIN | PPC.APUFCMRBDATA0 |
| TCELL11:OUT1.TMIN | PPC.APUFCMRBDATA1 |
| TCELL11:OUT2.TMIN | PPC.APUFCMRBDATA2 |
| TCELL11:OUT3.TMIN | PPC.APUFCMRBDATA3 |
| TCELL11:OUT4.TMIN | PPC.APUFCMLOADDATA64 |
| TCELL11:OUT5.TMIN | PPC.APUFCMLOADDATA65 |
| TCELL11:OUT6.TMIN | PPC.APUFCMLOADDATA66 |
| TCELL11:OUT7.TMIN | PPC.APUFCMLOADDATA67 |
| TCELL11:OUT8.TMIN | PPC.APUFCMLOADDATA68 |
| TCELL11:OUT9.TMIN | PPC.APUFCMLOADDATA69 |
| TCELL11:OUT10.TMIN | PPC.APUFCMLOADDATA70 |
| TCELL11:OUT11.TMIN | PPC.APUFCMLOADDATA71 |
| TCELL11:OUT12.TMIN | PPC.APUFCMINSTRVALID |
| TCELL11:OUT13.TMIN | PPC.APUFCMDECLOAD |
| TCELL11:OUT14.TMIN | PPC.APUFCMDECSTORE |
| TCELL11:OUT15.TMIN | PPC.APUFCMDECNONAUTON |
| TCELL11:OUT16.TMIN | PPC.PPCDIAGPORTA42 |
| TCELL11:OUT17.TMIN | PPC.PPCDIAGPORTA43 |
| TCELL12:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT28 |
| TCELL12:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT29 |
| TCELL12:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT30 |
| TCELL12:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT31 |
| TCELL12:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA56 |
| TCELL12:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA57 |
| TCELL12:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA58 |
| TCELL12:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA59 |
| TCELL12:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA60 |
| TCELL12:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA61 |
| TCELL12:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA62 |
| TCELL12:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA63 |
| TCELL12:IMUX.IMUX13.DELAY | PPC.TIEC440ICURDTOUCHPLBPRIO0 |
| TCELL12:IMUX.IMUX14.DELAY | PPC.TIEC440ICURDTOUCHPLBPRIO1 |
| TCELL12:OUT0.TMIN | PPC.APUFCMRADATA28 |
| TCELL12:OUT1.TMIN | PPC.APUFCMRADATA29 |
| TCELL12:OUT2.TMIN | PPC.APUFCMRADATA30 |
| TCELL12:OUT3.TMIN | PPC.APUFCMRADATA31 |
| TCELL12:OUT4.TMIN | PPC.APUFCMINSTRUCTION28 |
| TCELL12:OUT5.TMIN | PPC.APUFCMINSTRUCTION29 |
| TCELL12:OUT6.TMIN | PPC.APUFCMINSTRUCTION30 |
| TCELL12:OUT7.TMIN | PPC.APUFCMINSTRUCTION31 |
| TCELL12:OUT8.TMIN | PPC.APUFCMLOADDATA56 |
| TCELL12:OUT9.TMIN | PPC.APUFCMLOADDATA57 |
| TCELL12:OUT10.TMIN | PPC.APUFCMLOADDATA58 |
| TCELL12:OUT11.TMIN | PPC.APUFCMLOADDATA59 |
| TCELL12:OUT12.TMIN | PPC.APUFCMLOADDATA60 |
| TCELL12:OUT13.TMIN | PPC.APUFCMLOADDATA61 |
| TCELL12:OUT14.TMIN | PPC.APUFCMLOADDATA62 |
| TCELL12:OUT15.TMIN | PPC.APUFCMLOADDATA63 |
| TCELL12:OUT16.TMIN | PPC.PPCDIAGPORTA40 |
| TCELL12:OUT17.TMIN | PPC.PPCDIAGPORTA41 |
| TCELL13:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT24 |
| TCELL13:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT25 |
| TCELL13:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT26 |
| TCELL13:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT27 |
| TCELL13:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA48 |
| TCELL13:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA49 |
| TCELL13:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA50 |
| TCELL13:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA51 |
| TCELL13:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA52 |
| TCELL13:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA53 |
| TCELL13:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA54 |
| TCELL13:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA55 |
| TCELL13:IMUX.IMUX12.DELAY | PPC.TIEC440ERPNRESET1 |
| TCELL13:IMUX.IMUX13.DELAY | PPC.TIEC440ERPNRESET0 |
| TCELL13:OUT0.TMIN | PPC.APUFCMRADATA24 |
| TCELL13:OUT1.TMIN | PPC.APUFCMRADATA25 |
| TCELL13:OUT2.TMIN | PPC.APUFCMRADATA26 |
| TCELL13:OUT3.TMIN | PPC.APUFCMRADATA27 |
| TCELL13:OUT4.TMIN | PPC.APUFCMINSTRUCTION24 |
| TCELL13:OUT5.TMIN | PPC.APUFCMINSTRUCTION25 |
| TCELL13:OUT6.TMIN | PPC.APUFCMINSTRUCTION26 |
| TCELL13:OUT7.TMIN | PPC.APUFCMINSTRUCTION27 |
| TCELL13:OUT8.TMIN | PPC.APUFCMLOADDATA48 |
| TCELL13:OUT9.TMIN | PPC.APUFCMLOADDATA49 |
| TCELL13:OUT10.TMIN | PPC.APUFCMLOADDATA50 |
| TCELL13:OUT11.TMIN | PPC.APUFCMLOADDATA51 |
| TCELL13:OUT12.TMIN | PPC.APUFCMLOADDATA52 |
| TCELL13:OUT13.TMIN | PPC.APUFCMLOADDATA53 |
| TCELL13:OUT14.TMIN | PPC.APUFCMLOADDATA54 |
| TCELL13:OUT15.TMIN | PPC.APUFCMLOADDATA55 |
| TCELL13:OUT16.TMIN | PPC.PPCDIAGPORTA38 |
| TCELL13:OUT17.TMIN | PPC.PPCDIAGPORTA39 |
| TCELL14:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT20 |
| TCELL14:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT21 |
| TCELL14:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT22 |
| TCELL14:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT23 |
| TCELL14:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA40 |
| TCELL14:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA41 |
| TCELL14:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA42 |
| TCELL14:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA43 |
| TCELL14:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA44 |
| TCELL14:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA45 |
| TCELL14:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA46 |
| TCELL14:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA47 |
| TCELL14:IMUX.IMUX12.DELAY | PPC.TIEC440ERPNRESET3 |
| TCELL14:IMUX.IMUX13.DELAY | PPC.TIEC440ERPNRESET2 |
| TCELL14:OUT0.TMIN | PPC.APUFCMRADATA20 |
| TCELL14:OUT1.TMIN | PPC.APUFCMRADATA21 |
| TCELL14:OUT2.TMIN | PPC.APUFCMRADATA22 |
| TCELL14:OUT3.TMIN | PPC.APUFCMRADATA23 |
| TCELL14:OUT4.TMIN | PPC.APUFCMINSTRUCTION20 |
| TCELL14:OUT5.TMIN | PPC.APUFCMINSTRUCTION21 |
| TCELL14:OUT6.TMIN | PPC.APUFCMINSTRUCTION22 |
| TCELL14:OUT7.TMIN | PPC.APUFCMINSTRUCTION23 |
| TCELL14:OUT8.TMIN | PPC.APUFCMLOADDATA40 |
| TCELL14:OUT9.TMIN | PPC.APUFCMLOADDATA41 |
| TCELL14:OUT10.TMIN | PPC.APUFCMLOADDATA42 |
| TCELL14:OUT11.TMIN | PPC.APUFCMLOADDATA43 |
| TCELL14:OUT12.TMIN | PPC.APUFCMLOADDATA44 |
| TCELL14:OUT13.TMIN | PPC.APUFCMLOADDATA45 |
| TCELL14:OUT14.TMIN | PPC.APUFCMLOADDATA46 |
| TCELL14:OUT15.TMIN | PPC.APUFCMLOADDATA47 |
| TCELL14:OUT16.TMIN | PPC.PPCDIAGPORTA36 |
| TCELL14:OUT17.TMIN | PPC.PPCDIAGPORTA37 |
| TCELL15:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT16 |
| TCELL15:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT17 |
| TCELL15:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT18 |
| TCELL15:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT19 |
| TCELL15:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA32 |
| TCELL15:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA33 |
| TCELL15:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA34 |
| TCELL15:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA35 |
| TCELL15:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA36 |
| TCELL15:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA37 |
| TCELL15:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA38 |
| TCELL15:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA39 |
| TCELL15:IMUX.IMUX12.DELAY | PPC.TIEC440USERRESET1 |
| TCELL15:IMUX.IMUX13.DELAY | PPC.TIEC440USERRESET0 |
| TCELL15:OUT0.TMIN | PPC.APUFCMRADATA16 |
| TCELL15:OUT1.TMIN | PPC.APUFCMRADATA17 |
| TCELL15:OUT2.TMIN | PPC.APUFCMRADATA18 |
| TCELL15:OUT3.TMIN | PPC.APUFCMRADATA19 |
| TCELL15:OUT4.TMIN | PPC.APUFCMINSTRUCTION16 |
| TCELL15:OUT5.TMIN | PPC.APUFCMINSTRUCTION17 |
| TCELL15:OUT6.TMIN | PPC.APUFCMINSTRUCTION18 |
| TCELL15:OUT7.TMIN | PPC.APUFCMINSTRUCTION19 |
| TCELL15:OUT8.TMIN | PPC.APUFCMLOADDATA32 |
| TCELL15:OUT9.TMIN | PPC.APUFCMLOADDATA33 |
| TCELL15:OUT10.TMIN | PPC.APUFCMLOADDATA34 |
| TCELL15:OUT11.TMIN | PPC.APUFCMLOADDATA35 |
| TCELL15:OUT12.TMIN | PPC.APUFCMLOADDATA36 |
| TCELL15:OUT13.TMIN | PPC.APUFCMLOADDATA37 |
| TCELL15:OUT14.TMIN | PPC.APUFCMLOADDATA38 |
| TCELL15:OUT15.TMIN | PPC.APUFCMLOADDATA39 |
| TCELL15:OUT16.TMIN | PPC.PPCDIAGPORTA34 |
| TCELL15:OUT17.TMIN | PPC.PPCDIAGPORTA35 |
| TCELL16:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT12 |
| TCELL16:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT13 |
| TCELL16:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT14 |
| TCELL16:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT15 |
| TCELL16:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA24 |
| TCELL16:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA25 |
| TCELL16:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA26 |
| TCELL16:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA27 |
| TCELL16:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA28 |
| TCELL16:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA29 |
| TCELL16:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA30 |
| TCELL16:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA31 |
| TCELL16:IMUX.IMUX12.DELAY | PPC.TIEC440USERRESET3 |
| TCELL16:IMUX.IMUX13.DELAY | PPC.TIEC440USERRESET2 |
| TCELL16:OUT0.TMIN | PPC.APUFCMRADATA12 |
| TCELL16:OUT1.TMIN | PPC.APUFCMRADATA13 |
| TCELL16:OUT2.TMIN | PPC.APUFCMRADATA14 |
| TCELL16:OUT3.TMIN | PPC.APUFCMRADATA15 |
| TCELL16:OUT4.TMIN | PPC.APUFCMINSTRUCTION12 |
| TCELL16:OUT5.TMIN | PPC.APUFCMINSTRUCTION13 |
| TCELL16:OUT6.TMIN | PPC.APUFCMINSTRUCTION14 |
| TCELL16:OUT7.TMIN | PPC.APUFCMINSTRUCTION15 |
| TCELL16:OUT8.TMIN | PPC.APUFCMLOADDATA24 |
| TCELL16:OUT9.TMIN | PPC.APUFCMLOADDATA25 |
| TCELL16:OUT10.TMIN | PPC.APUFCMLOADDATA26 |
| TCELL16:OUT11.TMIN | PPC.APUFCMLOADDATA27 |
| TCELL16:OUT12.TMIN | PPC.APUFCMLOADDATA28 |
| TCELL16:OUT13.TMIN | PPC.APUFCMLOADDATA29 |
| TCELL16:OUT14.TMIN | PPC.APUFCMLOADDATA30 |
| TCELL16:OUT15.TMIN | PPC.APUFCMLOADDATA31 |
| TCELL16:OUT16.TMIN | PPC.PPCDIAGPORTA32 |
| TCELL16:OUT17.TMIN | PPC.PPCDIAGPORTA33 |
| TCELL17:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT8 |
| TCELL17:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT9 |
| TCELL17:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT10 |
| TCELL17:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT11 |
| TCELL17:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA16 |
| TCELL17:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA17 |
| TCELL17:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA18 |
| TCELL17:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA19 |
| TCELL17:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA20 |
| TCELL17:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA21 |
| TCELL17:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA22 |
| TCELL17:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA23 |
| TCELL17:IMUX.IMUX12.DELAY | PPC.FCMAPURESULTVALID |
| TCELL17:IMUX.IMUX13.DELAY | PPC.FCMAPUSLEEPNOTREADY |
| TCELL17:OUT0.TMIN | PPC.APUFCMRADATA8 |
| TCELL17:OUT1.TMIN | PPC.APUFCMRADATA9 |
| TCELL17:OUT2.TMIN | PPC.APUFCMRADATA10 |
| TCELL17:OUT3.TMIN | PPC.APUFCMRADATA11 |
| TCELL17:OUT4.TMIN | PPC.APUFCMINSTRUCTION8 |
| TCELL17:OUT5.TMIN | PPC.APUFCMINSTRUCTION9 |
| TCELL17:OUT6.TMIN | PPC.APUFCMINSTRUCTION10 |
| TCELL17:OUT7.TMIN | PPC.APUFCMINSTRUCTION11 |
| TCELL17:OUT8.TMIN | PPC.APUFCMLOADDATA16 |
| TCELL17:OUT9.TMIN | PPC.APUFCMLOADDATA17 |
| TCELL17:OUT10.TMIN | PPC.APUFCMLOADDATA18 |
| TCELL17:OUT11.TMIN | PPC.APUFCMLOADDATA19 |
| TCELL17:OUT12.TMIN | PPC.APUFCMLOADDATA20 |
| TCELL17:OUT13.TMIN | PPC.APUFCMLOADDATA21 |
| TCELL17:OUT14.TMIN | PPC.APUFCMLOADDATA22 |
| TCELL17:OUT15.TMIN | PPC.APUFCMLOADDATA23 |
| TCELL17:OUT16.TMIN | PPC.PPCDIAGPORTA30 |
| TCELL17:OUT17.TMIN | PPC.PPCDIAGPORTA31 |
| TCELL18:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT4 |
| TCELL18:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT5 |
| TCELL18:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT6 |
| TCELL18:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT7 |
| TCELL18:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA8 |
| TCELL18:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA9 |
| TCELL18:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA10 |
| TCELL18:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA11 |
| TCELL18:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA12 |
| TCELL18:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA13 |
| TCELL18:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA14 |
| TCELL18:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA15 |
| TCELL18:IMUX.IMUX12.DELAY | PPC.FCMAPUDONE |
| TCELL18:IMUX.IMUX13.DELAY | PPC.FCMAPUCONFIRMINSTR |
| TCELL18:IMUX.IMUX14.DELAY | PPC.FCMAPUEXCEPTION |
| TCELL18:IMUX.IMUX15.DELAY | PPC.FCMAPUFPSCRFEX |
| TCELL18:OUT0.TMIN | PPC.APUFCMRADATA4 |
| TCELL18:OUT1.TMIN | PPC.APUFCMRADATA5 |
| TCELL18:OUT2.TMIN | PPC.APUFCMRADATA6 |
| TCELL18:OUT3.TMIN | PPC.APUFCMRADATA7 |
| TCELL18:OUT4.TMIN | PPC.APUFCMINSTRUCTION4 |
| TCELL18:OUT5.TMIN | PPC.APUFCMINSTRUCTION5 |
| TCELL18:OUT6.TMIN | PPC.APUFCMINSTRUCTION6 |
| TCELL18:OUT7.TMIN | PPC.APUFCMINSTRUCTION7 |
| TCELL18:OUT8.TMIN | PPC.APUFCMLOADDATA8 |
| TCELL18:OUT9.TMIN | PPC.APUFCMLOADDATA9 |
| TCELL18:OUT10.TMIN | PPC.APUFCMLOADDATA10 |
| TCELL18:OUT11.TMIN | PPC.APUFCMLOADDATA11 |
| TCELL18:OUT12.TMIN | PPC.APUFCMLOADDATA12 |
| TCELL18:OUT13.TMIN | PPC.APUFCMLOADDATA13 |
| TCELL18:OUT14.TMIN | PPC.APUFCMLOADDATA14 |
| TCELL18:OUT15.TMIN | PPC.APUFCMLOADDATA15 |
| TCELL18:OUT16.TMIN | PPC.PPCDIAGPORTA28 |
| TCELL18:OUT17.TMIN | PPC.PPCDIAGPORTA29 |
| TCELL19:IMUX.CLK0 | PPC.JTGC440TCK |
| TCELL19:IMUX.IMUX0.DELAY | PPC.FCMAPURESULT0 |
| TCELL19:IMUX.IMUX1.DELAY | PPC.FCMAPURESULT1 |
| TCELL19:IMUX.IMUX2.DELAY | PPC.FCMAPURESULT2 |
| TCELL19:IMUX.IMUX3.DELAY | PPC.FCMAPURESULT3 |
| TCELL19:IMUX.IMUX4.DELAY | PPC.FCMAPUSTOREDATA0 |
| TCELL19:IMUX.IMUX5.DELAY | PPC.FCMAPUSTOREDATA1 |
| TCELL19:IMUX.IMUX6.DELAY | PPC.FCMAPUSTOREDATA2 |
| TCELL19:IMUX.IMUX7.DELAY | PPC.FCMAPUSTOREDATA3 |
| TCELL19:IMUX.IMUX8.DELAY | PPC.FCMAPUSTOREDATA4 |
| TCELL19:IMUX.IMUX9.DELAY | PPC.FCMAPUSTOREDATA5 |
| TCELL19:IMUX.IMUX10.DELAY | PPC.FCMAPUSTOREDATA6 |
| TCELL19:IMUX.IMUX11.DELAY | PPC.FCMAPUSTOREDATA7 |
| TCELL19:IMUX.IMUX12.DELAY | PPC.FCMAPUCR0 |
| TCELL19:IMUX.IMUX13.DELAY | PPC.FCMAPUCR1 |
| TCELL19:IMUX.IMUX14.DELAY | PPC.FCMAPUCR2 |
| TCELL19:IMUX.IMUX15.DELAY | PPC.FCMAPUCR3 |
| TCELL19:OUT0.TMIN | PPC.APUFCMRADATA0 |
| TCELL19:OUT1.TMIN | PPC.APUFCMRADATA1 |
| TCELL19:OUT2.TMIN | PPC.APUFCMRADATA2 |
| TCELL19:OUT3.TMIN | PPC.APUFCMRADATA3 |
| TCELL19:OUT4.TMIN | PPC.APUFCMINSTRUCTION0 |
| TCELL19:OUT5.TMIN | PPC.APUFCMINSTRUCTION1 |
| TCELL19:OUT6.TMIN | PPC.APUFCMINSTRUCTION2 |
| TCELL19:OUT7.TMIN | PPC.APUFCMINSTRUCTION3 |
| TCELL19:OUT8.TMIN | PPC.APUFCMLOADDATA0 |
| TCELL19:OUT9.TMIN | PPC.APUFCMLOADDATA1 |
| TCELL19:OUT10.TMIN | PPC.APUFCMLOADDATA2 |
| TCELL19:OUT11.TMIN | PPC.APUFCMLOADDATA3 |
| TCELL19:OUT12.TMIN | PPC.APUFCMLOADDATA4 |
| TCELL19:OUT13.TMIN | PPC.APUFCMLOADDATA5 |
| TCELL19:OUT14.TMIN | PPC.APUFCMLOADDATA6 |
| TCELL19:OUT15.TMIN | PPC.APUFCMLOADDATA7 |
| TCELL19:OUT16.TMIN | PPC.PPCDIAGPORTA26 |
| TCELL19:OUT17.TMIN | PPC.PPCDIAGPORTA27 |
| TCELL20:OUT0.TMIN | PPC.MIMCWRITEDATA88 |
| TCELL20:OUT1.TMIN | PPC.MIMCWRITEDATA89 |
| TCELL20:OUT2.TMIN | PPC.MIMCWRITEDATA90 |
| TCELL20:OUT3.TMIN | PPC.MIMCWRITEDATA91 |
| TCELL20:OUT4.TMIN | PPC.MIMCWRITEDATA92 |
| TCELL20:OUT5.TMIN | PPC.MIMCWRITEDATA93 |
| TCELL20:OUT6.TMIN | PPC.MIMCWRITEDATA94 |
| TCELL20:OUT7.TMIN | PPC.MIMCWRITEDATA95 |
| TCELL20:OUT8.TMIN | PPC.MIMCWRITEDATA120 |
| TCELL20:OUT9.TMIN | PPC.MIMCWRITEDATA121 |
| TCELL20:OUT10.TMIN | PPC.MIMCWRITEDATA122 |
| TCELL20:OUT11.TMIN | PPC.MIMCWRITEDATA123 |
| TCELL20:OUT12.TMIN | PPC.MIMCWRITEDATA124 |
| TCELL20:OUT13.TMIN | PPC.MIMCWRITEDATA125 |
| TCELL20:OUT14.TMIN | PPC.MIMCWRITEDATA126 |
| TCELL20:OUT15.TMIN | PPC.MIMCWRITEDATA127 |
| TCELL20:OUT16.TMIN | PPC.PPCDIAGPORTA22 |
| TCELL20:OUT17.TMIN | PPC.PPCDIAGPORTA23 |
| TCELL20:OUT18.TMIN | PPC.PPCDIAGPORTA24 |
| TCELL20:OUT19.TMIN | PPC.PPCDIAGPORTA25 |
| TCELL21:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST0 |
| TCELL21:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST1 |
| TCELL21:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST2 |
| TCELL21:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST3 |
| TCELL21:OUT0.TMIN | PPC.MIMCWRITEDATA80 |
| TCELL21:OUT1.TMIN | PPC.MIMCWRITEDATA81 |
| TCELL21:OUT2.TMIN | PPC.MIMCWRITEDATA82 |
| TCELL21:OUT3.TMIN | PPC.MIMCWRITEDATA83 |
| TCELL21:OUT4.TMIN | PPC.MIMCWRITEDATA84 |
| TCELL21:OUT5.TMIN | PPC.MIMCWRITEDATA85 |
| TCELL21:OUT6.TMIN | PPC.MIMCWRITEDATA86 |
| TCELL21:OUT7.TMIN | PPC.MIMCWRITEDATA87 |
| TCELL21:OUT8.TMIN | PPC.MIMCWRITEDATA112 |
| TCELL21:OUT9.TMIN | PPC.MIMCWRITEDATA113 |
| TCELL21:OUT10.TMIN | PPC.MIMCWRITEDATA114 |
| TCELL21:OUT11.TMIN | PPC.MIMCWRITEDATA115 |
| TCELL21:OUT12.TMIN | PPC.MIMCWRITEDATA116 |
| TCELL21:OUT13.TMIN | PPC.MIMCWRITEDATA117 |
| TCELL21:OUT14.TMIN | PPC.MIMCWRITEDATA118 |
| TCELL21:OUT15.TMIN | PPC.MIMCWRITEDATA119 |
| TCELL21:OUT16.TMIN | PPC.PPCDIAGPORTA18 |
| TCELL21:OUT17.TMIN | PPC.PPCDIAGPORTA19 |
| TCELL21:OUT18.TMIN | PPC.PPCDIAGPORTA20 |
| TCELL21:OUT19.TMIN | PPC.PPCDIAGPORTA21 |
| TCELL22:IMUX.IMUX0.DELAY | PPC.RSTC440RESETCORE |
| TCELL22:IMUX.IMUX1.DELAY | PPC.RSTC440RESETCHIP |
| TCELL22:IMUX.IMUX2.DELAY | PPC.RSTC440RESETSYSTEM |
| TCELL22:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST4 |
| TCELL22:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST5 |
| TCELL22:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST6 |
| TCELL22:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST7 |
| TCELL22:OUT0.TMIN | PPC.MIMCBYTEENABLE8 |
| TCELL22:OUT1.TMIN | PPC.MIMCBYTEENABLE9 |
| TCELL22:OUT2.TMIN | PPC.MIMCBYTEENABLE10 |
| TCELL22:OUT3.TMIN | PPC.MIMCBYTEENABLE11 |
| TCELL22:OUT4.TMIN | PPC.MIMCBYTEENABLE12 |
| TCELL22:OUT5.TMIN | PPC.MIMCBYTEENABLE13 |
| TCELL22:OUT6.TMIN | PPC.MIMCBYTEENABLE14 |
| TCELL22:OUT7.TMIN | PPC.MIMCBYTEENABLE15 |
| TCELL22:OUT8.TMIN | PPC.MIMCADDRESSVALID |
| TCELL22:OUT9.TMIN | PPC.C440RSTCORERESETREQ |
| TCELL22:OUT10.TMIN | PPC.C440RSTCHIPRESETREQ |
| TCELL22:OUT11.TMIN | PPC.C440RSTSYSTEMRESETREQ |
| TCELL22:OUT12.TMIN | PPC.PPCDIAGPORTB78 |
| TCELL22:OUT13.TMIN | PPC.PPCDIAGPORTB79 |
| TCELL22:OUT14.TMIN | PPC.PPCDIAGPORTB80 |
| TCELL22:OUT15.TMIN | PPC.PPCDIAGPORTB81 |
| TCELL22:OUT16.TMIN | PPC.PPCDIAGPORTA14 |
| TCELL22:OUT17.TMIN | PPC.PPCDIAGPORTA15 |
| TCELL22:OUT18.TMIN | PPC.PPCDIAGPORTA16 |
| TCELL22:OUT19.TMIN | PPC.PPCDIAGPORTA17 |
| TCELL23:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST8 |
| TCELL23:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST9 |
| TCELL23:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST10 |
| TCELL23:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST11 |
| TCELL23:OUT0.TMIN | PPC.MIMCWRITEDATA72 |
| TCELL23:OUT1.TMIN | PPC.MIMCWRITEDATA73 |
| TCELL23:OUT2.TMIN | PPC.MIMCWRITEDATA74 |
| TCELL23:OUT3.TMIN | PPC.MIMCWRITEDATA75 |
| TCELL23:OUT4.TMIN | PPC.MIMCWRITEDATA76 |
| TCELL23:OUT5.TMIN | PPC.MIMCWRITEDATA77 |
| TCELL23:OUT6.TMIN | PPC.MIMCWRITEDATA78 |
| TCELL23:OUT7.TMIN | PPC.MIMCWRITEDATA79 |
| TCELL23:OUT8.TMIN | PPC.MIMCWRITEDATA104 |
| TCELL23:OUT9.TMIN | PPC.MIMCWRITEDATA105 |
| TCELL23:OUT10.TMIN | PPC.MIMCWRITEDATA106 |
| TCELL23:OUT11.TMIN | PPC.MIMCWRITEDATA107 |
| TCELL23:OUT12.TMIN | PPC.MIMCWRITEDATA108 |
| TCELL23:OUT13.TMIN | PPC.MIMCWRITEDATA109 |
| TCELL23:OUT14.TMIN | PPC.MIMCWRITEDATA110 |
| TCELL23:OUT15.TMIN | PPC.MIMCWRITEDATA111 |
| TCELL23:OUT16.TMIN | PPC.PPCDIAGPORTA10 |
| TCELL23:OUT17.TMIN | PPC.PPCDIAGPORTA11 |
| TCELL23:OUT18.TMIN | PPC.PPCDIAGPORTA12 |
| TCELL23:OUT19.TMIN | PPC.PPCDIAGPORTA13 |
| TCELL24:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST12 |
| TCELL24:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST13 |
| TCELL24:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST14 |
| TCELL24:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST15 |
| TCELL24:OUT0.TMIN | PPC.MIMCWRITEDATA64 |
| TCELL24:OUT1.TMIN | PPC.MIMCWRITEDATA65 |
| TCELL24:OUT2.TMIN | PPC.MIMCWRITEDATA66 |
| TCELL24:OUT3.TMIN | PPC.MIMCWRITEDATA67 |
| TCELL24:OUT4.TMIN | PPC.MIMCWRITEDATA68 |
| TCELL24:OUT5.TMIN | PPC.MIMCWRITEDATA69 |
| TCELL24:OUT6.TMIN | PPC.MIMCWRITEDATA70 |
| TCELL24:OUT7.TMIN | PPC.MIMCWRITEDATA71 |
| TCELL24:OUT8.TMIN | PPC.MIMCWRITEDATA96 |
| TCELL24:OUT9.TMIN | PPC.MIMCWRITEDATA97 |
| TCELL24:OUT10.TMIN | PPC.MIMCWRITEDATA98 |
| TCELL24:OUT11.TMIN | PPC.MIMCWRITEDATA99 |
| TCELL24:OUT12.TMIN | PPC.MIMCWRITEDATA100 |
| TCELL24:OUT13.TMIN | PPC.MIMCWRITEDATA101 |
| TCELL24:OUT14.TMIN | PPC.MIMCWRITEDATA102 |
| TCELL24:OUT15.TMIN | PPC.MIMCWRITEDATA103 |
| TCELL24:OUT16.TMIN | PPC.PPCDIAGPORTA6 |
| TCELL24:OUT17.TMIN | PPC.PPCDIAGPORTA7 |
| TCELL24:OUT18.TMIN | PPC.PPCDIAGPORTA8 |
| TCELL24:OUT19.TMIN | PPC.PPCDIAGPORTA9 |
| TCELL25:IMUX.IMUX0.DELAY | PPC.DCRPPCDSDBUSOUT24 |
| TCELL25:IMUX.IMUX1.DELAY | PPC.DCRPPCDSDBUSOUT25 |
| TCELL25:IMUX.IMUX2.DELAY | PPC.DCRPPCDSDBUSOUT26 |
| TCELL25:IMUX.IMUX3.DELAY | PPC.DCRPPCDSDBUSOUT27 |
| TCELL25:IMUX.IMUX4.DELAY | PPC.DCRPPCDSDBUSOUT28 |
| TCELL25:IMUX.IMUX5.DELAY | PPC.DCRPPCDSDBUSOUT29 |
| TCELL25:IMUX.IMUX6.DELAY | PPC.DCRPPCDSDBUSOUT30 |
| TCELL25:IMUX.IMUX7.DELAY | PPC.DCRPPCDSDBUSOUT31 |
| TCELL25:IMUX.IMUX20.DELAY | PPC.JTGC440TRSTNEG |
| TCELL25:IMUX.IMUX21.DELAY | PPC.JTGC440TMS |
| TCELL25:IMUX.IMUX22.DELAY | PPC.JTGC440TDI |
| TCELL25:OUT0.TMIN | PPC.MIMCWRITEDATA24 |
| TCELL25:OUT1.TMIN | PPC.MIMCWRITEDATA25 |
| TCELL25:OUT2.TMIN | PPC.MIMCWRITEDATA26 |
| TCELL25:OUT3.TMIN | PPC.MIMCWRITEDATA27 |
| TCELL25:OUT4.TMIN | PPC.MIMCWRITEDATA28 |
| TCELL25:OUT5.TMIN | PPC.MIMCWRITEDATA29 |
| TCELL25:OUT6.TMIN | PPC.MIMCWRITEDATA30 |
| TCELL25:OUT7.TMIN | PPC.MIMCWRITEDATA31 |
| TCELL25:OUT8.TMIN | PPC.MIMCWRITEDATA56 |
| TCELL25:OUT9.TMIN | PPC.MIMCWRITEDATA57 |
| TCELL25:OUT10.TMIN | PPC.MIMCWRITEDATA58 |
| TCELL25:OUT11.TMIN | PPC.MIMCWRITEDATA59 |
| TCELL25:OUT12.TMIN | PPC.MIMCWRITEDATA60 |
| TCELL25:OUT13.TMIN | PPC.MIMCWRITEDATA61 |
| TCELL25:OUT14.TMIN | PPC.MIMCWRITEDATA62 |
| TCELL25:OUT15.TMIN | PPC.MIMCWRITEDATA63 |
| TCELL25:OUT16.TMIN | PPC.C440JTGTDOEN |
| TCELL25:OUT17.TMIN | PPC.C440JTGTDO |
| TCELL25:OUT18.TMIN | PPC.PPCDIAGPORTA4 |
| TCELL25:OUT19.TMIN | PPC.PPCDIAGPORTA5 |
| TCELL26:IMUX.IMUX0.DELAY | PPC.DCRPPCDSDBUSOUT16 |
| TCELL26:IMUX.IMUX1.DELAY | PPC.DCRPPCDSDBUSOUT17 |
| TCELL26:IMUX.IMUX2.DELAY | PPC.DCRPPCDSDBUSOUT18 |
| TCELL26:IMUX.IMUX3.DELAY | PPC.DCRPPCDSDBUSOUT19 |
| TCELL26:IMUX.IMUX4.DELAY | PPC.DCRPPCDSDBUSOUT20 |
| TCELL26:IMUX.IMUX5.DELAY | PPC.DCRPPCDSDBUSOUT21 |
| TCELL26:IMUX.IMUX6.DELAY | PPC.DCRPPCDSDBUSOUT22 |
| TCELL26:IMUX.IMUX7.DELAY | PPC.DCRPPCDSDBUSOUT23 |
| TCELL26:IMUX.IMUX20.DELAY | PPC.TIEC440PIR28 |
| TCELL26:IMUX.IMUX21.DELAY | PPC.TIEC440PIR29 |
| TCELL26:IMUX.IMUX22.DELAY | PPC.TIEC440PIR30 |
| TCELL26:IMUX.IMUX23.DELAY | PPC.TIEC440PIR31 |
| TCELL26:OUT0.TMIN | PPC.MIMCWRITEDATA16 |
| TCELL26:OUT1.TMIN | PPC.MIMCWRITEDATA17 |
| TCELL26:OUT2.TMIN | PPC.MIMCWRITEDATA18 |
| TCELL26:OUT3.TMIN | PPC.MIMCWRITEDATA19 |
| TCELL26:OUT4.TMIN | PPC.MIMCWRITEDATA20 |
| TCELL26:OUT5.TMIN | PPC.MIMCWRITEDATA21 |
| TCELL26:OUT6.TMIN | PPC.MIMCWRITEDATA22 |
| TCELL26:OUT7.TMIN | PPC.MIMCWRITEDATA23 |
| TCELL26:OUT8.TMIN | PPC.MIMCWRITEDATA48 |
| TCELL26:OUT9.TMIN | PPC.MIMCWRITEDATA49 |
| TCELL26:OUT10.TMIN | PPC.MIMCWRITEDATA50 |
| TCELL26:OUT11.TMIN | PPC.MIMCWRITEDATA51 |
| TCELL26:OUT12.TMIN | PPC.MIMCWRITEDATA52 |
| TCELL26:OUT13.TMIN | PPC.MIMCWRITEDATA53 |
| TCELL26:OUT14.TMIN | PPC.MIMCWRITEDATA54 |
| TCELL26:OUT15.TMIN | PPC.MIMCWRITEDATA55 |
| TCELL26:OUT16.TMIN | PPC.PPCDIAGPORTA0 |
| TCELL26:OUT17.TMIN | PPC.PPCDIAGPORTA1 |
| TCELL26:OUT18.TMIN | PPC.PPCDIAGPORTA2 |
| TCELL26:OUT19.TMIN | PPC.PPCDIAGPORTA3 |
| TCELL27:IMUX.IMUX0.DELAY | PPC.DCRPPCDSDBUSOUT8 |
| TCELL27:IMUX.IMUX1.DELAY | PPC.DCRPPCDSDBUSOUT9 |
| TCELL27:IMUX.IMUX2.DELAY | PPC.DCRPPCDSDBUSOUT10 |
| TCELL27:IMUX.IMUX3.DELAY | PPC.DCRPPCDSDBUSOUT11 |
| TCELL27:IMUX.IMUX4.DELAY | PPC.DCRPPCDSDBUSOUT12 |
| TCELL27:IMUX.IMUX5.DELAY | PPC.DCRPPCDSDBUSOUT13 |
| TCELL27:IMUX.IMUX6.DELAY | PPC.DCRPPCDSDBUSOUT14 |
| TCELL27:IMUX.IMUX7.DELAY | PPC.DCRPPCDSDBUSOUT15 |
| TCELL27:IMUX.IMUX8.DELAY | PPC.DCRPPCDSREAD |
| TCELL27:IMUX.IMUX9.DELAY | PPC.DCRPPCDSWRITE |
| TCELL27:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST16 |
| TCELL27:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST17 |
| TCELL27:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST18 |
| TCELL27:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST19 |
| TCELL27:OUT0.TMIN | PPC.MIMCBYTEENABLE0 |
| TCELL27:OUT1.TMIN | PPC.MIMCBYTEENABLE1 |
| TCELL27:OUT2.TMIN | PPC.MIMCBYTEENABLE2 |
| TCELL27:OUT3.TMIN | PPC.MIMCBYTEENABLE3 |
| TCELL27:OUT4.TMIN | PPC.MIMCBYTEENABLE4 |
| TCELL27:OUT5.TMIN | PPC.MIMCBYTEENABLE5 |
| TCELL27:OUT6.TMIN | PPC.MIMCBYTEENABLE6 |
| TCELL27:OUT7.TMIN | PPC.MIMCBYTEENABLE7 |
| TCELL27:OUT8.TMIN | PPC.MIMCADDRESSVALID |
| TCELL27:OUT9.TMIN | PPC.MIMCWRITEDATAVALID |
| TCELL27:OUT10.TMIN | PPC.PPCDIAGPORTB72 |
| TCELL27:OUT11.TMIN | PPC.PPCDIAGPORTB73 |
| TCELL27:OUT12.TMIN | PPC.PPCDIAGPORTB74 |
| TCELL27:OUT13.TMIN | PPC.PPCDIAGPORTB75 |
| TCELL27:OUT14.TMIN | PPC.PPCDIAGPORTB76 |
| TCELL27:OUT15.TMIN | PPC.PPCDIAGPORTB77 |
| TCELL28:IMUX.CLK0 | PPC.CPMFCMCLK |
| TCELL28:IMUX.IMUX0.DELAY | PPC.DCRPPCDSDBUSOUT0 |
| TCELL28:IMUX.IMUX1.DELAY | PPC.DCRPPCDSDBUSOUT1 |
| TCELL28:IMUX.IMUX2.DELAY | PPC.DCRPPCDSDBUSOUT2 |
| TCELL28:IMUX.IMUX3.DELAY | PPC.DCRPPCDSDBUSOUT3 |
| TCELL28:IMUX.IMUX4.DELAY | PPC.DCRPPCDSDBUSOUT4 |
| TCELL28:IMUX.IMUX5.DELAY | PPC.DCRPPCDSDBUSOUT5 |
| TCELL28:IMUX.IMUX6.DELAY | PPC.DCRPPCDSDBUSOUT6 |
| TCELL28:IMUX.IMUX7.DELAY | PPC.DCRPPCDSDBUSOUT7 |
| TCELL28:IMUX.IMUX8.DELAY | PPC.DCRPPCDSABUS8 |
| TCELL28:IMUX.IMUX9.DELAY | PPC.DCRPPCDSABUS9 |
| TCELL28:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST20 |
| TCELL28:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST21 |
| TCELL28:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST22 |
| TCELL28:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST23 |
| TCELL28:OUT0.TMIN | PPC.MIMCWRITEDATA8 |
| TCELL28:OUT1.TMIN | PPC.MIMCWRITEDATA9 |
| TCELL28:OUT2.TMIN | PPC.MIMCWRITEDATA10 |
| TCELL28:OUT3.TMIN | PPC.MIMCWRITEDATA11 |
| TCELL28:OUT4.TMIN | PPC.MIMCWRITEDATA12 |
| TCELL28:OUT5.TMIN | PPC.MIMCWRITEDATA13 |
| TCELL28:OUT6.TMIN | PPC.MIMCWRITEDATA14 |
| TCELL28:OUT7.TMIN | PPC.MIMCWRITEDATA15 |
| TCELL28:OUT8.TMIN | PPC.MIMCWRITEDATA40 |
| TCELL28:OUT9.TMIN | PPC.MIMCWRITEDATA41 |
| TCELL28:OUT10.TMIN | PPC.MIMCWRITEDATA42 |
| TCELL28:OUT11.TMIN | PPC.MIMCWRITEDATA43 |
| TCELL28:OUT12.TMIN | PPC.MIMCWRITEDATA44 |
| TCELL28:OUT13.TMIN | PPC.MIMCWRITEDATA45 |
| TCELL28:OUT14.TMIN | PPC.MIMCWRITEDATA46 |
| TCELL28:OUT15.TMIN | PPC.MIMCWRITEDATA47 |
| TCELL29:IMUX.CLK0 | PPC.CPMC440CLK |
| TCELL29:IMUX.IMUX0.DELAY | PPC.DCRPPCDSABUS0 |
| TCELL29:IMUX.IMUX1.DELAY | PPC.DCRPPCDSABUS1 |
| TCELL29:IMUX.IMUX2.DELAY | PPC.DCRPPCDSABUS2 |
| TCELL29:IMUX.IMUX3.DELAY | PPC.DCRPPCDSABUS3 |
| TCELL29:IMUX.IMUX4.DELAY | PPC.DCRPPCDSABUS4 |
| TCELL29:IMUX.IMUX5.DELAY | PPC.DCRPPCDSABUS5 |
| TCELL29:IMUX.IMUX6.DELAY | PPC.DCRPPCDSABUS6 |
| TCELL29:IMUX.IMUX7.DELAY | PPC.DCRPPCDSABUS7 |
| TCELL29:IMUX.IMUX16.DELAY | PPC.TIEC440PVRTEST24 |
| TCELL29:IMUX.IMUX17.DELAY | PPC.TIEC440PVRTEST25 |
| TCELL29:IMUX.IMUX18.DELAY | PPC.TIEC440PVRTEST26 |
| TCELL29:IMUX.IMUX19.DELAY | PPC.TIEC440PVRTEST27 |
| TCELL29:OUT0.TMIN | PPC.MIMCWRITEDATA0 |
| TCELL29:OUT1.TMIN | PPC.MIMCWRITEDATA1 |
| TCELL29:OUT2.TMIN | PPC.MIMCWRITEDATA2 |
| TCELL29:OUT3.TMIN | PPC.MIMCWRITEDATA3 |
| TCELL29:OUT4.TMIN | PPC.MIMCWRITEDATA4 |
| TCELL29:OUT5.TMIN | PPC.MIMCWRITEDATA5 |
| TCELL29:OUT6.TMIN | PPC.MIMCWRITEDATA6 |
| TCELL29:OUT7.TMIN | PPC.MIMCWRITEDATA7 |
| TCELL29:OUT8.TMIN | PPC.MIMCWRITEDATA32 |
| TCELL29:OUT9.TMIN | PPC.MIMCWRITEDATA33 |
| TCELL29:OUT10.TMIN | PPC.MIMCWRITEDATA34 |
| TCELL29:OUT11.TMIN | PPC.MIMCWRITEDATA35 |
| TCELL29:OUT12.TMIN | PPC.MIMCWRITEDATA36 |
| TCELL29:OUT13.TMIN | PPC.MIMCWRITEDATA37 |
| TCELL29:OUT14.TMIN | PPC.MIMCWRITEDATA38 |
| TCELL29:OUT15.TMIN | PPC.MIMCWRITEDATA39 |
| TCELL30:IMUX.CLK0 | PPC.CPMINTERCONNECTCLK |
| TCELL30:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA88 |
| TCELL30:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA89 |
| TCELL30:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA90 |
| TCELL30:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA91 |
| TCELL30:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA92 |
| TCELL30:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA93 |
| TCELL30:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA94 |
| TCELL30:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA95 |
| TCELL30:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA120 |
| TCELL30:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA121 |
| TCELL30:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA122 |
| TCELL30:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA123 |
| TCELL30:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA124 |
| TCELL30:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA125 |
| TCELL30:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA126 |
| TCELL30:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA127 |
| TCELL30:IMUX.IMUX20.DELAY | PPC.TIEC440PVR28 |
| TCELL30:IMUX.IMUX21.DELAY | PPC.TIEC440PVR29 |
| TCELL30:IMUX.IMUX22.DELAY | PPC.TIEC440PVR30 |
| TCELL30:IMUX.IMUX23.DELAY | PPC.TIEC440PVR31 |
| TCELL30:OUT0.TMIN | PPC.PPCDSDCRDBUSIN24 |
| TCELL30:OUT1.TMIN | PPC.PPCDSDCRDBUSIN25 |
| TCELL30:OUT2.TMIN | PPC.PPCDSDCRDBUSIN26 |
| TCELL30:OUT3.TMIN | PPC.PPCDSDCRDBUSIN27 |
| TCELL30:OUT4.TMIN | PPC.PPCDSDCRDBUSIN28 |
| TCELL30:OUT5.TMIN | PPC.PPCDSDCRDBUSIN29 |
| TCELL30:OUT6.TMIN | PPC.PPCDSDCRDBUSIN30 |
| TCELL30:OUT7.TMIN | PPC.PPCDSDCRDBUSIN31 |
| TCELL30:OUT8.TMIN | PPC.PPCDSDCRACK |
| TCELL30:OUT9.TMIN | PPC.PPCDSDCRTIMEOUTWAIT |
| TCELL30:OUT10.TMIN | PPC.PPCDIAGPORTB66 |
| TCELL30:OUT11.TMIN | PPC.PPCDIAGPORTB67 |
| TCELL30:OUT12.TMIN | PPC.PPCDIAGPORTB68 |
| TCELL30:OUT13.TMIN | PPC.PPCDIAGPORTB69 |
| TCELL30:OUT14.TMIN | PPC.PPCDIAGPORTB70 |
| TCELL30:OUT15.TMIN | PPC.PPCDIAGPORTB71 |
| TCELL31:IMUX.CLK0 | PPC.CPMMCCLK |
| TCELL31:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA80 |
| TCELL31:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA81 |
| TCELL31:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA82 |
| TCELL31:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA83 |
| TCELL31:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA84 |
| TCELL31:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA85 |
| TCELL31:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA86 |
| TCELL31:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA87 |
| TCELL31:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA112 |
| TCELL31:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA113 |
| TCELL31:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA114 |
| TCELL31:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA115 |
| TCELL31:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA116 |
| TCELL31:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA117 |
| TCELL31:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA118 |
| TCELL31:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA119 |
| TCELL31:IMUX.IMUX20.DELAY | PPC.TSTC440SCANENABLEN |
| TCELL31:IMUX.IMUX21.DELAY | PPC.EICC440CRITIRQ |
| TCELL31:IMUX.IMUX22.DELAY | PPC.EICC440EXTIRQ |
| TCELL31:IMUX.IMUX23.DELAY | PPC.CPMC440CORECLOCKINACTIVE |
| TCELL31:OUT0.TMIN | PPC.PPCDSDCRDBUSIN16 |
| TCELL31:OUT1.TMIN | PPC.PPCDSDCRDBUSIN17 |
| TCELL31:OUT2.TMIN | PPC.PPCDSDCRDBUSIN18 |
| TCELL31:OUT3.TMIN | PPC.PPCDSDCRDBUSIN19 |
| TCELL31:OUT4.TMIN | PPC.PPCDSDCRDBUSIN20 |
| TCELL31:OUT5.TMIN | PPC.PPCDSDCRDBUSIN21 |
| TCELL31:OUT6.TMIN | PPC.PPCDSDCRDBUSIN22 |
| TCELL31:OUT7.TMIN | PPC.PPCDSDCRDBUSIN23 |
| TCELL31:OUT8.TMIN | PPC.PPCDIAGPORTB58 |
| TCELL31:OUT9.TMIN | PPC.PPCDIAGPORTB59 |
| TCELL31:OUT10.TMIN | PPC.PPCDIAGPORTB60 |
| TCELL31:OUT11.TMIN | PPC.PPCDIAGPORTB61 |
| TCELL31:OUT12.TMIN | PPC.PPCDIAGPORTB62 |
| TCELL31:OUT13.TMIN | PPC.PPCDIAGPORTB63 |
| TCELL31:OUT14.TMIN | PPC.PPCDIAGPORTB64 |
| TCELL31:OUT15.TMIN | PPC.PPCDIAGPORTB65 |
| TCELL31:OUT16.TMIN | PPC.C440MBISTFAIL |
| TCELL31:OUT17.TMIN | PPC.C440MBISTDONE |
| TCELL32:IMUX.IMUX0.DELAY | PPC.MCMIREADDATAVALID |
| TCELL32:IMUX.IMUX1.DELAY | PPC.MCMIREADDATAERR |
| TCELL32:IMUX.IMUX2.DELAY | PPC.MCMIADDRREADYTOACCEPT |
| TCELL32:IMUX.IMUX3.DELAY | PPC.CPMC440CLKEN |
| TCELL32:IMUX.IMUX4.DELAY | PPC.CPMINTERCONNECTCLKEN |
| TCELL32:IMUX.IMUX10.DELAY | PPC.TIEPPCTESTENABLEN |
| TCELL32:IMUX.IMUX11.DELAY | PPC.TSTPPCSCANENABLEN |
| TCELL32:IMUX.IMUX12.DELAY | PPC.TSTPPCSCANIN12 |
| TCELL32:IMUX.IMUX13.DELAY | PPC.TSTPPCSCANIN13 |
| TCELL32:IMUX.IMUX14.DELAY | PPC.TSTPPCSCANIN14 |
| TCELL32:IMUX.IMUX15.DELAY | PPC.TSTPPCSCANIN15 |
| TCELL32:IMUX.IMUX20.DELAY | PPC.TSTPPCSCANIN8 |
| TCELL32:IMUX.IMUX21.DELAY | PPC.TSTPPCSCANIN9 |
| TCELL32:IMUX.IMUX22.DELAY | PPC.TSTPPCSCANIN10 |
| TCELL32:IMUX.IMUX23.DELAY | PPC.TSTPPCSCANIN11 |
| TCELL32:OUT0.TMIN | PPC.MIMCADDRESSVALID |
| TCELL32:OUT1.TMIN | PPC.MIMCREADNOTWRITE |
| TCELL32:OUT2.TMIN | PPC.MIMCBANKCONFLICT |
| TCELL32:OUT3.TMIN | PPC.MIMCROWCONFLICT |
| TCELL32:OUT4.TMIN | PPC.PPCDSDCRDBUSIN8 |
| TCELL32:OUT5.TMIN | PPC.PPCDSDCRDBUSIN9 |
| TCELL32:OUT6.TMIN | PPC.PPCDSDCRDBUSIN10 |
| TCELL32:OUT7.TMIN | PPC.PPCDSDCRDBUSIN11 |
| TCELL32:OUT8.TMIN | PPC.PPCDSDCRDBUSIN12 |
| TCELL32:OUT9.TMIN | PPC.PPCDSDCRDBUSIN13 |
| TCELL32:OUT10.TMIN | PPC.PPCDSDCRDBUSIN14 |
| TCELL32:OUT11.TMIN | PPC.PPCDSDCRDBUSIN15 |
| TCELL32:OUT12.TMIN | PPC.PPCCPMINTERCONNECTBUSY |
| TCELL32:OUT13.TMIN | PPC.PPCDIAGPORTB55 |
| TCELL32:OUT14.TMIN | PPC.PPCDIAGPORTB56 |
| TCELL32:OUT15.TMIN | PPC.PPCDIAGPORTB57 |
| TCELL33:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA72 |
| TCELL33:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA73 |
| TCELL33:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA74 |
| TCELL33:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA75 |
| TCELL33:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA76 |
| TCELL33:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA77 |
| TCELL33:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA78 |
| TCELL33:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA79 |
| TCELL33:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA104 |
| TCELL33:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA105 |
| TCELL33:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA106 |
| TCELL33:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA107 |
| TCELL33:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA108 |
| TCELL33:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA109 |
| TCELL33:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA110 |
| TCELL33:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA111 |
| TCELL33:IMUX.IMUX20.DELAY | PPC.TSTPPCSCANIN4 |
| TCELL33:IMUX.IMUX21.DELAY | PPC.TSTPPCSCANIN5 |
| TCELL33:IMUX.IMUX22.DELAY | PPC.TSTPPCSCANIN6 |
| TCELL33:IMUX.IMUX23.DELAY | PPC.TSTPPCSCANIN7 |
| TCELL33:OUT0.TMIN | PPC.PPCDSDCRDBUSIN0 |
| TCELL33:OUT1.TMIN | PPC.PPCDSDCRDBUSIN1 |
| TCELL33:OUT2.TMIN | PPC.PPCDSDCRDBUSIN2 |
| TCELL33:OUT3.TMIN | PPC.PPCDSDCRDBUSIN3 |
| TCELL33:OUT4.TMIN | PPC.PPCDSDCRDBUSIN4 |
| TCELL33:OUT5.TMIN | PPC.PPCDSDCRDBUSIN5 |
| TCELL33:OUT6.TMIN | PPC.PPCDSDCRDBUSIN6 |
| TCELL33:OUT7.TMIN | PPC.PPCDSDCRDBUSIN7 |
| TCELL33:OUT8.TMIN | PPC.PPCDIAGPORTB45 |
| TCELL33:OUT9.TMIN | PPC.PPCDIAGPORTB46 |
| TCELL33:OUT10.TMIN | PPC.PPCDIAGPORTB47 |
| TCELL33:OUT11.TMIN | PPC.PPCDIAGPORTB48 |
| TCELL33:OUT12.TMIN | PPC.PPCDIAGPORTB49 |
| TCELL33:OUT13.TMIN | PPC.PPCDIAGPORTB50 |
| TCELL33:OUT14.TMIN | PPC.PPCDIAGPORTB51 |
| TCELL33:OUT15.TMIN | PPC.PPCDIAGPORTB52 |
| TCELL33:OUT16.TMIN | PPC.C440BISTFAILICABOT |
| TCELL33:OUT17.TMIN | PPC.C440BISTFAILDCATOP |
| TCELL33:OUT18.TMIN | PPC.C440BISTFAILDCABOT |
| TCELL33:OUT19.TMIN | PPC.C440BISTDONE |
| TCELL34:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA64 |
| TCELL34:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA65 |
| TCELL34:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA66 |
| TCELL34:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA67 |
| TCELL34:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA68 |
| TCELL34:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA69 |
| TCELL34:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA70 |
| TCELL34:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA71 |
| TCELL34:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA96 |
| TCELL34:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA97 |
| TCELL34:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA98 |
| TCELL34:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA99 |
| TCELL34:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA100 |
| TCELL34:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA101 |
| TCELL34:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA102 |
| TCELL34:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA103 |
| TCELL34:IMUX.IMUX20.DELAY | PPC.TSTPPCSCANIN0 |
| TCELL34:IMUX.IMUX21.DELAY | PPC.TSTPPCSCANIN1 |
| TCELL34:IMUX.IMUX22.DELAY | PPC.TSTPPCSCANIN2 |
| TCELL34:IMUX.IMUX23.DELAY | PPC.TSTPPCSCANIN3 |
| TCELL34:OUT0.TMIN | PPC.MIMCADDRESS28 |
| TCELL34:OUT1.TMIN | PPC.MIMCADDRESS29 |
| TCELL34:OUT2.TMIN | PPC.MIMCADDRESS30 |
| TCELL34:OUT3.TMIN | PPC.MIMCADDRESS31 |
| TCELL34:OUT4.TMIN | PPC.MIMCADDRESS32 |
| TCELL34:OUT5.TMIN | PPC.MIMCADDRESS33 |
| TCELL34:OUT6.TMIN | PPC.MIMCADDRESS34 |
| TCELL34:OUT7.TMIN | PPC.MIMCADDRESS35 |
| TCELL34:OUT8.TMIN | PPC.PPCDIAGPORTB37 |
| TCELL34:OUT9.TMIN | PPC.PPCDIAGPORTB38 |
| TCELL34:OUT10.TMIN | PPC.PPCDIAGPORTB39 |
| TCELL34:OUT11.TMIN | PPC.PPCDIAGPORTB40 |
| TCELL34:OUT12.TMIN | PPC.PPCDIAGPORTB41 |
| TCELL34:OUT13.TMIN | PPC.PPCDIAGPORTB42 |
| TCELL34:OUT14.TMIN | PPC.PPCDIAGPORTB43 |
| TCELL34:OUT15.TMIN | PPC.PPCDIAGPORTB44 |
| TCELL34:OUT16.TMIN | PPC.C440BISTIRACCDONE |
| TCELL34:OUT17.TMIN | PPC.C440BISTFAILSRAM |
| TCELL34:OUT18.TMIN | PPC.C440BISTFAILMMU |
| TCELL34:OUT19.TMIN | PPC.C440BISTFAILICATOP |
| TCELL35:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA24 |
| TCELL35:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA25 |
| TCELL35:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA26 |
| TCELL35:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA27 |
| TCELL35:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA28 |
| TCELL35:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA29 |
| TCELL35:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA30 |
| TCELL35:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA31 |
| TCELL35:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA56 |
| TCELL35:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA57 |
| TCELL35:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA58 |
| TCELL35:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA59 |
| TCELL35:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA60 |
| TCELL35:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA61 |
| TCELL35:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA62 |
| TCELL35:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA63 |
| TCELL35:IMUX.IMUX20.DELAY | PPC.TSTC440TESTMODEN |
| TCELL35:IMUX.IMUX21.DELAY | PPC.TSTC440TESTCNTLPOINTN |
| TCELL35:OUT0.TMIN | PPC.MIMCADDRESS20 |
| TCELL35:OUT1.TMIN | PPC.MIMCADDRESS21 |
| TCELL35:OUT2.TMIN | PPC.MIMCADDRESS22 |
| TCELL35:OUT3.TMIN | PPC.MIMCADDRESS23 |
| TCELL35:OUT4.TMIN | PPC.MIMCADDRESS24 |
| TCELL35:OUT5.TMIN | PPC.MIMCADDRESS25 |
| TCELL35:OUT6.TMIN | PPC.MIMCADDRESS26 |
| TCELL35:OUT7.TMIN | PPC.MIMCADDRESS27 |
| TCELL35:OUT8.TMIN | PPC.PPCDIAGPORTB29 |
| TCELL35:OUT9.TMIN | PPC.PPCDIAGPORTB30 |
| TCELL35:OUT10.TMIN | PPC.PPCDIAGPORTB31 |
| TCELL35:OUT11.TMIN | PPC.PPCDIAGPORTB32 |
| TCELL35:OUT12.TMIN | PPC.PPCDIAGPORTB33 |
| TCELL35:OUT13.TMIN | PPC.PPCDIAGPORTB34 |
| TCELL35:OUT14.TMIN | PPC.PPCDIAGPORTB35 |
| TCELL35:OUT15.TMIN | PPC.PPCDIAGPORTB36 |
| TCELL35:OUT16.TMIN | PPC.C440BISTREALTIMEFAIL |
| TCELL35:OUT17.TMIN | PPC.C440BISTLRACCFAIL |
| TCELL35:OUT18.TMIN | PPC.C440BISTLRACCDONE |
| TCELL35:OUT19.TMIN | PPC.C440BISTIRACCFAIL |
| TCELL36:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA16 |
| TCELL36:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA17 |
| TCELL36:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA18 |
| TCELL36:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA19 |
| TCELL36:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA20 |
| TCELL36:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA21 |
| TCELL36:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA22 |
| TCELL36:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA23 |
| TCELL36:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA48 |
| TCELL36:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA49 |
| TCELL36:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA50 |
| TCELL36:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA51 |
| TCELL36:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA52 |
| TCELL36:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA53 |
| TCELL36:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA54 |
| TCELL36:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA55 |
| TCELL36:IMUX.IMUX20.DELAY | PPC.MBISTC440STARTN |
| TCELL36:IMUX.IMUX21.DELAY | PPC.MBISTC440RST |
| TCELL36:IMUX.IMUX22.DELAY | PPC.MBISTC440CLK |
| TCELL36:IMUX.IMUX23.DELAY | PPC.BISTC440ARRAYISOLATEN |
| TCELL36:OUT0.TMIN | PPC.MIMCADDRESS12 |
| TCELL36:OUT1.TMIN | PPC.MIMCADDRESS13 |
| TCELL36:OUT2.TMIN | PPC.MIMCADDRESS14 |
| TCELL36:OUT3.TMIN | PPC.MIMCADDRESS15 |
| TCELL36:OUT4.TMIN | PPC.MIMCADDRESS16 |
| TCELL36:OUT5.TMIN | PPC.MIMCADDRESS17 |
| TCELL36:OUT6.TMIN | PPC.MIMCADDRESS18 |
| TCELL36:OUT7.TMIN | PPC.MIMCADDRESS19 |
| TCELL36:OUT8.TMIN | PPC.PPCDIAGPORTB25 |
| TCELL36:OUT9.TMIN | PPC.PPCDIAGPORTB26 |
| TCELL36:OUT10.TMIN | PPC.PPCDIAGPORTB27 |
| TCELL36:OUT11.TMIN | PPC.PPCDIAGPORTB28 |
| TCELL36:OUT12.TMIN | PPC.PPCTSTSCANOUT12 |
| TCELL36:OUT13.TMIN | PPC.PPCTSTSCANOUT13 |
| TCELL36:OUT14.TMIN | PPC.PPCTSTSCANOUT14 |
| TCELL36:OUT15.TMIN | PPC.PPCTSTSCANOUT15 |
| TCELL37:IMUX.IMUX20.DELAY | PPC.BISTC440BISTRESTARTN |
| TCELL37:IMUX.IMUX21.DELAY | PPC.BISTC440BISTMODE |
| TCELL37:IMUX.IMUX22.DELAY | PPC.BISTC440BISTCLOCK |
| TCELL37:IMUX.IMUX23.DELAY | PPC.BISTC440BISTCLKENABLEN |
| TCELL37:OUT0.TMIN | PPC.MIMCADDRESS4 |
| TCELL37:OUT1.TMIN | PPC.MIMCADDRESS5 |
| TCELL37:OUT2.TMIN | PPC.MIMCADDRESS6 |
| TCELL37:OUT3.TMIN | PPC.MIMCADDRESS7 |
| TCELL37:OUT4.TMIN | PPC.MIMCADDRESS8 |
| TCELL37:OUT5.TMIN | PPC.MIMCADDRESS9 |
| TCELL37:OUT6.TMIN | PPC.MIMCADDRESS10 |
| TCELL37:OUT7.TMIN | PPC.MIMCADDRESS11 |
| TCELL37:OUT8.TMIN | PPC.MIMCADDRESSVALID |
| TCELL37:OUT9.TMIN | PPC.PPCDIAGPORTB19 |
| TCELL37:OUT10.TMIN | PPC.PPCDIAGPORTB20 |
| TCELL37:OUT11.TMIN | PPC.PPCDIAGPORTB21 |
| TCELL37:OUT12.TMIN | PPC.PPCDIAGPORTB22 |
| TCELL37:OUT13.TMIN | PPC.PPCDIAGPORTB23 |
| TCELL37:OUT14.TMIN | PPC.PPCDIAGPORTB24 |
| TCELL37:OUT16.TMIN | PPC.PPCTSTSCANOUT8 |
| TCELL37:OUT17.TMIN | PPC.PPCTSTSCANOUT9 |
| TCELL37:OUT18.TMIN | PPC.PPCTSTSCANOUT10 |
| TCELL37:OUT19.TMIN | PPC.PPCTSTSCANOUT11 |
| TCELL38:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA8 |
| TCELL38:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA9 |
| TCELL38:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA10 |
| TCELL38:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA11 |
| TCELL38:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA12 |
| TCELL38:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA13 |
| TCELL38:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA14 |
| TCELL38:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA15 |
| TCELL38:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA40 |
| TCELL38:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA41 |
| TCELL38:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA42 |
| TCELL38:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA43 |
| TCELL38:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA44 |
| TCELL38:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA45 |
| TCELL38:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA46 |
| TCELL38:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA47 |
| TCELL38:IMUX.IMUX20.DELAY | PPC.BISTC440IRACCSTARTN |
| TCELL38:IMUX.IMUX21.DELAY | PPC.BISTC440IRACCRST |
| TCELL38:IMUX.IMUX22.DELAY | PPC.BISTC440IRACCCLK |
| TCELL38:IMUX.IMUX23.DELAY | PPC.BISTC440BISTSTARTN |
| TCELL38:OUT0.TMIN | PPC.MIMCADDRESS0 |
| TCELL38:OUT1.TMIN | PPC.MIMCADDRESS1 |
| TCELL38:OUT2.TMIN | PPC.MIMCADDRESS2 |
| TCELL38:OUT3.TMIN | PPC.MIMCADDRESS3 |
| TCELL38:OUT4.TMIN | PPC.PPCDIAGPORTB8 |
| TCELL38:OUT5.TMIN | PPC.PPCDIAGPORTB9 |
| TCELL38:OUT6.TMIN | PPC.PPCDIAGPORTB10 |
| TCELL38:OUT7.TMIN | PPC.PPCDIAGPORTB11 |
| TCELL38:OUT8.TMIN | PPC.PPCDIAGPORTB12 |
| TCELL38:OUT9.TMIN | PPC.PPCDIAGPORTB13 |
| TCELL38:OUT10.TMIN | PPC.PPCDIAGPORTB14 |
| TCELL38:OUT11.TMIN | PPC.PPCDIAGPORTB15 |
| TCELL38:OUT12.TMIN | PPC.PPCDIAGPORTB16 |
| TCELL38:OUT13.TMIN | PPC.PPCDIAGPORTB17 |
| TCELL38:OUT14.TMIN | PPC.PPCDIAGPORTB18 |
| TCELL38:OUT16.TMIN | PPC.PPCTSTSCANOUT4 |
| TCELL38:OUT17.TMIN | PPC.PPCTSTSCANOUT5 |
| TCELL38:OUT18.TMIN | PPC.PPCTSTSCANOUT6 |
| TCELL38:OUT19.TMIN | PPC.PPCTSTSCANOUT7 |
| TCELL39:IMUX.IMUX0.DELAY | PPC.MCMIREADDATA0 |
| TCELL39:IMUX.IMUX1.DELAY | PPC.MCMIREADDATA1 |
| TCELL39:IMUX.IMUX2.DELAY | PPC.MCMIREADDATA2 |
| TCELL39:IMUX.IMUX3.DELAY | PPC.MCMIREADDATA3 |
| TCELL39:IMUX.IMUX4.DELAY | PPC.MCMIREADDATA4 |
| TCELL39:IMUX.IMUX5.DELAY | PPC.MCMIREADDATA5 |
| TCELL39:IMUX.IMUX6.DELAY | PPC.MCMIREADDATA6 |
| TCELL39:IMUX.IMUX7.DELAY | PPC.MCMIREADDATA7 |
| TCELL39:IMUX.IMUX8.DELAY | PPC.MCMIREADDATA32 |
| TCELL39:IMUX.IMUX9.DELAY | PPC.MCMIREADDATA33 |
| TCELL39:IMUX.IMUX10.DELAY | PPC.MCMIREADDATA34 |
| TCELL39:IMUX.IMUX11.DELAY | PPC.MCMIREADDATA35 |
| TCELL39:IMUX.IMUX12.DELAY | PPC.MCMIREADDATA36 |
| TCELL39:IMUX.IMUX13.DELAY | PPC.MCMIREADDATA37 |
| TCELL39:IMUX.IMUX14.DELAY | PPC.MCMIREADDATA38 |
| TCELL39:IMUX.IMUX15.DELAY | PPC.MCMIREADDATA39 |
| TCELL39:IMUX.IMUX20.DELAY | PPC.BISTC440LRACCSTARTN |
| TCELL39:IMUX.IMUX21.DELAY | PPC.BISTC440LRACCRST |
| TCELL39:IMUX.IMUX22.DELAY | PPC.BISTC440LRACCCLK |
| TCELL39:IMUX.IMUX23.DELAY | PPC.BISTC440LEAKAGETESTN |
| TCELL39:OUT0.TMIN | PPC.PPCDIAGPORTC0 |
| TCELL39:OUT1.TMIN | PPC.PPCDIAGPORTC1 |
| TCELL39:OUT2.TMIN | PPC.PPCDIAGPORTC2 |
| TCELL39:OUT3.TMIN | PPC.PPCDIAGPORTC3 |
| TCELL39:OUT4.TMIN | PPC.PPCDIAGPORTB0 |
| TCELL39:OUT5.TMIN | PPC.PPCDIAGPORTB1 |
| TCELL39:OUT6.TMIN | PPC.PPCDIAGPORTB2 |
| TCELL39:OUT7.TMIN | PPC.PPCDIAGPORTB3 |
| TCELL39:OUT8.TMIN | PPC.PPCDIAGPORTB4 |
| TCELL39:OUT9.TMIN | PPC.PPCDIAGPORTB5 |
| TCELL39:OUT10.TMIN | PPC.PPCDIAGPORTB6 |
| TCELL39:OUT11.TMIN | PPC.PPCDIAGPORTB7 |
| TCELL39:OUT16.TMIN | PPC.PPCTSTSCANOUT0 |
| TCELL39:OUT17.TMIN | PPC.PPCTSTSCANOUT1 |
| TCELL39:OUT18.TMIN | PPC.PPCTSTSCANOUT2 |
| TCELL39:OUT19.TMIN | PPC.PPCTSTSCANOUT3 |
| TCELL40:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS60 |
| TCELL40:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS61 |
| TCELL40:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS62 |
| TCELL40:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS63 |
| TCELL40:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS124 |
| TCELL40:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS125 |
| TCELL40:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS126 |
| TCELL40:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS127 |
| TCELL40:IMUX.IMUX8.DELAY | PPC.PLBPPCS0RDPENDPRI0 |
| TCELL40:IMUX.IMUX9.DELAY | PPC.PLBPPCS0RDPENDPRI1 |
| TCELL40:IMUX.IMUX10.DELAY | PPC.PLBPPCS0WRPENDPRI0 |
| TCELL40:IMUX.IMUX11.DELAY | PPC.PLBPPCS0WRPENDPRI1 |
| TCELL40:IMUX.IMUX12.DELAY | PPC.PLBPPCS0MSIZE0 |
| TCELL40:IMUX.IMUX13.DELAY | PPC.PLBPPCS0MSIZE1 |
| TCELL40:IMUX.IMUX16.DELAY | PPC.LLDMA0RXSOPN |
| TCELL40:IMUX.IMUX17.DELAY | PPC.LLDMA0RXEOPN |
| TCELL40:IMUX.IMUX18.DELAY | PPC.LLDMA0RXSRCRDYN |
| TCELL40:IMUX.IMUX19.DELAY | PPC.LLDMA0RSTENGINEREQ |
| TCELL40:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD28 |
| TCELL40:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD29 |
| TCELL40:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD30 |
| TCELL40:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD31 |
| TCELL40:OUT0.TMIN | PPC.PPCS0PLBRDDBUS60 |
| TCELL40:OUT1.TMIN | PPC.PPCS0PLBRDDBUS61 |
| TCELL40:OUT2.TMIN | PPC.PPCS0PLBRDDBUS62 |
| TCELL40:OUT3.TMIN | PPC.PPCS0PLBRDDBUS63 |
| TCELL40:OUT4.TMIN | PPC.PPCS0PLBRDDBUS124 |
| TCELL40:OUT5.TMIN | PPC.PPCS0PLBRDDBUS125 |
| TCELL40:OUT6.TMIN | PPC.PPCS0PLBRDDBUS126 |
| TCELL40:OUT7.TMIN | PPC.PPCS0PLBRDDBUS127 |
| TCELL40:OUT8.TMIN | PPC.PPCS0PLBMWRERR0 |
| TCELL40:OUT9.TMIN | PPC.PPCS0PLBMWRERR1 |
| TCELL40:OUT10.TMIN | PPC.PPCS0PLBMWRERR2 |
| TCELL40:OUT11.TMIN | PPC.PPCS0PLBMWRERR3 |
| TCELL40:OUT12.TMIN | PPC.DMA0LLRXDSTRDYN |
| TCELL40:OUT13.TMIN | PPC.DMA0LLRSTENGINEACK |
| TCELL40:OUT14.TMIN | PPC.DMA0TXIRQ |
| TCELL40:OUT15.TMIN | PPC.DMA0RXIRQ |
| TCELL40:OUT16.TMIN | PPC.DMA0LLTXD28 |
| TCELL40:OUT17.TMIN | PPC.DMA0LLTXD29 |
| TCELL40:OUT18.TMIN | PPC.DMA0LLTXD30 |
| TCELL40:OUT19.TMIN | PPC.DMA0LLTXD31 |
| TCELL41:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS56 |
| TCELL41:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS57 |
| TCELL41:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS58 |
| TCELL41:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS59 |
| TCELL41:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS120 |
| TCELL41:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS121 |
| TCELL41:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS122 |
| TCELL41:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS123 |
| TCELL41:IMUX.IMUX8.DELAY | PPC.PLBPPCS0BE7 |
| TCELL41:IMUX.IMUX9.DELAY | PPC.PLBPPCS0BE15 |
| TCELL41:IMUX.IMUX10.DELAY | PPC.PLBPPCS0TATTRIBUTE0 |
| TCELL41:IMUX.IMUX11.DELAY | PPC.PLBPPCS0TATTRIBUTE1 |
| TCELL41:IMUX.IMUX12.DELAY | PPC.PLBPPCS0TATTRIBUTE2 |
| TCELL41:IMUX.IMUX13.DELAY | PPC.PLBPPCS0TATTRIBUTE3 |
| TCELL41:IMUX.IMUX16.DELAY | PPC.LLDMA0RXREM0 |
| TCELL41:IMUX.IMUX17.DELAY | PPC.LLDMA0RXREM1 |
| TCELL41:IMUX.IMUX18.DELAY | PPC.LLDMA0RXREM2 |
| TCELL41:IMUX.IMUX19.DELAY | PPC.LLDMA0RXREM3 |
| TCELL41:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD24 |
| TCELL41:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD25 |
| TCELL41:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD26 |
| TCELL41:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD27 |
| TCELL41:OUT0.TMIN | PPC.PPCS0PLBRDDBUS56 |
| TCELL41:OUT1.TMIN | PPC.PPCS0PLBRDDBUS57 |
| TCELL41:OUT2.TMIN | PPC.PPCS0PLBRDDBUS58 |
| TCELL41:OUT3.TMIN | PPC.PPCS0PLBRDDBUS59 |
| TCELL41:OUT4.TMIN | PPC.PPCS0PLBRDDBUS120 |
| TCELL41:OUT5.TMIN | PPC.PPCS0PLBRDDBUS121 |
| TCELL41:OUT6.TMIN | PPC.PPCS0PLBRDDBUS122 |
| TCELL41:OUT7.TMIN | PPC.PPCS0PLBRDDBUS123 |
| TCELL41:OUT8.TMIN | PPC.PPCS0PLBMRDERR0 |
| TCELL41:OUT9.TMIN | PPC.PPCS0PLBMRDERR1 |
| TCELL41:OUT10.TMIN | PPC.PPCS0PLBMRDERR2 |
| TCELL41:OUT11.TMIN | PPC.PPCS0PLBMRDERR3 |
| TCELL41:OUT12.TMIN | PPC.DMA0LLTXEOFN |
| TCELL41:OUT13.TMIN | PPC.DMA0LLTXSOPN |
| TCELL41:OUT14.TMIN | PPC.DMA0LLTXEOPN |
| TCELL41:OUT15.TMIN | PPC.DMA0LLTXSRCRDYN |
| TCELL41:OUT16.TMIN | PPC.DMA0LLTXD24 |
| TCELL41:OUT17.TMIN | PPC.DMA0LLTXD25 |
| TCELL41:OUT18.TMIN | PPC.DMA0LLTXD26 |
| TCELL41:OUT19.TMIN | PPC.DMA0LLTXD27 |
| TCELL42:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS52 |
| TCELL42:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS53 |
| TCELL42:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS54 |
| TCELL42:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS55 |
| TCELL42:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS116 |
| TCELL42:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS117 |
| TCELL42:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS118 |
| TCELL42:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS119 |
| TCELL42:IMUX.IMUX8.DELAY | PPC.PLBPPCS0BE6 |
| TCELL42:IMUX.IMUX9.DELAY | PPC.PLBPPCS0BE14 |
| TCELL42:IMUX.IMUX10.DELAY | PPC.PLBPPCS0TATTRIBUTE4 |
| TCELL42:IMUX.IMUX11.DELAY | PPC.PLBPPCS0TATTRIBUTE5 |
| TCELL42:IMUX.IMUX12.DELAY | PPC.PLBPPCS0TATTRIBUTE6 |
| TCELL42:IMUX.IMUX13.DELAY | PPC.PLBPPCS0TATTRIBUTE7 |
| TCELL42:IMUX.IMUX14.DELAY | PPC.PLBPPCS0TATTRIBUTE8 |
| TCELL42:IMUX.IMUX17.DELAY | PPC.LLDMA0TXDSTRDYN |
| TCELL42:IMUX.IMUX18.DELAY | PPC.LLDMA0RXSOFN |
| TCELL42:IMUX.IMUX19.DELAY | PPC.LLDMA0RXEOFN |
| TCELL42:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD20 |
| TCELL42:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD21 |
| TCELL42:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD22 |
| TCELL42:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD23 |
| TCELL42:OUT0.TMIN | PPC.PPCS0PLBRDDBUS52 |
| TCELL42:OUT1.TMIN | PPC.PPCS0PLBRDDBUS53 |
| TCELL42:OUT2.TMIN | PPC.PPCS0PLBRDDBUS54 |
| TCELL42:OUT3.TMIN | PPC.PPCS0PLBRDDBUS55 |
| TCELL42:OUT4.TMIN | PPC.PPCS0PLBRDDBUS116 |
| TCELL42:OUT5.TMIN | PPC.PPCS0PLBRDDBUS117 |
| TCELL42:OUT6.TMIN | PPC.PPCS0PLBRDDBUS118 |
| TCELL42:OUT7.TMIN | PPC.PPCS0PLBRDDBUS119 |
| TCELL42:OUT8.TMIN | PPC.PPCS0PLBMIRQ0 |
| TCELL42:OUT9.TMIN | PPC.PPCS0PLBMIRQ1 |
| TCELL42:OUT10.TMIN | PPC.PPCS0PLBMIRQ2 |
| TCELL42:OUT11.TMIN | PPC.PPCS0PLBMIRQ3 |
| TCELL42:OUT12.TMIN | PPC.DMA0LLTXREM0 |
| TCELL42:OUT13.TMIN | PPC.DMA0LLTXREM1 |
| TCELL42:OUT14.TMIN | PPC.DMA0LLTXREM2 |
| TCELL42:OUT15.TMIN | PPC.DMA0LLTXREM3 |
| TCELL42:OUT16.TMIN | PPC.DMA0LLTXD20 |
| TCELL42:OUT17.TMIN | PPC.DMA0LLTXD21 |
| TCELL42:OUT18.TMIN | PPC.DMA0LLTXD22 |
| TCELL42:OUT19.TMIN | PPC.DMA0LLTXD23 |
| TCELL43:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS48 |
| TCELL43:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS49 |
| TCELL43:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS50 |
| TCELL43:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS51 |
| TCELL43:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS112 |
| TCELL43:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS113 |
| TCELL43:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS114 |
| TCELL43:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS115 |
| TCELL43:IMUX.IMUX8.DELAY | PPC.PLBPPCS0TATTRIBUTE9 |
| TCELL43:IMUX.IMUX9.DELAY | PPC.PLBPPCS0TATTRIBUTE10 |
| TCELL43:IMUX.IMUX10.DELAY | PPC.PLBPPCS0TATTRIBUTE11 |
| TCELL43:IMUX.IMUX11.DELAY | PPC.PLBPPCS0TATTRIBUTE12 |
| TCELL43:IMUX.IMUX12.DELAY | PPC.PLBPPCS0TATTRIBUTE13 |
| TCELL43:IMUX.IMUX13.DELAY | PPC.PLBPPCS0TATTRIBUTE14 |
| TCELL43:IMUX.IMUX14.DELAY | PPC.PLBPPCS0TATTRIBUTE15 |
| TCELL43:IMUX.IMUX15.DELAY | PPC.PLBPPCS0LOCKERR |
| TCELL43:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD16 |
| TCELL43:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD17 |
| TCELL43:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD18 |
| TCELL43:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD19 |
| TCELL43:OUT0.TMIN | PPC.PPCS0PLBRDDBUS48 |
| TCELL43:OUT1.TMIN | PPC.PPCS0PLBRDDBUS49 |
| TCELL43:OUT2.TMIN | PPC.PPCS0PLBRDDBUS50 |
| TCELL43:OUT3.TMIN | PPC.PPCS0PLBRDDBUS51 |
| TCELL43:OUT4.TMIN | PPC.PPCS0PLBRDDBUS112 |
| TCELL43:OUT5.TMIN | PPC.PPCS0PLBRDDBUS113 |
| TCELL43:OUT6.TMIN | PPC.PPCS0PLBRDDBUS114 |
| TCELL43:OUT7.TMIN | PPC.PPCS0PLBRDDBUS115 |
| TCELL43:OUT8.TMIN | PPC.PPCS0PLBMBUSY0 |
| TCELL43:OUT9.TMIN | PPC.PPCS0PLBMBUSY1 |
| TCELL43:OUT10.TMIN | PPC.PPCS0PLBMBUSY2 |
| TCELL43:OUT11.TMIN | PPC.PPCS0PLBMBUSY3 |
| TCELL43:OUT12.TMIN | PPC.PPCS0PLBWAIT |
| TCELL43:OUT13.TMIN | PPC.PPCS0PLBRDBTERM |
| TCELL43:OUT14.TMIN | PPC.PPCS0PLBWRBTERM |
| TCELL43:OUT15.TMIN | PPC.DMA0LLTXSOFN |
| TCELL43:OUT16.TMIN | PPC.DMA0LLTXD16 |
| TCELL43:OUT17.TMIN | PPC.DMA0LLTXD17 |
| TCELL43:OUT18.TMIN | PPC.DMA0LLTXD18 |
| TCELL43:OUT19.TMIN | PPC.DMA0LLTXD19 |
| TCELL44:IMUX.CLK0 | PPC.CPMDMA0LLCLK |
| TCELL44:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS44 |
| TCELL44:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS45 |
| TCELL44:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS46 |
| TCELL44:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS47 |
| TCELL44:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS108 |
| TCELL44:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS109 |
| TCELL44:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS110 |
| TCELL44:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS111 |
| TCELL44:IMUX.IMUX8.DELAY | PPC.PLBPPCS0BE5 |
| TCELL44:IMUX.IMUX9.DELAY | PPC.PLBPPCS0BE13 |
| TCELL44:IMUX.IMUX10.DELAY | PPC.PLBPPCS0RDPENDREQ |
| TCELL44:IMUX.IMUX11.DELAY | PPC.PLBPPCS0WRPENDREQ |
| TCELL44:IMUX.IMUX12.DELAY | PPC.PLBPPCS0MASTERID0 |
| TCELL44:IMUX.IMUX13.DELAY | PPC.PLBPPCS0MASTERID1 |
| TCELL44:IMUX.IMUX14.DELAY | PPC.PLBPPCS0WRBURST |
| TCELL44:IMUX.IMUX15.DELAY | PPC.PLBPPCS0RDBURST |
| TCELL44:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD12 |
| TCELL44:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD13 |
| TCELL44:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD14 |
| TCELL44:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD15 |
| TCELL44:OUT0.TMIN | PPC.PPCS0PLBRDDBUS44 |
| TCELL44:OUT1.TMIN | PPC.PPCS0PLBRDDBUS45 |
| TCELL44:OUT2.TMIN | PPC.PPCS0PLBRDDBUS46 |
| TCELL44:OUT3.TMIN | PPC.PPCS0PLBRDDBUS47 |
| TCELL44:OUT4.TMIN | PPC.PPCS0PLBRDDBUS108 |
| TCELL44:OUT5.TMIN | PPC.PPCS0PLBRDDBUS109 |
| TCELL44:OUT6.TMIN | PPC.PPCS0PLBRDDBUS110 |
| TCELL44:OUT7.TMIN | PPC.PPCS0PLBRDDBUS111 |
| TCELL44:OUT8.TMIN | PPC.PPCS0PLBSSIZE0 |
| TCELL44:OUT9.TMIN | PPC.PPCS0PLBSSIZE1 |
| TCELL44:OUT10.TMIN | PPC.PPCS0PLBREARBITRATE |
| TCELL44:OUT11.TMIN | PPC.PPCS0PLBWRDACK |
| TCELL44:OUT12.TMIN | PPC.PPCS0PLBRDDACK |
| TCELL44:OUT13.TMIN | PPC.PPCS0PLBWRCOMP |
| TCELL44:OUT14.TMIN | PPC.PPCS0PLBRDCOMP |
| TCELL44:OUT15.TMIN | PPC.DMA1LLRSTENGINEACK |
| TCELL44:OUT16.TMIN | PPC.DMA0LLTXD12 |
| TCELL44:OUT17.TMIN | PPC.DMA0LLTXD13 |
| TCELL44:OUT18.TMIN | PPC.DMA0LLTXD14 |
| TCELL44:OUT19.TMIN | PPC.DMA0LLTXD15 |
| TCELL45:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS40 |
| TCELL45:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS41 |
| TCELL45:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS42 |
| TCELL45:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS43 |
| TCELL45:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS104 |
| TCELL45:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS105 |
| TCELL45:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS106 |
| TCELL45:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS107 |
| TCELL45:IMUX.IMUX8.DELAY | PPC.PLBPPCS0TYPE0 |
| TCELL45:IMUX.IMUX9.DELAY | PPC.PLBPPCS0TYPE1 |
| TCELL45:IMUX.IMUX10.DELAY | PPC.PLBPPCS0TYPE2 |
| TCELL45:IMUX.IMUX11.DELAY | PPC.PLBPPCS0SIZE0 |
| TCELL45:IMUX.IMUX12.DELAY | PPC.PLBPPCS0SIZE1 |
| TCELL45:IMUX.IMUX13.DELAY | PPC.PLBPPCS0SIZE2 |
| TCELL45:IMUX.IMUX14.DELAY | PPC.PLBPPCS0SIZE3 |
| TCELL45:IMUX.IMUX17.DELAY | PPC.LLDMA1RXEOPN |
| TCELL45:IMUX.IMUX18.DELAY | PPC.LLDMA1RXSRCRDYN |
| TCELL45:IMUX.IMUX19.DELAY | PPC.LLDMA1RSTENGINEREQ |
| TCELL45:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD8 |
| TCELL45:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD9 |
| TCELL45:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD10 |
| TCELL45:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD11 |
| TCELL45:OUT0.TMIN | PPC.PPCS0PLBRDDBUS40 |
| TCELL45:OUT1.TMIN | PPC.PPCS0PLBRDDBUS41 |
| TCELL45:OUT2.TMIN | PPC.PPCS0PLBRDDBUS42 |
| TCELL45:OUT3.TMIN | PPC.PPCS0PLBRDDBUS43 |
| TCELL45:OUT4.TMIN | PPC.PPCS0PLBRDDBUS104 |
| TCELL45:OUT5.TMIN | PPC.PPCS0PLBRDDBUS105 |
| TCELL45:OUT6.TMIN | PPC.PPCS0PLBRDDBUS106 |
| TCELL45:OUT7.TMIN | PPC.PPCS0PLBRDDBUS107 |
| TCELL45:OUT8.TMIN | PPC.PPCS0PLBRDWDADDR0 |
| TCELL45:OUT9.TMIN | PPC.PPCS0PLBRDWDADDR1 |
| TCELL45:OUT10.TMIN | PPC.PPCS0PLBRDWDADDR2 |
| TCELL45:OUT11.TMIN | PPC.PPCS0PLBRDWDADDR3 |
| TCELL45:OUT12.TMIN | PPC.DMA1LLTXSRCRDYN |
| TCELL45:OUT13.TMIN | PPC.DMA1LLRXDSTRDYN |
| TCELL45:OUT14.TMIN | PPC.DMA1TXIRQ |
| TCELL45:OUT15.TMIN | PPC.DMA1RXIRQ |
| TCELL45:OUT16.TMIN | PPC.DMA0LLTXD8 |
| TCELL45:OUT17.TMIN | PPC.DMA0LLTXD9 |
| TCELL45:OUT18.TMIN | PPC.DMA0LLTXD10 |
| TCELL45:OUT19.TMIN | PPC.DMA0LLTXD11 |
| TCELL46:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS36 |
| TCELL46:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS37 |
| TCELL46:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS38 |
| TCELL46:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS39 |
| TCELL46:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS100 |
| TCELL46:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS101 |
| TCELL46:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS102 |
| TCELL46:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS103 |
| TCELL46:IMUX.IMUX8.DELAY | PPC.PLBPPCS0ABORT |
| TCELL46:IMUX.IMUX9.DELAY | PPC.PLBPPCS0PAVALID |
| TCELL46:IMUX.IMUX10.DELAY | PPC.PLBPPCS0SAVALID |
| TCELL46:IMUX.IMUX11.DELAY | PPC.PLBPPCS0RNW |
| TCELL46:IMUX.IMUX12.DELAY | PPC.PLBPPCS0BE4 |
| TCELL46:IMUX.IMUX13.DELAY | PPC.PLBPPCS0BE12 |
| TCELL46:IMUX.IMUX16.DELAY | PPC.LLDMA1TXDSTRDYN |
| TCELL46:IMUX.IMUX17.DELAY | PPC.LLDMA1RXSOFN |
| TCELL46:IMUX.IMUX18.DELAY | PPC.LLDMA1RXEOFN |
| TCELL46:IMUX.IMUX19.DELAY | PPC.LLDMA1RXSOPN |
| TCELL46:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD4 |
| TCELL46:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD5 |
| TCELL46:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD6 |
| TCELL46:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD7 |
| TCELL46:OUT0.TMIN | PPC.PPCS0PLBRDDBUS36 |
| TCELL46:OUT1.TMIN | PPC.PPCS0PLBRDDBUS37 |
| TCELL46:OUT2.TMIN | PPC.PPCS0PLBRDDBUS38 |
| TCELL46:OUT3.TMIN | PPC.PPCS0PLBRDDBUS39 |
| TCELL46:OUT4.TMIN | PPC.PPCS0PLBRDDBUS100 |
| TCELL46:OUT5.TMIN | PPC.PPCS0PLBRDDBUS101 |
| TCELL46:OUT6.TMIN | PPC.PPCS0PLBRDDBUS102 |
| TCELL46:OUT7.TMIN | PPC.PPCS0PLBRDDBUS103 |
| TCELL46:OUT8.TMIN | PPC.PPCS0PLBADDRACK |
| TCELL46:OUT9.TMIN | PPC.PPCDIAGPORTB115 |
| TCELL46:OUT10.TMIN | PPC.PPCDIAGPORTB116 |
| TCELL46:OUT11.TMIN | PPC.PPCDIAGPORTB117 |
| TCELL46:OUT12.TMIN | PPC.DMA1LLTXSOFN |
| TCELL46:OUT13.TMIN | PPC.DMA1LLTXEOFN |
| TCELL46:OUT14.TMIN | PPC.DMA1LLTXSOPN |
| TCELL46:OUT15.TMIN | PPC.DMA1LLTXEOPN |
| TCELL46:OUT16.TMIN | PPC.DMA0LLTXD4 |
| TCELL46:OUT17.TMIN | PPC.DMA0LLTXD5 |
| TCELL46:OUT18.TMIN | PPC.DMA0LLTXD6 |
| TCELL46:OUT19.TMIN | PPC.DMA0LLTXD7 |
| TCELL47:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS32 |
| TCELL47:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS33 |
| TCELL47:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS34 |
| TCELL47:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS35 |
| TCELL47:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS96 |
| TCELL47:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS97 |
| TCELL47:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS98 |
| TCELL47:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS99 |
| TCELL47:IMUX.IMUX8.DELAY | PPC.PLBPPCS0ABUS28 |
| TCELL47:IMUX.IMUX9.DELAY | PPC.PLBPPCS0ABUS29 |
| TCELL47:IMUX.IMUX10.DELAY | PPC.PLBPPCS0ABUS30 |
| TCELL47:IMUX.IMUX11.DELAY | PPC.PLBPPCS0ABUS31 |
| TCELL47:IMUX.IMUX12.DELAY | PPC.PLBPPCS0REQPRI0 |
| TCELL47:IMUX.IMUX13.DELAY | PPC.PLBPPCS0REQPRI1 |
| TCELL47:IMUX.IMUX16.DELAY | PPC.LLDMA1RXREM0 |
| TCELL47:IMUX.IMUX17.DELAY | PPC.LLDMA1RXREM1 |
| TCELL47:IMUX.IMUX18.DELAY | PPC.LLDMA1RXREM2 |
| TCELL47:IMUX.IMUX19.DELAY | PPC.LLDMA1RXREM3 |
| TCELL47:IMUX.IMUX20.DELAY | PPC.LLDMA0RXD0 |
| TCELL47:IMUX.IMUX21.DELAY | PPC.LLDMA0RXD1 |
| TCELL47:IMUX.IMUX22.DELAY | PPC.LLDMA0RXD2 |
| TCELL47:IMUX.IMUX23.DELAY | PPC.LLDMA0RXD3 |
| TCELL47:OUT0.TMIN | PPC.PPCS0PLBRDDBUS32 |
| TCELL47:OUT1.TMIN | PPC.PPCS0PLBRDDBUS33 |
| TCELL47:OUT2.TMIN | PPC.PPCS0PLBRDDBUS34 |
| TCELL47:OUT3.TMIN | PPC.PPCS0PLBRDDBUS35 |
| TCELL47:OUT4.TMIN | PPC.PPCS0PLBRDDBUS96 |
| TCELL47:OUT5.TMIN | PPC.PPCS0PLBRDDBUS97 |
| TCELL47:OUT6.TMIN | PPC.PPCS0PLBRDDBUS98 |
| TCELL47:OUT7.TMIN | PPC.PPCS0PLBRDDBUS99 |
| TCELL47:OUT9.TMIN | PPC.PPCDIAGPORTB112 |
| TCELL47:OUT10.TMIN | PPC.PPCDIAGPORTB113 |
| TCELL47:OUT11.TMIN | PPC.PPCDIAGPORTB114 |
| TCELL47:OUT12.TMIN | PPC.DMA1LLTXREM0 |
| TCELL47:OUT13.TMIN | PPC.DMA1LLTXREM1 |
| TCELL47:OUT14.TMIN | PPC.DMA1LLTXREM2 |
| TCELL47:OUT15.TMIN | PPC.DMA1LLTXREM3 |
| TCELL47:OUT16.TMIN | PPC.DMA0LLTXD0 |
| TCELL47:OUT17.TMIN | PPC.DMA0LLTXD1 |
| TCELL47:OUT18.TMIN | PPC.DMA0LLTXD2 |
| TCELL47:OUT19.TMIN | PPC.DMA0LLTXD3 |
| TCELL48:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS28 |
| TCELL48:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS29 |
| TCELL48:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS30 |
| TCELL48:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS31 |
| TCELL48:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS92 |
| TCELL48:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS93 |
| TCELL48:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS94 |
| TCELL48:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS95 |
| TCELL48:IMUX.IMUX8.DELAY | PPC.PLBPPCS0ABUS20 |
| TCELL48:IMUX.IMUX9.DELAY | PPC.PLBPPCS0ABUS21 |
| TCELL48:IMUX.IMUX10.DELAY | PPC.PLBPPCS0ABUS22 |
| TCELL48:IMUX.IMUX11.DELAY | PPC.PLBPPCS0ABUS23 |
| TCELL48:IMUX.IMUX12.DELAY | PPC.PLBPPCS0ABUS24 |
| TCELL48:IMUX.IMUX13.DELAY | PPC.PLBPPCS0ABUS25 |
| TCELL48:IMUX.IMUX14.DELAY | PPC.PLBPPCS0ABUS26 |
| TCELL48:IMUX.IMUX15.DELAY | PPC.PLBPPCS0ABUS27 |
| TCELL48:IMUX.IMUX16.DELAY | PPC.PLBPPCS0BE3 |
| TCELL48:IMUX.IMUX17.DELAY | PPC.PLBPPCS0BE11 |
| TCELL48:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD28 |
| TCELL48:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD29 |
| TCELL48:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD30 |
| TCELL48:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD31 |
| TCELL48:OUT0.TMIN | PPC.PPCS0PLBRDDBUS28 |
| TCELL48:OUT1.TMIN | PPC.PPCS0PLBRDDBUS29 |
| TCELL48:OUT2.TMIN | PPC.PPCS0PLBRDDBUS30 |
| TCELL48:OUT3.TMIN | PPC.PPCS0PLBRDDBUS31 |
| TCELL48:OUT4.TMIN | PPC.PPCS0PLBRDDBUS92 |
| TCELL48:OUT5.TMIN | PPC.PPCS0PLBRDDBUS93 |
| TCELL48:OUT6.TMIN | PPC.PPCS0PLBRDDBUS94 |
| TCELL48:OUT7.TMIN | PPC.PPCS0PLBRDDBUS95 |
| TCELL48:OUT8.TMIN | PPC.PPCMPLBTATTRIBUTE12 |
| TCELL48:OUT9.TMIN | PPC.PPCMPLBTATTRIBUTE13 |
| TCELL48:OUT10.TMIN | PPC.PPCMPLBTATTRIBUTE14 |
| TCELL48:OUT11.TMIN | PPC.PPCMPLBTATTRIBUTE15 |
| TCELL48:OUT12.TMIN | PPC.PPCMPLBBUSLOCK |
| TCELL48:OUT13.TMIN | PPC.PPCMPLBLOCKERR |
| TCELL48:OUT14.TMIN | PPC.PPCDIAGPORTB110 |
| TCELL48:OUT15.TMIN | PPC.PPCDIAGPORTB111 |
| TCELL48:OUT16.TMIN | PPC.DMA1LLTXD28 |
| TCELL48:OUT17.TMIN | PPC.DMA1LLTXD29 |
| TCELL48:OUT18.TMIN | PPC.DMA1LLTXD30 |
| TCELL48:OUT19.TMIN | PPC.DMA1LLTXD31 |
| TCELL49:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS24 |
| TCELL49:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS25 |
| TCELL49:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS26 |
| TCELL49:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS27 |
| TCELL49:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS88 |
| TCELL49:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS89 |
| TCELL49:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS90 |
| TCELL49:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS91 |
| TCELL49:IMUX.IMUX8.DELAY | PPC.PLBPPCS0ABUS12 |
| TCELL49:IMUX.IMUX9.DELAY | PPC.PLBPPCS0ABUS13 |
| TCELL49:IMUX.IMUX10.DELAY | PPC.PLBPPCS0ABUS14 |
| TCELL49:IMUX.IMUX11.DELAY | PPC.PLBPPCS0ABUS15 |
| TCELL49:IMUX.IMUX12.DELAY | PPC.PLBPPCS0ABUS16 |
| TCELL49:IMUX.IMUX13.DELAY | PPC.PLBPPCS0ABUS17 |
| TCELL49:IMUX.IMUX14.DELAY | PPC.PLBPPCS0ABUS18 |
| TCELL49:IMUX.IMUX15.DELAY | PPC.PLBPPCS0ABUS19 |
| TCELL49:IMUX.IMUX16.DELAY | PPC.PLBPPCS0RDPRIM |
| TCELL49:IMUX.IMUX17.DELAY | PPC.PLBPPCS0WRPRIM |
| TCELL49:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD24 |
| TCELL49:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD25 |
| TCELL49:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD26 |
| TCELL49:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD27 |
| TCELL49:OUT0.TMIN | PPC.PPCS0PLBRDDBUS24 |
| TCELL49:OUT1.TMIN | PPC.PPCS0PLBRDDBUS25 |
| TCELL49:OUT2.TMIN | PPC.PPCS0PLBRDDBUS26 |
| TCELL49:OUT3.TMIN | PPC.PPCS0PLBRDDBUS27 |
| TCELL49:OUT4.TMIN | PPC.PPCS0PLBRDDBUS88 |
| TCELL49:OUT5.TMIN | PPC.PPCS0PLBRDDBUS89 |
| TCELL49:OUT6.TMIN | PPC.PPCS0PLBRDDBUS90 |
| TCELL49:OUT7.TMIN | PPC.PPCS0PLBRDDBUS91 |
| TCELL49:OUT8.TMIN | PPC.PPCMPLBTATTRIBUTE4 |
| TCELL49:OUT9.TMIN | PPC.PPCMPLBTATTRIBUTE5 |
| TCELL49:OUT10.TMIN | PPC.PPCMPLBTATTRIBUTE6 |
| TCELL49:OUT11.TMIN | PPC.PPCMPLBTATTRIBUTE7 |
| TCELL49:OUT12.TMIN | PPC.PPCMPLBTATTRIBUTE8 |
| TCELL49:OUT13.TMIN | PPC.PPCMPLBTATTRIBUTE9 |
| TCELL49:OUT14.TMIN | PPC.PPCMPLBTATTRIBUTE10 |
| TCELL49:OUT15.TMIN | PPC.PPCMPLBTATTRIBUTE11 |
| TCELL49:OUT16.TMIN | PPC.DMA1LLTXD24 |
| TCELL49:OUT17.TMIN | PPC.DMA1LLTXD25 |
| TCELL49:OUT18.TMIN | PPC.DMA1LLTXD26 |
| TCELL49:OUT19.TMIN | PPC.DMA1LLTXD27 |
| TCELL50:IMUX.CLK0 | PPC.CPMDMA1LLCLK |
| TCELL50:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS20 |
| TCELL50:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS21 |
| TCELL50:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS22 |
| TCELL50:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS23 |
| TCELL50:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS84 |
| TCELL50:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS85 |
| TCELL50:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS86 |
| TCELL50:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS87 |
| TCELL50:IMUX.IMUX8.DELAY | PPC.PLBPPCS0ABUS4 |
| TCELL50:IMUX.IMUX9.DELAY | PPC.PLBPPCS0ABUS5 |
| TCELL50:IMUX.IMUX10.DELAY | PPC.PLBPPCS0ABUS6 |
| TCELL50:IMUX.IMUX11.DELAY | PPC.PLBPPCS0ABUS7 |
| TCELL50:IMUX.IMUX12.DELAY | PPC.PLBPPCS0ABUS8 |
| TCELL50:IMUX.IMUX13.DELAY | PPC.PLBPPCS0ABUS9 |
| TCELL50:IMUX.IMUX14.DELAY | PPC.PLBPPCS0ABUS10 |
| TCELL50:IMUX.IMUX15.DELAY | PPC.PLBPPCS0ABUS11 |
| TCELL50:IMUX.IMUX16.DELAY | PPC.PLBPPCS0BE2 |
| TCELL50:IMUX.IMUX17.DELAY | PPC.PLBPPCS0BE10 |
| TCELL50:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD20 |
| TCELL50:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD21 |
| TCELL50:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD22 |
| TCELL50:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD23 |
| TCELL50:OUT0.TMIN | PPC.PPCS0PLBRDDBUS20 |
| TCELL50:OUT1.TMIN | PPC.PPCS0PLBRDDBUS21 |
| TCELL50:OUT2.TMIN | PPC.PPCS0PLBRDDBUS22 |
| TCELL50:OUT3.TMIN | PPC.PPCS0PLBRDDBUS23 |
| TCELL50:OUT4.TMIN | PPC.PPCS0PLBRDDBUS84 |
| TCELL50:OUT5.TMIN | PPC.PPCS0PLBRDDBUS85 |
| TCELL50:OUT6.TMIN | PPC.PPCS0PLBRDDBUS86 |
| TCELL50:OUT7.TMIN | PPC.PPCS0PLBRDDBUS87 |
| TCELL50:OUT8.TMIN | PPC.PPCMPLBSIZE0 |
| TCELL50:OUT9.TMIN | PPC.PPCMPLBSIZE1 |
| TCELL50:OUT10.TMIN | PPC.PPCMPLBSIZE2 |
| TCELL50:OUT11.TMIN | PPC.PPCMPLBSIZE3 |
| TCELL50:OUT12.TMIN | PPC.PPCMPLBTATTRIBUTE0 |
| TCELL50:OUT13.TMIN | PPC.PPCMPLBTATTRIBUTE1 |
| TCELL50:OUT14.TMIN | PPC.PPCMPLBTATTRIBUTE2 |
| TCELL50:OUT15.TMIN | PPC.PPCMPLBTATTRIBUTE3 |
| TCELL50:OUT16.TMIN | PPC.DMA1LLTXD20 |
| TCELL50:OUT17.TMIN | PPC.DMA1LLTXD21 |
| TCELL50:OUT18.TMIN | PPC.DMA1LLTXD22 |
| TCELL50:OUT19.TMIN | PPC.DMA1LLTXD23 |
| TCELL51:IMUX.CLK0 | PPC.CPMPPCS0PLBCLK |
| TCELL51:IMUX.IMUX0.DELAY | PPC.PLBPPCS0WRDBUS16 |
| TCELL51:IMUX.IMUX1.DELAY | PPC.PLBPPCS0WRDBUS17 |
| TCELL51:IMUX.IMUX2.DELAY | PPC.PLBPPCS0WRDBUS18 |
| TCELL51:IMUX.IMUX3.DELAY | PPC.PLBPPCS0WRDBUS19 |
| TCELL51:IMUX.IMUX4.DELAY | PPC.PLBPPCS0WRDBUS80 |
| TCELL51:IMUX.IMUX5.DELAY | PPC.PLBPPCS0WRDBUS81 |
| TCELL51:IMUX.IMUX6.DELAY | PPC.PLBPPCS0WRDBUS82 |
| TCELL51:IMUX.IMUX7.DELAY | PPC.PLBPPCS0WRDBUS83 |
| TCELL51:IMUX.IMUX8.DELAY | PPC.PLBPPCS0UABUS28 |
| TCELL51:IMUX.IMUX9.DELAY | PPC.PLBPPCS0UABUS29 |
| TCELL51:IMUX.IMUX10.DELAY | PPC.PLBPPCS0UABUS30 |
| TCELL51:IMUX.IMUX11.DELAY | PPC.PLBPPCS0UABUS31 |
| TCELL51:IMUX.IMUX12.DELAY | PPC.PLBPPCS0ABUS0 |
| TCELL51:IMUX.IMUX13.DELAY | PPC.PLBPPCS0ABUS1 |
| TCELL51:IMUX.IMUX14.DELAY | PPC.PLBPPCS0ABUS2 |
| TCELL51:IMUX.IMUX15.DELAY | PPC.PLBPPCS0ABUS3 |
| TCELL51:IMUX.IMUX16.DELAY | PPC.PLBPPCS0BUSLOCK |
| TCELL51:IMUX.IMUX17.DELAY | PPC.PLBPPCMADDRACK |
| TCELL51:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD16 |
| TCELL51:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD17 |
| TCELL51:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD18 |
| TCELL51:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD19 |
| TCELL51:OUT0.TMIN | PPC.PPCS0PLBRDDBUS16 |
| TCELL51:OUT1.TMIN | PPC.PPCS0PLBRDDBUS17 |
| TCELL51:OUT2.TMIN | PPC.PPCS0PLBRDDBUS18 |
| TCELL51:OUT3.TMIN | PPC.PPCS0PLBRDDBUS19 |
| TCELL51:OUT4.TMIN | PPC.PPCS0PLBRDDBUS80 |
| TCELL51:OUT5.TMIN | PPC.PPCS0PLBRDDBUS81 |
| TCELL51:OUT6.TMIN | PPC.PPCS0PLBRDDBUS82 |
| TCELL51:OUT7.TMIN | PPC.PPCS0PLBRDDBUS83 |
| TCELL51:OUT8.TMIN | PPC.PPCMPLBTYPE0 |
| TCELL51:OUT9.TMIN | PPC.PPCMPLBTYPE1 |
| TCELL51:OUT10.TMIN | PPC.PPCMPLBTYPE2 |
| TCELL51:OUT11.TMIN | PPC.PPCMPLBPRIORITY0 |
| TCELL51:OUT12.TMIN | PPC.PPCMPLBPRIORITY1 |
| TCELL51:OUT13.TMIN | PPC.PPCMPLBRNW |
| TCELL51:OUT14.TMIN | PPC.PPCMPLBREQUEST |
| TCELL51:OUT15.TMIN | PPC.PPCMPLBABORT |
| TCELL51:OUT16.TMIN | PPC.DMA1LLTXD16 |
| TCELL51:OUT17.TMIN | PPC.DMA1LLTXD17 |
| TCELL51:OUT18.TMIN | PPC.DMA1LLTXD18 |
| TCELL51:OUT19.TMIN | PPC.DMA1LLTXD19 |
| TCELL52:IMUX.CLK0 | PPC.CPMPPCMPLBCLK |
| TCELL52:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS120 |
| TCELL52:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS121 |
| TCELL52:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS122 |
| TCELL52:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS123 |
| TCELL52:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS124 |
| TCELL52:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS125 |
| TCELL52:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS126 |
| TCELL52:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS127 |
| TCELL52:IMUX.IMUX8.DELAY | PPC.PLBPPCS0WRDBUS12 |
| TCELL52:IMUX.IMUX9.DELAY | PPC.PLBPPCS0WRDBUS13 |
| TCELL52:IMUX.IMUX10.DELAY | PPC.PLBPPCS0WRDBUS14 |
| TCELL52:IMUX.IMUX11.DELAY | PPC.PLBPPCS0WRDBUS15 |
| TCELL52:IMUX.IMUX12.DELAY | PPC.PLBPPCS0WRDBUS76 |
| TCELL52:IMUX.IMUX13.DELAY | PPC.PLBPPCS0WRDBUS77 |
| TCELL52:IMUX.IMUX14.DELAY | PPC.PLBPPCS0WRDBUS78 |
| TCELL52:IMUX.IMUX15.DELAY | PPC.PLBPPCS0WRDBUS79 |
| TCELL52:IMUX.IMUX16.DELAY | PPC.PLBPPCS0BE1 |
| TCELL52:IMUX.IMUX17.DELAY | PPC.PLBPPCS0BE9 |
| TCELL52:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD12 |
| TCELL52:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD13 |
| TCELL52:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD14 |
| TCELL52:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD15 |
| TCELL52:OUT0.TMIN | PPC.PPCMPLBWRDBUS120 |
| TCELL52:OUT1.TMIN | PPC.PPCMPLBWRDBUS121 |
| TCELL52:OUT2.TMIN | PPC.PPCMPLBWRDBUS122 |
| TCELL52:OUT3.TMIN | PPC.PPCMPLBWRDBUS123 |
| TCELL52:OUT4.TMIN | PPC.PPCMPLBWRDBUS124 |
| TCELL52:OUT5.TMIN | PPC.PPCMPLBWRDBUS125 |
| TCELL52:OUT6.TMIN | PPC.PPCMPLBWRDBUS126 |
| TCELL52:OUT7.TMIN | PPC.PPCMPLBWRDBUS127 |
| TCELL52:OUT8.TMIN | PPC.PPCS0PLBRDDBUS12 |
| TCELL52:OUT9.TMIN | PPC.PPCS0PLBRDDBUS13 |
| TCELL52:OUT10.TMIN | PPC.PPCS0PLBRDDBUS14 |
| TCELL52:OUT11.TMIN | PPC.PPCS0PLBRDDBUS15 |
| TCELL52:OUT12.TMIN | PPC.PPCS0PLBRDDBUS76 |
| TCELL52:OUT13.TMIN | PPC.PPCS0PLBRDDBUS77 |
| TCELL52:OUT14.TMIN | PPC.PPCS0PLBRDDBUS78 |
| TCELL52:OUT15.TMIN | PPC.PPCS0PLBRDDBUS79 |
| TCELL52:OUT16.TMIN | PPC.DMA1LLTXD12 |
| TCELL52:OUT17.TMIN | PPC.DMA1LLTXD13 |
| TCELL52:OUT18.TMIN | PPC.DMA1LLTXD14 |
| TCELL52:OUT19.TMIN | PPC.DMA1LLTXD15 |
| TCELL53:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS112 |
| TCELL53:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS113 |
| TCELL53:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS114 |
| TCELL53:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS115 |
| TCELL53:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS116 |
| TCELL53:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS117 |
| TCELL53:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS118 |
| TCELL53:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS119 |
| TCELL53:IMUX.IMUX8.DELAY | PPC.PLBPPCS0WRDBUS8 |
| TCELL53:IMUX.IMUX9.DELAY | PPC.PLBPPCS0WRDBUS9 |
| TCELL53:IMUX.IMUX10.DELAY | PPC.PLBPPCS0WRDBUS10 |
| TCELL53:IMUX.IMUX11.DELAY | PPC.PLBPPCS0WRDBUS11 |
| TCELL53:IMUX.IMUX12.DELAY | PPC.PLBPPCS0WRDBUS72 |
| TCELL53:IMUX.IMUX13.DELAY | PPC.PLBPPCS0WRDBUS73 |
| TCELL53:IMUX.IMUX14.DELAY | PPC.PLBPPCS0WRDBUS74 |
| TCELL53:IMUX.IMUX15.DELAY | PPC.PLBPPCS0WRDBUS75 |
| TCELL53:IMUX.IMUX16.DELAY | PPC.PLBPPCS0BE0 |
| TCELL53:IMUX.IMUX17.DELAY | PPC.PLBPPCS0BE8 |
| TCELL53:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD8 |
| TCELL53:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD9 |
| TCELL53:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD10 |
| TCELL53:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD11 |
| TCELL53:OUT0.TMIN | PPC.PPCMPLBWRDBUS112 |
| TCELL53:OUT1.TMIN | PPC.PPCMPLBWRDBUS113 |
| TCELL53:OUT2.TMIN | PPC.PPCMPLBWRDBUS114 |
| TCELL53:OUT3.TMIN | PPC.PPCMPLBWRDBUS115 |
| TCELL53:OUT4.TMIN | PPC.PPCMPLBWRDBUS116 |
| TCELL53:OUT5.TMIN | PPC.PPCMPLBWRDBUS117 |
| TCELL53:OUT6.TMIN | PPC.PPCMPLBWRDBUS118 |
| TCELL53:OUT7.TMIN | PPC.PPCMPLBWRDBUS119 |
| TCELL53:OUT8.TMIN | PPC.PPCS0PLBRDDBUS8 |
| TCELL53:OUT9.TMIN | PPC.PPCS0PLBRDDBUS9 |
| TCELL53:OUT10.TMIN | PPC.PPCS0PLBRDDBUS10 |
| TCELL53:OUT11.TMIN | PPC.PPCS0PLBRDDBUS11 |
| TCELL53:OUT12.TMIN | PPC.PPCS0PLBRDDBUS72 |
| TCELL53:OUT13.TMIN | PPC.PPCS0PLBRDDBUS73 |
| TCELL53:OUT14.TMIN | PPC.PPCS0PLBRDDBUS74 |
| TCELL53:OUT15.TMIN | PPC.PPCS0PLBRDDBUS75 |
| TCELL53:OUT16.TMIN | PPC.DMA1LLTXD8 |
| TCELL53:OUT17.TMIN | PPC.DMA1LLTXD9 |
| TCELL53:OUT18.TMIN | PPC.DMA1LLTXD10 |
| TCELL53:OUT19.TMIN | PPC.DMA1LLTXD11 |
| TCELL54:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS104 |
| TCELL54:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS105 |
| TCELL54:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS106 |
| TCELL54:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS107 |
| TCELL54:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS108 |
| TCELL54:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS109 |
| TCELL54:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS110 |
| TCELL54:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS111 |
| TCELL54:IMUX.IMUX8.DELAY | PPC.PLBPPCS0WRDBUS4 |
| TCELL54:IMUX.IMUX9.DELAY | PPC.PLBPPCS0WRDBUS5 |
| TCELL54:IMUX.IMUX10.DELAY | PPC.PLBPPCS0WRDBUS6 |
| TCELL54:IMUX.IMUX11.DELAY | PPC.PLBPPCS0WRDBUS7 |
| TCELL54:IMUX.IMUX12.DELAY | PPC.PLBPPCS0WRDBUS68 |
| TCELL54:IMUX.IMUX13.DELAY | PPC.PLBPPCS0WRDBUS69 |
| TCELL54:IMUX.IMUX14.DELAY | PPC.PLBPPCS0WRDBUS70 |
| TCELL54:IMUX.IMUX15.DELAY | PPC.PLBPPCS0WRDBUS71 |
| TCELL54:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD4 |
| TCELL54:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD5 |
| TCELL54:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD6 |
| TCELL54:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD7 |
| TCELL54:OUT0.TMIN | PPC.PPCMPLBWRDBUS104 |
| TCELL54:OUT1.TMIN | PPC.PPCMPLBWRDBUS105 |
| TCELL54:OUT2.TMIN | PPC.PPCMPLBWRDBUS106 |
| TCELL54:OUT3.TMIN | PPC.PPCMPLBWRDBUS107 |
| TCELL54:OUT4.TMIN | PPC.PPCMPLBWRDBUS108 |
| TCELL54:OUT5.TMIN | PPC.PPCMPLBWRDBUS109 |
| TCELL54:OUT6.TMIN | PPC.PPCMPLBWRDBUS110 |
| TCELL54:OUT7.TMIN | PPC.PPCMPLBWRDBUS111 |
| TCELL54:OUT8.TMIN | PPC.PPCS0PLBRDDBUS4 |
| TCELL54:OUT9.TMIN | PPC.PPCS0PLBRDDBUS5 |
| TCELL54:OUT10.TMIN | PPC.PPCS0PLBRDDBUS6 |
| TCELL54:OUT11.TMIN | PPC.PPCS0PLBRDDBUS7 |
| TCELL54:OUT12.TMIN | PPC.PPCS0PLBRDDBUS68 |
| TCELL54:OUT13.TMIN | PPC.PPCS0PLBRDDBUS69 |
| TCELL54:OUT14.TMIN | PPC.PPCS0PLBRDDBUS70 |
| TCELL54:OUT15.TMIN | PPC.PPCS0PLBRDDBUS71 |
| TCELL54:OUT16.TMIN | PPC.DMA1LLTXD4 |
| TCELL54:OUT17.TMIN | PPC.DMA1LLTXD5 |
| TCELL54:OUT18.TMIN | PPC.DMA1LLTXD6 |
| TCELL54:OUT19.TMIN | PPC.DMA1LLTXD7 |
| TCELL55:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS96 |
| TCELL55:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS97 |
| TCELL55:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS98 |
| TCELL55:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS99 |
| TCELL55:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS100 |
| TCELL55:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS101 |
| TCELL55:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS102 |
| TCELL55:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS103 |
| TCELL55:IMUX.IMUX8.DELAY | PPC.PLBPPCS0WRDBUS0 |
| TCELL55:IMUX.IMUX9.DELAY | PPC.PLBPPCS0WRDBUS1 |
| TCELL55:IMUX.IMUX10.DELAY | PPC.PLBPPCS0WRDBUS2 |
| TCELL55:IMUX.IMUX11.DELAY | PPC.PLBPPCS0WRDBUS3 |
| TCELL55:IMUX.IMUX12.DELAY | PPC.PLBPPCS0WRDBUS64 |
| TCELL55:IMUX.IMUX13.DELAY | PPC.PLBPPCS0WRDBUS65 |
| TCELL55:IMUX.IMUX14.DELAY | PPC.PLBPPCS0WRDBUS66 |
| TCELL55:IMUX.IMUX15.DELAY | PPC.PLBPPCS0WRDBUS67 |
| TCELL55:IMUX.IMUX20.DELAY | PPC.LLDMA1RXD0 |
| TCELL55:IMUX.IMUX21.DELAY | PPC.LLDMA1RXD1 |
| TCELL55:IMUX.IMUX22.DELAY | PPC.LLDMA1RXD2 |
| TCELL55:IMUX.IMUX23.DELAY | PPC.LLDMA1RXD3 |
| TCELL55:OUT0.TMIN | PPC.PPCMPLBWRDBUS96 |
| TCELL55:OUT1.TMIN | PPC.PPCMPLBWRDBUS97 |
| TCELL55:OUT2.TMIN | PPC.PPCMPLBWRDBUS98 |
| TCELL55:OUT3.TMIN | PPC.PPCMPLBWRDBUS99 |
| TCELL55:OUT4.TMIN | PPC.PPCMPLBWRDBUS100 |
| TCELL55:OUT5.TMIN | PPC.PPCMPLBWRDBUS101 |
| TCELL55:OUT6.TMIN | PPC.PPCMPLBWRDBUS102 |
| TCELL55:OUT7.TMIN | PPC.PPCMPLBWRDBUS103 |
| TCELL55:OUT8.TMIN | PPC.PPCS0PLBRDDBUS0 |
| TCELL55:OUT9.TMIN | PPC.PPCS0PLBRDDBUS1 |
| TCELL55:OUT10.TMIN | PPC.PPCS0PLBRDDBUS2 |
| TCELL55:OUT11.TMIN | PPC.PPCS0PLBRDDBUS3 |
| TCELL55:OUT12.TMIN | PPC.PPCS0PLBRDDBUS64 |
| TCELL55:OUT13.TMIN | PPC.PPCS0PLBRDDBUS65 |
| TCELL55:OUT14.TMIN | PPC.PPCS0PLBRDDBUS66 |
| TCELL55:OUT15.TMIN | PPC.PPCS0PLBRDDBUS67 |
| TCELL55:OUT16.TMIN | PPC.DMA1LLTXD0 |
| TCELL55:OUT17.TMIN | PPC.DMA1LLTXD1 |
| TCELL55:OUT18.TMIN | PPC.DMA1LLTXD2 |
| TCELL55:OUT19.TMIN | PPC.DMA1LLTXD3 |
| TCELL56:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS88 |
| TCELL56:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS89 |
| TCELL56:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS90 |
| TCELL56:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS91 |
| TCELL56:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS92 |
| TCELL56:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS93 |
| TCELL56:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS94 |
| TCELL56:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS95 |
| TCELL56:IMUX.IMUX8.DELAY | PPC.PLBPPCMSSIZE0 |
| TCELL56:IMUX.IMUX9.DELAY | PPC.PLBPPCMSSIZE1 |
| TCELL56:IMUX.IMUX10.DELAY | PPC.PLBPPCMMBUSY |
| TCELL56:IMUX.IMUX11.DELAY | PPC.PLBPPCMREARBITRATE |
| TCELL56:IMUX.IMUX12.DELAY | PPC.PLBPPCMRDDACK |
| TCELL56:IMUX.IMUX13.DELAY | PPC.PLBPPCMWRDACK |
| TCELL56:IMUX.IMUX14.DELAY | PPC.CPMINTERCONNECTCLKNTO1 |
| TCELL56:IMUX.IMUX15.DELAY | PPC.TIEPPCOPENLATCHN |
| TCELL56:OUT0.TMIN | PPC.PPCMPLBWRDBUS88 |
| TCELL56:OUT1.TMIN | PPC.PPCMPLBWRDBUS89 |
| TCELL56:OUT2.TMIN | PPC.PPCMPLBWRDBUS90 |
| TCELL56:OUT3.TMIN | PPC.PPCMPLBWRDBUS91 |
| TCELL56:OUT4.TMIN | PPC.PPCMPLBWRDBUS92 |
| TCELL56:OUT5.TMIN | PPC.PPCMPLBWRDBUS93 |
| TCELL56:OUT6.TMIN | PPC.PPCMPLBWRDBUS94 |
| TCELL56:OUT7.TMIN | PPC.PPCMPLBWRDBUS95 |
| TCELL56:OUT8.TMIN | PPC.PPCMPLBWRBURST |
| TCELL56:OUT9.TMIN | PPC.PPCMPLBRDBURST |
| TCELL56:OUT10.TMIN | PPC.PPCDMDCRABUS6 |
| TCELL56:OUT11.TMIN | PPC.PPCDMDCRABUS7 |
| TCELL56:OUT12.TMIN | PPC.PPCDMDCRABUS8 |
| TCELL56:OUT13.TMIN | PPC.PPCDMDCRABUS9 |
| TCELL56:OUT14.TMIN | PPC.PPCDMDCRREAD |
| TCELL56:OUT15.TMIN | PPC.PPCDMDCRWRITE |
| TCELL56:OUT16.TMIN | PPC.C440CPMCLOCKFB |
| TCELL56:OUT17.TMIN | PPC.C440CPMCLOCKDCURDFB |
| TCELL56:OUT18.TMIN | PPC.PPCDIAGPORTB108 |
| TCELL56:OUT19.TMIN | PPC.PPCDIAGPORTB109 |
| TCELL57:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS80 |
| TCELL57:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS81 |
| TCELL57:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS82 |
| TCELL57:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS83 |
| TCELL57:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS84 |
| TCELL57:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS85 |
| TCELL57:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS86 |
| TCELL57:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS87 |
| TCELL57:IMUX.IMUX8.DELAY | PPC.PLBPPCMRDWDADDR0 |
| TCELL57:IMUX.IMUX9.DELAY | PPC.PLBPPCMRDWDADDR1 |
| TCELL57:IMUX.IMUX10.DELAY | PPC.PLBPPCMRDWDADDR2 |
| TCELL57:IMUX.IMUX11.DELAY | PPC.PLBPPCMRDWDADDR3 |
| TCELL57:IMUX.IMUX12.DELAY | PPC.PLBPPCMRDBTERM |
| TCELL57:IMUX.IMUX13.DELAY | PPC.PLBPPCMWRBTERM |
| TCELL57:IMUX.IMUX14.DELAY | PPC.DCRPPCDMACK |
| TCELL57:IMUX.IMUX15.DELAY | PPC.DCRPPCDMTIMEOUTWAIT |
| TCELL57:OUT0.TMIN | PPC.PPCMPLBWRDBUS80 |
| TCELL57:OUT1.TMIN | PPC.PPCMPLBWRDBUS81 |
| TCELL57:OUT2.TMIN | PPC.PPCMPLBWRDBUS82 |
| TCELL57:OUT3.TMIN | PPC.PPCMPLBWRDBUS83 |
| TCELL57:OUT4.TMIN | PPC.PPCMPLBWRDBUS84 |
| TCELL57:OUT5.TMIN | PPC.PPCMPLBWRDBUS85 |
| TCELL57:OUT6.TMIN | PPC.PPCMPLBWRDBUS86 |
| TCELL57:OUT7.TMIN | PPC.PPCMPLBWRDBUS87 |
| TCELL57:OUT8.TMIN | PPC.PPCDMDCRUABUS20 |
| TCELL57:OUT9.TMIN | PPC.PPCDMDCRUABUS21 |
| TCELL57:OUT10.TMIN | PPC.PPCDMDCRABUS0 |
| TCELL57:OUT11.TMIN | PPC.PPCDMDCRABUS1 |
| TCELL57:OUT12.TMIN | PPC.PPCDMDCRABUS2 |
| TCELL57:OUT13.TMIN | PPC.PPCDMDCRABUS3 |
| TCELL57:OUT14.TMIN | PPC.PPCDMDCRABUS4 |
| TCELL57:OUT15.TMIN | PPC.PPCDMDCRABUS5 |
| TCELL57:OUT16.TMIN | PPC.PPCDIAGPORTB104 |
| TCELL57:OUT17.TMIN | PPC.PPCDIAGPORTB105 |
| TCELL57:OUT18.TMIN | PPC.PPCDIAGPORTB106 |
| TCELL57:OUT19.TMIN | PPC.PPCDIAGPORTB107 |
| TCELL58:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS72 |
| TCELL58:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS73 |
| TCELL58:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS74 |
| TCELL58:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS75 |
| TCELL58:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS76 |
| TCELL58:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS77 |
| TCELL58:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS78 |
| TCELL58:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS79 |
| TCELL58:IMUX.IMUX8.DELAY | PPC.DCRPPCDMDBUSIN24 |
| TCELL58:IMUX.IMUX9.DELAY | PPC.DCRPPCDMDBUSIN25 |
| TCELL58:IMUX.IMUX10.DELAY | PPC.DCRPPCDMDBUSIN26 |
| TCELL58:IMUX.IMUX11.DELAY | PPC.DCRPPCDMDBUSIN27 |
| TCELL58:IMUX.IMUX12.DELAY | PPC.DCRPPCDMDBUSIN28 |
| TCELL58:IMUX.IMUX13.DELAY | PPC.DCRPPCDMDBUSIN29 |
| TCELL58:IMUX.IMUX14.DELAY | PPC.DCRPPCDMDBUSIN30 |
| TCELL58:IMUX.IMUX15.DELAY | PPC.DCRPPCDMDBUSIN31 |
| TCELL58:OUT0.TMIN | PPC.PPCMPLBWRDBUS72 |
| TCELL58:OUT1.TMIN | PPC.PPCMPLBWRDBUS73 |
| TCELL58:OUT2.TMIN | PPC.PPCMPLBWRDBUS74 |
| TCELL58:OUT3.TMIN | PPC.PPCMPLBWRDBUS75 |
| TCELL58:OUT4.TMIN | PPC.PPCMPLBWRDBUS76 |
| TCELL58:OUT5.TMIN | PPC.PPCMPLBWRDBUS77 |
| TCELL58:OUT6.TMIN | PPC.PPCMPLBWRDBUS78 |
| TCELL58:OUT7.TMIN | PPC.PPCMPLBWRDBUS79 |
| TCELL58:OUT8.TMIN | PPC.PPCDMDCRDBUSOUT24 |
| TCELL58:OUT9.TMIN | PPC.PPCDMDCRDBUSOUT25 |
| TCELL58:OUT10.TMIN | PPC.PPCDMDCRDBUSOUT26 |
| TCELL58:OUT11.TMIN | PPC.PPCDMDCRDBUSOUT27 |
| TCELL58:OUT12.TMIN | PPC.PPCDMDCRDBUSOUT28 |
| TCELL58:OUT13.TMIN | PPC.PPCDMDCRDBUSOUT29 |
| TCELL58:OUT14.TMIN | PPC.PPCDMDCRDBUSOUT30 |
| TCELL58:OUT15.TMIN | PPC.PPCDMDCRDBUSOUT31 |
| TCELL58:OUT16.TMIN | PPC.PPCDIAGPORTB100 |
| TCELL58:OUT17.TMIN | PPC.PPCDIAGPORTB101 |
| TCELL58:OUT18.TMIN | PPC.PPCDIAGPORTB102 |
| TCELL58:OUT19.TMIN | PPC.PPCDIAGPORTB103 |
| TCELL59:IMUX.CLK0 | PPC.CPMDCRCLK |
| TCELL59:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS64 |
| TCELL59:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS65 |
| TCELL59:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS66 |
| TCELL59:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS67 |
| TCELL59:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS68 |
| TCELL59:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS69 |
| TCELL59:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS70 |
| TCELL59:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS71 |
| TCELL59:IMUX.IMUX8.DELAY | PPC.DCRPPCDMDBUSIN16 |
| TCELL59:IMUX.IMUX9.DELAY | PPC.DCRPPCDMDBUSIN17 |
| TCELL59:IMUX.IMUX10.DELAY | PPC.DCRPPCDMDBUSIN18 |
| TCELL59:IMUX.IMUX11.DELAY | PPC.DCRPPCDMDBUSIN19 |
| TCELL59:IMUX.IMUX12.DELAY | PPC.DCRPPCDMDBUSIN20 |
| TCELL59:IMUX.IMUX13.DELAY | PPC.DCRPPCDMDBUSIN21 |
| TCELL59:IMUX.IMUX14.DELAY | PPC.DCRPPCDMDBUSIN22 |
| TCELL59:IMUX.IMUX15.DELAY | PPC.DCRPPCDMDBUSIN23 |
| TCELL59:OUT0.TMIN | PPC.PPCMPLBWRDBUS64 |
| TCELL59:OUT1.TMIN | PPC.PPCMPLBWRDBUS65 |
| TCELL59:OUT2.TMIN | PPC.PPCMPLBWRDBUS66 |
| TCELL59:OUT3.TMIN | PPC.PPCMPLBWRDBUS67 |
| TCELL59:OUT4.TMIN | PPC.PPCMPLBWRDBUS68 |
| TCELL59:OUT5.TMIN | PPC.PPCMPLBWRDBUS69 |
| TCELL59:OUT6.TMIN | PPC.PPCMPLBWRDBUS70 |
| TCELL59:OUT7.TMIN | PPC.PPCMPLBWRDBUS71 |
| TCELL59:OUT8.TMIN | PPC.PPCDMDCRDBUSOUT16 |
| TCELL59:OUT9.TMIN | PPC.PPCDMDCRDBUSOUT17 |
| TCELL59:OUT10.TMIN | PPC.PPCDMDCRDBUSOUT18 |
| TCELL59:OUT11.TMIN | PPC.PPCDMDCRDBUSOUT19 |
| TCELL59:OUT12.TMIN | PPC.PPCDMDCRDBUSOUT20 |
| TCELL59:OUT13.TMIN | PPC.PPCDMDCRDBUSOUT21 |
| TCELL59:OUT14.TMIN | PPC.PPCDMDCRDBUSOUT22 |
| TCELL59:OUT15.TMIN | PPC.PPCDMDCRDBUSOUT23 |
| TCELL59:OUT16.TMIN | PPC.PPCDIAGPORTB97 |
| TCELL59:OUT17.TMIN | PPC.PPCDIAGPORTB98 |
| TCELL59:OUT18.TMIN | PPC.PPCDIAGPORTB99 |
| TCELL60:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS56 |
| TCELL60:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS57 |
| TCELL60:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS58 |
| TCELL60:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS59 |
| TCELL60:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS60 |
| TCELL60:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS61 |
| TCELL60:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS62 |
| TCELL60:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS63 |
| TCELL60:IMUX.IMUX8.DELAY | PPC.DCRPPCDMDBUSIN8 |
| TCELL60:IMUX.IMUX9.DELAY | PPC.DCRPPCDMDBUSIN9 |
| TCELL60:IMUX.IMUX10.DELAY | PPC.DCRPPCDMDBUSIN10 |
| TCELL60:IMUX.IMUX11.DELAY | PPC.DCRPPCDMDBUSIN11 |
| TCELL60:IMUX.IMUX12.DELAY | PPC.DCRPPCDMDBUSIN12 |
| TCELL60:IMUX.IMUX13.DELAY | PPC.DCRPPCDMDBUSIN13 |
| TCELL60:IMUX.IMUX14.DELAY | PPC.DCRPPCDMDBUSIN14 |
| TCELL60:IMUX.IMUX15.DELAY | PPC.DCRPPCDMDBUSIN15 |
| TCELL60:OUT0.TMIN | PPC.PPCMPLBWRDBUS56 |
| TCELL60:OUT1.TMIN | PPC.PPCMPLBWRDBUS57 |
| TCELL60:OUT2.TMIN | PPC.PPCMPLBWRDBUS58 |
| TCELL60:OUT3.TMIN | PPC.PPCMPLBWRDBUS59 |
| TCELL60:OUT4.TMIN | PPC.PPCMPLBWRDBUS60 |
| TCELL60:OUT5.TMIN | PPC.PPCMPLBWRDBUS61 |
| TCELL60:OUT6.TMIN | PPC.PPCMPLBWRDBUS62 |
| TCELL60:OUT7.TMIN | PPC.PPCMPLBWRDBUS63 |
| TCELL60:OUT8.TMIN | PPC.PPCDMDCRDBUSOUT8 |
| TCELL60:OUT9.TMIN | PPC.PPCDMDCRDBUSOUT9 |
| TCELL60:OUT10.TMIN | PPC.PPCDMDCRDBUSOUT10 |
| TCELL60:OUT11.TMIN | PPC.PPCDMDCRDBUSOUT11 |
| TCELL60:OUT12.TMIN | PPC.PPCDMDCRDBUSOUT12 |
| TCELL60:OUT13.TMIN | PPC.PPCDMDCRDBUSOUT13 |
| TCELL60:OUT14.TMIN | PPC.PPCDMDCRDBUSOUT14 |
| TCELL60:OUT15.TMIN | PPC.PPCDMDCRDBUSOUT15 |
| TCELL60:OUT16.TMIN | PPC.PPCDIAGPORTB93 |
| TCELL60:OUT17.TMIN | PPC.PPCDIAGPORTB94 |
| TCELL60:OUT18.TMIN | PPC.PPCDIAGPORTB95 |
| TCELL60:OUT19.TMIN | PPC.PPCDIAGPORTB96 |
| TCELL61:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS48 |
| TCELL61:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS49 |
| TCELL61:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS50 |
| TCELL61:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS51 |
| TCELL61:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS52 |
| TCELL61:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS53 |
| TCELL61:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS54 |
| TCELL61:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS55 |
| TCELL61:IMUX.IMUX8.DELAY | PPC.DCRPPCDMDBUSIN0 |
| TCELL61:IMUX.IMUX9.DELAY | PPC.DCRPPCDMDBUSIN1 |
| TCELL61:IMUX.IMUX10.DELAY | PPC.DCRPPCDMDBUSIN2 |
| TCELL61:IMUX.IMUX11.DELAY | PPC.DCRPPCDMDBUSIN3 |
| TCELL61:IMUX.IMUX12.DELAY | PPC.DCRPPCDMDBUSIN4 |
| TCELL61:IMUX.IMUX13.DELAY | PPC.DCRPPCDMDBUSIN5 |
| TCELL61:IMUX.IMUX14.DELAY | PPC.DCRPPCDMDBUSIN6 |
| TCELL61:IMUX.IMUX15.DELAY | PPC.DCRPPCDMDBUSIN7 |
| TCELL61:OUT0.TMIN | PPC.PPCMPLBWRDBUS48 |
| TCELL61:OUT1.TMIN | PPC.PPCMPLBWRDBUS49 |
| TCELL61:OUT2.TMIN | PPC.PPCMPLBWRDBUS50 |
| TCELL61:OUT3.TMIN | PPC.PPCMPLBWRDBUS51 |
| TCELL61:OUT4.TMIN | PPC.PPCMPLBWRDBUS52 |
| TCELL61:OUT5.TMIN | PPC.PPCMPLBWRDBUS53 |
| TCELL61:OUT6.TMIN | PPC.PPCMPLBWRDBUS54 |
| TCELL61:OUT7.TMIN | PPC.PPCMPLBWRDBUS55 |
| TCELL61:OUT8.TMIN | PPC.PPCDMDCRDBUSOUT0 |
| TCELL61:OUT9.TMIN | PPC.PPCDMDCRDBUSOUT1 |
| TCELL61:OUT10.TMIN | PPC.PPCDMDCRDBUSOUT2 |
| TCELL61:OUT11.TMIN | PPC.PPCDMDCRDBUSOUT3 |
| TCELL61:OUT12.TMIN | PPC.PPCDMDCRDBUSOUT4 |
| TCELL61:OUT13.TMIN | PPC.PPCDMDCRDBUSOUT5 |
| TCELL61:OUT14.TMIN | PPC.PPCDMDCRDBUSOUT6 |
| TCELL61:OUT15.TMIN | PPC.PPCDMDCRDBUSOUT7 |
| TCELL61:OUT16.TMIN | PPC.PPCDIAGPORTB90 |
| TCELL61:OUT17.TMIN | PPC.PPCDIAGPORTB91 |
| TCELL61:OUT18.TMIN | PPC.PPCDIAGPORTB92 |
| TCELL62:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS40 |
| TCELL62:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS41 |
| TCELL62:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS42 |
| TCELL62:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS43 |
| TCELL62:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS44 |
| TCELL62:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS45 |
| TCELL62:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS46 |
| TCELL62:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS47 |
| TCELL62:IMUX.IMUX8.DELAY | PPC.PLBPPCMMIRQ |
| TCELL62:IMUX.IMUX9.DELAY | PPC.PLBPPCMMRDERR |
| TCELL62:IMUX.IMUX10.DELAY | PPC.PLBPPCMMWRERR |
| TCELL62:IMUX.IMUX11.DELAY | PPC.PLBPPCMWRPENDREQ |
| TCELL62:IMUX.IMUX12.DELAY | PPC.PLBPPCMRDPENDREQ |
| TCELL62:IMUX.IMUX13.DELAY | PPC.PLBPPCMTIMEOUT |
| TCELL62:IMUX.IMUX14.DELAY | PPC.TIEDCRBASEADDR0 |
| TCELL62:IMUX.IMUX15.DELAY | PPC.TIEDCRBASEADDR1 |
| TCELL62:OUT0.TMIN | PPC.PPCMPLBWRDBUS40 |
| TCELL62:OUT1.TMIN | PPC.PPCMPLBWRDBUS41 |
| TCELL62:OUT2.TMIN | PPC.PPCMPLBWRDBUS42 |
| TCELL62:OUT3.TMIN | PPC.PPCMPLBWRDBUS43 |
| TCELL62:OUT4.TMIN | PPC.PPCMPLBWRDBUS44 |
| TCELL62:OUT5.TMIN | PPC.PPCMPLBWRDBUS45 |
| TCELL62:OUT6.TMIN | PPC.PPCMPLBWRDBUS46 |
| TCELL62:OUT7.TMIN | PPC.PPCMPLBWRDBUS47 |
| TCELL62:OUT8.TMIN | PPC.PPCMPLBBE8 |
| TCELL62:OUT9.TMIN | PPC.PPCMPLBBE9 |
| TCELL62:OUT10.TMIN | PPC.PPCMPLBBE10 |
| TCELL62:OUT11.TMIN | PPC.PPCMPLBBE11 |
| TCELL62:OUT12.TMIN | PPC.PPCMPLBBE12 |
| TCELL62:OUT13.TMIN | PPC.PPCMPLBBE13 |
| TCELL62:OUT14.TMIN | PPC.PPCMPLBBE14 |
| TCELL62:OUT15.TMIN | PPC.PPCMPLBBE15 |
| TCELL62:OUT16.TMIN | PPC.PPCDIAGPORTB86 |
| TCELL62:OUT17.TMIN | PPC.PPCDIAGPORTB87 |
| TCELL62:OUT18.TMIN | PPC.PPCDIAGPORTB88 |
| TCELL62:OUT19.TMIN | PPC.PPCDIAGPORTB89 |
| TCELL63:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS32 |
| TCELL63:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS33 |
| TCELL63:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS34 |
| TCELL63:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS35 |
| TCELL63:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS36 |
| TCELL63:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS37 |
| TCELL63:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS38 |
| TCELL63:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS39 |
| TCELL63:IMUX.IMUX8.DELAY | PPC.PLBPPCMRDPENDPRI0 |
| TCELL63:IMUX.IMUX9.DELAY | PPC.PLBPPCMRDPENDPRI1 |
| TCELL63:IMUX.IMUX10.DELAY | PPC.PLBPPCMREQPRI0 |
| TCELL63:IMUX.IMUX11.DELAY | PPC.PLBPPCMREQPRI1 |
| TCELL63:IMUX.IMUX12.DELAY | PPC.PLBPPCMWRPENDPRI0 |
| TCELL63:IMUX.IMUX13.DELAY | PPC.PLBPPCMWRPENDPRI1 |
| TCELL63:OUT0.TMIN | PPC.PPCMPLBWRDBUS32 |
| TCELL63:OUT1.TMIN | PPC.PPCMPLBWRDBUS33 |
| TCELL63:OUT2.TMIN | PPC.PPCMPLBWRDBUS34 |
| TCELL63:OUT3.TMIN | PPC.PPCMPLBWRDBUS35 |
| TCELL63:OUT4.TMIN | PPC.PPCMPLBWRDBUS36 |
| TCELL63:OUT5.TMIN | PPC.PPCMPLBWRDBUS37 |
| TCELL63:OUT6.TMIN | PPC.PPCMPLBWRDBUS38 |
| TCELL63:OUT7.TMIN | PPC.PPCMPLBWRDBUS39 |
| TCELL63:OUT8.TMIN | PPC.PPCMPLBBE0 |
| TCELL63:OUT9.TMIN | PPC.PPCMPLBBE1 |
| TCELL63:OUT10.TMIN | PPC.PPCMPLBBE2 |
| TCELL63:OUT11.TMIN | PPC.PPCMPLBBE3 |
| TCELL63:OUT12.TMIN | PPC.PPCMPLBBE4 |
| TCELL63:OUT13.TMIN | PPC.PPCMPLBBE5 |
| TCELL63:OUT14.TMIN | PPC.PPCMPLBBE6 |
| TCELL63:OUT15.TMIN | PPC.PPCMPLBBE7 |
| TCELL63:OUT16.TMIN | PPC.PPCDIAGPORTB82 |
| TCELL63:OUT17.TMIN | PPC.PPCDIAGPORTB83 |
| TCELL63:OUT18.TMIN | PPC.PPCDIAGPORTB84 |
| TCELL63:OUT19.TMIN | PPC.PPCDIAGPORTB85 |
| TCELL64:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS24 |
| TCELL64:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS25 |
| TCELL64:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS26 |
| TCELL64:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS27 |
| TCELL64:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS28 |
| TCELL64:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS29 |
| TCELL64:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS30 |
| TCELL64:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS31 |
| TCELL64:IMUX.IMUX8.DELAY | PPC.PLBPPCS1WRDBUS60 |
| TCELL64:IMUX.IMUX9.DELAY | PPC.PLBPPCS1WRDBUS61 |
| TCELL64:IMUX.IMUX10.DELAY | PPC.PLBPPCS1WRDBUS62 |
| TCELL64:IMUX.IMUX11.DELAY | PPC.PLBPPCS1WRDBUS63 |
| TCELL64:IMUX.IMUX12.DELAY | PPC.PLBPPCS1WRDBUS124 |
| TCELL64:IMUX.IMUX13.DELAY | PPC.PLBPPCS1WRDBUS125 |
| TCELL64:IMUX.IMUX14.DELAY | PPC.PLBPPCS1WRDBUS126 |
| TCELL64:IMUX.IMUX15.DELAY | PPC.PLBPPCS1WRDBUS127 |
| TCELL64:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD28 |
| TCELL64:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD29 |
| TCELL64:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD30 |
| TCELL64:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD31 |
| TCELL64:OUT0.TMIN | PPC.PPCMPLBWRDBUS24 |
| TCELL64:OUT1.TMIN | PPC.PPCMPLBWRDBUS25 |
| TCELL64:OUT2.TMIN | PPC.PPCMPLBWRDBUS26 |
| TCELL64:OUT3.TMIN | PPC.PPCMPLBWRDBUS27 |
| TCELL64:OUT4.TMIN | PPC.PPCMPLBWRDBUS28 |
| TCELL64:OUT5.TMIN | PPC.PPCMPLBWRDBUS29 |
| TCELL64:OUT6.TMIN | PPC.PPCMPLBWRDBUS30 |
| TCELL64:OUT7.TMIN | PPC.PPCMPLBWRDBUS31 |
| TCELL64:OUT8.TMIN | PPC.PPCS1PLBRDDBUS60 |
| TCELL64:OUT9.TMIN | PPC.PPCS1PLBRDDBUS61 |
| TCELL64:OUT10.TMIN | PPC.PPCS1PLBRDDBUS62 |
| TCELL64:OUT11.TMIN | PPC.PPCS1PLBRDDBUS63 |
| TCELL64:OUT12.TMIN | PPC.PPCS1PLBRDDBUS124 |
| TCELL64:OUT13.TMIN | PPC.PPCS1PLBRDDBUS125 |
| TCELL64:OUT14.TMIN | PPC.PPCS1PLBRDDBUS126 |
| TCELL64:OUT15.TMIN | PPC.PPCS1PLBRDDBUS127 |
| TCELL64:OUT16.TMIN | PPC.DMA2LLTXD28 |
| TCELL64:OUT17.TMIN | PPC.DMA2LLTXD29 |
| TCELL64:OUT18.TMIN | PPC.DMA2LLTXD30 |
| TCELL64:OUT19.TMIN | PPC.DMA2LLTXD31 |
| TCELL65:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS16 |
| TCELL65:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS17 |
| TCELL65:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS18 |
| TCELL65:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS19 |
| TCELL65:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS20 |
| TCELL65:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS21 |
| TCELL65:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS22 |
| TCELL65:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS23 |
| TCELL65:IMUX.IMUX8.DELAY | PPC.PLBPPCS1WRDBUS56 |
| TCELL65:IMUX.IMUX9.DELAY | PPC.PLBPPCS1WRDBUS57 |
| TCELL65:IMUX.IMUX10.DELAY | PPC.PLBPPCS1WRDBUS58 |
| TCELL65:IMUX.IMUX11.DELAY | PPC.PLBPPCS1WRDBUS59 |
| TCELL65:IMUX.IMUX12.DELAY | PPC.PLBPPCS1WRDBUS120 |
| TCELL65:IMUX.IMUX13.DELAY | PPC.PLBPPCS1WRDBUS121 |
| TCELL65:IMUX.IMUX14.DELAY | PPC.PLBPPCS1WRDBUS122 |
| TCELL65:IMUX.IMUX15.DELAY | PPC.PLBPPCS1WRDBUS123 |
| TCELL65:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD24 |
| TCELL65:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD25 |
| TCELL65:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD26 |
| TCELL65:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD27 |
| TCELL65:OUT0.TMIN | PPC.PPCMPLBWRDBUS16 |
| TCELL65:OUT1.TMIN | PPC.PPCMPLBWRDBUS17 |
| TCELL65:OUT2.TMIN | PPC.PPCMPLBWRDBUS18 |
| TCELL65:OUT3.TMIN | PPC.PPCMPLBWRDBUS19 |
| TCELL65:OUT4.TMIN | PPC.PPCMPLBWRDBUS20 |
| TCELL65:OUT5.TMIN | PPC.PPCMPLBWRDBUS21 |
| TCELL65:OUT6.TMIN | PPC.PPCMPLBWRDBUS22 |
| TCELL65:OUT7.TMIN | PPC.PPCMPLBWRDBUS23 |
| TCELL65:OUT8.TMIN | PPC.PPCS1PLBRDDBUS56 |
| TCELL65:OUT9.TMIN | PPC.PPCS1PLBRDDBUS57 |
| TCELL65:OUT10.TMIN | PPC.PPCS1PLBRDDBUS58 |
| TCELL65:OUT11.TMIN | PPC.PPCS1PLBRDDBUS59 |
| TCELL65:OUT12.TMIN | PPC.PPCS1PLBRDDBUS120 |
| TCELL65:OUT13.TMIN | PPC.PPCS1PLBRDDBUS121 |
| TCELL65:OUT14.TMIN | PPC.PPCS1PLBRDDBUS122 |
| TCELL65:OUT15.TMIN | PPC.PPCS1PLBRDDBUS123 |
| TCELL65:OUT16.TMIN | PPC.DMA2LLTXD24 |
| TCELL65:OUT17.TMIN | PPC.DMA2LLTXD25 |
| TCELL65:OUT18.TMIN | PPC.DMA2LLTXD26 |
| TCELL65:OUT19.TMIN | PPC.DMA2LLTXD27 |
| TCELL66:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS8 |
| TCELL66:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS9 |
| TCELL66:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS10 |
| TCELL66:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS11 |
| TCELL66:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS12 |
| TCELL66:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS13 |
| TCELL66:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS14 |
| TCELL66:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS15 |
| TCELL66:IMUX.IMUX8.DELAY | PPC.PLBPPCS1WRDBUS52 |
| TCELL66:IMUX.IMUX9.DELAY | PPC.PLBPPCS1WRDBUS53 |
| TCELL66:IMUX.IMUX10.DELAY | PPC.PLBPPCS1WRDBUS54 |
| TCELL66:IMUX.IMUX11.DELAY | PPC.PLBPPCS1WRDBUS55 |
| TCELL66:IMUX.IMUX12.DELAY | PPC.PLBPPCS1WRDBUS116 |
| TCELL66:IMUX.IMUX13.DELAY | PPC.PLBPPCS1WRDBUS117 |
| TCELL66:IMUX.IMUX14.DELAY | PPC.PLBPPCS1WRDBUS118 |
| TCELL66:IMUX.IMUX15.DELAY | PPC.PLBPPCS1WRDBUS119 |
| TCELL66:IMUX.IMUX16.DELAY | PPC.PLBPPCS1BE15 |
| TCELL66:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD20 |
| TCELL66:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD21 |
| TCELL66:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD22 |
| TCELL66:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD23 |
| TCELL66:OUT0.TMIN | PPC.PPCMPLBWRDBUS8 |
| TCELL66:OUT1.TMIN | PPC.PPCMPLBWRDBUS9 |
| TCELL66:OUT2.TMIN | PPC.PPCMPLBWRDBUS10 |
| TCELL66:OUT3.TMIN | PPC.PPCMPLBWRDBUS11 |
| TCELL66:OUT4.TMIN | PPC.PPCMPLBWRDBUS12 |
| TCELL66:OUT5.TMIN | PPC.PPCMPLBWRDBUS13 |
| TCELL66:OUT6.TMIN | PPC.PPCMPLBWRDBUS14 |
| TCELL66:OUT7.TMIN | PPC.PPCMPLBWRDBUS15 |
| TCELL66:OUT8.TMIN | PPC.PPCS1PLBRDDBUS52 |
| TCELL66:OUT9.TMIN | PPC.PPCS1PLBRDDBUS53 |
| TCELL66:OUT10.TMIN | PPC.PPCS1PLBRDDBUS54 |
| TCELL66:OUT11.TMIN | PPC.PPCS1PLBRDDBUS55 |
| TCELL66:OUT12.TMIN | PPC.PPCS1PLBRDDBUS116 |
| TCELL66:OUT13.TMIN | PPC.PPCS1PLBRDDBUS117 |
| TCELL66:OUT14.TMIN | PPC.PPCS1PLBRDDBUS118 |
| TCELL66:OUT15.TMIN | PPC.PPCS1PLBRDDBUS119 |
| TCELL66:OUT16.TMIN | PPC.DMA2LLTXD20 |
| TCELL66:OUT17.TMIN | PPC.DMA2LLTXD21 |
| TCELL66:OUT18.TMIN | PPC.DMA2LLTXD22 |
| TCELL66:OUT19.TMIN | PPC.DMA2LLTXD23 |
| TCELL67:IMUX.IMUX0.DELAY | PPC.PLBPPCMRDDBUS0 |
| TCELL67:IMUX.IMUX1.DELAY | PPC.PLBPPCMRDDBUS1 |
| TCELL67:IMUX.IMUX2.DELAY | PPC.PLBPPCMRDDBUS2 |
| TCELL67:IMUX.IMUX3.DELAY | PPC.PLBPPCMRDDBUS3 |
| TCELL67:IMUX.IMUX4.DELAY | PPC.PLBPPCMRDDBUS4 |
| TCELL67:IMUX.IMUX5.DELAY | PPC.PLBPPCMRDDBUS5 |
| TCELL67:IMUX.IMUX6.DELAY | PPC.PLBPPCMRDDBUS6 |
| TCELL67:IMUX.IMUX7.DELAY | PPC.PLBPPCMRDDBUS7 |
| TCELL67:IMUX.IMUX8.DELAY | PPC.PLBPPCS1WRDBUS48 |
| TCELL67:IMUX.IMUX9.DELAY | PPC.PLBPPCS1WRDBUS49 |
| TCELL67:IMUX.IMUX10.DELAY | PPC.PLBPPCS1WRDBUS50 |
| TCELL67:IMUX.IMUX11.DELAY | PPC.PLBPPCS1WRDBUS51 |
| TCELL67:IMUX.IMUX12.DELAY | PPC.PLBPPCS1WRDBUS112 |
| TCELL67:IMUX.IMUX13.DELAY | PPC.PLBPPCS1WRDBUS113 |
| TCELL67:IMUX.IMUX14.DELAY | PPC.PLBPPCS1WRDBUS114 |
| TCELL67:IMUX.IMUX15.DELAY | PPC.PLBPPCS1WRDBUS115 |
| TCELL67:IMUX.IMUX16.DELAY | PPC.PLBPPCS1BE14 |
| TCELL67:IMUX.IMUX17.DELAY | PPC.PLBPPCS1BE7 |
| TCELL67:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD16 |
| TCELL67:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD17 |
| TCELL67:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD18 |
| TCELL67:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD19 |
| TCELL67:OUT0.TMIN | PPC.PPCMPLBWRDBUS0 |
| TCELL67:OUT1.TMIN | PPC.PPCMPLBWRDBUS1 |
| TCELL67:OUT2.TMIN | PPC.PPCMPLBWRDBUS2 |
| TCELL67:OUT3.TMIN | PPC.PPCMPLBWRDBUS3 |
| TCELL67:OUT4.TMIN | PPC.PPCMPLBWRDBUS4 |
| TCELL67:OUT5.TMIN | PPC.PPCMPLBWRDBUS5 |
| TCELL67:OUT6.TMIN | PPC.PPCMPLBWRDBUS6 |
| TCELL67:OUT7.TMIN | PPC.PPCMPLBWRDBUS7 |
| TCELL67:OUT8.TMIN | PPC.PPCS1PLBRDDBUS48 |
| TCELL67:OUT9.TMIN | PPC.PPCS1PLBRDDBUS49 |
| TCELL67:OUT10.TMIN | PPC.PPCS1PLBRDDBUS50 |
| TCELL67:OUT11.TMIN | PPC.PPCS1PLBRDDBUS51 |
| TCELL67:OUT12.TMIN | PPC.PPCS1PLBRDDBUS112 |
| TCELL67:OUT13.TMIN | PPC.PPCS1PLBRDDBUS113 |
| TCELL67:OUT14.TMIN | PPC.PPCS1PLBRDDBUS114 |
| TCELL67:OUT15.TMIN | PPC.PPCS1PLBRDDBUS115 |
| TCELL67:OUT16.TMIN | PPC.DMA2LLTXD16 |
| TCELL67:OUT17.TMIN | PPC.DMA2LLTXD17 |
| TCELL67:OUT18.TMIN | PPC.DMA2LLTXD18 |
| TCELL67:OUT19.TMIN | PPC.DMA2LLTXD19 |
| TCELL68:IMUX.CLK0 | PPC.CPMPPCS1PLBCLK |
| TCELL68:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS44 |
| TCELL68:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS45 |
| TCELL68:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS46 |
| TCELL68:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS47 |
| TCELL68:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS108 |
| TCELL68:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS109 |
| TCELL68:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS110 |
| TCELL68:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS111 |
| TCELL68:IMUX.IMUX8.DELAY | PPC.PLBPPCS1BE6 |
| TCELL68:IMUX.IMUX9.DELAY | PPC.PLBPPCS1ABUS24 |
| TCELL68:IMUX.IMUX10.DELAY | PPC.PLBPPCS1ABUS25 |
| TCELL68:IMUX.IMUX11.DELAY | PPC.PLBPPCS1ABUS26 |
| TCELL68:IMUX.IMUX12.DELAY | PPC.PLBPPCS1ABUS27 |
| TCELL68:IMUX.IMUX13.DELAY | PPC.PLBPPCS1ABUS28 |
| TCELL68:IMUX.IMUX14.DELAY | PPC.PLBPPCS1ABUS29 |
| TCELL68:IMUX.IMUX15.DELAY | PPC.PLBPPCS1ABUS30 |
| TCELL68:IMUX.IMUX16.DELAY | PPC.PLBPPCS1ABUS31 |
| TCELL68:IMUX.IMUX17.DELAY | PPC.PLBPPCS1BUSLOCK |
| TCELL68:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD12 |
| TCELL68:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD13 |
| TCELL68:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD14 |
| TCELL68:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD15 |
| TCELL68:OUT0.TMIN | PPC.PPCS1PLBRDDBUS44 |
| TCELL68:OUT1.TMIN | PPC.PPCS1PLBRDDBUS45 |
| TCELL68:OUT2.TMIN | PPC.PPCS1PLBRDDBUS46 |
| TCELL68:OUT3.TMIN | PPC.PPCS1PLBRDDBUS47 |
| TCELL68:OUT4.TMIN | PPC.PPCS1PLBRDDBUS108 |
| TCELL68:OUT5.TMIN | PPC.PPCS1PLBRDDBUS109 |
| TCELL68:OUT6.TMIN | PPC.PPCS1PLBRDDBUS110 |
| TCELL68:OUT7.TMIN | PPC.PPCS1PLBRDDBUS111 |
| TCELL68:OUT8.TMIN | PPC.PPCMPLBABUS24 |
| TCELL68:OUT9.TMIN | PPC.PPCMPLBABUS25 |
| TCELL68:OUT10.TMIN | PPC.PPCMPLBABUS26 |
| TCELL68:OUT11.TMIN | PPC.PPCMPLBABUS27 |
| TCELL68:OUT12.TMIN | PPC.PPCMPLBABUS28 |
| TCELL68:OUT13.TMIN | PPC.PPCMPLBABUS29 |
| TCELL68:OUT14.TMIN | PPC.PPCMPLBABUS30 |
| TCELL68:OUT15.TMIN | PPC.PPCMPLBABUS31 |
| TCELL68:OUT16.TMIN | PPC.DMA2LLTXD12 |
| TCELL68:OUT17.TMIN | PPC.DMA2LLTXD13 |
| TCELL68:OUT18.TMIN | PPC.DMA2LLTXD14 |
| TCELL68:OUT19.TMIN | PPC.DMA2LLTXD15 |
| TCELL69:IMUX.CLK0 | PPC.CPMDMA2LLCLK |
| TCELL69:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS40 |
| TCELL69:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS41 |
| TCELL69:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS42 |
| TCELL69:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS43 |
| TCELL69:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS104 |
| TCELL69:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS105 |
| TCELL69:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS106 |
| TCELL69:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS107 |
| TCELL69:IMUX.IMUX8.DELAY | PPC.PLBPPCS1BE5 |
| TCELL69:IMUX.IMUX9.DELAY | PPC.PLBPPCS1BE13 |
| TCELL69:IMUX.IMUX10.DELAY | PPC.PLBPPCS1ABUS16 |
| TCELL69:IMUX.IMUX11.DELAY | PPC.PLBPPCS1ABUS17 |
| TCELL69:IMUX.IMUX12.DELAY | PPC.PLBPPCS1ABUS18 |
| TCELL69:IMUX.IMUX13.DELAY | PPC.PLBPPCS1ABUS19 |
| TCELL69:IMUX.IMUX14.DELAY | PPC.PLBPPCS1ABUS20 |
| TCELL69:IMUX.IMUX15.DELAY | PPC.PLBPPCS1ABUS21 |
| TCELL69:IMUX.IMUX16.DELAY | PPC.PLBPPCS1ABUS22 |
| TCELL69:IMUX.IMUX17.DELAY | PPC.PLBPPCS1ABUS23 |
| TCELL69:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD8 |
| TCELL69:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD9 |
| TCELL69:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD10 |
| TCELL69:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD11 |
| TCELL69:OUT0.TMIN | PPC.PPCS1PLBRDDBUS40 |
| TCELL69:OUT1.TMIN | PPC.PPCS1PLBRDDBUS41 |
| TCELL69:OUT2.TMIN | PPC.PPCS1PLBRDDBUS42 |
| TCELL69:OUT3.TMIN | PPC.PPCS1PLBRDDBUS43 |
| TCELL69:OUT4.TMIN | PPC.PPCS1PLBRDDBUS104 |
| TCELL69:OUT5.TMIN | PPC.PPCS1PLBRDDBUS105 |
| TCELL69:OUT6.TMIN | PPC.PPCS1PLBRDDBUS106 |
| TCELL69:OUT7.TMIN | PPC.PPCS1PLBRDDBUS107 |
| TCELL69:OUT8.TMIN | PPC.PPCMPLBABUS16 |
| TCELL69:OUT9.TMIN | PPC.PPCMPLBABUS17 |
| TCELL69:OUT10.TMIN | PPC.PPCMPLBABUS18 |
| TCELL69:OUT11.TMIN | PPC.PPCMPLBABUS19 |
| TCELL69:OUT12.TMIN | PPC.PPCMPLBABUS20 |
| TCELL69:OUT13.TMIN | PPC.PPCMPLBABUS21 |
| TCELL69:OUT14.TMIN | PPC.PPCMPLBABUS22 |
| TCELL69:OUT15.TMIN | PPC.PPCMPLBABUS23 |
| TCELL69:OUT16.TMIN | PPC.DMA2LLTXD8 |
| TCELL69:OUT17.TMIN | PPC.DMA2LLTXD9 |
| TCELL69:OUT18.TMIN | PPC.DMA2LLTXD10 |
| TCELL69:OUT19.TMIN | PPC.DMA2LLTXD11 |
| TCELL70:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS36 |
| TCELL70:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS37 |
| TCELL70:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS38 |
| TCELL70:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS39 |
| TCELL70:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS100 |
| TCELL70:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS101 |
| TCELL70:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS102 |
| TCELL70:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS103 |
| TCELL70:IMUX.IMUX8.DELAY | PPC.PLBPPCS1ABUS8 |
| TCELL70:IMUX.IMUX9.DELAY | PPC.PLBPPCS1ABUS9 |
| TCELL70:IMUX.IMUX10.DELAY | PPC.PLBPPCS1ABUS10 |
| TCELL70:IMUX.IMUX11.DELAY | PPC.PLBPPCS1ABUS11 |
| TCELL70:IMUX.IMUX12.DELAY | PPC.PLBPPCS1ABUS12 |
| TCELL70:IMUX.IMUX13.DELAY | PPC.PLBPPCS1ABUS13 |
| TCELL70:IMUX.IMUX14.DELAY | PPC.PLBPPCS1ABUS14 |
| TCELL70:IMUX.IMUX15.DELAY | PPC.PLBPPCS1ABUS15 |
| TCELL70:IMUX.IMUX16.DELAY | PPC.PLBPPCS1REQPRI0 |
| TCELL70:IMUX.IMUX17.DELAY | PPC.PLBPPCS1REQPRI1 |
| TCELL70:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD4 |
| TCELL70:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD5 |
| TCELL70:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD6 |
| TCELL70:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD7 |
| TCELL70:OUT0.TMIN | PPC.PPCS1PLBRDDBUS36 |
| TCELL70:OUT1.TMIN | PPC.PPCS1PLBRDDBUS37 |
| TCELL70:OUT2.TMIN | PPC.PPCS1PLBRDDBUS38 |
| TCELL70:OUT3.TMIN | PPC.PPCS1PLBRDDBUS39 |
| TCELL70:OUT4.TMIN | PPC.PPCS1PLBRDDBUS100 |
| TCELL70:OUT5.TMIN | PPC.PPCS1PLBRDDBUS101 |
| TCELL70:OUT6.TMIN | PPC.PPCS1PLBRDDBUS102 |
| TCELL70:OUT7.TMIN | PPC.PPCS1PLBRDDBUS103 |
| TCELL70:OUT8.TMIN | PPC.PPCMPLBABUS8 |
| TCELL70:OUT9.TMIN | PPC.PPCMPLBABUS9 |
| TCELL70:OUT10.TMIN | PPC.PPCMPLBABUS10 |
| TCELL70:OUT11.TMIN | PPC.PPCMPLBABUS11 |
| TCELL70:OUT12.TMIN | PPC.PPCMPLBABUS12 |
| TCELL70:OUT13.TMIN | PPC.PPCMPLBABUS13 |
| TCELL70:OUT14.TMIN | PPC.PPCMPLBABUS14 |
| TCELL70:OUT15.TMIN | PPC.PPCMPLBABUS15 |
| TCELL70:OUT16.TMIN | PPC.DMA2LLTXD4 |
| TCELL70:OUT17.TMIN | PPC.DMA2LLTXD5 |
| TCELL70:OUT18.TMIN | PPC.DMA2LLTXD6 |
| TCELL70:OUT19.TMIN | PPC.DMA2LLTXD7 |
| TCELL71:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS32 |
| TCELL71:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS33 |
| TCELL71:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS34 |
| TCELL71:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS35 |
| TCELL71:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS96 |
| TCELL71:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS97 |
| TCELL71:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS98 |
| TCELL71:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS99 |
| TCELL71:IMUX.IMUX8.DELAY | PPC.PLBPPCS1BE4 |
| TCELL71:IMUX.IMUX9.DELAY | PPC.PLBPPCS1BE12 |
| TCELL71:IMUX.IMUX10.DELAY | PPC.PLBPPCS1ABUS0 |
| TCELL71:IMUX.IMUX11.DELAY | PPC.PLBPPCS1ABUS1 |
| TCELL71:IMUX.IMUX12.DELAY | PPC.PLBPPCS1ABUS2 |
| TCELL71:IMUX.IMUX13.DELAY | PPC.PLBPPCS1ABUS3 |
| TCELL71:IMUX.IMUX14.DELAY | PPC.PLBPPCS1ABUS4 |
| TCELL71:IMUX.IMUX15.DELAY | PPC.PLBPPCS1ABUS5 |
| TCELL71:IMUX.IMUX16.DELAY | PPC.PLBPPCS1ABUS6 |
| TCELL71:IMUX.IMUX17.DELAY | PPC.PLBPPCS1ABUS7 |
| TCELL71:IMUX.IMUX20.DELAY | PPC.LLDMA2RXD0 |
| TCELL71:IMUX.IMUX21.DELAY | PPC.LLDMA2RXD1 |
| TCELL71:IMUX.IMUX22.DELAY | PPC.LLDMA2RXD2 |
| TCELL71:IMUX.IMUX23.DELAY | PPC.LLDMA2RXD3 |
| TCELL71:OUT0.TMIN | PPC.PPCS1PLBRDDBUS32 |
| TCELL71:OUT1.TMIN | PPC.PPCS1PLBRDDBUS33 |
| TCELL71:OUT2.TMIN | PPC.PPCS1PLBRDDBUS34 |
| TCELL71:OUT3.TMIN | PPC.PPCS1PLBRDDBUS35 |
| TCELL71:OUT4.TMIN | PPC.PPCS1PLBRDDBUS96 |
| TCELL71:OUT5.TMIN | PPC.PPCS1PLBRDDBUS97 |
| TCELL71:OUT6.TMIN | PPC.PPCS1PLBRDDBUS98 |
| TCELL71:OUT7.TMIN | PPC.PPCS1PLBRDDBUS99 |
| TCELL71:OUT8.TMIN | PPC.PPCMPLBABUS0 |
| TCELL71:OUT9.TMIN | PPC.PPCMPLBABUS1 |
| TCELL71:OUT10.TMIN | PPC.PPCMPLBABUS2 |
| TCELL71:OUT11.TMIN | PPC.PPCMPLBABUS3 |
| TCELL71:OUT12.TMIN | PPC.PPCMPLBABUS4 |
| TCELL71:OUT13.TMIN | PPC.PPCMPLBABUS5 |
| TCELL71:OUT14.TMIN | PPC.PPCMPLBABUS6 |
| TCELL71:OUT15.TMIN | PPC.PPCMPLBABUS7 |
| TCELL71:OUT16.TMIN | PPC.DMA2LLTXD0 |
| TCELL71:OUT17.TMIN | PPC.DMA2LLTXD1 |
| TCELL71:OUT18.TMIN | PPC.DMA2LLTXD2 |
| TCELL71:OUT19.TMIN | PPC.DMA2LLTXD3 |
| TCELL72:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS28 |
| TCELL72:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS29 |
| TCELL72:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS30 |
| TCELL72:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS31 |
| TCELL72:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS92 |
| TCELL72:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS93 |
| TCELL72:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS94 |
| TCELL72:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS95 |
| TCELL72:IMUX.IMUX8.DELAY | PPC.PLBPPCS1UABUS28 |
| TCELL72:IMUX.IMUX9.DELAY | PPC.PLBPPCS1UABUS29 |
| TCELL72:IMUX.IMUX10.DELAY | PPC.PLBPPCS1UABUS30 |
| TCELL72:IMUX.IMUX11.DELAY | PPC.PLBPPCS1UABUS31 |
| TCELL72:IMUX.IMUX12.DELAY | PPC.PLBPPCS1RDPRIM |
| TCELL72:IMUX.IMUX13.DELAY | PPC.PLBPPCS1WRPRIM |
| TCELL72:IMUX.IMUX16.DELAY | PPC.LLDMA2RXSOPN |
| TCELL72:IMUX.IMUX17.DELAY | PPC.LLDMA2RXEOPN |
| TCELL72:IMUX.IMUX18.DELAY | PPC.LLDMA2RXSRCRDYN |
| TCELL72:IMUX.IMUX19.DELAY | PPC.LLDMA2RSTENGINEREQ |
| TCELL72:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD28 |
| TCELL72:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD29 |
| TCELL72:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD30 |
| TCELL72:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD31 |
| TCELL72:OUT0.TMIN | PPC.PPCS1PLBRDDBUS28 |
| TCELL72:OUT1.TMIN | PPC.PPCS1PLBRDDBUS29 |
| TCELL72:OUT2.TMIN | PPC.PPCS1PLBRDDBUS30 |
| TCELL72:OUT3.TMIN | PPC.PPCS1PLBRDDBUS31 |
| TCELL72:OUT4.TMIN | PPC.PPCS1PLBRDDBUS92 |
| TCELL72:OUT5.TMIN | PPC.PPCS1PLBRDDBUS93 |
| TCELL72:OUT6.TMIN | PPC.PPCS1PLBRDDBUS94 |
| TCELL72:OUT7.TMIN | PPC.PPCS1PLBRDDBUS95 |
| TCELL72:OUT8.TMIN | PPC.PPCMPLBUABUS28 |
| TCELL72:OUT9.TMIN | PPC.PPCMPLBUABUS29 |
| TCELL72:OUT10.TMIN | PPC.PPCMPLBUABUS30 |
| TCELL72:OUT11.TMIN | PPC.PPCMPLBUABUS31 |
| TCELL72:OUT12.TMIN | PPC.DMA2LLRXDSTRDYN |
| TCELL72:OUT13.TMIN | PPC.DMA2LLRSTENGINEACK |
| TCELL72:OUT14.TMIN | PPC.DMA2TXIRQ |
| TCELL72:OUT15.TMIN | PPC.DMA2RXIRQ |
| TCELL72:OUT16.TMIN | PPC.DMA3LLTXD28 |
| TCELL72:OUT17.TMIN | PPC.DMA3LLTXD29 |
| TCELL72:OUT18.TMIN | PPC.DMA3LLTXD30 |
| TCELL72:OUT19.TMIN | PPC.DMA3LLTXD31 |
| TCELL73:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS24 |
| TCELL73:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS25 |
| TCELL73:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS26 |
| TCELL73:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS27 |
| TCELL73:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS88 |
| TCELL73:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS89 |
| TCELL73:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS90 |
| TCELL73:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS91 |
| TCELL73:IMUX.IMUX8.DELAY | PPC.PLBPPCS1ABORT |
| TCELL73:IMUX.IMUX9.DELAY | PPC.PLBPPCS1PAVALID |
| TCELL73:IMUX.IMUX10.DELAY | PPC.PLBPPCS1SAVALID |
| TCELL73:IMUX.IMUX11.DELAY | PPC.PLBPPCS1RNW |
| TCELL73:IMUX.IMUX12.DELAY | PPC.PLBPPCS1BE3 |
| TCELL73:IMUX.IMUX13.DELAY | PPC.PLBPPCS1BE11 |
| TCELL73:IMUX.IMUX16.DELAY | PPC.LLDMA2RXREM0 |
| TCELL73:IMUX.IMUX17.DELAY | PPC.LLDMA2RXREM1 |
| TCELL73:IMUX.IMUX18.DELAY | PPC.LLDMA2RXREM2 |
| TCELL73:IMUX.IMUX19.DELAY | PPC.LLDMA2RXREM3 |
| TCELL73:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD24 |
| TCELL73:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD25 |
| TCELL73:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD26 |
| TCELL73:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD27 |
| TCELL73:OUT0.TMIN | PPC.PPCS1PLBRDDBUS24 |
| TCELL73:OUT1.TMIN | PPC.PPCS1PLBRDDBUS25 |
| TCELL73:OUT2.TMIN | PPC.PPCS1PLBRDDBUS26 |
| TCELL73:OUT3.TMIN | PPC.PPCS1PLBRDDBUS27 |
| TCELL73:OUT4.TMIN | PPC.PPCS1PLBRDDBUS88 |
| TCELL73:OUT5.TMIN | PPC.PPCS1PLBRDDBUS89 |
| TCELL73:OUT6.TMIN | PPC.PPCS1PLBRDDBUS90 |
| TCELL73:OUT7.TMIN | PPC.PPCS1PLBRDDBUS91 |
| TCELL73:OUT8.TMIN | PPC.PPCS1PLBADDRACK |
| TCELL73:OUT9.TMIN | PPC.PPCEICINTERCONNECTIRQ |
| TCELL73:OUT10.TMIN | PPC.PPCDIAGPORTB53 |
| TCELL73:OUT11.TMIN | PPC.PPCDIAGPORTB54 |
| TCELL73:OUT12.TMIN | PPC.DMA2LLTXEOFN |
| TCELL73:OUT13.TMIN | PPC.DMA2LLTXSOPN |
| TCELL73:OUT14.TMIN | PPC.DMA2LLTXEOPN |
| TCELL73:OUT15.TMIN | PPC.DMA2LLTXSRCRDYN |
| TCELL73:OUT16.TMIN | PPC.DMA3LLTXD24 |
| TCELL73:OUT17.TMIN | PPC.DMA3LLTXD25 |
| TCELL73:OUT18.TMIN | PPC.DMA3LLTXD26 |
| TCELL73:OUT19.TMIN | PPC.DMA3LLTXD27 |
| TCELL74:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS20 |
| TCELL74:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS21 |
| TCELL74:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS22 |
| TCELL74:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS23 |
| TCELL74:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS84 |
| TCELL74:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS85 |
| TCELL74:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS86 |
| TCELL74:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS87 |
| TCELL74:IMUX.IMUX8.DELAY | PPC.PLBPPCS1RDBURST |
| TCELL74:IMUX.IMUX9.DELAY | PPC.PLBPPCS1MASTERID0 |
| TCELL74:IMUX.IMUX10.DELAY | PPC.PLBPPCS1MASTERID1 |
| TCELL74:IMUX.IMUX11.DELAY | PPC.PLBPPCS1SIZE0 |
| TCELL74:IMUX.IMUX12.DELAY | PPC.PLBPPCS1SIZE1 |
| TCELL74:IMUX.IMUX13.DELAY | PPC.PLBPPCS1SIZE2 |
| TCELL74:IMUX.IMUX14.DELAY | PPC.PLBPPCS1SIZE3 |
| TCELL74:IMUX.IMUX17.DELAY | PPC.LLDMA2TXDSTRDYN |
| TCELL74:IMUX.IMUX18.DELAY | PPC.LLDMA2RXSOFN |
| TCELL74:IMUX.IMUX19.DELAY | PPC.LLDMA2RXEOFN |
| TCELL74:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD20 |
| TCELL74:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD21 |
| TCELL74:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD22 |
| TCELL74:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD23 |
| TCELL74:OUT0.TMIN | PPC.PPCS1PLBRDDBUS20 |
| TCELL74:OUT1.TMIN | PPC.PPCS1PLBRDDBUS21 |
| TCELL74:OUT2.TMIN | PPC.PPCS1PLBRDDBUS22 |
| TCELL74:OUT3.TMIN | PPC.PPCS1PLBRDDBUS23 |
| TCELL74:OUT4.TMIN | PPC.PPCS1PLBRDDBUS84 |
| TCELL74:OUT5.TMIN | PPC.PPCS1PLBRDDBUS85 |
| TCELL74:OUT6.TMIN | PPC.PPCS1PLBRDDBUS86 |
| TCELL74:OUT7.TMIN | PPC.PPCS1PLBRDDBUS87 |
| TCELL74:OUT8.TMIN | PPC.PPCS1PLBRDWDADDR0 |
| TCELL74:OUT9.TMIN | PPC.PPCS1PLBRDWDADDR1 |
| TCELL74:OUT10.TMIN | PPC.PPCS1PLBRDWDADDR2 |
| TCELL74:OUT11.TMIN | PPC.PPCS1PLBRDWDADDR3 |
| TCELL74:OUT12.TMIN | PPC.DMA2LLTXREM0 |
| TCELL74:OUT13.TMIN | PPC.DMA2LLTXREM1 |
| TCELL74:OUT14.TMIN | PPC.DMA2LLTXREM2 |
| TCELL74:OUT15.TMIN | PPC.DMA2LLTXREM3 |
| TCELL74:OUT16.TMIN | PPC.DMA3LLTXD20 |
| TCELL74:OUT17.TMIN | PPC.DMA3LLTXD21 |
| TCELL74:OUT18.TMIN | PPC.DMA3LLTXD22 |
| TCELL74:OUT19.TMIN | PPC.DMA3LLTXD23 |
| TCELL75:IMUX.CLK0 | PPC.CPMDMA3LLCLK |
| TCELL75:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS16 |
| TCELL75:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS17 |
| TCELL75:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS18 |
| TCELL75:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS19 |
| TCELL75:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS80 |
| TCELL75:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS81 |
| TCELL75:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS82 |
| TCELL75:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS83 |
| TCELL75:IMUX.IMUX8.DELAY | PPC.PLBPPCS1RDPENDREQ |
| TCELL75:IMUX.IMUX9.DELAY | PPC.PLBPPCS1WRPENDREQ |
| TCELL75:IMUX.IMUX10.DELAY | PPC.PLBPPCS1BE2 |
| TCELL75:IMUX.IMUX11.DELAY | PPC.PLBPPCS1BE10 |
| TCELL75:IMUX.IMUX12.DELAY | PPC.PLBPPCS1TYPE0 |
| TCELL75:IMUX.IMUX13.DELAY | PPC.PLBPPCS1TYPE1 |
| TCELL75:IMUX.IMUX14.DELAY | PPC.PLBPPCS1TYPE2 |
| TCELL75:IMUX.IMUX15.DELAY | PPC.PLBPPCS1WRBURST |
| TCELL75:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD16 |
| TCELL75:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD17 |
| TCELL75:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD18 |
| TCELL75:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD19 |
| TCELL75:OUT0.TMIN | PPC.PPCS1PLBRDDBUS16 |
| TCELL75:OUT1.TMIN | PPC.PPCS1PLBRDDBUS17 |
| TCELL75:OUT2.TMIN | PPC.PPCS1PLBRDDBUS18 |
| TCELL75:OUT3.TMIN | PPC.PPCS1PLBRDDBUS19 |
| TCELL75:OUT4.TMIN | PPC.PPCS1PLBRDDBUS80 |
| TCELL75:OUT5.TMIN | PPC.PPCS1PLBRDDBUS81 |
| TCELL75:OUT6.TMIN | PPC.PPCS1PLBRDDBUS82 |
| TCELL75:OUT7.TMIN | PPC.PPCS1PLBRDDBUS83 |
| TCELL75:OUT8.TMIN | PPC.PPCS1PLBSSIZE0 |
| TCELL75:OUT9.TMIN | PPC.PPCS1PLBSSIZE1 |
| TCELL75:OUT10.TMIN | PPC.PPCS1PLBREARBITRATE |
| TCELL75:OUT11.TMIN | PPC.PPCS1PLBWRDACK |
| TCELL75:OUT12.TMIN | PPC.PPCS1PLBRDDACK |
| TCELL75:OUT13.TMIN | PPC.PPCS1PLBWRCOMP |
| TCELL75:OUT14.TMIN | PPC.PPCS1PLBRDCOMP |
| TCELL75:OUT15.TMIN | PPC.DMA2LLTXSOFN |
| TCELL75:OUT16.TMIN | PPC.DMA3LLTXD16 |
| TCELL75:OUT17.TMIN | PPC.DMA3LLTXD17 |
| TCELL75:OUT18.TMIN | PPC.DMA3LLTXD18 |
| TCELL75:OUT19.TMIN | PPC.DMA3LLTXD19 |
| TCELL76:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS12 |
| TCELL76:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS13 |
| TCELL76:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS14 |
| TCELL76:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS15 |
| TCELL76:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS76 |
| TCELL76:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS77 |
| TCELL76:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS78 |
| TCELL76:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS79 |
| TCELL76:IMUX.IMUX8.DELAY | PPC.PLBPPCS1TATTRIBUTE9 |
| TCELL76:IMUX.IMUX9.DELAY | PPC.PLBPPCS1TATTRIBUTE10 |
| TCELL76:IMUX.IMUX10.DELAY | PPC.PLBPPCS1TATTRIBUTE11 |
| TCELL76:IMUX.IMUX11.DELAY | PPC.PLBPPCS1TATTRIBUTE12 |
| TCELL76:IMUX.IMUX12.DELAY | PPC.PLBPPCS1TATTRIBUTE13 |
| TCELL76:IMUX.IMUX13.DELAY | PPC.PLBPPCS1TATTRIBUTE14 |
| TCELL76:IMUX.IMUX14.DELAY | PPC.PLBPPCS1TATTRIBUTE15 |
| TCELL76:IMUX.IMUX15.DELAY | PPC.PLBPPCS1LOCKERR |
| TCELL76:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD12 |
| TCELL76:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD13 |
| TCELL76:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD14 |
| TCELL76:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD15 |
| TCELL76:OUT0.TMIN | PPC.PPCS1PLBRDDBUS12 |
| TCELL76:OUT1.TMIN | PPC.PPCS1PLBRDDBUS13 |
| TCELL76:OUT2.TMIN | PPC.PPCS1PLBRDDBUS14 |
| TCELL76:OUT3.TMIN | PPC.PPCS1PLBRDDBUS15 |
| TCELL76:OUT4.TMIN | PPC.PPCS1PLBRDDBUS76 |
| TCELL76:OUT5.TMIN | PPC.PPCS1PLBRDDBUS77 |
| TCELL76:OUT6.TMIN | PPC.PPCS1PLBRDDBUS78 |
| TCELL76:OUT7.TMIN | PPC.PPCS1PLBRDDBUS79 |
| TCELL76:OUT8.TMIN | PPC.PPCS1PLBMBUSY0 |
| TCELL76:OUT9.TMIN | PPC.PPCS1PLBMBUSY1 |
| TCELL76:OUT10.TMIN | PPC.PPCS1PLBMBUSY2 |
| TCELL76:OUT11.TMIN | PPC.PPCS1PLBMBUSY3 |
| TCELL76:OUT12.TMIN | PPC.PPCS1PLBWAIT |
| TCELL76:OUT13.TMIN | PPC.PPCS1PLBRDBTERM |
| TCELL76:OUT14.TMIN | PPC.PPCS1PLBWRBTERM |
| TCELL76:OUT15.TMIN | PPC.DMA3LLTXSOFN |
| TCELL76:OUT16.TMIN | PPC.DMA3LLTXD12 |
| TCELL76:OUT17.TMIN | PPC.DMA3LLTXD13 |
| TCELL76:OUT18.TMIN | PPC.DMA3LLTXD14 |
| TCELL76:OUT19.TMIN | PPC.DMA3LLTXD15 |
| TCELL77:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS8 |
| TCELL77:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS9 |
| TCELL77:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS10 |
| TCELL77:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS11 |
| TCELL77:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS72 |
| TCELL77:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS73 |
| TCELL77:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS74 |
| TCELL77:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS75 |
| TCELL77:IMUX.IMUX8.DELAY | PPC.PLBPPCS1BE1 |
| TCELL77:IMUX.IMUX9.DELAY | PPC.PLBPPCS1BE9 |
| TCELL77:IMUX.IMUX10.DELAY | PPC.PLBPPCS1TATTRIBUTE4 |
| TCELL77:IMUX.IMUX11.DELAY | PPC.PLBPPCS1TATTRIBUTE5 |
| TCELL77:IMUX.IMUX12.DELAY | PPC.PLBPPCS1TATTRIBUTE6 |
| TCELL77:IMUX.IMUX13.DELAY | PPC.PLBPPCS1TATTRIBUTE7 |
| TCELL77:IMUX.IMUX14.DELAY | PPC.PLBPPCS1TATTRIBUTE8 |
| TCELL77:IMUX.IMUX17.DELAY | PPC.LLDMA3TXDSTRDYN |
| TCELL77:IMUX.IMUX18.DELAY | PPC.LLDMA3RXSOFN |
| TCELL77:IMUX.IMUX19.DELAY | PPC.LLDMA3RXEOFN |
| TCELL77:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD8 |
| TCELL77:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD9 |
| TCELL77:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD10 |
| TCELL77:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD11 |
| TCELL77:OUT0.TMIN | PPC.PPCS1PLBRDDBUS8 |
| TCELL77:OUT1.TMIN | PPC.PPCS1PLBRDDBUS9 |
| TCELL77:OUT2.TMIN | PPC.PPCS1PLBRDDBUS10 |
| TCELL77:OUT3.TMIN | PPC.PPCS1PLBRDDBUS11 |
| TCELL77:OUT4.TMIN | PPC.PPCS1PLBRDDBUS72 |
| TCELL77:OUT5.TMIN | PPC.PPCS1PLBRDDBUS73 |
| TCELL77:OUT6.TMIN | PPC.PPCS1PLBRDDBUS74 |
| TCELL77:OUT7.TMIN | PPC.PPCS1PLBRDDBUS75 |
| TCELL77:OUT8.TMIN | PPC.PPCS1PLBMIRQ0 |
| TCELL77:OUT9.TMIN | PPC.PPCS1PLBMIRQ1 |
| TCELL77:OUT10.TMIN | PPC.PPCS1PLBMIRQ2 |
| TCELL77:OUT11.TMIN | PPC.PPCS1PLBMIRQ3 |
| TCELL77:OUT12.TMIN | PPC.DMA3LLTXREM0 |
| TCELL77:OUT13.TMIN | PPC.DMA3LLTXREM1 |
| TCELL77:OUT14.TMIN | PPC.DMA3LLTXREM2 |
| TCELL77:OUT15.TMIN | PPC.DMA3LLTXREM3 |
| TCELL77:OUT16.TMIN | PPC.DMA3LLTXD8 |
| TCELL77:OUT17.TMIN | PPC.DMA3LLTXD9 |
| TCELL77:OUT18.TMIN | PPC.DMA3LLTXD10 |
| TCELL77:OUT19.TMIN | PPC.DMA3LLTXD11 |
| TCELL78:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS4 |
| TCELL78:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS5 |
| TCELL78:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS6 |
| TCELL78:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS7 |
| TCELL78:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS68 |
| TCELL78:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS69 |
| TCELL78:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS70 |
| TCELL78:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS71 |
| TCELL78:IMUX.IMUX8.DELAY | PPC.PLBPPCS1BE0 |
| TCELL78:IMUX.IMUX9.DELAY | PPC.PLBPPCS1BE8 |
| TCELL78:IMUX.IMUX10.DELAY | PPC.PLBPPCS1TATTRIBUTE0 |
| TCELL78:IMUX.IMUX11.DELAY | PPC.PLBPPCS1TATTRIBUTE1 |
| TCELL78:IMUX.IMUX12.DELAY | PPC.PLBPPCS1TATTRIBUTE2 |
| TCELL78:IMUX.IMUX13.DELAY | PPC.PLBPPCS1TATTRIBUTE3 |
| TCELL78:IMUX.IMUX16.DELAY | PPC.LLDMA3RXREM0 |
| TCELL78:IMUX.IMUX17.DELAY | PPC.LLDMA3RXREM1 |
| TCELL78:IMUX.IMUX18.DELAY | PPC.LLDMA3RXREM2 |
| TCELL78:IMUX.IMUX19.DELAY | PPC.LLDMA3RXREM3 |
| TCELL78:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD4 |
| TCELL78:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD5 |
| TCELL78:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD6 |
| TCELL78:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD7 |
| TCELL78:OUT0.TMIN | PPC.PPCS1PLBRDDBUS4 |
| TCELL78:OUT1.TMIN | PPC.PPCS1PLBRDDBUS5 |
| TCELL78:OUT2.TMIN | PPC.PPCS1PLBRDDBUS6 |
| TCELL78:OUT3.TMIN | PPC.PPCS1PLBRDDBUS7 |
| TCELL78:OUT4.TMIN | PPC.PPCS1PLBRDDBUS68 |
| TCELL78:OUT5.TMIN | PPC.PPCS1PLBRDDBUS69 |
| TCELL78:OUT6.TMIN | PPC.PPCS1PLBRDDBUS70 |
| TCELL78:OUT7.TMIN | PPC.PPCS1PLBRDDBUS71 |
| TCELL78:OUT8.TMIN | PPC.PPCS1PLBMRDERR0 |
| TCELL78:OUT9.TMIN | PPC.PPCS1PLBMRDERR1 |
| TCELL78:OUT10.TMIN | PPC.PPCS1PLBMRDERR2 |
| TCELL78:OUT11.TMIN | PPC.PPCS1PLBMRDERR3 |
| TCELL78:OUT12.TMIN | PPC.DMA3LLTXEOFN |
| TCELL78:OUT13.TMIN | PPC.DMA3LLTXSOPN |
| TCELL78:OUT14.TMIN | PPC.DMA3LLTXEOPN |
| TCELL78:OUT15.TMIN | PPC.DMA3LLTXSRCRDYN |
| TCELL78:OUT16.TMIN | PPC.DMA3LLTXD4 |
| TCELL78:OUT17.TMIN | PPC.DMA3LLTXD5 |
| TCELL78:OUT18.TMIN | PPC.DMA3LLTXD6 |
| TCELL78:OUT19.TMIN | PPC.DMA3LLTXD7 |
| TCELL79:IMUX.IMUX0.DELAY | PPC.PLBPPCS1WRDBUS0 |
| TCELL79:IMUX.IMUX1.DELAY | PPC.PLBPPCS1WRDBUS1 |
| TCELL79:IMUX.IMUX2.DELAY | PPC.PLBPPCS1WRDBUS2 |
| TCELL79:IMUX.IMUX3.DELAY | PPC.PLBPPCS1WRDBUS3 |
| TCELL79:IMUX.IMUX4.DELAY | PPC.PLBPPCS1WRDBUS64 |
| TCELL79:IMUX.IMUX5.DELAY | PPC.PLBPPCS1WRDBUS65 |
| TCELL79:IMUX.IMUX6.DELAY | PPC.PLBPPCS1WRDBUS66 |
| TCELL79:IMUX.IMUX7.DELAY | PPC.PLBPPCS1WRDBUS67 |
| TCELL79:IMUX.IMUX8.DELAY | PPC.PLBPPCS1RDPENDPRI0 |
| TCELL79:IMUX.IMUX9.DELAY | PPC.PLBPPCS1RDPENDPRI1 |
| TCELL79:IMUX.IMUX10.DELAY | PPC.PLBPPCS1WRPENDPRI0 |
| TCELL79:IMUX.IMUX11.DELAY | PPC.PLBPPCS1WRPENDPRI1 |
| TCELL79:IMUX.IMUX12.DELAY | PPC.PLBPPCS1MSIZE0 |
| TCELL79:IMUX.IMUX13.DELAY | PPC.PLBPPCS1MSIZE1 |
| TCELL79:IMUX.IMUX16.DELAY | PPC.LLDMA3RXSOPN |
| TCELL79:IMUX.IMUX17.DELAY | PPC.LLDMA3RXEOPN |
| TCELL79:IMUX.IMUX18.DELAY | PPC.LLDMA3RXSRCRDYN |
| TCELL79:IMUX.IMUX19.DELAY | PPC.LLDMA3RSTENGINEREQ |
| TCELL79:IMUX.IMUX20.DELAY | PPC.LLDMA3RXD0 |
| TCELL79:IMUX.IMUX21.DELAY | PPC.LLDMA3RXD1 |
| TCELL79:IMUX.IMUX22.DELAY | PPC.LLDMA3RXD2 |
| TCELL79:IMUX.IMUX23.DELAY | PPC.LLDMA3RXD3 |
| TCELL79:OUT0.TMIN | PPC.PPCS1PLBRDDBUS0 |
| TCELL79:OUT1.TMIN | PPC.PPCS1PLBRDDBUS1 |
| TCELL79:OUT2.TMIN | PPC.PPCS1PLBRDDBUS2 |
| TCELL79:OUT3.TMIN | PPC.PPCS1PLBRDDBUS3 |
| TCELL79:OUT4.TMIN | PPC.PPCS1PLBRDDBUS64 |
| TCELL79:OUT5.TMIN | PPC.PPCS1PLBRDDBUS65 |
| TCELL79:OUT6.TMIN | PPC.PPCS1PLBRDDBUS66 |
| TCELL79:OUT7.TMIN | PPC.PPCS1PLBRDDBUS67 |
| TCELL79:OUT8.TMIN | PPC.PPCS1PLBMWRERR0 |
| TCELL79:OUT9.TMIN | PPC.PPCS1PLBMWRERR1 |
| TCELL79:OUT10.TMIN | PPC.PPCS1PLBMWRERR2 |
| TCELL79:OUT11.TMIN | PPC.PPCS1PLBMWRERR3 |
| TCELL79:OUT12.TMIN | PPC.DMA3LLRXDSTRDYN |
| TCELL79:OUT13.TMIN | PPC.DMA3LLRSTENGINEACK |
| TCELL79:OUT14.TMIN | PPC.DMA3TXIRQ |
| TCELL79:OUT15.TMIN | PPC.DMA3RXIRQ |
| TCELL79:OUT16.TMIN | PPC.DMA3LLTXD0 |
| TCELL79:OUT17.TMIN | PPC.DMA3LLTXD1 |
| TCELL79:OUT18.TMIN | PPC.DMA3LLTXD2 |
| TCELL79:OUT19.TMIN | PPC.DMA3LLTXD3 |
Bitstream
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[0] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[1] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[2] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[3] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[4] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[5] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[6] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[7] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[8] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[9] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[10] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[11] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[12] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[13] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[14] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[15] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[16] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[17] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[18] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[19] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[20] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[21] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[22] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[23] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL3[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[4] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[5] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[6] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[7] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[8] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[9] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[10] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[11] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[12] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[13] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[14] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[15] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[16] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[17] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[18] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[19] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[20] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[21] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[22] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[23] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[24] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[25] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[26] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[27] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[28] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[29] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[30] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL2[31] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[0] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[1] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[2] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[3] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[4] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[5] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[6] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[7] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[8] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[9] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[10] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[11] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[12] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[13] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[14] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[15] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[16] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[17] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[18] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[19] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[20] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[21] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[22] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[23] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[24] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[25] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[26] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[27] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[28] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[29] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[30] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL1[31] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[0] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[1] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[2] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[3] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[4] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[5] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[6] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[7] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[8] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[9] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[10] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[11] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[12] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[13] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[14] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[15] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[16] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[17] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[18] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[19] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[20] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[21] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[22] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[23] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[24] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[25] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[26] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[27] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[28] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[29] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[30] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_ADDRMAP_TMPL0[31] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_WIDTH_128N64 |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[0] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[1] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[2] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[3] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[4] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[5] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[6] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[7] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[8] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[9] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[10] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[11] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[12] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[13] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[14] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[15] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[16] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[17] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[18] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[19] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS0_CONTROL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame |
|---|
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[2] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[3] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[4] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[5] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[6] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[7] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[8] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[9] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[10] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[11] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA_TEST[0] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA_TEST[1] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA_TEST[2] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[12] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[13] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[14] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[15] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[16] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[17] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[18] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[19] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[20] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[21] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[22] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[23] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[24] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[25] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[26] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[27] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[28] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[29] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[30] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_TMPL_SEL[31] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMC440TIMERCLOCK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DCR_TEST[0] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DCR_TEST[1] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DCR_TEST[2] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_TEST[0] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_TEST[1] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_TEST[2] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[10] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[11] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[12] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[13] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[14] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[15] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[16] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[17] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[18] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[19] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[20] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[21] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[22] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[23] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[24] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[25] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[26] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[27] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[28] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[29] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[30] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL3[31] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[0] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[8] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[9] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[10] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[11] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[12] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[13] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[14] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[15] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[16] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[17] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[18] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[19] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[20] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[21] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[22] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[23] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[24] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[25] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[26] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[27] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[28] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[29] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[30] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL2[31] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[0] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[1] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[2] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[3] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[4] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[5] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[1] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[2] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[3] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[4] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[5] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[6] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[7] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[8] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[9] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[10] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[6] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[7] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[8] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[9] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[10] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[11] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[12] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[13] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[14] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[15] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[16] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[17] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[18] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[19] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[20] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[21] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[22] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[23] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL1[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[11] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[12] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[13] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[14] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[15] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_CONTROL[16] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[0] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[1] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[2] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[3] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[4] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[5] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[6] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[7] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[8] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[9] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[10] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[11] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[12] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[13] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[14] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[15] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[16] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[17] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[18] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[19] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[20] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[21] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[22] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[23] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[24] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[25] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[26] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[27] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[28] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[29] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[30] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:XBAR_ADDRMAP_TMPL0[31] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[0] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[1] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[4] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[5] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[6] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[7] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[8] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[9] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[10] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[11] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[12] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[13] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[2] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[3] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[4] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[5] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[6] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[7] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[8] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[9] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[10] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[11] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[12] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[13] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[14] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[15] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[16] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[17] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[18] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[19] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INTERCONNECT_IMASK[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[14] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[15] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[16] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[17] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[18] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[19] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[20] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[21] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[22] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI15[23] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[0] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[1] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[2] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[3] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[4] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[5] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[6] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[7] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[8] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[0] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[1] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[2] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[3] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[4] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[5] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[6] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[7] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[8] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[9] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[9] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[10] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[11] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[12] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[13] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[14] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[15] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[16] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[17] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[18] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[19] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[20] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[21] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[22] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[23] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[24] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[25] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[26] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[27] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[28] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[29] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[30] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL3[31] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[0] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[1] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[2] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[3] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[4] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[5] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[6] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[10] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[11] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[12] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[13] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[14] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[15] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[16] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[17] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[18] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[19] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[7] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[8] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[9] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[10] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[11] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[12] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[13] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[14] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[15] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[16] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[17] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[18] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[19] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[20] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[21] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[22] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[23] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[24] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[25] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[26] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[27] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[28] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[29] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[30] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL2[31] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[0] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[1] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[2] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[3] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[4] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[20] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[21] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[22] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI14[23] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[0] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[1] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[2] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[3] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[4] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[5] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[5] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[6] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[7] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[8] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[9] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[10] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[11] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[12] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[13] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[14] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[15] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[16] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[17] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[18] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[19] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[20] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[21] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[22] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[23] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[24] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[25] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[26] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[27] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[28] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[29] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[30] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL1[31] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[0] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[1] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[2] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[6] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[7] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[8] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[9] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[10] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[11] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[12] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[13] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[14] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[15] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[3] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[4] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[5] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[6] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[7] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[8] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[9] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[10] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[11] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[12] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[13] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[14] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[15] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[16] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[17] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[18] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[19] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[20] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[21] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[22] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[23] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[24] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[25] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[26] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[27] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[28] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[29] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[30] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_ADDRMAP_TMPL0[31] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_WIDTH_128N64 |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[16] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[17] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[18] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[19] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[20] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[21] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[22] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI13[23] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[0] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[1] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[2] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[3] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[4] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[5] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[6] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[7] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[8] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[9] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[10] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[11] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[12] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[13] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[14] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[15] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[16] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[17] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[18] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[19] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI12[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[0] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[1] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[2] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[3] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[4] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[5] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[6] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[7] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[8] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[9] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[10] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[11] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[12] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[13] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[14] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[15] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[16] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[17] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[18] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[19] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[20] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[21] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[22] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI11[23] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[0] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[1] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[2] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[3] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[8] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[9] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[10] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[11] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[12] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[13] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[14] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[15] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[8] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[9] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[10] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[11] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[12] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[13] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[14] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[15] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[16] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[17] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[18] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[19] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[20] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[21] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[22] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI10[23] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[0] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[1] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[2] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[3] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[4] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[5] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[6] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[7] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[8] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[9] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[10] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[11] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[16] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[17] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[18] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[19] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[20] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[21] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[22] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI9[23] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[0] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[1] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[2] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[3] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[4] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[5] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[6] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[7] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[8] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[9] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[10] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[11] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[12] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[13] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[14] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[15] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[16] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[17] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[18] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[19] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI8[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCS1_CONTROL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[0] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[1] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[2] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[3] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[4] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[5] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[6] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[7] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[8] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[9] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[10] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[11] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[12] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[13] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[14] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[15] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[16] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[17] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[18] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[19] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[20] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[21] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[22] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI7[23] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[0] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[1] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[2] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[3] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[8] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[9] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[10] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[11] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[12] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[13] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[14] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[15] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[16] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[17] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[18] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[19] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[20] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[21] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[22] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI6[23] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[0] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[1] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[2] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[3] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[4] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[5] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[6] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[7] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[8] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[9] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[10] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[11] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[8] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[9] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[10] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[11] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[12] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[13] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[14] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[15] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[16] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[17] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[18] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[19] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[20] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[21] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[22] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI5[23] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[0] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[1] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[2] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[3] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[4] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[5] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[6] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[7] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[8] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[9] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[10] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[11] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[12] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[13] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[14] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[15] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[16] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[17] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[18] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[19] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI4[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.JTGC440TCK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[0] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[1] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[2] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[3] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[4] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[5] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[6] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[7] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[8] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[9] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[10] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[11] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[12] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[13] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[14] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[15] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[16] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[17] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[18] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[19] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[20] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[21] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[22] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI3[23] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[0] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[1] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[2] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[3] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_CONTROL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMFCMCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[8] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[9] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[10] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[11] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[12] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[13] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[14] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[15] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[16] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[17] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[18] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[19] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[20] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[21] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[22] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI2[23] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[0] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[1] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[2] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[3] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[4] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[5] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[6] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[7] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[8] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[9] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[10] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[11] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMC440CLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[16] | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[17] |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[18] | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[19] |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[20] | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[21] |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[22] |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI1[23] | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[0] |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[1] |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[2] | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[3] |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[4] | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[5] | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[6] |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[7] | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[8] | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[9] | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[10] |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[11] | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[12] |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[13] | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[14] |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[15] | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[16] |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[17] | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[18] | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[19] |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:APU_UDI0[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[8] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[9] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[10] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[11] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[12] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[13] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[14] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[15] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMINTERCONNECTCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMMCCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ARBCONFIG[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[8] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[9] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[10] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[11] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[12] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[13] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[14] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[15] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_BANKCONFLICT_MASK[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[8] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[9] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[10] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[11] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[12] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[13] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[14] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[15] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MI_ROWCONFLICT_MASK[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[2] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[3] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[4] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[5] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[6] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[7] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[8] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[9] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[10] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[11] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXCHANNELCTRL[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_CONTROL[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMDMA0LLCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[8] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[9] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[10] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[11] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[12] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[13] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[14] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[15] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[16] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[17] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[18] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[19] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXCHANNELCTRL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PLB_TEST[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PLB_TEST[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_TXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PLB_TEST[2] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PLB_TEST[3] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA0_RXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[2] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[3] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[4] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[5] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[6] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[7] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[8] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[9] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[10] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[11] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMDMA1LLCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXCHANNELCTRL[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMPPCS0PLBCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_CONTROL[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMPPCMPLBCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[8] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[9] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[10] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[11] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[12] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[13] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[14] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[15] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[16] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[17] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[18] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[19] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXCHANNELCTRL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:CLOCK_DELAY[0] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_TXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DCR_AUTOLOCK_ENABLE | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCDS_ASYNCMODE |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA1_RXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[2] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[3] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[4] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[5] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[6] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[7] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[8] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[9] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[10] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[11] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_ARBCONFIG[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMDCRCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[8] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[9] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[10] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[11] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[12] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[13] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[14] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[15] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[16] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[17] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[18] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[19] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[20] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[21] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[22] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[23] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[24] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[25] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[26] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[27] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[28] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[29] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[30] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_COUNTER[31] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[8] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[9] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[10] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[11] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[12] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[13] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[14] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[15] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[16] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[17] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[18] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[19] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCM_CONTROL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:CLOCK_DELAY[1] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:PPCDM_ASYNCMODE |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:CLOCK_DELAY[2] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:CLOCK_DELAY[3] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[2] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[3] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[4] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[5] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[6] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[7] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[8] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[9] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[10] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[11] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMPPCS1PLBCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_RXCHANNELCTRL[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMDMA2LLCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_CONTROL[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[8] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[9] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[10] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[11] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[12] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[13] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[14] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[15] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[16] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[17] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[18] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[19] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA2_TXCHANNELCTRL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:CLOCK_DELAY[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MIB_TEST[0] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MIB_TEST[1] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:MIB_TEST[2] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[0] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[1] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[2] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[3] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[4] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[5] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[6] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[7] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[8] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXIRQTIMER[9] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[0] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[1] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[2] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[3] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[4] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[5] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[6] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[7] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[8] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[9] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[10] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[11] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 62 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:INV.CPMDMA3LLCLK |
| 61 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 60 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 59 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 58 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 57 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 56 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 55 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 54 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 53 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 52 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 51 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 50 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 49 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 48 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 47 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 46 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 45 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 44 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 43 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 42 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 41 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 40 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 39 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 38 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 37 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 36 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 35 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 34 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 33 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 32 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 31 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 30 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 29 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 28 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 27 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 26 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 25 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 24 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 23 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 22 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 21 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 20 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 19 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 18 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 17 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[12] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[13] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[14] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[15] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[16] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[17] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[18] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[19] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[20] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[21] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[22] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[23] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[24] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[25] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[26] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[27] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[28] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[29] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[30] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_RXCHANNELCTRL[31] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[0] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[1] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[2] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[3] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[4] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[5] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[6] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_CONTROL[7] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[0] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[1] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[2] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[3] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[4] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[5] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[6] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[7] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[8] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[9] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[10] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[11] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[12] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[13] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[14] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[15] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[16] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[17] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[18] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[19] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| Bit | Frame | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | |
| 16 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[20] | - |
| 15 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 14 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[21] |
| 13 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 12 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[22] |
| 11 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[23] | - |
| 10 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[24] |
| 9 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 8 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[25] |
| 7 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[26] | - |
| 6 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[27] |
| 5 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[28] | - |
| 4 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| 3 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[29] |
| 2 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[30] | - |
| 1 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | PPC:DMA3_TXCHANNELCTRL[31] |
| 0 | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| PPC:APU_CONTROL | 13.27.45 | 13.26.46 | 13.27.47 | 13.26.48 | 13.27.50 | 13.26.51 | 12.27.39 | 12.27.41 | 12.26.42 | 12.27.43 | 12.27.45 | 12.26.46 | 12.27.47 | 12.26.48 | 12.27.50 | 12.26.51 | 11.27.39 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| non-inverted | [16] | [15] | [14] | [13] | [12] | [11] | [10] | [9] | [8] | [7] | [6] | [5] | [4] | [3] | [2] | [1] | [0] |
| PPC:APU_TEST | 10.27.39 | 10.27.41 | 10.26.42 |
|---|---|---|---|
| PPC:DCR_TEST | 10.27.43 | 10.27.45 | 10.26.46 |
| PPC:DMA_TEST | 9.27.39 | 9.27.41 | 9.26.42 |
| PPC:MIB_TEST | 73.27.14 | 73.26.16 | 72.27.14 |
| non-inverted | [2] | [1] | [0] |
| PPC:APU_UDI0 | 29.26.11 | 29.27.12 | 29.27.14 | 29.26.16 | 29.27.17 | 29.26.18 | 29.26.20 | 29.27.21 | 29.26.22 | 29.27.23 | 29.26.25 | 29.27.26 | 29.26.27 | 29.27.29 | 29.26.30 | 29.26.31 | 29.26.32 | 29.27.33 | 29.26.34 | 29.26.35 | 29.27.36 | 29.26.37 | 29.27.39 | 29.27.41 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| PPC:APU_UDI1 | 29.26.42 | 29.27.43 | 29.27.45 | 29.26.46 | 29.27.47 | 29.26.48 | 29.27.50 | 29.26.51 | 28.26.11 | 28.27.12 | 28.27.14 | 28.26.16 | 28.27.17 | 28.26.18 | 28.26.20 | 28.27.21 | 28.26.22 | 28.27.23 | 28.26.25 | 28.27.26 | 28.26.27 | 28.27.29 | 28.26.30 | 28.26.31 |
| PPC:APU_UDI10 | 22.26.32 | 22.27.33 | 22.26.34 | 22.26.35 | 22.27.36 | 22.26.37 | 22.27.39 | 22.27.41 | 22.26.42 | 22.27.43 | 22.27.45 | 22.26.46 | 22.27.47 | 22.26.48 | 22.27.50 | 22.26.51 | 21.26.11 | 21.27.12 | 21.27.14 | 21.26.16 | 21.27.17 | 21.26.18 | 21.26.20 | 21.27.21 |
| PPC:APU_UDI11 | 21.26.22 | 21.27.23 | 21.26.25 | 21.27.26 | 21.26.27 | 21.27.29 | 21.26.30 | 21.26.31 | 21.26.32 | 21.27.33 | 21.26.34 | 21.26.35 | 21.27.36 | 21.26.37 | 21.27.39 | 21.27.41 | 21.26.42 | 21.27.43 | 21.27.45 | 21.26.46 | 21.27.47 | 21.26.48 | 21.27.50 | 21.26.51 |
| PPC:APU_UDI12 | 20.26.11 | 20.27.12 | 20.27.14 | 20.26.16 | 20.27.17 | 20.26.18 | 20.26.20 | 20.27.21 | 20.26.22 | 20.27.23 | 20.26.25 | 20.27.26 | 20.26.27 | 20.27.29 | 20.26.30 | 20.26.31 | 20.26.32 | 20.27.33 | 20.26.34 | 20.26.35 | 20.27.36 | 20.26.37 | 20.27.39 | 20.27.41 |
| PPC:APU_UDI13 | 20.26.42 | 20.27.43 | 20.27.45 | 20.26.46 | 20.27.47 | 20.26.48 | 20.27.50 | 20.26.51 | 19.27.39 | 19.27.41 | 19.26.42 | 19.27.43 | 19.27.45 | 19.26.46 | 19.27.47 | 19.26.48 | 19.27.50 | 19.26.51 | 18.27.39 | 18.27.41 | 18.26.42 | 18.27.43 | 18.27.45 | 18.26.46 |
| PPC:APU_UDI14 | 18.27.47 | 18.26.48 | 18.27.50 | 18.26.51 | 17.27.39 | 17.27.41 | 17.26.42 | 17.27.43 | 17.27.45 | 17.26.46 | 17.27.47 | 17.26.48 | 17.27.50 | 17.26.51 | 16.27.39 | 16.27.41 | 16.26.42 | 16.27.43 | 16.27.45 | 16.26.46 | 16.27.47 | 16.26.48 | 16.27.50 | 16.26.51 |
| PPC:APU_UDI15 | 15.27.39 | 15.27.41 | 15.26.42 | 15.27.43 | 15.27.45 | 15.26.46 | 15.27.47 | 15.26.48 | 15.27.50 | 15.26.51 | 14.27.39 | 14.27.41 | 14.26.42 | 14.27.43 | 14.27.45 | 14.26.46 | 14.27.47 | 14.26.48 | 14.27.50 | 14.26.51 | 13.27.39 | 13.27.41 | 13.26.42 | 13.27.43 |
| PPC:APU_UDI2 | 28.26.32 | 28.27.33 | 28.26.34 | 28.26.35 | 28.27.36 | 28.26.37 | 28.27.39 | 28.27.41 | 28.26.42 | 28.27.43 | 28.27.45 | 28.26.46 | 28.27.47 | 28.26.48 | 28.27.50 | 28.26.51 | 27.26.11 | 27.27.12 | 27.27.14 | 27.26.16 | 27.27.17 | 27.26.18 | 27.26.20 | 27.27.21 |
| PPC:APU_UDI3 | 27.26.22 | 27.27.23 | 27.26.25 | 27.27.26 | 27.26.27 | 27.27.29 | 27.26.30 | 27.26.31 | 27.26.32 | 27.27.33 | 27.26.34 | 27.26.35 | 27.27.36 | 27.26.37 | 27.27.39 | 27.27.41 | 27.26.42 | 27.27.43 | 27.27.45 | 27.26.46 | 27.27.47 | 27.26.48 | 27.27.50 | 27.26.51 |
| PPC:APU_UDI4 | 26.26.11 | 26.27.12 | 26.27.14 | 26.26.16 | 26.27.17 | 26.26.18 | 26.26.20 | 26.27.21 | 26.26.22 | 26.27.23 | 26.26.25 | 26.27.26 | 26.26.27 | 26.27.29 | 26.26.30 | 26.26.31 | 26.26.32 | 26.27.33 | 26.26.34 | 26.26.35 | 26.27.36 | 26.26.37 | 26.27.39 | 26.27.41 |
| PPC:APU_UDI5 | 26.26.42 | 26.27.43 | 26.27.45 | 26.26.46 | 26.27.47 | 26.26.48 | 26.27.50 | 26.26.51 | 25.26.11 | 25.27.12 | 25.27.14 | 25.26.16 | 25.27.17 | 25.26.18 | 25.26.20 | 25.27.21 | 25.26.22 | 25.27.23 | 25.26.25 | 25.27.26 | 25.26.27 | 25.27.29 | 25.26.30 | 25.26.31 |
| PPC:APU_UDI6 | 25.26.32 | 25.27.33 | 25.26.34 | 25.26.35 | 25.27.36 | 25.26.37 | 25.27.39 | 25.27.41 | 25.26.42 | 25.27.43 | 25.27.45 | 25.26.46 | 25.27.47 | 25.26.48 | 25.27.50 | 25.26.51 | 24.26.11 | 24.27.12 | 24.27.14 | 24.26.16 | 24.27.17 | 24.26.18 | 24.26.20 | 24.27.21 |
| PPC:APU_UDI7 | 24.26.22 | 24.27.23 | 24.26.25 | 24.27.26 | 24.26.27 | 24.27.29 | 24.26.30 | 24.26.31 | 24.26.32 | 24.27.33 | 24.26.34 | 24.26.35 | 24.27.36 | 24.26.37 | 24.27.39 | 24.27.41 | 24.26.42 | 24.27.43 | 24.27.45 | 24.26.46 | 24.27.47 | 24.26.48 | 24.27.50 | 24.26.51 |
| PPC:APU_UDI8 | 23.26.11 | 23.27.12 | 23.27.14 | 23.26.16 | 23.27.17 | 23.26.18 | 23.26.20 | 23.27.21 | 23.26.22 | 23.27.23 | 23.26.25 | 23.27.26 | 23.26.27 | 23.27.29 | 23.26.30 | 23.26.31 | 23.26.32 | 23.27.33 | 23.26.34 | 23.26.35 | 23.27.36 | 23.26.37 | 23.27.39 | 23.27.41 |
| PPC:APU_UDI9 | 23.26.42 | 23.27.43 | 23.27.45 | 23.26.46 | 23.27.47 | 23.26.48 | 23.27.50 | 23.26.51 | 22.26.11 | 22.27.12 | 22.27.14 | 22.26.16 | 22.27.17 | 22.26.18 | 22.26.20 | 22.27.21 | 22.26.22 | 22.27.23 | 22.26.25 | 22.27.26 | 22.26.27 | 22.27.29 | 22.26.30 | 22.26.31 |
| non-inverted | [23] | [22] | [21] | [20] | [19] | [18] | [17] | [16] | [15] | [14] | [13] | [12] | [11] | [10] | [9] | [8] | [7] | [6] | [5] | [4] | [3] | [2] | [1] | [0] |
| PPC:CLOCK_DELAY | 72.26.16 | 65.27.14 | 65.26.16 | 64.26.16 | 54.27.14 |
|---|---|---|---|---|---|
| non-inverted | [4] | [3] | [2] | [1] | [0] |
| PPC:DCR_AUTOLOCK_ENABLE | 55.26.16 |
|---|---|
| PPC:INV.CPMC440CLK | 29.27.62 |
| PPC:INV.CPMC440TIMERCLOCK | 10.27.62 |
| PPC:INV.CPMDCRCLK | 59.27.62 |
| PPC:INV.CPMDMA0LLCLK | 44.27.62 |
| PPC:INV.CPMDMA1LLCLK | 50.27.62 |
| PPC:INV.CPMDMA2LLCLK | 69.27.62 |
| PPC:INV.CPMDMA3LLCLK | 75.27.62 |
| PPC:INV.CPMFCMCLK | 28.27.62 |
| PPC:INV.CPMINTERCONNECTCLK | 30.27.62 |
| PPC:INV.CPMMCCLK | 31.27.62 |
| PPC:INV.CPMPPCMPLBCLK | 52.27.62 |
| PPC:INV.CPMPPCS0PLBCLK | 51.27.62 |
| PPC:INV.CPMPPCS1PLBCLK | 68.27.62 |
| PPC:INV.JTGC440TCK | 27.27.62 |
| PPC:PPCDM_ASYNCMODE | 64.27.14 |
| PPC:PPCDS_ASYNCMODE | 55.27.14 |
| PPC:PPCS0_WIDTH_128N64 | 5.27.10 |
| PPC:PPCS1_WIDTH_128N64 | 19.27.1 |
| non-inverted | [0] |
| PPC:DMA0_CONTROL | 43.26.11 | 43.27.12 | 43.27.14 | 43.26.16 | 42.27.1 | 42.26.2 | 42.27.3 | 42.26.5 |
|---|---|---|---|---|---|---|---|---|
| PPC:DMA1_CONTROL | 51.26.11 | 51.27.12 | 51.27.14 | 51.26.16 | 50.27.1 | 50.26.2 | 50.27.3 | 50.26.5 |
| PPC:DMA2_CONTROL | 69.26.11 | 69.27.12 | 69.27.14 | 69.26.16 | 68.27.1 | 68.26.2 | 68.27.3 | 68.26.5 |
| PPC:DMA3_CONTROL | 77.26.11 | 77.27.12 | 77.27.14 | 77.26.16 | 76.27.1 | 76.26.2 | 76.27.3 | 76.26.5 |
| non-inverted | [7] | [6] | [5] | [4] | [3] | [2] | [1] | [0] |
| PPC:DMA0_RXCHANNELCTRL | 45.27.1 | 45.26.2 | 45.27.3 | 45.26.5 | 45.27.6 | 45.26.7 | 45.27.8 | 45.27.10 | 45.26.11 | 45.27.12 | 45.27.14 | 45.26.16 | 44.27.1 | 44.26.2 | 44.27.3 | 44.26.5 | 44.27.6 | 44.26.7 | 44.27.8 | 44.27.10 | 44.26.11 | 44.27.12 | 44.27.14 | 44.26.16 | 43.27.1 | 43.26.2 | 43.27.3 | 43.26.5 | 43.27.6 | 43.26.7 | 43.27.8 | 43.27.10 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| PPC:DMA0_TXCHANNELCTRL | 42.27.6 | 42.26.7 | 42.27.8 | 42.27.10 | 42.26.11 | 42.27.12 | 42.27.14 | 42.26.16 | 41.27.1 | 41.26.2 | 41.27.3 | 41.26.5 | 41.27.6 | 41.26.7 | 41.27.8 | 41.27.10 | 41.26.11 | 41.27.12 | 41.27.14 | 41.26.16 | 40.27.1 | 40.26.2 | 40.27.3 | 40.26.5 | 40.27.6 | 40.26.7 | 40.27.8 | 40.27.10 | 40.26.11 | 40.27.12 | 40.27.14 | 40.26.16 |
| PPC:DMA1_RXCHANNELCTRL | 53.27.1 | 53.26.2 | 53.27.3 | 53.26.5 | 53.27.6 | 53.26.7 | 53.27.8 | 53.27.10 | 53.26.11 | 53.27.12 | 53.27.14 | 53.26.16 | 52.27.1 | 52.26.2 | 52.27.3 | 52.26.5 | 52.27.6 | 52.26.7 | 52.27.8 | 52.27.10 | 52.26.11 | 52.27.12 | 52.27.14 | 52.26.16 | 51.27.1 | 51.26.2 | 51.27.3 | 51.26.5 | 51.27.6 | 51.26.7 | 51.27.8 | 51.27.10 |
| PPC:DMA1_TXCHANNELCTRL | 50.27.6 | 50.26.7 | 50.27.8 | 50.27.10 | 50.26.11 | 50.27.12 | 50.27.14 | 50.26.16 | 49.27.1 | 49.26.2 | 49.27.3 | 49.26.5 | 49.27.6 | 49.26.7 | 49.27.8 | 49.27.10 | 49.26.11 | 49.27.12 | 49.27.14 | 49.26.16 | 48.27.1 | 48.26.2 | 48.27.3 | 48.26.5 | 48.27.6 | 48.26.7 | 48.27.8 | 48.27.10 | 48.26.11 | 48.27.12 | 48.27.14 | 48.26.16 |
| PPC:DMA2_RXCHANNELCTRL | 68.27.6 | 68.26.7 | 68.27.8 | 68.27.10 | 68.26.11 | 68.27.12 | 68.27.14 | 68.26.16 | 67.27.1 | 67.26.2 | 67.27.3 | 67.26.5 | 67.27.6 | 67.26.7 | 67.27.8 | 67.27.10 | 67.26.11 | 67.27.12 | 67.27.14 | 67.26.16 | 66.27.1 | 66.26.2 | 66.27.3 | 66.26.5 | 66.27.6 | 66.26.7 | 66.27.8 | 66.27.10 | 66.26.11 | 66.27.12 | 66.27.14 | 66.26.16 |
| PPC:DMA2_TXCHANNELCTRL | 71.27.1 | 71.26.2 | 71.27.3 | 71.26.5 | 71.27.6 | 71.26.7 | 71.27.8 | 71.27.10 | 71.26.11 | 71.27.12 | 71.27.14 | 71.26.16 | 70.27.1 | 70.26.2 | 70.27.3 | 70.26.5 | 70.27.6 | 70.26.7 | 70.27.8 | 70.27.10 | 70.26.11 | 70.27.12 | 70.27.14 | 70.26.16 | 69.27.1 | 69.26.2 | 69.27.3 | 69.26.5 | 69.27.6 | 69.26.7 | 69.27.8 | 69.27.10 |
| PPC:DMA3_RXCHANNELCTRL | 76.27.6 | 76.26.7 | 76.27.8 | 76.27.10 | 76.26.11 | 76.27.12 | 76.27.14 | 76.26.16 | 75.27.1 | 75.26.2 | 75.27.3 | 75.26.5 | 75.27.6 | 75.26.7 | 75.27.8 | 75.27.10 | 75.26.11 | 75.27.12 | 75.27.14 | 75.26.16 | 74.27.1 | 74.26.2 | 74.27.3 | 74.26.5 | 74.27.6 | 74.26.7 | 74.27.8 | 74.27.10 | 74.26.11 | 74.27.12 | 74.27.14 | 74.26.16 |
| PPC:DMA3_TXCHANNELCTRL | 79.27.1 | 79.26.2 | 79.27.3 | 79.26.5 | 79.27.6 | 79.26.7 | 79.27.8 | 79.27.10 | 79.26.11 | 79.27.12 | 79.27.14 | 79.26.16 | 78.27.1 | 78.26.2 | 78.27.3 | 78.26.5 | 78.27.6 | 78.26.7 | 78.27.8 | 78.27.10 | 78.26.11 | 78.27.12 | 78.27.14 | 78.26.16 | 77.27.1 | 77.26.2 | 77.27.3 | 77.26.5 | 77.27.6 | 77.26.7 | 77.27.8 | 77.27.10 |
| PPC:INTERCONNECT_IMASK | 14.27.1 | 14.26.2 | 14.27.3 | 14.26.5 | 14.27.6 | 14.26.7 | 14.27.8 | 14.27.10 | 14.26.11 | 14.27.12 | 14.27.14 | 14.26.16 | 14.27.17 | 14.26.18 | 14.26.20 | 14.27.21 | 14.26.22 | 14.27.23 | 14.26.25 | 14.27.26 | 14.26.27 | 14.27.29 | 14.26.30 | 14.26.31 | 14.26.32 | 14.27.33 | 14.26.34 | 14.26.35 | 14.27.36 | 14.26.37 | 13.27.1 | 13.26.2 |
| PPC:INTERCONNECT_TMPL_SEL | 9.27.14 | 9.26.16 | 9.27.17 | 9.26.18 | 9.26.20 | 9.27.21 | 9.26.22 | 9.27.23 | 9.26.25 | 9.27.26 | 9.26.27 | 9.27.29 | 9.26.30 | 9.26.31 | 9.26.32 | 9.27.33 | 9.26.34 | 9.26.35 | 9.27.36 | 9.26.37 | 8.27.1 | 8.26.2 | 8.27.3 | 8.26.5 | 8.27.6 | 8.26.7 | 8.27.8 | 8.27.10 | 8.26.11 | 8.27.12 | 8.27.14 | 8.26.16 |
| PPC:MI_ARBCONFIG | 31.27.1 | 31.26.2 | 31.27.3 | 31.26.5 | 31.27.6 | 31.26.7 | 31.27.8 | 31.27.10 | 30.27.1 | 30.26.2 | 30.27.3 | 30.26.5 | 30.27.6 | 30.26.7 | 30.27.8 | 30.27.10 | 29.27.1 | 29.26.2 | 29.27.3 | 29.26.5 | 29.27.6 | 29.26.7 | 29.27.8 | 29.27.10 | 28.27.1 | 28.26.2 | 28.27.3 | 28.26.5 | 28.27.6 | 28.26.7 | 28.27.8 | 28.27.10 |
| PPC:MI_BANKCONFLICT_MASK | 35.27.1 | 35.26.2 | 35.27.3 | 35.26.5 | 35.27.6 | 35.26.7 | 35.27.8 | 35.27.10 | 34.27.1 | 34.26.2 | 34.27.3 | 34.26.5 | 34.27.6 | 34.26.7 | 34.27.8 | 34.27.10 | 33.27.1 | 33.26.2 | 33.27.3 | 33.26.5 | 33.27.6 | 33.26.7 | 33.27.8 | 33.27.10 | 32.27.1 | 32.26.2 | 32.27.3 | 32.26.5 | 32.27.6 | 32.26.7 | 32.27.8 | 32.27.10 |
| PPC:MI_CONTROL | 27.27.1 | 27.26.2 | 27.27.3 | 27.26.5 | 27.27.6 | 27.26.7 | 27.27.8 | 27.27.10 | 26.27.1 | 26.26.2 | 26.27.3 | 26.26.5 | 26.27.6 | 26.26.7 | 26.27.8 | 26.27.10 | 25.27.1 | 25.26.2 | 25.27.3 | 25.26.5 | 25.27.6 | 25.26.7 | 25.27.8 | 25.27.10 | 24.27.1 | 24.26.2 | 24.27.3 | 24.26.5 | 24.27.6 | 24.26.7 | 24.27.8 | 24.27.10 |
| PPC:MI_ROWCONFLICT_MASK | 39.27.1 | 39.26.2 | 39.27.3 | 39.26.5 | 39.27.6 | 39.26.7 | 39.27.8 | 39.27.10 | 38.27.1 | 38.26.2 | 38.27.3 | 38.26.5 | 38.27.6 | 38.26.7 | 38.27.8 | 38.27.10 | 37.27.1 | 37.26.2 | 37.27.3 | 37.26.5 | 37.27.6 | 37.26.7 | 37.27.8 | 37.27.10 | 36.27.1 | 36.26.2 | 36.27.3 | 36.26.5 | 36.27.6 | 36.26.7 | 36.27.8 | 36.27.10 |
| PPC:PPCM_ARBCONFIG | 58.27.6 | 58.26.7 | 58.27.8 | 58.27.10 | 58.26.11 | 58.27.12 | 58.27.14 | 58.26.16 | 57.27.1 | 57.26.2 | 57.27.3 | 57.26.5 | 57.27.6 | 57.26.7 | 57.27.8 | 57.27.10 | 57.26.11 | 57.27.12 | 57.27.14 | 57.26.16 | 56.27.1 | 56.26.2 | 56.27.3 | 56.26.5 | 56.27.6 | 56.26.7 | 56.27.8 | 56.27.10 | 56.26.11 | 56.27.12 | 56.27.14 | 56.26.16 |
| PPC:PPCM_CONTROL | 63.27.1 | 63.26.2 | 63.27.3 | 63.26.5 | 63.27.6 | 63.26.7 | 63.27.8 | 63.27.10 | 63.26.11 | 63.27.12 | 63.27.14 | 63.26.16 | 62.27.1 | 62.26.2 | 62.27.3 | 62.26.5 | 62.27.6 | 62.26.7 | 62.27.8 | 62.27.10 | 62.26.11 | 62.27.12 | 62.27.14 | 62.26.16 | 61.27.1 | 61.26.2 | 61.27.3 | 61.26.5 | 61.27.6 | 61.26.7 | 61.27.8 | 61.27.10 |
| PPC:PPCM_COUNTER | 61.26.11 | 61.27.12 | 61.27.14 | 61.26.16 | 60.27.1 | 60.26.2 | 60.27.3 | 60.26.5 | 60.27.6 | 60.26.7 | 60.27.8 | 60.27.10 | 60.26.11 | 60.27.12 | 60.27.14 | 60.26.16 | 59.27.1 | 59.26.2 | 59.27.3 | 59.26.5 | 59.27.6 | 59.26.7 | 59.27.8 | 59.27.10 | 59.26.11 | 59.27.12 | 59.27.14 | 59.26.16 | 58.27.1 | 58.26.2 | 58.27.3 | 58.26.5 |
| PPC:PPCS0_ADDRMAP_TMPL0 | 5.26.11 | 5.27.12 | 5.27.14 | 5.26.16 | 5.27.17 | 5.26.18 | 5.26.20 | 5.27.21 | 5.26.22 | 5.27.23 | 5.26.25 | 5.27.26 | 5.26.27 | 5.27.29 | 5.26.30 | 5.26.31 | 5.26.32 | 4.27.1 | 4.26.2 | 4.27.3 | 4.26.5 | 4.27.6 | 4.26.7 | 4.27.8 | 4.27.10 | 4.26.11 | 4.27.12 | 4.27.14 | 4.26.16 | 4.27.17 | 4.26.18 | 4.26.20 |
| PPC:PPCS0_ADDRMAP_TMPL1 | 4.27.21 | 4.26.22 | 4.27.23 | 4.26.25 | 4.27.26 | 4.26.27 | 4.27.29 | 4.26.30 | 4.26.31 | 4.26.32 | 3.27.1 | 3.26.2 | 3.27.3 | 3.26.5 | 3.27.6 | 3.26.7 | 3.27.8 | 3.27.10 | 3.26.11 | 3.27.12 | 3.27.14 | 3.26.16 | 3.27.17 | 3.26.18 | 3.26.20 | 3.27.21 | 3.26.22 | 3.27.23 | 3.26.25 | 3.27.26 | 3.26.27 | 3.27.29 |
| PPC:PPCS0_ADDRMAP_TMPL2 | 3.26.30 | 3.26.31 | 3.26.32 | 2.27.1 | 2.26.2 | 2.27.3 | 2.26.5 | 2.27.6 | 2.26.7 | 2.27.8 | 2.27.10 | 2.26.11 | 2.27.12 | 2.27.14 | 2.26.16 | 2.27.17 | 2.26.18 | 2.26.20 | 2.27.21 | 2.26.22 | 2.27.23 | 2.26.25 | 2.27.26 | 2.26.27 | 2.27.29 | 2.26.30 | 2.26.31 | 2.26.32 | 1.27.1 | 1.26.2 | 1.27.3 | 1.26.5 |
| PPC:PPCS0_ADDRMAP_TMPL3 | 1.27.6 | 1.26.7 | 1.27.8 | 1.27.10 | 1.26.11 | 1.27.12 | 1.27.14 | 1.26.16 | 1.27.17 | 1.26.18 | 1.26.20 | 1.27.21 | 1.26.22 | 1.27.23 | 1.26.25 | 1.27.26 | 1.26.27 | 1.27.29 | 1.26.30 | 1.26.31 | 1.26.32 | 0.27.1 | 0.26.2 | 0.27.3 | 0.26.5 | 0.27.6 | 0.26.7 | 0.27.8 | 0.27.10 | 0.26.11 | 0.27.12 | 0.27.14 |
| PPC:PPCS0_CONTROL | 6.27.1 | 6.26.2 | 6.27.3 | 6.26.5 | 6.27.6 | 6.26.7 | 6.27.8 | 6.27.10 | 6.26.11 | 6.27.12 | 6.27.14 | 6.26.16 | 6.27.17 | 6.26.18 | 6.26.20 | 6.27.21 | 6.26.22 | 6.27.23 | 6.26.25 | 6.27.26 | 6.26.27 | 6.27.29 | 6.26.30 | 6.26.31 | 6.26.32 | 5.27.1 | 5.26.2 | 5.27.3 | 5.26.5 | 5.27.6 | 5.26.7 | 5.27.8 |
| PPC:PPCS1_ADDRMAP_TMPL0 | 19.26.2 | 19.27.3 | 19.26.5 | 19.27.6 | 19.26.7 | 19.27.8 | 19.27.10 | 19.26.11 | 19.27.12 | 19.27.14 | 19.26.16 | 19.27.17 | 19.26.18 | 19.26.20 | 19.27.21 | 19.26.22 | 19.27.23 | 19.26.25 | 19.27.26 | 19.26.27 | 19.27.29 | 19.26.30 | 19.26.31 | 19.26.32 | 19.27.33 | 19.26.34 | 19.26.35 | 19.27.36 | 19.26.37 | 18.27.1 | 18.26.2 | 18.27.3 |
| PPC:PPCS1_ADDRMAP_TMPL1 | 18.26.5 | 18.27.6 | 18.26.7 | 18.27.8 | 18.27.10 | 18.26.11 | 18.27.12 | 18.27.14 | 18.26.16 | 18.27.17 | 18.26.18 | 18.26.20 | 18.27.21 | 18.26.22 | 18.27.23 | 18.26.25 | 18.27.26 | 18.26.27 | 18.27.29 | 18.26.30 | 18.26.31 | 18.26.32 | 18.27.33 | 18.26.34 | 18.26.35 | 18.27.36 | 18.26.37 | 17.27.1 | 17.26.2 | 17.27.3 | 17.26.5 | 17.27.6 |
| PPC:PPCS1_ADDRMAP_TMPL2 | 17.26.7 | 17.27.8 | 17.27.10 | 17.26.11 | 17.27.12 | 17.27.14 | 17.26.16 | 17.27.17 | 17.26.18 | 17.26.20 | 17.27.21 | 17.26.22 | 17.27.23 | 17.26.25 | 17.27.26 | 17.26.27 | 17.27.29 | 17.26.30 | 17.26.31 | 17.26.32 | 17.27.33 | 17.26.34 | 17.26.35 | 17.27.36 | 17.26.37 | 16.27.1 | 16.26.2 | 16.27.3 | 16.26.5 | 16.27.6 | 16.26.7 | 16.27.8 |
| PPC:PPCS1_ADDRMAP_TMPL3 | 16.27.10 | 16.26.11 | 16.27.12 | 16.27.14 | 16.26.16 | 16.27.17 | 16.26.18 | 16.26.20 | 16.27.21 | 16.26.22 | 16.27.23 | 16.26.25 | 16.27.26 | 16.26.27 | 16.27.29 | 16.26.30 | 16.26.31 | 16.26.32 | 16.27.33 | 16.26.34 | 16.26.35 | 16.27.36 | 16.26.37 | 15.27.1 | 15.26.2 | 15.27.3 | 15.26.5 | 15.27.6 | 15.26.7 | 15.27.8 | 15.27.10 | 15.26.11 |
| PPC:PPCS1_CONTROL | 23.27.1 | 23.26.2 | 23.27.3 | 23.26.5 | 23.27.6 | 23.26.7 | 23.27.8 | 23.27.10 | 22.27.1 | 22.26.2 | 22.27.3 | 22.26.5 | 22.27.6 | 22.26.7 | 22.27.8 | 22.27.10 | 21.27.1 | 21.26.2 | 21.27.3 | 21.26.5 | 21.27.6 | 21.26.7 | 21.27.8 | 21.27.10 | 20.27.1 | 20.26.2 | 20.27.3 | 20.26.5 | 20.27.6 | 20.26.7 | 20.27.8 | 20.27.10 |
| PPC:XBAR_ADDRMAP_TMPL0 | 13.27.3 | 13.26.5 | 13.27.6 | 13.26.7 | 13.27.8 | 13.27.10 | 13.26.11 | 13.27.12 | 13.27.14 | 13.26.16 | 13.27.17 | 13.26.18 | 13.26.20 | 13.27.21 | 13.26.22 | 13.27.23 | 13.26.25 | 13.27.26 | 13.26.27 | 13.27.29 | 13.26.30 | 13.26.31 | 13.26.32 | 13.27.33 | 13.26.34 | 13.26.35 | 13.27.36 | 13.26.37 | 12.27.1 | 12.26.2 | 12.27.3 | 12.26.5 |
| PPC:XBAR_ADDRMAP_TMPL1 | 12.27.6 | 12.26.7 | 12.27.8 | 12.27.10 | 12.26.11 | 12.27.12 | 12.27.14 | 12.26.16 | 12.27.17 | 12.26.18 | 12.26.20 | 12.27.21 | 12.26.22 | 12.27.23 | 12.26.25 | 12.27.26 | 12.26.27 | 12.27.29 | 12.26.30 | 12.26.31 | 12.26.32 | 12.27.33 | 12.26.34 | 12.26.35 | 12.27.36 | 12.26.37 | 11.27.1 | 11.26.2 | 11.27.3 | 11.26.5 | 11.27.6 | 11.26.7 |
| PPC:XBAR_ADDRMAP_TMPL2 | 11.27.8 | 11.27.10 | 11.26.11 | 11.27.12 | 11.27.14 | 11.26.16 | 11.27.17 | 11.26.18 | 11.26.20 | 11.27.21 | 11.26.22 | 11.27.23 | 11.26.25 | 11.27.26 | 11.26.27 | 11.27.29 | 11.26.30 | 11.26.31 | 11.26.32 | 11.27.33 | 11.26.34 | 11.26.35 | 11.27.36 | 11.26.37 | 10.27.1 | 10.26.2 | 10.27.3 | 10.26.5 | 10.27.6 | 10.26.7 | 10.27.8 | 10.27.10 |
| PPC:XBAR_ADDRMAP_TMPL3 | 10.26.11 | 10.27.12 | 10.27.14 | 10.26.16 | 10.27.17 | 10.26.18 | 10.26.20 | 10.27.21 | 10.26.22 | 10.27.23 | 10.26.25 | 10.27.26 | 10.26.27 | 10.27.29 | 10.26.30 | 10.26.31 | 10.26.32 | 10.27.33 | 10.26.34 | 10.26.35 | 10.27.36 | 10.26.37 | 9.27.1 | 9.26.2 | 9.27.3 | 9.26.5 | 9.27.6 | 9.26.7 | 9.27.8 | 9.27.10 | 9.26.11 | 9.27.12 |
| non-inverted | [31] | [30] | [29] | [28] | [27] | [26] | [25] | [24] | [23] | [22] | [21] | [20] | [19] | [18] | [17] | [16] | [15] | [14] | [13] | [12] | [11] | [10] | [9] | [8] | [7] | [6] | [5] | [4] | [3] | [2] | [1] | [0] |
| PPC:DMA0_RXIRQTIMER | 47.27.1 | 47.26.2 | 47.27.3 | 47.26.5 | 47.27.6 | 47.26.7 | 47.27.8 | 47.27.10 | 47.26.11 | 47.27.12 |
|---|---|---|---|---|---|---|---|---|---|---|
| PPC:DMA0_TXIRQTIMER | 46.27.1 | 46.26.2 | 46.27.3 | 46.26.5 | 46.27.6 | 46.26.7 | 46.27.8 | 46.27.10 | 46.26.11 | 46.27.12 |
| PPC:DMA1_RXIRQTIMER | 55.27.1 | 55.26.2 | 55.27.3 | 55.26.5 | 55.27.6 | 55.26.7 | 55.27.8 | 55.27.10 | 55.26.11 | 55.27.12 |
| PPC:DMA1_TXIRQTIMER | 54.27.1 | 54.26.2 | 54.27.3 | 54.26.5 | 54.27.6 | 54.26.7 | 54.27.8 | 54.27.10 | 54.26.11 | 54.27.12 |
| PPC:DMA2_RXIRQTIMER | 64.27.1 | 64.26.2 | 64.27.3 | 64.26.5 | 64.27.6 | 64.26.7 | 64.27.8 | 64.27.10 | 64.26.11 | 64.27.12 |
| PPC:DMA2_TXIRQTIMER | 65.27.1 | 65.26.2 | 65.27.3 | 65.26.5 | 65.27.6 | 65.26.7 | 65.27.8 | 65.27.10 | 65.26.11 | 65.27.12 |
| PPC:DMA3_RXIRQTIMER | 72.27.1 | 72.26.2 | 72.27.3 | 72.26.5 | 72.27.6 | 72.26.7 | 72.27.8 | 72.27.10 | 72.26.11 | 72.27.12 |
| PPC:DMA3_TXIRQTIMER | 73.27.1 | 73.26.2 | 73.27.3 | 73.26.5 | 73.27.6 | 73.26.7 | 73.27.8 | 73.27.10 | 73.26.11 | 73.27.12 |
| non-inverted | [9] | [8] | [7] | [6] | [5] | [4] | [3] | [2] | [1] | [0] |
| PPC:PLB_TEST | 47.27.14 | 47.26.16 | 46.27.14 | 46.26.16 |
|---|---|---|---|---|
| non-inverted | [3] | [2] | [1] | [0] |
Device data
| Device | PPC:CLOCK_DELAY | ||||
|---|---|---|---|---|---|
| [4] | [3] | [2] | [1] | [0] | |
| xc5vlx30 | - | - | - | - | - |
| xc5vlx50 | - | - | - | - | - |
| xc5vlx85 | - | - | - | - | - |
| xq5vlx85 | - | - | - | - | - |
| xc5vlx110 | - | - | - | - | - |
| xq5vlx110 | - | - | - | - | - |
| xc5vlx155 | - | - | - | - | - |
| xc5vlx220 | - | - | - | - | - |
| xc5vlx330 | - | - | - | - | - |
| xc5vlx20t | - | - | - | - | - |
| xc5vlx30t | - | - | - | - | - |
| xq5vlx30t | - | - | - | - | - |
| xc5vlx50t | - | - | - | - | - |
| xc5vlx85t | - | - | - | - | - |
| xc5vlx110t | - | - | - | - | - |
| xq5vlx110t | - | - | - | - | - |
| xc5vlx155t | - | - | - | - | - |
| xq5vlx155t | - | - | - | - | - |
| xc5vlx220t | - | - | - | - | - |
| xq5vlx220t | - | - | - | - | - |
| xc5vlx330t | - | - | - | - | - |
| xq5vlx330t | - | - | - | - | - |
| xc5vsx35t | - | - | - | - | - |
| xc5vsx50t | - | - | - | - | - |
| xq5vsx50t | - | - | - | - | - |
| xc5vsx95t | - | - | - | - | - |
| xq5vsx95t | - | - | - | - | - |
| xc5vsx240t | - | - | - | - | - |
| xq5vsx240t | - | - | - | - | - |
| xc5vfx30t | 0 | 0 | 1 | 0 | 0 |
| xc5vfx70t | 0 | 0 | 1 | 0 | 0 |
| xq5vfx70t | 0 | 0 | 1 | 0 | 0 |
| xc5vfx100t | 0 | 0 | 1 | 0 | 0 |
| xq5vfx100t | 0 | 0 | 1 | 0 | 0 |
| xc5vfx130t | 0 | 0 | 1 | 0 | 0 |
| xq5vfx130t | 0 | 0 | 1 | 0 | 0 |
| xc5vfx200t | 0 | 0 | 0 | 0 | 0 |
| xq5vfx200t | 0 | 0 | 0 | 0 | 0 |
| xc5vtx150t | - | - | - | - | - |
| xc5vtx240t | - | - | - | - | - |