Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Configuration Center

TODO: document

Tile CFG

Cells: 80

Bel SYSMON

virtex6 CFG bel SYSMON
PinDirectionWires
ALM0outputTCELL52:OUT12.TMIN
ALM1outputTCELL52:OUT13.TMIN
ALM2outputTCELL52:OUT14.TMIN
BUSYoutputTCELL52:OUT20.TMIN
CHANNEL0outputTCELL52:OUT15.TMIN
CHANNEL1outputTCELL52:OUT16.TMIN
CHANNEL2outputTCELL52:OUT17.TMIN
CHANNEL3outputTCELL52:OUT18.TMIN
CHANNEL4outputTCELL52:OUT19.TMIN
CONVSTinputTCELL53:IMUX.IMUX43
CONVSTCLKinputTCELL52:IMUX.CLK1
DADDR0inputTCELL53:IMUX.IMUX34
DADDR1inputTCELL53:IMUX.IMUX35
DADDR2inputTCELL53:IMUX.IMUX36
DADDR3inputTCELL53:IMUX.IMUX37
DADDR4inputTCELL53:IMUX.IMUX38
DADDR5inputTCELL53:IMUX.IMUX39
DADDR6inputTCELL53:IMUX.IMUX40
DCLKinputTCELL51:IMUX.CLK1
DENinputTCELL53:IMUX.IMUX41
DI0inputTCELL52:IMUX.IMUX28
DI1inputTCELL52:IMUX.IMUX29
DI10inputTCELL52:IMUX.IMUX38
DI11inputTCELL52:IMUX.IMUX39
DI12inputTCELL52:IMUX.IMUX40
DI13inputTCELL52:IMUX.IMUX41
DI14inputTCELL52:IMUX.IMUX42
DI15inputTCELL52:IMUX.IMUX43
DI2inputTCELL52:IMUX.IMUX30
DI3inputTCELL52:IMUX.IMUX31
DI4inputTCELL52:IMUX.IMUX32
DI5inputTCELL52:IMUX.IMUX33
DI6inputTCELL52:IMUX.IMUX34
DI7inputTCELL52:IMUX.IMUX35
DI8inputTCELL52:IMUX.IMUX36
DI9inputTCELL52:IMUX.IMUX37
DO0outputTCELL51:OUT8.TMIN
DO1outputTCELL51:OUT9.TMIN
DO10outputTCELL51:OUT18.TMIN
DO11outputTCELL51:OUT19.TMIN
DO12outputTCELL51:OUT20.TMIN
DO13outputTCELL51:OUT21.TMIN
DO14outputTCELL51:OUT22.TMIN
DO15outputTCELL51:OUT23.TMIN
DO2outputTCELL51:OUT10.TMIN
DO3outputTCELL51:OUT11.TMIN
DO4outputTCELL51:OUT12.TMIN
DO5outputTCELL51:OUT13.TMIN
DO6outputTCELL51:OUT14.TMIN
DO7outputTCELL51:OUT15.TMIN
DO8outputTCELL51:OUT16.TMIN
DO9outputTCELL51:OUT17.TMIN
DRDYoutputTCELL52:OUT11.TMIN
DWEinputTCELL53:IMUX.IMUX42
EOCoutputTCELL52:OUT22.TMIN
EOSoutputTCELL52:OUT23.TMIN
JTAGBUSYoutputTCELL52:OUT10.TMIN
JTAGLOCKEDoutputTCELL52:OUT8.TMIN
JTAGMODIFIEDoutputTCELL52:OUT9.TMIN
OToutputTCELL52:OUT21.TMIN
RESETinputTCELL53:IMUX.CTRL1
TESTADCCLK0inputTCELL53:IMUX.CLK1
TESTADCCLK1inputTCELL54:IMUX.CLK1
TESTADCCLK2inputTCELL55:IMUX.CLK1
TESTADCCLK3inputTCELL56:IMUX.CLK1
TESTADCIN0inputTCELL56:IMUX.IMUX34
TESTADCIN1inputTCELL56:IMUX.IMUX35
TESTADCIN10inputTCELL55:IMUX.IMUX34
TESTADCIN11inputTCELL55:IMUX.IMUX35
TESTADCIN12inputTCELL55:IMUX.IMUX36
TESTADCIN13inputTCELL55:IMUX.IMUX37
TESTADCIN14inputTCELL55:IMUX.IMUX38
TESTADCIN15inputTCELL55:IMUX.IMUX39
TESTADCIN16inputTCELL55:IMUX.IMUX40
TESTADCIN17inputTCELL55:IMUX.IMUX41
TESTADCIN18inputTCELL55:IMUX.IMUX42
TESTADCIN19inputTCELL55:IMUX.IMUX43
TESTADCIN2inputTCELL56:IMUX.IMUX36
TESTADCIN3inputTCELL56:IMUX.IMUX37
TESTADCIN4inputTCELL56:IMUX.IMUX38
TESTADCIN5inputTCELL56:IMUX.IMUX39
TESTADCIN6inputTCELL56:IMUX.IMUX40
TESTADCIN7inputTCELL56:IMUX.IMUX41
TESTADCIN8inputTCELL56:IMUX.IMUX42
TESTADCIN9inputTCELL56:IMUX.IMUX43
TESTADCOUT0outputTCELL55:OUT14.TMIN
TESTADCOUT1outputTCELL55:OUT15.TMIN
TESTADCOUT10outputTCELL54:OUT14.TMIN
TESTADCOUT11outputTCELL54:OUT15.TMIN
TESTADCOUT12outputTCELL54:OUT16.TMIN
TESTADCOUT13outputTCELL54:OUT17.TMIN
TESTADCOUT14outputTCELL54:OUT18.TMIN
TESTADCOUT15outputTCELL54:OUT19.TMIN
TESTADCOUT16outputTCELL54:OUT20.TMIN
TESTADCOUT17outputTCELL54:OUT21.TMIN
TESTADCOUT18outputTCELL54:OUT22.TMIN
TESTADCOUT19outputTCELL54:OUT23.TMIN
TESTADCOUT2outputTCELL55:OUT16.TMIN
TESTADCOUT3outputTCELL55:OUT17.TMIN
TESTADCOUT4outputTCELL55:OUT18.TMIN
TESTADCOUT5outputTCELL55:OUT19.TMIN
TESTADCOUT6outputTCELL55:OUT20.TMIN
TESTADCOUT7outputTCELL55:OUT21.TMIN
TESTADCOUT8outputTCELL55:OUT22.TMIN
TESTADCOUT9outputTCELL55:OUT23.TMIN
TESTCAPTUREinputTCELL54:IMUX.IMUX36
TESTDB0outputTCELL53:OUT8.TMIN
TESTDB1outputTCELL53:OUT9.TMIN
TESTDB10outputTCELL53:OUT18.TMIN
TESTDB11outputTCELL53:OUT19.TMIN
TESTDB12outputTCELL53:OUT20.TMIN
TESTDB13outputTCELL53:OUT21.TMIN
TESTDB14outputTCELL53:OUT22.TMIN
TESTDB15outputTCELL53:OUT23.TMIN
TESTDB2outputTCELL53:OUT10.TMIN
TESTDB3outputTCELL53:OUT11.TMIN
TESTDB4outputTCELL53:OUT12.TMIN
TESTDB5outputTCELL53:OUT13.TMIN
TESTDB6outputTCELL53:OUT14.TMIN
TESTDB7outputTCELL53:OUT15.TMIN
TESTDB8outputTCELL53:OUT16.TMIN
TESTDB9outputTCELL53:OUT17.TMIN
TESTDRCKinputTCELL54:IMUX.IMUX37
TESTENJTAGinputTCELL54:IMUX.IMUX38
TESTRSTinputTCELL54:IMUX.IMUX39
TESTSCANCLKAinputTCELL57:IMUX.IMUX32
TESTSCANCLKBinputTCELL57:IMUX.IMUX36
TESTSCANCLKCinputTCELL57:IMUX.IMUX40
TESTSCANCLKDinputTCELL58:IMUX.IMUX35
TESTSCANCLKEinputTCELL58:IMUX.IMUX39
TESTSCANMODEAinputTCELL57:IMUX.IMUX33
TESTSCANMODEBinputTCELL57:IMUX.IMUX37
TESTSCANMODECinputTCELL57:IMUX.IMUX41
TESTSCANMODEDinputTCELL58:IMUX.IMUX36
TESTSCANMODEEinputTCELL58:IMUX.IMUX40
TESTSCANRESETinputTCELL58:IMUX.IMUX43
TESTSEAinputTCELL57:IMUX.IMUX35
TESTSEBinputTCELL57:IMUX.IMUX39
TESTSECinputTCELL57:IMUX.IMUX43
TESTSEDinputTCELL58:IMUX.IMUX38
TESTSEEinputTCELL58:IMUX.IMUX42
TESTSELinputTCELL54:IMUX.IMUX40
TESTSHIFTinputTCELL54:IMUX.IMUX41
TESTSIAinputTCELL57:IMUX.IMUX34
TESTSIBinputTCELL57:IMUX.IMUX38
TESTSICinputTCELL57:IMUX.IMUX42
TESTSIDinputTCELL58:IMUX.IMUX37
TESTSIEinputTCELL58:IMUX.IMUX41
TESTSOAoutputTCELL56:OUT19.TMIN
TESTSOBoutputTCELL56:OUT20.TMIN
TESTSOCoutputTCELL56:OUT21.TMIN
TESTSODoutputTCELL56:OUT22.TMIN
TESTSOEoutputTCELL56:OUT23.TMIN
TESTTDIinputTCELL54:IMUX.IMUX42
TESTTDOoutputTCELL56:OUT18.TMIN
TESTUPDATEinputTCELL54:IMUX.IMUX43

Bel IPAD_VP

virtex6 CFG bel IPAD_VP
PinDirectionWires

Bel IPAD_VN

virtex6 CFG bel IPAD_VN
PinDirectionWires

Bel BSCAN0

virtex6 CFG bel BSCAN0
PinDirectionWires
CAPTUREoutputTCELL26:OUT15.TMIN
DRCKoutputTCELL26:OUT13.TMIN
RESEToutputTCELL26:OUT11.TMIN
RUNTESToutputTCELL36:OUT22.TMIN
SELoutputTCELL36:OUT16.TMIN
SHIFToutputTCELL26:OUT9.TMIN
TCKoutputTCELL36:OUT20.TMIN
TDIoutputTCELL30:OUT22.TMIN
TDOinputTCELL29:IMUX.IMUX33
TMSoutputTCELL36:OUT18.TMIN
UPDATEoutputTCELL30:OUT20.TMIN

Bel BSCAN1

virtex6 CFG bel BSCAN1
PinDirectionWires
CAPTUREoutputTCELL26:OUT16.TMIN
DRCKoutputTCELL26:OUT14.TMIN
RESEToutputTCELL26:OUT12.TMIN
RUNTESToutputTCELL36:OUT23.TMIN
SELoutputTCELL36:OUT17.TMIN
SHIFToutputTCELL26:OUT10.TMIN
TCKoutputTCELL36:OUT21.TMIN
TDIoutputTCELL30:OUT23.TMIN
TDOinputTCELL29:IMUX.IMUX34
TMSoutputTCELL36:OUT19.TMIN
UPDATEoutputTCELL30:OUT21.TMIN

Bel BSCAN2

virtex6 CFG bel BSCAN2
PinDirectionWires
CAPTUREoutputTCELL44:OUT20.TMIN
DRCKoutputTCELL44:OUT18.TMIN
RESEToutputTCELL44:OUT16.TMIN
RUNTESToutputTCELL44:OUT22.TMIN
SELoutputTCELL43:OUT20.TMIN
SHIFToutputTCELL46:OUT22.TMIN
TCKoutputTCELL46:OUT20.TMIN
TDIoutputTCELL46:OUT18.TMIN
TDOinputTCELL44:IMUX.IMUX42
TMSoutputTCELL46:OUT16.TMIN
UPDATEoutputTCELL43:OUT22.TMIN

Bel BSCAN3

virtex6 CFG bel BSCAN3
PinDirectionWires
CAPTUREoutputTCELL44:OUT21.TMIN
DRCKoutputTCELL44:OUT19.TMIN
RESEToutputTCELL44:OUT17.TMIN
RUNTESToutputTCELL44:OUT23.TMIN
SELoutputTCELL43:OUT21.TMIN
SHIFToutputTCELL46:OUT23.TMIN
TCKoutputTCELL46:OUT21.TMIN
TDIoutputTCELL46:OUT19.TMIN
TDOinputTCELL44:IMUX.IMUX43
TMSoutputTCELL46:OUT17.TMIN
UPDATEoutputTCELL43:OUT23.TMIN

Bel ICAP0

virtex6 CFG bel ICAP0
PinDirectionWires
BUSYoutputTCELL29:OUT17.TMIN
CLKinputTCELL27:IMUX.CLK1
CSBinputTCELL35:IMUX.IMUX38
I0inputTCELL25:IMUX.IMUX28
I1inputTCELL25:IMUX.IMUX29
I10inputTCELL25:IMUX.IMUX38
I11inputTCELL25:IMUX.IMUX39
I12inputTCELL25:IMUX.IMUX40
I13inputTCELL25:IMUX.IMUX41
I14inputTCELL25:IMUX.IMUX42
I15inputTCELL25:IMUX.IMUX43
I16inputTCELL26:IMUX.IMUX27
I17inputTCELL26:IMUX.IMUX28
I18inputTCELL26:IMUX.IMUX29
I19inputTCELL26:IMUX.IMUX30
I2inputTCELL25:IMUX.IMUX30
I20inputTCELL26:IMUX.IMUX31
I21inputTCELL26:IMUX.IMUX32
I22inputTCELL26:IMUX.IMUX33
I23inputTCELL26:IMUX.IMUX34
I24inputTCELL26:IMUX.IMUX35
I25inputTCELL26:IMUX.IMUX36
I26inputTCELL26:IMUX.IMUX37
I27inputTCELL26:IMUX.IMUX38
I28inputTCELL26:IMUX.IMUX39
I29inputTCELL26:IMUX.IMUX40
I3inputTCELL25:IMUX.IMUX31
I30inputTCELL26:IMUX.IMUX41
I31inputTCELL26:IMUX.IMUX42
I4inputTCELL25:IMUX.IMUX32
I5inputTCELL25:IMUX.IMUX33
I6inputTCELL25:IMUX.IMUX34
I7inputTCELL25:IMUX.IMUX35
I8inputTCELL25:IMUX.IMUX36
I9inputTCELL25:IMUX.IMUX37
O0outputTCELL23:OUT8.TMIN
O1outputTCELL23:OUT9.TMIN
O10outputTCELL23:OUT18.TMIN
O11outputTCELL23:OUT19.TMIN
O12outputTCELL23:OUT20.TMIN
O13outputTCELL23:OUT21.TMIN
O14outputTCELL23:OUT22.TMIN
O15outputTCELL23:OUT23.TMIN
O16outputTCELL24:OUT8.TMIN
O17outputTCELL24:OUT9.TMIN
O18outputTCELL24:OUT10.TMIN
O19outputTCELL24:OUT11.TMIN
O2outputTCELL23:OUT10.TMIN
O20outputTCELL24:OUT12.TMIN
O21outputTCELL24:OUT13.TMIN
O22outputTCELL24:OUT14.TMIN
O23outputTCELL24:OUT15.TMIN
O24outputTCELL24:OUT16.TMIN
O25outputTCELL24:OUT17.TMIN
O26outputTCELL24:OUT18.TMIN
O27outputTCELL24:OUT19.TMIN
O28outputTCELL24:OUT20.TMIN
O29outputTCELL24:OUT21.TMIN
O3outputTCELL23:OUT11.TMIN
O30outputTCELL24:OUT22.TMIN
O31outputTCELL24:OUT23.TMIN
O4outputTCELL23:OUT12.TMIN
O5outputTCELL23:OUT13.TMIN
O6outputTCELL23:OUT14.TMIN
O7outputTCELL23:OUT15.TMIN
O8outputTCELL23:OUT16.TMIN
O9outputTCELL23:OUT17.TMIN
RDWRBinputTCELL35:IMUX.IMUX39

Bel ICAP1

virtex6 CFG bel ICAP1
PinDirectionWires
BUSYoutputTCELL45:OUT22.TMIN
CLKinputTCELL41:IMUX.CLK1
CSBinputTCELL43:IMUX.IMUX43
I0inputTCELL46:IMUX.IMUX28
I1inputTCELL46:IMUX.IMUX29
I10inputTCELL46:IMUX.IMUX38
I11inputTCELL46:IMUX.IMUX39
I12inputTCELL46:IMUX.IMUX40
I13inputTCELL46:IMUX.IMUX41
I14inputTCELL46:IMUX.IMUX42
I15inputTCELL46:IMUX.IMUX43
I16inputTCELL48:IMUX.IMUX28
I17inputTCELL48:IMUX.IMUX29
I18inputTCELL48:IMUX.IMUX30
I19inputTCELL48:IMUX.IMUX31
I2inputTCELL46:IMUX.IMUX30
I20inputTCELL48:IMUX.IMUX32
I21inputTCELL48:IMUX.IMUX33
I22inputTCELL48:IMUX.IMUX34
I23inputTCELL48:IMUX.IMUX35
I24inputTCELL48:IMUX.IMUX36
I25inputTCELL48:IMUX.IMUX37
I26inputTCELL48:IMUX.IMUX38
I27inputTCELL48:IMUX.IMUX39
I28inputTCELL48:IMUX.IMUX40
I29inputTCELL48:IMUX.IMUX41
I3inputTCELL46:IMUX.IMUX31
I30inputTCELL48:IMUX.IMUX42
I31inputTCELL48:IMUX.IMUX43
I4inputTCELL46:IMUX.IMUX32
I5inputTCELL46:IMUX.IMUX33
I6inputTCELL46:IMUX.IMUX34
I7inputTCELL46:IMUX.IMUX35
I8inputTCELL46:IMUX.IMUX36
I9inputTCELL46:IMUX.IMUX37
O0outputTCELL47:OUT16.TMIN
O1outputTCELL47:OUT17.TMIN
O10outputTCELL48:OUT18.TMIN
O11outputTCELL48:OUT19.TMIN
O12outputTCELL48:OUT20.TMIN
O13outputTCELL48:OUT21.TMIN
O14outputTCELL48:OUT22.TMIN
O15outputTCELL48:OUT23.TMIN
O16outputTCELL49:OUT16.TMIN
O17outputTCELL49:OUT17.TMIN
O18outputTCELL49:OUT18.TMIN
O19outputTCELL49:OUT19.TMIN
O2outputTCELL47:OUT18.TMIN
O20outputTCELL49:OUT20.TMIN
O21outputTCELL49:OUT21.TMIN
O22outputTCELL49:OUT22.TMIN
O23outputTCELL49:OUT23.TMIN
O24outputTCELL50:OUT16.TMIN
O25outputTCELL50:OUT17.TMIN
O26outputTCELL50:OUT18.TMIN
O27outputTCELL50:OUT19.TMIN
O28outputTCELL50:OUT20.TMIN
O29outputTCELL50:OUT21.TMIN
O3outputTCELL47:OUT19.TMIN
O30outputTCELL50:OUT22.TMIN
O31outputTCELL50:OUT23.TMIN
O4outputTCELL47:OUT20.TMIN
O5outputTCELL47:OUT21.TMIN
O6outputTCELL47:OUT22.TMIN
O7outputTCELL47:OUT23.TMIN
O8outputTCELL48:OUT16.TMIN
O9outputTCELL48:OUT17.TMIN
RDWRBinputTCELL43:IMUX.IMUX42

Bel STARTUP

virtex6 CFG bel STARTUP
PinDirectionWires
CFGCLKoutputTCELL29:OUT23.TMIN
CFGMCLKoutputTCELL26:OUT17.TMIN
CLKinputTCELL26:IMUX.CLK1
DINSPIoutputTCELL26:OUT19.TMIN
EOSoutputTCELL29:OUT21.TMIN
GSRinputTCELL29:IMUX.IMUX40
GTSinputTCELL29:IMUX.IMUX39
KEYCLEARBinputTCELL27:IMUX.IMUX42
PACKinputTCELL29:IMUX.IMUX43
PREQoutputTCELL29:OUT20.TMIN
TCKSPIoutputTCELL36:OUT21.TMIN
USRCCLKOinputTCELL28:IMUX.CLK1
USRCCLKTSinputTCELL28:IMUX.IMUX43
USRDONEOinputTCELL29:IMUX.IMUX42
USRDONETSinputTCELL29:IMUX.IMUX41

Bel CAPTURE

virtex6 CFG bel CAPTURE
PinDirectionWires
CAPinputTCELL27:IMUX.IMUX43
CLKinputTCELL30:IMUX.CLK1

Bel PMV0

virtex6 CFG bel PMV0
PinDirectionWires
A0inputTCELL17:IMUX.IMUX38
A1inputTCELL17:IMUX.IMUX39
A2inputTCELL17:IMUX.IMUX40
A3inputTCELL17:IMUX.IMUX41
A4inputTCELL17:IMUX.IMUX42
A5inputTCELL17:IMUX.IMUX43
ENinputTCELL17:IMUX.IMUX37
OoutputTCELL17:OUT21.TMIN
ODIV2outputTCELL17:OUT23.TMIN
ODIV4outputTCELL17:OUT22.TMIN

Bel PMV1

virtex6 CFG bel PMV1
PinDirectionWires
A0inputTCELL66:IMUX.IMUX38
A1inputTCELL66:IMUX.IMUX39
A2inputTCELL66:IMUX.IMUX40
A3inputTCELL66:IMUX.IMUX41
A4inputTCELL66:IMUX.IMUX42
A5inputTCELL66:IMUX.IMUX43
ENinputTCELL66:IMUX.IMUX37
OoutputTCELL66:OUT21.TMIN
ODIV2outputTCELL66:OUT23.TMIN
ODIV4outputTCELL66:OUT22.TMIN

Bel DCIRESET

virtex6 CFG bel DCIRESET
PinDirectionWires
LOCKEDoutputTCELL29:OUT18.TMIN
RSTinputTCELL29:IMUX.IMUX35

Bel FRAME_ECC

virtex6 CFG bel FRAME_ECC
PinDirectionWires
CRCERRORoutputTCELL31:OUT22.TMIN
ECCERRORoutputTCELL31:OUT23.TMIN
ECCERRORSINGLEoutputTCELL33:OUT23.TMIN
FAR0outputTCELL25:OUT8.TMIN
FAR1outputTCELL25:OUT9.TMIN
FAR10outputTCELL25:OUT18.TMIN
FAR11outputTCELL25:OUT19.TMIN
FAR12outputTCELL25:OUT20.TMIN
FAR13outputTCELL25:OUT21.TMIN
FAR14outputTCELL25:OUT22.TMIN
FAR15outputTCELL25:OUT23.TMIN
FAR16outputTCELL34:OUT16.TMIN
FAR17outputTCELL34:OUT17.TMIN
FAR18outputTCELL34:OUT18.TMIN
FAR19outputTCELL34:OUT19.TMIN
FAR2outputTCELL25:OUT10.TMIN
FAR20outputTCELL34:OUT20.TMIN
FAR21outputTCELL34:OUT21.TMIN
FAR22outputTCELL34:OUT22.TMIN
FAR23outputTCELL34:OUT23.TMIN
FAR3outputTCELL25:OUT11.TMIN
FAR4outputTCELL25:OUT12.TMIN
FAR5outputTCELL25:OUT13.TMIN
FAR6outputTCELL25:OUT14.TMIN
FAR7outputTCELL25:OUT15.TMIN
FAR8outputTCELL25:OUT16.TMIN
FAR9outputTCELL25:OUT17.TMIN
SYNBIT0outputTCELL33:OUT18.TMIN
SYNBIT1outputTCELL33:OUT19.TMIN
SYNBIT2outputTCELL33:OUT20.TMIN
SYNBIT3outputTCELL33:OUT21.TMIN
SYNBIT4outputTCELL33:OUT22.TMIN
SYNDROME0outputTCELL22:OUT10.TMIN
SYNDROME1outputTCELL22:OUT11.TMIN
SYNDROME10outputTCELL22:OUT20.TMIN
SYNDROME11outputTCELL22:OUT21.TMIN
SYNDROME12outputTCELL22:OUT22.TMIN
SYNDROME2outputTCELL22:OUT12.TMIN
SYNDROME3outputTCELL22:OUT13.TMIN
SYNDROME4outputTCELL22:OUT14.TMIN
SYNDROME5outputTCELL22:OUT15.TMIN
SYNDROME6outputTCELL22:OUT16.TMIN
SYNDROME7outputTCELL22:OUT17.TMIN
SYNDROME8outputTCELL22:OUT18.TMIN
SYNDROME9outputTCELL22:OUT19.TMIN
SYNDROMEVALIDoutputTCELL22:OUT23.TMIN
SYNWORD0outputTCELL35:OUT17.TMIN
SYNWORD1outputTCELL35:OUT18.TMIN
SYNWORD2outputTCELL35:OUT19.TMIN
SYNWORD3outputTCELL35:OUT20.TMIN
SYNWORD4outputTCELL35:OUT21.TMIN
SYNWORD5outputTCELL35:OUT22.TMIN
SYNWORD6outputTCELL35:OUT23.TMIN

Bel USR_ACCESS

virtex6 CFG bel USR_ACCESS
PinDirectionWires
CFGCLKoutputTCELL29:OUT23.TMIN
DATA0outputTCELL27:OUT8.TMIN
DATA1outputTCELL27:OUT9.TMIN
DATA10outputTCELL27:OUT18.TMIN
DATA11outputTCELL27:OUT19.TMIN
DATA12outputTCELL27:OUT20.TMIN
DATA13outputTCELL27:OUT21.TMIN
DATA14outputTCELL27:OUT22.TMIN
DATA15outputTCELL27:OUT23.TMIN
DATA16outputTCELL28:OUT8.TMIN
DATA17outputTCELL28:OUT9.TMIN
DATA18outputTCELL28:OUT10.TMIN
DATA19outputTCELL28:OUT11.TMIN
DATA2outputTCELL27:OUT10.TMIN
DATA20outputTCELL28:OUT12.TMIN
DATA21outputTCELL28:OUT13.TMIN
DATA22outputTCELL28:OUT14.TMIN
DATA23outputTCELL28:OUT15.TMIN
DATA24outputTCELL28:OUT16.TMIN
DATA25outputTCELL28:OUT17.TMIN
DATA26outputTCELL28:OUT18.TMIN
DATA27outputTCELL28:OUT19.TMIN
DATA28outputTCELL28:OUT20.TMIN
DATA29outputTCELL28:OUT21.TMIN
DATA3outputTCELL27:OUT11.TMIN
DATA30outputTCELL28:OUT22.TMIN
DATA31outputTCELL28:OUT23.TMIN
DATA4outputTCELL27:OUT12.TMIN
DATA5outputTCELL27:OUT13.TMIN
DATA6outputTCELL27:OUT14.TMIN
DATA7outputTCELL27:OUT15.TMIN
DATA8outputTCELL27:OUT16.TMIN
DATA9outputTCELL27:OUT17.TMIN
DATAVALIDoutputTCELL29:OUT22.TMIN

Bel DNA_PORT

virtex6 CFG bel DNA_PORT
PinDirectionWires
CLKinputTCELL29:IMUX.CLK1
DINinputTCELL29:IMUX.IMUX38
DOUToutputTCELL29:OUT19.TMIN
READinputTCELL29:IMUX.IMUX36
SHIFTinputTCELL29:IMUX.IMUX37

Bel EFUSE_USR

virtex6 CFG bel EFUSE_USR
PinDirectionWires
EFUSEUSR0outputTCELL20:OUT8.TMIN
EFUSEUSR1outputTCELL20:OUT9.TMIN
EFUSEUSR10outputTCELL20:OUT18.TMIN
EFUSEUSR11outputTCELL20:OUT19.TMIN
EFUSEUSR12outputTCELL20:OUT20.TMIN
EFUSEUSR13outputTCELL20:OUT21.TMIN
EFUSEUSR14outputTCELL20:OUT22.TMIN
EFUSEUSR15outputTCELL20:OUT23.TMIN
EFUSEUSR16outputTCELL21:OUT8.TMIN
EFUSEUSR17outputTCELL21:OUT9.TMIN
EFUSEUSR18outputTCELL21:OUT10.TMIN
EFUSEUSR19outputTCELL21:OUT11.TMIN
EFUSEUSR2outputTCELL20:OUT10.TMIN
EFUSEUSR20outputTCELL21:OUT12.TMIN
EFUSEUSR21outputTCELL21:OUT13.TMIN
EFUSEUSR22outputTCELL21:OUT14.TMIN
EFUSEUSR23outputTCELL21:OUT15.TMIN
EFUSEUSR24outputTCELL21:OUT16.TMIN
EFUSEUSR25outputTCELL21:OUT17.TMIN
EFUSEUSR26outputTCELL21:OUT18.TMIN
EFUSEUSR27outputTCELL21:OUT19.TMIN
EFUSEUSR28outputTCELL21:OUT20.TMIN
EFUSEUSR29outputTCELL21:OUT21.TMIN
EFUSEUSR3outputTCELL20:OUT11.TMIN
EFUSEUSR30outputTCELL21:OUT22.TMIN
EFUSEUSR31outputTCELL21:OUT23.TMIN
EFUSEUSR4outputTCELL20:OUT12.TMIN
EFUSEUSR5outputTCELL20:OUT13.TMIN
EFUSEUSR6outputTCELL20:OUT14.TMIN
EFUSEUSR7outputTCELL20:OUT15.TMIN
EFUSEUSR8outputTCELL20:OUT16.TMIN
EFUSEUSR9outputTCELL20:OUT17.TMIN

Bel CFG_IO_ACCESS

virtex6 CFG bel CFG_IO_ACCESS
PinDirectionWires
DOUTinputTCELL33:IMUX.IMUX42
HSWAPENoutputTCELL31:OUT18.TMIN
MODE0outputTCELL31:OUT19.TMIN
MODE1outputTCELL31:OUT20.TMIN
MODE2outputTCELL31:OUT21.TMIN
RDWRBoutputTCELL31:OUT17.TMIN
TDOinputTCELL33:IMUX.IMUX43
VGGCOMPOUToutputTCELL45:OUT23.TMIN

Bel wires

virtex6 CFG bel wires
WirePins
TCELL17:IMUX.IMUX37PMV0.EN
TCELL17:IMUX.IMUX38PMV0.A0
TCELL17:IMUX.IMUX39PMV0.A1
TCELL17:IMUX.IMUX40PMV0.A2
TCELL17:IMUX.IMUX41PMV0.A3
TCELL17:IMUX.IMUX42PMV0.A4
TCELL17:IMUX.IMUX43PMV0.A5
TCELL17:OUT21.TMINPMV0.O
TCELL17:OUT22.TMINPMV0.ODIV4
TCELL17:OUT23.TMINPMV0.ODIV2
TCELL20:OUT8.TMINEFUSE_USR.EFUSEUSR0
TCELL20:OUT9.TMINEFUSE_USR.EFUSEUSR1
TCELL20:OUT10.TMINEFUSE_USR.EFUSEUSR2
TCELL20:OUT11.TMINEFUSE_USR.EFUSEUSR3
TCELL20:OUT12.TMINEFUSE_USR.EFUSEUSR4
TCELL20:OUT13.TMINEFUSE_USR.EFUSEUSR5
TCELL20:OUT14.TMINEFUSE_USR.EFUSEUSR6
TCELL20:OUT15.TMINEFUSE_USR.EFUSEUSR7
TCELL20:OUT16.TMINEFUSE_USR.EFUSEUSR8
TCELL20:OUT17.TMINEFUSE_USR.EFUSEUSR9
TCELL20:OUT18.TMINEFUSE_USR.EFUSEUSR10
TCELL20:OUT19.TMINEFUSE_USR.EFUSEUSR11
TCELL20:OUT20.TMINEFUSE_USR.EFUSEUSR12
TCELL20:OUT21.TMINEFUSE_USR.EFUSEUSR13
TCELL20:OUT22.TMINEFUSE_USR.EFUSEUSR14
TCELL20:OUT23.TMINEFUSE_USR.EFUSEUSR15
TCELL21:OUT8.TMINEFUSE_USR.EFUSEUSR16
TCELL21:OUT9.TMINEFUSE_USR.EFUSEUSR17
TCELL21:OUT10.TMINEFUSE_USR.EFUSEUSR18
TCELL21:OUT11.TMINEFUSE_USR.EFUSEUSR19
TCELL21:OUT12.TMINEFUSE_USR.EFUSEUSR20
TCELL21:OUT13.TMINEFUSE_USR.EFUSEUSR21
TCELL21:OUT14.TMINEFUSE_USR.EFUSEUSR22
TCELL21:OUT15.TMINEFUSE_USR.EFUSEUSR23
TCELL21:OUT16.TMINEFUSE_USR.EFUSEUSR24
TCELL21:OUT17.TMINEFUSE_USR.EFUSEUSR25
TCELL21:OUT18.TMINEFUSE_USR.EFUSEUSR26
TCELL21:OUT19.TMINEFUSE_USR.EFUSEUSR27
TCELL21:OUT20.TMINEFUSE_USR.EFUSEUSR28
TCELL21:OUT21.TMINEFUSE_USR.EFUSEUSR29
TCELL21:OUT22.TMINEFUSE_USR.EFUSEUSR30
TCELL21:OUT23.TMINEFUSE_USR.EFUSEUSR31
TCELL22:OUT10.TMINFRAME_ECC.SYNDROME0
TCELL22:OUT11.TMINFRAME_ECC.SYNDROME1
TCELL22:OUT12.TMINFRAME_ECC.SYNDROME2
TCELL22:OUT13.TMINFRAME_ECC.SYNDROME3
TCELL22:OUT14.TMINFRAME_ECC.SYNDROME4
TCELL22:OUT15.TMINFRAME_ECC.SYNDROME5
TCELL22:OUT16.TMINFRAME_ECC.SYNDROME6
TCELL22:OUT17.TMINFRAME_ECC.SYNDROME7
TCELL22:OUT18.TMINFRAME_ECC.SYNDROME8
TCELL22:OUT19.TMINFRAME_ECC.SYNDROME9
TCELL22:OUT20.TMINFRAME_ECC.SYNDROME10
TCELL22:OUT21.TMINFRAME_ECC.SYNDROME11
TCELL22:OUT22.TMINFRAME_ECC.SYNDROME12
TCELL22:OUT23.TMINFRAME_ECC.SYNDROMEVALID
TCELL23:OUT8.TMINICAP0.O0
TCELL23:OUT9.TMINICAP0.O1
TCELL23:OUT10.TMINICAP0.O2
TCELL23:OUT11.TMINICAP0.O3
TCELL23:OUT12.TMINICAP0.O4
TCELL23:OUT13.TMINICAP0.O5
TCELL23:OUT14.TMINICAP0.O6
TCELL23:OUT15.TMINICAP0.O7
TCELL23:OUT16.TMINICAP0.O8
TCELL23:OUT17.TMINICAP0.O9
TCELL23:OUT18.TMINICAP0.O10
TCELL23:OUT19.TMINICAP0.O11
TCELL23:OUT20.TMINICAP0.O12
TCELL23:OUT21.TMINICAP0.O13
TCELL23:OUT22.TMINICAP0.O14
TCELL23:OUT23.TMINICAP0.O15
TCELL24:OUT8.TMINICAP0.O16
TCELL24:OUT9.TMINICAP0.O17
TCELL24:OUT10.TMINICAP0.O18
TCELL24:OUT11.TMINICAP0.O19
TCELL24:OUT12.TMINICAP0.O20
TCELL24:OUT13.TMINICAP0.O21
TCELL24:OUT14.TMINICAP0.O22
TCELL24:OUT15.TMINICAP0.O23
TCELL24:OUT16.TMINICAP0.O24
TCELL24:OUT17.TMINICAP0.O25
TCELL24:OUT18.TMINICAP0.O26
TCELL24:OUT19.TMINICAP0.O27
TCELL24:OUT20.TMINICAP0.O28
TCELL24:OUT21.TMINICAP0.O29
TCELL24:OUT22.TMINICAP0.O30
TCELL24:OUT23.TMINICAP0.O31
TCELL25:IMUX.IMUX28ICAP0.I0
TCELL25:IMUX.IMUX29ICAP0.I1
TCELL25:IMUX.IMUX30ICAP0.I2
TCELL25:IMUX.IMUX31ICAP0.I3
TCELL25:IMUX.IMUX32ICAP0.I4
TCELL25:IMUX.IMUX33ICAP0.I5
TCELL25:IMUX.IMUX34ICAP0.I6
TCELL25:IMUX.IMUX35ICAP0.I7
TCELL25:IMUX.IMUX36ICAP0.I8
TCELL25:IMUX.IMUX37ICAP0.I9
TCELL25:IMUX.IMUX38ICAP0.I10
TCELL25:IMUX.IMUX39ICAP0.I11
TCELL25:IMUX.IMUX40ICAP0.I12
TCELL25:IMUX.IMUX41ICAP0.I13
TCELL25:IMUX.IMUX42ICAP0.I14
TCELL25:IMUX.IMUX43ICAP0.I15
TCELL25:OUT8.TMINFRAME_ECC.FAR0
TCELL25:OUT9.TMINFRAME_ECC.FAR1
TCELL25:OUT10.TMINFRAME_ECC.FAR2
TCELL25:OUT11.TMINFRAME_ECC.FAR3
TCELL25:OUT12.TMINFRAME_ECC.FAR4
TCELL25:OUT13.TMINFRAME_ECC.FAR5
TCELL25:OUT14.TMINFRAME_ECC.FAR6
TCELL25:OUT15.TMINFRAME_ECC.FAR7
TCELL25:OUT16.TMINFRAME_ECC.FAR8
TCELL25:OUT17.TMINFRAME_ECC.FAR9
TCELL25:OUT18.TMINFRAME_ECC.FAR10
TCELL25:OUT19.TMINFRAME_ECC.FAR11
TCELL25:OUT20.TMINFRAME_ECC.FAR12
TCELL25:OUT21.TMINFRAME_ECC.FAR13
TCELL25:OUT22.TMINFRAME_ECC.FAR14
TCELL25:OUT23.TMINFRAME_ECC.FAR15
TCELL26:IMUX.CLK1STARTUP.CLK
TCELL26:IMUX.IMUX27ICAP0.I16
TCELL26:IMUX.IMUX28ICAP0.I17
TCELL26:IMUX.IMUX29ICAP0.I18
TCELL26:IMUX.IMUX30ICAP0.I19
TCELL26:IMUX.IMUX31ICAP0.I20
TCELL26:IMUX.IMUX32ICAP0.I21
TCELL26:IMUX.IMUX33ICAP0.I22
TCELL26:IMUX.IMUX34ICAP0.I23
TCELL26:IMUX.IMUX35ICAP0.I24
TCELL26:IMUX.IMUX36ICAP0.I25
TCELL26:IMUX.IMUX37ICAP0.I26
TCELL26:IMUX.IMUX38ICAP0.I27
TCELL26:IMUX.IMUX39ICAP0.I28
TCELL26:IMUX.IMUX40ICAP0.I29
TCELL26:IMUX.IMUX41ICAP0.I30
TCELL26:IMUX.IMUX42ICAP0.I31
TCELL26:OUT9.TMINBSCAN0.SHIFT
TCELL26:OUT10.TMINBSCAN1.SHIFT
TCELL26:OUT11.TMINBSCAN0.RESET
TCELL26:OUT12.TMINBSCAN1.RESET
TCELL26:OUT13.TMINBSCAN0.DRCK
TCELL26:OUT14.TMINBSCAN1.DRCK
TCELL26:OUT15.TMINBSCAN0.CAPTURE
TCELL26:OUT16.TMINBSCAN1.CAPTURE
TCELL26:OUT17.TMINSTARTUP.CFGMCLK
TCELL26:OUT19.TMINSTARTUP.DINSPI
TCELL27:IMUX.CLK1ICAP0.CLK
TCELL27:IMUX.IMUX42STARTUP.KEYCLEARB
TCELL27:IMUX.IMUX43CAPTURE.CAP
TCELL27:OUT8.TMINUSR_ACCESS.DATA0
TCELL27:OUT9.TMINUSR_ACCESS.DATA1
TCELL27:OUT10.TMINUSR_ACCESS.DATA2
TCELL27:OUT11.TMINUSR_ACCESS.DATA3
TCELL27:OUT12.TMINUSR_ACCESS.DATA4
TCELL27:OUT13.TMINUSR_ACCESS.DATA5
TCELL27:OUT14.TMINUSR_ACCESS.DATA6
TCELL27:OUT15.TMINUSR_ACCESS.DATA7
TCELL27:OUT16.TMINUSR_ACCESS.DATA8
TCELL27:OUT17.TMINUSR_ACCESS.DATA9
TCELL27:OUT18.TMINUSR_ACCESS.DATA10
TCELL27:OUT19.TMINUSR_ACCESS.DATA11
TCELL27:OUT20.TMINUSR_ACCESS.DATA12
TCELL27:OUT21.TMINUSR_ACCESS.DATA13
TCELL27:OUT22.TMINUSR_ACCESS.DATA14
TCELL27:OUT23.TMINUSR_ACCESS.DATA15
TCELL28:IMUX.CLK1STARTUP.USRCCLKO
TCELL28:IMUX.IMUX43STARTUP.USRCCLKTS
TCELL28:OUT8.TMINUSR_ACCESS.DATA16
TCELL28:OUT9.TMINUSR_ACCESS.DATA17
TCELL28:OUT10.TMINUSR_ACCESS.DATA18
TCELL28:OUT11.TMINUSR_ACCESS.DATA19
TCELL28:OUT12.TMINUSR_ACCESS.DATA20
TCELL28:OUT13.TMINUSR_ACCESS.DATA21
TCELL28:OUT14.TMINUSR_ACCESS.DATA22
TCELL28:OUT15.TMINUSR_ACCESS.DATA23
TCELL28:OUT16.TMINUSR_ACCESS.DATA24
TCELL28:OUT17.TMINUSR_ACCESS.DATA25
TCELL28:OUT18.TMINUSR_ACCESS.DATA26
TCELL28:OUT19.TMINUSR_ACCESS.DATA27
TCELL28:OUT20.TMINUSR_ACCESS.DATA28
TCELL28:OUT21.TMINUSR_ACCESS.DATA29
TCELL28:OUT22.TMINUSR_ACCESS.DATA30
TCELL28:OUT23.TMINUSR_ACCESS.DATA31
TCELL29:IMUX.CLK1DNA_PORT.CLK
TCELL29:IMUX.IMUX33BSCAN0.TDO
TCELL29:IMUX.IMUX34BSCAN1.TDO
TCELL29:IMUX.IMUX35DCIRESET.RST
TCELL29:IMUX.IMUX36DNA_PORT.READ
TCELL29:IMUX.IMUX37DNA_PORT.SHIFT
TCELL29:IMUX.IMUX38DNA_PORT.DIN
TCELL29:IMUX.IMUX39STARTUP.GTS
TCELL29:IMUX.IMUX40STARTUP.GSR
TCELL29:IMUX.IMUX41STARTUP.USRDONETS
TCELL29:IMUX.IMUX42STARTUP.USRDONEO
TCELL29:IMUX.IMUX43STARTUP.PACK
TCELL29:OUT17.TMINICAP0.BUSY
TCELL29:OUT18.TMINDCIRESET.LOCKED
TCELL29:OUT19.TMINDNA_PORT.DOUT
TCELL29:OUT20.TMINSTARTUP.PREQ
TCELL29:OUT21.TMINSTARTUP.EOS
TCELL29:OUT22.TMINUSR_ACCESS.DATAVALID
TCELL29:OUT23.TMINSTARTUP.CFGCLK, USR_ACCESS.CFGCLK
TCELL30:IMUX.CLK1CAPTURE.CLK
TCELL30:OUT20.TMINBSCAN0.UPDATE
TCELL30:OUT21.TMINBSCAN1.UPDATE
TCELL30:OUT22.TMINBSCAN0.TDI
TCELL30:OUT23.TMINBSCAN1.TDI
TCELL31:OUT17.TMINCFG_IO_ACCESS.RDWRB
TCELL31:OUT18.TMINCFG_IO_ACCESS.HSWAPEN
TCELL31:OUT19.TMINCFG_IO_ACCESS.MODE0
TCELL31:OUT20.TMINCFG_IO_ACCESS.MODE1
TCELL31:OUT21.TMINCFG_IO_ACCESS.MODE2
TCELL31:OUT22.TMINFRAME_ECC.CRCERROR
TCELL31:OUT23.TMINFRAME_ECC.ECCERROR
TCELL33:IMUX.IMUX42CFG_IO_ACCESS.DOUT
TCELL33:IMUX.IMUX43CFG_IO_ACCESS.TDO
TCELL33:OUT18.TMINFRAME_ECC.SYNBIT0
TCELL33:OUT19.TMINFRAME_ECC.SYNBIT1
TCELL33:OUT20.TMINFRAME_ECC.SYNBIT2
TCELL33:OUT21.TMINFRAME_ECC.SYNBIT3
TCELL33:OUT22.TMINFRAME_ECC.SYNBIT4
TCELL33:OUT23.TMINFRAME_ECC.ECCERRORSINGLE
TCELL34:OUT16.TMINFRAME_ECC.FAR16
TCELL34:OUT17.TMINFRAME_ECC.FAR17
TCELL34:OUT18.TMINFRAME_ECC.FAR18
TCELL34:OUT19.TMINFRAME_ECC.FAR19
TCELL34:OUT20.TMINFRAME_ECC.FAR20
TCELL34:OUT21.TMINFRAME_ECC.FAR21
TCELL34:OUT22.TMINFRAME_ECC.FAR22
TCELL34:OUT23.TMINFRAME_ECC.FAR23
TCELL35:IMUX.IMUX38ICAP0.CSB
TCELL35:IMUX.IMUX39ICAP0.RDWRB
TCELL35:OUT17.TMINFRAME_ECC.SYNWORD0
TCELL35:OUT18.TMINFRAME_ECC.SYNWORD1
TCELL35:OUT19.TMINFRAME_ECC.SYNWORD2
TCELL35:OUT20.TMINFRAME_ECC.SYNWORD3
TCELL35:OUT21.TMINFRAME_ECC.SYNWORD4
TCELL35:OUT22.TMINFRAME_ECC.SYNWORD5
TCELL35:OUT23.TMINFRAME_ECC.SYNWORD6
TCELL36:OUT16.TMINBSCAN0.SEL
TCELL36:OUT17.TMINBSCAN1.SEL
TCELL36:OUT18.TMINBSCAN0.TMS
TCELL36:OUT19.TMINBSCAN1.TMS
TCELL36:OUT20.TMINBSCAN0.TCK
TCELL36:OUT21.TMINBSCAN1.TCK, STARTUP.TCKSPI
TCELL36:OUT22.TMINBSCAN0.RUNTEST
TCELL36:OUT23.TMINBSCAN1.RUNTEST
TCELL41:IMUX.CLK1ICAP1.CLK
TCELL43:IMUX.IMUX42ICAP1.RDWRB
TCELL43:IMUX.IMUX43ICAP1.CSB
TCELL43:OUT20.TMINBSCAN2.SEL
TCELL43:OUT21.TMINBSCAN3.SEL
TCELL43:OUT22.TMINBSCAN2.UPDATE
TCELL43:OUT23.TMINBSCAN3.UPDATE
TCELL44:IMUX.IMUX42BSCAN2.TDO
TCELL44:IMUX.IMUX43BSCAN3.TDO
TCELL44:OUT16.TMINBSCAN2.RESET
TCELL44:OUT17.TMINBSCAN3.RESET
TCELL44:OUT18.TMINBSCAN2.DRCK
TCELL44:OUT19.TMINBSCAN3.DRCK
TCELL44:OUT20.TMINBSCAN2.CAPTURE
TCELL44:OUT21.TMINBSCAN3.CAPTURE
TCELL44:OUT22.TMINBSCAN2.RUNTEST
TCELL44:OUT23.TMINBSCAN3.RUNTEST
TCELL45:OUT22.TMINICAP1.BUSY
TCELL45:OUT23.TMINCFG_IO_ACCESS.VGGCOMPOUT
TCELL46:IMUX.IMUX28ICAP1.I0
TCELL46:IMUX.IMUX29ICAP1.I1
TCELL46:IMUX.IMUX30ICAP1.I2
TCELL46:IMUX.IMUX31ICAP1.I3
TCELL46:IMUX.IMUX32ICAP1.I4
TCELL46:IMUX.IMUX33ICAP1.I5
TCELL46:IMUX.IMUX34ICAP1.I6
TCELL46:IMUX.IMUX35ICAP1.I7
TCELL46:IMUX.IMUX36ICAP1.I8
TCELL46:IMUX.IMUX37ICAP1.I9
TCELL46:IMUX.IMUX38ICAP1.I10
TCELL46:IMUX.IMUX39ICAP1.I11
TCELL46:IMUX.IMUX40ICAP1.I12
TCELL46:IMUX.IMUX41ICAP1.I13
TCELL46:IMUX.IMUX42ICAP1.I14
TCELL46:IMUX.IMUX43ICAP1.I15
TCELL46:OUT16.TMINBSCAN2.TMS
TCELL46:OUT17.TMINBSCAN3.TMS
TCELL46:OUT18.TMINBSCAN2.TDI
TCELL46:OUT19.TMINBSCAN3.TDI
TCELL46:OUT20.TMINBSCAN2.TCK
TCELL46:OUT21.TMINBSCAN3.TCK
TCELL46:OUT22.TMINBSCAN2.SHIFT
TCELL46:OUT23.TMINBSCAN3.SHIFT
TCELL47:OUT16.TMINICAP1.O0
TCELL47:OUT17.TMINICAP1.O1
TCELL47:OUT18.TMINICAP1.O2
TCELL47:OUT19.TMINICAP1.O3
TCELL47:OUT20.TMINICAP1.O4
TCELL47:OUT21.TMINICAP1.O5
TCELL47:OUT22.TMINICAP1.O6
TCELL47:OUT23.TMINICAP1.O7
TCELL48:IMUX.IMUX28ICAP1.I16
TCELL48:IMUX.IMUX29ICAP1.I17
TCELL48:IMUX.IMUX30ICAP1.I18
TCELL48:IMUX.IMUX31ICAP1.I19
TCELL48:IMUX.IMUX32ICAP1.I20
TCELL48:IMUX.IMUX33ICAP1.I21
TCELL48:IMUX.IMUX34ICAP1.I22
TCELL48:IMUX.IMUX35ICAP1.I23
TCELL48:IMUX.IMUX36ICAP1.I24
TCELL48:IMUX.IMUX37ICAP1.I25
TCELL48:IMUX.IMUX38ICAP1.I26
TCELL48:IMUX.IMUX39ICAP1.I27
TCELL48:IMUX.IMUX40ICAP1.I28
TCELL48:IMUX.IMUX41ICAP1.I29
TCELL48:IMUX.IMUX42ICAP1.I30
TCELL48:IMUX.IMUX43ICAP1.I31
TCELL48:OUT16.TMINICAP1.O8
TCELL48:OUT17.TMINICAP1.O9
TCELL48:OUT18.TMINICAP1.O10
TCELL48:OUT19.TMINICAP1.O11
TCELL48:OUT20.TMINICAP1.O12
TCELL48:OUT21.TMINICAP1.O13
TCELL48:OUT22.TMINICAP1.O14
TCELL48:OUT23.TMINICAP1.O15
TCELL49:OUT16.TMINICAP1.O16
TCELL49:OUT17.TMINICAP1.O17
TCELL49:OUT18.TMINICAP1.O18
TCELL49:OUT19.TMINICAP1.O19
TCELL49:OUT20.TMINICAP1.O20
TCELL49:OUT21.TMINICAP1.O21
TCELL49:OUT22.TMINICAP1.O22
TCELL49:OUT23.TMINICAP1.O23
TCELL50:OUT16.TMINICAP1.O24
TCELL50:OUT17.TMINICAP1.O25
TCELL50:OUT18.TMINICAP1.O26
TCELL50:OUT19.TMINICAP1.O27
TCELL50:OUT20.TMINICAP1.O28
TCELL50:OUT21.TMINICAP1.O29
TCELL50:OUT22.TMINICAP1.O30
TCELL50:OUT23.TMINICAP1.O31
TCELL51:IMUX.CLK1SYSMON.DCLK
TCELL51:OUT8.TMINSYSMON.DO0
TCELL51:OUT9.TMINSYSMON.DO1
TCELL51:OUT10.TMINSYSMON.DO2
TCELL51:OUT11.TMINSYSMON.DO3
TCELL51:OUT12.TMINSYSMON.DO4
TCELL51:OUT13.TMINSYSMON.DO5
TCELL51:OUT14.TMINSYSMON.DO6
TCELL51:OUT15.TMINSYSMON.DO7
TCELL51:OUT16.TMINSYSMON.DO8
TCELL51:OUT17.TMINSYSMON.DO9
TCELL51:OUT18.TMINSYSMON.DO10
TCELL51:OUT19.TMINSYSMON.DO11
TCELL51:OUT20.TMINSYSMON.DO12
TCELL51:OUT21.TMINSYSMON.DO13
TCELL51:OUT22.TMINSYSMON.DO14
TCELL51:OUT23.TMINSYSMON.DO15
TCELL52:IMUX.CLK1SYSMON.CONVSTCLK
TCELL52:IMUX.IMUX28SYSMON.DI0
TCELL52:IMUX.IMUX29SYSMON.DI1
TCELL52:IMUX.IMUX30SYSMON.DI2
TCELL52:IMUX.IMUX31SYSMON.DI3
TCELL52:IMUX.IMUX32SYSMON.DI4
TCELL52:IMUX.IMUX33SYSMON.DI5
TCELL52:IMUX.IMUX34SYSMON.DI6
TCELL52:IMUX.IMUX35SYSMON.DI7
TCELL52:IMUX.IMUX36SYSMON.DI8
TCELL52:IMUX.IMUX37SYSMON.DI9
TCELL52:IMUX.IMUX38SYSMON.DI10
TCELL52:IMUX.IMUX39SYSMON.DI11
TCELL52:IMUX.IMUX40SYSMON.DI12
TCELL52:IMUX.IMUX41SYSMON.DI13
TCELL52:IMUX.IMUX42SYSMON.DI14
TCELL52:IMUX.IMUX43SYSMON.DI15
TCELL52:OUT8.TMINSYSMON.JTAGLOCKED
TCELL52:OUT9.TMINSYSMON.JTAGMODIFIED
TCELL52:OUT10.TMINSYSMON.JTAGBUSY
TCELL52:OUT11.TMINSYSMON.DRDY
TCELL52:OUT12.TMINSYSMON.ALM0
TCELL52:OUT13.TMINSYSMON.ALM1
TCELL52:OUT14.TMINSYSMON.ALM2
TCELL52:OUT15.TMINSYSMON.CHANNEL0
TCELL52:OUT16.TMINSYSMON.CHANNEL1
TCELL52:OUT17.TMINSYSMON.CHANNEL2
TCELL52:OUT18.TMINSYSMON.CHANNEL3
TCELL52:OUT19.TMINSYSMON.CHANNEL4
TCELL52:OUT20.TMINSYSMON.BUSY
TCELL52:OUT21.TMINSYSMON.OT
TCELL52:OUT22.TMINSYSMON.EOC
TCELL52:OUT23.TMINSYSMON.EOS
TCELL53:IMUX.CLK1SYSMON.TESTADCCLK0
TCELL53:IMUX.CTRL1SYSMON.RESET
TCELL53:IMUX.IMUX34SYSMON.DADDR0
TCELL53:IMUX.IMUX35SYSMON.DADDR1
TCELL53:IMUX.IMUX36SYSMON.DADDR2
TCELL53:IMUX.IMUX37SYSMON.DADDR3
TCELL53:IMUX.IMUX38SYSMON.DADDR4
TCELL53:IMUX.IMUX39SYSMON.DADDR5
TCELL53:IMUX.IMUX40SYSMON.DADDR6
TCELL53:IMUX.IMUX41SYSMON.DEN
TCELL53:IMUX.IMUX42SYSMON.DWE
TCELL53:IMUX.IMUX43SYSMON.CONVST
TCELL53:OUT8.TMINSYSMON.TESTDB0
TCELL53:OUT9.TMINSYSMON.TESTDB1
TCELL53:OUT10.TMINSYSMON.TESTDB2
TCELL53:OUT11.TMINSYSMON.TESTDB3
TCELL53:OUT12.TMINSYSMON.TESTDB4
TCELL53:OUT13.TMINSYSMON.TESTDB5
TCELL53:OUT14.TMINSYSMON.TESTDB6
TCELL53:OUT15.TMINSYSMON.TESTDB7
TCELL53:OUT16.TMINSYSMON.TESTDB8
TCELL53:OUT17.TMINSYSMON.TESTDB9
TCELL53:OUT18.TMINSYSMON.TESTDB10
TCELL53:OUT19.TMINSYSMON.TESTDB11
TCELL53:OUT20.TMINSYSMON.TESTDB12
TCELL53:OUT21.TMINSYSMON.TESTDB13
TCELL53:OUT22.TMINSYSMON.TESTDB14
TCELL53:OUT23.TMINSYSMON.TESTDB15
TCELL54:IMUX.CLK1SYSMON.TESTADCCLK1
TCELL54:IMUX.IMUX36SYSMON.TESTCAPTURE
TCELL54:IMUX.IMUX37SYSMON.TESTDRCK
TCELL54:IMUX.IMUX38SYSMON.TESTENJTAG
TCELL54:IMUX.IMUX39SYSMON.TESTRST
TCELL54:IMUX.IMUX40SYSMON.TESTSEL
TCELL54:IMUX.IMUX41SYSMON.TESTSHIFT
TCELL54:IMUX.IMUX42SYSMON.TESTTDI
TCELL54:IMUX.IMUX43SYSMON.TESTUPDATE
TCELL54:OUT14.TMINSYSMON.TESTADCOUT10
TCELL54:OUT15.TMINSYSMON.TESTADCOUT11
TCELL54:OUT16.TMINSYSMON.TESTADCOUT12
TCELL54:OUT17.TMINSYSMON.TESTADCOUT13
TCELL54:OUT18.TMINSYSMON.TESTADCOUT14
TCELL54:OUT19.TMINSYSMON.TESTADCOUT15
TCELL54:OUT20.TMINSYSMON.TESTADCOUT16
TCELL54:OUT21.TMINSYSMON.TESTADCOUT17
TCELL54:OUT22.TMINSYSMON.TESTADCOUT18
TCELL54:OUT23.TMINSYSMON.TESTADCOUT19
TCELL55:IMUX.CLK1SYSMON.TESTADCCLK2
TCELL55:IMUX.IMUX34SYSMON.TESTADCIN10
TCELL55:IMUX.IMUX35SYSMON.TESTADCIN11
TCELL55:IMUX.IMUX36SYSMON.TESTADCIN12
TCELL55:IMUX.IMUX37SYSMON.TESTADCIN13
TCELL55:IMUX.IMUX38SYSMON.TESTADCIN14
TCELL55:IMUX.IMUX39SYSMON.TESTADCIN15
TCELL55:IMUX.IMUX40SYSMON.TESTADCIN16
TCELL55:IMUX.IMUX41SYSMON.TESTADCIN17
TCELL55:IMUX.IMUX42SYSMON.TESTADCIN18
TCELL55:IMUX.IMUX43SYSMON.TESTADCIN19
TCELL55:OUT14.TMINSYSMON.TESTADCOUT0
TCELL55:OUT15.TMINSYSMON.TESTADCOUT1
TCELL55:OUT16.TMINSYSMON.TESTADCOUT2
TCELL55:OUT17.TMINSYSMON.TESTADCOUT3
TCELL55:OUT18.TMINSYSMON.TESTADCOUT4
TCELL55:OUT19.TMINSYSMON.TESTADCOUT5
TCELL55:OUT20.TMINSYSMON.TESTADCOUT6
TCELL55:OUT21.TMINSYSMON.TESTADCOUT7
TCELL55:OUT22.TMINSYSMON.TESTADCOUT8
TCELL55:OUT23.TMINSYSMON.TESTADCOUT9
TCELL56:IMUX.CLK1SYSMON.TESTADCCLK3
TCELL56:IMUX.IMUX34SYSMON.TESTADCIN0
TCELL56:IMUX.IMUX35SYSMON.TESTADCIN1
TCELL56:IMUX.IMUX36SYSMON.TESTADCIN2
TCELL56:IMUX.IMUX37SYSMON.TESTADCIN3
TCELL56:IMUX.IMUX38SYSMON.TESTADCIN4
TCELL56:IMUX.IMUX39SYSMON.TESTADCIN5
TCELL56:IMUX.IMUX40SYSMON.TESTADCIN6
TCELL56:IMUX.IMUX41SYSMON.TESTADCIN7
TCELL56:IMUX.IMUX42SYSMON.TESTADCIN8
TCELL56:IMUX.IMUX43SYSMON.TESTADCIN9
TCELL56:OUT18.TMINSYSMON.TESTTDO
TCELL56:OUT19.TMINSYSMON.TESTSOA
TCELL56:OUT20.TMINSYSMON.TESTSOB
TCELL56:OUT21.TMINSYSMON.TESTSOC
TCELL56:OUT22.TMINSYSMON.TESTSOD
TCELL56:OUT23.TMINSYSMON.TESTSOE
TCELL57:IMUX.IMUX32SYSMON.TESTSCANCLKA
TCELL57:IMUX.IMUX33SYSMON.TESTSCANMODEA
TCELL57:IMUX.IMUX34SYSMON.TESTSIA
TCELL57:IMUX.IMUX35SYSMON.TESTSEA
TCELL57:IMUX.IMUX36SYSMON.TESTSCANCLKB
TCELL57:IMUX.IMUX37SYSMON.TESTSCANMODEB
TCELL57:IMUX.IMUX38SYSMON.TESTSIB
TCELL57:IMUX.IMUX39SYSMON.TESTSEB
TCELL57:IMUX.IMUX40SYSMON.TESTSCANCLKC
TCELL57:IMUX.IMUX41SYSMON.TESTSCANMODEC
TCELL57:IMUX.IMUX42SYSMON.TESTSIC
TCELL57:IMUX.IMUX43SYSMON.TESTSEC
TCELL58:IMUX.IMUX35SYSMON.TESTSCANCLKD
TCELL58:IMUX.IMUX36SYSMON.TESTSCANMODED
TCELL58:IMUX.IMUX37SYSMON.TESTSID
TCELL58:IMUX.IMUX38SYSMON.TESTSED
TCELL58:IMUX.IMUX39SYSMON.TESTSCANCLKE
TCELL58:IMUX.IMUX40SYSMON.TESTSCANMODEE
TCELL58:IMUX.IMUX41SYSMON.TESTSIE
TCELL58:IMUX.IMUX42SYSMON.TESTSEE
TCELL58:IMUX.IMUX43SYSMON.TESTSCANRESET
TCELL66:IMUX.IMUX37PMV1.EN
TCELL66:IMUX.IMUX38PMV1.A0
TCELL66:IMUX.IMUX39PMV1.A1
TCELL66:IMUX.IMUX40PMV1.A2
TCELL66:IMUX.IMUX41PMV1.A3
TCELL66:IMUX.IMUX42PMV1.A4
TCELL66:IMUX.IMUX43PMV1.A5
TCELL66:OUT21.TMINPMV1.O
TCELL66:OUT22.TMINPMV1.ODIV4
TCELL66:OUT23.TMINPMV1.ODIV2

Bitstream

virtex6 CFG bittile 0
BitFrame
virtex6 CFG bittile 1
BitFrame
virtex6 CFG bittile 2
BitFrame
virtex6 CFG bittile 3
BitFrame
virtex6 CFG bittile 4
BitFrame
virtex6 CFG bittile 5
BitFrame
virtex6 CFG bittile 6
BitFrame
virtex6 CFG bittile 7
BitFrame
virtex6 CFG bittile 8
BitFrame
virtex6 CFG bittile 9
BitFrame
virtex6 CFG bittile 10
BitFrame
virtex6 CFG bittile 11
BitFrame
virtex6 CFG bittile 12
BitFrame
virtex6 CFG bittile 13
BitFrame
virtex6 CFG bittile 14
BitFrame
virtex6 CFG bittile 15
BitFrame
virtex6 CFG bittile 16
BitFrame
virtex6 CFG bittile 17
BitFrame
virtex6 CFG bittile 18
BitFrame
virtex6 CFG bittile 19
BitFrame
virtex6 CFG bittile 20
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DINPIN[0] MISC:CSPIN[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:CSPIN[1] MISC:DINPIN[1]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:RDWRPIN[0]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:RDWRPIN[1] -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:BUSYPIN[0]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:BUSYPIN[1] -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:CCLKPIN[0]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TDOPIN[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TDOPIN[1] -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TCKPIN[0]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TCKPIN[1] -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TMSPIN[0]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TMSPIN[1] -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TDIPIN[0]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:TDIPIN[1] -
virtex6 CFG bittile 21
BitFrame
virtex6 CFG bittile 22
BitFrame
virtex6 CFG bittile 23
BitFrame
virtex6 CFG bittile 24
BitFrame
virtex6 CFG bittile 25
BitFrame
virtex6 CFG bittile 26
BitFrame
virtex6 CFG bittile 27
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ICAP1:ENABLE[1] ICAP0:ENABLE[2]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ICAP1:ENABLE[0] ICAP0:ENABLE[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ICAP0:ENABLE[0] ICAP1:ENABLE[2]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ICAP_COMMON:ICAP_WIDTH[1] BSCAN_COMMON:DISABLE_JTAG[2]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ICAP_COMMON:ICAP_WIDTH[0] BSCAN_COMMON:DISABLE_JTAG[1]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - BSCAN_COMMON:DISABLE_JTAG[0] ICAP_COMMON:ICAP_WIDTH[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:GTS_GSR_ENABLE[1] ICAP_COMMON:ICAP_WIDTH[5]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:GTS_GSR_ENABLE[0] ICAP_COMMON:ICAP_WIDTH[4]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ICAP_COMMON:ICAP_WIDTH[3] STARTUP:GTS_GSR_ENABLE[2]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:PROG_USR[1] STARTUP:USRCCLK_ENABLE[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:PROG_USR[0] STARTUP:USRCCLK_ENABLE[1]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:USRCCLK_ENABLE[0] STARTUP:PROG_USR[2]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CFG_IO_ACCESS:ENABLE[1] DNA_PORT:ENABLE[2]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CFG_IO_ACCESS:ENABLE[0] DNA_PORT:ENABLE[1]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - DNA_PORT:ENABLE[0] CFG_IO_ACCESS:ENABLE[2]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[30] ~BSCAN_COMMON:USERID[31]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[28] ~BSCAN_COMMON:USERID[29]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[26] ~BSCAN_COMMON:USERID[27]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[24] ~BSCAN_COMMON:USERID[25]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[22] ~BSCAN_COMMON:USERID[23]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[20] ~BSCAN_COMMON:USERID[21]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[18] ~BSCAN_COMMON:USERID[19]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[16] ~BSCAN_COMMON:USERID[17]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[14] ~BSCAN_COMMON:USERID[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[12] ~BSCAN_COMMON:USERID[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[10] ~BSCAN_COMMON:USERID[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[8] ~BSCAN_COMMON:USERID[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[6] ~BSCAN_COMMON:USERID[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[4] ~BSCAN_COMMON:USERID[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[2] ~BSCAN_COMMON:USERID[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~BSCAN_COMMON:USERID[0] ~BSCAN_COMMON:USERID[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DCI_CLK_ENABLE[3] -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DCI_CLK_ENABLE[2] -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DCI_CLK_ENABLE[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DCI_CLK_ENABLE[1] -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DCI_CLK_ENABLE[0] -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DCI_CLK_ENABLE[4]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - DCIRESET:ENABLE[1] -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - DCIRESET:ENABLE[0] -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - DCIRESET:ENABLE[2]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - BSCAN2:ENABLE BSCAN3:ENABLE
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - BSCAN0:ENABLE BSCAN1:ENABLE
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:GTS_SYNC STARTUP:GSR_SYNC
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:KEY_CLEAR_ENABLE[2]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:KEY_CLEAR_ENABLE[1]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - STARTUP:KEY_CLEAR_ENABLE[0] -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex6 CFG bittile 28
BitFrame
virtex6 CFG bittile 29
BitFrame
virtex6 CFG bittile 30
BitFrame
virtex6 CFG bittile 31
BitFrame
virtex6 CFG bittile 32
BitFrame
virtex6 CFG bittile 33
BitFrame
virtex6 CFG bittile 34
BitFrame
virtex6 CFG bittile 35
BitFrame
virtex6 CFG bittile 36
BitFrame
virtex6 CFG bittile 37
BitFrame
virtex6 CFG bittile 38
BitFrame
virtex6 CFG bittile 39
BitFrame
virtex6 CFG bittile 40
BitFrame
virtex6 CFG bittile 41
BitFrame
virtex6 CFG bittile 42
BitFrame
virtex6 CFG bittile 43
BitFrame
virtex6 CFG bittile 44
BitFrame
virtex6 CFG bittile 45
BitFrame
virtex6 CFG bittile 46
BitFrame
virtex6 CFG bittile 47
BitFrame
virtex6 CFG bittile 48
BitFrame
virtex6 CFG bittile 49
BitFrame
virtex6 CFG bittile 50
BitFrame
virtex6 CFG bittile 51
BitFrame
virtex6 CFG bittile 52
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[14] SYSMON:INIT_47[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[12] SYSMON:INIT_47[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[10] SYSMON:INIT_47[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[8] SYSMON:INIT_47[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[6] SYSMON:INIT_47[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[4] SYSMON:INIT_47[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[2] SYSMON:INIT_47[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_47[0] SYSMON:INIT_47[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[14] SYSMON:INIT_46[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[12] SYSMON:INIT_46[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[10] SYSMON:INIT_46[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[8] SYSMON:INIT_46[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[6] SYSMON:INIT_46[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[4] SYSMON:INIT_46[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[2] SYSMON:INIT_46[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_46[0] SYSMON:INIT_46[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[14] SYSMON:INIT_45[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[12] SYSMON:INIT_45[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[10] SYSMON:INIT_45[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[8] SYSMON:INIT_45[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[6] SYSMON:INIT_45[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[4] SYSMON:INIT_45[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[2] SYSMON:INIT_45[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_45[0] SYSMON:INIT_45[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[14] SYSMON:INIT_44[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[12] SYSMON:INIT_44[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[10] SYSMON:INIT_44[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[8] SYSMON:INIT_44[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[6] SYSMON:INIT_44[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[4] SYSMON:INIT_44[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[2] SYSMON:INIT_44[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_44[0] SYSMON:INIT_44[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[14] SYSMON:INIT_43[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[12] SYSMON:INIT_43[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[10] SYSMON:INIT_43[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[8] SYSMON:INIT_43[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[6] SYSMON:INIT_43[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[4] SYSMON:INIT_43[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[2] SYSMON:INIT_43[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_43[0] SYSMON:INIT_43[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[14] SYSMON:INIT_42[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[12] SYSMON:INIT_42[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[10] SYSMON:INIT_42[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[8] SYSMON:INIT_42[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[6] SYSMON:INIT_42[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[4] SYSMON:INIT_42[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[2] SYSMON:INIT_42[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_42[0] SYSMON:INIT_42[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[14] SYSMON:INIT_41[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[12] SYSMON:INIT_41[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[10] SYSMON:INIT_41[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[8] SYSMON:INIT_41[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[6] SYSMON:INIT_41[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[4] SYSMON:INIT_41[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[2] SYSMON:INIT_41[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_41[0] SYSMON:INIT_41[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[14] SYSMON:INIT_40[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[12] SYSMON:INIT_40[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[10] SYSMON:INIT_40[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[8] SYSMON:INIT_40[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[6] SYSMON:INIT_40[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[4] SYSMON:INIT_40[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[2] SYSMON:INIT_40[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_40[0] SYSMON:INIT_40[1]
virtex6 CFG bittile 53
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[14] SYSMON:INIT_4F[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[12] SYSMON:INIT_4F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[10] SYSMON:INIT_4F[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[8] SYSMON:INIT_4F[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[6] SYSMON:INIT_4F[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[4] SYSMON:INIT_4F[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[2] SYSMON:INIT_4F[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4F[0] SYSMON:INIT_4F[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[14] SYSMON:INIT_4E[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[12] SYSMON:INIT_4E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[10] SYSMON:INIT_4E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[8] SYSMON:INIT_4E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[6] SYSMON:INIT_4E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[4] SYSMON:INIT_4E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[2] SYSMON:INIT_4E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4E[0] SYSMON:INIT_4E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[14] SYSMON:INIT_4D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[12] SYSMON:INIT_4D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[10] SYSMON:INIT_4D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[8] SYSMON:INIT_4D[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[6] SYSMON:INIT_4D[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[4] SYSMON:INIT_4D[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[2] SYSMON:INIT_4D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4D[0] SYSMON:INIT_4D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[14] SYSMON:INIT_4C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[12] SYSMON:INIT_4C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[10] SYSMON:INIT_4C[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[8] SYSMON:INIT_4C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[6] SYSMON:INIT_4C[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[4] SYSMON:INIT_4C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[2] SYSMON:INIT_4C[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4C[0] SYSMON:INIT_4C[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[14] SYSMON:INIT_4B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[12] SYSMON:INIT_4B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[10] SYSMON:INIT_4B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[8] SYSMON:INIT_4B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[6] SYSMON:INIT_4B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[4] SYSMON:INIT_4B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[2] SYSMON:INIT_4B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4B[0] SYSMON:INIT_4B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[14] SYSMON:INIT_4A[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[12] SYSMON:INIT_4A[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[10] SYSMON:INIT_4A[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[8] SYSMON:INIT_4A[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[6] SYSMON:INIT_4A[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[4] SYSMON:INIT_4A[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[2] SYSMON:INIT_4A[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_4A[0] SYSMON:INIT_4A[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[14] SYSMON:INIT_49[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[12] SYSMON:INIT_49[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[10] SYSMON:INIT_49[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[8] SYSMON:INIT_49[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[6] SYSMON:INIT_49[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[4] SYSMON:INIT_49[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[2] SYSMON:INIT_49[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_49[0] SYSMON:INIT_49[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[14] SYSMON:INIT_48[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[12] SYSMON:INIT_48[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[10] SYSMON:INIT_48[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[8] SYSMON:INIT_48[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[6] SYSMON:INIT_48[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[4] SYSMON:INIT_48[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[2] SYSMON:INIT_48[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_48[0] SYSMON:INIT_48[1]
virtex6 CFG bittile 54
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[14] SYSMON:INIT_57[15] - -
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[12] SYSMON:INIT_57[13] - -
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[10] SYSMON:INIT_57[11] - -
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[8] SYSMON:INIT_57[9] - -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[6] SYSMON:INIT_57[7] - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[4] SYSMON:INIT_57[5] - -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[2] SYSMON:INIT_57[3] - -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_57[0] SYSMON:INIT_57[1] - -
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[14] SYSMON:INIT_56[15] - -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[12] SYSMON:INIT_56[13] - -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[10] SYSMON:INIT_56[11] - -
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[8] SYSMON:INIT_56[9] - -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[6] SYSMON:INIT_56[7] - -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[4] SYSMON:INIT_56[5] - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[2] SYSMON:INIT_56[3] - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_56[0] SYSMON:INIT_56[1] - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[14] SYSMON:INIT_55[15] - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[12] SYSMON:INIT_55[13] - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[10] SYSMON:INIT_55[11] - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[8] SYSMON:INIT_55[9] - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[6] SYSMON:INIT_55[7] - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[4] SYSMON:INIT_55[5] - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[2] SYSMON:INIT_55[3] - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_55[0] SYSMON:INIT_55[1] ~SYSMON:INV.CONVSTCLK ~SYSMON:INV.DCLK
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[14] SYSMON:INIT_54[15] SYSMON:SYSMON_TEST_E[14] SYSMON:SYSMON_TEST_E[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[12] SYSMON:INIT_54[13] SYSMON:SYSMON_TEST_E[12] SYSMON:SYSMON_TEST_E[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[10] SYSMON:INIT_54[11] SYSMON:SYSMON_TEST_E[10] SYSMON:SYSMON_TEST_E[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[8] SYSMON:INIT_54[9] SYSMON:SYSMON_TEST_E[8] SYSMON:SYSMON_TEST_E[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[6] SYSMON:INIT_54[7] SYSMON:SYSMON_TEST_E[6] SYSMON:SYSMON_TEST_E[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[4] SYSMON:INIT_54[5] SYSMON:SYSMON_TEST_E[4] SYSMON:SYSMON_TEST_E[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[2] SYSMON:INIT_54[3] SYSMON:SYSMON_TEST_E[2] SYSMON:SYSMON_TEST_E[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_54[0] SYSMON:INIT_54[1] SYSMON:SYSMON_TEST_E[0] SYSMON:SYSMON_TEST_E[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[14] SYSMON:INIT_53[15] SYSMON:SYSMON_TEST_D[14] SYSMON:SYSMON_TEST_D[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[12] SYSMON:INIT_53[13] SYSMON:SYSMON_TEST_D[12] SYSMON:SYSMON_TEST_D[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[10] SYSMON:INIT_53[11] SYSMON:SYSMON_TEST_D[10] SYSMON:SYSMON_TEST_D[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[8] SYSMON:INIT_53[9] SYSMON:SYSMON_TEST_D[8] SYSMON:SYSMON_TEST_D[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[6] SYSMON:INIT_53[7] SYSMON:SYSMON_TEST_D[6] SYSMON:SYSMON_TEST_D[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[4] SYSMON:INIT_53[5] SYSMON:SYSMON_TEST_D[4] SYSMON:SYSMON_TEST_D[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[2] SYSMON:INIT_53[3] SYSMON:SYSMON_TEST_D[2] SYSMON:SYSMON_TEST_D[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_53[0] SYSMON:INIT_53[1] SYSMON:SYSMON_TEST_D[0] SYSMON:SYSMON_TEST_D[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[14] SYSMON:INIT_52[15] SYSMON:SYSMON_TEST_C[14] SYSMON:SYSMON_TEST_C[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[12] SYSMON:INIT_52[13] SYSMON:SYSMON_TEST_C[12] SYSMON:SYSMON_TEST_C[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[10] SYSMON:INIT_52[11] SYSMON:SYSMON_TEST_C[10] SYSMON:SYSMON_TEST_C[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[8] SYSMON:INIT_52[9] SYSMON:SYSMON_TEST_C[8] SYSMON:SYSMON_TEST_C[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[6] SYSMON:INIT_52[7] SYSMON:SYSMON_TEST_C[6] SYSMON:SYSMON_TEST_C[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[4] SYSMON:INIT_52[5] SYSMON:SYSMON_TEST_C[4] SYSMON:SYSMON_TEST_C[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[2] SYSMON:INIT_52[3] SYSMON:SYSMON_TEST_C[2] SYSMON:SYSMON_TEST_C[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_52[0] SYSMON:INIT_52[1] SYSMON:SYSMON_TEST_C[0] SYSMON:SYSMON_TEST_C[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[14] SYSMON:INIT_51[15] SYSMON:SYSMON_TEST_B[14] SYSMON:SYSMON_TEST_B[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[12] SYSMON:INIT_51[13] SYSMON:SYSMON_TEST_B[12] SYSMON:SYSMON_TEST_B[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[10] SYSMON:INIT_51[11] SYSMON:SYSMON_TEST_B[10] SYSMON:SYSMON_TEST_B[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[8] SYSMON:INIT_51[9] SYSMON:SYSMON_TEST_B[8] SYSMON:SYSMON_TEST_B[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[6] SYSMON:INIT_51[7] SYSMON:SYSMON_TEST_B[6] SYSMON:SYSMON_TEST_B[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[4] SYSMON:INIT_51[5] SYSMON:SYSMON_TEST_B[4] SYSMON:SYSMON_TEST_B[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[2] SYSMON:INIT_51[3] SYSMON:SYSMON_TEST_B[2] SYSMON:SYSMON_TEST_B[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_51[0] SYSMON:INIT_51[1] SYSMON:SYSMON_TEST_B[0] SYSMON:SYSMON_TEST_B[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[14] SYSMON:INIT_50[15] SYSMON:SYSMON_TEST_A[14] SYSMON:SYSMON_TEST_A[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[12] SYSMON:INIT_50[13] SYSMON:SYSMON_TEST_A[12] SYSMON:SYSMON_TEST_A[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[10] SYSMON:INIT_50[11] SYSMON:SYSMON_TEST_A[10] SYSMON:SYSMON_TEST_A[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[8] SYSMON:INIT_50[9] SYSMON:SYSMON_TEST_A[8] SYSMON:SYSMON_TEST_A[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[6] SYSMON:INIT_50[7] SYSMON:SYSMON_TEST_A[6] SYSMON:SYSMON_TEST_A[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[4] SYSMON:INIT_50[5] SYSMON:SYSMON_TEST_A[4] SYSMON:SYSMON_TEST_A[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[2] SYSMON:INIT_50[3] SYSMON:SYSMON_TEST_A[2] SYSMON:SYSMON_TEST_A[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - SYSMON:INIT_50[0] SYSMON:INIT_50[1] SYSMON:SYSMON_TEST_A[0] SYSMON:SYSMON_TEST_A[1]
virtex6 CFG bittile 55
BitFrame
virtex6 CFG bittile 56
BitFrame
virtex6 CFG bittile 57
BitFrame
virtex6 CFG bittile 58
BitFrame
virtex6 CFG bittile 59
BitFrame
virtex6 CFG bittile 60
BitFrame
virtex6 CFG bittile 61
BitFrame
virtex6 CFG bittile 62
BitFrame
virtex6 CFG bittile 63
BitFrame
virtex6 CFG bittile 64
BitFrame
virtex6 CFG bittile 65
BitFrame
virtex6 CFG bittile 66
BitFrame
virtex6 CFG bittile 67
BitFrame
virtex6 CFG bittile 68
BitFrame
virtex6 CFG bittile 69
BitFrame
virtex6 CFG bittile 70
BitFrame
virtex6 CFG bittile 71
BitFrame
virtex6 CFG bittile 72
BitFrame
virtex6 CFG bittile 73
BitFrame
virtex6 CFG bittile 74
BitFrame
virtex6 CFG bittile 75
BitFrame
virtex6 CFG bittile 76
BitFrame
virtex6 CFG bittile 77
BitFrame
virtex6 CFG bittile 78
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:DONEPIN[0]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:INITPIN[0]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:M2PIN[0]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:M2PIN[1] -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:M1PIN[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:M1PIN[1] -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:M0PIN[0]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:M0PIN[1] -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:HSWAPENPIN[0]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:HSWAPENPIN[1] -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - MISC:PROGPIN[0]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
BSCAN0:ENABLE 27.36.18
BSCAN1:ENABLE 27.37.18
BSCAN2:ENABLE 27.36.19
BSCAN3:ENABLE 27.37.19
STARTUP:GSR_SYNC 27.37.17
STARTUP:GTS_SYNC 27.36.17
non-inverted [0]
BSCAN_COMMON:DISABLE_JTAG 27.37.60 27.37.59 27.36.58
CFG_IO_ACCESS:ENABLE 27.37.49 27.36.51 27.36.50
DCIRESET:ENABLE 27.37.20 27.36.22 27.36.21
DNA_PORT:ENABLE 27.37.51 27.37.50 27.36.49
ICAP0:ENABLE 27.37.63 27.37.62 27.36.61
ICAP1:ENABLE 27.37.61 27.36.63 27.36.62
STARTUP:GTS_GSR_ENABLE 27.37.55 27.36.57 27.36.56
STARTUP:KEY_CLEAR_ENABLE 27.37.15 27.37.14 27.36.13
STARTUP:PROG_USR 27.37.52 27.36.54 27.36.53
STARTUP:USRCCLK_ENABLE 27.37.54 27.37.53 27.36.52
non-inverted [2] [1] [0]
BSCAN_COMMON:USERID 27.37.47 27.36.47 27.37.46 27.36.46 27.37.45 27.36.45 27.37.44 27.36.44 27.37.43 27.36.43 27.37.42 27.36.42 27.37.41 27.36.41 27.37.40 27.36.40 27.37.39 27.36.39 27.37.38 27.36.38 27.37.37 27.36.37 27.37.36 27.36.36 27.37.35 27.36.35 27.37.34 27.36.34 27.37.33 27.36.33 27.37.32 27.36.32
inverted ~[31] ~[30] ~[29] ~[28] ~[27] ~[26] ~[25] ~[24] ~[23] ~[22] ~[21] ~[20] ~[19] ~[18] ~[17] ~[16] ~[15] ~[14] ~[13] ~[12] ~[11] ~[10] ~[9] ~[8] ~[7] ~[6] ~[5] ~[4] ~[3] ~[2] ~[1] ~[0]
ICAP_COMMON:ICAP_WIDTH 27.37.57 27.37.56 27.36.55 27.37.58 27.36.60 27.36.59
X32 0 0 0 0 0 0
X8 0 0 0 1 1 1
X16 1 1 1 0 0 0
MISC:BUSYPIN 20.36.10 20.37.11
MISC:CSPIN 20.36.14 20.37.15
MISC:DINPIN 20.37.14 20.36.15
MISC:HSWAPENPIN 78.36.2 78.37.3
MISC:M0PIN 78.36.4 78.37.5
MISC:M1PIN 78.36.6 78.37.7
MISC:M2PIN 78.36.8 78.37.9
MISC:RDWRPIN 20.36.12 20.37.13
MISC:TCKPIN 20.36.4 20.37.5
MISC:TDIPIN 20.36.0 20.37.1
MISC:TDOPIN 20.36.6 20.37.7
MISC:TMSPIN 20.36.2 20.37.3
PULLUP 0 0
PULLNONE 0 1
PULLDOWN 1 1
MISC:CCLKPIN 20.37.9
MISC:DONEPIN 78.37.13
MISC:INITPIN 78.37.11
MISC:PROGPIN 78.37.1
PULLUP 0
PULLNONE 1
MISC:DCI_CLK_ENABLE 27.37.26 27.37.23 27.36.28 27.36.27 27.36.25 27.36.24
non-inverted [5] [4] [3] [2] [1] [0]
SYSMON:INIT_40 52.35.7 52.34.7 52.35.6 52.34.6 52.35.5 52.34.5 52.35.4 52.34.4 52.35.3 52.34.3 52.35.2 52.34.2 52.35.1 52.34.1 52.35.0 52.34.0
SYSMON:INIT_41 52.35.15 52.34.15 52.35.14 52.34.14 52.35.13 52.34.13 52.35.12 52.34.12 52.35.11 52.34.11 52.35.10 52.34.10 52.35.9 52.34.9 52.35.8 52.34.8
SYSMON:INIT_42 52.35.23 52.34.23 52.35.22 52.34.22 52.35.21 52.34.21 52.35.20 52.34.20 52.35.19 52.34.19 52.35.18 52.34.18 52.35.17 52.34.17 52.35.16 52.34.16
SYSMON:INIT_43 52.35.31 52.34.31 52.35.30 52.34.30 52.35.29 52.34.29 52.35.28 52.34.28 52.35.27 52.34.27 52.35.26 52.34.26 52.35.25 52.34.25 52.35.24 52.34.24
SYSMON:INIT_44 52.35.39 52.34.39 52.35.38 52.34.38 52.35.37 52.34.37 52.35.36 52.34.36 52.35.35 52.34.35 52.35.34 52.34.34 52.35.33 52.34.33 52.35.32 52.34.32
SYSMON:INIT_45 52.35.47 52.34.47 52.35.46 52.34.46 52.35.45 52.34.45 52.35.44 52.34.44 52.35.43 52.34.43 52.35.42 52.34.42 52.35.41 52.34.41 52.35.40 52.34.40
SYSMON:INIT_46 52.35.55 52.34.55 52.35.54 52.34.54 52.35.53 52.34.53 52.35.52 52.34.52 52.35.51 52.34.51 52.35.50 52.34.50 52.35.49 52.34.49 52.35.48 52.34.48
SYSMON:INIT_47 52.35.63 52.34.63 52.35.62 52.34.62 52.35.61 52.34.61 52.35.60 52.34.60 52.35.59 52.34.59 52.35.58 52.34.58 52.35.57 52.34.57 52.35.56 52.34.56
SYSMON:INIT_48 53.35.7 53.34.7 53.35.6 53.34.6 53.35.5 53.34.5 53.35.4 53.34.4 53.35.3 53.34.3 53.35.2 53.34.2 53.35.1 53.34.1 53.35.0 53.34.0
SYSMON:INIT_49 53.35.15 53.34.15 53.35.14 53.34.14 53.35.13 53.34.13 53.35.12 53.34.12 53.35.11 53.34.11 53.35.10 53.34.10 53.35.9 53.34.9 53.35.8 53.34.8
SYSMON:INIT_4A 53.35.23 53.34.23 53.35.22 53.34.22 53.35.21 53.34.21 53.35.20 53.34.20 53.35.19 53.34.19 53.35.18 53.34.18 53.35.17 53.34.17 53.35.16 53.34.16
SYSMON:INIT_4B 53.35.31 53.34.31 53.35.30 53.34.30 53.35.29 53.34.29 53.35.28 53.34.28 53.35.27 53.34.27 53.35.26 53.34.26 53.35.25 53.34.25 53.35.24 53.34.24
SYSMON:INIT_4C 53.35.39 53.34.39 53.35.38 53.34.38 53.35.37 53.34.37 53.35.36 53.34.36 53.35.35 53.34.35 53.35.34 53.34.34 53.35.33 53.34.33 53.35.32 53.34.32
SYSMON:INIT_4D 53.35.47 53.34.47 53.35.46 53.34.46 53.35.45 53.34.45 53.35.44 53.34.44 53.35.43 53.34.43 53.35.42 53.34.42 53.35.41 53.34.41 53.35.40 53.34.40
SYSMON:INIT_4E 53.35.55 53.34.55 53.35.54 53.34.54 53.35.53 53.34.53 53.35.52 53.34.52 53.35.51 53.34.51 53.35.50 53.34.50 53.35.49 53.34.49 53.35.48 53.34.48
SYSMON:INIT_4F 53.35.63 53.34.63 53.35.62 53.34.62 53.35.61 53.34.61 53.35.60 53.34.60 53.35.59 53.34.59 53.35.58 53.34.58 53.35.57 53.34.57 53.35.56 53.34.56
SYSMON:INIT_50 54.35.7 54.34.7 54.35.6 54.34.6 54.35.5 54.34.5 54.35.4 54.34.4 54.35.3 54.34.3 54.35.2 54.34.2 54.35.1 54.34.1 54.35.0 54.34.0
SYSMON:INIT_51 54.35.15 54.34.15 54.35.14 54.34.14 54.35.13 54.34.13 54.35.12 54.34.12 54.35.11 54.34.11 54.35.10 54.34.10 54.35.9 54.34.9 54.35.8 54.34.8
SYSMON:INIT_52 54.35.23 54.34.23 54.35.22 54.34.22 54.35.21 54.34.21 54.35.20 54.34.20 54.35.19 54.34.19 54.35.18 54.34.18 54.35.17 54.34.17 54.35.16 54.34.16
SYSMON:INIT_53 54.35.31 54.34.31 54.35.30 54.34.30 54.35.29 54.34.29 54.35.28 54.34.28 54.35.27 54.34.27 54.35.26 54.34.26 54.35.25 54.34.25 54.35.24 54.34.24
SYSMON:INIT_54 54.35.39 54.34.39 54.35.38 54.34.38 54.35.37 54.34.37 54.35.36 54.34.36 54.35.35 54.34.35 54.35.34 54.34.34 54.35.33 54.34.33 54.35.32 54.34.32
SYSMON:INIT_55 54.35.47 54.34.47 54.35.46 54.34.46 54.35.45 54.34.45 54.35.44 54.34.44 54.35.43 54.34.43 54.35.42 54.34.42 54.35.41 54.34.41 54.35.40 54.34.40
SYSMON:INIT_56 54.35.55 54.34.55 54.35.54 54.34.54 54.35.53 54.34.53 54.35.52 54.34.52 54.35.51 54.34.51 54.35.50 54.34.50 54.35.49 54.34.49 54.35.48 54.34.48
SYSMON:INIT_57 54.35.63 54.34.63 54.35.62 54.34.62 54.35.61 54.34.61 54.35.60 54.34.60 54.35.59 54.34.59 54.35.58 54.34.58 54.35.57 54.34.57 54.35.56 54.34.56
SYSMON:SYSMON_TEST_A 54.37.7 54.36.7 54.37.6 54.36.6 54.37.5 54.36.5 54.37.4 54.36.4 54.37.3 54.36.3 54.37.2 54.36.2 54.37.1 54.36.1 54.37.0 54.36.0
SYSMON:SYSMON_TEST_B 54.37.15 54.36.15 54.37.14 54.36.14 54.37.13 54.36.13 54.37.12 54.36.12 54.37.11 54.36.11 54.37.10 54.36.10 54.37.9 54.36.9 54.37.8 54.36.8
SYSMON:SYSMON_TEST_C 54.37.23 54.36.23 54.37.22 54.36.22 54.37.21 54.36.21 54.37.20 54.36.20 54.37.19 54.36.19 54.37.18 54.36.18 54.37.17 54.36.17 54.37.16 54.36.16
SYSMON:SYSMON_TEST_D 54.37.31 54.36.31 54.37.30 54.36.30 54.37.29 54.36.29 54.37.28 54.36.28 54.37.27 54.36.27 54.37.26 54.36.26 54.37.25 54.36.25 54.37.24 54.36.24
SYSMON:SYSMON_TEST_E 54.37.39 54.36.39 54.37.38 54.36.38 54.37.37 54.36.37 54.37.36 54.36.36 54.37.35 54.36.35 54.37.34 54.36.34 54.37.33 54.36.33 54.37.32 54.36.32
non-inverted [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
SYSMON:INV.CONVSTCLK 54.36.40
SYSMON:INV.DCLK 54.37.40
inverted ~[0]