Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Clock management tile

TODO: describe this madness

Tile CMT

Cells: 50

Bel PLL

virtex7 CMT bel PLL
PinDirectionWires
CLKFBIN_CKINTinputCELL38.IMUX.CLK0
CLKIN1_CKINTinputCELL37.IMUX.CLK1
CLKIN2_CKINTinputCELL37.IMUX.CLK0
CLKINSELinputCELL47.IMUX.IMUX47
DADDR0inputCELL48.IMUX.IMUX47
DADDR1inputCELL48.IMUX.IMUX15
DADDR2inputCELL48.IMUX.IMUX22
DADDR3inputCELL48.IMUX.IMUX13
DADDR4inputCELL48.IMUX.IMUX44
DADDR5inputCELL48.IMUX.IMUX35
DADDR6inputCELL48.IMUX.IMUX3
DCLKinputCELL49.IMUX.CLK0
DENinputCELL48.IMUX.IMUX1
DI0inputCELL49.IMUX.IMUX39
DI1inputCELL49.IMUX.IMUX7
DI10inputCELL49.IMUX.IMUX34
DI11inputCELL49.IMUX.IMUX2
DI12inputCELL49.IMUX.IMUX33
DI13inputCELL49.IMUX.IMUX1
DI14inputCELL49.IMUX.IMUX32
DI15inputCELL49.IMUX.IMUX0
DI2inputCELL49.IMUX.IMUX38
DI3inputCELL49.IMUX.IMUX6
DI4inputCELL49.IMUX.IMUX37
DI5inputCELL49.IMUX.IMUX5
DI6inputCELL49.IMUX.IMUX36
DI7inputCELL49.IMUX.IMUX4
DI8inputCELL49.IMUX.IMUX35
DI9inputCELL49.IMUX.IMUX3
DO0outputCELL49.OUT17.TMIN
DO1outputCELL49.OUT7.TMIN
DO10outputCELL49.OUT23.TMIN
DO11outputCELL49.OUT13.TMIN
DO12outputCELL49.OUT22.TMIN
DO13outputCELL49.OUT0.TMIN
DO14outputCELL49.OUT18.TMIN
DO15outputCELL49.OUT8.TMIN
DO2outputCELL49.OUT21.TMIN
DO3outputCELL49.OUT15.TMIN
DO4outputCELL49.OUT20.TMIN
DO5outputCELL49.OUT2.TMIN
DO6outputCELL49.OUT16.TMIN
DO7outputCELL49.OUT10.TMIN
DO8outputCELL49.OUT19.TMIN
DO9outputCELL49.OUT5.TMIN
DRDYoutputCELL48.OUT16.TMIN
DWEinputCELL48.IMUX.IMUX2
LOCKEDoutputCELL48.OUT21.TMIN
PWRDWNinputCELL48.IMUX.IMUX0
RSTinputCELL47.IMUX.IMUX13
TESTIN0inputCELL46.IMUX.IMUX15
TESTIN1inputCELL46.IMUX.IMUX30
TESTIN10inputCELL45.IMUX.IMUX45
TESTIN11inputCELL45.IMUX.IMUX44
TESTIN12inputCELL45.IMUX.IMUX43
TESTIN13inputCELL45.IMUX.IMUX3
TESTIN14inputCELL45.IMUX.IMUX41
TESTIN15inputCELL45.IMUX.IMUX16
TESTIN16inputCELL44.IMUX.IMUX15
TESTIN17inputCELL44.IMUX.IMUX30
TESTIN18inputCELL44.IMUX.IMUX45
TESTIN19inputCELL44.IMUX.IMUX44
TESTIN2inputCELL46.IMUX.IMUX45
TESTIN20inputCELL44.IMUX.IMUX43
TESTIN21inputCELL44.IMUX.IMUX11
TESTIN22inputCELL44.IMUX.IMUX41
TESTIN23inputCELL44.IMUX.IMUX16
TESTIN24inputCELL43.IMUX.IMUX15
TESTIN25inputCELL43.IMUX.IMUX30
TESTIN26inputCELL43.IMUX.IMUX45
TESTIN27inputCELL43.IMUX.IMUX44
TESTIN28inputCELL43.IMUX.IMUX43
TESTIN29inputCELL43.IMUX.IMUX11
TESTIN3inputCELL46.IMUX.IMUX44
TESTIN30inputCELL43.IMUX.IMUX41
TESTIN31inputCELL43.IMUX.IMUX16
TESTIN4inputCELL46.IMUX.IMUX43
TESTIN5inputCELL46.IMUX.IMUX3
TESTIN6inputCELL46.IMUX.IMUX41
TESTIN7inputCELL46.IMUX.IMUX16
TESTIN8inputCELL45.IMUX.IMUX15
TESTIN9inputCELL45.IMUX.IMUX30
TESTOUT0outputCELL46.OUT17.TMIN
TESTOUT1outputCELL46.OUT7.TMIN
TESTOUT10outputCELL45.OUT15.TMIN
TESTOUT11outputCELL45.OUT2.TMIN
TESTOUT12outputCELL45.OUT16.TMIN
TESTOUT13outputCELL45.OUT10.TMIN
TESTOUT14outputCELL45.OUT23.TMIN
TESTOUT15outputCELL45.OUT18.TMIN
TESTOUT16outputCELL44.OUT17.TMIN
TESTOUT17outputCELL44.OUT15.TMIN
TESTOUT18outputCELL44.OUT16.TMIN
TESTOUT19outputCELL44.OUT6.TMIN
TESTOUT2outputCELL46.OUT21.TMIN
TESTOUT20outputCELL44.OUT9.TMIN
TESTOUT21outputCELL44.OUT1.TMIN
TESTOUT22outputCELL44.OUT18.TMIN
TESTOUT23outputCELL44.OUT4.TMIN
TESTOUT24outputCELL43.OUT17.TMIN
TESTOUT25outputCELL43.OUT21.TMIN
TESTOUT26outputCELL43.OUT15.TMIN
TESTOUT27outputCELL43.OUT16.TMIN
TESTOUT28outputCELL43.OUT6.TMIN
TESTOUT29outputCELL43.OUT9.TMIN
TESTOUT3outputCELL46.OUT15.TMIN
TESTOUT30outputCELL43.OUT1.TMIN
TESTOUT31outputCELL43.OUT18.TMIN
TESTOUT32outputCELL42.OUT17.TMIN
TESTOUT33outputCELL42.OUT7.TMIN
TESTOUT34outputCELL42.OUT21.TMIN
TESTOUT35outputCELL42.OUT15.TMIN
TESTOUT36outputCELL42.OUT2.TMIN
TESTOUT37outputCELL42.OUT10.TMIN
TESTOUT38outputCELL42.OUT23.TMIN
TESTOUT39outputCELL42.OUT18.TMIN
TESTOUT4outputCELL46.OUT2.TMIN
TESTOUT40outputCELL41.OUT17.TMIN
TESTOUT41outputCELL41.OUT7.TMIN
TESTOUT42outputCELL41.OUT21.TMIN
TESTOUT43outputCELL41.OUT15.TMIN
TESTOUT44outputCELL41.OUT2.TMIN
TESTOUT45outputCELL41.OUT10.TMIN
TESTOUT46outputCELL41.OUT23.TMIN
TESTOUT47outputCELL41.OUT18.TMIN
TESTOUT48outputCELL40.OUT17.TMIN
TESTOUT49outputCELL40.OUT7.TMIN
TESTOUT5outputCELL46.OUT10.TMIN
TESTOUT50outputCELL40.OUT21.TMIN
TESTOUT51outputCELL40.OUT15.TMIN
TESTOUT52outputCELL40.OUT2.TMIN
TESTOUT53outputCELL40.OUT10.TMIN
TESTOUT54outputCELL40.OUT23.TMIN
TESTOUT55outputCELL40.OUT18.TMIN
TESTOUT56outputCELL39.OUT17.TMIN
TESTOUT57outputCELL39.OUT7.TMIN
TESTOUT58outputCELL39.OUT21.TMIN
TESTOUT59outputCELL39.OUT15.TMIN
TESTOUT6outputCELL46.OUT23.TMIN
TESTOUT60outputCELL39.OUT2.TMIN
TESTOUT61outputCELL39.OUT10.TMIN
TESTOUT62outputCELL39.OUT23.TMIN
TESTOUT63outputCELL39.OUT18.TMIN
TESTOUT7outputCELL46.OUT18.TMIN
TESTOUT8outputCELL45.OUT17.TMIN
TESTOUT9outputCELL45.OUT7.TMIN

Bel CMT_A

virtex7 CMT bel CMT_A
PinDirectionWires

Bel CMT_B

virtex7 CMT bel CMT_B
PinDirectionWires

Bel CMT_C

virtex7 CMT bel CMT_C
PinDirectionWires

Bel CMT_D

virtex7 CMT bel CMT_D
PinDirectionWires

Bel MMCM0

virtex7 CMT bel MMCM0
PinDirectionWires
CLKFBIN_CKINTinputCELL14.IMUX.CLK0
CLKFBSTOPPEDoutputCELL2.OUT16.TMIN
CLKIN1_CKINTinputCELL15.IMUX.CLK0
CLKIN2_CKINTinputCELL15.IMUX.CLK1
CLKINSELinputCELL2.IMUX.IMUX0
CLKINSTOPPEDoutputCELL2.OUT18.TMIN
DADDR0inputCELL1.IMUX.IMUX0
DADDR1inputCELL1.IMUX.IMUX1
DADDR2inputCELL1.IMUX.IMUX2
DADDR3inputCELL1.IMUX.IMUX34
DADDR4inputCELL1.IMUX.IMUX3
DADDR5inputCELL1.IMUX.IMUX35
DADDR6inputCELL1.IMUX.IMUX44
DCLKinputCELL0.IMUX.CLK0
DENinputCELL1.IMUX.IMUX15
DI0inputCELL0.IMUX.IMUX0
DI1inputCELL0.IMUX.IMUX32
DI10inputCELL0.IMUX.IMUX5
DI11inputCELL0.IMUX.IMUX37
DI12inputCELL0.IMUX.IMUX6
DI13inputCELL0.IMUX.IMUX38
DI14inputCELL0.IMUX.IMUX7
DI15inputCELL0.IMUX.IMUX39
DI2inputCELL0.IMUX.IMUX1
DI3inputCELL0.IMUX.IMUX33
DI4inputCELL0.IMUX.IMUX2
DI5inputCELL0.IMUX.IMUX34
DI6inputCELL0.IMUX.IMUX3
DI7inputCELL0.IMUX.IMUX35
DI8inputCELL0.IMUX.IMUX4
DI9inputCELL0.IMUX.IMUX36
DO0outputCELL0.OUT8.TMIN
DO1outputCELL0.OUT18.TMIN
DO10outputCELL0.OUT2.TMIN
DO11outputCELL0.OUT20.TMIN
DO12outputCELL0.OUT15.TMIN
DO13outputCELL0.OUT21.TMIN
DO14outputCELL0.OUT7.TMIN
DO15outputCELL0.OUT17.TMIN
DO2outputCELL0.OUT0.TMIN
DO3outputCELL0.OUT22.TMIN
DO4outputCELL0.OUT13.TMIN
DO5outputCELL0.OUT23.TMIN
DO6outputCELL0.OUT5.TMIN
DO7outputCELL0.OUT19.TMIN
DO8outputCELL0.OUT10.TMIN
DO9outputCELL0.OUT16.TMIN
DRDYoutputCELL1.OUT16.TMIN
DWEinputCELL1.IMUX.IMUX22
LOCKEDoutputCELL1.OUT18.TMIN
PSCLKinputCELL1.IMUX.CLK0
PSDONEoutputCELL1.OUT21.TMIN
PSENinputCELL2.IMUX.IMUX1
PSINCDECinputCELL2.IMUX.IMUX2
PWRDWNinputCELL1.IMUX.IMUX47
RSTinputCELL2.IMUX.IMUX34
TESTIN0inputCELL3.IMUX.IMUX16
TESTIN1inputCELL3.IMUX.IMUX41
TESTIN10inputCELL4.IMUX.IMUX3
TESTIN11inputCELL4.IMUX.IMUX43
TESTIN12inputCELL4.IMUX.IMUX44
TESTIN13inputCELL4.IMUX.IMUX45
TESTIN14inputCELL4.IMUX.IMUX30
TESTIN15inputCELL4.IMUX.IMUX15
TESTIN16inputCELL5.IMUX.IMUX16
TESTIN17inputCELL5.IMUX.IMUX41
TESTIN18inputCELL5.IMUX.IMUX3
TESTIN19inputCELL5.IMUX.IMUX43
TESTIN2inputCELL3.IMUX.IMUX3
TESTIN20inputCELL5.IMUX.IMUX44
TESTIN21inputCELL5.IMUX.IMUX45
TESTIN22inputCELL5.IMUX.IMUX30
TESTIN23inputCELL5.IMUX.IMUX15
TESTIN24inputCELL6.IMUX.IMUX16
TESTIN25inputCELL6.IMUX.IMUX41
TESTIN26inputCELL6.IMUX.IMUX3
TESTIN27inputCELL6.IMUX.IMUX43
TESTIN28inputCELL6.IMUX.IMUX44
TESTIN29inputCELL6.IMUX.IMUX45
TESTIN3inputCELL3.IMUX.IMUX43
TESTIN30inputCELL6.IMUX.IMUX30
TESTIN31inputCELL6.IMUX.IMUX15
TESTIN4inputCELL3.IMUX.IMUX44
TESTIN5inputCELL3.IMUX.IMUX45
TESTIN6inputCELL3.IMUX.IMUX30
TESTIN7inputCELL3.IMUX.IMUX15
TESTIN8inputCELL4.IMUX.IMUX16
TESTIN9inputCELL4.IMUX.IMUX41
TESTOUT0outputCELL3.OUT18.TMIN
TESTOUT1outputCELL3.OUT23.TMIN
TESTOUT10outputCELL4.OUT10.TMIN
TESTOUT11outputCELL4.OUT2.TMIN
TESTOUT12outputCELL4.OUT15.TMIN
TESTOUT13outputCELL4.OUT21.TMIN
TESTOUT14outputCELL4.OUT7.TMIN
TESTOUT15outputCELL4.OUT17.TMIN
TESTOUT16outputCELL5.OUT18.TMIN
TESTOUT17outputCELL5.OUT23.TMIN
TESTOUT18outputCELL5.OUT10.TMIN
TESTOUT19outputCELL5.OUT2.TMIN
TESTOUT2outputCELL3.OUT10.TMIN
TESTOUT20outputCELL5.OUT15.TMIN
TESTOUT21outputCELL5.OUT21.TMIN
TESTOUT22outputCELL5.OUT7.TMIN
TESTOUT23outputCELL5.OUT17.TMIN
TESTOUT24outputCELL6.OUT18.TMIN
TESTOUT25outputCELL6.OUT23.TMIN
TESTOUT26outputCELL6.OUT10.TMIN
TESTOUT27outputCELL6.OUT2.TMIN
TESTOUT28outputCELL6.OUT15.TMIN
TESTOUT29outputCELL6.OUT21.TMIN
TESTOUT3outputCELL3.OUT2.TMIN
TESTOUT30outputCELL6.OUT7.TMIN
TESTOUT31outputCELL6.OUT17.TMIN
TESTOUT32outputCELL7.OUT18.TMIN
TESTOUT33outputCELL7.OUT1.TMIN
TESTOUT34outputCELL7.OUT9.TMIN
TESTOUT35outputCELL7.OUT6.TMIN
TESTOUT36outputCELL7.OUT16.TMIN
TESTOUT37outputCELL7.OUT15.TMIN
TESTOUT38outputCELL7.OUT21.TMIN
TESTOUT39outputCELL7.OUT17.TMIN
TESTOUT4outputCELL3.OUT15.TMIN
TESTOUT40outputCELL8.OUT4.TMIN
TESTOUT41outputCELL8.OUT18.TMIN
TESTOUT42outputCELL8.OUT1.TMIN
TESTOUT43outputCELL8.OUT9.TMIN
TESTOUT44outputCELL8.OUT6.TMIN
TESTOUT45outputCELL8.OUT16.TMIN
TESTOUT46outputCELL8.OUT15.TMIN
TESTOUT47outputCELL8.OUT17.TMIN
TESTOUT48outputCELL9.OUT18.TMIN
TESTOUT49outputCELL9.OUT23.TMIN
TESTOUT5outputCELL3.OUT21.TMIN
TESTOUT50outputCELL9.OUT10.TMIN
TESTOUT51outputCELL9.OUT2.TMIN
TESTOUT52outputCELL9.OUT15.TMIN
TESTOUT53outputCELL9.OUT21.TMIN
TESTOUT54outputCELL9.OUT7.TMIN
TESTOUT55outputCELL9.OUT17.TMIN
TESTOUT56outputCELL10.OUT18.TMIN
TESTOUT57outputCELL10.OUT23.TMIN
TESTOUT58outputCELL10.OUT10.TMIN
TESTOUT59outputCELL10.OUT2.TMIN
TESTOUT6outputCELL3.OUT7.TMIN
TESTOUT60outputCELL10.OUT15.TMIN
TESTOUT61outputCELL10.OUT21.TMIN
TESTOUT62outputCELL10.OUT7.TMIN
TESTOUT63outputCELL10.OUT17.TMIN
TESTOUT7outputCELL3.OUT17.TMIN
TESTOUT8outputCELL4.OUT18.TMIN
TESTOUT9outputCELL4.OUT23.TMIN

Bel PHASER_IN0

virtex7 CMT bel PHASER_IN0
PinDirectionWires
BURSTPENDINGinputCELL20.IMUX.IMUX18
COUNTERLOADENinputCELL19.IMUX.IMUX45
COUNTERLOADVAL0inputCELL19.IMUX.IMUX11
COUNTERLOADVAL1inputCELL19.IMUX.IMUX19
COUNTERLOADVAL2inputCELL19.IMUX.IMUX27
COUNTERLOADVAL3inputCELL19.IMUX.IMUX43
COUNTERLOADVAL4inputCELL19.IMUX.IMUX12
COUNTERLOADVAL5inputCELL19.IMUX.IMUX28
COUNTERREADENinputCELL19.IMUX.IMUX29
COUNTERREADVAL0outputCELL18.OUT15.TMIN
COUNTERREADVAL1outputCELL18.OUT3.TMIN
COUNTERREADVAL2outputCELL18.OUT21.TMIN
COUNTERREADVAL3outputCELL18.OUT7.TMIN
COUNTERREADVAL4outputCELL19.OUT6.TMIN
COUNTERREADVAL5outputCELL19.OUT16.TMIN
DIVIDERSTinputCELL18.IMUX.IMUX19
DQSFOUNDoutputCELL18.OUT23.TMIN
DQSOUTOFRANGEoutputCELL20.OUT18.TMIN
EDGEADVinputCELL20.IMUX.IMUX34
ENCALIB0inputCELL20.IMUX.IMUX11
ENCALIB1inputCELL20.IMUX.IMUX19
ENSTG1inputCELL18.IMUX.IMUX31
ENSTG1ADJUSTBinputCELL19.IMUX.IMUX39
FINEENABLEinputCELL19.IMUX.IMUX30
FINEINCinputCELL19.IMUX.IMUX14
FINEOVERFLOWoutputCELL19.OUT1.TMIN
ISERDESRSToutputCELL18.OUT18.TMIN
PHASELOCKEDoutputCELL18.OUT17.TMIN
RANKSEL0inputCELL20.IMUX.IMUX27
RANKSEL1inputCELL20.IMUX.IMUX43
RSTinputCELL20.IMUX.IMUX12
RSTDQSFINDinputCELL19.IMUX.IMUX8
SCANCLKinputCELL18.IMUX.CLK1
SCANENBinputCELL18.IMUX.IMUX46
SCANINinputCELL18.IMUX.IMUX30
SCANMODEBinputCELL19.IMUX.IMUX15
SCANOUToutputCELL17.OUT17.TMIN
SELCALORSTG1inputCELL20.IMUX.IMUX10
STG1INCDECinputCELL18.IMUX.IMUX47
STG1LOADinputCELL18.IMUX.IMUX23
STG1OVERFLOWoutputCELL19.OUT17.TMIN
STG1READinputCELL18.IMUX.IMUX15
STG1REGL0inputCELL19.IMUX.IMUX0
STG1REGL1inputCELL19.IMUX.IMUX16
STG1REGL2inputCELL19.IMUX.IMUX32
STG1REGL3inputCELL19.IMUX.IMUX9
STG1REGL4inputCELL19.IMUX.IMUX33
STG1REGL5inputCELL19.IMUX.IMUX41
STG1REGL6inputCELL19.IMUX.IMUX10
STG1REGL7inputCELL19.IMUX.IMUX18
STG1REGL8inputCELL19.IMUX.IMUX34
STG1REGR0outputCELL18.OUT10.TMIN
STG1REGR1outputCELL18.OUT6.TMIN
STG1REGR2outputCELL18.OUT16.TMIN
STG1REGR3outputCELL18.OUT14.TMIN
STG1REGR4outputCELL18.OUT2.TMIN
STG1REGR5outputCELL19.OUT4.TMIN
STG1REGR6outputCELL19.OUT18.TMIN
STG1REGR7outputCELL19.OUT0.TMIN
STG1REGR8outputCELL20.OUT4.TMIN
SYSCLKinputCELL18.IMUX.CLK0
TESTIN0inputCELL18.IMUX.IMUX43
TESTIN1inputCELL18.IMUX.IMUX4
TESTIN10inputCELL20.IMUX.IMUX32
TESTIN11inputCELL20.IMUX.IMUX9
TESTIN12inputCELL20.IMUX.IMUX41
TESTIN13inputCELL20.IMUX.IMUX2
TESTIN2inputCELL18.IMUX.IMUX20
TESTIN3inputCELL18.IMUX.IMUX44
TESTIN4inputCELL18.IMUX.IMUX13
TESTIN5inputCELL18.IMUX.IMUX29
TESTIN6inputCELL18.IMUX.IMUX45
TESTIN7inputCELL18.IMUX.IMUX14
TESTIN8inputCELL20.IMUX.IMUX0
TESTIN9inputCELL20.IMUX.IMUX16
TESTOUT0outputCELL17.OUT2.TMIN
TESTOUT1outputCELL17.OUT3.TMIN
TESTOUT2outputCELL17.OUT21.TMIN
TESTOUT3outputCELL17.OUT7.TMIN

Bel PHASER_IN1

virtex7 CMT bel PHASER_IN1
PinDirectionWires
BURSTPENDINGinputCELL23.IMUX.IMUX27
COUNTERLOADENinputCELL22.IMUX.IMUX31
COUNTERLOADVAL0inputCELL22.IMUX.IMUX44
COUNTERLOADVAL1inputCELL22.IMUX.IMUX13
COUNTERLOADVAL2inputCELL22.IMUX.IMUX29
COUNTERLOADVAL3inputCELL22.IMUX.IMUX45
COUNTERLOADVAL4inputCELL22.IMUX.IMUX14
COUNTERLOADVAL5inputCELL22.IMUX.IMUX30
COUNTERREADENinputCELL22.IMUX.IMUX23
COUNTERREADVAL0outputCELL23.OUT2.TMIN
COUNTERREADVAL1outputCELL23.OUT15.TMIN
COUNTERREADVAL2outputCELL23.OUT3.TMIN
COUNTERREADVAL3outputCELL23.OUT21.TMIN
COUNTERREADVAL4outputCELL24.OUT10.TMIN
COUNTERREADVAL5outputCELL24.OUT6.TMIN
DIVIDERSTinputCELL23.IMUX.IMUX19
DQSFOUNDoutputCELL22.OUT16.TMIN
DQSOUTOFRANGEoutputCELL23.OUT14.TMIN
EDGEADVinputCELL23.IMUX.IMUX14
ENCALIB0inputCELL23.IMUX.IMUX30
ENCALIB1inputCELL23.IMUX.IMUX46
ENSTG1inputCELL23.IMUX.IMUX4
ENSTG1ADJUSTBinputCELL23.IMUX.IMUX45
FINEENABLEinputCELL23.IMUX.IMUX44
FINEINCinputCELL22.IMUX.IMUX47
FINEOVERFLOWoutputCELL22.OUT3.TMIN
ISERDESRSToutputCELL22.OUT6.TMIN
PHASELOCKEDoutputCELL22.OUT17.TMIN
RANKSEL0inputCELL23.IMUX.IMUX15
RANKSEL1inputCELL23.IMUX.IMUX31
RSTinputCELL23.IMUX.IMUX47
RSTDQSFINDinputCELL23.IMUX.IMUX0
SCANCLKinputCELL22.IMUX.CLK1
SCANENBinputCELL22.IMUX.IMUX17
SCANINinputCELL22.IMUX.IMUX9
SCANMODEBinputCELL23.IMUX.IMUX29
SCANOUToutputCELL23.OUT18.TMIN
SELCALORSTG1inputCELL23.IMUX.IMUX11
STG1INCDECinputCELL23.IMUX.IMUX20
STG1LOADinputCELL23.IMUX.IMUX43
STG1OVERFLOWoutputCELL22.OUT7.TMIN
STG1READinputCELL22.IMUX.IMUX20
STG1REGL0inputCELL22.IMUX.IMUX41
STG1REGL1inputCELL22.IMUX.IMUX2
STG1REGL2inputCELL22.IMUX.IMUX18
STG1REGL3inputCELL22.IMUX.IMUX34
STG1REGL4inputCELL22.IMUX.IMUX3
STG1REGL5inputCELL22.IMUX.IMUX11
STG1REGL6inputCELL22.IMUX.IMUX27
STG1REGL7inputCELL22.IMUX.IMUX43
STG1REGL8inputCELL22.IMUX.IMUX4
STG1REGR0outputCELL22.OUT14.TMIN
STG1REGR1outputCELL22.OUT2.TMIN
STG1REGR2outputCELL22.OUT15.TMIN
STG1REGR3outputCELL23.OUT23.TMIN
STG1REGR4outputCELL23.OUT10.TMIN
STG1REGR5outputCELL23.OUT6.TMIN
STG1REGR6outputCELL23.OUT16.TMIN
STG1REGR7outputCELL24.OUT18.TMIN
STG1REGR8outputCELL24.OUT23.TMIN
SYSCLKinputCELL22.IMUX.CLK0
TESTIN0inputCELL22.IMUX.IMUX8
TESTIN1inputCELL22.IMUX.IMUX24
TESTIN10inputCELL23.IMUX.IMUX2
TESTIN11inputCELL23.IMUX.IMUX18
TESTIN12inputCELL23.IMUX.IMUX34
TESTIN13inputCELL23.IMUX.IMUX3
TESTIN2inputCELL22.IMUX.IMUX32
TESTIN3inputCELL22.IMUX.IMUX1
TESTIN4inputCELL23.IMUX.IMUX8
TESTIN5inputCELL23.IMUX.IMUX24
TESTIN6inputCELL23.IMUX.IMUX32
TESTIN7inputCELL23.IMUX.IMUX1
TESTIN8inputCELL23.IMUX.IMUX9
TESTIN9inputCELL23.IMUX.IMUX41
TESTOUT0outputCELL21.OUT7.TMIN
TESTOUT1outputCELL21.OUT17.TMIN
TESTOUT2outputCELL22.OUT23.TMIN
TESTOUT3outputCELL22.OUT10.TMIN

Bel PHASER_IN2

virtex7 CMT bel PHASER_IN2
PinDirectionWires
BURSTPENDINGinputCELL28.IMUX.IMUX9
COUNTERLOADENinputCELL28.IMUX.IMUX31
COUNTERLOADVAL0inputCELL28.IMUX.IMUX44
COUNTERLOADVAL1inputCELL28.IMUX.IMUX13
COUNTERLOADVAL2inputCELL28.IMUX.IMUX29
COUNTERLOADVAL3inputCELL28.IMUX.IMUX45
COUNTERLOADVAL4inputCELL28.IMUX.IMUX14
COUNTERLOADVAL5inputCELL28.IMUX.IMUX30
COUNTERREADENinputCELL28.IMUX.IMUX23
COUNTERREADVAL0outputCELL27.OUT15.TMIN
COUNTERREADVAL1outputCELL27.OUT3.TMIN
COUNTERREADVAL2outputCELL27.OUT21.TMIN
COUNTERREADVAL3outputCELL27.OUT7.TMIN
COUNTERREADVAL4outputCELL28.OUT3.TMIN
COUNTERREADVAL5outputCELL28.OUT21.TMIN
DIVIDERSTinputCELL27.IMUX.IMUX19
DQSFOUNDoutputCELL28.OUT6.TMIN
DQSOUTOFRANGEoutputCELL28.OUT15.TMIN
EDGEADVinputCELL29.IMUX.IMUX41
ENCALIB0inputCELL29.IMUX.IMUX2
ENCALIB1inputCELL29.IMUX.IMUX18
ENSTG1inputCELL29.IMUX.IMUX8
ENSTG1ADJUSTBinputCELL29.IMUX.IMUX17
FINEENABLEinputCELL29.IMUX.IMUX32
FINEINCinputCELL28.IMUX.IMUX47
FINEOVERFLOWoutputCELL27.OUT2.TMIN
ISERDESRSToutputCELL28.OUT10.TMIN
PHASELOCKEDoutputCELL27.OUT17.TMIN
RANKSEL0inputCELL29.IMUX.IMUX34
RANKSEL1inputCELL29.IMUX.IMUX3
RSTinputCELL29.IMUX.IMUX11
RSTDQSFINDinputCELL28.IMUX.IMUX0
SCANCLKinputCELL29.IMUX.CLK1
SCANENBinputCELL27.IMUX.IMUX47
SCANINinputCELL27.IMUX.IMUX31
SCANMODEBinputCELL29.IMUX.IMUX9
SCANOUToutputCELL27.OUT14.TMIN
SELCALORSTG1inputCELL28.IMUX.IMUX1
STG1INCDECinputCELL29.IMUX.IMUX24
STG1LOADinputCELL28.IMUX.IMUX20
STG1OVERFLOWoutputCELL29.OUT16.TMIN
STG1READinputCELL28.IMUX.IMUX4
STG1REGL0inputCELL28.IMUX.IMUX17
STG1REGL1inputCELL28.IMUX.IMUX41
STG1REGL2inputCELL28.IMUX.IMUX2
STG1REGL3inputCELL28.IMUX.IMUX18
STG1REGL4inputCELL28.IMUX.IMUX34
STG1REGL5inputCELL28.IMUX.IMUX3
STG1REGL6inputCELL28.IMUX.IMUX11
STG1REGL7inputCELL28.IMUX.IMUX27
STG1REGL8inputCELL28.IMUX.IMUX43
STG1REGR0outputCELL28.OUT16.TMIN
STG1REGR1outputCELL28.OUT14.TMIN
STG1REGR2outputCELL28.OUT2.TMIN
STG1REGR3outputCELL29.OUT18.TMIN
STG1REGR4outputCELL29.OUT23.TMIN
STG1REGR5outputCELL29.OUT10.TMIN
STG1REGR6outputCELL29.OUT6.TMIN
STG1REGR7outputCELL30.OUT18.TMIN
STG1REGR8outputCELL30.OUT23.TMIN
SYSCLKinputCELL29.IMUX.CLK0
TESTIN0inputCELL27.IMUX.IMUX43
TESTIN1inputCELL27.IMUX.IMUX4
TESTIN10inputCELL27.IMUX.IMUX15
TESTIN11inputCELL28.IMUX.IMUX8
TESTIN12inputCELL28.IMUX.IMUX24
TESTIN13inputCELL28.IMUX.IMUX32
TESTIN2inputCELL27.IMUX.IMUX20
TESTIN3inputCELL27.IMUX.IMUX44
TESTIN4inputCELL27.IMUX.IMUX13
TESTIN5inputCELL27.IMUX.IMUX29
TESTIN6inputCELL27.IMUX.IMUX45
TESTIN7inputCELL27.IMUX.IMUX14
TESTIN8inputCELL27.IMUX.IMUX30
TESTIN9inputCELL27.IMUX.IMUX46
TESTOUT0outputCELL27.OUT6.TMIN
TESTOUT1outputCELL27.OUT16.TMIN
TESTOUT2outputCELL28.OUT18.TMIN
TESTOUT3outputCELL28.OUT23.TMIN

Bel PHASER_IN3

virtex7 CMT bel PHASER_IN3
PinDirectionWires
BURSTPENDINGinputCELL32.IMUX.IMUX2
COUNTERLOADENinputCELL31.IMUX.IMUX14
COUNTERLOADVAL0inputCELL32.IMUX.IMUX19
COUNTERLOADVAL1inputCELL32.IMUX.IMUX27
COUNTERLOADVAL2inputCELL32.IMUX.IMUX43
COUNTERLOADVAL3inputCELL32.IMUX.IMUX12
COUNTERLOADVAL4inputCELL32.IMUX.IMUX28
COUNTERLOADVAL5inputCELL32.IMUX.IMUX44
COUNTERREADENinputCELL31.IMUX.IMUX45
COUNTERREADVAL0outputCELL31.OUT15.TMIN
COUNTERREADVAL1outputCELL31.OUT21.TMIN
COUNTERREADVAL2outputCELL32.OUT18.TMIN
COUNTERREADVAL3outputCELL32.OUT1.TMIN
COUNTERREADVAL4outputCELL32.OUT9.TMIN
COUNTERREADVAL5outputCELL32.OUT6.TMIN
DIVIDERSTinputCELL31.IMUX.IMUX19
DQSFOUNDoutputCELL33.OUT23.TMIN
DQSOUTOFRANGEoutputCELL31.OUT9.TMIN
EDGEADVinputCELL32.IMUX.IMUX14
ENCALIB0inputCELL32.IMUX.IMUX30
ENCALIB1inputCELL32.IMUX.IMUX46
ENSTG1inputCELL32.IMUX.IMUX34
ENSTG1ADJUSTBinputCELL32.IMUX.IMUX45
FINEENABLEinputCELL31.IMUX.IMUX46
FINEINCinputCELL31.IMUX.IMUX30
FINEOVERFLOWoutputCELL31.OUT6.TMIN
ISERDESRSToutputCELL33.OUT18.TMIN
PHASELOCKEDoutputCELL31.OUT17.TMIN
RANKSEL0inputCELL32.IMUX.IMUX15
RANKSEL1inputCELL32.IMUX.IMUX23
RSTinputCELL32.IMUX.IMUX39
RSTDQSFINDinputCELL32.IMUX.IMUX8
SCANCLKinputCELL33.IMUX.CLK1
SCANENBinputCELL30.IMUX.IMUX20
SCANINinputCELL30.IMUX.IMUX4
SCANMODEBinputCELL31.IMUX.IMUX31
SCANOUToutputCELL31.OUT1.TMIN
SELCALORSTG1inputCELL32.IMUX.IMUX41
STG1INCDECinputCELL32.IMUX.IMUX11
STG1LOADinputCELL32.IMUX.IMUX18
STG1OVERFLOWoutputCELL32.OUT17.TMIN
STG1READinputCELL30.IMUX.IMUX47
STG1REGL0inputCELL30.IMUX.IMUX44
STG1REGL1inputCELL30.IMUX.IMUX13
STG1REGL2inputCELL30.IMUX.IMUX29
STG1REGL3inputCELL30.IMUX.IMUX45
STG1REGL4inputCELL30.IMUX.IMUX14
STG1REGL5inputCELL30.IMUX.IMUX30
STG1REGL6inputCELL30.IMUX.IMUX46
STG1REGL7inputCELL30.IMUX.IMUX15
STG1REGL8inputCELL30.IMUX.IMUX31
STG1REGR0outputCELL33.OUT10.TMIN
STG1REGR1outputCELL33.OUT6.TMIN
STG1REGR2outputCELL33.OUT16.TMIN
STG1REGR3outputCELL33.OUT14.TMIN
STG1REGR4outputCELL33.OUT2.TMIN
STG1REGR5outputCELL33.OUT15.TMIN
STG1REGR6outputCELL33.OUT3.TMIN
STG1REGR7outputCELL33.OUT21.TMIN
STG1REGR8outputCELL33.OUT7.TMIN
SYSCLKinputCELL33.IMUX.CLK0
TESTIN0inputCELL31.IMUX.IMUX11
TESTIN1inputCELL31.IMUX.IMUX27
TESTIN10inputCELL32.IMUX.IMUX16
TESTIN11inputCELL32.IMUX.IMUX32
TESTIN12inputCELL32.IMUX.IMUX9
TESTIN13inputCELL32.IMUX.IMUX33
TESTIN2inputCELL31.IMUX.IMUX43
TESTIN3inputCELL31.IMUX.IMUX12
TESTIN4inputCELL31.IMUX.IMUX20
TESTIN5inputCELL31.IMUX.IMUX28
TESTIN6inputCELL31.IMUX.IMUX44
TESTIN7inputCELL31.IMUX.IMUX21
TESTIN8inputCELL31.IMUX.IMUX29
TESTIN9inputCELL32.IMUX.IMUX0
TESTOUT0outputCELL30.OUT7.TMIN
TESTOUT1outputCELL30.OUT17.TMIN
TESTOUT2outputCELL31.OUT0.TMIN
TESTOUT3outputCELL32.OUT4.TMIN

Bel PHASER_OUT0

virtex7 CMT bel PHASER_OUT0
PinDirectionWires
BURSTPENDINGinputCELL18.IMUX.IMUX3
COARSEENABLEinputCELL18.IMUX.IMUX41
COARSEINCinputCELL18.IMUX.IMUX9
COARSEOVERFLOWoutputCELL16.OUT2.TMIN
COUNTERLOADENinputCELL17.IMUX.IMUX47
COUNTERLOADVAL0inputCELL17.IMUX.IMUX13
COUNTERLOADVAL1inputCELL17.IMUX.IMUX29
COUNTERLOADVAL2inputCELL17.IMUX.IMUX45
COUNTERLOADVAL3inputCELL17.IMUX.IMUX14
COUNTERLOADVAL4inputCELL17.IMUX.IMUX30
COUNTERLOADVAL5inputCELL17.IMUX.IMUX46
COUNTERLOADVAL6inputCELL17.IMUX.IMUX15
COUNTERLOADVAL7inputCELL17.IMUX.IMUX23
COUNTERLOADVAL8inputCELL17.IMUX.IMUX25
COUNTERREADENinputCELL17.IMUX.IMUX31
COUNTERREADVAL0outputCELL16.OUT3.TMIN
COUNTERREADVAL1outputCELL16.OUT21.TMIN
COUNTERREADVAL2outputCELL16.OUT7.TMIN
COUNTERREADVAL3outputCELL16.OUT17.TMIN
COUNTERREADVAL4outputCELL17.OUT10.TMIN
COUNTERREADVAL5outputCELL17.OUT6.TMIN
COUNTERREADVAL6outputCELL17.OUT16.TMIN
COUNTERREADVAL7outputCELL17.OUT14.TMIN
COUNTERREADVAL8outputCELL16.OUT16.TMIN
CTSBUS0outputCELL8.OUT14.TMIN
CTSBUS1outputCELL8.OUT23.TMIN
DIVIDERSTinputCELL17.IMUX.IMUX0
DQSBUS0outputCELL8.OUT0.TMIN
DQSBUS1outputCELL8.OUT5.TMIN
DTSBUS0outputCELL7.OUT14.TMIN
DTSBUS1outputCELL7.OUT23.TMIN
EDGEADVinputCELL18.IMUX.IMUX2
ENCALIB0inputCELL18.IMUX.IMUX18
ENCALIB1inputCELL18.IMUX.IMUX34
FINEENABLEinputCELL18.IMUX.IMUX1
FINEINCinputCELL18.IMUX.IMUX32
FINEOVERFLOWoutputCELL17.OUT23.TMIN
OSERDESRSToutputCELL16.OUT14.TMIN
RSTinputCELL18.IMUX.IMUX27
SCANCLKinputCELL17.IMUX.CLK1
SCANENBinputCELL17.IMUX.IMUX44
SCANINinputCELL17.IMUX.IMUX20
SCANMODEBinputCELL17.IMUX.IMUX16
SCANOUToutputCELL17.OUT18.TMIN
SELFINEOCLKDELAYinputCELL18.IMUX.IMUX0
SYSCLKinputCELL17.IMUX.CLK0
TESTIN0inputCELL17.IMUX.IMUX8
TESTIN1inputCELL17.IMUX.IMUX24
TESTIN10inputCELL17.IMUX.IMUX3
TESTIN11inputCELL17.IMUX.IMUX27
TESTIN12inputCELL17.IMUX.IMUX43
TESTIN13inputCELL17.IMUX.IMUX4
TESTIN14inputCELL18.IMUX.IMUX8
TESTIN15inputCELL18.IMUX.IMUX24
TESTIN2inputCELL17.IMUX.IMUX32
TESTIN3inputCELL17.IMUX.IMUX1
TESTIN4inputCELL17.IMUX.IMUX17
TESTIN5inputCELL17.IMUX.IMUX33
TESTIN6inputCELL17.IMUX.IMUX41
TESTIN7inputCELL17.IMUX.IMUX2
TESTIN8inputCELL17.IMUX.IMUX18
TESTIN9inputCELL17.IMUX.IMUX34
TESTOUT0outputCELL16.OUT18.TMIN
TESTOUT1outputCELL16.OUT23.TMIN
TESTOUT2outputCELL16.OUT10.TMIN
TESTOUT3outputCELL16.OUT6.TMIN

Bel PHASER_OUT1

virtex7 CMT bel PHASER_OUT1
PinDirectionWires
BURSTPENDINGinputCELL21.IMUX.IMUX23
COARSEENABLEinputCELL21.IMUX.IMUX14
COARSEINCinputCELL21.IMUX.IMUX45
COARSEOVERFLOWoutputCELL21.OUT14.TMIN
COUNTERLOADENinputCELL20.IMUX.IMUX39
COUNTERLOADVAL0inputCELL20.IMUX.IMUX44
COUNTERLOADVAL1inputCELL20.IMUX.IMUX21
COUNTERLOADVAL2inputCELL20.IMUX.IMUX29
COUNTERLOADVAL3inputCELL20.IMUX.IMUX45
COUNTERLOADVAL4inputCELL20.IMUX.IMUX14
COUNTERLOADVAL5inputCELL20.IMUX.IMUX30
COUNTERLOADVAL6inputCELL20.IMUX.IMUX46
COUNTERLOADVAL7inputCELL20.IMUX.IMUX15
COUNTERLOADVAL8inputCELL21.IMUX.IMUX25
COUNTERREADENinputCELL20.IMUX.IMUX23
COUNTERREADVAL0outputCELL20.OUT6.TMIN
COUNTERREADVAL1outputCELL20.OUT16.TMIN
COUNTERREADVAL2outputCELL20.OUT15.TMIN
COUNTERREADVAL3outputCELL20.OUT17.TMIN
COUNTERREADVAL4outputCELL21.OUT2.TMIN
COUNTERREADVAL5outputCELL21.OUT15.TMIN
COUNTERREADVAL6outputCELL21.OUT3.TMIN
COUNTERREADVAL7outputCELL21.OUT21.TMIN
COUNTERREADVAL8outputCELL21.OUT10.TMIN
CTSBUS0outputCELL20.OUT14.TMIN
CTSBUS1outputCELL20.OUT23.TMIN
DIVIDERSTinputCELL21.IMUX.IMUX0
DQSBUS0outputCELL20.OUT0.TMIN
DQSBUS1outputCELL20.OUT5.TMIN
DTSBUS0outputCELL19.OUT14.TMIN
DTSBUS1outputCELL19.OUT23.TMIN
EDGEADVinputCELL21.IMUX.IMUX30
ENCALIB0inputCELL21.IMUX.IMUX46
ENCALIB1inputCELL21.IMUX.IMUX15
FINEENABLEinputCELL21.IMUX.IMUX29
FINEINCinputCELL21.IMUX.IMUX13
FINEOVERFLOWoutputCELL22.OUT18.TMIN
OSERDESRSToutputCELL21.OUT6.TMIN
RSTinputCELL21.IMUX.IMUX47
SCANCLKinputCELL21.IMUX.CLK1
SCANENBinputCELL20.IMUX.IMUX28
SCANINinputCELL21.IMUX.IMUX44
SCANMODEBinputCELL21.IMUX.IMUX16
SCANOUToutputCELL21.OUT16.TMIN
SELFINEOCLKDELAYinputCELL20.IMUX.IMUX20
SYSCLKinputCELL21.IMUX.CLK0
TESTIN0inputCELL21.IMUX.IMUX8
TESTIN1inputCELL21.IMUX.IMUX24
TESTIN10inputCELL21.IMUX.IMUX3
TESTIN11inputCELL21.IMUX.IMUX11
TESTIN12inputCELL21.IMUX.IMUX27
TESTIN13inputCELL21.IMUX.IMUX43
TESTIN14inputCELL21.IMUX.IMUX4
TESTIN15inputCELL21.IMUX.IMUX20
TESTIN2inputCELL21.IMUX.IMUX32
TESTIN3inputCELL21.IMUX.IMUX1
TESTIN4inputCELL21.IMUX.IMUX9
TESTIN5inputCELL21.IMUX.IMUX17
TESTIN6inputCELL21.IMUX.IMUX41
TESTIN7inputCELL21.IMUX.IMUX2
TESTIN8inputCELL21.IMUX.IMUX18
TESTIN9inputCELL21.IMUX.IMUX34
TESTOUT0outputCELL20.OUT1.TMIN
TESTOUT1outputCELL20.OUT9.TMIN
TESTOUT2outputCELL21.OUT18.TMIN
TESTOUT3outputCELL21.OUT23.TMIN

Bel PHASER_OUT2

virtex7 CMT bel PHASER_OUT2
PinDirectionWires
BURSTPENDINGinputCELL27.IMUX.IMUX3
COARSEENABLEinputCELL27.IMUX.IMUX41
COARSEINCinputCELL27.IMUX.IMUX9
COARSEOVERFLOWoutputCELL25.OUT15.TMIN
COUNTERLOADENinputCELL26.IMUX.IMUX31
COUNTERLOADVAL0inputCELL26.IMUX.IMUX20
COUNTERLOADVAL1inputCELL26.IMUX.IMUX44
COUNTERLOADVAL2inputCELL26.IMUX.IMUX13
COUNTERLOADVAL3inputCELL26.IMUX.IMUX29
COUNTERLOADVAL4inputCELL26.IMUX.IMUX45
COUNTERLOADVAL5inputCELL26.IMUX.IMUX14
COUNTERLOADVAL6inputCELL26.IMUX.IMUX30
COUNTERLOADVAL7inputCELL26.IMUX.IMUX46
COUNTERLOADVAL8inputCELL27.IMUX.IMUX17
COUNTERREADENinputCELL26.IMUX.IMUX15
COUNTERREADVAL0outputCELL25.OUT3.TMIN
COUNTERREADVAL1outputCELL25.OUT21.TMIN
COUNTERREADVAL2outputCELL25.OUT7.TMIN
COUNTERREADVAL3outputCELL25.OUT17.TMIN
COUNTERREADVAL4outputCELL26.OUT15.TMIN
COUNTERREADVAL5outputCELL26.OUT3.TMIN
COUNTERREADVAL6outputCELL26.OUT21.TMIN
COUNTERREADVAL7outputCELL26.OUT7.TMIN
COUNTERREADVAL8outputCELL27.OUT23.TMIN
CTSBUS0outputCELL32.OUT14.TMIN
CTSBUS1outputCELL32.OUT23.TMIN
DIVIDERSTinputCELL27.IMUX.IMUX0
DQSBUS0outputCELL32.OUT0.TMIN
DQSBUS1outputCELL32.OUT5.TMIN
DTSBUS0outputCELL31.OUT14.TMIN
DTSBUS1outputCELL31.OUT23.TMIN
EDGEADVinputCELL27.IMUX.IMUX2
ENCALIB0inputCELL27.IMUX.IMUX18
ENCALIB1inputCELL27.IMUX.IMUX34
FINEENABLEinputCELL27.IMUX.IMUX1
FINEINCinputCELL26.IMUX.IMUX47
FINEOVERFLOWoutputCELL26.OUT2.TMIN
OSERDESRSToutputCELL27.OUT10.TMIN
RSTinputCELL27.IMUX.IMUX27
SCANCLKinputCELL27.IMUX.CLK1
SCANENBinputCELL26.IMUX.IMUX4
SCANINinputCELL26.IMUX.IMUX43
SCANMODEBinputCELL27.IMUX.IMUX16
SCANOUToutputCELL25.OUT2.TMIN
SELFINEOCLKDELAYinputCELL26.IMUX.IMUX0
SYSCLKinputCELL27.IMUX.CLK0
TESTIN0inputCELL26.IMUX.IMUX8
TESTIN1inputCELL26.IMUX.IMUX24
TESTIN10inputCELL26.IMUX.IMUX3
TESTIN11inputCELL26.IMUX.IMUX11
TESTIN12inputCELL26.IMUX.IMUX27
TESTIN13inputCELL27.IMUX.IMUX8
TESTIN14inputCELL27.IMUX.IMUX24
TESTIN15inputCELL27.IMUX.IMUX32
TESTIN2inputCELL26.IMUX.IMUX32
TESTIN3inputCELL26.IMUX.IMUX1
TESTIN4inputCELL26.IMUX.IMUX9
TESTIN5inputCELL26.IMUX.IMUX17
TESTIN6inputCELL26.IMUX.IMUX41
TESTIN7inputCELL26.IMUX.IMUX2
TESTIN8inputCELL26.IMUX.IMUX18
TESTIN9inputCELL26.IMUX.IMUX34
TESTOUT0outputCELL26.OUT6.TMIN
TESTOUT1outputCELL26.OUT16.TMIN
TESTOUT2outputCELL26.OUT14.TMIN
TESTOUT3outputCELL27.OUT18.TMIN

Bel PHASER_OUT3

virtex7 CMT bel PHASER_OUT3
PinDirectionWires
BURSTPENDINGinputCELL31.IMUX.IMUX2
COARSEENABLEinputCELL31.IMUX.IMUX32
COARSEINCinputCELL31.IMUX.IMUX16
COARSEOVERFLOWoutputCELL30.OUT14.TMIN
COUNTERLOADENinputCELL30.IMUX.IMUX27
COUNTERLOADVAL0inputCELL30.IMUX.IMUX1
COUNTERLOADVAL1inputCELL30.IMUX.IMUX9
COUNTERLOADVAL2inputCELL30.IMUX.IMUX17
COUNTERLOADVAL3inputCELL30.IMUX.IMUX41
COUNTERLOADVAL4inputCELL30.IMUX.IMUX2
COUNTERLOADVAL5inputCELL30.IMUX.IMUX18
COUNTERLOADVAL6inputCELL30.IMUX.IMUX34
COUNTERLOADVAL7inputCELL30.IMUX.IMUX3
COUNTERLOADVAL8inputCELL29.IMUX.IMUX37
COUNTERREADENinputCELL30.IMUX.IMUX11
COUNTERREADVAL0outputCELL29.OUT3.TMIN
COUNTERREADVAL1outputCELL29.OUT21.TMIN
COUNTERREADVAL2outputCELL29.OUT7.TMIN
COUNTERREADVAL3outputCELL29.OUT17.TMIN
COUNTERREADVAL4outputCELL30.OUT2.TMIN
COUNTERREADVAL5outputCELL30.OUT15.TMIN
COUNTERREADVAL6outputCELL30.OUT3.TMIN
COUNTERREADVAL7outputCELL30.OUT21.TMIN
COUNTERREADVAL8outputCELL30.OUT6.TMIN
CTSBUS0outputCELL44.OUT14.TMIN
CTSBUS1outputCELL44.OUT23.TMIN
DIVIDERSTinputCELL29.IMUX.IMUX19
DQSBUS0outputCELL44.OUT0.TMIN
DQSBUS1outputCELL44.OUT5.TMIN
DTSBUS0outputCELL43.OUT14.TMIN
DTSBUS1outputCELL43.OUT23.TMIN
EDGEADVinputCELL31.IMUX.IMUX9
ENCALIB0inputCELL31.IMUX.IMUX17
ENCALIB1inputCELL31.IMUX.IMUX41
FINEENABLEinputCELL31.IMUX.IMUX8
FINEINCinputCELL30.IMUX.IMUX43
FINEOVERFLOWoutputCELL31.OUT18.TMIN
OSERDESRSToutputCELL30.OUT16.TMIN
RSTinputCELL31.IMUX.IMUX34
SCANCLKinputCELL30.IMUX.CLK1
SCANENBinputCELL29.IMUX.IMUX47
SCANINinputCELL29.IMUX.IMUX31
SCANMODEBinputCELL29.IMUX.IMUX35
SCANOUToutputCELL31.OUT4.TMIN
SELFINEOCLKDELAYinputCELL30.IMUX.IMUX0
SYSCLKinputCELL30.IMUX.CLK0
TESTIN0inputCELL29.IMUX.IMUX27
TESTIN1inputCELL29.IMUX.IMUX43
TESTIN10inputCELL29.IMUX.IMUX46
TESTIN11inputCELL29.IMUX.IMUX15
TESTIN12inputCELL29.IMUX.IMUX23
TESTIN13inputCELL30.IMUX.IMUX8
TESTIN14inputCELL30.IMUX.IMUX24
TESTIN15inputCELL30.IMUX.IMUX32
TESTIN2inputCELL29.IMUX.IMUX4
TESTIN3inputCELL29.IMUX.IMUX20
TESTIN4inputCELL29.IMUX.IMUX44
TESTIN5inputCELL29.IMUX.IMUX13
TESTIN6inputCELL29.IMUX.IMUX29
TESTIN7inputCELL29.IMUX.IMUX45
TESTIN8inputCELL29.IMUX.IMUX14
TESTIN9inputCELL29.IMUX.IMUX30
TESTOUT0outputCELL29.OUT14.TMIN
TESTOUT1outputCELL29.OUT2.TMIN
TESTOUT2outputCELL29.OUT15.TMIN
TESTOUT3outputCELL30.OUT10.TMIN

Bel PHASER_REF

virtex7 CMT bel PHASER_REF
PinDirectionWires
LOCKEDoutputCELL25.OUT14.TMIN
PWRDWNinputCELL25.IMUX.IMUX45
RSTinputCELL25.IMUX.IMUX15
TESTIN0inputCELL25.IMUX.IMUX8
TESTIN1inputCELL25.IMUX.IMUX32
TESTIN2inputCELL25.IMUX.IMUX1
TESTIN3inputCELL25.IMUX.IMUX41
TESTIN4inputCELL25.IMUX.IMUX18
TESTIN5inputCELL25.IMUX.IMUX3
TESTIN6inputCELL25.IMUX.IMUX4
TESTIN7inputCELL25.IMUX.IMUX13
TESTOUT0outputCELL26.OUT18.TMIN
TESTOUT1outputCELL26.OUT23.TMIN
TESTOUT2outputCELL26.OUT10.TMIN
TESTOUT3outputCELL25.OUT18.TMIN
TESTOUT4outputCELL25.OUT23.TMIN
TESTOUT5outputCELL25.OUT10.TMIN
TESTOUT6outputCELL25.OUT6.TMIN
TESTOUT7outputCELL25.OUT16.TMIN

Bel PHY_CONTROL

virtex7 CMT bel PHY_CONTROL
PinDirectionWires
AUXOUTPUT0outputCELL34.OUT3.TMIN
AUXOUTPUT1outputCELL34.OUT21.TMIN
AUXOUTPUT2outputCELL35.OUT17.TMIN
AUXOUTPUT3outputCELL36.OUT17.TMIN
PHYCLKinputCELL35.IMUX.CLK0
PHYCTLALMOSTFULLoutputCELL34.OUT7.TMIN
PHYCTLFULLoutputCELL34.OUT17.TMIN
PHYCTLREADYoutputCELL33.OUT17.TMIN
PHYCTLWD0inputCELL34.IMUX.IMUX4
PHYCTLWD1inputCELL34.IMUX.IMUX20
PHYCTLWD10inputCELL34.IMUX.IMUX47
PHYCTLWD11inputCELL35.IMUX.IMUX20
PHYCTLWD12inputCELL35.IMUX.IMUX44
PHYCTLWD13inputCELL35.IMUX.IMUX13
PHYCTLWD14inputCELL35.IMUX.IMUX45
PHYCTLWD15inputCELL35.IMUX.IMUX14
PHYCTLWD16inputCELL35.IMUX.IMUX30
PHYCTLWD17inputCELL35.IMUX.IMUX46
PHYCTLWD18inputCELL35.IMUX.IMUX15
PHYCTLWD19inputCELL35.IMUX.IMUX31
PHYCTLWD2inputCELL34.IMUX.IMUX44
PHYCTLWD20inputCELL35.IMUX.IMUX47
PHYCTLWD21inputCELL36.IMUX.IMUX43
PHYCTLWD22inputCELL36.IMUX.IMUX4
PHYCTLWD23inputCELL36.IMUX.IMUX20
PHYCTLWD24inputCELL36.IMUX.IMUX44
PHYCTLWD25inputCELL36.IMUX.IMUX13
PHYCTLWD26inputCELL36.IMUX.IMUX45
PHYCTLWD27inputCELL36.IMUX.IMUX14
PHYCTLWD28inputCELL36.IMUX.IMUX30
PHYCTLWD29inputCELL36.IMUX.IMUX46
PHYCTLWD3inputCELL34.IMUX.IMUX13
PHYCTLWD30inputCELL36.IMUX.IMUX15
PHYCTLWD31inputCELL36.IMUX.IMUX31
PHYCTLWD4inputCELL34.IMUX.IMUX45
PHYCTLWD5inputCELL34.IMUX.IMUX14
PHYCTLWD6inputCELL34.IMUX.IMUX30
PHYCTLWD7inputCELL34.IMUX.IMUX46
PHYCTLWD8inputCELL34.IMUX.IMUX15
PHYCTLWD9inputCELL34.IMUX.IMUX31
PHYCTLWRENABLEinputCELL36.IMUX.IMUX47
PLLLOCKinputCELL34.IMUX.IMUX43
READCALIBENABLEinputCELL35.IMUX.IMUX29
REFDLLLOCKinputCELL35.IMUX.IMUX4
RESETinputCELL36.IMUX.IMUX11
SCANENABLENinputCELL35.IMUX.IMUX9
TESTINPUT0inputCELL34.IMUX.IMUX8
TESTINPUT1inputCELL34.IMUX.IMUX24
TESTINPUT10inputCELL34.IMUX.IMUX11
TESTINPUT11inputCELL34.IMUX.IMUX27
TESTINPUT12inputCELL35.IMUX.IMUX3
TESTINPUT13inputCELL35.IMUX.IMUX11
TESTINPUT14inputCELL35.IMUX.IMUX27
TESTINPUT15inputCELL35.IMUX.IMUX43
TESTINPUT2inputCELL34.IMUX.IMUX32
TESTINPUT3inputCELL34.IMUX.IMUX1
TESTINPUT4inputCELL34.IMUX.IMUX9
TESTINPUT5inputCELL34.IMUX.IMUX41
TESTINPUT6inputCELL34.IMUX.IMUX2
TESTINPUT7inputCELL34.IMUX.IMUX18
TESTINPUT8inputCELL34.IMUX.IMUX34
TESTINPUT9inputCELL34.IMUX.IMUX3
TESTOUTPUT0outputCELL34.OUT18.TMIN
TESTOUTPUT1outputCELL34.OUT23.TMIN
TESTOUTPUT10outputCELL35.OUT14.TMIN
TESTOUTPUT11outputCELL35.OUT2.TMIN
TESTOUTPUT12outputCELL35.OUT15.TMIN
TESTOUTPUT13outputCELL35.OUT3.TMIN
TESTOUTPUT14outputCELL35.OUT21.TMIN
TESTOUTPUT15outputCELL35.OUT7.TMIN
TESTOUTPUT2outputCELL34.OUT10.TMIN
TESTOUTPUT3outputCELL34.OUT6.TMIN
TESTOUTPUT4outputCELL34.OUT16.TMIN
TESTOUTPUT5outputCELL34.OUT14.TMIN
TESTOUTPUT6outputCELL34.OUT2.TMIN
TESTOUTPUT7outputCELL34.OUT15.TMIN
TESTOUTPUT8outputCELL35.OUT6.TMIN
TESTOUTPUT9outputCELL35.OUT16.TMIN
TESTSELECT0inputCELL35.IMUX.IMUX41
TESTSELECT1inputCELL35.IMUX.IMUX2
TESTSELECT2inputCELL35.IMUX.IMUX18
WRITECALIBENABLEinputCELL35.IMUX.IMUX22

Bel BUFMRCE0

virtex7 CMT bel BUFMRCE0
PinDirectionWires
CEinputCELL25.IMUX.IMUX0

Bel BUFMRCE1

virtex7 CMT bel BUFMRCE1
PinDirectionWires
CEinputCELL25.IMUX.IMUX16

Bel HCLK_CMT

virtex7 CMT bel HCLK_CMT
PinDirectionWires
CKINT0inputCELL24.IMUX.CLK0
CKINT1inputCELL24.IMUX.CLK1
CKINT2inputCELL25.IMUX.CLK0
CKINT3inputCELL25.IMUX.CLK1

Bel wires

virtex7 CMT bel wires
WirePins
CELL0.IMUX.CLK0MMCM0.DCLK
CELL0.IMUX.IMUX0MMCM0.DI0
CELL0.IMUX.IMUX1MMCM0.DI2
CELL0.IMUX.IMUX2MMCM0.DI4
CELL0.IMUX.IMUX3MMCM0.DI6
CELL0.IMUX.IMUX4MMCM0.DI8
CELL0.IMUX.IMUX5MMCM0.DI10
CELL0.IMUX.IMUX6MMCM0.DI12
CELL0.IMUX.IMUX7MMCM0.DI14
CELL0.IMUX.IMUX32MMCM0.DI1
CELL0.IMUX.IMUX33MMCM0.DI3
CELL0.IMUX.IMUX34MMCM0.DI5
CELL0.IMUX.IMUX35MMCM0.DI7
CELL0.IMUX.IMUX36MMCM0.DI9
CELL0.IMUX.IMUX37MMCM0.DI11
CELL0.IMUX.IMUX38MMCM0.DI13
CELL0.IMUX.IMUX39MMCM0.DI15
CELL0.OUT0.TMINMMCM0.DO2
CELL0.OUT2.TMINMMCM0.DO10
CELL0.OUT5.TMINMMCM0.DO6
CELL0.OUT7.TMINMMCM0.DO14
CELL0.OUT8.TMINMMCM0.DO0
CELL0.OUT10.TMINMMCM0.DO8
CELL0.OUT13.TMINMMCM0.DO4
CELL0.OUT15.TMINMMCM0.DO12
CELL0.OUT16.TMINMMCM0.DO9
CELL0.OUT17.TMINMMCM0.DO15
CELL0.OUT18.TMINMMCM0.DO1
CELL0.OUT19.TMINMMCM0.DO7
CELL0.OUT20.TMINMMCM0.DO11
CELL0.OUT21.TMINMMCM0.DO13
CELL0.OUT22.TMINMMCM0.DO3
CELL0.OUT23.TMINMMCM0.DO5
CELL1.IMUX.CLK0MMCM0.PSCLK
CELL1.IMUX.IMUX0MMCM0.DADDR0
CELL1.IMUX.IMUX1MMCM0.DADDR1
CELL1.IMUX.IMUX2MMCM0.DADDR2
CELL1.IMUX.IMUX3MMCM0.DADDR4
CELL1.IMUX.IMUX15MMCM0.DEN
CELL1.IMUX.IMUX22MMCM0.DWE
CELL1.IMUX.IMUX34MMCM0.DADDR3
CELL1.IMUX.IMUX35MMCM0.DADDR5
CELL1.IMUX.IMUX44MMCM0.DADDR6
CELL1.IMUX.IMUX47MMCM0.PWRDWN
CELL1.OUT16.TMINMMCM0.DRDY
CELL1.OUT18.TMINMMCM0.LOCKED
CELL1.OUT21.TMINMMCM0.PSDONE
CELL2.IMUX.IMUX0MMCM0.CLKINSEL
CELL2.IMUX.IMUX1MMCM0.PSEN
CELL2.IMUX.IMUX2MMCM0.PSINCDEC
CELL2.IMUX.IMUX34MMCM0.RST
CELL2.OUT16.TMINMMCM0.CLKFBSTOPPED
CELL2.OUT18.TMINMMCM0.CLKINSTOPPED
CELL3.IMUX.IMUX3MMCM0.TESTIN2
CELL3.IMUX.IMUX15MMCM0.TESTIN7
CELL3.IMUX.IMUX16MMCM0.TESTIN0
CELL3.IMUX.IMUX30MMCM0.TESTIN6
CELL3.IMUX.IMUX41MMCM0.TESTIN1
CELL3.IMUX.IMUX43MMCM0.TESTIN3
CELL3.IMUX.IMUX44MMCM0.TESTIN4
CELL3.IMUX.IMUX45MMCM0.TESTIN5
CELL3.OUT2.TMINMMCM0.TESTOUT3
CELL3.OUT7.TMINMMCM0.TESTOUT6
CELL3.OUT10.TMINMMCM0.TESTOUT2
CELL3.OUT15.TMINMMCM0.TESTOUT4
CELL3.OUT17.TMINMMCM0.TESTOUT7
CELL3.OUT18.TMINMMCM0.TESTOUT0
CELL3.OUT21.TMINMMCM0.TESTOUT5
CELL3.OUT23.TMINMMCM0.TESTOUT1
CELL4.IMUX.IMUX3MMCM0.TESTIN10
CELL4.IMUX.IMUX15MMCM0.TESTIN15
CELL4.IMUX.IMUX16MMCM0.TESTIN8
CELL4.IMUX.IMUX30MMCM0.TESTIN14
CELL4.IMUX.IMUX41MMCM0.TESTIN9
CELL4.IMUX.IMUX43MMCM0.TESTIN11
CELL4.IMUX.IMUX44MMCM0.TESTIN12
CELL4.IMUX.IMUX45MMCM0.TESTIN13
CELL4.OUT2.TMINMMCM0.TESTOUT11
CELL4.OUT7.TMINMMCM0.TESTOUT14
CELL4.OUT10.TMINMMCM0.TESTOUT10
CELL4.OUT15.TMINMMCM0.TESTOUT12
CELL4.OUT17.TMINMMCM0.TESTOUT15
CELL4.OUT18.TMINMMCM0.TESTOUT8
CELL4.OUT21.TMINMMCM0.TESTOUT13
CELL4.OUT23.TMINMMCM0.TESTOUT9
CELL5.IMUX.IMUX3MMCM0.TESTIN18
CELL5.IMUX.IMUX15MMCM0.TESTIN23
CELL5.IMUX.IMUX16MMCM0.TESTIN16
CELL5.IMUX.IMUX30MMCM0.TESTIN22
CELL5.IMUX.IMUX41MMCM0.TESTIN17
CELL5.IMUX.IMUX43MMCM0.TESTIN19
CELL5.IMUX.IMUX44MMCM0.TESTIN20
CELL5.IMUX.IMUX45MMCM0.TESTIN21
CELL5.OUT2.TMINMMCM0.TESTOUT19
CELL5.OUT7.TMINMMCM0.TESTOUT22
CELL5.OUT10.TMINMMCM0.TESTOUT18
CELL5.OUT15.TMINMMCM0.TESTOUT20
CELL5.OUT17.TMINMMCM0.TESTOUT23
CELL5.OUT18.TMINMMCM0.TESTOUT16
CELL5.OUT21.TMINMMCM0.TESTOUT21
CELL5.OUT23.TMINMMCM0.TESTOUT17
CELL6.IMUX.IMUX3MMCM0.TESTIN26
CELL6.IMUX.IMUX15MMCM0.TESTIN31
CELL6.IMUX.IMUX16MMCM0.TESTIN24
CELL6.IMUX.IMUX30MMCM0.TESTIN30
CELL6.IMUX.IMUX41MMCM0.TESTIN25
CELL6.IMUX.IMUX43MMCM0.TESTIN27
CELL6.IMUX.IMUX44MMCM0.TESTIN28
CELL6.IMUX.IMUX45MMCM0.TESTIN29
CELL6.OUT2.TMINMMCM0.TESTOUT27
CELL6.OUT7.TMINMMCM0.TESTOUT30
CELL6.OUT10.TMINMMCM0.TESTOUT26
CELL6.OUT15.TMINMMCM0.TESTOUT28
CELL6.OUT17.TMINMMCM0.TESTOUT31
CELL6.OUT18.TMINMMCM0.TESTOUT24
CELL6.OUT21.TMINMMCM0.TESTOUT29
CELL6.OUT23.TMINMMCM0.TESTOUT25
CELL7.OUT1.TMINMMCM0.TESTOUT33
CELL7.OUT6.TMINMMCM0.TESTOUT35
CELL7.OUT9.TMINMMCM0.TESTOUT34
CELL7.OUT14.TMINPHASER_OUT0.DTSBUS0
CELL7.OUT15.TMINMMCM0.TESTOUT37
CELL7.OUT16.TMINMMCM0.TESTOUT36
CELL7.OUT17.TMINMMCM0.TESTOUT39
CELL7.OUT18.TMINMMCM0.TESTOUT32
CELL7.OUT21.TMINMMCM0.TESTOUT38
CELL7.OUT23.TMINPHASER_OUT0.DTSBUS1
CELL8.OUT0.TMINPHASER_OUT0.DQSBUS0
CELL8.OUT1.TMINMMCM0.TESTOUT42
CELL8.OUT4.TMINMMCM0.TESTOUT40
CELL8.OUT5.TMINPHASER_OUT0.DQSBUS1
CELL8.OUT6.TMINMMCM0.TESTOUT44
CELL8.OUT9.TMINMMCM0.TESTOUT43
CELL8.OUT14.TMINPHASER_OUT0.CTSBUS0
CELL8.OUT15.TMINMMCM0.TESTOUT46
CELL8.OUT16.TMINMMCM0.TESTOUT45
CELL8.OUT17.TMINMMCM0.TESTOUT47
CELL8.OUT18.TMINMMCM0.TESTOUT41
CELL8.OUT23.TMINPHASER_OUT0.CTSBUS1
CELL9.OUT2.TMINMMCM0.TESTOUT51
CELL9.OUT7.TMINMMCM0.TESTOUT54
CELL9.OUT10.TMINMMCM0.TESTOUT50
CELL9.OUT15.TMINMMCM0.TESTOUT52
CELL9.OUT17.TMINMMCM0.TESTOUT55
CELL9.OUT18.TMINMMCM0.TESTOUT48
CELL9.OUT21.TMINMMCM0.TESTOUT53
CELL9.OUT23.TMINMMCM0.TESTOUT49
CELL10.OUT2.TMINMMCM0.TESTOUT59
CELL10.OUT7.TMINMMCM0.TESTOUT62
CELL10.OUT10.TMINMMCM0.TESTOUT58
CELL10.OUT15.TMINMMCM0.TESTOUT60
CELL10.OUT17.TMINMMCM0.TESTOUT63
CELL10.OUT18.TMINMMCM0.TESTOUT56
CELL10.OUT21.TMINMMCM0.TESTOUT61
CELL10.OUT23.TMINMMCM0.TESTOUT57
CELL14.IMUX.CLK0MMCM0.CLKFBIN_CKINT
CELL15.IMUX.CLK0MMCM0.CLKIN1_CKINT
CELL15.IMUX.CLK1MMCM0.CLKIN2_CKINT
CELL16.OUT2.TMINPHASER_OUT0.COARSEOVERFLOW
CELL16.OUT3.TMINPHASER_OUT0.COUNTERREADVAL0
CELL16.OUT6.TMINPHASER_OUT0.TESTOUT3
CELL16.OUT7.TMINPHASER_OUT0.COUNTERREADVAL2
CELL16.OUT10.TMINPHASER_OUT0.TESTOUT2
CELL16.OUT14.TMINPHASER_OUT0.OSERDESRST
CELL16.OUT16.TMINPHASER_OUT0.COUNTERREADVAL8
CELL16.OUT17.TMINPHASER_OUT0.COUNTERREADVAL3
CELL16.OUT18.TMINPHASER_OUT0.TESTOUT0
CELL16.OUT21.TMINPHASER_OUT0.COUNTERREADVAL1
CELL16.OUT23.TMINPHASER_OUT0.TESTOUT1
CELL17.IMUX.CLK0PHASER_OUT0.SYSCLK
CELL17.IMUX.CLK1PHASER_OUT0.SCANCLK
CELL17.IMUX.IMUX0PHASER_OUT0.DIVIDERST
CELL17.IMUX.IMUX1PHASER_OUT0.TESTIN3
CELL17.IMUX.IMUX2PHASER_OUT0.TESTIN7
CELL17.IMUX.IMUX3PHASER_OUT0.TESTIN10
CELL17.IMUX.IMUX4PHASER_OUT0.TESTIN13
CELL17.IMUX.IMUX8PHASER_OUT0.TESTIN0
CELL17.IMUX.IMUX13PHASER_OUT0.COUNTERLOADVAL0
CELL17.IMUX.IMUX14PHASER_OUT0.COUNTERLOADVAL3
CELL17.IMUX.IMUX15PHASER_OUT0.COUNTERLOADVAL6
CELL17.IMUX.IMUX16PHASER_OUT0.SCANMODEB
CELL17.IMUX.IMUX17PHASER_OUT0.TESTIN4
CELL17.IMUX.IMUX18PHASER_OUT0.TESTIN8
CELL17.IMUX.IMUX20PHASER_OUT0.SCANIN
CELL17.IMUX.IMUX23PHASER_OUT0.COUNTERLOADVAL7
CELL17.IMUX.IMUX24PHASER_OUT0.TESTIN1
CELL17.IMUX.IMUX25PHASER_OUT0.COUNTERLOADVAL8
CELL17.IMUX.IMUX27PHASER_OUT0.TESTIN11
CELL17.IMUX.IMUX29PHASER_OUT0.COUNTERLOADVAL1
CELL17.IMUX.IMUX30PHASER_OUT0.COUNTERLOADVAL4
CELL17.IMUX.IMUX31PHASER_OUT0.COUNTERREADEN
CELL17.IMUX.IMUX32PHASER_OUT0.TESTIN2
CELL17.IMUX.IMUX33PHASER_OUT0.TESTIN5
CELL17.IMUX.IMUX34PHASER_OUT0.TESTIN9
CELL17.IMUX.IMUX41PHASER_OUT0.TESTIN6
CELL17.IMUX.IMUX43PHASER_OUT0.TESTIN12
CELL17.IMUX.IMUX44PHASER_OUT0.SCANENB
CELL17.IMUX.IMUX45PHASER_OUT0.COUNTERLOADVAL2
CELL17.IMUX.IMUX46PHASER_OUT0.COUNTERLOADVAL5
CELL17.IMUX.IMUX47PHASER_OUT0.COUNTERLOADEN
CELL17.OUT2.TMINPHASER_IN0.TESTOUT0
CELL17.OUT3.TMINPHASER_IN0.TESTOUT1
CELL17.OUT6.TMINPHASER_OUT0.COUNTERREADVAL5
CELL17.OUT7.TMINPHASER_IN0.TESTOUT3
CELL17.OUT10.TMINPHASER_OUT0.COUNTERREADVAL4
CELL17.OUT14.TMINPHASER_OUT0.COUNTERREADVAL7
CELL17.OUT16.TMINPHASER_OUT0.COUNTERREADVAL6
CELL17.OUT17.TMINPHASER_IN0.SCANOUT
CELL17.OUT18.TMINPHASER_OUT0.SCANOUT
CELL17.OUT21.TMINPHASER_IN0.TESTOUT2
CELL17.OUT23.TMINPHASER_OUT0.FINEOVERFLOW
CELL18.IMUX.CLK0PHASER_IN0.SYSCLK
CELL18.IMUX.CLK1PHASER_IN0.SCANCLK
CELL18.IMUX.IMUX0PHASER_OUT0.SELFINEOCLKDELAY
CELL18.IMUX.IMUX1PHASER_OUT0.FINEENABLE
CELL18.IMUX.IMUX2PHASER_OUT0.EDGEADV
CELL18.IMUX.IMUX3PHASER_OUT0.BURSTPENDING
CELL18.IMUX.IMUX4PHASER_IN0.TESTIN1
CELL18.IMUX.IMUX8PHASER_OUT0.TESTIN14
CELL18.IMUX.IMUX9PHASER_OUT0.COARSEINC
CELL18.IMUX.IMUX13PHASER_IN0.TESTIN4
CELL18.IMUX.IMUX14PHASER_IN0.TESTIN7
CELL18.IMUX.IMUX15PHASER_IN0.STG1READ
CELL18.IMUX.IMUX18PHASER_OUT0.ENCALIB0
CELL18.IMUX.IMUX19PHASER_IN0.DIVIDERST
CELL18.IMUX.IMUX20PHASER_IN0.TESTIN2
CELL18.IMUX.IMUX23PHASER_IN0.STG1LOAD
CELL18.IMUX.IMUX24PHASER_OUT0.TESTIN15
CELL18.IMUX.IMUX27PHASER_OUT0.RST
CELL18.IMUX.IMUX29PHASER_IN0.TESTIN5
CELL18.IMUX.IMUX30PHASER_IN0.SCANIN
CELL18.IMUX.IMUX31PHASER_IN0.ENSTG1
CELL18.IMUX.IMUX32PHASER_OUT0.FINEINC
CELL18.IMUX.IMUX34PHASER_OUT0.ENCALIB1
CELL18.IMUX.IMUX41PHASER_OUT0.COARSEENABLE
CELL18.IMUX.IMUX43PHASER_IN0.TESTIN0
CELL18.IMUX.IMUX44PHASER_IN0.TESTIN3
CELL18.IMUX.IMUX45PHASER_IN0.TESTIN6
CELL18.IMUX.IMUX46PHASER_IN0.SCANENB
CELL18.IMUX.IMUX47PHASER_IN0.STG1INCDEC
CELL18.OUT2.TMINPHASER_IN0.STG1REGR4
CELL18.OUT3.TMINPHASER_IN0.COUNTERREADVAL1
CELL18.OUT6.TMINPHASER_IN0.STG1REGR1
CELL18.OUT7.TMINPHASER_IN0.COUNTERREADVAL3
CELL18.OUT10.TMINPHASER_IN0.STG1REGR0
CELL18.OUT14.TMINPHASER_IN0.STG1REGR3
CELL18.OUT15.TMINPHASER_IN0.COUNTERREADVAL0
CELL18.OUT16.TMINPHASER_IN0.STG1REGR2
CELL18.OUT17.TMINPHASER_IN0.PHASELOCKED
CELL18.OUT18.TMINPHASER_IN0.ISERDESRST
CELL18.OUT21.TMINPHASER_IN0.COUNTERREADVAL2
CELL18.OUT23.TMINPHASER_IN0.DQSFOUND
CELL19.IMUX.IMUX0PHASER_IN0.STG1REGL0
CELL19.IMUX.IMUX8PHASER_IN0.RSTDQSFIND
CELL19.IMUX.IMUX9PHASER_IN0.STG1REGL3
CELL19.IMUX.IMUX10PHASER_IN0.STG1REGL6
CELL19.IMUX.IMUX11PHASER_IN0.COUNTERLOADVAL0
CELL19.IMUX.IMUX12PHASER_IN0.COUNTERLOADVAL4
CELL19.IMUX.IMUX14PHASER_IN0.FINEINC
CELL19.IMUX.IMUX15PHASER_IN0.SCANMODEB
CELL19.IMUX.IMUX16PHASER_IN0.STG1REGL1
CELL19.IMUX.IMUX18PHASER_IN0.STG1REGL7
CELL19.IMUX.IMUX19PHASER_IN0.COUNTERLOADVAL1
CELL19.IMUX.IMUX27PHASER_IN0.COUNTERLOADVAL2
CELL19.IMUX.IMUX28PHASER_IN0.COUNTERLOADVAL5
CELL19.IMUX.IMUX29PHASER_IN0.COUNTERREADEN
CELL19.IMUX.IMUX30PHASER_IN0.FINEENABLE
CELL19.IMUX.IMUX32PHASER_IN0.STG1REGL2
CELL19.IMUX.IMUX33PHASER_IN0.STG1REGL4
CELL19.IMUX.IMUX34PHASER_IN0.STG1REGL8
CELL19.IMUX.IMUX39PHASER_IN0.ENSTG1ADJUSTB
CELL19.IMUX.IMUX41PHASER_IN0.STG1REGL5
CELL19.IMUX.IMUX43PHASER_IN0.COUNTERLOADVAL3
CELL19.IMUX.IMUX45PHASER_IN0.COUNTERLOADEN
CELL19.OUT0.TMINPHASER_IN0.STG1REGR7
CELL19.OUT1.TMINPHASER_IN0.FINEOVERFLOW
CELL19.OUT4.TMINPHASER_IN0.STG1REGR5
CELL19.OUT6.TMINPHASER_IN0.COUNTERREADVAL4
CELL19.OUT14.TMINPHASER_OUT1.DTSBUS0
CELL19.OUT16.TMINPHASER_IN0.COUNTERREADVAL5
CELL19.OUT17.TMINPHASER_IN0.STG1OVERFLOW
CELL19.OUT18.TMINPHASER_IN0.STG1REGR6
CELL19.OUT23.TMINPHASER_OUT1.DTSBUS1
CELL20.IMUX.IMUX0PHASER_IN0.TESTIN8
CELL20.IMUX.IMUX2PHASER_IN0.TESTIN13
CELL20.IMUX.IMUX9PHASER_IN0.TESTIN11
CELL20.IMUX.IMUX10PHASER_IN0.SELCALORSTG1
CELL20.IMUX.IMUX11PHASER_IN0.ENCALIB0
CELL20.IMUX.IMUX12PHASER_IN0.RST
CELL20.IMUX.IMUX14PHASER_OUT1.COUNTERLOADVAL4
CELL20.IMUX.IMUX15PHASER_OUT1.COUNTERLOADVAL7
CELL20.IMUX.IMUX16PHASER_IN0.TESTIN9
CELL20.IMUX.IMUX18PHASER_IN0.BURSTPENDING
CELL20.IMUX.IMUX19PHASER_IN0.ENCALIB1
CELL20.IMUX.IMUX20PHASER_OUT1.SELFINEOCLKDELAY
CELL20.IMUX.IMUX21PHASER_OUT1.COUNTERLOADVAL1
CELL20.IMUX.IMUX23PHASER_OUT1.COUNTERREADEN
CELL20.IMUX.IMUX27PHASER_IN0.RANKSEL0
CELL20.IMUX.IMUX28PHASER_OUT1.SCANENB
CELL20.IMUX.IMUX29PHASER_OUT1.COUNTERLOADVAL2
CELL20.IMUX.IMUX30PHASER_OUT1.COUNTERLOADVAL5
CELL20.IMUX.IMUX32PHASER_IN0.TESTIN10
CELL20.IMUX.IMUX34PHASER_IN0.EDGEADV
CELL20.IMUX.IMUX39PHASER_OUT1.COUNTERLOADEN
CELL20.IMUX.IMUX41PHASER_IN0.TESTIN12
CELL20.IMUX.IMUX43PHASER_IN0.RANKSEL1
CELL20.IMUX.IMUX44PHASER_OUT1.COUNTERLOADVAL0
CELL20.IMUX.IMUX45PHASER_OUT1.COUNTERLOADVAL3
CELL20.IMUX.IMUX46PHASER_OUT1.COUNTERLOADVAL6
CELL20.OUT0.TMINPHASER_OUT1.DQSBUS0
CELL20.OUT1.TMINPHASER_OUT1.TESTOUT0
CELL20.OUT4.TMINPHASER_IN0.STG1REGR8
CELL20.OUT5.TMINPHASER_OUT1.DQSBUS1
CELL20.OUT6.TMINPHASER_OUT1.COUNTERREADVAL0
CELL20.OUT9.TMINPHASER_OUT1.TESTOUT1
CELL20.OUT14.TMINPHASER_OUT1.CTSBUS0
CELL20.OUT15.TMINPHASER_OUT1.COUNTERREADVAL2
CELL20.OUT16.TMINPHASER_OUT1.COUNTERREADVAL1
CELL20.OUT17.TMINPHASER_OUT1.COUNTERREADVAL3
CELL20.OUT18.TMINPHASER_IN0.DQSOUTOFRANGE
CELL20.OUT23.TMINPHASER_OUT1.CTSBUS1
CELL21.IMUX.CLK0PHASER_OUT1.SYSCLK
CELL21.IMUX.CLK1PHASER_OUT1.SCANCLK
CELL21.IMUX.IMUX0PHASER_OUT1.DIVIDERST
CELL21.IMUX.IMUX1PHASER_OUT1.TESTIN3
CELL21.IMUX.IMUX2PHASER_OUT1.TESTIN7
CELL21.IMUX.IMUX3PHASER_OUT1.TESTIN10
CELL21.IMUX.IMUX4PHASER_OUT1.TESTIN14
CELL21.IMUX.IMUX8PHASER_OUT1.TESTIN0
CELL21.IMUX.IMUX9PHASER_OUT1.TESTIN4
CELL21.IMUX.IMUX11PHASER_OUT1.TESTIN11
CELL21.IMUX.IMUX13PHASER_OUT1.FINEINC
CELL21.IMUX.IMUX14PHASER_OUT1.COARSEENABLE
CELL21.IMUX.IMUX15PHASER_OUT1.ENCALIB1
CELL21.IMUX.IMUX16PHASER_OUT1.SCANMODEB
CELL21.IMUX.IMUX17PHASER_OUT1.TESTIN5
CELL21.IMUX.IMUX18PHASER_OUT1.TESTIN8
CELL21.IMUX.IMUX20PHASER_OUT1.TESTIN15
CELL21.IMUX.IMUX23PHASER_OUT1.BURSTPENDING
CELL21.IMUX.IMUX24PHASER_OUT1.TESTIN1
CELL21.IMUX.IMUX25PHASER_OUT1.COUNTERLOADVAL8
CELL21.IMUX.IMUX27PHASER_OUT1.TESTIN12
CELL21.IMUX.IMUX29PHASER_OUT1.FINEENABLE
CELL21.IMUX.IMUX30PHASER_OUT1.EDGEADV
CELL21.IMUX.IMUX32PHASER_OUT1.TESTIN2
CELL21.IMUX.IMUX34PHASER_OUT1.TESTIN9
CELL21.IMUX.IMUX41PHASER_OUT1.TESTIN6
CELL21.IMUX.IMUX43PHASER_OUT1.TESTIN13
CELL21.IMUX.IMUX44PHASER_OUT1.SCANIN
CELL21.IMUX.IMUX45PHASER_OUT1.COARSEINC
CELL21.IMUX.IMUX46PHASER_OUT1.ENCALIB0
CELL21.IMUX.IMUX47PHASER_OUT1.RST
CELL21.OUT2.TMINPHASER_OUT1.COUNTERREADVAL4
CELL21.OUT3.TMINPHASER_OUT1.COUNTERREADVAL6
CELL21.OUT6.TMINPHASER_OUT1.OSERDESRST
CELL21.OUT7.TMINPHASER_IN1.TESTOUT0
CELL21.OUT10.TMINPHASER_OUT1.COUNTERREADVAL8
CELL21.OUT14.TMINPHASER_OUT1.COARSEOVERFLOW
CELL21.OUT15.TMINPHASER_OUT1.COUNTERREADVAL5
CELL21.OUT16.TMINPHASER_OUT1.SCANOUT
CELL21.OUT17.TMINPHASER_IN1.TESTOUT1
CELL21.OUT18.TMINPHASER_OUT1.TESTOUT2
CELL21.OUT21.TMINPHASER_OUT1.COUNTERREADVAL7
CELL21.OUT23.TMINPHASER_OUT1.TESTOUT3
CELL22.IMUX.CLK0PHASER_IN1.SYSCLK
CELL22.IMUX.CLK1PHASER_IN1.SCANCLK
CELL22.IMUX.IMUX1PHASER_IN1.TESTIN3
CELL22.IMUX.IMUX2PHASER_IN1.STG1REGL1
CELL22.IMUX.IMUX3PHASER_IN1.STG1REGL4
CELL22.IMUX.IMUX4PHASER_IN1.STG1REGL8
CELL22.IMUX.IMUX8PHASER_IN1.TESTIN0
CELL22.IMUX.IMUX9PHASER_IN1.SCANIN
CELL22.IMUX.IMUX11PHASER_IN1.STG1REGL5
CELL22.IMUX.IMUX13PHASER_IN1.COUNTERLOADVAL1
CELL22.IMUX.IMUX14PHASER_IN1.COUNTERLOADVAL4
CELL22.IMUX.IMUX17PHASER_IN1.SCANENB
CELL22.IMUX.IMUX18PHASER_IN1.STG1REGL2
CELL22.IMUX.IMUX20PHASER_IN1.STG1READ
CELL22.IMUX.IMUX23PHASER_IN1.COUNTERREADEN
CELL22.IMUX.IMUX24PHASER_IN1.TESTIN1
CELL22.IMUX.IMUX27PHASER_IN1.STG1REGL6
CELL22.IMUX.IMUX29PHASER_IN1.COUNTERLOADVAL2
CELL22.IMUX.IMUX30PHASER_IN1.COUNTERLOADVAL5
CELL22.IMUX.IMUX31PHASER_IN1.COUNTERLOADEN
CELL22.IMUX.IMUX32PHASER_IN1.TESTIN2
CELL22.IMUX.IMUX34PHASER_IN1.STG1REGL3
CELL22.IMUX.IMUX41PHASER_IN1.STG1REGL0
CELL22.IMUX.IMUX43PHASER_IN1.STG1REGL7
CELL22.IMUX.IMUX44PHASER_IN1.COUNTERLOADVAL0
CELL22.IMUX.IMUX45PHASER_IN1.COUNTERLOADVAL3
CELL22.IMUX.IMUX47PHASER_IN1.FINEINC
CELL22.OUT2.TMINPHASER_IN1.STG1REGR1
CELL22.OUT3.TMINPHASER_IN1.FINEOVERFLOW
CELL22.OUT6.TMINPHASER_IN1.ISERDESRST
CELL22.OUT7.TMINPHASER_IN1.STG1OVERFLOW
CELL22.OUT10.TMINPHASER_IN1.TESTOUT3
CELL22.OUT14.TMINPHASER_IN1.STG1REGR0
CELL22.OUT15.TMINPHASER_IN1.STG1REGR2
CELL22.OUT16.TMINPHASER_IN1.DQSFOUND
CELL22.OUT17.TMINPHASER_IN1.PHASELOCKED
CELL22.OUT18.TMINPHASER_OUT1.FINEOVERFLOW
CELL22.OUT23.TMINPHASER_IN1.TESTOUT2
CELL23.IMUX.IMUX0PHASER_IN1.RSTDQSFIND
CELL23.IMUX.IMUX1PHASER_IN1.TESTIN7
CELL23.IMUX.IMUX2PHASER_IN1.TESTIN10
CELL23.IMUX.IMUX3PHASER_IN1.TESTIN13
CELL23.IMUX.IMUX4PHASER_IN1.ENSTG1
CELL23.IMUX.IMUX8PHASER_IN1.TESTIN4
CELL23.IMUX.IMUX9PHASER_IN1.TESTIN8
CELL23.IMUX.IMUX11PHASER_IN1.SELCALORSTG1
CELL23.IMUX.IMUX14PHASER_IN1.EDGEADV
CELL23.IMUX.IMUX15PHASER_IN1.RANKSEL0
CELL23.IMUX.IMUX18PHASER_IN1.TESTIN11
CELL23.IMUX.IMUX19PHASER_IN1.DIVIDERST
CELL23.IMUX.IMUX20PHASER_IN1.STG1INCDEC
CELL23.IMUX.IMUX24PHASER_IN1.TESTIN5
CELL23.IMUX.IMUX27PHASER_IN1.BURSTPENDING
CELL23.IMUX.IMUX29PHASER_IN1.SCANMODEB
CELL23.IMUX.IMUX30PHASER_IN1.ENCALIB0
CELL23.IMUX.IMUX31PHASER_IN1.RANKSEL1
CELL23.IMUX.IMUX32PHASER_IN1.TESTIN6
CELL23.IMUX.IMUX34PHASER_IN1.TESTIN12
CELL23.IMUX.IMUX41PHASER_IN1.TESTIN9
CELL23.IMUX.IMUX43PHASER_IN1.STG1LOAD
CELL23.IMUX.IMUX44PHASER_IN1.FINEENABLE
CELL23.IMUX.IMUX45PHASER_IN1.ENSTG1ADJUSTB
CELL23.IMUX.IMUX46PHASER_IN1.ENCALIB1
CELL23.IMUX.IMUX47PHASER_IN1.RST
CELL23.OUT2.TMINPHASER_IN1.COUNTERREADVAL0
CELL23.OUT3.TMINPHASER_IN1.COUNTERREADVAL2
CELL23.OUT6.TMINPHASER_IN1.STG1REGR5
CELL23.OUT10.TMINPHASER_IN1.STG1REGR4
CELL23.OUT14.TMINPHASER_IN1.DQSOUTOFRANGE
CELL23.OUT15.TMINPHASER_IN1.COUNTERREADVAL1
CELL23.OUT16.TMINPHASER_IN1.STG1REGR6
CELL23.OUT18.TMINPHASER_IN1.SCANOUT
CELL23.OUT21.TMINPHASER_IN1.COUNTERREADVAL3
CELL23.OUT23.TMINPHASER_IN1.STG1REGR3
CELL24.IMUX.CLK0HCLK_CMT.CKINT0
CELL24.IMUX.CLK1HCLK_CMT.CKINT1
CELL24.OUT6.TMINPHASER_IN1.COUNTERREADVAL5
CELL24.OUT10.TMINPHASER_IN1.COUNTERREADVAL4
CELL24.OUT18.TMINPHASER_IN1.STG1REGR7
CELL24.OUT23.TMINPHASER_IN1.STG1REGR8
CELL25.IMUX.CLK0HCLK_CMT.CKINT2
CELL25.IMUX.CLK1HCLK_CMT.CKINT3
CELL25.IMUX.IMUX0BUFMRCE0.CE
CELL25.IMUX.IMUX1PHASER_REF.TESTIN2
CELL25.IMUX.IMUX3PHASER_REF.TESTIN5
CELL25.IMUX.IMUX4PHASER_REF.TESTIN6
CELL25.IMUX.IMUX8PHASER_REF.TESTIN0
CELL25.IMUX.IMUX13PHASER_REF.TESTIN7
CELL25.IMUX.IMUX15PHASER_REF.RST
CELL25.IMUX.IMUX16BUFMRCE1.CE
CELL25.IMUX.IMUX18PHASER_REF.TESTIN4
CELL25.IMUX.IMUX32PHASER_REF.TESTIN1
CELL25.IMUX.IMUX41PHASER_REF.TESTIN3
CELL25.IMUX.IMUX45PHASER_REF.PWRDWN
CELL25.OUT2.TMINPHASER_OUT2.SCANOUT
CELL25.OUT3.TMINPHASER_OUT2.COUNTERREADVAL0
CELL25.OUT6.TMINPHASER_REF.TESTOUT6
CELL25.OUT7.TMINPHASER_OUT2.COUNTERREADVAL2
CELL25.OUT10.TMINPHASER_REF.TESTOUT5
CELL25.OUT14.TMINPHASER_REF.LOCKED
CELL25.OUT15.TMINPHASER_OUT2.COARSEOVERFLOW
CELL25.OUT16.TMINPHASER_REF.TESTOUT7
CELL25.OUT17.TMINPHASER_OUT2.COUNTERREADVAL3
CELL25.OUT18.TMINPHASER_REF.TESTOUT3
CELL25.OUT21.TMINPHASER_OUT2.COUNTERREADVAL1
CELL25.OUT23.TMINPHASER_REF.TESTOUT4
CELL26.IMUX.IMUX0PHASER_OUT2.SELFINEOCLKDELAY
CELL26.IMUX.IMUX1PHASER_OUT2.TESTIN3
CELL26.IMUX.IMUX2PHASER_OUT2.TESTIN7
CELL26.IMUX.IMUX3PHASER_OUT2.TESTIN10
CELL26.IMUX.IMUX4PHASER_OUT2.SCANENB
CELL26.IMUX.IMUX8PHASER_OUT2.TESTIN0
CELL26.IMUX.IMUX9PHASER_OUT2.TESTIN4
CELL26.IMUX.IMUX11PHASER_OUT2.TESTIN11
CELL26.IMUX.IMUX13PHASER_OUT2.COUNTERLOADVAL2
CELL26.IMUX.IMUX14PHASER_OUT2.COUNTERLOADVAL5
CELL26.IMUX.IMUX15PHASER_OUT2.COUNTERREADEN
CELL26.IMUX.IMUX17PHASER_OUT2.TESTIN5
CELL26.IMUX.IMUX18PHASER_OUT2.TESTIN8
CELL26.IMUX.IMUX20PHASER_OUT2.COUNTERLOADVAL0
CELL26.IMUX.IMUX24PHASER_OUT2.TESTIN1
CELL26.IMUX.IMUX27PHASER_OUT2.TESTIN12
CELL26.IMUX.IMUX29PHASER_OUT2.COUNTERLOADVAL3
CELL26.IMUX.IMUX30PHASER_OUT2.COUNTERLOADVAL6
CELL26.IMUX.IMUX31PHASER_OUT2.COUNTERLOADEN
CELL26.IMUX.IMUX32PHASER_OUT2.TESTIN2
CELL26.IMUX.IMUX34PHASER_OUT2.TESTIN9
CELL26.IMUX.IMUX41PHASER_OUT2.TESTIN6
CELL26.IMUX.IMUX43PHASER_OUT2.SCANIN
CELL26.IMUX.IMUX44PHASER_OUT2.COUNTERLOADVAL1
CELL26.IMUX.IMUX45PHASER_OUT2.COUNTERLOADVAL4
CELL26.IMUX.IMUX46PHASER_OUT2.COUNTERLOADVAL7
CELL26.IMUX.IMUX47PHASER_OUT2.FINEINC
CELL26.OUT2.TMINPHASER_OUT2.FINEOVERFLOW
CELL26.OUT3.TMINPHASER_OUT2.COUNTERREADVAL5
CELL26.OUT6.TMINPHASER_OUT2.TESTOUT0
CELL26.OUT7.TMINPHASER_OUT2.COUNTERREADVAL7
CELL26.OUT10.TMINPHASER_REF.TESTOUT2
CELL26.OUT14.TMINPHASER_OUT2.TESTOUT2
CELL26.OUT15.TMINPHASER_OUT2.COUNTERREADVAL4
CELL26.OUT16.TMINPHASER_OUT2.TESTOUT1
CELL26.OUT18.TMINPHASER_REF.TESTOUT0
CELL26.OUT21.TMINPHASER_OUT2.COUNTERREADVAL6
CELL26.OUT23.TMINPHASER_REF.TESTOUT1
CELL27.IMUX.CLK0PHASER_OUT2.SYSCLK
CELL27.IMUX.CLK1PHASER_OUT2.SCANCLK
CELL27.IMUX.IMUX0PHASER_OUT2.DIVIDERST
CELL27.IMUX.IMUX1PHASER_OUT2.FINEENABLE
CELL27.IMUX.IMUX2PHASER_OUT2.EDGEADV
CELL27.IMUX.IMUX3PHASER_OUT2.BURSTPENDING
CELL27.IMUX.IMUX4PHASER_IN2.TESTIN1
CELL27.IMUX.IMUX8PHASER_OUT2.TESTIN13
CELL27.IMUX.IMUX9PHASER_OUT2.COARSEINC
CELL27.IMUX.IMUX13PHASER_IN2.TESTIN4
CELL27.IMUX.IMUX14PHASER_IN2.TESTIN7
CELL27.IMUX.IMUX15PHASER_IN2.TESTIN10
CELL27.IMUX.IMUX16PHASER_OUT2.SCANMODEB
CELL27.IMUX.IMUX17PHASER_OUT2.COUNTERLOADVAL8
CELL27.IMUX.IMUX18PHASER_OUT2.ENCALIB0
CELL27.IMUX.IMUX19PHASER_IN2.DIVIDERST
CELL27.IMUX.IMUX20PHASER_IN2.TESTIN2
CELL27.IMUX.IMUX24PHASER_OUT2.TESTIN14
CELL27.IMUX.IMUX27PHASER_OUT2.RST
CELL27.IMUX.IMUX29PHASER_IN2.TESTIN5
CELL27.IMUX.IMUX30PHASER_IN2.TESTIN8
CELL27.IMUX.IMUX31PHASER_IN2.SCANIN
CELL27.IMUX.IMUX32PHASER_OUT2.TESTIN15
CELL27.IMUX.IMUX34PHASER_OUT2.ENCALIB1
CELL27.IMUX.IMUX41PHASER_OUT2.COARSEENABLE
CELL27.IMUX.IMUX43PHASER_IN2.TESTIN0
CELL27.IMUX.IMUX44PHASER_IN2.TESTIN3
CELL27.IMUX.IMUX45PHASER_IN2.TESTIN6
CELL27.IMUX.IMUX46PHASER_IN2.TESTIN9
CELL27.IMUX.IMUX47PHASER_IN2.SCANENB
CELL27.OUT2.TMINPHASER_IN2.FINEOVERFLOW
CELL27.OUT3.TMINPHASER_IN2.COUNTERREADVAL1
CELL27.OUT6.TMINPHASER_IN2.TESTOUT0
CELL27.OUT7.TMINPHASER_IN2.COUNTERREADVAL3
CELL27.OUT10.TMINPHASER_OUT2.OSERDESRST
CELL27.OUT14.TMINPHASER_IN2.SCANOUT
CELL27.OUT15.TMINPHASER_IN2.COUNTERREADVAL0
CELL27.OUT16.TMINPHASER_IN2.TESTOUT1
CELL27.OUT17.TMINPHASER_IN2.PHASELOCKED
CELL27.OUT18.TMINPHASER_OUT2.TESTOUT3
CELL27.OUT21.TMINPHASER_IN2.COUNTERREADVAL2
CELL27.OUT23.TMINPHASER_OUT2.COUNTERREADVAL8
CELL28.IMUX.IMUX0PHASER_IN2.RSTDQSFIND
CELL28.IMUX.IMUX1PHASER_IN2.SELCALORSTG1
CELL28.IMUX.IMUX2PHASER_IN2.STG1REGL2
CELL28.IMUX.IMUX3PHASER_IN2.STG1REGL5
CELL28.IMUX.IMUX4PHASER_IN2.STG1READ
CELL28.IMUX.IMUX8PHASER_IN2.TESTIN11
CELL28.IMUX.IMUX9PHASER_IN2.BURSTPENDING
CELL28.IMUX.IMUX11PHASER_IN2.STG1REGL6
CELL28.IMUX.IMUX13PHASER_IN2.COUNTERLOADVAL1
CELL28.IMUX.IMUX14PHASER_IN2.COUNTERLOADVAL4
CELL28.IMUX.IMUX17PHASER_IN2.STG1REGL0
CELL28.IMUX.IMUX18PHASER_IN2.STG1REGL3
CELL28.IMUX.IMUX20PHASER_IN2.STG1LOAD
CELL28.IMUX.IMUX23PHASER_IN2.COUNTERREADEN
CELL28.IMUX.IMUX24PHASER_IN2.TESTIN12
CELL28.IMUX.IMUX27PHASER_IN2.STG1REGL7
CELL28.IMUX.IMUX29PHASER_IN2.COUNTERLOADVAL2
CELL28.IMUX.IMUX30PHASER_IN2.COUNTERLOADVAL5
CELL28.IMUX.IMUX31PHASER_IN2.COUNTERLOADEN
CELL28.IMUX.IMUX32PHASER_IN2.TESTIN13
CELL28.IMUX.IMUX34PHASER_IN2.STG1REGL4
CELL28.IMUX.IMUX41PHASER_IN2.STG1REGL1
CELL28.IMUX.IMUX43PHASER_IN2.STG1REGL8
CELL28.IMUX.IMUX44PHASER_IN2.COUNTERLOADVAL0
CELL28.IMUX.IMUX45PHASER_IN2.COUNTERLOADVAL3
CELL28.IMUX.IMUX47PHASER_IN2.FINEINC
CELL28.OUT2.TMINPHASER_IN2.STG1REGR2
CELL28.OUT3.TMINPHASER_IN2.COUNTERREADVAL4
CELL28.OUT6.TMINPHASER_IN2.DQSFOUND
CELL28.OUT10.TMINPHASER_IN2.ISERDESRST
CELL28.OUT14.TMINPHASER_IN2.STG1REGR1
CELL28.OUT15.TMINPHASER_IN2.DQSOUTOFRANGE
CELL28.OUT16.TMINPHASER_IN2.STG1REGR0
CELL28.OUT18.TMINPHASER_IN2.TESTOUT2
CELL28.OUT21.TMINPHASER_IN2.COUNTERREADVAL5
CELL28.OUT23.TMINPHASER_IN2.TESTOUT3
CELL29.IMUX.CLK0PHASER_IN2.SYSCLK
CELL29.IMUX.CLK1PHASER_IN2.SCANCLK
CELL29.IMUX.IMUX2PHASER_IN2.ENCALIB0
CELL29.IMUX.IMUX3PHASER_IN2.RANKSEL1
CELL29.IMUX.IMUX4PHASER_OUT3.TESTIN2
CELL29.IMUX.IMUX8PHASER_IN2.ENSTG1
CELL29.IMUX.IMUX9PHASER_IN2.SCANMODEB
CELL29.IMUX.IMUX11PHASER_IN2.RST
CELL29.IMUX.IMUX13PHASER_OUT3.TESTIN5
CELL29.IMUX.IMUX14PHASER_OUT3.TESTIN8
CELL29.IMUX.IMUX15PHASER_OUT3.TESTIN11
CELL29.IMUX.IMUX17PHASER_IN2.ENSTG1ADJUSTB
CELL29.IMUX.IMUX18PHASER_IN2.ENCALIB1
CELL29.IMUX.IMUX19PHASER_OUT3.DIVIDERST
CELL29.IMUX.IMUX20PHASER_OUT3.TESTIN3
CELL29.IMUX.IMUX23PHASER_OUT3.TESTIN12
CELL29.IMUX.IMUX24PHASER_IN2.STG1INCDEC
CELL29.IMUX.IMUX27PHASER_OUT3.TESTIN0
CELL29.IMUX.IMUX29PHASER_OUT3.TESTIN6
CELL29.IMUX.IMUX30PHASER_OUT3.TESTIN9
CELL29.IMUX.IMUX31PHASER_OUT3.SCANIN
CELL29.IMUX.IMUX32PHASER_IN2.FINEENABLE
CELL29.IMUX.IMUX34PHASER_IN2.RANKSEL0
CELL29.IMUX.IMUX35PHASER_OUT3.SCANMODEB
CELL29.IMUX.IMUX37PHASER_OUT3.COUNTERLOADVAL8
CELL29.IMUX.IMUX41PHASER_IN2.EDGEADV
CELL29.IMUX.IMUX43PHASER_OUT3.TESTIN1
CELL29.IMUX.IMUX44PHASER_OUT3.TESTIN4
CELL29.IMUX.IMUX45PHASER_OUT3.TESTIN7
CELL29.IMUX.IMUX46PHASER_OUT3.TESTIN10
CELL29.IMUX.IMUX47PHASER_OUT3.SCANENB
CELL29.OUT2.TMINPHASER_OUT3.TESTOUT1
CELL29.OUT3.TMINPHASER_OUT3.COUNTERREADVAL0
CELL29.OUT6.TMINPHASER_IN2.STG1REGR6
CELL29.OUT7.TMINPHASER_OUT3.COUNTERREADVAL2
CELL29.OUT10.TMINPHASER_IN2.STG1REGR5
CELL29.OUT14.TMINPHASER_OUT3.TESTOUT0
CELL29.OUT15.TMINPHASER_OUT3.TESTOUT2
CELL29.OUT16.TMINPHASER_IN2.STG1OVERFLOW
CELL29.OUT17.TMINPHASER_OUT3.COUNTERREADVAL3
CELL29.OUT18.TMINPHASER_IN2.STG1REGR3
CELL29.OUT21.TMINPHASER_OUT3.COUNTERREADVAL1
CELL29.OUT23.TMINPHASER_IN2.STG1REGR4
CELL30.IMUX.CLK0PHASER_OUT3.SYSCLK
CELL30.IMUX.CLK1PHASER_OUT3.SCANCLK
CELL30.IMUX.IMUX0PHASER_OUT3.SELFINEOCLKDELAY
CELL30.IMUX.IMUX1PHASER_OUT3.COUNTERLOADVAL0
CELL30.IMUX.IMUX2PHASER_OUT3.COUNTERLOADVAL4
CELL30.IMUX.IMUX3PHASER_OUT3.COUNTERLOADVAL7
CELL30.IMUX.IMUX4PHASER_IN3.SCANIN
CELL30.IMUX.IMUX8PHASER_OUT3.TESTIN13
CELL30.IMUX.IMUX9PHASER_OUT3.COUNTERLOADVAL1
CELL30.IMUX.IMUX11PHASER_OUT3.COUNTERREADEN
CELL30.IMUX.IMUX13PHASER_IN3.STG1REGL1
CELL30.IMUX.IMUX14PHASER_IN3.STG1REGL4
CELL30.IMUX.IMUX15PHASER_IN3.STG1REGL7
CELL30.IMUX.IMUX17PHASER_OUT3.COUNTERLOADVAL2
CELL30.IMUX.IMUX18PHASER_OUT3.COUNTERLOADVAL5
CELL30.IMUX.IMUX20PHASER_IN3.SCANENB
CELL30.IMUX.IMUX24PHASER_OUT3.TESTIN14
CELL30.IMUX.IMUX27PHASER_OUT3.COUNTERLOADEN
CELL30.IMUX.IMUX29PHASER_IN3.STG1REGL2
CELL30.IMUX.IMUX30PHASER_IN3.STG1REGL5
CELL30.IMUX.IMUX31PHASER_IN3.STG1REGL8
CELL30.IMUX.IMUX32PHASER_OUT3.TESTIN15
CELL30.IMUX.IMUX34PHASER_OUT3.COUNTERLOADVAL6
CELL30.IMUX.IMUX41PHASER_OUT3.COUNTERLOADVAL3
CELL30.IMUX.IMUX43PHASER_OUT3.FINEINC
CELL30.IMUX.IMUX44PHASER_IN3.STG1REGL0
CELL30.IMUX.IMUX45PHASER_IN3.STG1REGL3
CELL30.IMUX.IMUX46PHASER_IN3.STG1REGL6
CELL30.IMUX.IMUX47PHASER_IN3.STG1READ
CELL30.OUT2.TMINPHASER_OUT3.COUNTERREADVAL4
CELL30.OUT3.TMINPHASER_OUT3.COUNTERREADVAL6
CELL30.OUT6.TMINPHASER_OUT3.COUNTERREADVAL8
CELL30.OUT7.TMINPHASER_IN3.TESTOUT0
CELL30.OUT10.TMINPHASER_OUT3.TESTOUT3
CELL30.OUT14.TMINPHASER_OUT3.COARSEOVERFLOW
CELL30.OUT15.TMINPHASER_OUT3.COUNTERREADVAL5
CELL30.OUT16.TMINPHASER_OUT3.OSERDESRST
CELL30.OUT17.TMINPHASER_IN3.TESTOUT1
CELL30.OUT18.TMINPHASER_IN2.STG1REGR7
CELL30.OUT21.TMINPHASER_OUT3.COUNTERREADVAL7
CELL30.OUT23.TMINPHASER_IN2.STG1REGR8
CELL31.IMUX.IMUX2PHASER_OUT3.BURSTPENDING
CELL31.IMUX.IMUX8PHASER_OUT3.FINEENABLE
CELL31.IMUX.IMUX9PHASER_OUT3.EDGEADV
CELL31.IMUX.IMUX11PHASER_IN3.TESTIN0
CELL31.IMUX.IMUX12PHASER_IN3.TESTIN3
CELL31.IMUX.IMUX14PHASER_IN3.COUNTERLOADEN
CELL31.IMUX.IMUX16PHASER_OUT3.COARSEINC
CELL31.IMUX.IMUX17PHASER_OUT3.ENCALIB0
CELL31.IMUX.IMUX19PHASER_IN3.DIVIDERST
CELL31.IMUX.IMUX20PHASER_IN3.TESTIN4
CELL31.IMUX.IMUX21PHASER_IN3.TESTIN7
CELL31.IMUX.IMUX27PHASER_IN3.TESTIN1
CELL31.IMUX.IMUX28PHASER_IN3.TESTIN5
CELL31.IMUX.IMUX29PHASER_IN3.TESTIN8
CELL31.IMUX.IMUX30PHASER_IN3.FINEINC
CELL31.IMUX.IMUX31PHASER_IN3.SCANMODEB
CELL31.IMUX.IMUX32PHASER_OUT3.COARSEENABLE
CELL31.IMUX.IMUX34PHASER_OUT3.RST
CELL31.IMUX.IMUX41PHASER_OUT3.ENCALIB1
CELL31.IMUX.IMUX43PHASER_IN3.TESTIN2
CELL31.IMUX.IMUX44PHASER_IN3.TESTIN6
CELL31.IMUX.IMUX45PHASER_IN3.COUNTERREADEN
CELL31.IMUX.IMUX46PHASER_IN3.FINEENABLE
CELL31.OUT0.TMINPHASER_IN3.TESTOUT2
CELL31.OUT1.TMINPHASER_IN3.SCANOUT
CELL31.OUT4.TMINPHASER_OUT3.SCANOUT
CELL31.OUT6.TMINPHASER_IN3.FINEOVERFLOW
CELL31.OUT9.TMINPHASER_IN3.DQSOUTOFRANGE
CELL31.OUT14.TMINPHASER_OUT2.DTSBUS0
CELL31.OUT15.TMINPHASER_IN3.COUNTERREADVAL0
CELL31.OUT17.TMINPHASER_IN3.PHASELOCKED
CELL31.OUT18.TMINPHASER_OUT3.FINEOVERFLOW
CELL31.OUT21.TMINPHASER_IN3.COUNTERREADVAL1
CELL31.OUT23.TMINPHASER_OUT2.DTSBUS1
CELL32.IMUX.IMUX0PHASER_IN3.TESTIN9
CELL32.IMUX.IMUX2PHASER_IN3.BURSTPENDING
CELL32.IMUX.IMUX8PHASER_IN3.RSTDQSFIND
CELL32.IMUX.IMUX9PHASER_IN3.TESTIN12
CELL32.IMUX.IMUX11PHASER_IN3.STG1INCDEC
CELL32.IMUX.IMUX12PHASER_IN3.COUNTERLOADVAL3
CELL32.IMUX.IMUX14PHASER_IN3.EDGEADV
CELL32.IMUX.IMUX15PHASER_IN3.RANKSEL0
CELL32.IMUX.IMUX16PHASER_IN3.TESTIN10
CELL32.IMUX.IMUX18PHASER_IN3.STG1LOAD
CELL32.IMUX.IMUX19PHASER_IN3.COUNTERLOADVAL0
CELL32.IMUX.IMUX23PHASER_IN3.RANKSEL1
CELL32.IMUX.IMUX27PHASER_IN3.COUNTERLOADVAL1
CELL32.IMUX.IMUX28PHASER_IN3.COUNTERLOADVAL4
CELL32.IMUX.IMUX30PHASER_IN3.ENCALIB0
CELL32.IMUX.IMUX32PHASER_IN3.TESTIN11
CELL32.IMUX.IMUX33PHASER_IN3.TESTIN13
CELL32.IMUX.IMUX34PHASER_IN3.ENSTG1
CELL32.IMUX.IMUX39PHASER_IN3.RST
CELL32.IMUX.IMUX41PHASER_IN3.SELCALORSTG1
CELL32.IMUX.IMUX43PHASER_IN3.COUNTERLOADVAL2
CELL32.IMUX.IMUX44PHASER_IN3.COUNTERLOADVAL5
CELL32.IMUX.IMUX45PHASER_IN3.ENSTG1ADJUSTB
CELL32.IMUX.IMUX46PHASER_IN3.ENCALIB1
CELL32.OUT0.TMINPHASER_OUT2.DQSBUS0
CELL32.OUT1.TMINPHASER_IN3.COUNTERREADVAL3
CELL32.OUT4.TMINPHASER_IN3.TESTOUT3
CELL32.OUT5.TMINPHASER_OUT2.DQSBUS1
CELL32.OUT6.TMINPHASER_IN3.COUNTERREADVAL5
CELL32.OUT9.TMINPHASER_IN3.COUNTERREADVAL4
CELL32.OUT14.TMINPHASER_OUT2.CTSBUS0
CELL32.OUT17.TMINPHASER_IN3.STG1OVERFLOW
CELL32.OUT18.TMINPHASER_IN3.COUNTERREADVAL2
CELL32.OUT23.TMINPHASER_OUT2.CTSBUS1
CELL33.IMUX.CLK0PHASER_IN3.SYSCLK
CELL33.IMUX.CLK1PHASER_IN3.SCANCLK
CELL33.OUT2.TMINPHASER_IN3.STG1REGR4
CELL33.OUT3.TMINPHASER_IN3.STG1REGR6
CELL33.OUT6.TMINPHASER_IN3.STG1REGR1
CELL33.OUT7.TMINPHASER_IN3.STG1REGR8
CELL33.OUT10.TMINPHASER_IN3.STG1REGR0
CELL33.OUT14.TMINPHASER_IN3.STG1REGR3
CELL33.OUT15.TMINPHASER_IN3.STG1REGR5
CELL33.OUT16.TMINPHASER_IN3.STG1REGR2
CELL33.OUT17.TMINPHY_CONTROL.PHYCTLREADY
CELL33.OUT18.TMINPHASER_IN3.ISERDESRST
CELL33.OUT21.TMINPHASER_IN3.STG1REGR7
CELL33.OUT23.TMINPHASER_IN3.DQSFOUND
CELL34.IMUX.IMUX1PHY_CONTROL.TESTINPUT3
CELL34.IMUX.IMUX2PHY_CONTROL.TESTINPUT6
CELL34.IMUX.IMUX3PHY_CONTROL.TESTINPUT9
CELL34.IMUX.IMUX4PHY_CONTROL.PHYCTLWD0
CELL34.IMUX.IMUX8PHY_CONTROL.TESTINPUT0
CELL34.IMUX.IMUX9PHY_CONTROL.TESTINPUT4
CELL34.IMUX.IMUX11PHY_CONTROL.TESTINPUT10
CELL34.IMUX.IMUX13PHY_CONTROL.PHYCTLWD3
CELL34.IMUX.IMUX14PHY_CONTROL.PHYCTLWD5
CELL34.IMUX.IMUX15PHY_CONTROL.PHYCTLWD8
CELL34.IMUX.IMUX18PHY_CONTROL.TESTINPUT7
CELL34.IMUX.IMUX20PHY_CONTROL.PHYCTLWD1
CELL34.IMUX.IMUX24PHY_CONTROL.TESTINPUT1
CELL34.IMUX.IMUX27PHY_CONTROL.TESTINPUT11
CELL34.IMUX.IMUX30PHY_CONTROL.PHYCTLWD6
CELL34.IMUX.IMUX31PHY_CONTROL.PHYCTLWD9
CELL34.IMUX.IMUX32PHY_CONTROL.TESTINPUT2
CELL34.IMUX.IMUX34PHY_CONTROL.TESTINPUT8
CELL34.IMUX.IMUX41PHY_CONTROL.TESTINPUT5
CELL34.IMUX.IMUX43PHY_CONTROL.PLLLOCK
CELL34.IMUX.IMUX44PHY_CONTROL.PHYCTLWD2
CELL34.IMUX.IMUX45PHY_CONTROL.PHYCTLWD4
CELL34.IMUX.IMUX46PHY_CONTROL.PHYCTLWD7
CELL34.IMUX.IMUX47PHY_CONTROL.PHYCTLWD10
CELL34.OUT2.TMINPHY_CONTROL.TESTOUTPUT6
CELL34.OUT3.TMINPHY_CONTROL.AUXOUTPUT0
CELL34.OUT6.TMINPHY_CONTROL.TESTOUTPUT3
CELL34.OUT7.TMINPHY_CONTROL.PHYCTLALMOSTFULL
CELL34.OUT10.TMINPHY_CONTROL.TESTOUTPUT2
CELL34.OUT14.TMINPHY_CONTROL.TESTOUTPUT5
CELL34.OUT15.TMINPHY_CONTROL.TESTOUTPUT7
CELL34.OUT16.TMINPHY_CONTROL.TESTOUTPUT4
CELL34.OUT17.TMINPHY_CONTROL.PHYCTLFULL
CELL34.OUT18.TMINPHY_CONTROL.TESTOUTPUT0
CELL34.OUT21.TMINPHY_CONTROL.AUXOUTPUT1
CELL34.OUT23.TMINPHY_CONTROL.TESTOUTPUT1
CELL35.IMUX.CLK0PHY_CONTROL.PHYCLK
CELL35.IMUX.IMUX2PHY_CONTROL.TESTSELECT1
CELL35.IMUX.IMUX3PHY_CONTROL.TESTINPUT12
CELL35.IMUX.IMUX4PHY_CONTROL.REFDLLLOCK
CELL35.IMUX.IMUX9PHY_CONTROL.SCANENABLEN
CELL35.IMUX.IMUX11PHY_CONTROL.TESTINPUT13
CELL35.IMUX.IMUX13PHY_CONTROL.PHYCTLWD13
CELL35.IMUX.IMUX14PHY_CONTROL.PHYCTLWD15
CELL35.IMUX.IMUX15PHY_CONTROL.PHYCTLWD18
CELL35.IMUX.IMUX18PHY_CONTROL.TESTSELECT2
CELL35.IMUX.IMUX20PHY_CONTROL.PHYCTLWD11
CELL35.IMUX.IMUX22PHY_CONTROL.WRITECALIBENABLE
CELL35.IMUX.IMUX27PHY_CONTROL.TESTINPUT14
CELL35.IMUX.IMUX29PHY_CONTROL.READCALIBENABLE
CELL35.IMUX.IMUX30PHY_CONTROL.PHYCTLWD16
CELL35.IMUX.IMUX31PHY_CONTROL.PHYCTLWD19
CELL35.IMUX.IMUX41PHY_CONTROL.TESTSELECT0
CELL35.IMUX.IMUX43PHY_CONTROL.TESTINPUT15
CELL35.IMUX.IMUX44PHY_CONTROL.PHYCTLWD12
CELL35.IMUX.IMUX45PHY_CONTROL.PHYCTLWD14
CELL35.IMUX.IMUX46PHY_CONTROL.PHYCTLWD17
CELL35.IMUX.IMUX47PHY_CONTROL.PHYCTLWD20
CELL35.OUT2.TMINPHY_CONTROL.TESTOUTPUT11
CELL35.OUT3.TMINPHY_CONTROL.TESTOUTPUT13
CELL35.OUT6.TMINPHY_CONTROL.TESTOUTPUT8
CELL35.OUT7.TMINPHY_CONTROL.TESTOUTPUT15
CELL35.OUT14.TMINPHY_CONTROL.TESTOUTPUT10
CELL35.OUT15.TMINPHY_CONTROL.TESTOUTPUT12
CELL35.OUT16.TMINPHY_CONTROL.TESTOUTPUT9
CELL35.OUT17.TMINPHY_CONTROL.AUXOUTPUT2
CELL35.OUT21.TMINPHY_CONTROL.TESTOUTPUT14
CELL36.IMUX.IMUX4PHY_CONTROL.PHYCTLWD22
CELL36.IMUX.IMUX11PHY_CONTROL.RESET
CELL36.IMUX.IMUX13PHY_CONTROL.PHYCTLWD25
CELL36.IMUX.IMUX14PHY_CONTROL.PHYCTLWD27
CELL36.IMUX.IMUX15PHY_CONTROL.PHYCTLWD30
CELL36.IMUX.IMUX20PHY_CONTROL.PHYCTLWD23
CELL36.IMUX.IMUX30PHY_CONTROL.PHYCTLWD28
CELL36.IMUX.IMUX31PHY_CONTROL.PHYCTLWD31
CELL36.IMUX.IMUX43PHY_CONTROL.PHYCTLWD21
CELL36.IMUX.IMUX44PHY_CONTROL.PHYCTLWD24
CELL36.IMUX.IMUX45PHY_CONTROL.PHYCTLWD26
CELL36.IMUX.IMUX46PHY_CONTROL.PHYCTLWD29
CELL36.IMUX.IMUX47PHY_CONTROL.PHYCTLWRENABLE
CELL36.OUT17.TMINPHY_CONTROL.AUXOUTPUT3
CELL37.IMUX.CLK0PLL.CLKIN2_CKINT
CELL37.IMUX.CLK1PLL.CLKIN1_CKINT
CELL38.IMUX.CLK0PLL.CLKFBIN_CKINT
CELL39.OUT2.TMINPLL.TESTOUT60
CELL39.OUT7.TMINPLL.TESTOUT57
CELL39.OUT10.TMINPLL.TESTOUT61
CELL39.OUT15.TMINPLL.TESTOUT59
CELL39.OUT17.TMINPLL.TESTOUT56
CELL39.OUT18.TMINPLL.TESTOUT63
CELL39.OUT21.TMINPLL.TESTOUT58
CELL39.OUT23.TMINPLL.TESTOUT62
CELL40.OUT2.TMINPLL.TESTOUT52
CELL40.OUT7.TMINPLL.TESTOUT49
CELL40.OUT10.TMINPLL.TESTOUT53
CELL40.OUT15.TMINPLL.TESTOUT51
CELL40.OUT17.TMINPLL.TESTOUT48
CELL40.OUT18.TMINPLL.TESTOUT55
CELL40.OUT21.TMINPLL.TESTOUT50
CELL40.OUT23.TMINPLL.TESTOUT54
CELL41.OUT2.TMINPLL.TESTOUT44
CELL41.OUT7.TMINPLL.TESTOUT41
CELL41.OUT10.TMINPLL.TESTOUT45
CELL41.OUT15.TMINPLL.TESTOUT43
CELL41.OUT17.TMINPLL.TESTOUT40
CELL41.OUT18.TMINPLL.TESTOUT47
CELL41.OUT21.TMINPLL.TESTOUT42
CELL41.OUT23.TMINPLL.TESTOUT46
CELL42.OUT2.TMINPLL.TESTOUT36
CELL42.OUT7.TMINPLL.TESTOUT33
CELL42.OUT10.TMINPLL.TESTOUT37
CELL42.OUT15.TMINPLL.TESTOUT35
CELL42.OUT17.TMINPLL.TESTOUT32
CELL42.OUT18.TMINPLL.TESTOUT39
CELL42.OUT21.TMINPLL.TESTOUT34
CELL42.OUT23.TMINPLL.TESTOUT38
CELL43.IMUX.IMUX11PLL.TESTIN29
CELL43.IMUX.IMUX15PLL.TESTIN24
CELL43.IMUX.IMUX16PLL.TESTIN31
CELL43.IMUX.IMUX30PLL.TESTIN25
CELL43.IMUX.IMUX41PLL.TESTIN30
CELL43.IMUX.IMUX43PLL.TESTIN28
CELL43.IMUX.IMUX44PLL.TESTIN27
CELL43.IMUX.IMUX45PLL.TESTIN26
CELL43.OUT1.TMINPLL.TESTOUT30
CELL43.OUT6.TMINPLL.TESTOUT28
CELL43.OUT9.TMINPLL.TESTOUT29
CELL43.OUT14.TMINPHASER_OUT3.DTSBUS0
CELL43.OUT15.TMINPLL.TESTOUT26
CELL43.OUT16.TMINPLL.TESTOUT27
CELL43.OUT17.TMINPLL.TESTOUT24
CELL43.OUT18.TMINPLL.TESTOUT31
CELL43.OUT21.TMINPLL.TESTOUT25
CELL43.OUT23.TMINPHASER_OUT3.DTSBUS1
CELL44.IMUX.IMUX11PLL.TESTIN21
CELL44.IMUX.IMUX15PLL.TESTIN16
CELL44.IMUX.IMUX16PLL.TESTIN23
CELL44.IMUX.IMUX30PLL.TESTIN17
CELL44.IMUX.IMUX41PLL.TESTIN22
CELL44.IMUX.IMUX43PLL.TESTIN20
CELL44.IMUX.IMUX44PLL.TESTIN19
CELL44.IMUX.IMUX45PLL.TESTIN18
CELL44.OUT0.TMINPHASER_OUT3.DQSBUS0
CELL44.OUT1.TMINPLL.TESTOUT21
CELL44.OUT4.TMINPLL.TESTOUT23
CELL44.OUT5.TMINPHASER_OUT3.DQSBUS1
CELL44.OUT6.TMINPLL.TESTOUT19
CELL44.OUT9.TMINPLL.TESTOUT20
CELL44.OUT14.TMINPHASER_OUT3.CTSBUS0
CELL44.OUT15.TMINPLL.TESTOUT17
CELL44.OUT16.TMINPLL.TESTOUT18
CELL44.OUT17.TMINPLL.TESTOUT16
CELL44.OUT18.TMINPLL.TESTOUT22
CELL44.OUT23.TMINPHASER_OUT3.CTSBUS1
CELL45.IMUX.IMUX3PLL.TESTIN13
CELL45.IMUX.IMUX15PLL.TESTIN8
CELL45.IMUX.IMUX16PLL.TESTIN15
CELL45.IMUX.IMUX30PLL.TESTIN9
CELL45.IMUX.IMUX41PLL.TESTIN14
CELL45.IMUX.IMUX43PLL.TESTIN12
CELL45.IMUX.IMUX44PLL.TESTIN11
CELL45.IMUX.IMUX45PLL.TESTIN10
CELL45.OUT2.TMINPLL.TESTOUT11
CELL45.OUT7.TMINPLL.TESTOUT9
CELL45.OUT10.TMINPLL.TESTOUT13
CELL45.OUT15.TMINPLL.TESTOUT10
CELL45.OUT16.TMINPLL.TESTOUT12
CELL45.OUT17.TMINPLL.TESTOUT8
CELL45.OUT18.TMINPLL.TESTOUT15
CELL45.OUT23.TMINPLL.TESTOUT14
CELL46.IMUX.IMUX3PLL.TESTIN5
CELL46.IMUX.IMUX15PLL.TESTIN0
CELL46.IMUX.IMUX16PLL.TESTIN7
CELL46.IMUX.IMUX30PLL.TESTIN1
CELL46.IMUX.IMUX41PLL.TESTIN6
CELL46.IMUX.IMUX43PLL.TESTIN4
CELL46.IMUX.IMUX44PLL.TESTIN3
CELL46.IMUX.IMUX45PLL.TESTIN2
CELL46.OUT2.TMINPLL.TESTOUT4
CELL46.OUT7.TMINPLL.TESTOUT1
CELL46.OUT10.TMINPLL.TESTOUT5
CELL46.OUT15.TMINPLL.TESTOUT3
CELL46.OUT17.TMINPLL.TESTOUT0
CELL46.OUT18.TMINPLL.TESTOUT7
CELL46.OUT21.TMINPLL.TESTOUT2
CELL46.OUT23.TMINPLL.TESTOUT6
CELL47.IMUX.IMUX13PLL.RST
CELL47.IMUX.IMUX47PLL.CLKINSEL
CELL48.IMUX.IMUX0PLL.PWRDWN
CELL48.IMUX.IMUX1PLL.DEN
CELL48.IMUX.IMUX2PLL.DWE
CELL48.IMUX.IMUX3PLL.DADDR6
CELL48.IMUX.IMUX13PLL.DADDR3
CELL48.IMUX.IMUX15PLL.DADDR1
CELL48.IMUX.IMUX22PLL.DADDR2
CELL48.IMUX.IMUX35PLL.DADDR5
CELL48.IMUX.IMUX44PLL.DADDR4
CELL48.IMUX.IMUX47PLL.DADDR0
CELL48.OUT16.TMINPLL.DRDY
CELL48.OUT21.TMINPLL.LOCKED
CELL49.IMUX.CLK0PLL.DCLK
CELL49.IMUX.IMUX0PLL.DI15
CELL49.IMUX.IMUX1PLL.DI13
CELL49.IMUX.IMUX2PLL.DI11
CELL49.IMUX.IMUX3PLL.DI9
CELL49.IMUX.IMUX4PLL.DI7
CELL49.IMUX.IMUX5PLL.DI5
CELL49.IMUX.IMUX6PLL.DI3
CELL49.IMUX.IMUX7PLL.DI1
CELL49.IMUX.IMUX32PLL.DI14
CELL49.IMUX.IMUX33PLL.DI12
CELL49.IMUX.IMUX34PLL.DI10
CELL49.IMUX.IMUX35PLL.DI8
CELL49.IMUX.IMUX36PLL.DI6
CELL49.IMUX.IMUX37PLL.DI4
CELL49.IMUX.IMUX38PLL.DI2
CELL49.IMUX.IMUX39PLL.DI0
CELL49.OUT0.TMINPLL.DO13
CELL49.OUT2.TMINPLL.DO5
CELL49.OUT5.TMINPLL.DO9
CELL49.OUT7.TMINPLL.DO1
CELL49.OUT8.TMINPLL.DO15
CELL49.OUT10.TMINPLL.DO7
CELL49.OUT13.TMINPLL.DO11
CELL49.OUT15.TMINPLL.DO3
CELL49.OUT16.TMINPLL.DO6
CELL49.OUT17.TMINPLL.DO0
CELL49.OUT18.TMINPLL.DO14
CELL49.OUT19.TMINPLL.DO8
CELL49.OUT20.TMINPLL.DO4
CELL49.OUT21.TMINPLL.DO2
CELL49.OUT22.TMINPLL.DO12
CELL49.OUT23.TMINPLL.DO10

Bitstream

virtex7 CMT rect R0
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[1] MMCM0:DRP78[1] MMCM0:CONTROL_2[0] MMCM0:DRP78[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[3] MMCM0:DRP78[3] MMCM0:CONTROL_2[2] MMCM0:DRP78[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[5] MMCM0:DRP78[5] MMCM0:CONTROL_2[4] MMCM0:DRP78[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[7] MMCM0:DRP78[7] MMCM0:CONTROL_2[6] MMCM0:DRP78[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[9] MMCM0:DRP78[9] MMCM0:CONTROL_2[8] MMCM0:DRP78[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[11] MMCM0:DRP78[11] MMCM0:CONTROL_2[10] MMCM0:DRP78[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[13] MMCM0:DRP78[13] MMCM0:CONTROL_2[12] MMCM0:DRP78[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[15] MMCM0:DRP78[15] MMCM0:CONTROL_2[14] MMCM0:DRP78[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[1] MMCM0:DRP79[1] MMCM0:CONTROL_3[0] MMCM0:DRP79[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[3] MMCM0:DRP79[3] MMCM0:CONTROL_3[2] MMCM0:DRP79[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[5] MMCM0:DRP79[5] MMCM0:CONTROL_3[4] MMCM0:DRP79[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[7] MMCM0:DRP79[7] MMCM0:CONTROL_3[6] MMCM0:DRP79[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[9] MMCM0:DRP79[9] MMCM0:CONTROL_3[8] MMCM0:DRP79[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[11] MMCM0:DRP79[11] MMCM0:CONTROL_3[10] MMCM0:DRP79[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[13] MMCM0:DRP79[13] MMCM0:CONTROL_3[12] MMCM0:DRP79[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[15] MMCM0:DRP79[15] MMCM0:CONTROL_3[14] MMCM0:DRP79[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[1] MMCM0:DRP7A[1] MMCM0:CONTROL_4[0] MMCM0:DRP7A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[3] MMCM0:DRP7A[3] MMCM0:CONTROL_4[2] MMCM0:DRP7A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[5] MMCM0:DRP7A[5] MMCM0:CONTROL_4[4] MMCM0:DRP7A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[7] MMCM0:DRP7A[7] MMCM0:CONTROL_4[6] MMCM0:DRP7A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[9] MMCM0:DRP7A[9] MMCM0:CONTROL_4[8] MMCM0:DRP7A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[11] MMCM0:DRP7A[11] MMCM0:CONTROL_4[10] MMCM0:DRP7A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[13] MMCM0:DRP7A[13] MMCM0:CONTROL_4[12] MMCM0:DRP7A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[15] MMCM0:DRP7A[15] MMCM0:CONTROL_4[14] MMCM0:DRP7A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[1] MMCM0:DRP7B[1] MMCM0:CONTROL_5[0] MMCM0:DRP7B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[3] MMCM0:DRP7B[3] MMCM0:CONTROL_5[2] MMCM0:DRP7B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[5] MMCM0:DRP7B[5] MMCM0:CONTROL_5[4] MMCM0:DRP7B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[7] MMCM0:DRP7B[7] MMCM0:CONTROL_5[6] MMCM0:DRP7B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[9] MMCM0:DRP7B[9] MMCM0:CONTROL_5[8] MMCM0:DRP7B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[11] MMCM0:DRP7B[11] MMCM0:CONTROL_5[10] MMCM0:DRP7B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[13] MMCM0:DRP7B[13] MMCM0:CONTROL_5[12] MMCM0:DRP7B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[15] MMCM0:DRP7B[15] MMCM0:CONTROL_5[14] MMCM0:DRP7B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[1] MMCM0:DRP7C[1] MMCM0:CONTROL_6[0] MMCM0:DRP7C[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[3] MMCM0:DRP7C[3] MMCM0:CONTROL_6[2] MMCM0:DRP7C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[5] MMCM0:DRP7C[5] MMCM0:CONTROL_6[4] MMCM0:DRP7C[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[7] MMCM0:DRP7C[7] MMCM0:CONTROL_6[6] MMCM0:DRP7C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[9] MMCM0:DRP7C[9] MMCM0:CONTROL_6[8] MMCM0:DRP7C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[11] MMCM0:DRP7C[11] MMCM0:CONTROL_6[10] MMCM0:DRP7C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[13] MMCM0:DRP7C[13] MMCM0:CONTROL_6[12] MMCM0:DRP7C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[15] MMCM0:DRP7C[15] MMCM0:CONTROL_6[14] MMCM0:DRP7C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[1] MMCM0:DRP7D[1] MMCM0:CONTROL_7[0] MMCM0:DRP7D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[3] MMCM0:DRP7D[3] MMCM0:CONTROL_7[2] MMCM0:DRP7D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[5] MMCM0:DRP7D[5] MMCM0:CONTROL_7[4] MMCM0:DRP7D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[7] MMCM0:DRP7D[7] MMCM0:CONTROL_7[6] MMCM0:DRP7D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[9] MMCM0:DRP7D[9] MMCM0:CONTROL_7[8] MMCM0:DRP7D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[11] MMCM0:DRP7D[11] MMCM0:CONTROL_7[10] MMCM0:DRP7D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[13] MMCM0:DRP7D[13] MMCM0:CONTROL_7[12] MMCM0:DRP7D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[15] MMCM0:DRP7D[15] MMCM0:CONTROL_7[14] MMCM0:DRP7D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[1] MMCM0:DRP7E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[3] MMCM0:DRP7E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[5] MMCM0:DRP7E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[7] MMCM0:DRP7E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[9] MMCM0:DRP7E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[11] MMCM0:DRP7E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[13] MMCM0:DRP7E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[15] MMCM0:DRP7E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[1] MMCM0:DRP7F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[3] MMCM0:DRP7F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[5] MMCM0:DRP7F[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[7] MMCM0:DRP7F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[9] MMCM0:DRP7F[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[11] MMCM0:DRP7F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[13] MMCM0:DRP7F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[15] MMCM0:DRP7F[14]
virtex7 CMT rect R1
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[1] MMCM0:DRP70[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[3] MMCM0:DRP70[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[5] MMCM0:DRP70[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[7] MMCM0:DRP70[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[9] MMCM0:DRP70[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[11] MMCM0:DRP70[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[13] MMCM0:DRP70[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[15] MMCM0:DRP70[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[1] MMCM0:DRP71[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[3] MMCM0:DRP71[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[5] MMCM0:DRP71[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[7] MMCM0:DRP71[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[9] MMCM0:DRP71[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[11] MMCM0:DRP71[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[13] MMCM0:DRP71[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[15] MMCM0:DRP71[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[1] MMCM0:INV.PWRDWN MMCM0:DRP72[0] MMCM0:INV.RST
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[3] MMCM0:INV.PSEN MMCM0:DRP72[2] MMCM0:INV.PSINCDEC
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[5] MMCM0:DRP72[4] MMCM0:INV.CLKINSEL
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[7] MMCM0:DRP72[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[9] MMCM0:DRP72[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[11] MMCM0:DRP72[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[13] MMCM0:DRP72[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[15] MMCM0:DRP72[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[1] MMCM0:DRP73[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[3] MMCM0:DRP73[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[5] MMCM0:DRP73[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[7] MMCM0:DRP73[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[9] MMCM0:DRP73[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[11] MMCM0:DRP73[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[13] MMCM0:DRP73[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[15] MMCM0:DRP73[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[1] MMCM0:SS_EN MMCM0:DRP74[0] MMCM0:MMCM_EN
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[3] MMCM0:GTS_WAIT MMCM0:DRP74[2] MMCM0:STARTUP_WAIT
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[5] MMCM0:FINE_PS_FRAC[0] MMCM0:DRP74[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[7] MMCM0:FINE_PS_FRAC[2] MMCM0:DRP74[6] MMCM0:FINE_PS_FRAC[1]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[9] MMCM0:FINE_PS_FRAC[4] MMCM0:DRP74[8] MMCM0:FINE_PS_FRAC[3]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[11] MMCM0:DRP74[10] MMCM0:FINE_PS_FRAC[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[13] MMCM0:DRP74[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[15] MMCM0:DRP74[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[1] MMCM0:DRP75[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[3] MMCM0:DRP75[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[5] MMCM0:DRP75[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[7] MMCM0:DRP75[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[9] MMCM0:DRP75[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[11] MMCM0:DRP75[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[13] MMCM0:DRP75[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[15] MMCM0:DRP75[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[1] MMCM0:DRP76[1] MMCM0:CONTROL_0[0] MMCM0:DRP76[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[3] MMCM0:DRP76[3] MMCM0:CONTROL_0[2] MMCM0:DRP76[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[5] MMCM0:DRP76[5] MMCM0:CONTROL_0[4] MMCM0:DRP76[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[7] MMCM0:DRP76[7] MMCM0:CONTROL_0[6] MMCM0:DRP76[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[9] MMCM0:DRP76[9] MMCM0:CONTROL_0[8] MMCM0:DRP76[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[11] MMCM0:DRP76[11] MMCM0:CONTROL_0[10] MMCM0:DRP76[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[13] MMCM0:DRP76[13] MMCM0:CONTROL_0[12] MMCM0:DRP76[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[15] MMCM0:DRP76[15] MMCM0:CONTROL_0[14] MMCM0:DRP76[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[1] MMCM0:DRP77[1] MMCM0:CONTROL_1[0] MMCM0:DRP77[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[3] MMCM0:DRP77[3] MMCM0:CONTROL_1[2] MMCM0:DRP77[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[5] MMCM0:DRP77[5] MMCM0:CONTROL_1[4] MMCM0:DRP77[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[7] MMCM0:DRP77[7] MMCM0:CONTROL_1[6] MMCM0:DRP77[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[9] MMCM0:DRP77[9] MMCM0:CONTROL_1[8] MMCM0:DRP77[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[11] MMCM0:DRP77[11] MMCM0:CONTROL_1[10] MMCM0:DRP77[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[13] MMCM0:DRP77[13] MMCM0:CONTROL_1[12] MMCM0:DRP77[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[15] MMCM0:DRP77[15] MMCM0:CONTROL_1[14] MMCM0:DRP77[14]
virtex7 CMT rect R2
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[1] MMCM0:DRP68[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[3] MMCM0:DRP68[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[5] MMCM0:DRP68[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[7] MMCM0:DRP68[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[9] MMCM0:DRP68[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[11] MMCM0:DRP68[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[13] MMCM0:DRP68[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[15] MMCM0:DRP68[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[1] MMCM0:DRP69[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[3] MMCM0:DRP69[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[5] MMCM0:DRP69[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[7] MMCM0:DRP69[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[9] MMCM0:DRP69[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[11] MMCM0:DRP69[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[13] MMCM0:DRP69[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[15] MMCM0:DRP69[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[1] MMCM0:DRP6A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[3] MMCM0:DRP6A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[5] MMCM0:DRP6A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[7] MMCM0:DRP6A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[9] MMCM0:DRP6A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[11] MMCM0:DRP6A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[13] MMCM0:DRP6A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[15] MMCM0:DRP6A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[1] MMCM0:DRP6B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[3] MMCM0:DRP6B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[5] MMCM0:DRP6B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[7] MMCM0:DRP6B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[9] MMCM0:DRP6B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[11] MMCM0:DRP6B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[13] MMCM0:DRP6B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[15] MMCM0:DRP6B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[1] MMCM0:DRP6C[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[3] MMCM0:DRP6C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[5] MMCM0:DRP6C[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[7] MMCM0:DRP6C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[9] MMCM0:DRP6C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[11] MMCM0:DRP6C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[13] MMCM0:DRP6C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[15] MMCM0:DRP6C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[1] MMCM0:DRP6D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[3] MMCM0:DRP6D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[5] MMCM0:DRP6D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[7] MMCM0:DRP6D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[9] MMCM0:DRP6D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[11] MMCM0:DRP6D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[13] MMCM0:DRP6D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[15] MMCM0:DRP6D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[1] MMCM0:DRP6E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[3] MMCM0:DRP6E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[5] MMCM0:DRP6E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[7] MMCM0:DRP6E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[9] MMCM0:DRP6E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[11] MMCM0:DRP6E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[13] MMCM0:DRP6E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[15] MMCM0:DRP6E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[1] MMCM0:DRP6F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[3] MMCM0:DRP6F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[5] MMCM0:DRP6F[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[7] MMCM0:DRP6F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[9] MMCM0:DRP6F[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[11] MMCM0:DRP6F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[13] MMCM0:DRP6F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[15] MMCM0:DRP6F[14]
virtex7 CMT rect R3
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[1] MMCM0:DRP60[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[3] MMCM0:DRP60[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[5] MMCM0:DRP60[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[7] MMCM0:DRP60[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[9] MMCM0:DRP60[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[11] MMCM0:DRP60[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[13] MMCM0:DRP60[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[15] MMCM0:DRP60[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[1] MMCM0:DRP61[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[3] MMCM0:DRP61[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[5] MMCM0:DRP61[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[7] MMCM0:DRP61[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[9] MMCM0:DRP61[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[11] MMCM0:DRP61[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[13] MMCM0:DRP61[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[15] MMCM0:DRP61[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[1] MMCM0:DRP62[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[3] MMCM0:DRP62[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[5] MMCM0:DRP62[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[7] MMCM0:DRP62[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[9] MMCM0:DRP62[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[11] MMCM0:DRP62[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[13] MMCM0:DRP62[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[15] MMCM0:DRP62[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[1] MMCM0:DRP63[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[3] MMCM0:DRP63[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[5] MMCM0:DRP63[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[7] MMCM0:DRP63[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[9] MMCM0:DRP63[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[11] MMCM0:DRP63[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[13] MMCM0:DRP63[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[15] MMCM0:DRP63[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[1] MMCM0:DRP64[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[3] MMCM0:DRP64[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[5] MMCM0:DRP64[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[7] MMCM0:DRP64[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[9] MMCM0:DRP64[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[11] MMCM0:DRP64[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[13] MMCM0:DRP64[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[15] MMCM0:DRP64[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[1] MMCM0:DRP65[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[3] MMCM0:DRP65[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[5] MMCM0:DRP65[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[7] MMCM0:DRP65[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[9] MMCM0:DRP65[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[11] MMCM0:DRP65[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[13] MMCM0:DRP65[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[15] MMCM0:DRP65[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[1] MMCM0:DRP66[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[3] MMCM0:DRP66[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[5] MMCM0:DRP66[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[7] MMCM0:DRP66[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[9] MMCM0:DRP66[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[11] MMCM0:DRP66[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[13] MMCM0:DRP66[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[15] MMCM0:DRP66[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[1] MMCM0:DRP67[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[3] MMCM0:DRP67[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[5] MMCM0:DRP67[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[7] MMCM0:DRP67[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[9] MMCM0:DRP67[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[11] MMCM0:DRP67[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[13] MMCM0:DRP67[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[15] MMCM0:DRP67[14]
virtex7 CMT rect R4
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[1] MMCM0:DRP58[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[3] MMCM0:DRP58[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[5] MMCM0:DRP58[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[7] MMCM0:DRP58[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[9] MMCM0:DRP58[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[11] MMCM0:DRP58[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[13] MMCM0:DRP58[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[15] MMCM0:DRP58[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[1] MMCM0:DRP59[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[3] MMCM0:DRP59[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[5] MMCM0:DRP59[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[7] MMCM0:DRP59[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[9] MMCM0:DRP59[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[11] MMCM0:DRP59[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[13] MMCM0:DRP59[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[15] MMCM0:DRP59[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[1] MMCM0:DRP5A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[3] MMCM0:DRP5A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[5] MMCM0:DRP5A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[7] MMCM0:DRP5A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[9] MMCM0:DRP5A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[11] MMCM0:DRP5A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[13] MMCM0:DRP5A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[15] MMCM0:DRP5A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[1] MMCM0:DRP5B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[3] MMCM0:DRP5B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[5] MMCM0:DRP5B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[7] MMCM0:DRP5B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[9] MMCM0:DRP5B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[11] MMCM0:DRP5B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[13] MMCM0:DRP5B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[15] MMCM0:DRP5B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[1] MMCM0:DRP5C[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[3] MMCM0:DRP5C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[5] MMCM0:DRP5C[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[7] MMCM0:DRP5C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[9] MMCM0:DRP5C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[11] MMCM0:DRP5C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[13] MMCM0:DRP5C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[15] MMCM0:DRP5C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[1] MMCM0:DRP5D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[3] MMCM0:DRP5D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[5] MMCM0:DRP5D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[7] MMCM0:DRP5D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[9] MMCM0:DRP5D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[11] MMCM0:DRP5D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[13] MMCM0:DRP5D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[15] MMCM0:DRP5D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[1] MMCM0:DRP5E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[3] MMCM0:DRP5E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[5] MMCM0:DRP5E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[7] MMCM0:DRP5E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[9] MMCM0:DRP5E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[11] MMCM0:DRP5E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[13] MMCM0:DRP5E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[15] MMCM0:DRP5E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[1] MMCM0:DRP5F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[3] MMCM0:DRP5F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[5] MMCM0:DRP5F[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[7] MMCM0:DRP5F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[9] MMCM0:DRP5F[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[11] MMCM0:DRP5F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[13] MMCM0:DRP5F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[15] MMCM0:DRP5F[14]
virtex7 CMT rect R5
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[1] MMCM0:DRP50[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[3] MMCM0:DRP50[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[5] MMCM0:DRP50[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[7] MMCM0:DRP50[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[9] MMCM0:DRP50[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[11] MMCM0:DRP50[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[13] MMCM0:DRP50[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[15] MMCM0:DRP50[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[1] MMCM0:DRP51[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[3] MMCM0:DRP51[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[5] MMCM0:DRP51[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[7] MMCM0:DRP51[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[9] MMCM0:DRP51[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[11] MMCM0:DRP51[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[13] MMCM0:DRP51[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[15] MMCM0:DRP51[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[1] MMCM0:DRP52[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[3] MMCM0:DRP52[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[5] MMCM0:DRP52[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[7] MMCM0:DRP52[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[9] MMCM0:DRP52[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[11] MMCM0:DRP52[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[13] MMCM0:DRP52[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[15] MMCM0:DRP52[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[1] MMCM0:DRP53[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[3] MMCM0:DRP53[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[5] MMCM0:DRP53[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[7] MMCM0:DRP53[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[9] MMCM0:DRP53[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[11] MMCM0:DRP53[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[13] MMCM0:DRP53[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[15] MMCM0:DRP53[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[1] MMCM0:DRP54[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[3] MMCM0:DRP54[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[5] MMCM0:DRP54[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[7] MMCM0:DRP54[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[9] MMCM0:DRP54[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[11] MMCM0:DRP54[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[13] MMCM0:DRP54[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[15] MMCM0:DRP54[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[1] MMCM0:DRP55[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[3] MMCM0:DRP55[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[5] MMCM0:DRP55[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[7] MMCM0:DRP55[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[9] MMCM0:DRP55[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[11] MMCM0:DRP55[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[13] MMCM0:DRP55[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[15] MMCM0:DRP55[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[1] MMCM0:DRP56[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[3] MMCM0:DRP56[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[5] MMCM0:DRP56[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[7] MMCM0:DRP56[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[9] MMCM0:DRP56[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[11] MMCM0:DRP56[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[13] MMCM0:DRP56[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[15] MMCM0:DRP56[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[1] MMCM0:DRP57[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[3] MMCM0:DRP57[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[5] MMCM0:DRP57[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[7] MMCM0:DRP57[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[9] MMCM0:DRP57[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[11] MMCM0:DRP57[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[13] MMCM0:DRP57[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[15] MMCM0:DRP57[14]
virtex7 CMT rect R6
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[1] MMCM0:DRP48[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[3] MMCM0:DRP48[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[5] MMCM0:DRP48[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[7] MMCM0:DRP48[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[9] MMCM0:DRP48[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[11] MMCM0:DRP48[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[13] MMCM0:DRP48[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[15] MMCM0:DRP48[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[1] MMCM0:DRP49[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[3] MMCM0:DRP49[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[5] MMCM0:DRP49[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[7] MMCM0:DRP49[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[9] MMCM0:DRP49[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[11] MMCM0:MVDD_SEL[0] MMCM0:DRP49[10] MMCM0:SEL_HV_NMOS
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[13] MMCM0:EN_CURR_SINK[0] MMCM0:DRP49[12] MMCM0:MVDD_SEL[1]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[15] MMCM0:SUP_SEL_AREG MMCM0:DRP49[14] MMCM0:EN_CURR_SINK[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_VBG_SEL[1] MMCM0:DRP4A[1] MMCM0:AVDD_VBG_SEL[0] MMCM0:DRP4A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_VBG_SEL[3] MMCM0:DRP4A[3] MMCM0:AVDD_VBG_SEL[2] MMCM0:DRP4A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_VBG_PD[1] MMCM0:DRP4A[5] MMCM0:AVDD_VBG_PD[0] MMCM0:DRP4A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_COMP_SET[0] MMCM0:DRP4A[7] MMCM0:AVDD_VBG_PD[2] MMCM0:DRP4A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_COMP_SET[2] MMCM0:DRP4A[9] MMCM0:AVDD_COMP_SET[1] MMCM0:DRP4A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4A[11] MMCM0:DRP4A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4A[13] MMCM0:DRP4A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4A[15] MMCM0:DRP4A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[1] MMCM0:DRP4B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[3] MMCM0:DRP4B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[5] MMCM0:DRP4B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[7] MMCM0:DRP4B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[9] MMCM0:DRP4B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[11] MMCM0:DRP4B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[13] MMCM0:DRP4B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[15] MMCM0:DRP4B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[1] MMCM0:DRP4C[0] MMCM0:HVLF_CNT_TEST[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[3] MMCM0:HVLF_CNT_TEST[1] MMCM0:DRP4C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[5] MMCM0:DRP4C[4] MMCM0:HVLF_CNT_TEST[2]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[7] MMCM0:HVLF_CNT_TEST[3] MMCM0:DRP4C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[9] MMCM0:DRP4C[8] MMCM0:HVLF_CNT_TEST[4]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[11] MMCM0:HVLF_CNT_TEST[5] MMCM0:DRP4C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[13] MMCM0:DRP4C[12] MMCM0:HVLF_CNT_TEST_EN
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[15] MMCM0:DRP4C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[1] MMCM0:DRP4D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[3] MMCM0:DRP4D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[5] MMCM0:DRP4D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[7] MMCM0:DRP4D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[9] MMCM0:DRP4D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[11] MMCM0:DRP4D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[13] MMCM0:DRP4D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[15] MMCM0:DRP4D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[1] MMCM0:DRP4E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP_RES[0] MMCM0:DRP4E[3] MMCM0:DRP4E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[5] MMCM0:CP_RES[1] MMCM0:DRP4E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP_BIAS_TRIP_SET MMCM0:DRP4E[7] MMCM0:DRP4E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[9] MMCM0:CP[0] MMCM0:DRP4E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP[1] MMCM0:DRP4E[11] MMCM0:DRP4E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[13] MMCM0:CP[2] MMCM0:DRP4E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP[3] MMCM0:DRP4E[15] MMCM0:DRP4E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[1] MMCM0:DRP4F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[3] MMCM0:DRP4F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[5] MMCM0:DRP4F[4] MMCM0:LFHF[0]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[7] MMCM0:LFHF[1] MMCM0:DRP4F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[9] MMCM0:DRP4F[8] MMCM0:RES[0]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[11] MMCM0:RES[1] MMCM0:DRP4F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[13] MMCM0:DRP4F[12] MMCM0:RES[2]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[15] MMCM0:RES[3] MMCM0:DRP4F[14]
virtex7 CMT rect R7
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[1] MMCM0:DRP40[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[3] MMCM0:DRP40[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[5] MMCM0:DRP40[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[7] MMCM0:DRP40[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[9] MMCM0:DRP40[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[11] MMCM0:DRP40[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[13] MMCM0:DRP40[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[15] MMCM0:DRP40[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[1] MMCM0:DRP41[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[3] MMCM0:DRP41[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[5] MMCM0:DRP41[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[7] MMCM0:DRP41[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[9] MMCM0:DRP41[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[11] MMCM0:DRP41[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[13] MMCM0:DRP41[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[15] MMCM0:DRP41[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[1] MMCM0:DRP42[0] MMCM0:MAN_LF[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[3] MMCM0:MAN_LF[1] MMCM0:DRP42[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[5] MMCM0:DRP42[4] MMCM0:MAN_LF[2]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[7] MMCM0:VLF_HIGH_DIS_B MMCM0:DRP42[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[9] MMCM0:DRP42[8] MMCM0:LF_PEN[0]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[11] MMCM0:LF_PEN[1] MMCM0:DRP42[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[13] MMCM0:DRP42[12] MMCM0:LF_NEN[0]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[15] MMCM0:LF_NEN[1] MMCM0:DRP42[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[1] MMCM0:DRP43[0] MMCM0:LF_LOW_SEL
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[3] MMCM0:DRP43[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[5] MMCM0:DRP43[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[7] MMCM0:DRP43[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[9] MMCM0:DRP43[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[11] MMCM0:DRP43[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[13] MMCM0:DRP43[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[15] MMCM0:DRP43[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[1] MMCM0:DRP44[0] MMCM0:SPARE_ANALOG[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[3] MMCM0:SPARE_ANALOG[1] MMCM0:DRP44[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[5] MMCM0:DRP44[4] MMCM0:SPARE_ANALOG[2]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[7] MMCM0:SPARE_ANALOG[3] MMCM0:DRP44[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[9] MMCM0:DRP44[8] MMCM0:SPARE_ANALOG[4]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[11] MMCM0:DRP44[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[13] MMCM0:DRP44[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[15] MMCM0:DRP44[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[1] MMCM0:DRP45[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[3] MMCM0:DRP45[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[5] MMCM0:DRP45[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[7] MMCM0:DRP45[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[9] MMCM0:DRP45[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[11] MMCM0:VREF_START[0] MMCM0:DRP45[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[13] MMCM0:DRP45[12] MMCM0:VREF_START[1]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[15] MMCM0:DRP45[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[1] MMCM0:DRP46[0] MMCM0:VLF_HIGH_PWDN_B
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[3] MMCM0:DRP46[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[5] MMCM0:DRP46[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[7] MMCM0:DRP46[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[9] MMCM0:DRP46[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[11] MMCM0:DRP46[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[13] MMCM0:DRP46[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[15] MMCM0:DRP46[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[1] MMCM0:DRP47[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[3] MMCM0:DRP47[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[5] MMCM0:DRP47[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[7] MMCM0:DRP47[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[9] MMCM0:DRP47[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[11] MMCM0:DRP47[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[13] MMCM0:DRP47[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[15] MMCM0:DRP47[14]
virtex7 CMT rect R8
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[1] MMCM0:DRP38[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[3] MMCM0:DRP38[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[5] MMCM0:DRP38[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[7] MMCM0:DRP38[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[9] MMCM0:DRP38[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[11] MMCM0:DRP38[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[13] MMCM0:DRP38[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[15] MMCM0:DRP38[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[1] MMCM0:DRP39[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[3] MMCM0:DRP39[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[5] MMCM0:DRP39[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[7] MMCM0:DRP39[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[9] MMCM0:DRP39[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[11] MMCM0:DRP39[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[13] MMCM0:DRP39[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[15] MMCM0:DRP39[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[1] MMCM0:DRP3A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[3] MMCM0:DRP3A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[5] MMCM0:DRP3A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[7] MMCM0:DRP3A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[9] MMCM0:DRP3A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[11] MMCM0:DRP3A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[13] MMCM0:DRP3A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[15] MMCM0:DRP3A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[1] MMCM0:DRP3B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[3] MMCM0:DRP3B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[5] MMCM0:DRP3B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[7] MMCM0:DRP3B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[9] MMCM0:DRP3B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[11] MMCM0:DRP3B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[13] MMCM0:DRP3B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[15] MMCM0:DRP3B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[1] MMCM0:DRP3C[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[3] MMCM0:DRP3C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[5] MMCM0:DRP3C[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[7] MMCM0:DRP3C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[9] MMCM0:DRP3C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[11] MMCM0:DRP3C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[13] MMCM0:DRP3C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[15] MMCM0:DRP3C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[1] MMCM0:DRP3D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[3] MMCM0:DRP3D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[5] MMCM0:DRP3D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[7] MMCM0:DRP3D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[9] MMCM0:DRP3D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[11] MMCM0:DRP3D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[13] MMCM0:DRP3D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[15] MMCM0:DRP3D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[1] MMCM0:DRP3E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[3] MMCM0:DRP3E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[5] MMCM0:DRP3E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[7] MMCM0:DRP3E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[9] MMCM0:DRP3E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[11] MMCM0:DRP3E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[13] MMCM0:DRP3E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[15] MMCM0:DRP3E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[1] MMCM0:DRP3F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[3] MMCM0:DRP3F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[5] MMCM0:DRP3F[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[7] MMCM0:DRP3F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[9] MMCM0:DRP3F[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[11] MMCM0:DRP3F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[13] MMCM0:DRP3F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[15] MMCM0:DRP3F[14]
virtex7 CMT rect R9
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[1] MMCM0:DRP30[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[3] MMCM0:DRP30[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[5] MMCM0:DRP30[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[7] MMCM0:DRP30[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[9] MMCM0:DRP30[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[11] MMCM0:DRP30[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[13] MMCM0:DRP30[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[15] MMCM0:DRP30[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[1] MMCM0:DRP31[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[3] MMCM0:DRP31[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[5] MMCM0:DRP31[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[7] MMCM0:DRP31[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[9] MMCM0:DRP31[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[11] MMCM0:DRP31[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[13] MMCM0:DRP31[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[15] MMCM0:DRP31[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[1] MMCM0:DRP32[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[3] MMCM0:DRP32[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[5] MMCM0:DRP32[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[7] MMCM0:DRP32[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[9] MMCM0:DRP32[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[11] MMCM0:DRP32[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[13] MMCM0:DRP32[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[15] MMCM0:DRP32[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[1] MMCM0:DRP33[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[3] MMCM0:DRP33[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[5] MMCM0:DRP33[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[7] MMCM0:DRP33[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[9] MMCM0:DRP33[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[11] MMCM0:DRP33[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[13] MMCM0:DRP33[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[15] MMCM0:DRP33[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[1] MMCM0:DRP34[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[3] MMCM0:DRP34[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[5] MMCM0:DRP34[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[7] MMCM0:DRP34[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[9] MMCM0:DRP34[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[11] MMCM0:DRP34[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[13] MMCM0:DRP34[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[15] MMCM0:DRP34[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[1] MMCM0:DRP35[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[3] MMCM0:DRP35[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[5] MMCM0:DRP35[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[7] MMCM0:DRP35[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[9] MMCM0:DRP35[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[11] MMCM0:DRP35[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[13] MMCM0:DRP35[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[15] MMCM0:DRP35[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[1] MMCM0:DRP36[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[3] MMCM0:DRP36[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[5] MMCM0:DRP36[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[7] MMCM0:DRP36[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[9] MMCM0:DRP36[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[11] MMCM0:DRP36[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[13] MMCM0:DRP36[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[15] MMCM0:DRP36[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[1] MMCM0:DRP37[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[3] MMCM0:DRP37[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[5] MMCM0:DRP37[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[7] MMCM0:DRP37[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[9] MMCM0:DRP37[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[11] MMCM0:DRP37[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[13] MMCM0:DRP37[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[15] MMCM0:DRP37[14]
virtex7 CMT rect R10
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[1] MMCM0:DRP28[0] MMCM0:INTERP_EN[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[3] MMCM0:INTERP_EN[1] MMCM0:DRP28[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[5] MMCM0:DRP28[4] MMCM0:INTERP_EN[2]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[7] MMCM0:INTERP_EN[3] MMCM0:DRP28[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[9] MMCM0:DRP28[8] MMCM0:INTERP_EN[4]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[11] MMCM0:INTERP_EN[5] MMCM0:DRP28[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[13] MMCM0:DRP28[12] MMCM0:INTERP_EN[6]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[15] MMCM0:INTERP_EN[7] MMCM0:DRP28[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[1] MMCM0:DRP29[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[3] MMCM0:DRP29[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[5] MMCM0:DRP29[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[7] MMCM0:DRP29[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[9] MMCM0:DRP29[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[11] MMCM0:DRP29[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[13] MMCM0:DRP29[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[15] MMCM0:DRP29[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[1] MMCM0:DRP2A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[3] MMCM0:DRP2A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[5] MMCM0:DRP2A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[7] MMCM0:DRP2A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[9] MMCM0:DRP2A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[11] MMCM0:DRP2A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[13] MMCM0:DRP2A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[15] MMCM0:DRP2A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[1] MMCM0:DRP2B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[3] MMCM0:DRP2B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[5] MMCM0:DRP2B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[7] MMCM0:DRP2B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[9] MMCM0:DRP2B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[11] MMCM0:DRP2B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[13] MMCM0:DRP2B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[15] MMCM0:DRP2B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[1] MMCM0:DRP2C[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[3] MMCM0:DRP2C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[5] MMCM0:DRP2C[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[7] MMCM0:DRP2C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[9] MMCM0:DRP2C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[11] MMCM0:DRP2C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[13] MMCM0:DRP2C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[15] MMCM0:DRP2C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[1] MMCM0:DRP2D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[3] MMCM0:DRP2D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[5] MMCM0:DRP2D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[7] MMCM0:DRP2D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[9] MMCM0:DRP2D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[11] MMCM0:DRP2D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[13] MMCM0:DRP2D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[15] MMCM0:DRP2D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[1] MMCM0:DRP2E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[3] MMCM0:DRP2E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[5] MMCM0:DRP2E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[7] MMCM0:DRP2E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[9] MMCM0:DRP2E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[11] MMCM0:DRP2E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[13] MMCM0:DRP2E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[15] MMCM0:DRP2E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[1] MMCM0:DRP2F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[3] MMCM0:DRP2F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[5] MMCM0:DRP2F[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[7] MMCM0:DRP2F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[9] MMCM0:DRP2F[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[11] MMCM0:DRP2F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[13] MMCM0:DRP2F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[15] MMCM0:DRP2F[14]
virtex7 CMT rect R11
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[1] MMCM0:DRP20[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[3] MMCM0:DRP20[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[5] MMCM0:DRP20[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[7] MMCM0:DRP20[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[9] MMCM0:DRP20[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[11] MMCM0:DRP20[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[13] MMCM0:DRP20[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[15] MMCM0:DRP20[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[1] MMCM0:DRP21[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[3] MMCM0:DRP21[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[5] MMCM0:DRP21[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[7] MMCM0:DRP21[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[9] MMCM0:DRP21[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[11] MMCM0:DRP21[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[13] MMCM0:DRP21[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[15] MMCM0:DRP21[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[1] MMCM0:EN_VCO_DIV1 MMCM0:DRP22[0] MMCM0:EN_VCO_DIV6
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[3] MMCM0:DRP22[2] MMCM0:INTERP_TEST
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[5] MMCM0:DRP22[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[7] MMCM0:DRP22[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[9] MMCM0:DRP22[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[11] MMCM0:DRP22[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[13] MMCM0:DRP22[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[15] MMCM0:DRP22[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[1] MMCM0:DRP23[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[3] MMCM0:DRP23[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[5] MMCM0:DRP23[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[7] MMCM0:DRP23[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[9] MMCM0:DRP23[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[11] MMCM0:DRP23[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[13] MMCM0:DRP23[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[15] MMCM0:DRP23[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[1] MMCM0:DRP24[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[3] MMCM0:DRP24[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[5] MMCM0:DRP24[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[7] MMCM0:DRP24[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[9] MMCM0:DRP24[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[11] MMCM0:DRP24[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[13] MMCM0:DRP24[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[15] MMCM0:DRP24[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[1] MMCM0:DRP25[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[3] MMCM0:DRP25[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[5] MMCM0:DRP25[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[7] MMCM0:DRP25[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[9] MMCM0:DRP25[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[11] MMCM0:DRP25[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[13] MMCM0:DRP25[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[15] MMCM0:DRP25[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[1] MMCM0:DRP26[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:ANALOG_MISC[0] MMCM0:DRP26[3] MMCM0:DRP26[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[5] MMCM0:ANALOG_MISC[1] MMCM0:DRP26[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:ANALOG_MISC[2] MMCM0:DRP26[7] MMCM0:DRP26[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[9] MMCM0:ANALOG_MISC[3] MMCM0:DRP26[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[11] MMCM0:DRP26[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[13] MMCM0:DRP26[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[15] MMCM0:DRP26[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[1] MMCM0:DRP27[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[3] MMCM0:DRP27[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[5] MMCM0:DRP27[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[7] MMCM0:DRP27[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[9] MMCM0:DRP27[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[11] MMCM0:DRP27[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[13] MMCM0:DRP27[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[15] MMCM0:DRP27[14]
virtex7 CMT rect R12
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[1] MMCM0:LOCK_CNT[1] MMCM0:DRP18[0] MMCM0:LOCK_CNT[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[3] MMCM0:LOCK_CNT[3] MMCM0:DRP18[2] MMCM0:LOCK_CNT[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[5] MMCM0:LOCK_CNT[5] MMCM0:DRP18[4] MMCM0:LOCK_CNT[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[7] MMCM0:LOCK_CNT[7] MMCM0:DRP18[6] MMCM0:LOCK_CNT[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[9] MMCM0:LOCK_CNT[9] MMCM0:DRP18[8] MMCM0:LOCK_CNT[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[11] MMCM0:DRP18[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[13] MMCM0:DRP18[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[15] MMCM0:DRP18[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[1] MMCM0:UNLOCK_CNT[1] MMCM0:DRP19[0] MMCM0:UNLOCK_CNT[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[3] MMCM0:UNLOCK_CNT[3] MMCM0:DRP19[2] MMCM0:UNLOCK_CNT[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[5] MMCM0:UNLOCK_CNT[5] MMCM0:DRP19[4] MMCM0:UNLOCK_CNT[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[7] MMCM0:UNLOCK_CNT[7] MMCM0:DRP19[6] MMCM0:UNLOCK_CNT[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[9] MMCM0:UNLOCK_CNT[9] MMCM0:DRP19[8] MMCM0:UNLOCK_CNT[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[11] MMCM0:LOCK_FB_DLY[1] MMCM0:DRP19[10] MMCM0:LOCK_FB_DLY[0]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[13] MMCM0:LOCK_FB_DLY[3] MMCM0:DRP19[12] MMCM0:LOCK_FB_DLY[2]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[15] MMCM0:DRP19[14] MMCM0:LOCK_FB_DLY[4]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[1] MMCM0:LOCK_SAT_HIGH[1] MMCM0:DRP1A[0] MMCM0:LOCK_SAT_HIGH[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[3] MMCM0:LOCK_SAT_HIGH[3] MMCM0:DRP1A[2] MMCM0:LOCK_SAT_HIGH[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[5] MMCM0:LOCK_SAT_HIGH[5] MMCM0:DRP1A[4] MMCM0:LOCK_SAT_HIGH[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[7] MMCM0:LOCK_SAT_HIGH[7] MMCM0:DRP1A[6] MMCM0:LOCK_SAT_HIGH[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[9] MMCM0:LOCK_SAT_HIGH[9] MMCM0:DRP1A[8] MMCM0:LOCK_SAT_HIGH[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[11] MMCM0:LOCK_REF_DLY[1] MMCM0:DRP1A[10] MMCM0:LOCK_REF_DLY[0]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[13] MMCM0:LOCK_REF_DLY[3] MMCM0:DRP1A[12] MMCM0:LOCK_REF_DLY[2]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[15] MMCM0:FREQ_COMP[0] MMCM0:DRP1A[14] MMCM0:LOCK_REF_DLY[4]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[1] MMCM0:DRP1B[0] MMCM0:FREQ_COMP[1]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[3] MMCM0:DRP1B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[5] MMCM0:DRP1B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[7] MMCM0:DRP1B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[9] MMCM0:DRP1B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[11] MMCM0:DRP1B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[13] MMCM0:DRP1B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[15] MMCM0:DRP1B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[1] MMCM0:SPARE_DIGITAL[1] MMCM0:DRP1C[0] MMCM0:SPARE_DIGITAL[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[3] MMCM0:SPARE_DIGITAL[3] MMCM0:DRP1C[2] MMCM0:SPARE_DIGITAL[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[5] MMCM0:DRP1C[4] MMCM0:SPARE_DIGITAL[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[7] MMCM0:DRP1C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[9] MMCM0:DRP1C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[11] MMCM0:DRP1C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[13] MMCM0:DRP1C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[15] MMCM0:DRP1C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[1] MMCM0:DRP1D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[3] MMCM0:DRP1D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[5] MMCM0:PFD[1] MMCM0:DRP1D[4] MMCM0:PFD[0]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[7] MMCM0:PFD[3] MMCM0:DRP1D[6] MMCM0:PFD[2]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[9] MMCM0:PFD[5] MMCM0:DRP1D[8] MMCM0:PFD[4]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[11] MMCM0:SEL_SLIPD MMCM0:DRP1D[10] MMCM0:PFD[6]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[13] MMCM0:DRP1D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[15] MMCM0:DRP1D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[1] MMCM0:DRP1E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[3] MMCM0:DRP1E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[5] MMCM0:DRP1E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[7] MMCM0:DRP1E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[9] MMCM0:DRP1E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[11] MMCM0:DRP1E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[13] MMCM0:DRP1E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[15] MMCM0:SUP_SEL_DREG MMCM0:DRP1E[14] MMCM0:SEL_LV_NMOS
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[1] MMCM0:DVDD_VBG_SEL[1] MMCM0:DRP1F[0] MMCM0:DVDD_VBG_SEL[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[3] MMCM0:DVDD_VBG_SEL[3] MMCM0:DRP1F[2] MMCM0:DVDD_VBG_SEL[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[5] MMCM0:DVDD_VBG_PD[1] MMCM0:DRP1F[4] MMCM0:DVDD_VBG_PD[0]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[7] MMCM0:DVDD_COMP_SET[0] MMCM0:DRP1F[6] MMCM0:DVDD_VBG_PD[2]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[9] MMCM0:DVDD_COMP_SET[2] MMCM0:DRP1F[8] MMCM0:DVDD_COMP_SET[1]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[11] MMCM0:DRP1F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[13] MMCM0:DRP1F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[15] MMCM0:DRP1F[14]
virtex7 CMT rect R13
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_LT[1] MMCM0:DRP10[1] MMCM0:CLKOUT4_LT[0] MMCM0:DRP10[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_LT[3] MMCM0:DRP10[3] MMCM0:CLKOUT4_LT[2] MMCM0:DRP10[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_LT[5] MMCM0:DRP10[5] MMCM0:CLKOUT4_LT[4] MMCM0:DRP10[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_HT[1] MMCM0:DRP10[7] MMCM0:CLKOUT4_HT[0] MMCM0:DRP10[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_HT[3] MMCM0:DRP10[9] MMCM0:CLKOUT4_HT[2] MMCM0:DRP10[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_HT[5] MMCM0:DRP10[11] MMCM0:CLKOUT4_HT[4] MMCM0:DRP10[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_PM[0] MMCM0:DRP10[13] MMCM0:CLKOUT4_EN MMCM0:DRP10[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_PM[2] MMCM0:DRP10[15] MMCM0:CLKOUT4_PM[1] MMCM0:DRP10[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_DT[1] MMCM0:DRP11[1] MMCM0:CLKOUT4_DT[0] MMCM0:DRP11[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_DT[3] MMCM0:DRP11[3] MMCM0:CLKOUT4_DT[2] MMCM0:DRP11[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_DT[5] MMCM0:DRP11[5] MMCM0:CLKOUT4_DT[4] MMCM0:DRP11[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_EDGE MMCM0:DRP11[7] MMCM0:CLKOUT4_NOCOUNT MMCM0:DRP11[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_CASCADE MMCM0:CLKOUT4_MX[1] MMCM0:DRP11[9] MMCM0:CLKOUT4_MX[0] MMCM0:CLKOUT4_USE_FINE_PS MMCM0:DRP11[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP11[11] MMCM0:DRP11[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP11[13] MMCM0:DRP11[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP11[15] MMCM0:DRP11[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_LT[1] MMCM0:DRP12[1] MMCM0:CLKOUT6_LT[0] MMCM0:DRP12[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_LT[3] MMCM0:DRP12[3] MMCM0:CLKOUT6_LT[2] MMCM0:DRP12[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_LT[5] MMCM0:DRP12[5] MMCM0:CLKOUT6_LT[4] MMCM0:DRP12[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_HT[1] MMCM0:DRP12[7] MMCM0:CLKOUT6_HT[0] MMCM0:DRP12[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_HT[3] MMCM0:DRP12[9] MMCM0:CLKOUT6_HT[2] MMCM0:DRP12[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_HT[5] MMCM0:DRP12[11] MMCM0:CLKOUT6_HT[4] MMCM0:DRP12[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_PM[0] MMCM0:DRP12[13] MMCM0:CLKOUT6_EN MMCM0:DRP12[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_PM[2] MMCM0:DRP12[15] MMCM0:CLKOUT6_PM[1] MMCM0:DRP12[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_DT[1] MMCM0:DRP13[1] MMCM0:CLKOUT6_DT[0] MMCM0:DRP13[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_DT[3] MMCM0:DRP13[3] MMCM0:CLKOUT6_DT[2] MMCM0:DRP13[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_DT[5] MMCM0:DRP13[5] MMCM0:CLKOUT6_DT[4] MMCM0:DRP13[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_EDGE MMCM0:DRP13[7] MMCM0:CLKOUT6_NOCOUNT MMCM0:DRP13[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_MX[1] MMCM0:DRP13[9] MMCM0:CLKOUT6_MX[0] MMCM0:CLKOUT6_USE_FINE_PS MMCM0:DRP13[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_FALL[0] MMCM0:DRP13[11] MMCM0:CLKFBOUT_FRAC_WF_FALL MMCM0:DRP13[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_FALL[2] MMCM0:DRP13[13] MMCM0:CLKFBOUT_PM_FALL[1] MMCM0:DRP13[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP13[15] MMCM0:DRP13[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_LT[1] MMCM0:DRP14[1] MMCM0:CLKFBOUT_LT[0] MMCM0:DRP14[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_LT[3] MMCM0:DRP14[3] MMCM0:CLKFBOUT_LT[2] MMCM0:DRP14[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_LT[5] MMCM0:DRP14[5] MMCM0:CLKFBOUT_LT[4] MMCM0:DRP14[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_HT[1] MMCM0:DRP14[7] MMCM0:CLKFBOUT_HT[0] MMCM0:DRP14[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_HT[3] MMCM0:DRP14[9] MMCM0:CLKFBOUT_HT[2] MMCM0:DRP14[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_HT[5] MMCM0:DRP14[11] MMCM0:CLKFBOUT_HT[4] MMCM0:DRP14[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_RISE[0] MMCM0:DRP14[13] MMCM0:CLKFBOUT_EN MMCM0:DRP14[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_RISE[2] MMCM0:DRP14[15] MMCM0:CLKFBOUT_PM_RISE[1] MMCM0:DRP14[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_DT[1] MMCM0:DRP15[1] MMCM0:CLKFBOUT_DT[0] MMCM0:DRP15[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_DT[3] MMCM0:DRP15[3] MMCM0:CLKFBOUT_DT[2] MMCM0:DRP15[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_DT[5] MMCM0:DRP15[5] MMCM0:CLKFBOUT_DT[4] MMCM0:DRP15[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_EDGE MMCM0:DRP15[7] MMCM0:CLKFBOUT_NOCOUNT MMCM0:DRP15[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_MX[1] MMCM0:DRP15[9] MMCM0:CLKFBOUT_MX[0] MMCM0:CLKFBOUT_USE_FINE_PS MMCM0:DRP15[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_FRAC_EN MMCM0:DRP15[11] MMCM0:CLKFBOUT_FRAC_WF_RISE MMCM0:DRP15[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_FRAC[1] MMCM0:DRP15[13] MMCM0:CLKFBOUT_FRAC[0] MMCM0:DRP15[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP15[15] MMCM0:CLKFBOUT_FRAC[2] MMCM0:DRP15[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_LT[1] MMCM0:DRP16[1] MMCM0:DIVCLK_LT[0] MMCM0:DRP16[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_LT[3] MMCM0:DRP16[3] MMCM0:DIVCLK_LT[2] MMCM0:DRP16[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_LT[5] MMCM0:DRP16[5] MMCM0:DIVCLK_LT[4] MMCM0:DRP16[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_HT[1] MMCM0:DRP16[7] MMCM0:DIVCLK_HT[0] MMCM0:DRP16[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_HT[3] MMCM0:DRP16[9] MMCM0:DIVCLK_HT[2] MMCM0:DRP16[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_HT[5] MMCM0:DRP16[11] MMCM0:DIVCLK_HT[4] MMCM0:DRP16[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_EDGE MMCM0:DRP16[13] MMCM0:DIVCLK_NOCOUNT MMCM0:DRP16[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP16[15] MMCM0:DRP16[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_LT[1] MMCM0:DRP17[1] MMCM0:CLKFBIN_LT[0] MMCM0:DRP17[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_LT[3] MMCM0:DRP17[3] MMCM0:CLKFBIN_LT[2] MMCM0:DRP17[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_LT[5] MMCM0:DRP17[5] MMCM0:CLKFBIN_LT[4] MMCM0:DRP17[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_HT[1] MMCM0:DRP17[7] MMCM0:CLKFBIN_HT[0] MMCM0:DRP17[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_HT[3] MMCM0:DRP17[9] MMCM0:CLKFBIN_HT[2] MMCM0:DRP17[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_HT[5] MMCM0:DRP17[11] MMCM0:CLKFBIN_HT[4] MMCM0:DRP17[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_EDGE MMCM0:DRP17[13] MMCM0:CLKFBIN_NOCOUNT MMCM0:DRP17[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP17[15] MMCM0:DRP17[14]
virtex7 CMT rect R14
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_LT[1] MMCM0:DRP08[1] MMCM0:CLKOUT0_LT[0] MMCM0:DRP08[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_LT[3] MMCM0:DRP08[3] MMCM0:CLKOUT0_LT[2] MMCM0:DRP08[2]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_LT[5] MMCM0:DRP08[5] MMCM0:CLKOUT0_LT[4] MMCM0:DRP08[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_HT[1] MMCM0:DRP08[7] MMCM0:CLKOUT0_HT[0] MMCM0:DRP08[6]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_HT[3] MMCM0:DRP08[9] MMCM0:CLKOUT0_HT[2] MMCM0:DRP08[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_HT[5] MMCM0:DRP08[11] MMCM0:CLKOUT0_HT[4] MMCM0:DRP08[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_RISE[0] MMCM0:DRP08[13] MMCM0:CLKOUT0_EN MMCM0:DRP08[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_RISE[2] MMCM0:DRP08[15] MMCM0:CLKOUT0_PM_RISE[1] MMCM0:DRP08[14]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_DT[1] MMCM0:DRP09[1] MMCM0:CLKOUT0_DT[0] MMCM0:DRP09[0]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_DT[3] MMCM0:DRP09[3] MMCM0:CLKOUT0_DT[2] MMCM0:DRP09[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_DT[5] MMCM0:DRP09[5] MMCM0:CLKOUT0_DT[4] MMCM0:DRP09[4]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_EDGE MMCM0:DRP09[7] MMCM0:CLKOUT0_NOCOUNT MMCM0:DRP09[6]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_MX[1] MMCM0:DRP09[9] MMCM0:CLKOUT0_MX[0] MMCM0:CLKOUT0_USE_FINE_PS MMCM0:DRP09[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_FRAC_EN MMCM0:DRP09[11] MMCM0:CLKOUT0_FRAC_WF_RISE MMCM0:DRP09[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_FRAC[1] MMCM0:DRP09[13] MMCM0:CLKOUT0_FRAC[0] MMCM0:DRP09[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP09[15] MMCM0:CLKOUT0_FRAC[2] MMCM0:DRP09[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_LT[1] MMCM0:DRP0A[1] MMCM0:CLKOUT1_LT[0] MMCM0:DRP0A[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_LT[3] MMCM0:DRP0A[3] MMCM0:CLKOUT1_LT[2] MMCM0:DRP0A[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_LT[5] MMCM0:DRP0A[5] MMCM0:CLKOUT1_LT[4] MMCM0:DRP0A[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_HT[1] MMCM0:DRP0A[7] MMCM0:CLKOUT1_HT[0] MMCM0:DRP0A[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_HT[3] MMCM0:DRP0A[9] MMCM0:CLKOUT1_HT[2] MMCM0:DRP0A[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_HT[5] MMCM0:DRP0A[11] MMCM0:CLKOUT1_HT[4] MMCM0:DRP0A[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_PM[0] MMCM0:DRP0A[13] MMCM0:CLKOUT1_EN MMCM0:DRP0A[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_PM[2] MMCM0:DRP0A[15] MMCM0:CLKOUT1_PM[1] MMCM0:DRP0A[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_DT[1] MMCM0:DRP0B[1] MMCM0:CLKOUT1_DT[0] MMCM0:DRP0B[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_DT[3] MMCM0:DRP0B[3] MMCM0:CLKOUT1_DT[2] MMCM0:DRP0B[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_DT[5] MMCM0:DRP0B[5] MMCM0:CLKOUT1_DT[4] MMCM0:DRP0B[4]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_EDGE MMCM0:DRP0B[7] MMCM0:CLKOUT1_NOCOUNT MMCM0:DRP0B[6]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_MX[1] MMCM0:DRP0B[9] MMCM0:CLKOUT1_MX[0] MMCM0:CLKOUT1_USE_FINE_PS MMCM0:DRP0B[8]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0B[11] MMCM0:DRP0B[10]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0B[13] MMCM0:DRP0B[12]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0B[15] MMCM0:DRP0B[14]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_LT[1] MMCM0:DRP0C[1] MMCM0:CLKOUT2_LT[0] MMCM0:DRP0C[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_LT[3] MMCM0:DRP0C[3] MMCM0:CLKOUT2_LT[2] MMCM0:DRP0C[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_LT[5] MMCM0:DRP0C[5] MMCM0:CLKOUT2_LT[4] MMCM0:DRP0C[4]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_HT[1] MMCM0:DRP0C[7] MMCM0:CLKOUT2_HT[0] MMCM0:DRP0C[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_HT[3] MMCM0:DRP0C[9] MMCM0:CLKOUT2_HT[2] MMCM0:DRP0C[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_HT[5] MMCM0:DRP0C[11] MMCM0:CLKOUT2_HT[4] MMCM0:DRP0C[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_PM[0] MMCM0:DRP0C[13] MMCM0:CLKOUT2_EN MMCM0:DRP0C[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_PM[2] MMCM0:DRP0C[15] MMCM0:CLKOUT2_PM[1] MMCM0:DRP0C[14]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_DT[1] MMCM0:DRP0D[1] MMCM0:CLKOUT2_DT[0] MMCM0:DRP0D[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_DT[3] MMCM0:DRP0D[3] MMCM0:CLKOUT2_DT[2] MMCM0:DRP0D[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_DT[5] MMCM0:DRP0D[5] MMCM0:CLKOUT2_DT[4] MMCM0:DRP0D[4]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_EDGE MMCM0:DRP0D[7] MMCM0:CLKOUT2_NOCOUNT MMCM0:DRP0D[6]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_MX[1] MMCM0:DRP0D[9] MMCM0:CLKOUT2_MX[0] MMCM0:CLKOUT2_USE_FINE_PS MMCM0:DRP0D[8]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0D[11] MMCM0:DRP0D[10]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0D[13] MMCM0:DRP0D[12]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0D[15] MMCM0:DRP0D[14]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_LT[1] MMCM0:DRP0E[1] MMCM0:CLKOUT3_LT[0] MMCM0:DRP0E[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_LT[3] MMCM0:DRP0E[3] MMCM0:CLKOUT3_LT[2] MMCM0:DRP0E[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_LT[5] MMCM0:DRP0E[5] MMCM0:CLKOUT3_LT[4] MMCM0:DRP0E[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_HT[1] MMCM0:DRP0E[7] MMCM0:CLKOUT3_HT[0] MMCM0:DRP0E[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_HT[3] MMCM0:DRP0E[9] MMCM0:CLKOUT3_HT[2] MMCM0:DRP0E[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_HT[5] MMCM0:DRP0E[11] MMCM0:CLKOUT3_HT[4] MMCM0:DRP0E[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_PM[0] MMCM0:DRP0E[13] MMCM0:CLKOUT3_EN MMCM0:DRP0E[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_PM[2] MMCM0:DRP0E[15] MMCM0:CLKOUT3_PM[1] MMCM0:DRP0E[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_DT[1] MMCM0:DRP0F[1] MMCM0:CLKOUT3_DT[0] MMCM0:DRP0F[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_DT[3] MMCM0:DRP0F[3] MMCM0:CLKOUT3_DT[2] MMCM0:DRP0F[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_DT[5] MMCM0:DRP0F[5] MMCM0:CLKOUT3_DT[4] MMCM0:DRP0F[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_EDGE MMCM0:DRP0F[7] MMCM0:CLKOUT3_NOCOUNT MMCM0:DRP0F[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_MX[1] MMCM0:DRP0F[9] MMCM0:CLKOUT3_MX[0] MMCM0:CLKOUT3_USE_FINE_PS MMCM0:DRP0F[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0F[11] MMCM0:DRP0F[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0F[13] MMCM0:DRP0F[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0F[15] MMCM0:DRP0F[14]
virtex7 CMT rect R15
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[1] MMCM0:MUX.PERF1[3] MMCM0:DRP00[0] MMCM0:MUX.PERF0[3]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[3] MMCM0:MUX.PERF3[3] MMCM0:DRP00[2] MMCM0:MUX.PERF2[3]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[5] MMCM0:DRP00[4]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[7] MMCM0:IN_DLY_MX_CVDD[1] MMCM0:DRP00[6] MMCM0:IN_DLY_MX_CVDD[0]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[9] MMCM0:IN_DLY_MX_CVDD[3] MMCM0:DRP00[8] MMCM0:IN_DLY_MX_CVDD[2]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[11] MMCM0:IN_DLY_MX_CVDD[5] MMCM0:DRP00[10] MMCM0:IN_DLY_MX_CVDD[4]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[13] MMCM0:HROW_DLY_SET[1] MMCM0:DRP00[12] MMCM0:HROW_DLY_SET[0]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[15] MMCM0:MUX.CLKIN2[2] MMCM0:DRP00[14] MMCM0:HROW_DLY_SET[2]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[1] MMCM0:MUX.CLKIN2[0] MMCM0:DRP01[0] MMCM0:MUX.CLKIN2[1]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[3] MMCM0:MUX.CLKIN1[1] MMCM0:DRP01[2] MMCM0:MUX.CLKIN1[2]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[5] MMCM0:MUX.CLKFBIN[2] MMCM0:DRP01[4] MMCM0:MUX.CLKIN1[0]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[7] MMCM0:MUX.CLKFBIN[0] MMCM0:DRP01[6] MMCM0:MUX.CLKFBIN[1]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:BUF.CLKOUT1_FREQ_BB MMCM0:DRP01[9] MMCM0:BUF.CLKOUT0_FREQ_BB MMCM0:DRP01[8]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:BUF.CLKOUT3_FREQ_BB MMCM0:DRP01[11] MMCM0:BUF.CLKOUT2_FREQ_BB MMCM0:DRP01[10]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[13] MMCM0:DRP01[12]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[15] MMCM0:DRP01[14]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[1] MMCM0:SYNTH_CLK_DIV[1] MMCM0:DRP02[0] MMCM0:SYNTH_CLK_DIV[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[3] MMCM0:DRP02[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[5] MMCM0:DRP02[4]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[7] MMCM0:DRP02[6]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[9] MMCM0:DRP02[8]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[11] MMCM0:DRP02[10]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[13] MMCM0:DRP02[12]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[15] MMCM0:DRP02[14]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[1] MMCM0:SKEW_FLOP_INV[1] MMCM0:DRP03[0] MMCM0:SKEW_FLOP_INV[0]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[3] MMCM0:SKEW_FLOP_INV[3] MMCM0:DRP03[2] MMCM0:SKEW_FLOP_INV[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[5] MMCM0:MUX.PERF0[1] MMCM0:DRP03[4] MMCM0:MUX.PERF0[2]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[7] MMCM0:MUX.PERF1[2] MMCM0:DRP03[6] MMCM0:MUX.PERF0[0]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[9] MMCM0:MUX.PERF1[0] MMCM0:DRP03[8] MMCM0:MUX.PERF1[1]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[11] MMCM0:MUX.PERF2[1] MMCM0:DRP03[10] MMCM0:MUX.PERF2[2]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[13] MMCM0:MUX.PERF3[2] MMCM0:DRP03[12] MMCM0:MUX.PERF2[0]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[15] MMCM0:MUX.PERF3[0] MMCM0:DRP03[14] MMCM0:MUX.PERF3[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[1] MMCM0:SS_STEPS[1] MMCM0:DRP04[0] MMCM0:SS_STEPS[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[3] MMCM0:SS_STEPS_INIT[0] MMCM0:DRP04[2] MMCM0:SS_STEPS[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[5] MMCM0:SS_STEPS_INIT[2] MMCM0:DRP04[4] MMCM0:SS_STEPS_INIT[1]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[7] MMCM0:DRP04[6]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKBURST_CNT[1] MMCM0:DRP04[9] MMCM0:CLKBURST_CNT[0] MMCM0:DRP04[8]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKBURST_CNT[3] MMCM0:DRP04[11] MMCM0:CLKBURST_CNT[2] MMCM0:DRP04[10]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKBURST_REPEAT MMCM0:DRP04[13] MMCM0:CLKBURST_ENABLE MMCM0:DRP04[12]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[15] MMCM0:TMUX_MUX_SEL[1] MMCM0:DRP04[14] MMCM0:TMUX_MUX_SEL[0]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[1] MMCM0:DRP05[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIRECT_PATH_CNTRL MMCM0:DRP05[3] MMCM0:DRP05[2] MMCM0:IN_DLY_EN
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[5] MMCM0:IN_DLY_MX_DVDD[1] MMCM0:DRP05[4] MMCM0:IN_DLY_MX_DVDD[0]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[7] MMCM0:IN_DLY_MX_DVDD[3] MMCM0:DRP05[6] MMCM0:IN_DLY_MX_DVDD[2]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[9] MMCM0:IN_DLY_MX_DVDD[5] MMCM0:DRP05[8] MMCM0:IN_DLY_MX_DVDD[4]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[11] MMCM0:IN_DLY_SET[1] MMCM0:DRP05[10] MMCM0:IN_DLY_SET[0]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[13] MMCM0:IN_DLY_SET[3] MMCM0:DRP05[12] MMCM0:IN_DLY_SET[2]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[15] MMCM0:IN_DLY_SET[5] MMCM0:DRP05[14] MMCM0:IN_DLY_SET[4]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_LT[1] MMCM0:DRP06[1] MMCM0:CLKOUT5_LT[0] MMCM0:DRP06[0]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_LT[3] MMCM0:DRP06[3] MMCM0:CLKOUT5_LT[2] MMCM0:DRP06[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_LT[5] MMCM0:DRP06[5] MMCM0:CLKOUT5_LT[4] MMCM0:DRP06[4]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_HT[1] MMCM0:DRP06[7] MMCM0:CLKOUT5_HT[0] MMCM0:DRP06[6]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_HT[3] MMCM0:DRP06[9] MMCM0:CLKOUT5_HT[2] MMCM0:DRP06[8]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_HT[5] MMCM0:DRP06[11] MMCM0:CLKOUT5_HT[4] MMCM0:DRP06[10]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_PM[0] MMCM0:DRP06[13] MMCM0:CLKOUT5_EN MMCM0:DRP06[12]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_PM[2] MMCM0:DRP06[15] MMCM0:CLKOUT5_PM[1] MMCM0:DRP06[14]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_DT[1] MMCM0:DRP07[1] MMCM0:CLKOUT5_DT[0] MMCM0:DRP07[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_DT[3] MMCM0:DRP07[3] MMCM0:CLKOUT5_DT[2] MMCM0:DRP07[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_DT[5] MMCM0:DRP07[5] MMCM0:CLKOUT5_DT[4] MMCM0:DRP07[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_EDGE MMCM0:DRP07[7] MMCM0:CLKOUT5_NOCOUNT MMCM0:DRP07[6]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_MX[1] MMCM0:DRP07[9] MMCM0:CLKOUT5_MX[0] MMCM0:CLKOUT5_USE_FINE_PS MMCM0:DRP07[8]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_FALL[0] MMCM0:DRP07[11] MMCM0:CLKOUT0_FRAC_WF_FALL MMCM0:DRP07[10]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_FALL[2] MMCM0:DRP07[13] MMCM0:CLKOUT0_PM_FALL[1] MMCM0:DRP07[12]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP07[15] MMCM0:DRP07[14]
virtex7 CMT rect R16
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB3[2] -
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB2[2] CMT_BOT:MUX.FREQ_BB3[1]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB1[2] CMT_BOT:MUX.FREQ_BB2[1]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB0[2] CMT_BOT:MUX.FREQ_BB1[1]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB0[1]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB3.D[0] -
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB2.D[0] CMT_BOT:BUF.FREQ_BB3.U[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB1.D[0] CMT_BOT:BUF.FREQ_BB2.U[1]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB0.D[0] CMT_BOT:BUF.FREQ_BB1.U[1]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB3[2] CMT_BOT:BUF.FREQ_BB0.U[1]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB2[1] CMT_BOT:ENABLE.FREQ_BB3_S[1]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB1[2] CMT_BOT:ENABLE.FREQ_BB2_S[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB0[1] CMT_BOT:ENABLE.FREQ_BB1_S[1]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB3.U[0] CMT_BOT:ENABLE.FREQ_BB0_S[1]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB2.U[0] CMT_BOT:BUF.FREQ_BB3.D[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB1.U[0] CMT_BOT:BUF.FREQ_BB2.D[1]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB0.U[0] CMT_BOT:BUF.FREQ_BB1.D[1]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB3[1] CMT_BOT:BUF.FREQ_BB0.D[1]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB2[0] CMT_BOT:ENABLE.FREQ_BB3_S[0]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB1[1] CMT_BOT:ENABLE.FREQ_BB2_S[0]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB0[0] CMT_BOT:ENABLE.FREQ_BB1_S[0]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB0_S[0]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.SYNC_BB.U -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.SYNC_BB.D CMT_BOT:ENABLE.SYNC_BB
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB3[0] -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB1[0] CMT_BOT:MUX.FREQ_BB2[0]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB3[0] CMT_BOT:MUX.FREQ_BB0[0]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB1[0] CMT_BOT:ENABLE.FREQ_BB2[2]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.SYNC_BB_S CMT_BOT:ENABLE.FREQ_BB0[2]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R17
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[2] PHASER_OUT0:CLKOUT_DIV[3]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[0] PHASER_OUT0:CLKOUT_DIV[1]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:DATA_CTL_N PHASER_OUT0:CTL_MODE[0]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLK_DELAY[5] PHASER_OUT0:EN_TEST_RING
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLK_DELAY[3] PHASER_OUT0:OCLK_DELAY[4]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLK_DELAY[1] PHASER_OUT0:OCLK_DELAY[2]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:STG1_BYPASS[0] PHASER_OUT0:OCLK_DELAY[0]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OUTPUT_CLK_SRC[0] PHASER_OUT0:OUTPUT_CLK_SRC[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:EN_OSERDES_RST PHASER_OUT0:COARSE_BYPASS
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLKDELAY_INV PHASER_OUT0:PHASER_OUT_EN
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[10] PHASER_OUT0:DATA_RD_CYCLES
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[8] PHASER_OUT0:TEST_OPT[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[6] PHASER_OUT0:TEST_OPT[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[4] PHASER_OUT0:TEST_OPT[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[2] PHASER_OUT0:TEST_OPT[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[0] PHASER_OUT0:TEST_OPT[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R18
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:RST_SEL PHASER_IN0:REG_OPT_2
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:HALF_CYCLE_ADJ PHASER_IN0:SEL_CLK_OFFSET[2]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:INV.RST PHASER_IN0:MUX.PHASEREFCLK[0]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:STG1_PD_UPDATE[1] PHASER_IN0:STG1_PD_UPDATE[2]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:OUTPUT_CLK_SRC[3] PHASER_IN0:STG1_PD_UPDATE[0]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:ICLK_TO_RCLK_BYPASS PHASER_IN0:OUTPUT_CLK_SRC[2]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:PHASER_IN_EN PHASER_IN0:EN_ISERDES_RST
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:OUTPUT_CLK_SRC[1] PHASER_IN0:WR_CYCLES
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:SEL_CLK_OFFSET[1] PHASER_IN0:OUTPUT_CLK_SRC[0]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:SEL_OUT PHASER_IN0:SEL_CLK_OFFSET[0]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:RD_ADDR_INIT[0] PHASER_IN0:RD_ADDR_INIT[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:REG_OPT_1 PHASER_IN0:REG_OPT_4
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:DQS_AUTO_RECAL PHASER_IN0:DQS_BIAS_MODE
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:UPDATE_NONACTIVE PHASER_IN0:TEST_BP
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[6] PHASER_OUT0:CLKOUT_DIV[7]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[4] PHASER_OUT0:CLKOUT_DIV[5]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV_ST[2] PHASER_OUT0:CLKOUT_DIV_ST[3]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV_ST[0] PHASER_OUT0:CLKOUT_DIV_ST[1]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:FINE_DELAY[5] PHASER_OUT0:SYNC_IN_DIV_RST
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:FINE_DELAY[3] PHASER_OUT0:FINE_DELAY[4]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:FINE_DELAY[1] PHASER_OUT0:FINE_DELAY[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:COARSE_DELAY[5] PHASER_OUT0:FINE_DELAY[0]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:COARSE_DELAY[3] PHASER_OUT0:COARSE_DELAY[4]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:COARSE_DELAY[1] PHASER_OUT0:COARSE_DELAY[2]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:MUX.PHASEREFCLK[3] PHASER_OUT0:COARSE_DELAY[0]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:MUX.PHASEREFCLK[1] PHASER_OUT0:MUX.PHASEREFCLK[2]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:INV.RST PHASER_OUT0:MUX.PHASEREFCLK[0]
virtex7 CMT rect R19
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[7] -
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[5] PHASER_IN0:CLKOUT_DIV[6]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV_ST[3] PHASER_IN0:CLKOUT_DIV[4]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV_ST[1] PHASER_IN0:CLKOUT_DIV_ST[2]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:SYNC_IN_DIV_RST PHASER_IN0:CLKOUT_DIV_ST[0]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FINE_DELAY[4] PHASER_IN0:FINE_DELAY[5]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FINE_DELAY[2] PHASER_IN0:FINE_DELAY[3]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FINE_DELAY[0] PHASER_IN0:FINE_DELAY[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:MUX.PHASEREFCLK[3] -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:MUX.PHASEREFCLK[1] PHASER_IN0:MUX.PHASEREFCLK[2]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[3] PHASER_IN0:BURST_MODE
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[1] PHASER_IN0:CLKOUT_DIV[2]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CTL_MODE[0] PHASER_IN0:CLKOUT_DIV[0]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:DQS_FIND_PATTERN[2] PHASER_IN0:EN_TEST_RING
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:DQS_FIND_PATTERN[0] PHASER_IN0:DQS_FIND_PATTERN[1]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FREQ_REF_DIV[0] PHASER_IN0:FREQ_REF_DIV[1]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:PD_REVERSE[2] -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:PD_REVERSE[0] PHASER_IN0:PD_REVERSE[1]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R20
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[2] PHASER_OUT1:CLKOUT_DIV[3]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[0] PHASER_OUT1:CLKOUT_DIV[1]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:DATA_CTL_N PHASER_OUT1:CTL_MODE[0]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLK_DELAY[5] PHASER_OUT1:EN_TEST_RING
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLK_DELAY[3] PHASER_OUT1:OCLK_DELAY[4]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLK_DELAY[1] PHASER_OUT1:OCLK_DELAY[2]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:STG1_BYPASS[0] PHASER_OUT1:OCLK_DELAY[0]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OUTPUT_CLK_SRC[0] PHASER_OUT1:OUTPUT_CLK_SRC[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:EN_OSERDES_RST PHASER_OUT1:COARSE_BYPASS
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLKDELAY_INV PHASER_OUT1:PHASER_OUT_EN
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[10] PHASER_OUT1:DATA_RD_CYCLES
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[8] PHASER_OUT1:TEST_OPT[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[6] PHASER_OUT1:TEST_OPT[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[4] PHASER_OUT1:TEST_OPT[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[2] PHASER_OUT1:TEST_OPT[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[0] PHASER_OUT1:TEST_OPT[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R21
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[6] PHASER_OUT1:CLKOUT_DIV[7]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[4] PHASER_OUT1:CLKOUT_DIV[5]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV_ST[2] PHASER_OUT1:CLKOUT_DIV_ST[3]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV_ST[0] PHASER_OUT1:CLKOUT_DIV_ST[1]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:FINE_DELAY[5] PHASER_OUT1:SYNC_IN_DIV_RST
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:FINE_DELAY[3] PHASER_OUT1:FINE_DELAY[4]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:FINE_DELAY[1] PHASER_OUT1:FINE_DELAY[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:COARSE_DELAY[5] PHASER_OUT1:FINE_DELAY[0]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:COARSE_DELAY[3] PHASER_OUT1:COARSE_DELAY[4]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:COARSE_DELAY[1] PHASER_OUT1:COARSE_DELAY[2]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:MUX.PHASEREFCLK[3] PHASER_OUT1:COARSE_DELAY[0]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:MUX.PHASEREFCLK[1] PHASER_OUT1:MUX.PHASEREFCLK[2]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:INV.RST PHASER_OUT1:MUX.PHASEREFCLK[0]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R22
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:MUX.PHASEREFCLK[3] -
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:MUX.PHASEREFCLK[1] PHASER_IN1:MUX.PHASEREFCLK[2]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[3] PHASER_IN1:BURST_MODE
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[1] PHASER_IN1:CLKOUT_DIV[2]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CTL_MODE[0] PHASER_IN1:CLKOUT_DIV[0]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:DQS_FIND_PATTERN[2] PHASER_IN1:EN_TEST_RING
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:DQS_FIND_PATTERN[0] PHASER_IN1:DQS_FIND_PATTERN[1]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FREQ_REF_DIV[0] PHASER_IN1:FREQ_REF_DIV[1]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:PD_REVERSE[2] -
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:PD_REVERSE[0] PHASER_IN1:PD_REVERSE[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:RST_SEL PHASER_IN1:REG_OPT_2
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:HALF_CYCLE_ADJ PHASER_IN1:SEL_CLK_OFFSET[2]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:INV.RST PHASER_IN1:MUX.PHASEREFCLK[0]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:STG1_PD_UPDATE[1] PHASER_IN1:STG1_PD_UPDATE[2]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:OUTPUT_CLK_SRC[3] PHASER_IN1:STG1_PD_UPDATE[0]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:ICLK_TO_RCLK_BYPASS PHASER_IN1:OUTPUT_CLK_SRC[2]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:PHASER_IN_EN PHASER_IN1:EN_ISERDES_RST
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:OUTPUT_CLK_SRC[1] PHASER_IN1:WR_CYCLES
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:SEL_CLK_OFFSET[1] PHASER_IN1:OUTPUT_CLK_SRC[0]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:SEL_OUT PHASER_IN1:SEL_CLK_OFFSET[0]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:RD_ADDR_INIT[0] PHASER_IN1:RD_ADDR_INIT[1]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:REG_OPT_1 PHASER_IN1:REG_OPT_4
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:DQS_AUTO_RECAL PHASER_IN1:DQS_BIAS_MODE
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:UPDATE_NONACTIVE PHASER_IN1:TEST_BP
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R23
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[7] -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[5] PHASER_IN1:CLKOUT_DIV[6]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV_ST[3] PHASER_IN1:CLKOUT_DIV[4]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV_ST[1] PHASER_IN1:CLKOUT_DIV_ST[2]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:SYNC_IN_DIV_RST PHASER_IN1:CLKOUT_DIV_ST[0]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FINE_DELAY[4] PHASER_IN1:FINE_DELAY[5]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FINE_DELAY[2] PHASER_IN1:FINE_DELAY[3]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FINE_DELAY[0] PHASER_IN1:FINE_DELAY[1]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R24
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CCIO1 HCLK_CMT:ENABLE.CCIO0 HCLK_CMT:MUX.FREQ_BB1[0] HCLK_CMT:MUX.FREQ_BB0[0]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CCIO3 HCLK_CMT:ENABLE.CCIO2 HCLK_CMT:MUX.FREQ_BB3[0] HCLK_CMT:MUX.FREQ_BB2[0]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PHASER_REF_BOUNCE0[0] HCLK_CMT:MUX.PHASER_REF_BOUNCE0[2] HCLK_CMT:ENABLE.FREQ_BB1 HCLK_CMT:ENABLE.FREQ_BB0
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PHASER_REF_BOUNCE1[2] HCLK_CMT:MUX.PHASER_REF_BOUNCE0[1] HCLK_CMT:ENABLE.FREQ_BB3 HCLK_CMT:ENABLE.FREQ_BB2
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[9] HCLK_CMT:MUX.HOUT0[8] HCLK_CMT:MUX.HOUT1[9] HCLK_CMT:MUX.HOUT1[8]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[11] HCLK_CMT:MUX.HOUT0[10] HCLK_CMT:MUX.HOUT1[11] HCLK_CMT:MUX.HOUT1[10]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[13] HCLK_CMT:MUX.HOUT0[12] HCLK_CMT:MUX.HOUT1[13] HCLK_CMT:MUX.HOUT1[12]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[2] HCLK_CMT:MUX.HOUT0[3] HCLK_CMT:MUX.HOUT1[2] HCLK_CMT:MUX.HOUT1[3]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[1] HCLK_CMT:MUX.HOUT0[4] HCLK_CMT:MUX.HOUT1[1] HCLK_CMT:MUX.HOUT1[4]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[6] HCLK_CMT:MUX.HOUT0[0] HCLK_CMT:MUX.HOUT1[6] HCLK_CMT:MUX.HOUT1[0]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[7] HCLK_CMT:MUX.HOUT0[5] HCLK_CMT:MUX.HOUT1[7] HCLK_CMT:MUX.HOUT1[5]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[9] HCLK_CMT:MUX.HOUT2[8] HCLK_CMT:MUX.HOUT3[9] HCLK_CMT:MUX.HOUT3[8]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[11] HCLK_CMT:MUX.HOUT2[10] HCLK_CMT:MUX.HOUT3[11] HCLK_CMT:MUX.HOUT3[10]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[13] HCLK_CMT:MUX.HOUT2[12] HCLK_CMT:MUX.HOUT3[13] HCLK_CMT:MUX.HOUT3[12]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[2] HCLK_CMT:MUX.HOUT2[3] HCLK_CMT:MUX.HOUT3[2] HCLK_CMT:MUX.HOUT3[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[1] HCLK_CMT:MUX.HOUT2[4] HCLK_CMT:MUX.HOUT3[1] HCLK_CMT:MUX.HOUT3[4]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[6] HCLK_CMT:MUX.HOUT2[0] HCLK_CMT:MUX.HOUT3[6] HCLK_CMT:MUX.HOUT3[0]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[7] HCLK_CMT:MUX.HOUT2[5] HCLK_CMT:MUX.HOUT3[7] HCLK_CMT:MUX.HOUT3[5]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[9] HCLK_CMT:MUX.HOUT4[8] HCLK_CMT:MUX.HOUT5[9] HCLK_CMT:MUX.HOUT5[8]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[11] HCLK_CMT:MUX.HOUT4[10] HCLK_CMT:MUX.HOUT5[11] HCLK_CMT:MUX.HOUT5[10]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[13] HCLK_CMT:MUX.HOUT4[12] HCLK_CMT:MUX.HOUT5[13] HCLK_CMT:MUX.HOUT5[12]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[2] HCLK_CMT:MUX.HOUT4[3] HCLK_CMT:MUX.HOUT5[2] HCLK_CMT:MUX.HOUT5[3]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[1] HCLK_CMT:MUX.HOUT4[4] HCLK_CMT:MUX.HOUT5[1] HCLK_CMT:MUX.HOUT5[4]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[6] HCLK_CMT:MUX.HOUT4[0] HCLK_CMT:MUX.HOUT5[6] HCLK_CMT:MUX.HOUT5[0]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[7] HCLK_CMT:MUX.HOUT4[5] HCLK_CMT:MUX.HOUT5[7] HCLK_CMT:MUX.HOUT5[5]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[9] HCLK_CMT:MUX.HOUT6[8] MMCM0:ENABLE.PERF1 MMCM0:ENABLE.PERF0
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[11] HCLK_CMT:MUX.HOUT6[10] MMCM0:ENABLE.PERF3 MMCM0:ENABLE.PERF2
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[13] HCLK_CMT:MUX.HOUT6[12] PHASER_IN1:ENABLE.RCLK PHASER_IN0:ENABLE.RCLK
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[2] HCLK_CMT:MUX.HOUT6[3] PHASER_IN3:ENABLE.RCLK PHASER_IN2:ENABLE.RCLK
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[1] HCLK_CMT:MUX.HOUT6[4] - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[6] HCLK_CMT:MUX.HOUT6[0] - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[7] HCLK_CMT:MUX.HOUT6[5] - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[1] MMCM0:MUX.CLKFBIN_HCLK[0] - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[3] MMCM0:MUX.CLKFBIN_HCLK[2] - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[5] MMCM0:MUX.CLKFBIN_HCLK[4] - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[9] MMCM0:MUX.CLKFBIN_HCLK[10] - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[7] MMCM0:MUX.CLKFBIN_HCLK[8] - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[0] MMCM0:MUX.CLKFBIN_HCLK[6] MMCM0:MUX.CLKIN1_HCLK[0] -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[2] MMCM0:MUX.CLKIN2_HCLK[1] MMCM0:MUX.CLKIN1_HCLK[2] MMCM0:MUX.CLKIN1_HCLK[1]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[4] MMCM0:MUX.CLKIN2_HCLK[3] MMCM0:MUX.CLKIN1_HCLK[4] MMCM0:MUX.CLKIN1_HCLK[3]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[10] MMCM0:MUX.CLKIN2_HCLK[5] MMCM0:MUX.CLKIN1_HCLK[10] MMCM0:MUX.CLKIN1_HCLK[5]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[8] MMCM0:MUX.CLKIN2_HCLK[9] MMCM0:MUX.CLKIN1_HCLK[8] MMCM0:MUX.CLKIN1_HCLK[9]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[6] MMCM0:MUX.CLKIN2_HCLK[7] MMCM0:MUX.CLKIN1_HCLK[6] MMCM0:MUX.CLKIN1_HCLK[7]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[1] HCLK_CMT:MUX.LCLK0_CMT_D[0] HCLK_CMT:MUX.LCLK1_CMT_D[1] HCLK_CMT:MUX.LCLK1_CMT_D[0]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[3] HCLK_CMT:MUX.LCLK0_CMT_D[2] HCLK_CMT:MUX.LCLK1_CMT_D[3] HCLK_CMT:MUX.LCLK1_CMT_D[2]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[5] HCLK_CMT:MUX.LCLK0_CMT_D[4] HCLK_CMT:MUX.LCLK1_CMT_D[5] HCLK_CMT:MUX.LCLK1_CMT_D[4]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[8] HCLK_CMT:MUX.LCLK0_CMT_D[6] HCLK_CMT:MUX.LCLK1_CMT_D[8] HCLK_CMT:MUX.LCLK1_CMT_D[6]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PHASER_REF_BOUNCE1[0] HCLK_CMT:MUX.LCLK0_CMT_D[7] - HCLK_CMT:MUX.LCLK1_CMT_D[7]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R25
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[7] HCLK_CMT:MUX.PHASER_REF_BOUNCE1[1] HCLK_CMT:MUX.LCLK1_CMT_U[7] -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[6] HCLK_CMT:MUX.LCLK0_CMT_U[8] HCLK_CMT:MUX.LCLK1_CMT_U[6] HCLK_CMT:MUX.LCLK1_CMT_U[8]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[4] HCLK_CMT:MUX.LCLK0_CMT_U[5] HCLK_CMT:MUX.LCLK1_CMT_U[4] HCLK_CMT:MUX.LCLK1_CMT_U[5]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[2] HCLK_CMT:MUX.LCLK0_CMT_U[3] HCLK_CMT:MUX.LCLK1_CMT_U[2] HCLK_CMT:MUX.LCLK1_CMT_U[3]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[0] HCLK_CMT:MUX.LCLK0_CMT_U[1] HCLK_CMT:MUX.LCLK1_CMT_U[0] HCLK_CMT:MUX.LCLK1_CMT_U[1]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[7] PLL:MUX.CLKIN2_HCLK[6] PLL:MUX.CLKIN1_HCLK[7] PLL:MUX.CLKIN1_HCLK[6]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[9] PLL:MUX.CLKIN2_HCLK[8] PLL:MUX.CLKIN1_HCLK[9] PLL:MUX.CLKIN1_HCLK[8]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[5] PLL:MUX.CLKIN2_HCLK[10] PLL:MUX.CLKIN1_HCLK[5] PLL:MUX.CLKIN1_HCLK[10]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[3] PLL:MUX.CLKIN2_HCLK[4] PLL:MUX.CLKIN1_HCLK[3] PLL:MUX.CLKIN1_HCLK[4]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[1] PLL:MUX.CLKIN2_HCLK[2] PLL:MUX.CLKIN1_HCLK[1] PLL:MUX.CLKIN1_HCLK[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[6] PLL:MUX.CLKIN2_HCLK[0] - PLL:MUX.CLKIN1_HCLK[0]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[8] PLL:MUX.CLKFBIN_HCLK[7] - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[10] PLL:MUX.CLKFBIN_HCLK[9] - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[4] PLL:MUX.CLKFBIN_HCLK[5] - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[2] PLL:MUX.CLKFBIN_HCLK[3] - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[0] PLL:MUX.CLKFBIN_HCLK[1] - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[5] HCLK_CMT:MUX.HOUT13[7] - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[0] HCLK_CMT:MUX.HOUT13[6] - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[4] HCLK_CMT:MUX.HOUT13[1] - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[3] HCLK_CMT:MUX.HOUT13[2] - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[12] HCLK_CMT:MUX.HOUT13[13] HCLK_CMT:MUX.PHASER_REF_BOUNCE3[0] HCLK_CMT:MUX.PHASER_REF_BOUNCE3[1]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[10] HCLK_CMT:MUX.HOUT13[11] HCLK_CMT:MUX.PHASER_REF_BOUNCE2[1] HCLK_CMT:MUX.PHASER_REF_BOUNCE3[2]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[8] HCLK_CMT:MUX.HOUT13[9] HCLK_CMT:MUX.PHASER_REF_BOUNCE2[2] HCLK_CMT:MUX.PHASER_REF_BOUNCE2[0]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[5] HCLK_CMT:MUX.HOUT11[7] HCLK_CMT:MUX.HOUT12[5] HCLK_CMT:MUX.HOUT12[7]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[0] HCLK_CMT:MUX.HOUT11[6] HCLK_CMT:MUX.HOUT12[0] HCLK_CMT:MUX.HOUT12[6]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[4] HCLK_CMT:MUX.HOUT11[1] HCLK_CMT:MUX.HOUT12[4] HCLK_CMT:MUX.HOUT12[1]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[3] HCLK_CMT:MUX.HOUT11[2] HCLK_CMT:MUX.HOUT12[3] HCLK_CMT:MUX.HOUT12[2]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[12] HCLK_CMT:MUX.HOUT11[13] HCLK_CMT:MUX.HOUT12[12] HCLK_CMT:MUX.HOUT12[13]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[10] HCLK_CMT:MUX.HOUT11[11] HCLK_CMT:MUX.HOUT12[10] HCLK_CMT:MUX.HOUT12[11]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[8] HCLK_CMT:MUX.HOUT11[9] HCLK_CMT:MUX.HOUT12[8] HCLK_CMT:MUX.HOUT12[9]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[5] HCLK_CMT:MUX.HOUT9[7] HCLK_CMT:MUX.HOUT10[5] HCLK_CMT:MUX.HOUT10[7]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[0] HCLK_CMT:MUX.HOUT9[6] HCLK_CMT:MUX.HOUT10[0] HCLK_CMT:MUX.HOUT10[6]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[4] HCLK_CMT:MUX.HOUT9[1] HCLK_CMT:MUX.HOUT10[4] HCLK_CMT:MUX.HOUT10[1]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[3] HCLK_CMT:MUX.HOUT9[2] HCLK_CMT:MUX.HOUT10[3] HCLK_CMT:MUX.HOUT10[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[12] HCLK_CMT:MUX.HOUT9[13] HCLK_CMT:MUX.HOUT10[12] HCLK_CMT:MUX.HOUT10[13]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[10] HCLK_CMT:MUX.HOUT9[11] HCLK_CMT:MUX.HOUT10[10] HCLK_CMT:MUX.HOUT10[11]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[8] HCLK_CMT:MUX.HOUT9[9] HCLK_CMT:MUX.HOUT10[8] HCLK_CMT:MUX.HOUT10[9]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[5] HCLK_CMT:MUX.HOUT7[7] HCLK_CMT:MUX.HOUT8[5] HCLK_CMT:MUX.HOUT8[7]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[0] HCLK_CMT:MUX.HOUT7[6] HCLK_CMT:MUX.HOUT8[0] HCLK_CMT:MUX.HOUT8[6]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[4] HCLK_CMT:MUX.HOUT7[1] HCLK_CMT:MUX.HOUT8[4] HCLK_CMT:MUX.HOUT8[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[3] HCLK_CMT:MUX.HOUT7[2] HCLK_CMT:MUX.HOUT8[3] HCLK_CMT:MUX.HOUT8[2]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[12] HCLK_CMT:MUX.HOUT7[13] HCLK_CMT:MUX.HOUT8[12] HCLK_CMT:MUX.HOUT8[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[10] HCLK_CMT:MUX.HOUT7[11] HCLK_CMT:MUX.HOUT8[10] HCLK_CMT:MUX.HOUT8[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[8] HCLK_CMT:MUX.HOUT7[9] HCLK_CMT:MUX.HOUT8[8] HCLK_CMT:MUX.HOUT8[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.FREQ_BB3[2] HCLK_CMT:MUX.FREQ_BB3[1] HCLK_CMT:MUX.FREQ_BB0[2] HCLK_CMT:MUX.FREQ_BB0[1]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[4] BUFMRCE1:MUX.I[5] BUFMRCE0:MUX.I[0] BUFMRCE0:MUX.I[1]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[5] BUFMRCE1:MUX.I[3] HCLK_CMT:MUX.FREQ_BB1[2] HCLK_CMT:MUX.FREQ_BB1[1]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[3] BUFMRCE0:MUX.I[4] HCLK_CMT:MUX.FREQ_BB2[2] HCLK_CMT:MUX.FREQ_BB2[1]
virtex7 CMT rect R26
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_COMP_SET[1] PHASER_REF:AVDD_COMP_SET[2]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_PD[2] PHASER_REF:AVDD_COMP_SET[0]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_PD[0] PHASER_REF:AVDD_VBG_PD[1]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_SEL[2] PHASER_REF:AVDD_VBG_SEL[3]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_SEL[0] PHASER_REF:AVDD_VBG_SEL[1]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CP[2] PHASER_REF:CP[3]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CP[0] PHASER_REF:CP[1]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CP_RES[0] PHASER_REF:CP_RES[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[14] PHASER_REF:CONTROL_0[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[12] PHASER_REF:CONTROL_0[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[10] PHASER_REF:CONTROL_0[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[8] PHASER_REF:CONTROL_0[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[6] PHASER_REF:CONTROL_0[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[4] PHASER_REF:CONTROL_0[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[2] PHASER_REF:CONTROL_0[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[0] PHASER_REF:CONTROL_0[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[14] PHASER_REF:CONTROL_1[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[12] PHASER_REF:CONTROL_1[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[10] PHASER_REF:CONTROL_1[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[8] PHASER_REF:CONTROL_1[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[6] PHASER_REF:CONTROL_1[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[4] PHASER_REF:CONTROL_1[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[2] PHASER_REF:CONTROL_1[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[0] PHASER_REF:CONTROL_1[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[14] PHASER_REF:CONTROL_2[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[12] PHASER_REF:CONTROL_2[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[10] PHASER_REF:CONTROL_2[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[8] PHASER_REF:CONTROL_2[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[6] PHASER_REF:CONTROL_2[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[4] PHASER_REF:CONTROL_2[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[2] PHASER_REF:CONTROL_2[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[0] PHASER_REF:CONTROL_2[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LF_NEN[0] PHASER_REF:LF_NEN[1]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LF_PEN[0] PHASER_REF:LF_PEN[1]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[8] PHASER_REF:LOCK_CNT[9]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[6] PHASER_REF:LOCK_CNT[7]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[4] PHASER_REF:LOCK_CNT[5]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[2] PHASER_REF:LOCK_CNT[3]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[0] PHASER_REF:LOCK_CNT[1]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:INV.PWRDWN PHASER_REF:PHASER_REF_EN
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_FB_DLY[3] PHASER_REF:LOCK_FB_DLY[4]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_FB_DLY[1] PHASER_REF:LOCK_FB_DLY[2]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[6] PHASER_REF:LOCK_FB_DLY[0]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[4] PHASER_REF:PFD[5]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[2] PHASER_REF:PFD[3]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[0] PHASER_REF:PFD[1]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:MAN_LF[1] PHASER_REF:MAN_LF[2]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:INV.RST PHASER_REF:MAN_LF[0]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[14] PHASER_REF:CONTROL_3[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[12] PHASER_REF:CONTROL_3[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[10] PHASER_REF:CONTROL_3[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[8] PHASER_REF:CONTROL_3[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[6] PHASER_REF:CONTROL_3[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[4] PHASER_REF:CONTROL_3[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[2] PHASER_REF:CONTROL_3[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[0] PHASER_REF:CONTROL_3[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:SEL_LF_HIGH[2] PHASER_REF:SUP_SEL_AREG
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:SEL_LF_HIGH[0] PHASER_REF:SEL_LF_HIGH[1]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_REF_DLY[3] PHASER_REF:LOCK_REF_DLY[4]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_REF_DLY[1] PHASER_REF:LOCK_REF_DLY[2]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:SEL_SLIPD PHASER_REF:LOCK_REF_DLY[0]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:TMUX_MUX_SEL[0] PHASER_REF:TMUX_MUX_SEL[1]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PHASER_REF_MISC[2] PHASER_REF:CP_BIAS_TRIP_SET
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PHASER_REF_MISC[0] PHASER_REF:PHASER_REF_MISC[1]
virtex7 CMT rect R27
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[2] PHASER_OUT2:CLKOUT_DIV[3]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[0] PHASER_OUT2:CLKOUT_DIV[1]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:DATA_CTL_N PHASER_OUT2:CTL_MODE[0]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLK_DELAY[5] PHASER_OUT2:EN_TEST_RING
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLK_DELAY[3] PHASER_OUT2:OCLK_DELAY[4]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLK_DELAY[1] PHASER_OUT2:OCLK_DELAY[2]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:STG1_BYPASS[0] PHASER_OUT2:OCLK_DELAY[0]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OUTPUT_CLK_SRC[0] PHASER_OUT2:OUTPUT_CLK_SRC[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:EN_OSERDES_RST PHASER_OUT2:COARSE_BYPASS
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLKDELAY_INV PHASER_OUT2:PHASER_OUT_EN
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[10] PHASER_OUT2:DATA_RD_CYCLES
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[8] PHASER_OUT2:TEST_OPT[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[6] PHASER_OUT2:TEST_OPT[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[4] PHASER_OUT2:TEST_OPT[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[2] PHASER_OUT2:TEST_OPT[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[0] PHASER_OUT2:TEST_OPT[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[14] PHASER_REF:CONTROL_5[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[12] PHASER_REF:CONTROL_5[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[10] PHASER_REF:CONTROL_5[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[8] PHASER_REF:CONTROL_5[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[6] PHASER_REF:CONTROL_5[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[4] PHASER_REF:CONTROL_5[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[2] PHASER_REF:CONTROL_5[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[0] PHASER_REF:CONTROL_5[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[14] PHASER_REF:CONTROL_4[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[12] PHASER_REF:CONTROL_4[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[10] PHASER_REF:CONTROL_4[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[8] PHASER_REF:CONTROL_4[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[6] PHASER_REF:CONTROL_4[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[4] PHASER_REF:CONTROL_4[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[2] PHASER_REF:CONTROL_4[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[0] PHASER_REF:CONTROL_4[1]
virtex7 CMT rect R28
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:RST_SEL PHASER_IN2:REG_OPT_2
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:HALF_CYCLE_ADJ PHASER_IN2:SEL_CLK_OFFSET[2]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:INV.RST PHASER_IN2:MUX.PHASEREFCLK[0]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:STG1_PD_UPDATE[1] PHASER_IN2:STG1_PD_UPDATE[2]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:OUTPUT_CLK_SRC[3] PHASER_IN2:STG1_PD_UPDATE[0]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:ICLK_TO_RCLK_BYPASS PHASER_IN2:OUTPUT_CLK_SRC[2]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:PHASER_IN_EN PHASER_IN2:EN_ISERDES_RST
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:OUTPUT_CLK_SRC[1] PHASER_IN2:WR_CYCLES
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:SEL_CLK_OFFSET[1] PHASER_IN2:OUTPUT_CLK_SRC[0]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:SEL_OUT PHASER_IN2:SEL_CLK_OFFSET[0]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:RD_ADDR_INIT[0] PHASER_IN2:RD_ADDR_INIT[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:REG_OPT_1 PHASER_IN2:REG_OPT_4
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:DQS_AUTO_RECAL PHASER_IN2:DQS_BIAS_MODE
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:UPDATE_NONACTIVE PHASER_IN2:TEST_BP
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[6] PHASER_OUT2:CLKOUT_DIV[7]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[4] PHASER_OUT2:CLKOUT_DIV[5]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV_ST[2] PHASER_OUT2:CLKOUT_DIV_ST[3]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV_ST[0] PHASER_OUT2:CLKOUT_DIV_ST[1]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:FINE_DELAY[5] PHASER_OUT2:SYNC_IN_DIV_RST
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:FINE_DELAY[3] PHASER_OUT2:FINE_DELAY[4]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:FINE_DELAY[1] PHASER_OUT2:FINE_DELAY[2]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:COARSE_DELAY[5] PHASER_OUT2:FINE_DELAY[0]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:COARSE_DELAY[3] PHASER_OUT2:COARSE_DELAY[4]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:COARSE_DELAY[1] PHASER_OUT2:COARSE_DELAY[2]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:MUX.PHASEREFCLK[3] PHASER_OUT2:COARSE_DELAY[0]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:MUX.PHASEREFCLK[1] PHASER_OUT2:MUX.PHASEREFCLK[2]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:INV.RST PHASER_OUT2:MUX.PHASEREFCLK[0]
virtex7 CMT rect R29
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[7] -
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[5] PHASER_IN2:CLKOUT_DIV[6]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV_ST[3] PHASER_IN2:CLKOUT_DIV[4]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV_ST[1] PHASER_IN2:CLKOUT_DIV_ST[2]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:SYNC_IN_DIV_RST PHASER_IN2:CLKOUT_DIV_ST[0]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FINE_DELAY[4] PHASER_IN2:FINE_DELAY[5]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FINE_DELAY[2] PHASER_IN2:FINE_DELAY[3]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FINE_DELAY[0] PHASER_IN2:FINE_DELAY[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:MUX.PHASEREFCLK[3] -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:MUX.PHASEREFCLK[1] PHASER_IN2:MUX.PHASEREFCLK[2]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[3] PHASER_IN2:BURST_MODE
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[1] PHASER_IN2:CLKOUT_DIV[2]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CTL_MODE[0] PHASER_IN2:CLKOUT_DIV[0]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:DQS_FIND_PATTERN[2] PHASER_IN2:EN_TEST_RING
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:DQS_FIND_PATTERN[0] PHASER_IN2:DQS_FIND_PATTERN[1]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FREQ_REF_DIV[0] PHASER_IN2:FREQ_REF_DIV[1]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:PD_REVERSE[2] -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:PD_REVERSE[0] PHASER_IN2:PD_REVERSE[1]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R30
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[2] PHASER_OUT3:CLKOUT_DIV[3]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[0] PHASER_OUT3:CLKOUT_DIV[1]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:DATA_CTL_N PHASER_OUT3:CTL_MODE[0]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLK_DELAY[5] PHASER_OUT3:EN_TEST_RING
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLK_DELAY[3] PHASER_OUT3:OCLK_DELAY[4]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLK_DELAY[1] PHASER_OUT3:OCLK_DELAY[2]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:STG1_BYPASS[0] PHASER_OUT3:OCLK_DELAY[0]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OUTPUT_CLK_SRC[0] PHASER_OUT3:OUTPUT_CLK_SRC[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:EN_OSERDES_RST PHASER_OUT3:COARSE_BYPASS
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLKDELAY_INV PHASER_OUT3:PHASER_OUT_EN
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[10] PHASER_OUT3:DATA_RD_CYCLES
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[8] PHASER_OUT3:TEST_OPT[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[6] PHASER_OUT3:TEST_OPT[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[4] PHASER_OUT3:TEST_OPT[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[2] PHASER_OUT3:TEST_OPT[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[0] PHASER_OUT3:TEST_OPT[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R31
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[6] PHASER_OUT3:CLKOUT_DIV[7]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[4] PHASER_OUT3:CLKOUT_DIV[5]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV_ST[2] PHASER_OUT3:CLKOUT_DIV_ST[3]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV_ST[0] PHASER_OUT3:CLKOUT_DIV_ST[1]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:FINE_DELAY[5] PHASER_OUT3:SYNC_IN_DIV_RST
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:FINE_DELAY[3] PHASER_OUT3:FINE_DELAY[4]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:FINE_DELAY[1] PHASER_OUT3:FINE_DELAY[2]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:COARSE_DELAY[5] PHASER_OUT3:FINE_DELAY[0]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:COARSE_DELAY[3] PHASER_OUT3:COARSE_DELAY[4]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:COARSE_DELAY[1] PHASER_OUT3:COARSE_DELAY[2]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:MUX.PHASEREFCLK[3] PHASER_OUT3:COARSE_DELAY[0]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:MUX.PHASEREFCLK[1] PHASER_OUT3:MUX.PHASEREFCLK[2]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:INV.RST PHASER_OUT3:MUX.PHASEREFCLK[0]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R32
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:MUX.PHASEREFCLK[3] -
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:MUX.PHASEREFCLK[1] PHASER_IN3:MUX.PHASEREFCLK[2]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[3] PHASER_IN3:BURST_MODE
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[1] PHASER_IN3:CLKOUT_DIV[2]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CTL_MODE[0] PHASER_IN3:CLKOUT_DIV[0]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:DQS_FIND_PATTERN[2] PHASER_IN3:EN_TEST_RING
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:DQS_FIND_PATTERN[0] PHASER_IN3:DQS_FIND_PATTERN[1]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FREQ_REF_DIV[0] PHASER_IN3:FREQ_REF_DIV[1]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:PD_REVERSE[2] -
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:PD_REVERSE[0] PHASER_IN3:PD_REVERSE[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:RST_SEL PHASER_IN3:REG_OPT_2
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:HALF_CYCLE_ADJ PHASER_IN3:SEL_CLK_OFFSET[2]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:INV.RST PHASER_IN3:MUX.PHASEREFCLK[0]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:STG1_PD_UPDATE[1] PHASER_IN3:STG1_PD_UPDATE[2]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:OUTPUT_CLK_SRC[3] PHASER_IN3:STG1_PD_UPDATE[0]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:ICLK_TO_RCLK_BYPASS PHASER_IN3:OUTPUT_CLK_SRC[2]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:PHASER_IN_EN PHASER_IN3:EN_ISERDES_RST
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:OUTPUT_CLK_SRC[1] PHASER_IN3:WR_CYCLES
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:SEL_CLK_OFFSET[1] PHASER_IN3:OUTPUT_CLK_SRC[0]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:SEL_OUT PHASER_IN3:SEL_CLK_OFFSET[0]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:RD_ADDR_INIT[0] PHASER_IN3:RD_ADDR_INIT[1]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:REG_OPT_1 PHASER_IN3:REG_OPT_4
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:DQS_AUTO_RECAL PHASER_IN3:DQS_BIAS_MODE
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:UPDATE_NONACTIVE PHASER_IN3:TEST_BP
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R33
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[7] -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[5] PHASER_IN3:CLKOUT_DIV[6]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV_ST[3] PHASER_IN3:CLKOUT_DIV[4]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV_ST[1] PHASER_IN3:CLKOUT_DIV_ST[2]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:SYNC_IN_DIV_RST PHASER_IN3:CLKOUT_DIV_ST[0]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FINE_DELAY[4] PHASER_IN3:FINE_DELAY[5]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FINE_DELAY[2] PHASER_IN3:FINE_DELAY[3]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FINE_DELAY[0] PHASER_IN3:FINE_DELAY[1]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R34
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CMD_OFFSET[4] PHY_CONTROL:CMD_OFFSET[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CMD_OFFSET[2] PHY_CONTROL:CMD_OFFSET[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CMD_OFFSET[0] PHY_CONTROL:CMD_OFFSET[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_TOGGLE[2] PHY_CONTROL:AO_TOGGLE[3]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_TOGGLE[0] PHY_CONTROL:AO_TOGGLE[1]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:EVENTS_DELAY[4] PHY_CONTROL:EVENTS_DELAY[5]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:EVENTS_DELAY[2] PHY_CONTROL:EVENTS_DELAY[3]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:EVENTS_DELAY[0] PHY_CONTROL:EVENTS_DELAY[1]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:FOUR_WINDOW_CLOCKS[4] PHY_CONTROL:FOUR_WINDOW_CLOCKS[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:FOUR_WINDOW_CLOCKS[2] PHY_CONTROL:FOUR_WINDOW_CLOCKS[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:FOUR_WINDOW_CLOCKS[0] PHY_CONTROL:FOUR_WINDOW_CLOCKS[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DI_DURATION[1] PHY_CONTROL:DI_DURATION[2]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CLK_RATIO[2] PHY_CONTROL:DI_DURATION[0]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CLK_RATIO[0] PHY_CONTROL:CLK_RATIO[1]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_1[4] PHY_CONTROL:WR_CMD_OFFSET_1[5]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_1[2] PHY_CONTROL:WR_CMD_OFFSET_1[3]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_1[0] PHY_CONTROL:WR_CMD_OFFSET_1[1]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_1[4] PHY_CONTROL:WR_DURATION_1[5]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_1[2] PHY_CONTROL:WR_DURATION_1[3]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_1[0] PHY_CONTROL:WR_DURATION_1[1]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_1[4] PHY_CONTROL:RD_CMD_OFFSET_1[5]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_1[2] PHY_CONTROL:RD_CMD_OFFSET_1[3]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_1[0] PHY_CONTROL:RD_CMD_OFFSET_1[1]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_1[4] PHY_CONTROL:RD_DURATION_1[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_1[2] PHY_CONTROL:RD_DURATION_1[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_1[0] PHY_CONTROL:RD_DURATION_1[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DISABLE_SEQ_MATCH -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:MULTI_REGION PHY_CONTROL:SYNC_MODE
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DO_DURATION[2] PHY_CONTROL:SPARE
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DO_DURATION[0] PHY_CONTROL:DO_DURATION[1]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_0[4] PHY_CONTROL:WR_CMD_OFFSET_0[5]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_0[2] PHY_CONTROL:WR_CMD_OFFSET_0[3]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_0[0] PHY_CONTROL:WR_CMD_OFFSET_0[1]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_0[4] PHY_CONTROL:WR_DURATION_0[5]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_0[2] PHY_CONTROL:WR_DURATION_0[3]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_0[0] PHY_CONTROL:WR_DURATION_0[1]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_0[4] PHY_CONTROL:RD_CMD_OFFSET_0[5]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_0[2] PHY_CONTROL:RD_CMD_OFFSET_0[3]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_0[0] PHY_CONTROL:RD_CMD_OFFSET_0[1]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_0[4] PHY_CONTROL:RD_DURATION_0[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_0[2] PHY_CONTROL:RD_DURATION_0[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_0[0] PHY_CONTROL:RD_DURATION_0[1]
virtex7 CMT rect R35
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:BURST_MODE -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DATA_CTL_C_N PHY_CONTROL:DATA_CTL_D_N
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DATA_CTL_A_N PHY_CONTROL:DATA_CTL_B_N
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_3[4] PHY_CONTROL:WR_CMD_OFFSET_3[5]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_3[2] PHY_CONTROL:WR_CMD_OFFSET_3[3]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_3[0] PHY_CONTROL:WR_CMD_OFFSET_3[1]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_3[4] PHY_CONTROL:WR_DURATION_3[5]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_3[2] PHY_CONTROL:WR_DURATION_3[3]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_3[0] PHY_CONTROL:WR_DURATION_3[1]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_3[4] PHY_CONTROL:RD_CMD_OFFSET_3[5]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_3[2] PHY_CONTROL:RD_CMD_OFFSET_3[3]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_3[0] PHY_CONTROL:RD_CMD_OFFSET_3[1]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_3[4] PHY_CONTROL:RD_DURATION_3[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_3[2] PHY_CONTROL:RD_DURATION_3[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_3[0] PHY_CONTROL:RD_DURATION_3[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_WRLVL_EN[3] PHY_CONTROL:PHY_COUNT_ENABLE
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_WRLVL_EN[1] PHY_CONTROL:AO_WRLVL_EN[2]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CO_DURATION[2] PHY_CONTROL:AO_WRLVL_EN[0]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CO_DURATION[0] PHY_CONTROL:CO_DURATION[1]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_2[4] PHY_CONTROL:WR_CMD_OFFSET_2[5]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_2[2] PHY_CONTROL:WR_CMD_OFFSET_2[3]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_2[0] PHY_CONTROL:WR_CMD_OFFSET_2[1]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_2[4] PHY_CONTROL:WR_DURATION_2[5]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_2[2] PHY_CONTROL:WR_DURATION_2[3]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_2[0] PHY_CONTROL:WR_DURATION_2[1]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_2[4] PHY_CONTROL:RD_CMD_OFFSET_2[5]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_2[2] PHY_CONTROL:RD_CMD_OFFSET_2[3]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_2[0] PHY_CONTROL:RD_CMD_OFFSET_2[1]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_2[4] PHY_CONTROL:RD_DURATION_2[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_2[2] PHY_CONTROL:RD_DURATION_2[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_2[0] PHY_CONTROL:RD_DURATION_2[1]
virtex7 CMT rect R36
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB3[2] -
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB2[2] CMT_TOP:MUX.FREQ_BB3[1]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB1[2] CMT_TOP:MUX.FREQ_BB2[1]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB0[2] CMT_TOP:MUX.FREQ_BB1[1]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.SYNCIN[2] CMT_TOP:MUX.FREQ_BB0[1]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.SYNCIN[0] CMT_TOP:MUX.SYNCIN[1]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB3.D[0] CMT_TOP:MUX.MEMREFCLK[2]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB2.D[0] CMT_TOP:BUF.FREQ_BB3.U[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB1.D[0] CMT_TOP:BUF.FREQ_BB2.U[1]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB0.D[0] CMT_TOP:BUF.FREQ_BB1.U[1]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB3_N[1] CMT_TOP:BUF.FREQ_BB0.U[1]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB2_N[1] CMT_TOP:ENABLE.FREQ_BB3[2]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB1_N[1] CMT_TOP:ENABLE.FREQ_BB2[2]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB0_N[1] CMT_TOP:ENABLE.FREQ_BB1[2]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB3.U[0] CMT_TOP:ENABLE.FREQ_BB0[2]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB2.U[0] CMT_TOP:BUF.FREQ_BB3.D[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB1.U[0] CMT_TOP:BUF.FREQ_BB2.D[1]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB0.U[0] CMT_TOP:BUF.FREQ_BB1.D[1]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB3_N[0] CMT_TOP:BUF.FREQ_BB0.D[1]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB2_N[0] CMT_TOP:ENABLE.FREQ_BB3[1]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB1_N[0] CMT_TOP:ENABLE.FREQ_BB2[1]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB0_N[0] CMT_TOP:ENABLE.FREQ_BB1[1]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.MEMREFCLK[1] CMT_TOP:ENABLE.FREQ_BB0[1]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:DRIVE.SYNC_BB CMT_TOP:MUX.MEMREFCLK[0]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.SYNC_BB.U CMT_TOP:ENABLE.SYNC_BB[1]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.SYNC_BB.D CMT_TOP:ENABLE.SYNC_BB_N
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQREFCLK[1] CMT_TOP:MUX.FREQREFCLK[2]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB3[0] CMT_TOP:MUX.FREQREFCLK[0]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB1[0] CMT_TOP:MUX.FREQ_BB2[0]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB3[0] CMT_TOP:MUX.FREQ_BB0[0]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB1[0] CMT_TOP:ENABLE.FREQ_BB2[0]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.SYNC_BB[0] CMT_TOP:ENABLE.FREQ_BB0[0]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT rect R37
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP07[14] PLL:DRP07[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP07[12] PLL:DRP07[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP07[10] PLL:DRP07[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_MX[0] PLL:DRP07[8] PLL:CLKOUT5_MX[1] PLL:DRP07[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_NOCOUNT PLL:DRP07[6] PLL:CLKOUT5_EDGE PLL:DRP07[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_DT[4] PLL:DRP07[4] PLL:CLKOUT5_DT[5] PLL:DRP07[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_DT[2] PLL:DRP07[2] PLL:CLKOUT5_DT[3] PLL:DRP07[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_DT[0] PLL:DRP07[0] PLL:CLKOUT5_DT[1] PLL:DRP07[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_PM[1] PLL:DRP06[14] PLL:CLKOUT5_PM[2] PLL:DRP06[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_EN PLL:DRP06[12] PLL:CLKOUT5_PM[0] PLL:DRP06[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_HT[4] PLL:DRP06[10] PLL:CLKOUT5_HT[5] PLL:DRP06[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_HT[2] PLL:DRP06[8] PLL:CLKOUT5_HT[3] PLL:DRP06[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_HT[0] PLL:DRP06[6] PLL:CLKOUT5_HT[1] PLL:DRP06[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_LT[4] PLL:DRP06[4] PLL:CLKOUT5_LT[5] PLL:DRP06[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_LT[2] PLL:DRP06[2] PLL:CLKOUT5_LT[3] PLL:DRP06[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_LT[0] PLL:DRP06[0] PLL:CLKOUT5_LT[1] PLL:DRP06[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[14] PLL:IN_DLY_SET[4] PLL:DRP05[15] PLL:IN_DLY_SET[5]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[12] PLL:IN_DLY_SET[2] PLL:DRP05[13] PLL:IN_DLY_SET[3]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[10] PLL:IN_DLY_SET[0] PLL:DRP05[11] PLL:IN_DLY_SET[1]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[8] PLL:IN_DLY_MX_DVDD[4] PLL:DRP05[9] PLL:IN_DLY_MX_DVDD[5]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[6] PLL:IN_DLY_MX_DVDD[2] PLL:DRP05[7] PLL:IN_DLY_MX_DVDD[3]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[4] PLL:IN_DLY_MX_DVDD[0] PLL:DRP05[5] PLL:IN_DLY_MX_DVDD[1]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[2] PLL:IN_DLY_EN PLL:DIRECT_PATH_CNTRL PLL:DRP05[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[0] PLL:DRP05[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[14] PLL:TMUX_MUX_SEL[0] PLL:DRP04[15] PLL:TMUX_MUX_SEL[1]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[12] PLL:DRP04[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[10] PLL:DRP04[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[8] PLL:DRP04[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[6] PLL:DRP04[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[4] PLL:DRP04[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[2] PLL:DRP04[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[0] PLL:DRP04[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[14] PLL:DRP03[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[12] PLL:DRP03[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[10] PLL:DRP03[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[8] PLL:DRP03[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[6] PLL:DRP03[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[4] PLL:DRP03[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[2] PLL:SKEW_FLOP_INV[2] PLL:DRP03[3] PLL:SKEW_FLOP_INV[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[0] PLL:SKEW_FLOP_INV[0] PLL:DRP03[1] PLL:SKEW_FLOP_INV[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[14] PLL:DRP02[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[12] PLL:DRP02[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[10] PLL:DRP02[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[8] PLL:DRP02[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[6] PLL:DRP02[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[4] PLL:DRP02[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[2] PLL:DRP02[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[0] PLL:SYNTH_CLK_DIV[0] PLL:DRP02[1] PLL:SYNTH_CLK_DIV[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[14] PLL:DRP01[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[12] PLL:DRP01[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:BUF.CLKOUT2_FREQ_BB PLL:DRP01[10] PLL:BUF.CLKOUT3_FREQ_BB PLL:DRP01[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:BUF.CLKOUT0_FREQ_BB PLL:DRP01[8] PLL:BUF.CLKOUT1_FREQ_BB PLL:DRP01[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[6] PLL:MUX.CLKFBIN[1] PLL:DRP01[7] PLL:MUX.CLKFBIN[2]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[4] PLL:MUX.CLKIN1[2] PLL:DRP01[5] PLL:MUX.CLKFBIN[0]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[2] PLL:MUX.CLKIN1[0] PLL:DRP01[3] PLL:MUX.CLKIN1[1]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[0] PLL:MUX.CLKIN2[1] PLL:DRP01[1] PLL:MUX.CLKIN2[2]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[14] PLL:HROW_DLY_SET[2] PLL:DRP00[15] PLL:MUX.CLKIN2[0]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[12] PLL:HROW_DLY_SET[0] PLL:DRP00[13] PLL:HROW_DLY_SET[1]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[10] PLL:IN_DLY_MX_CVDD[4] PLL:DRP00[11] PLL:IN_DLY_MX_CVDD[5]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[8] PLL:IN_DLY_MX_CVDD[2] PLL:DRP00[9] PLL:IN_DLY_MX_CVDD[3]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[6] PLL:IN_DLY_MX_CVDD[0] PLL:DRP00[7] PLL:IN_DLY_MX_CVDD[1]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[4] PLL:DRP00[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[2] PLL:DRP00[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[0] PLL:DRP00[1]
virtex7 CMT rect R38
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0F[14] PLL:DRP0F[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0F[12] PLL:DRP0F[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0F[10] PLL:DRP0F[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_MX[0] PLL:DRP0F[8] PLL:CLKOUT3_MX[1] PLL:DRP0F[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_NOCOUNT PLL:DRP0F[6] PLL:CLKOUT3_EDGE PLL:DRP0F[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_DT[4] PLL:DRP0F[4] PLL:CLKOUT3_DT[5] PLL:DRP0F[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_DT[2] PLL:DRP0F[2] PLL:CLKOUT3_DT[3] PLL:DRP0F[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_DT[0] PLL:DRP0F[0] PLL:CLKOUT3_DT[1] PLL:DRP0F[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_PM[1] PLL:DRP0E[14] PLL:CLKOUT3_PM[2] PLL:DRP0E[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_EN PLL:DRP0E[12] PLL:CLKOUT3_PM[0] PLL:DRP0E[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_HT[4] PLL:DRP0E[10] PLL:CLKOUT3_HT[5] PLL:DRP0E[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_HT[2] PLL:DRP0E[8] PLL:CLKOUT3_HT[3] PLL:DRP0E[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_HT[0] PLL:DRP0E[6] PLL:CLKOUT3_HT[1] PLL:DRP0E[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_LT[4] PLL:DRP0E[4] PLL:CLKOUT3_LT[5] PLL:DRP0E[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_LT[2] PLL:DRP0E[2] PLL:CLKOUT3_LT[3] PLL:DRP0E[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_LT[0] PLL:DRP0E[0] PLL:CLKOUT3_LT[1] PLL:DRP0E[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0D[14] PLL:DRP0D[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0D[12] PLL:DRP0D[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0D[10] PLL:DRP0D[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_MX[0] PLL:DRP0D[8] PLL:CLKOUT2_MX[1] PLL:DRP0D[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_NOCOUNT PLL:DRP0D[6] PLL:CLKOUT2_EDGE PLL:DRP0D[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_DT[4] PLL:DRP0D[4] PLL:CLKOUT2_DT[5] PLL:DRP0D[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_DT[2] PLL:DRP0D[2] PLL:CLKOUT2_DT[3] PLL:DRP0D[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_DT[0] PLL:DRP0D[0] PLL:CLKOUT2_DT[1] PLL:DRP0D[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_PM[1] PLL:DRP0C[14] PLL:CLKOUT2_PM[2] PLL:DRP0C[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_EN PLL:DRP0C[12] PLL:CLKOUT2_PM[0] PLL:DRP0C[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_HT[4] PLL:DRP0C[10] PLL:CLKOUT2_HT[5] PLL:DRP0C[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_HT[2] PLL:DRP0C[8] PLL:CLKOUT2_HT[3] PLL:DRP0C[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_HT[0] PLL:DRP0C[6] PLL:CLKOUT2_HT[1] PLL:DRP0C[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_LT[4] PLL:DRP0C[4] PLL:CLKOUT2_LT[5] PLL:DRP0C[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_LT[2] PLL:DRP0C[2] PLL:CLKOUT2_LT[3] PLL:DRP0C[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_LT[0] PLL:DRP0C[0] PLL:CLKOUT2_LT[1] PLL:DRP0C[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0B[14] PLL:DRP0B[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0B[12] PLL:DRP0B[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0B[10] PLL:DRP0B[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_MX[0] PLL:DRP0B[8] PLL:CLKOUT1_MX[1] PLL:DRP0B[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_NOCOUNT PLL:DRP0B[6] PLL:CLKOUT1_EDGE PLL:DRP0B[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_DT[4] PLL:DRP0B[4] PLL:CLKOUT1_DT[5] PLL:DRP0B[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_DT[2] PLL:DRP0B[2] PLL:CLKOUT1_DT[3] PLL:DRP0B[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_DT[0] PLL:DRP0B[0] PLL:CLKOUT1_DT[1] PLL:DRP0B[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_PM[1] PLL:DRP0A[14] PLL:CLKOUT1_PM[2] PLL:DRP0A[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_EN PLL:DRP0A[12] PLL:CLKOUT1_PM[0] PLL:DRP0A[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_HT[4] PLL:DRP0A[10] PLL:CLKOUT1_HT[5] PLL:DRP0A[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_HT[2] PLL:DRP0A[8] PLL:CLKOUT1_HT[3] PLL:DRP0A[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_HT[0] PLL:DRP0A[6] PLL:CLKOUT1_HT[1] PLL:DRP0A[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_LT[4] PLL:DRP0A[4] PLL:CLKOUT1_LT[5] PLL:DRP0A[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_LT[2] PLL:DRP0A[2] PLL:CLKOUT1_LT[3] PLL:DRP0A[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_LT[0] PLL:DRP0A[0] PLL:CLKOUT1_LT[1] PLL:DRP0A[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP09[14] PLL:DRP09[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP09[12] PLL:DRP09[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP09[10] PLL:DRP09[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_MX[0] PLL:DRP09[8] PLL:CLKOUT0_MX[1] PLL:DRP09[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_NOCOUNT PLL:DRP09[6] PLL:CLKOUT0_EDGE PLL:DRP09[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_DT[4] PLL:DRP09[4] PLL:CLKOUT0_DT[5] PLL:DRP09[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_DT[2] PLL:DRP09[2] PLL:CLKOUT0_DT[3] PLL:DRP09[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_DT[0] PLL:DRP09[0] PLL:CLKOUT0_DT[1] PLL:DRP09[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_PM[1] PLL:DRP08[14] PLL:CLKOUT0_PM[2] PLL:DRP08[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_EN PLL:DRP08[12] PLL:CLKOUT0_PM[0] PLL:DRP08[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_HT[4] PLL:DRP08[10] PLL:CLKOUT0_HT[5] PLL:DRP08[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_HT[2] PLL:DRP08[8] PLL:CLKOUT0_HT[3] PLL:DRP08[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_HT[0] PLL:DRP08[6] PLL:CLKOUT0_HT[1] PLL:DRP08[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_LT[4] PLL:DRP08[4] PLL:CLKOUT0_LT[5] PLL:DRP08[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_LT[2] PLL:DRP08[2] PLL:CLKOUT0_LT[3] PLL:DRP08[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_LT[0] PLL:DRP08[0] PLL:CLKOUT0_LT[1] PLL:DRP08[1]
virtex7 CMT rect R39
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP17[14] PLL:DRP17[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_NOCOUNT PLL:DRP17[12] PLL:CLKFBIN_EDGE PLL:DRP17[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_HT[4] PLL:DRP17[10] PLL:CLKFBIN_HT[5] PLL:DRP17[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_HT[2] PLL:DRP17[8] PLL:CLKFBIN_HT[3] PLL:DRP17[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_HT[0] PLL:DRP17[6] PLL:CLKFBIN_HT[1] PLL:DRP17[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_LT[4] PLL:DRP17[4] PLL:CLKFBIN_LT[5] PLL:DRP17[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_LT[2] PLL:DRP17[2] PLL:CLKFBIN_LT[3] PLL:DRP17[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_LT[0] PLL:DRP17[0] PLL:CLKFBIN_LT[1] PLL:DRP17[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP16[14] PLL:DRP16[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_NOCOUNT PLL:DRP16[12] PLL:DIVCLK_EDGE PLL:DRP16[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_HT[4] PLL:DRP16[10] PLL:DIVCLK_HT[5] PLL:DRP16[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_HT[2] PLL:DRP16[8] PLL:DIVCLK_HT[3] PLL:DRP16[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_HT[0] PLL:DRP16[6] PLL:DIVCLK_HT[1] PLL:DRP16[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_LT[4] PLL:DRP16[4] PLL:DIVCLK_LT[5] PLL:DRP16[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_LT[2] PLL:DRP16[2] PLL:DIVCLK_LT[3] PLL:DRP16[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_LT[0] PLL:DRP16[0] PLL:DIVCLK_LT[1] PLL:DRP16[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP15[14] PLL:DRP15[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP15[12] PLL:DRP15[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP15[10] PLL:DRP15[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_MX[0] PLL:DRP15[8] PLL:CLKFBOUT_MX[1] PLL:DRP15[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_NOCOUNT PLL:DRP15[6] PLL:CLKFBOUT_EDGE PLL:DRP15[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_DT[4] PLL:DRP15[4] PLL:CLKFBOUT_DT[5] PLL:DRP15[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_DT[2] PLL:DRP15[2] PLL:CLKFBOUT_DT[3] PLL:DRP15[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_DT[0] PLL:DRP15[0] PLL:CLKFBOUT_DT[1] PLL:DRP15[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_PM[1] PLL:DRP14[14] PLL:CLKFBOUT_PM[2] PLL:DRP14[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_EN PLL:DRP14[12] PLL:CLKFBOUT_PM[0] PLL:DRP14[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_HT[4] PLL:DRP14[10] PLL:CLKFBOUT_HT[5] PLL:DRP14[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_HT[2] PLL:DRP14[8] PLL:CLKFBOUT_HT[3] PLL:DRP14[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_HT[0] PLL:DRP14[6] PLL:CLKFBOUT_HT[1] PLL:DRP14[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_LT[4] PLL:DRP14[4] PLL:CLKFBOUT_LT[5] PLL:DRP14[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_LT[2] PLL:DRP14[2] PLL:CLKFBOUT_LT[3] PLL:DRP14[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_LT[0] PLL:DRP14[0] PLL:CLKFBOUT_LT[1] PLL:DRP14[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[14] PLL:DRP13[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[12] PLL:DRP13[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[10] PLL:DRP13[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[8] PLL:DRP13[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[6] PLL:DRP13[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[4] PLL:DRP13[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[2] PLL:DRP13[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[0] PLL:DRP13[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[14] PLL:DRP12[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[12] PLL:DRP12[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[10] PLL:DRP12[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[8] PLL:DRP12[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[6] PLL:DRP12[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[4] PLL:DRP12[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[2] PLL:DRP12[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[0] PLL:DRP12[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP11[14] PLL:DRP11[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP11[12] PLL:DRP11[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP11[10] PLL:DRP11[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_MX[0] PLL:DRP11[8] PLL:CLKOUT4_MX[1] PLL:DRP11[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_NOCOUNT PLL:DRP11[6] PLL:CLKOUT4_EDGE PLL:DRP11[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_DT[4] PLL:DRP11[4] PLL:CLKOUT4_DT[5] PLL:DRP11[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_DT[2] PLL:DRP11[2] PLL:CLKOUT4_DT[3] PLL:DRP11[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_DT[0] PLL:DRP11[0] PLL:CLKOUT4_DT[1] PLL:DRP11[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_PM[1] PLL:DRP10[14] PLL:CLKOUT4_PM[2] PLL:DRP10[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_EN PLL:DRP10[12] PLL:CLKOUT4_PM[0] PLL:DRP10[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_HT[4] PLL:DRP10[10] PLL:CLKOUT4_HT[5] PLL:DRP10[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_HT[2] PLL:DRP10[8] PLL:CLKOUT4_HT[3] PLL:DRP10[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_HT[0] PLL:DRP10[6] PLL:CLKOUT4_HT[1] PLL:DRP10[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_LT[4] PLL:DRP10[4] PLL:CLKOUT4_LT[5] PLL:DRP10[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_LT[2] PLL:DRP10[2] PLL:CLKOUT4_LT[3] PLL:DRP10[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_LT[0] PLL:DRP10[0] PLL:CLKOUT4_LT[1] PLL:DRP10[1]
virtex7 CMT rect R40
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[14] PLL:DRP1F[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[12] PLL:DRP1F[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[10] PLL:DRP1F[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[8] PLL:DVDD_COMP_SET[1] PLL:DRP1F[9] PLL:DVDD_COMP_SET[2]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[6] PLL:DVDD_VBG_PD[2] PLL:DRP1F[7] PLL:DVDD_COMP_SET[0]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[4] PLL:DVDD_VBG_PD[0] PLL:DRP1F[5] PLL:DVDD_VBG_PD[1]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[2] PLL:DVDD_VBG_SEL[2] PLL:DRP1F[3] PLL:DVDD_VBG_SEL[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[0] PLL:DVDD_VBG_SEL[0] PLL:DRP1F[1] PLL:DVDD_VBG_SEL[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[14] PLL:SEL_LV_NMOS PLL:DRP1E[15] PLL:SUP_SEL_DREG
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[12] PLL:DRP1E[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[10] PLL:DRP1E[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[8] PLL:DRP1E[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[6] PLL:DRP1E[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[4] PLL:DRP1E[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[2] PLL:DRP1E[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[0] PLL:DRP1E[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[14] PLL:DRP1D[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[12] PLL:DRP1D[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[10] PLL:PFD[6] PLL:DRP1D[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[8] PLL:PFD[4] PLL:DRP1D[9] PLL:PFD[5]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[6] PLL:PFD[2] PLL:DRP1D[7] PLL:PFD[3]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[4] PLL:PFD[0] PLL:DRP1D[5] PLL:PFD[1]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[2] PLL:DRP1D[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[0] PLL:DRP1D[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[14] PLL:DRP1C[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[12] PLL:DRP1C[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[10] PLL:DRP1C[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[8] PLL:DRP1C[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[6] PLL:DRP1C[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[4] PLL:SPARE_DIGITAL[4] PLL:DRP1C[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[2] PLL:SPARE_DIGITAL[2] PLL:DRP1C[3] PLL:SPARE_DIGITAL[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[0] PLL:SPARE_DIGITAL[0] PLL:DRP1C[1] PLL:SPARE_DIGITAL[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[14] PLL:DRP1B[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[12] PLL:DRP1B[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[10] PLL:DRP1B[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[8] PLL:DRP1B[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[6] PLL:DRP1B[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[4] PLL:DRP1B[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[2] PLL:DRP1B[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[0] PLL:FREQ_COMP[1] PLL:DRP1B[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[14] PLL:LOCK_REF_DLY[4] PLL:DRP1A[15] PLL:FREQ_COMP[0]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[12] PLL:LOCK_REF_DLY[2] PLL:DRP1A[13] PLL:LOCK_REF_DLY[3]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[10] PLL:LOCK_REF_DLY[0] PLL:DRP1A[11] PLL:LOCK_REF_DLY[1]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[8] PLL:LOCK_SAT_HIGH[8] PLL:DRP1A[9] PLL:LOCK_SAT_HIGH[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[6] PLL:LOCK_SAT_HIGH[6] PLL:DRP1A[7] PLL:LOCK_SAT_HIGH[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[4] PLL:LOCK_SAT_HIGH[4] PLL:DRP1A[5] PLL:LOCK_SAT_HIGH[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[2] PLL:LOCK_SAT_HIGH[2] PLL:DRP1A[3] PLL:LOCK_SAT_HIGH[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[0] PLL:LOCK_SAT_HIGH[0] PLL:DRP1A[1] PLL:LOCK_SAT_HIGH[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[14] PLL:LOCK_FB_DLY[4] PLL:DRP19[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[12] PLL:LOCK_FB_DLY[2] PLL:DRP19[13] PLL:LOCK_FB_DLY[3]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[10] PLL:LOCK_FB_DLY[0] PLL:DRP19[11] PLL:LOCK_FB_DLY[1]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[8] PLL:UNLOCK_CNT[8] PLL:DRP19[9] PLL:UNLOCK_CNT[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[6] PLL:UNLOCK_CNT[6] PLL:DRP19[7] PLL:UNLOCK_CNT[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[4] PLL:UNLOCK_CNT[4] PLL:DRP19[5] PLL:UNLOCK_CNT[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[2] PLL:UNLOCK_CNT[2] PLL:DRP19[3] PLL:UNLOCK_CNT[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[0] PLL:UNLOCK_CNT[0] PLL:DRP19[1] PLL:UNLOCK_CNT[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[14] PLL:DRP18[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[12] PLL:DRP18[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[10] PLL:DRP18[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[8] PLL:LOCK_CNT[8] PLL:DRP18[9] PLL:LOCK_CNT[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[6] PLL:LOCK_CNT[6] PLL:DRP18[7] PLL:LOCK_CNT[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[4] PLL:LOCK_CNT[4] PLL:DRP18[5] PLL:LOCK_CNT[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[2] PLL:LOCK_CNT[2] PLL:DRP18[3] PLL:LOCK_CNT[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[0] PLL:LOCK_CNT[0] PLL:DRP18[1] PLL:LOCK_CNT[1]
virtex7 CMT rect R41
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[14] PLL:DRP27[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[12] PLL:DRP27[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[10] PLL:DRP27[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[8] PLL:DRP27[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[6] PLL:DRP27[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[4] PLL:DRP27[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[2] PLL:DRP27[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[0] PLL:DRP27[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[14] PLL:DRP26[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[12] PLL:DRP26[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[10] PLL:DRP26[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:ANALOG_MISC[3] PLL:DRP26[8] PLL:DRP26[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[6] PLL:ANALOG_MISC[2] PLL:DRP26[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:ANALOG_MISC[1] PLL:DRP26[4] PLL:DRP26[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[2] PLL:ANALOG_MISC[0] PLL:DRP26[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[0] PLL:DRP26[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[14] PLL:DRP25[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[12] PLL:DRP25[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[10] PLL:DRP25[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[8] PLL:DRP25[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[6] PLL:DRP25[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[4] PLL:DRP25[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[2] PLL:DRP25[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[0] PLL:DRP25[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[14] PLL:DRP24[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[12] PLL:DRP24[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[10] PLL:DRP24[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[8] PLL:DRP24[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[6] PLL:DRP24[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[4] PLL:DRP24[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[2] PLL:DRP24[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[0] PLL:DRP24[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[14] PLL:DRP23[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[12] PLL:DRP23[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[10] PLL:DRP23[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[8] PLL:DRP23[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[6] PLL:DRP23[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[4] PLL:DRP23[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[2] PLL:DRP23[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[0] PLL:DRP23[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[14] PLL:DRP22[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[12] PLL:DRP22[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[10] PLL:DRP22[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[8] PLL:DRP22[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[6] PLL:DRP22[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[4] PLL:DRP22[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[2] PLL:DRP22[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[0] PLL:EN_VCO_DIV6 PLL:DRP22[1] PLL:EN_VCO_DIV1
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[14] PLL:DRP21[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[12] PLL:DRP21[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[10] PLL:DRP21[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[8] PLL:DRP21[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[6] PLL:DRP21[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[4] PLL:DRP21[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[2] PLL:DRP21[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[0] PLL:DRP21[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[14] PLL:DRP20[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[12] PLL:DRP20[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[10] PLL:DRP20[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[8] PLL:DRP20[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[6] PLL:DRP20[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[4] PLL:DRP20[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[2] PLL:DRP20[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[0] PLL:DRP20[1]
virtex7 CMT rect R42
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[14] PLL:DRP2F[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[12] PLL:DRP2F[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[10] PLL:DRP2F[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[8] PLL:DRP2F[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[6] PLL:DRP2F[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[4] PLL:DRP2F[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[2] PLL:DRP2F[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[0] PLL:DRP2F[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[14] PLL:DRP2E[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[12] PLL:DRP2E[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[10] PLL:DRP2E[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[8] PLL:DRP2E[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[6] PLL:DRP2E[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[4] PLL:DRP2E[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[2] PLL:DRP2E[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[0] PLL:DRP2E[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[14] PLL:DRP2D[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[12] PLL:DRP2D[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[10] PLL:DRP2D[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[8] PLL:DRP2D[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[6] PLL:DRP2D[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[4] PLL:DRP2D[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[2] PLL:DRP2D[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[0] PLL:DRP2D[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[14] PLL:DRP2C[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[12] PLL:DRP2C[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[10] PLL:DRP2C[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[8] PLL:DRP2C[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[6] PLL:DRP2C[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[4] PLL:DRP2C[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[2] PLL:DRP2C[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[0] PLL:DRP2C[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[14] PLL:DRP2B[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[12] PLL:DRP2B[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[10] PLL:DRP2B[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[8] PLL:DRP2B[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[6] PLL:DRP2B[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[4] PLL:DRP2B[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[2] PLL:DRP2B[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[0] PLL:DRP2B[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[14] PLL:DRP2A[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[12] PLL:DRP2A[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[10] PLL:DRP2A[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[8] PLL:DRP2A[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[6] PLL:DRP2A[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[4] PLL:DRP2A[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[2] PLL:DRP2A[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[0] PLL:DRP2A[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[14] PLL:DRP29[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[12] PLL:DRP29[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[10] PLL:DRP29[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[8] PLL:DRP29[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[6] PLL:DRP29[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[4] PLL:DRP29[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[2] PLL:DRP29[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[0] PLL:DRP29[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[14] PLL:DRP28[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[12] PLL:DRP28[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[10] PLL:DRP28[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[8] PLL:DRP28[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[6] PLL:DRP28[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[4] PLL:DRP28[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[2] PLL:DRP28[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[0] PLL:DRP28[1]
virtex7 CMT rect R43
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[14] PLL:DRP37[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[12] PLL:DRP37[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[10] PLL:DRP37[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[8] PLL:DRP37[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[6] PLL:DRP37[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[4] PLL:DRP37[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[2] PLL:DRP37[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[0] PLL:DRP37[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[14] PLL:DRP36[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[12] PLL:DRP36[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[10] PLL:DRP36[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[8] PLL:DRP36[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[6] PLL:DRP36[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[4] PLL:DRP36[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[2] PLL:DRP36[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[0] PLL:DRP36[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[14] PLL:DRP35[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[12] PLL:DRP35[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[10] PLL:DRP35[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[8] PLL:DRP35[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[6] PLL:DRP35[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[4] PLL:DRP35[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[2] PLL:DRP35[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[0] PLL:DRP35[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[14] PLL:DRP34[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[12] PLL:DRP34[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[10] PLL:DRP34[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[8] PLL:DRP34[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[6] PLL:DRP34[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[4] PLL:DRP34[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[2] PLL:DRP34[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[0] PLL:DRP34[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[14] PLL:DRP33[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[12] PLL:DRP33[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[10] PLL:DRP33[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[8] PLL:DRP33[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[6] PLL:DRP33[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[4] PLL:DRP33[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[2] PLL:DRP33[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[0] PLL:DRP33[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[14] PLL:DRP32[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[12] PLL:DRP32[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[10] PLL:DRP32[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[8] PLL:DRP32[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[6] PLL:DRP32[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[4] PLL:DRP32[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[2] PLL:DRP32[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[0] PLL:DRP32[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[14] PLL:DRP31[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[12] PLL:DRP31[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[10] PLL:DRP31[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[8] PLL:DRP31[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[6] PLL:DRP31[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[4] PLL:DRP31[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[2] PLL:DRP31[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[0] PLL:DRP31[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[14] PLL:DRP30[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[12] PLL:DRP30[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[10] PLL:DRP30[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[8] PLL:DRP30[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[6] PLL:DRP30[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[4] PLL:DRP30[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[2] PLL:DRP30[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[0] PLL:DRP30[1]
virtex7 CMT rect R44
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[14] PLL:DRP3F[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[12] PLL:DRP3F[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[10] PLL:DRP3F[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[8] PLL:DRP3F[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[6] PLL:DRP3F[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[4] PLL:DRP3F[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[2] PLL:DRP3F[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[0] PLL:DRP3F[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[14] PLL:DRP3E[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[12] PLL:DRP3E[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[10] PLL:DRP3E[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[8] PLL:DRP3E[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[6] PLL:DRP3E[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[4] PLL:DRP3E[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[2] PLL:DRP3E[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[0] PLL:DRP3E[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[14] PLL:DRP3D[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[12] PLL:DRP3D[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[10] PLL:DRP3D[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[8] PLL:DRP3D[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[6] PLL:DRP3D[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[4] PLL:DRP3D[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[2] PLL:DRP3D[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[0] PLL:DRP3D[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[14] PLL:DRP3C[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[12] PLL:DRP3C[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[10] PLL:DRP3C[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[8] PLL:DRP3C[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[6] PLL:DRP3C[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[4] PLL:DRP3C[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[2] PLL:DRP3C[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[0] PLL:DRP3C[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[14] PLL:DRP3B[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[12] PLL:DRP3B[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[10] PLL:DRP3B[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[8] PLL:DRP3B[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[6] PLL:DRP3B[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[4] PLL:DRP3B[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[2] PLL:DRP3B[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[0] PLL:DRP3B[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[14] PLL:DRP3A[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[12] PLL:DRP3A[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[10] PLL:DRP3A[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[8] PLL:DRP3A[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[6] PLL:DRP3A[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[4] PLL:DRP3A[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[2] PLL:DRP3A[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[0] PLL:DRP3A[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[14] PLL:DRP39[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[12] PLL:DRP39[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[10] PLL:DRP39[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[8] PLL:DRP39[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[6] PLL:DRP39[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[4] PLL:DRP39[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[2] PLL:DRP39[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[0] PLL:DRP39[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[14] PLL:DRP38[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[12] PLL:DRP38[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[10] PLL:DRP38[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[8] PLL:DRP38[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[6] PLL:DRP38[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[4] PLL:DRP38[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[2] PLL:DRP38[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[0] PLL:DRP38[1]
virtex7 CMT rect R45
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[14] PLL:DRP47[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[12] PLL:DRP47[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[10] PLL:DRP47[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[8] PLL:DRP47[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[6] PLL:DRP47[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[4] PLL:DRP47[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[2] PLL:DRP47[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[0] PLL:DRP47[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[14] PLL:DRP46[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[12] PLL:DRP46[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[10] PLL:DRP46[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[8] PLL:DRP46[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[6] PLL:DRP46[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[4] PLL:DRP46[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[2] PLL:DRP46[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[0] PLL:VLF_HIGH_PWDN_B PLL:DRP46[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[14] PLL:DRP45[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[12] PLL:VREF_START[1] PLL:DRP45[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[10] PLL:DRP45[11] PLL:VREF_START[0]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[8] PLL:DRP45[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[6] PLL:DRP45[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[4] PLL:DRP45[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[2] PLL:DRP45[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[0] PLL:DRP45[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[14] PLL:DRP44[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[12] PLL:DRP44[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[10] PLL:DRP44[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[8] PLL:SPARE_ANALOG[4] PLL:DRP44[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[6] PLL:DRP44[7] PLL:SPARE_ANALOG[3]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[4] PLL:SPARE_ANALOG[2] PLL:DRP44[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[2] PLL:DRP44[3] PLL:SPARE_ANALOG[1]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[0] PLL:SPARE_ANALOG[0] PLL:DRP44[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[14] PLL:DRP43[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[12] PLL:DRP43[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[10] PLL:DRP43[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[8] PLL:DRP43[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[6] PLL:DRP43[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[4] PLL:DRP43[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[2] PLL:DRP43[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[0] PLL:LF_LOW_SEL PLL:DRP43[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[14] PLL:DRP42[15] PLL:LF_NEN[1]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[12] PLL:LF_NEN[0] PLL:DRP42[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[10] PLL:DRP42[11] PLL:LF_PEN[1]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[8] PLL:LF_PEN[0] PLL:DRP42[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[6] PLL:DRP42[7] PLL:VLF_HIGH_DIS_B
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[4] PLL:MAN_LF[2] PLL:DRP42[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[2] PLL:DRP42[3] PLL:MAN_LF[1]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[0] PLL:MAN_LF[0] PLL:DRP42[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[14] PLL:DRP41[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[12] PLL:DRP41[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[10] PLL:DRP41[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[8] PLL:DRP41[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[6] PLL:DRP41[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[4] PLL:DRP41[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[2] PLL:DRP41[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[0] PLL:DRP41[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[14] PLL:DRP40[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[12] PLL:DRP40[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[10] PLL:DRP40[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[8] PLL:DRP40[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[6] PLL:DRP40[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[4] PLL:DRP40[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[2] PLL:DRP40[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[0] PLL:DRP40[1]
virtex7 CMT rect R46
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[14] PLL:DRP4F[15] PLL:RES[3]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[12] PLL:RES[2] PLL:DRP4F[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[10] PLL:DRP4F[11] PLL:RES[1]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[8] PLL:RES[0] PLL:DRP4F[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[6] PLL:DRP4F[7] PLL:LFHF[1]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[4] PLL:LFHF[0] PLL:DRP4F[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[2] PLL:DRP4F[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[0] PLL:DRP4F[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[14] PLL:CP[3] PLL:DRP4E[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CP[2] PLL:DRP4E[12] PLL:DRP4E[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[10] PLL:CP[1] PLL:DRP4E[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CP[0] PLL:DRP4E[8] PLL:DRP4E[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[6] PLL:CP_BIAS_TRIP_SET PLL:DRP4E[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CP_RES[1] PLL:DRP4E[4] PLL:DRP4E[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[2] PLL:CP_RES[0] PLL:DRP4E[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[0] PLL:DRP4E[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[14] PLL:DRP4D[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[12] PLL:DRP4D[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[10] PLL:DRP4D[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[8] PLL:DRP4D[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[6] PLL:DRP4D[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[4] PLL:DRP4D[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[2] PLL:DRP4D[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[0] PLL:DRP4D[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[14] PLL:DRP4C[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[12] PLL:HVLF_CNT_TEST_EN PLL:DRP4C[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[10] PLL:DRP4C[11] PLL:HVLF_CNT_TEST[5]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[8] PLL:HVLF_CNT_TEST[4] PLL:DRP4C[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[6] PLL:DRP4C[7] PLL:HVLF_CNT_TEST[3]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[4] PLL:HVLF_CNT_TEST[2] PLL:DRP4C[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[2] PLL:DRP4C[3] PLL:HVLF_CNT_TEST[1]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[0] PLL:HVLF_CNT_TEST[0] PLL:DRP4C[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[14] PLL:DRP4B[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[12] PLL:DRP4B[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[10] PLL:DRP4B[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[8] PLL:DRP4B[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[6] PLL:DRP4B[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[4] PLL:DRP4B[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[2] PLL:DRP4B[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[0] PLL:DRP4B[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4A[14] PLL:DRP4A[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4A[12] PLL:DRP4A[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4A[10] PLL:DRP4A[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_COMP_SET[1] PLL:DRP4A[8] PLL:AVDD_COMP_SET[2] PLL:DRP4A[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_PD[2] PLL:DRP4A[6] PLL:AVDD_COMP_SET[0] PLL:DRP4A[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_PD[0] PLL:DRP4A[4] PLL:AVDD_VBG_PD[1] PLL:DRP4A[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_SEL[2] PLL:DRP4A[2] PLL:AVDD_VBG_SEL[3] PLL:DRP4A[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_SEL[0] PLL:DRP4A[0] PLL:AVDD_VBG_SEL[1] PLL:DRP4A[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[14] PLL:EN_CURR_SINK[1] PLL:DRP49[15] PLL:SUP_SEL_AREG
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[12] PLL:MVDD_SEL[1] PLL:DRP49[13] PLL:EN_CURR_SINK[0]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[10] PLL:SEL_HV_NMOS PLL:DRP49[11] PLL:MVDD_SEL[0]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[8] PLL:DRP49[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[6] PLL:DRP49[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[4] PLL:DRP49[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[2] PLL:DRP49[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[0] PLL:DRP49[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[14] PLL:DRP48[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[12] PLL:DRP48[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[10] PLL:DRP48[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[8] PLL:DRP48[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[6] PLL:DRP48[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[4] PLL:DRP48[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[2] PLL:DRP48[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[0] PLL:DRP48[1]
virtex7 CMT rect R47
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[14] PLL:DRP57[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[12] PLL:DRP57[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[10] PLL:DRP57[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[8] PLL:DRP57[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[6] PLL:DRP57[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[4] PLL:DRP57[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[2] PLL:DRP57[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[0] PLL:DRP57[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[14] PLL:DRP56[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[12] PLL:DRP56[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[10] PLL:DRP56[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[8] PLL:DRP56[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[6] PLL:DRP56[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[4] PLL:DRP56[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[2] PLL:DRP56[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[0] PLL:DRP56[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[14] PLL:DRP55[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[12] PLL:DRP55[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[10] PLL:DRP55[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[8] PLL:DRP55[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[6] PLL:DRP55[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[4] PLL:DRP55[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[2] PLL:DRP55[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[0] PLL:DRP55[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[14] PLL:DRP54[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[12] PLL:DRP54[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[10] PLL:DRP54[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[8] PLL:DRP54[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[6] PLL:DRP54[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[4] PLL:DRP54[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[2] PLL:DRP54[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[0] PLL:DRP54[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[14] PLL:DRP53[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[12] PLL:DRP53[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[10] PLL:DRP53[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[8] PLL:DRP53[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[6] PLL:DRP53[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[4] PLL:DRP53[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[2] PLL:DRP53[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[0] PLL:DRP53[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[14] PLL:DRP52[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[12] PLL:DRP52[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[10] PLL:DRP52[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[8] PLL:DRP52[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[6] PLL:DRP52[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[4] PLL:DRP52[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[2] PLL:DRP52[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[0] PLL:DRP52[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[14] PLL:DRP51[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[12] PLL:DRP51[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[10] PLL:DRP51[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[8] PLL:DRP51[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[6] PLL:DRP51[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[4] PLL:DRP51[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[2] PLL:DRP51[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[0] PLL:DRP51[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[14] PLL:DRP50[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[12] PLL:DRP50[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[10] PLL:DRP50[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[8] PLL:DRP50[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[6] PLL:DRP50[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[4] PLL:DRP50[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[2] PLL:DRP50[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[0] PLL:DRP50[1]
virtex7 CMT rect R48
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[14] PLL:DRP5F[14] PLL:CONTROL_1[15] PLL:DRP5F[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[12] PLL:DRP5F[12] PLL:CONTROL_1[13] PLL:DRP5F[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[10] PLL:DRP5F[10] PLL:CONTROL_1[11] PLL:DRP5F[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[8] PLL:DRP5F[8] PLL:CONTROL_1[9] PLL:DRP5F[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[6] PLL:DRP5F[6] PLL:CONTROL_1[7] PLL:DRP5F[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[4] PLL:DRP5F[4] PLL:CONTROL_1[5] PLL:DRP5F[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[2] PLL:DRP5F[2] PLL:CONTROL_1[3] PLL:DRP5F[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[0] PLL:DRP5F[0] PLL:CONTROL_1[1] PLL:DRP5F[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[14] PLL:DRP5E[14] PLL:CONTROL_0[15] PLL:DRP5E[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[12] PLL:DRP5E[12] PLL:CONTROL_0[13] PLL:DRP5E[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[10] PLL:DRP5E[10] PLL:CONTROL_0[11] PLL:DRP5E[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[8] PLL:DRP5E[8] PLL:CONTROL_0[9] PLL:DRP5E[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[6] PLL:DRP5E[6] PLL:CONTROL_0[7] PLL:DRP5E[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[4] PLL:DRP5E[4] PLL:CONTROL_0[5] PLL:DRP5E[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[2] PLL:DRP5E[2] PLL:CONTROL_0[3] PLL:DRP5E[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[0] PLL:DRP5E[0] PLL:CONTROL_0[1] PLL:DRP5E[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[14] PLL:DRP5D[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[12] PLL:DRP5D[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[10] PLL:DRP5D[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[8] PLL:DRP5D[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[6] PLL:DRP5D[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[4] PLL:DRP5D[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[2] PLL:DRP5D[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[0] PLL:DRP5D[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[14] PLL:DRP5C[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[12] PLL:DRP5C[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[10] PLL:DRP5C[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[8] PLL:DRP5C[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[6] PLL:DRP5C[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[4] PLL:DRP5C[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[2] PLL:STARTUP_WAIT PLL:DRP5C[3] PLL:GTS_WAIT
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[0] PLL:PLL_EN PLL:DRP5C[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[14] PLL:DRP5B[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[12] PLL:DRP5B[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[10] PLL:DRP5B[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[8] PLL:DRP5B[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[6] PLL:DRP5B[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[4] PLL:DRP5B[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[2] PLL:DRP5B[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[0] PLL:DRP5B[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[14] PLL:DRP5A[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[12] PLL:DRP5A[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[10] PLL:DRP5A[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[8] PLL:DRP5A[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[6] PLL:DRP5A[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[4] PLL:INV.CLKINSEL PLL:DRP5A[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[2] PLL:DRP5A[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[0] PLL:INV.RST PLL:DRP5A[1] PLL:INV.PWRDWN
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[14] PLL:DRP59[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[12] PLL:DRP59[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[10] PLL:DRP59[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[8] PLL:DRP59[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[6] PLL:DRP59[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[4] PLL:DRP59[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[2] PLL:DRP59[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[0] PLL:DRP59[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[14] PLL:DRP58[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[12] PLL:DRP58[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[10] PLL:DRP58[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[8] PLL:DRP58[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[6] PLL:DRP58[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[4] PLL:DRP58[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[2] PLL:DRP58[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[0] PLL:DRP58[1]
virtex7 CMT rect R49
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[14] PLL:DRP67[15]
B62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[12] PLL:DRP67[13]
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[10] PLL:DRP67[11]
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[8] PLL:DRP67[9]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[6] PLL:DRP67[7]
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[4] PLL:DRP67[5]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[2] PLL:DRP67[3]
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[0] PLL:DRP67[1]
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[14] PLL:DRP66[15]
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[12] PLL:DRP66[13]
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[10] PLL:DRP66[11]
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[8] PLL:DRP66[9]
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[6] PLL:DRP66[7]
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[4] PLL:DRP66[5]
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[2] PLL:DRP66[3]
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[0] PLL:DRP66[1]
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[14] PLL:DRP65[14] PLL:CONTROL_7[15] PLL:DRP65[15]
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[12] PLL:DRP65[12] PLL:CONTROL_7[13] PLL:DRP65[13]
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[10] PLL:DRP65[10] PLL:CONTROL_7[11] PLL:DRP65[11]
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[8] PLL:DRP65[8] PLL:CONTROL_7[9] PLL:DRP65[9]
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[6] PLL:DRP65[6] PLL:CONTROL_7[7] PLL:DRP65[7]
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[4] PLL:DRP65[4] PLL:CONTROL_7[5] PLL:DRP65[5]
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[2] PLL:DRP65[2] PLL:CONTROL_7[3] PLL:DRP65[3]
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[0] PLL:DRP65[0] PLL:CONTROL_7[1] PLL:DRP65[1]
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[14] PLL:DRP64[14] PLL:CONTROL_6[15] PLL:DRP64[15]
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[12] PLL:DRP64[12] PLL:CONTROL_6[13] PLL:DRP64[13]
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[10] PLL:DRP64[10] PLL:CONTROL_6[11] PLL:DRP64[11]
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[8] PLL:DRP64[8] PLL:CONTROL_6[9] PLL:DRP64[9]
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[6] PLL:DRP64[6] PLL:CONTROL_6[7] PLL:DRP64[7]
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[4] PLL:DRP64[4] PLL:CONTROL_6[5] PLL:DRP64[5]
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[2] PLL:DRP64[2] PLL:CONTROL_6[3] PLL:DRP64[3]
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[0] PLL:DRP64[0] PLL:CONTROL_6[1] PLL:DRP64[1]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[14] PLL:DRP63[14] PLL:CONTROL_5[15] PLL:DRP63[15]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[12] PLL:DRP63[12] PLL:CONTROL_5[13] PLL:DRP63[13]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[10] PLL:DRP63[10] PLL:CONTROL_5[11] PLL:DRP63[11]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[8] PLL:DRP63[8] PLL:CONTROL_5[9] PLL:DRP63[9]
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[6] PLL:DRP63[6] PLL:CONTROL_5[7] PLL:DRP63[7]
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[4] PLL:DRP63[4] PLL:CONTROL_5[5] PLL:DRP63[5]
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[2] PLL:DRP63[2] PLL:CONTROL_5[3] PLL:DRP63[3]
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[0] PLL:DRP63[0] PLL:CONTROL_5[1] PLL:DRP63[1]
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[14] PLL:DRP62[14] PLL:CONTROL_4[15] PLL:DRP62[15]
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[12] PLL:DRP62[12] PLL:CONTROL_4[13] PLL:DRP62[13]
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[10] PLL:DRP62[10] PLL:CONTROL_4[11] PLL:DRP62[11]
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[8] PLL:DRP62[8] PLL:CONTROL_4[9] PLL:DRP62[9]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[6] PLL:DRP62[6] PLL:CONTROL_4[7] PLL:DRP62[7]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[4] PLL:DRP62[4] PLL:CONTROL_4[5] PLL:DRP62[5]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[2] PLL:DRP62[2] PLL:CONTROL_4[3] PLL:DRP62[3]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[0] PLL:DRP62[0] PLL:CONTROL_4[1] PLL:DRP62[1]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[14] PLL:DRP61[14] PLL:CONTROL_3[15] PLL:DRP61[15]
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[12] PLL:DRP61[12] PLL:CONTROL_3[13] PLL:DRP61[13]
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[10] PLL:DRP61[10] PLL:CONTROL_3[11] PLL:DRP61[11]
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[8] PLL:DRP61[8] PLL:CONTROL_3[9] PLL:DRP61[9]
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[6] PLL:DRP61[6] PLL:CONTROL_3[7] PLL:DRP61[7]
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[4] PLL:DRP61[4] PLL:CONTROL_3[5] PLL:DRP61[5]
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[2] PLL:DRP61[2] PLL:CONTROL_3[3] PLL:DRP61[3]
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[0] PLL:DRP61[0] PLL:CONTROL_3[1] PLL:DRP61[1]
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[14] PLL:DRP60[14] PLL:CONTROL_2[15] PLL:DRP60[15]
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[12] PLL:DRP60[12] PLL:CONTROL_2[13] PLL:DRP60[13]
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[10] PLL:DRP60[10] PLL:CONTROL_2[11] PLL:DRP60[11]
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[8] PLL:DRP60[8] PLL:CONTROL_2[9] PLL:DRP60[9]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[6] PLL:DRP60[6] PLL:CONTROL_2[7] PLL:DRP60[7]
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[4] PLL:DRP60[4] PLL:CONTROL_2[5] PLL:DRP60[5]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[2] PLL:DRP60[2] PLL:CONTROL_2[3] PLL:DRP60[3]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[0] PLL:DRP60[0] PLL:CONTROL_2[1] PLL:DRP60[1]
virtex7 CMT rect R50
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27 F28 F29
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[8] BUFMRCE0:MUX.I[9] BUFMRCE0:CE_TYPE[0] BUFMRCE1:CE_TYPE[0]
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[9] BUFMRCE0:MUX.I[6] - -
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[6] BUFMRCE1:MUX.I[8] BUFMRCE0:INIT_OUT BUFMRCE1:INIT_OUT
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[2] BUFMRCE0:MUX.I[7] ~BUFMRCE0:INV.CE ~BUFMRCE1:INV.CE
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[2] BUFMRCE1:MUX.I[7] BUFMRCE0:ENABLE BUFMRCE1:ENABLE
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[0] BUFMRCE1:MUX.I[1] HCLK_CMT:ENABLE.HCLK10 HCLK_CMT:ENABLE.HCLK11
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK1 HCLK_CMT:ENABLE.HCLK0 HCLK_CMT:ENABLE.HIN12 HCLK_CMT:ENABLE.HIN13
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK3 HCLK_CMT:ENABLE.HCLK2 HCLK_CMT:ENABLE.HIN10 HCLK_CMT:ENABLE.HIN11
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK5 HCLK_CMT:ENABLE.HCLK4 HCLK_CMT:ENABLE.HIN8 HCLK_CMT:ENABLE.HIN9
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK7 HCLK_CMT:ENABLE.HCLK6 HCLK_CMT:ENABLE.HIN6 HCLK_CMT:ENABLE.HIN7
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK9 HCLK_CMT:ENABLE.HCLK8 HCLK_CMT:ENABLE.HIN4 HCLK_CMT:ENABLE.HIN5
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[4] HCLK_CMT:MUX.PERF1[4] HCLK_CMT:MUX.PERF2[4] HCLK_CMT:MUX.PERF3[4]
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF1[3] HCLK_CMT:MUX.PERF0[3] HCLK_CMT:MUX.PERF3[3] HCLK_CMT:MUX.PERF2[3]
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[2] HCLK_CMT:MUX.PERF1[2] HCLK_CMT:MUX.PERF2[2] HCLK_CMT:MUX.PERF3[2]
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[1] HCLK_CMT:MUX.PERF1[1] HCLK_CMT:MUX.PERF2[1] HCLK_CMT:MUX.PERF3[1]
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[0] HCLK_CMT:MUX.PERF1[0] HCLK_CMT:MUX.PERF2[0] HCLK_CMT:MUX.PERF3[0]
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CKINT2 HCLK_CMT:ENABLE.CKINT3 HCLK_CMT:ENABLE.RCLK2 HCLK_CMT:ENABLE.RCLK3
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CKINT0 HCLK_CMT:ENABLE.CKINT1 HCLK_CMT:ENABLE.RCLK0 HCLK_CMT:ENABLE.RCLK1
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
BUFMRCE0:CE_TYPE 50.F28.B31
BUFMRCE1:CE_TYPE 50.F29.B31
SYNC 0
ASYNC 1
BUFMRCE0:ENABLE 50.F28.B27
BUFMRCE0:INIT_OUT 50.F28.B29
BUFMRCE1:ENABLE 50.F29.B27
BUFMRCE1:INIT_OUT 50.F29.B29
CMT_BOT:BUF.SYNC_BB.D 16.F28.B38
CMT_BOT:BUF.SYNC_BB.U 16.F28.B39
CMT_BOT:ENABLE.SYNC_BB 16.F29.B38
CMT_BOT:ENABLE.SYNC_BB_S 16.F28.B32
CMT_TOP:BUF.SYNC_BB.D 36.F28.B38
CMT_TOP:BUF.SYNC_BB.U 36.F28.B39
CMT_TOP:DRIVE.SYNC_BB 36.F28.B40
CMT_TOP:ENABLE.SYNC_BB_N 36.F29.B38
HCLK_CMT:ENABLE.CCIO0 24.F27.B63
HCLK_CMT:ENABLE.CCIO1 24.F26.B63
HCLK_CMT:ENABLE.CCIO2 24.F27.B62
HCLK_CMT:ENABLE.CCIO3 24.F26.B62
HCLK_CMT:ENABLE.CKINT0 50.F26.B14
HCLK_CMT:ENABLE.CKINT1 50.F27.B14
HCLK_CMT:ENABLE.CKINT2 50.F26.B15
HCLK_CMT:ENABLE.CKINT3 50.F27.B15
HCLK_CMT:ENABLE.FREQ_BB0 24.F29.B61
HCLK_CMT:ENABLE.FREQ_BB1 24.F28.B61
HCLK_CMT:ENABLE.FREQ_BB2 24.F29.B60
HCLK_CMT:ENABLE.FREQ_BB3 24.F28.B60
HCLK_CMT:ENABLE.HCLK0 50.F27.B25
HCLK_CMT:ENABLE.HCLK1 50.F26.B25
HCLK_CMT:ENABLE.HCLK10 50.F28.B26
HCLK_CMT:ENABLE.HCLK11 50.F29.B26
HCLK_CMT:ENABLE.HCLK2 50.F27.B24
HCLK_CMT:ENABLE.HCLK3 50.F26.B24
HCLK_CMT:ENABLE.HCLK4 50.F27.B23
HCLK_CMT:ENABLE.HCLK5 50.F26.B23
HCLK_CMT:ENABLE.HCLK6 50.F27.B22
HCLK_CMT:ENABLE.HCLK7 50.F26.B22
HCLK_CMT:ENABLE.HCLK8 50.F27.B21
HCLK_CMT:ENABLE.HCLK9 50.F26.B21
HCLK_CMT:ENABLE.HIN10 50.F28.B24
HCLK_CMT:ENABLE.HIN11 50.F29.B24
HCLK_CMT:ENABLE.HIN12 50.F28.B25
HCLK_CMT:ENABLE.HIN13 50.F29.B25
HCLK_CMT:ENABLE.HIN4 50.F28.B21
HCLK_CMT:ENABLE.HIN5 50.F29.B21
HCLK_CMT:ENABLE.HIN6 50.F28.B22
HCLK_CMT:ENABLE.HIN7 50.F29.B22
HCLK_CMT:ENABLE.HIN8 50.F28.B23
HCLK_CMT:ENABLE.HIN9 50.F29.B23
HCLK_CMT:ENABLE.RCLK0 50.F28.B14
HCLK_CMT:ENABLE.RCLK1 50.F29.B14
HCLK_CMT:ENABLE.RCLK2 50.F28.B15
HCLK_CMT:ENABLE.RCLK3 50.F29.B15
MMCM0:BUF.CLKOUT0_FREQ_BB 15.F29.B51
MMCM0:BUF.CLKOUT1_FREQ_BB 15.F28.B51
MMCM0:BUF.CLKOUT2_FREQ_BB 15.F29.B50
MMCM0:BUF.CLKOUT3_FREQ_BB 15.F28.B50
MMCM0:CLKBURST_ENABLE 15.F29.B25
MMCM0:CLKBURST_REPEAT 15.F28.B25
MMCM0:CLKFBIN_EDGE 13.F28.B1
MMCM0:CLKFBIN_NOCOUNT 13.F29.B1
MMCM0:CLKFBOUT_EDGE 13.F28.B20
MMCM0:CLKFBOUT_EN 13.F29.B25
MMCM0:CLKFBOUT_FRAC_EN 13.F28.B18
MMCM0:CLKFBOUT_FRAC_WF_FALL 13.F29.B34
MMCM0:CLKFBOUT_FRAC_WF_RISE 13.F29.B18
MMCM0:CLKFBOUT_NOCOUNT 13.F29.B20
MMCM0:CLKFBOUT_USE_FINE_PS 13.F29.B19
MMCM0:CLKOUT0_EDGE 14.F28.B52
MMCM0:CLKOUT0_EN 14.F29.B57
MMCM0:CLKOUT0_FRAC_EN 14.F28.B50
MMCM0:CLKOUT0_FRAC_WF_FALL 15.F29.B2
MMCM0:CLKOUT0_FRAC_WF_RISE 14.F29.B50
MMCM0:CLKOUT0_NOCOUNT 14.F29.B52
MMCM0:CLKOUT0_USE_FINE_PS 14.F29.B51
MMCM0:CLKOUT1_EDGE 14.F28.B36
MMCM0:CLKOUT1_EN 14.F29.B41
MMCM0:CLKOUT1_NOCOUNT 14.F29.B36
MMCM0:CLKOUT1_USE_FINE_PS 14.F29.B35
MMCM0:CLKOUT2_EDGE 14.F28.B20
MMCM0:CLKOUT2_EN 14.F29.B25
MMCM0:CLKOUT2_NOCOUNT 14.F29.B20
MMCM0:CLKOUT2_USE_FINE_PS 14.F29.B19
MMCM0:CLKOUT3_EDGE 14.F28.B4
MMCM0:CLKOUT3_EN 14.F29.B9
MMCM0:CLKOUT3_NOCOUNT 14.F29.B4
MMCM0:CLKOUT3_USE_FINE_PS 14.F29.B3
MMCM0:CLKOUT4_CASCADE 13.F28.B51
MMCM0:CLKOUT4_EDGE 13.F28.B52
MMCM0:CLKOUT4_EN 13.F29.B57
MMCM0:CLKOUT4_NOCOUNT 13.F29.B52
MMCM0:CLKOUT4_USE_FINE_PS 13.F29.B51
MMCM0:CLKOUT5_EDGE 15.F28.B4
MMCM0:CLKOUT5_EN 15.F29.B9
MMCM0:CLKOUT5_NOCOUNT 15.F29.B4
MMCM0:CLKOUT5_USE_FINE_PS 15.F29.B3
MMCM0:CLKOUT6_EDGE 13.F28.B36
MMCM0:CLKOUT6_EN 13.F29.B41
MMCM0:CLKOUT6_NOCOUNT 13.F29.B36
MMCM0:CLKOUT6_USE_FINE_PS 13.F29.B35
MMCM0:CP_BIAS_TRIP_SET 6.F28.B12
MMCM0:DIRECT_PATH_CNTRL 15.F28.B22
MMCM0:DIVCLK_EDGE 13.F28.B9
MMCM0:DIVCLK_NOCOUNT 13.F29.B9
MMCM0:ENABLE.PERF0 24.F29.B38
MMCM0:ENABLE.PERF1 24.F28.B38
MMCM0:ENABLE.PERF2 24.F29.B37
MMCM0:ENABLE.PERF3 24.F28.B37
MMCM0:EN_VCO_DIV1 11.F28.B47
MMCM0:EN_VCO_DIV6 11.F29.B47
MMCM0:GTS_WAIT 1.F28.B30
MMCM0:HVLF_CNT_TEST_EN 6.F29.B25
MMCM0:INTERP_TEST 11.F29.B46
MMCM0:INV.CLKINSEL 1.F29.B45
MMCM0:INV.PSEN 1.F28.B46
MMCM0:INV.PSINCDEC 1.F29.B46
MMCM0:INV.PWRDWN 1.F28.B47
MMCM0:INV.RST 1.F29.B47
MMCM0:IN_DLY_EN 15.F29.B22
MMCM0:LF_LOW_SEL 7.F29.B39
MMCM0:MMCM_EN 1.F29.B31
MMCM0:SEL_HV_NMOS 6.F29.B50
MMCM0:SEL_LV_NMOS 12.F29.B8
MMCM0:SEL_SLIPD 12.F28.B18
MMCM0:SS_EN 1.F28.B31
MMCM0:STARTUP_WAIT 1.F29.B30
MMCM0:SUP_SEL_AREG 6.F28.B48
MMCM0:SUP_SEL_DREG 12.F28.B8
MMCM0:VLF_HIGH_DIS_B 7.F28.B44
MMCM0:VLF_HIGH_PWDN_B 7.F29.B15
PHASER_IN0:BURST_MODE 19.F29.B26
PHASER_IN0:DQS_AUTO_RECAL 18.F28.B49
PHASER_IN0:DQS_BIAS_MODE 18.F29.B49
PHASER_IN0:ENABLE.RCLK 24.F29.B36
PHASER_IN0:EN_ISERDES_RST 18.F29.B55
PHASER_IN0:EN_TEST_RING 19.F29.B23
PHASER_IN0:HALF_CYCLE_ADJ 18.F28.B60
PHASER_IN0:ICLK_TO_RCLK_BYPASS 18.F28.B56
PHASER_IN0:INV.RST 18.F28.B59
PHASER_IN0:PHASER_IN_EN 18.F28.B55
PHASER_IN0:REG_OPT_1 18.F28.B50
PHASER_IN0:REG_OPT_2 18.F29.B61
PHASER_IN0:REG_OPT_4 18.F29.B50
PHASER_IN0:RST_SEL 18.F28.B61
PHASER_IN0:SEL_OUT 18.F28.B52
PHASER_IN0:SYNC_IN_DIV_RST 19.F28.B54
PHASER_IN0:TEST_BP 18.F29.B48
PHASER_IN0:UPDATE_NONACTIVE 18.F28.B48
PHASER_IN0:WR_CYCLES 18.F29.B54
PHASER_IN1:BURST_MODE 22.F29.B58
PHASER_IN1:DQS_AUTO_RECAL 22.F28.B17
PHASER_IN1:DQS_BIAS_MODE 22.F29.B17
PHASER_IN1:ENABLE.RCLK 24.F28.B36
PHASER_IN1:EN_ISERDES_RST 22.F29.B23
PHASER_IN1:EN_TEST_RING 22.F29.B55
PHASER_IN1:HALF_CYCLE_ADJ 22.F28.B28
PHASER_IN1:ICLK_TO_RCLK_BYPASS 22.F28.B24
PHASER_IN1:INV.RST 22.F28.B27
PHASER_IN1:PHASER_IN_EN 22.F28.B23
PHASER_IN1:REG_OPT_1 22.F28.B18
PHASER_IN1:REG_OPT_2 22.F29.B29
PHASER_IN1:REG_OPT_4 22.F29.B18
PHASER_IN1:RST_SEL 22.F28.B29
PHASER_IN1:SEL_OUT 22.F28.B20
PHASER_IN1:SYNC_IN_DIV_RST 23.F28.B22
PHASER_IN1:TEST_BP 22.F29.B16
PHASER_IN1:UPDATE_NONACTIVE 22.F28.B16
PHASER_IN1:WR_CYCLES 22.F29.B22
PHASER_IN2:BURST_MODE 29.F29.B26
PHASER_IN2:DQS_AUTO_RECAL 28.F28.B49
PHASER_IN2:DQS_BIAS_MODE 28.F29.B49
PHASER_IN2:ENABLE.RCLK 24.F29.B35
PHASER_IN2:EN_ISERDES_RST 28.F29.B55
PHASER_IN2:EN_TEST_RING 29.F29.B23
PHASER_IN2:HALF_CYCLE_ADJ 28.F28.B60
PHASER_IN2:ICLK_TO_RCLK_BYPASS 28.F28.B56
PHASER_IN2:INV.RST 28.F28.B59
PHASER_IN2:PHASER_IN_EN 28.F28.B55
PHASER_IN2:REG_OPT_1 28.F28.B50
PHASER_IN2:REG_OPT_2 28.F29.B61
PHASER_IN2:REG_OPT_4 28.F29.B50
PHASER_IN2:RST_SEL 28.F28.B61
PHASER_IN2:SEL_OUT 28.F28.B52
PHASER_IN2:SYNC_IN_DIV_RST 29.F28.B54
PHASER_IN2:TEST_BP 28.F29.B48
PHASER_IN2:UPDATE_NONACTIVE 28.F28.B48
PHASER_IN2:WR_CYCLES 28.F29.B54
PHASER_IN3:BURST_MODE 32.F29.B58
PHASER_IN3:DQS_AUTO_RECAL 32.F28.B17
PHASER_IN3:DQS_BIAS_MODE 32.F29.B17
PHASER_IN3:ENABLE.RCLK 24.F28.B35
PHASER_IN3:EN_ISERDES_RST 32.F29.B23
PHASER_IN3:EN_TEST_RING 32.F29.B55
PHASER_IN3:HALF_CYCLE_ADJ 32.F28.B28
PHASER_IN3:ICLK_TO_RCLK_BYPASS 32.F28.B24
PHASER_IN3:INV.RST 32.F28.B27
PHASER_IN3:PHASER_IN_EN 32.F28.B23
PHASER_IN3:REG_OPT_1 32.F28.B18
PHASER_IN3:REG_OPT_2 32.F29.B29
PHASER_IN3:REG_OPT_4 32.F29.B18
PHASER_IN3:RST_SEL 32.F28.B29
PHASER_IN3:SEL_OUT 32.F28.B20
PHASER_IN3:SYNC_IN_DIV_RST 33.F28.B22
PHASER_IN3:TEST_BP 32.F29.B16
PHASER_IN3:UPDATE_NONACTIVE 32.F28.B16
PHASER_IN3:WR_CYCLES 32.F29.B22
PHASER_OUT0:COARSE_BYPASS 17.F29.B23
PHASER_OUT0:DATA_CTL_N 17.F28.B29
PHASER_OUT0:DATA_RD_CYCLES 17.F29.B21
PHASER_OUT0:EN_OSERDES_RST 17.F28.B23
PHASER_OUT0:EN_TEST_RING 17.F29.B28
PHASER_OUT0:INV.RST 18.F28.B0
PHASER_OUT0:OCLKDELAY_INV 17.F28.B22
PHASER_OUT0:PHASER_OUT_EN 17.F29.B22
PHASER_OUT0:SYNC_IN_DIV_RST 18.F29.B8
PHASER_OUT1:COARSE_BYPASS 20.F29.B55
PHASER_OUT1:DATA_CTL_N 20.F28.B61
PHASER_OUT1:DATA_RD_CYCLES 20.F29.B53
PHASER_OUT1:EN_OSERDES_RST 20.F28.B55
PHASER_OUT1:EN_TEST_RING 20.F29.B60
PHASER_OUT1:INV.RST 21.F28.B32
PHASER_OUT1:OCLKDELAY_INV 20.F28.B54
PHASER_OUT1:PHASER_OUT_EN 20.F29.B54
PHASER_OUT1:SYNC_IN_DIV_RST 21.F29.B40
PHASER_OUT2:COARSE_BYPASS 27.F29.B23
PHASER_OUT2:DATA_CTL_N 27.F28.B29
PHASER_OUT2:DATA_RD_CYCLES 27.F29.B21
PHASER_OUT2:EN_OSERDES_RST 27.F28.B23
PHASER_OUT2:EN_TEST_RING 27.F29.B28
PHASER_OUT2:INV.RST 28.F28.B0
PHASER_OUT2:OCLKDELAY_INV 27.F28.B22
PHASER_OUT2:PHASER_OUT_EN 27.F29.B22
PHASER_OUT2:SYNC_IN_DIV_RST 28.F29.B8
PHASER_OUT3:COARSE_BYPASS 30.F29.B55
PHASER_OUT3:DATA_CTL_N 30.F28.B61
PHASER_OUT3:DATA_RD_CYCLES 30.F29.B53
PHASER_OUT3:EN_OSERDES_RST 30.F28.B55
PHASER_OUT3:EN_TEST_RING 30.F29.B60
PHASER_OUT3:INV.RST 31.F28.B32
PHASER_OUT3:OCLKDELAY_INV 30.F28.B54
PHASER_OUT3:PHASER_OUT_EN 30.F29.B54
PHASER_OUT3:SYNC_IN_DIV_RST 31.F29.B40
PHASER_REF:CP_BIAS_TRIP_SET 26.F29.B1
PHASER_REF:INV.PWRDWN 26.F28.B24
PHASER_REF:INV.RST 26.F28.B16
PHASER_REF:PHASER_REF_EN 26.F29.B24
PHASER_REF:SEL_SLIPD 26.F28.B3
PHASER_REF:SUP_SEL_AREG 26.F29.B7
PHY_CONTROL:BURST_MODE 35.F28.B46
PHY_CONTROL:DATA_CTL_A_N 35.F28.B44
PHY_CONTROL:DATA_CTL_B_N 35.F29.B44
PHY_CONTROL:DATA_CTL_C_N 35.F28.B45
PHY_CONTROL:DATA_CTL_D_N 35.F29.B45
PHY_CONTROL:DISABLE_SEQ_MATCH 34.F28.B15
PHY_CONTROL:MULTI_REGION 34.F28.B14
PHY_CONTROL:PHY_COUNT_ENABLE 35.F29.B15
PHY_CONTROL:SPARE 34.F29.B13
PHY_CONTROL:SYNC_MODE 34.F29.B14
PLL:BUF.CLKOUT0_FREQ_BB 37.F28.B12
PLL:BUF.CLKOUT1_FREQ_BB 37.F29.B12
PLL:BUF.CLKOUT2_FREQ_BB 37.F28.B13
PLL:BUF.CLKOUT3_FREQ_BB 37.F29.B13
PLL:CLKFBIN_EDGE 39.F29.B62
PLL:CLKFBIN_NOCOUNT 39.F28.B62
PLL:CLKFBOUT_EDGE 39.F29.B43
PLL:CLKFBOUT_EN 39.F28.B38
PLL:CLKFBOUT_NOCOUNT 39.F28.B43
PLL:CLKOUT0_EDGE 38.F29.B11
PLL:CLKOUT0_EN 38.F28.B6
PLL:CLKOUT0_NOCOUNT 38.F28.B11
PLL:CLKOUT1_EDGE 38.F29.B27
PLL:CLKOUT1_EN 38.F28.B22
PLL:CLKOUT1_NOCOUNT 38.F28.B27
PLL:CLKOUT2_EDGE 38.F29.B43
PLL:CLKOUT2_EN 38.F28.B38
PLL:CLKOUT2_NOCOUNT 38.F28.B43
PLL:CLKOUT3_EDGE 38.F29.B59
PLL:CLKOUT3_EN 38.F28.B54
PLL:CLKOUT3_NOCOUNT 38.F28.B59
PLL:CLKOUT4_EDGE 39.F29.B11
PLL:CLKOUT4_EN 39.F28.B6
PLL:CLKOUT4_NOCOUNT 39.F28.B11
PLL:CLKOUT5_EDGE 37.F29.B59
PLL:CLKOUT5_EN 37.F28.B54
PLL:CLKOUT5_NOCOUNT 37.F28.B59
PLL:CP_BIAS_TRIP_SET 46.F29.B51
PLL:DIRECT_PATH_CNTRL 37.F29.B41
PLL:DIVCLK_EDGE 39.F29.B54
PLL:DIVCLK_NOCOUNT 39.F28.B54
PLL:EN_VCO_DIV1 41.F29.B16
PLL:EN_VCO_DIV6 41.F28.B16
PLL:GTS_WAIT 48.F29.B33
PLL:HVLF_CNT_TEST_EN 46.F28.B38
PLL:INV.CLKINSEL 48.F28.B18
PLL:INV.PWRDWN 48.F29.B16
PLL:INV.RST 48.F28.B16
PLL:IN_DLY_EN 37.F28.B41
PLL:LF_LOW_SEL 45.F28.B24
PLL:PLL_EN 48.F28.B32
PLL:SEL_HV_NMOS 46.F28.B13
PLL:SEL_LV_NMOS 40.F28.B55
PLL:STARTUP_WAIT 48.F28.B33
PLL:SUP_SEL_AREG 46.F29.B15
PLL:SUP_SEL_DREG 40.F29.B55
PLL:VLF_HIGH_DIS_B 45.F29.B19
PLL:VLF_HIGH_PWDN_B 45.F28.B48
non-inverted [0]
BUFMRCE0:INV.CE 50.F28.B28
BUFMRCE1:INV.CE 50.F29.B28
inverted ~[0]
BUFMRCE0:MUX.I 50.F27.B31 50.F26.B31 50.F27.B28 50.F27.B30 25.F26.B1 25.F27.B0 25.F26.B0 50.F26.B28 25.F29.B2 25.F28.B2
NONE 0 0 0 0 0 0 0 0 0 0
CCIO0 0 0 0 0 0 0 0 0 0 1
HIN4 0 0 0 0 0 0 1 1 1 0
HIN5 0 0 0 0 0 1 0 1 1 0
HIN6 0 0 0 0 1 0 0 1 1 0
HIN7 0 0 0 1 0 0 0 1 1 0
HIN8 0 0 1 0 0 0 1 0 1 0
HIN9 0 0 1 0 0 1 0 0 1 0
HIN10 0 0 1 0 1 0 0 0 1 0
HIN11 0 0 1 1 0 0 0 0 1 0
CKINT0 0 1 0 0 0 0 0 1 1 0
HIN12 0 1 1 0 0 0 0 0 1 0
CKINT1 1 0 0 0 0 0 0 1 1 0
HIN13 1 0 1 0 0 0 0 0 1 0
BUFMRCE1:MUX.I 50.F26.B30 50.F27.B29 50.F27.B27 50.F26.B29 25.F27.B2 25.F26.B2 25.F27.B1 50.F26.B27 50.F27.B26 50.F26.B26
NONE 0 0 0 0 0 0 0 0 0 0
CCIO3 0 0 0 0 0 0 0 0 0 1
HIN4 0 0 0 0 0 0 1 1 1 0
HIN5 0 0 0 0 0 1 0 1 1 0
HIN6 0 0 0 0 1 0 0 1 1 0
HIN7 0 0 0 1 0 0 0 1 1 0
HIN8 0 0 1 0 0 0 1 0 1 0
HIN9 0 0 1 0 0 1 0 0 1 0
HIN10 0 0 1 0 1 0 0 0 1 0
HIN11 0 0 1 1 0 0 0 0 1 0
CKINT0 0 1 0 0 0 0 0 1 1 0
HIN12 0 1 1 0 0 0 0 0 1 0
CKINT1 1 0 0 0 0 0 0 1 1 0
HIN13 1 0 1 0 0 0 0 0 1 0
CMT_BOT:BUF.FREQ_BB0.D 16.F29.B45 16.F28.B54
CMT_BOT:BUF.FREQ_BB0.U 16.F29.B53 16.F28.B46
CMT_BOT:BUF.FREQ_BB1.D 16.F29.B46 16.F28.B55
CMT_BOT:BUF.FREQ_BB1.U 16.F29.B54 16.F28.B47
CMT_BOT:BUF.FREQ_BB2.D 16.F29.B47 16.F28.B56
CMT_BOT:BUF.FREQ_BB2.U 16.F29.B55 16.F28.B48
CMT_BOT:BUF.FREQ_BB3.D 16.F29.B48 16.F28.B57
CMT_BOT:BUF.FREQ_BB3.U 16.F29.B56 16.F28.B49
CMT_BOT:ENABLE.FREQ_BB0_S 16.F29.B49 16.F29.B41
CMT_BOT:ENABLE.FREQ_BB1_S 16.F29.B50 16.F29.B42
CMT_BOT:ENABLE.FREQ_BB2_S 16.F29.B51 16.F29.B43
CMT_BOT:ENABLE.FREQ_BB3_S 16.F29.B52 16.F29.B44
CMT_TOP:BUF.FREQ_BB0.D 36.F29.B45 36.F28.B54
CMT_TOP:BUF.FREQ_BB0.U 36.F29.B53 36.F28.B46
CMT_TOP:BUF.FREQ_BB1.D 36.F29.B46 36.F28.B55
CMT_TOP:BUF.FREQ_BB1.U 36.F29.B54 36.F28.B47
CMT_TOP:BUF.FREQ_BB2.D 36.F29.B47 36.F28.B56
CMT_TOP:BUF.FREQ_BB2.U 36.F29.B55 36.F28.B48
CMT_TOP:BUF.FREQ_BB3.D 36.F29.B48 36.F28.B57
CMT_TOP:BUF.FREQ_BB3.U 36.F29.B56 36.F28.B49
CMT_TOP:ENABLE.FREQ_BB0_N 36.F28.B50 36.F28.B42
CMT_TOP:ENABLE.FREQ_BB1_N 36.F28.B51 36.F28.B43
CMT_TOP:ENABLE.FREQ_BB2_N 36.F28.B52 36.F28.B44
CMT_TOP:ENABLE.FREQ_BB3_N 36.F28.B53 36.F28.B45
CMT_TOP:ENABLE.SYNC_BB 36.F29.B39 36.F28.B32
MMCM0:CLKFBOUT_MX 13.F28.B19 13.F29.B19
MMCM0:CLKOUT0_MX 14.F28.B51 14.F29.B51
MMCM0:CLKOUT1_MX 14.F28.B35 14.F29.B35
MMCM0:CLKOUT2_MX 14.F28.B19 14.F29.B19
MMCM0:CLKOUT3_MX 14.F28.B3 14.F29.B3
MMCM0:CLKOUT4_MX 13.F28.B51 13.F29.B51
MMCM0:CLKOUT5_MX 15.F28.B3 15.F29.B3
MMCM0:CLKOUT6_MX 13.F28.B35 13.F29.B35
MMCM0:CP_RES 6.F29.B13 6.F28.B14
MMCM0:EN_CURR_SINK 6.F29.B48 6.F28.B49
MMCM0:FREQ_COMP 12.F29.B39 12.F28.B40
MMCM0:LFHF 6.F28.B4 6.F29.B5
MMCM0:LF_NEN 7.F28.B40 7.F29.B41
MMCM0:LF_PEN 7.F28.B42 7.F29.B43
MMCM0:MVDD_SEL 6.F29.B49 6.F28.B50
MMCM0:SYNTH_CLK_DIV 15.F28.B47 15.F29.B47
MMCM0:TMUX_MUX_SEL 15.F28.B24 15.F29.B24
MMCM0:VREF_START 7.F29.B17 7.F28.B18
PHASER_IN0:RD_ADDR_INIT 18.F29.B51 18.F28.B51
PHASER_IN1:RD_ADDR_INIT 22.F29.B19 22.F28.B19
PHASER_IN2:RD_ADDR_INIT 28.F29.B51 28.F28.B51
PHASER_IN3:RD_ADDR_INIT 32.F29.B19 32.F28.B19
PHASER_REF:CP_RES 26.F29.B56 26.F28.B56
PHASER_REF:LF_NEN 26.F29.B31 26.F28.B31
PHASER_REF:LF_PEN 26.F29.B30 26.F28.B30
PHASER_REF:TMUX_MUX_SEL 26.F29.B2 26.F28.B2
PLL:CLKFBOUT_MX 39.F29.B44 39.F28.B44
PLL:CLKOUT0_MX 38.F29.B12 38.F28.B12
PLL:CLKOUT1_MX 38.F29.B28 38.F28.B28
PLL:CLKOUT2_MX 38.F29.B44 38.F28.B44
PLL:CLKOUT3_MX 38.F29.B60 38.F28.B60
PLL:CLKOUT4_MX 39.F29.B12 39.F28.B12
PLL:CLKOUT5_MX 37.F29.B60 37.F28.B60
PLL:CP_RES 46.F28.B50 46.F29.B49
PLL:EN_CURR_SINK 46.F28.B15 46.F29.B14
PLL:FREQ_COMP 40.F28.B24 40.F29.B23
PLL:LFHF 46.F29.B59 46.F28.B58
PLL:LF_NEN 45.F29.B23 45.F28.B22
PLL:LF_PEN 45.F29.B21 45.F28.B20
PLL:MVDD_SEL 46.F28.B14 46.F29.B13
PLL:SYNTH_CLK_DIV 37.F29.B16 37.F28.B16
PLL:TMUX_MUX_SEL 37.F29.B39 37.F28.B39
PLL:VREF_START 45.F28.B46 45.F29.B45
non-inverted [1] [0]
CMT_BOT:ENABLE.FREQ_BB0 16.F29.B32 16.F28.B50 16.F28.B42
CMT_BOT:ENABLE.FREQ_BB1 16.F28.B51 16.F28.B43 16.F28.B33
CMT_BOT:ENABLE.FREQ_BB2 16.F29.B33 16.F28.B52 16.F28.B44
CMT_BOT:ENABLE.FREQ_BB3 16.F28.B53 16.F28.B45 16.F28.B34
CMT_TOP:ENABLE.FREQ_BB0 36.F29.B49 36.F29.B41 36.F29.B32
CMT_TOP:ENABLE.FREQ_BB1 36.F29.B50 36.F29.B42 36.F28.B33
CMT_TOP:ENABLE.FREQ_BB2 36.F29.B51 36.F29.B43 36.F29.B33
CMT_TOP:ENABLE.FREQ_BB3 36.F29.B52 36.F29.B44 36.F28.B34
MMCM0:AVDD_COMP_SET 6.F28.B43 6.F29.B43 6.F28.B44
MMCM0:AVDD_VBG_PD 6.F29.B44 6.F28.B45 6.F29.B45
MMCM0:CLKFBOUT_FRAC 13.F29.B16 13.F28.B17 13.F29.B17
MMCM0:CLKFBOUT_PM_FALL 13.F28.B33 13.F29.B33 13.F28.B34
MMCM0:CLKFBOUT_PM_RISE 13.F28.B24 13.F29.B24 13.F28.B25
MMCM0:CLKOUT0_FRAC 14.F29.B48 14.F28.B49 14.F29.B49
MMCM0:CLKOUT0_PM_FALL 15.F28.B1 15.F29.B1 15.F28.B2
MMCM0:CLKOUT0_PM_RISE 14.F28.B56 14.F29.B56 14.F28.B57
MMCM0:CLKOUT1_PM 14.F28.B40 14.F29.B40 14.F28.B41
MMCM0:CLKOUT2_PM 14.F28.B24 14.F29.B24 14.F28.B25
MMCM0:CLKOUT3_PM 14.F28.B8 14.F29.B8 14.F28.B9
MMCM0:CLKOUT4_PM 13.F28.B56 13.F29.B56 13.F28.B57
MMCM0:CLKOUT5_PM 15.F28.B8 15.F29.B8 15.F28.B9
MMCM0:CLKOUT6_PM 13.F28.B40 13.F29.B40 13.F28.B41
MMCM0:DVDD_COMP_SET 12.F28.B3 12.F29.B3 12.F28.B4
MMCM0:DVDD_VBG_PD 12.F29.B4 12.F28.B5 12.F29.B5
MMCM0:HROW_DLY_SET 15.F29.B56 15.F28.B57 15.F29.B57
MMCM0:MAN_LF 7.F29.B45 7.F28.B46 7.F29.B47
MMCM0:SS_STEPS 15.F29.B30 15.F28.B31 15.F29.B31
MMCM0:SS_STEPS_INIT 15.F28.B29 15.F29.B29 15.F28.B30
PHASER_IN0:DQS_FIND_PATTERN 19.F28.B23 19.F29.B22 19.F28.B22
PHASER_IN0:SEL_CLK_OFFSET 18.F29.B60 18.F28.B53 18.F29.B52
PHASER_IN1:DQS_FIND_PATTERN 22.F28.B55 22.F29.B54 22.F28.B54
PHASER_IN1:SEL_CLK_OFFSET 22.F29.B28 22.F28.B21 22.F29.B20
PHASER_IN2:DQS_FIND_PATTERN 29.F28.B23 29.F29.B22 29.F28.B22
PHASER_IN2:SEL_CLK_OFFSET 28.F29.B60 28.F28.B53 28.F29.B52
PHASER_IN3:DQS_FIND_PATTERN 32.F28.B55 32.F29.B54 32.F28.B54
PHASER_IN3:SEL_CLK_OFFSET 32.F29.B28 32.F28.B21 32.F29.B20
PHASER_REF:AVDD_COMP_SET 26.F29.B63 26.F28.B63 26.F29.B62
PHASER_REF:AVDD_VBG_PD 26.F28.B62 26.F29.B61 26.F28.B61
PHASER_REF:MAN_LF 26.F29.B17 26.F28.B17 26.F29.B16
PHASER_REF:PHASER_REF_MISC 26.F28.B1 26.F29.B0 26.F28.B0
PHASER_REF:SEL_LF_HIGH 26.F28.B7 26.F29.B6 26.F28.B6
PHY_CONTROL:CO_DURATION 35.F28.B13 35.F29.B12 35.F28.B12
PHY_CONTROL:DI_DURATION 34.F29.B46 34.F28.B46 34.F29.B45
PHY_CONTROL:DO_DURATION 34.F28.B13 34.F29.B12 34.F28.B12
PLL:AVDD_COMP_SET 46.F29.B20 46.F28.B20 46.F29.B19
PLL:AVDD_VBG_PD 46.F28.B19 46.F29.B18 46.F28.B18
PLL:CLKFBOUT_PM 39.F29.B39 39.F28.B39 39.F29.B38
PLL:CLKOUT0_PM 38.F29.B7 38.F28.B7 38.F29.B6
PLL:CLKOUT1_PM 38.F29.B23 38.F28.B23 38.F29.B22
PLL:CLKOUT2_PM 38.F29.B39 38.F28.B39 38.F29.B38
PLL:CLKOUT3_PM 38.F29.B55 38.F28.B55 38.F29.B54
PLL:CLKOUT4_PM 39.F29.B7 39.F28.B7 39.F29.B6
PLL:CLKOUT5_PM 37.F29.B55 37.F28.B55 37.F29.B54
PLL:DVDD_COMP_SET 40.F29.B60 40.F28.B60 40.F29.B59
PLL:DVDD_VBG_PD 40.F28.B59 40.F29.B58 40.F28.B58
PLL:HROW_DLY_SET 37.F28.B7 37.F29.B6 37.F28.B6
PLL:MAN_LF 45.F28.B18 45.F29.B17 45.F28.B16
non-inverted [2] [1] [0]
CMT_BOT:MUX.FREQ_BB0 16.F28.B60 16.F29.B59 16.F29.B34
CMT_BOT:MUX.FREQ_BB1 16.F28.B61 16.F29.B60 16.F28.B35
CMT_BOT:MUX.FREQ_BB2 16.F28.B62 16.F29.B61 16.F29.B35
CMT_BOT:MUX.FREQ_BB3 16.F28.B63 16.F29.B62 16.F28.B36
NONE 0 0 0
MMCM_CLKOUT0 0 0 1
MMCM_CLKOUT1 0 1 1
MMCM_CLKOUT2 1 0 1
MMCM_CLKOUT3 1 1 1
CMT_TOP:MUX.FREQREFCLK 36.F29.B37 36.F28.B37 36.F29.B36
PLL_CLKOUT0 0 0 0
FREQ_BB0 0 0 1
FREQ_BB1 0 1 1
FREQ_BB2 1 0 1
FREQ_BB3 1 1 1
CMT_TOP:MUX.FREQ_BB0 36.F28.B60 36.F29.B59 36.F29.B34
CMT_TOP:MUX.FREQ_BB1 36.F28.B61 36.F29.B60 36.F28.B35
CMT_TOP:MUX.FREQ_BB2 36.F28.B62 36.F29.B61 36.F29.B35
CMT_TOP:MUX.FREQ_BB3 36.F28.B63 36.F29.B62 36.F28.B36
NONE 0 0 0
PLL_CLKOUT0 0 0 1
PLL_CLKOUT1 0 1 1
PLL_CLKOUT2 1 0 1
PLL_CLKOUT3 1 1 1
CMT_TOP:MUX.MEMREFCLK 36.F29.B57 36.F28.B41 36.F29.B40
PLL_CLKOUT1 0 0 0
FREQ_BB0 0 0 1
FREQ_BB1 0 1 1
FREQ_BB2 1 0 1
FREQ_BB3 1 1 1
CMT_TOP:MUX.SYNCIN 36.F28.B59 36.F29.B58 36.F28.B58
PLL_CLKOUT2 0 0 0
FREQ_BB0 0 0 1
FREQ_BB1 0 1 1
FREQ_BB2 1 0 1
FREQ_BB3 1 1 1
HCLK_CMT:MUX.FREQ_BB0 25.F28.B3 25.F29.B3 24.F29.B63
NONE 0 0 0
CKINT0 0 1 1
CCIO0 1 0 1
HCLK_CMT:MUX.FREQ_BB1 25.F28.B1 25.F29.B1 24.F28.B63
NONE 0 0 0
CKINT1 0 1 1
CCIO1 1 0 1
HCLK_CMT:MUX.FREQ_BB2 25.F28.B0 25.F29.B0 24.F29.B62
NONE 0 0 0
CKINT2 0 1 1
CCIO2 1 0 1
HCLK_CMT:MUX.FREQ_BB3 25.F26.B3 25.F27.B3 24.F28.B62
NONE 0 0 0
CKINT3 0 1 1
CCIO3 1 0 1
HCLK_CMT:MUX.HOUT0 24.F26.B57 24.F27.B57 24.F26.B58 24.F27.B58 24.F26.B59 24.F27.B59 24.F26.B53 24.F26.B54 24.F27.B53 24.F27.B55 24.F27.B56 24.F26.B56 24.F26.B55 24.F27.B54
HCLK_CMT:MUX.HOUT1 24.F28.B57 24.F29.B57 24.F28.B58 24.F29.B58 24.F28.B59 24.F29.B59 24.F28.B53 24.F28.B54 24.F29.B53 24.F29.B55 24.F29.B56 24.F28.B56 24.F28.B55 24.F29.B54
HCLK_CMT:MUX.HOUT10 25.F29.B13 25.F28.B13 25.F29.B12 25.F28.B12 25.F29.B11 25.F28.B11 25.F29.B17 25.F29.B16 25.F28.B17 25.F28.B15 25.F28.B14 25.F29.B14 25.F29.B15 25.F28.B16
HCLK_CMT:MUX.HOUT11 25.F27.B20 25.F26.B20 25.F27.B19 25.F26.B19 25.F27.B18 25.F26.B18 25.F27.B24 25.F27.B23 25.F26.B24 25.F26.B22 25.F26.B21 25.F27.B21 25.F27.B22 25.F26.B23
HCLK_CMT:MUX.HOUT12 25.F29.B20 25.F28.B20 25.F29.B19 25.F28.B19 25.F29.B18 25.F28.B18 25.F29.B24 25.F29.B23 25.F28.B24 25.F28.B22 25.F28.B21 25.F29.B21 25.F29.B22 25.F28.B23
HCLK_CMT:MUX.HOUT13 25.F27.B27 25.F26.B27 25.F27.B26 25.F26.B26 25.F27.B25 25.F26.B25 25.F27.B31 25.F27.B30 25.F26.B31 25.F26.B29 25.F26.B28 25.F27.B28 25.F27.B29 25.F26.B30
HCLK_CMT:MUX.HOUT2 24.F26.B50 24.F27.B50 24.F26.B51 24.F27.B51 24.F26.B52 24.F27.B52 24.F26.B46 24.F26.B47 24.F27.B46 24.F27.B48 24.F27.B49 24.F26.B49 24.F26.B48 24.F27.B47
HCLK_CMT:MUX.HOUT3 24.F28.B50 24.F29.B50 24.F28.B51 24.F29.B51 24.F28.B52 24.F29.B52 24.F28.B46 24.F28.B47 24.F29.B46 24.F29.B48 24.F29.B49 24.F28.B49 24.F28.B48 24.F29.B47
HCLK_CMT:MUX.HOUT4 24.F26.B43 24.F27.B43 24.F26.B44 24.F27.B44 24.F26.B45 24.F27.B45 24.F26.B39 24.F26.B40 24.F27.B39 24.F27.B41 24.F27.B42 24.F26.B42 24.F26.B41 24.F27.B40
HCLK_CMT:MUX.HOUT5 24.F28.B43 24.F29.B43 24.F28.B44 24.F29.B44 24.F28.B45 24.F29.B45 24.F28.B39 24.F28.B40 24.F29.B39 24.F29.B41 24.F29.B42 24.F28.B42 24.F28.B41 24.F29.B40
HCLK_CMT:MUX.HOUT6 24.F26.B36 24.F27.B36 24.F26.B37 24.F27.B37 24.F26.B38 24.F27.B38 24.F26.B32 24.F26.B33 24.F27.B32 24.F27.B34 24.F27.B35 24.F26.B35 24.F26.B34 24.F27.B33
HCLK_CMT:MUX.HOUT7 25.F27.B6 25.F26.B6 25.F27.B5 25.F26.B5 25.F27.B4 25.F26.B4 25.F27.B10 25.F27.B9 25.F26.B10 25.F26.B8 25.F26.B7 25.F27.B7 25.F27.B8 25.F26.B9
HCLK_CMT:MUX.HOUT8 25.F29.B6 25.F28.B6 25.F29.B5 25.F28.B5 25.F29.B4 25.F28.B4 25.F29.B10 25.F29.B9 25.F28.B10 25.F28.B8 25.F28.B7 25.F29.B7 25.F29.B8 25.F28.B9
HCLK_CMT:MUX.HOUT9 25.F27.B13 25.F26.B13 25.F27.B12 25.F26.B12 25.F27.B11 25.F26.B11 25.F27.B17 25.F27.B16 25.F26.B17 25.F26.B15 25.F26.B14 25.F27.B14 25.F27.B15 25.F26.B16
NONE 0 0 0 0 0 0 0 0 0 0 0 0 0 0
HCLK0 0 0 0 0 0 1 0 0 0 0 0 0 0 1
HCLK6 0 0 0 0 0 1 0 0 0 0 0 0 1 0
HIN4 0 0 0 0 0 1 0 0 0 0 0 1 0 0
HIN8 0 0 0 0 0 1 0 0 0 0 1 0 0 0
MMCM_CLKOUT6 0 0 0 0 0 1 0 0 0 1 0 0 0 0
PLL_CLKFBOUT 0 0 0 0 0 1 0 0 1 0 0 0 0 0
MMCM_CLKOUT2 0 0 0 0 0 1 0 1 0 0 0 0 0 0
PLL_CLKOUT0 0 0 0 0 0 1 1 0 0 0 0 0 0 0
HCLK1 0 0 0 0 1 0 0 0 0 0 0 0 0 1
HCLK7 0 0 0 0 1 0 0 0 0 0 0 0 1 0
HIN5 0 0 0 0 1 0 0 0 0 0 0 1 0 0
HIN9 0 0 0 0 1 0 0 0 0 0 1 0 0 0
MMCM_CLKFBOUT 0 0 0 0 1 0 0 0 0 1 0 0 0 0
PLL_TMUXOUT 0 0 0 0 1 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT2B 0 0 0 0 1 0 0 1 0 0 0 0 0 0
PLL_CLKOUT1 0 0 0 0 1 0 1 0 0 0 0 0 0 0
HCLK2 0 0 0 1 0 0 0 0 0 0 0 0 0 1
HCLK8 0 0 0 1 0 0 0 0 0 0 0 0 1 0
HIN6 0 0 0 1 0 0 0 0 0 0 0 1 0 0
HIN10 0 0 0 1 0 0 0 0 0 0 1 0 0 0
MMCM_CLKFBOUTB 0 0 0 1 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT0 0 0 0 1 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT3 0 0 0 1 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT2 0 0 0 1 0 0 1 0 0 0 0 0 0 0
HCLK3 0 0 1 0 0 0 0 0 0 0 0 0 0 1
HCLK9 0 0 1 0 0 0 0 0 0 0 0 0 1 0
HIN7 0 0 1 0 0 0 0 0 0 0 0 1 0 0
HIN11 0 0 1 0 0 0 0 0 0 0 1 0 0 0
MMCM_TMUXOUT 0 0 1 0 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT0B 0 0 1 0 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT3B 0 0 1 0 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT3 0 0 1 0 0 0 1 0 0 0 0 0 0 0
HCLK4 0 1 0 0 0 0 0 0 0 0 0 0 0 1
HCLK10 0 1 0 0 0 0 0 0 0 0 0 0 1 0
PHASER_REF_BOUNCE2 0 1 0 0 0 0 0 0 0 0 0 1 0 0
HIN12 0 1 0 0 0 0 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE0 0 1 0 0 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT1 0 1 0 0 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT4 0 1 0 0 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT4 0 1 0 0 0 0 1 0 0 0 0 0 0 0
HCLK5 1 0 0 0 0 0 0 0 0 0 0 0 0 1
HCLK11 1 0 0 0 0 0 0 0 0 0 0 0 1 0
PHASER_REF_BOUNCE3 1 0 0 0 0 0 0 0 0 0 0 1 0 0
HIN13 1 0 0 0 0 0 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE1 1 0 0 0 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT1B 1 0 0 0 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT5 1 0 0 0 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT5 1 0 0 0 0 0 1 0 0 0 0 0 0 0
HCLK_CMT:MUX.LCLK0_CMT_D 24.F26.B17 24.F27.B16 24.F27.B17 24.F26.B18 24.F27.B18 24.F26.B19 24.F27.B19 24.F26.B20 24.F27.B20
HCLK_CMT:MUX.LCLK0_CMT_U 25.F27.B46 25.F26.B47 25.F26.B46 25.F27.B45 25.F26.B45 25.F27.B44 25.F26.B44 25.F27.B43 25.F26.B43
HCLK_CMT:MUX.LCLK1_CMT_D 24.F28.B17 24.F29.B16 24.F29.B17 24.F28.B18 24.F29.B18 24.F28.B19 24.F29.B19 24.F28.B20 24.F29.B20
HCLK_CMT:MUX.LCLK1_CMT_U 25.F29.B46 25.F28.B47 25.F28.B46 25.F29.B45 25.F28.B45 25.F29.B44 25.F28.B44 25.F29.B43 25.F28.B43
NONE 0 0 0 0 0 0 0 0 0
RCLK0 0 0 1 0 0 0 0 0 1
RCLK1 0 0 1 0 0 0 0 1 0
RCLK2 0 0 1 0 0 0 1 0 0
RCLK3 0 0 1 0 0 1 0 0 0
HCLK0 0 1 0 0 0 0 0 0 1
HCLK1 0 1 0 0 0 0 0 1 0
HCLK2 0 1 0 0 0 0 1 0 0
HCLK3 0 1 0 0 0 1 0 0 0
HCLK4 0 1 0 0 1 0 0 0 0
HCLK5 0 1 0 1 0 0 0 0 0
HCLK6 1 0 0 0 0 0 0 0 1
HCLK7 1 0 0 0 0 0 0 1 0
HCLK8 1 0 0 0 0 0 1 0 0
HCLK9 1 0 0 0 0 1 0 0 0
HCLK10 1 0 0 0 1 0 0 0 0
HCLK11 1 0 0 1 0 0 0 0 0
HCLK_CMT:MUX.PERF0 50.F26.B20 50.F27.B19 50.F26.B18 50.F26.B17 50.F26.B16
HCLK_CMT:MUX.PERF1 50.F27.B20 50.F26.B19 50.F27.B18 50.F27.B17 50.F27.B16
NONE 0 0 0 0 0
PHASER_IN_RCLK0 0 1 0 0 1
PHASER_IN_RCLK1 0 1 0 1 0
PHASER_IN_RCLK2 0 1 1 0 0
MMCM_PERF0 1 0 0 0 1
MMCM_PERF1 1 0 0 1 0
PHASER_IN_RCLK3 1 0 1 0 0
HCLK_CMT:MUX.PERF2 50.F28.B20 50.F29.B19 50.F28.B18 50.F28.B17 50.F28.B16
HCLK_CMT:MUX.PERF3 50.F29.B20 50.F28.B19 50.F29.B18 50.F29.B17 50.F29.B16
NONE 0 0 0 0 0
PHASER_IN_RCLK0 0 1 0 0 1
PHASER_IN_RCLK1 0 1 0 1 0
PHASER_IN_RCLK2 0 1 1 0 0
MMCM_PERF2 1 0 0 0 1
MMCM_PERF3 1 0 0 1 0
PHASER_IN_RCLK3 1 0 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE0 24.F27.B61 24.F27.B60 24.F26.B61
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO0 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE1 24.F26.B60 25.F27.B47 24.F26.B16
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO1 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE2 25.F28.B25 25.F28.B26 25.F29.B25
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO2 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE3 25.F29.B26 25.F29.B27 25.F28.B27
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO3 1 0 0
MMCM0:ANALOG_MISC 11.F29.B11 11.F28.B12 11.F29.B13 11.F28.B14
MMCM0:AVDD_VBG_SEL 6.F28.B46 6.F29.B46 6.F28.B47 6.F29.B47
MMCM0:CLKBURST_CNT 15.F28.B26 15.F29.B26 15.F28.B27 15.F29.B27
MMCM0:CP 6.F28.B8 6.F29.B9 6.F28.B10 6.F29.B11
MMCM0:DVDD_VBG_SEL 12.F28.B6 12.F29.B6 12.F28.B7 12.F29.B7
MMCM0:RES 6.F28.B0 6.F29.B1 6.F28.B2 6.F29.B3
MMCM0:SKEW_FLOP_INV 15.F28.B38 15.F29.B38 15.F28.B39 15.F29.B39
PHASER_IN0:CLKOUT_DIV_ST 19.F28.B56 19.F29.B55 19.F28.B55 19.F29.B54
PHASER_IN1:CLKOUT_DIV_ST 23.F28.B24 23.F29.B23 23.F28.B23 23.F29.B22
PHASER_IN2:CLKOUT_DIV_ST 29.F28.B56 29.F29.B55 29.F28.B55 29.F29.B54
PHASER_IN3:CLKOUT_DIV_ST 33.F28.B24 33.F29.B23 33.F28.B23 33.F29.B22
PHASER_OUT0:CLKOUT_DIV_ST 18.F29.B10 18.F28.B10 18.F29.B9 18.F28.B9
PHASER_OUT1:CLKOUT_DIV_ST 21.F29.B42 21.F28.B42 21.F29.B41 21.F28.B41
PHASER_OUT2:CLKOUT_DIV_ST 28.F29.B10 28.F28.B10 28.F29.B9 28.F28.B9
PHASER_OUT3:CLKOUT_DIV_ST 31.F29.B42 31.F28.B42 31.F29.B41 31.F28.B41
PHASER_REF:AVDD_VBG_SEL 26.F29.B60 26.F28.B60 26.F29.B59 26.F28.B59
PHASER_REF:CP 26.F29.B58 26.F28.B58 26.F29.B57 26.F28.B57
PHY_CONTROL:AO_TOGGLE 34.F29.B55 34.F28.B55 34.F29.B54 34.F28.B54
PHY_CONTROL:AO_WRLVL_EN 35.F28.B15 35.F29.B14 35.F28.B14 35.F29.B13
PLL:ANALOG_MISC 41.F28.B52 41.F29.B51 41.F28.B50 41.F29.B49
PLL:AVDD_VBG_SEL 46.F29.B17 46.F28.B17 46.F29.B16 46.F28.B16
PLL:CP 46.F29.B55 46.F28.B54 46.F29.B53 46.F28.B52
PLL:DVDD_VBG_SEL 40.F29.B57 40.F28.B57 40.F29.B56 40.F28.B56
PLL:RES 46.F29.B63 46.F28.B62 46.F29.B61 46.F28.B60
PLL:SKEW_FLOP_INV 37.F29.B25 37.F28.B25 37.F29.B24 37.F28.B24
non-inverted [3] [2] [1] [0]
MMCM0:CLKFBIN_HT 13.F28.B2 13.F29.B2 13.F28.B3 13.F29.B3 13.F28.B4 13.F29.B4
MMCM0:CLKFBIN_LT 13.F28.B5 13.F29.B5 13.F28.B6 13.F29.B6 13.F28.B7 13.F29.B7
MMCM0:CLKFBOUT_DT 13.F28.B21 13.F29.B21 13.F28.B22 13.F29.B22 13.F28.B23 13.F29.B23
MMCM0:CLKFBOUT_HT 13.F28.B26 13.F29.B26 13.F28.B27 13.F29.B27 13.F28.B28 13.F29.B28
MMCM0:CLKFBOUT_LT 13.F28.B29 13.F29.B29 13.F28.B30 13.F29.B30 13.F28.B31 13.F29.B31
MMCM0:CLKOUT0_DT 14.F28.B53 14.F29.B53 14.F28.B54 14.F29.B54 14.F28.B55 14.F29.B55
MMCM0:CLKOUT0_HT 14.F28.B58 14.F29.B58 14.F28.B59 14.F29.B59 14.F28.B60 14.F29.B60
MMCM0:CLKOUT0_LT 14.F28.B61 14.F29.B61 14.F28.B62 14.F29.B62 14.F28.B63 14.F29.B63
MMCM0:CLKOUT1_DT 14.F28.B37 14.F29.B37 14.F28.B38 14.F29.B38 14.F28.B39 14.F29.B39
MMCM0:CLKOUT1_HT 14.F28.B42 14.F29.B42 14.F28.B43 14.F29.B43 14.F28.B44 14.F29.B44
MMCM0:CLKOUT1_LT 14.F28.B45 14.F29.B45 14.F28.B46 14.F29.B46 14.F28.B47 14.F29.B47
MMCM0:CLKOUT2_DT 14.F28.B21 14.F29.B21 14.F28.B22 14.F29.B22 14.F28.B23 14.F29.B23
MMCM0:CLKOUT2_HT 14.F28.B26 14.F29.B26 14.F28.B27 14.F29.B27 14.F28.B28 14.F29.B28
MMCM0:CLKOUT2_LT 14.F28.B29 14.F29.B29 14.F28.B30 14.F29.B30 14.F28.B31 14.F29.B31
MMCM0:CLKOUT3_DT 14.F28.B5 14.F29.B5 14.F28.B6 14.F29.B6 14.F28.B7 14.F29.B7
MMCM0:CLKOUT3_HT 14.F28.B10 14.F29.B10 14.F28.B11 14.F29.B11 14.F28.B12 14.F29.B12
MMCM0:CLKOUT3_LT 14.F28.B13 14.F29.B13 14.F28.B14 14.F29.B14 14.F28.B15 14.F29.B15
MMCM0:CLKOUT4_DT 13.F28.B53 13.F29.B53 13.F28.B54 13.F29.B54 13.F28.B55 13.F29.B55
MMCM0:CLKOUT4_HT 13.F28.B58 13.F29.B58 13.F28.B59 13.F29.B59 13.F28.B60 13.F29.B60
MMCM0:CLKOUT4_LT 13.F28.B61 13.F29.B61 13.F28.B62 13.F29.B62 13.F28.B63 13.F29.B63
MMCM0:CLKOUT5_DT 15.F28.B5 15.F29.B5 15.F28.B6 15.F29.B6 15.F28.B7 15.F29.B7
MMCM0:CLKOUT5_HT 15.F28.B10 15.F29.B10 15.F28.B11 15.F29.B11 15.F28.B12 15.F29.B12
MMCM0:CLKOUT5_LT 15.F28.B13 15.F29.B13 15.F28.B14 15.F29.B14 15.F28.B15 15.F29.B15
MMCM0:CLKOUT6_DT 13.F28.B37 13.F29.B37 13.F28.B38 13.F29.B38 13.F28.B39 13.F29.B39
MMCM0:CLKOUT6_HT 13.F28.B42 13.F29.B42 13.F28.B43 13.F29.B43 13.F28.B44 13.F29.B44
MMCM0:CLKOUT6_LT 13.F28.B45 13.F29.B45 13.F28.B46 13.F29.B46 13.F28.B47 13.F29.B47
MMCM0:DIVCLK_HT 13.F28.B10 13.F29.B10 13.F28.B11 13.F29.B11 13.F28.B12 13.F29.B12
MMCM0:DIVCLK_LT 13.F28.B13 13.F29.B13 13.F28.B14 13.F29.B14 13.F28.B15 13.F29.B15
MMCM0:FINE_PS_FRAC 1.F29.B26 1.F28.B27 1.F29.B27 1.F28.B28 1.F29.B28 1.F28.B29
MMCM0:HVLF_CNT_TEST 6.F28.B26 6.F29.B27 6.F28.B28 6.F29.B29 6.F28.B30 6.F29.B31
MMCM0:IN_DLY_MX_CVDD 15.F28.B58 15.F29.B58 15.F28.B59 15.F29.B59 15.F28.B60 15.F29.B60
MMCM0:IN_DLY_MX_DVDD 15.F28.B19 15.F29.B19 15.F28.B20 15.F29.B20 15.F28.B21 15.F29.B21
MMCM0:IN_DLY_SET 15.F28.B16 15.F29.B16 15.F28.B17 15.F29.B17 15.F28.B18 15.F29.B18
PHASER_IN0:FINE_DELAY 19.F29.B53 19.F28.B53 19.F29.B52 19.F28.B52 19.F29.B51 19.F28.B51
PHASER_IN1:FINE_DELAY 23.F29.B21 23.F28.B21 23.F29.B20 23.F28.B20 23.F29.B19 23.F28.B19
PHASER_IN2:FINE_DELAY 29.F29.B53 29.F28.B53 29.F29.B52 29.F28.B52 29.F29.B51 29.F28.B51
PHASER_IN3:FINE_DELAY 33.F29.B21 33.F28.B21 33.F29.B20 33.F28.B20 33.F29.B19 33.F28.B19
PHASER_OUT0:COARSE_DELAY 18.F28.B5 18.F29.B4 18.F28.B4 18.F29.B3 18.F28.B3 18.F29.B2
PHASER_OUT0:FINE_DELAY 18.F28.B8 18.F29.B7 18.F28.B7 18.F29.B6 18.F28.B6 18.F29.B5
PHASER_OUT0:OCLK_DELAY 17.F28.B28 17.F29.B27 17.F28.B27 17.F29.B26 17.F28.B26 17.F29.B25
PHASER_OUT1:COARSE_DELAY 21.F28.B37 21.F29.B36 21.F28.B36 21.F29.B35 21.F28.B35 21.F29.B34
PHASER_OUT1:FINE_DELAY 21.F28.B40 21.F29.B39 21.F28.B39 21.F29.B38 21.F28.B38 21.F29.B37
PHASER_OUT1:OCLK_DELAY 20.F28.B60 20.F29.B59 20.F28.B59 20.F29.B58 20.F28.B58 20.F29.B57
PHASER_OUT2:COARSE_DELAY 28.F28.B5 28.F29.B4 28.F28.B4 28.F29.B3 28.F28.B3 28.F29.B2
PHASER_OUT2:FINE_DELAY 28.F28.B8 28.F29.B7 28.F28.B7 28.F29.B6 28.F28.B6 28.F29.B5
PHASER_OUT2:OCLK_DELAY 27.F28.B28 27.F29.B27 27.F28.B27 27.F29.B26 27.F28.B26 27.F29.B25
PHASER_OUT3:COARSE_DELAY 31.F28.B37 31.F29.B36 31.F28.B36 31.F29.B35 31.F28.B35 31.F29.B34
PHASER_OUT3:FINE_DELAY 31.F28.B40 31.F29.B39 31.F28.B39 31.F29.B38 31.F28.B38 31.F29.B37
PHASER_OUT3:OCLK_DELAY 30.F28.B60 30.F29.B59 30.F28.B59 30.F29.B58 30.F28.B58 30.F29.B57
PHY_CONTROL:CMD_OFFSET 34.F29.B58 34.F28.B58 34.F29.B57 34.F28.B57 34.F29.B56 34.F28.B56
PHY_CONTROL:EVENTS_DELAY 34.F29.B53 34.F28.B53 34.F29.B52 34.F28.B52 34.F29.B51 34.F28.B51
PHY_CONTROL:FOUR_WINDOW_CLOCKS 34.F29.B50 34.F28.B50 34.F29.B49 34.F28.B49 34.F29.B48 34.F28.B48
PHY_CONTROL:RD_CMD_OFFSET_0 34.F29.B5 34.F28.B5 34.F29.B4 34.F28.B4 34.F29.B3 34.F28.B3
PHY_CONTROL:RD_CMD_OFFSET_1 34.F29.B37 34.F28.B37 34.F29.B36 34.F28.B36 34.F29.B35 34.F28.B35
PHY_CONTROL:RD_CMD_OFFSET_2 35.F29.B5 35.F28.B5 35.F29.B4 35.F28.B4 35.F29.B3 35.F28.B3
PHY_CONTROL:RD_CMD_OFFSET_3 35.F29.B37 35.F28.B37 35.F29.B36 35.F28.B36 35.F29.B35 35.F28.B35
PHY_CONTROL:RD_DURATION_0 34.F29.B2 34.F28.B2 34.F29.B1 34.F28.B1 34.F29.B0 34.F28.B0
PHY_CONTROL:RD_DURATION_1 34.F29.B34 34.F28.B34 34.F29.B33 34.F28.B33 34.F29.B32 34.F28.B32
PHY_CONTROL:RD_DURATION_2 35.F29.B2 35.F28.B2 35.F29.B1 35.F28.B1 35.F29.B0 35.F28.B0
PHY_CONTROL:RD_DURATION_3 35.F29.B34 35.F28.B34 35.F29.B33 35.F28.B33 35.F29.B32 35.F28.B32
PHY_CONTROL:WR_CMD_OFFSET_0 34.F29.B11 34.F28.B11 34.F29.B10 34.F28.B10 34.F29.B9 34.F28.B9
PHY_CONTROL:WR_CMD_OFFSET_1 34.F29.B43 34.F28.B43 34.F29.B42 34.F28.B42 34.F29.B41 34.F28.B41
PHY_CONTROL:WR_CMD_OFFSET_2 35.F29.B11 35.F28.B11 35.F29.B10 35.F28.B10 35.F29.B9 35.F28.B9
PHY_CONTROL:WR_CMD_OFFSET_3 35.F29.B43 35.F28.B43 35.F29.B42 35.F28.B42 35.F29.B41 35.F28.B41
PHY_CONTROL:WR_DURATION_0 34.F29.B8 34.F28.B8 34.F29.B7 34.F28.B7 34.F29.B6 34.F28.B6
PHY_CONTROL:WR_DURATION_1 34.F29.B40 34.F28.B40 34.F29.B39 34.F28.B39 34.F29.B38 34.F28.B38
PHY_CONTROL:WR_DURATION_2 35.F29.B8 35.F28.B8 35.F29.B7 35.F28.B7 35.F29.B6 35.F28.B6
PHY_CONTROL:WR_DURATION_3 35.F29.B40 35.F28.B40 35.F29.B39 35.F28.B39 35.F29.B38 35.F28.B38
PLL:CLKFBIN_HT 39.F29.B61 39.F28.B61 39.F29.B60 39.F28.B60 39.F29.B59 39.F28.B59
PLL:CLKFBIN_LT 39.F29.B58 39.F28.B58 39.F29.B57 39.F28.B57 39.F29.B56 39.F28.B56
PLL:CLKFBOUT_DT 39.F29.B42 39.F28.B42 39.F29.B41 39.F28.B41 39.F29.B40 39.F28.B40
PLL:CLKFBOUT_HT 39.F29.B37 39.F28.B37 39.F29.B36 39.F28.B36 39.F29.B35 39.F28.B35
PLL:CLKFBOUT_LT 39.F29.B34 39.F28.B34 39.F29.B33 39.F28.B33 39.F29.B32 39.F28.B32
PLL:CLKOUT0_DT 38.F29.B10 38.F28.B10 38.F29.B9 38.F28.B9 38.F29.B8 38.F28.B8
PLL:CLKOUT0_HT 38.F29.B5 38.F28.B5 38.F29.B4 38.F28.B4 38.F29.B3 38.F28.B3
PLL:CLKOUT0_LT 38.F29.B2 38.F28.B2 38.F29.B1 38.F28.B1 38.F29.B0 38.F28.B0
PLL:CLKOUT1_DT 38.F29.B26 38.F28.B26 38.F29.B25 38.F28.B25 38.F29.B24 38.F28.B24
PLL:CLKOUT1_HT 38.F29.B21 38.F28.B21 38.F29.B20 38.F28.B20 38.F29.B19 38.F28.B19
PLL:CLKOUT1_LT 38.F29.B18 38.F28.B18 38.F29.B17 38.F28.B17 38.F29.B16 38.F28.B16
PLL:CLKOUT2_DT 38.F29.B42 38.F28.B42 38.F29.B41 38.F28.B41 38.F29.B40 38.F28.B40
PLL:CLKOUT2_HT 38.F29.B37 38.F28.B37 38.F29.B36 38.F28.B36 38.F29.B35 38.F28.B35
PLL:CLKOUT2_LT 38.F29.B34 38.F28.B34 38.F29.B33 38.F28.B33 38.F29.B32 38.F28.B32
PLL:CLKOUT3_DT 38.F29.B58 38.F28.B58 38.F29.B57 38.F28.B57 38.F29.B56 38.F28.B56
PLL:CLKOUT3_HT 38.F29.B53 38.F28.B53 38.F29.B52 38.F28.B52 38.F29.B51 38.F28.B51
PLL:CLKOUT3_LT 38.F29.B50 38.F28.B50 38.F29.B49 38.F28.B49 38.F29.B48 38.F28.B48
PLL:CLKOUT4_DT 39.F29.B10 39.F28.B10 39.F29.B9 39.F28.B9 39.F29.B8 39.F28.B8
PLL:CLKOUT4_HT 39.F29.B5 39.F28.B5 39.F29.B4 39.F28.B4 39.F29.B3 39.F28.B3
PLL:CLKOUT4_LT 39.F29.B2 39.F28.B2 39.F29.B1 39.F28.B1 39.F29.B0 39.F28.B0
PLL:CLKOUT5_DT 37.F29.B58 37.F28.B58 37.F29.B57 37.F28.B57 37.F29.B56 37.F28.B56
PLL:CLKOUT5_HT 37.F29.B53 37.F28.B53 37.F29.B52 37.F28.B52 37.F29.B51 37.F28.B51
PLL:CLKOUT5_LT 37.F29.B50 37.F28.B50 37.F29.B49 37.F28.B49 37.F29.B48 37.F28.B48
PLL:DIVCLK_HT 39.F29.B53 39.F28.B53 39.F29.B52 39.F28.B52 39.F29.B51 39.F28.B51
PLL:DIVCLK_LT 39.F29.B50 39.F28.B50 39.F29.B49 39.F28.B49 39.F29.B48 39.F28.B48
PLL:HVLF_CNT_TEST 46.F29.B37 46.F28.B36 46.F29.B35 46.F28.B34 46.F29.B33 46.F28.B32
PLL:IN_DLY_MX_CVDD 37.F29.B5 37.F28.B5 37.F29.B4 37.F28.B4 37.F29.B3 37.F28.B3
PLL:IN_DLY_MX_DVDD 37.F29.B44 37.F28.B44 37.F29.B43 37.F28.B43 37.F29.B42 37.F28.B42
PLL:IN_DLY_SET 37.F29.B47 37.F28.B47 37.F29.B46 37.F28.B46 37.F29.B45 37.F28.B45
non-inverted [5] [4] [3] [2] [1] [0]
MMCM0:CONTROL_0 1.F28.B8 1.F29.B8 1.F28.B9 1.F29.B9 1.F28.B10 1.F29.B10 1.F28.B11 1.F29.B11 1.F28.B12 1.F29.B12 1.F28.B13 1.F29.B13 1.F28.B14 1.F29.B14 1.F28.B15 1.F29.B15
MMCM0:CONTROL_1 1.F28.B0 1.F29.B0 1.F28.B1 1.F29.B1 1.F28.B2 1.F29.B2 1.F28.B3 1.F29.B3 1.F28.B4 1.F29.B4 1.F28.B5 1.F29.B5 1.F28.B6 1.F29.B6 1.F28.B7 1.F29.B7
MMCM0:CONTROL_2 0.F28.B56 0.F29.B56 0.F28.B57 0.F29.B57 0.F28.B58 0.F29.B58 0.F28.B59 0.F29.B59 0.F28.B60 0.F29.B60 0.F28.B61 0.F29.B61 0.F28.B62 0.F29.B62 0.F28.B63 0.F29.B63
MMCM0:CONTROL_3 0.F28.B48 0.F29.B48 0.F28.B49 0.F29.B49 0.F28.B50 0.F29.B50 0.F28.B51 0.F29.B51 0.F28.B52 0.F29.B52 0.F28.B53 0.F29.B53 0.F28.B54 0.F29.B54 0.F28.B55 0.F29.B55
MMCM0:CONTROL_4 0.F28.B40 0.F29.B40 0.F28.B41 0.F29.B41 0.F28.B42 0.F29.B42 0.F28.B43 0.F29.B43 0.F28.B44 0.F29.B44 0.F28.B45 0.F29.B45 0.F28.B46 0.F29.B46 0.F28.B47 0.F29.B47
MMCM0:CONTROL_5 0.F28.B32 0.F29.B32 0.F28.B33 0.F29.B33 0.F28.B34 0.F29.B34 0.F28.B35 0.F29.B35 0.F28.B36 0.F29.B36 0.F28.B37 0.F29.B37 0.F28.B38 0.F29.B38 0.F28.B39 0.F29.B39
MMCM0:CONTROL_6 0.F28.B24 0.F29.B24 0.F28.B25 0.F29.B25 0.F28.B26 0.F29.B26 0.F28.B27 0.F29.B27 0.F28.B28 0.F29.B28 0.F28.B29 0.F29.B29 0.F28.B30 0.F29.B30 0.F28.B31 0.F29.B31
MMCM0:CONTROL_7 0.F28.B16 0.F29.B16 0.F28.B17 0.F29.B17 0.F28.B18 0.F29.B18 0.F28.B19 0.F29.B19 0.F28.B20 0.F29.B20 0.F28.B21 0.F29.B21 0.F28.B22 0.F29.B22 0.F28.B23 0.F29.B23
MMCM0:DRP00 15.F28.B56 15.F29.B56 15.F28.B57 15.F29.B57 15.F28.B58 15.F29.B58 15.F28.B59 15.F29.B59 15.F28.B60 15.F29.B60 15.F28.B61 15.F29.B61 15.F28.B62 15.F29.B62 15.F28.B63 15.F29.B63
MMCM0:DRP01 15.F28.B48 15.F29.B48 15.F28.B49 15.F29.B49 15.F28.B50 15.F29.B50 15.F28.B51 15.F29.B51 15.F28.B52 15.F29.B52 15.F28.B53 15.F29.B53 15.F28.B54 15.F29.B54 15.F28.B55 15.F29.B55
MMCM0:DRP02 15.F28.B40 15.F29.B40 15.F28.B41 15.F29.B41 15.F28.B42 15.F29.B42 15.F28.B43 15.F29.B43 15.F28.B44 15.F29.B44 15.F28.B45 15.F29.B45 15.F28.B46 15.F29.B46 15.F28.B47 15.F29.B47
MMCM0:DRP03 15.F28.B32 15.F29.B32 15.F28.B33 15.F29.B33 15.F28.B34 15.F29.B34 15.F28.B35 15.F29.B35 15.F28.B36 15.F29.B36 15.F28.B37 15.F29.B37 15.F28.B38 15.F29.B38 15.F28.B39 15.F29.B39
MMCM0:DRP04 15.F28.B24 15.F29.B24 15.F28.B25 15.F29.B25 15.F28.B26 15.F29.B26 15.F28.B27 15.F29.B27 15.F28.B28 15.F29.B28 15.F28.B29 15.F29.B29 15.F28.B30 15.F29.B30 15.F28.B31 15.F29.B31
MMCM0:DRP05 15.F28.B16 15.F29.B16 15.F28.B17 15.F29.B17 15.F28.B18 15.F29.B18 15.F28.B19 15.F29.B19 15.F28.B20 15.F29.B20 15.F28.B21 15.F29.B21 15.F28.B22 15.F29.B22 15.F28.B23 15.F29.B23
MMCM0:DRP06 15.F28.B8 15.F29.B8 15.F28.B9 15.F29.B9 15.F28.B10 15.F29.B10 15.F28.B11 15.F29.B11 15.F28.B12 15.F29.B12 15.F28.B13 15.F29.B13 15.F28.B14 15.F29.B14 15.F28.B15 15.F29.B15
MMCM0:DRP07 15.F28.B0 15.F29.B0 15.F28.B1 15.F29.B1 15.F28.B2 15.F29.B2 15.F28.B3 15.F29.B3 15.F28.B4 15.F29.B4 15.F28.B5 15.F29.B5 15.F28.B6 15.F29.B6 15.F28.B7 15.F29.B7
MMCM0:DRP08 14.F28.B56 14.F29.B56 14.F28.B57 14.F29.B57 14.F28.B58 14.F29.B58 14.F28.B59 14.F29.B59 14.F28.B60 14.F29.B60 14.F28.B61 14.F29.B61 14.F28.B62 14.F29.B62 14.F28.B63 14.F29.B63
MMCM0:DRP09 14.F28.B48 14.F29.B48 14.F28.B49 14.F29.B49 14.F28.B50 14.F29.B50 14.F28.B51 14.F29.B51 14.F28.B52 14.F29.B52 14.F28.B53 14.F29.B53 14.F28.B54 14.F29.B54 14.F28.B55 14.F29.B55
MMCM0:DRP0A 14.F28.B40 14.F29.B40 14.F28.B41 14.F29.B41 14.F28.B42 14.F29.B42 14.F28.B43 14.F29.B43 14.F28.B44 14.F29.B44 14.F28.B45 14.F29.B45 14.F28.B46 14.F29.B46 14.F28.B47 14.F29.B47
MMCM0:DRP0B 14.F28.B32 14.F29.B32 14.F28.B33 14.F29.B33 14.F28.B34 14.F29.B34 14.F28.B35 14.F29.B35 14.F28.B36 14.F29.B36 14.F28.B37 14.F29.B37 14.F28.B38 14.F29.B38 14.F28.B39 14.F29.B39
MMCM0:DRP0C 14.F28.B24 14.F29.B24 14.F28.B25 14.F29.B25 14.F28.B26 14.F29.B26 14.F28.B27 14.F29.B27 14.F28.B28 14.F29.B28 14.F28.B29 14.F29.B29 14.F28.B30 14.F29.B30 14.F28.B31 14.F29.B31
MMCM0:DRP0D 14.F28.B16 14.F29.B16 14.F28.B17 14.F29.B17 14.F28.B18 14.F29.B18 14.F28.B19 14.F29.B19 14.F28.B20 14.F29.B20 14.F28.B21 14.F29.B21 14.F28.B22 14.F29.B22 14.F28.B23 14.F29.B23
MMCM0:DRP0E 14.F28.B8 14.F29.B8 14.F28.B9 14.F29.B9 14.F28.B10 14.F29.B10 14.F28.B11 14.F29.B11 14.F28.B12 14.F29.B12 14.F28.B13 14.F29.B13 14.F28.B14 14.F29.B14 14.F28.B15 14.F29.B15
MMCM0:DRP0F 14.F28.B0 14.F29.B0 14.F28.B1 14.F29.B1 14.F28.B2 14.F29.B2 14.F28.B3 14.F29.B3 14.F28.B4 14.F29.B4 14.F28.B5 14.F29.B5 14.F28.B6 14.F29.B6 14.F28.B7 14.F29.B7
MMCM0:DRP10 13.F28.B56 13.F29.B56 13.F28.B57 13.F29.B57 13.F28.B58 13.F29.B58 13.F28.B59 13.F29.B59 13.F28.B60 13.F29.B60 13.F28.B61 13.F29.B61 13.F28.B62 13.F29.B62 13.F28.B63 13.F29.B63
MMCM0:DRP11 13.F28.B48 13.F29.B48 13.F28.B49 13.F29.B49 13.F28.B50 13.F29.B50 13.F28.B51 13.F29.B51 13.F28.B52 13.F29.B52 13.F28.B53 13.F29.B53 13.F28.B54 13.F29.B54 13.F28.B55 13.F29.B55
MMCM0:DRP12 13.F28.B40 13.F29.B40 13.F28.B41 13.F29.B41 13.F28.B42 13.F29.B42 13.F28.B43 13.F29.B43 13.F28.B44 13.F29.B44 13.F28.B45 13.F29.B45 13.F28.B46 13.F29.B46 13.F28.B47 13.F29.B47
MMCM0:DRP13 13.F28.B32 13.F29.B32 13.F28.B33 13.F29.B33 13.F28.B34 13.F29.B34 13.F28.B35 13.F29.B35 13.F28.B36 13.F29.B36 13.F28.B37 13.F29.B37 13.F28.B38 13.F29.B38 13.F28.B39 13.F29.B39
MMCM0:DRP14 13.F28.B24 13.F29.B24 13.F28.B25 13.F29.B25 13.F28.B26 13.F29.B26 13.F28.B27 13.F29.B27 13.F28.B28 13.F29.B28 13.F28.B29 13.F29.B29 13.F28.B30 13.F29.B30 13.F28.B31 13.F29.B31
MMCM0:DRP15 13.F28.B16 13.F29.B16 13.F28.B17 13.F29.B17 13.F28.B18 13.F29.B18 13.F28.B19 13.F29.B19 13.F28.B20 13.F29.B20 13.F28.B21 13.F29.B21 13.F28.B22 13.F29.B22 13.F28.B23 13.F29.B23
MMCM0:DRP16 13.F28.B8 13.F29.B8 13.F28.B9 13.F29.B9 13.F28.B10 13.F29.B10 13.F28.B11 13.F29.B11 13.F28.B12 13.F29.B12 13.F28.B13 13.F29.B13 13.F28.B14 13.F29.B14 13.F28.B15 13.F29.B15
MMCM0:DRP17 13.F28.B0 13.F29.B0 13.F28.B1 13.F29.B1 13.F28.B2 13.F29.B2 13.F28.B3 13.F29.B3 13.F28.B4 13.F29.B4 13.F28.B5 13.F29.B5 13.F28.B6 13.F29.B6 13.F28.B7 13.F29.B7
MMCM0:DRP18 12.F28.B56 12.F29.B56 12.F28.B57 12.F29.B57 12.F28.B58 12.F29.B58 12.F28.B59 12.F29.B59 12.F28.B60 12.F29.B60 12.F28.B61 12.F29.B61 12.F28.B62 12.F29.B62 12.F28.B63 12.F29.B63
MMCM0:DRP19 12.F28.B48 12.F29.B48 12.F28.B49 12.F29.B49 12.F28.B50 12.F29.B50 12.F28.B51 12.F29.B51 12.F28.B52 12.F29.B52 12.F28.B53 12.F29.B53 12.F28.B54 12.F29.B54 12.F28.B55 12.F29.B55
MMCM0:DRP1A 12.F28.B40 12.F29.B40 12.F28.B41 12.F29.B41 12.F28.B42 12.F29.B42 12.F28.B43 12.F29.B43 12.F28.B44 12.F29.B44 12.F28.B45 12.F29.B45 12.F28.B46 12.F29.B46 12.F28.B47 12.F29.B47
MMCM0:DRP1B 12.F28.B32 12.F29.B32 12.F28.B33 12.F29.B33 12.F28.B34 12.F29.B34 12.F28.B35 12.F29.B35 12.F28.B36 12.F29.B36 12.F28.B37 12.F29.B37 12.F28.B38 12.F29.B38 12.F28.B39 12.F29.B39
MMCM0:DRP1C 12.F28.B24 12.F29.B24 12.F28.B25 12.F29.B25 12.F28.B26 12.F29.B26 12.F28.B27 12.F29.B27 12.F28.B28 12.F29.B28 12.F28.B29 12.F29.B29 12.F28.B30 12.F29.B30 12.F28.B31 12.F29.B31
MMCM0:DRP1D 12.F28.B16 12.F29.B16 12.F28.B17 12.F29.B17 12.F28.B18 12.F29.B18 12.F28.B19 12.F29.B19 12.F28.B20 12.F29.B20 12.F28.B21 12.F29.B21 12.F28.B22 12.F29.B22 12.F28.B23 12.F29.B23
MMCM0:DRP1E 12.F28.B8 12.F29.B8 12.F28.B9 12.F29.B9 12.F28.B10 12.F29.B10 12.F28.B11 12.F29.B11 12.F28.B12 12.F29.B12 12.F28.B13 12.F29.B13 12.F28.B14 12.F29.B14 12.F28.B15 12.F29.B15
MMCM0:DRP1F 12.F28.B0 12.F29.B0 12.F28.B1 12.F29.B1 12.F28.B2 12.F29.B2 12.F28.B3 12.F29.B3 12.F28.B4 12.F29.B4 12.F28.B5 12.F29.B5 12.F28.B6 12.F29.B6 12.F28.B7 12.F29.B7
MMCM0:DRP20 11.F28.B56 11.F29.B56 11.F28.B57 11.F29.B57 11.F28.B58 11.F29.B58 11.F28.B59 11.F29.B59 11.F28.B60 11.F29.B60 11.F28.B61 11.F29.B61 11.F28.B62 11.F29.B62 11.F28.B63 11.F29.B63
MMCM0:DRP21 11.F28.B48 11.F29.B48 11.F28.B49 11.F29.B49 11.F28.B50 11.F29.B50 11.F28.B51 11.F29.B51 11.F28.B52 11.F29.B52 11.F28.B53 11.F29.B53 11.F28.B54 11.F29.B54 11.F28.B55 11.F29.B55
MMCM0:DRP22 11.F28.B40 11.F29.B40 11.F28.B41 11.F29.B41 11.F28.B42 11.F29.B42 11.F28.B43 11.F29.B43 11.F28.B44 11.F29.B44 11.F28.B45 11.F29.B45 11.F28.B46 11.F29.B46 11.F28.B47 11.F29.B47
MMCM0:DRP23 11.F28.B32 11.F29.B32 11.F28.B33 11.F29.B33 11.F28.B34 11.F29.B34 11.F28.B35 11.F29.B35 11.F28.B36 11.F29.B36 11.F28.B37 11.F29.B37 11.F28.B38 11.F29.B38 11.F28.B39 11.F29.B39
MMCM0:DRP24 11.F28.B24 11.F29.B24 11.F28.B25 11.F29.B25 11.F28.B26 11.F29.B26 11.F28.B27 11.F29.B27 11.F28.B28 11.F29.B28 11.F28.B29 11.F29.B29 11.F28.B30 11.F29.B30 11.F28.B31 11.F29.B31
MMCM0:DRP25 11.F28.B16 11.F29.B16 11.F28.B17 11.F29.B17 11.F28.B18 11.F29.B18 11.F28.B19 11.F29.B19 11.F28.B20 11.F29.B20 11.F28.B21 11.F29.B21 11.F28.B22 11.F29.B22 11.F28.B23 11.F29.B23
MMCM0:DRP26 11.F28.B8 11.F29.B8 11.F28.B9 11.F29.B9 11.F28.B10 11.F29.B10 11.F28.B11 11.F29.B11 11.F28.B12 11.F29.B12 11.F28.B13 11.F29.B13 11.F28.B14 11.F29.B14 11.F28.B15 11.F29.B15
MMCM0:DRP27 11.F28.B0 11.F29.B0 11.F28.B1 11.F29.B1 11.F28.B2 11.F29.B2 11.F28.B3 11.F29.B3 11.F28.B4 11.F29.B4 11.F28.B5 11.F29.B5 11.F28.B6 11.F29.B6 11.F28.B7 11.F29.B7
MMCM0:DRP28 10.F28.B56 10.F29.B56 10.F28.B57 10.F29.B57 10.F28.B58 10.F29.B58 10.F28.B59 10.F29.B59 10.F28.B60 10.F29.B60 10.F28.B61 10.F29.B61 10.F28.B62 10.F29.B62 10.F28.B63 10.F29.B63
MMCM0:DRP29 10.F28.B48 10.F29.B48 10.F28.B49 10.F29.B49 10.F28.B50 10.F29.B50 10.F28.B51 10.F29.B51 10.F28.B52 10.F29.B52 10.F28.B53 10.F29.B53 10.F28.B54 10.F29.B54 10.F28.B55 10.F29.B55
MMCM0:DRP2A 10.F28.B40 10.F29.B40 10.F28.B41 10.F29.B41 10.F28.B42 10.F29.B42 10.F28.B43 10.F29.B43 10.F28.B44 10.F29.B44 10.F28.B45 10.F29.B45 10.F28.B46 10.F29.B46 10.F28.B47 10.F29.B47
MMCM0:DRP2B 10.F28.B32 10.F29.B32 10.F28.B33 10.F29.B33 10.F28.B34 10.F29.B34 10.F28.B35 10.F29.B35 10.F28.B36 10.F29.B36 10.F28.B37 10.F29.B37 10.F28.B38 10.F29.B38 10.F28.B39 10.F29.B39
MMCM0:DRP2C 10.F28.B24 10.F29.B24 10.F28.B25 10.F29.B25 10.F28.B26 10.F29.B26 10.F28.B27 10.F29.B27 10.F28.B28 10.F29.B28 10.F28.B29 10.F29.B29 10.F28.B30 10.F29.B30 10.F28.B31 10.F29.B31
MMCM0:DRP2D 10.F28.B16 10.F29.B16 10.F28.B17 10.F29.B17 10.F28.B18 10.F29.B18 10.F28.B19 10.F29.B19 10.F28.B20 10.F29.B20 10.F28.B21 10.F29.B21 10.F28.B22 10.F29.B22 10.F28.B23 10.F29.B23
MMCM0:DRP2E 10.F28.B8 10.F29.B8 10.F28.B9 10.F29.B9 10.F28.B10 10.F29.B10 10.F28.B11 10.F29.B11 10.F28.B12 10.F29.B12 10.F28.B13 10.F29.B13 10.F28.B14 10.F29.B14 10.F28.B15 10.F29.B15
MMCM0:DRP2F 10.F28.B0 10.F29.B0 10.F28.B1 10.F29.B1 10.F28.B2 10.F29.B2 10.F28.B3 10.F29.B3 10.F28.B4 10.F29.B4 10.F28.B5 10.F29.B5 10.F28.B6 10.F29.B6 10.F28.B7 10.F29.B7
MMCM0:DRP30 9.F28.B56 9.F29.B56 9.F28.B57 9.F29.B57 9.F28.B58 9.F29.B58 9.F28.B59 9.F29.B59 9.F28.B60 9.F29.B60 9.F28.B61 9.F29.B61 9.F28.B62 9.F29.B62 9.F28.B63 9.F29.B63
MMCM0:DRP31 9.F28.B48 9.F29.B48 9.F28.B49 9.F29.B49 9.F28.B50 9.F29.B50 9.F28.B51 9.F29.B51 9.F28.B52 9.F29.B52 9.F28.B53 9.F29.B53 9.F28.B54 9.F29.B54 9.F28.B55 9.F29.B55
MMCM0:DRP32 9.F28.B40 9.F29.B40 9.F28.B41 9.F29.B41 9.F28.B42 9.F29.B42 9.F28.B43 9.F29.B43 9.F28.B44 9.F29.B44 9.F28.B45 9.F29.B45 9.F28.B46 9.F29.B46 9.F28.B47 9.F29.B47
MMCM0:DRP33 9.F28.B32 9.F29.B32 9.F28.B33 9.F29.B33 9.F28.B34 9.F29.B34 9.F28.B35 9.F29.B35 9.F28.B36 9.F29.B36 9.F28.B37 9.F29.B37 9.F28.B38 9.F29.B38 9.F28.B39 9.F29.B39
MMCM0:DRP34 9.F28.B24 9.F29.B24 9.F28.B25 9.F29.B25 9.F28.B26 9.F29.B26 9.F28.B27 9.F29.B27 9.F28.B28 9.F29.B28 9.F28.B29 9.F29.B29 9.F28.B30 9.F29.B30 9.F28.B31 9.F29.B31
MMCM0:DRP35 9.F28.B16 9.F29.B16 9.F28.B17 9.F29.B17 9.F28.B18 9.F29.B18 9.F28.B19 9.F29.B19 9.F28.B20 9.F29.B20 9.F28.B21 9.F29.B21 9.F28.B22 9.F29.B22 9.F28.B23 9.F29.B23
MMCM0:DRP36 9.F28.B8 9.F29.B8 9.F28.B9 9.F29.B9 9.F28.B10 9.F29.B10 9.F28.B11 9.F29.B11 9.F28.B12 9.F29.B12 9.F28.B13 9.F29.B13 9.F28.B14 9.F29.B14 9.F28.B15 9.F29.B15
MMCM0:DRP37 9.F28.B0 9.F29.B0 9.F28.B1 9.F29.B1 9.F28.B2 9.F29.B2 9.F28.B3 9.F29.B3 9.F28.B4 9.F29.B4 9.F28.B5 9.F29.B5 9.F28.B6 9.F29.B6 9.F28.B7 9.F29.B7
MMCM0:DRP38 8.F28.B56 8.F29.B56 8.F28.B57 8.F29.B57 8.F28.B58 8.F29.B58 8.F28.B59 8.F29.B59 8.F28.B60 8.F29.B60 8.F28.B61 8.F29.B61 8.F28.B62 8.F29.B62 8.F28.B63 8.F29.B63
MMCM0:DRP39 8.F28.B48 8.F29.B48 8.F28.B49 8.F29.B49 8.F28.B50 8.F29.B50 8.F28.B51 8.F29.B51 8.F28.B52 8.F29.B52 8.F28.B53 8.F29.B53 8.F28.B54 8.F29.B54 8.F28.B55 8.F29.B55
MMCM0:DRP3A 8.F28.B40 8.F29.B40 8.F28.B41 8.F29.B41 8.F28.B42 8.F29.B42 8.F28.B43 8.F29.B43 8.F28.B44 8.F29.B44 8.F28.B45 8.F29.B45 8.F28.B46 8.F29.B46 8.F28.B47 8.F29.B47
MMCM0:DRP3B 8.F28.B32 8.F29.B32 8.F28.B33 8.F29.B33 8.F28.B34 8.F29.B34 8.F28.B35 8.F29.B35 8.F28.B36 8.F29.B36 8.F28.B37 8.F29.B37 8.F28.B38 8.F29.B38 8.F28.B39 8.F29.B39
MMCM0:DRP3C 8.F28.B24 8.F29.B24 8.F28.B25 8.F29.B25 8.F28.B26 8.F29.B26 8.F28.B27 8.F29.B27 8.F28.B28 8.F29.B28 8.F28.B29 8.F29.B29 8.F28.B30 8.F29.B30 8.F28.B31 8.F29.B31
MMCM0:DRP3D 8.F28.B16 8.F29.B16 8.F28.B17 8.F29.B17 8.F28.B18 8.F29.B18 8.F28.B19 8.F29.B19 8.F28.B20 8.F29.B20 8.F28.B21 8.F29.B21 8.F28.B22 8.F29.B22 8.F28.B23 8.F29.B23
MMCM0:DRP3E 8.F28.B8 8.F29.B8 8.F28.B9 8.F29.B9 8.F28.B10 8.F29.B10 8.F28.B11 8.F29.B11 8.F28.B12 8.F29.B12 8.F28.B13 8.F29.B13 8.F28.B14 8.F29.B14 8.F28.B15 8.F29.B15
MMCM0:DRP3F 8.F28.B0 8.F29.B0 8.F28.B1 8.F29.B1 8.F28.B2 8.F29.B2 8.F28.B3 8.F29.B3 8.F28.B4 8.F29.B4 8.F28.B5 8.F29.B5 8.F28.B6 8.F29.B6 8.F28.B7 8.F29.B7
MMCM0:DRP40 7.F28.B56 7.F29.B56 7.F28.B57 7.F29.B57 7.F28.B58 7.F29.B58 7.F28.B59 7.F29.B59 7.F28.B60 7.F29.B60 7.F28.B61 7.F29.B61 7.F28.B62 7.F29.B62 7.F28.B63 7.F29.B63
MMCM0:DRP41 7.F28.B48 7.F29.B48 7.F28.B49 7.F29.B49 7.F28.B50 7.F29.B50 7.F28.B51 7.F29.B51 7.F28.B52 7.F29.B52 7.F28.B53 7.F29.B53 7.F28.B54 7.F29.B54 7.F28.B55 7.F29.B55
MMCM0:DRP42 7.F28.B40 7.F29.B40 7.F28.B41 7.F29.B41 7.F28.B42 7.F29.B42 7.F28.B43 7.F29.B43 7.F28.B44 7.F29.B44 7.F28.B45 7.F29.B45 7.F28.B46 7.F29.B46 7.F28.B47 7.F29.B47
MMCM0:DRP43 7.F28.B32 7.F29.B32 7.F28.B33 7.F29.B33 7.F28.B34 7.F29.B34 7.F28.B35 7.F29.B35 7.F28.B36 7.F29.B36 7.F28.B37 7.F29.B37 7.F28.B38 7.F29.B38 7.F28.B39 7.F29.B39
MMCM0:DRP44 7.F28.B24 7.F29.B24 7.F28.B25 7.F29.B25 7.F28.B26 7.F29.B26 7.F28.B27 7.F29.B27 7.F28.B28 7.F29.B28 7.F28.B29 7.F29.B29 7.F28.B30 7.F29.B30 7.F28.B31 7.F29.B31
MMCM0:DRP45 7.F28.B16 7.F29.B16 7.F28.B17 7.F29.B17 7.F28.B18 7.F29.B18 7.F28.B19 7.F29.B19 7.F28.B20 7.F29.B20 7.F28.B21 7.F29.B21 7.F28.B22 7.F29.B22 7.F28.B23 7.F29.B23
MMCM0:DRP46 7.F28.B8 7.F29.B8 7.F28.B9 7.F29.B9 7.F28.B10 7.F29.B10 7.F28.B11 7.F29.B11 7.F28.B12 7.F29.B12 7.F28.B13 7.F29.B13 7.F28.B14 7.F29.B14 7.F28.B15 7.F29.B15
MMCM0:DRP47 7.F28.B0 7.F29.B0 7.F28.B1 7.F29.B1 7.F28.B2 7.F29.B2 7.F28.B3 7.F29.B3 7.F28.B4 7.F29.B4 7.F28.B5 7.F29.B5 7.F28.B6 7.F29.B6 7.F28.B7 7.F29.B7
MMCM0:DRP48 6.F28.B56 6.F29.B56 6.F28.B57 6.F29.B57 6.F28.B58 6.F29.B58 6.F28.B59 6.F29.B59 6.F28.B60 6.F29.B60 6.F28.B61 6.F29.B61 6.F28.B62 6.F29.B62 6.F28.B63 6.F29.B63
MMCM0:DRP49 6.F28.B48 6.F29.B48 6.F28.B49 6.F29.B49 6.F28.B50 6.F29.B50 6.F28.B51 6.F29.B51 6.F28.B52 6.F29.B52 6.F28.B53 6.F29.B53 6.F28.B54 6.F29.B54 6.F28.B55 6.F29.B55
MMCM0:DRP4A 6.F28.B40 6.F29.B40 6.F28.B41 6.F29.B41 6.F28.B42 6.F29.B42 6.F28.B43 6.F29.B43 6.F28.B44 6.F29.B44 6.F28.B45 6.F29.B45 6.F28.B46 6.F29.B46 6.F28.B47 6.F29.B47
MMCM0:DRP4B 6.F28.B32 6.F29.B32 6.F28.B33 6.F29.B33 6.F28.B34 6.F29.B34 6.F28.B35 6.F29.B35 6.F28.B36 6.F29.B36 6.F28.B37 6.F29.B37 6.F28.B38 6.F29.B38 6.F28.B39 6.F29.B39
MMCM0:DRP4C 6.F28.B24 6.F29.B24 6.F28.B25 6.F29.B25 6.F28.B26 6.F29.B26 6.F28.B27 6.F29.B27 6.F28.B28 6.F29.B28 6.F28.B29 6.F29.B29 6.F28.B30 6.F29.B30 6.F28.B31 6.F29.B31
MMCM0:DRP4D 6.F28.B16 6.F29.B16 6.F28.B17 6.F29.B17 6.F28.B18 6.F29.B18 6.F28.B19 6.F29.B19 6.F28.B20 6.F29.B20 6.F28.B21 6.F29.B21 6.F28.B22 6.F29.B22 6.F28.B23 6.F29.B23
MMCM0:DRP4E 6.F28.B8 6.F29.B8 6.F28.B9 6.F29.B9 6.F28.B10 6.F29.B10 6.F28.B11 6.F29.B11 6.F28.B12 6.F29.B12 6.F28.B13 6.F29.B13 6.F28.B14 6.F29.B14 6.F28.B15 6.F29.B15
MMCM0:DRP4F 6.F28.B0 6.F29.B0 6.F28.B1 6.F29.B1 6.F28.B2 6.F29.B2 6.F28.B3 6.F29.B3 6.F28.B4 6.F29.B4 6.F28.B5 6.F29.B5 6.F28.B6 6.F29.B6 6.F28.B7 6.F29.B7
MMCM0:DRP50 5.F28.B56 5.F29.B56 5.F28.B57 5.F29.B57 5.F28.B58 5.F29.B58 5.F28.B59 5.F29.B59 5.F28.B60 5.F29.B60 5.F28.B61 5.F29.B61 5.F28.B62 5.F29.B62 5.F28.B63 5.F29.B63
MMCM0:DRP51 5.F28.B48 5.F29.B48 5.F28.B49 5.F29.B49 5.F28.B50 5.F29.B50 5.F28.B51 5.F29.B51 5.F28.B52 5.F29.B52 5.F28.B53 5.F29.B53 5.F28.B54 5.F29.B54 5.F28.B55 5.F29.B55
MMCM0:DRP52 5.F28.B40 5.F29.B40 5.F28.B41 5.F29.B41 5.F28.B42 5.F29.B42 5.F28.B43 5.F29.B43 5.F28.B44 5.F29.B44 5.F28.B45 5.F29.B45 5.F28.B46 5.F29.B46 5.F28.B47 5.F29.B47
MMCM0:DRP53 5.F28.B32 5.F29.B32 5.F28.B33 5.F29.B33 5.F28.B34 5.F29.B34 5.F28.B35 5.F29.B35 5.F28.B36 5.F29.B36 5.F28.B37 5.F29.B37 5.F28.B38 5.F29.B38 5.F28.B39 5.F29.B39
MMCM0:DRP54 5.F28.B24 5.F29.B24 5.F28.B25 5.F29.B25 5.F28.B26 5.F29.B26 5.F28.B27 5.F29.B27 5.F28.B28 5.F29.B28 5.F28.B29 5.F29.B29 5.F28.B30 5.F29.B30 5.F28.B31 5.F29.B31
MMCM0:DRP55 5.F28.B16 5.F29.B16 5.F28.B17 5.F29.B17 5.F28.B18 5.F29.B18 5.F28.B19 5.F29.B19 5.F28.B20 5.F29.B20 5.F28.B21 5.F29.B21 5.F28.B22 5.F29.B22 5.F28.B23 5.F29.B23
MMCM0:DRP56 5.F28.B8 5.F29.B8 5.F28.B9 5.F29.B9 5.F28.B10 5.F29.B10 5.F28.B11 5.F29.B11 5.F28.B12 5.F29.B12 5.F28.B13 5.F29.B13 5.F28.B14 5.F29.B14 5.F28.B15 5.F29.B15
MMCM0:DRP57 5.F28.B0 5.F29.B0 5.F28.B1 5.F29.B1 5.F28.B2 5.F29.B2 5.F28.B3 5.F29.B3 5.F28.B4 5.F29.B4 5.F28.B5 5.F29.B5 5.F28.B6 5.F29.B6 5.F28.B7 5.F29.B7
MMCM0:DRP58 4.F28.B56 4.F29.B56 4.F28.B57 4.F29.B57 4.F28.B58 4.F29.B58 4.F28.B59 4.F29.B59 4.F28.B60 4.F29.B60 4.F28.B61 4.F29.B61 4.F28.B62 4.F29.B62 4.F28.B63 4.F29.B63
MMCM0:DRP59 4.F28.B48 4.F29.B48 4.F28.B49 4.F29.B49 4.F28.B50 4.F29.B50 4.F28.B51 4.F29.B51 4.F28.B52 4.F29.B52 4.F28.B53 4.F29.B53 4.F28.B54 4.F29.B54 4.F28.B55 4.F29.B55
MMCM0:DRP5A 4.F28.B40 4.F29.B40 4.F28.B41 4.F29.B41 4.F28.B42 4.F29.B42 4.F28.B43 4.F29.B43 4.F28.B44 4.F29.B44 4.F28.B45 4.F29.B45 4.F28.B46 4.F29.B46 4.F28.B47 4.F29.B47
MMCM0:DRP5B 4.F28.B32 4.F29.B32 4.F28.B33 4.F29.B33 4.F28.B34 4.F29.B34 4.F28.B35 4.F29.B35 4.F28.B36 4.F29.B36 4.F28.B37 4.F29.B37 4.F28.B38 4.F29.B38 4.F28.B39 4.F29.B39
MMCM0:DRP5C 4.F28.B24 4.F29.B24 4.F28.B25 4.F29.B25 4.F28.B26 4.F29.B26 4.F28.B27 4.F29.B27 4.F28.B28 4.F29.B28 4.F28.B29 4.F29.B29 4.F28.B30 4.F29.B30 4.F28.B31 4.F29.B31
MMCM0:DRP5D 4.F28.B16 4.F29.B16 4.F28.B17 4.F29.B17 4.F28.B18 4.F29.B18 4.F28.B19 4.F29.B19 4.F28.B20 4.F29.B20 4.F28.B21 4.F29.B21 4.F28.B22 4.F29.B22 4.F28.B23 4.F29.B23
MMCM0:DRP5E 4.F28.B8 4.F29.B8 4.F28.B9 4.F29.B9 4.F28.B10 4.F29.B10 4.F28.B11 4.F29.B11 4.F28.B12 4.F29.B12 4.F28.B13 4.F29.B13 4.F28.B14 4.F29.B14 4.F28.B15 4.F29.B15
MMCM0:DRP5F 4.F28.B0 4.F29.B0 4.F28.B1 4.F29.B1 4.F28.B2 4.F29.B2 4.F28.B3 4.F29.B3 4.F28.B4 4.F29.B4 4.F28.B5 4.F29.B5 4.F28.B6 4.F29.B6 4.F28.B7 4.F29.B7
MMCM0:DRP60 3.F28.B56 3.F29.B56 3.F28.B57 3.F29.B57 3.F28.B58 3.F29.B58 3.F28.B59 3.F29.B59 3.F28.B60 3.F29.B60 3.F28.B61 3.F29.B61 3.F28.B62 3.F29.B62 3.F28.B63 3.F29.B63
MMCM0:DRP61 3.F28.B48 3.F29.B48 3.F28.B49 3.F29.B49 3.F28.B50 3.F29.B50 3.F28.B51 3.F29.B51 3.F28.B52 3.F29.B52 3.F28.B53 3.F29.B53 3.F28.B54 3.F29.B54 3.F28.B55 3.F29.B55
MMCM0:DRP62 3.F28.B40 3.F29.B40 3.F28.B41 3.F29.B41 3.F28.B42 3.F29.B42 3.F28.B43 3.F29.B43 3.F28.B44 3.F29.B44 3.F28.B45 3.F29.B45 3.F28.B46 3.F29.B46 3.F28.B47 3.F29.B47
MMCM0:DRP63 3.F28.B32 3.F29.B32 3.F28.B33 3.F29.B33 3.F28.B34 3.F29.B34 3.F28.B35 3.F29.B35 3.F28.B36 3.F29.B36 3.F28.B37 3.F29.B37 3.F28.B38 3.F29.B38 3.F28.B39 3.F29.B39
MMCM0:DRP64 3.F28.B24 3.F29.B24 3.F28.B25 3.F29.B25 3.F28.B26 3.F29.B26 3.F28.B27 3.F29.B27 3.F28.B28 3.F29.B28 3.F28.B29 3.F29.B29 3.F28.B30 3.F29.B30 3.F28.B31 3.F29.B31
MMCM0:DRP65 3.F28.B16 3.F29.B16 3.F28.B17 3.F29.B17 3.F28.B18 3.F29.B18 3.F28.B19 3.F29.B19 3.F28.B20 3.F29.B20 3.F28.B21 3.F29.B21 3.F28.B22 3.F29.B22 3.F28.B23 3.F29.B23
MMCM0:DRP66 3.F28.B8 3.F29.B8 3.F28.B9 3.F29.B9 3.F28.B10 3.F29.B10 3.F28.B11 3.F29.B11 3.F28.B12 3.F29.B12 3.F28.B13 3.F29.B13 3.F28.B14 3.F29.B14 3.F28.B15 3.F29.B15
MMCM0:DRP67 3.F28.B0 3.F29.B0 3.F28.B1 3.F29.B1 3.F28.B2 3.F29.B2 3.F28.B3 3.F29.B3 3.F28.B4 3.F29.B4 3.F28.B5 3.F29.B5 3.F28.B6 3.F29.B6 3.F28.B7 3.F29.B7
MMCM0:DRP68 2.F28.B56 2.F29.B56 2.F28.B57 2.F29.B57 2.F28.B58 2.F29.B58 2.F28.B59 2.F29.B59 2.F28.B60 2.F29.B60 2.F28.B61 2.F29.B61 2.F28.B62 2.F29.B62 2.F28.B63 2.F29.B63
MMCM0:DRP69 2.F28.B48 2.F29.B48 2.F28.B49 2.F29.B49 2.F28.B50 2.F29.B50 2.F28.B51 2.F29.B51 2.F28.B52 2.F29.B52 2.F28.B53 2.F29.B53 2.F28.B54 2.F29.B54 2.F28.B55 2.F29.B55
MMCM0:DRP6A 2.F28.B40 2.F29.B40 2.F28.B41 2.F29.B41 2.F28.B42 2.F29.B42 2.F28.B43 2.F29.B43 2.F28.B44 2.F29.B44 2.F28.B45 2.F29.B45 2.F28.B46 2.F29.B46 2.F28.B47 2.F29.B47
MMCM0:DRP6B 2.F28.B32 2.F29.B32 2.F28.B33 2.F29.B33 2.F28.B34 2.F29.B34 2.F28.B35 2.F29.B35 2.F28.B36 2.F29.B36 2.F28.B37 2.F29.B37 2.F28.B38 2.F29.B38 2.F28.B39 2.F29.B39
MMCM0:DRP6C 2.F28.B24 2.F29.B24 2.F28.B25 2.F29.B25 2.F28.B26 2.F29.B26 2.F28.B27 2.F29.B27 2.F28.B28 2.F29.B28 2.F28.B29 2.F29.B29 2.F28.B30 2.F29.B30 2.F28.B31 2.F29.B31
MMCM0:DRP6D 2.F28.B16 2.F29.B16 2.F28.B17 2.F29.B17 2.F28.B18 2.F29.B18 2.F28.B19 2.F29.B19 2.F28.B20 2.F29.B20 2.F28.B21 2.F29.B21 2.F28.B22 2.F29.B22 2.F28.B23 2.F29.B23
MMCM0:DRP6E 2.F28.B8 2.F29.B8 2.F28.B9 2.F29.B9 2.F28.B10 2.F29.B10 2.F28.B11 2.F29.B11 2.F28.B12 2.F29.B12 2.F28.B13 2.F29.B13 2.F28.B14 2.F29.B14 2.F28.B15 2.F29.B15
MMCM0:DRP6F 2.F28.B0 2.F29.B0 2.F28.B1 2.F29.B1 2.F28.B2 2.F29.B2 2.F28.B3 2.F29.B3 2.F28.B4 2.F29.B4 2.F28.B5 2.F29.B5 2.F28.B6 2.F29.B6 2.F28.B7 2.F29.B7
MMCM0:DRP70 1.F28.B56 1.F29.B56 1.F28.B57 1.F29.B57 1.F28.B58 1.F29.B58 1.F28.B59 1.F29.B59 1.F28.B60 1.F29.B60 1.F28.B61 1.F29.B61 1.F28.B62 1.F29.B62 1.F28.B63 1.F29.B63
MMCM0:DRP71 1.F28.B48 1.F29.B48 1.F28.B49 1.F29.B49 1.F28.B50 1.F29.B50 1.F28.B51 1.F29.B51 1.F28.B52 1.F29.B52 1.F28.B53 1.F29.B53 1.F28.B54 1.F29.B54 1.F28.B55 1.F29.B55
MMCM0:DRP72 1.F28.B40 1.F29.B40 1.F28.B41 1.F29.B41 1.F28.B42 1.F29.B42 1.F28.B43 1.F29.B43 1.F28.B44 1.F29.B44 1.F28.B45 1.F29.B45 1.F28.B46 1.F29.B46 1.F28.B47 1.F29.B47
MMCM0:DRP73 1.F28.B32 1.F29.B32 1.F28.B33 1.F29.B33 1.F28.B34 1.F29.B34 1.F28.B35 1.F29.B35 1.F28.B36 1.F29.B36 1.F28.B37 1.F29.B37 1.F28.B38 1.F29.B38 1.F28.B39 1.F29.B39
MMCM0:DRP74 1.F28.B24 1.F29.B24 1.F28.B25 1.F29.B25 1.F28.B26 1.F29.B26 1.F28.B27 1.F29.B27 1.F28.B28 1.F29.B28 1.F28.B29 1.F29.B29 1.F28.B30 1.F29.B30 1.F28.B31 1.F29.B31
MMCM0:DRP75 1.F28.B16 1.F29.B16 1.F28.B17 1.F29.B17 1.F28.B18 1.F29.B18 1.F28.B19 1.F29.B19 1.F28.B20 1.F29.B20 1.F28.B21 1.F29.B21 1.F28.B22 1.F29.B22 1.F28.B23 1.F29.B23
MMCM0:DRP76 1.F28.B8 1.F29.B8 1.F28.B9 1.F29.B9 1.F28.B10 1.F29.B10 1.F28.B11 1.F29.B11 1.F28.B12 1.F29.B12 1.F28.B13 1.F29.B13 1.F28.B14 1.F29.B14 1.F28.B15 1.F29.B15
MMCM0:DRP77 1.F28.B0 1.F29.B0 1.F28.B1 1.F29.B1 1.F28.B2 1.F29.B2 1.F28.B3 1.F29.B3 1.F28.B4 1.F29.B4 1.F28.B5 1.F29.B5 1.F28.B6 1.F29.B6 1.F28.B7 1.F29.B7
MMCM0:DRP78 0.F28.B56 0.F29.B56 0.F28.B57 0.F29.B57 0.F28.B58 0.F29.B58 0.F28.B59 0.F29.B59 0.F28.B60 0.F29.B60 0.F28.B61 0.F29.B61 0.F28.B62 0.F29.B62 0.F28.B63 0.F29.B63
MMCM0:DRP79 0.F28.B48 0.F29.B48 0.F28.B49 0.F29.B49 0.F28.B50 0.F29.B50 0.F28.B51 0.F29.B51 0.F28.B52 0.F29.B52 0.F28.B53 0.F29.B53 0.F28.B54 0.F29.B54 0.F28.B55 0.F29.B55
MMCM0:DRP7A 0.F28.B40 0.F29.B40 0.F28.B41 0.F29.B41 0.F28.B42 0.F29.B42 0.F28.B43 0.F29.B43 0.F28.B44 0.F29.B44 0.F28.B45 0.F29.B45 0.F28.B46 0.F29.B46 0.F28.B47 0.F29.B47
MMCM0:DRP7B 0.F28.B32 0.F29.B32 0.F28.B33 0.F29.B33 0.F28.B34 0.F29.B34 0.F28.B35 0.F29.B35 0.F28.B36 0.F29.B36 0.F28.B37 0.F29.B37 0.F28.B38 0.F29.B38 0.F28.B39 0.F29.B39
MMCM0:DRP7C 0.F28.B24 0.F29.B24 0.F28.B25 0.F29.B25 0.F28.B26 0.F29.B26 0.F28.B27 0.F29.B27 0.F28.B28 0.F29.B28 0.F28.B29 0.F29.B29 0.F28.B30 0.F29.B30 0.F28.B31 0.F29.B31
MMCM0:DRP7D 0.F28.B16 0.F29.B16 0.F28.B17 0.F29.B17 0.F28.B18 0.F29.B18 0.F28.B19 0.F29.B19 0.F28.B20 0.F29.B20 0.F28.B21 0.F29.B21 0.F28.B22 0.F29.B22 0.F28.B23 0.F29.B23
MMCM0:DRP7E 0.F28.B8 0.F29.B8 0.F28.B9 0.F29.B9 0.F28.B10 0.F29.B10 0.F28.B11 0.F29.B11 0.F28.B12 0.F29.B12 0.F28.B13 0.F29.B13 0.F28.B14 0.F29.B14 0.F28.B15 0.F29.B15
MMCM0:DRP7F 0.F28.B0 0.F29.B0 0.F28.B1 0.F29.B1 0.F28.B2 0.F29.B2 0.F28.B3 0.F29.B3 0.F28.B4 0.F29.B4 0.F28.B5 0.F29.B5 0.F28.B6 0.F29.B6 0.F28.B7 0.F29.B7
PHASER_REF:CONTROL_0 26.F29.B55 26.F28.B55 26.F29.B54 26.F28.B54 26.F29.B53 26.F28.B53 26.F29.B52 26.F28.B52 26.F29.B51 26.F28.B51 26.F29.B50 26.F28.B50 26.F29.B49 26.F28.B49 26.F29.B48 26.F28.B48
PHASER_REF:CONTROL_1 26.F29.B47 26.F28.B47 26.F29.B46 26.F28.B46 26.F29.B45 26.F28.B45 26.F29.B44 26.F28.B44 26.F29.B43 26.F28.B43 26.F29.B42 26.F28.B42 26.F29.B41 26.F28.B41 26.F29.B40 26.F28.B40
PHASER_REF:CONTROL_2 26.F29.B39 26.F28.B39 26.F29.B38 26.F28.B38 26.F29.B37 26.F28.B37 26.F29.B36 26.F28.B36 26.F29.B35 26.F28.B35 26.F29.B34 26.F28.B34 26.F29.B33 26.F28.B33 26.F29.B32 26.F28.B32
PHASER_REF:CONTROL_3 26.F29.B15 26.F28.B15 26.F29.B14 26.F28.B14 26.F29.B13 26.F28.B13 26.F29.B12 26.F28.B12 26.F29.B11 26.F28.B11 26.F29.B10 26.F28.B10 26.F29.B9 26.F28.B9 26.F29.B8 26.F28.B8
PHASER_REF:CONTROL_4 27.F29.B7 27.F28.B7 27.F29.B6 27.F28.B6 27.F29.B5 27.F28.B5 27.F29.B4 27.F28.B4 27.F29.B3 27.F28.B3 27.F29.B2 27.F28.B2 27.F29.B1 27.F28.B1 27.F29.B0 27.F28.B0
PHASER_REF:CONTROL_5 27.F29.B15 27.F28.B15 27.F29.B14 27.F28.B14 27.F29.B13 27.F28.B13 27.F29.B12 27.F28.B12 27.F29.B11 27.F28.B11 27.F29.B10 27.F28.B10 27.F29.B9 27.F28.B9 27.F29.B8 27.F28.B8
PLL:CONTROL_0 48.F29.B55 48.F28.B55 48.F29.B54 48.F28.B54 48.F29.B53 48.F28.B53 48.F29.B52 48.F28.B52 48.F29.B51 48.F28.B51 48.F29.B50 48.F28.B50 48.F29.B49 48.F28.B49 48.F29.B48 48.F28.B48
PLL:CONTROL_1 48.F29.B63 48.F28.B63 48.F29.B62 48.F28.B62 48.F29.B61 48.F28.B61 48.F29.B60 48.F28.B60 48.F29.B59 48.F28.B59 48.F29.B58 48.F28.B58 48.F29.B57 48.F28.B57 48.F29.B56 48.F28.B56
PLL:CONTROL_2 49.F29.B7 49.F28.B7 49.F29.B6 49.F28.B6 49.F29.B5 49.F28.B5 49.F29.B4 49.F28.B4 49.F29.B3 49.F28.B3 49.F29.B2 49.F28.B2 49.F29.B1 49.F28.B1 49.F29.B0 49.F28.B0
PLL:CONTROL_3 49.F29.B15 49.F28.B15 49.F29.B14 49.F28.B14 49.F29.B13 49.F28.B13 49.F29.B12 49.F28.B12 49.F29.B11 49.F28.B11 49.F29.B10 49.F28.B10 49.F29.B9 49.F28.B9 49.F29.B8 49.F28.B8
PLL:CONTROL_4 49.F29.B23 49.F28.B23 49.F29.B22 49.F28.B22 49.F29.B21 49.F28.B21 49.F29.B20 49.F28.B20 49.F29.B19 49.F28.B19 49.F29.B18 49.F28.B18 49.F29.B17 49.F28.B17 49.F29.B16 49.F28.B16
PLL:CONTROL_5 49.F29.B31 49.F28.B31 49.F29.B30 49.F28.B30 49.F29.B29 49.F28.B29 49.F29.B28 49.F28.B28 49.F29.B27 49.F28.B27 49.F29.B26 49.F28.B26 49.F29.B25 49.F28.B25 49.F29.B24 49.F28.B24
PLL:CONTROL_6 49.F29.B39 49.F28.B39 49.F29.B38 49.F28.B38 49.F29.B37 49.F28.B37 49.F29.B36 49.F28.B36 49.F29.B35 49.F28.B35 49.F29.B34 49.F28.B34 49.F29.B33 49.F28.B33 49.F29.B32 49.F28.B32
PLL:CONTROL_7 49.F29.B47 49.F28.B47 49.F29.B46 49.F28.B46 49.F29.B45 49.F28.B45 49.F29.B44 49.F28.B44 49.F29.B43 49.F28.B43 49.F29.B42 49.F28.B42 49.F29.B41 49.F28.B41 49.F29.B40 49.F28.B40
PLL:DRP00 37.F29.B7 37.F28.B7 37.F29.B6 37.F28.B6 37.F29.B5 37.F28.B5 37.F29.B4 37.F28.B4 37.F29.B3 37.F28.B3 37.F29.B2 37.F28.B2 37.F29.B1 37.F28.B1 37.F29.B0 37.F28.B0
PLL:DRP01 37.F29.B15 37.F28.B15 37.F29.B14 37.F28.B14 37.F29.B13 37.F28.B13 37.F29.B12 37.F28.B12 37.F29.B11 37.F28.B11 37.F29.B10 37.F28.B10 37.F29.B9 37.F28.B9 37.F29.B8 37.F28.B8
PLL:DRP02 37.F29.B23 37.F28.B23 37.F29.B22 37.F28.B22 37.F29.B21 37.F28.B21 37.F29.B20 37.F28.B20 37.F29.B19 37.F28.B19 37.F29.B18 37.F28.B18 37.F29.B17 37.F28.B17 37.F29.B16 37.F28.B16
PLL:DRP03 37.F29.B31 37.F28.B31 37.F29.B30 37.F28.B30 37.F29.B29 37.F28.B29 37.F29.B28 37.F28.B28 37.F29.B27 37.F28.B27 37.F29.B26 37.F28.B26 37.F29.B25 37.F28.B25 37.F29.B24 37.F28.B24
PLL:DRP04 37.F29.B39 37.F28.B39 37.F29.B38 37.F28.B38 37.F29.B37 37.F28.B37 37.F29.B36 37.F28.B36 37.F29.B35 37.F28.B35 37.F29.B34 37.F28.B34 37.F29.B33 37.F28.B33 37.F29.B32 37.F28.B32
PLL:DRP05 37.F29.B47 37.F28.B47 37.F29.B46 37.F28.B46 37.F29.B45 37.F28.B45 37.F29.B44 37.F28.B44 37.F29.B43 37.F28.B43 37.F29.B42 37.F28.B42 37.F29.B41 37.F28.B41 37.F29.B40 37.F28.B40
PLL:DRP06 37.F29.B55 37.F28.B55 37.F29.B54 37.F28.B54 37.F29.B53 37.F28.B53 37.F29.B52 37.F28.B52 37.F29.B51 37.F28.B51 37.F29.B50 37.F28.B50 37.F29.B49 37.F28.B49 37.F29.B48 37.F28.B48
PLL:DRP07 37.F29.B63 37.F28.B63 37.F29.B62 37.F28.B62 37.F29.B61 37.F28.B61 37.F29.B60 37.F28.B60 37.F29.B59 37.F28.B59 37.F29.B58 37.F28.B58 37.F29.B57 37.F28.B57 37.F29.B56 37.F28.B56
PLL:DRP08 38.F29.B7 38.F28.B7 38.F29.B6 38.F28.B6 38.F29.B5 38.F28.B5 38.F29.B4 38.F28.B4 38.F29.B3 38.F28.B3 38.F29.B2 38.F28.B2 38.F29.B1 38.F28.B1 38.F29.B0 38.F28.B0
PLL:DRP09 38.F29.B15 38.F28.B15 38.F29.B14 38.F28.B14 38.F29.B13 38.F28.B13 38.F29.B12 38.F28.B12 38.F29.B11 38.F28.B11 38.F29.B10 38.F28.B10 38.F29.B9 38.F28.B9 38.F29.B8 38.F28.B8
PLL:DRP0A 38.F29.B23 38.F28.B23 38.F29.B22 38.F28.B22 38.F29.B21 38.F28.B21 38.F29.B20 38.F28.B20 38.F29.B19 38.F28.B19 38.F29.B18 38.F28.B18 38.F29.B17 38.F28.B17 38.F29.B16 38.F28.B16
PLL:DRP0B 38.F29.B31 38.F28.B31 38.F29.B30 38.F28.B30 38.F29.B29 38.F28.B29 38.F29.B28 38.F28.B28 38.F29.B27 38.F28.B27 38.F29.B26 38.F28.B26 38.F29.B25 38.F28.B25 38.F29.B24 38.F28.B24
PLL:DRP0C 38.F29.B39 38.F28.B39 38.F29.B38 38.F28.B38 38.F29.B37 38.F28.B37 38.F29.B36 38.F28.B36 38.F29.B35 38.F28.B35 38.F29.B34 38.F28.B34 38.F29.B33 38.F28.B33 38.F29.B32 38.F28.B32
PLL:DRP0D 38.F29.B47 38.F28.B47 38.F29.B46 38.F28.B46 38.F29.B45 38.F28.B45 38.F29.B44 38.F28.B44 38.F29.B43 38.F28.B43 38.F29.B42 38.F28.B42 38.F29.B41 38.F28.B41 38.F29.B40 38.F28.B40
PLL:DRP0E 38.F29.B55 38.F28.B55 38.F29.B54 38.F28.B54 38.F29.B53 38.F28.B53 38.F29.B52 38.F28.B52 38.F29.B51 38.F28.B51 38.F29.B50 38.F28.B50 38.F29.B49 38.F28.B49 38.F29.B48 38.F28.B48
PLL:DRP0F 38.F29.B63 38.F28.B63 38.F29.B62 38.F28.B62 38.F29.B61 38.F28.B61 38.F29.B60 38.F28.B60 38.F29.B59 38.F28.B59 38.F29.B58 38.F28.B58 38.F29.B57 38.F28.B57 38.F29.B56 38.F28.B56
PLL:DRP10 39.F29.B7 39.F28.B7 39.F29.B6 39.F28.B6 39.F29.B5 39.F28.B5 39.F29.B4 39.F28.B4 39.F29.B3 39.F28.B3 39.F29.B2 39.F28.B2 39.F29.B1 39.F28.B1 39.F29.B0 39.F28.B0
PLL:DRP11 39.F29.B15 39.F28.B15 39.F29.B14 39.F28.B14 39.F29.B13 39.F28.B13 39.F29.B12 39.F28.B12 39.F29.B11 39.F28.B11 39.F29.B10 39.F28.B10 39.F29.B9 39.F28.B9 39.F29.B8 39.F28.B8
PLL:DRP12 39.F29.B23 39.F28.B23 39.F29.B22 39.F28.B22 39.F29.B21 39.F28.B21 39.F29.B20 39.F28.B20 39.F29.B19 39.F28.B19 39.F29.B18 39.F28.B18 39.F29.B17 39.F28.B17 39.F29.B16 39.F28.B16
PLL:DRP13 39.F29.B31 39.F28.B31 39.F29.B30 39.F28.B30 39.F29.B29 39.F28.B29 39.F29.B28 39.F28.B28 39.F29.B27 39.F28.B27 39.F29.B26 39.F28.B26 39.F29.B25 39.F28.B25 39.F29.B24 39.F28.B24
PLL:DRP14 39.F29.B39 39.F28.B39 39.F29.B38 39.F28.B38 39.F29.B37 39.F28.B37 39.F29.B36 39.F28.B36 39.F29.B35 39.F28.B35 39.F29.B34 39.F28.B34 39.F29.B33 39.F28.B33 39.F29.B32 39.F28.B32
PLL:DRP15 39.F29.B47 39.F28.B47 39.F29.B46 39.F28.B46 39.F29.B45 39.F28.B45 39.F29.B44 39.F28.B44 39.F29.B43 39.F28.B43 39.F29.B42 39.F28.B42 39.F29.B41 39.F28.B41 39.F29.B40 39.F28.B40
PLL:DRP16 39.F29.B55 39.F28.B55 39.F29.B54 39.F28.B54 39.F29.B53 39.F28.B53 39.F29.B52 39.F28.B52 39.F29.B51 39.F28.B51 39.F29.B50 39.F28.B50 39.F29.B49 39.F28.B49 39.F29.B48 39.F28.B48
PLL:DRP17 39.F29.B63 39.F28.B63 39.F29.B62 39.F28.B62 39.F29.B61 39.F28.B61 39.F29.B60 39.F28.B60 39.F29.B59 39.F28.B59 39.F29.B58 39.F28.B58 39.F29.B57 39.F28.B57 39.F29.B56 39.F28.B56
PLL:DRP18 40.F29.B7 40.F28.B7 40.F29.B6 40.F28.B6 40.F29.B5 40.F28.B5 40.F29.B4 40.F28.B4 40.F29.B3 40.F28.B3 40.F29.B2 40.F28.B2 40.F29.B1 40.F28.B1 40.F29.B0 40.F28.B0
PLL:DRP19 40.F29.B15 40.F28.B15 40.F29.B14 40.F28.B14 40.F29.B13 40.F28.B13 40.F29.B12 40.F28.B12 40.F29.B11 40.F28.B11 40.F29.B10 40.F28.B10 40.F29.B9 40.F28.B9 40.F29.B8 40.F28.B8
PLL:DRP1A 40.F29.B23 40.F28.B23 40.F29.B22 40.F28.B22 40.F29.B21 40.F28.B21 40.F29.B20 40.F28.B20 40.F29.B19 40.F28.B19 40.F29.B18 40.F28.B18 40.F29.B17 40.F28.B17 40.F29.B16 40.F28.B16
PLL:DRP1B 40.F29.B31 40.F28.B31 40.F29.B30 40.F28.B30 40.F29.B29 40.F28.B29 40.F29.B28 40.F28.B28 40.F29.B27 40.F28.B27 40.F29.B26 40.F28.B26 40.F29.B25 40.F28.B25 40.F29.B24 40.F28.B24
PLL:DRP1C 40.F29.B39 40.F28.B39 40.F29.B38 40.F28.B38 40.F29.B37 40.F28.B37 40.F29.B36 40.F28.B36 40.F29.B35 40.F28.B35 40.F29.B34 40.F28.B34 40.F29.B33 40.F28.B33 40.F29.B32 40.F28.B32
PLL:DRP1D 40.F29.B47 40.F28.B47 40.F29.B46 40.F28.B46 40.F29.B45 40.F28.B45 40.F29.B44 40.F28.B44 40.F29.B43 40.F28.B43 40.F29.B42 40.F28.B42 40.F29.B41 40.F28.B41 40.F29.B40 40.F28.B40
PLL:DRP1E 40.F29.B55 40.F28.B55 40.F29.B54 40.F28.B54 40.F29.B53 40.F28.B53 40.F29.B52 40.F28.B52 40.F29.B51 40.F28.B51 40.F29.B50 40.F28.B50 40.F29.B49 40.F28.B49 40.F29.B48 40.F28.B48
PLL:DRP1F 40.F29.B63 40.F28.B63 40.F29.B62 40.F28.B62 40.F29.B61 40.F28.B61 40.F29.B60 40.F28.B60 40.F29.B59 40.F28.B59 40.F29.B58 40.F28.B58 40.F29.B57 40.F28.B57 40.F29.B56 40.F28.B56
PLL:DRP20 41.F29.B7 41.F28.B7 41.F29.B6 41.F28.B6 41.F29.B5 41.F28.B5 41.F29.B4 41.F28.B4 41.F29.B3 41.F28.B3 41.F29.B2 41.F28.B2 41.F29.B1 41.F28.B1 41.F29.B0 41.F28.B0
PLL:DRP21 41.F29.B15 41.F28.B15 41.F29.B14 41.F28.B14 41.F29.B13 41.F28.B13 41.F29.B12 41.F28.B12 41.F29.B11 41.F28.B11 41.F29.B10 41.F28.B10 41.F29.B9 41.F28.B9 41.F29.B8 41.F28.B8
PLL:DRP22 41.F29.B23 41.F28.B23 41.F29.B22 41.F28.B22 41.F29.B21 41.F28.B21 41.F29.B20 41.F28.B20 41.F29.B19 41.F28.B19 41.F29.B18 41.F28.B18 41.F29.B17 41.F28.B17 41.F29.B16 41.F28.B16
PLL:DRP23 41.F29.B31 41.F28.B31 41.F29.B30 41.F28.B30 41.F29.B29 41.F28.B29 41.F29.B28 41.F28.B28 41.F29.B27 41.F28.B27 41.F29.B26 41.F28.B26 41.F29.B25 41.F28.B25 41.F29.B24 41.F28.B24
PLL:DRP24 41.F29.B39 41.F28.B39 41.F29.B38 41.F28.B38 41.F29.B37 41.F28.B37 41.F29.B36 41.F28.B36 41.F29.B35 41.F28.B35 41.F29.B34 41.F28.B34 41.F29.B33 41.F28.B33 41.F29.B32 41.F28.B32
PLL:DRP25 41.F29.B47 41.F28.B47 41.F29.B46 41.F28.B46 41.F29.B45 41.F28.B45 41.F29.B44 41.F28.B44 41.F29.B43 41.F28.B43 41.F29.B42 41.F28.B42 41.F29.B41 41.F28.B41 41.F29.B40 41.F28.B40
PLL:DRP26 41.F29.B55 41.F28.B55 41.F29.B54 41.F28.B54 41.F29.B53 41.F28.B53 41.F29.B52 41.F28.B52 41.F29.B51 41.F28.B51 41.F29.B50 41.F28.B50 41.F29.B49 41.F28.B49 41.F29.B48 41.F28.B48
PLL:DRP27 41.F29.B63 41.F28.B63 41.F29.B62 41.F28.B62 41.F29.B61 41.F28.B61 41.F29.B60 41.F28.B60 41.F29.B59 41.F28.B59 41.F29.B58 41.F28.B58 41.F29.B57 41.F28.B57 41.F29.B56 41.F28.B56
PLL:DRP28 42.F29.B7 42.F28.B7 42.F29.B6 42.F28.B6 42.F29.B5 42.F28.B5 42.F29.B4 42.F28.B4 42.F29.B3 42.F28.B3 42.F29.B2 42.F28.B2 42.F29.B1 42.F28.B1 42.F29.B0 42.F28.B0
PLL:DRP29 42.F29.B15 42.F28.B15 42.F29.B14 42.F28.B14 42.F29.B13 42.F28.B13 42.F29.B12 42.F28.B12 42.F29.B11 42.F28.B11 42.F29.B10 42.F28.B10 42.F29.B9 42.F28.B9 42.F29.B8 42.F28.B8
PLL:DRP2A 42.F29.B23 42.F28.B23 42.F29.B22 42.F28.B22 42.F29.B21 42.F28.B21 42.F29.B20 42.F28.B20 42.F29.B19 42.F28.B19 42.F29.B18 42.F28.B18 42.F29.B17 42.F28.B17 42.F29.B16 42.F28.B16
PLL:DRP2B 42.F29.B31 42.F28.B31 42.F29.B30 42.F28.B30 42.F29.B29 42.F28.B29 42.F29.B28 42.F28.B28 42.F29.B27 42.F28.B27 42.F29.B26 42.F28.B26 42.F29.B25 42.F28.B25 42.F29.B24 42.F28.B24
PLL:DRP2C 42.F29.B39 42.F28.B39 42.F29.B38 42.F28.B38 42.F29.B37 42.F28.B37 42.F29.B36 42.F28.B36 42.F29.B35 42.F28.B35 42.F29.B34 42.F28.B34 42.F29.B33 42.F28.B33 42.F29.B32 42.F28.B32
PLL:DRP2D 42.F29.B47 42.F28.B47 42.F29.B46 42.F28.B46 42.F29.B45 42.F28.B45 42.F29.B44 42.F28.B44 42.F29.B43 42.F28.B43 42.F29.B42 42.F28.B42 42.F29.B41 42.F28.B41 42.F29.B40 42.F28.B40
PLL:DRP2E 42.F29.B55 42.F28.B55 42.F29.B54 42.F28.B54 42.F29.B53 42.F28.B53 42.F29.B52 42.F28.B52 42.F29.B51 42.F28.B51 42.F29.B50 42.F28.B50 42.F29.B49 42.F28.B49 42.F29.B48 42.F28.B48
PLL:DRP2F 42.F29.B63 42.F28.B63 42.F29.B62 42.F28.B62 42.F29.B61 42.F28.B61 42.F29.B60 42.F28.B60 42.F29.B59 42.F28.B59 42.F29.B58 42.F28.B58 42.F29.B57 42.F28.B57 42.F29.B56 42.F28.B56
PLL:DRP30 43.F29.B7 43.F28.B7 43.F29.B6 43.F28.B6 43.F29.B5 43.F28.B5 43.F29.B4 43.F28.B4 43.F29.B3 43.F28.B3 43.F29.B2 43.F28.B2 43.F29.B1 43.F28.B1 43.F29.B0 43.F28.B0
PLL:DRP31 43.F29.B15 43.F28.B15 43.F29.B14 43.F28.B14 43.F29.B13 43.F28.B13 43.F29.B12 43.F28.B12 43.F29.B11 43.F28.B11 43.F29.B10 43.F28.B10 43.F29.B9 43.F28.B9 43.F29.B8 43.F28.B8
PLL:DRP32 43.F29.B23 43.F28.B23 43.F29.B22 43.F28.B22 43.F29.B21 43.F28.B21 43.F29.B20 43.F28.B20 43.F29.B19 43.F28.B19 43.F29.B18 43.F28.B18 43.F29.B17 43.F28.B17 43.F29.B16 43.F28.B16
PLL:DRP33 43.F29.B31 43.F28.B31 43.F29.B30 43.F28.B30 43.F29.B29 43.F28.B29 43.F29.B28 43.F28.B28 43.F29.B27 43.F28.B27 43.F29.B26 43.F28.B26 43.F29.B25 43.F28.B25 43.F29.B24 43.F28.B24
PLL:DRP34 43.F29.B39 43.F28.B39 43.F29.B38 43.F28.B38 43.F29.B37 43.F28.B37 43.F29.B36 43.F28.B36 43.F29.B35 43.F28.B35 43.F29.B34 43.F28.B34 43.F29.B33 43.F28.B33 43.F29.B32 43.F28.B32
PLL:DRP35 43.F29.B47 43.F28.B47 43.F29.B46 43.F28.B46 43.F29.B45 43.F28.B45 43.F29.B44 43.F28.B44 43.F29.B43 43.F28.B43 43.F29.B42 43.F28.B42 43.F29.B41 43.F28.B41 43.F29.B40 43.F28.B40
PLL:DRP36 43.F29.B55 43.F28.B55 43.F29.B54 43.F28.B54 43.F29.B53 43.F28.B53 43.F29.B52 43.F28.B52 43.F29.B51 43.F28.B51 43.F29.B50 43.F28.B50 43.F29.B49 43.F28.B49 43.F29.B48 43.F28.B48
PLL:DRP37 43.F29.B63 43.F28.B63 43.F29.B62 43.F28.B62 43.F29.B61 43.F28.B61 43.F29.B60 43.F28.B60 43.F29.B59 43.F28.B59 43.F29.B58 43.F28.B58 43.F29.B57 43.F28.B57 43.F29.B56 43.F28.B56
PLL:DRP38 44.F29.B7 44.F28.B7 44.F29.B6 44.F28.B6 44.F29.B5 44.F28.B5 44.F29.B4 44.F28.B4 44.F29.B3 44.F28.B3 44.F29.B2 44.F28.B2 44.F29.B1 44.F28.B1 44.F29.B0 44.F28.B0
PLL:DRP39 44.F29.B15 44.F28.B15 44.F29.B14 44.F28.B14 44.F29.B13 44.F28.B13 44.F29.B12 44.F28.B12 44.F29.B11 44.F28.B11 44.F29.B10 44.F28.B10 44.F29.B9 44.F28.B9 44.F29.B8 44.F28.B8
PLL:DRP3A 44.F29.B23 44.F28.B23 44.F29.B22 44.F28.B22 44.F29.B21 44.F28.B21 44.F29.B20 44.F28.B20 44.F29.B19 44.F28.B19 44.F29.B18 44.F28.B18 44.F29.B17 44.F28.B17 44.F29.B16 44.F28.B16
PLL:DRP3B 44.F29.B31 44.F28.B31 44.F29.B30 44.F28.B30 44.F29.B29 44.F28.B29 44.F29.B28 44.F28.B28 44.F29.B27 44.F28.B27 44.F29.B26 44.F28.B26 44.F29.B25 44.F28.B25 44.F29.B24 44.F28.B24
PLL:DRP3C 44.F29.B39 44.F28.B39 44.F29.B38 44.F28.B38 44.F29.B37 44.F28.B37 44.F29.B36 44.F28.B36 44.F29.B35 44.F28.B35 44.F29.B34 44.F28.B34 44.F29.B33 44.F28.B33 44.F29.B32 44.F28.B32
PLL:DRP3D 44.F29.B47 44.F28.B47 44.F29.B46 44.F28.B46 44.F29.B45 44.F28.B45 44.F29.B44 44.F28.B44 44.F29.B43 44.F28.B43 44.F29.B42 44.F28.B42 44.F29.B41 44.F28.B41 44.F29.B40 44.F28.B40
PLL:DRP3E 44.F29.B55 44.F28.B55 44.F29.B54 44.F28.B54 44.F29.B53 44.F28.B53 44.F29.B52 44.F28.B52 44.F29.B51 44.F28.B51 44.F29.B50 44.F28.B50 44.F29.B49 44.F28.B49 44.F29.B48 44.F28.B48
PLL:DRP3F 44.F29.B63 44.F28.B63 44.F29.B62 44.F28.B62 44.F29.B61 44.F28.B61 44.F29.B60 44.F28.B60 44.F29.B59 44.F28.B59 44.F29.B58 44.F28.B58 44.F29.B57 44.F28.B57 44.F29.B56 44.F28.B56
PLL:DRP40 45.F29.B7 45.F28.B7 45.F29.B6 45.F28.B6 45.F29.B5 45.F28.B5 45.F29.B4 45.F28.B4 45.F29.B3 45.F28.B3 45.F29.B2 45.F28.B2 45.F29.B1 45.F28.B1 45.F29.B0 45.F28.B0
PLL:DRP41 45.F29.B15 45.F28.B15 45.F29.B14 45.F28.B14 45.F29.B13 45.F28.B13 45.F29.B12 45.F28.B12 45.F29.B11 45.F28.B11 45.F29.B10 45.F28.B10 45.F29.B9 45.F28.B9 45.F29.B8 45.F28.B8
PLL:DRP42 45.F29.B23 45.F28.B23 45.F29.B22 45.F28.B22 45.F29.B21 45.F28.B21 45.F29.B20 45.F28.B20 45.F29.B19 45.F28.B19 45.F29.B18 45.F28.B18 45.F29.B17 45.F28.B17 45.F29.B16 45.F28.B16
PLL:DRP43 45.F29.B31 45.F28.B31 45.F29.B30 45.F28.B30 45.F29.B29 45.F28.B29 45.F29.B28 45.F28.B28 45.F29.B27 45.F28.B27 45.F29.B26 45.F28.B26 45.F29.B25 45.F28.B25 45.F29.B24 45.F28.B24
PLL:DRP44 45.F29.B39 45.F28.B39 45.F29.B38 45.F28.B38 45.F29.B37 45.F28.B37 45.F29.B36 45.F28.B36 45.F29.B35 45.F28.B35 45.F29.B34 45.F28.B34 45.F29.B33 45.F28.B33 45.F29.B32 45.F28.B32
PLL:DRP45 45.F29.B47 45.F28.B47 45.F29.B46 45.F28.B46 45.F29.B45 45.F28.B45 45.F29.B44 45.F28.B44 45.F29.B43 45.F28.B43 45.F29.B42 45.F28.B42 45.F29.B41 45.F28.B41 45.F29.B40 45.F28.B40
PLL:DRP46 45.F29.B55 45.F28.B55 45.F29.B54 45.F28.B54 45.F29.B53 45.F28.B53 45.F29.B52 45.F28.B52 45.F29.B51 45.F28.B51 45.F29.B50 45.F28.B50 45.F29.B49 45.F28.B49 45.F29.B48 45.F28.B48
PLL:DRP47 45.F29.B63 45.F28.B63 45.F29.B62 45.F28.B62 45.F29.B61 45.F28.B61 45.F29.B60 45.F28.B60 45.F29.B59 45.F28.B59 45.F29.B58 45.F28.B58 45.F29.B57 45.F28.B57 45.F29.B56 45.F28.B56
PLL:DRP48 46.F29.B7 46.F28.B7 46.F29.B6 46.F28.B6 46.F29.B5 46.F28.B5 46.F29.B4 46.F28.B4 46.F29.B3 46.F28.B3 46.F29.B2 46.F28.B2 46.F29.B1 46.F28.B1 46.F29.B0 46.F28.B0
PLL:DRP49 46.F29.B15 46.F28.B15 46.F29.B14 46.F28.B14 46.F29.B13 46.F28.B13 46.F29.B12 46.F28.B12 46.F29.B11 46.F28.B11 46.F29.B10 46.F28.B10 46.F29.B9 46.F28.B9 46.F29.B8 46.F28.B8
PLL:DRP4A 46.F29.B23 46.F28.B23 46.F29.B22 46.F28.B22 46.F29.B21 46.F28.B21 46.F29.B20 46.F28.B20 46.F29.B19 46.F28.B19 46.F29.B18 46.F28.B18 46.F29.B17 46.F28.B17 46.F29.B16 46.F28.B16
PLL:DRP4B 46.F29.B31 46.F28.B31 46.F29.B30 46.F28.B30 46.F29.B29 46.F28.B29 46.F29.B28 46.F28.B28 46.F29.B27 46.F28.B27 46.F29.B26 46.F28.B26 46.F29.B25 46.F28.B25 46.F29.B24 46.F28.B24
PLL:DRP4C 46.F29.B39 46.F28.B39 46.F29.B38 46.F28.B38 46.F29.B37 46.F28.B37 46.F29.B36 46.F28.B36 46.F29.B35 46.F28.B35 46.F29.B34 46.F28.B34 46.F29.B33 46.F28.B33 46.F29.B32 46.F28.B32
PLL:DRP4D 46.F29.B47 46.F28.B47 46.F29.B46 46.F28.B46 46.F29.B45 46.F28.B45 46.F29.B44 46.F28.B44 46.F29.B43 46.F28.B43 46.F29.B42 46.F28.B42 46.F29.B41 46.F28.B41 46.F29.B40 46.F28.B40
PLL:DRP4E 46.F29.B55 46.F28.B55 46.F29.B54 46.F28.B54 46.F29.B53 46.F28.B53 46.F29.B52 46.F28.B52 46.F29.B51 46.F28.B51 46.F29.B50 46.F28.B50 46.F29.B49 46.F28.B49 46.F29.B48 46.F28.B48
PLL:DRP4F 46.F29.B63 46.F28.B63 46.F29.B62 46.F28.B62 46.F29.B61 46.F28.B61 46.F29.B60 46.F28.B60 46.F29.B59 46.F28.B59 46.F29.B58 46.F28.B58 46.F29.B57 46.F28.B57 46.F29.B56 46.F28.B56
PLL:DRP50 47.F29.B7 47.F28.B7 47.F29.B6 47.F28.B6 47.F29.B5 47.F28.B5 47.F29.B4 47.F28.B4 47.F29.B3 47.F28.B3 47.F29.B2 47.F28.B2 47.F29.B1 47.F28.B1 47.F29.B0 47.F28.B0
PLL:DRP51 47.F29.B15 47.F28.B15 47.F29.B14 47.F28.B14 47.F29.B13 47.F28.B13 47.F29.B12 47.F28.B12 47.F29.B11 47.F28.B11 47.F29.B10 47.F28.B10 47.F29.B9 47.F28.B9 47.F29.B8 47.F28.B8
PLL:DRP52 47.F29.B23 47.F28.B23 47.F29.B22 47.F28.B22 47.F29.B21 47.F28.B21 47.F29.B20 47.F28.B20 47.F29.B19 47.F28.B19 47.F29.B18 47.F28.B18 47.F29.B17 47.F28.B17 47.F29.B16 47.F28.B16
PLL:DRP53 47.F29.B31 47.F28.B31 47.F29.B30 47.F28.B30 47.F29.B29 47.F28.B29 47.F29.B28 47.F28.B28 47.F29.B27 47.F28.B27 47.F29.B26 47.F28.B26 47.F29.B25 47.F28.B25 47.F29.B24 47.F28.B24
PLL:DRP54 47.F29.B39 47.F28.B39 47.F29.B38 47.F28.B38 47.F29.B37 47.F28.B37 47.F29.B36 47.F28.B36 47.F29.B35 47.F28.B35 47.F29.B34 47.F28.B34 47.F29.B33 47.F28.B33 47.F29.B32 47.F28.B32
PLL:DRP55 47.F29.B47 47.F28.B47 47.F29.B46 47.F28.B46 47.F29.B45 47.F28.B45 47.F29.B44 47.F28.B44 47.F29.B43 47.F28.B43 47.F29.B42 47.F28.B42 47.F29.B41 47.F28.B41 47.F29.B40 47.F28.B40
PLL:DRP56 47.F29.B55 47.F28.B55 47.F29.B54 47.F28.B54 47.F29.B53 47.F28.B53 47.F29.B52 47.F28.B52 47.F29.B51 47.F28.B51 47.F29.B50 47.F28.B50 47.F29.B49 47.F28.B49 47.F29.B48 47.F28.B48
PLL:DRP57 47.F29.B63 47.F28.B63 47.F29.B62 47.F28.B62 47.F29.B61 47.F28.B61 47.F29.B60 47.F28.B60 47.F29.B59 47.F28.B59 47.F29.B58 47.F28.B58 47.F29.B57 47.F28.B57 47.F29.B56 47.F28.B56
PLL:DRP58 48.F29.B7 48.F28.B7 48.F29.B6 48.F28.B6 48.F29.B5 48.F28.B5 48.F29.B4 48.F28.B4 48.F29.B3 48.F28.B3 48.F29.B2 48.F28.B2 48.F29.B1 48.F28.B1 48.F29.B0 48.F28.B0
PLL:DRP59 48.F29.B15 48.F28.B15 48.F29.B14 48.F28.B14 48.F29.B13 48.F28.B13 48.F29.B12 48.F28.B12 48.F29.B11 48.F28.B11 48.F29.B10 48.F28.B10 48.F29.B9 48.F28.B9 48.F29.B8 48.F28.B8
PLL:DRP5A 48.F29.B23 48.F28.B23 48.F29.B22 48.F28.B22 48.F29.B21 48.F28.B21 48.F29.B20 48.F28.B20 48.F29.B19 48.F28.B19 48.F29.B18 48.F28.B18 48.F29.B17 48.F28.B17 48.F29.B16 48.F28.B16
PLL:DRP5B 48.F29.B31 48.F28.B31 48.F29.B30 48.F28.B30 48.F29.B29 48.F28.B29 48.F29.B28 48.F28.B28 48.F29.B27 48.F28.B27 48.F29.B26 48.F28.B26 48.F29.B25 48.F28.B25 48.F29.B24 48.F28.B24
PLL:DRP5C 48.F29.B39 48.F28.B39 48.F29.B38 48.F28.B38 48.F29.B37 48.F28.B37 48.F29.B36 48.F28.B36 48.F29.B35 48.F28.B35 48.F29.B34 48.F28.B34 48.F29.B33 48.F28.B33 48.F29.B32 48.F28.B32
PLL:DRP5D 48.F29.B47 48.F28.B47 48.F29.B46 48.F28.B46 48.F29.B45 48.F28.B45 48.F29.B44 48.F28.B44 48.F29.B43 48.F28.B43 48.F29.B42 48.F28.B42 48.F29.B41 48.F28.B41 48.F29.B40 48.F28.B40
PLL:DRP5E 48.F29.B55 48.F28.B55 48.F29.B54 48.F28.B54 48.F29.B53 48.F28.B53 48.F29.B52 48.F28.B52 48.F29.B51 48.F28.B51 48.F29.B50 48.F28.B50 48.F29.B49 48.F28.B49 48.F29.B48 48.F28.B48
PLL:DRP5F 48.F29.B63 48.F28.B63 48.F29.B62 48.F28.B62 48.F29.B61 48.F28.B61 48.F29.B60 48.F28.B60 48.F29.B59 48.F28.B59 48.F29.B58 48.F28.B58 48.F29.B57 48.F28.B57 48.F29.B56 48.F28.B56
PLL:DRP60 49.F29.B7 49.F28.B7 49.F29.B6 49.F28.B6 49.F29.B5 49.F28.B5 49.F29.B4 49.F28.B4 49.F29.B3 49.F28.B3 49.F29.B2 49.F28.B2 49.F29.B1 49.F28.B1 49.F29.B0 49.F28.B0
PLL:DRP61 49.F29.B15 49.F28.B15 49.F29.B14 49.F28.B14 49.F29.B13 49.F28.B13 49.F29.B12 49.F28.B12 49.F29.B11 49.F28.B11 49.F29.B10 49.F28.B10 49.F29.B9 49.F28.B9 49.F29.B8 49.F28.B8
PLL:DRP62 49.F29.B23 49.F28.B23 49.F29.B22 49.F28.B22 49.F29.B21 49.F28.B21 49.F29.B20 49.F28.B20 49.F29.B19 49.F28.B19 49.F29.B18 49.F28.B18 49.F29.B17 49.F28.B17 49.F29.B16 49.F28.B16
PLL:DRP63 49.F29.B31 49.F28.B31 49.F29.B30 49.F28.B30 49.F29.B29 49.F28.B29 49.F29.B28 49.F28.B28 49.F29.B27 49.F28.B27 49.F29.B26 49.F28.B26 49.F29.B25 49.F28.B25 49.F29.B24 49.F28.B24
PLL:DRP64 49.F29.B39 49.F28.B39 49.F29.B38 49.F28.B38 49.F29.B37 49.F28.B37 49.F29.B36 49.F28.B36 49.F29.B35 49.F28.B35 49.F29.B34 49.F28.B34 49.F29.B33 49.F28.B33 49.F29.B32 49.F28.B32
PLL:DRP65 49.F29.B47 49.F28.B47 49.F29.B46 49.F28.B46 49.F29.B45 49.F28.B45 49.F29.B44 49.F28.B44 49.F29.B43 49.F28.B43 49.F29.B42 49.F28.B42 49.F29.B41 49.F28.B41 49.F29.B40 49.F28.B40
PLL:DRP66 49.F29.B55 49.F28.B55 49.F29.B54 49.F28.B54 49.F29.B53 49.F28.B53 49.F29.B52 49.F28.B52 49.F29.B51 49.F28.B51 49.F29.B50 49.F28.B50 49.F29.B49 49.F28.B49 49.F29.B48 49.F28.B48
PLL:DRP67 49.F29.B63 49.F28.B63 49.F29.B62 49.F28.B62 49.F29.B61 49.F28.B61 49.F29.B60 49.F28.B60 49.F29.B59 49.F28.B59 49.F29.B58 49.F28.B58 49.F29.B57 49.F28.B57 49.F29.B56 49.F28.B56
non-inverted [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
MMCM0:INTERP_EN 10.F28.B56 10.F29.B57 10.F28.B58 10.F29.B59 10.F28.B60 10.F29.B61 10.F28.B62 10.F29.B63
non-inverted [7] [6] [5] [4] [3] [2] [1] [0]
MMCM0:LOCK_CNT 12.F28.B59 12.F29.B59 12.F28.B60 12.F29.B60 12.F28.B61 12.F29.B61 12.F28.B62 12.F29.B62 12.F28.B63 12.F29.B63
MMCM0:LOCK_SAT_HIGH 12.F28.B43 12.F29.B43 12.F28.B44 12.F29.B44 12.F28.B45 12.F29.B45 12.F28.B46 12.F29.B46 12.F28.B47 12.F29.B47
MMCM0:UNLOCK_CNT 12.F28.B51 12.F29.B51 12.F28.B52 12.F29.B52 12.F28.B53 12.F29.B53 12.F28.B54 12.F29.B54 12.F28.B55 12.F29.B55
PHASER_REF:LOCK_CNT 26.F29.B29 26.F28.B29 26.F29.B28 26.F28.B28 26.F29.B27 26.F28.B27 26.F29.B26 26.F28.B26 26.F29.B25 26.F28.B25
PLL:LOCK_CNT 40.F29.B4 40.F28.B4 40.F29.B3 40.F28.B3 40.F29.B2 40.F28.B2 40.F29.B1 40.F28.B1 40.F29.B0 40.F28.B0
PLL:LOCK_SAT_HIGH 40.F29.B20 40.F28.B20 40.F29.B19 40.F28.B19 40.F29.B18 40.F28.B18 40.F29.B17 40.F28.B17 40.F29.B16 40.F28.B16
PLL:UNLOCK_CNT 40.F29.B12 40.F28.B12 40.F29.B11 40.F28.B11 40.F29.B10 40.F28.B10 40.F29.B9 40.F28.B9 40.F29.B8 40.F28.B8
non-inverted [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
MMCM0:LOCK_FB_DLY 12.F29.B48 12.F28.B49 12.F29.B49 12.F28.B50 12.F29.B50
MMCM0:LOCK_REF_DLY 12.F29.B40 12.F28.B41 12.F29.B41 12.F28.B42 12.F29.B42
MMCM0:SPARE_ANALOG 7.F29.B27 7.F28.B28 7.F29.B29 7.F28.B30 7.F29.B31
MMCM0:SPARE_DIGITAL 12.F29.B29 12.F28.B30 12.F29.B30 12.F28.B31 12.F29.B31
PHASER_REF:LOCK_FB_DLY 26.F29.B23 26.F28.B23 26.F29.B22 26.F28.B22 26.F29.B21
PHASER_REF:LOCK_REF_DLY 26.F29.B5 26.F28.B5 26.F29.B4 26.F28.B4 26.F29.B3
PLL:LOCK_FB_DLY 40.F28.B15 40.F29.B14 40.F28.B14 40.F29.B13 40.F28.B13
PLL:LOCK_REF_DLY 40.F28.B23 40.F29.B22 40.F28.B22 40.F29.B21 40.F28.B21
PLL:SPARE_ANALOG 45.F28.B36 45.F29.B35 45.F28.B34 45.F29.B33 45.F28.B32
PLL:SPARE_DIGITAL 40.F28.B34 40.F29.B33 40.F28.B33 40.F29.B32 40.F28.B32
non-inverted [4] [3] [2] [1] [0]
MMCM0:MUX.CLKFBIN 15.F28.B53 15.F29.B52 15.F28.B52
FREQ_BB0 0 0 0
CLKFBIN_HCLK 0 0 1
FREQ_BB2 0 1 0
FREQ_BB1 1 0 0
CLKFBIN_CKINT 1 0 1
FREQ_BB3 1 1 0
MMCM0:MUX.CLKFBIN_HCLK 24.F27.B28 24.F26.B28 24.F27.B27 24.F26.B27 24.F27.B26 24.F26.B29 24.F27.B29 24.F26.B30 24.F27.B30 24.F26.B31 24.F27.B31
MMCM0:MUX.CLKIN1_HCLK 24.F28.B23 24.F29.B22 24.F28.B22 24.F29.B21 24.F28.B21 24.F29.B23 24.F28.B24 24.F29.B24 24.F28.B25 24.F29.B25 24.F28.B26
MMCM0:MUX.CLKIN2_HCLK 24.F26.B23 24.F27.B22 24.F26.B22 24.F27.B21 24.F26.B21 24.F27.B23 24.F26.B24 24.F27.B24 24.F26.B25 24.F27.B25 24.F26.B26
PLL:MUX.CLKFBIN_HCLK 25.F26.B35 25.F27.B35 25.F26.B36 25.F27.B36 25.F26.B37 25.F27.B34 25.F26.B34 25.F27.B33 25.F26.B33 25.F27.B32 25.F26.B32
PLL:MUX.CLKIN1_HCLK 25.F29.B40 25.F28.B41 25.F29.B41 25.F28.B42 25.F29.B42 25.F28.B40 25.F29.B39 25.F28.B39 25.F29.B38 25.F28.B38 25.F29.B37
PLL:MUX.CLKIN2_HCLK 25.F27.B40 25.F26.B41 25.F27.B41 25.F26.B42 25.F27.B42 25.F26.B40 25.F27.B39 25.F26.B39 25.F27.B38 25.F26.B38 25.F27.B37
NONE 0 0 0 0 0 0 0 0 0 0 0
HCLK0 0 0 0 0 1 0 0 0 0 0 1
HCLK1 0 0 0 0 1 0 0 0 0 1 0
HCLK2 0 0 0 0 1 0 0 0 1 0 0
HCLK3 0 0 0 0 1 0 0 1 0 0 0
HCLK4 0 0 0 0 1 0 1 0 0 0 0
HCLK5 0 0 0 0 1 1 0 0 0 0 0
HCLK6 0 0 0 1 0 0 0 0 0 0 1
HCLK7 0 0 0 1 0 0 0 0 0 1 0
HCLK8 0 0 0 1 0 0 0 0 1 0 0
HCLK9 0 0 0 1 0 0 0 1 0 0 0
HCLK10 0 0 0 1 0 0 1 0 0 0 0
HCLK11 0 0 0 1 0 1 0 0 0 0 0
RCLK0 0 0 1 0 0 0 0 0 0 0 1
RCLK1 0 0 1 0 0 0 0 0 0 1 0
RCLK2 0 0 1 0 0 0 0 0 1 0 0
RCLK3 0 0 1 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE0 0 0 1 0 0 0 1 0 0 0 0
PHASER_REF_BOUNCE1 0 0 1 0 0 1 0 0 0 0 0
HIN4 0 1 0 0 0 0 0 0 0 0 1
HIN5 0 1 0 0 0 0 0 0 0 1 0
HIN6 0 1 0 0 0 0 0 0 1 0 0
HIN7 0 1 0 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE2 0 1 0 0 0 0 1 0 0 0 0
PHASER_REF_BOUNCE3 0 1 0 0 0 1 0 0 0 0 0
HIN8 1 0 0 0 0 0 0 0 0 0 1
HIN9 1 0 0 0 0 0 0 0 0 1 0
HIN10 1 0 0 0 0 0 0 0 1 0 0
HIN11 1 0 0 0 0 0 0 1 0 0 0
HIN12 1 0 0 0 0 0 1 0 0 0 0
HIN13 1 0 0 0 0 1 0 0 0 0 0
MMCM0:MUX.CLKIN1 15.F29.B54 15.F28.B54 15.F29.B53
FREQ_BB0 0 0 0
CLKIN1_HCLK 0 0 1
FREQ_BB2 0 1 0
FREQ_BB1 1 0 0
CLKIN1_CKINT 1 0 1
FREQ_BB3 1 1 0
MMCM0:MUX.CLKIN2 15.F28.B56 15.F29.B55 15.F28.B55
FREQ_BB0 0 0 0
CLKIN2_HCLK 0 0 1
FREQ_BB2 0 1 0
FREQ_BB1 1 0 0
CLKIN2_CKINT 1 0 1
FREQ_BB3 1 1 0
MMCM0:MUX.PERF0 15.F29.B63 15.F29.B37 15.F28.B37 15.F29.B36
MMCM0:MUX.PERF1 15.F28.B63 15.F28.B36 15.F29.B35 15.F28.B35
MMCM0:MUX.PERF2 15.F29.B62 15.F29.B34 15.F28.B34 15.F29.B33
MMCM0:MUX.PERF3 15.F28.B62 15.F28.B33 15.F29.B32 15.F28.B32
NONE 0 0 0 0
CLKOUT0 1 0 0 0
CLKFBOUT 1 0 0 1
CLKOUT2 1 0 1 0
CLKOUT1 1 1 0 0
CLKOUT3 1 1 1 0
MMCM0:PFD 12.F29.B18 12.F28.B19 12.F29.B19 12.F28.B20 12.F29.B20 12.F28.B21 12.F29.B21
PHASER_REF:PFD 26.F28.B21 26.F29.B20 26.F28.B20 26.F29.B19 26.F28.B19 26.F29.B18 26.F28.B18
PLL:PFD 40.F28.B45 40.F29.B44 40.F28.B44 40.F29.B43 40.F28.B43 40.F29.B42 40.F28.B42
non-inverted [6] [5] [4] [3] [2] [1] [0]
PHASER_IN0:CLKOUT_DIV 19.F28.B58 19.F29.B57 19.F28.B57 19.F29.B56 19.F28.B26 19.F29.B25 19.F28.B25 19.F29.B24
PHASER_IN1:CLKOUT_DIV 23.F28.B26 23.F29.B25 23.F28.B25 23.F29.B24 22.F28.B58 22.F29.B57 22.F28.B57 22.F29.B56
PHASER_IN2:CLKOUT_DIV 29.F28.B58 29.F29.B57 29.F28.B57 29.F29.B56 29.F28.B26 29.F29.B25 29.F28.B25 29.F29.B24
PHASER_IN3:CLKOUT_DIV 33.F28.B26 33.F29.B25 33.F28.B25 33.F29.B24 32.F28.B58 32.F29.B57 32.F28.B57 32.F29.B56
PHASER_OUT0:CLKOUT_DIV 18.F29.B12 18.F28.B12 18.F29.B11 18.F28.B11 17.F29.B31 17.F28.B31 17.F29.B30 17.F28.B30
PHASER_OUT1:CLKOUT_DIV 21.F29.B44 21.F28.B44 21.F29.B43 21.F28.B43 20.F29.B63 20.F28.B63 20.F29.B62 20.F28.B62
PHASER_OUT2:CLKOUT_DIV 28.F29.B12 28.F28.B12 28.F29.B11 28.F28.B11 27.F29.B31 27.F28.B31 27.F29.B30 27.F28.B30
PHASER_OUT3:CLKOUT_DIV 31.F29.B44 31.F28.B44 31.F29.B43 31.F28.B43 30.F29.B63 30.F28.B63 30.F29.B62 30.F28.B62
NONE 0 0 0 0 0 0 0 0
2 0 0 0 1 0 0 0 0
3 0 0 0 1 0 0 0 1
4 0 0 1 0 0 0 1 0
5 0 0 1 0 0 0 1 1
6 0 0 1 1 0 1 0 0
7 0 0 1 1 0 1 0 1
8 0 1 0 0 0 1 1 0
9 0 1 0 0 0 1 1 1
10 0 1 0 1 1 0 0 0
11 0 1 0 1 1 0 0 1
12 0 1 1 0 1 0 1 0
13 0 1 1 0 1 0 1 1
14 0 1 1 1 1 1 0 0
15 0 1 1 1 1 1 0 1
16 1 0 0 0 1 1 1 0
PHASER_IN0:CTL_MODE 19.F28.B24
PHASER_IN1:CTL_MODE 22.F28.B56
PHASER_IN2:CTL_MODE 29.F28.B24
PHASER_IN3:CTL_MODE 32.F28.B56
PHASER_OUT0:CTL_MODE 17.F29.B29
PHASER_OUT1:CTL_MODE 20.F29.B61
PHASER_OUT2:CTL_MODE 27.F29.B29
PHASER_OUT3:CTL_MODE 30.F29.B61
SOFT 0
HARD 1
PHASER_IN0:FREQ_REF_DIV 19.F29.B21 19.F28.B21
PHASER_IN1:FREQ_REF_DIV 22.F29.B53 22.F28.B53
PHASER_IN2:FREQ_REF_DIV 29.F29.B21 29.F28.B21
PHASER_IN3:FREQ_REF_DIV 32.F29.B53 32.F28.B53
NONE 0 0
DIV2 0 1
DIV4 1 0
PHASER_IN0:MUX.PHASEREFCLK 19.F28.B28 19.F29.B27 19.F28.B27 18.F29.B59
PHASER_IN1:MUX.PHASEREFCLK 22.F28.B60 22.F29.B59 22.F28.B59 22.F29.B27
PHASER_IN2:MUX.PHASEREFCLK 29.F28.B28 29.F29.B27 29.F28.B27 28.F29.B59
PHASER_IN3:MUX.PHASEREFCLK 32.F28.B60 32.F29.B59 32.F28.B59 32.F29.B27
DQS_PAD 0 0 0 0
MRCLK0_N 0 0 0 1
MRCLK1_N 0 0 1 1
MRCLK0 0 1 0 1
MRCLK1 0 1 1 1
MRCLK0_S 1 0 0 1
MRCLK1_S 1 0 1 1
PHASER_IN0:OUTPUT_CLK_SRC 18.F28.B57 18.F29.B56 18.F28.B54 18.F29.B53
PHASER_IN1:OUTPUT_CLK_SRC 22.F28.B25 22.F29.B24 22.F28.B22 22.F29.B21
PHASER_IN2:OUTPUT_CLK_SRC 28.F28.B57 28.F29.B56 28.F28.B54 28.F29.B53
PHASER_IN3:OUTPUT_CLK_SRC 32.F28.B25 32.F29.B24 32.F28.B22 32.F29.B21
PHASE_REF 0 0 0 0
FREQ_REF 0 0 1 0
DELAYED_REF 0 1 0 0
DELAYED_MEM_REF 0 1 0 1
MEM_REF 1 0 0 0
DELAYED_PHASE_REF 1 1 0 0
PHASER_IN0:PD_REVERSE 19.F28.B20 19.F29.B19 19.F28.B19
PHASER_IN1:PD_REVERSE 22.F28.B52 22.F29.B51 22.F28.B51
PHASER_IN2:PD_REVERSE 29.F28.B20 29.F29.B19 29.F28.B19
PHASER_IN3:PD_REVERSE 32.F28.B52 32.F29.B51 32.F28.B51
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
5 1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
PHASER_IN0:STG1_PD_UPDATE 18.F29.B58 18.F28.B58 18.F29.B57
PHASER_IN1:STG1_PD_UPDATE 22.F29.B26 22.F28.B26 22.F29.B25
PHASER_IN2:STG1_PD_UPDATE 28.F29.B58 28.F28.B58 28.F29.B57
PHASER_IN3:STG1_PD_UPDATE 32.F29.B26 32.F28.B26 32.F29.B25
2 0 0 0
3 0 0 1
4 0 1 0
5 0 1 1
6 1 0 0
7 1 0 1
8 1 1 0
9 1 1 1
PHASER_OUT0:MUX.PHASEREFCLK 18.F28.B2 18.F29.B1 18.F28.B1 18.F29.B0
PHASER_OUT1:MUX.PHASEREFCLK 21.F28.B34 21.F29.B33 21.F28.B33 21.F29.B32
PHASER_OUT2:MUX.PHASEREFCLK 28.F28.B2 28.F29.B1 28.F28.B1 28.F29.B0
PHASER_OUT3:MUX.PHASEREFCLK 31.F28.B34 31.F29.B33 31.F28.B33 31.F29.B32
NONE 0 0 0 0
MRCLK0_N 0 0 0 1
MRCLK1_N 0 0 1 1
MRCLK0 0 1 0 1
MRCLK1 0 1 1 1
MRCLK0_S 1 0 0 1
MRCLK1_S 1 0 1 1
PHASER_OUT0:OUTPUT_CLK_SRC 17.F29.B24 17.F28.B24
PHASER_OUT1:OUTPUT_CLK_SRC 20.F29.B56 20.F28.B56
PHASER_OUT2:OUTPUT_CLK_SRC 27.F29.B24 27.F28.B24
PHASER_OUT3:OUTPUT_CLK_SRC 30.F29.B56 30.F28.B56
PHASE_REF 0 0
DELAYED_REF 0 1
FREQ_REF 1 0
DELAYED_PHASE_REF 1 1
PHASER_OUT0:STG1_BYPASS 17.F28.B25
PHASER_OUT1:STG1_BYPASS 20.F28.B57
PHASER_OUT2:STG1_BYPASS 27.F28.B25
PHASER_OUT3:STG1_BYPASS 30.F28.B57
PHASE_REF 0
FREQ_REF 1
PHASER_OUT0:TEST_OPT 17.F28.B21 17.F29.B20 17.F28.B20 17.F29.B19 17.F28.B19 17.F29.B18 17.F28.B18 17.F29.B17 17.F28.B17 17.F29.B16 17.F28.B16
PHASER_OUT1:TEST_OPT 20.F28.B53 20.F29.B52 20.F28.B52 20.F29.B51 20.F28.B51 20.F29.B50 20.F28.B50 20.F29.B49 20.F28.B49 20.F29.B48 20.F28.B48
PHASER_OUT2:TEST_OPT 27.F28.B21 27.F29.B20 27.F28.B20 27.F29.B19 27.F28.B19 27.F29.B18 27.F28.B18 27.F29.B17 27.F28.B17 27.F29.B16 27.F28.B16
PHASER_OUT3:TEST_OPT 30.F28.B53 30.F29.B52 30.F28.B52 30.F29.B51 30.F28.B51 30.F29.B50 30.F28.B50 30.F29.B49 30.F28.B49 30.F29.B48 30.F28.B48
non-inverted [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
PHY_CONTROL:CLK_RATIO 34.F28.B45 34.F29.B44 34.F28.B44
1 0 0 0
2 0 0 1
4 0 1 0
8 1 0 0
PLL:MUX.CLKFBIN 37.F29.B11 37.F28.B11 37.F29.B10
FREQ_BB0 0 0 0
FREQ_BB1 0 0 1
FREQ_BB2 0 1 0
FREQ_BB3 0 1 1
CLKFBIN_HCLK 1 0 0
CLKFBIN_CKINT 1 0 1
PLL:MUX.CLKIN1 37.F28.B10 37.F29.B9 37.F28.B9
FREQ_BB0 0 0 0
FREQ_BB1 0 0 1
FREQ_BB2 0 1 0
FREQ_BB3 0 1 1
CLKIN1_HCLK 1 0 0
CLKIN1_CKINT 1 0 1
PLL:MUX.CLKIN2 37.F29.B8 37.F28.B8 37.F29.B7
FREQ_BB0 0 0 0
FREQ_BB1 0 0 1
FREQ_BB2 0 1 0
FREQ_BB3 0 1 1
CLKIN2_HCLK 1 0 0
CLKIN2_CKINT 1 0 1

Tile CMT_FIFO

Cells: 12

Bel IN_FIFO

virtex7 CMT_FIFO bel IN_FIFO
PinDirectionWires
ALMOSTEMPTYoutputCELL7.OUT3.TMIN
ALMOSTFULLoutputCELL7.OUT7.TMIN
D00inputCELL0.IMUX.IMUX26
D01inputCELL0.IMUX.IMUX40
D02inputCELL0.IMUX.IMUX36
D03inputCELL0.IMUX.IMUX42
D10inputCELL1.IMUX.IMUX26
D11inputCELL1.IMUX.IMUX40
D12inputCELL1.IMUX.IMUX36
D13inputCELL1.IMUX.IMUX42
D20inputCELL2.IMUX.IMUX26
D21inputCELL2.IMUX.IMUX40
D22inputCELL2.IMUX.IMUX36
D23inputCELL2.IMUX.IMUX42
D30inputCELL3.IMUX.IMUX26
D31inputCELL3.IMUX.IMUX40
D32inputCELL3.IMUX.IMUX36
D33inputCELL3.IMUX.IMUX42
D40inputCELL4.IMUX.IMUX26
D41inputCELL4.IMUX.IMUX40
D42inputCELL4.IMUX.IMUX36
D43inputCELL4.IMUX.IMUX42
D50inputCELL5.IMUX.IMUX26
D51inputCELL5.IMUX.IMUX40
D52inputCELL5.IMUX.IMUX36
D53inputCELL5.IMUX.IMUX42
D54inputCELL6.IMUX.IMUX26
D55inputCELL6.IMUX.IMUX40
D56inputCELL6.IMUX.IMUX36
D57inputCELL6.IMUX.IMUX42
D60inputCELL8.IMUX.IMUX26
D61inputCELL8.IMUX.IMUX40
D62inputCELL8.IMUX.IMUX36
D63inputCELL8.IMUX.IMUX42
D64inputCELL7.IMUX.IMUX26
D65inputCELL7.IMUX.IMUX40
D66inputCELL7.IMUX.IMUX36
D67inputCELL7.IMUX.IMUX42
D70inputCELL9.IMUX.IMUX26
D71inputCELL9.IMUX.IMUX40
D72inputCELL9.IMUX.IMUX36
D73inputCELL9.IMUX.IMUX42
D80inputCELL10.IMUX.IMUX26
D81inputCELL10.IMUX.IMUX40
D82inputCELL10.IMUX.IMUX36
D83inputCELL10.IMUX.IMUX42
D90inputCELL11.IMUX.IMUX26
D91inputCELL11.IMUX.IMUX40
D92inputCELL11.IMUX.IMUX36
D93inputCELL11.IMUX.IMUX42
EMPTYoutputCELL7.OUT10.TMIN
FULLoutputCELL7.OUT2.TMIN
Q00outputCELL0.OUT0.TMIN
Q01outputCELL0.OUT4.TMIN
Q02outputCELL0.OUT5.TMIN
Q03outputCELL0.OUT1.TMIN
Q04outputCELL0.OUT12.TMIN
Q05outputCELL0.OUT8.TMIN
Q06outputCELL0.OUT9.TMIN
Q07outputCELL0.OUT13.TMIN
Q10outputCELL1.OUT0.TMIN
Q11outputCELL1.OUT4.TMIN
Q12outputCELL1.OUT5.TMIN
Q13outputCELL1.OUT1.TMIN
Q14outputCELL1.OUT12.TMIN
Q15outputCELL1.OUT8.TMIN
Q16outputCELL1.OUT9.TMIN
Q17outputCELL1.OUT13.TMIN
Q20outputCELL2.OUT0.TMIN
Q21outputCELL2.OUT4.TMIN
Q22outputCELL2.OUT5.TMIN
Q23outputCELL2.OUT1.TMIN
Q24outputCELL2.OUT12.TMIN
Q25outputCELL2.OUT8.TMIN
Q26outputCELL2.OUT9.TMIN
Q27outputCELL2.OUT13.TMIN
Q30outputCELL3.OUT0.TMIN
Q31outputCELL3.OUT4.TMIN
Q32outputCELL3.OUT5.TMIN
Q33outputCELL3.OUT1.TMIN
Q34outputCELL3.OUT12.TMIN
Q35outputCELL3.OUT8.TMIN
Q36outputCELL3.OUT9.TMIN
Q37outputCELL3.OUT13.TMIN
Q40outputCELL4.OUT0.TMIN
Q41outputCELL4.OUT4.TMIN
Q42outputCELL4.OUT5.TMIN
Q43outputCELL4.OUT1.TMIN
Q44outputCELL4.OUT12.TMIN
Q45outputCELL4.OUT8.TMIN
Q46outputCELL4.OUT9.TMIN
Q47outputCELL4.OUT13.TMIN
Q50outputCELL5.OUT0.TMIN
Q51outputCELL5.OUT4.TMIN
Q52outputCELL5.OUT5.TMIN
Q53outputCELL5.OUT1.TMIN
Q54outputCELL5.OUT12.TMIN
Q55outputCELL5.OUT8.TMIN
Q56outputCELL5.OUT9.TMIN
Q57outputCELL5.OUT13.TMIN
Q60outputCELL8.OUT0.TMIN
Q61outputCELL8.OUT4.TMIN
Q62outputCELL8.OUT5.TMIN
Q63outputCELL8.OUT1.TMIN
Q64outputCELL8.OUT12.TMIN
Q65outputCELL8.OUT8.TMIN
Q66outputCELL8.OUT9.TMIN
Q67outputCELL8.OUT13.TMIN
Q70outputCELL9.OUT0.TMIN
Q71outputCELL9.OUT4.TMIN
Q72outputCELL9.OUT5.TMIN
Q73outputCELL9.OUT1.TMIN
Q74outputCELL9.OUT12.TMIN
Q75outputCELL9.OUT8.TMIN
Q76outputCELL9.OUT9.TMIN
Q77outputCELL9.OUT13.TMIN
Q80outputCELL10.OUT0.TMIN
Q81outputCELL10.OUT4.TMIN
Q82outputCELL10.OUT5.TMIN
Q83outputCELL10.OUT1.TMIN
Q84outputCELL10.OUT12.TMIN
Q85outputCELL10.OUT8.TMIN
Q86outputCELL10.OUT9.TMIN
Q87outputCELL10.OUT13.TMIN
Q90outputCELL11.OUT0.TMIN
Q91outputCELL11.OUT4.TMIN
Q92outputCELL11.OUT5.TMIN
Q93outputCELL11.OUT1.TMIN
Q94outputCELL11.OUT12.TMIN
Q95outputCELL11.OUT8.TMIN
Q96outputCELL11.OUT9.TMIN
Q97outputCELL11.OUT13.TMIN
RDCLKinputCELL7.IMUX.CLK1
RDENinputCELL7.IMUX.IMUX7
RESETinputCELL7.IMUX.IMUX5
SCANENBinputCELL7.IMUX.IMUX3
SCANIN0inputCELL7.IMUX.IMUX35
SCANIN1inputCELL7.IMUX.IMUX25
SCANIN2inputCELL7.IMUX.IMUX1
SCANIN3inputCELL7.IMUX.IMUX24
SCANOUT0outputCELL7.OUT21.TMIN
SCANOUT1outputCELL7.OUT13.TMIN
SCANOUT2outputCELL7.OUT12.TMIN
SCANOUT3outputCELL7.OUT8.TMIN
TESTMODEBinputCELL7.IMUX.IMUX4
TESTREADDISBinputCELL7.IMUX.IMUX13
TESTWRITEDISBinputCELL7.IMUX.IMUX47
WRCLKinputCELL6.IMUX.CLK1
WRENinputCELL6.IMUX.IMUX7

Bel OUT_FIFO

virtex7 CMT_FIFO bel OUT_FIFO
PinDirectionWires
ALMOSTEMPTYoutputCELL6.OUT3.TMIN
ALMOSTFULLoutputCELL6.OUT7.TMIN
D00inputCELL0.IMUX.IMUX28
D01inputCELL0.IMUX.IMUX21
D02inputCELL0.IMUX.IMUX39
D03inputCELL0.IMUX.IMUX38
D04inputCELL0.IMUX.IMUX12
D05inputCELL0.IMUX.IMUX5
D06inputCELL0.IMUX.IMUX7
D07inputCELL0.IMUX.IMUX6
D10inputCELL1.IMUX.IMUX28
D11inputCELL1.IMUX.IMUX21
D12inputCELL1.IMUX.IMUX39
D13inputCELL1.IMUX.IMUX38
D14inputCELL1.IMUX.IMUX12
D15inputCELL1.IMUX.IMUX5
D16inputCELL1.IMUX.IMUX7
D17inputCELL1.IMUX.IMUX6
D20inputCELL2.IMUX.IMUX28
D21inputCELL2.IMUX.IMUX21
D22inputCELL2.IMUX.IMUX39
D23inputCELL2.IMUX.IMUX38
D24inputCELL2.IMUX.IMUX12
D25inputCELL2.IMUX.IMUX5
D26inputCELL2.IMUX.IMUX7
D27inputCELL2.IMUX.IMUX6
D30inputCELL3.IMUX.IMUX28
D31inputCELL3.IMUX.IMUX21
D32inputCELL3.IMUX.IMUX39
D33inputCELL3.IMUX.IMUX38
D34inputCELL3.IMUX.IMUX12
D35inputCELL3.IMUX.IMUX5
D36inputCELL3.IMUX.IMUX7
D37inputCELL3.IMUX.IMUX6
D40inputCELL4.IMUX.IMUX28
D41inputCELL4.IMUX.IMUX21
D42inputCELL4.IMUX.IMUX39
D43inputCELL4.IMUX.IMUX38
D44inputCELL4.IMUX.IMUX12
D45inputCELL4.IMUX.IMUX5
D46inputCELL4.IMUX.IMUX7
D47inputCELL4.IMUX.IMUX6
D50inputCELL5.IMUX.IMUX28
D51inputCELL5.IMUX.IMUX21
D52inputCELL5.IMUX.IMUX39
D53inputCELL5.IMUX.IMUX38
D54inputCELL5.IMUX.IMUX12
D55inputCELL5.IMUX.IMUX5
D56inputCELL5.IMUX.IMUX7
D57inputCELL5.IMUX.IMUX6
D60inputCELL8.IMUX.IMUX28
D61inputCELL8.IMUX.IMUX21
D62inputCELL8.IMUX.IMUX39
D63inputCELL8.IMUX.IMUX38
D64inputCELL8.IMUX.IMUX12
D65inputCELL8.IMUX.IMUX5
D66inputCELL8.IMUX.IMUX7
D67inputCELL8.IMUX.IMUX6
D70inputCELL9.IMUX.IMUX28
D71inputCELL9.IMUX.IMUX21
D72inputCELL9.IMUX.IMUX39
D73inputCELL9.IMUX.IMUX38
D74inputCELL9.IMUX.IMUX12
D75inputCELL9.IMUX.IMUX5
D76inputCELL9.IMUX.IMUX7
D77inputCELL9.IMUX.IMUX6
D80inputCELL10.IMUX.IMUX28
D81inputCELL10.IMUX.IMUX21
D82inputCELL10.IMUX.IMUX39
D83inputCELL10.IMUX.IMUX38
D84inputCELL10.IMUX.IMUX12
D85inputCELL10.IMUX.IMUX5
D86inputCELL10.IMUX.IMUX7
D87inputCELL10.IMUX.IMUX6
D90inputCELL11.IMUX.IMUX28
D91inputCELL11.IMUX.IMUX21
D92inputCELL11.IMUX.IMUX39
D93inputCELL11.IMUX.IMUX38
D94inputCELL11.IMUX.IMUX12
D95inputCELL11.IMUX.IMUX5
D96inputCELL11.IMUX.IMUX7
D97inputCELL11.IMUX.IMUX6
EMPTYoutputCELL6.OUT10.TMIN
FULLoutputCELL6.OUT2.TMIN
Q00outputCELL0.OUT22.TMIN
Q01outputCELL0.OUT19.TMIN
Q02outputCELL0.OUT11.TMIN
Q03outputCELL0.OUT20.TMIN
Q10outputCELL1.OUT22.TMIN
Q11outputCELL1.OUT19.TMIN
Q12outputCELL1.OUT11.TMIN
Q13outputCELL1.OUT20.TMIN
Q20outputCELL2.OUT22.TMIN
Q21outputCELL2.OUT19.TMIN
Q22outputCELL2.OUT11.TMIN
Q23outputCELL2.OUT20.TMIN
Q30outputCELL3.OUT22.TMIN
Q31outputCELL3.OUT19.TMIN
Q32outputCELL3.OUT11.TMIN
Q33outputCELL3.OUT20.TMIN
Q40outputCELL4.OUT22.TMIN
Q41outputCELL4.OUT19.TMIN
Q42outputCELL4.OUT11.TMIN
Q43outputCELL4.OUT20.TMIN
Q50outputCELL5.OUT22.TMIN
Q51outputCELL5.OUT19.TMIN
Q52outputCELL5.OUT11.TMIN
Q53outputCELL5.OUT20.TMIN
Q54outputCELL6.OUT22.TMIN
Q55outputCELL6.OUT19.TMIN
Q56outputCELL6.OUT11.TMIN
Q57outputCELL6.OUT20.TMIN
Q60outputCELL8.OUT22.TMIN
Q61outputCELL8.OUT19.TMIN
Q62outputCELL8.OUT11.TMIN
Q63outputCELL8.OUT20.TMIN
Q64outputCELL7.OUT22.TMIN
Q65outputCELL7.OUT19.TMIN
Q66outputCELL7.OUT11.TMIN
Q67outputCELL7.OUT20.TMIN
Q70outputCELL9.OUT22.TMIN
Q71outputCELL9.OUT19.TMIN
Q72outputCELL9.OUT11.TMIN
Q73outputCELL9.OUT20.TMIN
Q80outputCELL10.OUT22.TMIN
Q81outputCELL10.OUT19.TMIN
Q82outputCELL10.OUT11.TMIN
Q83outputCELL10.OUT20.TMIN
Q90outputCELL11.OUT22.TMIN
Q91outputCELL11.OUT19.TMIN
Q92outputCELL11.OUT11.TMIN
Q93outputCELL11.OUT20.TMIN
RDCLKinputCELL7.IMUX.CLK0
RDENinputCELL7.IMUX.IMUX6
RESETinputCELL6.IMUX.IMUX5
SCANENBinputCELL6.IMUX.IMUX3
SCANIN0inputCELL6.IMUX.IMUX35
SCANIN1inputCELL6.IMUX.IMUX25
SCANIN2inputCELL6.IMUX.IMUX1
SCANIN3inputCELL6.IMUX.IMUX24
SCANOUT0outputCELL6.OUT5.TMIN
SCANOUT1outputCELL6.OUT13.TMIN
SCANOUT2outputCELL6.OUT12.TMIN
SCANOUT3outputCELL6.OUT8.TMIN
TESTMODEBinputCELL6.IMUX.IMUX4
TESTREADDISBinputCELL6.IMUX.IMUX13
TESTWRITEDISBinputCELL6.IMUX.IMUX47
WRCLKinputCELL6.IMUX.CLK0
WRENinputCELL6.IMUX.IMUX6

Bel wires

virtex7 CMT_FIFO bel wires
WirePins
CELL0.IMUX.IMUX5OUT_FIFO.D05
CELL0.IMUX.IMUX6OUT_FIFO.D07
CELL0.IMUX.IMUX7OUT_FIFO.D06
CELL0.IMUX.IMUX12OUT_FIFO.D04
CELL0.IMUX.IMUX21OUT_FIFO.D01
CELL0.IMUX.IMUX26IN_FIFO.D00
CELL0.IMUX.IMUX28OUT_FIFO.D00
CELL0.IMUX.IMUX36IN_FIFO.D02
CELL0.IMUX.IMUX38OUT_FIFO.D03
CELL0.IMUX.IMUX39OUT_FIFO.D02
CELL0.IMUX.IMUX40IN_FIFO.D01
CELL0.IMUX.IMUX42IN_FIFO.D03
CELL0.OUT0.TMININ_FIFO.Q00
CELL0.OUT1.TMININ_FIFO.Q03
CELL0.OUT4.TMININ_FIFO.Q01
CELL0.OUT5.TMININ_FIFO.Q02
CELL0.OUT8.TMININ_FIFO.Q05
CELL0.OUT9.TMININ_FIFO.Q06
CELL0.OUT11.TMINOUT_FIFO.Q02
CELL0.OUT12.TMININ_FIFO.Q04
CELL0.OUT13.TMININ_FIFO.Q07
CELL0.OUT19.TMINOUT_FIFO.Q01
CELL0.OUT20.TMINOUT_FIFO.Q03
CELL0.OUT22.TMINOUT_FIFO.Q00
CELL1.IMUX.IMUX5OUT_FIFO.D15
CELL1.IMUX.IMUX6OUT_FIFO.D17
CELL1.IMUX.IMUX7OUT_FIFO.D16
CELL1.IMUX.IMUX12OUT_FIFO.D14
CELL1.IMUX.IMUX21OUT_FIFO.D11
CELL1.IMUX.IMUX26IN_FIFO.D10
CELL1.IMUX.IMUX28OUT_FIFO.D10
CELL1.IMUX.IMUX36IN_FIFO.D12
CELL1.IMUX.IMUX38OUT_FIFO.D13
CELL1.IMUX.IMUX39OUT_FIFO.D12
CELL1.IMUX.IMUX40IN_FIFO.D11
CELL1.IMUX.IMUX42IN_FIFO.D13
CELL1.OUT0.TMININ_FIFO.Q10
CELL1.OUT1.TMININ_FIFO.Q13
CELL1.OUT4.TMININ_FIFO.Q11
CELL1.OUT5.TMININ_FIFO.Q12
CELL1.OUT8.TMININ_FIFO.Q15
CELL1.OUT9.TMININ_FIFO.Q16
CELL1.OUT11.TMINOUT_FIFO.Q12
CELL1.OUT12.TMININ_FIFO.Q14
CELL1.OUT13.TMININ_FIFO.Q17
CELL1.OUT19.TMINOUT_FIFO.Q11
CELL1.OUT20.TMINOUT_FIFO.Q13
CELL1.OUT22.TMINOUT_FIFO.Q10
CELL2.IMUX.IMUX5OUT_FIFO.D25
CELL2.IMUX.IMUX6OUT_FIFO.D27
CELL2.IMUX.IMUX7OUT_FIFO.D26
CELL2.IMUX.IMUX12OUT_FIFO.D24
CELL2.IMUX.IMUX21OUT_FIFO.D21
CELL2.IMUX.IMUX26IN_FIFO.D20
CELL2.IMUX.IMUX28OUT_FIFO.D20
CELL2.IMUX.IMUX36IN_FIFO.D22
CELL2.IMUX.IMUX38OUT_FIFO.D23
CELL2.IMUX.IMUX39OUT_FIFO.D22
CELL2.IMUX.IMUX40IN_FIFO.D21
CELL2.IMUX.IMUX42IN_FIFO.D23
CELL2.OUT0.TMININ_FIFO.Q20
CELL2.OUT1.TMININ_FIFO.Q23
CELL2.OUT4.TMININ_FIFO.Q21
CELL2.OUT5.TMININ_FIFO.Q22
CELL2.OUT8.TMININ_FIFO.Q25
CELL2.OUT9.TMININ_FIFO.Q26
CELL2.OUT11.TMINOUT_FIFO.Q22
CELL2.OUT12.TMININ_FIFO.Q24
CELL2.OUT13.TMININ_FIFO.Q27
CELL2.OUT19.TMINOUT_FIFO.Q21
CELL2.OUT20.TMINOUT_FIFO.Q23
CELL2.OUT22.TMINOUT_FIFO.Q20
CELL3.IMUX.IMUX5OUT_FIFO.D35
CELL3.IMUX.IMUX6OUT_FIFO.D37
CELL3.IMUX.IMUX7OUT_FIFO.D36
CELL3.IMUX.IMUX12OUT_FIFO.D34
CELL3.IMUX.IMUX21OUT_FIFO.D31
CELL3.IMUX.IMUX26IN_FIFO.D30
CELL3.IMUX.IMUX28OUT_FIFO.D30
CELL3.IMUX.IMUX36IN_FIFO.D32
CELL3.IMUX.IMUX38OUT_FIFO.D33
CELL3.IMUX.IMUX39OUT_FIFO.D32
CELL3.IMUX.IMUX40IN_FIFO.D31
CELL3.IMUX.IMUX42IN_FIFO.D33
CELL3.OUT0.TMININ_FIFO.Q30
CELL3.OUT1.TMININ_FIFO.Q33
CELL3.OUT4.TMININ_FIFO.Q31
CELL3.OUT5.TMININ_FIFO.Q32
CELL3.OUT8.TMININ_FIFO.Q35
CELL3.OUT9.TMININ_FIFO.Q36
CELL3.OUT11.TMINOUT_FIFO.Q32
CELL3.OUT12.TMININ_FIFO.Q34
CELL3.OUT13.TMININ_FIFO.Q37
CELL3.OUT19.TMINOUT_FIFO.Q31
CELL3.OUT20.TMINOUT_FIFO.Q33
CELL3.OUT22.TMINOUT_FIFO.Q30
CELL4.IMUX.IMUX5OUT_FIFO.D45
CELL4.IMUX.IMUX6OUT_FIFO.D47
CELL4.IMUX.IMUX7OUT_FIFO.D46
CELL4.IMUX.IMUX12OUT_FIFO.D44
CELL4.IMUX.IMUX21OUT_FIFO.D41
CELL4.IMUX.IMUX26IN_FIFO.D40
CELL4.IMUX.IMUX28OUT_FIFO.D40
CELL4.IMUX.IMUX36IN_FIFO.D42
CELL4.IMUX.IMUX38OUT_FIFO.D43
CELL4.IMUX.IMUX39OUT_FIFO.D42
CELL4.IMUX.IMUX40IN_FIFO.D41
CELL4.IMUX.IMUX42IN_FIFO.D43
CELL4.OUT0.TMININ_FIFO.Q40
CELL4.OUT1.TMININ_FIFO.Q43
CELL4.OUT4.TMININ_FIFO.Q41
CELL4.OUT5.TMININ_FIFO.Q42
CELL4.OUT8.TMININ_FIFO.Q45
CELL4.OUT9.TMININ_FIFO.Q46
CELL4.OUT11.TMINOUT_FIFO.Q42
CELL4.OUT12.TMININ_FIFO.Q44
CELL4.OUT13.TMININ_FIFO.Q47
CELL4.OUT19.TMINOUT_FIFO.Q41
CELL4.OUT20.TMINOUT_FIFO.Q43
CELL4.OUT22.TMINOUT_FIFO.Q40
CELL5.IMUX.IMUX5OUT_FIFO.D55
CELL5.IMUX.IMUX6OUT_FIFO.D57
CELL5.IMUX.IMUX7OUT_FIFO.D56
CELL5.IMUX.IMUX12OUT_FIFO.D54
CELL5.IMUX.IMUX21OUT_FIFO.D51
CELL5.IMUX.IMUX26IN_FIFO.D50
CELL5.IMUX.IMUX28OUT_FIFO.D50
CELL5.IMUX.IMUX36IN_FIFO.D52
CELL5.IMUX.IMUX38OUT_FIFO.D53
CELL5.IMUX.IMUX39OUT_FIFO.D52
CELL5.IMUX.IMUX40IN_FIFO.D51
CELL5.IMUX.IMUX42IN_FIFO.D53
CELL5.OUT0.TMININ_FIFO.Q50
CELL5.OUT1.TMININ_FIFO.Q53
CELL5.OUT4.TMININ_FIFO.Q51
CELL5.OUT5.TMININ_FIFO.Q52
CELL5.OUT8.TMININ_FIFO.Q55
CELL5.OUT9.TMININ_FIFO.Q56
CELL5.OUT11.TMINOUT_FIFO.Q52
CELL5.OUT12.TMININ_FIFO.Q54
CELL5.OUT13.TMININ_FIFO.Q57
CELL5.OUT19.TMINOUT_FIFO.Q51
CELL5.OUT20.TMINOUT_FIFO.Q53
CELL5.OUT22.TMINOUT_FIFO.Q50
CELL6.IMUX.CLK0OUT_FIFO.WRCLK
CELL6.IMUX.CLK1IN_FIFO.WRCLK
CELL6.IMUX.IMUX1OUT_FIFO.SCANIN2
CELL6.IMUX.IMUX3OUT_FIFO.SCANENB
CELL6.IMUX.IMUX4OUT_FIFO.TESTMODEB
CELL6.IMUX.IMUX5OUT_FIFO.RESET
CELL6.IMUX.IMUX6OUT_FIFO.WREN
CELL6.IMUX.IMUX7IN_FIFO.WREN
CELL6.IMUX.IMUX13OUT_FIFO.TESTREADDISB
CELL6.IMUX.IMUX24OUT_FIFO.SCANIN3
CELL6.IMUX.IMUX25OUT_FIFO.SCANIN1
CELL6.IMUX.IMUX26IN_FIFO.D54
CELL6.IMUX.IMUX35OUT_FIFO.SCANIN0
CELL6.IMUX.IMUX36IN_FIFO.D56
CELL6.IMUX.IMUX40IN_FIFO.D55
CELL6.IMUX.IMUX42IN_FIFO.D57
CELL6.IMUX.IMUX47OUT_FIFO.TESTWRITEDISB
CELL6.OUT2.TMINOUT_FIFO.FULL
CELL6.OUT3.TMINOUT_FIFO.ALMOSTEMPTY
CELL6.OUT5.TMINOUT_FIFO.SCANOUT0
CELL6.OUT7.TMINOUT_FIFO.ALMOSTFULL
CELL6.OUT8.TMINOUT_FIFO.SCANOUT3
CELL6.OUT10.TMINOUT_FIFO.EMPTY
CELL6.OUT11.TMINOUT_FIFO.Q56
CELL6.OUT12.TMINOUT_FIFO.SCANOUT2
CELL6.OUT13.TMINOUT_FIFO.SCANOUT1
CELL6.OUT19.TMINOUT_FIFO.Q55
CELL6.OUT20.TMINOUT_FIFO.Q57
CELL6.OUT22.TMINOUT_FIFO.Q54
CELL7.IMUX.CLK0OUT_FIFO.RDCLK
CELL7.IMUX.CLK1IN_FIFO.RDCLK
CELL7.IMUX.IMUX1IN_FIFO.SCANIN2
CELL7.IMUX.IMUX3IN_FIFO.SCANENB
CELL7.IMUX.IMUX4IN_FIFO.TESTMODEB
CELL7.IMUX.IMUX5IN_FIFO.RESET
CELL7.IMUX.IMUX6OUT_FIFO.RDEN
CELL7.IMUX.IMUX7IN_FIFO.RDEN
CELL7.IMUX.IMUX13IN_FIFO.TESTREADDISB
CELL7.IMUX.IMUX24IN_FIFO.SCANIN3
CELL7.IMUX.IMUX25IN_FIFO.SCANIN1
CELL7.IMUX.IMUX26IN_FIFO.D64
CELL7.IMUX.IMUX35IN_FIFO.SCANIN0
CELL7.IMUX.IMUX36IN_FIFO.D66
CELL7.IMUX.IMUX40IN_FIFO.D65
CELL7.IMUX.IMUX42IN_FIFO.D67
CELL7.IMUX.IMUX47IN_FIFO.TESTWRITEDISB
CELL7.OUT2.TMININ_FIFO.FULL
CELL7.OUT3.TMININ_FIFO.ALMOSTEMPTY
CELL7.OUT7.TMININ_FIFO.ALMOSTFULL
CELL7.OUT8.TMININ_FIFO.SCANOUT3
CELL7.OUT10.TMININ_FIFO.EMPTY
CELL7.OUT11.TMINOUT_FIFO.Q66
CELL7.OUT12.TMININ_FIFO.SCANOUT2
CELL7.OUT13.TMININ_FIFO.SCANOUT1
CELL7.OUT19.TMINOUT_FIFO.Q65
CELL7.OUT20.TMINOUT_FIFO.Q67
CELL7.OUT21.TMININ_FIFO.SCANOUT0
CELL7.OUT22.TMINOUT_FIFO.Q64
CELL8.IMUX.IMUX5OUT_FIFO.D65
CELL8.IMUX.IMUX6OUT_FIFO.D67
CELL8.IMUX.IMUX7OUT_FIFO.D66
CELL8.IMUX.IMUX12OUT_FIFO.D64
CELL8.IMUX.IMUX21OUT_FIFO.D61
CELL8.IMUX.IMUX26IN_FIFO.D60
CELL8.IMUX.IMUX28OUT_FIFO.D60
CELL8.IMUX.IMUX36IN_FIFO.D62
CELL8.IMUX.IMUX38OUT_FIFO.D63
CELL8.IMUX.IMUX39OUT_FIFO.D62
CELL8.IMUX.IMUX40IN_FIFO.D61
CELL8.IMUX.IMUX42IN_FIFO.D63
CELL8.OUT0.TMININ_FIFO.Q60
CELL8.OUT1.TMININ_FIFO.Q63
CELL8.OUT4.TMININ_FIFO.Q61
CELL8.OUT5.TMININ_FIFO.Q62
CELL8.OUT8.TMININ_FIFO.Q65
CELL8.OUT9.TMININ_FIFO.Q66
CELL8.OUT11.TMINOUT_FIFO.Q62
CELL8.OUT12.TMININ_FIFO.Q64
CELL8.OUT13.TMININ_FIFO.Q67
CELL8.OUT19.TMINOUT_FIFO.Q61
CELL8.OUT20.TMINOUT_FIFO.Q63
CELL8.OUT22.TMINOUT_FIFO.Q60
CELL9.IMUX.IMUX5OUT_FIFO.D75
CELL9.IMUX.IMUX6OUT_FIFO.D77
CELL9.IMUX.IMUX7OUT_FIFO.D76
CELL9.IMUX.IMUX12OUT_FIFO.D74
CELL9.IMUX.IMUX21OUT_FIFO.D71
CELL9.IMUX.IMUX26IN_FIFO.D70
CELL9.IMUX.IMUX28OUT_FIFO.D70
CELL9.IMUX.IMUX36IN_FIFO.D72
CELL9.IMUX.IMUX38OUT_FIFO.D73
CELL9.IMUX.IMUX39OUT_FIFO.D72
CELL9.IMUX.IMUX40IN_FIFO.D71
CELL9.IMUX.IMUX42IN_FIFO.D73
CELL9.OUT0.TMININ_FIFO.Q70
CELL9.OUT1.TMININ_FIFO.Q73
CELL9.OUT4.TMININ_FIFO.Q71
CELL9.OUT5.TMININ_FIFO.Q72
CELL9.OUT8.TMININ_FIFO.Q75
CELL9.OUT9.TMININ_FIFO.Q76
CELL9.OUT11.TMINOUT_FIFO.Q72
CELL9.OUT12.TMININ_FIFO.Q74
CELL9.OUT13.TMININ_FIFO.Q77
CELL9.OUT19.TMINOUT_FIFO.Q71
CELL9.OUT20.TMINOUT_FIFO.Q73
CELL9.OUT22.TMINOUT_FIFO.Q70
CELL10.IMUX.IMUX5OUT_FIFO.D85
CELL10.IMUX.IMUX6OUT_FIFO.D87
CELL10.IMUX.IMUX7OUT_FIFO.D86
CELL10.IMUX.IMUX12OUT_FIFO.D84
CELL10.IMUX.IMUX21OUT_FIFO.D81
CELL10.IMUX.IMUX26IN_FIFO.D80
CELL10.IMUX.IMUX28OUT_FIFO.D80
CELL10.IMUX.IMUX36IN_FIFO.D82
CELL10.IMUX.IMUX38OUT_FIFO.D83
CELL10.IMUX.IMUX39OUT_FIFO.D82
CELL10.IMUX.IMUX40IN_FIFO.D81
CELL10.IMUX.IMUX42IN_FIFO.D83
CELL10.OUT0.TMININ_FIFO.Q80
CELL10.OUT1.TMININ_FIFO.Q83
CELL10.OUT4.TMININ_FIFO.Q81
CELL10.OUT5.TMININ_FIFO.Q82
CELL10.OUT8.TMININ_FIFO.Q85
CELL10.OUT9.TMININ_FIFO.Q86
CELL10.OUT11.TMINOUT_FIFO.Q82
CELL10.OUT12.TMININ_FIFO.Q84
CELL10.OUT13.TMININ_FIFO.Q87
CELL10.OUT19.TMINOUT_FIFO.Q81
CELL10.OUT20.TMINOUT_FIFO.Q83
CELL10.OUT22.TMINOUT_FIFO.Q80
CELL11.IMUX.IMUX5OUT_FIFO.D95
CELL11.IMUX.IMUX6OUT_FIFO.D97
CELL11.IMUX.IMUX7OUT_FIFO.D96
CELL11.IMUX.IMUX12OUT_FIFO.D94
CELL11.IMUX.IMUX21OUT_FIFO.D91
CELL11.IMUX.IMUX26IN_FIFO.D90
CELL11.IMUX.IMUX28OUT_FIFO.D90
CELL11.IMUX.IMUX36IN_FIFO.D92
CELL11.IMUX.IMUX38OUT_FIFO.D93
CELL11.IMUX.IMUX39OUT_FIFO.D92
CELL11.IMUX.IMUX40IN_FIFO.D91
CELL11.IMUX.IMUX42IN_FIFO.D93
CELL11.OUT0.TMININ_FIFO.Q90
CELL11.OUT1.TMININ_FIFO.Q93
CELL11.OUT4.TMININ_FIFO.Q91
CELL11.OUT5.TMININ_FIFO.Q92
CELL11.OUT8.TMININ_FIFO.Q95
CELL11.OUT9.TMININ_FIFO.Q96
CELL11.OUT11.TMINOUT_FIFO.Q92
CELL11.OUT12.TMININ_FIFO.Q94
CELL11.OUT13.TMININ_FIFO.Q97
CELL11.OUT19.TMINOUT_FIFO.Q91
CELL11.OUT20.TMINOUT_FIFO.Q93
CELL11.OUT22.TMINOUT_FIFO.Q90

Bitstream

virtex7 CMT_FIFO rect R0
BitFrame
virtex7 CMT_FIFO rect R1
BitFrame
virtex7 CMT_FIFO rect R2
BitFrame
virtex7 CMT_FIFO rect R3
BitFrame
virtex7 CMT_FIFO rect R4
BitFrame
virtex7 CMT_FIFO rect R5
BitFrame
virtex7 CMT_FIFO rect R6
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_EMPTY_VALUE[1] -
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_EMPTY_VALUE[3]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_EMPTY_VALUE[0] OUT_FIFO:ALMOST_EMPTY_VALUE[2]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:MUX.RDCLK[0] -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_FULL_VALUE[1] -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_FULL_VALUE[3]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_FULL_VALUE[0] OUT_FIFO:ALMOST_FULL_VALUE[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:MUX.RDEN[0]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SPARE[3] -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SLOW_RD_CLK OUT_FIFO:ARRAY_MODE[0]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SLOW_WR_CLK OUT_FIFO:SYNCHRONOUS_MODE
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SPARE[1] OUT_FIFO:SPARE[2]
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:OUTPUT_DISABLE OUT_FIFO:SPARE[0]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT_FIFO rect R7
BitFrame
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 F26 F27
B61 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_EMPTY_VALUE[1] -
B60 - - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_EMPTY_VALUE[3]
B59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B58 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_EMPTY_VALUE[0] IN_FIFO:ALMOST_EMPTY_VALUE[2]
B57 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B56 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B55 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B53 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B52 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B51 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B50 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B49 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B43 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B42 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B41 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B38 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B35 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B34 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:MUX.WRCLK[0] -
B33 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_FULL_VALUE[1] -
B32 - - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_FULL_VALUE[3]
B31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B30 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_FULL_VALUE[0] IN_FIFO:ALMOST_FULL_VALUE[2]
B29 - - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:MUX.WREN[0]
B28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B26 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B25 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B24 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B23 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B22 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B20 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B18 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B17 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B15 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B12 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B11 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B10 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B9 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B8 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B6 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B5 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
B4 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ARRAY_MODE[0] IN_FIFO:SPARE[3]
B3 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:SYNCHRONOUS_MODE IN_FIFO:SLOW_RD_CLK
B2 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:SPARE[2] IN_FIFO:SLOW_WR_CLK
B1 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:SPARE[0] IN_FIFO:SPARE[1]
B0 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
IN_FIFO:ALMOST_EMPTY_VALUE 7.F27.B60 7.F27.B58 7.F26.B61 7.F26.B58
IN_FIFO:ALMOST_FULL_VALUE 7.F27.B32 7.F27.B30 7.F26.B33 7.F26.B30
OUT_FIFO:ALMOST_EMPTY_VALUE 6.F27.B60 6.F27.B58 6.F26.B61 6.F26.B58
OUT_FIFO:ALMOST_FULL_VALUE 6.F27.B32 6.F27.B30 6.F26.B33 6.F26.B30
NONE 0 0 0 0
1 0 0 1 1
2 1 1 1 1
IN_FIFO:ARRAY_MODE 7.F26.B4
ARRAY_MODE_4_X_4 0
ARRAY_MODE_4_X_8 1
IN_FIFO:MUX.WRCLK 7.F26.B34
IN_FIFO:MUX.WREN 7.F27.B29
OUT_FIFO:MUX.RDCLK 6.F26.B34
OUT_FIFO:MUX.RDEN 6.F27.B29
INT 0
PHASER 1
IN_FIFO:SLOW_RD_CLK 7.F27.B3
IN_FIFO:SLOW_WR_CLK 7.F27.B2
IN_FIFO:SYNCHRONOUS_MODE 7.F26.B3
OUT_FIFO:OUTPUT_DISABLE 6.F26.B1
OUT_FIFO:SLOW_RD_CLK 6.F26.B4
OUT_FIFO:SLOW_WR_CLK 6.F26.B3
OUT_FIFO:SYNCHRONOUS_MODE 6.F27.B3
non-inverted [0]
IN_FIFO:SPARE 7.F27.B4 7.F26.B2 7.F27.B1 7.F26.B1
OUT_FIFO:SPARE 6.F26.B5 6.F27.B2 6.F26.B2 6.F27.B1
non-inverted [3] [2] [1] [0]
OUT_FIFO:ARRAY_MODE 6.F27.B4
ARRAY_MODE_4_X_4 0
ARRAY_MODE_8_X_4 1

MMCM Tables

Name MMCM:CP MMCM:RES MMCM:LFHF
HIGH:1 0 0 0
HIGH:10 15 5 0
HIGH:11 15 9 0
HIGH:12 13 1 0
HIGH:13 15 9 0
HIGH:14 15 9 0
HIGH:15 15 9 0
HIGH:16 15 9 0
HIGH:17 15 5 0
HIGH:18 15 5 0
HIGH:19 12 1 0
HIGH:2 4 15 0
HIGH:20 12 1 0
HIGH:21 12 1 0
HIGH:22 5 12 0
HIGH:23 5 12 0
HIGH:24 5 12 0
HIGH:25 5 12 0
HIGH:26 3 4 0
HIGH:27 3 4 0
HIGH:28 3 4 0
HIGH:29 3 4 0
HIGH:3 5 11 0
HIGH:30 3 4 0
HIGH:31 3 4 0
HIGH:32 3 4 0
HIGH:33 3 4 0
HIGH:34 3 4 0
HIGH:35 3 4 0
HIGH:36 3 4 0
HIGH:37 3 4 0
HIGH:38 3 4 0
HIGH:39 3 4 0
HIGH:4 7 7 0
HIGH:40 3 4 0
HIGH:41 3 4 0
HIGH:42 2 8 0
HIGH:43 2 8 0
HIGH:44 2 8 0
HIGH:45 2 8 0
HIGH:46 2 8 0
HIGH:47 7 1 0
HIGH:48 7 1 0
HIGH:49 4 12 0
HIGH:5 13 7 0
HIGH:50 4 12 0
HIGH:51 4 12 0
HIGH:52 4 12 0
HIGH:53 6 1 0
HIGH:54 6 1 0
HIGH:55 5 6 0
HIGH:56 5 6 0
HIGH:57 5 6 0
HIGH:58 2 4 0
HIGH:59 2 4 0
HIGH:6 14 11 0
HIGH:60 2 4 0
HIGH:61 2 4 0
HIGH:62 4 10 0
HIGH:63 3 12 0
HIGH:64 3 12 0
HIGH:7 14 13 0
HIGH:8 15 3 0
HIGH:9 14 5 0
LOW:1 0 0 0
LOW:10 2 5 0
LOW:11 2 9 0
LOW:12 2 14 0
LOW:13 2 14 0
LOW:14 2 14 0
LOW:15 2 14 0
LOW:16 2 1 0
LOW:17 2 1 0
LOW:18 2 1 0
LOW:19 2 6 0
LOW:2 2 15 0
LOW:20 2 6 0
LOW:21 2 6 0
LOW:22 2 6 0
LOW:23 2 6 0
LOW:24 2 6 0
LOW:25 2 6 0
LOW:26 2 10 0
LOW:27 2 10 0
LOW:28 2 10 0
LOW:29 2 10 0
LOW:3 2 15 0
LOW:30 2 10 0
LOW:31 2 12 0
LOW:32 2 12 0
LOW:33 2 12 0
LOW:34 2 12 0
LOW:35 2 12 0
LOW:36 2 12 0
LOW:37 2 12 0
LOW:38 2 12 0
LOW:39 2 12 0
LOW:4 2 15 0
LOW:40 2 12 0
LOW:41 2 12 0
LOW:42 2 12 0
LOW:43 2 12 0
LOW:44 2 12 0
LOW:45 2 12 0
LOW:46 2 12 0
LOW:47 2 12 0
LOW:48 2 2 0
LOW:49 2 2 0
LOW:5 2 7 0
LOW:50 2 2 0
LOW:51 2 2 0
LOW:52 2 2 0
LOW:53 2 2 0
LOW:54 2 2 0
LOW:55 2 2 0
LOW:56 2 2 0
LOW:57 2 2 0
LOW:58 2 2 0
LOW:59 2 2 0
LOW:6 2 11 0
LOW:60 2 2 0
LOW:61 2 2 0
LOW:62 2 2 0
LOW:63 2 2 0
LOW:64 2 2 0
LOW:7 2 13 0
LOW:8 2 3 0
LOW:9 2 5 0
SS:1 0 0 0
SS:10 2 5 3
SS:11 2 9 3
SS:12 2 14 3
SS:13 2 14 3
SS:14 2 14 3
SS:15 2 14 3
SS:16 2 1 3
SS:17 2 1 3
SS:18 2 1 3
SS:19 2 6 3
SS:2 2 15 3
SS:20 2 6 3
SS:21 2 6 3
SS:22 2 6 3
SS:23 2 6 3
SS:24 2 6 3
SS:25 2 6 3
SS:26 2 10 3
SS:27 2 10 3
SS:28 2 10 3
SS:29 2 10 3
SS:3 2 15 3
SS:30 2 10 3
SS:31 2 12 3
SS:32 2 12 3
SS:33 2 12 3
SS:34 2 12 3
SS:35 2 12 3
SS:36 2 12 3
SS:37 2 12 3
SS:38 2 12 3
SS:39 2 12 3
SS:4 2 15 3
SS:40 2 12 3
SS:41 2 12 3
SS:42 2 12 3
SS:43 2 12 3
SS:44 2 12 3
SS:45 2 12 3
SS:46 2 12 3
SS:47 2 12 3
SS:48 2 2 3
SS:49 2 2 3
SS:5 2 7 3
SS:50 2 2 3
SS:51 2 2 3
SS:52 2 2 3
SS:53 2 2 3
SS:54 2 2 3
SS:55 2 2 3
SS:56 2 2 3
SS:57 2 2 3
SS:58 2 2 3
SS:59 2 2 3
SS:6 2 11 3
SS:60 2 2 3
SS:61 2 2 3
SS:62 2 2 3
SS:63 2 2 3
SS:64 2 2 3
SS:7 2 13 3
SS:8 2 3 3
SS:9 2 5 3
Name MMCM:LOCK_REF_DLY MMCM:LOCK_FB_DLY MMCM:LOCK_CNT MMCM:LOCK_SAT_HIGH MMCM:UNLOCK_CNT
1 6 6 1000 1001 1
10 28 28 1000 1001 1
11 31 31 900 1001 1
12 31 31 825 1001 1
13 31 31 750 1001 1
14 31 31 700 1001 1
15 31 31 650 1001 1
16 31 31 625 1001 1
17 31 31 575 1001 1
18 31 31 550 1001 1
19 31 31 525 1001 1
2 6 6 1000 1001 1
20 31 31 500 1001 1
21 31 31 475 1001 1
22 31 31 450 1001 1
23 31 31 425 1001 1
24 31 31 400 1001 1
25 31 31 400 1001 1
26 31 31 375 1001 1
27 31 31 350 1001 1
28 31 31 350 1001 1
29 31 31 325 1001 1
3 8 8 1000 1001 1
30 31 31 325 1001 1
31 31 31 300 1001 1
32 31 31 300 1001 1
33 31 31 300 1001 1
34 31 31 275 1001 1
35 31 31 275 1001 1
36 31 31 275 1001 1
37 31 31 250 1001 1
38 31 31 250 1001 1
39 31 31 250 1001 1
4 11 11 1000 1001 1
40 31 31 250 1001 1
41 31 31 250 1001 1
42 31 31 250 1001 1
43 31 31 250 1001 1
44 31 31 250 1001 1
45 31 31 250 1001 1
46 31 31 250 1001 1
47 31 31 250 1001 1
48 31 31 250 1001 1
49 31 31 250 1001 1
5 14 14 1000 1001 1
50 31 31 250 1001 1
51 31 31 250 1001 1
52 31 31 250 1001 1
53 31 31 250 1001 1
54 31 31 250 1001 1
55 31 31 250 1001 1
56 31 31 250 1001 1
57 31 31 250 1001 1
58 31 31 250 1001 1
59 31 31 250 1001 1
6 17 17 1000 1001 1
60 31 31 250 1001 1
61 31 31 250 1001 1
62 31 31 250 1001 1
63 31 31 250 1001 1
64 31 31 250 1001 1
7 19 19 1000 1001 1
8 22 22 1000 1001 1
9 25 25 1000 1001 1

PLL Tables

Name PLL:CP PLL:RES PLL:LFHF
HIGH:1 0 0 0
HIGH:10 15 7 0
HIGH:11 15 11 0
HIGH:12 15 13 0
HIGH:13 15 3 0
HIGH:14 14 5 0
HIGH:15 15 5 0
HIGH:16 15 5 0
HIGH:17 15 5 0
HIGH:18 15 5 0
HIGH:19 7 6 0
HIGH:2 3 7 0
HIGH:20 7 6 0
HIGH:21 7 6 0
HIGH:22 7 6 0
HIGH:23 5 12 0
HIGH:24 5 12 0
HIGH:25 5 12 0
HIGH:26 12 1 0
HIGH:27 12 1 0
HIGH:28 12 1 0
HIGH:29 12 1 0
HIGH:3 5 15 0
HIGH:30 12 1 0
HIGH:31 12 1 0
HIGH:32 12 1 0
HIGH:33 12 1 0
HIGH:34 4 2 0
HIGH:35 4 2 0
HIGH:36 4 2 0
HIGH:37 2 8 0
HIGH:38 2 8 0
HIGH:39 2 8 0
HIGH:4 7 15 0
HIGH:40 3 4 0
HIGH:41 2 8 0
HIGH:42 2 8 0
HIGH:43 2 8 0
HIGH:44 2 8 0
HIGH:45 2 8 0
HIGH:46 2 8 0
HIGH:47 2 8 0
HIGH:48 2 8 0
HIGH:49 2 8 0
HIGH:5 7 11 0
HIGH:50 2 8 0
HIGH:51 2 8 0
HIGH:52 2 8 0
HIGH:53 2 8 0
HIGH:54 4 12 0
HIGH:55 4 12 0
HIGH:56 4 12 0
HIGH:57 4 12 0
HIGH:58 4 12 0
HIGH:59 4 12 0
HIGH:6 13 7 0
HIGH:60 4 12 0
HIGH:61 2 4 0
HIGH:62 2 4 0
HIGH:63 2 4 0
HIGH:64 2 4 0
HIGH:7 14 11 0
HIGH:8 14 13 0
HIGH:9 15 13 0
LOW:1 0 0 0
LOW:10 2 1 0
LOW:11 2 1 0
LOW:12 2 6 0
LOW:13 2 6 0
LOW:14 2 6 0
LOW:15 2 6 0
LOW:16 2 10 0
LOW:17 2 10 0
LOW:18 2 10 0
LOW:19 2 10 0
LOW:2 2 15 0
LOW:20 2 12 0
LOW:21 2 12 0
LOW:22 2 12 0
LOW:23 2 12 0
LOW:24 2 12 0
LOW:25 2 12 0
LOW:26 2 12 0
LOW:27 2 12 0
LOW:28 2 12 0
LOW:29 2 12 0
LOW:3 2 7 0
LOW:30 2 12 0
LOW:31 2 2 0
LOW:32 2 2 0
LOW:33 2 2 0
LOW:34 2 2 0
LOW:35 2 2 0
LOW:36 2 2 0
LOW:37 2 2 0
LOW:38 2 2 0
LOW:39 2 2 0
LOW:4 2 13 0
LOW:40 2 2 0
LOW:41 3 12 0
LOW:42 3 12 0
LOW:43 3 12 0
LOW:44 3 12 0
LOW:45 3 12 0
LOW:46 3 12 0
LOW:47 3 12 0
LOW:48 2 4 0
LOW:49 2 4 0
LOW:5 2 5 0
LOW:50 2 4 0
LOW:51 2 4 0
LOW:52 2 4 0
LOW:53 2 4 0
LOW:54 2 4 0
LOW:55 2 4 0
LOW:56 2 4 0
LOW:57 2 4 0
LOW:58 2 4 0
LOW:59 2 4 0
LOW:6 2 5 0
LOW:60 2 4 0
LOW:61 2 4 0
LOW:62 2 4 0
LOW:63 2 4 0
LOW:64 2 4 0
LOW:7 2 9 0
LOW:8 2 14 0
LOW:9 2 14 0
Name PLL:LOCK_REF_DLY PLL:LOCK_FB_DLY PLL:LOCK_CNT PLL:LOCK_SAT_HIGH PLL:UNLOCK_CNT
1 6 6 1000 1001 1
10 28 28 1000 1001 1
11 31 31 900 1001 1
12 31 31 825 1001 1
13 31 31 750 1001 1
14 31 31 700 1001 1
15 31 31 650 1001 1
16 31 31 625 1001 1
17 31 31 575 1001 1
18 31 31 550 1001 1
19 31 31 525 1001 1
2 6 6 1000 1001 1
20 31 31 500 1001 1
21 31 31 475 1001 1
22 31 31 450 1001 1
23 31 31 425 1001 1
24 31 31 400 1001 1
25 31 31 400 1001 1
26 31 31 375 1001 1
27 31 31 350 1001 1
28 31 31 350 1001 1
29 31 31 325 1001 1
3 8 8 1000 1001 1
30 31 31 325 1001 1
31 31 31 300 1001 1
32 31 31 300 1001 1
33 31 31 300 1001 1
34 31 31 275 1001 1
35 31 31 275 1001 1
36 31 31 275 1001 1
37 31 31 250 1001 1
38 31 31 250 1001 1
39 31 31 250 1001 1
4 11 11 1000 1001 1
40 31 31 250 1001 1
41 31 31 250 1001 1
42 31 31 250 1001 1
43 31 31 250 1001 1
44 31 31 250 1001 1
45 31 31 250 1001 1
46 31 31 250 1001 1
47 31 31 250 1001 1
48 31 31 250 1001 1
49 31 31 250 1001 1
5 14 14 1000 1001 1
50 31 31 250 1001 1
51 31 31 250 1001 1
52 31 31 250 1001 1
53 31 31 250 1001 1
54 31 31 250 1001 1
55 31 31 250 1001 1
56 31 31 250 1001 1
57 31 31 250 1001 1
58 31 31 250 1001 1
59 31 31 250 1001 1
6 17 17 1000 1001 1
60 31 31 250 1001 1
61 31 31 250 1001 1
62 31 31 250 1001 1
63 31 31 250 1001 1
64 31 31 250 1001 1
7 19 19 1000 1001 1
8 22 22 1000 1001 1
9 25 25 1000 1001 1