Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Clock management tile

TODO: describe this madness

Tile CMT

Cells: 50

Bel PLL

virtex7 CMT bel PLL
PinDirectionWires
CLKFBIN_CKINTinputTCELL38:IMUX.CLK0
CLKIN1_CKINTinputTCELL37:IMUX.CLK1
CLKIN2_CKINTinputTCELL37:IMUX.CLK0
CLKINSELinputTCELL47:IMUX.IMUX47
DADDR0inputTCELL48:IMUX.IMUX47
DADDR1inputTCELL48:IMUX.IMUX15
DADDR2inputTCELL48:IMUX.IMUX22
DADDR3inputTCELL48:IMUX.IMUX13
DADDR4inputTCELL48:IMUX.IMUX44
DADDR5inputTCELL48:IMUX.IMUX35
DADDR6inputTCELL48:IMUX.IMUX3
DCLKinputTCELL49:IMUX.CLK0
DENinputTCELL48:IMUX.IMUX1
DI0inputTCELL49:IMUX.IMUX39
DI1inputTCELL49:IMUX.IMUX7
DI10inputTCELL49:IMUX.IMUX34
DI11inputTCELL49:IMUX.IMUX2
DI12inputTCELL49:IMUX.IMUX33
DI13inputTCELL49:IMUX.IMUX1
DI14inputTCELL49:IMUX.IMUX32
DI15inputTCELL49:IMUX.IMUX0
DI2inputTCELL49:IMUX.IMUX38
DI3inputTCELL49:IMUX.IMUX6
DI4inputTCELL49:IMUX.IMUX37
DI5inputTCELL49:IMUX.IMUX5
DI6inputTCELL49:IMUX.IMUX36
DI7inputTCELL49:IMUX.IMUX4
DI8inputTCELL49:IMUX.IMUX35
DI9inputTCELL49:IMUX.IMUX3
DO0outputTCELL49:OUT17.TMIN
DO1outputTCELL49:OUT7.TMIN
DO10outputTCELL49:OUT23.TMIN
DO11outputTCELL49:OUT13.TMIN
DO12outputTCELL49:OUT22.TMIN
DO13outputTCELL49:OUT0.TMIN
DO14outputTCELL49:OUT18.TMIN
DO15outputTCELL49:OUT8.TMIN
DO2outputTCELL49:OUT21.TMIN
DO3outputTCELL49:OUT15.TMIN
DO4outputTCELL49:OUT20.TMIN
DO5outputTCELL49:OUT2.TMIN
DO6outputTCELL49:OUT16.TMIN
DO7outputTCELL49:OUT10.TMIN
DO8outputTCELL49:OUT19.TMIN
DO9outputTCELL49:OUT5.TMIN
DRDYoutputTCELL48:OUT16.TMIN
DWEinputTCELL48:IMUX.IMUX2
LOCKEDoutputTCELL48:OUT21.TMIN
PWRDWNinputTCELL48:IMUX.IMUX0
RSTinputTCELL47:IMUX.IMUX13
TESTIN0inputTCELL46:IMUX.IMUX15
TESTIN1inputTCELL46:IMUX.IMUX30
TESTIN10inputTCELL45:IMUX.IMUX45
TESTIN11inputTCELL45:IMUX.IMUX44
TESTIN12inputTCELL45:IMUX.IMUX43
TESTIN13inputTCELL45:IMUX.IMUX3
TESTIN14inputTCELL45:IMUX.IMUX41
TESTIN15inputTCELL45:IMUX.IMUX16
TESTIN16inputTCELL44:IMUX.IMUX15
TESTIN17inputTCELL44:IMUX.IMUX30
TESTIN18inputTCELL44:IMUX.IMUX45
TESTIN19inputTCELL44:IMUX.IMUX44
TESTIN2inputTCELL46:IMUX.IMUX45
TESTIN20inputTCELL44:IMUX.IMUX43
TESTIN21inputTCELL44:IMUX.IMUX11
TESTIN22inputTCELL44:IMUX.IMUX41
TESTIN23inputTCELL44:IMUX.IMUX16
TESTIN24inputTCELL43:IMUX.IMUX15
TESTIN25inputTCELL43:IMUX.IMUX30
TESTIN26inputTCELL43:IMUX.IMUX45
TESTIN27inputTCELL43:IMUX.IMUX44
TESTIN28inputTCELL43:IMUX.IMUX43
TESTIN29inputTCELL43:IMUX.IMUX11
TESTIN3inputTCELL46:IMUX.IMUX44
TESTIN30inputTCELL43:IMUX.IMUX41
TESTIN31inputTCELL43:IMUX.IMUX16
TESTIN4inputTCELL46:IMUX.IMUX43
TESTIN5inputTCELL46:IMUX.IMUX3
TESTIN6inputTCELL46:IMUX.IMUX41
TESTIN7inputTCELL46:IMUX.IMUX16
TESTIN8inputTCELL45:IMUX.IMUX15
TESTIN9inputTCELL45:IMUX.IMUX30
TESTOUT0outputTCELL46:OUT17.TMIN
TESTOUT1outputTCELL46:OUT7.TMIN
TESTOUT10outputTCELL45:OUT15.TMIN
TESTOUT11outputTCELL45:OUT2.TMIN
TESTOUT12outputTCELL45:OUT16.TMIN
TESTOUT13outputTCELL45:OUT10.TMIN
TESTOUT14outputTCELL45:OUT23.TMIN
TESTOUT15outputTCELL45:OUT18.TMIN
TESTOUT16outputTCELL44:OUT17.TMIN
TESTOUT17outputTCELL44:OUT15.TMIN
TESTOUT18outputTCELL44:OUT16.TMIN
TESTOUT19outputTCELL44:OUT6.TMIN
TESTOUT2outputTCELL46:OUT21.TMIN
TESTOUT20outputTCELL44:OUT9.TMIN
TESTOUT21outputTCELL44:OUT1.TMIN
TESTOUT22outputTCELL44:OUT18.TMIN
TESTOUT23outputTCELL44:OUT4.TMIN
TESTOUT24outputTCELL43:OUT17.TMIN
TESTOUT25outputTCELL43:OUT21.TMIN
TESTOUT26outputTCELL43:OUT15.TMIN
TESTOUT27outputTCELL43:OUT16.TMIN
TESTOUT28outputTCELL43:OUT6.TMIN
TESTOUT29outputTCELL43:OUT9.TMIN
TESTOUT3outputTCELL46:OUT15.TMIN
TESTOUT30outputTCELL43:OUT1.TMIN
TESTOUT31outputTCELL43:OUT18.TMIN
TESTOUT32outputTCELL42:OUT17.TMIN
TESTOUT33outputTCELL42:OUT7.TMIN
TESTOUT34outputTCELL42:OUT21.TMIN
TESTOUT35outputTCELL42:OUT15.TMIN
TESTOUT36outputTCELL42:OUT2.TMIN
TESTOUT37outputTCELL42:OUT10.TMIN
TESTOUT38outputTCELL42:OUT23.TMIN
TESTOUT39outputTCELL42:OUT18.TMIN
TESTOUT4outputTCELL46:OUT2.TMIN
TESTOUT40outputTCELL41:OUT17.TMIN
TESTOUT41outputTCELL41:OUT7.TMIN
TESTOUT42outputTCELL41:OUT21.TMIN
TESTOUT43outputTCELL41:OUT15.TMIN
TESTOUT44outputTCELL41:OUT2.TMIN
TESTOUT45outputTCELL41:OUT10.TMIN
TESTOUT46outputTCELL41:OUT23.TMIN
TESTOUT47outputTCELL41:OUT18.TMIN
TESTOUT48outputTCELL40:OUT17.TMIN
TESTOUT49outputTCELL40:OUT7.TMIN
TESTOUT5outputTCELL46:OUT10.TMIN
TESTOUT50outputTCELL40:OUT21.TMIN
TESTOUT51outputTCELL40:OUT15.TMIN
TESTOUT52outputTCELL40:OUT2.TMIN
TESTOUT53outputTCELL40:OUT10.TMIN
TESTOUT54outputTCELL40:OUT23.TMIN
TESTOUT55outputTCELL40:OUT18.TMIN
TESTOUT56outputTCELL39:OUT17.TMIN
TESTOUT57outputTCELL39:OUT7.TMIN
TESTOUT58outputTCELL39:OUT21.TMIN
TESTOUT59outputTCELL39:OUT15.TMIN
TESTOUT6outputTCELL46:OUT23.TMIN
TESTOUT60outputTCELL39:OUT2.TMIN
TESTOUT61outputTCELL39:OUT10.TMIN
TESTOUT62outputTCELL39:OUT23.TMIN
TESTOUT63outputTCELL39:OUT18.TMIN
TESTOUT7outputTCELL46:OUT18.TMIN
TESTOUT8outputTCELL45:OUT17.TMIN
TESTOUT9outputTCELL45:OUT7.TMIN

Bel CMT_A

virtex7 CMT bel CMT_A
PinDirectionWires

Bel CMT_B

virtex7 CMT bel CMT_B
PinDirectionWires

Bel CMT_C

virtex7 CMT bel CMT_C
PinDirectionWires

Bel CMT_D

virtex7 CMT bel CMT_D
PinDirectionWires

Bel MMCM0

virtex7 CMT bel MMCM0
PinDirectionWires
CLKFBIN_CKINTinputTCELL14:IMUX.CLK0
CLKFBSTOPPEDoutputTCELL2:OUT16.TMIN
CLKIN1_CKINTinputTCELL15:IMUX.CLK0
CLKIN2_CKINTinputTCELL15:IMUX.CLK1
CLKINSELinputTCELL2:IMUX.IMUX0
CLKINSTOPPEDoutputTCELL2:OUT18.TMIN
DADDR0inputTCELL1:IMUX.IMUX0
DADDR1inputTCELL1:IMUX.IMUX1
DADDR2inputTCELL1:IMUX.IMUX2
DADDR3inputTCELL1:IMUX.IMUX34
DADDR4inputTCELL1:IMUX.IMUX3
DADDR5inputTCELL1:IMUX.IMUX35
DADDR6inputTCELL1:IMUX.IMUX44
DCLKinputTCELL0:IMUX.CLK0
DENinputTCELL1:IMUX.IMUX15
DI0inputTCELL0:IMUX.IMUX0
DI1inputTCELL0:IMUX.IMUX32
DI10inputTCELL0:IMUX.IMUX5
DI11inputTCELL0:IMUX.IMUX37
DI12inputTCELL0:IMUX.IMUX6
DI13inputTCELL0:IMUX.IMUX38
DI14inputTCELL0:IMUX.IMUX7
DI15inputTCELL0:IMUX.IMUX39
DI2inputTCELL0:IMUX.IMUX1
DI3inputTCELL0:IMUX.IMUX33
DI4inputTCELL0:IMUX.IMUX2
DI5inputTCELL0:IMUX.IMUX34
DI6inputTCELL0:IMUX.IMUX3
DI7inputTCELL0:IMUX.IMUX35
DI8inputTCELL0:IMUX.IMUX4
DI9inputTCELL0:IMUX.IMUX36
DO0outputTCELL0:OUT8.TMIN
DO1outputTCELL0:OUT18.TMIN
DO10outputTCELL0:OUT2.TMIN
DO11outputTCELL0:OUT20.TMIN
DO12outputTCELL0:OUT15.TMIN
DO13outputTCELL0:OUT21.TMIN
DO14outputTCELL0:OUT7.TMIN
DO15outputTCELL0:OUT17.TMIN
DO2outputTCELL0:OUT0.TMIN
DO3outputTCELL0:OUT22.TMIN
DO4outputTCELL0:OUT13.TMIN
DO5outputTCELL0:OUT23.TMIN
DO6outputTCELL0:OUT5.TMIN
DO7outputTCELL0:OUT19.TMIN
DO8outputTCELL0:OUT10.TMIN
DO9outputTCELL0:OUT16.TMIN
DRDYoutputTCELL1:OUT16.TMIN
DWEinputTCELL1:IMUX.IMUX22
LOCKEDoutputTCELL1:OUT18.TMIN
PSCLKinputTCELL1:IMUX.CLK0
PSDONEoutputTCELL1:OUT21.TMIN
PSENinputTCELL2:IMUX.IMUX1
PSINCDECinputTCELL2:IMUX.IMUX2
PWRDWNinputTCELL1:IMUX.IMUX47
RSTinputTCELL2:IMUX.IMUX34
TESTIN0inputTCELL3:IMUX.IMUX16
TESTIN1inputTCELL3:IMUX.IMUX41
TESTIN10inputTCELL4:IMUX.IMUX3
TESTIN11inputTCELL4:IMUX.IMUX43
TESTIN12inputTCELL4:IMUX.IMUX44
TESTIN13inputTCELL4:IMUX.IMUX45
TESTIN14inputTCELL4:IMUX.IMUX30
TESTIN15inputTCELL4:IMUX.IMUX15
TESTIN16inputTCELL5:IMUX.IMUX16
TESTIN17inputTCELL5:IMUX.IMUX41
TESTIN18inputTCELL5:IMUX.IMUX3
TESTIN19inputTCELL5:IMUX.IMUX43
TESTIN2inputTCELL3:IMUX.IMUX3
TESTIN20inputTCELL5:IMUX.IMUX44
TESTIN21inputTCELL5:IMUX.IMUX45
TESTIN22inputTCELL5:IMUX.IMUX30
TESTIN23inputTCELL5:IMUX.IMUX15
TESTIN24inputTCELL6:IMUX.IMUX16
TESTIN25inputTCELL6:IMUX.IMUX41
TESTIN26inputTCELL6:IMUX.IMUX3
TESTIN27inputTCELL6:IMUX.IMUX43
TESTIN28inputTCELL6:IMUX.IMUX44
TESTIN29inputTCELL6:IMUX.IMUX45
TESTIN3inputTCELL3:IMUX.IMUX43
TESTIN30inputTCELL6:IMUX.IMUX30
TESTIN31inputTCELL6:IMUX.IMUX15
TESTIN4inputTCELL3:IMUX.IMUX44
TESTIN5inputTCELL3:IMUX.IMUX45
TESTIN6inputTCELL3:IMUX.IMUX30
TESTIN7inputTCELL3:IMUX.IMUX15
TESTIN8inputTCELL4:IMUX.IMUX16
TESTIN9inputTCELL4:IMUX.IMUX41
TESTOUT0outputTCELL3:OUT18.TMIN
TESTOUT1outputTCELL3:OUT23.TMIN
TESTOUT10outputTCELL4:OUT10.TMIN
TESTOUT11outputTCELL4:OUT2.TMIN
TESTOUT12outputTCELL4:OUT15.TMIN
TESTOUT13outputTCELL4:OUT21.TMIN
TESTOUT14outputTCELL4:OUT7.TMIN
TESTOUT15outputTCELL4:OUT17.TMIN
TESTOUT16outputTCELL5:OUT18.TMIN
TESTOUT17outputTCELL5:OUT23.TMIN
TESTOUT18outputTCELL5:OUT10.TMIN
TESTOUT19outputTCELL5:OUT2.TMIN
TESTOUT2outputTCELL3:OUT10.TMIN
TESTOUT20outputTCELL5:OUT15.TMIN
TESTOUT21outputTCELL5:OUT21.TMIN
TESTOUT22outputTCELL5:OUT7.TMIN
TESTOUT23outputTCELL5:OUT17.TMIN
TESTOUT24outputTCELL6:OUT18.TMIN
TESTOUT25outputTCELL6:OUT23.TMIN
TESTOUT26outputTCELL6:OUT10.TMIN
TESTOUT27outputTCELL6:OUT2.TMIN
TESTOUT28outputTCELL6:OUT15.TMIN
TESTOUT29outputTCELL6:OUT21.TMIN
TESTOUT3outputTCELL3:OUT2.TMIN
TESTOUT30outputTCELL6:OUT7.TMIN
TESTOUT31outputTCELL6:OUT17.TMIN
TESTOUT32outputTCELL7:OUT18.TMIN
TESTOUT33outputTCELL7:OUT1.TMIN
TESTOUT34outputTCELL7:OUT9.TMIN
TESTOUT35outputTCELL7:OUT6.TMIN
TESTOUT36outputTCELL7:OUT16.TMIN
TESTOUT37outputTCELL7:OUT15.TMIN
TESTOUT38outputTCELL7:OUT21.TMIN
TESTOUT39outputTCELL7:OUT17.TMIN
TESTOUT4outputTCELL3:OUT15.TMIN
TESTOUT40outputTCELL8:OUT4.TMIN
TESTOUT41outputTCELL8:OUT18.TMIN
TESTOUT42outputTCELL8:OUT1.TMIN
TESTOUT43outputTCELL8:OUT9.TMIN
TESTOUT44outputTCELL8:OUT6.TMIN
TESTOUT45outputTCELL8:OUT16.TMIN
TESTOUT46outputTCELL8:OUT15.TMIN
TESTOUT47outputTCELL8:OUT17.TMIN
TESTOUT48outputTCELL9:OUT18.TMIN
TESTOUT49outputTCELL9:OUT23.TMIN
TESTOUT5outputTCELL3:OUT21.TMIN
TESTOUT50outputTCELL9:OUT10.TMIN
TESTOUT51outputTCELL9:OUT2.TMIN
TESTOUT52outputTCELL9:OUT15.TMIN
TESTOUT53outputTCELL9:OUT21.TMIN
TESTOUT54outputTCELL9:OUT7.TMIN
TESTOUT55outputTCELL9:OUT17.TMIN
TESTOUT56outputTCELL10:OUT18.TMIN
TESTOUT57outputTCELL10:OUT23.TMIN
TESTOUT58outputTCELL10:OUT10.TMIN
TESTOUT59outputTCELL10:OUT2.TMIN
TESTOUT6outputTCELL3:OUT7.TMIN
TESTOUT60outputTCELL10:OUT15.TMIN
TESTOUT61outputTCELL10:OUT21.TMIN
TESTOUT62outputTCELL10:OUT7.TMIN
TESTOUT63outputTCELL10:OUT17.TMIN
TESTOUT7outputTCELL3:OUT17.TMIN
TESTOUT8outputTCELL4:OUT18.TMIN
TESTOUT9outputTCELL4:OUT23.TMIN

Bel PHASER_IN0

virtex7 CMT bel PHASER_IN0
PinDirectionWires
BURSTPENDINGinputTCELL20:IMUX.IMUX18
COUNTERLOADENinputTCELL19:IMUX.IMUX45
COUNTERLOADVAL0inputTCELL19:IMUX.IMUX11
COUNTERLOADVAL1inputTCELL19:IMUX.IMUX19
COUNTERLOADVAL2inputTCELL19:IMUX.IMUX27
COUNTERLOADVAL3inputTCELL19:IMUX.IMUX43
COUNTERLOADVAL4inputTCELL19:IMUX.IMUX12
COUNTERLOADVAL5inputTCELL19:IMUX.IMUX28
COUNTERREADENinputTCELL19:IMUX.IMUX29
COUNTERREADVAL0outputTCELL18:OUT15.TMIN
COUNTERREADVAL1outputTCELL18:OUT3.TMIN
COUNTERREADVAL2outputTCELL18:OUT21.TMIN
COUNTERREADVAL3outputTCELL18:OUT7.TMIN
COUNTERREADVAL4outputTCELL19:OUT6.TMIN
COUNTERREADVAL5outputTCELL19:OUT16.TMIN
DIVIDERSTinputTCELL18:IMUX.IMUX19
DQSFOUNDoutputTCELL18:OUT23.TMIN
DQSOUTOFRANGEoutputTCELL20:OUT18.TMIN
EDGEADVinputTCELL20:IMUX.IMUX34
ENCALIB0inputTCELL20:IMUX.IMUX11
ENCALIB1inputTCELL20:IMUX.IMUX19
ENSTG1inputTCELL18:IMUX.IMUX31
ENSTG1ADJUSTBinputTCELL19:IMUX.IMUX39
FINEENABLEinputTCELL19:IMUX.IMUX30
FINEINCinputTCELL19:IMUX.IMUX14
FINEOVERFLOWoutputTCELL19:OUT1.TMIN
ISERDESRSToutputTCELL18:OUT18.TMIN
PHASELOCKEDoutputTCELL18:OUT17.TMIN
RANKSEL0inputTCELL20:IMUX.IMUX27
RANKSEL1inputTCELL20:IMUX.IMUX43
RSTinputTCELL20:IMUX.IMUX12
RSTDQSFINDinputTCELL19:IMUX.IMUX8
SCANCLKinputTCELL18:IMUX.CLK1
SCANENBinputTCELL18:IMUX.IMUX46
SCANINinputTCELL18:IMUX.IMUX30
SCANMODEBinputTCELL19:IMUX.IMUX15
SCANOUToutputTCELL17:OUT17.TMIN
SELCALORSTG1inputTCELL20:IMUX.IMUX10
STG1INCDECinputTCELL18:IMUX.IMUX47
STG1LOADinputTCELL18:IMUX.IMUX23
STG1OVERFLOWoutputTCELL19:OUT17.TMIN
STG1READinputTCELL18:IMUX.IMUX15
STG1REGL0inputTCELL19:IMUX.IMUX0
STG1REGL1inputTCELL19:IMUX.IMUX16
STG1REGL2inputTCELL19:IMUX.IMUX32
STG1REGL3inputTCELL19:IMUX.IMUX9
STG1REGL4inputTCELL19:IMUX.IMUX33
STG1REGL5inputTCELL19:IMUX.IMUX41
STG1REGL6inputTCELL19:IMUX.IMUX10
STG1REGL7inputTCELL19:IMUX.IMUX18
STG1REGL8inputTCELL19:IMUX.IMUX34
STG1REGR0outputTCELL18:OUT10.TMIN
STG1REGR1outputTCELL18:OUT6.TMIN
STG1REGR2outputTCELL18:OUT16.TMIN
STG1REGR3outputTCELL18:OUT14.TMIN
STG1REGR4outputTCELL18:OUT2.TMIN
STG1REGR5outputTCELL19:OUT4.TMIN
STG1REGR6outputTCELL19:OUT18.TMIN
STG1REGR7outputTCELL19:OUT0.TMIN
STG1REGR8outputTCELL20:OUT4.TMIN
SYSCLKinputTCELL18:IMUX.CLK0
TESTIN0inputTCELL18:IMUX.IMUX43
TESTIN1inputTCELL18:IMUX.IMUX4
TESTIN10inputTCELL20:IMUX.IMUX32
TESTIN11inputTCELL20:IMUX.IMUX9
TESTIN12inputTCELL20:IMUX.IMUX41
TESTIN13inputTCELL20:IMUX.IMUX2
TESTIN2inputTCELL18:IMUX.IMUX20
TESTIN3inputTCELL18:IMUX.IMUX44
TESTIN4inputTCELL18:IMUX.IMUX13
TESTIN5inputTCELL18:IMUX.IMUX29
TESTIN6inputTCELL18:IMUX.IMUX45
TESTIN7inputTCELL18:IMUX.IMUX14
TESTIN8inputTCELL20:IMUX.IMUX0
TESTIN9inputTCELL20:IMUX.IMUX16
TESTOUT0outputTCELL17:OUT2.TMIN
TESTOUT1outputTCELL17:OUT3.TMIN
TESTOUT2outputTCELL17:OUT21.TMIN
TESTOUT3outputTCELL17:OUT7.TMIN

Bel PHASER_IN1

virtex7 CMT bel PHASER_IN1
PinDirectionWires
BURSTPENDINGinputTCELL23:IMUX.IMUX27
COUNTERLOADENinputTCELL22:IMUX.IMUX31
COUNTERLOADVAL0inputTCELL22:IMUX.IMUX44
COUNTERLOADVAL1inputTCELL22:IMUX.IMUX13
COUNTERLOADVAL2inputTCELL22:IMUX.IMUX29
COUNTERLOADVAL3inputTCELL22:IMUX.IMUX45
COUNTERLOADVAL4inputTCELL22:IMUX.IMUX14
COUNTERLOADVAL5inputTCELL22:IMUX.IMUX30
COUNTERREADENinputTCELL22:IMUX.IMUX23
COUNTERREADVAL0outputTCELL23:OUT2.TMIN
COUNTERREADVAL1outputTCELL23:OUT15.TMIN
COUNTERREADVAL2outputTCELL23:OUT3.TMIN
COUNTERREADVAL3outputTCELL23:OUT21.TMIN
COUNTERREADVAL4outputTCELL24:OUT10.TMIN
COUNTERREADVAL5outputTCELL24:OUT6.TMIN
DIVIDERSTinputTCELL23:IMUX.IMUX19
DQSFOUNDoutputTCELL22:OUT16.TMIN
DQSOUTOFRANGEoutputTCELL23:OUT14.TMIN
EDGEADVinputTCELL23:IMUX.IMUX14
ENCALIB0inputTCELL23:IMUX.IMUX30
ENCALIB1inputTCELL23:IMUX.IMUX46
ENSTG1inputTCELL23:IMUX.IMUX4
ENSTG1ADJUSTBinputTCELL23:IMUX.IMUX45
FINEENABLEinputTCELL23:IMUX.IMUX44
FINEINCinputTCELL22:IMUX.IMUX47
FINEOVERFLOWoutputTCELL22:OUT3.TMIN
ISERDESRSToutputTCELL22:OUT6.TMIN
PHASELOCKEDoutputTCELL22:OUT17.TMIN
RANKSEL0inputTCELL23:IMUX.IMUX15
RANKSEL1inputTCELL23:IMUX.IMUX31
RSTinputTCELL23:IMUX.IMUX47
RSTDQSFINDinputTCELL23:IMUX.IMUX0
SCANCLKinputTCELL22:IMUX.CLK1
SCANENBinputTCELL22:IMUX.IMUX17
SCANINinputTCELL22:IMUX.IMUX9
SCANMODEBinputTCELL23:IMUX.IMUX29
SCANOUToutputTCELL23:OUT18.TMIN
SELCALORSTG1inputTCELL23:IMUX.IMUX11
STG1INCDECinputTCELL23:IMUX.IMUX20
STG1LOADinputTCELL23:IMUX.IMUX43
STG1OVERFLOWoutputTCELL22:OUT7.TMIN
STG1READinputTCELL22:IMUX.IMUX20
STG1REGL0inputTCELL22:IMUX.IMUX41
STG1REGL1inputTCELL22:IMUX.IMUX2
STG1REGL2inputTCELL22:IMUX.IMUX18
STG1REGL3inputTCELL22:IMUX.IMUX34
STG1REGL4inputTCELL22:IMUX.IMUX3
STG1REGL5inputTCELL22:IMUX.IMUX11
STG1REGL6inputTCELL22:IMUX.IMUX27
STG1REGL7inputTCELL22:IMUX.IMUX43
STG1REGL8inputTCELL22:IMUX.IMUX4
STG1REGR0outputTCELL22:OUT14.TMIN
STG1REGR1outputTCELL22:OUT2.TMIN
STG1REGR2outputTCELL22:OUT15.TMIN
STG1REGR3outputTCELL23:OUT23.TMIN
STG1REGR4outputTCELL23:OUT10.TMIN
STG1REGR5outputTCELL23:OUT6.TMIN
STG1REGR6outputTCELL23:OUT16.TMIN
STG1REGR7outputTCELL24:OUT18.TMIN
STG1REGR8outputTCELL24:OUT23.TMIN
SYSCLKinputTCELL22:IMUX.CLK0
TESTIN0inputTCELL22:IMUX.IMUX8
TESTIN1inputTCELL22:IMUX.IMUX24
TESTIN10inputTCELL23:IMUX.IMUX2
TESTIN11inputTCELL23:IMUX.IMUX18
TESTIN12inputTCELL23:IMUX.IMUX34
TESTIN13inputTCELL23:IMUX.IMUX3
TESTIN2inputTCELL22:IMUX.IMUX32
TESTIN3inputTCELL22:IMUX.IMUX1
TESTIN4inputTCELL23:IMUX.IMUX8
TESTIN5inputTCELL23:IMUX.IMUX24
TESTIN6inputTCELL23:IMUX.IMUX32
TESTIN7inputTCELL23:IMUX.IMUX1
TESTIN8inputTCELL23:IMUX.IMUX9
TESTIN9inputTCELL23:IMUX.IMUX41
TESTOUT0outputTCELL21:OUT7.TMIN
TESTOUT1outputTCELL21:OUT17.TMIN
TESTOUT2outputTCELL22:OUT23.TMIN
TESTOUT3outputTCELL22:OUT10.TMIN

Bel PHASER_IN2

virtex7 CMT bel PHASER_IN2
PinDirectionWires
BURSTPENDINGinputTCELL28:IMUX.IMUX9
COUNTERLOADENinputTCELL28:IMUX.IMUX31
COUNTERLOADVAL0inputTCELL28:IMUX.IMUX44
COUNTERLOADVAL1inputTCELL28:IMUX.IMUX13
COUNTERLOADVAL2inputTCELL28:IMUX.IMUX29
COUNTERLOADVAL3inputTCELL28:IMUX.IMUX45
COUNTERLOADVAL4inputTCELL28:IMUX.IMUX14
COUNTERLOADVAL5inputTCELL28:IMUX.IMUX30
COUNTERREADENinputTCELL28:IMUX.IMUX23
COUNTERREADVAL0outputTCELL27:OUT15.TMIN
COUNTERREADVAL1outputTCELL27:OUT3.TMIN
COUNTERREADVAL2outputTCELL27:OUT21.TMIN
COUNTERREADVAL3outputTCELL27:OUT7.TMIN
COUNTERREADVAL4outputTCELL28:OUT3.TMIN
COUNTERREADVAL5outputTCELL28:OUT21.TMIN
DIVIDERSTinputTCELL27:IMUX.IMUX19
DQSFOUNDoutputTCELL28:OUT6.TMIN
DQSOUTOFRANGEoutputTCELL28:OUT15.TMIN
EDGEADVinputTCELL29:IMUX.IMUX41
ENCALIB0inputTCELL29:IMUX.IMUX2
ENCALIB1inputTCELL29:IMUX.IMUX18
ENSTG1inputTCELL29:IMUX.IMUX8
ENSTG1ADJUSTBinputTCELL29:IMUX.IMUX17
FINEENABLEinputTCELL29:IMUX.IMUX32
FINEINCinputTCELL28:IMUX.IMUX47
FINEOVERFLOWoutputTCELL27:OUT2.TMIN
ISERDESRSToutputTCELL28:OUT10.TMIN
PHASELOCKEDoutputTCELL27:OUT17.TMIN
RANKSEL0inputTCELL29:IMUX.IMUX34
RANKSEL1inputTCELL29:IMUX.IMUX3
RSTinputTCELL29:IMUX.IMUX11
RSTDQSFINDinputTCELL28:IMUX.IMUX0
SCANCLKinputTCELL29:IMUX.CLK1
SCANENBinputTCELL27:IMUX.IMUX47
SCANINinputTCELL27:IMUX.IMUX31
SCANMODEBinputTCELL29:IMUX.IMUX9
SCANOUToutputTCELL27:OUT14.TMIN
SELCALORSTG1inputTCELL28:IMUX.IMUX1
STG1INCDECinputTCELL29:IMUX.IMUX24
STG1LOADinputTCELL28:IMUX.IMUX20
STG1OVERFLOWoutputTCELL29:OUT16.TMIN
STG1READinputTCELL28:IMUX.IMUX4
STG1REGL0inputTCELL28:IMUX.IMUX17
STG1REGL1inputTCELL28:IMUX.IMUX41
STG1REGL2inputTCELL28:IMUX.IMUX2
STG1REGL3inputTCELL28:IMUX.IMUX18
STG1REGL4inputTCELL28:IMUX.IMUX34
STG1REGL5inputTCELL28:IMUX.IMUX3
STG1REGL6inputTCELL28:IMUX.IMUX11
STG1REGL7inputTCELL28:IMUX.IMUX27
STG1REGL8inputTCELL28:IMUX.IMUX43
STG1REGR0outputTCELL28:OUT16.TMIN
STG1REGR1outputTCELL28:OUT14.TMIN
STG1REGR2outputTCELL28:OUT2.TMIN
STG1REGR3outputTCELL29:OUT18.TMIN
STG1REGR4outputTCELL29:OUT23.TMIN
STG1REGR5outputTCELL29:OUT10.TMIN
STG1REGR6outputTCELL29:OUT6.TMIN
STG1REGR7outputTCELL30:OUT18.TMIN
STG1REGR8outputTCELL30:OUT23.TMIN
SYSCLKinputTCELL29:IMUX.CLK0
TESTIN0inputTCELL27:IMUX.IMUX43
TESTIN1inputTCELL27:IMUX.IMUX4
TESTIN10inputTCELL27:IMUX.IMUX15
TESTIN11inputTCELL28:IMUX.IMUX8
TESTIN12inputTCELL28:IMUX.IMUX24
TESTIN13inputTCELL28:IMUX.IMUX32
TESTIN2inputTCELL27:IMUX.IMUX20
TESTIN3inputTCELL27:IMUX.IMUX44
TESTIN4inputTCELL27:IMUX.IMUX13
TESTIN5inputTCELL27:IMUX.IMUX29
TESTIN6inputTCELL27:IMUX.IMUX45
TESTIN7inputTCELL27:IMUX.IMUX14
TESTIN8inputTCELL27:IMUX.IMUX30
TESTIN9inputTCELL27:IMUX.IMUX46
TESTOUT0outputTCELL27:OUT6.TMIN
TESTOUT1outputTCELL27:OUT16.TMIN
TESTOUT2outputTCELL28:OUT18.TMIN
TESTOUT3outputTCELL28:OUT23.TMIN

Bel PHASER_IN3

virtex7 CMT bel PHASER_IN3
PinDirectionWires
BURSTPENDINGinputTCELL32:IMUX.IMUX2
COUNTERLOADENinputTCELL31:IMUX.IMUX14
COUNTERLOADVAL0inputTCELL32:IMUX.IMUX19
COUNTERLOADVAL1inputTCELL32:IMUX.IMUX27
COUNTERLOADVAL2inputTCELL32:IMUX.IMUX43
COUNTERLOADVAL3inputTCELL32:IMUX.IMUX12
COUNTERLOADVAL4inputTCELL32:IMUX.IMUX28
COUNTERLOADVAL5inputTCELL32:IMUX.IMUX44
COUNTERREADENinputTCELL31:IMUX.IMUX45
COUNTERREADVAL0outputTCELL31:OUT15.TMIN
COUNTERREADVAL1outputTCELL31:OUT21.TMIN
COUNTERREADVAL2outputTCELL32:OUT18.TMIN
COUNTERREADVAL3outputTCELL32:OUT1.TMIN
COUNTERREADVAL4outputTCELL32:OUT9.TMIN
COUNTERREADVAL5outputTCELL32:OUT6.TMIN
DIVIDERSTinputTCELL31:IMUX.IMUX19
DQSFOUNDoutputTCELL33:OUT23.TMIN
DQSOUTOFRANGEoutputTCELL31:OUT9.TMIN
EDGEADVinputTCELL32:IMUX.IMUX14
ENCALIB0inputTCELL32:IMUX.IMUX30
ENCALIB1inputTCELL32:IMUX.IMUX46
ENSTG1inputTCELL32:IMUX.IMUX34
ENSTG1ADJUSTBinputTCELL32:IMUX.IMUX45
FINEENABLEinputTCELL31:IMUX.IMUX46
FINEINCinputTCELL31:IMUX.IMUX30
FINEOVERFLOWoutputTCELL31:OUT6.TMIN
ISERDESRSToutputTCELL33:OUT18.TMIN
PHASELOCKEDoutputTCELL31:OUT17.TMIN
RANKSEL0inputTCELL32:IMUX.IMUX15
RANKSEL1inputTCELL32:IMUX.IMUX23
RSTinputTCELL32:IMUX.IMUX39
RSTDQSFINDinputTCELL32:IMUX.IMUX8
SCANCLKinputTCELL33:IMUX.CLK1
SCANENBinputTCELL30:IMUX.IMUX20
SCANINinputTCELL30:IMUX.IMUX4
SCANMODEBinputTCELL31:IMUX.IMUX31
SCANOUToutputTCELL31:OUT1.TMIN
SELCALORSTG1inputTCELL32:IMUX.IMUX41
STG1INCDECinputTCELL32:IMUX.IMUX11
STG1LOADinputTCELL32:IMUX.IMUX18
STG1OVERFLOWoutputTCELL32:OUT17.TMIN
STG1READinputTCELL30:IMUX.IMUX47
STG1REGL0inputTCELL30:IMUX.IMUX44
STG1REGL1inputTCELL30:IMUX.IMUX13
STG1REGL2inputTCELL30:IMUX.IMUX29
STG1REGL3inputTCELL30:IMUX.IMUX45
STG1REGL4inputTCELL30:IMUX.IMUX14
STG1REGL5inputTCELL30:IMUX.IMUX30
STG1REGL6inputTCELL30:IMUX.IMUX46
STG1REGL7inputTCELL30:IMUX.IMUX15
STG1REGL8inputTCELL30:IMUX.IMUX31
STG1REGR0outputTCELL33:OUT10.TMIN
STG1REGR1outputTCELL33:OUT6.TMIN
STG1REGR2outputTCELL33:OUT16.TMIN
STG1REGR3outputTCELL33:OUT14.TMIN
STG1REGR4outputTCELL33:OUT2.TMIN
STG1REGR5outputTCELL33:OUT15.TMIN
STG1REGR6outputTCELL33:OUT3.TMIN
STG1REGR7outputTCELL33:OUT21.TMIN
STG1REGR8outputTCELL33:OUT7.TMIN
SYSCLKinputTCELL33:IMUX.CLK0
TESTIN0inputTCELL31:IMUX.IMUX11
TESTIN1inputTCELL31:IMUX.IMUX27
TESTIN10inputTCELL32:IMUX.IMUX16
TESTIN11inputTCELL32:IMUX.IMUX32
TESTIN12inputTCELL32:IMUX.IMUX9
TESTIN13inputTCELL32:IMUX.IMUX33
TESTIN2inputTCELL31:IMUX.IMUX43
TESTIN3inputTCELL31:IMUX.IMUX12
TESTIN4inputTCELL31:IMUX.IMUX20
TESTIN5inputTCELL31:IMUX.IMUX28
TESTIN6inputTCELL31:IMUX.IMUX44
TESTIN7inputTCELL31:IMUX.IMUX21
TESTIN8inputTCELL31:IMUX.IMUX29
TESTIN9inputTCELL32:IMUX.IMUX0
TESTOUT0outputTCELL30:OUT7.TMIN
TESTOUT1outputTCELL30:OUT17.TMIN
TESTOUT2outputTCELL31:OUT0.TMIN
TESTOUT3outputTCELL32:OUT4.TMIN

Bel PHASER_OUT0

virtex7 CMT bel PHASER_OUT0
PinDirectionWires
BURSTPENDINGinputTCELL18:IMUX.IMUX3
COARSEENABLEinputTCELL18:IMUX.IMUX41
COARSEINCinputTCELL18:IMUX.IMUX9
COARSEOVERFLOWoutputTCELL16:OUT2.TMIN
COUNTERLOADENinputTCELL17:IMUX.IMUX47
COUNTERLOADVAL0inputTCELL17:IMUX.IMUX13
COUNTERLOADVAL1inputTCELL17:IMUX.IMUX29
COUNTERLOADVAL2inputTCELL17:IMUX.IMUX45
COUNTERLOADVAL3inputTCELL17:IMUX.IMUX14
COUNTERLOADVAL4inputTCELL17:IMUX.IMUX30
COUNTERLOADVAL5inputTCELL17:IMUX.IMUX46
COUNTERLOADVAL6inputTCELL17:IMUX.IMUX15
COUNTERLOADVAL7inputTCELL17:IMUX.IMUX23
COUNTERLOADVAL8inputTCELL17:IMUX.IMUX25
COUNTERREADENinputTCELL17:IMUX.IMUX31
COUNTERREADVAL0outputTCELL16:OUT3.TMIN
COUNTERREADVAL1outputTCELL16:OUT21.TMIN
COUNTERREADVAL2outputTCELL16:OUT7.TMIN
COUNTERREADVAL3outputTCELL16:OUT17.TMIN
COUNTERREADVAL4outputTCELL17:OUT10.TMIN
COUNTERREADVAL5outputTCELL17:OUT6.TMIN
COUNTERREADVAL6outputTCELL17:OUT16.TMIN
COUNTERREADVAL7outputTCELL17:OUT14.TMIN
COUNTERREADVAL8outputTCELL16:OUT16.TMIN
CTSBUS0outputTCELL8:OUT14.TMIN
CTSBUS1outputTCELL8:OUT23.TMIN
DIVIDERSTinputTCELL17:IMUX.IMUX0
DQSBUS0outputTCELL8:OUT0.TMIN
DQSBUS1outputTCELL8:OUT5.TMIN
DTSBUS0outputTCELL7:OUT14.TMIN
DTSBUS1outputTCELL7:OUT23.TMIN
EDGEADVinputTCELL18:IMUX.IMUX2
ENCALIB0inputTCELL18:IMUX.IMUX18
ENCALIB1inputTCELL18:IMUX.IMUX34
FINEENABLEinputTCELL18:IMUX.IMUX1
FINEINCinputTCELL18:IMUX.IMUX32
FINEOVERFLOWoutputTCELL17:OUT23.TMIN
OSERDESRSToutputTCELL16:OUT14.TMIN
RSTinputTCELL18:IMUX.IMUX27
SCANCLKinputTCELL17:IMUX.CLK1
SCANENBinputTCELL17:IMUX.IMUX44
SCANINinputTCELL17:IMUX.IMUX20
SCANMODEBinputTCELL17:IMUX.IMUX16
SCANOUToutputTCELL17:OUT18.TMIN
SELFINEOCLKDELAYinputTCELL18:IMUX.IMUX0
SYSCLKinputTCELL17:IMUX.CLK0
TESTIN0inputTCELL17:IMUX.IMUX8
TESTIN1inputTCELL17:IMUX.IMUX24
TESTIN10inputTCELL17:IMUX.IMUX3
TESTIN11inputTCELL17:IMUX.IMUX27
TESTIN12inputTCELL17:IMUX.IMUX43
TESTIN13inputTCELL17:IMUX.IMUX4
TESTIN14inputTCELL18:IMUX.IMUX8
TESTIN15inputTCELL18:IMUX.IMUX24
TESTIN2inputTCELL17:IMUX.IMUX32
TESTIN3inputTCELL17:IMUX.IMUX1
TESTIN4inputTCELL17:IMUX.IMUX17
TESTIN5inputTCELL17:IMUX.IMUX33
TESTIN6inputTCELL17:IMUX.IMUX41
TESTIN7inputTCELL17:IMUX.IMUX2
TESTIN8inputTCELL17:IMUX.IMUX18
TESTIN9inputTCELL17:IMUX.IMUX34
TESTOUT0outputTCELL16:OUT18.TMIN
TESTOUT1outputTCELL16:OUT23.TMIN
TESTOUT2outputTCELL16:OUT10.TMIN
TESTOUT3outputTCELL16:OUT6.TMIN

Bel PHASER_OUT1

virtex7 CMT bel PHASER_OUT1
PinDirectionWires
BURSTPENDINGinputTCELL21:IMUX.IMUX23
COARSEENABLEinputTCELL21:IMUX.IMUX14
COARSEINCinputTCELL21:IMUX.IMUX45
COARSEOVERFLOWoutputTCELL21:OUT14.TMIN
COUNTERLOADENinputTCELL20:IMUX.IMUX39
COUNTERLOADVAL0inputTCELL20:IMUX.IMUX44
COUNTERLOADVAL1inputTCELL20:IMUX.IMUX21
COUNTERLOADVAL2inputTCELL20:IMUX.IMUX29
COUNTERLOADVAL3inputTCELL20:IMUX.IMUX45
COUNTERLOADVAL4inputTCELL20:IMUX.IMUX14
COUNTERLOADVAL5inputTCELL20:IMUX.IMUX30
COUNTERLOADVAL6inputTCELL20:IMUX.IMUX46
COUNTERLOADVAL7inputTCELL20:IMUX.IMUX15
COUNTERLOADVAL8inputTCELL21:IMUX.IMUX25
COUNTERREADENinputTCELL20:IMUX.IMUX23
COUNTERREADVAL0outputTCELL20:OUT6.TMIN
COUNTERREADVAL1outputTCELL20:OUT16.TMIN
COUNTERREADVAL2outputTCELL20:OUT15.TMIN
COUNTERREADVAL3outputTCELL20:OUT17.TMIN
COUNTERREADVAL4outputTCELL21:OUT2.TMIN
COUNTERREADVAL5outputTCELL21:OUT15.TMIN
COUNTERREADVAL6outputTCELL21:OUT3.TMIN
COUNTERREADVAL7outputTCELL21:OUT21.TMIN
COUNTERREADVAL8outputTCELL21:OUT10.TMIN
CTSBUS0outputTCELL20:OUT14.TMIN
CTSBUS1outputTCELL20:OUT23.TMIN
DIVIDERSTinputTCELL21:IMUX.IMUX0
DQSBUS0outputTCELL20:OUT0.TMIN
DQSBUS1outputTCELL20:OUT5.TMIN
DTSBUS0outputTCELL19:OUT14.TMIN
DTSBUS1outputTCELL19:OUT23.TMIN
EDGEADVinputTCELL21:IMUX.IMUX30
ENCALIB0inputTCELL21:IMUX.IMUX46
ENCALIB1inputTCELL21:IMUX.IMUX15
FINEENABLEinputTCELL21:IMUX.IMUX29
FINEINCinputTCELL21:IMUX.IMUX13
FINEOVERFLOWoutputTCELL22:OUT18.TMIN
OSERDESRSToutputTCELL21:OUT6.TMIN
RSTinputTCELL21:IMUX.IMUX47
SCANCLKinputTCELL21:IMUX.CLK1
SCANENBinputTCELL20:IMUX.IMUX28
SCANINinputTCELL21:IMUX.IMUX44
SCANMODEBinputTCELL21:IMUX.IMUX16
SCANOUToutputTCELL21:OUT16.TMIN
SELFINEOCLKDELAYinputTCELL20:IMUX.IMUX20
SYSCLKinputTCELL21:IMUX.CLK0
TESTIN0inputTCELL21:IMUX.IMUX8
TESTIN1inputTCELL21:IMUX.IMUX24
TESTIN10inputTCELL21:IMUX.IMUX3
TESTIN11inputTCELL21:IMUX.IMUX11
TESTIN12inputTCELL21:IMUX.IMUX27
TESTIN13inputTCELL21:IMUX.IMUX43
TESTIN14inputTCELL21:IMUX.IMUX4
TESTIN15inputTCELL21:IMUX.IMUX20
TESTIN2inputTCELL21:IMUX.IMUX32
TESTIN3inputTCELL21:IMUX.IMUX1
TESTIN4inputTCELL21:IMUX.IMUX9
TESTIN5inputTCELL21:IMUX.IMUX17
TESTIN6inputTCELL21:IMUX.IMUX41
TESTIN7inputTCELL21:IMUX.IMUX2
TESTIN8inputTCELL21:IMUX.IMUX18
TESTIN9inputTCELL21:IMUX.IMUX34
TESTOUT0outputTCELL20:OUT1.TMIN
TESTOUT1outputTCELL20:OUT9.TMIN
TESTOUT2outputTCELL21:OUT18.TMIN
TESTOUT3outputTCELL21:OUT23.TMIN

Bel PHASER_OUT2

virtex7 CMT bel PHASER_OUT2
PinDirectionWires
BURSTPENDINGinputTCELL27:IMUX.IMUX3
COARSEENABLEinputTCELL27:IMUX.IMUX41
COARSEINCinputTCELL27:IMUX.IMUX9
COARSEOVERFLOWoutputTCELL25:OUT15.TMIN
COUNTERLOADENinputTCELL26:IMUX.IMUX31
COUNTERLOADVAL0inputTCELL26:IMUX.IMUX20
COUNTERLOADVAL1inputTCELL26:IMUX.IMUX44
COUNTERLOADVAL2inputTCELL26:IMUX.IMUX13
COUNTERLOADVAL3inputTCELL26:IMUX.IMUX29
COUNTERLOADVAL4inputTCELL26:IMUX.IMUX45
COUNTERLOADVAL5inputTCELL26:IMUX.IMUX14
COUNTERLOADVAL6inputTCELL26:IMUX.IMUX30
COUNTERLOADVAL7inputTCELL26:IMUX.IMUX46
COUNTERLOADVAL8inputTCELL27:IMUX.IMUX17
COUNTERREADENinputTCELL26:IMUX.IMUX15
COUNTERREADVAL0outputTCELL25:OUT3.TMIN
COUNTERREADVAL1outputTCELL25:OUT21.TMIN
COUNTERREADVAL2outputTCELL25:OUT7.TMIN
COUNTERREADVAL3outputTCELL25:OUT17.TMIN
COUNTERREADVAL4outputTCELL26:OUT15.TMIN
COUNTERREADVAL5outputTCELL26:OUT3.TMIN
COUNTERREADVAL6outputTCELL26:OUT21.TMIN
COUNTERREADVAL7outputTCELL26:OUT7.TMIN
COUNTERREADVAL8outputTCELL27:OUT23.TMIN
CTSBUS0outputTCELL32:OUT14.TMIN
CTSBUS1outputTCELL32:OUT23.TMIN
DIVIDERSTinputTCELL27:IMUX.IMUX0
DQSBUS0outputTCELL32:OUT0.TMIN
DQSBUS1outputTCELL32:OUT5.TMIN
DTSBUS0outputTCELL31:OUT14.TMIN
DTSBUS1outputTCELL31:OUT23.TMIN
EDGEADVinputTCELL27:IMUX.IMUX2
ENCALIB0inputTCELL27:IMUX.IMUX18
ENCALIB1inputTCELL27:IMUX.IMUX34
FINEENABLEinputTCELL27:IMUX.IMUX1
FINEINCinputTCELL26:IMUX.IMUX47
FINEOVERFLOWoutputTCELL26:OUT2.TMIN
OSERDESRSToutputTCELL27:OUT10.TMIN
RSTinputTCELL27:IMUX.IMUX27
SCANCLKinputTCELL27:IMUX.CLK1
SCANENBinputTCELL26:IMUX.IMUX4
SCANINinputTCELL26:IMUX.IMUX43
SCANMODEBinputTCELL27:IMUX.IMUX16
SCANOUToutputTCELL25:OUT2.TMIN
SELFINEOCLKDELAYinputTCELL26:IMUX.IMUX0
SYSCLKinputTCELL27:IMUX.CLK0
TESTIN0inputTCELL26:IMUX.IMUX8
TESTIN1inputTCELL26:IMUX.IMUX24
TESTIN10inputTCELL26:IMUX.IMUX3
TESTIN11inputTCELL26:IMUX.IMUX11
TESTIN12inputTCELL26:IMUX.IMUX27
TESTIN13inputTCELL27:IMUX.IMUX8
TESTIN14inputTCELL27:IMUX.IMUX24
TESTIN15inputTCELL27:IMUX.IMUX32
TESTIN2inputTCELL26:IMUX.IMUX32
TESTIN3inputTCELL26:IMUX.IMUX1
TESTIN4inputTCELL26:IMUX.IMUX9
TESTIN5inputTCELL26:IMUX.IMUX17
TESTIN6inputTCELL26:IMUX.IMUX41
TESTIN7inputTCELL26:IMUX.IMUX2
TESTIN8inputTCELL26:IMUX.IMUX18
TESTIN9inputTCELL26:IMUX.IMUX34
TESTOUT0outputTCELL26:OUT6.TMIN
TESTOUT1outputTCELL26:OUT16.TMIN
TESTOUT2outputTCELL26:OUT14.TMIN
TESTOUT3outputTCELL27:OUT18.TMIN

Bel PHASER_OUT3

virtex7 CMT bel PHASER_OUT3
PinDirectionWires
BURSTPENDINGinputTCELL31:IMUX.IMUX2
COARSEENABLEinputTCELL31:IMUX.IMUX32
COARSEINCinputTCELL31:IMUX.IMUX16
COARSEOVERFLOWoutputTCELL30:OUT14.TMIN
COUNTERLOADENinputTCELL30:IMUX.IMUX27
COUNTERLOADVAL0inputTCELL30:IMUX.IMUX1
COUNTERLOADVAL1inputTCELL30:IMUX.IMUX9
COUNTERLOADVAL2inputTCELL30:IMUX.IMUX17
COUNTERLOADVAL3inputTCELL30:IMUX.IMUX41
COUNTERLOADVAL4inputTCELL30:IMUX.IMUX2
COUNTERLOADVAL5inputTCELL30:IMUX.IMUX18
COUNTERLOADVAL6inputTCELL30:IMUX.IMUX34
COUNTERLOADVAL7inputTCELL30:IMUX.IMUX3
COUNTERLOADVAL8inputTCELL29:IMUX.IMUX37
COUNTERREADENinputTCELL30:IMUX.IMUX11
COUNTERREADVAL0outputTCELL29:OUT3.TMIN
COUNTERREADVAL1outputTCELL29:OUT21.TMIN
COUNTERREADVAL2outputTCELL29:OUT7.TMIN
COUNTERREADVAL3outputTCELL29:OUT17.TMIN
COUNTERREADVAL4outputTCELL30:OUT2.TMIN
COUNTERREADVAL5outputTCELL30:OUT15.TMIN
COUNTERREADVAL6outputTCELL30:OUT3.TMIN
COUNTERREADVAL7outputTCELL30:OUT21.TMIN
COUNTERREADVAL8outputTCELL30:OUT6.TMIN
CTSBUS0outputTCELL44:OUT14.TMIN
CTSBUS1outputTCELL44:OUT23.TMIN
DIVIDERSTinputTCELL29:IMUX.IMUX19
DQSBUS0outputTCELL44:OUT0.TMIN
DQSBUS1outputTCELL44:OUT5.TMIN
DTSBUS0outputTCELL43:OUT14.TMIN
DTSBUS1outputTCELL43:OUT23.TMIN
EDGEADVinputTCELL31:IMUX.IMUX9
ENCALIB0inputTCELL31:IMUX.IMUX17
ENCALIB1inputTCELL31:IMUX.IMUX41
FINEENABLEinputTCELL31:IMUX.IMUX8
FINEINCinputTCELL30:IMUX.IMUX43
FINEOVERFLOWoutputTCELL31:OUT18.TMIN
OSERDESRSToutputTCELL30:OUT16.TMIN
RSTinputTCELL31:IMUX.IMUX34
SCANCLKinputTCELL30:IMUX.CLK1
SCANENBinputTCELL29:IMUX.IMUX47
SCANINinputTCELL29:IMUX.IMUX31
SCANMODEBinputTCELL29:IMUX.IMUX35
SCANOUToutputTCELL31:OUT4.TMIN
SELFINEOCLKDELAYinputTCELL30:IMUX.IMUX0
SYSCLKinputTCELL30:IMUX.CLK0
TESTIN0inputTCELL29:IMUX.IMUX27
TESTIN1inputTCELL29:IMUX.IMUX43
TESTIN10inputTCELL29:IMUX.IMUX46
TESTIN11inputTCELL29:IMUX.IMUX15
TESTIN12inputTCELL29:IMUX.IMUX23
TESTIN13inputTCELL30:IMUX.IMUX8
TESTIN14inputTCELL30:IMUX.IMUX24
TESTIN15inputTCELL30:IMUX.IMUX32
TESTIN2inputTCELL29:IMUX.IMUX4
TESTIN3inputTCELL29:IMUX.IMUX20
TESTIN4inputTCELL29:IMUX.IMUX44
TESTIN5inputTCELL29:IMUX.IMUX13
TESTIN6inputTCELL29:IMUX.IMUX29
TESTIN7inputTCELL29:IMUX.IMUX45
TESTIN8inputTCELL29:IMUX.IMUX14
TESTIN9inputTCELL29:IMUX.IMUX30
TESTOUT0outputTCELL29:OUT14.TMIN
TESTOUT1outputTCELL29:OUT2.TMIN
TESTOUT2outputTCELL29:OUT15.TMIN
TESTOUT3outputTCELL30:OUT10.TMIN

Bel PHASER_REF

virtex7 CMT bel PHASER_REF
PinDirectionWires
LOCKEDoutputTCELL25:OUT14.TMIN
PWRDWNinputTCELL25:IMUX.IMUX45
RSTinputTCELL25:IMUX.IMUX15
TESTIN0inputTCELL25:IMUX.IMUX8
TESTIN1inputTCELL25:IMUX.IMUX32
TESTIN2inputTCELL25:IMUX.IMUX1
TESTIN3inputTCELL25:IMUX.IMUX41
TESTIN4inputTCELL25:IMUX.IMUX18
TESTIN5inputTCELL25:IMUX.IMUX3
TESTIN6inputTCELL25:IMUX.IMUX4
TESTIN7inputTCELL25:IMUX.IMUX13
TESTOUT0outputTCELL26:OUT18.TMIN
TESTOUT1outputTCELL26:OUT23.TMIN
TESTOUT2outputTCELL26:OUT10.TMIN
TESTOUT3outputTCELL25:OUT18.TMIN
TESTOUT4outputTCELL25:OUT23.TMIN
TESTOUT5outputTCELL25:OUT10.TMIN
TESTOUT6outputTCELL25:OUT6.TMIN
TESTOUT7outputTCELL25:OUT16.TMIN

Bel PHY_CONTROL

virtex7 CMT bel PHY_CONTROL
PinDirectionWires
AUXOUTPUT0outputTCELL34:OUT3.TMIN
AUXOUTPUT1outputTCELL34:OUT21.TMIN
AUXOUTPUT2outputTCELL35:OUT17.TMIN
AUXOUTPUT3outputTCELL36:OUT17.TMIN
PHYCLKinputTCELL35:IMUX.CLK0
PHYCTLALMOSTFULLoutputTCELL34:OUT7.TMIN
PHYCTLFULLoutputTCELL34:OUT17.TMIN
PHYCTLREADYoutputTCELL33:OUT17.TMIN
PHYCTLWD0inputTCELL34:IMUX.IMUX4
PHYCTLWD1inputTCELL34:IMUX.IMUX20
PHYCTLWD10inputTCELL34:IMUX.IMUX47
PHYCTLWD11inputTCELL35:IMUX.IMUX20
PHYCTLWD12inputTCELL35:IMUX.IMUX44
PHYCTLWD13inputTCELL35:IMUX.IMUX13
PHYCTLWD14inputTCELL35:IMUX.IMUX45
PHYCTLWD15inputTCELL35:IMUX.IMUX14
PHYCTLWD16inputTCELL35:IMUX.IMUX30
PHYCTLWD17inputTCELL35:IMUX.IMUX46
PHYCTLWD18inputTCELL35:IMUX.IMUX15
PHYCTLWD19inputTCELL35:IMUX.IMUX31
PHYCTLWD2inputTCELL34:IMUX.IMUX44
PHYCTLWD20inputTCELL35:IMUX.IMUX47
PHYCTLWD21inputTCELL36:IMUX.IMUX43
PHYCTLWD22inputTCELL36:IMUX.IMUX4
PHYCTLWD23inputTCELL36:IMUX.IMUX20
PHYCTLWD24inputTCELL36:IMUX.IMUX44
PHYCTLWD25inputTCELL36:IMUX.IMUX13
PHYCTLWD26inputTCELL36:IMUX.IMUX45
PHYCTLWD27inputTCELL36:IMUX.IMUX14
PHYCTLWD28inputTCELL36:IMUX.IMUX30
PHYCTLWD29inputTCELL36:IMUX.IMUX46
PHYCTLWD3inputTCELL34:IMUX.IMUX13
PHYCTLWD30inputTCELL36:IMUX.IMUX15
PHYCTLWD31inputTCELL36:IMUX.IMUX31
PHYCTLWD4inputTCELL34:IMUX.IMUX45
PHYCTLWD5inputTCELL34:IMUX.IMUX14
PHYCTLWD6inputTCELL34:IMUX.IMUX30
PHYCTLWD7inputTCELL34:IMUX.IMUX46
PHYCTLWD8inputTCELL34:IMUX.IMUX15
PHYCTLWD9inputTCELL34:IMUX.IMUX31
PHYCTLWRENABLEinputTCELL36:IMUX.IMUX47
PLLLOCKinputTCELL34:IMUX.IMUX43
READCALIBENABLEinputTCELL35:IMUX.IMUX29
REFDLLLOCKinputTCELL35:IMUX.IMUX4
RESETinputTCELL36:IMUX.IMUX11
SCANENABLENinputTCELL35:IMUX.IMUX9
TESTINPUT0inputTCELL34:IMUX.IMUX8
TESTINPUT1inputTCELL34:IMUX.IMUX24
TESTINPUT10inputTCELL34:IMUX.IMUX11
TESTINPUT11inputTCELL34:IMUX.IMUX27
TESTINPUT12inputTCELL35:IMUX.IMUX3
TESTINPUT13inputTCELL35:IMUX.IMUX11
TESTINPUT14inputTCELL35:IMUX.IMUX27
TESTINPUT15inputTCELL35:IMUX.IMUX43
TESTINPUT2inputTCELL34:IMUX.IMUX32
TESTINPUT3inputTCELL34:IMUX.IMUX1
TESTINPUT4inputTCELL34:IMUX.IMUX9
TESTINPUT5inputTCELL34:IMUX.IMUX41
TESTINPUT6inputTCELL34:IMUX.IMUX2
TESTINPUT7inputTCELL34:IMUX.IMUX18
TESTINPUT8inputTCELL34:IMUX.IMUX34
TESTINPUT9inputTCELL34:IMUX.IMUX3
TESTOUTPUT0outputTCELL34:OUT18.TMIN
TESTOUTPUT1outputTCELL34:OUT23.TMIN
TESTOUTPUT10outputTCELL35:OUT14.TMIN
TESTOUTPUT11outputTCELL35:OUT2.TMIN
TESTOUTPUT12outputTCELL35:OUT15.TMIN
TESTOUTPUT13outputTCELL35:OUT3.TMIN
TESTOUTPUT14outputTCELL35:OUT21.TMIN
TESTOUTPUT15outputTCELL35:OUT7.TMIN
TESTOUTPUT2outputTCELL34:OUT10.TMIN
TESTOUTPUT3outputTCELL34:OUT6.TMIN
TESTOUTPUT4outputTCELL34:OUT16.TMIN
TESTOUTPUT5outputTCELL34:OUT14.TMIN
TESTOUTPUT6outputTCELL34:OUT2.TMIN
TESTOUTPUT7outputTCELL34:OUT15.TMIN
TESTOUTPUT8outputTCELL35:OUT6.TMIN
TESTOUTPUT9outputTCELL35:OUT16.TMIN
TESTSELECT0inputTCELL35:IMUX.IMUX41
TESTSELECT1inputTCELL35:IMUX.IMUX2
TESTSELECT2inputTCELL35:IMUX.IMUX18
WRITECALIBENABLEinputTCELL35:IMUX.IMUX22

Bel BUFMRCE0

virtex7 CMT bel BUFMRCE0
PinDirectionWires
CEinputTCELL25:IMUX.IMUX0

Bel BUFMRCE1

virtex7 CMT bel BUFMRCE1
PinDirectionWires
CEinputTCELL25:IMUX.IMUX16

Bel HCLK_CMT

virtex7 CMT bel HCLK_CMT
PinDirectionWires
CKINT0inputTCELL24:IMUX.CLK0
CKINT1inputTCELL24:IMUX.CLK1
CKINT2inputTCELL25:IMUX.CLK0
CKINT3inputTCELL25:IMUX.CLK1

Bel wires

virtex7 CMT bel wires
WirePins
TCELL0:IMUX.CLK0MMCM0.DCLK
TCELL0:IMUX.IMUX0MMCM0.DI0
TCELL0:IMUX.IMUX1MMCM0.DI2
TCELL0:IMUX.IMUX2MMCM0.DI4
TCELL0:IMUX.IMUX3MMCM0.DI6
TCELL0:IMUX.IMUX4MMCM0.DI8
TCELL0:IMUX.IMUX5MMCM0.DI10
TCELL0:IMUX.IMUX6MMCM0.DI12
TCELL0:IMUX.IMUX7MMCM0.DI14
TCELL0:IMUX.IMUX32MMCM0.DI1
TCELL0:IMUX.IMUX33MMCM0.DI3
TCELL0:IMUX.IMUX34MMCM0.DI5
TCELL0:IMUX.IMUX35MMCM0.DI7
TCELL0:IMUX.IMUX36MMCM0.DI9
TCELL0:IMUX.IMUX37MMCM0.DI11
TCELL0:IMUX.IMUX38MMCM0.DI13
TCELL0:IMUX.IMUX39MMCM0.DI15
TCELL0:OUT0.TMINMMCM0.DO2
TCELL0:OUT2.TMINMMCM0.DO10
TCELL0:OUT5.TMINMMCM0.DO6
TCELL0:OUT7.TMINMMCM0.DO14
TCELL0:OUT8.TMINMMCM0.DO0
TCELL0:OUT10.TMINMMCM0.DO8
TCELL0:OUT13.TMINMMCM0.DO4
TCELL0:OUT15.TMINMMCM0.DO12
TCELL0:OUT16.TMINMMCM0.DO9
TCELL0:OUT17.TMINMMCM0.DO15
TCELL0:OUT18.TMINMMCM0.DO1
TCELL0:OUT19.TMINMMCM0.DO7
TCELL0:OUT20.TMINMMCM0.DO11
TCELL0:OUT21.TMINMMCM0.DO13
TCELL0:OUT22.TMINMMCM0.DO3
TCELL0:OUT23.TMINMMCM0.DO5
TCELL1:IMUX.CLK0MMCM0.PSCLK
TCELL1:IMUX.IMUX0MMCM0.DADDR0
TCELL1:IMUX.IMUX1MMCM0.DADDR1
TCELL1:IMUX.IMUX2MMCM0.DADDR2
TCELL1:IMUX.IMUX3MMCM0.DADDR4
TCELL1:IMUX.IMUX15MMCM0.DEN
TCELL1:IMUX.IMUX22MMCM0.DWE
TCELL1:IMUX.IMUX34MMCM0.DADDR3
TCELL1:IMUX.IMUX35MMCM0.DADDR5
TCELL1:IMUX.IMUX44MMCM0.DADDR6
TCELL1:IMUX.IMUX47MMCM0.PWRDWN
TCELL1:OUT16.TMINMMCM0.DRDY
TCELL1:OUT18.TMINMMCM0.LOCKED
TCELL1:OUT21.TMINMMCM0.PSDONE
TCELL2:IMUX.IMUX0MMCM0.CLKINSEL
TCELL2:IMUX.IMUX1MMCM0.PSEN
TCELL2:IMUX.IMUX2MMCM0.PSINCDEC
TCELL2:IMUX.IMUX34MMCM0.RST
TCELL2:OUT16.TMINMMCM0.CLKFBSTOPPED
TCELL2:OUT18.TMINMMCM0.CLKINSTOPPED
TCELL3:IMUX.IMUX3MMCM0.TESTIN2
TCELL3:IMUX.IMUX15MMCM0.TESTIN7
TCELL3:IMUX.IMUX16MMCM0.TESTIN0
TCELL3:IMUX.IMUX30MMCM0.TESTIN6
TCELL3:IMUX.IMUX41MMCM0.TESTIN1
TCELL3:IMUX.IMUX43MMCM0.TESTIN3
TCELL3:IMUX.IMUX44MMCM0.TESTIN4
TCELL3:IMUX.IMUX45MMCM0.TESTIN5
TCELL3:OUT2.TMINMMCM0.TESTOUT3
TCELL3:OUT7.TMINMMCM0.TESTOUT6
TCELL3:OUT10.TMINMMCM0.TESTOUT2
TCELL3:OUT15.TMINMMCM0.TESTOUT4
TCELL3:OUT17.TMINMMCM0.TESTOUT7
TCELL3:OUT18.TMINMMCM0.TESTOUT0
TCELL3:OUT21.TMINMMCM0.TESTOUT5
TCELL3:OUT23.TMINMMCM0.TESTOUT1
TCELL4:IMUX.IMUX3MMCM0.TESTIN10
TCELL4:IMUX.IMUX15MMCM0.TESTIN15
TCELL4:IMUX.IMUX16MMCM0.TESTIN8
TCELL4:IMUX.IMUX30MMCM0.TESTIN14
TCELL4:IMUX.IMUX41MMCM0.TESTIN9
TCELL4:IMUX.IMUX43MMCM0.TESTIN11
TCELL4:IMUX.IMUX44MMCM0.TESTIN12
TCELL4:IMUX.IMUX45MMCM0.TESTIN13
TCELL4:OUT2.TMINMMCM0.TESTOUT11
TCELL4:OUT7.TMINMMCM0.TESTOUT14
TCELL4:OUT10.TMINMMCM0.TESTOUT10
TCELL4:OUT15.TMINMMCM0.TESTOUT12
TCELL4:OUT17.TMINMMCM0.TESTOUT15
TCELL4:OUT18.TMINMMCM0.TESTOUT8
TCELL4:OUT21.TMINMMCM0.TESTOUT13
TCELL4:OUT23.TMINMMCM0.TESTOUT9
TCELL5:IMUX.IMUX3MMCM0.TESTIN18
TCELL5:IMUX.IMUX15MMCM0.TESTIN23
TCELL5:IMUX.IMUX16MMCM0.TESTIN16
TCELL5:IMUX.IMUX30MMCM0.TESTIN22
TCELL5:IMUX.IMUX41MMCM0.TESTIN17
TCELL5:IMUX.IMUX43MMCM0.TESTIN19
TCELL5:IMUX.IMUX44MMCM0.TESTIN20
TCELL5:IMUX.IMUX45MMCM0.TESTIN21
TCELL5:OUT2.TMINMMCM0.TESTOUT19
TCELL5:OUT7.TMINMMCM0.TESTOUT22
TCELL5:OUT10.TMINMMCM0.TESTOUT18
TCELL5:OUT15.TMINMMCM0.TESTOUT20
TCELL5:OUT17.TMINMMCM0.TESTOUT23
TCELL5:OUT18.TMINMMCM0.TESTOUT16
TCELL5:OUT21.TMINMMCM0.TESTOUT21
TCELL5:OUT23.TMINMMCM0.TESTOUT17
TCELL6:IMUX.IMUX3MMCM0.TESTIN26
TCELL6:IMUX.IMUX15MMCM0.TESTIN31
TCELL6:IMUX.IMUX16MMCM0.TESTIN24
TCELL6:IMUX.IMUX30MMCM0.TESTIN30
TCELL6:IMUX.IMUX41MMCM0.TESTIN25
TCELL6:IMUX.IMUX43MMCM0.TESTIN27
TCELL6:IMUX.IMUX44MMCM0.TESTIN28
TCELL6:IMUX.IMUX45MMCM0.TESTIN29
TCELL6:OUT2.TMINMMCM0.TESTOUT27
TCELL6:OUT7.TMINMMCM0.TESTOUT30
TCELL6:OUT10.TMINMMCM0.TESTOUT26
TCELL6:OUT15.TMINMMCM0.TESTOUT28
TCELL6:OUT17.TMINMMCM0.TESTOUT31
TCELL6:OUT18.TMINMMCM0.TESTOUT24
TCELL6:OUT21.TMINMMCM0.TESTOUT29
TCELL6:OUT23.TMINMMCM0.TESTOUT25
TCELL7:OUT1.TMINMMCM0.TESTOUT33
TCELL7:OUT6.TMINMMCM0.TESTOUT35
TCELL7:OUT9.TMINMMCM0.TESTOUT34
TCELL7:OUT14.TMINPHASER_OUT0.DTSBUS0
TCELL7:OUT15.TMINMMCM0.TESTOUT37
TCELL7:OUT16.TMINMMCM0.TESTOUT36
TCELL7:OUT17.TMINMMCM0.TESTOUT39
TCELL7:OUT18.TMINMMCM0.TESTOUT32
TCELL7:OUT21.TMINMMCM0.TESTOUT38
TCELL7:OUT23.TMINPHASER_OUT0.DTSBUS1
TCELL8:OUT0.TMINPHASER_OUT0.DQSBUS0
TCELL8:OUT1.TMINMMCM0.TESTOUT42
TCELL8:OUT4.TMINMMCM0.TESTOUT40
TCELL8:OUT5.TMINPHASER_OUT0.DQSBUS1
TCELL8:OUT6.TMINMMCM0.TESTOUT44
TCELL8:OUT9.TMINMMCM0.TESTOUT43
TCELL8:OUT14.TMINPHASER_OUT0.CTSBUS0
TCELL8:OUT15.TMINMMCM0.TESTOUT46
TCELL8:OUT16.TMINMMCM0.TESTOUT45
TCELL8:OUT17.TMINMMCM0.TESTOUT47
TCELL8:OUT18.TMINMMCM0.TESTOUT41
TCELL8:OUT23.TMINPHASER_OUT0.CTSBUS1
TCELL9:OUT2.TMINMMCM0.TESTOUT51
TCELL9:OUT7.TMINMMCM0.TESTOUT54
TCELL9:OUT10.TMINMMCM0.TESTOUT50
TCELL9:OUT15.TMINMMCM0.TESTOUT52
TCELL9:OUT17.TMINMMCM0.TESTOUT55
TCELL9:OUT18.TMINMMCM0.TESTOUT48
TCELL9:OUT21.TMINMMCM0.TESTOUT53
TCELL9:OUT23.TMINMMCM0.TESTOUT49
TCELL10:OUT2.TMINMMCM0.TESTOUT59
TCELL10:OUT7.TMINMMCM0.TESTOUT62
TCELL10:OUT10.TMINMMCM0.TESTOUT58
TCELL10:OUT15.TMINMMCM0.TESTOUT60
TCELL10:OUT17.TMINMMCM0.TESTOUT63
TCELL10:OUT18.TMINMMCM0.TESTOUT56
TCELL10:OUT21.TMINMMCM0.TESTOUT61
TCELL10:OUT23.TMINMMCM0.TESTOUT57
TCELL14:IMUX.CLK0MMCM0.CLKFBIN_CKINT
TCELL15:IMUX.CLK0MMCM0.CLKIN1_CKINT
TCELL15:IMUX.CLK1MMCM0.CLKIN2_CKINT
TCELL16:OUT2.TMINPHASER_OUT0.COARSEOVERFLOW
TCELL16:OUT3.TMINPHASER_OUT0.COUNTERREADVAL0
TCELL16:OUT6.TMINPHASER_OUT0.TESTOUT3
TCELL16:OUT7.TMINPHASER_OUT0.COUNTERREADVAL2
TCELL16:OUT10.TMINPHASER_OUT0.TESTOUT2
TCELL16:OUT14.TMINPHASER_OUT0.OSERDESRST
TCELL16:OUT16.TMINPHASER_OUT0.COUNTERREADVAL8
TCELL16:OUT17.TMINPHASER_OUT0.COUNTERREADVAL3
TCELL16:OUT18.TMINPHASER_OUT0.TESTOUT0
TCELL16:OUT21.TMINPHASER_OUT0.COUNTERREADVAL1
TCELL16:OUT23.TMINPHASER_OUT0.TESTOUT1
TCELL17:IMUX.CLK0PHASER_OUT0.SYSCLK
TCELL17:IMUX.CLK1PHASER_OUT0.SCANCLK
TCELL17:IMUX.IMUX0PHASER_OUT0.DIVIDERST
TCELL17:IMUX.IMUX1PHASER_OUT0.TESTIN3
TCELL17:IMUX.IMUX2PHASER_OUT0.TESTIN7
TCELL17:IMUX.IMUX3PHASER_OUT0.TESTIN10
TCELL17:IMUX.IMUX4PHASER_OUT0.TESTIN13
TCELL17:IMUX.IMUX8PHASER_OUT0.TESTIN0
TCELL17:IMUX.IMUX13PHASER_OUT0.COUNTERLOADVAL0
TCELL17:IMUX.IMUX14PHASER_OUT0.COUNTERLOADVAL3
TCELL17:IMUX.IMUX15PHASER_OUT0.COUNTERLOADVAL6
TCELL17:IMUX.IMUX16PHASER_OUT0.SCANMODEB
TCELL17:IMUX.IMUX17PHASER_OUT0.TESTIN4
TCELL17:IMUX.IMUX18PHASER_OUT0.TESTIN8
TCELL17:IMUX.IMUX20PHASER_OUT0.SCANIN
TCELL17:IMUX.IMUX23PHASER_OUT0.COUNTERLOADVAL7
TCELL17:IMUX.IMUX24PHASER_OUT0.TESTIN1
TCELL17:IMUX.IMUX25PHASER_OUT0.COUNTERLOADVAL8
TCELL17:IMUX.IMUX27PHASER_OUT0.TESTIN11
TCELL17:IMUX.IMUX29PHASER_OUT0.COUNTERLOADVAL1
TCELL17:IMUX.IMUX30PHASER_OUT0.COUNTERLOADVAL4
TCELL17:IMUX.IMUX31PHASER_OUT0.COUNTERREADEN
TCELL17:IMUX.IMUX32PHASER_OUT0.TESTIN2
TCELL17:IMUX.IMUX33PHASER_OUT0.TESTIN5
TCELL17:IMUX.IMUX34PHASER_OUT0.TESTIN9
TCELL17:IMUX.IMUX41PHASER_OUT0.TESTIN6
TCELL17:IMUX.IMUX43PHASER_OUT0.TESTIN12
TCELL17:IMUX.IMUX44PHASER_OUT0.SCANENB
TCELL17:IMUX.IMUX45PHASER_OUT0.COUNTERLOADVAL2
TCELL17:IMUX.IMUX46PHASER_OUT0.COUNTERLOADVAL5
TCELL17:IMUX.IMUX47PHASER_OUT0.COUNTERLOADEN
TCELL17:OUT2.TMINPHASER_IN0.TESTOUT0
TCELL17:OUT3.TMINPHASER_IN0.TESTOUT1
TCELL17:OUT6.TMINPHASER_OUT0.COUNTERREADVAL5
TCELL17:OUT7.TMINPHASER_IN0.TESTOUT3
TCELL17:OUT10.TMINPHASER_OUT0.COUNTERREADVAL4
TCELL17:OUT14.TMINPHASER_OUT0.COUNTERREADVAL7
TCELL17:OUT16.TMINPHASER_OUT0.COUNTERREADVAL6
TCELL17:OUT17.TMINPHASER_IN0.SCANOUT
TCELL17:OUT18.TMINPHASER_OUT0.SCANOUT
TCELL17:OUT21.TMINPHASER_IN0.TESTOUT2
TCELL17:OUT23.TMINPHASER_OUT0.FINEOVERFLOW
TCELL18:IMUX.CLK0PHASER_IN0.SYSCLK
TCELL18:IMUX.CLK1PHASER_IN0.SCANCLK
TCELL18:IMUX.IMUX0PHASER_OUT0.SELFINEOCLKDELAY
TCELL18:IMUX.IMUX1PHASER_OUT0.FINEENABLE
TCELL18:IMUX.IMUX2PHASER_OUT0.EDGEADV
TCELL18:IMUX.IMUX3PHASER_OUT0.BURSTPENDING
TCELL18:IMUX.IMUX4PHASER_IN0.TESTIN1
TCELL18:IMUX.IMUX8PHASER_OUT0.TESTIN14
TCELL18:IMUX.IMUX9PHASER_OUT0.COARSEINC
TCELL18:IMUX.IMUX13PHASER_IN0.TESTIN4
TCELL18:IMUX.IMUX14PHASER_IN0.TESTIN7
TCELL18:IMUX.IMUX15PHASER_IN0.STG1READ
TCELL18:IMUX.IMUX18PHASER_OUT0.ENCALIB0
TCELL18:IMUX.IMUX19PHASER_IN0.DIVIDERST
TCELL18:IMUX.IMUX20PHASER_IN0.TESTIN2
TCELL18:IMUX.IMUX23PHASER_IN0.STG1LOAD
TCELL18:IMUX.IMUX24PHASER_OUT0.TESTIN15
TCELL18:IMUX.IMUX27PHASER_OUT0.RST
TCELL18:IMUX.IMUX29PHASER_IN0.TESTIN5
TCELL18:IMUX.IMUX30PHASER_IN0.SCANIN
TCELL18:IMUX.IMUX31PHASER_IN0.ENSTG1
TCELL18:IMUX.IMUX32PHASER_OUT0.FINEINC
TCELL18:IMUX.IMUX34PHASER_OUT0.ENCALIB1
TCELL18:IMUX.IMUX41PHASER_OUT0.COARSEENABLE
TCELL18:IMUX.IMUX43PHASER_IN0.TESTIN0
TCELL18:IMUX.IMUX44PHASER_IN0.TESTIN3
TCELL18:IMUX.IMUX45PHASER_IN0.TESTIN6
TCELL18:IMUX.IMUX46PHASER_IN0.SCANENB
TCELL18:IMUX.IMUX47PHASER_IN0.STG1INCDEC
TCELL18:OUT2.TMINPHASER_IN0.STG1REGR4
TCELL18:OUT3.TMINPHASER_IN0.COUNTERREADVAL1
TCELL18:OUT6.TMINPHASER_IN0.STG1REGR1
TCELL18:OUT7.TMINPHASER_IN0.COUNTERREADVAL3
TCELL18:OUT10.TMINPHASER_IN0.STG1REGR0
TCELL18:OUT14.TMINPHASER_IN0.STG1REGR3
TCELL18:OUT15.TMINPHASER_IN0.COUNTERREADVAL0
TCELL18:OUT16.TMINPHASER_IN0.STG1REGR2
TCELL18:OUT17.TMINPHASER_IN0.PHASELOCKED
TCELL18:OUT18.TMINPHASER_IN0.ISERDESRST
TCELL18:OUT21.TMINPHASER_IN0.COUNTERREADVAL2
TCELL18:OUT23.TMINPHASER_IN0.DQSFOUND
TCELL19:IMUX.IMUX0PHASER_IN0.STG1REGL0
TCELL19:IMUX.IMUX8PHASER_IN0.RSTDQSFIND
TCELL19:IMUX.IMUX9PHASER_IN0.STG1REGL3
TCELL19:IMUX.IMUX10PHASER_IN0.STG1REGL6
TCELL19:IMUX.IMUX11PHASER_IN0.COUNTERLOADVAL0
TCELL19:IMUX.IMUX12PHASER_IN0.COUNTERLOADVAL4
TCELL19:IMUX.IMUX14PHASER_IN0.FINEINC
TCELL19:IMUX.IMUX15PHASER_IN0.SCANMODEB
TCELL19:IMUX.IMUX16PHASER_IN0.STG1REGL1
TCELL19:IMUX.IMUX18PHASER_IN0.STG1REGL7
TCELL19:IMUX.IMUX19PHASER_IN0.COUNTERLOADVAL1
TCELL19:IMUX.IMUX27PHASER_IN0.COUNTERLOADVAL2
TCELL19:IMUX.IMUX28PHASER_IN0.COUNTERLOADVAL5
TCELL19:IMUX.IMUX29PHASER_IN0.COUNTERREADEN
TCELL19:IMUX.IMUX30PHASER_IN0.FINEENABLE
TCELL19:IMUX.IMUX32PHASER_IN0.STG1REGL2
TCELL19:IMUX.IMUX33PHASER_IN0.STG1REGL4
TCELL19:IMUX.IMUX34PHASER_IN0.STG1REGL8
TCELL19:IMUX.IMUX39PHASER_IN0.ENSTG1ADJUSTB
TCELL19:IMUX.IMUX41PHASER_IN0.STG1REGL5
TCELL19:IMUX.IMUX43PHASER_IN0.COUNTERLOADVAL3
TCELL19:IMUX.IMUX45PHASER_IN0.COUNTERLOADEN
TCELL19:OUT0.TMINPHASER_IN0.STG1REGR7
TCELL19:OUT1.TMINPHASER_IN0.FINEOVERFLOW
TCELL19:OUT4.TMINPHASER_IN0.STG1REGR5
TCELL19:OUT6.TMINPHASER_IN0.COUNTERREADVAL4
TCELL19:OUT14.TMINPHASER_OUT1.DTSBUS0
TCELL19:OUT16.TMINPHASER_IN0.COUNTERREADVAL5
TCELL19:OUT17.TMINPHASER_IN0.STG1OVERFLOW
TCELL19:OUT18.TMINPHASER_IN0.STG1REGR6
TCELL19:OUT23.TMINPHASER_OUT1.DTSBUS1
TCELL20:IMUX.IMUX0PHASER_IN0.TESTIN8
TCELL20:IMUX.IMUX2PHASER_IN0.TESTIN13
TCELL20:IMUX.IMUX9PHASER_IN0.TESTIN11
TCELL20:IMUX.IMUX10PHASER_IN0.SELCALORSTG1
TCELL20:IMUX.IMUX11PHASER_IN0.ENCALIB0
TCELL20:IMUX.IMUX12PHASER_IN0.RST
TCELL20:IMUX.IMUX14PHASER_OUT1.COUNTERLOADVAL4
TCELL20:IMUX.IMUX15PHASER_OUT1.COUNTERLOADVAL7
TCELL20:IMUX.IMUX16PHASER_IN0.TESTIN9
TCELL20:IMUX.IMUX18PHASER_IN0.BURSTPENDING
TCELL20:IMUX.IMUX19PHASER_IN0.ENCALIB1
TCELL20:IMUX.IMUX20PHASER_OUT1.SELFINEOCLKDELAY
TCELL20:IMUX.IMUX21PHASER_OUT1.COUNTERLOADVAL1
TCELL20:IMUX.IMUX23PHASER_OUT1.COUNTERREADEN
TCELL20:IMUX.IMUX27PHASER_IN0.RANKSEL0
TCELL20:IMUX.IMUX28PHASER_OUT1.SCANENB
TCELL20:IMUX.IMUX29PHASER_OUT1.COUNTERLOADVAL2
TCELL20:IMUX.IMUX30PHASER_OUT1.COUNTERLOADVAL5
TCELL20:IMUX.IMUX32PHASER_IN0.TESTIN10
TCELL20:IMUX.IMUX34PHASER_IN0.EDGEADV
TCELL20:IMUX.IMUX39PHASER_OUT1.COUNTERLOADEN
TCELL20:IMUX.IMUX41PHASER_IN0.TESTIN12
TCELL20:IMUX.IMUX43PHASER_IN0.RANKSEL1
TCELL20:IMUX.IMUX44PHASER_OUT1.COUNTERLOADVAL0
TCELL20:IMUX.IMUX45PHASER_OUT1.COUNTERLOADVAL3
TCELL20:IMUX.IMUX46PHASER_OUT1.COUNTERLOADVAL6
TCELL20:OUT0.TMINPHASER_OUT1.DQSBUS0
TCELL20:OUT1.TMINPHASER_OUT1.TESTOUT0
TCELL20:OUT4.TMINPHASER_IN0.STG1REGR8
TCELL20:OUT5.TMINPHASER_OUT1.DQSBUS1
TCELL20:OUT6.TMINPHASER_OUT1.COUNTERREADVAL0
TCELL20:OUT9.TMINPHASER_OUT1.TESTOUT1
TCELL20:OUT14.TMINPHASER_OUT1.CTSBUS0
TCELL20:OUT15.TMINPHASER_OUT1.COUNTERREADVAL2
TCELL20:OUT16.TMINPHASER_OUT1.COUNTERREADVAL1
TCELL20:OUT17.TMINPHASER_OUT1.COUNTERREADVAL3
TCELL20:OUT18.TMINPHASER_IN0.DQSOUTOFRANGE
TCELL20:OUT23.TMINPHASER_OUT1.CTSBUS1
TCELL21:IMUX.CLK0PHASER_OUT1.SYSCLK
TCELL21:IMUX.CLK1PHASER_OUT1.SCANCLK
TCELL21:IMUX.IMUX0PHASER_OUT1.DIVIDERST
TCELL21:IMUX.IMUX1PHASER_OUT1.TESTIN3
TCELL21:IMUX.IMUX2PHASER_OUT1.TESTIN7
TCELL21:IMUX.IMUX3PHASER_OUT1.TESTIN10
TCELL21:IMUX.IMUX4PHASER_OUT1.TESTIN14
TCELL21:IMUX.IMUX8PHASER_OUT1.TESTIN0
TCELL21:IMUX.IMUX9PHASER_OUT1.TESTIN4
TCELL21:IMUX.IMUX11PHASER_OUT1.TESTIN11
TCELL21:IMUX.IMUX13PHASER_OUT1.FINEINC
TCELL21:IMUX.IMUX14PHASER_OUT1.COARSEENABLE
TCELL21:IMUX.IMUX15PHASER_OUT1.ENCALIB1
TCELL21:IMUX.IMUX16PHASER_OUT1.SCANMODEB
TCELL21:IMUX.IMUX17PHASER_OUT1.TESTIN5
TCELL21:IMUX.IMUX18PHASER_OUT1.TESTIN8
TCELL21:IMUX.IMUX20PHASER_OUT1.TESTIN15
TCELL21:IMUX.IMUX23PHASER_OUT1.BURSTPENDING
TCELL21:IMUX.IMUX24PHASER_OUT1.TESTIN1
TCELL21:IMUX.IMUX25PHASER_OUT1.COUNTERLOADVAL8
TCELL21:IMUX.IMUX27PHASER_OUT1.TESTIN12
TCELL21:IMUX.IMUX29PHASER_OUT1.FINEENABLE
TCELL21:IMUX.IMUX30PHASER_OUT1.EDGEADV
TCELL21:IMUX.IMUX32PHASER_OUT1.TESTIN2
TCELL21:IMUX.IMUX34PHASER_OUT1.TESTIN9
TCELL21:IMUX.IMUX41PHASER_OUT1.TESTIN6
TCELL21:IMUX.IMUX43PHASER_OUT1.TESTIN13
TCELL21:IMUX.IMUX44PHASER_OUT1.SCANIN
TCELL21:IMUX.IMUX45PHASER_OUT1.COARSEINC
TCELL21:IMUX.IMUX46PHASER_OUT1.ENCALIB0
TCELL21:IMUX.IMUX47PHASER_OUT1.RST
TCELL21:OUT2.TMINPHASER_OUT1.COUNTERREADVAL4
TCELL21:OUT3.TMINPHASER_OUT1.COUNTERREADVAL6
TCELL21:OUT6.TMINPHASER_OUT1.OSERDESRST
TCELL21:OUT7.TMINPHASER_IN1.TESTOUT0
TCELL21:OUT10.TMINPHASER_OUT1.COUNTERREADVAL8
TCELL21:OUT14.TMINPHASER_OUT1.COARSEOVERFLOW
TCELL21:OUT15.TMINPHASER_OUT1.COUNTERREADVAL5
TCELL21:OUT16.TMINPHASER_OUT1.SCANOUT
TCELL21:OUT17.TMINPHASER_IN1.TESTOUT1
TCELL21:OUT18.TMINPHASER_OUT1.TESTOUT2
TCELL21:OUT21.TMINPHASER_OUT1.COUNTERREADVAL7
TCELL21:OUT23.TMINPHASER_OUT1.TESTOUT3
TCELL22:IMUX.CLK0PHASER_IN1.SYSCLK
TCELL22:IMUX.CLK1PHASER_IN1.SCANCLK
TCELL22:IMUX.IMUX1PHASER_IN1.TESTIN3
TCELL22:IMUX.IMUX2PHASER_IN1.STG1REGL1
TCELL22:IMUX.IMUX3PHASER_IN1.STG1REGL4
TCELL22:IMUX.IMUX4PHASER_IN1.STG1REGL8
TCELL22:IMUX.IMUX8PHASER_IN1.TESTIN0
TCELL22:IMUX.IMUX9PHASER_IN1.SCANIN
TCELL22:IMUX.IMUX11PHASER_IN1.STG1REGL5
TCELL22:IMUX.IMUX13PHASER_IN1.COUNTERLOADVAL1
TCELL22:IMUX.IMUX14PHASER_IN1.COUNTERLOADVAL4
TCELL22:IMUX.IMUX17PHASER_IN1.SCANENB
TCELL22:IMUX.IMUX18PHASER_IN1.STG1REGL2
TCELL22:IMUX.IMUX20PHASER_IN1.STG1READ
TCELL22:IMUX.IMUX23PHASER_IN1.COUNTERREADEN
TCELL22:IMUX.IMUX24PHASER_IN1.TESTIN1
TCELL22:IMUX.IMUX27PHASER_IN1.STG1REGL6
TCELL22:IMUX.IMUX29PHASER_IN1.COUNTERLOADVAL2
TCELL22:IMUX.IMUX30PHASER_IN1.COUNTERLOADVAL5
TCELL22:IMUX.IMUX31PHASER_IN1.COUNTERLOADEN
TCELL22:IMUX.IMUX32PHASER_IN1.TESTIN2
TCELL22:IMUX.IMUX34PHASER_IN1.STG1REGL3
TCELL22:IMUX.IMUX41PHASER_IN1.STG1REGL0
TCELL22:IMUX.IMUX43PHASER_IN1.STG1REGL7
TCELL22:IMUX.IMUX44PHASER_IN1.COUNTERLOADVAL0
TCELL22:IMUX.IMUX45PHASER_IN1.COUNTERLOADVAL3
TCELL22:IMUX.IMUX47PHASER_IN1.FINEINC
TCELL22:OUT2.TMINPHASER_IN1.STG1REGR1
TCELL22:OUT3.TMINPHASER_IN1.FINEOVERFLOW
TCELL22:OUT6.TMINPHASER_IN1.ISERDESRST
TCELL22:OUT7.TMINPHASER_IN1.STG1OVERFLOW
TCELL22:OUT10.TMINPHASER_IN1.TESTOUT3
TCELL22:OUT14.TMINPHASER_IN1.STG1REGR0
TCELL22:OUT15.TMINPHASER_IN1.STG1REGR2
TCELL22:OUT16.TMINPHASER_IN1.DQSFOUND
TCELL22:OUT17.TMINPHASER_IN1.PHASELOCKED
TCELL22:OUT18.TMINPHASER_OUT1.FINEOVERFLOW
TCELL22:OUT23.TMINPHASER_IN1.TESTOUT2
TCELL23:IMUX.IMUX0PHASER_IN1.RSTDQSFIND
TCELL23:IMUX.IMUX1PHASER_IN1.TESTIN7
TCELL23:IMUX.IMUX2PHASER_IN1.TESTIN10
TCELL23:IMUX.IMUX3PHASER_IN1.TESTIN13
TCELL23:IMUX.IMUX4PHASER_IN1.ENSTG1
TCELL23:IMUX.IMUX8PHASER_IN1.TESTIN4
TCELL23:IMUX.IMUX9PHASER_IN1.TESTIN8
TCELL23:IMUX.IMUX11PHASER_IN1.SELCALORSTG1
TCELL23:IMUX.IMUX14PHASER_IN1.EDGEADV
TCELL23:IMUX.IMUX15PHASER_IN1.RANKSEL0
TCELL23:IMUX.IMUX18PHASER_IN1.TESTIN11
TCELL23:IMUX.IMUX19PHASER_IN1.DIVIDERST
TCELL23:IMUX.IMUX20PHASER_IN1.STG1INCDEC
TCELL23:IMUX.IMUX24PHASER_IN1.TESTIN5
TCELL23:IMUX.IMUX27PHASER_IN1.BURSTPENDING
TCELL23:IMUX.IMUX29PHASER_IN1.SCANMODEB
TCELL23:IMUX.IMUX30PHASER_IN1.ENCALIB0
TCELL23:IMUX.IMUX31PHASER_IN1.RANKSEL1
TCELL23:IMUX.IMUX32PHASER_IN1.TESTIN6
TCELL23:IMUX.IMUX34PHASER_IN1.TESTIN12
TCELL23:IMUX.IMUX41PHASER_IN1.TESTIN9
TCELL23:IMUX.IMUX43PHASER_IN1.STG1LOAD
TCELL23:IMUX.IMUX44PHASER_IN1.FINEENABLE
TCELL23:IMUX.IMUX45PHASER_IN1.ENSTG1ADJUSTB
TCELL23:IMUX.IMUX46PHASER_IN1.ENCALIB1
TCELL23:IMUX.IMUX47PHASER_IN1.RST
TCELL23:OUT2.TMINPHASER_IN1.COUNTERREADVAL0
TCELL23:OUT3.TMINPHASER_IN1.COUNTERREADVAL2
TCELL23:OUT6.TMINPHASER_IN1.STG1REGR5
TCELL23:OUT10.TMINPHASER_IN1.STG1REGR4
TCELL23:OUT14.TMINPHASER_IN1.DQSOUTOFRANGE
TCELL23:OUT15.TMINPHASER_IN1.COUNTERREADVAL1
TCELL23:OUT16.TMINPHASER_IN1.STG1REGR6
TCELL23:OUT18.TMINPHASER_IN1.SCANOUT
TCELL23:OUT21.TMINPHASER_IN1.COUNTERREADVAL3
TCELL23:OUT23.TMINPHASER_IN1.STG1REGR3
TCELL24:IMUX.CLK0HCLK_CMT.CKINT0
TCELL24:IMUX.CLK1HCLK_CMT.CKINT1
TCELL24:OUT6.TMINPHASER_IN1.COUNTERREADVAL5
TCELL24:OUT10.TMINPHASER_IN1.COUNTERREADVAL4
TCELL24:OUT18.TMINPHASER_IN1.STG1REGR7
TCELL24:OUT23.TMINPHASER_IN1.STG1REGR8
TCELL25:IMUX.CLK0HCLK_CMT.CKINT2
TCELL25:IMUX.CLK1HCLK_CMT.CKINT3
TCELL25:IMUX.IMUX0BUFMRCE0.CE
TCELL25:IMUX.IMUX1PHASER_REF.TESTIN2
TCELL25:IMUX.IMUX3PHASER_REF.TESTIN5
TCELL25:IMUX.IMUX4PHASER_REF.TESTIN6
TCELL25:IMUX.IMUX8PHASER_REF.TESTIN0
TCELL25:IMUX.IMUX13PHASER_REF.TESTIN7
TCELL25:IMUX.IMUX15PHASER_REF.RST
TCELL25:IMUX.IMUX16BUFMRCE1.CE
TCELL25:IMUX.IMUX18PHASER_REF.TESTIN4
TCELL25:IMUX.IMUX32PHASER_REF.TESTIN1
TCELL25:IMUX.IMUX41PHASER_REF.TESTIN3
TCELL25:IMUX.IMUX45PHASER_REF.PWRDWN
TCELL25:OUT2.TMINPHASER_OUT2.SCANOUT
TCELL25:OUT3.TMINPHASER_OUT2.COUNTERREADVAL0
TCELL25:OUT6.TMINPHASER_REF.TESTOUT6
TCELL25:OUT7.TMINPHASER_OUT2.COUNTERREADVAL2
TCELL25:OUT10.TMINPHASER_REF.TESTOUT5
TCELL25:OUT14.TMINPHASER_REF.LOCKED
TCELL25:OUT15.TMINPHASER_OUT2.COARSEOVERFLOW
TCELL25:OUT16.TMINPHASER_REF.TESTOUT7
TCELL25:OUT17.TMINPHASER_OUT2.COUNTERREADVAL3
TCELL25:OUT18.TMINPHASER_REF.TESTOUT3
TCELL25:OUT21.TMINPHASER_OUT2.COUNTERREADVAL1
TCELL25:OUT23.TMINPHASER_REF.TESTOUT4
TCELL26:IMUX.IMUX0PHASER_OUT2.SELFINEOCLKDELAY
TCELL26:IMUX.IMUX1PHASER_OUT2.TESTIN3
TCELL26:IMUX.IMUX2PHASER_OUT2.TESTIN7
TCELL26:IMUX.IMUX3PHASER_OUT2.TESTIN10
TCELL26:IMUX.IMUX4PHASER_OUT2.SCANENB
TCELL26:IMUX.IMUX8PHASER_OUT2.TESTIN0
TCELL26:IMUX.IMUX9PHASER_OUT2.TESTIN4
TCELL26:IMUX.IMUX11PHASER_OUT2.TESTIN11
TCELL26:IMUX.IMUX13PHASER_OUT2.COUNTERLOADVAL2
TCELL26:IMUX.IMUX14PHASER_OUT2.COUNTERLOADVAL5
TCELL26:IMUX.IMUX15PHASER_OUT2.COUNTERREADEN
TCELL26:IMUX.IMUX17PHASER_OUT2.TESTIN5
TCELL26:IMUX.IMUX18PHASER_OUT2.TESTIN8
TCELL26:IMUX.IMUX20PHASER_OUT2.COUNTERLOADVAL0
TCELL26:IMUX.IMUX24PHASER_OUT2.TESTIN1
TCELL26:IMUX.IMUX27PHASER_OUT2.TESTIN12
TCELL26:IMUX.IMUX29PHASER_OUT2.COUNTERLOADVAL3
TCELL26:IMUX.IMUX30PHASER_OUT2.COUNTERLOADVAL6
TCELL26:IMUX.IMUX31PHASER_OUT2.COUNTERLOADEN
TCELL26:IMUX.IMUX32PHASER_OUT2.TESTIN2
TCELL26:IMUX.IMUX34PHASER_OUT2.TESTIN9
TCELL26:IMUX.IMUX41PHASER_OUT2.TESTIN6
TCELL26:IMUX.IMUX43PHASER_OUT2.SCANIN
TCELL26:IMUX.IMUX44PHASER_OUT2.COUNTERLOADVAL1
TCELL26:IMUX.IMUX45PHASER_OUT2.COUNTERLOADVAL4
TCELL26:IMUX.IMUX46PHASER_OUT2.COUNTERLOADVAL7
TCELL26:IMUX.IMUX47PHASER_OUT2.FINEINC
TCELL26:OUT2.TMINPHASER_OUT2.FINEOVERFLOW
TCELL26:OUT3.TMINPHASER_OUT2.COUNTERREADVAL5
TCELL26:OUT6.TMINPHASER_OUT2.TESTOUT0
TCELL26:OUT7.TMINPHASER_OUT2.COUNTERREADVAL7
TCELL26:OUT10.TMINPHASER_REF.TESTOUT2
TCELL26:OUT14.TMINPHASER_OUT2.TESTOUT2
TCELL26:OUT15.TMINPHASER_OUT2.COUNTERREADVAL4
TCELL26:OUT16.TMINPHASER_OUT2.TESTOUT1
TCELL26:OUT18.TMINPHASER_REF.TESTOUT0
TCELL26:OUT21.TMINPHASER_OUT2.COUNTERREADVAL6
TCELL26:OUT23.TMINPHASER_REF.TESTOUT1
TCELL27:IMUX.CLK0PHASER_OUT2.SYSCLK
TCELL27:IMUX.CLK1PHASER_OUT2.SCANCLK
TCELL27:IMUX.IMUX0PHASER_OUT2.DIVIDERST
TCELL27:IMUX.IMUX1PHASER_OUT2.FINEENABLE
TCELL27:IMUX.IMUX2PHASER_OUT2.EDGEADV
TCELL27:IMUX.IMUX3PHASER_OUT2.BURSTPENDING
TCELL27:IMUX.IMUX4PHASER_IN2.TESTIN1
TCELL27:IMUX.IMUX8PHASER_OUT2.TESTIN13
TCELL27:IMUX.IMUX9PHASER_OUT2.COARSEINC
TCELL27:IMUX.IMUX13PHASER_IN2.TESTIN4
TCELL27:IMUX.IMUX14PHASER_IN2.TESTIN7
TCELL27:IMUX.IMUX15PHASER_IN2.TESTIN10
TCELL27:IMUX.IMUX16PHASER_OUT2.SCANMODEB
TCELL27:IMUX.IMUX17PHASER_OUT2.COUNTERLOADVAL8
TCELL27:IMUX.IMUX18PHASER_OUT2.ENCALIB0
TCELL27:IMUX.IMUX19PHASER_IN2.DIVIDERST
TCELL27:IMUX.IMUX20PHASER_IN2.TESTIN2
TCELL27:IMUX.IMUX24PHASER_OUT2.TESTIN14
TCELL27:IMUX.IMUX27PHASER_OUT2.RST
TCELL27:IMUX.IMUX29PHASER_IN2.TESTIN5
TCELL27:IMUX.IMUX30PHASER_IN2.TESTIN8
TCELL27:IMUX.IMUX31PHASER_IN2.SCANIN
TCELL27:IMUX.IMUX32PHASER_OUT2.TESTIN15
TCELL27:IMUX.IMUX34PHASER_OUT2.ENCALIB1
TCELL27:IMUX.IMUX41PHASER_OUT2.COARSEENABLE
TCELL27:IMUX.IMUX43PHASER_IN2.TESTIN0
TCELL27:IMUX.IMUX44PHASER_IN2.TESTIN3
TCELL27:IMUX.IMUX45PHASER_IN2.TESTIN6
TCELL27:IMUX.IMUX46PHASER_IN2.TESTIN9
TCELL27:IMUX.IMUX47PHASER_IN2.SCANENB
TCELL27:OUT2.TMINPHASER_IN2.FINEOVERFLOW
TCELL27:OUT3.TMINPHASER_IN2.COUNTERREADVAL1
TCELL27:OUT6.TMINPHASER_IN2.TESTOUT0
TCELL27:OUT7.TMINPHASER_IN2.COUNTERREADVAL3
TCELL27:OUT10.TMINPHASER_OUT2.OSERDESRST
TCELL27:OUT14.TMINPHASER_IN2.SCANOUT
TCELL27:OUT15.TMINPHASER_IN2.COUNTERREADVAL0
TCELL27:OUT16.TMINPHASER_IN2.TESTOUT1
TCELL27:OUT17.TMINPHASER_IN2.PHASELOCKED
TCELL27:OUT18.TMINPHASER_OUT2.TESTOUT3
TCELL27:OUT21.TMINPHASER_IN2.COUNTERREADVAL2
TCELL27:OUT23.TMINPHASER_OUT2.COUNTERREADVAL8
TCELL28:IMUX.IMUX0PHASER_IN2.RSTDQSFIND
TCELL28:IMUX.IMUX1PHASER_IN2.SELCALORSTG1
TCELL28:IMUX.IMUX2PHASER_IN2.STG1REGL2
TCELL28:IMUX.IMUX3PHASER_IN2.STG1REGL5
TCELL28:IMUX.IMUX4PHASER_IN2.STG1READ
TCELL28:IMUX.IMUX8PHASER_IN2.TESTIN11
TCELL28:IMUX.IMUX9PHASER_IN2.BURSTPENDING
TCELL28:IMUX.IMUX11PHASER_IN2.STG1REGL6
TCELL28:IMUX.IMUX13PHASER_IN2.COUNTERLOADVAL1
TCELL28:IMUX.IMUX14PHASER_IN2.COUNTERLOADVAL4
TCELL28:IMUX.IMUX17PHASER_IN2.STG1REGL0
TCELL28:IMUX.IMUX18PHASER_IN2.STG1REGL3
TCELL28:IMUX.IMUX20PHASER_IN2.STG1LOAD
TCELL28:IMUX.IMUX23PHASER_IN2.COUNTERREADEN
TCELL28:IMUX.IMUX24PHASER_IN2.TESTIN12
TCELL28:IMUX.IMUX27PHASER_IN2.STG1REGL7
TCELL28:IMUX.IMUX29PHASER_IN2.COUNTERLOADVAL2
TCELL28:IMUX.IMUX30PHASER_IN2.COUNTERLOADVAL5
TCELL28:IMUX.IMUX31PHASER_IN2.COUNTERLOADEN
TCELL28:IMUX.IMUX32PHASER_IN2.TESTIN13
TCELL28:IMUX.IMUX34PHASER_IN2.STG1REGL4
TCELL28:IMUX.IMUX41PHASER_IN2.STG1REGL1
TCELL28:IMUX.IMUX43PHASER_IN2.STG1REGL8
TCELL28:IMUX.IMUX44PHASER_IN2.COUNTERLOADVAL0
TCELL28:IMUX.IMUX45PHASER_IN2.COUNTERLOADVAL3
TCELL28:IMUX.IMUX47PHASER_IN2.FINEINC
TCELL28:OUT2.TMINPHASER_IN2.STG1REGR2
TCELL28:OUT3.TMINPHASER_IN2.COUNTERREADVAL4
TCELL28:OUT6.TMINPHASER_IN2.DQSFOUND
TCELL28:OUT10.TMINPHASER_IN2.ISERDESRST
TCELL28:OUT14.TMINPHASER_IN2.STG1REGR1
TCELL28:OUT15.TMINPHASER_IN2.DQSOUTOFRANGE
TCELL28:OUT16.TMINPHASER_IN2.STG1REGR0
TCELL28:OUT18.TMINPHASER_IN2.TESTOUT2
TCELL28:OUT21.TMINPHASER_IN2.COUNTERREADVAL5
TCELL28:OUT23.TMINPHASER_IN2.TESTOUT3
TCELL29:IMUX.CLK0PHASER_IN2.SYSCLK
TCELL29:IMUX.CLK1PHASER_IN2.SCANCLK
TCELL29:IMUX.IMUX2PHASER_IN2.ENCALIB0
TCELL29:IMUX.IMUX3PHASER_IN2.RANKSEL1
TCELL29:IMUX.IMUX4PHASER_OUT3.TESTIN2
TCELL29:IMUX.IMUX8PHASER_IN2.ENSTG1
TCELL29:IMUX.IMUX9PHASER_IN2.SCANMODEB
TCELL29:IMUX.IMUX11PHASER_IN2.RST
TCELL29:IMUX.IMUX13PHASER_OUT3.TESTIN5
TCELL29:IMUX.IMUX14PHASER_OUT3.TESTIN8
TCELL29:IMUX.IMUX15PHASER_OUT3.TESTIN11
TCELL29:IMUX.IMUX17PHASER_IN2.ENSTG1ADJUSTB
TCELL29:IMUX.IMUX18PHASER_IN2.ENCALIB1
TCELL29:IMUX.IMUX19PHASER_OUT3.DIVIDERST
TCELL29:IMUX.IMUX20PHASER_OUT3.TESTIN3
TCELL29:IMUX.IMUX23PHASER_OUT3.TESTIN12
TCELL29:IMUX.IMUX24PHASER_IN2.STG1INCDEC
TCELL29:IMUX.IMUX27PHASER_OUT3.TESTIN0
TCELL29:IMUX.IMUX29PHASER_OUT3.TESTIN6
TCELL29:IMUX.IMUX30PHASER_OUT3.TESTIN9
TCELL29:IMUX.IMUX31PHASER_OUT3.SCANIN
TCELL29:IMUX.IMUX32PHASER_IN2.FINEENABLE
TCELL29:IMUX.IMUX34PHASER_IN2.RANKSEL0
TCELL29:IMUX.IMUX35PHASER_OUT3.SCANMODEB
TCELL29:IMUX.IMUX37PHASER_OUT3.COUNTERLOADVAL8
TCELL29:IMUX.IMUX41PHASER_IN2.EDGEADV
TCELL29:IMUX.IMUX43PHASER_OUT3.TESTIN1
TCELL29:IMUX.IMUX44PHASER_OUT3.TESTIN4
TCELL29:IMUX.IMUX45PHASER_OUT3.TESTIN7
TCELL29:IMUX.IMUX46PHASER_OUT3.TESTIN10
TCELL29:IMUX.IMUX47PHASER_OUT3.SCANENB
TCELL29:OUT2.TMINPHASER_OUT3.TESTOUT1
TCELL29:OUT3.TMINPHASER_OUT3.COUNTERREADVAL0
TCELL29:OUT6.TMINPHASER_IN2.STG1REGR6
TCELL29:OUT7.TMINPHASER_OUT3.COUNTERREADVAL2
TCELL29:OUT10.TMINPHASER_IN2.STG1REGR5
TCELL29:OUT14.TMINPHASER_OUT3.TESTOUT0
TCELL29:OUT15.TMINPHASER_OUT3.TESTOUT2
TCELL29:OUT16.TMINPHASER_IN2.STG1OVERFLOW
TCELL29:OUT17.TMINPHASER_OUT3.COUNTERREADVAL3
TCELL29:OUT18.TMINPHASER_IN2.STG1REGR3
TCELL29:OUT21.TMINPHASER_OUT3.COUNTERREADVAL1
TCELL29:OUT23.TMINPHASER_IN2.STG1REGR4
TCELL30:IMUX.CLK0PHASER_OUT3.SYSCLK
TCELL30:IMUX.CLK1PHASER_OUT3.SCANCLK
TCELL30:IMUX.IMUX0PHASER_OUT3.SELFINEOCLKDELAY
TCELL30:IMUX.IMUX1PHASER_OUT3.COUNTERLOADVAL0
TCELL30:IMUX.IMUX2PHASER_OUT3.COUNTERLOADVAL4
TCELL30:IMUX.IMUX3PHASER_OUT3.COUNTERLOADVAL7
TCELL30:IMUX.IMUX4PHASER_IN3.SCANIN
TCELL30:IMUX.IMUX8PHASER_OUT3.TESTIN13
TCELL30:IMUX.IMUX9PHASER_OUT3.COUNTERLOADVAL1
TCELL30:IMUX.IMUX11PHASER_OUT3.COUNTERREADEN
TCELL30:IMUX.IMUX13PHASER_IN3.STG1REGL1
TCELL30:IMUX.IMUX14PHASER_IN3.STG1REGL4
TCELL30:IMUX.IMUX15PHASER_IN3.STG1REGL7
TCELL30:IMUX.IMUX17PHASER_OUT3.COUNTERLOADVAL2
TCELL30:IMUX.IMUX18PHASER_OUT3.COUNTERLOADVAL5
TCELL30:IMUX.IMUX20PHASER_IN3.SCANENB
TCELL30:IMUX.IMUX24PHASER_OUT3.TESTIN14
TCELL30:IMUX.IMUX27PHASER_OUT3.COUNTERLOADEN
TCELL30:IMUX.IMUX29PHASER_IN3.STG1REGL2
TCELL30:IMUX.IMUX30PHASER_IN3.STG1REGL5
TCELL30:IMUX.IMUX31PHASER_IN3.STG1REGL8
TCELL30:IMUX.IMUX32PHASER_OUT3.TESTIN15
TCELL30:IMUX.IMUX34PHASER_OUT3.COUNTERLOADVAL6
TCELL30:IMUX.IMUX41PHASER_OUT3.COUNTERLOADVAL3
TCELL30:IMUX.IMUX43PHASER_OUT3.FINEINC
TCELL30:IMUX.IMUX44PHASER_IN3.STG1REGL0
TCELL30:IMUX.IMUX45PHASER_IN3.STG1REGL3
TCELL30:IMUX.IMUX46PHASER_IN3.STG1REGL6
TCELL30:IMUX.IMUX47PHASER_IN3.STG1READ
TCELL30:OUT2.TMINPHASER_OUT3.COUNTERREADVAL4
TCELL30:OUT3.TMINPHASER_OUT3.COUNTERREADVAL6
TCELL30:OUT6.TMINPHASER_OUT3.COUNTERREADVAL8
TCELL30:OUT7.TMINPHASER_IN3.TESTOUT0
TCELL30:OUT10.TMINPHASER_OUT3.TESTOUT3
TCELL30:OUT14.TMINPHASER_OUT3.COARSEOVERFLOW
TCELL30:OUT15.TMINPHASER_OUT3.COUNTERREADVAL5
TCELL30:OUT16.TMINPHASER_OUT3.OSERDESRST
TCELL30:OUT17.TMINPHASER_IN3.TESTOUT1
TCELL30:OUT18.TMINPHASER_IN2.STG1REGR7
TCELL30:OUT21.TMINPHASER_OUT3.COUNTERREADVAL7
TCELL30:OUT23.TMINPHASER_IN2.STG1REGR8
TCELL31:IMUX.IMUX2PHASER_OUT3.BURSTPENDING
TCELL31:IMUX.IMUX8PHASER_OUT3.FINEENABLE
TCELL31:IMUX.IMUX9PHASER_OUT3.EDGEADV
TCELL31:IMUX.IMUX11PHASER_IN3.TESTIN0
TCELL31:IMUX.IMUX12PHASER_IN3.TESTIN3
TCELL31:IMUX.IMUX14PHASER_IN3.COUNTERLOADEN
TCELL31:IMUX.IMUX16PHASER_OUT3.COARSEINC
TCELL31:IMUX.IMUX17PHASER_OUT3.ENCALIB0
TCELL31:IMUX.IMUX19PHASER_IN3.DIVIDERST
TCELL31:IMUX.IMUX20PHASER_IN3.TESTIN4
TCELL31:IMUX.IMUX21PHASER_IN3.TESTIN7
TCELL31:IMUX.IMUX27PHASER_IN3.TESTIN1
TCELL31:IMUX.IMUX28PHASER_IN3.TESTIN5
TCELL31:IMUX.IMUX29PHASER_IN3.TESTIN8
TCELL31:IMUX.IMUX30PHASER_IN3.FINEINC
TCELL31:IMUX.IMUX31PHASER_IN3.SCANMODEB
TCELL31:IMUX.IMUX32PHASER_OUT3.COARSEENABLE
TCELL31:IMUX.IMUX34PHASER_OUT3.RST
TCELL31:IMUX.IMUX41PHASER_OUT3.ENCALIB1
TCELL31:IMUX.IMUX43PHASER_IN3.TESTIN2
TCELL31:IMUX.IMUX44PHASER_IN3.TESTIN6
TCELL31:IMUX.IMUX45PHASER_IN3.COUNTERREADEN
TCELL31:IMUX.IMUX46PHASER_IN3.FINEENABLE
TCELL31:OUT0.TMINPHASER_IN3.TESTOUT2
TCELL31:OUT1.TMINPHASER_IN3.SCANOUT
TCELL31:OUT4.TMINPHASER_OUT3.SCANOUT
TCELL31:OUT6.TMINPHASER_IN3.FINEOVERFLOW
TCELL31:OUT9.TMINPHASER_IN3.DQSOUTOFRANGE
TCELL31:OUT14.TMINPHASER_OUT2.DTSBUS0
TCELL31:OUT15.TMINPHASER_IN3.COUNTERREADVAL0
TCELL31:OUT17.TMINPHASER_IN3.PHASELOCKED
TCELL31:OUT18.TMINPHASER_OUT3.FINEOVERFLOW
TCELL31:OUT21.TMINPHASER_IN3.COUNTERREADVAL1
TCELL31:OUT23.TMINPHASER_OUT2.DTSBUS1
TCELL32:IMUX.IMUX0PHASER_IN3.TESTIN9
TCELL32:IMUX.IMUX2PHASER_IN3.BURSTPENDING
TCELL32:IMUX.IMUX8PHASER_IN3.RSTDQSFIND
TCELL32:IMUX.IMUX9PHASER_IN3.TESTIN12
TCELL32:IMUX.IMUX11PHASER_IN3.STG1INCDEC
TCELL32:IMUX.IMUX12PHASER_IN3.COUNTERLOADVAL3
TCELL32:IMUX.IMUX14PHASER_IN3.EDGEADV
TCELL32:IMUX.IMUX15PHASER_IN3.RANKSEL0
TCELL32:IMUX.IMUX16PHASER_IN3.TESTIN10
TCELL32:IMUX.IMUX18PHASER_IN3.STG1LOAD
TCELL32:IMUX.IMUX19PHASER_IN3.COUNTERLOADVAL0
TCELL32:IMUX.IMUX23PHASER_IN3.RANKSEL1
TCELL32:IMUX.IMUX27PHASER_IN3.COUNTERLOADVAL1
TCELL32:IMUX.IMUX28PHASER_IN3.COUNTERLOADVAL4
TCELL32:IMUX.IMUX30PHASER_IN3.ENCALIB0
TCELL32:IMUX.IMUX32PHASER_IN3.TESTIN11
TCELL32:IMUX.IMUX33PHASER_IN3.TESTIN13
TCELL32:IMUX.IMUX34PHASER_IN3.ENSTG1
TCELL32:IMUX.IMUX39PHASER_IN3.RST
TCELL32:IMUX.IMUX41PHASER_IN3.SELCALORSTG1
TCELL32:IMUX.IMUX43PHASER_IN3.COUNTERLOADVAL2
TCELL32:IMUX.IMUX44PHASER_IN3.COUNTERLOADVAL5
TCELL32:IMUX.IMUX45PHASER_IN3.ENSTG1ADJUSTB
TCELL32:IMUX.IMUX46PHASER_IN3.ENCALIB1
TCELL32:OUT0.TMINPHASER_OUT2.DQSBUS0
TCELL32:OUT1.TMINPHASER_IN3.COUNTERREADVAL3
TCELL32:OUT4.TMINPHASER_IN3.TESTOUT3
TCELL32:OUT5.TMINPHASER_OUT2.DQSBUS1
TCELL32:OUT6.TMINPHASER_IN3.COUNTERREADVAL5
TCELL32:OUT9.TMINPHASER_IN3.COUNTERREADVAL4
TCELL32:OUT14.TMINPHASER_OUT2.CTSBUS0
TCELL32:OUT17.TMINPHASER_IN3.STG1OVERFLOW
TCELL32:OUT18.TMINPHASER_IN3.COUNTERREADVAL2
TCELL32:OUT23.TMINPHASER_OUT2.CTSBUS1
TCELL33:IMUX.CLK0PHASER_IN3.SYSCLK
TCELL33:IMUX.CLK1PHASER_IN3.SCANCLK
TCELL33:OUT2.TMINPHASER_IN3.STG1REGR4
TCELL33:OUT3.TMINPHASER_IN3.STG1REGR6
TCELL33:OUT6.TMINPHASER_IN3.STG1REGR1
TCELL33:OUT7.TMINPHASER_IN3.STG1REGR8
TCELL33:OUT10.TMINPHASER_IN3.STG1REGR0
TCELL33:OUT14.TMINPHASER_IN3.STG1REGR3
TCELL33:OUT15.TMINPHASER_IN3.STG1REGR5
TCELL33:OUT16.TMINPHASER_IN3.STG1REGR2
TCELL33:OUT17.TMINPHY_CONTROL.PHYCTLREADY
TCELL33:OUT18.TMINPHASER_IN3.ISERDESRST
TCELL33:OUT21.TMINPHASER_IN3.STG1REGR7
TCELL33:OUT23.TMINPHASER_IN3.DQSFOUND
TCELL34:IMUX.IMUX1PHY_CONTROL.TESTINPUT3
TCELL34:IMUX.IMUX2PHY_CONTROL.TESTINPUT6
TCELL34:IMUX.IMUX3PHY_CONTROL.TESTINPUT9
TCELL34:IMUX.IMUX4PHY_CONTROL.PHYCTLWD0
TCELL34:IMUX.IMUX8PHY_CONTROL.TESTINPUT0
TCELL34:IMUX.IMUX9PHY_CONTROL.TESTINPUT4
TCELL34:IMUX.IMUX11PHY_CONTROL.TESTINPUT10
TCELL34:IMUX.IMUX13PHY_CONTROL.PHYCTLWD3
TCELL34:IMUX.IMUX14PHY_CONTROL.PHYCTLWD5
TCELL34:IMUX.IMUX15PHY_CONTROL.PHYCTLWD8
TCELL34:IMUX.IMUX18PHY_CONTROL.TESTINPUT7
TCELL34:IMUX.IMUX20PHY_CONTROL.PHYCTLWD1
TCELL34:IMUX.IMUX24PHY_CONTROL.TESTINPUT1
TCELL34:IMUX.IMUX27PHY_CONTROL.TESTINPUT11
TCELL34:IMUX.IMUX30PHY_CONTROL.PHYCTLWD6
TCELL34:IMUX.IMUX31PHY_CONTROL.PHYCTLWD9
TCELL34:IMUX.IMUX32PHY_CONTROL.TESTINPUT2
TCELL34:IMUX.IMUX34PHY_CONTROL.TESTINPUT8
TCELL34:IMUX.IMUX41PHY_CONTROL.TESTINPUT5
TCELL34:IMUX.IMUX43PHY_CONTROL.PLLLOCK
TCELL34:IMUX.IMUX44PHY_CONTROL.PHYCTLWD2
TCELL34:IMUX.IMUX45PHY_CONTROL.PHYCTLWD4
TCELL34:IMUX.IMUX46PHY_CONTROL.PHYCTLWD7
TCELL34:IMUX.IMUX47PHY_CONTROL.PHYCTLWD10
TCELL34:OUT2.TMINPHY_CONTROL.TESTOUTPUT6
TCELL34:OUT3.TMINPHY_CONTROL.AUXOUTPUT0
TCELL34:OUT6.TMINPHY_CONTROL.TESTOUTPUT3
TCELL34:OUT7.TMINPHY_CONTROL.PHYCTLALMOSTFULL
TCELL34:OUT10.TMINPHY_CONTROL.TESTOUTPUT2
TCELL34:OUT14.TMINPHY_CONTROL.TESTOUTPUT5
TCELL34:OUT15.TMINPHY_CONTROL.TESTOUTPUT7
TCELL34:OUT16.TMINPHY_CONTROL.TESTOUTPUT4
TCELL34:OUT17.TMINPHY_CONTROL.PHYCTLFULL
TCELL34:OUT18.TMINPHY_CONTROL.TESTOUTPUT0
TCELL34:OUT21.TMINPHY_CONTROL.AUXOUTPUT1
TCELL34:OUT23.TMINPHY_CONTROL.TESTOUTPUT1
TCELL35:IMUX.CLK0PHY_CONTROL.PHYCLK
TCELL35:IMUX.IMUX2PHY_CONTROL.TESTSELECT1
TCELL35:IMUX.IMUX3PHY_CONTROL.TESTINPUT12
TCELL35:IMUX.IMUX4PHY_CONTROL.REFDLLLOCK
TCELL35:IMUX.IMUX9PHY_CONTROL.SCANENABLEN
TCELL35:IMUX.IMUX11PHY_CONTROL.TESTINPUT13
TCELL35:IMUX.IMUX13PHY_CONTROL.PHYCTLWD13
TCELL35:IMUX.IMUX14PHY_CONTROL.PHYCTLWD15
TCELL35:IMUX.IMUX15PHY_CONTROL.PHYCTLWD18
TCELL35:IMUX.IMUX18PHY_CONTROL.TESTSELECT2
TCELL35:IMUX.IMUX20PHY_CONTROL.PHYCTLWD11
TCELL35:IMUX.IMUX22PHY_CONTROL.WRITECALIBENABLE
TCELL35:IMUX.IMUX27PHY_CONTROL.TESTINPUT14
TCELL35:IMUX.IMUX29PHY_CONTROL.READCALIBENABLE
TCELL35:IMUX.IMUX30PHY_CONTROL.PHYCTLWD16
TCELL35:IMUX.IMUX31PHY_CONTROL.PHYCTLWD19
TCELL35:IMUX.IMUX41PHY_CONTROL.TESTSELECT0
TCELL35:IMUX.IMUX43PHY_CONTROL.TESTINPUT15
TCELL35:IMUX.IMUX44PHY_CONTROL.PHYCTLWD12
TCELL35:IMUX.IMUX45PHY_CONTROL.PHYCTLWD14
TCELL35:IMUX.IMUX46PHY_CONTROL.PHYCTLWD17
TCELL35:IMUX.IMUX47PHY_CONTROL.PHYCTLWD20
TCELL35:OUT2.TMINPHY_CONTROL.TESTOUTPUT11
TCELL35:OUT3.TMINPHY_CONTROL.TESTOUTPUT13
TCELL35:OUT6.TMINPHY_CONTROL.TESTOUTPUT8
TCELL35:OUT7.TMINPHY_CONTROL.TESTOUTPUT15
TCELL35:OUT14.TMINPHY_CONTROL.TESTOUTPUT10
TCELL35:OUT15.TMINPHY_CONTROL.TESTOUTPUT12
TCELL35:OUT16.TMINPHY_CONTROL.TESTOUTPUT9
TCELL35:OUT17.TMINPHY_CONTROL.AUXOUTPUT2
TCELL35:OUT21.TMINPHY_CONTROL.TESTOUTPUT14
TCELL36:IMUX.IMUX4PHY_CONTROL.PHYCTLWD22
TCELL36:IMUX.IMUX11PHY_CONTROL.RESET
TCELL36:IMUX.IMUX13PHY_CONTROL.PHYCTLWD25
TCELL36:IMUX.IMUX14PHY_CONTROL.PHYCTLWD27
TCELL36:IMUX.IMUX15PHY_CONTROL.PHYCTLWD30
TCELL36:IMUX.IMUX20PHY_CONTROL.PHYCTLWD23
TCELL36:IMUX.IMUX30PHY_CONTROL.PHYCTLWD28
TCELL36:IMUX.IMUX31PHY_CONTROL.PHYCTLWD31
TCELL36:IMUX.IMUX43PHY_CONTROL.PHYCTLWD21
TCELL36:IMUX.IMUX44PHY_CONTROL.PHYCTLWD24
TCELL36:IMUX.IMUX45PHY_CONTROL.PHYCTLWD26
TCELL36:IMUX.IMUX46PHY_CONTROL.PHYCTLWD29
TCELL36:IMUX.IMUX47PHY_CONTROL.PHYCTLWRENABLE
TCELL36:OUT17.TMINPHY_CONTROL.AUXOUTPUT3
TCELL37:IMUX.CLK0PLL.CLKIN2_CKINT
TCELL37:IMUX.CLK1PLL.CLKIN1_CKINT
TCELL38:IMUX.CLK0PLL.CLKFBIN_CKINT
TCELL39:OUT2.TMINPLL.TESTOUT60
TCELL39:OUT7.TMINPLL.TESTOUT57
TCELL39:OUT10.TMINPLL.TESTOUT61
TCELL39:OUT15.TMINPLL.TESTOUT59
TCELL39:OUT17.TMINPLL.TESTOUT56
TCELL39:OUT18.TMINPLL.TESTOUT63
TCELL39:OUT21.TMINPLL.TESTOUT58
TCELL39:OUT23.TMINPLL.TESTOUT62
TCELL40:OUT2.TMINPLL.TESTOUT52
TCELL40:OUT7.TMINPLL.TESTOUT49
TCELL40:OUT10.TMINPLL.TESTOUT53
TCELL40:OUT15.TMINPLL.TESTOUT51
TCELL40:OUT17.TMINPLL.TESTOUT48
TCELL40:OUT18.TMINPLL.TESTOUT55
TCELL40:OUT21.TMINPLL.TESTOUT50
TCELL40:OUT23.TMINPLL.TESTOUT54
TCELL41:OUT2.TMINPLL.TESTOUT44
TCELL41:OUT7.TMINPLL.TESTOUT41
TCELL41:OUT10.TMINPLL.TESTOUT45
TCELL41:OUT15.TMINPLL.TESTOUT43
TCELL41:OUT17.TMINPLL.TESTOUT40
TCELL41:OUT18.TMINPLL.TESTOUT47
TCELL41:OUT21.TMINPLL.TESTOUT42
TCELL41:OUT23.TMINPLL.TESTOUT46
TCELL42:OUT2.TMINPLL.TESTOUT36
TCELL42:OUT7.TMINPLL.TESTOUT33
TCELL42:OUT10.TMINPLL.TESTOUT37
TCELL42:OUT15.TMINPLL.TESTOUT35
TCELL42:OUT17.TMINPLL.TESTOUT32
TCELL42:OUT18.TMINPLL.TESTOUT39
TCELL42:OUT21.TMINPLL.TESTOUT34
TCELL42:OUT23.TMINPLL.TESTOUT38
TCELL43:IMUX.IMUX11PLL.TESTIN29
TCELL43:IMUX.IMUX15PLL.TESTIN24
TCELL43:IMUX.IMUX16PLL.TESTIN31
TCELL43:IMUX.IMUX30PLL.TESTIN25
TCELL43:IMUX.IMUX41PLL.TESTIN30
TCELL43:IMUX.IMUX43PLL.TESTIN28
TCELL43:IMUX.IMUX44PLL.TESTIN27
TCELL43:IMUX.IMUX45PLL.TESTIN26
TCELL43:OUT1.TMINPLL.TESTOUT30
TCELL43:OUT6.TMINPLL.TESTOUT28
TCELL43:OUT9.TMINPLL.TESTOUT29
TCELL43:OUT14.TMINPHASER_OUT3.DTSBUS0
TCELL43:OUT15.TMINPLL.TESTOUT26
TCELL43:OUT16.TMINPLL.TESTOUT27
TCELL43:OUT17.TMINPLL.TESTOUT24
TCELL43:OUT18.TMINPLL.TESTOUT31
TCELL43:OUT21.TMINPLL.TESTOUT25
TCELL43:OUT23.TMINPHASER_OUT3.DTSBUS1
TCELL44:IMUX.IMUX11PLL.TESTIN21
TCELL44:IMUX.IMUX15PLL.TESTIN16
TCELL44:IMUX.IMUX16PLL.TESTIN23
TCELL44:IMUX.IMUX30PLL.TESTIN17
TCELL44:IMUX.IMUX41PLL.TESTIN22
TCELL44:IMUX.IMUX43PLL.TESTIN20
TCELL44:IMUX.IMUX44PLL.TESTIN19
TCELL44:IMUX.IMUX45PLL.TESTIN18
TCELL44:OUT0.TMINPHASER_OUT3.DQSBUS0
TCELL44:OUT1.TMINPLL.TESTOUT21
TCELL44:OUT4.TMINPLL.TESTOUT23
TCELL44:OUT5.TMINPHASER_OUT3.DQSBUS1
TCELL44:OUT6.TMINPLL.TESTOUT19
TCELL44:OUT9.TMINPLL.TESTOUT20
TCELL44:OUT14.TMINPHASER_OUT3.CTSBUS0
TCELL44:OUT15.TMINPLL.TESTOUT17
TCELL44:OUT16.TMINPLL.TESTOUT18
TCELL44:OUT17.TMINPLL.TESTOUT16
TCELL44:OUT18.TMINPLL.TESTOUT22
TCELL44:OUT23.TMINPHASER_OUT3.CTSBUS1
TCELL45:IMUX.IMUX3PLL.TESTIN13
TCELL45:IMUX.IMUX15PLL.TESTIN8
TCELL45:IMUX.IMUX16PLL.TESTIN15
TCELL45:IMUX.IMUX30PLL.TESTIN9
TCELL45:IMUX.IMUX41PLL.TESTIN14
TCELL45:IMUX.IMUX43PLL.TESTIN12
TCELL45:IMUX.IMUX44PLL.TESTIN11
TCELL45:IMUX.IMUX45PLL.TESTIN10
TCELL45:OUT2.TMINPLL.TESTOUT11
TCELL45:OUT7.TMINPLL.TESTOUT9
TCELL45:OUT10.TMINPLL.TESTOUT13
TCELL45:OUT15.TMINPLL.TESTOUT10
TCELL45:OUT16.TMINPLL.TESTOUT12
TCELL45:OUT17.TMINPLL.TESTOUT8
TCELL45:OUT18.TMINPLL.TESTOUT15
TCELL45:OUT23.TMINPLL.TESTOUT14
TCELL46:IMUX.IMUX3PLL.TESTIN5
TCELL46:IMUX.IMUX15PLL.TESTIN0
TCELL46:IMUX.IMUX16PLL.TESTIN7
TCELL46:IMUX.IMUX30PLL.TESTIN1
TCELL46:IMUX.IMUX41PLL.TESTIN6
TCELL46:IMUX.IMUX43PLL.TESTIN4
TCELL46:IMUX.IMUX44PLL.TESTIN3
TCELL46:IMUX.IMUX45PLL.TESTIN2
TCELL46:OUT2.TMINPLL.TESTOUT4
TCELL46:OUT7.TMINPLL.TESTOUT1
TCELL46:OUT10.TMINPLL.TESTOUT5
TCELL46:OUT15.TMINPLL.TESTOUT3
TCELL46:OUT17.TMINPLL.TESTOUT0
TCELL46:OUT18.TMINPLL.TESTOUT7
TCELL46:OUT21.TMINPLL.TESTOUT2
TCELL46:OUT23.TMINPLL.TESTOUT6
TCELL47:IMUX.IMUX13PLL.RST
TCELL47:IMUX.IMUX47PLL.CLKINSEL
TCELL48:IMUX.IMUX0PLL.PWRDWN
TCELL48:IMUX.IMUX1PLL.DEN
TCELL48:IMUX.IMUX2PLL.DWE
TCELL48:IMUX.IMUX3PLL.DADDR6
TCELL48:IMUX.IMUX13PLL.DADDR3
TCELL48:IMUX.IMUX15PLL.DADDR1
TCELL48:IMUX.IMUX22PLL.DADDR2
TCELL48:IMUX.IMUX35PLL.DADDR5
TCELL48:IMUX.IMUX44PLL.DADDR4
TCELL48:IMUX.IMUX47PLL.DADDR0
TCELL48:OUT16.TMINPLL.DRDY
TCELL48:OUT21.TMINPLL.LOCKED
TCELL49:IMUX.CLK0PLL.DCLK
TCELL49:IMUX.IMUX0PLL.DI15
TCELL49:IMUX.IMUX1PLL.DI13
TCELL49:IMUX.IMUX2PLL.DI11
TCELL49:IMUX.IMUX3PLL.DI9
TCELL49:IMUX.IMUX4PLL.DI7
TCELL49:IMUX.IMUX5PLL.DI5
TCELL49:IMUX.IMUX6PLL.DI3
TCELL49:IMUX.IMUX7PLL.DI1
TCELL49:IMUX.IMUX32PLL.DI14
TCELL49:IMUX.IMUX33PLL.DI12
TCELL49:IMUX.IMUX34PLL.DI10
TCELL49:IMUX.IMUX35PLL.DI8
TCELL49:IMUX.IMUX36PLL.DI6
TCELL49:IMUX.IMUX37PLL.DI4
TCELL49:IMUX.IMUX38PLL.DI2
TCELL49:IMUX.IMUX39PLL.DI0
TCELL49:OUT0.TMINPLL.DO13
TCELL49:OUT2.TMINPLL.DO5
TCELL49:OUT5.TMINPLL.DO9
TCELL49:OUT7.TMINPLL.DO1
TCELL49:OUT8.TMINPLL.DO15
TCELL49:OUT10.TMINPLL.DO7
TCELL49:OUT13.TMINPLL.DO11
TCELL49:OUT15.TMINPLL.DO3
TCELL49:OUT16.TMINPLL.DO6
TCELL49:OUT17.TMINPLL.DO0
TCELL49:OUT18.TMINPLL.DO14
TCELL49:OUT19.TMINPLL.DO8
TCELL49:OUT20.TMINPLL.DO4
TCELL49:OUT21.TMINPLL.DO2
TCELL49:OUT22.TMINPLL.DO12
TCELL49:OUT23.TMINPLL.DO10

Bitstream

virtex7 CMT bittile 0
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[1] MMCM0:DRP78[1] MMCM0:CONTROL_2[0] MMCM0:DRP78[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[3] MMCM0:DRP78[3] MMCM0:CONTROL_2[2] MMCM0:DRP78[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[5] MMCM0:DRP78[5] MMCM0:CONTROL_2[4] MMCM0:DRP78[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[7] MMCM0:DRP78[7] MMCM0:CONTROL_2[6] MMCM0:DRP78[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[9] MMCM0:DRP78[9] MMCM0:CONTROL_2[8] MMCM0:DRP78[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[11] MMCM0:DRP78[11] MMCM0:CONTROL_2[10] MMCM0:DRP78[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[13] MMCM0:DRP78[13] MMCM0:CONTROL_2[12] MMCM0:DRP78[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_2[15] MMCM0:DRP78[15] MMCM0:CONTROL_2[14] MMCM0:DRP78[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[1] MMCM0:DRP79[1] MMCM0:CONTROL_3[0] MMCM0:DRP79[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[3] MMCM0:DRP79[3] MMCM0:CONTROL_3[2] MMCM0:DRP79[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[5] MMCM0:DRP79[5] MMCM0:CONTROL_3[4] MMCM0:DRP79[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[7] MMCM0:DRP79[7] MMCM0:CONTROL_3[6] MMCM0:DRP79[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[9] MMCM0:DRP79[9] MMCM0:CONTROL_3[8] MMCM0:DRP79[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[11] MMCM0:DRP79[11] MMCM0:CONTROL_3[10] MMCM0:DRP79[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[13] MMCM0:DRP79[13] MMCM0:CONTROL_3[12] MMCM0:DRP79[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_3[15] MMCM0:DRP79[15] MMCM0:CONTROL_3[14] MMCM0:DRP79[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[1] MMCM0:DRP7A[1] MMCM0:CONTROL_4[0] MMCM0:DRP7A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[3] MMCM0:DRP7A[3] MMCM0:CONTROL_4[2] MMCM0:DRP7A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[5] MMCM0:DRP7A[5] MMCM0:CONTROL_4[4] MMCM0:DRP7A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[7] MMCM0:DRP7A[7] MMCM0:CONTROL_4[6] MMCM0:DRP7A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[9] MMCM0:DRP7A[9] MMCM0:CONTROL_4[8] MMCM0:DRP7A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[11] MMCM0:DRP7A[11] MMCM0:CONTROL_4[10] MMCM0:DRP7A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[13] MMCM0:DRP7A[13] MMCM0:CONTROL_4[12] MMCM0:DRP7A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_4[15] MMCM0:DRP7A[15] MMCM0:CONTROL_4[14] MMCM0:DRP7A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[1] MMCM0:DRP7B[1] MMCM0:CONTROL_5[0] MMCM0:DRP7B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[3] MMCM0:DRP7B[3] MMCM0:CONTROL_5[2] MMCM0:DRP7B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[5] MMCM0:DRP7B[5] MMCM0:CONTROL_5[4] MMCM0:DRP7B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[7] MMCM0:DRP7B[7] MMCM0:CONTROL_5[6] MMCM0:DRP7B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[9] MMCM0:DRP7B[9] MMCM0:CONTROL_5[8] MMCM0:DRP7B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[11] MMCM0:DRP7B[11] MMCM0:CONTROL_5[10] MMCM0:DRP7B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[13] MMCM0:DRP7B[13] MMCM0:CONTROL_5[12] MMCM0:DRP7B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_5[15] MMCM0:DRP7B[15] MMCM0:CONTROL_5[14] MMCM0:DRP7B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[1] MMCM0:DRP7C[1] MMCM0:CONTROL_6[0] MMCM0:DRP7C[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[3] MMCM0:DRP7C[3] MMCM0:CONTROL_6[2] MMCM0:DRP7C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[5] MMCM0:DRP7C[5] MMCM0:CONTROL_6[4] MMCM0:DRP7C[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[7] MMCM0:DRP7C[7] MMCM0:CONTROL_6[6] MMCM0:DRP7C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[9] MMCM0:DRP7C[9] MMCM0:CONTROL_6[8] MMCM0:DRP7C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[11] MMCM0:DRP7C[11] MMCM0:CONTROL_6[10] MMCM0:DRP7C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[13] MMCM0:DRP7C[13] MMCM0:CONTROL_6[12] MMCM0:DRP7C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_6[15] MMCM0:DRP7C[15] MMCM0:CONTROL_6[14] MMCM0:DRP7C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[1] MMCM0:DRP7D[1] MMCM0:CONTROL_7[0] MMCM0:DRP7D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[3] MMCM0:DRP7D[3] MMCM0:CONTROL_7[2] MMCM0:DRP7D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[5] MMCM0:DRP7D[5] MMCM0:CONTROL_7[4] MMCM0:DRP7D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[7] MMCM0:DRP7D[7] MMCM0:CONTROL_7[6] MMCM0:DRP7D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[9] MMCM0:DRP7D[9] MMCM0:CONTROL_7[8] MMCM0:DRP7D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[11] MMCM0:DRP7D[11] MMCM0:CONTROL_7[10] MMCM0:DRP7D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[13] MMCM0:DRP7D[13] MMCM0:CONTROL_7[12] MMCM0:DRP7D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_7[15] MMCM0:DRP7D[15] MMCM0:CONTROL_7[14] MMCM0:DRP7D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[1] MMCM0:DRP7E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[3] MMCM0:DRP7E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[5] MMCM0:DRP7E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[7] MMCM0:DRP7E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[9] MMCM0:DRP7E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[11] MMCM0:DRP7E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[13] MMCM0:DRP7E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7E[15] MMCM0:DRP7E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[1] MMCM0:DRP7F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[3] MMCM0:DRP7F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[5] MMCM0:DRP7F[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[7] MMCM0:DRP7F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[9] MMCM0:DRP7F[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[11] MMCM0:DRP7F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[13] MMCM0:DRP7F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP7F[15] MMCM0:DRP7F[14]
virtex7 CMT bittile 1
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[1] MMCM0:DRP70[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[3] MMCM0:DRP70[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[5] MMCM0:DRP70[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[7] MMCM0:DRP70[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[9] MMCM0:DRP70[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[11] MMCM0:DRP70[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[13] MMCM0:DRP70[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP70[15] MMCM0:DRP70[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[1] MMCM0:DRP71[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[3] MMCM0:DRP71[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[5] MMCM0:DRP71[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[7] MMCM0:DRP71[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[9] MMCM0:DRP71[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[11] MMCM0:DRP71[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[13] MMCM0:DRP71[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP71[15] MMCM0:DRP71[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[1] MMCM0:INV.PWRDWN MMCM0:DRP72[0] MMCM0:INV.RST
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[3] MMCM0:INV.PSEN MMCM0:DRP72[2] MMCM0:INV.PSINCDEC
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[5] MMCM0:DRP72[4] MMCM0:INV.CLKINSEL
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[7] MMCM0:DRP72[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[9] MMCM0:DRP72[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[11] MMCM0:DRP72[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[13] MMCM0:DRP72[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP72[15] MMCM0:DRP72[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[1] MMCM0:DRP73[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[3] MMCM0:DRP73[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[5] MMCM0:DRP73[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[7] MMCM0:DRP73[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[9] MMCM0:DRP73[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[11] MMCM0:DRP73[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[13] MMCM0:DRP73[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP73[15] MMCM0:DRP73[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[1] MMCM0:SS_EN MMCM0:DRP74[0] MMCM0:MMCM_EN
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[3] MMCM0:GTS_WAIT MMCM0:DRP74[2] MMCM0:STARTUP_WAIT
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[5] MMCM0:FINE_PS_FRAC[0] MMCM0:DRP74[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[7] MMCM0:FINE_PS_FRAC[2] MMCM0:DRP74[6] MMCM0:FINE_PS_FRAC[1]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[9] MMCM0:FINE_PS_FRAC[4] MMCM0:DRP74[8] MMCM0:FINE_PS_FRAC[3]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[11] MMCM0:DRP74[10] MMCM0:FINE_PS_FRAC[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[13] MMCM0:DRP74[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP74[15] MMCM0:DRP74[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[1] MMCM0:DRP75[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[3] MMCM0:DRP75[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[5] MMCM0:DRP75[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[7] MMCM0:DRP75[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[9] MMCM0:DRP75[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[11] MMCM0:DRP75[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[13] MMCM0:DRP75[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP75[15] MMCM0:DRP75[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[1] MMCM0:DRP76[1] MMCM0:CONTROL_0[0] MMCM0:DRP76[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[3] MMCM0:DRP76[3] MMCM0:CONTROL_0[2] MMCM0:DRP76[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[5] MMCM0:DRP76[5] MMCM0:CONTROL_0[4] MMCM0:DRP76[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[7] MMCM0:DRP76[7] MMCM0:CONTROL_0[6] MMCM0:DRP76[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[9] MMCM0:DRP76[9] MMCM0:CONTROL_0[8] MMCM0:DRP76[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[11] MMCM0:DRP76[11] MMCM0:CONTROL_0[10] MMCM0:DRP76[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[13] MMCM0:DRP76[13] MMCM0:CONTROL_0[12] MMCM0:DRP76[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_0[15] MMCM0:DRP76[15] MMCM0:CONTROL_0[14] MMCM0:DRP76[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[1] MMCM0:DRP77[1] MMCM0:CONTROL_1[0] MMCM0:DRP77[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[3] MMCM0:DRP77[3] MMCM0:CONTROL_1[2] MMCM0:DRP77[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[5] MMCM0:DRP77[5] MMCM0:CONTROL_1[4] MMCM0:DRP77[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[7] MMCM0:DRP77[7] MMCM0:CONTROL_1[6] MMCM0:DRP77[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[9] MMCM0:DRP77[9] MMCM0:CONTROL_1[8] MMCM0:DRP77[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[11] MMCM0:DRP77[11] MMCM0:CONTROL_1[10] MMCM0:DRP77[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[13] MMCM0:DRP77[13] MMCM0:CONTROL_1[12] MMCM0:DRP77[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CONTROL_1[15] MMCM0:DRP77[15] MMCM0:CONTROL_1[14] MMCM0:DRP77[14]
virtex7 CMT bittile 2
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[1] MMCM0:DRP68[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[3] MMCM0:DRP68[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[5] MMCM0:DRP68[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[7] MMCM0:DRP68[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[9] MMCM0:DRP68[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[11] MMCM0:DRP68[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[13] MMCM0:DRP68[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP68[15] MMCM0:DRP68[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[1] MMCM0:DRP69[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[3] MMCM0:DRP69[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[5] MMCM0:DRP69[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[7] MMCM0:DRP69[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[9] MMCM0:DRP69[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[11] MMCM0:DRP69[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[13] MMCM0:DRP69[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP69[15] MMCM0:DRP69[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[1] MMCM0:DRP6A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[3] MMCM0:DRP6A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[5] MMCM0:DRP6A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[7] MMCM0:DRP6A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[9] MMCM0:DRP6A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[11] MMCM0:DRP6A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[13] MMCM0:DRP6A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6A[15] MMCM0:DRP6A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[1] MMCM0:DRP6B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[3] MMCM0:DRP6B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[5] MMCM0:DRP6B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[7] MMCM0:DRP6B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[9] MMCM0:DRP6B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[11] MMCM0:DRP6B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[13] MMCM0:DRP6B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6B[15] MMCM0:DRP6B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[1] MMCM0:DRP6C[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[3] MMCM0:DRP6C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[5] MMCM0:DRP6C[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[7] MMCM0:DRP6C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[9] MMCM0:DRP6C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[11] MMCM0:DRP6C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[13] MMCM0:DRP6C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6C[15] MMCM0:DRP6C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[1] MMCM0:DRP6D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[3] MMCM0:DRP6D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[5] MMCM0:DRP6D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[7] MMCM0:DRP6D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[9] MMCM0:DRP6D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[11] MMCM0:DRP6D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[13] MMCM0:DRP6D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6D[15] MMCM0:DRP6D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[1] MMCM0:DRP6E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[3] MMCM0:DRP6E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[5] MMCM0:DRP6E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[7] MMCM0:DRP6E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[9] MMCM0:DRP6E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[11] MMCM0:DRP6E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[13] MMCM0:DRP6E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6E[15] MMCM0:DRP6E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[1] MMCM0:DRP6F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[3] MMCM0:DRP6F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[5] MMCM0:DRP6F[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[7] MMCM0:DRP6F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[9] MMCM0:DRP6F[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[11] MMCM0:DRP6F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[13] MMCM0:DRP6F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP6F[15] MMCM0:DRP6F[14]
virtex7 CMT bittile 3
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[1] MMCM0:DRP60[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[3] MMCM0:DRP60[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[5] MMCM0:DRP60[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[7] MMCM0:DRP60[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[9] MMCM0:DRP60[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[11] MMCM0:DRP60[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[13] MMCM0:DRP60[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP60[15] MMCM0:DRP60[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[1] MMCM0:DRP61[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[3] MMCM0:DRP61[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[5] MMCM0:DRP61[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[7] MMCM0:DRP61[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[9] MMCM0:DRP61[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[11] MMCM0:DRP61[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[13] MMCM0:DRP61[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP61[15] MMCM0:DRP61[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[1] MMCM0:DRP62[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[3] MMCM0:DRP62[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[5] MMCM0:DRP62[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[7] MMCM0:DRP62[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[9] MMCM0:DRP62[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[11] MMCM0:DRP62[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[13] MMCM0:DRP62[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP62[15] MMCM0:DRP62[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[1] MMCM0:DRP63[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[3] MMCM0:DRP63[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[5] MMCM0:DRP63[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[7] MMCM0:DRP63[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[9] MMCM0:DRP63[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[11] MMCM0:DRP63[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[13] MMCM0:DRP63[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP63[15] MMCM0:DRP63[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[1] MMCM0:DRP64[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[3] MMCM0:DRP64[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[5] MMCM0:DRP64[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[7] MMCM0:DRP64[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[9] MMCM0:DRP64[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[11] MMCM0:DRP64[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[13] MMCM0:DRP64[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP64[15] MMCM0:DRP64[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[1] MMCM0:DRP65[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[3] MMCM0:DRP65[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[5] MMCM0:DRP65[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[7] MMCM0:DRP65[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[9] MMCM0:DRP65[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[11] MMCM0:DRP65[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[13] MMCM0:DRP65[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP65[15] MMCM0:DRP65[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[1] MMCM0:DRP66[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[3] MMCM0:DRP66[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[5] MMCM0:DRP66[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[7] MMCM0:DRP66[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[9] MMCM0:DRP66[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[11] MMCM0:DRP66[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[13] MMCM0:DRP66[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP66[15] MMCM0:DRP66[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[1] MMCM0:DRP67[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[3] MMCM0:DRP67[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[5] MMCM0:DRP67[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[7] MMCM0:DRP67[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[9] MMCM0:DRP67[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[11] MMCM0:DRP67[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[13] MMCM0:DRP67[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP67[15] MMCM0:DRP67[14]
virtex7 CMT bittile 4
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[1] MMCM0:DRP58[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[3] MMCM0:DRP58[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[5] MMCM0:DRP58[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[7] MMCM0:DRP58[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[9] MMCM0:DRP58[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[11] MMCM0:DRP58[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[13] MMCM0:DRP58[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP58[15] MMCM0:DRP58[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[1] MMCM0:DRP59[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[3] MMCM0:DRP59[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[5] MMCM0:DRP59[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[7] MMCM0:DRP59[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[9] MMCM0:DRP59[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[11] MMCM0:DRP59[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[13] MMCM0:DRP59[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP59[15] MMCM0:DRP59[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[1] MMCM0:DRP5A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[3] MMCM0:DRP5A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[5] MMCM0:DRP5A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[7] MMCM0:DRP5A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[9] MMCM0:DRP5A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[11] MMCM0:DRP5A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[13] MMCM0:DRP5A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5A[15] MMCM0:DRP5A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[1] MMCM0:DRP5B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[3] MMCM0:DRP5B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[5] MMCM0:DRP5B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[7] MMCM0:DRP5B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[9] MMCM0:DRP5B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[11] MMCM0:DRP5B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[13] MMCM0:DRP5B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5B[15] MMCM0:DRP5B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[1] MMCM0:DRP5C[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[3] MMCM0:DRP5C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[5] MMCM0:DRP5C[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[7] MMCM0:DRP5C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[9] MMCM0:DRP5C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[11] MMCM0:DRP5C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[13] MMCM0:DRP5C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5C[15] MMCM0:DRP5C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[1] MMCM0:DRP5D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[3] MMCM0:DRP5D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[5] MMCM0:DRP5D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[7] MMCM0:DRP5D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[9] MMCM0:DRP5D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[11] MMCM0:DRP5D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[13] MMCM0:DRP5D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5D[15] MMCM0:DRP5D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[1] MMCM0:DRP5E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[3] MMCM0:DRP5E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[5] MMCM0:DRP5E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[7] MMCM0:DRP5E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[9] MMCM0:DRP5E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[11] MMCM0:DRP5E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[13] MMCM0:DRP5E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5E[15] MMCM0:DRP5E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[1] MMCM0:DRP5F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[3] MMCM0:DRP5F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[5] MMCM0:DRP5F[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[7] MMCM0:DRP5F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[9] MMCM0:DRP5F[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[11] MMCM0:DRP5F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[13] MMCM0:DRP5F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP5F[15] MMCM0:DRP5F[14]
virtex7 CMT bittile 5
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[1] MMCM0:DRP50[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[3] MMCM0:DRP50[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[5] MMCM0:DRP50[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[7] MMCM0:DRP50[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[9] MMCM0:DRP50[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[11] MMCM0:DRP50[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[13] MMCM0:DRP50[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP50[15] MMCM0:DRP50[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[1] MMCM0:DRP51[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[3] MMCM0:DRP51[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[5] MMCM0:DRP51[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[7] MMCM0:DRP51[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[9] MMCM0:DRP51[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[11] MMCM0:DRP51[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[13] MMCM0:DRP51[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP51[15] MMCM0:DRP51[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[1] MMCM0:DRP52[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[3] MMCM0:DRP52[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[5] MMCM0:DRP52[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[7] MMCM0:DRP52[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[9] MMCM0:DRP52[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[11] MMCM0:DRP52[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[13] MMCM0:DRP52[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP52[15] MMCM0:DRP52[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[1] MMCM0:DRP53[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[3] MMCM0:DRP53[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[5] MMCM0:DRP53[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[7] MMCM0:DRP53[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[9] MMCM0:DRP53[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[11] MMCM0:DRP53[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[13] MMCM0:DRP53[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP53[15] MMCM0:DRP53[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[1] MMCM0:DRP54[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[3] MMCM0:DRP54[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[5] MMCM0:DRP54[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[7] MMCM0:DRP54[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[9] MMCM0:DRP54[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[11] MMCM0:DRP54[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[13] MMCM0:DRP54[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP54[15] MMCM0:DRP54[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[1] MMCM0:DRP55[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[3] MMCM0:DRP55[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[5] MMCM0:DRP55[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[7] MMCM0:DRP55[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[9] MMCM0:DRP55[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[11] MMCM0:DRP55[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[13] MMCM0:DRP55[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP55[15] MMCM0:DRP55[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[1] MMCM0:DRP56[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[3] MMCM0:DRP56[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[5] MMCM0:DRP56[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[7] MMCM0:DRP56[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[9] MMCM0:DRP56[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[11] MMCM0:DRP56[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[13] MMCM0:DRP56[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP56[15] MMCM0:DRP56[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[1] MMCM0:DRP57[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[3] MMCM0:DRP57[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[5] MMCM0:DRP57[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[7] MMCM0:DRP57[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[9] MMCM0:DRP57[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[11] MMCM0:DRP57[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[13] MMCM0:DRP57[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP57[15] MMCM0:DRP57[14]
virtex7 CMT bittile 6
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[1] MMCM0:DRP48[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[3] MMCM0:DRP48[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[5] MMCM0:DRP48[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[7] MMCM0:DRP48[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[9] MMCM0:DRP48[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[11] MMCM0:DRP48[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[13] MMCM0:DRP48[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP48[15] MMCM0:DRP48[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[1] MMCM0:DRP49[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[3] MMCM0:DRP49[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[5] MMCM0:DRP49[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[7] MMCM0:DRP49[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[9] MMCM0:DRP49[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[11] MMCM0:MVDD_SEL[0] MMCM0:DRP49[10] MMCM0:SEL_HV_NMOS
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[13] MMCM0:EN_CURR_SINK[0] MMCM0:DRP49[12] MMCM0:MVDD_SEL[1]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP49[15] MMCM0:SUP_SEL_AREG MMCM0:DRP49[14] MMCM0:EN_CURR_SINK[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_VBG_SEL[1] MMCM0:DRP4A[1] MMCM0:AVDD_VBG_SEL[0] MMCM0:DRP4A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_VBG_SEL[3] MMCM0:DRP4A[3] MMCM0:AVDD_VBG_SEL[2] MMCM0:DRP4A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_VBG_PD[1] MMCM0:DRP4A[5] MMCM0:AVDD_VBG_PD[0] MMCM0:DRP4A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_COMP_SET[0] MMCM0:DRP4A[7] MMCM0:AVDD_VBG_PD[2] MMCM0:DRP4A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:AVDD_COMP_SET[2] MMCM0:DRP4A[9] MMCM0:AVDD_COMP_SET[1] MMCM0:DRP4A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4A[11] MMCM0:DRP4A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4A[13] MMCM0:DRP4A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4A[15] MMCM0:DRP4A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[1] MMCM0:DRP4B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[3] MMCM0:DRP4B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[5] MMCM0:DRP4B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[7] MMCM0:DRP4B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[9] MMCM0:DRP4B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[11] MMCM0:DRP4B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[13] MMCM0:DRP4B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4B[15] MMCM0:DRP4B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[1] MMCM0:DRP4C[0] MMCM0:HVLF_CNT_TEST[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[3] MMCM0:HVLF_CNT_TEST[1] MMCM0:DRP4C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[5] MMCM0:DRP4C[4] MMCM0:HVLF_CNT_TEST[2]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[7] MMCM0:HVLF_CNT_TEST[3] MMCM0:DRP4C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[9] MMCM0:DRP4C[8] MMCM0:HVLF_CNT_TEST[4]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[11] MMCM0:HVLF_CNT_TEST[5] MMCM0:DRP4C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[13] MMCM0:DRP4C[12] MMCM0:HVLF_CNT_TEST_EN
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4C[15] MMCM0:DRP4C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[1] MMCM0:DRP4D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[3] MMCM0:DRP4D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[5] MMCM0:DRP4D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[7] MMCM0:DRP4D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[9] MMCM0:DRP4D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[11] MMCM0:DRP4D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[13] MMCM0:DRP4D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4D[15] MMCM0:DRP4D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[1] MMCM0:DRP4E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP_RES[0] MMCM0:DRP4E[3] MMCM0:DRP4E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[5] MMCM0:CP_RES[1] MMCM0:DRP4E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP_BIAS_TRIP_SET MMCM0:DRP4E[7] MMCM0:DRP4E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[9] MMCM0:CP[0] MMCM0:DRP4E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP[1] MMCM0:DRP4E[11] MMCM0:DRP4E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4E[13] MMCM0:CP[2] MMCM0:DRP4E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CP[3] MMCM0:DRP4E[15] MMCM0:DRP4E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[1] MMCM0:DRP4F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[3] MMCM0:DRP4F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[5] MMCM0:DRP4F[4] MMCM0:LFHF[0]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[7] MMCM0:LFHF[1] MMCM0:DRP4F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[9] MMCM0:DRP4F[8] MMCM0:RES[0]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[11] MMCM0:RES[1] MMCM0:DRP4F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[13] MMCM0:DRP4F[12] MMCM0:RES[2]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP4F[15] MMCM0:RES[3] MMCM0:DRP4F[14]
virtex7 CMT bittile 7
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[1] MMCM0:DRP40[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[3] MMCM0:DRP40[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[5] MMCM0:DRP40[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[7] MMCM0:DRP40[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[9] MMCM0:DRP40[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[11] MMCM0:DRP40[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[13] MMCM0:DRP40[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP40[15] MMCM0:DRP40[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[1] MMCM0:DRP41[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[3] MMCM0:DRP41[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[5] MMCM0:DRP41[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[7] MMCM0:DRP41[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[9] MMCM0:DRP41[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[11] MMCM0:DRP41[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[13] MMCM0:DRP41[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP41[15] MMCM0:DRP41[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[1] MMCM0:DRP42[0] MMCM0:MAN_LF[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[3] MMCM0:MAN_LF[1] MMCM0:DRP42[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[5] MMCM0:DRP42[4] MMCM0:MAN_LF[2]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[7] MMCM0:VLF_HIGH_DIS_B MMCM0:DRP42[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[9] MMCM0:DRP42[8] MMCM0:LF_PEN[0]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[11] MMCM0:LF_PEN[1] MMCM0:DRP42[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[13] MMCM0:DRP42[12] MMCM0:LF_NEN[0]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP42[15] MMCM0:LF_NEN[1] MMCM0:DRP42[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[1] MMCM0:DRP43[0] MMCM0:LF_LOW_SEL
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[3] MMCM0:DRP43[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[5] MMCM0:DRP43[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[7] MMCM0:DRP43[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[9] MMCM0:DRP43[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[11] MMCM0:DRP43[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[13] MMCM0:DRP43[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP43[15] MMCM0:DRP43[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[1] MMCM0:DRP44[0] MMCM0:SPARE_ANALOG[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[3] MMCM0:SPARE_ANALOG[1] MMCM0:DRP44[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[5] MMCM0:DRP44[4] MMCM0:SPARE_ANALOG[2]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[7] MMCM0:SPARE_ANALOG[3] MMCM0:DRP44[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[9] MMCM0:DRP44[8] MMCM0:SPARE_ANALOG[4]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[11] MMCM0:DRP44[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[13] MMCM0:DRP44[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP44[15] MMCM0:DRP44[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[1] MMCM0:DRP45[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[3] MMCM0:DRP45[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[5] MMCM0:DRP45[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[7] MMCM0:DRP45[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[9] MMCM0:DRP45[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[11] MMCM0:VREF_START[0] MMCM0:DRP45[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[13] MMCM0:DRP45[12] MMCM0:VREF_START[1]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP45[15] MMCM0:DRP45[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[1] MMCM0:DRP46[0] MMCM0:VLF_HIGH_PWDN_B
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[3] MMCM0:DRP46[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[5] MMCM0:DRP46[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[7] MMCM0:DRP46[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[9] MMCM0:DRP46[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[11] MMCM0:DRP46[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[13] MMCM0:DRP46[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP46[15] MMCM0:DRP46[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[1] MMCM0:DRP47[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[3] MMCM0:DRP47[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[5] MMCM0:DRP47[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[7] MMCM0:DRP47[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[9] MMCM0:DRP47[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[11] MMCM0:DRP47[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[13] MMCM0:DRP47[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP47[15] MMCM0:DRP47[14]
virtex7 CMT bittile 8
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[1] MMCM0:DRP38[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[3] MMCM0:DRP38[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[5] MMCM0:DRP38[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[7] MMCM0:DRP38[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[9] MMCM0:DRP38[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[11] MMCM0:DRP38[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[13] MMCM0:DRP38[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP38[15] MMCM0:DRP38[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[1] MMCM0:DRP39[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[3] MMCM0:DRP39[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[5] MMCM0:DRP39[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[7] MMCM0:DRP39[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[9] MMCM0:DRP39[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[11] MMCM0:DRP39[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[13] MMCM0:DRP39[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP39[15] MMCM0:DRP39[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[1] MMCM0:DRP3A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[3] MMCM0:DRP3A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[5] MMCM0:DRP3A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[7] MMCM0:DRP3A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[9] MMCM0:DRP3A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[11] MMCM0:DRP3A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[13] MMCM0:DRP3A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3A[15] MMCM0:DRP3A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[1] MMCM0:DRP3B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[3] MMCM0:DRP3B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[5] MMCM0:DRP3B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[7] MMCM0:DRP3B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[9] MMCM0:DRP3B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[11] MMCM0:DRP3B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[13] MMCM0:DRP3B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3B[15] MMCM0:DRP3B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[1] MMCM0:DRP3C[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[3] MMCM0:DRP3C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[5] MMCM0:DRP3C[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[7] MMCM0:DRP3C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[9] MMCM0:DRP3C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[11] MMCM0:DRP3C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[13] MMCM0:DRP3C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3C[15] MMCM0:DRP3C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[1] MMCM0:DRP3D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[3] MMCM0:DRP3D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[5] MMCM0:DRP3D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[7] MMCM0:DRP3D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[9] MMCM0:DRP3D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[11] MMCM0:DRP3D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[13] MMCM0:DRP3D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3D[15] MMCM0:DRP3D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[1] MMCM0:DRP3E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[3] MMCM0:DRP3E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[5] MMCM0:DRP3E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[7] MMCM0:DRP3E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[9] MMCM0:DRP3E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[11] MMCM0:DRP3E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[13] MMCM0:DRP3E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3E[15] MMCM0:DRP3E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[1] MMCM0:DRP3F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[3] MMCM0:DRP3F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[5] MMCM0:DRP3F[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[7] MMCM0:DRP3F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[9] MMCM0:DRP3F[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[11] MMCM0:DRP3F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[13] MMCM0:DRP3F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP3F[15] MMCM0:DRP3F[14]
virtex7 CMT bittile 9
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[1] MMCM0:DRP30[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[3] MMCM0:DRP30[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[5] MMCM0:DRP30[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[7] MMCM0:DRP30[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[9] MMCM0:DRP30[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[11] MMCM0:DRP30[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[13] MMCM0:DRP30[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP30[15] MMCM0:DRP30[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[1] MMCM0:DRP31[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[3] MMCM0:DRP31[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[5] MMCM0:DRP31[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[7] MMCM0:DRP31[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[9] MMCM0:DRP31[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[11] MMCM0:DRP31[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[13] MMCM0:DRP31[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP31[15] MMCM0:DRP31[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[1] MMCM0:DRP32[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[3] MMCM0:DRP32[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[5] MMCM0:DRP32[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[7] MMCM0:DRP32[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[9] MMCM0:DRP32[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[11] MMCM0:DRP32[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[13] MMCM0:DRP32[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP32[15] MMCM0:DRP32[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[1] MMCM0:DRP33[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[3] MMCM0:DRP33[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[5] MMCM0:DRP33[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[7] MMCM0:DRP33[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[9] MMCM0:DRP33[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[11] MMCM0:DRP33[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[13] MMCM0:DRP33[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP33[15] MMCM0:DRP33[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[1] MMCM0:DRP34[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[3] MMCM0:DRP34[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[5] MMCM0:DRP34[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[7] MMCM0:DRP34[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[9] MMCM0:DRP34[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[11] MMCM0:DRP34[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[13] MMCM0:DRP34[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP34[15] MMCM0:DRP34[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[1] MMCM0:DRP35[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[3] MMCM0:DRP35[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[5] MMCM0:DRP35[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[7] MMCM0:DRP35[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[9] MMCM0:DRP35[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[11] MMCM0:DRP35[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[13] MMCM0:DRP35[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP35[15] MMCM0:DRP35[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[1] MMCM0:DRP36[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[3] MMCM0:DRP36[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[5] MMCM0:DRP36[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[7] MMCM0:DRP36[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[9] MMCM0:DRP36[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[11] MMCM0:DRP36[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[13] MMCM0:DRP36[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP36[15] MMCM0:DRP36[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[1] MMCM0:DRP37[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[3] MMCM0:DRP37[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[5] MMCM0:DRP37[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[7] MMCM0:DRP37[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[9] MMCM0:DRP37[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[11] MMCM0:DRP37[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[13] MMCM0:DRP37[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP37[15] MMCM0:DRP37[14]
virtex7 CMT bittile 10
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[1] MMCM0:DRP28[0] MMCM0:INTERP_EN[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[3] MMCM0:INTERP_EN[1] MMCM0:DRP28[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[5] MMCM0:DRP28[4] MMCM0:INTERP_EN[2]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[7] MMCM0:INTERP_EN[3] MMCM0:DRP28[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[9] MMCM0:DRP28[8] MMCM0:INTERP_EN[4]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[11] MMCM0:INTERP_EN[5] MMCM0:DRP28[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[13] MMCM0:DRP28[12] MMCM0:INTERP_EN[6]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP28[15] MMCM0:INTERP_EN[7] MMCM0:DRP28[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[1] MMCM0:DRP29[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[3] MMCM0:DRP29[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[5] MMCM0:DRP29[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[7] MMCM0:DRP29[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[9] MMCM0:DRP29[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[11] MMCM0:DRP29[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[13] MMCM0:DRP29[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP29[15] MMCM0:DRP29[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[1] MMCM0:DRP2A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[3] MMCM0:DRP2A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[5] MMCM0:DRP2A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[7] MMCM0:DRP2A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[9] MMCM0:DRP2A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[11] MMCM0:DRP2A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[13] MMCM0:DRP2A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2A[15] MMCM0:DRP2A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[1] MMCM0:DRP2B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[3] MMCM0:DRP2B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[5] MMCM0:DRP2B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[7] MMCM0:DRP2B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[9] MMCM0:DRP2B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[11] MMCM0:DRP2B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[13] MMCM0:DRP2B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2B[15] MMCM0:DRP2B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[1] MMCM0:DRP2C[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[3] MMCM0:DRP2C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[5] MMCM0:DRP2C[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[7] MMCM0:DRP2C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[9] MMCM0:DRP2C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[11] MMCM0:DRP2C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[13] MMCM0:DRP2C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2C[15] MMCM0:DRP2C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[1] MMCM0:DRP2D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[3] MMCM0:DRP2D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[5] MMCM0:DRP2D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[7] MMCM0:DRP2D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[9] MMCM0:DRP2D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[11] MMCM0:DRP2D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[13] MMCM0:DRP2D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2D[15] MMCM0:DRP2D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[1] MMCM0:DRP2E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[3] MMCM0:DRP2E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[5] MMCM0:DRP2E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[7] MMCM0:DRP2E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[9] MMCM0:DRP2E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[11] MMCM0:DRP2E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[13] MMCM0:DRP2E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2E[15] MMCM0:DRP2E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[1] MMCM0:DRP2F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[3] MMCM0:DRP2F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[5] MMCM0:DRP2F[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[7] MMCM0:DRP2F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[9] MMCM0:DRP2F[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[11] MMCM0:DRP2F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[13] MMCM0:DRP2F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP2F[15] MMCM0:DRP2F[14]
virtex7 CMT bittile 11
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[1] MMCM0:DRP20[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[3] MMCM0:DRP20[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[5] MMCM0:DRP20[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[7] MMCM0:DRP20[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[9] MMCM0:DRP20[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[11] MMCM0:DRP20[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[13] MMCM0:DRP20[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP20[15] MMCM0:DRP20[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[1] MMCM0:DRP21[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[3] MMCM0:DRP21[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[5] MMCM0:DRP21[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[7] MMCM0:DRP21[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[9] MMCM0:DRP21[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[11] MMCM0:DRP21[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[13] MMCM0:DRP21[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP21[15] MMCM0:DRP21[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[1] MMCM0:EN_VCO_DIV1 MMCM0:DRP22[0] MMCM0:EN_VCO_DIV6
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[3] MMCM0:DRP22[2] MMCM0:INTERP_TEST
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[5] MMCM0:DRP22[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[7] MMCM0:DRP22[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[9] MMCM0:DRP22[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[11] MMCM0:DRP22[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[13] MMCM0:DRP22[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP22[15] MMCM0:DRP22[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[1] MMCM0:DRP23[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[3] MMCM0:DRP23[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[5] MMCM0:DRP23[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[7] MMCM0:DRP23[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[9] MMCM0:DRP23[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[11] MMCM0:DRP23[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[13] MMCM0:DRP23[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP23[15] MMCM0:DRP23[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[1] MMCM0:DRP24[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[3] MMCM0:DRP24[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[5] MMCM0:DRP24[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[7] MMCM0:DRP24[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[9] MMCM0:DRP24[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[11] MMCM0:DRP24[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[13] MMCM0:DRP24[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP24[15] MMCM0:DRP24[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[1] MMCM0:DRP25[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[3] MMCM0:DRP25[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[5] MMCM0:DRP25[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[7] MMCM0:DRP25[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[9] MMCM0:DRP25[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[11] MMCM0:DRP25[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[13] MMCM0:DRP25[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP25[15] MMCM0:DRP25[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[1] MMCM0:DRP26[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:ANALOG_MISC[0] MMCM0:DRP26[3] MMCM0:DRP26[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[5] MMCM0:ANALOG_MISC[1] MMCM0:DRP26[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:ANALOG_MISC[2] MMCM0:DRP26[7] MMCM0:DRP26[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[9] MMCM0:ANALOG_MISC[3] MMCM0:DRP26[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[11] MMCM0:DRP26[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[13] MMCM0:DRP26[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP26[15] MMCM0:DRP26[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[1] MMCM0:DRP27[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[3] MMCM0:DRP27[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[5] MMCM0:DRP27[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[7] MMCM0:DRP27[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[9] MMCM0:DRP27[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[11] MMCM0:DRP27[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[13] MMCM0:DRP27[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP27[15] MMCM0:DRP27[14]
virtex7 CMT bittile 12
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[1] MMCM0:LOCK_CNT[1] MMCM0:DRP18[0] MMCM0:LOCK_CNT[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[3] MMCM0:LOCK_CNT[3] MMCM0:DRP18[2] MMCM0:LOCK_CNT[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[5] MMCM0:LOCK_CNT[5] MMCM0:DRP18[4] MMCM0:LOCK_CNT[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[7] MMCM0:LOCK_CNT[7] MMCM0:DRP18[6] MMCM0:LOCK_CNT[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[9] MMCM0:LOCK_CNT[9] MMCM0:DRP18[8] MMCM0:LOCK_CNT[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[11] MMCM0:DRP18[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[13] MMCM0:DRP18[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP18[15] MMCM0:DRP18[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[1] MMCM0:UNLOCK_CNT[1] MMCM0:DRP19[0] MMCM0:UNLOCK_CNT[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[3] MMCM0:UNLOCK_CNT[3] MMCM0:DRP19[2] MMCM0:UNLOCK_CNT[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[5] MMCM0:UNLOCK_CNT[5] MMCM0:DRP19[4] MMCM0:UNLOCK_CNT[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[7] MMCM0:UNLOCK_CNT[7] MMCM0:DRP19[6] MMCM0:UNLOCK_CNT[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[9] MMCM0:UNLOCK_CNT[9] MMCM0:DRP19[8] MMCM0:UNLOCK_CNT[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[11] MMCM0:LOCK_FB_DLY[1] MMCM0:DRP19[10] MMCM0:LOCK_FB_DLY[0]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[13] MMCM0:LOCK_FB_DLY[3] MMCM0:DRP19[12] MMCM0:LOCK_FB_DLY[2]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP19[15] MMCM0:DRP19[14] MMCM0:LOCK_FB_DLY[4]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[1] MMCM0:LOCK_SAT_HIGH[1] MMCM0:DRP1A[0] MMCM0:LOCK_SAT_HIGH[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[3] MMCM0:LOCK_SAT_HIGH[3] MMCM0:DRP1A[2] MMCM0:LOCK_SAT_HIGH[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[5] MMCM0:LOCK_SAT_HIGH[5] MMCM0:DRP1A[4] MMCM0:LOCK_SAT_HIGH[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[7] MMCM0:LOCK_SAT_HIGH[7] MMCM0:DRP1A[6] MMCM0:LOCK_SAT_HIGH[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[9] MMCM0:LOCK_SAT_HIGH[9] MMCM0:DRP1A[8] MMCM0:LOCK_SAT_HIGH[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[11] MMCM0:LOCK_REF_DLY[1] MMCM0:DRP1A[10] MMCM0:LOCK_REF_DLY[0]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[13] MMCM0:LOCK_REF_DLY[3] MMCM0:DRP1A[12] MMCM0:LOCK_REF_DLY[2]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1A[15] MMCM0:FREQ_COMP[0] MMCM0:DRP1A[14] MMCM0:LOCK_REF_DLY[4]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[1] MMCM0:DRP1B[0] MMCM0:FREQ_COMP[1]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[3] MMCM0:DRP1B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[5] MMCM0:DRP1B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[7] MMCM0:DRP1B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[9] MMCM0:DRP1B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[11] MMCM0:DRP1B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[13] MMCM0:DRP1B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1B[15] MMCM0:DRP1B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[1] MMCM0:SPARE_DIGITAL[1] MMCM0:DRP1C[0] MMCM0:SPARE_DIGITAL[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[3] MMCM0:SPARE_DIGITAL[3] MMCM0:DRP1C[2] MMCM0:SPARE_DIGITAL[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[5] MMCM0:DRP1C[4] MMCM0:SPARE_DIGITAL[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[7] MMCM0:DRP1C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[9] MMCM0:DRP1C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[11] MMCM0:DRP1C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[13] MMCM0:DRP1C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1C[15] MMCM0:DRP1C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[1] MMCM0:DRP1D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[3] MMCM0:DRP1D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[5] MMCM0:PFD[1] MMCM0:DRP1D[4] MMCM0:PFD[0]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[7] MMCM0:PFD[3] MMCM0:DRP1D[6] MMCM0:PFD[2]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[9] MMCM0:PFD[5] MMCM0:DRP1D[8] MMCM0:PFD[4]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[11] MMCM0:SEL_SLIPD MMCM0:DRP1D[10] MMCM0:PFD[6]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[13] MMCM0:DRP1D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1D[15] MMCM0:DRP1D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[1] MMCM0:DRP1E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[3] MMCM0:DRP1E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[5] MMCM0:DRP1E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[7] MMCM0:DRP1E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[9] MMCM0:DRP1E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[11] MMCM0:DRP1E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[13] MMCM0:DRP1E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1E[15] MMCM0:SUP_SEL_DREG MMCM0:DRP1E[14] MMCM0:SEL_LV_NMOS
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[1] MMCM0:DVDD_VBG_SEL[1] MMCM0:DRP1F[0] MMCM0:DVDD_VBG_SEL[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[3] MMCM0:DVDD_VBG_SEL[3] MMCM0:DRP1F[2] MMCM0:DVDD_VBG_SEL[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[5] MMCM0:DVDD_VBG_PD[1] MMCM0:DRP1F[4] MMCM0:DVDD_VBG_PD[0]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[7] MMCM0:DVDD_COMP_SET[0] MMCM0:DRP1F[6] MMCM0:DVDD_VBG_PD[2]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[9] MMCM0:DVDD_COMP_SET[2] MMCM0:DRP1F[8] MMCM0:DVDD_COMP_SET[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[11] MMCM0:DRP1F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[13] MMCM0:DRP1F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP1F[15] MMCM0:DRP1F[14]
virtex7 CMT bittile 13
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_LT[1] MMCM0:DRP10[1] MMCM0:CLKOUT4_LT[0] MMCM0:DRP10[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_LT[3] MMCM0:DRP10[3] MMCM0:CLKOUT4_LT[2] MMCM0:DRP10[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_LT[5] MMCM0:DRP10[5] MMCM0:CLKOUT4_LT[4] MMCM0:DRP10[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_HT[1] MMCM0:DRP10[7] MMCM0:CLKOUT4_HT[0] MMCM0:DRP10[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_HT[3] MMCM0:DRP10[9] MMCM0:CLKOUT4_HT[2] MMCM0:DRP10[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_HT[5] MMCM0:DRP10[11] MMCM0:CLKOUT4_HT[4] MMCM0:DRP10[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_PM[0] MMCM0:DRP10[13] MMCM0:CLKOUT4_EN MMCM0:DRP10[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_PM[2] MMCM0:DRP10[15] MMCM0:CLKOUT4_PM[1] MMCM0:DRP10[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_DT[1] MMCM0:DRP11[1] MMCM0:CLKOUT4_DT[0] MMCM0:DRP11[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_DT[3] MMCM0:DRP11[3] MMCM0:CLKOUT4_DT[2] MMCM0:DRP11[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_DT[5] MMCM0:DRP11[5] MMCM0:CLKOUT4_DT[4] MMCM0:DRP11[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_EDGE MMCM0:DRP11[7] MMCM0:CLKOUT4_NOCOUNT MMCM0:DRP11[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT4_CASCADE MMCM0:CLKOUT4_MX[1] MMCM0:DRP11[9] MMCM0:CLKOUT4_MX[0] MMCM0:CLKOUT4_USE_FINE_PS MMCM0:DRP11[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP11[11] MMCM0:DRP11[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP11[13] MMCM0:DRP11[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP11[15] MMCM0:DRP11[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_LT[1] MMCM0:DRP12[1] MMCM0:CLKOUT6_LT[0] MMCM0:DRP12[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_LT[3] MMCM0:DRP12[3] MMCM0:CLKOUT6_LT[2] MMCM0:DRP12[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_LT[5] MMCM0:DRP12[5] MMCM0:CLKOUT6_LT[4] MMCM0:DRP12[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_HT[1] MMCM0:DRP12[7] MMCM0:CLKOUT6_HT[0] MMCM0:DRP12[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_HT[3] MMCM0:DRP12[9] MMCM0:CLKOUT6_HT[2] MMCM0:DRP12[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_HT[5] MMCM0:DRP12[11] MMCM0:CLKOUT6_HT[4] MMCM0:DRP12[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_PM[0] MMCM0:DRP12[13] MMCM0:CLKOUT6_EN MMCM0:DRP12[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_PM[2] MMCM0:DRP12[15] MMCM0:CLKOUT6_PM[1] MMCM0:DRP12[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_DT[1] MMCM0:DRP13[1] MMCM0:CLKOUT6_DT[0] MMCM0:DRP13[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_DT[3] MMCM0:DRP13[3] MMCM0:CLKOUT6_DT[2] MMCM0:DRP13[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_DT[5] MMCM0:DRP13[5] MMCM0:CLKOUT6_DT[4] MMCM0:DRP13[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_EDGE MMCM0:DRP13[7] MMCM0:CLKOUT6_NOCOUNT MMCM0:DRP13[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT6_MX[1] MMCM0:DRP13[9] MMCM0:CLKOUT6_MX[0] MMCM0:CLKOUT6_USE_FINE_PS MMCM0:DRP13[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_FALL[0] MMCM0:DRP13[11] MMCM0:CLKFBOUT_FRAC_WF_FALL MMCM0:DRP13[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_FALL[2] MMCM0:DRP13[13] MMCM0:CLKFBOUT_PM_FALL[1] MMCM0:DRP13[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP13[15] MMCM0:DRP13[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_LT[1] MMCM0:DRP14[1] MMCM0:CLKFBOUT_LT[0] MMCM0:DRP14[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_LT[3] MMCM0:DRP14[3] MMCM0:CLKFBOUT_LT[2] MMCM0:DRP14[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_LT[5] MMCM0:DRP14[5] MMCM0:CLKFBOUT_LT[4] MMCM0:DRP14[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_HT[1] MMCM0:DRP14[7] MMCM0:CLKFBOUT_HT[0] MMCM0:DRP14[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_HT[3] MMCM0:DRP14[9] MMCM0:CLKFBOUT_HT[2] MMCM0:DRP14[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_HT[5] MMCM0:DRP14[11] MMCM0:CLKFBOUT_HT[4] MMCM0:DRP14[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_RISE[0] MMCM0:DRP14[13] MMCM0:CLKFBOUT_EN MMCM0:DRP14[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_PM_RISE[2] MMCM0:DRP14[15] MMCM0:CLKFBOUT_PM_RISE[1] MMCM0:DRP14[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_DT[1] MMCM0:DRP15[1] MMCM0:CLKFBOUT_DT[0] MMCM0:DRP15[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_DT[3] MMCM0:DRP15[3] MMCM0:CLKFBOUT_DT[2] MMCM0:DRP15[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_DT[5] MMCM0:DRP15[5] MMCM0:CLKFBOUT_DT[4] MMCM0:DRP15[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_EDGE MMCM0:DRP15[7] MMCM0:CLKFBOUT_NOCOUNT MMCM0:DRP15[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_MX[1] MMCM0:DRP15[9] MMCM0:CLKFBOUT_MX[0] MMCM0:CLKFBOUT_USE_FINE_PS MMCM0:DRP15[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_FRAC_EN MMCM0:DRP15[11] MMCM0:CLKFBOUT_FRAC_WF_RISE MMCM0:DRP15[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBOUT_FRAC[1] MMCM0:DRP15[13] MMCM0:CLKFBOUT_FRAC[0] MMCM0:DRP15[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP15[15] MMCM0:CLKFBOUT_FRAC[2] MMCM0:DRP15[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_LT[1] MMCM0:DRP16[1] MMCM0:DIVCLK_LT[0] MMCM0:DRP16[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_LT[3] MMCM0:DRP16[3] MMCM0:DIVCLK_LT[2] MMCM0:DRP16[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_LT[5] MMCM0:DRP16[5] MMCM0:DIVCLK_LT[4] MMCM0:DRP16[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_HT[1] MMCM0:DRP16[7] MMCM0:DIVCLK_HT[0] MMCM0:DRP16[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_HT[3] MMCM0:DRP16[9] MMCM0:DIVCLK_HT[2] MMCM0:DRP16[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_HT[5] MMCM0:DRP16[11] MMCM0:DIVCLK_HT[4] MMCM0:DRP16[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIVCLK_EDGE MMCM0:DRP16[13] MMCM0:DIVCLK_NOCOUNT MMCM0:DRP16[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP16[15] MMCM0:DRP16[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_LT[1] MMCM0:DRP17[1] MMCM0:CLKFBIN_LT[0] MMCM0:DRP17[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_LT[3] MMCM0:DRP17[3] MMCM0:CLKFBIN_LT[2] MMCM0:DRP17[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_LT[5] MMCM0:DRP17[5] MMCM0:CLKFBIN_LT[4] MMCM0:DRP17[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_HT[1] MMCM0:DRP17[7] MMCM0:CLKFBIN_HT[0] MMCM0:DRP17[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_HT[3] MMCM0:DRP17[9] MMCM0:CLKFBIN_HT[2] MMCM0:DRP17[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_HT[5] MMCM0:DRP17[11] MMCM0:CLKFBIN_HT[4] MMCM0:DRP17[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKFBIN_EDGE MMCM0:DRP17[13] MMCM0:CLKFBIN_NOCOUNT MMCM0:DRP17[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP17[15] MMCM0:DRP17[14]
virtex7 CMT bittile 14
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_LT[1] MMCM0:DRP08[1] MMCM0:CLKOUT0_LT[0] MMCM0:DRP08[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_LT[3] MMCM0:DRP08[3] MMCM0:CLKOUT0_LT[2] MMCM0:DRP08[2]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_LT[5] MMCM0:DRP08[5] MMCM0:CLKOUT0_LT[4] MMCM0:DRP08[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_HT[1] MMCM0:DRP08[7] MMCM0:CLKOUT0_HT[0] MMCM0:DRP08[6]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_HT[3] MMCM0:DRP08[9] MMCM0:CLKOUT0_HT[2] MMCM0:DRP08[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_HT[5] MMCM0:DRP08[11] MMCM0:CLKOUT0_HT[4] MMCM0:DRP08[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_RISE[0] MMCM0:DRP08[13] MMCM0:CLKOUT0_EN MMCM0:DRP08[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_RISE[2] MMCM0:DRP08[15] MMCM0:CLKOUT0_PM_RISE[1] MMCM0:DRP08[14]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_DT[1] MMCM0:DRP09[1] MMCM0:CLKOUT0_DT[0] MMCM0:DRP09[0]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_DT[3] MMCM0:DRP09[3] MMCM0:CLKOUT0_DT[2] MMCM0:DRP09[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_DT[5] MMCM0:DRP09[5] MMCM0:CLKOUT0_DT[4] MMCM0:DRP09[4]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_EDGE MMCM0:DRP09[7] MMCM0:CLKOUT0_NOCOUNT MMCM0:DRP09[6]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_MX[1] MMCM0:DRP09[9] MMCM0:CLKOUT0_MX[0] MMCM0:CLKOUT0_USE_FINE_PS MMCM0:DRP09[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_FRAC_EN MMCM0:DRP09[11] MMCM0:CLKOUT0_FRAC_WF_RISE MMCM0:DRP09[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_FRAC[1] MMCM0:DRP09[13] MMCM0:CLKOUT0_FRAC[0] MMCM0:DRP09[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP09[15] MMCM0:CLKOUT0_FRAC[2] MMCM0:DRP09[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_LT[1] MMCM0:DRP0A[1] MMCM0:CLKOUT1_LT[0] MMCM0:DRP0A[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_LT[3] MMCM0:DRP0A[3] MMCM0:CLKOUT1_LT[2] MMCM0:DRP0A[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_LT[5] MMCM0:DRP0A[5] MMCM0:CLKOUT1_LT[4] MMCM0:DRP0A[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_HT[1] MMCM0:DRP0A[7] MMCM0:CLKOUT1_HT[0] MMCM0:DRP0A[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_HT[3] MMCM0:DRP0A[9] MMCM0:CLKOUT1_HT[2] MMCM0:DRP0A[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_HT[5] MMCM0:DRP0A[11] MMCM0:CLKOUT1_HT[4] MMCM0:DRP0A[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_PM[0] MMCM0:DRP0A[13] MMCM0:CLKOUT1_EN MMCM0:DRP0A[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_PM[2] MMCM0:DRP0A[15] MMCM0:CLKOUT1_PM[1] MMCM0:DRP0A[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_DT[1] MMCM0:DRP0B[1] MMCM0:CLKOUT1_DT[0] MMCM0:DRP0B[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_DT[3] MMCM0:DRP0B[3] MMCM0:CLKOUT1_DT[2] MMCM0:DRP0B[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_DT[5] MMCM0:DRP0B[5] MMCM0:CLKOUT1_DT[4] MMCM0:DRP0B[4]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_EDGE MMCM0:DRP0B[7] MMCM0:CLKOUT1_NOCOUNT MMCM0:DRP0B[6]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT1_MX[1] MMCM0:DRP0B[9] MMCM0:CLKOUT1_MX[0] MMCM0:CLKOUT1_USE_FINE_PS MMCM0:DRP0B[8]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0B[11] MMCM0:DRP0B[10]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0B[13] MMCM0:DRP0B[12]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0B[15] MMCM0:DRP0B[14]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_LT[1] MMCM0:DRP0C[1] MMCM0:CLKOUT2_LT[0] MMCM0:DRP0C[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_LT[3] MMCM0:DRP0C[3] MMCM0:CLKOUT2_LT[2] MMCM0:DRP0C[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_LT[5] MMCM0:DRP0C[5] MMCM0:CLKOUT2_LT[4] MMCM0:DRP0C[4]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_HT[1] MMCM0:DRP0C[7] MMCM0:CLKOUT2_HT[0] MMCM0:DRP0C[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_HT[3] MMCM0:DRP0C[9] MMCM0:CLKOUT2_HT[2] MMCM0:DRP0C[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_HT[5] MMCM0:DRP0C[11] MMCM0:CLKOUT2_HT[4] MMCM0:DRP0C[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_PM[0] MMCM0:DRP0C[13] MMCM0:CLKOUT2_EN MMCM0:DRP0C[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_PM[2] MMCM0:DRP0C[15] MMCM0:CLKOUT2_PM[1] MMCM0:DRP0C[14]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_DT[1] MMCM0:DRP0D[1] MMCM0:CLKOUT2_DT[0] MMCM0:DRP0D[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_DT[3] MMCM0:DRP0D[3] MMCM0:CLKOUT2_DT[2] MMCM0:DRP0D[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_DT[5] MMCM0:DRP0D[5] MMCM0:CLKOUT2_DT[4] MMCM0:DRP0D[4]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_EDGE MMCM0:DRP0D[7] MMCM0:CLKOUT2_NOCOUNT MMCM0:DRP0D[6]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT2_MX[1] MMCM0:DRP0D[9] MMCM0:CLKOUT2_MX[0] MMCM0:CLKOUT2_USE_FINE_PS MMCM0:DRP0D[8]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0D[11] MMCM0:DRP0D[10]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0D[13] MMCM0:DRP0D[12]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0D[15] MMCM0:DRP0D[14]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_LT[1] MMCM0:DRP0E[1] MMCM0:CLKOUT3_LT[0] MMCM0:DRP0E[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_LT[3] MMCM0:DRP0E[3] MMCM0:CLKOUT3_LT[2] MMCM0:DRP0E[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_LT[5] MMCM0:DRP0E[5] MMCM0:CLKOUT3_LT[4] MMCM0:DRP0E[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_HT[1] MMCM0:DRP0E[7] MMCM0:CLKOUT3_HT[0] MMCM0:DRP0E[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_HT[3] MMCM0:DRP0E[9] MMCM0:CLKOUT3_HT[2] MMCM0:DRP0E[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_HT[5] MMCM0:DRP0E[11] MMCM0:CLKOUT3_HT[4] MMCM0:DRP0E[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_PM[0] MMCM0:DRP0E[13] MMCM0:CLKOUT3_EN MMCM0:DRP0E[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_PM[2] MMCM0:DRP0E[15] MMCM0:CLKOUT3_PM[1] MMCM0:DRP0E[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_DT[1] MMCM0:DRP0F[1] MMCM0:CLKOUT3_DT[0] MMCM0:DRP0F[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_DT[3] MMCM0:DRP0F[3] MMCM0:CLKOUT3_DT[2] MMCM0:DRP0F[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_DT[5] MMCM0:DRP0F[5] MMCM0:CLKOUT3_DT[4] MMCM0:DRP0F[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_EDGE MMCM0:DRP0F[7] MMCM0:CLKOUT3_NOCOUNT MMCM0:DRP0F[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT3_MX[1] MMCM0:DRP0F[9] MMCM0:CLKOUT3_MX[0] MMCM0:CLKOUT3_USE_FINE_PS MMCM0:DRP0F[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0F[11] MMCM0:DRP0F[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0F[13] MMCM0:DRP0F[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP0F[15] MMCM0:DRP0F[14]
virtex7 CMT bittile 15
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[1] MMCM0:MUX.PERF1[3] MMCM0:DRP00[0] MMCM0:MUX.PERF0[3]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[3] MMCM0:MUX.PERF3[3] MMCM0:DRP00[2] MMCM0:MUX.PERF2[3]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[5] MMCM0:DRP00[4]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[7] MMCM0:IN_DLY_MX_CVDD[1] MMCM0:DRP00[6] MMCM0:IN_DLY_MX_CVDD[0]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[9] MMCM0:IN_DLY_MX_CVDD[3] MMCM0:DRP00[8] MMCM0:IN_DLY_MX_CVDD[2]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[11] MMCM0:IN_DLY_MX_CVDD[5] MMCM0:DRP00[10] MMCM0:IN_DLY_MX_CVDD[4]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[13] MMCM0:HROW_DLY_SET[1] MMCM0:DRP00[12] MMCM0:HROW_DLY_SET[0]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP00[15] MMCM0:MUX.CLKIN2[2] MMCM0:DRP00[14] MMCM0:HROW_DLY_SET[2]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[1] MMCM0:MUX.CLKIN2[0] MMCM0:DRP01[0] MMCM0:MUX.CLKIN2[1]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[3] MMCM0:MUX.CLKIN1[1] MMCM0:DRP01[2] MMCM0:MUX.CLKIN1[2]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[5] MMCM0:MUX.CLKFBIN[2] MMCM0:DRP01[4] MMCM0:MUX.CLKIN1[0]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[7] MMCM0:MUX.CLKFBIN[0] MMCM0:DRP01[6] MMCM0:MUX.CLKFBIN[1]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:BUF.CLKOUT1_FREQ_BB MMCM0:DRP01[9] MMCM0:BUF.CLKOUT0_FREQ_BB MMCM0:DRP01[8]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:BUF.CLKOUT3_FREQ_BB MMCM0:DRP01[11] MMCM0:BUF.CLKOUT2_FREQ_BB MMCM0:DRP01[10]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[13] MMCM0:DRP01[12]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP01[15] MMCM0:DRP01[14]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[1] MMCM0:SYNTH_CLK_DIV[1] MMCM0:DRP02[0] MMCM0:SYNTH_CLK_DIV[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[3] MMCM0:DRP02[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[5] MMCM0:DRP02[4]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[7] MMCM0:DRP02[6]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[9] MMCM0:DRP02[8]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[11] MMCM0:DRP02[10]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[13] MMCM0:DRP02[12]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP02[15] MMCM0:DRP02[14]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[1] MMCM0:SKEW_FLOP_INV[1] MMCM0:DRP03[0] MMCM0:SKEW_FLOP_INV[0]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[3] MMCM0:SKEW_FLOP_INV[3] MMCM0:DRP03[2] MMCM0:SKEW_FLOP_INV[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[5] MMCM0:MUX.PERF0[1] MMCM0:DRP03[4] MMCM0:MUX.PERF0[2]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[7] MMCM0:MUX.PERF1[2] MMCM0:DRP03[6] MMCM0:MUX.PERF0[0]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[9] MMCM0:MUX.PERF1[0] MMCM0:DRP03[8] MMCM0:MUX.PERF1[1]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[11] MMCM0:MUX.PERF2[1] MMCM0:DRP03[10] MMCM0:MUX.PERF2[2]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[13] MMCM0:MUX.PERF3[2] MMCM0:DRP03[12] MMCM0:MUX.PERF2[0]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP03[15] MMCM0:MUX.PERF3[0] MMCM0:DRP03[14] MMCM0:MUX.PERF3[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[1] MMCM0:SS_STEPS[1] MMCM0:DRP04[0] MMCM0:SS_STEPS[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[3] MMCM0:SS_STEPS_INIT[0] MMCM0:DRP04[2] MMCM0:SS_STEPS[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[5] MMCM0:SS_STEPS_INIT[2] MMCM0:DRP04[4] MMCM0:SS_STEPS_INIT[1]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[7] MMCM0:DRP04[6]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKBURST_CNT[1] MMCM0:DRP04[9] MMCM0:CLKBURST_CNT[0] MMCM0:DRP04[8]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKBURST_CNT[3] MMCM0:DRP04[11] MMCM0:CLKBURST_CNT[2] MMCM0:DRP04[10]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKBURST_REPEAT MMCM0:DRP04[13] MMCM0:CLKBURST_ENABLE MMCM0:DRP04[12]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP04[15] MMCM0:TMUX_MUX_SEL[1] MMCM0:DRP04[14] MMCM0:TMUX_MUX_SEL[0]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[1] MMCM0:DRP05[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DIRECT_PATH_CNTRL MMCM0:DRP05[3] MMCM0:DRP05[2] MMCM0:IN_DLY_EN
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[5] MMCM0:IN_DLY_MX_DVDD[1] MMCM0:DRP05[4] MMCM0:IN_DLY_MX_DVDD[0]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[7] MMCM0:IN_DLY_MX_DVDD[3] MMCM0:DRP05[6] MMCM0:IN_DLY_MX_DVDD[2]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[9] MMCM0:IN_DLY_MX_DVDD[5] MMCM0:DRP05[8] MMCM0:IN_DLY_MX_DVDD[4]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[11] MMCM0:IN_DLY_SET[1] MMCM0:DRP05[10] MMCM0:IN_DLY_SET[0]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[13] MMCM0:IN_DLY_SET[3] MMCM0:DRP05[12] MMCM0:IN_DLY_SET[2]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP05[15] MMCM0:IN_DLY_SET[5] MMCM0:DRP05[14] MMCM0:IN_DLY_SET[4]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_LT[1] MMCM0:DRP06[1] MMCM0:CLKOUT5_LT[0] MMCM0:DRP06[0]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_LT[3] MMCM0:DRP06[3] MMCM0:CLKOUT5_LT[2] MMCM0:DRP06[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_LT[5] MMCM0:DRP06[5] MMCM0:CLKOUT5_LT[4] MMCM0:DRP06[4]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_HT[1] MMCM0:DRP06[7] MMCM0:CLKOUT5_HT[0] MMCM0:DRP06[6]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_HT[3] MMCM0:DRP06[9] MMCM0:CLKOUT5_HT[2] MMCM0:DRP06[8]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_HT[5] MMCM0:DRP06[11] MMCM0:CLKOUT5_HT[4] MMCM0:DRP06[10]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_PM[0] MMCM0:DRP06[13] MMCM0:CLKOUT5_EN MMCM0:DRP06[12]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_PM[2] MMCM0:DRP06[15] MMCM0:CLKOUT5_PM[1] MMCM0:DRP06[14]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_DT[1] MMCM0:DRP07[1] MMCM0:CLKOUT5_DT[0] MMCM0:DRP07[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_DT[3] MMCM0:DRP07[3] MMCM0:CLKOUT5_DT[2] MMCM0:DRP07[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_DT[5] MMCM0:DRP07[5] MMCM0:CLKOUT5_DT[4] MMCM0:DRP07[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_EDGE MMCM0:DRP07[7] MMCM0:CLKOUT5_NOCOUNT MMCM0:DRP07[6]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT5_MX[1] MMCM0:DRP07[9] MMCM0:CLKOUT5_MX[0] MMCM0:CLKOUT5_USE_FINE_PS MMCM0:DRP07[8]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_FALL[0] MMCM0:DRP07[11] MMCM0:CLKOUT0_FRAC_WF_FALL MMCM0:DRP07[10]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:CLKOUT0_PM_FALL[2] MMCM0:DRP07[13] MMCM0:CLKOUT0_PM_FALL[1] MMCM0:DRP07[12]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:DRP07[15] MMCM0:DRP07[14]
virtex7 CMT bittile 16
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB3[2] -
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB2[2] CMT_BOT:MUX.FREQ_BB3[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB1[2] CMT_BOT:MUX.FREQ_BB2[1]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB0[2] CMT_BOT:MUX.FREQ_BB1[1]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB0[1]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB3.D[0] -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB2.D[0] CMT_BOT:BUF.FREQ_BB3.U[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB1.D[0] CMT_BOT:BUF.FREQ_BB2.U[1]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB0.D[0] CMT_BOT:BUF.FREQ_BB1.U[1]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB3[2] CMT_BOT:BUF.FREQ_BB0.U[1]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB2[1] CMT_BOT:ENABLE.FREQ_BB3_S[1]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB1[2] CMT_BOT:ENABLE.FREQ_BB2_S[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB0[1] CMT_BOT:ENABLE.FREQ_BB1_S[1]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB3.U[0] CMT_BOT:ENABLE.FREQ_BB0_S[1]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB2.U[0] CMT_BOT:BUF.FREQ_BB3.D[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB1.U[0] CMT_BOT:BUF.FREQ_BB2.D[1]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.FREQ_BB0.U[0] CMT_BOT:BUF.FREQ_BB1.D[1]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB3[1] CMT_BOT:BUF.FREQ_BB0.D[1]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB2[0] CMT_BOT:ENABLE.FREQ_BB3_S[0]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB1[1] CMT_BOT:ENABLE.FREQ_BB2_S[0]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB0[0] CMT_BOT:ENABLE.FREQ_BB1_S[0]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB0_S[0]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.SYNC_BB.U -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:BUF.SYNC_BB.D CMT_BOT:ENABLE.SYNC_BB
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB3[0] -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:MUX.FREQ_BB1[0] CMT_BOT:MUX.FREQ_BB2[0]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB3[0] CMT_BOT:MUX.FREQ_BB0[0]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.FREQ_BB1[0] CMT_BOT:ENABLE.FREQ_BB2[2]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_BOT:ENABLE.SYNC_BB_S CMT_BOT:ENABLE.FREQ_BB0[2]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 17
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[2] PHASER_OUT0:CLKOUT_DIV[3]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[0] PHASER_OUT0:CLKOUT_DIV[1]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:DATA_CTL_N PHASER_OUT0:CTL_MODE[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLK_DELAY[5] PHASER_OUT0:EN_TEST_RING
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLK_DELAY[3] PHASER_OUT0:OCLK_DELAY[4]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLK_DELAY[1] PHASER_OUT0:OCLK_DELAY[2]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:STG1_BYPASS[0] PHASER_OUT0:OCLK_DELAY[0]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OUTPUT_CLK_SRC[0] PHASER_OUT0:OUTPUT_CLK_SRC[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:EN_OSERDES_RST PHASER_OUT0:COARSE_BYPASS
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:OCLKDELAY_INV PHASER_OUT0:PHASER_OUT_EN
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[10] PHASER_OUT0:DATA_RD_CYCLES
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[8] PHASER_OUT0:TEST_OPT[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[6] PHASER_OUT0:TEST_OPT[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[4] PHASER_OUT0:TEST_OPT[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[2] PHASER_OUT0:TEST_OPT[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:TEST_OPT[0] PHASER_OUT0:TEST_OPT[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 18
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:RST_SEL PHASER_IN0:REG_OPT_2
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:HALF_CYCLE_ADJ PHASER_IN0:SEL_CLK_OFFSET[2]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:INV.RST PHASER_IN0:MUX.PHASEREFCLK[0]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:STG1_PD_UPDATE[1] PHASER_IN0:STG1_PD_UPDATE[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:OUTPUT_CLK_SRC[3] PHASER_IN0:STG1_PD_UPDATE[0]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:ICLK_TO_RCLK_BYPASS PHASER_IN0:OUTPUT_CLK_SRC[2]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:PHASER_IN_EN PHASER_IN0:EN_ISERDES_RST
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:OUTPUT_CLK_SRC[1] PHASER_IN0:WR_CYCLES
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:SEL_CLK_OFFSET[1] PHASER_IN0:OUTPUT_CLK_SRC[0]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:SEL_OUT PHASER_IN0:SEL_CLK_OFFSET[0]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:RD_ADDR_INIT[0] PHASER_IN0:RD_ADDR_INIT[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:REG_OPT_1 PHASER_IN0:REG_OPT_4
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:DQS_AUTO_RECAL PHASER_IN0:DQS_BIAS_MODE
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:UPDATE_NONACTIVE PHASER_IN0:TEST_BP
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[6] PHASER_OUT0:CLKOUT_DIV[7]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV[4] PHASER_OUT0:CLKOUT_DIV[5]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV_ST[2] PHASER_OUT0:CLKOUT_DIV_ST[3]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:CLKOUT_DIV_ST[0] PHASER_OUT0:CLKOUT_DIV_ST[1]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:FINE_DELAY[5] PHASER_OUT0:SYNC_IN_DIV_RST
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:FINE_DELAY[3] PHASER_OUT0:FINE_DELAY[4]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:FINE_DELAY[1] PHASER_OUT0:FINE_DELAY[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:COARSE_DELAY[5] PHASER_OUT0:FINE_DELAY[0]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:COARSE_DELAY[3] PHASER_OUT0:COARSE_DELAY[4]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:COARSE_DELAY[1] PHASER_OUT0:COARSE_DELAY[2]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:MUX.PHASEREFCLK[3] PHASER_OUT0:COARSE_DELAY[0]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:MUX.PHASEREFCLK[1] PHASER_OUT0:MUX.PHASEREFCLK[2]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT0:INV.RST PHASER_OUT0:MUX.PHASEREFCLK[0]
virtex7 CMT bittile 19
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[7] -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[5] PHASER_IN0:CLKOUT_DIV[6]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV_ST[3] PHASER_IN0:CLKOUT_DIV[4]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV_ST[1] PHASER_IN0:CLKOUT_DIV_ST[2]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:SYNC_IN_DIV_RST PHASER_IN0:CLKOUT_DIV_ST[0]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FINE_DELAY[4] PHASER_IN0:FINE_DELAY[5]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FINE_DELAY[2] PHASER_IN0:FINE_DELAY[3]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FINE_DELAY[0] PHASER_IN0:FINE_DELAY[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:MUX.PHASEREFCLK[3] -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:MUX.PHASEREFCLK[1] PHASER_IN0:MUX.PHASEREFCLK[2]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[3] PHASER_IN0:BURST_MODE
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CLKOUT_DIV[1] PHASER_IN0:CLKOUT_DIV[2]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:CTL_MODE[0] PHASER_IN0:CLKOUT_DIV[0]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:DQS_FIND_PATTERN[2] PHASER_IN0:EN_TEST_RING
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:DQS_FIND_PATTERN[0] PHASER_IN0:DQS_FIND_PATTERN[1]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:FREQ_REF_DIV[0] PHASER_IN0:FREQ_REF_DIV[1]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:PD_REVERSE[2] -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN0:PD_REVERSE[0] PHASER_IN0:PD_REVERSE[1]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 20
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[2] PHASER_OUT1:CLKOUT_DIV[3]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[0] PHASER_OUT1:CLKOUT_DIV[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:DATA_CTL_N PHASER_OUT1:CTL_MODE[0]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLK_DELAY[5] PHASER_OUT1:EN_TEST_RING
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLK_DELAY[3] PHASER_OUT1:OCLK_DELAY[4]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLK_DELAY[1] PHASER_OUT1:OCLK_DELAY[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:STG1_BYPASS[0] PHASER_OUT1:OCLK_DELAY[0]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OUTPUT_CLK_SRC[0] PHASER_OUT1:OUTPUT_CLK_SRC[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:EN_OSERDES_RST PHASER_OUT1:COARSE_BYPASS
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:OCLKDELAY_INV PHASER_OUT1:PHASER_OUT_EN
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[10] PHASER_OUT1:DATA_RD_CYCLES
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[8] PHASER_OUT1:TEST_OPT[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[6] PHASER_OUT1:TEST_OPT[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[4] PHASER_OUT1:TEST_OPT[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[2] PHASER_OUT1:TEST_OPT[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:TEST_OPT[0] PHASER_OUT1:TEST_OPT[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 21
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[6] PHASER_OUT1:CLKOUT_DIV[7]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV[4] PHASER_OUT1:CLKOUT_DIV[5]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV_ST[2] PHASER_OUT1:CLKOUT_DIV_ST[3]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:CLKOUT_DIV_ST[0] PHASER_OUT1:CLKOUT_DIV_ST[1]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:FINE_DELAY[5] PHASER_OUT1:SYNC_IN_DIV_RST
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:FINE_DELAY[3] PHASER_OUT1:FINE_DELAY[4]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:FINE_DELAY[1] PHASER_OUT1:FINE_DELAY[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:COARSE_DELAY[5] PHASER_OUT1:FINE_DELAY[0]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:COARSE_DELAY[3] PHASER_OUT1:COARSE_DELAY[4]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:COARSE_DELAY[1] PHASER_OUT1:COARSE_DELAY[2]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:MUX.PHASEREFCLK[3] PHASER_OUT1:COARSE_DELAY[0]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:MUX.PHASEREFCLK[1] PHASER_OUT1:MUX.PHASEREFCLK[2]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT1:INV.RST PHASER_OUT1:MUX.PHASEREFCLK[0]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 22
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:MUX.PHASEREFCLK[3] -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:MUX.PHASEREFCLK[1] PHASER_IN1:MUX.PHASEREFCLK[2]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[3] PHASER_IN1:BURST_MODE
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[1] PHASER_IN1:CLKOUT_DIV[2]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CTL_MODE[0] PHASER_IN1:CLKOUT_DIV[0]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:DQS_FIND_PATTERN[2] PHASER_IN1:EN_TEST_RING
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:DQS_FIND_PATTERN[0] PHASER_IN1:DQS_FIND_PATTERN[1]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FREQ_REF_DIV[0] PHASER_IN1:FREQ_REF_DIV[1]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:PD_REVERSE[2] -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:PD_REVERSE[0] PHASER_IN1:PD_REVERSE[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:RST_SEL PHASER_IN1:REG_OPT_2
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:HALF_CYCLE_ADJ PHASER_IN1:SEL_CLK_OFFSET[2]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:INV.RST PHASER_IN1:MUX.PHASEREFCLK[0]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:STG1_PD_UPDATE[1] PHASER_IN1:STG1_PD_UPDATE[2]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:OUTPUT_CLK_SRC[3] PHASER_IN1:STG1_PD_UPDATE[0]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:ICLK_TO_RCLK_BYPASS PHASER_IN1:OUTPUT_CLK_SRC[2]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:PHASER_IN_EN PHASER_IN1:EN_ISERDES_RST
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:OUTPUT_CLK_SRC[1] PHASER_IN1:WR_CYCLES
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:SEL_CLK_OFFSET[1] PHASER_IN1:OUTPUT_CLK_SRC[0]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:SEL_OUT PHASER_IN1:SEL_CLK_OFFSET[0]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:RD_ADDR_INIT[0] PHASER_IN1:RD_ADDR_INIT[1]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:REG_OPT_1 PHASER_IN1:REG_OPT_4
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:DQS_AUTO_RECAL PHASER_IN1:DQS_BIAS_MODE
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:UPDATE_NONACTIVE PHASER_IN1:TEST_BP
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 23
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[7] -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV[5] PHASER_IN1:CLKOUT_DIV[6]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV_ST[3] PHASER_IN1:CLKOUT_DIV[4]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:CLKOUT_DIV_ST[1] PHASER_IN1:CLKOUT_DIV_ST[2]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:SYNC_IN_DIV_RST PHASER_IN1:CLKOUT_DIV_ST[0]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FINE_DELAY[4] PHASER_IN1:FINE_DELAY[5]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FINE_DELAY[2] PHASER_IN1:FINE_DELAY[3]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN1:FINE_DELAY[0] PHASER_IN1:FINE_DELAY[1]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 24
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CCIO1 HCLK_CMT:ENABLE.CCIO0 HCLK_CMT:MUX.FREQ_BB1[0] HCLK_CMT:MUX.FREQ_BB0[0]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CCIO3 HCLK_CMT:ENABLE.CCIO2 HCLK_CMT:MUX.FREQ_BB3[0] HCLK_CMT:MUX.FREQ_BB2[0]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PHASER_REF_BOUNCE0[0] HCLK_CMT:MUX.PHASER_REF_BOUNCE0[2] HCLK_CMT:ENABLE.FREQ_BB1 HCLK_CMT:ENABLE.FREQ_BB0
60 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PHASER_REF_BOUNCE1[2] HCLK_CMT:MUX.PHASER_REF_BOUNCE0[1] HCLK_CMT:ENABLE.FREQ_BB3 HCLK_CMT:ENABLE.FREQ_BB2
59 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[9] HCLK_CMT:MUX.HOUT0[8] HCLK_CMT:MUX.HOUT1[9] HCLK_CMT:MUX.HOUT1[8]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[11] HCLK_CMT:MUX.HOUT0[10] HCLK_CMT:MUX.HOUT1[11] HCLK_CMT:MUX.HOUT1[10]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[13] HCLK_CMT:MUX.HOUT0[12] HCLK_CMT:MUX.HOUT1[13] HCLK_CMT:MUX.HOUT1[12]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[2] HCLK_CMT:MUX.HOUT0[3] HCLK_CMT:MUX.HOUT1[2] HCLK_CMT:MUX.HOUT1[3]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[1] HCLK_CMT:MUX.HOUT0[4] HCLK_CMT:MUX.HOUT1[1] HCLK_CMT:MUX.HOUT1[4]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[6] HCLK_CMT:MUX.HOUT0[0] HCLK_CMT:MUX.HOUT1[6] HCLK_CMT:MUX.HOUT1[0]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT0[7] HCLK_CMT:MUX.HOUT0[5] HCLK_CMT:MUX.HOUT1[7] HCLK_CMT:MUX.HOUT1[5]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[9] HCLK_CMT:MUX.HOUT2[8] HCLK_CMT:MUX.HOUT3[9] HCLK_CMT:MUX.HOUT3[8]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[11] HCLK_CMT:MUX.HOUT2[10] HCLK_CMT:MUX.HOUT3[11] HCLK_CMT:MUX.HOUT3[10]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[13] HCLK_CMT:MUX.HOUT2[12] HCLK_CMT:MUX.HOUT3[13] HCLK_CMT:MUX.HOUT3[12]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[2] HCLK_CMT:MUX.HOUT2[3] HCLK_CMT:MUX.HOUT3[2] HCLK_CMT:MUX.HOUT3[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[1] HCLK_CMT:MUX.HOUT2[4] HCLK_CMT:MUX.HOUT3[1] HCLK_CMT:MUX.HOUT3[4]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[6] HCLK_CMT:MUX.HOUT2[0] HCLK_CMT:MUX.HOUT3[6] HCLK_CMT:MUX.HOUT3[0]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT2[7] HCLK_CMT:MUX.HOUT2[5] HCLK_CMT:MUX.HOUT3[7] HCLK_CMT:MUX.HOUT3[5]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[9] HCLK_CMT:MUX.HOUT4[8] HCLK_CMT:MUX.HOUT5[9] HCLK_CMT:MUX.HOUT5[8]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[11] HCLK_CMT:MUX.HOUT4[10] HCLK_CMT:MUX.HOUT5[11] HCLK_CMT:MUX.HOUT5[10]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[13] HCLK_CMT:MUX.HOUT4[12] HCLK_CMT:MUX.HOUT5[13] HCLK_CMT:MUX.HOUT5[12]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[2] HCLK_CMT:MUX.HOUT4[3] HCLK_CMT:MUX.HOUT5[2] HCLK_CMT:MUX.HOUT5[3]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[1] HCLK_CMT:MUX.HOUT4[4] HCLK_CMT:MUX.HOUT5[1] HCLK_CMT:MUX.HOUT5[4]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[6] HCLK_CMT:MUX.HOUT4[0] HCLK_CMT:MUX.HOUT5[6] HCLK_CMT:MUX.HOUT5[0]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT4[7] HCLK_CMT:MUX.HOUT4[5] HCLK_CMT:MUX.HOUT5[7] HCLK_CMT:MUX.HOUT5[5]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[9] HCLK_CMT:MUX.HOUT6[8] MMCM0:ENABLE.PERF1 MMCM0:ENABLE.PERF0
37 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[11] HCLK_CMT:MUX.HOUT6[10] MMCM0:ENABLE.PERF3 MMCM0:ENABLE.PERF2
36 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[13] HCLK_CMT:MUX.HOUT6[12] PHASER_IN1:ENABLE.RCLK PHASER_IN0:ENABLE.RCLK
35 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[2] HCLK_CMT:MUX.HOUT6[3] PHASER_IN3:ENABLE.RCLK PHASER_IN2:ENABLE.RCLK
34 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[1] HCLK_CMT:MUX.HOUT6[4] - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[6] HCLK_CMT:MUX.HOUT6[0] - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT6[7] HCLK_CMT:MUX.HOUT6[5] - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[1] MMCM0:MUX.CLKFBIN_HCLK[0] - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[3] MMCM0:MUX.CLKFBIN_HCLK[2] - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[5] MMCM0:MUX.CLKFBIN_HCLK[4] - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[9] MMCM0:MUX.CLKFBIN_HCLK[10] - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKFBIN_HCLK[7] MMCM0:MUX.CLKFBIN_HCLK[8] - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[0] MMCM0:MUX.CLKFBIN_HCLK[6] MMCM0:MUX.CLKIN1_HCLK[0] -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[2] MMCM0:MUX.CLKIN2_HCLK[1] MMCM0:MUX.CLKIN1_HCLK[2] MMCM0:MUX.CLKIN1_HCLK[1]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[4] MMCM0:MUX.CLKIN2_HCLK[3] MMCM0:MUX.CLKIN1_HCLK[4] MMCM0:MUX.CLKIN1_HCLK[3]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[10] MMCM0:MUX.CLKIN2_HCLK[5] MMCM0:MUX.CLKIN1_HCLK[10] MMCM0:MUX.CLKIN1_HCLK[5]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[8] MMCM0:MUX.CLKIN2_HCLK[9] MMCM0:MUX.CLKIN1_HCLK[8] MMCM0:MUX.CLKIN1_HCLK[9]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - MMCM0:MUX.CLKIN2_HCLK[6] MMCM0:MUX.CLKIN2_HCLK[7] MMCM0:MUX.CLKIN1_HCLK[6] MMCM0:MUX.CLKIN1_HCLK[7]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[1] HCLK_CMT:MUX.LCLK0_CMT_D[0] HCLK_CMT:MUX.LCLK1_CMT_D[1] HCLK_CMT:MUX.LCLK1_CMT_D[0]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[3] HCLK_CMT:MUX.LCLK0_CMT_D[2] HCLK_CMT:MUX.LCLK1_CMT_D[3] HCLK_CMT:MUX.LCLK1_CMT_D[2]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[5] HCLK_CMT:MUX.LCLK0_CMT_D[4] HCLK_CMT:MUX.LCLK1_CMT_D[5] HCLK_CMT:MUX.LCLK1_CMT_D[4]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_D[8] HCLK_CMT:MUX.LCLK0_CMT_D[6] HCLK_CMT:MUX.LCLK1_CMT_D[8] HCLK_CMT:MUX.LCLK1_CMT_D[6]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PHASER_REF_BOUNCE1[0] HCLK_CMT:MUX.LCLK0_CMT_D[7] - HCLK_CMT:MUX.LCLK1_CMT_D[7]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 25
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
47 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[7] HCLK_CMT:MUX.PHASER_REF_BOUNCE1[1] HCLK_CMT:MUX.LCLK1_CMT_U[7] -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[6] HCLK_CMT:MUX.LCLK0_CMT_U[8] HCLK_CMT:MUX.LCLK1_CMT_U[6] HCLK_CMT:MUX.LCLK1_CMT_U[8]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[4] HCLK_CMT:MUX.LCLK0_CMT_U[5] HCLK_CMT:MUX.LCLK1_CMT_U[4] HCLK_CMT:MUX.LCLK1_CMT_U[5]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[2] HCLK_CMT:MUX.LCLK0_CMT_U[3] HCLK_CMT:MUX.LCLK1_CMT_U[2] HCLK_CMT:MUX.LCLK1_CMT_U[3]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.LCLK0_CMT_U[0] HCLK_CMT:MUX.LCLK0_CMT_U[1] HCLK_CMT:MUX.LCLK1_CMT_U[0] HCLK_CMT:MUX.LCLK1_CMT_U[1]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[7] PLL:MUX.CLKIN2_HCLK[6] PLL:MUX.CLKIN1_HCLK[7] PLL:MUX.CLKIN1_HCLK[6]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[9] PLL:MUX.CLKIN2_HCLK[8] PLL:MUX.CLKIN1_HCLK[9] PLL:MUX.CLKIN1_HCLK[8]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[5] PLL:MUX.CLKIN2_HCLK[10] PLL:MUX.CLKIN1_HCLK[5] PLL:MUX.CLKIN1_HCLK[10]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[3] PLL:MUX.CLKIN2_HCLK[4] PLL:MUX.CLKIN1_HCLK[3] PLL:MUX.CLKIN1_HCLK[4]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKIN2_HCLK[1] PLL:MUX.CLKIN2_HCLK[2] PLL:MUX.CLKIN1_HCLK[1] PLL:MUX.CLKIN1_HCLK[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[6] PLL:MUX.CLKIN2_HCLK[0] - PLL:MUX.CLKIN1_HCLK[0]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[8] PLL:MUX.CLKFBIN_HCLK[7] - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[10] PLL:MUX.CLKFBIN_HCLK[9] - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[4] PLL:MUX.CLKFBIN_HCLK[5] - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[2] PLL:MUX.CLKFBIN_HCLK[3] - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:MUX.CLKFBIN_HCLK[0] PLL:MUX.CLKFBIN_HCLK[1] - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[5] HCLK_CMT:MUX.HOUT13[7] - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[0] HCLK_CMT:MUX.HOUT13[6] - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[4] HCLK_CMT:MUX.HOUT13[1] - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[3] HCLK_CMT:MUX.HOUT13[2] - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[12] HCLK_CMT:MUX.HOUT13[13] HCLK_CMT:MUX.PHASER_REF_BOUNCE3[0] HCLK_CMT:MUX.PHASER_REF_BOUNCE3[1]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[10] HCLK_CMT:MUX.HOUT13[11] HCLK_CMT:MUX.PHASER_REF_BOUNCE2[1] HCLK_CMT:MUX.PHASER_REF_BOUNCE3[2]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT13[8] HCLK_CMT:MUX.HOUT13[9] HCLK_CMT:MUX.PHASER_REF_BOUNCE2[2] HCLK_CMT:MUX.PHASER_REF_BOUNCE2[0]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[5] HCLK_CMT:MUX.HOUT11[7] HCLK_CMT:MUX.HOUT12[5] HCLK_CMT:MUX.HOUT12[7]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[0] HCLK_CMT:MUX.HOUT11[6] HCLK_CMT:MUX.HOUT12[0] HCLK_CMT:MUX.HOUT12[6]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[4] HCLK_CMT:MUX.HOUT11[1] HCLK_CMT:MUX.HOUT12[4] HCLK_CMT:MUX.HOUT12[1]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[3] HCLK_CMT:MUX.HOUT11[2] HCLK_CMT:MUX.HOUT12[3] HCLK_CMT:MUX.HOUT12[2]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[12] HCLK_CMT:MUX.HOUT11[13] HCLK_CMT:MUX.HOUT12[12] HCLK_CMT:MUX.HOUT12[13]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[10] HCLK_CMT:MUX.HOUT11[11] HCLK_CMT:MUX.HOUT12[10] HCLK_CMT:MUX.HOUT12[11]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT11[8] HCLK_CMT:MUX.HOUT11[9] HCLK_CMT:MUX.HOUT12[8] HCLK_CMT:MUX.HOUT12[9]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[5] HCLK_CMT:MUX.HOUT9[7] HCLK_CMT:MUX.HOUT10[5] HCLK_CMT:MUX.HOUT10[7]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[0] HCLK_CMT:MUX.HOUT9[6] HCLK_CMT:MUX.HOUT10[0] HCLK_CMT:MUX.HOUT10[6]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[4] HCLK_CMT:MUX.HOUT9[1] HCLK_CMT:MUX.HOUT10[4] HCLK_CMT:MUX.HOUT10[1]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[3] HCLK_CMT:MUX.HOUT9[2] HCLK_CMT:MUX.HOUT10[3] HCLK_CMT:MUX.HOUT10[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[12] HCLK_CMT:MUX.HOUT9[13] HCLK_CMT:MUX.HOUT10[12] HCLK_CMT:MUX.HOUT10[13]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[10] HCLK_CMT:MUX.HOUT9[11] HCLK_CMT:MUX.HOUT10[10] HCLK_CMT:MUX.HOUT10[11]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT9[8] HCLK_CMT:MUX.HOUT9[9] HCLK_CMT:MUX.HOUT10[8] HCLK_CMT:MUX.HOUT10[9]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[5] HCLK_CMT:MUX.HOUT7[7] HCLK_CMT:MUX.HOUT8[5] HCLK_CMT:MUX.HOUT8[7]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[0] HCLK_CMT:MUX.HOUT7[6] HCLK_CMT:MUX.HOUT8[0] HCLK_CMT:MUX.HOUT8[6]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[4] HCLK_CMT:MUX.HOUT7[1] HCLK_CMT:MUX.HOUT8[4] HCLK_CMT:MUX.HOUT8[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[3] HCLK_CMT:MUX.HOUT7[2] HCLK_CMT:MUX.HOUT8[3] HCLK_CMT:MUX.HOUT8[2]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[12] HCLK_CMT:MUX.HOUT7[13] HCLK_CMT:MUX.HOUT8[12] HCLK_CMT:MUX.HOUT8[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[10] HCLK_CMT:MUX.HOUT7[11] HCLK_CMT:MUX.HOUT8[10] HCLK_CMT:MUX.HOUT8[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.HOUT7[8] HCLK_CMT:MUX.HOUT7[9] HCLK_CMT:MUX.HOUT8[8] HCLK_CMT:MUX.HOUT8[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.FREQ_BB3[2] HCLK_CMT:MUX.FREQ_BB3[1] HCLK_CMT:MUX.FREQ_BB0[2] HCLK_CMT:MUX.FREQ_BB0[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[4] BUFMRCE1:MUX.I[5] BUFMRCE0:MUX.I[0] BUFMRCE0:MUX.I[1]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[5] BUFMRCE1:MUX.I[3] HCLK_CMT:MUX.FREQ_BB1[2] HCLK_CMT:MUX.FREQ_BB1[1]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[3] BUFMRCE0:MUX.I[4] HCLK_CMT:MUX.FREQ_BB2[2] HCLK_CMT:MUX.FREQ_BB2[1]
virtex7 CMT bittile 26
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_COMP_SET[1] PHASER_REF:AVDD_COMP_SET[2]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_PD[2] PHASER_REF:AVDD_COMP_SET[0]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_PD[0] PHASER_REF:AVDD_VBG_PD[1]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_SEL[2] PHASER_REF:AVDD_VBG_SEL[3]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:AVDD_VBG_SEL[0] PHASER_REF:AVDD_VBG_SEL[1]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CP[2] PHASER_REF:CP[3]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CP[0] PHASER_REF:CP[1]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CP_RES[0] PHASER_REF:CP_RES[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[14] PHASER_REF:CONTROL_0[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[12] PHASER_REF:CONTROL_0[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[10] PHASER_REF:CONTROL_0[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[8] PHASER_REF:CONTROL_0[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[6] PHASER_REF:CONTROL_0[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[4] PHASER_REF:CONTROL_0[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[2] PHASER_REF:CONTROL_0[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_0[0] PHASER_REF:CONTROL_0[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[14] PHASER_REF:CONTROL_1[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[12] PHASER_REF:CONTROL_1[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[10] PHASER_REF:CONTROL_1[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[8] PHASER_REF:CONTROL_1[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[6] PHASER_REF:CONTROL_1[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[4] PHASER_REF:CONTROL_1[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[2] PHASER_REF:CONTROL_1[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_1[0] PHASER_REF:CONTROL_1[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[14] PHASER_REF:CONTROL_2[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[12] PHASER_REF:CONTROL_2[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[10] PHASER_REF:CONTROL_2[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[8] PHASER_REF:CONTROL_2[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[6] PHASER_REF:CONTROL_2[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[4] PHASER_REF:CONTROL_2[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[2] PHASER_REF:CONTROL_2[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_2[0] PHASER_REF:CONTROL_2[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LF_NEN[0] PHASER_REF:LF_NEN[1]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LF_PEN[0] PHASER_REF:LF_PEN[1]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[8] PHASER_REF:LOCK_CNT[9]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[6] PHASER_REF:LOCK_CNT[7]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[4] PHASER_REF:LOCK_CNT[5]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[2] PHASER_REF:LOCK_CNT[3]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_CNT[0] PHASER_REF:LOCK_CNT[1]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:INV.PWRDWN PHASER_REF:PHASER_REF_EN
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_FB_DLY[3] PHASER_REF:LOCK_FB_DLY[4]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_FB_DLY[1] PHASER_REF:LOCK_FB_DLY[2]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[6] PHASER_REF:LOCK_FB_DLY[0]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[4] PHASER_REF:PFD[5]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[2] PHASER_REF:PFD[3]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PFD[0] PHASER_REF:PFD[1]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:MAN_LF[1] PHASER_REF:MAN_LF[2]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:INV.RST PHASER_REF:MAN_LF[0]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[14] PHASER_REF:CONTROL_3[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[12] PHASER_REF:CONTROL_3[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[10] PHASER_REF:CONTROL_3[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[8] PHASER_REF:CONTROL_3[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[6] PHASER_REF:CONTROL_3[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[4] PHASER_REF:CONTROL_3[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[2] PHASER_REF:CONTROL_3[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_3[0] PHASER_REF:CONTROL_3[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:SEL_LF_HIGH[2] PHASER_REF:SUP_SEL_AREG
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:SEL_LF_HIGH[0] PHASER_REF:SEL_LF_HIGH[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_REF_DLY[3] PHASER_REF:LOCK_REF_DLY[4]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:LOCK_REF_DLY[1] PHASER_REF:LOCK_REF_DLY[2]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:SEL_SLIPD PHASER_REF:LOCK_REF_DLY[0]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:TMUX_MUX_SEL[0] PHASER_REF:TMUX_MUX_SEL[1]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PHASER_REF_MISC[2] PHASER_REF:CP_BIAS_TRIP_SET
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:PHASER_REF_MISC[0] PHASER_REF:PHASER_REF_MISC[1]
virtex7 CMT bittile 27
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[2] PHASER_OUT2:CLKOUT_DIV[3]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[0] PHASER_OUT2:CLKOUT_DIV[1]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:DATA_CTL_N PHASER_OUT2:CTL_MODE[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLK_DELAY[5] PHASER_OUT2:EN_TEST_RING
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLK_DELAY[3] PHASER_OUT2:OCLK_DELAY[4]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLK_DELAY[1] PHASER_OUT2:OCLK_DELAY[2]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:STG1_BYPASS[0] PHASER_OUT2:OCLK_DELAY[0]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OUTPUT_CLK_SRC[0] PHASER_OUT2:OUTPUT_CLK_SRC[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:EN_OSERDES_RST PHASER_OUT2:COARSE_BYPASS
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:OCLKDELAY_INV PHASER_OUT2:PHASER_OUT_EN
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[10] PHASER_OUT2:DATA_RD_CYCLES
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[8] PHASER_OUT2:TEST_OPT[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[6] PHASER_OUT2:TEST_OPT[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[4] PHASER_OUT2:TEST_OPT[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[2] PHASER_OUT2:TEST_OPT[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:TEST_OPT[0] PHASER_OUT2:TEST_OPT[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[14] PHASER_REF:CONTROL_5[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[12] PHASER_REF:CONTROL_5[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[10] PHASER_REF:CONTROL_5[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[8] PHASER_REF:CONTROL_5[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[6] PHASER_REF:CONTROL_5[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[4] PHASER_REF:CONTROL_5[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[2] PHASER_REF:CONTROL_5[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_5[0] PHASER_REF:CONTROL_5[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[14] PHASER_REF:CONTROL_4[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[12] PHASER_REF:CONTROL_4[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[10] PHASER_REF:CONTROL_4[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[8] PHASER_REF:CONTROL_4[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[6] PHASER_REF:CONTROL_4[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[4] PHASER_REF:CONTROL_4[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[2] PHASER_REF:CONTROL_4[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_REF:CONTROL_4[0] PHASER_REF:CONTROL_4[1]
virtex7 CMT bittile 28
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:RST_SEL PHASER_IN2:REG_OPT_2
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:HALF_CYCLE_ADJ PHASER_IN2:SEL_CLK_OFFSET[2]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:INV.RST PHASER_IN2:MUX.PHASEREFCLK[0]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:STG1_PD_UPDATE[1] PHASER_IN2:STG1_PD_UPDATE[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:OUTPUT_CLK_SRC[3] PHASER_IN2:STG1_PD_UPDATE[0]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:ICLK_TO_RCLK_BYPASS PHASER_IN2:OUTPUT_CLK_SRC[2]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:PHASER_IN_EN PHASER_IN2:EN_ISERDES_RST
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:OUTPUT_CLK_SRC[1] PHASER_IN2:WR_CYCLES
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:SEL_CLK_OFFSET[1] PHASER_IN2:OUTPUT_CLK_SRC[0]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:SEL_OUT PHASER_IN2:SEL_CLK_OFFSET[0]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:RD_ADDR_INIT[0] PHASER_IN2:RD_ADDR_INIT[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:REG_OPT_1 PHASER_IN2:REG_OPT_4
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:DQS_AUTO_RECAL PHASER_IN2:DQS_BIAS_MODE
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:UPDATE_NONACTIVE PHASER_IN2:TEST_BP
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[6] PHASER_OUT2:CLKOUT_DIV[7]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV[4] PHASER_OUT2:CLKOUT_DIV[5]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV_ST[2] PHASER_OUT2:CLKOUT_DIV_ST[3]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:CLKOUT_DIV_ST[0] PHASER_OUT2:CLKOUT_DIV_ST[1]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:FINE_DELAY[5] PHASER_OUT2:SYNC_IN_DIV_RST
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:FINE_DELAY[3] PHASER_OUT2:FINE_DELAY[4]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:FINE_DELAY[1] PHASER_OUT2:FINE_DELAY[2]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:COARSE_DELAY[5] PHASER_OUT2:FINE_DELAY[0]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:COARSE_DELAY[3] PHASER_OUT2:COARSE_DELAY[4]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:COARSE_DELAY[1] PHASER_OUT2:COARSE_DELAY[2]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:MUX.PHASEREFCLK[3] PHASER_OUT2:COARSE_DELAY[0]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:MUX.PHASEREFCLK[1] PHASER_OUT2:MUX.PHASEREFCLK[2]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT2:INV.RST PHASER_OUT2:MUX.PHASEREFCLK[0]
virtex7 CMT bittile 29
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[7] -
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[5] PHASER_IN2:CLKOUT_DIV[6]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV_ST[3] PHASER_IN2:CLKOUT_DIV[4]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV_ST[1] PHASER_IN2:CLKOUT_DIV_ST[2]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:SYNC_IN_DIV_RST PHASER_IN2:CLKOUT_DIV_ST[0]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FINE_DELAY[4] PHASER_IN2:FINE_DELAY[5]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FINE_DELAY[2] PHASER_IN2:FINE_DELAY[3]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FINE_DELAY[0] PHASER_IN2:FINE_DELAY[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:MUX.PHASEREFCLK[3] -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:MUX.PHASEREFCLK[1] PHASER_IN2:MUX.PHASEREFCLK[2]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[3] PHASER_IN2:BURST_MODE
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CLKOUT_DIV[1] PHASER_IN2:CLKOUT_DIV[2]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:CTL_MODE[0] PHASER_IN2:CLKOUT_DIV[0]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:DQS_FIND_PATTERN[2] PHASER_IN2:EN_TEST_RING
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:DQS_FIND_PATTERN[0] PHASER_IN2:DQS_FIND_PATTERN[1]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:FREQ_REF_DIV[0] PHASER_IN2:FREQ_REF_DIV[1]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:PD_REVERSE[2] -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN2:PD_REVERSE[0] PHASER_IN2:PD_REVERSE[1]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 30
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[2] PHASER_OUT3:CLKOUT_DIV[3]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[0] PHASER_OUT3:CLKOUT_DIV[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:DATA_CTL_N PHASER_OUT3:CTL_MODE[0]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLK_DELAY[5] PHASER_OUT3:EN_TEST_RING
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLK_DELAY[3] PHASER_OUT3:OCLK_DELAY[4]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLK_DELAY[1] PHASER_OUT3:OCLK_DELAY[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:STG1_BYPASS[0] PHASER_OUT3:OCLK_DELAY[0]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OUTPUT_CLK_SRC[0] PHASER_OUT3:OUTPUT_CLK_SRC[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:EN_OSERDES_RST PHASER_OUT3:COARSE_BYPASS
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:OCLKDELAY_INV PHASER_OUT3:PHASER_OUT_EN
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[10] PHASER_OUT3:DATA_RD_CYCLES
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[8] PHASER_OUT3:TEST_OPT[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[6] PHASER_OUT3:TEST_OPT[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[4] PHASER_OUT3:TEST_OPT[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[2] PHASER_OUT3:TEST_OPT[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:TEST_OPT[0] PHASER_OUT3:TEST_OPT[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 31
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[6] PHASER_OUT3:CLKOUT_DIV[7]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV[4] PHASER_OUT3:CLKOUT_DIV[5]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV_ST[2] PHASER_OUT3:CLKOUT_DIV_ST[3]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:CLKOUT_DIV_ST[0] PHASER_OUT3:CLKOUT_DIV_ST[1]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:FINE_DELAY[5] PHASER_OUT3:SYNC_IN_DIV_RST
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:FINE_DELAY[3] PHASER_OUT3:FINE_DELAY[4]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:FINE_DELAY[1] PHASER_OUT3:FINE_DELAY[2]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:COARSE_DELAY[5] PHASER_OUT3:FINE_DELAY[0]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:COARSE_DELAY[3] PHASER_OUT3:COARSE_DELAY[4]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:COARSE_DELAY[1] PHASER_OUT3:COARSE_DELAY[2]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:MUX.PHASEREFCLK[3] PHASER_OUT3:COARSE_DELAY[0]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:MUX.PHASEREFCLK[1] PHASER_OUT3:MUX.PHASEREFCLK[2]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_OUT3:INV.RST PHASER_OUT3:MUX.PHASEREFCLK[0]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 32
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:MUX.PHASEREFCLK[3] -
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:MUX.PHASEREFCLK[1] PHASER_IN3:MUX.PHASEREFCLK[2]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[3] PHASER_IN3:BURST_MODE
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[1] PHASER_IN3:CLKOUT_DIV[2]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CTL_MODE[0] PHASER_IN3:CLKOUT_DIV[0]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:DQS_FIND_PATTERN[2] PHASER_IN3:EN_TEST_RING
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:DQS_FIND_PATTERN[0] PHASER_IN3:DQS_FIND_PATTERN[1]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FREQ_REF_DIV[0] PHASER_IN3:FREQ_REF_DIV[1]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:PD_REVERSE[2] -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:PD_REVERSE[0] PHASER_IN3:PD_REVERSE[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:RST_SEL PHASER_IN3:REG_OPT_2
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:HALF_CYCLE_ADJ PHASER_IN3:SEL_CLK_OFFSET[2]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:INV.RST PHASER_IN3:MUX.PHASEREFCLK[0]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:STG1_PD_UPDATE[1] PHASER_IN3:STG1_PD_UPDATE[2]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:OUTPUT_CLK_SRC[3] PHASER_IN3:STG1_PD_UPDATE[0]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:ICLK_TO_RCLK_BYPASS PHASER_IN3:OUTPUT_CLK_SRC[2]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:PHASER_IN_EN PHASER_IN3:EN_ISERDES_RST
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:OUTPUT_CLK_SRC[1] PHASER_IN3:WR_CYCLES
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:SEL_CLK_OFFSET[1] PHASER_IN3:OUTPUT_CLK_SRC[0]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:SEL_OUT PHASER_IN3:SEL_CLK_OFFSET[0]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:RD_ADDR_INIT[0] PHASER_IN3:RD_ADDR_INIT[1]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:REG_OPT_1 PHASER_IN3:REG_OPT_4
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:DQS_AUTO_RECAL PHASER_IN3:DQS_BIAS_MODE
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:UPDATE_NONACTIVE PHASER_IN3:TEST_BP
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 33
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[7] -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV[5] PHASER_IN3:CLKOUT_DIV[6]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV_ST[3] PHASER_IN3:CLKOUT_DIV[4]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:CLKOUT_DIV_ST[1] PHASER_IN3:CLKOUT_DIV_ST[2]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:SYNC_IN_DIV_RST PHASER_IN3:CLKOUT_DIV_ST[0]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FINE_DELAY[4] PHASER_IN3:FINE_DELAY[5]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FINE_DELAY[2] PHASER_IN3:FINE_DELAY[3]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHASER_IN3:FINE_DELAY[0] PHASER_IN3:FINE_DELAY[1]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 34
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CMD_OFFSET[4] PHY_CONTROL:CMD_OFFSET[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CMD_OFFSET[2] PHY_CONTROL:CMD_OFFSET[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CMD_OFFSET[0] PHY_CONTROL:CMD_OFFSET[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_TOGGLE[2] PHY_CONTROL:AO_TOGGLE[3]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_TOGGLE[0] PHY_CONTROL:AO_TOGGLE[1]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:EVENTS_DELAY[4] PHY_CONTROL:EVENTS_DELAY[5]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:EVENTS_DELAY[2] PHY_CONTROL:EVENTS_DELAY[3]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:EVENTS_DELAY[0] PHY_CONTROL:EVENTS_DELAY[1]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:FOUR_WINDOW_CLOCKS[4] PHY_CONTROL:FOUR_WINDOW_CLOCKS[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:FOUR_WINDOW_CLOCKS[2] PHY_CONTROL:FOUR_WINDOW_CLOCKS[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:FOUR_WINDOW_CLOCKS[0] PHY_CONTROL:FOUR_WINDOW_CLOCKS[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DI_DURATION[1] PHY_CONTROL:DI_DURATION[2]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CLK_RATIO[2] PHY_CONTROL:DI_DURATION[0]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CLK_RATIO[0] PHY_CONTROL:CLK_RATIO[1]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_1[4] PHY_CONTROL:WR_CMD_OFFSET_1[5]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_1[2] PHY_CONTROL:WR_CMD_OFFSET_1[3]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_1[0] PHY_CONTROL:WR_CMD_OFFSET_1[1]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_1[4] PHY_CONTROL:WR_DURATION_1[5]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_1[2] PHY_CONTROL:WR_DURATION_1[3]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_1[0] PHY_CONTROL:WR_DURATION_1[1]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_1[4] PHY_CONTROL:RD_CMD_OFFSET_1[5]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_1[2] PHY_CONTROL:RD_CMD_OFFSET_1[3]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_1[0] PHY_CONTROL:RD_CMD_OFFSET_1[1]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_1[4] PHY_CONTROL:RD_DURATION_1[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_1[2] PHY_CONTROL:RD_DURATION_1[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_1[0] PHY_CONTROL:RD_DURATION_1[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DISABLE_SEQ_MATCH -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:MULTI_REGION PHY_CONTROL:SYNC_MODE
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DO_DURATION[2] PHY_CONTROL:SPARE
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DO_DURATION[0] PHY_CONTROL:DO_DURATION[1]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_0[4] PHY_CONTROL:WR_CMD_OFFSET_0[5]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_0[2] PHY_CONTROL:WR_CMD_OFFSET_0[3]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_0[0] PHY_CONTROL:WR_CMD_OFFSET_0[1]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_0[4] PHY_CONTROL:WR_DURATION_0[5]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_0[2] PHY_CONTROL:WR_DURATION_0[3]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_0[0] PHY_CONTROL:WR_DURATION_0[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_0[4] PHY_CONTROL:RD_CMD_OFFSET_0[5]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_0[2] PHY_CONTROL:RD_CMD_OFFSET_0[3]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_0[0] PHY_CONTROL:RD_CMD_OFFSET_0[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_0[4] PHY_CONTROL:RD_DURATION_0[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_0[2] PHY_CONTROL:RD_DURATION_0[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_0[0] PHY_CONTROL:RD_DURATION_0[1]
virtex7 CMT bittile 35
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:BURST_MODE -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DATA_CTL_C_N PHY_CONTROL:DATA_CTL_D_N
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:DATA_CTL_A_N PHY_CONTROL:DATA_CTL_B_N
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_3[4] PHY_CONTROL:WR_CMD_OFFSET_3[5]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_3[2] PHY_CONTROL:WR_CMD_OFFSET_3[3]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_3[0] PHY_CONTROL:WR_CMD_OFFSET_3[1]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_3[4] PHY_CONTROL:WR_DURATION_3[5]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_3[2] PHY_CONTROL:WR_DURATION_3[3]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_3[0] PHY_CONTROL:WR_DURATION_3[1]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_3[4] PHY_CONTROL:RD_CMD_OFFSET_3[5]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_3[2] PHY_CONTROL:RD_CMD_OFFSET_3[3]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_3[0] PHY_CONTROL:RD_CMD_OFFSET_3[1]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_3[4] PHY_CONTROL:RD_DURATION_3[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_3[2] PHY_CONTROL:RD_DURATION_3[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_3[0] PHY_CONTROL:RD_DURATION_3[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_WRLVL_EN[3] PHY_CONTROL:PHY_COUNT_ENABLE
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:AO_WRLVL_EN[1] PHY_CONTROL:AO_WRLVL_EN[2]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CO_DURATION[2] PHY_CONTROL:AO_WRLVL_EN[0]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:CO_DURATION[0] PHY_CONTROL:CO_DURATION[1]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_2[4] PHY_CONTROL:WR_CMD_OFFSET_2[5]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_2[2] PHY_CONTROL:WR_CMD_OFFSET_2[3]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_CMD_OFFSET_2[0] PHY_CONTROL:WR_CMD_OFFSET_2[1]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_2[4] PHY_CONTROL:WR_DURATION_2[5]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_2[2] PHY_CONTROL:WR_DURATION_2[3]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:WR_DURATION_2[0] PHY_CONTROL:WR_DURATION_2[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_2[4] PHY_CONTROL:RD_CMD_OFFSET_2[5]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_2[2] PHY_CONTROL:RD_CMD_OFFSET_2[3]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_CMD_OFFSET_2[0] PHY_CONTROL:RD_CMD_OFFSET_2[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_2[4] PHY_CONTROL:RD_DURATION_2[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_2[2] PHY_CONTROL:RD_DURATION_2[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PHY_CONTROL:RD_DURATION_2[0] PHY_CONTROL:RD_DURATION_2[1]
virtex7 CMT bittile 36
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB3[2] -
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB2[2] CMT_TOP:MUX.FREQ_BB3[1]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB1[2] CMT_TOP:MUX.FREQ_BB2[1]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB0[2] CMT_TOP:MUX.FREQ_BB1[1]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.SYNCIN[2] CMT_TOP:MUX.FREQ_BB0[1]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.SYNCIN[0] CMT_TOP:MUX.SYNCIN[1]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB3.D[0] CMT_TOP:MUX.MEMREFCLK[2]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB2.D[0] CMT_TOP:BUF.FREQ_BB3.U[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB1.D[0] CMT_TOP:BUF.FREQ_BB2.U[1]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB0.D[0] CMT_TOP:BUF.FREQ_BB1.U[1]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB3_N[1] CMT_TOP:BUF.FREQ_BB0.U[1]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB2_N[1] CMT_TOP:ENABLE.FREQ_BB3[2]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB1_N[1] CMT_TOP:ENABLE.FREQ_BB2[2]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB0_N[1] CMT_TOP:ENABLE.FREQ_BB1[2]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB3.U[0] CMT_TOP:ENABLE.FREQ_BB0[2]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB2.U[0] CMT_TOP:BUF.FREQ_BB3.D[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB1.U[0] CMT_TOP:BUF.FREQ_BB2.D[1]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.FREQ_BB0.U[0] CMT_TOP:BUF.FREQ_BB1.D[1]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB3_N[0] CMT_TOP:BUF.FREQ_BB0.D[1]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB2_N[0] CMT_TOP:ENABLE.FREQ_BB3[1]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB1_N[0] CMT_TOP:ENABLE.FREQ_BB2[1]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB0_N[0] CMT_TOP:ENABLE.FREQ_BB1[1]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.MEMREFCLK[1] CMT_TOP:ENABLE.FREQ_BB0[1]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:DRIVE.SYNC_BB CMT_TOP:MUX.MEMREFCLK[0]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.SYNC_BB.U CMT_TOP:ENABLE.SYNC_BB[1]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:BUF.SYNC_BB.D CMT_TOP:ENABLE.SYNC_BB_N
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQREFCLK[1] CMT_TOP:MUX.FREQREFCLK[2]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB3[0] CMT_TOP:MUX.FREQREFCLK[0]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:MUX.FREQ_BB1[0] CMT_TOP:MUX.FREQ_BB2[0]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB3[0] CMT_TOP:MUX.FREQ_BB0[0]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.FREQ_BB1[0] CMT_TOP:ENABLE.FREQ_BB2[0]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - CMT_TOP:ENABLE.SYNC_BB[0] CMT_TOP:ENABLE.FREQ_BB0[0]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT bittile 37
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP07[14] PLL:DRP07[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP07[12] PLL:DRP07[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP07[10] PLL:DRP07[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_MX[0] PLL:DRP07[8] PLL:CLKOUT5_MX[1] PLL:DRP07[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_NOCOUNT PLL:DRP07[6] PLL:CLKOUT5_EDGE PLL:DRP07[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_DT[4] PLL:DRP07[4] PLL:CLKOUT5_DT[5] PLL:DRP07[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_DT[2] PLL:DRP07[2] PLL:CLKOUT5_DT[3] PLL:DRP07[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_DT[0] PLL:DRP07[0] PLL:CLKOUT5_DT[1] PLL:DRP07[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_PM[1] PLL:DRP06[14] PLL:CLKOUT5_PM[2] PLL:DRP06[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_EN PLL:DRP06[12] PLL:CLKOUT5_PM[0] PLL:DRP06[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_HT[4] PLL:DRP06[10] PLL:CLKOUT5_HT[5] PLL:DRP06[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_HT[2] PLL:DRP06[8] PLL:CLKOUT5_HT[3] PLL:DRP06[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_HT[0] PLL:DRP06[6] PLL:CLKOUT5_HT[1] PLL:DRP06[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_LT[4] PLL:DRP06[4] PLL:CLKOUT5_LT[5] PLL:DRP06[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_LT[2] PLL:DRP06[2] PLL:CLKOUT5_LT[3] PLL:DRP06[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT5_LT[0] PLL:DRP06[0] PLL:CLKOUT5_LT[1] PLL:DRP06[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[14] PLL:IN_DLY_SET[4] PLL:DRP05[15] PLL:IN_DLY_SET[5]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[12] PLL:IN_DLY_SET[2] PLL:DRP05[13] PLL:IN_DLY_SET[3]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[10] PLL:IN_DLY_SET[0] PLL:DRP05[11] PLL:IN_DLY_SET[1]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[8] PLL:IN_DLY_MX_DVDD[4] PLL:DRP05[9] PLL:IN_DLY_MX_DVDD[5]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[6] PLL:IN_DLY_MX_DVDD[2] PLL:DRP05[7] PLL:IN_DLY_MX_DVDD[3]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[4] PLL:IN_DLY_MX_DVDD[0] PLL:DRP05[5] PLL:IN_DLY_MX_DVDD[1]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[2] PLL:IN_DLY_EN PLL:DIRECT_PATH_CNTRL PLL:DRP05[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP05[0] PLL:DRP05[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[14] PLL:TMUX_MUX_SEL[0] PLL:DRP04[15] PLL:TMUX_MUX_SEL[1]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[12] PLL:DRP04[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[10] PLL:DRP04[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[8] PLL:DRP04[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[6] PLL:DRP04[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[4] PLL:DRP04[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[2] PLL:DRP04[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP04[0] PLL:DRP04[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[14] PLL:DRP03[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[12] PLL:DRP03[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[10] PLL:DRP03[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[8] PLL:DRP03[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[6] PLL:DRP03[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[4] PLL:DRP03[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[2] PLL:SKEW_FLOP_INV[2] PLL:DRP03[3] PLL:SKEW_FLOP_INV[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP03[0] PLL:SKEW_FLOP_INV[0] PLL:DRP03[1] PLL:SKEW_FLOP_INV[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[14] PLL:DRP02[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[12] PLL:DRP02[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[10] PLL:DRP02[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[8] PLL:DRP02[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[6] PLL:DRP02[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[4] PLL:DRP02[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[2] PLL:DRP02[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP02[0] PLL:SYNTH_CLK_DIV[0] PLL:DRP02[1] PLL:SYNTH_CLK_DIV[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[14] PLL:DRP01[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[12] PLL:DRP01[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:BUF.CLKOUT2_FREQ_BB PLL:DRP01[10] PLL:BUF.CLKOUT3_FREQ_BB PLL:DRP01[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:BUF.CLKOUT0_FREQ_BB PLL:DRP01[8] PLL:BUF.CLKOUT1_FREQ_BB PLL:DRP01[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[6] PLL:MUX.CLKFBIN[1] PLL:DRP01[7] PLL:MUX.CLKFBIN[2]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[4] PLL:MUX.CLKIN1[2] PLL:DRP01[5] PLL:MUX.CLKFBIN[0]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[2] PLL:MUX.CLKIN1[0] PLL:DRP01[3] PLL:MUX.CLKIN1[1]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP01[0] PLL:MUX.CLKIN2[1] PLL:DRP01[1] PLL:MUX.CLKIN2[2]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[14] PLL:HROW_DLY_SET[2] PLL:DRP00[15] PLL:MUX.CLKIN2[0]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[12] PLL:HROW_DLY_SET[0] PLL:DRP00[13] PLL:HROW_DLY_SET[1]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[10] PLL:IN_DLY_MX_CVDD[4] PLL:DRP00[11] PLL:IN_DLY_MX_CVDD[5]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[8] PLL:IN_DLY_MX_CVDD[2] PLL:DRP00[9] PLL:IN_DLY_MX_CVDD[3]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[6] PLL:IN_DLY_MX_CVDD[0] PLL:DRP00[7] PLL:IN_DLY_MX_CVDD[1]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[4] PLL:DRP00[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[2] PLL:DRP00[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP00[0] PLL:DRP00[1]
virtex7 CMT bittile 38
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0F[14] PLL:DRP0F[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0F[12] PLL:DRP0F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0F[10] PLL:DRP0F[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_MX[0] PLL:DRP0F[8] PLL:CLKOUT3_MX[1] PLL:DRP0F[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_NOCOUNT PLL:DRP0F[6] PLL:CLKOUT3_EDGE PLL:DRP0F[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_DT[4] PLL:DRP0F[4] PLL:CLKOUT3_DT[5] PLL:DRP0F[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_DT[2] PLL:DRP0F[2] PLL:CLKOUT3_DT[3] PLL:DRP0F[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_DT[0] PLL:DRP0F[0] PLL:CLKOUT3_DT[1] PLL:DRP0F[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_PM[1] PLL:DRP0E[14] PLL:CLKOUT3_PM[2] PLL:DRP0E[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_EN PLL:DRP0E[12] PLL:CLKOUT3_PM[0] PLL:DRP0E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_HT[4] PLL:DRP0E[10] PLL:CLKOUT3_HT[5] PLL:DRP0E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_HT[2] PLL:DRP0E[8] PLL:CLKOUT3_HT[3] PLL:DRP0E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_HT[0] PLL:DRP0E[6] PLL:CLKOUT3_HT[1] PLL:DRP0E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_LT[4] PLL:DRP0E[4] PLL:CLKOUT3_LT[5] PLL:DRP0E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_LT[2] PLL:DRP0E[2] PLL:CLKOUT3_LT[3] PLL:DRP0E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT3_LT[0] PLL:DRP0E[0] PLL:CLKOUT3_LT[1] PLL:DRP0E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0D[14] PLL:DRP0D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0D[12] PLL:DRP0D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0D[10] PLL:DRP0D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_MX[0] PLL:DRP0D[8] PLL:CLKOUT2_MX[1] PLL:DRP0D[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_NOCOUNT PLL:DRP0D[6] PLL:CLKOUT2_EDGE PLL:DRP0D[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_DT[4] PLL:DRP0D[4] PLL:CLKOUT2_DT[5] PLL:DRP0D[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_DT[2] PLL:DRP0D[2] PLL:CLKOUT2_DT[3] PLL:DRP0D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_DT[0] PLL:DRP0D[0] PLL:CLKOUT2_DT[1] PLL:DRP0D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_PM[1] PLL:DRP0C[14] PLL:CLKOUT2_PM[2] PLL:DRP0C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_EN PLL:DRP0C[12] PLL:CLKOUT2_PM[0] PLL:DRP0C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_HT[4] PLL:DRP0C[10] PLL:CLKOUT2_HT[5] PLL:DRP0C[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_HT[2] PLL:DRP0C[8] PLL:CLKOUT2_HT[3] PLL:DRP0C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_HT[0] PLL:DRP0C[6] PLL:CLKOUT2_HT[1] PLL:DRP0C[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_LT[4] PLL:DRP0C[4] PLL:CLKOUT2_LT[5] PLL:DRP0C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_LT[2] PLL:DRP0C[2] PLL:CLKOUT2_LT[3] PLL:DRP0C[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT2_LT[0] PLL:DRP0C[0] PLL:CLKOUT2_LT[1] PLL:DRP0C[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0B[14] PLL:DRP0B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0B[12] PLL:DRP0B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP0B[10] PLL:DRP0B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_MX[0] PLL:DRP0B[8] PLL:CLKOUT1_MX[1] PLL:DRP0B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_NOCOUNT PLL:DRP0B[6] PLL:CLKOUT1_EDGE PLL:DRP0B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_DT[4] PLL:DRP0B[4] PLL:CLKOUT1_DT[5] PLL:DRP0B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_DT[2] PLL:DRP0B[2] PLL:CLKOUT1_DT[3] PLL:DRP0B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_DT[0] PLL:DRP0B[0] PLL:CLKOUT1_DT[1] PLL:DRP0B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_PM[1] PLL:DRP0A[14] PLL:CLKOUT1_PM[2] PLL:DRP0A[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_EN PLL:DRP0A[12] PLL:CLKOUT1_PM[0] PLL:DRP0A[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_HT[4] PLL:DRP0A[10] PLL:CLKOUT1_HT[5] PLL:DRP0A[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_HT[2] PLL:DRP0A[8] PLL:CLKOUT1_HT[3] PLL:DRP0A[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_HT[0] PLL:DRP0A[6] PLL:CLKOUT1_HT[1] PLL:DRP0A[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_LT[4] PLL:DRP0A[4] PLL:CLKOUT1_LT[5] PLL:DRP0A[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_LT[2] PLL:DRP0A[2] PLL:CLKOUT1_LT[3] PLL:DRP0A[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT1_LT[0] PLL:DRP0A[0] PLL:CLKOUT1_LT[1] PLL:DRP0A[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP09[14] PLL:DRP09[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP09[12] PLL:DRP09[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP09[10] PLL:DRP09[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_MX[0] PLL:DRP09[8] PLL:CLKOUT0_MX[1] PLL:DRP09[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_NOCOUNT PLL:DRP09[6] PLL:CLKOUT0_EDGE PLL:DRP09[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_DT[4] PLL:DRP09[4] PLL:CLKOUT0_DT[5] PLL:DRP09[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_DT[2] PLL:DRP09[2] PLL:CLKOUT0_DT[3] PLL:DRP09[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_DT[0] PLL:DRP09[0] PLL:CLKOUT0_DT[1] PLL:DRP09[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_PM[1] PLL:DRP08[14] PLL:CLKOUT0_PM[2] PLL:DRP08[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_EN PLL:DRP08[12] PLL:CLKOUT0_PM[0] PLL:DRP08[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_HT[4] PLL:DRP08[10] PLL:CLKOUT0_HT[5] PLL:DRP08[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_HT[2] PLL:DRP08[8] PLL:CLKOUT0_HT[3] PLL:DRP08[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_HT[0] PLL:DRP08[6] PLL:CLKOUT0_HT[1] PLL:DRP08[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_LT[4] PLL:DRP08[4] PLL:CLKOUT0_LT[5] PLL:DRP08[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_LT[2] PLL:DRP08[2] PLL:CLKOUT0_LT[3] PLL:DRP08[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT0_LT[0] PLL:DRP08[0] PLL:CLKOUT0_LT[1] PLL:DRP08[1]
virtex7 CMT bittile 39
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP17[14] PLL:DRP17[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_NOCOUNT PLL:DRP17[12] PLL:CLKFBIN_EDGE PLL:DRP17[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_HT[4] PLL:DRP17[10] PLL:CLKFBIN_HT[5] PLL:DRP17[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_HT[2] PLL:DRP17[8] PLL:CLKFBIN_HT[3] PLL:DRP17[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_HT[0] PLL:DRP17[6] PLL:CLKFBIN_HT[1] PLL:DRP17[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_LT[4] PLL:DRP17[4] PLL:CLKFBIN_LT[5] PLL:DRP17[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_LT[2] PLL:DRP17[2] PLL:CLKFBIN_LT[3] PLL:DRP17[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBIN_LT[0] PLL:DRP17[0] PLL:CLKFBIN_LT[1] PLL:DRP17[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP16[14] PLL:DRP16[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_NOCOUNT PLL:DRP16[12] PLL:DIVCLK_EDGE PLL:DRP16[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_HT[4] PLL:DRP16[10] PLL:DIVCLK_HT[5] PLL:DRP16[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_HT[2] PLL:DRP16[8] PLL:DIVCLK_HT[3] PLL:DRP16[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_HT[0] PLL:DRP16[6] PLL:DIVCLK_HT[1] PLL:DRP16[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_LT[4] PLL:DRP16[4] PLL:DIVCLK_LT[5] PLL:DRP16[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_LT[2] PLL:DRP16[2] PLL:DIVCLK_LT[3] PLL:DRP16[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DIVCLK_LT[0] PLL:DRP16[0] PLL:DIVCLK_LT[1] PLL:DRP16[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP15[14] PLL:DRP15[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP15[12] PLL:DRP15[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP15[10] PLL:DRP15[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_MX[0] PLL:DRP15[8] PLL:CLKFBOUT_MX[1] PLL:DRP15[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_NOCOUNT PLL:DRP15[6] PLL:CLKFBOUT_EDGE PLL:DRP15[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_DT[4] PLL:DRP15[4] PLL:CLKFBOUT_DT[5] PLL:DRP15[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_DT[2] PLL:DRP15[2] PLL:CLKFBOUT_DT[3] PLL:DRP15[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_DT[0] PLL:DRP15[0] PLL:CLKFBOUT_DT[1] PLL:DRP15[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_PM[1] PLL:DRP14[14] PLL:CLKFBOUT_PM[2] PLL:DRP14[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_EN PLL:DRP14[12] PLL:CLKFBOUT_PM[0] PLL:DRP14[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_HT[4] PLL:DRP14[10] PLL:CLKFBOUT_HT[5] PLL:DRP14[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_HT[2] PLL:DRP14[8] PLL:CLKFBOUT_HT[3] PLL:DRP14[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_HT[0] PLL:DRP14[6] PLL:CLKFBOUT_HT[1] PLL:DRP14[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_LT[4] PLL:DRP14[4] PLL:CLKFBOUT_LT[5] PLL:DRP14[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_LT[2] PLL:DRP14[2] PLL:CLKFBOUT_LT[3] PLL:DRP14[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKFBOUT_LT[0] PLL:DRP14[0] PLL:CLKFBOUT_LT[1] PLL:DRP14[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[14] PLL:DRP13[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[12] PLL:DRP13[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[10] PLL:DRP13[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[8] PLL:DRP13[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[6] PLL:DRP13[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[4] PLL:DRP13[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[2] PLL:DRP13[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP13[0] PLL:DRP13[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[14] PLL:DRP12[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[12] PLL:DRP12[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[10] PLL:DRP12[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[8] PLL:DRP12[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[6] PLL:DRP12[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[4] PLL:DRP12[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[2] PLL:DRP12[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP12[0] PLL:DRP12[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP11[14] PLL:DRP11[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP11[12] PLL:DRP11[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP11[10] PLL:DRP11[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_MX[0] PLL:DRP11[8] PLL:CLKOUT4_MX[1] PLL:DRP11[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_NOCOUNT PLL:DRP11[6] PLL:CLKOUT4_EDGE PLL:DRP11[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_DT[4] PLL:DRP11[4] PLL:CLKOUT4_DT[5] PLL:DRP11[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_DT[2] PLL:DRP11[2] PLL:CLKOUT4_DT[3] PLL:DRP11[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_DT[0] PLL:DRP11[0] PLL:CLKOUT4_DT[1] PLL:DRP11[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_PM[1] PLL:DRP10[14] PLL:CLKOUT4_PM[2] PLL:DRP10[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_EN PLL:DRP10[12] PLL:CLKOUT4_PM[0] PLL:DRP10[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_HT[4] PLL:DRP10[10] PLL:CLKOUT4_HT[5] PLL:DRP10[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_HT[2] PLL:DRP10[8] PLL:CLKOUT4_HT[3] PLL:DRP10[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_HT[0] PLL:DRP10[6] PLL:CLKOUT4_HT[1] PLL:DRP10[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_LT[4] PLL:DRP10[4] PLL:CLKOUT4_LT[5] PLL:DRP10[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_LT[2] PLL:DRP10[2] PLL:CLKOUT4_LT[3] PLL:DRP10[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CLKOUT4_LT[0] PLL:DRP10[0] PLL:CLKOUT4_LT[1] PLL:DRP10[1]
virtex7 CMT bittile 40
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[14] PLL:DRP1F[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[12] PLL:DRP1F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[10] PLL:DRP1F[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[8] PLL:DVDD_COMP_SET[1] PLL:DRP1F[9] PLL:DVDD_COMP_SET[2]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[6] PLL:DVDD_VBG_PD[2] PLL:DRP1F[7] PLL:DVDD_COMP_SET[0]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[4] PLL:DVDD_VBG_PD[0] PLL:DRP1F[5] PLL:DVDD_VBG_PD[1]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[2] PLL:DVDD_VBG_SEL[2] PLL:DRP1F[3] PLL:DVDD_VBG_SEL[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1F[0] PLL:DVDD_VBG_SEL[0] PLL:DRP1F[1] PLL:DVDD_VBG_SEL[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[14] PLL:SEL_LV_NMOS PLL:DRP1E[15] PLL:SUP_SEL_DREG
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[12] PLL:DRP1E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[10] PLL:DRP1E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[8] PLL:DRP1E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[6] PLL:DRP1E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[4] PLL:DRP1E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[2] PLL:DRP1E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1E[0] PLL:DRP1E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[14] PLL:DRP1D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[12] PLL:DRP1D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[10] PLL:PFD[6] PLL:DRP1D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[8] PLL:PFD[4] PLL:DRP1D[9] PLL:PFD[5]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[6] PLL:PFD[2] PLL:DRP1D[7] PLL:PFD[3]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[4] PLL:PFD[0] PLL:DRP1D[5] PLL:PFD[1]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[2] PLL:DRP1D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1D[0] PLL:DRP1D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[14] PLL:DRP1C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[12] PLL:DRP1C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[10] PLL:DRP1C[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[8] PLL:DRP1C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[6] PLL:DRP1C[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[4] PLL:SPARE_DIGITAL[4] PLL:DRP1C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[2] PLL:SPARE_DIGITAL[2] PLL:DRP1C[3] PLL:SPARE_DIGITAL[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1C[0] PLL:SPARE_DIGITAL[0] PLL:DRP1C[1] PLL:SPARE_DIGITAL[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[14] PLL:DRP1B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[12] PLL:DRP1B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[10] PLL:DRP1B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[8] PLL:DRP1B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[6] PLL:DRP1B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[4] PLL:DRP1B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[2] PLL:DRP1B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1B[0] PLL:FREQ_COMP[1] PLL:DRP1B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[14] PLL:LOCK_REF_DLY[4] PLL:DRP1A[15] PLL:FREQ_COMP[0]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[12] PLL:LOCK_REF_DLY[2] PLL:DRP1A[13] PLL:LOCK_REF_DLY[3]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[10] PLL:LOCK_REF_DLY[0] PLL:DRP1A[11] PLL:LOCK_REF_DLY[1]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[8] PLL:LOCK_SAT_HIGH[8] PLL:DRP1A[9] PLL:LOCK_SAT_HIGH[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[6] PLL:LOCK_SAT_HIGH[6] PLL:DRP1A[7] PLL:LOCK_SAT_HIGH[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[4] PLL:LOCK_SAT_HIGH[4] PLL:DRP1A[5] PLL:LOCK_SAT_HIGH[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[2] PLL:LOCK_SAT_HIGH[2] PLL:DRP1A[3] PLL:LOCK_SAT_HIGH[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP1A[0] PLL:LOCK_SAT_HIGH[0] PLL:DRP1A[1] PLL:LOCK_SAT_HIGH[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[14] PLL:LOCK_FB_DLY[4] PLL:DRP19[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[12] PLL:LOCK_FB_DLY[2] PLL:DRP19[13] PLL:LOCK_FB_DLY[3]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[10] PLL:LOCK_FB_DLY[0] PLL:DRP19[11] PLL:LOCK_FB_DLY[1]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[8] PLL:UNLOCK_CNT[8] PLL:DRP19[9] PLL:UNLOCK_CNT[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[6] PLL:UNLOCK_CNT[6] PLL:DRP19[7] PLL:UNLOCK_CNT[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[4] PLL:UNLOCK_CNT[4] PLL:DRP19[5] PLL:UNLOCK_CNT[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[2] PLL:UNLOCK_CNT[2] PLL:DRP19[3] PLL:UNLOCK_CNT[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP19[0] PLL:UNLOCK_CNT[0] PLL:DRP19[1] PLL:UNLOCK_CNT[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[14] PLL:DRP18[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[12] PLL:DRP18[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[10] PLL:DRP18[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[8] PLL:LOCK_CNT[8] PLL:DRP18[9] PLL:LOCK_CNT[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[6] PLL:LOCK_CNT[6] PLL:DRP18[7] PLL:LOCK_CNT[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[4] PLL:LOCK_CNT[4] PLL:DRP18[5] PLL:LOCK_CNT[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[2] PLL:LOCK_CNT[2] PLL:DRP18[3] PLL:LOCK_CNT[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP18[0] PLL:LOCK_CNT[0] PLL:DRP18[1] PLL:LOCK_CNT[1]
virtex7 CMT bittile 41
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[14] PLL:DRP27[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[12] PLL:DRP27[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[10] PLL:DRP27[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[8] PLL:DRP27[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[6] PLL:DRP27[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[4] PLL:DRP27[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[2] PLL:DRP27[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP27[0] PLL:DRP27[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[14] PLL:DRP26[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[12] PLL:DRP26[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[10] PLL:DRP26[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:ANALOG_MISC[3] PLL:DRP26[8] PLL:DRP26[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[6] PLL:ANALOG_MISC[2] PLL:DRP26[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:ANALOG_MISC[1] PLL:DRP26[4] PLL:DRP26[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[2] PLL:ANALOG_MISC[0] PLL:DRP26[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP26[0] PLL:DRP26[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[14] PLL:DRP25[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[12] PLL:DRP25[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[10] PLL:DRP25[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[8] PLL:DRP25[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[6] PLL:DRP25[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[4] PLL:DRP25[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[2] PLL:DRP25[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP25[0] PLL:DRP25[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[14] PLL:DRP24[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[12] PLL:DRP24[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[10] PLL:DRP24[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[8] PLL:DRP24[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[6] PLL:DRP24[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[4] PLL:DRP24[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[2] PLL:DRP24[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP24[0] PLL:DRP24[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[14] PLL:DRP23[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[12] PLL:DRP23[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[10] PLL:DRP23[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[8] PLL:DRP23[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[6] PLL:DRP23[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[4] PLL:DRP23[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[2] PLL:DRP23[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP23[0] PLL:DRP23[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[14] PLL:DRP22[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[12] PLL:DRP22[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[10] PLL:DRP22[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[8] PLL:DRP22[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[6] PLL:DRP22[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[4] PLL:DRP22[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[2] PLL:DRP22[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP22[0] PLL:EN_VCO_DIV6 PLL:DRP22[1] PLL:EN_VCO_DIV1
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[14] PLL:DRP21[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[12] PLL:DRP21[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[10] PLL:DRP21[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[8] PLL:DRP21[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[6] PLL:DRP21[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[4] PLL:DRP21[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[2] PLL:DRP21[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP21[0] PLL:DRP21[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[14] PLL:DRP20[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[12] PLL:DRP20[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[10] PLL:DRP20[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[8] PLL:DRP20[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[6] PLL:DRP20[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[4] PLL:DRP20[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[2] PLL:DRP20[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP20[0] PLL:DRP20[1]
virtex7 CMT bittile 42
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[14] PLL:DRP2F[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[12] PLL:DRP2F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[10] PLL:DRP2F[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[8] PLL:DRP2F[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[6] PLL:DRP2F[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[4] PLL:DRP2F[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[2] PLL:DRP2F[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2F[0] PLL:DRP2F[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[14] PLL:DRP2E[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[12] PLL:DRP2E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[10] PLL:DRP2E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[8] PLL:DRP2E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[6] PLL:DRP2E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[4] PLL:DRP2E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[2] PLL:DRP2E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2E[0] PLL:DRP2E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[14] PLL:DRP2D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[12] PLL:DRP2D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[10] PLL:DRP2D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[8] PLL:DRP2D[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[6] PLL:DRP2D[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[4] PLL:DRP2D[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[2] PLL:DRP2D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2D[0] PLL:DRP2D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[14] PLL:DRP2C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[12] PLL:DRP2C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[10] PLL:DRP2C[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[8] PLL:DRP2C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[6] PLL:DRP2C[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[4] PLL:DRP2C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[2] PLL:DRP2C[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2C[0] PLL:DRP2C[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[14] PLL:DRP2B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[12] PLL:DRP2B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[10] PLL:DRP2B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[8] PLL:DRP2B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[6] PLL:DRP2B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[4] PLL:DRP2B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[2] PLL:DRP2B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2B[0] PLL:DRP2B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[14] PLL:DRP2A[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[12] PLL:DRP2A[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[10] PLL:DRP2A[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[8] PLL:DRP2A[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[6] PLL:DRP2A[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[4] PLL:DRP2A[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[2] PLL:DRP2A[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP2A[0] PLL:DRP2A[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[14] PLL:DRP29[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[12] PLL:DRP29[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[10] PLL:DRP29[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[8] PLL:DRP29[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[6] PLL:DRP29[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[4] PLL:DRP29[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[2] PLL:DRP29[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP29[0] PLL:DRP29[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[14] PLL:DRP28[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[12] PLL:DRP28[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[10] PLL:DRP28[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[8] PLL:DRP28[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[6] PLL:DRP28[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[4] PLL:DRP28[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[2] PLL:DRP28[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP28[0] PLL:DRP28[1]
virtex7 CMT bittile 43
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[14] PLL:DRP37[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[12] PLL:DRP37[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[10] PLL:DRP37[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[8] PLL:DRP37[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[6] PLL:DRP37[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[4] PLL:DRP37[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[2] PLL:DRP37[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP37[0] PLL:DRP37[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[14] PLL:DRP36[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[12] PLL:DRP36[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[10] PLL:DRP36[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[8] PLL:DRP36[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[6] PLL:DRP36[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[4] PLL:DRP36[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[2] PLL:DRP36[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP36[0] PLL:DRP36[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[14] PLL:DRP35[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[12] PLL:DRP35[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[10] PLL:DRP35[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[8] PLL:DRP35[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[6] PLL:DRP35[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[4] PLL:DRP35[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[2] PLL:DRP35[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP35[0] PLL:DRP35[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[14] PLL:DRP34[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[12] PLL:DRP34[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[10] PLL:DRP34[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[8] PLL:DRP34[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[6] PLL:DRP34[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[4] PLL:DRP34[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[2] PLL:DRP34[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP34[0] PLL:DRP34[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[14] PLL:DRP33[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[12] PLL:DRP33[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[10] PLL:DRP33[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[8] PLL:DRP33[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[6] PLL:DRP33[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[4] PLL:DRP33[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[2] PLL:DRP33[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP33[0] PLL:DRP33[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[14] PLL:DRP32[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[12] PLL:DRP32[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[10] PLL:DRP32[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[8] PLL:DRP32[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[6] PLL:DRP32[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[4] PLL:DRP32[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[2] PLL:DRP32[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP32[0] PLL:DRP32[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[14] PLL:DRP31[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[12] PLL:DRP31[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[10] PLL:DRP31[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[8] PLL:DRP31[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[6] PLL:DRP31[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[4] PLL:DRP31[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[2] PLL:DRP31[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP31[0] PLL:DRP31[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[14] PLL:DRP30[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[12] PLL:DRP30[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[10] PLL:DRP30[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[8] PLL:DRP30[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[6] PLL:DRP30[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[4] PLL:DRP30[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[2] PLL:DRP30[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP30[0] PLL:DRP30[1]
virtex7 CMT bittile 44
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[14] PLL:DRP3F[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[12] PLL:DRP3F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[10] PLL:DRP3F[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[8] PLL:DRP3F[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[6] PLL:DRP3F[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[4] PLL:DRP3F[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[2] PLL:DRP3F[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3F[0] PLL:DRP3F[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[14] PLL:DRP3E[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[12] PLL:DRP3E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[10] PLL:DRP3E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[8] PLL:DRP3E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[6] PLL:DRP3E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[4] PLL:DRP3E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[2] PLL:DRP3E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3E[0] PLL:DRP3E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[14] PLL:DRP3D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[12] PLL:DRP3D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[10] PLL:DRP3D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[8] PLL:DRP3D[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[6] PLL:DRP3D[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[4] PLL:DRP3D[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[2] PLL:DRP3D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3D[0] PLL:DRP3D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[14] PLL:DRP3C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[12] PLL:DRP3C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[10] PLL:DRP3C[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[8] PLL:DRP3C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[6] PLL:DRP3C[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[4] PLL:DRP3C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[2] PLL:DRP3C[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3C[0] PLL:DRP3C[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[14] PLL:DRP3B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[12] PLL:DRP3B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[10] PLL:DRP3B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[8] PLL:DRP3B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[6] PLL:DRP3B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[4] PLL:DRP3B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[2] PLL:DRP3B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3B[0] PLL:DRP3B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[14] PLL:DRP3A[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[12] PLL:DRP3A[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[10] PLL:DRP3A[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[8] PLL:DRP3A[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[6] PLL:DRP3A[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[4] PLL:DRP3A[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[2] PLL:DRP3A[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP3A[0] PLL:DRP3A[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[14] PLL:DRP39[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[12] PLL:DRP39[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[10] PLL:DRP39[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[8] PLL:DRP39[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[6] PLL:DRP39[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[4] PLL:DRP39[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[2] PLL:DRP39[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP39[0] PLL:DRP39[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[14] PLL:DRP38[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[12] PLL:DRP38[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[10] PLL:DRP38[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[8] PLL:DRP38[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[6] PLL:DRP38[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[4] PLL:DRP38[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[2] PLL:DRP38[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP38[0] PLL:DRP38[1]
virtex7 CMT bittile 45
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[14] PLL:DRP47[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[12] PLL:DRP47[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[10] PLL:DRP47[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[8] PLL:DRP47[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[6] PLL:DRP47[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[4] PLL:DRP47[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[2] PLL:DRP47[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP47[0] PLL:DRP47[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[14] PLL:DRP46[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[12] PLL:DRP46[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[10] PLL:DRP46[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[8] PLL:DRP46[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[6] PLL:DRP46[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[4] PLL:DRP46[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[2] PLL:DRP46[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP46[0] PLL:VLF_HIGH_PWDN_B PLL:DRP46[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[14] PLL:DRP45[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[12] PLL:VREF_START[1] PLL:DRP45[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[10] PLL:DRP45[11] PLL:VREF_START[0]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[8] PLL:DRP45[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[6] PLL:DRP45[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[4] PLL:DRP45[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[2] PLL:DRP45[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP45[0] PLL:DRP45[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[14] PLL:DRP44[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[12] PLL:DRP44[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[10] PLL:DRP44[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[8] PLL:SPARE_ANALOG[4] PLL:DRP44[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[6] PLL:DRP44[7] PLL:SPARE_ANALOG[3]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[4] PLL:SPARE_ANALOG[2] PLL:DRP44[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[2] PLL:DRP44[3] PLL:SPARE_ANALOG[1]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP44[0] PLL:SPARE_ANALOG[0] PLL:DRP44[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[14] PLL:DRP43[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[12] PLL:DRP43[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[10] PLL:DRP43[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[8] PLL:DRP43[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[6] PLL:DRP43[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[4] PLL:DRP43[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[2] PLL:DRP43[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP43[0] PLL:LF_LOW_SEL PLL:DRP43[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[14] PLL:DRP42[15] PLL:LF_NEN[1]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[12] PLL:LF_NEN[0] PLL:DRP42[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[10] PLL:DRP42[11] PLL:LF_PEN[1]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[8] PLL:LF_PEN[0] PLL:DRP42[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[6] PLL:DRP42[7] PLL:VLF_HIGH_DIS_B
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[4] PLL:MAN_LF[2] PLL:DRP42[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[2] PLL:DRP42[3] PLL:MAN_LF[1]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP42[0] PLL:MAN_LF[0] PLL:DRP42[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[14] PLL:DRP41[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[12] PLL:DRP41[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[10] PLL:DRP41[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[8] PLL:DRP41[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[6] PLL:DRP41[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[4] PLL:DRP41[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[2] PLL:DRP41[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP41[0] PLL:DRP41[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[14] PLL:DRP40[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[12] PLL:DRP40[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[10] PLL:DRP40[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[8] PLL:DRP40[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[6] PLL:DRP40[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[4] PLL:DRP40[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[2] PLL:DRP40[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP40[0] PLL:DRP40[1]
virtex7 CMT bittile 46
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[14] PLL:DRP4F[15] PLL:RES[3]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[12] PLL:RES[2] PLL:DRP4F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[10] PLL:DRP4F[11] PLL:RES[1]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[8] PLL:RES[0] PLL:DRP4F[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[6] PLL:DRP4F[7] PLL:LFHF[1]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[4] PLL:LFHF[0] PLL:DRP4F[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[2] PLL:DRP4F[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4F[0] PLL:DRP4F[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[14] PLL:CP[3] PLL:DRP4E[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CP[2] PLL:DRP4E[12] PLL:DRP4E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[10] PLL:CP[1] PLL:DRP4E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CP[0] PLL:DRP4E[8] PLL:DRP4E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[6] PLL:CP_BIAS_TRIP_SET PLL:DRP4E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CP_RES[1] PLL:DRP4E[4] PLL:DRP4E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[2] PLL:CP_RES[0] PLL:DRP4E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4E[0] PLL:DRP4E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[14] PLL:DRP4D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[12] PLL:DRP4D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[10] PLL:DRP4D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[8] PLL:DRP4D[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[6] PLL:DRP4D[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[4] PLL:DRP4D[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[2] PLL:DRP4D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4D[0] PLL:DRP4D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[14] PLL:DRP4C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[12] PLL:HVLF_CNT_TEST_EN PLL:DRP4C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[10] PLL:DRP4C[11] PLL:HVLF_CNT_TEST[5]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[8] PLL:HVLF_CNT_TEST[4] PLL:DRP4C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[6] PLL:DRP4C[7] PLL:HVLF_CNT_TEST[3]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[4] PLL:HVLF_CNT_TEST[2] PLL:DRP4C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[2] PLL:DRP4C[3] PLL:HVLF_CNT_TEST[1]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4C[0] PLL:HVLF_CNT_TEST[0] PLL:DRP4C[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[14] PLL:DRP4B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[12] PLL:DRP4B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[10] PLL:DRP4B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[8] PLL:DRP4B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[6] PLL:DRP4B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[4] PLL:DRP4B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[2] PLL:DRP4B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4B[0] PLL:DRP4B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4A[14] PLL:DRP4A[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4A[12] PLL:DRP4A[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP4A[10] PLL:DRP4A[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_COMP_SET[1] PLL:DRP4A[8] PLL:AVDD_COMP_SET[2] PLL:DRP4A[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_PD[2] PLL:DRP4A[6] PLL:AVDD_COMP_SET[0] PLL:DRP4A[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_PD[0] PLL:DRP4A[4] PLL:AVDD_VBG_PD[1] PLL:DRP4A[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_SEL[2] PLL:DRP4A[2] PLL:AVDD_VBG_SEL[3] PLL:DRP4A[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:AVDD_VBG_SEL[0] PLL:DRP4A[0] PLL:AVDD_VBG_SEL[1] PLL:DRP4A[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[14] PLL:EN_CURR_SINK[1] PLL:DRP49[15] PLL:SUP_SEL_AREG
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[12] PLL:MVDD_SEL[1] PLL:DRP49[13] PLL:EN_CURR_SINK[0]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[10] PLL:SEL_HV_NMOS PLL:DRP49[11] PLL:MVDD_SEL[0]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[8] PLL:DRP49[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[6] PLL:DRP49[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[4] PLL:DRP49[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[2] PLL:DRP49[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP49[0] PLL:DRP49[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[14] PLL:DRP48[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[12] PLL:DRP48[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[10] PLL:DRP48[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[8] PLL:DRP48[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[6] PLL:DRP48[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[4] PLL:DRP48[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[2] PLL:DRP48[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP48[0] PLL:DRP48[1]
virtex7 CMT bittile 47
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[14] PLL:DRP57[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[12] PLL:DRP57[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[10] PLL:DRP57[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[8] PLL:DRP57[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[6] PLL:DRP57[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[4] PLL:DRP57[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[2] PLL:DRP57[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP57[0] PLL:DRP57[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[14] PLL:DRP56[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[12] PLL:DRP56[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[10] PLL:DRP56[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[8] PLL:DRP56[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[6] PLL:DRP56[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[4] PLL:DRP56[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[2] PLL:DRP56[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP56[0] PLL:DRP56[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[14] PLL:DRP55[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[12] PLL:DRP55[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[10] PLL:DRP55[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[8] PLL:DRP55[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[6] PLL:DRP55[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[4] PLL:DRP55[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[2] PLL:DRP55[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP55[0] PLL:DRP55[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[14] PLL:DRP54[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[12] PLL:DRP54[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[10] PLL:DRP54[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[8] PLL:DRP54[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[6] PLL:DRP54[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[4] PLL:DRP54[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[2] PLL:DRP54[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP54[0] PLL:DRP54[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[14] PLL:DRP53[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[12] PLL:DRP53[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[10] PLL:DRP53[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[8] PLL:DRP53[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[6] PLL:DRP53[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[4] PLL:DRP53[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[2] PLL:DRP53[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP53[0] PLL:DRP53[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[14] PLL:DRP52[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[12] PLL:DRP52[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[10] PLL:DRP52[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[8] PLL:DRP52[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[6] PLL:DRP52[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[4] PLL:DRP52[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[2] PLL:DRP52[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP52[0] PLL:DRP52[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[14] PLL:DRP51[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[12] PLL:DRP51[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[10] PLL:DRP51[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[8] PLL:DRP51[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[6] PLL:DRP51[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[4] PLL:DRP51[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[2] PLL:DRP51[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP51[0] PLL:DRP51[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[14] PLL:DRP50[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[12] PLL:DRP50[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[10] PLL:DRP50[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[8] PLL:DRP50[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[6] PLL:DRP50[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[4] PLL:DRP50[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[2] PLL:DRP50[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP50[0] PLL:DRP50[1]
virtex7 CMT bittile 48
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[14] PLL:DRP5F[14] PLL:CONTROL_1[15] PLL:DRP5F[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[12] PLL:DRP5F[12] PLL:CONTROL_1[13] PLL:DRP5F[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[10] PLL:DRP5F[10] PLL:CONTROL_1[11] PLL:DRP5F[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[8] PLL:DRP5F[8] PLL:CONTROL_1[9] PLL:DRP5F[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[6] PLL:DRP5F[6] PLL:CONTROL_1[7] PLL:DRP5F[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[4] PLL:DRP5F[4] PLL:CONTROL_1[5] PLL:DRP5F[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[2] PLL:DRP5F[2] PLL:CONTROL_1[3] PLL:DRP5F[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_1[0] PLL:DRP5F[0] PLL:CONTROL_1[1] PLL:DRP5F[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[14] PLL:DRP5E[14] PLL:CONTROL_0[15] PLL:DRP5E[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[12] PLL:DRP5E[12] PLL:CONTROL_0[13] PLL:DRP5E[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[10] PLL:DRP5E[10] PLL:CONTROL_0[11] PLL:DRP5E[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[8] PLL:DRP5E[8] PLL:CONTROL_0[9] PLL:DRP5E[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[6] PLL:DRP5E[6] PLL:CONTROL_0[7] PLL:DRP5E[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[4] PLL:DRP5E[4] PLL:CONTROL_0[5] PLL:DRP5E[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[2] PLL:DRP5E[2] PLL:CONTROL_0[3] PLL:DRP5E[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_0[0] PLL:DRP5E[0] PLL:CONTROL_0[1] PLL:DRP5E[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[14] PLL:DRP5D[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[12] PLL:DRP5D[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[10] PLL:DRP5D[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[8] PLL:DRP5D[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[6] PLL:DRP5D[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[4] PLL:DRP5D[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[2] PLL:DRP5D[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5D[0] PLL:DRP5D[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[14] PLL:DRP5C[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[12] PLL:DRP5C[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[10] PLL:DRP5C[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[8] PLL:DRP5C[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[6] PLL:DRP5C[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[4] PLL:DRP5C[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[2] PLL:STARTUP_WAIT PLL:DRP5C[3] PLL:GTS_WAIT
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5C[0] PLL:PLL_EN PLL:DRP5C[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[14] PLL:DRP5B[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[12] PLL:DRP5B[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[10] PLL:DRP5B[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[8] PLL:DRP5B[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[6] PLL:DRP5B[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[4] PLL:DRP5B[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[2] PLL:DRP5B[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5B[0] PLL:DRP5B[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[14] PLL:DRP5A[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[12] PLL:DRP5A[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[10] PLL:DRP5A[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[8] PLL:DRP5A[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[6] PLL:DRP5A[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[4] PLL:INV.CLKINSEL PLL:DRP5A[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[2] PLL:DRP5A[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP5A[0] PLL:INV.RST PLL:DRP5A[1] PLL:INV.PWRDWN
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[14] PLL:DRP59[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[12] PLL:DRP59[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[10] PLL:DRP59[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[8] PLL:DRP59[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[6] PLL:DRP59[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[4] PLL:DRP59[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[2] PLL:DRP59[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP59[0] PLL:DRP59[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[14] PLL:DRP58[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[12] PLL:DRP58[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[10] PLL:DRP58[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[8] PLL:DRP58[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[6] PLL:DRP58[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[4] PLL:DRP58[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[2] PLL:DRP58[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP58[0] PLL:DRP58[1]
virtex7 CMT bittile 49
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
63 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[14] PLL:DRP67[15]
62 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[12] PLL:DRP67[13]
61 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[10] PLL:DRP67[11]
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[8] PLL:DRP67[9]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[6] PLL:DRP67[7]
58 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[4] PLL:DRP67[5]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[2] PLL:DRP67[3]
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP67[0] PLL:DRP67[1]
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[14] PLL:DRP66[15]
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[12] PLL:DRP66[13]
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[10] PLL:DRP66[11]
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[8] PLL:DRP66[9]
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[6] PLL:DRP66[7]
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[4] PLL:DRP66[5]
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[2] PLL:DRP66[3]
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:DRP66[0] PLL:DRP66[1]
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[14] PLL:DRP65[14] PLL:CONTROL_7[15] PLL:DRP65[15]
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[12] PLL:DRP65[12] PLL:CONTROL_7[13] PLL:DRP65[13]
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[10] PLL:DRP65[10] PLL:CONTROL_7[11] PLL:DRP65[11]
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[8] PLL:DRP65[8] PLL:CONTROL_7[9] PLL:DRP65[9]
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[6] PLL:DRP65[6] PLL:CONTROL_7[7] PLL:DRP65[7]
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[4] PLL:DRP65[4] PLL:CONTROL_7[5] PLL:DRP65[5]
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[2] PLL:DRP65[2] PLL:CONTROL_7[3] PLL:DRP65[3]
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_7[0] PLL:DRP65[0] PLL:CONTROL_7[1] PLL:DRP65[1]
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[14] PLL:DRP64[14] PLL:CONTROL_6[15] PLL:DRP64[15]
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[12] PLL:DRP64[12] PLL:CONTROL_6[13] PLL:DRP64[13]
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[10] PLL:DRP64[10] PLL:CONTROL_6[11] PLL:DRP64[11]
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[8] PLL:DRP64[8] PLL:CONTROL_6[9] PLL:DRP64[9]
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[6] PLL:DRP64[6] PLL:CONTROL_6[7] PLL:DRP64[7]
34 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[4] PLL:DRP64[4] PLL:CONTROL_6[5] PLL:DRP64[5]
33 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[2] PLL:DRP64[2] PLL:CONTROL_6[3] PLL:DRP64[3]
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_6[0] PLL:DRP64[0] PLL:CONTROL_6[1] PLL:DRP64[1]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[14] PLL:DRP63[14] PLL:CONTROL_5[15] PLL:DRP63[15]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[12] PLL:DRP63[12] PLL:CONTROL_5[13] PLL:DRP63[13]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[10] PLL:DRP63[10] PLL:CONTROL_5[11] PLL:DRP63[11]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[8] PLL:DRP63[8] PLL:CONTROL_5[9] PLL:DRP63[9]
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[6] PLL:DRP63[6] PLL:CONTROL_5[7] PLL:DRP63[7]
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[4] PLL:DRP63[4] PLL:CONTROL_5[5] PLL:DRP63[5]
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[2] PLL:DRP63[2] PLL:CONTROL_5[3] PLL:DRP63[3]
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_5[0] PLL:DRP63[0] PLL:CONTROL_5[1] PLL:DRP63[1]
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[14] PLL:DRP62[14] PLL:CONTROL_4[15] PLL:DRP62[15]
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[12] PLL:DRP62[12] PLL:CONTROL_4[13] PLL:DRP62[13]
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[10] PLL:DRP62[10] PLL:CONTROL_4[11] PLL:DRP62[11]
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[8] PLL:DRP62[8] PLL:CONTROL_4[9] PLL:DRP62[9]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[6] PLL:DRP62[6] PLL:CONTROL_4[7] PLL:DRP62[7]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[4] PLL:DRP62[4] PLL:CONTROL_4[5] PLL:DRP62[5]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[2] PLL:DRP62[2] PLL:CONTROL_4[3] PLL:DRP62[3]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_4[0] PLL:DRP62[0] PLL:CONTROL_4[1] PLL:DRP62[1]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[14] PLL:DRP61[14] PLL:CONTROL_3[15] PLL:DRP61[15]
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[12] PLL:DRP61[12] PLL:CONTROL_3[13] PLL:DRP61[13]
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[10] PLL:DRP61[10] PLL:CONTROL_3[11] PLL:DRP61[11]
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[8] PLL:DRP61[8] PLL:CONTROL_3[9] PLL:DRP61[9]
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[6] PLL:DRP61[6] PLL:CONTROL_3[7] PLL:DRP61[7]
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[4] PLL:DRP61[4] PLL:CONTROL_3[5] PLL:DRP61[5]
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[2] PLL:DRP61[2] PLL:CONTROL_3[3] PLL:DRP61[3]
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_3[0] PLL:DRP61[0] PLL:CONTROL_3[1] PLL:DRP61[1]
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[14] PLL:DRP60[14] PLL:CONTROL_2[15] PLL:DRP60[15]
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[12] PLL:DRP60[12] PLL:CONTROL_2[13] PLL:DRP60[13]
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[10] PLL:DRP60[10] PLL:CONTROL_2[11] PLL:DRP60[11]
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[8] PLL:DRP60[8] PLL:CONTROL_2[9] PLL:DRP60[9]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[6] PLL:DRP60[6] PLL:CONTROL_2[7] PLL:DRP60[7]
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[4] PLL:DRP60[4] PLL:CONTROL_2[5] PLL:DRP60[5]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[2] PLL:DRP60[2] PLL:CONTROL_2[3] PLL:DRP60[3]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - PLL:CONTROL_2[0] PLL:DRP60[0] PLL:CONTROL_2[1] PLL:DRP60[1]
virtex7 CMT bittile 50
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
31 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[8] BUFMRCE0:MUX.I[9] BUFMRCE0:CE_TYPE[0] BUFMRCE1:CE_TYPE[0]
30 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[9] BUFMRCE0:MUX.I[6] - -
29 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[6] BUFMRCE1:MUX.I[8] BUFMRCE0:INIT_OUT BUFMRCE1:INIT_OUT
28 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE0:MUX.I[2] BUFMRCE0:MUX.I[7] ~BUFMRCE0:INV.CE ~BUFMRCE1:INV.CE
27 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[2] BUFMRCE1:MUX.I[7] BUFMRCE0:ENABLE BUFMRCE1:ENABLE
26 - - - - - - - - - - - - - - - - - - - - - - - - - - BUFMRCE1:MUX.I[0] BUFMRCE1:MUX.I[1] HCLK_CMT:ENABLE.HCLK10 HCLK_CMT:ENABLE.HCLK11
25 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK1 HCLK_CMT:ENABLE.HCLK0 HCLK_CMT:ENABLE.HIN12 HCLK_CMT:ENABLE.HIN13
24 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK3 HCLK_CMT:ENABLE.HCLK2 HCLK_CMT:ENABLE.HIN10 HCLK_CMT:ENABLE.HIN11
23 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK5 HCLK_CMT:ENABLE.HCLK4 HCLK_CMT:ENABLE.HIN8 HCLK_CMT:ENABLE.HIN9
22 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK7 HCLK_CMT:ENABLE.HCLK6 HCLK_CMT:ENABLE.HIN6 HCLK_CMT:ENABLE.HIN7
21 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.HCLK9 HCLK_CMT:ENABLE.HCLK8 HCLK_CMT:ENABLE.HIN4 HCLK_CMT:ENABLE.HIN5
20 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[4] HCLK_CMT:MUX.PERF1[4] HCLK_CMT:MUX.PERF2[4] HCLK_CMT:MUX.PERF3[4]
19 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF1[3] HCLK_CMT:MUX.PERF0[3] HCLK_CMT:MUX.PERF3[3] HCLK_CMT:MUX.PERF2[3]
18 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[2] HCLK_CMT:MUX.PERF1[2] HCLK_CMT:MUX.PERF2[2] HCLK_CMT:MUX.PERF3[2]
17 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[1] HCLK_CMT:MUX.PERF1[1] HCLK_CMT:MUX.PERF2[1] HCLK_CMT:MUX.PERF3[1]
16 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:MUX.PERF0[0] HCLK_CMT:MUX.PERF1[0] HCLK_CMT:MUX.PERF2[0] HCLK_CMT:MUX.PERF3[0]
15 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CKINT2 HCLK_CMT:ENABLE.CKINT3 HCLK_CMT:ENABLE.RCLK2 HCLK_CMT:ENABLE.RCLK3
14 - - - - - - - - - - - - - - - - - - - - - - - - - - HCLK_CMT:ENABLE.CKINT0 HCLK_CMT:ENABLE.CKINT1 HCLK_CMT:ENABLE.RCLK0 HCLK_CMT:ENABLE.RCLK1
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
BUFMRCE0:CE_TYPE 50.28.31
BUFMRCE1:CE_TYPE 50.29.31
SYNC 0
ASYNC 1
BUFMRCE0:ENABLE 50.28.27
BUFMRCE0:INIT_OUT 50.28.29
BUFMRCE1:ENABLE 50.29.27
BUFMRCE1:INIT_OUT 50.29.29
CMT_BOT:BUF.SYNC_BB.D 16.28.38
CMT_BOT:BUF.SYNC_BB.U 16.28.39
CMT_BOT:ENABLE.SYNC_BB 16.29.38
CMT_BOT:ENABLE.SYNC_BB_S 16.28.32
CMT_TOP:BUF.SYNC_BB.D 36.28.38
CMT_TOP:BUF.SYNC_BB.U 36.28.39
CMT_TOP:DRIVE.SYNC_BB 36.28.40
CMT_TOP:ENABLE.SYNC_BB_N 36.29.38
HCLK_CMT:ENABLE.CCIO0 24.27.63
HCLK_CMT:ENABLE.CCIO1 24.26.63
HCLK_CMT:ENABLE.CCIO2 24.27.62
HCLK_CMT:ENABLE.CCIO3 24.26.62
HCLK_CMT:ENABLE.CKINT0 50.26.14
HCLK_CMT:ENABLE.CKINT1 50.27.14
HCLK_CMT:ENABLE.CKINT2 50.26.15
HCLK_CMT:ENABLE.CKINT3 50.27.15
HCLK_CMT:ENABLE.FREQ_BB0 24.29.61
HCLK_CMT:ENABLE.FREQ_BB1 24.28.61
HCLK_CMT:ENABLE.FREQ_BB2 24.29.60
HCLK_CMT:ENABLE.FREQ_BB3 24.28.60
HCLK_CMT:ENABLE.HCLK0 50.27.25
HCLK_CMT:ENABLE.HCLK1 50.26.25
HCLK_CMT:ENABLE.HCLK10 50.28.26
HCLK_CMT:ENABLE.HCLK11 50.29.26
HCLK_CMT:ENABLE.HCLK2 50.27.24
HCLK_CMT:ENABLE.HCLK3 50.26.24
HCLK_CMT:ENABLE.HCLK4 50.27.23
HCLK_CMT:ENABLE.HCLK5 50.26.23
HCLK_CMT:ENABLE.HCLK6 50.27.22
HCLK_CMT:ENABLE.HCLK7 50.26.22
HCLK_CMT:ENABLE.HCLK8 50.27.21
HCLK_CMT:ENABLE.HCLK9 50.26.21
HCLK_CMT:ENABLE.HIN10 50.28.24
HCLK_CMT:ENABLE.HIN11 50.29.24
HCLK_CMT:ENABLE.HIN12 50.28.25
HCLK_CMT:ENABLE.HIN13 50.29.25
HCLK_CMT:ENABLE.HIN4 50.28.21
HCLK_CMT:ENABLE.HIN5 50.29.21
HCLK_CMT:ENABLE.HIN6 50.28.22
HCLK_CMT:ENABLE.HIN7 50.29.22
HCLK_CMT:ENABLE.HIN8 50.28.23
HCLK_CMT:ENABLE.HIN9 50.29.23
HCLK_CMT:ENABLE.RCLK0 50.28.14
HCLK_CMT:ENABLE.RCLK1 50.29.14
HCLK_CMT:ENABLE.RCLK2 50.28.15
HCLK_CMT:ENABLE.RCLK3 50.29.15
MMCM0:BUF.CLKOUT0_FREQ_BB 15.29.51
MMCM0:BUF.CLKOUT1_FREQ_BB 15.28.51
MMCM0:BUF.CLKOUT2_FREQ_BB 15.29.50
MMCM0:BUF.CLKOUT3_FREQ_BB 15.28.50
MMCM0:CLKBURST_ENABLE 15.29.25
MMCM0:CLKBURST_REPEAT 15.28.25
MMCM0:CLKFBIN_EDGE 13.28.1
MMCM0:CLKFBIN_NOCOUNT 13.29.1
MMCM0:CLKFBOUT_EDGE 13.28.20
MMCM0:CLKFBOUT_EN 13.29.25
MMCM0:CLKFBOUT_FRAC_EN 13.28.18
MMCM0:CLKFBOUT_FRAC_WF_FALL 13.29.34
MMCM0:CLKFBOUT_FRAC_WF_RISE 13.29.18
MMCM0:CLKFBOUT_NOCOUNT 13.29.20
MMCM0:CLKFBOUT_USE_FINE_PS 13.29.19
MMCM0:CLKOUT0_EDGE 14.28.52
MMCM0:CLKOUT0_EN 14.29.57
MMCM0:CLKOUT0_FRAC_EN 14.28.50
MMCM0:CLKOUT0_FRAC_WF_FALL 15.29.2
MMCM0:CLKOUT0_FRAC_WF_RISE 14.29.50
MMCM0:CLKOUT0_NOCOUNT 14.29.52
MMCM0:CLKOUT0_USE_FINE_PS 14.29.51
MMCM0:CLKOUT1_EDGE 14.28.36
MMCM0:CLKOUT1_EN 14.29.41
MMCM0:CLKOUT1_NOCOUNT 14.29.36
MMCM0:CLKOUT1_USE_FINE_PS 14.29.35
MMCM0:CLKOUT2_EDGE 14.28.20
MMCM0:CLKOUT2_EN 14.29.25
MMCM0:CLKOUT2_NOCOUNT 14.29.20
MMCM0:CLKOUT2_USE_FINE_PS 14.29.19
MMCM0:CLKOUT3_EDGE 14.28.4
MMCM0:CLKOUT3_EN 14.29.9
MMCM0:CLKOUT3_NOCOUNT 14.29.4
MMCM0:CLKOUT3_USE_FINE_PS 14.29.3
MMCM0:CLKOUT4_CASCADE 13.28.51
MMCM0:CLKOUT4_EDGE 13.28.52
MMCM0:CLKOUT4_EN 13.29.57
MMCM0:CLKOUT4_NOCOUNT 13.29.52
MMCM0:CLKOUT4_USE_FINE_PS 13.29.51
MMCM0:CLKOUT5_EDGE 15.28.4
MMCM0:CLKOUT5_EN 15.29.9
MMCM0:CLKOUT5_NOCOUNT 15.29.4
MMCM0:CLKOUT5_USE_FINE_PS 15.29.3
MMCM0:CLKOUT6_EDGE 13.28.36
MMCM0:CLKOUT6_EN 13.29.41
MMCM0:CLKOUT6_NOCOUNT 13.29.36
MMCM0:CLKOUT6_USE_FINE_PS 13.29.35
MMCM0:CP_BIAS_TRIP_SET 6.28.12
MMCM0:DIRECT_PATH_CNTRL 15.28.22
MMCM0:DIVCLK_EDGE 13.28.9
MMCM0:DIVCLK_NOCOUNT 13.29.9
MMCM0:ENABLE.PERF0 24.29.38
MMCM0:ENABLE.PERF1 24.28.38
MMCM0:ENABLE.PERF2 24.29.37
MMCM0:ENABLE.PERF3 24.28.37
MMCM0:EN_VCO_DIV1 11.28.47
MMCM0:EN_VCO_DIV6 11.29.47
MMCM0:GTS_WAIT 1.28.30
MMCM0:HVLF_CNT_TEST_EN 6.29.25
MMCM0:INTERP_TEST 11.29.46
MMCM0:INV.CLKINSEL 1.29.45
MMCM0:INV.PSEN 1.28.46
MMCM0:INV.PSINCDEC 1.29.46
MMCM0:INV.PWRDWN 1.28.47
MMCM0:INV.RST 1.29.47
MMCM0:IN_DLY_EN 15.29.22
MMCM0:LF_LOW_SEL 7.29.39
MMCM0:MMCM_EN 1.29.31
MMCM0:SEL_HV_NMOS 6.29.50
MMCM0:SEL_LV_NMOS 12.29.8
MMCM0:SEL_SLIPD 12.28.18
MMCM0:SS_EN 1.28.31
MMCM0:STARTUP_WAIT 1.29.30
MMCM0:SUP_SEL_AREG 6.28.48
MMCM0:SUP_SEL_DREG 12.28.8
MMCM0:VLF_HIGH_DIS_B 7.28.44
MMCM0:VLF_HIGH_PWDN_B 7.29.15
PHASER_IN0:BURST_MODE 19.29.26
PHASER_IN0:DQS_AUTO_RECAL 18.28.49
PHASER_IN0:DQS_BIAS_MODE 18.29.49
PHASER_IN0:ENABLE.RCLK 24.29.36
PHASER_IN0:EN_ISERDES_RST 18.29.55
PHASER_IN0:EN_TEST_RING 19.29.23
PHASER_IN0:HALF_CYCLE_ADJ 18.28.60
PHASER_IN0:ICLK_TO_RCLK_BYPASS 18.28.56
PHASER_IN0:INV.RST 18.28.59
PHASER_IN0:PHASER_IN_EN 18.28.55
PHASER_IN0:REG_OPT_1 18.28.50
PHASER_IN0:REG_OPT_2 18.29.61
PHASER_IN0:REG_OPT_4 18.29.50
PHASER_IN0:RST_SEL 18.28.61
PHASER_IN0:SEL_OUT 18.28.52
PHASER_IN0:SYNC_IN_DIV_RST 19.28.54
PHASER_IN0:TEST_BP 18.29.48
PHASER_IN0:UPDATE_NONACTIVE 18.28.48
PHASER_IN0:WR_CYCLES 18.29.54
PHASER_IN1:BURST_MODE 22.29.58
PHASER_IN1:DQS_AUTO_RECAL 22.28.17
PHASER_IN1:DQS_BIAS_MODE 22.29.17
PHASER_IN1:ENABLE.RCLK 24.28.36
PHASER_IN1:EN_ISERDES_RST 22.29.23
PHASER_IN1:EN_TEST_RING 22.29.55
PHASER_IN1:HALF_CYCLE_ADJ 22.28.28
PHASER_IN1:ICLK_TO_RCLK_BYPASS 22.28.24
PHASER_IN1:INV.RST 22.28.27
PHASER_IN1:PHASER_IN_EN 22.28.23
PHASER_IN1:REG_OPT_1 22.28.18
PHASER_IN1:REG_OPT_2 22.29.29
PHASER_IN1:REG_OPT_4 22.29.18
PHASER_IN1:RST_SEL 22.28.29
PHASER_IN1:SEL_OUT 22.28.20
PHASER_IN1:SYNC_IN_DIV_RST 23.28.22
PHASER_IN1:TEST_BP 22.29.16
PHASER_IN1:UPDATE_NONACTIVE 22.28.16
PHASER_IN1:WR_CYCLES 22.29.22
PHASER_IN2:BURST_MODE 29.29.26
PHASER_IN2:DQS_AUTO_RECAL 28.28.49
PHASER_IN2:DQS_BIAS_MODE 28.29.49
PHASER_IN2:ENABLE.RCLK 24.29.35
PHASER_IN2:EN_ISERDES_RST 28.29.55
PHASER_IN2:EN_TEST_RING 29.29.23
PHASER_IN2:HALF_CYCLE_ADJ 28.28.60
PHASER_IN2:ICLK_TO_RCLK_BYPASS 28.28.56
PHASER_IN2:INV.RST 28.28.59
PHASER_IN2:PHASER_IN_EN 28.28.55
PHASER_IN2:REG_OPT_1 28.28.50
PHASER_IN2:REG_OPT_2 28.29.61
PHASER_IN2:REG_OPT_4 28.29.50
PHASER_IN2:RST_SEL 28.28.61
PHASER_IN2:SEL_OUT 28.28.52
PHASER_IN2:SYNC_IN_DIV_RST 29.28.54
PHASER_IN2:TEST_BP 28.29.48
PHASER_IN2:UPDATE_NONACTIVE 28.28.48
PHASER_IN2:WR_CYCLES 28.29.54
PHASER_IN3:BURST_MODE 32.29.58
PHASER_IN3:DQS_AUTO_RECAL 32.28.17
PHASER_IN3:DQS_BIAS_MODE 32.29.17
PHASER_IN3:ENABLE.RCLK 24.28.35
PHASER_IN3:EN_ISERDES_RST 32.29.23
PHASER_IN3:EN_TEST_RING 32.29.55
PHASER_IN3:HALF_CYCLE_ADJ 32.28.28
PHASER_IN3:ICLK_TO_RCLK_BYPASS 32.28.24
PHASER_IN3:INV.RST 32.28.27
PHASER_IN3:PHASER_IN_EN 32.28.23
PHASER_IN3:REG_OPT_1 32.28.18
PHASER_IN3:REG_OPT_2 32.29.29
PHASER_IN3:REG_OPT_4 32.29.18
PHASER_IN3:RST_SEL 32.28.29
PHASER_IN3:SEL_OUT 32.28.20
PHASER_IN3:SYNC_IN_DIV_RST 33.28.22
PHASER_IN3:TEST_BP 32.29.16
PHASER_IN3:UPDATE_NONACTIVE 32.28.16
PHASER_IN3:WR_CYCLES 32.29.22
PHASER_OUT0:COARSE_BYPASS 17.29.23
PHASER_OUT0:DATA_CTL_N 17.28.29
PHASER_OUT0:DATA_RD_CYCLES 17.29.21
PHASER_OUT0:EN_OSERDES_RST 17.28.23
PHASER_OUT0:EN_TEST_RING 17.29.28
PHASER_OUT0:INV.RST 18.28.0
PHASER_OUT0:OCLKDELAY_INV 17.28.22
PHASER_OUT0:PHASER_OUT_EN 17.29.22
PHASER_OUT0:SYNC_IN_DIV_RST 18.29.8
PHASER_OUT1:COARSE_BYPASS 20.29.55
PHASER_OUT1:DATA_CTL_N 20.28.61
PHASER_OUT1:DATA_RD_CYCLES 20.29.53
PHASER_OUT1:EN_OSERDES_RST 20.28.55
PHASER_OUT1:EN_TEST_RING 20.29.60
PHASER_OUT1:INV.RST 21.28.32
PHASER_OUT1:OCLKDELAY_INV 20.28.54
PHASER_OUT1:PHASER_OUT_EN 20.29.54
PHASER_OUT1:SYNC_IN_DIV_RST 21.29.40
PHASER_OUT2:COARSE_BYPASS 27.29.23
PHASER_OUT2:DATA_CTL_N 27.28.29
PHASER_OUT2:DATA_RD_CYCLES 27.29.21
PHASER_OUT2:EN_OSERDES_RST 27.28.23
PHASER_OUT2:EN_TEST_RING 27.29.28
PHASER_OUT2:INV.RST 28.28.0
PHASER_OUT2:OCLKDELAY_INV 27.28.22
PHASER_OUT2:PHASER_OUT_EN 27.29.22
PHASER_OUT2:SYNC_IN_DIV_RST 28.29.8
PHASER_OUT3:COARSE_BYPASS 30.29.55
PHASER_OUT3:DATA_CTL_N 30.28.61
PHASER_OUT3:DATA_RD_CYCLES 30.29.53
PHASER_OUT3:EN_OSERDES_RST 30.28.55
PHASER_OUT3:EN_TEST_RING 30.29.60
PHASER_OUT3:INV.RST 31.28.32
PHASER_OUT3:OCLKDELAY_INV 30.28.54
PHASER_OUT3:PHASER_OUT_EN 30.29.54
PHASER_OUT3:SYNC_IN_DIV_RST 31.29.40
PHASER_REF:CP_BIAS_TRIP_SET 26.29.1
PHASER_REF:INV.PWRDWN 26.28.24
PHASER_REF:INV.RST 26.28.16
PHASER_REF:PHASER_REF_EN 26.29.24
PHASER_REF:SEL_SLIPD 26.28.3
PHASER_REF:SUP_SEL_AREG 26.29.7
PHY_CONTROL:BURST_MODE 35.28.46
PHY_CONTROL:DATA_CTL_A_N 35.28.44
PHY_CONTROL:DATA_CTL_B_N 35.29.44
PHY_CONTROL:DATA_CTL_C_N 35.28.45
PHY_CONTROL:DATA_CTL_D_N 35.29.45
PHY_CONTROL:DISABLE_SEQ_MATCH 34.28.15
PHY_CONTROL:MULTI_REGION 34.28.14
PHY_CONTROL:PHY_COUNT_ENABLE 35.29.15
PHY_CONTROL:SPARE 34.29.13
PHY_CONTROL:SYNC_MODE 34.29.14
PLL:BUF.CLKOUT0_FREQ_BB 37.28.12
PLL:BUF.CLKOUT1_FREQ_BB 37.29.12
PLL:BUF.CLKOUT2_FREQ_BB 37.28.13
PLL:BUF.CLKOUT3_FREQ_BB 37.29.13
PLL:CLKFBIN_EDGE 39.29.62
PLL:CLKFBIN_NOCOUNT 39.28.62
PLL:CLKFBOUT_EDGE 39.29.43
PLL:CLKFBOUT_EN 39.28.38
PLL:CLKFBOUT_NOCOUNT 39.28.43
PLL:CLKOUT0_EDGE 38.29.11
PLL:CLKOUT0_EN 38.28.6
PLL:CLKOUT0_NOCOUNT 38.28.11
PLL:CLKOUT1_EDGE 38.29.27
PLL:CLKOUT1_EN 38.28.22
PLL:CLKOUT1_NOCOUNT 38.28.27
PLL:CLKOUT2_EDGE 38.29.43
PLL:CLKOUT2_EN 38.28.38
PLL:CLKOUT2_NOCOUNT 38.28.43
PLL:CLKOUT3_EDGE 38.29.59
PLL:CLKOUT3_EN 38.28.54
PLL:CLKOUT3_NOCOUNT 38.28.59
PLL:CLKOUT4_EDGE 39.29.11
PLL:CLKOUT4_EN 39.28.6
PLL:CLKOUT4_NOCOUNT 39.28.11
PLL:CLKOUT5_EDGE 37.29.59
PLL:CLKOUT5_EN 37.28.54
PLL:CLKOUT5_NOCOUNT 37.28.59
PLL:CP_BIAS_TRIP_SET 46.29.51
PLL:DIRECT_PATH_CNTRL 37.29.41
PLL:DIVCLK_EDGE 39.29.54
PLL:DIVCLK_NOCOUNT 39.28.54
PLL:EN_VCO_DIV1 41.29.16
PLL:EN_VCO_DIV6 41.28.16
PLL:GTS_WAIT 48.29.33
PLL:HVLF_CNT_TEST_EN 46.28.38
PLL:INV.CLKINSEL 48.28.18
PLL:INV.PWRDWN 48.29.16
PLL:INV.RST 48.28.16
PLL:IN_DLY_EN 37.28.41
PLL:LF_LOW_SEL 45.28.24
PLL:PLL_EN 48.28.32
PLL:SEL_HV_NMOS 46.28.13
PLL:SEL_LV_NMOS 40.28.55
PLL:STARTUP_WAIT 48.28.33
PLL:SUP_SEL_AREG 46.29.15
PLL:SUP_SEL_DREG 40.29.55
PLL:VLF_HIGH_DIS_B 45.29.19
PLL:VLF_HIGH_PWDN_B 45.28.48
non-inverted [0]
BUFMRCE0:INV.CE 50.28.28
BUFMRCE1:INV.CE 50.29.28
inverted ~[0]
BUFMRCE0:MUX.I 50.27.31 50.26.31 50.27.28 50.27.30 25.26.1 25.27.0 25.26.0 50.26.28 25.29.2 25.28.2
NONE 0 0 0 0 0 0 0 0 0 0
CCIO0 0 0 0 0 0 0 0 0 0 1
HIN4 0 0 0 0 0 0 1 1 1 0
HIN5 0 0 0 0 0 1 0 1 1 0
HIN6 0 0 0 0 1 0 0 1 1 0
HIN7 0 0 0 1 0 0 0 1 1 0
HIN8 0 0 1 0 0 0 1 0 1 0
HIN9 0 0 1 0 0 1 0 0 1 0
HIN10 0 0 1 0 1 0 0 0 1 0
HIN11 0 0 1 1 0 0 0 0 1 0
CKINT0 0 1 0 0 0 0 0 1 1 0
HIN12 0 1 1 0 0 0 0 0 1 0
CKINT1 1 0 0 0 0 0 0 1 1 0
HIN13 1 0 1 0 0 0 0 0 1 0
BUFMRCE1:MUX.I 50.26.30 50.27.29 50.27.27 50.26.29 25.27.2 25.26.2 25.27.1 50.26.27 50.27.26 50.26.26
NONE 0 0 0 0 0 0 0 0 0 0
CCIO3 0 0 0 0 0 0 0 0 0 1
HIN4 0 0 0 0 0 0 1 1 1 0
HIN5 0 0 0 0 0 1 0 1 1 0
HIN6 0 0 0 0 1 0 0 1 1 0
HIN7 0 0 0 1 0 0 0 1 1 0
HIN8 0 0 1 0 0 0 1 0 1 0
HIN9 0 0 1 0 0 1 0 0 1 0
HIN10 0 0 1 0 1 0 0 0 1 0
HIN11 0 0 1 1 0 0 0 0 1 0
CKINT0 0 1 0 0 0 0 0 1 1 0
HIN12 0 1 1 0 0 0 0 0 1 0
CKINT1 1 0 0 0 0 0 0 1 1 0
HIN13 1 0 1 0 0 0 0 0 1 0
CMT_BOT:BUF.FREQ_BB0.D 16.29.45 16.28.54
CMT_BOT:BUF.FREQ_BB0.U 16.29.53 16.28.46
CMT_BOT:BUF.FREQ_BB1.D 16.29.46 16.28.55
CMT_BOT:BUF.FREQ_BB1.U 16.29.54 16.28.47
CMT_BOT:BUF.FREQ_BB2.D 16.29.47 16.28.56
CMT_BOT:BUF.FREQ_BB2.U 16.29.55 16.28.48
CMT_BOT:BUF.FREQ_BB3.D 16.29.48 16.28.57
CMT_BOT:BUF.FREQ_BB3.U 16.29.56 16.28.49
CMT_BOT:ENABLE.FREQ_BB0_S 16.29.49 16.29.41
CMT_BOT:ENABLE.FREQ_BB1_S 16.29.50 16.29.42
CMT_BOT:ENABLE.FREQ_BB2_S 16.29.51 16.29.43
CMT_BOT:ENABLE.FREQ_BB3_S 16.29.52 16.29.44
CMT_TOP:BUF.FREQ_BB0.D 36.29.45 36.28.54
CMT_TOP:BUF.FREQ_BB0.U 36.29.53 36.28.46
CMT_TOP:BUF.FREQ_BB1.D 36.29.46 36.28.55
CMT_TOP:BUF.FREQ_BB1.U 36.29.54 36.28.47
CMT_TOP:BUF.FREQ_BB2.D 36.29.47 36.28.56
CMT_TOP:BUF.FREQ_BB2.U 36.29.55 36.28.48
CMT_TOP:BUF.FREQ_BB3.D 36.29.48 36.28.57
CMT_TOP:BUF.FREQ_BB3.U 36.29.56 36.28.49
CMT_TOP:ENABLE.FREQ_BB0_N 36.28.50 36.28.42
CMT_TOP:ENABLE.FREQ_BB1_N 36.28.51 36.28.43
CMT_TOP:ENABLE.FREQ_BB2_N 36.28.52 36.28.44
CMT_TOP:ENABLE.FREQ_BB3_N 36.28.53 36.28.45
CMT_TOP:ENABLE.SYNC_BB 36.29.39 36.28.32
MMCM0:CLKFBOUT_MX 13.28.19 13.29.19
MMCM0:CLKOUT0_MX 14.28.51 14.29.51
MMCM0:CLKOUT1_MX 14.28.35 14.29.35
MMCM0:CLKOUT2_MX 14.28.19 14.29.19
MMCM0:CLKOUT3_MX 14.28.3 14.29.3
MMCM0:CLKOUT4_MX 13.28.51 13.29.51
MMCM0:CLKOUT5_MX 15.28.3 15.29.3
MMCM0:CLKOUT6_MX 13.28.35 13.29.35
MMCM0:CP_RES 6.29.13 6.28.14
MMCM0:EN_CURR_SINK 6.29.48 6.28.49
MMCM0:FREQ_COMP 12.29.39 12.28.40
MMCM0:LFHF 6.28.4 6.29.5
MMCM0:LF_NEN 7.28.40 7.29.41
MMCM0:LF_PEN 7.28.42 7.29.43
MMCM0:MVDD_SEL 6.29.49 6.28.50
MMCM0:SYNTH_CLK_DIV 15.28.47 15.29.47
MMCM0:TMUX_MUX_SEL 15.28.24 15.29.24
MMCM0:VREF_START 7.29.17 7.28.18
PHASER_IN0:RD_ADDR_INIT 18.29.51 18.28.51
PHASER_IN1:RD_ADDR_INIT 22.29.19 22.28.19
PHASER_IN2:RD_ADDR_INIT 28.29.51 28.28.51
PHASER_IN3:RD_ADDR_INIT 32.29.19 32.28.19
PHASER_REF:CP_RES 26.29.56 26.28.56
PHASER_REF:LF_NEN 26.29.31 26.28.31
PHASER_REF:LF_PEN 26.29.30 26.28.30
PHASER_REF:TMUX_MUX_SEL 26.29.2 26.28.2
PLL:CLKFBOUT_MX 39.29.44 39.28.44
PLL:CLKOUT0_MX 38.29.12 38.28.12
PLL:CLKOUT1_MX 38.29.28 38.28.28
PLL:CLKOUT2_MX 38.29.44 38.28.44
PLL:CLKOUT3_MX 38.29.60 38.28.60
PLL:CLKOUT4_MX 39.29.12 39.28.12
PLL:CLKOUT5_MX 37.29.60 37.28.60
PLL:CP_RES 46.28.50 46.29.49
PLL:EN_CURR_SINK 46.28.15 46.29.14
PLL:FREQ_COMP 40.28.24 40.29.23
PLL:LFHF 46.29.59 46.28.58
PLL:LF_NEN 45.29.23 45.28.22
PLL:LF_PEN 45.29.21 45.28.20
PLL:MVDD_SEL 46.28.14 46.29.13
PLL:SYNTH_CLK_DIV 37.29.16 37.28.16
PLL:TMUX_MUX_SEL 37.29.39 37.28.39
PLL:VREF_START 45.28.46 45.29.45
non-inverted [1] [0]
CMT_BOT:ENABLE.FREQ_BB0 16.29.32 16.28.50 16.28.42
CMT_BOT:ENABLE.FREQ_BB1 16.28.51 16.28.43 16.28.33
CMT_BOT:ENABLE.FREQ_BB2 16.29.33 16.28.52 16.28.44
CMT_BOT:ENABLE.FREQ_BB3 16.28.53 16.28.45 16.28.34
CMT_TOP:ENABLE.FREQ_BB0 36.29.49 36.29.41 36.29.32
CMT_TOP:ENABLE.FREQ_BB1 36.29.50 36.29.42 36.28.33
CMT_TOP:ENABLE.FREQ_BB2 36.29.51 36.29.43 36.29.33
CMT_TOP:ENABLE.FREQ_BB3 36.29.52 36.29.44 36.28.34
MMCM0:AVDD_COMP_SET 6.28.43 6.29.43 6.28.44
MMCM0:AVDD_VBG_PD 6.29.44 6.28.45 6.29.45
MMCM0:CLKFBOUT_FRAC 13.29.16 13.28.17 13.29.17
MMCM0:CLKFBOUT_PM_FALL 13.28.33 13.29.33 13.28.34
MMCM0:CLKFBOUT_PM_RISE 13.28.24 13.29.24 13.28.25
MMCM0:CLKOUT0_FRAC 14.29.48 14.28.49 14.29.49
MMCM0:CLKOUT0_PM_FALL 15.28.1 15.29.1 15.28.2
MMCM0:CLKOUT0_PM_RISE 14.28.56 14.29.56 14.28.57
MMCM0:CLKOUT1_PM 14.28.40 14.29.40 14.28.41
MMCM0:CLKOUT2_PM 14.28.24 14.29.24 14.28.25
MMCM0:CLKOUT3_PM 14.28.8 14.29.8 14.28.9
MMCM0:CLKOUT4_PM 13.28.56 13.29.56 13.28.57
MMCM0:CLKOUT5_PM 15.28.8 15.29.8 15.28.9
MMCM0:CLKOUT6_PM 13.28.40 13.29.40 13.28.41
MMCM0:DVDD_COMP_SET 12.28.3 12.29.3 12.28.4
MMCM0:DVDD_VBG_PD 12.29.4 12.28.5 12.29.5
MMCM0:HROW_DLY_SET 15.29.56 15.28.57 15.29.57
MMCM0:MAN_LF 7.29.45 7.28.46 7.29.47
MMCM0:SS_STEPS 15.29.30 15.28.31 15.29.31
MMCM0:SS_STEPS_INIT 15.28.29 15.29.29 15.28.30
PHASER_IN0:DQS_FIND_PATTERN 19.28.23 19.29.22 19.28.22
PHASER_IN0:SEL_CLK_OFFSET 18.29.60 18.28.53 18.29.52
PHASER_IN1:DQS_FIND_PATTERN 22.28.55 22.29.54 22.28.54
PHASER_IN1:SEL_CLK_OFFSET 22.29.28 22.28.21 22.29.20
PHASER_IN2:DQS_FIND_PATTERN 29.28.23 29.29.22 29.28.22
PHASER_IN2:SEL_CLK_OFFSET 28.29.60 28.28.53 28.29.52
PHASER_IN3:DQS_FIND_PATTERN 32.28.55 32.29.54 32.28.54
PHASER_IN3:SEL_CLK_OFFSET 32.29.28 32.28.21 32.29.20
PHASER_REF:AVDD_COMP_SET 26.29.63 26.28.63 26.29.62
PHASER_REF:AVDD_VBG_PD 26.28.62 26.29.61 26.28.61
PHASER_REF:MAN_LF 26.29.17 26.28.17 26.29.16
PHASER_REF:PHASER_REF_MISC 26.28.1 26.29.0 26.28.0
PHASER_REF:SEL_LF_HIGH 26.28.7 26.29.6 26.28.6
PHY_CONTROL:CO_DURATION 35.28.13 35.29.12 35.28.12
PHY_CONTROL:DI_DURATION 34.29.46 34.28.46 34.29.45
PHY_CONTROL:DO_DURATION 34.28.13 34.29.12 34.28.12
PLL:AVDD_COMP_SET 46.29.20 46.28.20 46.29.19
PLL:AVDD_VBG_PD 46.28.19 46.29.18 46.28.18
PLL:CLKFBOUT_PM 39.29.39 39.28.39 39.29.38
PLL:CLKOUT0_PM 38.29.7 38.28.7 38.29.6
PLL:CLKOUT1_PM 38.29.23 38.28.23 38.29.22
PLL:CLKOUT2_PM 38.29.39 38.28.39 38.29.38
PLL:CLKOUT3_PM 38.29.55 38.28.55 38.29.54
PLL:CLKOUT4_PM 39.29.7 39.28.7 39.29.6
PLL:CLKOUT5_PM 37.29.55 37.28.55 37.29.54
PLL:DVDD_COMP_SET 40.29.60 40.28.60 40.29.59
PLL:DVDD_VBG_PD 40.28.59 40.29.58 40.28.58
PLL:HROW_DLY_SET 37.28.7 37.29.6 37.28.6
PLL:MAN_LF 45.28.18 45.29.17 45.28.16
non-inverted [2] [1] [0]
CMT_BOT:MUX.FREQ_BB0 16.28.60 16.29.59 16.29.34
CMT_BOT:MUX.FREQ_BB1 16.28.61 16.29.60 16.28.35
CMT_BOT:MUX.FREQ_BB2 16.28.62 16.29.61 16.29.35
CMT_BOT:MUX.FREQ_BB3 16.28.63 16.29.62 16.28.36
NONE 0 0 0
MMCM_CLKOUT0 0 0 1
MMCM_CLKOUT1 0 1 1
MMCM_CLKOUT2 1 0 1
MMCM_CLKOUT3 1 1 1
CMT_TOP:MUX.FREQREFCLK 36.29.37 36.28.37 36.29.36
PLL_CLKOUT0 0 0 0
FREQ_BB0 0 0 1
FREQ_BB1 0 1 1
FREQ_BB2 1 0 1
FREQ_BB3 1 1 1
CMT_TOP:MUX.FREQ_BB0 36.28.60 36.29.59 36.29.34
CMT_TOP:MUX.FREQ_BB1 36.28.61 36.29.60 36.28.35
CMT_TOP:MUX.FREQ_BB2 36.28.62 36.29.61 36.29.35
CMT_TOP:MUX.FREQ_BB3 36.28.63 36.29.62 36.28.36
NONE 0 0 0
PLL_CLKOUT0 0 0 1
PLL_CLKOUT1 0 1 1
PLL_CLKOUT2 1 0 1
PLL_CLKOUT3 1 1 1
CMT_TOP:MUX.MEMREFCLK 36.29.57 36.28.41 36.29.40
PLL_CLKOUT1 0 0 0
FREQ_BB0 0 0 1
FREQ_BB1 0 1 1
FREQ_BB2 1 0 1
FREQ_BB3 1 1 1
CMT_TOP:MUX.SYNCIN 36.28.59 36.29.58 36.28.58
PLL_CLKOUT2 0 0 0
FREQ_BB0 0 0 1
FREQ_BB1 0 1 1
FREQ_BB2 1 0 1
FREQ_BB3 1 1 1
HCLK_CMT:MUX.FREQ_BB0 25.28.3 25.29.3 24.29.63
NONE 0 0 0
CKINT0 0 1 1
CCIO0 1 0 1
HCLK_CMT:MUX.FREQ_BB1 25.28.1 25.29.1 24.28.63
NONE 0 0 0
CKINT1 0 1 1
CCIO1 1 0 1
HCLK_CMT:MUX.FREQ_BB2 25.28.0 25.29.0 24.29.62
NONE 0 0 0
CKINT2 0 1 1
CCIO2 1 0 1
HCLK_CMT:MUX.FREQ_BB3 25.26.3 25.27.3 24.28.62
NONE 0 0 0
CKINT3 0 1 1
CCIO3 1 0 1
HCLK_CMT:MUX.HOUT0 24.26.57 24.27.57 24.26.58 24.27.58 24.26.59 24.27.59 24.26.53 24.26.54 24.27.53 24.27.55 24.27.56 24.26.56 24.26.55 24.27.54
HCLK_CMT:MUX.HOUT1 24.28.57 24.29.57 24.28.58 24.29.58 24.28.59 24.29.59 24.28.53 24.28.54 24.29.53 24.29.55 24.29.56 24.28.56 24.28.55 24.29.54
HCLK_CMT:MUX.HOUT10 25.29.13 25.28.13 25.29.12 25.28.12 25.29.11 25.28.11 25.29.17 25.29.16 25.28.17 25.28.15 25.28.14 25.29.14 25.29.15 25.28.16
HCLK_CMT:MUX.HOUT11 25.27.20 25.26.20 25.27.19 25.26.19 25.27.18 25.26.18 25.27.24 25.27.23 25.26.24 25.26.22 25.26.21 25.27.21 25.27.22 25.26.23
HCLK_CMT:MUX.HOUT12 25.29.20 25.28.20 25.29.19 25.28.19 25.29.18 25.28.18 25.29.24 25.29.23 25.28.24 25.28.22 25.28.21 25.29.21 25.29.22 25.28.23
HCLK_CMT:MUX.HOUT13 25.27.27 25.26.27 25.27.26 25.26.26 25.27.25 25.26.25 25.27.31 25.27.30 25.26.31 25.26.29 25.26.28 25.27.28 25.27.29 25.26.30
HCLK_CMT:MUX.HOUT2 24.26.50 24.27.50 24.26.51 24.27.51 24.26.52 24.27.52 24.26.46 24.26.47 24.27.46 24.27.48 24.27.49 24.26.49 24.26.48 24.27.47
HCLK_CMT:MUX.HOUT3 24.28.50 24.29.50 24.28.51 24.29.51 24.28.52 24.29.52 24.28.46 24.28.47 24.29.46 24.29.48 24.29.49 24.28.49 24.28.48 24.29.47
HCLK_CMT:MUX.HOUT4 24.26.43 24.27.43 24.26.44 24.27.44 24.26.45 24.27.45 24.26.39 24.26.40 24.27.39 24.27.41 24.27.42 24.26.42 24.26.41 24.27.40
HCLK_CMT:MUX.HOUT5 24.28.43 24.29.43 24.28.44 24.29.44 24.28.45 24.29.45 24.28.39 24.28.40 24.29.39 24.29.41 24.29.42 24.28.42 24.28.41 24.29.40
HCLK_CMT:MUX.HOUT6 24.26.36 24.27.36 24.26.37 24.27.37 24.26.38 24.27.38 24.26.32 24.26.33 24.27.32 24.27.34 24.27.35 24.26.35 24.26.34 24.27.33
HCLK_CMT:MUX.HOUT7 25.27.6 25.26.6 25.27.5 25.26.5 25.27.4 25.26.4 25.27.10 25.27.9 25.26.10 25.26.8 25.26.7 25.27.7 25.27.8 25.26.9
HCLK_CMT:MUX.HOUT8 25.29.6 25.28.6 25.29.5 25.28.5 25.29.4 25.28.4 25.29.10 25.29.9 25.28.10 25.28.8 25.28.7 25.29.7 25.29.8 25.28.9
HCLK_CMT:MUX.HOUT9 25.27.13 25.26.13 25.27.12 25.26.12 25.27.11 25.26.11 25.27.17 25.27.16 25.26.17 25.26.15 25.26.14 25.27.14 25.27.15 25.26.16
NONE 0 0 0 0 0 0 0 0 0 0 0 0 0 0
HCLK0 0 0 0 0 0 1 0 0 0 0 0 0 0 1
HCLK6 0 0 0 0 0 1 0 0 0 0 0 0 1 0
HIN4 0 0 0 0 0 1 0 0 0 0 0 1 0 0
HIN8 0 0 0 0 0 1 0 0 0 0 1 0 0 0
MMCM_CLKOUT6 0 0 0 0 0 1 0 0 0 1 0 0 0 0
PLL_CLKFBOUT 0 0 0 0 0 1 0 0 1 0 0 0 0 0
MMCM_CLKOUT2 0 0 0 0 0 1 0 1 0 0 0 0 0 0
PLL_CLKOUT0 0 0 0 0 0 1 1 0 0 0 0 0 0 0
HCLK1 0 0 0 0 1 0 0 0 0 0 0 0 0 1
HCLK7 0 0 0 0 1 0 0 0 0 0 0 0 1 0
HIN5 0 0 0 0 1 0 0 0 0 0 0 1 0 0
HIN9 0 0 0 0 1 0 0 0 0 0 1 0 0 0
MMCM_CLKFBOUT 0 0 0 0 1 0 0 0 0 1 0 0 0 0
PLL_TMUXOUT 0 0 0 0 1 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT2B 0 0 0 0 1 0 0 1 0 0 0 0 0 0
PLL_CLKOUT1 0 0 0 0 1 0 1 0 0 0 0 0 0 0
HCLK2 0 0 0 1 0 0 0 0 0 0 0 0 0 1
HCLK8 0 0 0 1 0 0 0 0 0 0 0 0 1 0
HIN6 0 0 0 1 0 0 0 0 0 0 0 1 0 0
HIN10 0 0 0 1 0 0 0 0 0 0 1 0 0 0
MMCM_CLKFBOUTB 0 0 0 1 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT0 0 0 0 1 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT3 0 0 0 1 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT2 0 0 0 1 0 0 1 0 0 0 0 0 0 0
HCLK3 0 0 1 0 0 0 0 0 0 0 0 0 0 1
HCLK9 0 0 1 0 0 0 0 0 0 0 0 0 1 0
HIN7 0 0 1 0 0 0 0 0 0 0 0 1 0 0
HIN11 0 0 1 0 0 0 0 0 0 0 1 0 0 0
MMCM_TMUXOUT 0 0 1 0 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT0B 0 0 1 0 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT3B 0 0 1 0 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT3 0 0 1 0 0 0 1 0 0 0 0 0 0 0
HCLK4 0 1 0 0 0 0 0 0 0 0 0 0 0 1
HCLK10 0 1 0 0 0 0 0 0 0 0 0 0 1 0
PHASER_REF_BOUNCE2 0 1 0 0 0 0 0 0 0 0 0 1 0 0
HIN12 0 1 0 0 0 0 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE0 0 1 0 0 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT1 0 1 0 0 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT4 0 1 0 0 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT4 0 1 0 0 0 0 1 0 0 0 0 0 0 0
HCLK5 1 0 0 0 0 0 0 0 0 0 0 0 0 1
HCLK11 1 0 0 0 0 0 0 0 0 0 0 0 1 0
PHASER_REF_BOUNCE3 1 0 0 0 0 0 0 0 0 0 0 1 0 0
HIN13 1 0 0 0 0 0 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE1 1 0 0 0 0 0 0 0 0 1 0 0 0 0
MMCM_CLKOUT1B 1 0 0 0 0 0 0 0 1 0 0 0 0 0
MMCM_CLKOUT5 1 0 0 0 0 0 0 1 0 0 0 0 0 0
PLL_CLKOUT5 1 0 0 0 0 0 1 0 0 0 0 0 0 0
HCLK_CMT:MUX.LCLK0_CMT_D 24.26.17 24.27.16 24.27.17 24.26.18 24.27.18 24.26.19 24.27.19 24.26.20 24.27.20
HCLK_CMT:MUX.LCLK0_CMT_U 25.27.46 25.26.47 25.26.46 25.27.45 25.26.45 25.27.44 25.26.44 25.27.43 25.26.43
HCLK_CMT:MUX.LCLK1_CMT_D 24.28.17 24.29.16 24.29.17 24.28.18 24.29.18 24.28.19 24.29.19 24.28.20 24.29.20
HCLK_CMT:MUX.LCLK1_CMT_U 25.29.46 25.28.47 25.28.46 25.29.45 25.28.45 25.29.44 25.28.44 25.29.43 25.28.43
NONE 0 0 0 0 0 0 0 0 0
RCLK0 0 0 1 0 0 0 0 0 1
RCLK1 0 0 1 0 0 0 0 1 0
RCLK2 0 0 1 0 0 0 1 0 0
RCLK3 0 0 1 0 0 1 0 0 0
HCLK0 0 1 0 0 0 0 0 0 1
HCLK1 0 1 0 0 0 0 0 1 0
HCLK2 0 1 0 0 0 0 1 0 0
HCLK3 0 1 0 0 0 1 0 0 0
HCLK4 0 1 0 0 1 0 0 0 0
HCLK5 0 1 0 1 0 0 0 0 0
HCLK6 1 0 0 0 0 0 0 0 1
HCLK7 1 0 0 0 0 0 0 1 0
HCLK8 1 0 0 0 0 0 1 0 0
HCLK9 1 0 0 0 0 1 0 0 0
HCLK10 1 0 0 0 1 0 0 0 0
HCLK11 1 0 0 1 0 0 0 0 0
HCLK_CMT:MUX.PERF0 50.26.20 50.27.19 50.26.18 50.26.17 50.26.16
HCLK_CMT:MUX.PERF1 50.27.20 50.26.19 50.27.18 50.27.17 50.27.16
NONE 0 0 0 0 0
PHASER_IN_RCLK0 0 1 0 0 1
PHASER_IN_RCLK1 0 1 0 1 0
PHASER_IN_RCLK2 0 1 1 0 0
MMCM_PERF0 1 0 0 0 1
MMCM_PERF1 1 0 0 1 0
PHASER_IN_RCLK3 1 0 1 0 0
HCLK_CMT:MUX.PERF2 50.28.20 50.29.19 50.28.18 50.28.17 50.28.16
HCLK_CMT:MUX.PERF3 50.29.20 50.28.19 50.29.18 50.29.17 50.29.16
NONE 0 0 0 0 0
PHASER_IN_RCLK0 0 1 0 0 1
PHASER_IN_RCLK1 0 1 0 1 0
PHASER_IN_RCLK2 0 1 1 0 0
MMCM_PERF2 1 0 0 0 1
MMCM_PERF3 1 0 0 1 0
PHASER_IN_RCLK3 1 0 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE0 24.27.61 24.27.60 24.26.61
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO0 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE1 24.26.60 25.27.47 24.26.16
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO1 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE2 25.28.25 25.28.26 25.29.25
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO2 1 0 0
HCLK_CMT:MUX.PHASER_REF_BOUNCE3 25.29.26 25.29.27 25.28.27
NONE 0 0 0
CLKOUT 0 0 1
TMUXOUT 0 1 0
CCIO3 1 0 0
MMCM0:ANALOG_MISC 11.29.11 11.28.12 11.29.13 11.28.14
MMCM0:AVDD_VBG_SEL 6.28.46 6.29.46 6.28.47 6.29.47
MMCM0:CLKBURST_CNT 15.28.26 15.29.26 15.28.27 15.29.27
MMCM0:CP 6.28.8 6.29.9 6.28.10 6.29.11
MMCM0:DVDD_VBG_SEL 12.28.6 12.29.6 12.28.7 12.29.7
MMCM0:RES 6.28.0 6.29.1 6.28.2 6.29.3
MMCM0:SKEW_FLOP_INV 15.28.38 15.29.38 15.28.39 15.29.39
PHASER_IN0:CLKOUT_DIV_ST 19.28.56 19.29.55 19.28.55 19.29.54
PHASER_IN1:CLKOUT_DIV_ST 23.28.24 23.29.23 23.28.23 23.29.22
PHASER_IN2:CLKOUT_DIV_ST 29.28.56 29.29.55 29.28.55 29.29.54
PHASER_IN3:CLKOUT_DIV_ST 33.28.24 33.29.23 33.28.23 33.29.22
PHASER_OUT0:CLKOUT_DIV_ST 18.29.10 18.28.10 18.29.9 18.28.9
PHASER_OUT1:CLKOUT_DIV_ST 21.29.42 21.28.42 21.29.41 21.28.41
PHASER_OUT2:CLKOUT_DIV_ST 28.29.10 28.28.10 28.29.9 28.28.9
PHASER_OUT3:CLKOUT_DIV_ST 31.29.42 31.28.42 31.29.41 31.28.41
PHASER_REF:AVDD_VBG_SEL 26.29.60 26.28.60 26.29.59 26.28.59
PHASER_REF:CP 26.29.58 26.28.58 26.29.57 26.28.57
PHY_CONTROL:AO_TOGGLE 34.29.55 34.28.55 34.29.54 34.28.54
PHY_CONTROL:AO_WRLVL_EN 35.28.15 35.29.14 35.28.14 35.29.13
PLL:ANALOG_MISC 41.28.52 41.29.51 41.28.50 41.29.49
PLL:AVDD_VBG_SEL 46.29.17 46.28.17 46.29.16 46.28.16
PLL:CP 46.29.55 46.28.54 46.29.53 46.28.52
PLL:DVDD_VBG_SEL 40.29.57 40.28.57 40.29.56 40.28.56
PLL:RES 46.29.63 46.28.62 46.29.61 46.28.60
PLL:SKEW_FLOP_INV 37.29.25 37.28.25 37.29.24 37.28.24
non-inverted [3] [2] [1] [0]
MMCM0:CLKFBIN_HT 13.28.2 13.29.2 13.28.3 13.29.3 13.28.4 13.29.4
MMCM0:CLKFBIN_LT 13.28.5 13.29.5 13.28.6 13.29.6 13.28.7 13.29.7
MMCM0:CLKFBOUT_DT 13.28.21 13.29.21 13.28.22 13.29.22 13.28.23 13.29.23
MMCM0:CLKFBOUT_HT 13.28.26 13.29.26 13.28.27 13.29.27 13.28.28 13.29.28
MMCM0:CLKFBOUT_LT 13.28.29 13.29.29 13.28.30 13.29.30 13.28.31 13.29.31
MMCM0:CLKOUT0_DT 14.28.53 14.29.53 14.28.54 14.29.54 14.28.55 14.29.55
MMCM0:CLKOUT0_HT 14.28.58 14.29.58 14.28.59 14.29.59 14.28.60 14.29.60
MMCM0:CLKOUT0_LT 14.28.61 14.29.61 14.28.62 14.29.62 14.28.63 14.29.63
MMCM0:CLKOUT1_DT 14.28.37 14.29.37 14.28.38 14.29.38 14.28.39 14.29.39
MMCM0:CLKOUT1_HT 14.28.42 14.29.42 14.28.43 14.29.43 14.28.44 14.29.44
MMCM0:CLKOUT1_LT 14.28.45 14.29.45 14.28.46 14.29.46 14.28.47 14.29.47
MMCM0:CLKOUT2_DT 14.28.21 14.29.21 14.28.22 14.29.22 14.28.23 14.29.23
MMCM0:CLKOUT2_HT 14.28.26 14.29.26 14.28.27 14.29.27 14.28.28 14.29.28
MMCM0:CLKOUT2_LT 14.28.29 14.29.29 14.28.30 14.29.30 14.28.31 14.29.31
MMCM0:CLKOUT3_DT 14.28.5 14.29.5 14.28.6 14.29.6 14.28.7 14.29.7
MMCM0:CLKOUT3_HT 14.28.10 14.29.10 14.28.11 14.29.11 14.28.12 14.29.12
MMCM0:CLKOUT3_LT 14.28.13 14.29.13 14.28.14 14.29.14 14.28.15 14.29.15
MMCM0:CLKOUT4_DT 13.28.53 13.29.53 13.28.54 13.29.54 13.28.55 13.29.55
MMCM0:CLKOUT4_HT 13.28.58 13.29.58 13.28.59 13.29.59 13.28.60 13.29.60
MMCM0:CLKOUT4_LT 13.28.61 13.29.61 13.28.62 13.29.62 13.28.63 13.29.63
MMCM0:CLKOUT5_DT 15.28.5 15.29.5 15.28.6 15.29.6 15.28.7 15.29.7
MMCM0:CLKOUT5_HT 15.28.10 15.29.10 15.28.11 15.29.11 15.28.12 15.29.12
MMCM0:CLKOUT5_LT 15.28.13 15.29.13 15.28.14 15.29.14 15.28.15 15.29.15
MMCM0:CLKOUT6_DT 13.28.37 13.29.37 13.28.38 13.29.38 13.28.39 13.29.39
MMCM0:CLKOUT6_HT 13.28.42 13.29.42 13.28.43 13.29.43 13.28.44 13.29.44
MMCM0:CLKOUT6_LT 13.28.45 13.29.45 13.28.46 13.29.46 13.28.47 13.29.47
MMCM0:DIVCLK_HT 13.28.10 13.29.10 13.28.11 13.29.11 13.28.12 13.29.12
MMCM0:DIVCLK_LT 13.28.13 13.29.13 13.28.14 13.29.14 13.28.15 13.29.15
MMCM0:FINE_PS_FRAC 1.29.26 1.28.27 1.29.27 1.28.28 1.29.28 1.28.29
MMCM0:HVLF_CNT_TEST 6.28.26 6.29.27 6.28.28 6.29.29 6.28.30 6.29.31
MMCM0:IN_DLY_MX_CVDD 15.28.58 15.29.58 15.28.59 15.29.59 15.28.60 15.29.60
MMCM0:IN_DLY_MX_DVDD 15.28.19 15.29.19 15.28.20 15.29.20 15.28.21 15.29.21
MMCM0:IN_DLY_SET 15.28.16 15.29.16 15.28.17 15.29.17 15.28.18 15.29.18
PHASER_IN0:FINE_DELAY 19.29.53 19.28.53 19.29.52 19.28.52 19.29.51 19.28.51
PHASER_IN1:FINE_DELAY 23.29.21 23.28.21 23.29.20 23.28.20 23.29.19 23.28.19
PHASER_IN2:FINE_DELAY 29.29.53 29.28.53 29.29.52 29.28.52 29.29.51 29.28.51
PHASER_IN3:FINE_DELAY 33.29.21 33.28.21 33.29.20 33.28.20 33.29.19 33.28.19
PHASER_OUT0:COARSE_DELAY 18.28.5 18.29.4 18.28.4 18.29.3 18.28.3 18.29.2
PHASER_OUT0:FINE_DELAY 18.28.8 18.29.7 18.28.7 18.29.6 18.28.6 18.29.5
PHASER_OUT0:OCLK_DELAY 17.28.28 17.29.27 17.28.27 17.29.26 17.28.26 17.29.25
PHASER_OUT1:COARSE_DELAY 21.28.37 21.29.36 21.28.36 21.29.35 21.28.35 21.29.34
PHASER_OUT1:FINE_DELAY 21.28.40 21.29.39 21.28.39 21.29.38 21.28.38 21.29.37
PHASER_OUT1:OCLK_DELAY 20.28.60 20.29.59 20.28.59 20.29.58 20.28.58 20.29.57
PHASER_OUT2:COARSE_DELAY 28.28.5 28.29.4 28.28.4 28.29.3 28.28.3 28.29.2
PHASER_OUT2:FINE_DELAY 28.28.8 28.29.7 28.28.7 28.29.6 28.28.6 28.29.5
PHASER_OUT2:OCLK_DELAY 27.28.28 27.29.27 27.28.27 27.29.26 27.28.26 27.29.25
PHASER_OUT3:COARSE_DELAY 31.28.37 31.29.36 31.28.36 31.29.35 31.28.35 31.29.34
PHASER_OUT3:FINE_DELAY 31.28.40 31.29.39 31.28.39 31.29.38 31.28.38 31.29.37
PHASER_OUT3:OCLK_DELAY 30.28.60 30.29.59 30.28.59 30.29.58 30.28.58 30.29.57
PHY_CONTROL:CMD_OFFSET 34.29.58 34.28.58 34.29.57 34.28.57 34.29.56 34.28.56
PHY_CONTROL:EVENTS_DELAY 34.29.53 34.28.53 34.29.52 34.28.52 34.29.51 34.28.51
PHY_CONTROL:FOUR_WINDOW_CLOCKS 34.29.50 34.28.50 34.29.49 34.28.49 34.29.48 34.28.48
PHY_CONTROL:RD_CMD_OFFSET_0 34.29.5 34.28.5 34.29.4 34.28.4 34.29.3 34.28.3
PHY_CONTROL:RD_CMD_OFFSET_1 34.29.37 34.28.37 34.29.36 34.28.36 34.29.35 34.28.35
PHY_CONTROL:RD_CMD_OFFSET_2 35.29.5 35.28.5 35.29.4 35.28.4 35.29.3 35.28.3
PHY_CONTROL:RD_CMD_OFFSET_3 35.29.37 35.28.37 35.29.36 35.28.36 35.29.35 35.28.35
PHY_CONTROL:RD_DURATION_0 34.29.2 34.28.2 34.29.1 34.28.1 34.29.0 34.28.0
PHY_CONTROL:RD_DURATION_1 34.29.34 34.28.34 34.29.33 34.28.33 34.29.32 34.28.32
PHY_CONTROL:RD_DURATION_2 35.29.2 35.28.2 35.29.1 35.28.1 35.29.0 35.28.0
PHY_CONTROL:RD_DURATION_3 35.29.34 35.28.34 35.29.33 35.28.33 35.29.32 35.28.32
PHY_CONTROL:WR_CMD_OFFSET_0 34.29.11 34.28.11 34.29.10 34.28.10 34.29.9 34.28.9
PHY_CONTROL:WR_CMD_OFFSET_1 34.29.43 34.28.43 34.29.42 34.28.42 34.29.41 34.28.41
PHY_CONTROL:WR_CMD_OFFSET_2 35.29.11 35.28.11 35.29.10 35.28.10 35.29.9 35.28.9
PHY_CONTROL:WR_CMD_OFFSET_3 35.29.43 35.28.43 35.29.42 35.28.42 35.29.41 35.28.41
PHY_CONTROL:WR_DURATION_0 34.29.8 34.28.8 34.29.7 34.28.7 34.29.6 34.28.6
PHY_CONTROL:WR_DURATION_1 34.29.40 34.28.40 34.29.39 34.28.39 34.29.38 34.28.38
PHY_CONTROL:WR_DURATION_2 35.29.8 35.28.8 35.29.7 35.28.7 35.29.6 35.28.6
PHY_CONTROL:WR_DURATION_3 35.29.40 35.28.40 35.29.39 35.28.39 35.29.38 35.28.38
PLL:CLKFBIN_HT 39.29.61 39.28.61 39.29.60 39.28.60 39.29.59 39.28.59
PLL:CLKFBIN_LT 39.29.58 39.28.58 39.29.57 39.28.57 39.29.56 39.28.56
PLL:CLKFBOUT_DT 39.29.42 39.28.42 39.29.41 39.28.41 39.29.40 39.28.40
PLL:CLKFBOUT_HT 39.29.37 39.28.37 39.29.36 39.28.36 39.29.35 39.28.35
PLL:CLKFBOUT_LT 39.29.34 39.28.34 39.29.33 39.28.33 39.29.32 39.28.32
PLL:CLKOUT0_DT 38.29.10 38.28.10 38.29.9 38.28.9 38.29.8 38.28.8
PLL:CLKOUT0_HT 38.29.5 38.28.5 38.29.4 38.28.4 38.29.3 38.28.3
PLL:CLKOUT0_LT 38.29.2 38.28.2 38.29.1 38.28.1 38.29.0 38.28.0
PLL:CLKOUT1_DT 38.29.26 38.28.26 38.29.25 38.28.25 38.29.24 38.28.24
PLL:CLKOUT1_HT 38.29.21 38.28.21 38.29.20 38.28.20 38.29.19 38.28.19
PLL:CLKOUT1_LT 38.29.18 38.28.18 38.29.17 38.28.17 38.29.16 38.28.16
PLL:CLKOUT2_DT 38.29.42 38.28.42 38.29.41 38.28.41 38.29.40 38.28.40
PLL:CLKOUT2_HT 38.29.37 38.28.37 38.29.36 38.28.36 38.29.35 38.28.35
PLL:CLKOUT2_LT 38.29.34 38.28.34 38.29.33 38.28.33 38.29.32 38.28.32
PLL:CLKOUT3_DT 38.29.58 38.28.58 38.29.57 38.28.57 38.29.56 38.28.56
PLL:CLKOUT3_HT 38.29.53 38.28.53 38.29.52 38.28.52 38.29.51 38.28.51
PLL:CLKOUT3_LT 38.29.50 38.28.50 38.29.49 38.28.49 38.29.48 38.28.48
PLL:CLKOUT4_DT 39.29.10 39.28.10 39.29.9 39.28.9 39.29.8 39.28.8
PLL:CLKOUT4_HT 39.29.5 39.28.5 39.29.4 39.28.4 39.29.3 39.28.3
PLL:CLKOUT4_LT 39.29.2 39.28.2 39.29.1 39.28.1 39.29.0 39.28.0
PLL:CLKOUT5_DT 37.29.58 37.28.58 37.29.57 37.28.57 37.29.56 37.28.56
PLL:CLKOUT5_HT 37.29.53 37.28.53 37.29.52 37.28.52 37.29.51 37.28.51
PLL:CLKOUT5_LT 37.29.50 37.28.50 37.29.49 37.28.49 37.29.48 37.28.48
PLL:DIVCLK_HT 39.29.53 39.28.53 39.29.52 39.28.52 39.29.51 39.28.51
PLL:DIVCLK_LT 39.29.50 39.28.50 39.29.49 39.28.49 39.29.48 39.28.48
PLL:HVLF_CNT_TEST 46.29.37 46.28.36 46.29.35 46.28.34 46.29.33 46.28.32
PLL:IN_DLY_MX_CVDD 37.29.5 37.28.5 37.29.4 37.28.4 37.29.3 37.28.3
PLL:IN_DLY_MX_DVDD 37.29.44 37.28.44 37.29.43 37.28.43 37.29.42 37.28.42
PLL:IN_DLY_SET 37.29.47 37.28.47 37.29.46 37.28.46 37.29.45 37.28.45
non-inverted [5] [4] [3] [2] [1] [0]
MMCM0:CONTROL_0 1.28.8 1.29.8 1.28.9 1.29.9 1.28.10 1.29.10 1.28.11 1.29.11 1.28.12 1.29.12 1.28.13 1.29.13 1.28.14 1.29.14 1.28.15 1.29.15
MMCM0:CONTROL_1 1.28.0 1.29.0 1.28.1 1.29.1 1.28.2 1.29.2 1.28.3 1.29.3 1.28.4 1.29.4 1.28.5 1.29.5 1.28.6 1.29.6 1.28.7 1.29.7
MMCM0:CONTROL_2 0.28.56 0.29.56 0.28.57 0.29.57 0.28.58 0.29.58 0.28.59 0.29.59 0.28.60 0.29.60 0.28.61 0.29.61 0.28.62 0.29.62 0.28.63 0.29.63
MMCM0:CONTROL_3 0.28.48 0.29.48 0.28.49 0.29.49 0.28.50 0.29.50 0.28.51 0.29.51 0.28.52 0.29.52 0.28.53 0.29.53 0.28.54 0.29.54 0.28.55 0.29.55
MMCM0:CONTROL_4 0.28.40 0.29.40 0.28.41 0.29.41 0.28.42 0.29.42 0.28.43 0.29.43 0.28.44 0.29.44 0.28.45 0.29.45 0.28.46 0.29.46 0.28.47 0.29.47
MMCM0:CONTROL_5 0.28.32 0.29.32 0.28.33 0.29.33 0.28.34 0.29.34 0.28.35 0.29.35 0.28.36 0.29.36 0.28.37 0.29.37 0.28.38 0.29.38 0.28.39 0.29.39
MMCM0:CONTROL_6 0.28.24 0.29.24 0.28.25 0.29.25 0.28.26 0.29.26 0.28.27 0.29.27 0.28.28 0.29.28 0.28.29 0.29.29 0.28.30 0.29.30 0.28.31 0.29.31
MMCM0:CONTROL_7 0.28.16 0.29.16 0.28.17 0.29.17 0.28.18 0.29.18 0.28.19 0.29.19 0.28.20 0.29.20 0.28.21 0.29.21 0.28.22 0.29.22 0.28.23 0.29.23
MMCM0:DRP00 15.28.56 15.29.56 15.28.57 15.29.57 15.28.58 15.29.58 15.28.59 15.29.59 15.28.60 15.29.60 15.28.61 15.29.61 15.28.62 15.29.62 15.28.63 15.29.63
MMCM0:DRP01 15.28.48 15.29.48 15.28.49 15.29.49 15.28.50 15.29.50 15.28.51 15.29.51 15.28.52 15.29.52 15.28.53 15.29.53 15.28.54 15.29.54 15.28.55 15.29.55
MMCM0:DRP02 15.28.40 15.29.40 15.28.41 15.29.41 15.28.42 15.29.42 15.28.43 15.29.43 15.28.44 15.29.44 15.28.45 15.29.45 15.28.46 15.29.46 15.28.47 15.29.47
MMCM0:DRP03 15.28.32 15.29.32 15.28.33 15.29.33 15.28.34 15.29.34 15.28.35 15.29.35 15.28.36 15.29.36 15.28.37 15.29.37 15.28.38 15.29.38 15.28.39 15.29.39
MMCM0:DRP04 15.28.24 15.29.24 15.28.25 15.29.25 15.28.26 15.29.26 15.28.27 15.29.27 15.28.28 15.29.28 15.28.29 15.29.29 15.28.30 15.29.30 15.28.31 15.29.31
MMCM0:DRP05 15.28.16 15.29.16 15.28.17 15.29.17 15.28.18 15.29.18 15.28.19 15.29.19 15.28.20 15.29.20 15.28.21 15.29.21 15.28.22 15.29.22 15.28.23 15.29.23
MMCM0:DRP06 15.28.8 15.29.8 15.28.9 15.29.9 15.28.10 15.29.10 15.28.11 15.29.11 15.28.12 15.29.12 15.28.13 15.29.13 15.28.14 15.29.14 15.28.15 15.29.15
MMCM0:DRP07 15.28.0 15.29.0 15.28.1 15.29.1 15.28.2 15.29.2 15.28.3 15.29.3 15.28.4 15.29.4 15.28.5 15.29.5 15.28.6 15.29.6 15.28.7 15.29.7
MMCM0:DRP08 14.28.56 14.29.56 14.28.57 14.29.57 14.28.58 14.29.58 14.28.59 14.29.59 14.28.60 14.29.60 14.28.61 14.29.61 14.28.62 14.29.62 14.28.63 14.29.63
MMCM0:DRP09 14.28.48 14.29.48 14.28.49 14.29.49 14.28.50 14.29.50 14.28.51 14.29.51 14.28.52 14.29.52 14.28.53 14.29.53 14.28.54 14.29.54 14.28.55 14.29.55
MMCM0:DRP0A 14.28.40 14.29.40 14.28.41 14.29.41 14.28.42 14.29.42 14.28.43 14.29.43 14.28.44 14.29.44 14.28.45 14.29.45 14.28.46 14.29.46 14.28.47 14.29.47
MMCM0:DRP0B 14.28.32 14.29.32 14.28.33 14.29.33 14.28.34 14.29.34 14.28.35 14.29.35 14.28.36 14.29.36 14.28.37 14.29.37 14.28.38 14.29.38 14.28.39 14.29.39
MMCM0:DRP0C 14.28.24 14.29.24 14.28.25 14.29.25 14.28.26 14.29.26 14.28.27 14.29.27 14.28.28 14.29.28 14.28.29 14.29.29 14.28.30 14.29.30 14.28.31 14.29.31
MMCM0:DRP0D 14.28.16 14.29.16 14.28.17 14.29.17 14.28.18 14.29.18 14.28.19 14.29.19 14.28.20 14.29.20 14.28.21 14.29.21 14.28.22 14.29.22 14.28.23 14.29.23
MMCM0:DRP0E 14.28.8 14.29.8 14.28.9 14.29.9 14.28.10 14.29.10 14.28.11 14.29.11 14.28.12 14.29.12 14.28.13 14.29.13 14.28.14 14.29.14 14.28.15 14.29.15
MMCM0:DRP0F 14.28.0 14.29.0 14.28.1 14.29.1 14.28.2 14.29.2 14.28.3 14.29.3 14.28.4 14.29.4 14.28.5 14.29.5 14.28.6 14.29.6 14.28.7 14.29.7
MMCM0:DRP10 13.28.56 13.29.56 13.28.57 13.29.57 13.28.58 13.29.58 13.28.59 13.29.59 13.28.60 13.29.60 13.28.61 13.29.61 13.28.62 13.29.62 13.28.63 13.29.63
MMCM0:DRP11 13.28.48 13.29.48 13.28.49 13.29.49 13.28.50 13.29.50 13.28.51 13.29.51 13.28.52 13.29.52 13.28.53 13.29.53 13.28.54 13.29.54 13.28.55 13.29.55
MMCM0:DRP12 13.28.40 13.29.40 13.28.41 13.29.41 13.28.42 13.29.42 13.28.43 13.29.43 13.28.44 13.29.44 13.28.45 13.29.45 13.28.46 13.29.46 13.28.47 13.29.47
MMCM0:DRP13 13.28.32 13.29.32 13.28.33 13.29.33 13.28.34 13.29.34 13.28.35 13.29.35 13.28.36 13.29.36 13.28.37 13.29.37 13.28.38 13.29.38 13.28.39 13.29.39
MMCM0:DRP14 13.28.24 13.29.24 13.28.25 13.29.25 13.28.26 13.29.26 13.28.27 13.29.27 13.28.28 13.29.28 13.28.29 13.29.29 13.28.30 13.29.30 13.28.31 13.29.31
MMCM0:DRP15 13.28.16 13.29.16 13.28.17 13.29.17 13.28.18 13.29.18 13.28.19 13.29.19 13.28.20 13.29.20 13.28.21 13.29.21 13.28.22 13.29.22 13.28.23 13.29.23
MMCM0:DRP16 13.28.8 13.29.8 13.28.9 13.29.9 13.28.10 13.29.10 13.28.11 13.29.11 13.28.12 13.29.12 13.28.13 13.29.13 13.28.14 13.29.14 13.28.15 13.29.15
MMCM0:DRP17 13.28.0 13.29.0 13.28.1 13.29.1 13.28.2 13.29.2 13.28.3 13.29.3 13.28.4 13.29.4 13.28.5 13.29.5 13.28.6 13.29.6 13.28.7 13.29.7
MMCM0:DRP18 12.28.56 12.29.56 12.28.57 12.29.57 12.28.58 12.29.58 12.28.59 12.29.59 12.28.60 12.29.60 12.28.61 12.29.61 12.28.62 12.29.62 12.28.63 12.29.63
MMCM0:DRP19 12.28.48 12.29.48 12.28.49 12.29.49 12.28.50 12.29.50 12.28.51 12.29.51 12.28.52 12.29.52 12.28.53 12.29.53 12.28.54 12.29.54 12.28.55 12.29.55
MMCM0:DRP1A 12.28.40 12.29.40 12.28.41 12.29.41 12.28.42 12.29.42 12.28.43 12.29.43 12.28.44 12.29.44 12.28.45 12.29.45 12.28.46 12.29.46 12.28.47 12.29.47
MMCM0:DRP1B 12.28.32 12.29.32 12.28.33 12.29.33 12.28.34 12.29.34 12.28.35 12.29.35 12.28.36 12.29.36 12.28.37 12.29.37 12.28.38 12.29.38 12.28.39 12.29.39
MMCM0:DRP1C 12.28.24 12.29.24 12.28.25 12.29.25 12.28.26 12.29.26 12.28.27 12.29.27 12.28.28 12.29.28 12.28.29 12.29.29 12.28.30 12.29.30 12.28.31 12.29.31
MMCM0:DRP1D 12.28.16 12.29.16 12.28.17 12.29.17 12.28.18 12.29.18 12.28.19 12.29.19 12.28.20 12.29.20 12.28.21 12.29.21 12.28.22 12.29.22 12.28.23 12.29.23
MMCM0:DRP1E 12.28.8 12.29.8 12.28.9 12.29.9 12.28.10 12.29.10 12.28.11 12.29.11 12.28.12 12.29.12 12.28.13 12.29.13 12.28.14 12.29.14 12.28.15 12.29.15
MMCM0:DRP1F 12.28.0 12.29.0 12.28.1 12.29.1 12.28.2 12.29.2 12.28.3 12.29.3 12.28.4 12.29.4 12.28.5 12.29.5 12.28.6 12.29.6 12.28.7 12.29.7
MMCM0:DRP20 11.28.56 11.29.56 11.28.57 11.29.57 11.28.58 11.29.58 11.28.59 11.29.59 11.28.60 11.29.60 11.28.61 11.29.61 11.28.62 11.29.62 11.28.63 11.29.63
MMCM0:DRP21 11.28.48 11.29.48 11.28.49 11.29.49 11.28.50 11.29.50 11.28.51 11.29.51 11.28.52 11.29.52 11.28.53 11.29.53 11.28.54 11.29.54 11.28.55 11.29.55
MMCM0:DRP22 11.28.40 11.29.40 11.28.41 11.29.41 11.28.42 11.29.42 11.28.43 11.29.43 11.28.44 11.29.44 11.28.45 11.29.45 11.28.46 11.29.46 11.28.47 11.29.47
MMCM0:DRP23 11.28.32 11.29.32 11.28.33 11.29.33 11.28.34 11.29.34 11.28.35 11.29.35 11.28.36 11.29.36 11.28.37 11.29.37 11.28.38 11.29.38 11.28.39 11.29.39
MMCM0:DRP24 11.28.24 11.29.24 11.28.25 11.29.25 11.28.26 11.29.26 11.28.27 11.29.27 11.28.28 11.29.28 11.28.29 11.29.29 11.28.30 11.29.30 11.28.31 11.29.31
MMCM0:DRP25 11.28.16 11.29.16 11.28.17 11.29.17 11.28.18 11.29.18 11.28.19 11.29.19 11.28.20 11.29.20 11.28.21 11.29.21 11.28.22 11.29.22 11.28.23 11.29.23
MMCM0:DRP26 11.28.8 11.29.8 11.28.9 11.29.9 11.28.10 11.29.10 11.28.11 11.29.11 11.28.12 11.29.12 11.28.13 11.29.13 11.28.14 11.29.14 11.28.15 11.29.15
MMCM0:DRP27 11.28.0 11.29.0 11.28.1 11.29.1 11.28.2 11.29.2 11.28.3 11.29.3 11.28.4 11.29.4 11.28.5 11.29.5 11.28.6 11.29.6 11.28.7 11.29.7
MMCM0:DRP28 10.28.56 10.29.56 10.28.57 10.29.57 10.28.58 10.29.58 10.28.59 10.29.59 10.28.60 10.29.60 10.28.61 10.29.61 10.28.62 10.29.62 10.28.63 10.29.63
MMCM0:DRP29 10.28.48 10.29.48 10.28.49 10.29.49 10.28.50 10.29.50 10.28.51 10.29.51 10.28.52 10.29.52 10.28.53 10.29.53 10.28.54 10.29.54 10.28.55 10.29.55
MMCM0:DRP2A 10.28.40 10.29.40 10.28.41 10.29.41 10.28.42 10.29.42 10.28.43 10.29.43 10.28.44 10.29.44 10.28.45 10.29.45 10.28.46 10.29.46 10.28.47 10.29.47
MMCM0:DRP2B 10.28.32 10.29.32 10.28.33 10.29.33 10.28.34 10.29.34 10.28.35 10.29.35 10.28.36 10.29.36 10.28.37 10.29.37 10.28.38 10.29.38 10.28.39 10.29.39
MMCM0:DRP2C 10.28.24 10.29.24 10.28.25 10.29.25 10.28.26 10.29.26 10.28.27 10.29.27 10.28.28 10.29.28 10.28.29 10.29.29 10.28.30 10.29.30 10.28.31 10.29.31
MMCM0:DRP2D 10.28.16 10.29.16 10.28.17 10.29.17 10.28.18 10.29.18 10.28.19 10.29.19 10.28.20 10.29.20 10.28.21 10.29.21 10.28.22 10.29.22 10.28.23 10.29.23
MMCM0:DRP2E 10.28.8 10.29.8 10.28.9 10.29.9 10.28.10 10.29.10 10.28.11 10.29.11 10.28.12 10.29.12 10.28.13 10.29.13 10.28.14 10.29.14 10.28.15 10.29.15
MMCM0:DRP2F 10.28.0 10.29.0 10.28.1 10.29.1 10.28.2 10.29.2 10.28.3 10.29.3 10.28.4 10.29.4 10.28.5 10.29.5 10.28.6 10.29.6 10.28.7 10.29.7
MMCM0:DRP30 9.28.56 9.29.56 9.28.57 9.29.57 9.28.58 9.29.58 9.28.59 9.29.59 9.28.60 9.29.60 9.28.61 9.29.61 9.28.62 9.29.62 9.28.63 9.29.63
MMCM0:DRP31 9.28.48 9.29.48 9.28.49 9.29.49 9.28.50 9.29.50 9.28.51 9.29.51 9.28.52 9.29.52 9.28.53 9.29.53 9.28.54 9.29.54 9.28.55 9.29.55
MMCM0:DRP32 9.28.40 9.29.40 9.28.41 9.29.41 9.28.42 9.29.42 9.28.43 9.29.43 9.28.44 9.29.44 9.28.45 9.29.45 9.28.46 9.29.46 9.28.47 9.29.47
MMCM0:DRP33 9.28.32 9.29.32 9.28.33 9.29.33 9.28.34 9.29.34 9.28.35 9.29.35 9.28.36 9.29.36 9.28.37 9.29.37 9.28.38 9.29.38 9.28.39 9.29.39
MMCM0:DRP34 9.28.24 9.29.24 9.28.25 9.29.25 9.28.26 9.29.26 9.28.27 9.29.27 9.28.28 9.29.28 9.28.29 9.29.29 9.28.30 9.29.30 9.28.31 9.29.31
MMCM0:DRP35 9.28.16 9.29.16 9.28.17 9.29.17 9.28.18 9.29.18 9.28.19 9.29.19 9.28.20 9.29.20 9.28.21 9.29.21 9.28.22 9.29.22 9.28.23 9.29.23
MMCM0:DRP36 9.28.8 9.29.8 9.28.9 9.29.9 9.28.10 9.29.10 9.28.11 9.29.11 9.28.12 9.29.12 9.28.13 9.29.13 9.28.14 9.29.14 9.28.15 9.29.15
MMCM0:DRP37 9.28.0 9.29.0 9.28.1 9.29.1 9.28.2 9.29.2 9.28.3 9.29.3 9.28.4 9.29.4 9.28.5 9.29.5 9.28.6 9.29.6 9.28.7 9.29.7
MMCM0:DRP38 8.28.56 8.29.56 8.28.57 8.29.57 8.28.58 8.29.58 8.28.59 8.29.59 8.28.60 8.29.60 8.28.61 8.29.61 8.28.62 8.29.62 8.28.63 8.29.63
MMCM0:DRP39 8.28.48 8.29.48 8.28.49 8.29.49 8.28.50 8.29.50 8.28.51 8.29.51 8.28.52 8.29.52 8.28.53 8.29.53 8.28.54 8.29.54 8.28.55 8.29.55
MMCM0:DRP3A 8.28.40 8.29.40 8.28.41 8.29.41 8.28.42 8.29.42 8.28.43 8.29.43 8.28.44 8.29.44 8.28.45 8.29.45 8.28.46 8.29.46 8.28.47 8.29.47
MMCM0:DRP3B 8.28.32 8.29.32 8.28.33 8.29.33 8.28.34 8.29.34 8.28.35 8.29.35 8.28.36 8.29.36 8.28.37 8.29.37 8.28.38 8.29.38 8.28.39 8.29.39
MMCM0:DRP3C 8.28.24 8.29.24 8.28.25 8.29.25 8.28.26 8.29.26 8.28.27 8.29.27 8.28.28 8.29.28 8.28.29 8.29.29 8.28.30 8.29.30 8.28.31 8.29.31
MMCM0:DRP3D 8.28.16 8.29.16 8.28.17 8.29.17 8.28.18 8.29.18 8.28.19 8.29.19 8.28.20 8.29.20 8.28.21 8.29.21 8.28.22 8.29.22 8.28.23 8.29.23
MMCM0:DRP3E 8.28.8 8.29.8 8.28.9 8.29.9 8.28.10 8.29.10 8.28.11 8.29.11 8.28.12 8.29.12 8.28.13 8.29.13 8.28.14 8.29.14 8.28.15 8.29.15
MMCM0:DRP3F 8.28.0 8.29.0 8.28.1 8.29.1 8.28.2 8.29.2 8.28.3 8.29.3 8.28.4 8.29.4 8.28.5 8.29.5 8.28.6 8.29.6 8.28.7 8.29.7
MMCM0:DRP40 7.28.56 7.29.56 7.28.57 7.29.57 7.28.58 7.29.58 7.28.59 7.29.59 7.28.60 7.29.60 7.28.61 7.29.61 7.28.62 7.29.62 7.28.63 7.29.63
MMCM0:DRP41 7.28.48 7.29.48 7.28.49 7.29.49 7.28.50 7.29.50 7.28.51 7.29.51 7.28.52 7.29.52 7.28.53 7.29.53 7.28.54 7.29.54 7.28.55 7.29.55
MMCM0:DRP42 7.28.40 7.29.40 7.28.41 7.29.41 7.28.42 7.29.42 7.28.43 7.29.43 7.28.44 7.29.44 7.28.45 7.29.45 7.28.46 7.29.46 7.28.47 7.29.47
MMCM0:DRP43 7.28.32 7.29.32 7.28.33 7.29.33 7.28.34 7.29.34 7.28.35 7.29.35 7.28.36 7.29.36 7.28.37 7.29.37 7.28.38 7.29.38 7.28.39 7.29.39
MMCM0:DRP44 7.28.24 7.29.24 7.28.25 7.29.25 7.28.26 7.29.26 7.28.27 7.29.27 7.28.28 7.29.28 7.28.29 7.29.29 7.28.30 7.29.30 7.28.31 7.29.31
MMCM0:DRP45 7.28.16 7.29.16 7.28.17 7.29.17 7.28.18 7.29.18 7.28.19 7.29.19 7.28.20 7.29.20 7.28.21 7.29.21 7.28.22 7.29.22 7.28.23 7.29.23
MMCM0:DRP46 7.28.8 7.29.8 7.28.9 7.29.9 7.28.10 7.29.10 7.28.11 7.29.11 7.28.12 7.29.12 7.28.13 7.29.13 7.28.14 7.29.14 7.28.15 7.29.15
MMCM0:DRP47 7.28.0 7.29.0 7.28.1 7.29.1 7.28.2 7.29.2 7.28.3 7.29.3 7.28.4 7.29.4 7.28.5 7.29.5 7.28.6 7.29.6 7.28.7 7.29.7
MMCM0:DRP48 6.28.56 6.29.56 6.28.57 6.29.57 6.28.58 6.29.58 6.28.59 6.29.59 6.28.60 6.29.60 6.28.61 6.29.61 6.28.62 6.29.62 6.28.63 6.29.63
MMCM0:DRP49 6.28.48 6.29.48 6.28.49 6.29.49 6.28.50 6.29.50 6.28.51 6.29.51 6.28.52 6.29.52 6.28.53 6.29.53 6.28.54 6.29.54 6.28.55 6.29.55
MMCM0:DRP4A 6.28.40 6.29.40 6.28.41 6.29.41 6.28.42 6.29.42 6.28.43 6.29.43 6.28.44 6.29.44 6.28.45 6.29.45 6.28.46 6.29.46 6.28.47 6.29.47
MMCM0:DRP4B 6.28.32 6.29.32 6.28.33 6.29.33 6.28.34 6.29.34 6.28.35 6.29.35 6.28.36 6.29.36 6.28.37 6.29.37 6.28.38 6.29.38 6.28.39 6.29.39
MMCM0:DRP4C 6.28.24 6.29.24 6.28.25 6.29.25 6.28.26 6.29.26 6.28.27 6.29.27 6.28.28 6.29.28 6.28.29 6.29.29 6.28.30 6.29.30 6.28.31 6.29.31
MMCM0:DRP4D 6.28.16 6.29.16 6.28.17 6.29.17 6.28.18 6.29.18 6.28.19 6.29.19 6.28.20 6.29.20 6.28.21 6.29.21 6.28.22 6.29.22 6.28.23 6.29.23
MMCM0:DRP4E 6.28.8 6.29.8 6.28.9 6.29.9 6.28.10 6.29.10 6.28.11 6.29.11 6.28.12 6.29.12 6.28.13 6.29.13 6.28.14 6.29.14 6.28.15 6.29.15
MMCM0:DRP4F 6.28.0 6.29.0 6.28.1 6.29.1 6.28.2 6.29.2 6.28.3 6.29.3 6.28.4 6.29.4 6.28.5 6.29.5 6.28.6 6.29.6 6.28.7 6.29.7
MMCM0:DRP50 5.28.56 5.29.56 5.28.57 5.29.57 5.28.58 5.29.58 5.28.59 5.29.59 5.28.60 5.29.60 5.28.61 5.29.61 5.28.62 5.29.62 5.28.63 5.29.63
MMCM0:DRP51 5.28.48 5.29.48 5.28.49 5.29.49 5.28.50 5.29.50 5.28.51 5.29.51 5.28.52 5.29.52 5.28.53 5.29.53 5.28.54 5.29.54 5.28.55 5.29.55
MMCM0:DRP52 5.28.40 5.29.40 5.28.41 5.29.41 5.28.42 5.29.42 5.28.43 5.29.43 5.28.44 5.29.44 5.28.45 5.29.45 5.28.46 5.29.46 5.28.47 5.29.47
MMCM0:DRP53 5.28.32 5.29.32 5.28.33 5.29.33 5.28.34 5.29.34 5.28.35 5.29.35 5.28.36 5.29.36 5.28.37 5.29.37 5.28.38 5.29.38 5.28.39 5.29.39
MMCM0:DRP54 5.28.24 5.29.24 5.28.25 5.29.25 5.28.26 5.29.26 5.28.27 5.29.27 5.28.28 5.29.28 5.28.29 5.29.29 5.28.30 5.29.30 5.28.31 5.29.31
MMCM0:DRP55 5.28.16 5.29.16 5.28.17 5.29.17 5.28.18 5.29.18 5.28.19 5.29.19 5.28.20 5.29.20 5.28.21 5.29.21 5.28.22 5.29.22 5.28.23 5.29.23
MMCM0:DRP56 5.28.8 5.29.8 5.28.9 5.29.9 5.28.10 5.29.10 5.28.11 5.29.11 5.28.12 5.29.12 5.28.13 5.29.13 5.28.14 5.29.14 5.28.15 5.29.15
MMCM0:DRP57 5.28.0 5.29.0 5.28.1 5.29.1 5.28.2 5.29.2 5.28.3 5.29.3 5.28.4 5.29.4 5.28.5 5.29.5 5.28.6 5.29.6 5.28.7 5.29.7
MMCM0:DRP58 4.28.56 4.29.56 4.28.57 4.29.57 4.28.58 4.29.58 4.28.59 4.29.59 4.28.60 4.29.60 4.28.61 4.29.61 4.28.62 4.29.62 4.28.63 4.29.63
MMCM0:DRP59 4.28.48 4.29.48 4.28.49 4.29.49 4.28.50 4.29.50 4.28.51 4.29.51 4.28.52 4.29.52 4.28.53 4.29.53 4.28.54 4.29.54 4.28.55 4.29.55
MMCM0:DRP5A 4.28.40 4.29.40 4.28.41 4.29.41 4.28.42 4.29.42 4.28.43 4.29.43 4.28.44 4.29.44 4.28.45 4.29.45 4.28.46 4.29.46 4.28.47 4.29.47
MMCM0:DRP5B 4.28.32 4.29.32 4.28.33 4.29.33 4.28.34 4.29.34 4.28.35 4.29.35 4.28.36 4.29.36 4.28.37 4.29.37 4.28.38 4.29.38 4.28.39 4.29.39
MMCM0:DRP5C 4.28.24 4.29.24 4.28.25 4.29.25 4.28.26 4.29.26 4.28.27 4.29.27 4.28.28 4.29.28 4.28.29 4.29.29 4.28.30 4.29.30 4.28.31 4.29.31
MMCM0:DRP5D 4.28.16 4.29.16 4.28.17 4.29.17 4.28.18 4.29.18 4.28.19 4.29.19 4.28.20 4.29.20 4.28.21 4.29.21 4.28.22 4.29.22 4.28.23 4.29.23
MMCM0:DRP5E 4.28.8 4.29.8 4.28.9 4.29.9 4.28.10 4.29.10 4.28.11 4.29.11 4.28.12 4.29.12 4.28.13 4.29.13 4.28.14 4.29.14 4.28.15 4.29.15
MMCM0:DRP5F 4.28.0 4.29.0 4.28.1 4.29.1 4.28.2 4.29.2 4.28.3 4.29.3 4.28.4 4.29.4 4.28.5 4.29.5 4.28.6 4.29.6 4.28.7 4.29.7
MMCM0:DRP60 3.28.56 3.29.56 3.28.57 3.29.57 3.28.58 3.29.58 3.28.59 3.29.59 3.28.60 3.29.60 3.28.61 3.29.61 3.28.62 3.29.62 3.28.63 3.29.63
MMCM0:DRP61 3.28.48 3.29.48 3.28.49 3.29.49 3.28.50 3.29.50 3.28.51 3.29.51 3.28.52 3.29.52 3.28.53 3.29.53 3.28.54 3.29.54 3.28.55 3.29.55
MMCM0:DRP62 3.28.40 3.29.40 3.28.41 3.29.41 3.28.42 3.29.42 3.28.43 3.29.43 3.28.44 3.29.44 3.28.45 3.29.45 3.28.46 3.29.46 3.28.47 3.29.47
MMCM0:DRP63 3.28.32 3.29.32 3.28.33 3.29.33 3.28.34 3.29.34 3.28.35 3.29.35 3.28.36 3.29.36 3.28.37 3.29.37 3.28.38 3.29.38 3.28.39 3.29.39
MMCM0:DRP64 3.28.24 3.29.24 3.28.25 3.29.25 3.28.26 3.29.26 3.28.27 3.29.27 3.28.28 3.29.28 3.28.29 3.29.29 3.28.30 3.29.30 3.28.31 3.29.31
MMCM0:DRP65 3.28.16 3.29.16 3.28.17 3.29.17 3.28.18 3.29.18 3.28.19 3.29.19 3.28.20 3.29.20 3.28.21 3.29.21 3.28.22 3.29.22 3.28.23 3.29.23
MMCM0:DRP66 3.28.8 3.29.8 3.28.9 3.29.9 3.28.10 3.29.10 3.28.11 3.29.11 3.28.12 3.29.12 3.28.13 3.29.13 3.28.14 3.29.14 3.28.15 3.29.15
MMCM0:DRP67 3.28.0 3.29.0 3.28.1 3.29.1 3.28.2 3.29.2 3.28.3 3.29.3 3.28.4 3.29.4 3.28.5 3.29.5 3.28.6 3.29.6 3.28.7 3.29.7
MMCM0:DRP68 2.28.56 2.29.56 2.28.57 2.29.57 2.28.58 2.29.58 2.28.59 2.29.59 2.28.60 2.29.60 2.28.61 2.29.61 2.28.62 2.29.62 2.28.63 2.29.63
MMCM0:DRP69 2.28.48 2.29.48 2.28.49 2.29.49 2.28.50 2.29.50 2.28.51 2.29.51 2.28.52 2.29.52 2.28.53 2.29.53 2.28.54 2.29.54 2.28.55 2.29.55
MMCM0:DRP6A 2.28.40 2.29.40 2.28.41 2.29.41 2.28.42 2.29.42 2.28.43 2.29.43 2.28.44 2.29.44 2.28.45 2.29.45 2.28.46 2.29.46 2.28.47 2.29.47
MMCM0:DRP6B 2.28.32 2.29.32 2.28.33 2.29.33 2.28.34 2.29.34 2.28.35 2.29.35 2.28.36 2.29.36 2.28.37 2.29.37 2.28.38 2.29.38 2.28.39 2.29.39
MMCM0:DRP6C 2.28.24 2.29.24 2.28.25 2.29.25 2.28.26 2.29.26 2.28.27 2.29.27 2.28.28 2.29.28 2.28.29 2.29.29 2.28.30 2.29.30 2.28.31 2.29.31
MMCM0:DRP6D 2.28.16 2.29.16 2.28.17 2.29.17 2.28.18 2.29.18 2.28.19 2.29.19 2.28.20 2.29.20 2.28.21 2.29.21 2.28.22 2.29.22 2.28.23 2.29.23
MMCM0:DRP6E 2.28.8 2.29.8 2.28.9 2.29.9 2.28.10 2.29.10 2.28.11 2.29.11 2.28.12 2.29.12 2.28.13 2.29.13 2.28.14 2.29.14 2.28.15 2.29.15
MMCM0:DRP6F 2.28.0 2.29.0 2.28.1 2.29.1 2.28.2 2.29.2 2.28.3 2.29.3 2.28.4 2.29.4 2.28.5 2.29.5 2.28.6 2.29.6 2.28.7 2.29.7
MMCM0:DRP70 1.28.56 1.29.56 1.28.57 1.29.57 1.28.58 1.29.58 1.28.59 1.29.59 1.28.60 1.29.60 1.28.61 1.29.61 1.28.62 1.29.62 1.28.63 1.29.63
MMCM0:DRP71 1.28.48 1.29.48 1.28.49 1.29.49 1.28.50 1.29.50 1.28.51 1.29.51 1.28.52 1.29.52 1.28.53 1.29.53 1.28.54 1.29.54 1.28.55 1.29.55
MMCM0:DRP72 1.28.40 1.29.40 1.28.41 1.29.41 1.28.42 1.29.42 1.28.43 1.29.43 1.28.44 1.29.44 1.28.45 1.29.45 1.28.46 1.29.46 1.28.47 1.29.47
MMCM0:DRP73 1.28.32 1.29.32 1.28.33 1.29.33 1.28.34 1.29.34 1.28.35 1.29.35 1.28.36 1.29.36 1.28.37 1.29.37 1.28.38 1.29.38 1.28.39 1.29.39
MMCM0:DRP74 1.28.24 1.29.24 1.28.25 1.29.25 1.28.26 1.29.26 1.28.27 1.29.27 1.28.28 1.29.28 1.28.29 1.29.29 1.28.30 1.29.30 1.28.31 1.29.31
MMCM0:DRP75 1.28.16 1.29.16 1.28.17 1.29.17 1.28.18 1.29.18 1.28.19 1.29.19 1.28.20 1.29.20 1.28.21 1.29.21 1.28.22 1.29.22 1.28.23 1.29.23
MMCM0:DRP76 1.28.8 1.29.8 1.28.9 1.29.9 1.28.10 1.29.10 1.28.11 1.29.11 1.28.12 1.29.12 1.28.13 1.29.13 1.28.14 1.29.14 1.28.15 1.29.15
MMCM0:DRP77 1.28.0 1.29.0 1.28.1 1.29.1 1.28.2 1.29.2 1.28.3 1.29.3 1.28.4 1.29.4 1.28.5 1.29.5 1.28.6 1.29.6 1.28.7 1.29.7
MMCM0:DRP78 0.28.56 0.29.56 0.28.57 0.29.57 0.28.58 0.29.58 0.28.59 0.29.59 0.28.60 0.29.60 0.28.61 0.29.61 0.28.62 0.29.62 0.28.63 0.29.63
MMCM0:DRP79 0.28.48 0.29.48 0.28.49 0.29.49 0.28.50 0.29.50 0.28.51 0.29.51 0.28.52 0.29.52 0.28.53 0.29.53 0.28.54 0.29.54 0.28.55 0.29.55
MMCM0:DRP7A 0.28.40 0.29.40 0.28.41 0.29.41 0.28.42 0.29.42 0.28.43 0.29.43 0.28.44 0.29.44 0.28.45 0.29.45 0.28.46 0.29.46 0.28.47 0.29.47
MMCM0:DRP7B 0.28.32 0.29.32 0.28.33 0.29.33 0.28.34 0.29.34 0.28.35 0.29.35 0.28.36 0.29.36 0.28.37 0.29.37 0.28.38 0.29.38 0.28.39 0.29.39
MMCM0:DRP7C 0.28.24 0.29.24 0.28.25 0.29.25 0.28.26 0.29.26 0.28.27 0.29.27 0.28.28 0.29.28 0.28.29 0.29.29 0.28.30 0.29.30 0.28.31 0.29.31
MMCM0:DRP7D 0.28.16 0.29.16 0.28.17 0.29.17 0.28.18 0.29.18 0.28.19 0.29.19 0.28.20 0.29.20 0.28.21 0.29.21 0.28.22 0.29.22 0.28.23 0.29.23
MMCM0:DRP7E 0.28.8 0.29.8 0.28.9 0.29.9 0.28.10 0.29.10 0.28.11 0.29.11 0.28.12 0.29.12 0.28.13 0.29.13 0.28.14 0.29.14 0.28.15 0.29.15
MMCM0:DRP7F 0.28.0 0.29.0 0.28.1 0.29.1 0.28.2 0.29.2 0.28.3 0.29.3 0.28.4 0.29.4 0.28.5 0.29.5 0.28.6 0.29.6 0.28.7 0.29.7
PHASER_REF:CONTROL_0 26.29.55 26.28.55 26.29.54 26.28.54 26.29.53 26.28.53 26.29.52 26.28.52 26.29.51 26.28.51 26.29.50 26.28.50 26.29.49 26.28.49 26.29.48 26.28.48
PHASER_REF:CONTROL_1 26.29.47 26.28.47 26.29.46 26.28.46 26.29.45 26.28.45 26.29.44 26.28.44 26.29.43 26.28.43 26.29.42 26.28.42 26.29.41 26.28.41 26.29.40 26.28.40
PHASER_REF:CONTROL_2 26.29.39 26.28.39 26.29.38 26.28.38 26.29.37 26.28.37 26.29.36 26.28.36 26.29.35 26.28.35 26.29.34 26.28.34 26.29.33 26.28.33 26.29.32 26.28.32
PHASER_REF:CONTROL_3 26.29.15 26.28.15 26.29.14 26.28.14 26.29.13 26.28.13 26.29.12 26.28.12 26.29.11 26.28.11 26.29.10 26.28.10 26.29.9 26.28.9 26.29.8 26.28.8
PHASER_REF:CONTROL_4 27.29.7 27.28.7 27.29.6 27.28.6 27.29.5 27.28.5 27.29.4 27.28.4 27.29.3 27.28.3 27.29.2 27.28.2 27.29.1 27.28.1 27.29.0 27.28.0
PHASER_REF:CONTROL_5 27.29.15 27.28.15 27.29.14 27.28.14 27.29.13 27.28.13 27.29.12 27.28.12 27.29.11 27.28.11 27.29.10 27.28.10 27.29.9 27.28.9 27.29.8 27.28.8
PLL:CONTROL_0 48.29.55 48.28.55 48.29.54 48.28.54 48.29.53 48.28.53 48.29.52 48.28.52 48.29.51 48.28.51 48.29.50 48.28.50 48.29.49 48.28.49 48.29.48 48.28.48
PLL:CONTROL_1 48.29.63 48.28.63 48.29.62 48.28.62 48.29.61 48.28.61 48.29.60 48.28.60 48.29.59 48.28.59 48.29.58 48.28.58 48.29.57 48.28.57 48.29.56 48.28.56
PLL:CONTROL_2 49.29.7 49.28.7 49.29.6 49.28.6 49.29.5 49.28.5 49.29.4 49.28.4 49.29.3 49.28.3 49.29.2 49.28.2 49.29.1 49.28.1 49.29.0 49.28.0
PLL:CONTROL_3 49.29.15 49.28.15 49.29.14 49.28.14 49.29.13 49.28.13 49.29.12 49.28.12 49.29.11 49.28.11 49.29.10 49.28.10 49.29.9 49.28.9 49.29.8 49.28.8
PLL:CONTROL_4 49.29.23 49.28.23 49.29.22 49.28.22 49.29.21 49.28.21 49.29.20 49.28.20 49.29.19 49.28.19 49.29.18 49.28.18 49.29.17 49.28.17 49.29.16 49.28.16
PLL:CONTROL_5 49.29.31 49.28.31 49.29.30 49.28.30 49.29.29 49.28.29 49.29.28 49.28.28 49.29.27 49.28.27 49.29.26 49.28.26 49.29.25 49.28.25 49.29.24 49.28.24
PLL:CONTROL_6 49.29.39 49.28.39 49.29.38 49.28.38 49.29.37 49.28.37 49.29.36 49.28.36 49.29.35 49.28.35 49.29.34 49.28.34 49.29.33 49.28.33 49.29.32 49.28.32
PLL:CONTROL_7 49.29.47 49.28.47 49.29.46 49.28.46 49.29.45 49.28.45 49.29.44 49.28.44 49.29.43 49.28.43 49.29.42 49.28.42 49.29.41 49.28.41 49.29.40 49.28.40
PLL:DRP00 37.29.7 37.28.7 37.29.6 37.28.6 37.29.5 37.28.5 37.29.4 37.28.4 37.29.3 37.28.3 37.29.2 37.28.2 37.29.1 37.28.1 37.29.0 37.28.0
PLL:DRP01 37.29.15 37.28.15 37.29.14 37.28.14 37.29.13 37.28.13 37.29.12 37.28.12 37.29.11 37.28.11 37.29.10 37.28.10 37.29.9 37.28.9 37.29.8 37.28.8
PLL:DRP02 37.29.23 37.28.23 37.29.22 37.28.22 37.29.21 37.28.21 37.29.20 37.28.20 37.29.19 37.28.19 37.29.18 37.28.18 37.29.17 37.28.17 37.29.16 37.28.16
PLL:DRP03 37.29.31 37.28.31 37.29.30 37.28.30 37.29.29 37.28.29 37.29.28 37.28.28 37.29.27 37.28.27 37.29.26 37.28.26 37.29.25 37.28.25 37.29.24 37.28.24
PLL:DRP04 37.29.39 37.28.39 37.29.38 37.28.38 37.29.37 37.28.37 37.29.36 37.28.36 37.29.35 37.28.35 37.29.34 37.28.34 37.29.33 37.28.33 37.29.32 37.28.32
PLL:DRP05 37.29.47 37.28.47 37.29.46 37.28.46 37.29.45 37.28.45 37.29.44 37.28.44 37.29.43 37.28.43 37.29.42 37.28.42 37.29.41 37.28.41 37.29.40 37.28.40
PLL:DRP06 37.29.55 37.28.55 37.29.54 37.28.54 37.29.53 37.28.53 37.29.52 37.28.52 37.29.51 37.28.51 37.29.50 37.28.50 37.29.49 37.28.49 37.29.48 37.28.48
PLL:DRP07 37.29.63 37.28.63 37.29.62 37.28.62 37.29.61 37.28.61 37.29.60 37.28.60 37.29.59 37.28.59 37.29.58 37.28.58 37.29.57 37.28.57 37.29.56 37.28.56
PLL:DRP08 38.29.7 38.28.7 38.29.6 38.28.6 38.29.5 38.28.5 38.29.4 38.28.4 38.29.3 38.28.3 38.29.2 38.28.2 38.29.1 38.28.1 38.29.0 38.28.0
PLL:DRP09 38.29.15 38.28.15 38.29.14 38.28.14 38.29.13 38.28.13 38.29.12 38.28.12 38.29.11 38.28.11 38.29.10 38.28.10 38.29.9 38.28.9 38.29.8 38.28.8
PLL:DRP0A 38.29.23 38.28.23 38.29.22 38.28.22 38.29.21 38.28.21 38.29.20 38.28.20 38.29.19 38.28.19 38.29.18 38.28.18 38.29.17 38.28.17 38.29.16 38.28.16
PLL:DRP0B 38.29.31 38.28.31 38.29.30 38.28.30 38.29.29 38.28.29 38.29.28 38.28.28 38.29.27 38.28.27 38.29.26 38.28.26 38.29.25 38.28.25 38.29.24 38.28.24
PLL:DRP0C 38.29.39 38.28.39 38.29.38 38.28.38 38.29.37 38.28.37 38.29.36 38.28.36 38.29.35 38.28.35 38.29.34 38.28.34 38.29.33 38.28.33 38.29.32 38.28.32
PLL:DRP0D 38.29.47 38.28.47 38.29.46 38.28.46 38.29.45 38.28.45 38.29.44 38.28.44 38.29.43 38.28.43 38.29.42 38.28.42 38.29.41 38.28.41 38.29.40 38.28.40
PLL:DRP0E 38.29.55 38.28.55 38.29.54 38.28.54 38.29.53 38.28.53 38.29.52 38.28.52 38.29.51 38.28.51 38.29.50 38.28.50 38.29.49 38.28.49 38.29.48 38.28.48
PLL:DRP0F 38.29.63 38.28.63 38.29.62 38.28.62 38.29.61 38.28.61 38.29.60 38.28.60 38.29.59 38.28.59 38.29.58 38.28.58 38.29.57 38.28.57 38.29.56 38.28.56
PLL:DRP10 39.29.7 39.28.7 39.29.6 39.28.6 39.29.5 39.28.5 39.29.4 39.28.4 39.29.3 39.28.3 39.29.2 39.28.2 39.29.1 39.28.1 39.29.0 39.28.0
PLL:DRP11 39.29.15 39.28.15 39.29.14 39.28.14 39.29.13 39.28.13 39.29.12 39.28.12 39.29.11 39.28.11 39.29.10 39.28.10 39.29.9 39.28.9 39.29.8 39.28.8
PLL:DRP12 39.29.23 39.28.23 39.29.22 39.28.22 39.29.21 39.28.21 39.29.20 39.28.20 39.29.19 39.28.19 39.29.18 39.28.18 39.29.17 39.28.17 39.29.16 39.28.16
PLL:DRP13 39.29.31 39.28.31 39.29.30 39.28.30 39.29.29 39.28.29 39.29.28 39.28.28 39.29.27 39.28.27 39.29.26 39.28.26 39.29.25 39.28.25 39.29.24 39.28.24
PLL:DRP14 39.29.39 39.28.39 39.29.38 39.28.38 39.29.37 39.28.37 39.29.36 39.28.36 39.29.35 39.28.35 39.29.34 39.28.34 39.29.33 39.28.33 39.29.32 39.28.32
PLL:DRP15 39.29.47 39.28.47 39.29.46 39.28.46 39.29.45 39.28.45 39.29.44 39.28.44 39.29.43 39.28.43 39.29.42 39.28.42 39.29.41 39.28.41 39.29.40 39.28.40
PLL:DRP16 39.29.55 39.28.55 39.29.54 39.28.54 39.29.53 39.28.53 39.29.52 39.28.52 39.29.51 39.28.51 39.29.50 39.28.50 39.29.49 39.28.49 39.29.48 39.28.48
PLL:DRP17 39.29.63 39.28.63 39.29.62 39.28.62 39.29.61 39.28.61 39.29.60 39.28.60 39.29.59 39.28.59 39.29.58 39.28.58 39.29.57 39.28.57 39.29.56 39.28.56
PLL:DRP18 40.29.7 40.28.7 40.29.6 40.28.6 40.29.5 40.28.5 40.29.4 40.28.4 40.29.3 40.28.3 40.29.2 40.28.2 40.29.1 40.28.1 40.29.0 40.28.0
PLL:DRP19 40.29.15 40.28.15 40.29.14 40.28.14 40.29.13 40.28.13 40.29.12 40.28.12 40.29.11 40.28.11 40.29.10 40.28.10 40.29.9 40.28.9 40.29.8 40.28.8
PLL:DRP1A 40.29.23 40.28.23 40.29.22 40.28.22 40.29.21 40.28.21 40.29.20 40.28.20 40.29.19 40.28.19 40.29.18 40.28.18 40.29.17 40.28.17 40.29.16 40.28.16
PLL:DRP1B 40.29.31 40.28.31 40.29.30 40.28.30 40.29.29 40.28.29 40.29.28 40.28.28 40.29.27 40.28.27 40.29.26 40.28.26 40.29.25 40.28.25 40.29.24 40.28.24
PLL:DRP1C 40.29.39 40.28.39 40.29.38 40.28.38 40.29.37 40.28.37 40.29.36 40.28.36 40.29.35 40.28.35 40.29.34 40.28.34 40.29.33 40.28.33 40.29.32 40.28.32
PLL:DRP1D 40.29.47 40.28.47 40.29.46 40.28.46 40.29.45 40.28.45 40.29.44 40.28.44 40.29.43 40.28.43 40.29.42 40.28.42 40.29.41 40.28.41 40.29.40 40.28.40
PLL:DRP1E 40.29.55 40.28.55 40.29.54 40.28.54 40.29.53 40.28.53 40.29.52 40.28.52 40.29.51 40.28.51 40.29.50 40.28.50 40.29.49 40.28.49 40.29.48 40.28.48
PLL:DRP1F 40.29.63 40.28.63 40.29.62 40.28.62 40.29.61 40.28.61 40.29.60 40.28.60 40.29.59 40.28.59 40.29.58 40.28.58 40.29.57 40.28.57 40.29.56 40.28.56
PLL:DRP20 41.29.7 41.28.7 41.29.6 41.28.6 41.29.5 41.28.5 41.29.4 41.28.4 41.29.3 41.28.3 41.29.2 41.28.2 41.29.1 41.28.1 41.29.0 41.28.0
PLL:DRP21 41.29.15 41.28.15 41.29.14 41.28.14 41.29.13 41.28.13 41.29.12 41.28.12 41.29.11 41.28.11 41.29.10 41.28.10 41.29.9 41.28.9 41.29.8 41.28.8
PLL:DRP22 41.29.23 41.28.23 41.29.22 41.28.22 41.29.21 41.28.21 41.29.20 41.28.20 41.29.19 41.28.19 41.29.18 41.28.18 41.29.17 41.28.17 41.29.16 41.28.16
PLL:DRP23 41.29.31 41.28.31 41.29.30 41.28.30 41.29.29 41.28.29 41.29.28 41.28.28 41.29.27 41.28.27 41.29.26 41.28.26 41.29.25 41.28.25 41.29.24 41.28.24
PLL:DRP24 41.29.39 41.28.39 41.29.38 41.28.38 41.29.37 41.28.37 41.29.36 41.28.36 41.29.35 41.28.35 41.29.34 41.28.34 41.29.33 41.28.33 41.29.32 41.28.32
PLL:DRP25 41.29.47 41.28.47 41.29.46 41.28.46 41.29.45 41.28.45 41.29.44 41.28.44 41.29.43 41.28.43 41.29.42 41.28.42 41.29.41 41.28.41 41.29.40 41.28.40
PLL:DRP26 41.29.55 41.28.55 41.29.54 41.28.54 41.29.53 41.28.53 41.29.52 41.28.52 41.29.51 41.28.51 41.29.50 41.28.50 41.29.49 41.28.49 41.29.48 41.28.48
PLL:DRP27 41.29.63 41.28.63 41.29.62 41.28.62 41.29.61 41.28.61 41.29.60 41.28.60 41.29.59 41.28.59 41.29.58 41.28.58 41.29.57 41.28.57 41.29.56 41.28.56
PLL:DRP28 42.29.7 42.28.7 42.29.6 42.28.6 42.29.5 42.28.5 42.29.4 42.28.4 42.29.3 42.28.3 42.29.2 42.28.2 42.29.1 42.28.1 42.29.0 42.28.0
PLL:DRP29 42.29.15 42.28.15 42.29.14 42.28.14 42.29.13 42.28.13 42.29.12 42.28.12 42.29.11 42.28.11 42.29.10 42.28.10 42.29.9 42.28.9 42.29.8 42.28.8
PLL:DRP2A 42.29.23 42.28.23 42.29.22 42.28.22 42.29.21 42.28.21 42.29.20 42.28.20 42.29.19 42.28.19 42.29.18 42.28.18 42.29.17 42.28.17 42.29.16 42.28.16
PLL:DRP2B 42.29.31 42.28.31 42.29.30 42.28.30 42.29.29 42.28.29 42.29.28 42.28.28 42.29.27 42.28.27 42.29.26 42.28.26 42.29.25 42.28.25 42.29.24 42.28.24
PLL:DRP2C 42.29.39 42.28.39 42.29.38 42.28.38 42.29.37 42.28.37 42.29.36 42.28.36 42.29.35 42.28.35 42.29.34 42.28.34 42.29.33 42.28.33 42.29.32 42.28.32
PLL:DRP2D 42.29.47 42.28.47 42.29.46 42.28.46 42.29.45 42.28.45 42.29.44 42.28.44 42.29.43 42.28.43 42.29.42 42.28.42 42.29.41 42.28.41 42.29.40 42.28.40
PLL:DRP2E 42.29.55 42.28.55 42.29.54 42.28.54 42.29.53 42.28.53 42.29.52 42.28.52 42.29.51 42.28.51 42.29.50 42.28.50 42.29.49 42.28.49 42.29.48 42.28.48
PLL:DRP2F 42.29.63 42.28.63 42.29.62 42.28.62 42.29.61 42.28.61 42.29.60 42.28.60 42.29.59 42.28.59 42.29.58 42.28.58 42.29.57 42.28.57 42.29.56 42.28.56
PLL:DRP30 43.29.7 43.28.7 43.29.6 43.28.6 43.29.5 43.28.5 43.29.4 43.28.4 43.29.3 43.28.3 43.29.2 43.28.2 43.29.1 43.28.1 43.29.0 43.28.0
PLL:DRP31 43.29.15 43.28.15 43.29.14 43.28.14 43.29.13 43.28.13 43.29.12 43.28.12 43.29.11 43.28.11 43.29.10 43.28.10 43.29.9 43.28.9 43.29.8 43.28.8
PLL:DRP32 43.29.23 43.28.23 43.29.22 43.28.22 43.29.21 43.28.21 43.29.20 43.28.20 43.29.19 43.28.19 43.29.18 43.28.18 43.29.17 43.28.17 43.29.16 43.28.16
PLL:DRP33 43.29.31 43.28.31 43.29.30 43.28.30 43.29.29 43.28.29 43.29.28 43.28.28 43.29.27 43.28.27 43.29.26 43.28.26 43.29.25 43.28.25 43.29.24 43.28.24
PLL:DRP34 43.29.39 43.28.39 43.29.38 43.28.38 43.29.37 43.28.37 43.29.36 43.28.36 43.29.35 43.28.35 43.29.34 43.28.34 43.29.33 43.28.33 43.29.32 43.28.32
PLL:DRP35 43.29.47 43.28.47 43.29.46 43.28.46 43.29.45 43.28.45 43.29.44 43.28.44 43.29.43 43.28.43 43.29.42 43.28.42 43.29.41 43.28.41 43.29.40 43.28.40
PLL:DRP36 43.29.55 43.28.55 43.29.54 43.28.54 43.29.53 43.28.53 43.29.52 43.28.52 43.29.51 43.28.51 43.29.50 43.28.50 43.29.49 43.28.49 43.29.48 43.28.48
PLL:DRP37 43.29.63 43.28.63 43.29.62 43.28.62 43.29.61 43.28.61 43.29.60 43.28.60 43.29.59 43.28.59 43.29.58 43.28.58 43.29.57 43.28.57 43.29.56 43.28.56
PLL:DRP38 44.29.7 44.28.7 44.29.6 44.28.6 44.29.5 44.28.5 44.29.4 44.28.4 44.29.3 44.28.3 44.29.2 44.28.2 44.29.1 44.28.1 44.29.0 44.28.0
PLL:DRP39 44.29.15 44.28.15 44.29.14 44.28.14 44.29.13 44.28.13 44.29.12 44.28.12 44.29.11 44.28.11 44.29.10 44.28.10 44.29.9 44.28.9 44.29.8 44.28.8
PLL:DRP3A 44.29.23 44.28.23 44.29.22 44.28.22 44.29.21 44.28.21 44.29.20 44.28.20 44.29.19 44.28.19 44.29.18 44.28.18 44.29.17 44.28.17 44.29.16 44.28.16
PLL:DRP3B 44.29.31 44.28.31 44.29.30 44.28.30 44.29.29 44.28.29 44.29.28 44.28.28 44.29.27 44.28.27 44.29.26 44.28.26 44.29.25 44.28.25 44.29.24 44.28.24
PLL:DRP3C 44.29.39 44.28.39 44.29.38 44.28.38 44.29.37 44.28.37 44.29.36 44.28.36 44.29.35 44.28.35 44.29.34 44.28.34 44.29.33 44.28.33 44.29.32 44.28.32
PLL:DRP3D 44.29.47 44.28.47 44.29.46 44.28.46 44.29.45 44.28.45 44.29.44 44.28.44 44.29.43 44.28.43 44.29.42 44.28.42 44.29.41 44.28.41 44.29.40 44.28.40
PLL:DRP3E 44.29.55 44.28.55 44.29.54 44.28.54 44.29.53 44.28.53 44.29.52 44.28.52 44.29.51 44.28.51 44.29.50 44.28.50 44.29.49 44.28.49 44.29.48 44.28.48
PLL:DRP3F 44.29.63 44.28.63 44.29.62 44.28.62 44.29.61 44.28.61 44.29.60 44.28.60 44.29.59 44.28.59 44.29.58 44.28.58 44.29.57 44.28.57 44.29.56 44.28.56
PLL:DRP40 45.29.7 45.28.7 45.29.6 45.28.6 45.29.5 45.28.5 45.29.4 45.28.4 45.29.3 45.28.3 45.29.2 45.28.2 45.29.1 45.28.1 45.29.0 45.28.0
PLL:DRP41 45.29.15 45.28.15 45.29.14 45.28.14 45.29.13 45.28.13 45.29.12 45.28.12 45.29.11 45.28.11 45.29.10 45.28.10 45.29.9 45.28.9 45.29.8 45.28.8
PLL:DRP42 45.29.23 45.28.23 45.29.22 45.28.22 45.29.21 45.28.21 45.29.20 45.28.20 45.29.19 45.28.19 45.29.18 45.28.18 45.29.17 45.28.17 45.29.16 45.28.16
PLL:DRP43 45.29.31 45.28.31 45.29.30 45.28.30 45.29.29 45.28.29 45.29.28 45.28.28 45.29.27 45.28.27 45.29.26 45.28.26 45.29.25 45.28.25 45.29.24 45.28.24
PLL:DRP44 45.29.39 45.28.39 45.29.38 45.28.38 45.29.37 45.28.37 45.29.36 45.28.36 45.29.35 45.28.35 45.29.34 45.28.34 45.29.33 45.28.33 45.29.32 45.28.32
PLL:DRP45 45.29.47 45.28.47 45.29.46 45.28.46 45.29.45 45.28.45 45.29.44 45.28.44 45.29.43 45.28.43 45.29.42 45.28.42 45.29.41 45.28.41 45.29.40 45.28.40
PLL:DRP46 45.29.55 45.28.55 45.29.54 45.28.54 45.29.53 45.28.53 45.29.52 45.28.52 45.29.51 45.28.51 45.29.50 45.28.50 45.29.49 45.28.49 45.29.48 45.28.48
PLL:DRP47 45.29.63 45.28.63 45.29.62 45.28.62 45.29.61 45.28.61 45.29.60 45.28.60 45.29.59 45.28.59 45.29.58 45.28.58 45.29.57 45.28.57 45.29.56 45.28.56
PLL:DRP48 46.29.7 46.28.7 46.29.6 46.28.6 46.29.5 46.28.5 46.29.4 46.28.4 46.29.3 46.28.3 46.29.2 46.28.2 46.29.1 46.28.1 46.29.0 46.28.0
PLL:DRP49 46.29.15 46.28.15 46.29.14 46.28.14 46.29.13 46.28.13 46.29.12 46.28.12 46.29.11 46.28.11 46.29.10 46.28.10 46.29.9 46.28.9 46.29.8 46.28.8
PLL:DRP4A 46.29.23 46.28.23 46.29.22 46.28.22 46.29.21 46.28.21 46.29.20 46.28.20 46.29.19 46.28.19 46.29.18 46.28.18 46.29.17 46.28.17 46.29.16 46.28.16
PLL:DRP4B 46.29.31 46.28.31 46.29.30 46.28.30 46.29.29 46.28.29 46.29.28 46.28.28 46.29.27 46.28.27 46.29.26 46.28.26 46.29.25 46.28.25 46.29.24 46.28.24
PLL:DRP4C 46.29.39 46.28.39 46.29.38 46.28.38 46.29.37 46.28.37 46.29.36 46.28.36 46.29.35 46.28.35 46.29.34 46.28.34 46.29.33 46.28.33 46.29.32 46.28.32
PLL:DRP4D 46.29.47 46.28.47 46.29.46 46.28.46 46.29.45 46.28.45 46.29.44 46.28.44 46.29.43 46.28.43 46.29.42 46.28.42 46.29.41 46.28.41 46.29.40 46.28.40
PLL:DRP4E 46.29.55 46.28.55 46.29.54 46.28.54 46.29.53 46.28.53 46.29.52 46.28.52 46.29.51 46.28.51 46.29.50 46.28.50 46.29.49 46.28.49 46.29.48 46.28.48
PLL:DRP4F 46.29.63 46.28.63 46.29.62 46.28.62 46.29.61 46.28.61 46.29.60 46.28.60 46.29.59 46.28.59 46.29.58 46.28.58 46.29.57 46.28.57 46.29.56 46.28.56
PLL:DRP50 47.29.7 47.28.7 47.29.6 47.28.6 47.29.5 47.28.5 47.29.4 47.28.4 47.29.3 47.28.3 47.29.2 47.28.2 47.29.1 47.28.1 47.29.0 47.28.0
PLL:DRP51 47.29.15 47.28.15 47.29.14 47.28.14 47.29.13 47.28.13 47.29.12 47.28.12 47.29.11 47.28.11 47.29.10 47.28.10 47.29.9 47.28.9 47.29.8 47.28.8
PLL:DRP52 47.29.23 47.28.23 47.29.22 47.28.22 47.29.21 47.28.21 47.29.20 47.28.20 47.29.19 47.28.19 47.29.18 47.28.18 47.29.17 47.28.17 47.29.16 47.28.16
PLL:DRP53 47.29.31 47.28.31 47.29.30 47.28.30 47.29.29 47.28.29 47.29.28 47.28.28 47.29.27 47.28.27 47.29.26 47.28.26 47.29.25 47.28.25 47.29.24 47.28.24
PLL:DRP54 47.29.39 47.28.39 47.29.38 47.28.38 47.29.37 47.28.37 47.29.36 47.28.36 47.29.35 47.28.35 47.29.34 47.28.34 47.29.33 47.28.33 47.29.32 47.28.32
PLL:DRP55 47.29.47 47.28.47 47.29.46 47.28.46 47.29.45 47.28.45 47.29.44 47.28.44 47.29.43 47.28.43 47.29.42 47.28.42 47.29.41 47.28.41 47.29.40 47.28.40
PLL:DRP56 47.29.55 47.28.55 47.29.54 47.28.54 47.29.53 47.28.53 47.29.52 47.28.52 47.29.51 47.28.51 47.29.50 47.28.50 47.29.49 47.28.49 47.29.48 47.28.48
PLL:DRP57 47.29.63 47.28.63 47.29.62 47.28.62 47.29.61 47.28.61 47.29.60 47.28.60 47.29.59 47.28.59 47.29.58 47.28.58 47.29.57 47.28.57 47.29.56 47.28.56
PLL:DRP58 48.29.7 48.28.7 48.29.6 48.28.6 48.29.5 48.28.5 48.29.4 48.28.4 48.29.3 48.28.3 48.29.2 48.28.2 48.29.1 48.28.1 48.29.0 48.28.0
PLL:DRP59 48.29.15 48.28.15 48.29.14 48.28.14 48.29.13 48.28.13 48.29.12 48.28.12 48.29.11 48.28.11 48.29.10 48.28.10 48.29.9 48.28.9 48.29.8 48.28.8
PLL:DRP5A 48.29.23 48.28.23 48.29.22 48.28.22 48.29.21 48.28.21 48.29.20 48.28.20 48.29.19 48.28.19 48.29.18 48.28.18 48.29.17 48.28.17 48.29.16 48.28.16
PLL:DRP5B 48.29.31 48.28.31 48.29.30 48.28.30 48.29.29 48.28.29 48.29.28 48.28.28 48.29.27 48.28.27 48.29.26 48.28.26 48.29.25 48.28.25 48.29.24 48.28.24
PLL:DRP5C 48.29.39 48.28.39 48.29.38 48.28.38 48.29.37 48.28.37 48.29.36 48.28.36 48.29.35 48.28.35 48.29.34 48.28.34 48.29.33 48.28.33 48.29.32 48.28.32
PLL:DRP5D 48.29.47 48.28.47 48.29.46 48.28.46 48.29.45 48.28.45 48.29.44 48.28.44 48.29.43 48.28.43 48.29.42 48.28.42 48.29.41 48.28.41 48.29.40 48.28.40
PLL:DRP5E 48.29.55 48.28.55 48.29.54 48.28.54 48.29.53 48.28.53 48.29.52 48.28.52 48.29.51 48.28.51 48.29.50 48.28.50 48.29.49 48.28.49 48.29.48 48.28.48
PLL:DRP5F 48.29.63 48.28.63 48.29.62 48.28.62 48.29.61 48.28.61 48.29.60 48.28.60 48.29.59 48.28.59 48.29.58 48.28.58 48.29.57 48.28.57 48.29.56 48.28.56
PLL:DRP60 49.29.7 49.28.7 49.29.6 49.28.6 49.29.5 49.28.5 49.29.4 49.28.4 49.29.3 49.28.3 49.29.2 49.28.2 49.29.1 49.28.1 49.29.0 49.28.0
PLL:DRP61 49.29.15 49.28.15 49.29.14 49.28.14 49.29.13 49.28.13 49.29.12 49.28.12 49.29.11 49.28.11 49.29.10 49.28.10 49.29.9 49.28.9 49.29.8 49.28.8
PLL:DRP62 49.29.23 49.28.23 49.29.22 49.28.22 49.29.21 49.28.21 49.29.20 49.28.20 49.29.19 49.28.19 49.29.18 49.28.18 49.29.17 49.28.17 49.29.16 49.28.16
PLL:DRP63 49.29.31 49.28.31 49.29.30 49.28.30 49.29.29 49.28.29 49.29.28 49.28.28 49.29.27 49.28.27 49.29.26 49.28.26 49.29.25 49.28.25 49.29.24 49.28.24
PLL:DRP64 49.29.39 49.28.39 49.29.38 49.28.38 49.29.37 49.28.37 49.29.36 49.28.36 49.29.35 49.28.35 49.29.34 49.28.34 49.29.33 49.28.33 49.29.32 49.28.32
PLL:DRP65 49.29.47 49.28.47 49.29.46 49.28.46 49.29.45 49.28.45 49.29.44 49.28.44 49.29.43 49.28.43 49.29.42 49.28.42 49.29.41 49.28.41 49.29.40 49.28.40
PLL:DRP66 49.29.55 49.28.55 49.29.54 49.28.54 49.29.53 49.28.53 49.29.52 49.28.52 49.29.51 49.28.51 49.29.50 49.28.50 49.29.49 49.28.49 49.29.48 49.28.48
PLL:DRP67 49.29.63 49.28.63 49.29.62 49.28.62 49.29.61 49.28.61 49.29.60 49.28.60 49.29.59 49.28.59 49.29.58 49.28.58 49.29.57 49.28.57 49.29.56 49.28.56
non-inverted [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
MMCM0:INTERP_EN 10.28.56 10.29.57 10.28.58 10.29.59 10.28.60 10.29.61 10.28.62 10.29.63
non-inverted [7] [6] [5] [4] [3] [2] [1] [0]
MMCM0:LOCK_CNT 12.28.59 12.29.59 12.28.60 12.29.60 12.28.61 12.29.61 12.28.62 12.29.62 12.28.63 12.29.63
MMCM0:LOCK_SAT_HIGH 12.28.43 12.29.43 12.28.44 12.29.44 12.28.45 12.29.45 12.28.46 12.29.46 12.28.47 12.29.47
MMCM0:UNLOCK_CNT 12.28.51 12.29.51 12.28.52 12.29.52 12.28.53 12.29.53 12.28.54 12.29.54 12.28.55 12.29.55
PHASER_REF:LOCK_CNT 26.29.29 26.28.29 26.29.28 26.28.28 26.29.27 26.28.27 26.29.26 26.28.26 26.29.25 26.28.25
PLL:LOCK_CNT 40.29.4 40.28.4 40.29.3 40.28.3 40.29.2 40.28.2 40.29.1 40.28.1 40.29.0 40.28.0
PLL:LOCK_SAT_HIGH 40.29.20 40.28.20 40.29.19 40.28.19 40.29.18 40.28.18 40.29.17 40.28.17 40.29.16 40.28.16
PLL:UNLOCK_CNT 40.29.12 40.28.12 40.29.11 40.28.11 40.29.10 40.28.10 40.29.9 40.28.9 40.29.8 40.28.8
non-inverted [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
MMCM0:LOCK_FB_DLY 12.29.48 12.28.49 12.29.49 12.28.50 12.29.50
MMCM0:LOCK_REF_DLY 12.29.40 12.28.41 12.29.41 12.28.42 12.29.42
MMCM0:SPARE_ANALOG 7.29.27 7.28.28 7.29.29 7.28.30 7.29.31
MMCM0:SPARE_DIGITAL 12.29.29 12.28.30 12.29.30 12.28.31 12.29.31
PHASER_REF:LOCK_FB_DLY 26.29.23 26.28.23 26.29.22 26.28.22 26.29.21
PHASER_REF:LOCK_REF_DLY 26.29.5 26.28.5 26.29.4 26.28.4 26.29.3
PLL:LOCK_FB_DLY 40.28.15 40.29.14 40.28.14 40.29.13 40.28.13
PLL:LOCK_REF_DLY 40.28.23 40.29.22 40.28.22 40.29.21 40.28.21
PLL:SPARE_ANALOG 45.28.36 45.29.35 45.28.34 45.29.33 45.28.32
PLL:SPARE_DIGITAL 40.28.34 40.29.33 40.28.33 40.29.32 40.28.32
non-inverted [4] [3] [2] [1] [0]
MMCM0:MUX.CLKFBIN 15.28.53 15.29.52 15.28.52
FREQ_BB0 0 0 0
CLKFBIN_HCLK 0 0 1
FREQ_BB2 0 1 0
FREQ_BB1 1 0 0
CLKFBIN_CKINT 1 0 1
FREQ_BB3 1 1 0
MMCM0:MUX.CLKFBIN_HCLK 24.27.28 24.26.28 24.27.27 24.26.27 24.27.26 24.26.29 24.27.29 24.26.30 24.27.30 24.26.31 24.27.31
MMCM0:MUX.CLKIN1_HCLK 24.28.23 24.29.22 24.28.22 24.29.21 24.28.21 24.29.23 24.28.24 24.29.24 24.28.25 24.29.25 24.28.26
MMCM0:MUX.CLKIN2_HCLK 24.26.23 24.27.22 24.26.22 24.27.21 24.26.21 24.27.23 24.26.24 24.27.24 24.26.25 24.27.25 24.26.26
PLL:MUX.CLKFBIN_HCLK 25.26.35 25.27.35 25.26.36 25.27.36 25.26.37 25.27.34 25.26.34 25.27.33 25.26.33 25.27.32 25.26.32
PLL:MUX.CLKIN1_HCLK 25.29.40 25.28.41 25.29.41 25.28.42 25.29.42 25.28.40 25.29.39 25.28.39 25.29.38 25.28.38 25.29.37
PLL:MUX.CLKIN2_HCLK 25.27.40 25.26.41 25.27.41 25.26.42 25.27.42 25.26.40 25.27.39 25.26.39 25.27.38 25.26.38 25.27.37
NONE 0 0 0 0 0 0 0 0 0 0 0
HCLK0 0 0 0 0 1 0 0 0 0 0 1
HCLK1 0 0 0 0 1 0 0 0 0 1 0
HCLK2 0 0 0 0 1 0 0 0 1 0 0
HCLK3 0 0 0 0 1 0 0 1 0 0 0
HCLK4 0 0 0 0 1 0 1 0 0 0 0
HCLK5 0 0 0 0 1 1 0 0 0 0 0
HCLK6 0 0 0 1 0 0 0 0 0 0 1
HCLK7 0 0 0 1 0 0 0 0 0 1 0
HCLK8 0 0 0 1 0 0 0 0 1 0 0
HCLK9 0 0 0 1 0 0 0 1 0 0 0
HCLK10 0 0 0 1 0 0 1 0 0 0 0
HCLK11 0 0 0 1 0 1 0 0 0 0 0
RCLK0 0 0 1 0 0 0 0 0 0 0 1
RCLK1 0 0 1 0 0 0 0 0 0 1 0
RCLK2 0 0 1 0 0 0 0 0 1 0 0
RCLK3 0 0 1 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE0 0 0 1 0 0 0 1 0 0 0 0
PHASER_REF_BOUNCE1 0 0 1 0 0 1 0 0 0 0 0
HIN4 0 1 0 0 0 0 0 0 0 0 1
HIN5 0 1 0 0 0 0 0 0 0 1 0
HIN6 0 1 0 0 0 0 0 0 1 0 0
HIN7 0 1 0 0 0 0 0 1 0 0 0
PHASER_REF_BOUNCE2 0 1 0 0 0 0 1 0 0 0 0
PHASER_REF_BOUNCE3 0 1 0 0 0 1 0 0 0 0 0
HIN8 1 0 0 0 0 0 0 0 0 0 1
HIN9 1 0 0 0 0 0 0 0 0 1 0
HIN10 1 0 0 0 0 0 0 0 1 0 0
HIN11 1 0 0 0 0 0 0 1 0 0 0
HIN12 1 0 0 0 0 0 1 0 0 0 0
HIN13 1 0 0 0 0 1 0 0 0 0 0
MMCM0:MUX.CLKIN1 15.29.54 15.28.54 15.29.53
FREQ_BB0 0 0 0
CLKIN1_HCLK 0 0 1
FREQ_BB2 0 1 0
FREQ_BB1 1 0 0
CLKIN1_CKINT 1 0 1
FREQ_BB3 1 1 0
MMCM0:MUX.CLKIN2 15.28.56 15.29.55 15.28.55
FREQ_BB0 0 0 0
CLKIN2_HCLK 0 0 1
FREQ_BB2 0 1 0
FREQ_BB1 1 0 0
CLKIN2_CKINT 1 0 1
FREQ_BB3 1 1 0
MMCM0:MUX.PERF0 15.29.63 15.29.37 15.28.37 15.29.36
MMCM0:MUX.PERF1 15.28.63 15.28.36 15.29.35 15.28.35
MMCM0:MUX.PERF2 15.29.62 15.29.34 15.28.34 15.29.33
MMCM0:MUX.PERF3 15.28.62 15.28.33 15.29.32 15.28.32
NONE 0 0 0 0
CLKOUT0 1 0 0 0
CLKFBOUT 1 0 0 1
CLKOUT2 1 0 1 0
CLKOUT1 1 1 0 0
CLKOUT3 1 1 1 0
MMCM0:PFD 12.29.18 12.28.19 12.29.19 12.28.20 12.29.20 12.28.21 12.29.21
PHASER_REF:PFD 26.28.21 26.29.20 26.28.20 26.29.19 26.28.19 26.29.18 26.28.18
PLL:PFD 40.28.45 40.29.44 40.28.44 40.29.43 40.28.43 40.29.42 40.28.42
non-inverted [6] [5] [4] [3] [2] [1] [0]
PHASER_IN0:CLKOUT_DIV 19.28.58 19.29.57 19.28.57 19.29.56 19.28.26 19.29.25 19.28.25 19.29.24
PHASER_IN1:CLKOUT_DIV 23.28.26 23.29.25 23.28.25 23.29.24 22.28.58 22.29.57 22.28.57 22.29.56
PHASER_IN2:CLKOUT_DIV 29.28.58 29.29.57 29.28.57 29.29.56 29.28.26 29.29.25 29.28.25 29.29.24
PHASER_IN3:CLKOUT_DIV 33.28.26 33.29.25 33.28.25 33.29.24 32.28.58 32.29.57 32.28.57 32.29.56
PHASER_OUT0:CLKOUT_DIV 18.29.12 18.28.12 18.29.11 18.28.11 17.29.31 17.28.31 17.29.30 17.28.30
PHASER_OUT1:CLKOUT_DIV 21.29.44 21.28.44 21.29.43 21.28.43 20.29.63 20.28.63 20.29.62 20.28.62
PHASER_OUT2:CLKOUT_DIV 28.29.12 28.28.12 28.29.11 28.28.11 27.29.31 27.28.31 27.29.30 27.28.30
PHASER_OUT3:CLKOUT_DIV 31.29.44 31.28.44 31.29.43 31.28.43 30.29.63 30.28.63 30.29.62 30.28.62
NONE 0 0 0 0 0 0 0 0
2 0 0 0 1 0 0 0 0
3 0 0 0 1 0 0 0 1
4 0 0 1 0 0 0 1 0
5 0 0 1 0 0 0 1 1
6 0 0 1 1 0 1 0 0
7 0 0 1 1 0 1 0 1
8 0 1 0 0 0 1 1 0
9 0 1 0 0 0 1 1 1
10 0 1 0 1 1 0 0 0
11 0 1 0 1 1 0 0 1
12 0 1 1 0 1 0 1 0
13 0 1 1 0 1 0 1 1
14 0 1 1 1 1 1 0 0
15 0 1 1 1 1 1 0 1
16 1 0 0 0 1 1 1 0
PHASER_IN0:CTL_MODE 19.28.24
PHASER_IN1:CTL_MODE 22.28.56
PHASER_IN2:CTL_MODE 29.28.24
PHASER_IN3:CTL_MODE 32.28.56
PHASER_OUT0:CTL_MODE 17.29.29
PHASER_OUT1:CTL_MODE 20.29.61
PHASER_OUT2:CTL_MODE 27.29.29
PHASER_OUT3:CTL_MODE 30.29.61
SOFT 0
HARD 1
PHASER_IN0:FREQ_REF_DIV 19.29.21 19.28.21
PHASER_IN1:FREQ_REF_DIV 22.29.53 22.28.53
PHASER_IN2:FREQ_REF_DIV 29.29.21 29.28.21
PHASER_IN3:FREQ_REF_DIV 32.29.53 32.28.53
NONE 0 0
DIV2 0 1
DIV4 1 0
PHASER_IN0:MUX.PHASEREFCLK 19.28.28 19.29.27 19.28.27 18.29.59
PHASER_IN1:MUX.PHASEREFCLK 22.28.60 22.29.59 22.28.59 22.29.27
PHASER_IN2:MUX.PHASEREFCLK 29.28.28 29.29.27 29.28.27 28.29.59
PHASER_IN3:MUX.PHASEREFCLK 32.28.60 32.29.59 32.28.59 32.29.27
DQS_PAD 0 0 0 0
MRCLK0_N 0 0 0 1
MRCLK1_N 0 0 1 1
MRCLK0 0 1 0 1
MRCLK1 0 1 1 1
MRCLK0_S 1 0 0 1
MRCLK1_S 1 0 1 1
PHASER_IN0:OUTPUT_CLK_SRC 18.28.57 18.29.56 18.28.54 18.29.53
PHASER_IN1:OUTPUT_CLK_SRC 22.28.25 22.29.24 22.28.22 22.29.21
PHASER_IN2:OUTPUT_CLK_SRC 28.28.57 28.29.56 28.28.54 28.29.53
PHASER_IN3:OUTPUT_CLK_SRC 32.28.25 32.29.24 32.28.22 32.29.21
PHASE_REF 0 0 0 0
FREQ_REF 0 0 1 0
DELAYED_REF 0 1 0 0
DELAYED_MEM_REF 0 1 0 1
MEM_REF 1 0 0 0
DELAYED_PHASE_REF 1 1 0 0
PHASER_IN0:PD_REVERSE 19.28.20 19.29.19 19.28.19
PHASER_IN1:PD_REVERSE 22.28.52 22.29.51 22.28.51
PHASER_IN2:PD_REVERSE 29.28.20 29.29.19 29.28.19
PHASER_IN3:PD_REVERSE 32.28.52 32.29.51 32.28.51
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
5 1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
PHASER_IN0:STG1_PD_UPDATE 18.29.58 18.28.58 18.29.57
PHASER_IN1:STG1_PD_UPDATE 22.29.26 22.28.26 22.29.25
PHASER_IN2:STG1_PD_UPDATE 28.29.58 28.28.58 28.29.57
PHASER_IN3:STG1_PD_UPDATE 32.29.26 32.28.26 32.29.25
2 0 0 0
3 0 0 1
4 0 1 0
5 0 1 1
6 1 0 0
7 1 0 1
8 1 1 0
9 1 1 1
PHASER_OUT0:MUX.PHASEREFCLK 18.28.2 18.29.1 18.28.1 18.29.0
PHASER_OUT1:MUX.PHASEREFCLK 21.28.34 21.29.33 21.28.33 21.29.32
PHASER_OUT2:MUX.PHASEREFCLK 28.28.2 28.29.1 28.28.1 28.29.0
PHASER_OUT3:MUX.PHASEREFCLK 31.28.34 31.29.33 31.28.33 31.29.32
NONE 0 0 0 0
MRCLK0_N 0 0 0 1
MRCLK1_N 0 0 1 1
MRCLK0 0 1 0 1
MRCLK1 0 1 1 1
MRCLK0_S 1 0 0 1
MRCLK1_S 1 0 1 1
PHASER_OUT0:OUTPUT_CLK_SRC 17.29.24 17.28.24
PHASER_OUT1:OUTPUT_CLK_SRC 20.29.56 20.28.56
PHASER_OUT2:OUTPUT_CLK_SRC 27.29.24 27.28.24
PHASER_OUT3:OUTPUT_CLK_SRC 30.29.56 30.28.56
PHASE_REF 0 0
DELAYED_REF 0 1
FREQ_REF 1 0
DELAYED_PHASE_REF 1 1
PHASER_OUT0:STG1_BYPASS 17.28.25
PHASER_OUT1:STG1_BYPASS 20.28.57
PHASER_OUT2:STG1_BYPASS 27.28.25
PHASER_OUT3:STG1_BYPASS 30.28.57
PHASE_REF 0
FREQ_REF 1
PHASER_OUT0:TEST_OPT 17.28.21 17.29.20 17.28.20 17.29.19 17.28.19 17.29.18 17.28.18 17.29.17 17.28.17 17.29.16 17.28.16
PHASER_OUT1:TEST_OPT 20.28.53 20.29.52 20.28.52 20.29.51 20.28.51 20.29.50 20.28.50 20.29.49 20.28.49 20.29.48 20.28.48
PHASER_OUT2:TEST_OPT 27.28.21 27.29.20 27.28.20 27.29.19 27.28.19 27.29.18 27.28.18 27.29.17 27.28.17 27.29.16 27.28.16
PHASER_OUT3:TEST_OPT 30.28.53 30.29.52 30.28.52 30.29.51 30.28.51 30.29.50 30.28.50 30.29.49 30.28.49 30.29.48 30.28.48
non-inverted [10] [9] [8] [7] [6] [5] [4] [3] [2] [1] [0]
PHY_CONTROL:CLK_RATIO 34.28.45 34.29.44 34.28.44
1 0 0 0
2 0 0 1
4 0 1 0
8 1 0 0
PLL:MUX.CLKFBIN 37.29.11 37.28.11 37.29.10
FREQ_BB0 0 0 0
FREQ_BB1 0 0 1
FREQ_BB2 0 1 0
FREQ_BB3 0 1 1
CLKFBIN_HCLK 1 0 0
CLKFBIN_CKINT 1 0 1
PLL:MUX.CLKIN1 37.28.10 37.29.9 37.28.9
FREQ_BB0 0 0 0
FREQ_BB1 0 0 1
FREQ_BB2 0 1 0
FREQ_BB3 0 1 1
CLKIN1_HCLK 1 0 0
CLKIN1_CKINT 1 0 1
PLL:MUX.CLKIN2 37.29.8 37.28.8 37.29.7
FREQ_BB0 0 0 0
FREQ_BB1 0 0 1
FREQ_BB2 0 1 0
FREQ_BB3 0 1 1
CLKIN2_HCLK 1 0 0
CLKIN2_CKINT 1 0 1

Tile CMT_FIFO

Cells: 12

Bel IN_FIFO

virtex7 CMT_FIFO bel IN_FIFO
PinDirectionWires
ALMOSTEMPTYoutputTCELL7:OUT3.TMIN
ALMOSTFULLoutputTCELL7:OUT7.TMIN
D00inputTCELL0:IMUX.IMUX26
D01inputTCELL0:IMUX.IMUX40
D02inputTCELL0:IMUX.IMUX36
D03inputTCELL0:IMUX.IMUX42
D10inputTCELL1:IMUX.IMUX26
D11inputTCELL1:IMUX.IMUX40
D12inputTCELL1:IMUX.IMUX36
D13inputTCELL1:IMUX.IMUX42
D20inputTCELL2:IMUX.IMUX26
D21inputTCELL2:IMUX.IMUX40
D22inputTCELL2:IMUX.IMUX36
D23inputTCELL2:IMUX.IMUX42
D30inputTCELL3:IMUX.IMUX26
D31inputTCELL3:IMUX.IMUX40
D32inputTCELL3:IMUX.IMUX36
D33inputTCELL3:IMUX.IMUX42
D40inputTCELL4:IMUX.IMUX26
D41inputTCELL4:IMUX.IMUX40
D42inputTCELL4:IMUX.IMUX36
D43inputTCELL4:IMUX.IMUX42
D50inputTCELL5:IMUX.IMUX26
D51inputTCELL5:IMUX.IMUX40
D52inputTCELL5:IMUX.IMUX36
D53inputTCELL5:IMUX.IMUX42
D54inputTCELL6:IMUX.IMUX26
D55inputTCELL6:IMUX.IMUX40
D56inputTCELL6:IMUX.IMUX36
D57inputTCELL6:IMUX.IMUX42
D60inputTCELL8:IMUX.IMUX26
D61inputTCELL8:IMUX.IMUX40
D62inputTCELL8:IMUX.IMUX36
D63inputTCELL8:IMUX.IMUX42
D64inputTCELL7:IMUX.IMUX26
D65inputTCELL7:IMUX.IMUX40
D66inputTCELL7:IMUX.IMUX36
D67inputTCELL7:IMUX.IMUX42
D70inputTCELL9:IMUX.IMUX26
D71inputTCELL9:IMUX.IMUX40
D72inputTCELL9:IMUX.IMUX36
D73inputTCELL9:IMUX.IMUX42
D80inputTCELL10:IMUX.IMUX26
D81inputTCELL10:IMUX.IMUX40
D82inputTCELL10:IMUX.IMUX36
D83inputTCELL10:IMUX.IMUX42
D90inputTCELL11:IMUX.IMUX26
D91inputTCELL11:IMUX.IMUX40
D92inputTCELL11:IMUX.IMUX36
D93inputTCELL11:IMUX.IMUX42
EMPTYoutputTCELL7:OUT10.TMIN
FULLoutputTCELL7:OUT2.TMIN
Q00outputTCELL0:OUT0.TMIN
Q01outputTCELL0:OUT4.TMIN
Q02outputTCELL0:OUT5.TMIN
Q03outputTCELL0:OUT1.TMIN
Q04outputTCELL0:OUT12.TMIN
Q05outputTCELL0:OUT8.TMIN
Q06outputTCELL0:OUT9.TMIN
Q07outputTCELL0:OUT13.TMIN
Q10outputTCELL1:OUT0.TMIN
Q11outputTCELL1:OUT4.TMIN
Q12outputTCELL1:OUT5.TMIN
Q13outputTCELL1:OUT1.TMIN
Q14outputTCELL1:OUT12.TMIN
Q15outputTCELL1:OUT8.TMIN
Q16outputTCELL1:OUT9.TMIN
Q17outputTCELL1:OUT13.TMIN
Q20outputTCELL2:OUT0.TMIN
Q21outputTCELL2:OUT4.TMIN
Q22outputTCELL2:OUT5.TMIN
Q23outputTCELL2:OUT1.TMIN
Q24outputTCELL2:OUT12.TMIN
Q25outputTCELL2:OUT8.TMIN
Q26outputTCELL2:OUT9.TMIN
Q27outputTCELL2:OUT13.TMIN
Q30outputTCELL3:OUT0.TMIN
Q31outputTCELL3:OUT4.TMIN
Q32outputTCELL3:OUT5.TMIN
Q33outputTCELL3:OUT1.TMIN
Q34outputTCELL3:OUT12.TMIN
Q35outputTCELL3:OUT8.TMIN
Q36outputTCELL3:OUT9.TMIN
Q37outputTCELL3:OUT13.TMIN
Q40outputTCELL4:OUT0.TMIN
Q41outputTCELL4:OUT4.TMIN
Q42outputTCELL4:OUT5.TMIN
Q43outputTCELL4:OUT1.TMIN
Q44outputTCELL4:OUT12.TMIN
Q45outputTCELL4:OUT8.TMIN
Q46outputTCELL4:OUT9.TMIN
Q47outputTCELL4:OUT13.TMIN
Q50outputTCELL5:OUT0.TMIN
Q51outputTCELL5:OUT4.TMIN
Q52outputTCELL5:OUT5.TMIN
Q53outputTCELL5:OUT1.TMIN
Q54outputTCELL5:OUT12.TMIN
Q55outputTCELL5:OUT8.TMIN
Q56outputTCELL5:OUT9.TMIN
Q57outputTCELL5:OUT13.TMIN
Q60outputTCELL8:OUT0.TMIN
Q61outputTCELL8:OUT4.TMIN
Q62outputTCELL8:OUT5.TMIN
Q63outputTCELL8:OUT1.TMIN
Q64outputTCELL8:OUT12.TMIN
Q65outputTCELL8:OUT8.TMIN
Q66outputTCELL8:OUT9.TMIN
Q67outputTCELL8:OUT13.TMIN
Q70outputTCELL9:OUT0.TMIN
Q71outputTCELL9:OUT4.TMIN
Q72outputTCELL9:OUT5.TMIN
Q73outputTCELL9:OUT1.TMIN
Q74outputTCELL9:OUT12.TMIN
Q75outputTCELL9:OUT8.TMIN
Q76outputTCELL9:OUT9.TMIN
Q77outputTCELL9:OUT13.TMIN
Q80outputTCELL10:OUT0.TMIN
Q81outputTCELL10:OUT4.TMIN
Q82outputTCELL10:OUT5.TMIN
Q83outputTCELL10:OUT1.TMIN
Q84outputTCELL10:OUT12.TMIN
Q85outputTCELL10:OUT8.TMIN
Q86outputTCELL10:OUT9.TMIN
Q87outputTCELL10:OUT13.TMIN
Q90outputTCELL11:OUT0.TMIN
Q91outputTCELL11:OUT4.TMIN
Q92outputTCELL11:OUT5.TMIN
Q93outputTCELL11:OUT1.TMIN
Q94outputTCELL11:OUT12.TMIN
Q95outputTCELL11:OUT8.TMIN
Q96outputTCELL11:OUT9.TMIN
Q97outputTCELL11:OUT13.TMIN
RDCLKinputTCELL7:IMUX.CLK1
RDENinputTCELL7:IMUX.IMUX7
RESETinputTCELL7:IMUX.IMUX5
SCANENBinputTCELL7:IMUX.IMUX3
SCANIN0inputTCELL7:IMUX.IMUX35
SCANIN1inputTCELL7:IMUX.IMUX25
SCANIN2inputTCELL7:IMUX.IMUX1
SCANIN3inputTCELL7:IMUX.IMUX24
SCANOUT0outputTCELL7:OUT21.TMIN
SCANOUT1outputTCELL7:OUT13.TMIN
SCANOUT2outputTCELL7:OUT12.TMIN
SCANOUT3outputTCELL7:OUT8.TMIN
TESTMODEBinputTCELL7:IMUX.IMUX4
TESTREADDISBinputTCELL7:IMUX.IMUX13
TESTWRITEDISBinputTCELL7:IMUX.IMUX47
WRCLKinputTCELL6:IMUX.CLK1
WRENinputTCELL6:IMUX.IMUX7

Bel OUT_FIFO

virtex7 CMT_FIFO bel OUT_FIFO
PinDirectionWires
ALMOSTEMPTYoutputTCELL6:OUT3.TMIN
ALMOSTFULLoutputTCELL6:OUT7.TMIN
D00inputTCELL0:IMUX.IMUX28
D01inputTCELL0:IMUX.IMUX21
D02inputTCELL0:IMUX.IMUX39
D03inputTCELL0:IMUX.IMUX38
D04inputTCELL0:IMUX.IMUX12
D05inputTCELL0:IMUX.IMUX5
D06inputTCELL0:IMUX.IMUX7
D07inputTCELL0:IMUX.IMUX6
D10inputTCELL1:IMUX.IMUX28
D11inputTCELL1:IMUX.IMUX21
D12inputTCELL1:IMUX.IMUX39
D13inputTCELL1:IMUX.IMUX38
D14inputTCELL1:IMUX.IMUX12
D15inputTCELL1:IMUX.IMUX5
D16inputTCELL1:IMUX.IMUX7
D17inputTCELL1:IMUX.IMUX6
D20inputTCELL2:IMUX.IMUX28
D21inputTCELL2:IMUX.IMUX21
D22inputTCELL2:IMUX.IMUX39
D23inputTCELL2:IMUX.IMUX38
D24inputTCELL2:IMUX.IMUX12
D25inputTCELL2:IMUX.IMUX5
D26inputTCELL2:IMUX.IMUX7
D27inputTCELL2:IMUX.IMUX6
D30inputTCELL3:IMUX.IMUX28
D31inputTCELL3:IMUX.IMUX21
D32inputTCELL3:IMUX.IMUX39
D33inputTCELL3:IMUX.IMUX38
D34inputTCELL3:IMUX.IMUX12
D35inputTCELL3:IMUX.IMUX5
D36inputTCELL3:IMUX.IMUX7
D37inputTCELL3:IMUX.IMUX6
D40inputTCELL4:IMUX.IMUX28
D41inputTCELL4:IMUX.IMUX21
D42inputTCELL4:IMUX.IMUX39
D43inputTCELL4:IMUX.IMUX38
D44inputTCELL4:IMUX.IMUX12
D45inputTCELL4:IMUX.IMUX5
D46inputTCELL4:IMUX.IMUX7
D47inputTCELL4:IMUX.IMUX6
D50inputTCELL5:IMUX.IMUX28
D51inputTCELL5:IMUX.IMUX21
D52inputTCELL5:IMUX.IMUX39
D53inputTCELL5:IMUX.IMUX38
D54inputTCELL5:IMUX.IMUX12
D55inputTCELL5:IMUX.IMUX5
D56inputTCELL5:IMUX.IMUX7
D57inputTCELL5:IMUX.IMUX6
D60inputTCELL8:IMUX.IMUX28
D61inputTCELL8:IMUX.IMUX21
D62inputTCELL8:IMUX.IMUX39
D63inputTCELL8:IMUX.IMUX38
D64inputTCELL8:IMUX.IMUX12
D65inputTCELL8:IMUX.IMUX5
D66inputTCELL8:IMUX.IMUX7
D67inputTCELL8:IMUX.IMUX6
D70inputTCELL9:IMUX.IMUX28
D71inputTCELL9:IMUX.IMUX21
D72inputTCELL9:IMUX.IMUX39
D73inputTCELL9:IMUX.IMUX38
D74inputTCELL9:IMUX.IMUX12
D75inputTCELL9:IMUX.IMUX5
D76inputTCELL9:IMUX.IMUX7
D77inputTCELL9:IMUX.IMUX6
D80inputTCELL10:IMUX.IMUX28
D81inputTCELL10:IMUX.IMUX21
D82inputTCELL10:IMUX.IMUX39
D83inputTCELL10:IMUX.IMUX38
D84inputTCELL10:IMUX.IMUX12
D85inputTCELL10:IMUX.IMUX5
D86inputTCELL10:IMUX.IMUX7
D87inputTCELL10:IMUX.IMUX6
D90inputTCELL11:IMUX.IMUX28
D91inputTCELL11:IMUX.IMUX21
D92inputTCELL11:IMUX.IMUX39
D93inputTCELL11:IMUX.IMUX38
D94inputTCELL11:IMUX.IMUX12
D95inputTCELL11:IMUX.IMUX5
D96inputTCELL11:IMUX.IMUX7
D97inputTCELL11:IMUX.IMUX6
EMPTYoutputTCELL6:OUT10.TMIN
FULLoutputTCELL6:OUT2.TMIN
Q00outputTCELL0:OUT22.TMIN
Q01outputTCELL0:OUT19.TMIN
Q02outputTCELL0:OUT11.TMIN
Q03outputTCELL0:OUT20.TMIN
Q10outputTCELL1:OUT22.TMIN
Q11outputTCELL1:OUT19.TMIN
Q12outputTCELL1:OUT11.TMIN
Q13outputTCELL1:OUT20.TMIN
Q20outputTCELL2:OUT22.TMIN
Q21outputTCELL2:OUT19.TMIN
Q22outputTCELL2:OUT11.TMIN
Q23outputTCELL2:OUT20.TMIN
Q30outputTCELL3:OUT22.TMIN
Q31outputTCELL3:OUT19.TMIN
Q32outputTCELL3:OUT11.TMIN
Q33outputTCELL3:OUT20.TMIN
Q40outputTCELL4:OUT22.TMIN
Q41outputTCELL4:OUT19.TMIN
Q42outputTCELL4:OUT11.TMIN
Q43outputTCELL4:OUT20.TMIN
Q50outputTCELL5:OUT22.TMIN
Q51outputTCELL5:OUT19.TMIN
Q52outputTCELL5:OUT11.TMIN
Q53outputTCELL5:OUT20.TMIN
Q54outputTCELL6:OUT22.TMIN
Q55outputTCELL6:OUT19.TMIN
Q56outputTCELL6:OUT11.TMIN
Q57outputTCELL6:OUT20.TMIN
Q60outputTCELL8:OUT22.TMIN
Q61outputTCELL8:OUT19.TMIN
Q62outputTCELL8:OUT11.TMIN
Q63outputTCELL8:OUT20.TMIN
Q64outputTCELL7:OUT22.TMIN
Q65outputTCELL7:OUT19.TMIN
Q66outputTCELL7:OUT11.TMIN
Q67outputTCELL7:OUT20.TMIN
Q70outputTCELL9:OUT22.TMIN
Q71outputTCELL9:OUT19.TMIN
Q72outputTCELL9:OUT11.TMIN
Q73outputTCELL9:OUT20.TMIN
Q80outputTCELL10:OUT22.TMIN
Q81outputTCELL10:OUT19.TMIN
Q82outputTCELL10:OUT11.TMIN
Q83outputTCELL10:OUT20.TMIN
Q90outputTCELL11:OUT22.TMIN
Q91outputTCELL11:OUT19.TMIN
Q92outputTCELL11:OUT11.TMIN
Q93outputTCELL11:OUT20.TMIN
RDCLKinputTCELL7:IMUX.CLK0
RDENinputTCELL7:IMUX.IMUX6
RESETinputTCELL6:IMUX.IMUX5
SCANENBinputTCELL6:IMUX.IMUX3
SCANIN0inputTCELL6:IMUX.IMUX35
SCANIN1inputTCELL6:IMUX.IMUX25
SCANIN2inputTCELL6:IMUX.IMUX1
SCANIN3inputTCELL6:IMUX.IMUX24
SCANOUT0outputTCELL6:OUT5.TMIN
SCANOUT1outputTCELL6:OUT13.TMIN
SCANOUT2outputTCELL6:OUT12.TMIN
SCANOUT3outputTCELL6:OUT8.TMIN
TESTMODEBinputTCELL6:IMUX.IMUX4
TESTREADDISBinputTCELL6:IMUX.IMUX13
TESTWRITEDISBinputTCELL6:IMUX.IMUX47
WRCLKinputTCELL6:IMUX.CLK0
WRENinputTCELL6:IMUX.IMUX6

Bel wires

virtex7 CMT_FIFO bel wires
WirePins
TCELL0:IMUX.IMUX5OUT_FIFO.D05
TCELL0:IMUX.IMUX6OUT_FIFO.D07
TCELL0:IMUX.IMUX7OUT_FIFO.D06
TCELL0:IMUX.IMUX12OUT_FIFO.D04
TCELL0:IMUX.IMUX21OUT_FIFO.D01
TCELL0:IMUX.IMUX26IN_FIFO.D00
TCELL0:IMUX.IMUX28OUT_FIFO.D00
TCELL0:IMUX.IMUX36IN_FIFO.D02
TCELL0:IMUX.IMUX38OUT_FIFO.D03
TCELL0:IMUX.IMUX39OUT_FIFO.D02
TCELL0:IMUX.IMUX40IN_FIFO.D01
TCELL0:IMUX.IMUX42IN_FIFO.D03
TCELL0:OUT0.TMININ_FIFO.Q00
TCELL0:OUT1.TMININ_FIFO.Q03
TCELL0:OUT4.TMININ_FIFO.Q01
TCELL0:OUT5.TMININ_FIFO.Q02
TCELL0:OUT8.TMININ_FIFO.Q05
TCELL0:OUT9.TMININ_FIFO.Q06
TCELL0:OUT11.TMINOUT_FIFO.Q02
TCELL0:OUT12.TMININ_FIFO.Q04
TCELL0:OUT13.TMININ_FIFO.Q07
TCELL0:OUT19.TMINOUT_FIFO.Q01
TCELL0:OUT20.TMINOUT_FIFO.Q03
TCELL0:OUT22.TMINOUT_FIFO.Q00
TCELL1:IMUX.IMUX5OUT_FIFO.D15
TCELL1:IMUX.IMUX6OUT_FIFO.D17
TCELL1:IMUX.IMUX7OUT_FIFO.D16
TCELL1:IMUX.IMUX12OUT_FIFO.D14
TCELL1:IMUX.IMUX21OUT_FIFO.D11
TCELL1:IMUX.IMUX26IN_FIFO.D10
TCELL1:IMUX.IMUX28OUT_FIFO.D10
TCELL1:IMUX.IMUX36IN_FIFO.D12
TCELL1:IMUX.IMUX38OUT_FIFO.D13
TCELL1:IMUX.IMUX39OUT_FIFO.D12
TCELL1:IMUX.IMUX40IN_FIFO.D11
TCELL1:IMUX.IMUX42IN_FIFO.D13
TCELL1:OUT0.TMININ_FIFO.Q10
TCELL1:OUT1.TMININ_FIFO.Q13
TCELL1:OUT4.TMININ_FIFO.Q11
TCELL1:OUT5.TMININ_FIFO.Q12
TCELL1:OUT8.TMININ_FIFO.Q15
TCELL1:OUT9.TMININ_FIFO.Q16
TCELL1:OUT11.TMINOUT_FIFO.Q12
TCELL1:OUT12.TMININ_FIFO.Q14
TCELL1:OUT13.TMININ_FIFO.Q17
TCELL1:OUT19.TMINOUT_FIFO.Q11
TCELL1:OUT20.TMINOUT_FIFO.Q13
TCELL1:OUT22.TMINOUT_FIFO.Q10
TCELL2:IMUX.IMUX5OUT_FIFO.D25
TCELL2:IMUX.IMUX6OUT_FIFO.D27
TCELL2:IMUX.IMUX7OUT_FIFO.D26
TCELL2:IMUX.IMUX12OUT_FIFO.D24
TCELL2:IMUX.IMUX21OUT_FIFO.D21
TCELL2:IMUX.IMUX26IN_FIFO.D20
TCELL2:IMUX.IMUX28OUT_FIFO.D20
TCELL2:IMUX.IMUX36IN_FIFO.D22
TCELL2:IMUX.IMUX38OUT_FIFO.D23
TCELL2:IMUX.IMUX39OUT_FIFO.D22
TCELL2:IMUX.IMUX40IN_FIFO.D21
TCELL2:IMUX.IMUX42IN_FIFO.D23
TCELL2:OUT0.TMININ_FIFO.Q20
TCELL2:OUT1.TMININ_FIFO.Q23
TCELL2:OUT4.TMININ_FIFO.Q21
TCELL2:OUT5.TMININ_FIFO.Q22
TCELL2:OUT8.TMININ_FIFO.Q25
TCELL2:OUT9.TMININ_FIFO.Q26
TCELL2:OUT11.TMINOUT_FIFO.Q22
TCELL2:OUT12.TMININ_FIFO.Q24
TCELL2:OUT13.TMININ_FIFO.Q27
TCELL2:OUT19.TMINOUT_FIFO.Q21
TCELL2:OUT20.TMINOUT_FIFO.Q23
TCELL2:OUT22.TMINOUT_FIFO.Q20
TCELL3:IMUX.IMUX5OUT_FIFO.D35
TCELL3:IMUX.IMUX6OUT_FIFO.D37
TCELL3:IMUX.IMUX7OUT_FIFO.D36
TCELL3:IMUX.IMUX12OUT_FIFO.D34
TCELL3:IMUX.IMUX21OUT_FIFO.D31
TCELL3:IMUX.IMUX26IN_FIFO.D30
TCELL3:IMUX.IMUX28OUT_FIFO.D30
TCELL3:IMUX.IMUX36IN_FIFO.D32
TCELL3:IMUX.IMUX38OUT_FIFO.D33
TCELL3:IMUX.IMUX39OUT_FIFO.D32
TCELL3:IMUX.IMUX40IN_FIFO.D31
TCELL3:IMUX.IMUX42IN_FIFO.D33
TCELL3:OUT0.TMININ_FIFO.Q30
TCELL3:OUT1.TMININ_FIFO.Q33
TCELL3:OUT4.TMININ_FIFO.Q31
TCELL3:OUT5.TMININ_FIFO.Q32
TCELL3:OUT8.TMININ_FIFO.Q35
TCELL3:OUT9.TMININ_FIFO.Q36
TCELL3:OUT11.TMINOUT_FIFO.Q32
TCELL3:OUT12.TMININ_FIFO.Q34
TCELL3:OUT13.TMININ_FIFO.Q37
TCELL3:OUT19.TMINOUT_FIFO.Q31
TCELL3:OUT20.TMINOUT_FIFO.Q33
TCELL3:OUT22.TMINOUT_FIFO.Q30
TCELL4:IMUX.IMUX5OUT_FIFO.D45
TCELL4:IMUX.IMUX6OUT_FIFO.D47
TCELL4:IMUX.IMUX7OUT_FIFO.D46
TCELL4:IMUX.IMUX12OUT_FIFO.D44
TCELL4:IMUX.IMUX21OUT_FIFO.D41
TCELL4:IMUX.IMUX26IN_FIFO.D40
TCELL4:IMUX.IMUX28OUT_FIFO.D40
TCELL4:IMUX.IMUX36IN_FIFO.D42
TCELL4:IMUX.IMUX38OUT_FIFO.D43
TCELL4:IMUX.IMUX39OUT_FIFO.D42
TCELL4:IMUX.IMUX40IN_FIFO.D41
TCELL4:IMUX.IMUX42IN_FIFO.D43
TCELL4:OUT0.TMININ_FIFO.Q40
TCELL4:OUT1.TMININ_FIFO.Q43
TCELL4:OUT4.TMININ_FIFO.Q41
TCELL4:OUT5.TMININ_FIFO.Q42
TCELL4:OUT8.TMININ_FIFO.Q45
TCELL4:OUT9.TMININ_FIFO.Q46
TCELL4:OUT11.TMINOUT_FIFO.Q42
TCELL4:OUT12.TMININ_FIFO.Q44
TCELL4:OUT13.TMININ_FIFO.Q47
TCELL4:OUT19.TMINOUT_FIFO.Q41
TCELL4:OUT20.TMINOUT_FIFO.Q43
TCELL4:OUT22.TMINOUT_FIFO.Q40
TCELL5:IMUX.IMUX5OUT_FIFO.D55
TCELL5:IMUX.IMUX6OUT_FIFO.D57
TCELL5:IMUX.IMUX7OUT_FIFO.D56
TCELL5:IMUX.IMUX12OUT_FIFO.D54
TCELL5:IMUX.IMUX21OUT_FIFO.D51
TCELL5:IMUX.IMUX26IN_FIFO.D50
TCELL5:IMUX.IMUX28OUT_FIFO.D50
TCELL5:IMUX.IMUX36IN_FIFO.D52
TCELL5:IMUX.IMUX38OUT_FIFO.D53
TCELL5:IMUX.IMUX39OUT_FIFO.D52
TCELL5:IMUX.IMUX40IN_FIFO.D51
TCELL5:IMUX.IMUX42IN_FIFO.D53
TCELL5:OUT0.TMININ_FIFO.Q50
TCELL5:OUT1.TMININ_FIFO.Q53
TCELL5:OUT4.TMININ_FIFO.Q51
TCELL5:OUT5.TMININ_FIFO.Q52
TCELL5:OUT8.TMININ_FIFO.Q55
TCELL5:OUT9.TMININ_FIFO.Q56
TCELL5:OUT11.TMINOUT_FIFO.Q52
TCELL5:OUT12.TMININ_FIFO.Q54
TCELL5:OUT13.TMININ_FIFO.Q57
TCELL5:OUT19.TMINOUT_FIFO.Q51
TCELL5:OUT20.TMINOUT_FIFO.Q53
TCELL5:OUT22.TMINOUT_FIFO.Q50
TCELL6:IMUX.CLK0OUT_FIFO.WRCLK
TCELL6:IMUX.CLK1IN_FIFO.WRCLK
TCELL6:IMUX.IMUX1OUT_FIFO.SCANIN2
TCELL6:IMUX.IMUX3OUT_FIFO.SCANENB
TCELL6:IMUX.IMUX4OUT_FIFO.TESTMODEB
TCELL6:IMUX.IMUX5OUT_FIFO.RESET
TCELL6:IMUX.IMUX6OUT_FIFO.WREN
TCELL6:IMUX.IMUX7IN_FIFO.WREN
TCELL6:IMUX.IMUX13OUT_FIFO.TESTREADDISB
TCELL6:IMUX.IMUX24OUT_FIFO.SCANIN3
TCELL6:IMUX.IMUX25OUT_FIFO.SCANIN1
TCELL6:IMUX.IMUX26IN_FIFO.D54
TCELL6:IMUX.IMUX35OUT_FIFO.SCANIN0
TCELL6:IMUX.IMUX36IN_FIFO.D56
TCELL6:IMUX.IMUX40IN_FIFO.D55
TCELL6:IMUX.IMUX42IN_FIFO.D57
TCELL6:IMUX.IMUX47OUT_FIFO.TESTWRITEDISB
TCELL6:OUT2.TMINOUT_FIFO.FULL
TCELL6:OUT3.TMINOUT_FIFO.ALMOSTEMPTY
TCELL6:OUT5.TMINOUT_FIFO.SCANOUT0
TCELL6:OUT7.TMINOUT_FIFO.ALMOSTFULL
TCELL6:OUT8.TMINOUT_FIFO.SCANOUT3
TCELL6:OUT10.TMINOUT_FIFO.EMPTY
TCELL6:OUT11.TMINOUT_FIFO.Q56
TCELL6:OUT12.TMINOUT_FIFO.SCANOUT2
TCELL6:OUT13.TMINOUT_FIFO.SCANOUT1
TCELL6:OUT19.TMINOUT_FIFO.Q55
TCELL6:OUT20.TMINOUT_FIFO.Q57
TCELL6:OUT22.TMINOUT_FIFO.Q54
TCELL7:IMUX.CLK0OUT_FIFO.RDCLK
TCELL7:IMUX.CLK1IN_FIFO.RDCLK
TCELL7:IMUX.IMUX1IN_FIFO.SCANIN2
TCELL7:IMUX.IMUX3IN_FIFO.SCANENB
TCELL7:IMUX.IMUX4IN_FIFO.TESTMODEB
TCELL7:IMUX.IMUX5IN_FIFO.RESET
TCELL7:IMUX.IMUX6OUT_FIFO.RDEN
TCELL7:IMUX.IMUX7IN_FIFO.RDEN
TCELL7:IMUX.IMUX13IN_FIFO.TESTREADDISB
TCELL7:IMUX.IMUX24IN_FIFO.SCANIN3
TCELL7:IMUX.IMUX25IN_FIFO.SCANIN1
TCELL7:IMUX.IMUX26IN_FIFO.D64
TCELL7:IMUX.IMUX35IN_FIFO.SCANIN0
TCELL7:IMUX.IMUX36IN_FIFO.D66
TCELL7:IMUX.IMUX40IN_FIFO.D65
TCELL7:IMUX.IMUX42IN_FIFO.D67
TCELL7:IMUX.IMUX47IN_FIFO.TESTWRITEDISB
TCELL7:OUT2.TMININ_FIFO.FULL
TCELL7:OUT3.TMININ_FIFO.ALMOSTEMPTY
TCELL7:OUT7.TMININ_FIFO.ALMOSTFULL
TCELL7:OUT8.TMININ_FIFO.SCANOUT3
TCELL7:OUT10.TMININ_FIFO.EMPTY
TCELL7:OUT11.TMINOUT_FIFO.Q66
TCELL7:OUT12.TMININ_FIFO.SCANOUT2
TCELL7:OUT13.TMININ_FIFO.SCANOUT1
TCELL7:OUT19.TMINOUT_FIFO.Q65
TCELL7:OUT20.TMINOUT_FIFO.Q67
TCELL7:OUT21.TMININ_FIFO.SCANOUT0
TCELL7:OUT22.TMINOUT_FIFO.Q64
TCELL8:IMUX.IMUX5OUT_FIFO.D65
TCELL8:IMUX.IMUX6OUT_FIFO.D67
TCELL8:IMUX.IMUX7OUT_FIFO.D66
TCELL8:IMUX.IMUX12OUT_FIFO.D64
TCELL8:IMUX.IMUX21OUT_FIFO.D61
TCELL8:IMUX.IMUX26IN_FIFO.D60
TCELL8:IMUX.IMUX28OUT_FIFO.D60
TCELL8:IMUX.IMUX36IN_FIFO.D62
TCELL8:IMUX.IMUX38OUT_FIFO.D63
TCELL8:IMUX.IMUX39OUT_FIFO.D62
TCELL8:IMUX.IMUX40IN_FIFO.D61
TCELL8:IMUX.IMUX42IN_FIFO.D63
TCELL8:OUT0.TMININ_FIFO.Q60
TCELL8:OUT1.TMININ_FIFO.Q63
TCELL8:OUT4.TMININ_FIFO.Q61
TCELL8:OUT5.TMININ_FIFO.Q62
TCELL8:OUT8.TMININ_FIFO.Q65
TCELL8:OUT9.TMININ_FIFO.Q66
TCELL8:OUT11.TMINOUT_FIFO.Q62
TCELL8:OUT12.TMININ_FIFO.Q64
TCELL8:OUT13.TMININ_FIFO.Q67
TCELL8:OUT19.TMINOUT_FIFO.Q61
TCELL8:OUT20.TMINOUT_FIFO.Q63
TCELL8:OUT22.TMINOUT_FIFO.Q60
TCELL9:IMUX.IMUX5OUT_FIFO.D75
TCELL9:IMUX.IMUX6OUT_FIFO.D77
TCELL9:IMUX.IMUX7OUT_FIFO.D76
TCELL9:IMUX.IMUX12OUT_FIFO.D74
TCELL9:IMUX.IMUX21OUT_FIFO.D71
TCELL9:IMUX.IMUX26IN_FIFO.D70
TCELL9:IMUX.IMUX28OUT_FIFO.D70
TCELL9:IMUX.IMUX36IN_FIFO.D72
TCELL9:IMUX.IMUX38OUT_FIFO.D73
TCELL9:IMUX.IMUX39OUT_FIFO.D72
TCELL9:IMUX.IMUX40IN_FIFO.D71
TCELL9:IMUX.IMUX42IN_FIFO.D73
TCELL9:OUT0.TMININ_FIFO.Q70
TCELL9:OUT1.TMININ_FIFO.Q73
TCELL9:OUT4.TMININ_FIFO.Q71
TCELL9:OUT5.TMININ_FIFO.Q72
TCELL9:OUT8.TMININ_FIFO.Q75
TCELL9:OUT9.TMININ_FIFO.Q76
TCELL9:OUT11.TMINOUT_FIFO.Q72
TCELL9:OUT12.TMININ_FIFO.Q74
TCELL9:OUT13.TMININ_FIFO.Q77
TCELL9:OUT19.TMINOUT_FIFO.Q71
TCELL9:OUT20.TMINOUT_FIFO.Q73
TCELL9:OUT22.TMINOUT_FIFO.Q70
TCELL10:IMUX.IMUX5OUT_FIFO.D85
TCELL10:IMUX.IMUX6OUT_FIFO.D87
TCELL10:IMUX.IMUX7OUT_FIFO.D86
TCELL10:IMUX.IMUX12OUT_FIFO.D84
TCELL10:IMUX.IMUX21OUT_FIFO.D81
TCELL10:IMUX.IMUX26IN_FIFO.D80
TCELL10:IMUX.IMUX28OUT_FIFO.D80
TCELL10:IMUX.IMUX36IN_FIFO.D82
TCELL10:IMUX.IMUX38OUT_FIFO.D83
TCELL10:IMUX.IMUX39OUT_FIFO.D82
TCELL10:IMUX.IMUX40IN_FIFO.D81
TCELL10:IMUX.IMUX42IN_FIFO.D83
TCELL10:OUT0.TMININ_FIFO.Q80
TCELL10:OUT1.TMININ_FIFO.Q83
TCELL10:OUT4.TMININ_FIFO.Q81
TCELL10:OUT5.TMININ_FIFO.Q82
TCELL10:OUT8.TMININ_FIFO.Q85
TCELL10:OUT9.TMININ_FIFO.Q86
TCELL10:OUT11.TMINOUT_FIFO.Q82
TCELL10:OUT12.TMININ_FIFO.Q84
TCELL10:OUT13.TMININ_FIFO.Q87
TCELL10:OUT19.TMINOUT_FIFO.Q81
TCELL10:OUT20.TMINOUT_FIFO.Q83
TCELL10:OUT22.TMINOUT_FIFO.Q80
TCELL11:IMUX.IMUX5OUT_FIFO.D95
TCELL11:IMUX.IMUX6OUT_FIFO.D97
TCELL11:IMUX.IMUX7OUT_FIFO.D96
TCELL11:IMUX.IMUX12OUT_FIFO.D94
TCELL11:IMUX.IMUX21OUT_FIFO.D91
TCELL11:IMUX.IMUX26IN_FIFO.D90
TCELL11:IMUX.IMUX28OUT_FIFO.D90
TCELL11:IMUX.IMUX36IN_FIFO.D92
TCELL11:IMUX.IMUX38OUT_FIFO.D93
TCELL11:IMUX.IMUX39OUT_FIFO.D92
TCELL11:IMUX.IMUX40IN_FIFO.D91
TCELL11:IMUX.IMUX42IN_FIFO.D93
TCELL11:OUT0.TMININ_FIFO.Q90
TCELL11:OUT1.TMININ_FIFO.Q93
TCELL11:OUT4.TMININ_FIFO.Q91
TCELL11:OUT5.TMININ_FIFO.Q92
TCELL11:OUT8.TMININ_FIFO.Q95
TCELL11:OUT9.TMININ_FIFO.Q96
TCELL11:OUT11.TMINOUT_FIFO.Q92
TCELL11:OUT12.TMININ_FIFO.Q94
TCELL11:OUT13.TMININ_FIFO.Q97
TCELL11:OUT19.TMINOUT_FIFO.Q91
TCELL11:OUT20.TMINOUT_FIFO.Q93
TCELL11:OUT22.TMINOUT_FIFO.Q90

Bitstream

virtex7 CMT_FIFO bittile 0
BitFrame
virtex7 CMT_FIFO bittile 1
BitFrame
virtex7 CMT_FIFO bittile 2
BitFrame
virtex7 CMT_FIFO bittile 3
BitFrame
virtex7 CMT_FIFO bittile 4
BitFrame
virtex7 CMT_FIFO bittile 5
BitFrame
virtex7 CMT_FIFO bittile 6
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
61 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_EMPTY_VALUE[1] -
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_EMPTY_VALUE[3]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_EMPTY_VALUE[0] OUT_FIFO:ALMOST_EMPTY_VALUE[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:MUX.RDCLK[0] -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_FULL_VALUE[1] -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_FULL_VALUE[3]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:ALMOST_FULL_VALUE[0] OUT_FIFO:ALMOST_FULL_VALUE[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:MUX.RDEN[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SPARE[3] -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SLOW_RD_CLK OUT_FIFO:ARRAY_MODE[0]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SLOW_WR_CLK OUT_FIFO:SYNCHRONOUS_MODE
2 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:SPARE[1] OUT_FIFO:SPARE[2]
1 - - - - - - - - - - - - - - - - - - - - - - - - - - OUT_FIFO:OUTPUT_DISABLE OUT_FIFO:SPARE[0]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
virtex7 CMT_FIFO bittile 7
BitFrame
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
61 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_EMPTY_VALUE[1] -
60 - - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_EMPTY_VALUE[3]
59 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
58 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_EMPTY_VALUE[0] IN_FIFO:ALMOST_EMPTY_VALUE[2]
57 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
56 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
55 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
54 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
53 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
52 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
51 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
50 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
49 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
48 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
47 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
46 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
45 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
44 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
43 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
42 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
41 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
40 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
39 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
38 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
37 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
36 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
35 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
34 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:MUX.WRCLK[0] -
33 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_FULL_VALUE[1] -
32 - - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_FULL_VALUE[3]
31 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
30 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ALMOST_FULL_VALUE[0] IN_FIFO:ALMOST_FULL_VALUE[2]
29 - - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:MUX.WREN[0]
28 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
27 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
26 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
25 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
24 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
23 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
22 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
21 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
20 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
19 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
18 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
17 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
16 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
15 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
14 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
13 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
12 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
11 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
10 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
9 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
8 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
7 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
6 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
5 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:ARRAY_MODE[0] IN_FIFO:SPARE[3]
3 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:SYNCHRONOUS_MODE IN_FIFO:SLOW_RD_CLK
2 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:SPARE[2] IN_FIFO:SLOW_WR_CLK
1 - - - - - - - - - - - - - - - - - - - - - - - - - - IN_FIFO:SPARE[0] IN_FIFO:SPARE[1]
0 - - - - - - - - - - - - - - - - - - - - - - - - - - - -
IN_FIFO:ALMOST_EMPTY_VALUE 7.27.60 7.27.58 7.26.61 7.26.58
IN_FIFO:ALMOST_FULL_VALUE 7.27.32 7.27.30 7.26.33 7.26.30
OUT_FIFO:ALMOST_EMPTY_VALUE 6.27.60 6.27.58 6.26.61 6.26.58
OUT_FIFO:ALMOST_FULL_VALUE 6.27.32 6.27.30 6.26.33 6.26.30
NONE 0 0 0 0
1 0 0 1 1
2 1 1 1 1
IN_FIFO:ARRAY_MODE 7.26.4
ARRAY_MODE_4_X_4 0
ARRAY_MODE_4_X_8 1
IN_FIFO:MUX.WRCLK 7.26.34
IN_FIFO:MUX.WREN 7.27.29
OUT_FIFO:MUX.RDCLK 6.26.34
OUT_FIFO:MUX.RDEN 6.27.29
INT 0
PHASER 1
IN_FIFO:SLOW_RD_CLK 7.27.3
IN_FIFO:SLOW_WR_CLK 7.27.2
IN_FIFO:SYNCHRONOUS_MODE 7.26.3
OUT_FIFO:OUTPUT_DISABLE 6.26.1
OUT_FIFO:SLOW_RD_CLK 6.26.4
OUT_FIFO:SLOW_WR_CLK 6.26.3
OUT_FIFO:SYNCHRONOUS_MODE 6.27.3
non-inverted [0]
IN_FIFO:SPARE 7.27.4 7.26.2 7.27.1 7.26.1
OUT_FIFO:SPARE 6.26.5 6.27.2 6.26.2 6.27.1
non-inverted [3] [2] [1] [0]
OUT_FIFO:ARRAY_MODE 6.27.4
ARRAY_MODE_4_X_4 0
ARRAY_MODE_8_X_4 1

MMCM Tables

Name MMCM:CP MMCM:RES MMCM:LFHF
HIGH:1 0 0 0
HIGH:10 15 5 0
HIGH:11 15 9 0
HIGH:12 13 1 0
HIGH:13 15 9 0
HIGH:14 15 9 0
HIGH:15 15 9 0
HIGH:16 15 9 0
HIGH:17 15 5 0
HIGH:18 15 5 0
HIGH:19 12 1 0
HIGH:2 4 15 0
HIGH:20 12 1 0
HIGH:21 12 1 0
HIGH:22 5 12 0
HIGH:23 5 12 0
HIGH:24 5 12 0
HIGH:25 5 12 0
HIGH:26 3 4 0
HIGH:27 3 4 0
HIGH:28 3 4 0
HIGH:29 3 4 0
HIGH:3 5 11 0
HIGH:30 3 4 0
HIGH:31 3 4 0
HIGH:32 3 4 0
HIGH:33 3 4 0
HIGH:34 3 4 0
HIGH:35 3 4 0
HIGH:36 3 4 0
HIGH:37 3 4 0
HIGH:38 3 4 0
HIGH:39 3 4 0
HIGH:4 7 7 0
HIGH:40 3 4 0
HIGH:41 3 4 0
HIGH:42 2 8 0
HIGH:43 2 8 0
HIGH:44 2 8 0
HIGH:45 2 8 0
HIGH:46 2 8 0
HIGH:47 7 1 0
HIGH:48 7 1 0
HIGH:49 4 12 0
HIGH:5 13 7 0
HIGH:50 4 12 0
HIGH:51 4 12 0
HIGH:52 4 12 0
HIGH:53 6 1 0
HIGH:54 6 1 0
HIGH:55 5 6 0
HIGH:56 5 6 0
HIGH:57 5 6 0
HIGH:58 2 4 0
HIGH:59 2 4 0
HIGH:6 14 11 0
HIGH:60 2 4 0
HIGH:61 2 4 0
HIGH:62 4 10 0
HIGH:63 3 12 0
HIGH:64 3 12 0
HIGH:7 14 13 0
HIGH:8 15 3 0
HIGH:9 14 5 0
LOW:1 0 0 0
LOW:10 2 5 0
LOW:11 2 9 0
LOW:12 2 14 0
LOW:13 2 14 0
LOW:14 2 14 0
LOW:15 2 14 0
LOW:16 2 1 0
LOW:17 2 1 0
LOW:18 2 1 0
LOW:19 2 6 0
LOW:2 2 15 0
LOW:20 2 6 0
LOW:21 2 6 0
LOW:22 2 6 0
LOW:23 2 6 0
LOW:24 2 6 0
LOW:25 2 6 0
LOW:26 2 10 0
LOW:27 2 10 0
LOW:28 2 10 0
LOW:29 2 10 0
LOW:3 2 15 0
LOW:30 2 10 0
LOW:31 2 12 0
LOW:32 2 12 0
LOW:33 2 12 0
LOW:34 2 12 0
LOW:35 2 12 0
LOW:36 2 12 0
LOW:37 2 12 0
LOW:38 2 12 0
LOW:39 2 12 0
LOW:4 2 15 0
LOW:40 2 12 0
LOW:41 2 12 0
LOW:42 2 12 0
LOW:43 2 12 0
LOW:44 2 12 0
LOW:45 2 12 0
LOW:46 2 12 0
LOW:47 2 12 0
LOW:48 2 2 0
LOW:49 2 2 0
LOW:5 2 7 0
LOW:50 2 2 0
LOW:51 2 2 0
LOW:52 2 2 0
LOW:53 2 2 0
LOW:54 2 2 0
LOW:55 2 2 0
LOW:56 2 2 0
LOW:57 2 2 0
LOW:58 2 2 0
LOW:59 2 2 0
LOW:6 2 11 0
LOW:60 2 2 0
LOW:61 2 2 0
LOW:62 2 2 0
LOW:63 2 2 0
LOW:64 2 2 0
LOW:7 2 13 0
LOW:8 2 3 0
LOW:9 2 5 0
SS:1 0 0 0
SS:10 2 5 3
SS:11 2 9 3
SS:12 2 14 3
SS:13 2 14 3
SS:14 2 14 3
SS:15 2 14 3
SS:16 2 1 3
SS:17 2 1 3
SS:18 2 1 3
SS:19 2 6 3
SS:2 2 15 3
SS:20 2 6 3
SS:21 2 6 3
SS:22 2 6 3
SS:23 2 6 3
SS:24 2 6 3
SS:25 2 6 3
SS:26 2 10 3
SS:27 2 10 3
SS:28 2 10 3
SS:29 2 10 3
SS:3 2 15 3
SS:30 2 10 3
SS:31 2 12 3
SS:32 2 12 3
SS:33 2 12 3
SS:34 2 12 3
SS:35 2 12 3
SS:36 2 12 3
SS:37 2 12 3
SS:38 2 12 3
SS:39 2 12 3
SS:4 2 15 3
SS:40 2 12 3
SS:41 2 12 3
SS:42 2 12 3
SS:43 2 12 3
SS:44 2 12 3
SS:45 2 12 3
SS:46 2 12 3
SS:47 2 12 3
SS:48 2 2 3
SS:49 2 2 3
SS:5 2 7 3
SS:50 2 2 3
SS:51 2 2 3
SS:52 2 2 3
SS:53 2 2 3
SS:54 2 2 3
SS:55 2 2 3
SS:56 2 2 3
SS:57 2 2 3
SS:58 2 2 3
SS:59 2 2 3
SS:6 2 11 3
SS:60 2 2 3
SS:61 2 2 3
SS:62 2 2 3
SS:63 2 2 3
SS:64 2 2 3
SS:7 2 13 3
SS:8 2 3 3
SS:9 2 5 3
Name MMCM:LOCK_REF_DLY MMCM:LOCK_FB_DLY MMCM:LOCK_CNT MMCM:LOCK_SAT_HIGH MMCM:UNLOCK_CNT
1 6 6 1000 1001 1
10 28 28 1000 1001 1
11 31 31 900 1001 1
12 31 31 825 1001 1
13 31 31 750 1001 1
14 31 31 700 1001 1
15 31 31 650 1001 1
16 31 31 625 1001 1
17 31 31 575 1001 1
18 31 31 550 1001 1
19 31 31 525 1001 1
2 6 6 1000 1001 1
20 31 31 500 1001 1
21 31 31 475 1001 1
22 31 31 450 1001 1
23 31 31 425 1001 1
24 31 31 400 1001 1
25 31 31 400 1001 1
26 31 31 375 1001 1
27 31 31 350 1001 1
28 31 31 350 1001 1
29 31 31 325 1001 1
3 8 8 1000 1001 1
30 31 31 325 1001 1
31 31 31 300 1001 1
32 31 31 300 1001 1
33 31 31 300 1001 1
34 31 31 275 1001 1
35 31 31 275 1001 1
36 31 31 275 1001 1
37 31 31 250 1001 1
38 31 31 250 1001 1
39 31 31 250 1001 1
4 11 11 1000 1001 1
40 31 31 250 1001 1
41 31 31 250 1001 1
42 31 31 250 1001 1
43 31 31 250 1001 1
44 31 31 250 1001 1
45 31 31 250 1001 1
46 31 31 250 1001 1
47 31 31 250 1001 1
48 31 31 250 1001 1
49 31 31 250 1001 1
5 14 14 1000 1001 1
50 31 31 250 1001 1
51 31 31 250 1001 1
52 31 31 250 1001 1
53 31 31 250 1001 1
54 31 31 250 1001 1
55 31 31 250 1001 1
56 31 31 250 1001 1
57 31 31 250 1001 1
58 31 31 250 1001 1
59 31 31 250 1001 1
6 17 17 1000 1001 1
60 31 31 250 1001 1
61 31 31 250 1001 1
62 31 31 250 1001 1
63 31 31 250 1001 1
64 31 31 250 1001 1
7 19 19 1000 1001 1
8 22 22 1000 1001 1
9 25 25 1000 1001 1

PLL Tables

Name PLL:CP PLL:RES PLL:LFHF
HIGH:1 0 0 0
HIGH:10 15 7 0
HIGH:11 15 11 0
HIGH:12 15 13 0
HIGH:13 15 3 0
HIGH:14 14 5 0
HIGH:15 15 5 0
HIGH:16 15 5 0
HIGH:17 15 5 0
HIGH:18 15 5 0
HIGH:19 7 6 0
HIGH:2 3 7 0
HIGH:20 7 6 0
HIGH:21 7 6 0
HIGH:22 7 6 0
HIGH:23 5 12 0
HIGH:24 5 12 0
HIGH:25 5 12 0
HIGH:26 12 1 0
HIGH:27 12 1 0
HIGH:28 12 1 0
HIGH:29 12 1 0
HIGH:3 5 15 0
HIGH:30 12 1 0
HIGH:31 12 1 0
HIGH:32 12 1 0
HIGH:33 12 1 0
HIGH:34 4 2 0
HIGH:35 4 2 0
HIGH:36 4 2 0
HIGH:37 2 8 0
HIGH:38 2 8 0
HIGH:39 2 8 0
HIGH:4 7 15 0
HIGH:40 3 4 0
HIGH:41 2 8 0
HIGH:42 2 8 0
HIGH:43 2 8 0
HIGH:44 2 8 0
HIGH:45 2 8 0
HIGH:46 2 8 0
HIGH:47 2 8 0
HIGH:48 2 8 0
HIGH:49 2 8 0
HIGH:5 7 11 0
HIGH:50 2 8 0
HIGH:51 2 8 0
HIGH:52 2 8 0
HIGH:53 2 8 0
HIGH:54 4 12 0
HIGH:55 4 12 0
HIGH:56 4 12 0
HIGH:57 4 12 0
HIGH:58 4 12 0
HIGH:59 4 12 0
HIGH:6 13 7 0
HIGH:60 4 12 0
HIGH:61 2 4 0
HIGH:62 2 4 0
HIGH:63 2 4 0
HIGH:64 2 4 0
HIGH:7 14 11 0
HIGH:8 14 13 0
HIGH:9 15 13 0
LOW:1 0 0 0
LOW:10 2 1 0
LOW:11 2 1 0
LOW:12 2 6 0
LOW:13 2 6 0
LOW:14 2 6 0
LOW:15 2 6 0
LOW:16 2 10 0
LOW:17 2 10 0
LOW:18 2 10 0
LOW:19 2 10 0
LOW:2 2 15 0
LOW:20 2 12 0
LOW:21 2 12 0
LOW:22 2 12 0
LOW:23 2 12 0
LOW:24 2 12 0
LOW:25 2 12 0
LOW:26 2 12 0
LOW:27 2 12 0
LOW:28 2 12 0
LOW:29 2 12 0
LOW:3 2 7 0
LOW:30 2 12 0
LOW:31 2 2 0
LOW:32 2 2 0
LOW:33 2 2 0
LOW:34 2 2 0
LOW:35 2 2 0
LOW:36 2 2 0
LOW:37 2 2 0
LOW:38 2 2 0
LOW:39 2 2 0
LOW:4 2 13 0
LOW:40 2 2 0
LOW:41 3 12 0
LOW:42 3 12 0
LOW:43 3 12 0
LOW:44 3 12 0
LOW:45 3 12 0
LOW:46 3 12 0
LOW:47 3 12 0
LOW:48 2 4 0
LOW:49 2 4 0
LOW:5 2 5 0
LOW:50 2 4 0
LOW:51 2 4 0
LOW:52 2 4 0
LOW:53 2 4 0
LOW:54 2 4 0
LOW:55 2 4 0
LOW:56 2 4 0
LOW:57 2 4 0
LOW:58 2 4 0
LOW:59 2 4 0
LOW:6 2 5 0
LOW:60 2 4 0
LOW:61 2 4 0
LOW:62 2 4 0
LOW:63 2 4 0
LOW:64 2 4 0
LOW:7 2 9 0
LOW:8 2 14 0
LOW:9 2 14 0
Name PLL:LOCK_REF_DLY PLL:LOCK_FB_DLY PLL:LOCK_CNT PLL:LOCK_SAT_HIGH PLL:UNLOCK_CNT
1 6 6 1000 1001 1
10 28 28 1000 1001 1
11 31 31 900 1001 1
12 31 31 825 1001 1
13 31 31 750 1001 1
14 31 31 700 1001 1
15 31 31 650 1001 1
16 31 31 625 1001 1
17 31 31 575 1001 1
18 31 31 550 1001 1
19 31 31 525 1001 1
2 6 6 1000 1001 1
20 31 31 500 1001 1
21 31 31 475 1001 1
22 31 31 450 1001 1
23 31 31 425 1001 1
24 31 31 400 1001 1
25 31 31 400 1001 1
26 31 31 375 1001 1
27 31 31 350 1001 1
28 31 31 350 1001 1
29 31 31 325 1001 1
3 8 8 1000 1001 1
30 31 31 325 1001 1
31 31 31 300 1001 1
32 31 31 300 1001 1
33 31 31 300 1001 1
34 31 31 275 1001 1
35 31 31 275 1001 1
36 31 31 275 1001 1
37 31 31 250 1001 1
38 31 31 250 1001 1
39 31 31 250 1001 1
4 11 11 1000 1001 1
40 31 31 250 1001 1
41 31 31 250 1001 1
42 31 31 250 1001 1
43 31 31 250 1001 1
44 31 31 250 1001 1
45 31 31 250 1001 1
46 31 31 250 1001 1
47 31 31 250 1001 1
48 31 31 250 1001 1
49 31 31 250 1001 1
5 14 14 1000 1001 1
50 31 31 250 1001 1
51 31 31 250 1001 1
52 31 31 250 1001 1
53 31 31 250 1001 1
54 31 31 250 1001 1
55 31 31 250 1001 1
56 31 31 250 1001 1
57 31 31 250 1001 1
58 31 31 250 1001 1
59 31 31 250 1001 1
6 17 17 1000 1001 1
60 31 31 250 1001 1
61 31 31 250 1001 1
62 31 31 250 1001 1
63 31 31 250 1001 1
64 31 31 250 1001 1
7 19 19 1000 1001 1
8 22 22 1000 1001 1
9 25 25 1000 1001 1