Keyboard shortcuts

Press ← or → to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Configurable Logic Block

Tile CLB

Cells: 1

Switchbox INT

xc5200 CLB switchbox INT permanent buffers
DestinationSource
CLB_M_BUF[0]CLB_M[0]
CLB_M_BUF[1]CLB_M[1]
CLB_M_BUF[2]CLB_M[2]
CLB_M_BUF[3]CLB_M[3]
CLB_M_BUF[4]CLB_M[4]
CLB_M_BUF[5]CLB_M[5]
CLB_M_BUF[6]CLB_M[6]
CLB_M_BUF[7]CLB_M[7]
CLB_M_BUF[8]CLB_M[8]
CLB_M_BUF[9]CLB_M[9]
CLB_M_BUF[10]CLB_M[10]
CLB_M_BUF[11]CLB_M[11]
CLB_M_BUF[12]CLB_M[12]
CLB_M_BUF[13]CLB_M[13]
CLB_M_BUF[14]CLB_M[14]
CLB_M_BUF[15]CLB_M[15]
CLB_M_BUF[16]CLB_M[16]
CLB_M_BUF[17]CLB_M[17]
CLB_M_BUF[18]CLB_M[18]
CLB_M_BUF[19]CLB_M[19]
CLB_M_BUF[20]CLB_M[20]
CLB_M_BUF[21]CLB_M[21]
CLB_M_BUF[22]CLB_M[22]
CLB_M_BUF[23]CLB_M[23]
OMUX_BUF[0]OMUX[0]
OMUX_BUF[1]OMUX[1]
OMUX_BUF[2]OMUX[2]
OMUX_BUF[3]OMUX[3]
OMUX_BUF[4]OMUX[4]
OMUX_BUF[5]OMUX[5]
OMUX_BUF[6]OMUX[6]
OMUX_BUF[7]OMUX[7]
xc5200 CLB switchbox INT pass gates
DestinationSourceBit
CLB_M[0]GCLK_S!MAIN[8][32]
CLB_M[0]OMUX_BUF[4]MAIN[6][1]
CLB_M[1]GCLK_W!MAIN[8][33]
CLB_M[1]OMUX_BUF[5]MAIN[6][9]
CLB_M[2]GCLK_NMAIN[9][32]
CLB_M[2]OMUX_BUF[6]!MAIN[7][17]
CLB_M[3]GCLK_EMAIN[9][33]
CLB_M[3]OMUX_BUF[7]!MAIN[7][28]
CLB_M[4]LONG_V[0]MAIN[6][6]
CLB_M[4]OMUX_BUF[4]!MAIN[7][2]
CLB_M[5]LONG_H[0]!MAIN[7][8]
CLB_M[5]OMUX_BUF[5]MAIN[6][8]
CLB_M[6]LONG_V[1]MAIN[6][15]
CLB_M[6]OMUX_BUF[6]MAIN[6][17]
CLB_M[7]LONG_H[1]MAIN[6][16]
CLB_M[7]OMUX_BUF[7]!MAIN[7][27]
CLB_M[8]LONG_V[2]!MAIN[7][23]
CLB_M[8]OMUX_BUF[4]MAIN[6][2]
CLB_M[9]LONG_H[2]MAIN[6][25]
CLB_M[9]OMUX_BUF[5]!MAIN[7][9]
CLB_M[10]LONG_V[3]!MAIN[7][32]
CLB_M[10]OMUX_BUF[6]!MAIN[7][18]
CLB_M[11]LONG_H[3]!MAIN[7][33]
CLB_M[11]OMUX_BUF[7]MAIN[6][27]
CLB_M[12]LONG_V[4]MAIN[6][4]
CLB_M[12]OMUX_BUF[1]MAIN[6][11]
CLB_M[13]LONG_H[4]MAIN[6][5]
CLB_M[13]OMUX_BUF[0]!MAIN[7][1]
CLB_M[14]LONG_V[5]MAIN[6][13]
CLB_M[14]OMUX_BUF[3]MAIN[6][26]
CLB_M[15]LONG_H[5]!MAIN[7][13]
CLB_M[15]OMUX_BUF[2]!MAIN[7][19]
CLB_M[16]LONG_V[6]MAIN[6][21]
CLB_M[16]OMUX_BUF[3]!MAIN[7][26]
CLB_M[17]LONG_H[6]!MAIN[7][21]
CLB_M[17]OMUX_BUF[2]MAIN[6][19]
CLB_M[18]LONG_V[7]!MAIN[7][30]
CLB_M[18]OMUX_BUF[1]!MAIN[7][10]
CLB_M[19]LONG_H[7]MAIN[6][30]
CLB_M[19]OMUX_BUF[0]MAIN[6][0]
CLB_M[20]LONG_H[0]MAIN[6][7]
CLB_M[20]LONG_V[0]!MAIN[7][7]
CLB_M[20]OMUX_BUF[3]!MAIN[7][25]
CLB_M[21]LONG_H[1]!MAIN[7][16]
CLB_M[21]LONG_V[1]!MAIN[7][15]
CLB_M[21]OMUX_BUF[2]MAIN[6][18]
CLB_M[22]LONG_H[2]MAIN[6][24]
CLB_M[22]LONG_V[2]!MAIN[7][24]
CLB_M[22]OMUX_BUF[1]MAIN[6][10]
CLB_M[23]LONG_H[3]MAIN[6][33]
CLB_M[23]LONG_V[3]MAIN[6][32]
CLB_M[23]OMUX_BUF[0]!MAIN[7][0]
LONG_H[0]OUT_TBUF[0]!MAIN[7][6]
LONG_H[1]OUT_TBUF[1]MAIN[6][14]
LONG_H[2]OUT_TBUF[2]MAIN[6][23]
LONG_H[3]OUT_TBUF[3]!MAIN[7][31]
LONG_H[4]OUT_TBUF[0]!MAIN[7][3]
LONG_H[5]OUT_TBUF[1]!MAIN[7][12]
LONG_H[6]OUT_TBUF[2]MAIN[6][20]
LONG_H[7]OUT_TBUF[3]MAIN[6][29]
LONG_V[0]OUT_TBUF[0]!MAIN[7][5]
LONG_V[1]OUT_TBUF[1]!MAIN[7][14]
LONG_V[2]OUT_TBUF[2]MAIN[6][22]
LONG_V[3]OUT_TBUF[3]MAIN[6][31]
LONG_V[4]OUT_TBUF[0]MAIN[6][3]
LONG_V[5]OUT_TBUF[1]!MAIN[7][11]
LONG_V[6]OUT_TBUF[2]!MAIN[7][20]
LONG_V[7]OUT_TBUF[3]MAIN[6][28]
xc5200 CLB switchbox INT bidirectional pass gates
Side ASide BBit
CLB_M[0]DBL_H_W[0]!MAIN[10][0]
CLB_M[0]DBL_H_E[0]!MAIN[8][0]
CLB_M[0]DBL_V_S[0]MAIN[9][17]
CLB_M[0]DBL_V_N[0]MAIN[9][16]
CLB_M[1]SINGLE_E[1]!MAIN[8][9]
CLB_M[1]SINGLE_W[1]!MAIN[10][9]
CLB_M[1]SINGLE_S[1]MAIN[9][26]
CLB_M[1]SINGLE_N[1]MAIN[9][27]
CLB_M[2]SINGLE_E[2]!MAIN[10][31]
CLB_M[2]SINGLE_W[2]!MAIN[8][31]
CLB_M[2]SINGLE_S[2]MAIN[9][8]
CLB_M[2]SINGLE_N[2]MAIN[9][9]
CLB_M[3]SINGLE_E[3]MAIN[9][19]
CLB_M[3]SINGLE_W[3]MAIN[9][18]
CLB_M[3]SINGLE_S[3]!MAIN[8][18]
CLB_M[3]SINGLE_N[3]!MAIN[10][18]
CLB_M[4]SINGLE_E[4]MAIN[9][3]
CLB_M[4]SINGLE_W[4]MAIN[9][2]
CLB_M[4]SINGLE_S[4]MAIN[9][22]
CLB_M[4]SINGLE_N[4]MAIN[9][23]
CLB_M[5]SINGLE_E[5]!MAIN[10][12]
CLB_M[5]SINGLE_W[5]!MAIN[8][12]
CLB_M[5]SINGLE_S[5]MAIN[9][4]
CLB_M[5]SINGLE_N[5]MAIN[9][5]
CLB_M[6]DBL_H_W[1]MAIN[9][28]
CLB_M[6]DBL_H_E[1]MAIN[9][29]
CLB_M[6]DBL_V_S[1]!MAIN[10][14]
CLB_M[6]DBL_V_N[1]!MAIN[8][14]
CLB_M[7]SINGLE_E[7]!MAIN[8][21]
CLB_M[7]SINGLE_W[7]!MAIN[10][21]
CLB_M[7]SINGLE_S[7]!MAIN[8][24]
CLB_M[7]SINGLE_N[7]!MAIN[10][24]
CLB_M[8]SINGLE_E[8]!MAIN[8][1]
CLB_M[8]SINGLE_W[8]!MAIN[10][1]
CLB_M[8]SINGLE_S[8]!MAIN[8][6]
CLB_M[8]SINGLE_N[8]!MAIN[10][6]
CLB_M[9]SINGLE_E[9]MAIN[9][11]
CLB_M[9]SINGLE_W[9]MAIN[9][10]
CLB_M[9]SINGLE_S[9]!MAIN[10][15]
CLB_M[9]SINGLE_N[9]!MAIN[8][15]
CLB_M[10]SINGLE_E[10]!MAIN[8][30]
CLB_M[10]SINGLE_W[10]!MAIN[10][30]
CLB_M[10]SINGLE_S[10]!MAIN[10][25]
CLB_M[10]SINGLE_N[10]!MAIN[8][25]
CLB_M[11]SINGLE_E[11]!MAIN[10][20]
CLB_M[11]SINGLE_W[11]!MAIN[8][20]
CLB_M[11]SINGLE_S[11]!MAIN[10][7]
CLB_M[11]SINGLE_N[11]!MAIN[8][7]
CLB_M[12]SINGLE_E[5]MAIN[9][12]
CLB_M[12]SINGLE_W[1]MAIN[9][13]
CLB_M[12]SINGLE_S[3]!MAIN[8][17]
CLB_M[12]DBL_V_S[0]!MAIN[10][17]
CLB_M[13]SINGLE_W[2]!MAIN[8][28]
CLB_M[13]SINGLE_S[4]!MAIN[8][27]
CLB_M[13]SINGLE_N[1]!MAIN[10][27]
CLB_M[13]DBL_H_W[1]!MAIN[10][28]
CLB_M[14]SINGLE_E[7]!MAIN[8][22]
CLB_M[14]SINGLE_W[3]!MAIN[10][22]
CLB_M[14]SINGLE_S[5]!MAIN[10][4]
CLB_M[14]SINGLE_N[2]!MAIN[8][4]
CLB_M[15]SINGLE_E[8]!MAIN[8][2]
CLB_M[15]SINGLE_W[4]!MAIN[10][2]
CLB_M[15]SINGLE_N[3]!MAIN[10][13]
CLB_M[15]DBL_V_N[1]!MAIN[8][13]
CLB_M[16]SINGLE_E[9]!MAIN[10][11]
CLB_M[16]SINGLE_W[5]!MAIN[8][11]
CLB_M[16]SINGLE_S[7]!MAIN[8][23]
CLB_M[16]SINGLE_N[4]!MAIN[10][23]
CLB_M[17]SINGLE_E[10]!MAIN[8][29]
CLB_M[17]SINGLE_S[8]!MAIN[8][5]
CLB_M[17]SINGLE_N[5]!MAIN[10][5]
CLB_M[17]DBL_H_E[1]!MAIN[10][29]
CLB_M[18]SINGLE_E[11]MAIN[9][20]
CLB_M[18]SINGLE_W[7]MAIN[9][21]
CLB_M[18]SINGLE_S[9]MAIN[9][15]
CLB_M[18]DBL_V_S[1]MAIN[9][14]
CLB_M[19]SINGLE_W[8]MAIN[9][1]
CLB_M[19]SINGLE_S[10]MAIN[9][25]
CLB_M[19]SINGLE_N[7]MAIN[9][24]
CLB_M[19]DBL_H_W[0]MAIN[9][0]
CLB_M[20]SINGLE_E[1]!MAIN[8][10]
CLB_M[20]SINGLE_W[9]!MAIN[10][10]
CLB_M[20]SINGLE_S[11]MAIN[9][7]
CLB_M[20]SINGLE_N[8]MAIN[9][6]
CLB_M[21]SINGLE_E[2]MAIN[9][31]
CLB_M[21]SINGLE_W[10]MAIN[9][30]
CLB_M[21]SINGLE_N[9]!MAIN[8][16]
CLB_M[21]DBL_V_N[0]!MAIN[10][16]
CLB_M[22]SINGLE_E[3]!MAIN[10][19]
CLB_M[22]SINGLE_W[11]!MAIN[8][19]
CLB_M[22]SINGLE_S[1]!MAIN[10][26]
CLB_M[22]SINGLE_N[10]!MAIN[8][26]
CLB_M[23]SINGLE_E[4]!MAIN[10][3]
CLB_M[23]SINGLE_S[2]!MAIN[10][8]
CLB_M[23]SINGLE_N[11]!MAIN[8][8]
CLB_M[23]DBL_H_E[0]!MAIN[8][3]
xc5200 CLB switchbox INT muxes OMUX[0]
BitsDestination
MAIN[0][1]MAIN[0][0]MAIN[0][4]MAIN[0][2]MAIN[0][3]OMUX[0]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[1]
BitsDestination
MAIN[0][14]MAIN[0][15]MAIN[0][11]MAIN[0][13]MAIN[0][12]OMUX[1]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[2]
BitsDestination
MAIN[0][19]MAIN[0][18]MAIN[0][22]MAIN[0][20]MAIN[0][21]OMUX[2]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[3]
BitsDestination
MAIN[0][32]MAIN[0][33]MAIN[0][29]MAIN[0][31]MAIN[0][30]OMUX[3]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[4]
BitsDestination
MAIN[1][2]MAIN[1][3]MAIN[1][4]MAIN[1][1]MAIN[1][0]OMUX[4]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[5]
BitsDestination
MAIN[1][13]MAIN[1][12]MAIN[1][11]MAIN[1][14]MAIN[1][15]OMUX[5]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[6]
BitsDestination
MAIN[1][20]MAIN[1][21]MAIN[1][22]MAIN[1][19]MAIN[1][18]OMUX[6]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes OMUX[7]
BitsDestination
MAIN[1][31]MAIN[1][30]MAIN[1][29]MAIN[1][32]MAIN[1][33]OMUX[7]
Source
00011OUT_LC_X[2]
00111OUT_LC_X[1]
01011OUT_LC_X[3]
01111OUT_LC_X[0]
10001OUT_LC_Q[2]
10010OUT_LC_DO[2]
10101OUT_LC_Q[1]
10110OUT_LC_DO[1]
11001OUT_LC_Q[3]
11010OUT_LC_DO[3]
11101OUT_LC_Q[0]
11110OUT_LC_DO[0]
11111OUT_PROGTIE
xc5200 CLB switchbox INT muxes IMUX_LC_F1[0]
BitsDestination
MAIN[4][30]MAIN[4][29]MAIN[4][28]IMUX_LC_F1[0]
Source
000CLB_M_BUF[6]
001CLB_M_BUF[7]
010CLB_M_BUF[8]
011CLB_M_BUF[9]
100OMUX_BUF_E[0]
101OMUX_BUF_S[0]
110CLB_M_BUF[14]
111CLB_M_BUF[15]
xc5200 CLB switchbox INT muxes IMUX_LC_F1[1]
BitsDestination
MAIN[4][31]MAIN[4][33]MAIN[4][32]IMUX_LC_F1[1]
Source
000OMUX_BUF_E[1]
001CLB_M_BUF[8]
010CLB_M_BUF[10]
011CLB_M_BUF[9]
100OMUX_BUF_S[1]
101CLB_M_BUF[14]
110CLB_M_BUF[11]
111CLB_M_BUF[15]
xc5200 CLB switchbox INT muxes IMUX_LC_F1[2]
BitsDestination
MAIN[5][32]MAIN[5][33]MAIN[5][31]IMUX_LC_F1[2]
Source
000OMUX_BUF_E[2]
001CLB_M_BUF[0]
010OMUX_BUF_S[2]
011CLB_M_BUF[1]
100CLB_M_BUF[10]
101CLB_M_BUF[18]
110CLB_M_BUF[11]
111CLB_M_BUF[19]
xc5200 CLB switchbox INT muxes IMUX_LC_F1[3]
BitsDestination
MAIN[5][29]MAIN[5][28]MAIN[5][30]IMUX_LC_F1[3]
Source
000CLB_M_BUF[2]
001CLB_M_BUF[0]
010CLB_M_BUF[3]
011CLB_M_BUF[1]
100OMUX_BUF_E[3]
101CLB_M_BUF[18]
110OMUX_BUF_S[3]
111CLB_M_BUF[19]
xc5200 CLB switchbox INT muxes IMUX_LC_F2[0]
BitsDestination
MAIN[5][2]MAIN[5][0]MAIN[5][1]IMUX_LC_F2[0]
Source
000OMUX_BUF_W[0]
001CLB_M_BUF[4]
010CLB_M_BUF[11]
011CLB_M_BUF[5]
100OMUX_BUF_N[0]
101CLB_M_BUF[12]
110CLB_M_BUF[10]
111CLB_M_BUF[13]
xc5200 CLB switchbox INT muxes IMUX_LC_F2[1]
BitsDestination
MAIN[5][10]MAIN[5][11]MAIN[5][9]IMUX_LC_F2[1]
Source
000OMUX_BUF_N[1]
001CLB_M_BUF[0]
010OMUX_BUF_W[1]
011CLB_M_BUF[1]
100CLB_M_BUF[12]
101CLB_M_BUF[6]
110CLB_M_BUF[13]
111CLB_M_BUF[7]
xc5200 CLB switchbox INT muxes IMUX_LC_F2[2]
BitsDestination
MAIN[4][4]MAIN[4][5]MAIN[4][3]IMUX_LC_F2[2]
Source
000OMUX_BUF_W[2]
001CLB_M_BUF[2]
010OMUX_BUF_N[2]
011CLB_M_BUF[3]
100CLB_M_BUF[9]
101CLB_M_BUF[16]
110CLB_M_BUF[8]
111CLB_M_BUF[17]
xc5200 CLB switchbox INT muxes IMUX_LC_F2[3]
BitsDestination
MAIN[5][3]MAIN[5][5]MAIN[5][4]IMUX_LC_F2[3]
Source
000OMUX_BUF_W[3]
001CLB_M_BUF[4]
010OMUX_BUF_N[3]
011CLB_M_BUF[5]
100CLB_M_BUF[11]
101CLB_M_BUF[16]
110CLB_M_BUF[10]
111CLB_M_BUF[17]
xc5200 CLB switchbox INT muxes IMUX_LC_F3[0]
BitsDestination
MAIN[4][7]MAIN[4][6]MAIN[4][8]IMUX_LC_F3[0]
Source
000OMUX_BUF[0]
001CLB_M_BUF[2]
010OMUX_BUF[1]
011CLB_M_BUF[3]
100CLB_M_BUF[23]
101CLB_M_BUF[16]
110CLB_M_BUF[22]
111CLB_M_BUF[17]
xc5200 CLB switchbox INT muxes IMUX_LC_F3[1]
BitsDestination
MAIN[4][9]MAIN[4][10]MAIN[4][11]IMUX_LC_F3[1]
Source
000CLB_M_BUF[4]
001CLB_M_BUF[5]
010CLB_M_BUF[23]
011CLB_M_BUF[22]
100OMUX_BUF[2]
101OMUX_BUF[1]
110CLB_M_BUF[16]
111CLB_M_BUF[17]
xc5200 CLB switchbox INT muxes IMUX_LC_F3[2]
BitsDestination
MAIN[4][25]MAIN[4][26]MAIN[4][27]IMUX_LC_F3[2]
Source
000CLB_M_BUF[6]
001CLB_M_BUF[7]
010CLB_M_BUF[22]
011CLB_M_BUF[23]
100OMUX_BUF[2]
101OMUX_BUF[3]
110CLB_M_BUF[14]
111CLB_M_BUF[15]
xc5200 CLB switchbox INT muxes IMUX_LC_F3[3]
BitsDestination
MAIN[4][23]MAIN[4][22]MAIN[4][24]IMUX_LC_F3[3]
Source
000OMUX_BUF[3]
001CLB_M_BUF[8]
010OMUX_BUF[0]
011CLB_M_BUF[9]
100CLB_M_BUF[22]
101CLB_M_BUF[14]
110CLB_M_BUF[23]
111CLB_M_BUF[15]
xc5200 CLB switchbox INT muxes IMUX_LC_F4[0]
BitsDestination
MAIN[5][15]MAIN[5][16]IMUX_LC_F4[0]
Source
00CLB_M_BUF[20]
01CLB_M_BUF[0]
10CLB_M_BUF[21]
11CLB_M_BUF[1]
xc5200 CLB switchbox INT muxes IMUX_LC_F4[1]
BitsDestination
MAIN[5][18]MAIN[5][17]IMUX_LC_F4[1]
Source
00CLB_M_BUF[20]
01CLB_M_BUF[3]
10CLB_M_BUF[21]
11CLB_M_BUF[2]
xc5200 CLB switchbox INT muxes IMUX_LC_F4[2]
BitsDestination
MAIN[4][15]MAIN[4][16]IMUX_LC_F4[2]
Source
00CLB_M_BUF[20]
01CLB_M_BUF[4]
10CLB_M_BUF[21]
11CLB_M_BUF[5]
xc5200 CLB switchbox INT muxes IMUX_LC_F4[3]
BitsDestination
MAIN[4][18]MAIN[4][17]IMUX_LC_F4[3]
Source
00CLB_M_BUF[20]
01CLB_M_BUF[6]
10CLB_M_BUF[21]
11CLB_M_BUF[7]
xc5200 CLB switchbox INT muxes IMUX_LC_DI[0]
BitsDestination
MAIN[5][8]MAIN[5][6]MAIN[5][7]IMUX_LC_DI[0]
Source
000OMUX_BUF_E[0]
001CLB_M_BUF[4]
010OMUX_BUF_W[0]
011CLB_M_BUF[5]
100CLB_M_BUF[19]
101CLB_M_BUF[6]
110CLB_M_BUF[18]
111CLB_M_BUF[7]
xc5200 CLB switchbox INT muxes IMUX_LC_DI[1]
BitsDestination
MAIN[4][2]MAIN[4][0]MAIN[4][1]IMUX_LC_DI[1]
Source
000OMUX_BUF_E[1]
001CLB_M_BUF[9]
010CLB_M_BUF[16]
011CLB_M_BUF[8]
100CLB_M_BUF[10]
101OMUX_BUF_W[1]
110CLB_M_BUF[11]
111CLB_M_BUF[17]
xc5200 CLB switchbox INT muxes IMUX_LC_DI[2]
BitsDestination
MAIN[4][20]MAIN[4][21]MAIN[4][19]IMUX_LC_DI[2]
Source
000OMUX_BUF_E[2]
001CLB_M_BUF[1]
010CLB_M_BUF[22]
011CLB_M_BUF[0]
100OMUX_BUF_W[2]
101CLB_M_BUF[14]
110CLB_M_BUF[23]
111CLB_M_BUF[15]
xc5200 CLB switchbox INT muxes IMUX_LC_DI[3]
BitsDestination
MAIN[5][24]MAIN[5][23]MAIN[5][22]IMUX_LC_DI[3]
Source
000CLB_M_BUF[2]
001CLB_M_BUF[3]
010CLB_M_BUF[12]
011CLB_M_BUF[13]
100OMUX_BUF_W[3]
101OMUX_BUF_E[3]
110CLB_M_BUF[20]
111CLB_M_BUF[21]
xc5200 CLB switchbox INT muxes IMUX_CLB_CE
BitsDestination
MAIN[5][13]MAIN[5][12]MAIN[5][14]IMUX_CLB_CE
Source
000CLB_M_BUF[16]
001CLB_M_BUF[0]
010CLB_M_BUF[17]
011CLB_M_BUF[1]
100CLB_M_BUF[2]
101CLB_M_BUF[19]
110CLB_M_BUF[3]
111CLB_M_BUF[18]
xc5200 CLB switchbox INT muxes IMUX_CLB_CLK
BitsDestination
MAIN[10][33]MAIN[5][21]MAIN[5][20]MAIN[5][19]MAIN[10][32]IMUX_CLB_CLK
Source
00011CLB_M_BUF[23]
00111CLB_M_BUF[20]
01011CLB_M_BUF[22]
01100GCLK_W
01101GCLK_E
01111CLB_M_BUF[21]
11100GCLK_S
11101GCLK_N
11111off
xc5200 CLB switchbox INT muxes IMUX_CLB_RST
BitsDestination
MAIN[5][26]MAIN[5][27]MAIN[5][25]IMUX_CLB_RST
Source
000CLB_M_BUF[2]
001CLB_M_BUF[0]
010CLB_M_BUF[3]
011CLB_M_BUF[1]
100CLB_M_BUF[12]
101CLB_M_BUF[14]
110CLB_M_BUF[13]
111CLB_M_BUF[15]
xc5200 CLB switchbox INT muxes IMUX_TS
BitsDestination
MAIN[4][12]MAIN[4][13]MAIN[4][14]IMUX_TS
Source
000CLB_M_BUF[21]
001CLB_M_BUF[18]
010CLB_M_BUF[23]
011CLB_M_BUF[16]
100CLB_M_BUF[20]
101CLB_M_BUF[19]
110CLB_M_BUF[22]
111CLB_M_BUF[17]

Bels LC

xc5200 CLB bel LC pins
PinDirectionLC[0]LC[1]LC[2]LC[3]
F1inIMUX_LC_F1[0]IMUX_LC_F1[1]IMUX_LC_F1[2]IMUX_LC_F1[3]
F2inIMUX_LC_F2[0]IMUX_LC_F2[1]IMUX_LC_F2[2]IMUX_LC_F2[3]
F3inIMUX_LC_F3[0]IMUX_LC_F3[1]IMUX_LC_F3[2]IMUX_LC_F3[3]
F4inIMUX_LC_F4[0]IMUX_LC_F4[1]IMUX_LC_F4[2]IMUX_LC_F4[3]
DIinIMUX_LC_DI[0]IMUX_LC_DI[1]IMUX_LC_DI[2]IMUX_LC_DI[3]
CEinIMUX_CLB_CEIMUX_CLB_CEIMUX_CLB_CEIMUX_CLB_CE
CKinIMUX_CLB_CLK invert by !MAIN[1][7]IMUX_CLB_CLK invert by !MAIN[1][8]IMUX_CLB_CLK invert by !MAIN[1][25]IMUX_CLB_CLK invert by !MAIN[1][26]
CLRinIMUX_CLB_RSTIMUX_CLB_RSTIMUX_CLB_RSTIMUX_CLB_RST
XoutOUT_LC_X[0]OUT_LC_X[1]OUT_LC_X[2]OUT_LC_X[3]
QoutOUT_LC_Q[0]OUT_LC_Q[1]OUT_LC_Q[2]OUT_LC_Q[3]
DOoutOUT_LC_DO[0]OUT_LC_DO[1]OUT_LC_DO[2]OUT_LC_DO[3]
xc5200 CLB bel LC attribute bits
AttributeLC[0]LC[1]LC[2]LC[3]
LUT bit 0!MAIN[3][1]!MAIN[3][14]!MAIN[3][19]!MAIN[3][32]
LUT bit 1!MAIN[3][0]!MAIN[3][15]!MAIN[3][18]!MAIN[3][33]
LUT bit 2!MAIN[3][3]!MAIN[3][12]!MAIN[3][21]!MAIN[3][30]
LUT bit 3!MAIN[3][2]!MAIN[3][13]!MAIN[3][20]!MAIN[3][31]
LUT bit 4!MAIN[3][6]!MAIN[3][9]!MAIN[3][24]!MAIN[3][27]
LUT bit 5!MAIN[3][7]!MAIN[3][8]!MAIN[3][25]!MAIN[3][26]
LUT bit 6!MAIN[3][4]!MAIN[3][11]!MAIN[3][22]!MAIN[3][29]
LUT bit 7!MAIN[3][5]!MAIN[3][10]!MAIN[3][23]!MAIN[3][28]
LUT bit 8!MAIN[2][1]!MAIN[2][14]!MAIN[2][19]!MAIN[2][32]
LUT bit 9!MAIN[2][0]!MAIN[2][15]!MAIN[2][18]!MAIN[2][33]
LUT bit 10!MAIN[2][3]!MAIN[2][12]!MAIN[2][21]!MAIN[2][30]
LUT bit 11!MAIN[2][2]!MAIN[2][13]!MAIN[2][20]!MAIN[2][31]
LUT bit 12!MAIN[2][6]!MAIN[2][9]!MAIN[2][24]!MAIN[2][27]
LUT bit 13!MAIN[2][7]!MAIN[2][8]!MAIN[2][25]!MAIN[2][26]
LUT bit 14!MAIN[2][4]!MAIN[2][11]!MAIN[2][22]!MAIN[2][29]
LUT bit 15!MAIN[2][5]!MAIN[2][10]!MAIN[2][23]!MAIN[2][28]
MUX_DO[enum: LC_MUX_DO][enum: LC_MUX_DO][enum: LC_MUX_DO][enum: LC_MUX_DO]
FF_MODE[enum: FF_MODE][enum: FF_MODE][enum: FF_MODE][enum: FF_MODE]
MUX_D[enum: LC_MUX_D][enum: LC_MUX_D][enum: LC_MUX_D][enum: LC_MUX_D]
CLR_ENABLE!MAIN[0][6]!MAIN[0][9]!MAIN[0][24]!MAIN[0][27]
CE_ENABLEMAIN[1][6]MAIN[1][9]MAIN[1][24]MAIN[1][27]
READBACK bit 0!MAIN[1][5]!MAIN[1][10]!MAIN[1][23]!MAIN[1][28]
xc5200 CLB enum LC_MUX_DO
LC[0].MUX_DOMAIN[3][17]MAIN[3][16]
LC[2].MUX_DOMAIN[2][17]MAIN[2][16]
DI11
F5O00
CO01
xc5200 CLB enum LC_MUX_DO
LC[1].MUX_DOMAIN[1][16]
LC[3].MUX_DOMAIN[1][17]
DI0
CO1
xc5200 CLB enum FF_MODE
LC[0].FF_MODEMAIN[0][5]
LC[1].FF_MODEMAIN[0][10]
LC[2].FF_MODEMAIN[0][23]
LC[3].FF_MODEMAIN[0][28]
FF0
LATCH1
xc5200 CLB enum LC_MUX_D
LC[0].MUX_DMAIN[0][7]
LC[1].MUX_DMAIN[0][8]
LC[2].MUX_DMAIN[0][25]
LC[3].MUX_DMAIN[0][26]
F0
DO1

Bels TBUF

xc5200 CLB bel TBUF pins
PinDirectionTBUF[0]TBUF[1]TBUF[2]TBUF[3]
IinOMUX_BUF[4]OMUX_BUF[5]OMUX_BUF[6]OMUX_BUF[7]
TinIMUX_TSIMUX_TSIMUX_TSIMUX_TS
OoutOUT_TBUF[0]OUT_TBUF[1]OUT_TBUF[2]OUT_TBUF[3]
xc5200 CLB bel TBUF attribute bits
AttributeTBUF[0]TBUF[1]TBUF[2]TBUF[3]
T_ENABLE!MAIN[7][4]MAIN[6][12]!MAIN[7][22]!MAIN[7][29]

Bels PROGTIE

xc5200 CLB bel PROGTIE pins
PinDirectionPROGTIE
OoutOUT_PROGTIE
xc5200 CLB bel PROGTIE attribute bits
AttributePROGTIE
VAL bit 0!MAIN[0][16]

Bel wires

xc5200 CLB bel wires
WirePins
OMUX_BUF[4]TBUF[0].I
OMUX_BUF[5]TBUF[1].I
OMUX_BUF[6]TBUF[2].I
OMUX_BUF[7]TBUF[3].I
OUT_LC_X[0]LC[0].X
OUT_LC_X[1]LC[1].X
OUT_LC_X[2]LC[2].X
OUT_LC_X[3]LC[3].X
OUT_LC_Q[0]LC[0].Q
OUT_LC_Q[1]LC[1].Q
OUT_LC_Q[2]LC[2].Q
OUT_LC_Q[3]LC[3].Q
OUT_LC_DO[0]LC[0].DO
OUT_LC_DO[1]LC[1].DO
OUT_LC_DO[2]LC[2].DO
OUT_LC_DO[3]LC[3].DO
OUT_TBUF[0]TBUF[0].O
OUT_TBUF[1]TBUF[1].O
OUT_TBUF[2]TBUF[2].O
OUT_TBUF[3]TBUF[3].O
OUT_PROGTIEPROGTIE.O
IMUX_LC_F1[0]LC[0].F1
IMUX_LC_F1[1]LC[1].F1
IMUX_LC_F1[2]LC[2].F1
IMUX_LC_F1[3]LC[3].F1
IMUX_LC_F2[0]LC[0].F2
IMUX_LC_F2[1]LC[1].F2
IMUX_LC_F2[2]LC[2].F2
IMUX_LC_F2[3]LC[3].F2
IMUX_LC_F3[0]LC[0].F3
IMUX_LC_F3[1]LC[1].F3
IMUX_LC_F3[2]LC[2].F3
IMUX_LC_F3[3]LC[3].F3
IMUX_LC_F4[0]LC[0].F4
IMUX_LC_F4[1]LC[1].F4
IMUX_LC_F4[2]LC[2].F4
IMUX_LC_F4[3]LC[3].F4
IMUX_LC_DI[0]LC[0].DI
IMUX_LC_DI[1]LC[1].DI
IMUX_LC_DI[2]LC[2].DI
IMUX_LC_DI[3]LC[3].DI
IMUX_CLB_CELC[0].CE, LC[1].CE, LC[2].CE, LC[3].CE
IMUX_CLB_CLKLC[0].CK, LC[1].CK, LC[2].CK, LC[3].CK
IMUX_CLB_RSTLC[0].CLR, LC[1].CLR, LC[2].CLR, LC[3].CLR
IMUX_TSTBUF[0].T, TBUF[1].T, TBUF[2].T, TBUF[3].T

Bitstream

xc5200 CLB rect MAIN
BitFrame
F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0
B33 - INT: mux IMUX_CLB_CLK bit 4 INT: pass CLB_M[3] ← GCLK_E INT: !pass CLB_M[1] ← GCLK_W INT: !pass CLB_M[11] ← LONG_H[3] INT: pass CLB_M[23] ← LONG_H[3] INT: mux IMUX_LC_F1[2] bit 1 INT: mux IMUX_LC_F1[1] bit 1 LC[3]: ! LUT bit 1 LC[3]: ! LUT bit 9 INT: mux OMUX[7] bit 0 INT: mux OMUX[3] bit 3
B32 - INT: mux IMUX_CLB_CLK bit 0 INT: pass CLB_M[2] ← GCLK_N INT: !pass CLB_M[0] ← GCLK_S INT: !pass CLB_M[10] ← LONG_V[3] INT: pass CLB_M[23] ← LONG_V[3] INT: mux IMUX_LC_F1[2] bit 2 INT: mux IMUX_LC_F1[1] bit 0 LC[3]: ! LUT bit 0 LC[3]: ! LUT bit 8 INT: mux OMUX[7] bit 1 INT: mux OMUX[3] bit 4
B31 - INT: !bipass CLB_M[2] = SINGLE_E[2] INT: bipass CLB_M[21] = SINGLE_E[2] INT: !bipass CLB_M[2] = SINGLE_W[2] INT: !pass LONG_H[3] ← OUT_TBUF[3] INT: pass LONG_V[3] ← OUT_TBUF[3] INT: mux IMUX_LC_F1[2] bit 0 INT: mux IMUX_LC_F1[1] bit 2 LC[3]: ! LUT bit 3 LC[3]: ! LUT bit 11 INT: mux OMUX[7] bit 4 INT: mux OMUX[3] bit 1
B30 - INT: !bipass CLB_M[10] = SINGLE_W[10] INT: bipass CLB_M[21] = SINGLE_W[10] INT: !bipass CLB_M[10] = SINGLE_E[10] INT: !pass CLB_M[18] ← LONG_V[7] INT: pass CLB_M[19] ← LONG_H[7] INT: mux IMUX_LC_F1[3] bit 0 INT: mux IMUX_LC_F1[0] bit 2 LC[3]: ! LUT bit 2 LC[3]: ! LUT bit 10 INT: mux OMUX[7] bit 3 INT: mux OMUX[3] bit 0
B29 - INT: !bipass CLB_M[17] = DBL_H_E[1] INT: bipass CLB_M[6] = DBL_H_E[1] INT: !bipass CLB_M[17] = SINGLE_E[10] TBUF[3]: ! T_ENABLE INT: pass LONG_H[7] ← OUT_TBUF[3] INT: mux IMUX_LC_F1[3] bit 2 INT: mux IMUX_LC_F1[0] bit 1 LC[3]: ! LUT bit 6 LC[3]: ! LUT bit 14 INT: mux OMUX[7] bit 2 INT: mux OMUX[3] bit 2
B28 - INT: !bipass CLB_M[13] = DBL_H_W[1] INT: bipass CLB_M[6] = DBL_H_W[1] INT: !bipass CLB_M[13] = SINGLE_W[2] INT: !pass CLB_M[3] ← OMUX_BUF[7] INT: pass LONG_V[7] ← OUT_TBUF[3] INT: mux IMUX_LC_F1[3] bit 1 INT: mux IMUX_LC_F1[0] bit 0 LC[3]: ! LUT bit 7 LC[3]: ! LUT bit 15 LC[3]: ! READBACK bit 0 LC[3]: FF_MODE bit 0
B27 - INT: !bipass CLB_M[13] = SINGLE_N[1] INT: bipass CLB_M[1] = SINGLE_N[1] INT: !bipass CLB_M[13] = SINGLE_S[4] INT: !pass CLB_M[7] ← OMUX_BUF[7] INT: pass CLB_M[11] ← OMUX_BUF[7] INT: mux IMUX_CLB_RST bit 1 INT: mux IMUX_LC_F3[2] bit 0 LC[3]: ! LUT bit 4 LC[3]: ! LUT bit 12 LC[3]: CE_ENABLE LC[3]: ! CLR_ENABLE
B26 - INT: !bipass CLB_M[22] = SINGLE_S[1] INT: bipass CLB_M[1] = SINGLE_S[1] INT: !bipass CLB_M[22] = SINGLE_N[10] INT: !pass CLB_M[16] ← OMUX_BUF[3] INT: pass CLB_M[14] ← OMUX_BUF[3] INT: mux IMUX_CLB_RST bit 2 INT: mux IMUX_LC_F3[2] bit 1 LC[3]: ! LUT bit 5 LC[3]: ! LUT bit 13 LC[3]: !invert CK LC[3]: MUX_D bit 0
B25 - INT: !bipass CLB_M[10] = SINGLE_S[10] INT: bipass CLB_M[19] = SINGLE_S[10] INT: !bipass CLB_M[10] = SINGLE_N[10] INT: !pass CLB_M[20] ← OMUX_BUF[3] INT: pass CLB_M[9] ← LONG_H[2] INT: mux IMUX_CLB_RST bit 0 INT: mux IMUX_LC_F3[2] bit 2 LC[2]: ! LUT bit 5 LC[2]: ! LUT bit 13 LC[2]: !invert CK LC[2]: MUX_D bit 0
B24 - INT: !bipass CLB_M[7] = SINGLE_N[7] INT: bipass CLB_M[19] = SINGLE_N[7] INT: !bipass CLB_M[7] = SINGLE_S[7] INT: !pass CLB_M[22] ← LONG_V[2] INT: pass CLB_M[22] ← LONG_H[2] INT: mux IMUX_LC_DI[3] bit 2 INT: mux IMUX_LC_F3[3] bit 0 LC[2]: ! LUT bit 4 LC[2]: ! LUT bit 12 LC[2]: CE_ENABLE LC[2]: ! CLR_ENABLE
B23 - INT: !bipass CLB_M[16] = SINGLE_N[4] INT: bipass CLB_M[4] = SINGLE_N[4] INT: !bipass CLB_M[16] = SINGLE_S[7] INT: !pass CLB_M[8] ← LONG_V[2] INT: pass LONG_H[2] ← OUT_TBUF[2] INT: mux IMUX_LC_DI[3] bit 1 INT: mux IMUX_LC_F3[3] bit 2 LC[2]: ! LUT bit 7 LC[2]: ! LUT bit 15 LC[2]: ! READBACK bit 0 LC[2]: FF_MODE bit 0
B22 - INT: !bipass CLB_M[14] = SINGLE_W[3] INT: bipass CLB_M[4] = SINGLE_S[4] INT: !bipass CLB_M[14] = SINGLE_E[7] TBUF[2]: ! T_ENABLE INT: pass LONG_V[2] ← OUT_TBUF[2] INT: mux IMUX_LC_DI[3] bit 0 INT: mux IMUX_LC_F3[3] bit 1 LC[2]: ! LUT bit 6 LC[2]: ! LUT bit 14 INT: mux OMUX[6] bit 2 INT: mux OMUX[2] bit 2
B21 - INT: !bipass CLB_M[7] = SINGLE_W[7] INT: bipass CLB_M[18] = SINGLE_W[7] INT: !bipass CLB_M[7] = SINGLE_E[7] INT: !pass CLB_M[17] ← LONG_H[6] INT: pass CLB_M[16] ← LONG_V[6] INT: mux IMUX_CLB_CLK bit 3 INT: mux IMUX_LC_DI[2] bit 1 LC[2]: ! LUT bit 2 LC[2]: ! LUT bit 10 INT: mux OMUX[6] bit 3 INT: mux OMUX[2] bit 0
B20 - INT: !bipass CLB_M[11] = SINGLE_E[11] INT: bipass CLB_M[18] = SINGLE_E[11] INT: !bipass CLB_M[11] = SINGLE_W[11] INT: !pass LONG_V[6] ← OUT_TBUF[2] INT: pass LONG_H[6] ← OUT_TBUF[2] INT: mux IMUX_CLB_CLK bit 2 INT: mux IMUX_LC_DI[2] bit 2 LC[2]: ! LUT bit 3 LC[2]: ! LUT bit 11 INT: mux OMUX[6] bit 4 INT: mux OMUX[2] bit 1
B19 - INT: !bipass CLB_M[22] = SINGLE_E[3] INT: bipass CLB_M[3] = SINGLE_E[3] INT: !bipass CLB_M[22] = SINGLE_W[11] INT: !pass CLB_M[15] ← OMUX_BUF[2] INT: pass CLB_M[17] ← OMUX_BUF[2] INT: mux IMUX_CLB_CLK bit 1 INT: mux IMUX_LC_DI[2] bit 0 LC[2]: ! LUT bit 0 LC[2]: ! LUT bit 8 INT: mux OMUX[6] bit 1 INT: mux OMUX[2] bit 4
B18 - INT: !bipass CLB_M[3] = SINGLE_N[3] INT: bipass CLB_M[3] = SINGLE_W[3] INT: !bipass CLB_M[3] = SINGLE_S[3] INT: !pass CLB_M[10] ← OMUX_BUF[6] INT: pass CLB_M[21] ← OMUX_BUF[2] INT: mux IMUX_LC_F4[1] bit 1 INT: mux IMUX_LC_F4[3] bit 1 LC[2]: ! LUT bit 1 LC[2]: ! LUT bit 9 INT: mux OMUX[6] bit 0 INT: mux OMUX[2] bit 3
B17 - INT: !bipass CLB_M[12] = DBL_V_S[0] INT: bipass CLB_M[0] = DBL_V_S[0] INT: !bipass CLB_M[12] = SINGLE_S[3] INT: !pass CLB_M[2] ← OMUX_BUF[6] INT: pass CLB_M[6] ← OMUX_BUF[6] INT: mux IMUX_LC_F4[1] bit 0 INT: mux IMUX_LC_F4[3] bit 0 LC[0]: MUX_DO bit 1 LC[2]: MUX_DO bit 1 LC[3]: MUX_DO bit 0 -
B16 - INT: !bipass CLB_M[21] = DBL_V_N[0] INT: bipass CLB_M[0] = DBL_V_N[0] INT: !bipass CLB_M[21] = SINGLE_N[9] INT: !pass CLB_M[21] ← LONG_H[1] INT: pass CLB_M[7] ← LONG_H[1] INT: mux IMUX_LC_F4[0] bit 0 INT: mux IMUX_LC_F4[2] bit 0 LC[0]: MUX_DO bit 0 LC[2]: MUX_DO bit 0 LC[1]: MUX_DO bit 0 PROGTIE: ! VAL bit 0
B15 - INT: !bipass CLB_M[9] = SINGLE_S[9] INT: bipass CLB_M[18] = SINGLE_S[9] INT: !bipass CLB_M[9] = SINGLE_N[9] INT: !pass CLB_M[21] ← LONG_V[1] INT: pass CLB_M[6] ← LONG_V[1] INT: mux IMUX_LC_F4[0] bit 1 INT: mux IMUX_LC_F4[2] bit 1 LC[1]: ! LUT bit 1 LC[1]: ! LUT bit 9 INT: mux OMUX[5] bit 0 INT: mux OMUX[1] bit 3
B14 - INT: !bipass CLB_M[6] = DBL_V_S[1] INT: bipass CLB_M[18] = DBL_V_S[1] INT: !bipass CLB_M[6] = DBL_V_N[1] INT: !pass LONG_V[1] ← OUT_TBUF[1] INT: pass LONG_H[1] ← OUT_TBUF[1] INT: mux IMUX_CLB_CE bit 0 INT: mux IMUX_TS bit 0 LC[1]: ! LUT bit 0 LC[1]: ! LUT bit 8 INT: mux OMUX[5] bit 1 INT: mux OMUX[1] bit 4
B13 - INT: !bipass CLB_M[15] = SINGLE_N[3] INT: bipass CLB_M[12] = SINGLE_W[1] INT: !bipass CLB_M[15] = DBL_V_N[1] INT: !pass CLB_M[15] ← LONG_H[5] INT: pass CLB_M[14] ← LONG_V[5] INT: mux IMUX_CLB_CE bit 2 INT: mux IMUX_TS bit 1 LC[1]: ! LUT bit 3 LC[1]: ! LUT bit 11 INT: mux OMUX[5] bit 4 INT: mux OMUX[1] bit 1
B12 - INT: !bipass CLB_M[5] = SINGLE_E[5] INT: bipass CLB_M[12] = SINGLE_E[5] INT: !bipass CLB_M[5] = SINGLE_W[5] INT: !pass LONG_H[5] ← OUT_TBUF[1] TBUF[1]: T_ENABLE INT: mux IMUX_CLB_CE bit 1 INT: mux IMUX_TS bit 2 LC[1]: ! LUT bit 2 LC[1]: ! LUT bit 10 INT: mux OMUX[5] bit 3 INT: mux OMUX[1] bit 0
B11 - INT: !bipass CLB_M[16] = SINGLE_E[9] INT: bipass CLB_M[9] = SINGLE_E[9] INT: !bipass CLB_M[16] = SINGLE_W[5] INT: !pass LONG_V[5] ← OUT_TBUF[1] INT: pass CLB_M[12] ← OMUX_BUF[1] INT: mux IMUX_LC_F2[1] bit 1 INT: mux IMUX_LC_F3[1] bit 0 LC[1]: ! LUT bit 6 LC[1]: ! LUT bit 14 INT: mux OMUX[5] bit 2 INT: mux OMUX[1] bit 2
B10 - INT: !bipass CLB_M[20] = SINGLE_W[9] INT: bipass CLB_M[9] = SINGLE_W[9] INT: !bipass CLB_M[20] = SINGLE_E[1] INT: !pass CLB_M[18] ← OMUX_BUF[1] INT: pass CLB_M[22] ← OMUX_BUF[1] INT: mux IMUX_LC_F2[1] bit 2 INT: mux IMUX_LC_F3[1] bit 1 LC[1]: ! LUT bit 7 LC[1]: ! LUT bit 15 LC[1]: ! READBACK bit 0 LC[1]: FF_MODE bit 0
B9 - INT: !bipass CLB_M[1] = SINGLE_W[1] INT: bipass CLB_M[2] = SINGLE_N[2] INT: !bipass CLB_M[1] = SINGLE_E[1] INT: !pass CLB_M[9] ← OMUX_BUF[5] INT: pass CLB_M[1] ← OMUX_BUF[5] INT: mux IMUX_LC_F2[1] bit 0 INT: mux IMUX_LC_F3[1] bit 2 LC[1]: ! LUT bit 4 LC[1]: ! LUT bit 12 LC[1]: CE_ENABLE LC[1]: ! CLR_ENABLE
B8 - INT: !bipass CLB_M[23] = SINGLE_S[2] INT: bipass CLB_M[2] = SINGLE_S[2] INT: !bipass CLB_M[23] = SINGLE_N[11] INT: !pass CLB_M[5] ← LONG_H[0] INT: pass CLB_M[5] ← OMUX_BUF[5] INT: mux IMUX_LC_DI[0] bit 2 INT: mux IMUX_LC_F3[0] bit 0 LC[1]: ! LUT bit 5 LC[1]: ! LUT bit 13 LC[1]: !invert CK LC[1]: MUX_D bit 0
B7 - INT: !bipass CLB_M[11] = SINGLE_S[11] INT: bipass CLB_M[20] = SINGLE_S[11] INT: !bipass CLB_M[11] = SINGLE_N[11] INT: !pass CLB_M[20] ← LONG_V[0] INT: pass CLB_M[20] ← LONG_H[0] INT: mux IMUX_LC_DI[0] bit 0 INT: mux IMUX_LC_F3[0] bit 2 LC[0]: ! LUT bit 5 LC[0]: ! LUT bit 13 LC[0]: !invert CK LC[0]: MUX_D bit 0
B6 - INT: !bipass CLB_M[8] = SINGLE_N[8] INT: bipass CLB_M[20] = SINGLE_N[8] INT: !bipass CLB_M[8] = SINGLE_S[8] INT: !pass LONG_H[0] ← OUT_TBUF[0] INT: pass CLB_M[4] ← LONG_V[0] INT: mux IMUX_LC_DI[0] bit 1 INT: mux IMUX_LC_F3[0] bit 1 LC[0]: ! LUT bit 4 LC[0]: ! LUT bit 12 LC[0]: CE_ENABLE LC[0]: ! CLR_ENABLE
B5 - INT: !bipass CLB_M[17] = SINGLE_N[5] INT: bipass CLB_M[5] = SINGLE_N[5] INT: !bipass CLB_M[17] = SINGLE_S[8] INT: !pass LONG_V[0] ← OUT_TBUF[0] INT: pass CLB_M[13] ← LONG_H[4] INT: mux IMUX_LC_F2[3] bit 1 INT: mux IMUX_LC_F2[2] bit 1 LC[0]: ! LUT bit 7 LC[0]: ! LUT bit 15 LC[0]: ! READBACK bit 0 LC[0]: FF_MODE bit 0
B4 - INT: !bipass CLB_M[14] = SINGLE_S[5] INT: bipass CLB_M[5] = SINGLE_S[5] INT: !bipass CLB_M[14] = SINGLE_N[2] TBUF[0]: ! T_ENABLE INT: pass CLB_M[12] ← LONG_V[4] INT: mux IMUX_LC_F2[3] bit 0 INT: mux IMUX_LC_F2[2] bit 2 LC[0]: ! LUT bit 6 LC[0]: ! LUT bit 14 INT: mux OMUX[4] bit 2 INT: mux OMUX[0] bit 2
B3 - INT: !bipass CLB_M[23] = SINGLE_E[4] INT: bipass CLB_M[4] = SINGLE_E[4] INT: !bipass CLB_M[23] = DBL_H_E[0] INT: !pass LONG_H[4] ← OUT_TBUF[0] INT: pass LONG_V[4] ← OUT_TBUF[0] INT: mux IMUX_LC_F2[3] bit 2 INT: mux IMUX_LC_F2[2] bit 0 LC[0]: ! LUT bit 2 LC[0]: ! LUT bit 10 INT: mux OMUX[4] bit 3 INT: mux OMUX[0] bit 0
B2 - INT: !bipass CLB_M[15] = SINGLE_W[4] INT: bipass CLB_M[4] = SINGLE_W[4] INT: !bipass CLB_M[15] = SINGLE_E[8] INT: !pass CLB_M[4] ← OMUX_BUF[4] INT: pass CLB_M[8] ← OMUX_BUF[4] INT: mux IMUX_LC_F2[0] bit 2 INT: mux IMUX_LC_DI[1] bit 2 LC[0]: ! LUT bit 3 LC[0]: ! LUT bit 11 INT: mux OMUX[4] bit 4 INT: mux OMUX[0] bit 1
B1 - INT: !bipass CLB_M[8] = SINGLE_W[8] INT: bipass CLB_M[19] = SINGLE_W[8] INT: !bipass CLB_M[8] = SINGLE_E[8] INT: !pass CLB_M[13] ← OMUX_BUF[0] INT: pass CLB_M[0] ← OMUX_BUF[4] INT: mux IMUX_LC_F2[0] bit 0 INT: mux IMUX_LC_DI[1] bit 0 LC[0]: ! LUT bit 0 LC[0]: ! LUT bit 8 INT: mux OMUX[4] bit 1 INT: mux OMUX[0] bit 4
B0 - INT: !bipass CLB_M[0] = DBL_H_W[0] INT: bipass CLB_M[19] = DBL_H_W[0] INT: !bipass CLB_M[0] = DBL_H_E[0] INT: !pass CLB_M[23] ← OMUX_BUF[0] INT: pass CLB_M[19] ← OMUX_BUF[0] INT: mux IMUX_LC_F2[0] bit 1 INT: mux IMUX_LC_DI[1] bit 1 LC[0]: ! LUT bit 1 LC[0]: ! LUT bit 9 INT: mux OMUX[4] bit 0 INT: mux OMUX[0] bit 3